TimeQuest Timing Analyzer report for registrogeneral
Sat Sep 28 16:06:32 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1000mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1000mV 85C Model Setup Summary
  8. Slow 1000mV 85C Model Hold Summary
  9. Slow 1000mV 85C Model Recovery Summary
 10. Slow 1000mV 85C Model Removal Summary
 11. Slow 1000mV 85C Model Minimum Pulse Width Summary
 12. Slow 1000mV 85C Model Setup: 'CLK'
 13. Slow 1000mV 85C Model Setup: 'divisor:U_DIVISOR|clk_reg'
 14. Slow 1000mV 85C Model Hold: 'CLK'
 15. Slow 1000mV 85C Model Hold: 'divisor:U_DIVISOR|clk_reg'
 16. Slow 1000mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1000mV 85C Model Minimum Pulse Width: 'divisor:U_DIVISOR|clk_reg'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1000mV 85C Model Metastability Report
 23. Slow 1000mV 0C Model Fmax Summary
 24. Slow 1000mV 0C Model Setup Summary
 25. Slow 1000mV 0C Model Hold Summary
 26. Slow 1000mV 0C Model Recovery Summary
 27. Slow 1000mV 0C Model Removal Summary
 28. Slow 1000mV 0C Model Minimum Pulse Width Summary
 29. Slow 1000mV 0C Model Setup: 'CLK'
 30. Slow 1000mV 0C Model Setup: 'divisor:U_DIVISOR|clk_reg'
 31. Slow 1000mV 0C Model Hold: 'CLK'
 32. Slow 1000mV 0C Model Hold: 'divisor:U_DIVISOR|clk_reg'
 33. Slow 1000mV 0C Model Minimum Pulse Width: 'CLK'
 34. Slow 1000mV 0C Model Minimum Pulse Width: 'divisor:U_DIVISOR|clk_reg'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1000mV 0C Model Metastability Report
 40. Fast 1000mV 0C Model Setup Summary
 41. Fast 1000mV 0C Model Hold Summary
 42. Fast 1000mV 0C Model Recovery Summary
 43. Fast 1000mV 0C Model Removal Summary
 44. Fast 1000mV 0C Model Minimum Pulse Width Summary
 45. Fast 1000mV 0C Model Setup: 'CLK'
 46. Fast 1000mV 0C Model Setup: 'divisor:U_DIVISOR|clk_reg'
 47. Fast 1000mV 0C Model Hold: 'CLK'
 48. Fast 1000mV 0C Model Hold: 'divisor:U_DIVISOR|clk_reg'
 49. Fast 1000mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1000mV 0C Model Minimum Pulse Width: 'divisor:U_DIVISOR|clk_reg'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1000mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1000mv 0c Model)
 64. Signal Integrity Metrics (Slow 1000mv 85c Model)
 65. Signal Integrity Metrics (Fast 1000mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; registrogeneral                                    ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8L                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; CLK                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                       ;
; divisor:U_DIVISOR|clk_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:U_DIVISOR|clk_reg } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+---------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                           ;
+------------+-----------------+---------------------------+------------------------------------------------+
; 204.37 MHz ; 204.37 MHz      ; CLK                       ;                                                ;
; 641.03 MHz ; 361.93 MHz      ; divisor:U_DIVISOR|clk_reg ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------+
; Slow 1000mV 85C Model Setup Summary                ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.893 ; -373.623      ;
; divisor:U_DIVISOR|clk_reg ; -1.057 ; -4.228        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1000mV 85C Model Hold Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -0.353 ; -0.353        ;
; divisor:U_DIVISOR|clk_reg ; 0.568  ; 0.000         ;
+---------------------------+--------+---------------+


------------------------------------------
; Slow 1000mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1000mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1000mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.000 ; -198.693      ;
; divisor:U_DIVISOR|clk_reg ; -1.763 ; -7.052        ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Setup: 'CLK'                                                                                                                                                    ;
+--------+----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.893 ; divisor:U_DIVISOR|count[8]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.812      ;
; -3.880 ; divisor:U_DIVISOR|count[0]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.799      ;
; -3.878 ; divisor:U_DIVISOR|count[1]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.797      ;
; -3.876 ; divisor:U_DIVISOR|count[22]                        ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.795      ;
; -3.816 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.734      ;
; -3.816 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.734      ;
; -3.816 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.734      ;
; -3.816 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.734      ;
; -3.816 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.734      ;
; -3.816 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.734      ;
; -3.816 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.734      ;
; -3.816 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.734      ;
; -3.816 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.734      ;
; -3.816 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.734      ;
; -3.811 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.729      ;
; -3.811 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.729      ;
; -3.811 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.729      ;
; -3.811 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.729      ;
; -3.811 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.729      ;
; -3.811 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.729      ;
; -3.811 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.729      ;
; -3.811 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.729      ;
; -3.811 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.729      ;
; -3.811 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.729      ;
; -3.755 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.673      ;
; -3.755 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.673      ;
; -3.755 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.673      ;
; -3.755 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.673      ;
; -3.755 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.673      ;
; -3.755 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.673      ;
; -3.755 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.673      ;
; -3.755 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.673      ;
; -3.755 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.673      ;
; -3.755 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.673      ;
; -3.733 ; divisor:U_DIVISOR|count[6]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.652      ;
; -3.708 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.626      ;
; -3.708 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.626      ;
; -3.708 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.626      ;
; -3.708 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.626      ;
; -3.708 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.626      ;
; -3.708 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.626      ;
; -3.708 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.626      ;
; -3.708 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.626      ;
; -3.708 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.626      ;
; -3.708 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.626      ;
; -3.703 ; divisor:U_DIVISOR|count[21]                        ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.622      ;
; -3.699 ; divisor:U_DIVISOR|count[3]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.618      ;
; -3.669 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.587      ;
; -3.669 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.587      ;
; -3.669 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.587      ;
; -3.669 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.587      ;
; -3.669 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.587      ;
; -3.669 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.587      ;
; -3.669 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.587      ;
; -3.669 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.587      ;
; -3.669 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.587      ;
; -3.669 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.587      ;
; -3.631 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.549      ;
; -3.631 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.549      ;
; -3.631 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.549      ;
; -3.631 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.549      ;
; -3.631 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.549      ;
; -3.631 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.549      ;
; -3.631 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.549      ;
; -3.631 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.549      ;
; -3.631 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.549      ;
; -3.631 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.549      ;
; -3.615 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.533      ;
; -3.615 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.533      ;
; -3.615 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.533      ;
; -3.615 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.533      ;
; -3.615 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.533      ;
; -3.615 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.533      ;
; -3.615 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.533      ;
; -3.615 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.533      ;
; -3.615 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.533      ;
; -3.615 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.533      ;
; -3.612 ; divisor:U_DIVISOR|count[5]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.531      ;
; -3.610 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.528      ;
; -3.610 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.528      ;
; -3.610 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.528      ;
; -3.610 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.528      ;
; -3.610 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.528      ;
; -3.610 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.528      ;
; -3.610 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.528      ;
; -3.610 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.528      ;
; -3.610 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.528      ;
; -3.610 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.528      ;
; -3.591 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.509      ;
; -3.591 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.509      ;
; -3.591 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.509      ;
; -3.591 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.509      ;
; -3.591 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.509      ;
; -3.591 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.509      ;
; -3.591 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.509      ;
; -3.591 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.509      ;
; -3.591 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.509      ;
; -3.591 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.509      ;
; -3.577 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.495      ;
; -3.577 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.495      ;
+--------+----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Setup: 'divisor:U_DIVISOR|clk_reg'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.057 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.168      ; 2.220      ;
; -1.057 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.168      ; 2.220      ;
; -1.057 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.168      ; 2.220      ;
; -1.057 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.168      ; 2.220      ;
; -0.860 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.168      ; 2.023      ;
; -0.860 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.168      ; 2.023      ;
; -0.860 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.168      ; 2.023      ;
; -0.860 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.168      ; 2.023      ;
; -0.560 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.086     ; 1.479      ;
; -0.553 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.086     ; 1.472      ;
; -0.552 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.086     ; 1.471      ;
; -0.551 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.086     ; 1.470      ;
; -0.125 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.086     ; 1.044      ;
; -0.125 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.086     ; 1.044      ;
; -0.124 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.086     ; 1.043      ;
; -0.123 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.086     ; 1.042      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Hold: 'CLK'                                                                                                                                                                     ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.353 ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg ; CLK         ; 0.000        ; 2.790      ; 3.021      ;
; 0.244  ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg ; CLK         ; -0.500       ; 2.790      ; 3.118      ;
; 0.528  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 0.859      ;
; 0.532  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 0.863      ;
; 0.532  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 0.863      ;
; 0.532  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 0.863      ;
; 0.532  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 0.863      ;
; 0.545  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 0.876      ;
; 0.545  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 0.876      ;
; 0.679  ; divisor:U_DIVISOR|count[23]                         ; divisor:U_DIVISOR|count[23]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.009      ;
; 0.741  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ; decoprioridad:U_DECOPRIORIDAD|code_int[0]           ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.072      ;
; 0.756  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.087      ;
; 0.756  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.087      ;
; 0.756  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.087      ;
; 0.756  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.087      ;
; 0.759  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.090      ;
; 0.759  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.090      ;
; 0.759  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.090      ;
; 0.759  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.090      ;
; 0.759  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.090      ;
; 0.759  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.090      ;
; 0.759  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.090      ;
; 0.759  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.090      ;
; 0.762  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.093      ;
; 0.762  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.093      ;
; 0.762  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.093      ;
; 0.762  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.093      ;
; 0.762  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.093      ;
; 0.762  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.093      ;
; 0.762  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.093      ;
; 0.762  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.093      ;
; 0.769  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.100      ;
; 0.769  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.100      ;
; 0.769  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.100      ;
; 0.770  ; divisor:U_DIVISOR|count[1]                          ; divisor:U_DIVISOR|count[1]                          ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.100      ;
; 0.770  ; divisor:U_DIVISOR|count[2]                          ; divisor:U_DIVISOR|count[2]                          ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.100      ;
; 0.770  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.101      ;
; 0.770  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.101      ;
; 0.771  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[11]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[11]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.102      ;
; 0.771  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[11]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[11]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.102      ;
; 0.771  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[11]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[11]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.102      ;
; 0.772  ; divisor:U_DIVISOR|count[3]                          ; divisor:U_DIVISOR|count[3]                          ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.102      ;
; 0.772  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.103      ;
; 0.772  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.103      ;
; 0.772  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.103      ;
; 0.772  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.103      ;
; 0.772  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.103      ;
; 0.772  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.103      ;
; 0.773  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.104      ;
; 0.773  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.104      ;
; 0.773  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.104      ;
; 0.773  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.104      ;
; 0.774  ; divisor:U_DIVISOR|count[12]                         ; divisor:U_DIVISOR|count[12]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.104      ;
; 0.774  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.105      ;
; 0.774  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.105      ;
; 0.774  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.105      ;
; 0.775  ; divisor:U_DIVISOR|count[6]                          ; divisor:U_DIVISOR|count[6]                          ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.105      ;
; 0.775  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.106      ;
; 0.775  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.106      ;
; 0.775  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.106      ;
; 0.776  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.107      ;
; 0.776  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.107      ;
; 0.776  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.107      ;
; 0.782  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[15]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[15]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.113      ;
; 0.785  ; divisor:U_DIVISOR|count[11]                         ; divisor:U_DIVISOR|count[11]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.115      ;
; 0.785  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.116      ;
; 0.785  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.116      ;
; 0.785  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.116      ;
; 0.785  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.116      ;
; 0.785  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.116      ;
; 0.785  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.116      ;
; 0.786  ; divisor:U_DIVISOR|count[9]                          ; divisor:U_DIVISOR|count[9]                          ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.116      ;
; 0.789  ; divisor:U_DIVISOR|count[5]                          ; divisor:U_DIVISOR|count[5]                          ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.119      ;
; 0.789  ; divisor:U_DIVISOR|count[18]                         ; divisor:U_DIVISOR|count[18]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.119      ;
; 0.790  ; divisor:U_DIVISOR|count[19]                         ; divisor:U_DIVISOR|count[19]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.120      ;
; 0.791  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.122      ;
; 0.792  ; divisor:U_DIVISOR|count[4]                          ; divisor:U_DIVISOR|count[4]                          ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.122      ;
; 0.792  ; divisor:U_DIVISOR|count[10]                         ; divisor:U_DIVISOR|count[10]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.122      ;
; 0.792  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.123      ;
; 0.793  ; divisor:U_DIVISOR|count[22]                         ; divisor:U_DIVISOR|count[22]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.123      ;
; 0.793  ; divisor:U_DIVISOR|count[20]                         ; divisor:U_DIVISOR|count[20]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.123      ;
; 0.796  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[15]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[15]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.127      ;
; 0.796  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[15]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[15]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.127      ;
; 0.803  ; divisor:U_DIVISOR|count[14]                         ; divisor:U_DIVISOR|count[14]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.133      ;
; 0.803  ; divisor:U_DIVISOR|count[16]                         ; divisor:U_DIVISOR|count[16]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.133      ;
; 0.806  ; divisor:U_DIVISOR|count[0]                          ; divisor:U_DIVISOR|count[0]                          ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.136      ;
; 0.925  ; divisor:U_DIVISOR|count[17]                         ; divisor:U_DIVISOR|count[17]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.255      ;
; 0.925  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.256      ;
; 0.927  ; divisor:U_DIVISOR|count[8]                          ; divisor:U_DIVISOR|count[8]                          ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.257      ;
; 0.930  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.261      ;
; 0.931  ; divisor:U_DIVISOR|count[13]                         ; divisor:U_DIVISOR|count[13]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.261      ;
; 0.933  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.264      ;
; 0.941  ; divisor:U_DIVISOR|count[21]                         ; divisor:U_DIVISOR|count[21]                         ; CLK                       ; CLK         ; 0.000        ; 0.086      ; 1.271      ;
; 0.942  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.273      ;
; 0.942  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.273      ;
; 0.942  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.273      ;
; 0.944  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.275      ;
; 0.944  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.275      ;
; 0.944  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.275      ;
; 0.944  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]   ; CLK                       ; CLK         ; 0.000        ; 0.087      ; 1.275      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Hold: 'divisor:U_DIVISOR|clk_reg'                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.568 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.086      ; 0.898      ;
; 0.569 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.086      ; 0.899      ;
; 0.569 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.086      ; 0.899      ;
; 0.569 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.086      ; 0.899      ;
; 0.798 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.416      ; 1.488      ;
; 0.803 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.086      ; 1.133      ;
; 0.805 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.086      ; 1.135      ;
; 0.806 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.086      ; 1.136      ;
; 0.807 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.086      ; 1.137      ;
; 0.840 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.416      ; 1.530      ;
; 0.840 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.416      ; 1.530      ;
; 0.840 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.416      ; 1.530      ;
; 0.840 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.416      ; 1.530      ;
; 0.842 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.416      ; 1.532      ;
; 0.844 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.416      ; 1.534      ;
; 0.844 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.416      ; 1.534      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Minimum Pulse Width: 'CLK'                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                 ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; decoprioridad:U_DECOPRIORIDAD|code_int[0]           ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; decoprioridad:U_DECOPRIORIDAD|code_int[1]           ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|clk_reg                           ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[0]                          ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[10]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[11]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[12]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[13]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[14]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[15]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[16]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[17]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[18]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[19]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[1]                          ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Minimum Pulse Width: 'divisor:U_DIVISOR|clk_reg'                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------+
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|inclk[0]                                   ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|outclk                                     ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:0:flipflopD_inst|q_int|clk                  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:1:flipflopD_inst|q_int|clk                  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:2:flipflopD_inst|q_int|clk                  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:3:flipflopD_inst|q_int|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg|q                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg|q                                                  ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:0:flipflopD_inst|q_int|clk                  ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:1:flipflopD_inst|q_int|clk                  ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:2:flipflopD_inst|q_int|clk                  ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:3:flipflopD_inst|q_int|clk                  ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|inclk[0]                                   ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|outclk                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; CTRL[*]   ; CLK                       ; 4.701  ; 5.169  ; Rise       ; CLK                       ;
;  CTRL[0]  ; CLK                       ; 4.644  ; 5.120  ; Rise       ; CLK                       ;
;  CTRL[1]  ; CLK                       ; 4.311  ; 4.798  ; Rise       ; CLK                       ;
;  CTRL[2]  ; CLK                       ; 4.701  ; 5.169  ; Rise       ; CLK                       ;
;  CTRL[3]  ; CLK                       ; 4.381  ; 4.832  ; Rise       ; CLK                       ;
; INPUT[*]  ; divisor:U_DIVISOR|clk_reg ; -1.228 ; -1.249 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[0] ; divisor:U_DIVISOR|clk_reg ; -1.228 ; -1.249 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[1] ; divisor:U_DIVISOR|clk_reg ; -1.229 ; -1.250 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[2] ; divisor:U_DIVISOR|clk_reg ; -1.230 ; -1.251 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[3] ; divisor:U_DIVISOR|clk_reg ; -1.230 ; -1.250 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; CTRL[*]   ; CLK                       ; -2.495 ; -2.943 ; Rise       ; CLK                       ;
;  CTRL[0]  ; CLK                       ; -2.815 ; -3.272 ; Rise       ; CLK                       ;
;  CTRL[1]  ; CLK                       ; -2.495 ; -2.943 ; Rise       ; CLK                       ;
;  CTRL[2]  ; CLK                       ; -2.840 ; -3.293 ; Rise       ; CLK                       ;
;  CTRL[3]  ; CLK                       ; -2.568 ; -3.006 ; Rise       ; CLK                       ;
; INPUT[*]  ; divisor:U_DIVISOR|clk_reg ; 1.633  ; 1.651  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[0] ; divisor:U_DIVISOR|clk_reg ; 1.631  ; 1.649  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[1] ; divisor:U_DIVISOR|clk_reg ; 1.632  ; 1.650  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[2] ; divisor:U_DIVISOR|clk_reg ; 1.633  ; 1.651  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[3] ; divisor:U_DIVISOR|clk_reg ; 1.632  ; 1.650  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; BITS[*]   ; divisor:U_DIVISOR|clk_reg ; 7.622 ; 7.650 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[0]  ; divisor:U_DIVISOR|clk_reg ; 7.607 ; 7.633 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[1]  ; divisor:U_DIVISOR|clk_reg ; 7.622 ; 7.650 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[2]  ; divisor:U_DIVISOR|clk_reg ; 7.617 ; 7.645 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[3]  ; divisor:U_DIVISOR|clk_reg ; 7.570 ; 7.602 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; BITS[*]   ; divisor:U_DIVISOR|clk_reg ; 7.207 ; 7.237 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[0]  ; divisor:U_DIVISOR|clk_reg ; 7.243 ; 7.267 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[1]  ; divisor:U_DIVISOR|clk_reg ; 7.257 ; 7.283 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[2]  ; divisor:U_DIVISOR|clk_reg ; 7.252 ; 7.278 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[3]  ; divisor:U_DIVISOR|clk_reg ; 7.207 ; 7.237 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


----------------------------------------------
; Slow 1000mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+---------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                           ;
+------------+-----------------+---------------------------+------------------------------------------------+
; 212.04 MHz ; 212.04 MHz      ; CLK                       ;                                                ;
; 654.02 MHz ; 361.93 MHz      ; divisor:U_DIVISOR|clk_reg ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1000mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.716 ; -361.758      ;
; divisor:U_DIVISOR|clk_reg ; -1.131 ; -4.524        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1000mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -0.382 ; -0.382        ;
; divisor:U_DIVISOR|clk_reg ; 0.555  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Slow 1000mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1000mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1000mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.000 ; -198.693      ;
; divisor:U_DIVISOR|clk_reg ; -1.763 ; -7.052        ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Setup: 'CLK'                                                                                                                                                     ;
+--------+----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.716 ; divisor:U_DIVISOR|count[8]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.646      ;
; -3.714 ; divisor:U_DIVISOR|count[1]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.644      ;
; -3.712 ; divisor:U_DIVISOR|count[0]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.642      ;
; -3.696 ; divisor:U_DIVISOR|count[22]                        ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.626      ;
; -3.683 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.613      ;
; -3.683 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.613      ;
; -3.683 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.613      ;
; -3.683 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.613      ;
; -3.683 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.613      ;
; -3.683 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.613      ;
; -3.683 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.613      ;
; -3.683 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.613      ;
; -3.683 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.613      ;
; -3.683 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.613      ;
; -3.680 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.680 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.680 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.680 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.680 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.680 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.680 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.680 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.680 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.680 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.610      ;
; -3.625 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.555      ;
; -3.625 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.555      ;
; -3.625 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.555      ;
; -3.625 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.555      ;
; -3.625 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.555      ;
; -3.625 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.555      ;
; -3.625 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.555      ;
; -3.625 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.555      ;
; -3.625 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.555      ;
; -3.625 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.555      ;
; -3.578 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.508      ;
; -3.578 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.508      ;
; -3.578 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.508      ;
; -3.578 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.508      ;
; -3.578 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.508      ;
; -3.578 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.508      ;
; -3.578 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.508      ;
; -3.578 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.508      ;
; -3.578 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.508      ;
; -3.578 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.508      ;
; -3.569 ; divisor:U_DIVISOR|count[6]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.499      ;
; -3.554 ; divisor:U_DIVISOR|count[3]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.484      ;
; -3.545 ; divisor:U_DIVISOR|count[21]                        ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.475      ;
; -3.543 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.473      ;
; -3.543 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.473      ;
; -3.543 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.473      ;
; -3.543 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.473      ;
; -3.543 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.473      ;
; -3.543 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.473      ;
; -3.543 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.473      ;
; -3.543 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.473      ;
; -3.543 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.473      ;
; -3.543 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.473      ;
; -3.525 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.455      ;
; -3.525 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.455      ;
; -3.525 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.455      ;
; -3.525 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.455      ;
; -3.525 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.455      ;
; -3.525 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.455      ;
; -3.525 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.455      ;
; -3.525 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.455      ;
; -3.525 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.455      ;
; -3.525 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.455      ;
; -3.486 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.415      ;
; -3.486 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.415      ;
; -3.486 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.415      ;
; -3.486 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.415      ;
; -3.486 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.415      ;
; -3.486 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.415      ;
; -3.486 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.415      ;
; -3.486 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.415      ;
; -3.486 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.415      ;
; -3.486 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.415      ;
; -3.483 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.412      ;
; -3.483 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.412      ;
; -3.483 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.412      ;
; -3.483 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.412      ;
; -3.483 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.412      ;
; -3.483 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.412      ;
; -3.483 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.412      ;
; -3.483 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.412      ;
; -3.483 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.412      ;
; -3.483 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.412      ;
; -3.473 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.403      ;
; -3.473 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.403      ;
; -3.473 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.403      ;
; -3.473 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.403      ;
; -3.473 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.403      ;
; -3.473 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.403      ;
; -3.473 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.403      ;
; -3.473 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.403      ;
; -3.473 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.403      ;
; -3.473 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.403      ;
; -3.463 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.393      ;
; -3.463 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.393      ;
; -3.463 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.393      ;
+--------+----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Setup: 'divisor:U_DIVISOR|clk_reg'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.131 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.102      ; 2.235      ;
; -1.131 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.102      ; 2.235      ;
; -1.131 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.102      ; 2.235      ;
; -1.131 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.102      ; 2.235      ;
; -0.905 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.102      ; 2.009      ;
; -0.905 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.102      ; 2.009      ;
; -0.905 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.102      ; 2.009      ;
; -0.905 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.102      ; 2.009      ;
; -0.529 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.082     ; 1.459      ;
; -0.521 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.082     ; 1.451      ;
; -0.520 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.082     ; 1.450      ;
; -0.518 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.082     ; 1.448      ;
; -0.100 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.082     ; 1.030      ;
; -0.100 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.082     ; 1.030      ;
; -0.099 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.082     ; 1.029      ;
; -0.098 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.082     ; 1.028      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Hold: 'CLK'                                                                                                                                                                      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.382 ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg ; CLK         ; 0.000        ; 2.689      ; 2.912      ;
; 0.187  ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg ; CLK         ; -0.500       ; 2.689      ; 2.981      ;
; 0.505  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.843      ;
; 0.514  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.852      ;
; 0.514  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.852      ;
; 0.515  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.852      ;
; 0.515  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.852      ;
; 0.523  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.861      ;
; 0.524  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.861      ;
; 0.650  ; divisor:U_DIVISOR|count[23]                         ; divisor:U_DIVISOR|count[23]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.987      ;
; 0.718  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ; decoprioridad:U_DECOPRIORIDAD|code_int[0]           ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.056      ;
; 0.732  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.070      ;
; 0.733  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.070      ;
; 0.733  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.070      ;
; 0.733  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.070      ;
; 0.735  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.073      ;
; 0.735  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.073      ;
; 0.736  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.073      ;
; 0.736  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.073      ;
; 0.736  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.073      ;
; 0.736  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.073      ;
; 0.736  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.073      ;
; 0.736  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.073      ;
; 0.739  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.077      ;
; 0.739  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.077      ;
; 0.740  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.077      ;
; 0.740  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.077      ;
; 0.740  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.077      ;
; 0.740  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.077      ;
; 0.740  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.077      ;
; 0.740  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.077      ;
; 0.744  ; divisor:U_DIVISOR|count[2]                          ; divisor:U_DIVISOR|count[2]                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.081      ;
; 0.744  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.082      ;
; 0.744  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.082      ;
; 0.744  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.082      ;
; 0.745  ; divisor:U_DIVISOR|count[1]                          ; divisor:U_DIVISOR|count[1]                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.082      ;
; 0.745  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.082      ;
; 0.745  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.082      ;
; 0.746  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[11]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[11]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.084      ;
; 0.746  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[11]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[11]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.084      ;
; 0.746  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.084      ;
; 0.747  ; divisor:U_DIVISOR|count[3]                          ; divisor:U_DIVISOR|count[3]                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.084      ;
; 0.747  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[11]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[11]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.084      ;
; 0.747  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.084      ;
; 0.748  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.085      ;
; 0.748  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.086      ;
; 0.748  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.086      ;
; 0.749  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.087      ;
; 0.749  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.086      ;
; 0.749  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.087      ;
; 0.750  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.087      ;
; 0.750  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.088      ;
; 0.750  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.087      ;
; 0.750  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.088      ;
; 0.751  ; divisor:U_DIVISOR|count[6]                          ; divisor:U_DIVISOR|count[6]                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.088      ;
; 0.751  ; divisor:U_DIVISOR|count[12]                         ; divisor:U_DIVISOR|count[12]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.088      ;
; 0.751  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.089      ;
; 0.751  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.088      ;
; 0.751  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.089      ;
; 0.752  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.090      ;
; 0.752  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.089      ;
; 0.753  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.090      ;
; 0.753  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.090      ;
; 0.757  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[15]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[15]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.095      ;
; 0.759  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.097      ;
; 0.760  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.097      ;
; 0.760  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.097      ;
; 0.760  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.097      ;
; 0.762  ; divisor:U_DIVISOR|count[9]                          ; divisor:U_DIVISOR|count[9]                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.099      ;
; 0.762  ; divisor:U_DIVISOR|count[11]                         ; divisor:U_DIVISOR|count[11]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.099      ;
; 0.762  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.099      ;
; 0.762  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.099      ;
; 0.764  ; divisor:U_DIVISOR|count[18]                         ; divisor:U_DIVISOR|count[18]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.101      ;
; 0.765  ; divisor:U_DIVISOR|count[5]                          ; divisor:U_DIVISOR|count[5]                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.102      ;
; 0.766  ; divisor:U_DIVISOR|count[19]                         ; divisor:U_DIVISOR|count[19]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.103      ;
; 0.768  ; divisor:U_DIVISOR|count[4]                          ; divisor:U_DIVISOR|count[4]                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.105      ;
; 0.768  ; divisor:U_DIVISOR|count[10]                         ; divisor:U_DIVISOR|count[10]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.105      ;
; 0.769  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.106      ;
; 0.769  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.106      ;
; 0.770  ; divisor:U_DIVISOR|count[22]                         ; divisor:U_DIVISOR|count[22]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.107      ;
; 0.770  ; divisor:U_DIVISOR|count[20]                         ; divisor:U_DIVISOR|count[20]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.107      ;
; 0.771  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[15]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[15]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.109      ;
; 0.772  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[15]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[15]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.109      ;
; 0.779  ; divisor:U_DIVISOR|count[14]                         ; divisor:U_DIVISOR|count[14]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.116      ;
; 0.780  ; divisor:U_DIVISOR|count[0]                          ; divisor:U_DIVISOR|count[0]                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.117      ;
; 0.780  ; divisor:U_DIVISOR|count[16]                         ; divisor:U_DIVISOR|count[16]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.117      ;
; 0.892  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.230      ;
; 0.893  ; divisor:U_DIVISOR|count[8]                          ; divisor:U_DIVISOR|count[8]                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.230      ;
; 0.895  ; divisor:U_DIVISOR|count[17]                         ; divisor:U_DIVISOR|count[17]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.232      ;
; 0.898  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.235      ;
; 0.899  ; divisor:U_DIVISOR|count[13]                         ; divisor:U_DIVISOR|count[13]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.236      ;
; 0.901  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.238      ;
; 0.908  ; divisor:U_DIVISOR|count[21]                         ; divisor:U_DIVISOR|count[21]                         ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.245      ;
; 0.908  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]   ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.246      ;
; 0.908  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]   ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.246      ;
; 0.909  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.246      ;
; 0.909  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.246      ;
; 0.909  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.246      ;
; 0.909  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.246      ;
; 0.909  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7]   ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.246      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Hold: 'divisor:U_DIVISOR|clk_reg'                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.555 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.082      ; 0.892      ;
; 0.556 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.082      ; 0.893      ;
; 0.556 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.082      ; 0.893      ;
; 0.556 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.082      ; 0.893      ;
; 0.779 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.082      ; 1.116      ;
; 0.781 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.082      ; 1.118      ;
; 0.782 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.082      ; 1.119      ;
; 0.783 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.082      ; 1.120      ;
; 0.830 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.336      ; 1.451      ;
; 0.872 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.336      ; 1.493      ;
; 0.874 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.336      ; 1.495      ;
; 0.874 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.336      ; 1.495      ;
; 0.882 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.336      ; 1.503      ;
; 0.882 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.336      ; 1.503      ;
; 0.882 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.336      ; 1.503      ;
; 0.882 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.336      ; 1.503      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Minimum Pulse Width: 'CLK'                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                 ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; decoprioridad:U_DECOPRIORIDAD|code_int[0]           ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; decoprioridad:U_DECOPRIORIDAD|code_int[1]           ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|clk_reg                           ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[0]                          ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[10]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[11]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[12]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[13]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[14]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[15]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[16]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[17]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[18]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[19]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[1]                          ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Minimum Pulse Width: 'divisor:U_DIVISOR|clk_reg'                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------+
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|inclk[0]                                   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|outclk                                     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:0:flipflopD_inst|q_int|clk                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:1:flipflopD_inst|q_int|clk                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:2:flipflopD_inst|q_int|clk                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:3:flipflopD_inst|q_int|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg|q                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg|q                                                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:0:flipflopD_inst|q_int|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:1:flipflopD_inst|q_int|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:2:flipflopD_inst|q_int|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:3:flipflopD_inst|q_int|clk                  ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|inclk[0]                                   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|outclk                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; CTRL[*]   ; CLK                       ; 4.458  ; 4.831  ; Rise       ; CLK                       ;
;  CTRL[0]  ; CLK                       ; 4.397  ; 4.778  ; Rise       ; CLK                       ;
;  CTRL[1]  ; CLK                       ; 4.086  ; 4.491  ; Rise       ; CLK                       ;
;  CTRL[2]  ; CLK                       ; 4.458  ; 4.831  ; Rise       ; CLK                       ;
;  CTRL[3]  ; CLK                       ; 4.151  ; 4.527  ; Rise       ; CLK                       ;
; INPUT[*]  ; divisor:U_DIVISOR|clk_reg ; -1.085 ; -1.134 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[0] ; divisor:U_DIVISOR|clk_reg ; -1.085 ; -1.134 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[1] ; divisor:U_DIVISOR|clk_reg ; -1.086 ; -1.135 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[2] ; divisor:U_DIVISOR|clk_reg ; -1.087 ; -1.137 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[3] ; divisor:U_DIVISOR|clk_reg ; -1.086 ; -1.136 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; CTRL[*]   ; CLK                       ; -2.309 ; -2.657 ; Rise       ; CLK                       ;
;  CTRL[0]  ; CLK                       ; -2.608 ; -2.962 ; Rise       ; CLK                       ;
;  CTRL[1]  ; CLK                       ; -2.309 ; -2.657 ; Rise       ; CLK                       ;
;  CTRL[2]  ; CLK                       ; -2.634 ; -2.988 ; Rise       ; CLK                       ;
;  CTRL[3]  ; CLK                       ; -2.370 ; -2.728 ; Rise       ; CLK                       ;
; INPUT[*]  ; divisor:U_DIVISOR|clk_reg ; 1.484  ; 1.532  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[0] ; divisor:U_DIVISOR|clk_reg ; 1.481  ; 1.529  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[1] ; divisor:U_DIVISOR|clk_reg ; 1.482  ; 1.530  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[2] ; divisor:U_DIVISOR|clk_reg ; 1.484  ; 1.532  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[3] ; divisor:U_DIVISOR|clk_reg ; 1.483  ; 1.531  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; BITS[*]   ; divisor:U_DIVISOR|clk_reg ; 7.173 ; 7.187 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[0]  ; divisor:U_DIVISOR|clk_reg ; 7.159 ; 7.170 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[1]  ; divisor:U_DIVISOR|clk_reg ; 7.173 ; 7.187 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[2]  ; divisor:U_DIVISOR|clk_reg ; 7.170 ; 7.182 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[3]  ; divisor:U_DIVISOR|clk_reg ; 7.124 ; 7.138 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; BITS[*]   ; divisor:U_DIVISOR|clk_reg ; 6.804 ; 6.817 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[0]  ; divisor:U_DIVISOR|clk_reg ; 6.838 ; 6.847 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[1]  ; divisor:U_DIVISOR|clk_reg ; 6.851 ; 6.864 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[2]  ; divisor:U_DIVISOR|clk_reg ; 6.849 ; 6.859 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[3]  ; divisor:U_DIVISOR|clk_reg ; 6.804 ; 6.817 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1000mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1000mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -1.744 ; -156.196      ;
; divisor:U_DIVISOR|clk_reg ; -0.161 ; -0.644        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1000mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -0.294 ; -0.294        ;
; divisor:U_DIVISOR|clk_reg ; 0.306  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Fast 1000mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1000mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1000mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.000 ; -198.693      ;
; divisor:U_DIVISOR|clk_reg ; -1.763 ; -7.052        ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Setup: 'CLK'                                                                                                                                                     ;
+--------+----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.744 ; divisor:U_DIVISOR|count[22]                        ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.687      ;
; -1.734 ; divisor:U_DIVISOR|count[8]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.677      ;
; -1.733 ; divisor:U_DIVISOR|count[1]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.676      ;
; -1.732 ; divisor:U_DIVISOR|count[0]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.675      ;
; -1.667 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.610      ;
; -1.667 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.610      ;
; -1.667 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.610      ;
; -1.667 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.610      ;
; -1.667 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.610      ;
; -1.667 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.610      ;
; -1.667 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.610      ;
; -1.667 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.610      ;
; -1.667 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.610      ;
; -1.667 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.610      ;
; -1.663 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.606      ;
; -1.663 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.606      ;
; -1.663 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.606      ;
; -1.663 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.606      ;
; -1.663 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.606      ;
; -1.663 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.606      ;
; -1.663 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.606      ;
; -1.663 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.606      ;
; -1.663 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.606      ;
; -1.663 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.606      ;
; -1.644 ; divisor:U_DIVISOR|count[6]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.587      ;
; -1.635 ; divisor:U_DIVISOR|count[21]                        ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.578      ;
; -1.634 ; divisor:U_DIVISOR|count[3]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.577      ;
; -1.628 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.571      ;
; -1.628 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.571      ;
; -1.628 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.571      ;
; -1.628 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.571      ;
; -1.628 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.571      ;
; -1.628 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.571      ;
; -1.628 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.571      ;
; -1.628 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.571      ;
; -1.628 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.571      ;
; -1.628 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.571      ;
; -1.604 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.547      ;
; -1.604 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.547      ;
; -1.604 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.547      ;
; -1.604 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.547      ;
; -1.604 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.547      ;
; -1.604 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.547      ;
; -1.604 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.547      ;
; -1.604 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.547      ;
; -1.604 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.547      ;
; -1.604 ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.547      ;
; -1.601 ; divisor:U_DIVISOR|count[5]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.544      ;
; -1.585 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.528      ;
; -1.585 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.528      ;
; -1.585 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.528      ;
; -1.585 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.528      ;
; -1.585 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.528      ;
; -1.585 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.528      ;
; -1.585 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.528      ;
; -1.585 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.528      ;
; -1.585 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.528      ;
; -1.585 ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.528      ;
; -1.553 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.496      ;
; -1.553 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.496      ;
; -1.553 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.496      ;
; -1.553 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.496      ;
; -1.553 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.496      ;
; -1.553 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.496      ;
; -1.553 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.496      ;
; -1.553 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.496      ;
; -1.553 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.496      ;
; -1.553 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.496      ;
; -1.552 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.495      ;
; -1.552 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.495      ;
; -1.552 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.495      ;
; -1.552 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.495      ;
; -1.552 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.495      ;
; -1.552 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.495      ;
; -1.552 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.495      ;
; -1.552 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.495      ;
; -1.552 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.495      ;
; -1.552 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.495      ;
; -1.550 ; divisor:U_DIVISOR|count[2]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.493      ;
; -1.548 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.491      ;
; -1.548 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.491      ;
; -1.548 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.491      ;
; -1.548 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.491      ;
; -1.548 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.491      ;
; -1.548 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.491      ;
; -1.548 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.491      ;
; -1.548 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.491      ;
; -1.548 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.491      ;
; -1.548 ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[9] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.491      ;
; -1.535 ; divisor:U_DIVISOR|count[16]                        ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.478      ;
; -1.535 ; divisor:U_DIVISOR|count[7]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.478      ;
; -1.534 ; divisor:U_DIVISOR|count[9]                         ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.477      ;
; -1.534 ; divisor:U_DIVISOR|count[19]                        ; divisor:U_DIVISOR|clk_reg                         ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.477      ;
; -1.533 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.476      ;
; -1.533 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.476      ;
; -1.533 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.476      ;
; -1.533 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.476      ;
; -1.533 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.476      ;
; -1.533 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.476      ;
; -1.533 ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15] ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.476      ;
+--------+----------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Setup: 'divisor:U_DIVISOR|clk_reg'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.161 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.077      ; 1.221      ;
; -0.161 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.077      ; 1.221      ;
; -0.161 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.077      ; 1.221      ;
; -0.161 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.077      ; 1.221      ;
; -0.047 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.077      ; 1.107      ;
; -0.047 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.077      ; 1.107      ;
; -0.047 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.077      ; 1.107      ;
; -0.047 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 1.000        ; 0.077      ; 1.107      ;
; 0.133  ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.050     ; 0.810      ;
; 0.134  ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.050     ; 0.809      ;
; 0.135  ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.050     ; 0.808      ;
; 0.138  ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.050     ; 0.805      ;
; 0.371  ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.050     ; 0.572      ;
; 0.371  ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.050     ; 0.572      ;
; 0.373  ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.050     ; 0.570      ;
; 0.374  ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 1.000        ; -0.050     ; 0.569      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Hold: 'CLK'                                                                                                                                                                      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.294 ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg ; CLK         ; 0.000        ; 1.641      ; 1.668      ;
; 0.286  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.463      ;
; 0.286  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.463      ;
; 0.286  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.463      ;
; 0.286  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.463      ;
; 0.286  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.463      ;
; 0.297  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.474      ;
; 0.297  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.474      ;
; 0.350  ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg                           ; divisor:U_DIVISOR|clk_reg ; CLK         ; -0.500       ; 1.641      ; 1.812      ;
; 0.366  ; divisor:U_DIVISOR|count[23]                         ; divisor:U_DIVISOR|count[23]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.543      ;
; 0.395  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ; decoprioridad:U_DECOPRIORIDAD|code_int[0]           ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.572      ;
; 0.411  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.588      ;
; 0.411  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.588      ;
; 0.411  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.588      ;
; 0.411  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.588      ;
; 0.413  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.590      ;
; 0.413  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.590      ;
; 0.413  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.590      ;
; 0.413  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.590      ;
; 0.413  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.590      ;
; 0.413  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.590      ;
; 0.413  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.590      ;
; 0.413  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.590      ;
; 0.414  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.591      ;
; 0.414  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.591      ;
; 0.414  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.591      ;
; 0.414  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.591      ;
; 0.414  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.591      ;
; 0.414  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.591      ;
; 0.414  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.591      ;
; 0.414  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.591      ;
; 0.419  ; divisor:U_DIVISOR|count[2]                          ; divisor:U_DIVISOR|count[2]                          ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[11]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[11]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[11]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[11]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[11]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[11]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.420  ; divisor:U_DIVISOR|count[1]                          ; divisor:U_DIVISOR|count[1]                          ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.420  ; divisor:U_DIVISOR|count[6]                          ; divisor:U_DIVISOR|count[6]                          ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.420  ; divisor:U_DIVISOR|count[12]                         ; divisor:U_DIVISOR|count[12]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.420  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[10]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[10]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.420  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.420  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.420  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.421  ; divisor:U_DIVISOR|count[3]                          ; divisor:U_DIVISOR|count[3]                          ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.421  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.421  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.421  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.421  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.421  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.421  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.422  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.599      ;
; 0.422  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.599      ;
; 0.422  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[17]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[17]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.599      ;
; 0.422  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.599      ;
; 0.422  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.599      ;
; 0.422  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.599      ;
; 0.422  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.599      ;
; 0.422  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.599      ;
; 0.422  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[16]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[16]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.599      ;
; 0.427  ; divisor:U_DIVISOR|count[11]                         ; divisor:U_DIVISOR|count[11]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.604      ;
; 0.428  ; divisor:U_DIVISOR|count[9]                          ; divisor:U_DIVISOR|count[9]                          ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.605      ;
; 0.428  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.605      ;
; 0.428  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.605      ;
; 0.429  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[15]  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[15]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.606      ;
; 0.430  ; divisor:U_DIVISOR|count[5]                          ; divisor:U_DIVISOR|count[5]                          ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.607      ;
; 0.430  ; divisor:U_DIVISOR|count[10]                         ; divisor:U_DIVISOR|count[10]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.607      ;
; 0.430  ; divisor:U_DIVISOR|count[18]                         ; divisor:U_DIVISOR|count[18]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.607      ;
; 0.430  ; divisor:U_DIVISOR|count[19]                         ; divisor:U_DIVISOR|count[19]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.607      ;
; 0.430  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.607      ;
; 0.430  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.607      ;
; 0.430  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.607      ;
; 0.430  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.607      ;
; 0.431  ; divisor:U_DIVISOR|count[4]                          ; divisor:U_DIVISOR|count[4]                          ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.608      ;
; 0.431  ; divisor:U_DIVISOR|count[20]                         ; divisor:U_DIVISOR|count[20]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.608      ;
; 0.431  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.608      ;
; 0.431  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[14]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[14]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.608      ;
; 0.432  ; divisor:U_DIVISOR|count[22]                         ; divisor:U_DIVISOR|count[22]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.609      ;
; 0.434  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[15]  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[15]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.611      ;
; 0.434  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[15]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[15]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.611      ;
; 0.437  ; divisor:U_DIVISOR|count[14]                         ; divisor:U_DIVISOR|count[14]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.614      ;
; 0.437  ; divisor:U_DIVISOR|count[16]                         ; divisor:U_DIVISOR|count[16]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.614      ;
; 0.441  ; divisor:U_DIVISOR|count[0]                          ; divisor:U_DIVISOR|count[0]                          ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.618      ;
; 0.502  ; divisor:U_DIVISOR|count[17]                         ; divisor:U_DIVISOR|count[17]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.679      ;
; 0.503  ; divisor:U_DIVISOR|count[8]                          ; divisor:U_DIVISOR|count[8]                          ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.680      ;
; 0.503  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[18]  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[18]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.680      ;
; 0.505  ; divisor:U_DIVISOR|count[13]                         ; divisor:U_DIVISOR|count[13]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.682      ;
; 0.505  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[13]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[13]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.682      ;
; 0.506  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[19]  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[19]  ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.683      ;
; 0.508  ; divisor:U_DIVISOR|count[21]                         ; divisor:U_DIVISOR|count[21]                         ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.685      ;
; 0.508  ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]   ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.685      ;
; 0.508  ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7]   ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.685      ;
; 0.508  ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7]   ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.685      ;
; 0.511  ; divisor:U_DIVISOR|count[7]                          ; divisor:U_DIVISOR|count[7]                          ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.688      ;
; 0.511  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.688      ;
; 0.512  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.689      ;
; 0.512  ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]   ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]   ; CLK                       ; CLK         ; 0.000        ; 0.050      ; 0.689      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Hold: 'divisor:U_DIVISOR|clk_reg'                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.306 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.050      ; 0.483      ;
; 0.307 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.050      ; 0.484      ;
; 0.307 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.050      ; 0.484      ;
; 0.308 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.050      ; 0.485      ;
; 0.428 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.222      ; 0.807      ;
; 0.440 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.050      ; 0.617      ;
; 0.440 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.050      ; 0.617      ;
; 0.441 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.050      ; 0.618      ;
; 0.442 ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.050      ; 0.619      ;
; 0.446 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.222      ; 0.825      ;
; 0.446 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.222      ; 0.825      ;
; 0.446 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.222      ; 0.825      ;
; 0.446 ; decoprioridad:U_DECOPRIORIDAD|code_int[1]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.222      ; 0.825      ;
; 0.451 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.222      ; 0.830      ;
; 0.453 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.222      ; 0.832      ;
; 0.454 ; decoprioridad:U_DECOPRIORIDAD|code_int[0]                            ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ; CLK                       ; divisor:U_DIVISOR|clk_reg ; 0.000        ; 0.222      ; 0.833      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Minimum Pulse Width: 'CLK'                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                 ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:0:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:1:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:2:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|button_out ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[16]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[17]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[18]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[19]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; debouncer:\U_DEBOUNCERS:3:INST_DEBOUNCER|count[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; decoprioridad:U_DECOPRIORIDAD|code_int[0]           ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; decoprioridad:U_DECOPRIORIDAD|code_int[1]           ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|clk_reg                           ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[0]                          ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[10]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[11]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[12]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[13]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[14]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[15]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[16]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[17]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[18]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[19]                         ;
; -1.763 ; 1.000        ; 2.763          ; Min Period ; CLK   ; Rise       ; divisor:U_DIVISOR|count[1]                          ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Minimum Pulse Width: 'divisor:U_DIVISOR|clk_reg'                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------+
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:0:flipflopD_inst|q_int ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:1:flipflopD_inst|q_int ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:2:flipflopD_inst|q_int ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; registro:U_REGISTRO|d_flip_flop:\U_flipflopsD:3:flipflopD_inst|q_int ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:0:flipflopD_inst|q_int|clk                  ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:1:flipflopD_inst|q_int|clk                  ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:2:flipflopD_inst|q_int|clk                  ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:3:flipflopD_inst|q_int|clk                  ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|inclk[0]                                   ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|outclk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg|q                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg|q                                                  ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|inclk[0]                                   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_DIVISOR|clk_reg~clkctrl|outclk                                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:0:flipflopD_inst|q_int|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:1:flipflopD_inst|q_int|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:2:flipflopD_inst|q_int|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor:U_DIVISOR|clk_reg ; Rise       ; U_REGISTRO|\U_flipflopsD:3:flipflopD_inst|q_int|clk                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; CTRL[*]   ; CLK                       ; 2.693  ; 3.287  ; Rise       ; CLK                       ;
;  CTRL[0]  ; CLK                       ; 2.651  ; 3.250  ; Rise       ; CLK                       ;
;  CTRL[1]  ; CLK                       ; 2.469  ; 3.065  ; Rise       ; CLK                       ;
;  CTRL[2]  ; CLK                       ; 2.693  ; 3.287  ; Rise       ; CLK                       ;
;  CTRL[3]  ; CLK                       ; 2.515  ; 3.088  ; Rise       ; CLK                       ;
; INPUT[*]  ; divisor:U_DIVISOR|clk_reg ; -0.751 ; -0.513 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[0] ; divisor:U_DIVISOR|clk_reg ; -0.751 ; -0.513 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[1] ; divisor:U_DIVISOR|clk_reg ; -0.752 ; -0.513 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[2] ; divisor:U_DIVISOR|clk_reg ; -0.753 ; -0.515 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[3] ; divisor:U_DIVISOR|clk_reg ; -0.752 ; -0.514 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; CTRL[*]   ; CLK                       ; -1.456 ; -2.035 ; Rise       ; CLK                       ;
;  CTRL[0]  ; CLK                       ; -1.634 ; -2.226 ; Rise       ; CLK                       ;
;  CTRL[1]  ; CLK                       ; -1.456 ; -2.035 ; Rise       ; CLK                       ;
;  CTRL[2]  ; CLK                       ; -1.653 ; -2.245 ; Rise       ; CLK                       ;
;  CTRL[3]  ; CLK                       ; -1.503 ; -2.075 ; Rise       ; CLK                       ;
; INPUT[*]  ; divisor:U_DIVISOR|clk_reg ; 0.973  ; 0.733  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[0] ; divisor:U_DIVISOR|clk_reg ; 0.970  ; 0.731  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[1] ; divisor:U_DIVISOR|clk_reg ; 0.971  ; 0.731  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[2] ; divisor:U_DIVISOR|clk_reg ; 0.973  ; 0.733  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[3] ; divisor:U_DIVISOR|clk_reg ; 0.972  ; 0.732  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; BITS[*]   ; divisor:U_DIVISOR|clk_reg ; 4.476 ; 4.576 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[0]  ; divisor:U_DIVISOR|clk_reg ; 4.466 ; 4.562 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[1]  ; divisor:U_DIVISOR|clk_reg ; 4.476 ; 4.576 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[2]  ; divisor:U_DIVISOR|clk_reg ; 4.473 ; 4.570 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[3]  ; divisor:U_DIVISOR|clk_reg ; 4.447 ; 4.543 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; BITS[*]   ; divisor:U_DIVISOR|clk_reg ; 4.243 ; 4.335 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[0]  ; divisor:U_DIVISOR|clk_reg ; 4.261 ; 4.354 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[1]  ; divisor:U_DIVISOR|clk_reg ; 4.270 ; 4.367 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[2]  ; divisor:U_DIVISOR|clk_reg ; 4.267 ; 4.362 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[3]  ; divisor:U_DIVISOR|clk_reg ; 4.243 ; 4.335 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1000mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -3.893   ; -0.382 ; N/A      ; N/A     ; -3.000              ;
;  CLK                       ; -3.893   ; -0.382 ; N/A      ; N/A     ; -3.000              ;
;  divisor:U_DIVISOR|clk_reg ; -1.131   ; 0.306  ; N/A      ; N/A     ; -1.763              ;
; Design-wide TNS            ; -377.851 ; -0.382 ; 0.0      ; 0.0     ; -205.745            ;
;  CLK                       ; -373.623 ; -0.382 ; N/A      ; N/A     ; -198.693            ;
;  divisor:U_DIVISOR|clk_reg ; -4.524   ; 0.000  ; N/A      ; N/A     ; -7.052              ;
+----------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; CTRL[*]   ; CLK                       ; 4.701  ; 5.169  ; Rise       ; CLK                       ;
;  CTRL[0]  ; CLK                       ; 4.644  ; 5.120  ; Rise       ; CLK                       ;
;  CTRL[1]  ; CLK                       ; 4.311  ; 4.798  ; Rise       ; CLK                       ;
;  CTRL[2]  ; CLK                       ; 4.701  ; 5.169  ; Rise       ; CLK                       ;
;  CTRL[3]  ; CLK                       ; 4.381  ; 4.832  ; Rise       ; CLK                       ;
; INPUT[*]  ; divisor:U_DIVISOR|clk_reg ; -0.751 ; -0.513 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[0] ; divisor:U_DIVISOR|clk_reg ; -0.751 ; -0.513 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[1] ; divisor:U_DIVISOR|clk_reg ; -0.752 ; -0.513 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[2] ; divisor:U_DIVISOR|clk_reg ; -0.753 ; -0.515 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[3] ; divisor:U_DIVISOR|clk_reg ; -0.752 ; -0.514 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; CTRL[*]   ; CLK                       ; -1.456 ; -2.035 ; Rise       ; CLK                       ;
;  CTRL[0]  ; CLK                       ; -1.634 ; -2.226 ; Rise       ; CLK                       ;
;  CTRL[1]  ; CLK                       ; -1.456 ; -2.035 ; Rise       ; CLK                       ;
;  CTRL[2]  ; CLK                       ; -1.653 ; -2.245 ; Rise       ; CLK                       ;
;  CTRL[3]  ; CLK                       ; -1.503 ; -2.075 ; Rise       ; CLK                       ;
; INPUT[*]  ; divisor:U_DIVISOR|clk_reg ; 1.633  ; 1.651  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[0] ; divisor:U_DIVISOR|clk_reg ; 1.631  ; 1.649  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[1] ; divisor:U_DIVISOR|clk_reg ; 1.632  ; 1.650  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[2] ; divisor:U_DIVISOR|clk_reg ; 1.633  ; 1.651  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  INPUT[3] ; divisor:U_DIVISOR|clk_reg ; 1.632  ; 1.650  ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; BITS[*]   ; divisor:U_DIVISOR|clk_reg ; 7.622 ; 7.650 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[0]  ; divisor:U_DIVISOR|clk_reg ; 7.607 ; 7.633 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[1]  ; divisor:U_DIVISOR|clk_reg ; 7.622 ; 7.650 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[2]  ; divisor:U_DIVISOR|clk_reg ; 7.617 ; 7.645 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[3]  ; divisor:U_DIVISOR|clk_reg ; 7.570 ; 7.602 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; BITS[*]   ; divisor:U_DIVISOR|clk_reg ; 4.243 ; 4.335 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[0]  ; divisor:U_DIVISOR|clk_reg ; 4.261 ; 4.354 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[1]  ; divisor:U_DIVISOR|clk_reg ; 4.270 ; 4.367 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[2]  ; divisor:U_DIVISOR|clk_reg ; 4.267 ; 4.362 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
;  BITS[3]  ; divisor:U_DIVISOR|clk_reg ; 4.243 ; 4.335 ; Rise       ; divisor:U_DIVISOR|clk_reg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; BITS[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BITS[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BITS[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BITS[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; INPUT[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CTRL[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CTRL[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CTRL[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CTRL[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1000mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BITS[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.4e-09 V                    ; 2.38 V              ; -0.0186 V           ; 0.169 V                              ; 0.039 V                              ; 4.83e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.4e-09 V                   ; 2.38 V             ; -0.0186 V          ; 0.169 V                             ; 0.039 V                             ; 4.83e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; BITS[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.4e-09 V                    ; 2.38 V              ; -0.0186 V           ; 0.169 V                              ; 0.039 V                              ; 4.83e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.4e-09 V                   ; 2.38 V             ; -0.0186 V          ; 0.169 V                             ; 0.039 V                             ; 4.83e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; BITS[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.4e-09 V                    ; 2.38 V              ; -0.0186 V           ; 0.169 V                              ; 0.039 V                              ; 4.83e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.4e-09 V                   ; 2.38 V             ; -0.0186 V          ; 0.169 V                             ; 0.039 V                             ; 4.83e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; BITS[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.4e-09 V                    ; 2.38 V              ; -0.0186 V           ; 0.169 V                              ; 0.039 V                              ; 4.83e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.4e-09 V                   ; 2.38 V             ; -0.0186 V          ; 0.169 V                             ; 0.039 V                             ; 4.83e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-09 V                   ; 2.38 V              ; -0.041 V            ; 0.148 V                              ; 0.093 V                              ; 2.82e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-09 V                  ; 2.38 V             ; -0.041 V           ; 0.148 V                             ; 0.093 V                             ; 2.82e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.58e-09 V                   ; 2.38 V              ; -0.0197 V           ; 0.141 V                              ; 0.044 V                              ; 4.69e-10 s                  ; 6.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.58e-09 V                  ; 2.38 V             ; -0.0197 V          ; 0.141 V                             ; 0.044 V                             ; 4.69e-10 s                 ; 6.07e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1000mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BITS[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.0197 V           ; 0.101 V                              ; 0.101 V                              ; 6.39e-10 s                  ; 6.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.0197 V          ; 0.101 V                             ; 0.101 V                             ; 6.39e-10 s                 ; 6.08e-10 s                 ; Yes                       ; Yes                       ;
; BITS[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.0197 V           ; 0.101 V                              ; 0.101 V                              ; 6.39e-10 s                  ; 6.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.0197 V          ; 0.101 V                             ; 0.101 V                             ; 6.39e-10 s                 ; 6.08e-10 s                 ; Yes                       ; Yes                       ;
; BITS[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.0197 V           ; 0.101 V                              ; 0.101 V                              ; 6.39e-10 s                  ; 6.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.0197 V          ; 0.101 V                             ; 0.101 V                             ; 6.39e-10 s                 ; 6.08e-10 s                 ; Yes                       ; Yes                       ;
; BITS[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.0197 V           ; 0.101 V                              ; 0.101 V                              ; 6.39e-10 s                  ; 6.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.0197 V          ; 0.101 V                             ; 0.101 V                             ; 6.39e-10 s                 ; 6.08e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0252 V           ; 0.074 V                              ; 0.045 V                              ; 4e-10 s                     ; 3.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0252 V          ; 0.074 V                             ; 0.045 V                             ; 4e-10 s                    ; 3.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.0165 V           ; 0.2 V                                ; 0.105 V                              ; 5.32e-10 s                  ; 7.76e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.0165 V          ; 0.2 V                               ; 0.105 V                             ; 5.32e-10 s                 ; 7.76e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1000mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BITS[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-08 V                   ; 2.71 V              ; -0.0204 V           ; 0.145 V                              ; 0.065 V                              ; 4.51e-10 s                  ; 4.12e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-08 V                  ; 2.71 V             ; -0.0204 V          ; 0.145 V                             ; 0.065 V                             ; 4.51e-10 s                 ; 4.12e-10 s                 ; No                        ; Yes                       ;
; BITS[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-08 V                   ; 2.71 V              ; -0.0204 V           ; 0.145 V                              ; 0.065 V                              ; 4.51e-10 s                  ; 4.12e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-08 V                  ; 2.71 V             ; -0.0204 V          ; 0.145 V                             ; 0.065 V                             ; 4.51e-10 s                 ; 4.12e-10 s                 ; No                        ; Yes                       ;
; BITS[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-08 V                   ; 2.71 V              ; -0.0204 V           ; 0.145 V                              ; 0.065 V                              ; 4.51e-10 s                  ; 4.12e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-08 V                  ; 2.71 V             ; -0.0204 V          ; 0.145 V                             ; 0.065 V                             ; 4.51e-10 s                 ; 4.12e-10 s                 ; No                        ; Yes                       ;
; BITS[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-08 V                   ; 2.71 V              ; -0.0204 V           ; 0.145 V                              ; 0.065 V                              ; 4.51e-10 s                  ; 4.12e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-08 V                  ; 2.71 V             ; -0.0204 V          ; 0.145 V                             ; 0.065 V                             ; 4.51e-10 s                 ; 4.12e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.21e-08 V                   ; 2.74 V              ; -0.0824 V           ; 0.159 V                              ; 0.115 V                              ; 2.7e-10 s                   ; 2.18e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.21e-08 V                  ; 2.74 V             ; -0.0824 V          ; 0.159 V                             ; 0.115 V                             ; 2.7e-10 s                  ; 2.18e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.55e-08 V                   ; 2.7 V               ; -0.0204 V           ; 0.273 V                              ; 0.058 V                              ; 3.2e-10 s                   ; 5.11e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.55e-08 V                  ; 2.7 V              ; -0.0204 V          ; 0.273 V                             ; 0.058 V                             ; 3.2e-10 s                  ; 5.11e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK                       ; CLK                       ; 3222     ; 0        ; 0        ; 0        ;
; divisor:U_DIVISOR|clk_reg ; CLK                       ; 1        ; 1        ; 0        ; 0        ;
; CLK                       ; divisor:U_DIVISOR|clk_reg ; 16       ; 0        ; 0        ; 0        ;
; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 8        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK                       ; CLK                       ; 3222     ; 0        ; 0        ; 0        ;
; divisor:U_DIVISOR|clk_reg ; CLK                       ; 1        ; 1        ; 0        ; 0        ;
; CLK                       ; divisor:U_DIVISOR|clk_reg ; 16       ; 0        ; 0        ; 0        ;
; divisor:U_DIVISOR|clk_reg ; divisor:U_DIVISOR|clk_reg ; 8        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 88    ; 88   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Sep 28 16:06:29 2024
Info: Command: quartus_sta registrogeneral -c registrogeneral
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.0V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'registrogeneral.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor:U_DIVISOR|clk_reg divisor:U_DIVISOR|clk_reg
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1000mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.893
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.893            -373.623 CLK 
    Info (332119):    -1.057              -4.228 divisor:U_DIVISOR|clk_reg 
Info (332146): Worst-case hold slack is -0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.353              -0.353 CLK 
    Info (332119):     0.568               0.000 divisor:U_DIVISOR|clk_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -198.693 CLK 
    Info (332119):    -1.763              -7.052 divisor:U_DIVISOR|clk_reg 
Info: Analyzing Slow 1000mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.716
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.716            -361.758 CLK 
    Info (332119):    -1.131              -4.524 divisor:U_DIVISOR|clk_reg 
Info (332146): Worst-case hold slack is -0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.382              -0.382 CLK 
    Info (332119):     0.555               0.000 divisor:U_DIVISOR|clk_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -198.693 CLK 
    Info (332119):    -1.763              -7.052 divisor:U_DIVISOR|clk_reg 
Info: Analyzing Fast 1000mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.744
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.744            -156.196 CLK 
    Info (332119):    -0.161              -0.644 divisor:U_DIVISOR|clk_reg 
Info (332146): Worst-case hold slack is -0.294
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.294              -0.294 CLK 
    Info (332119):     0.306               0.000 divisor:U_DIVISOR|clk_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -198.693 CLK 
    Info (332119):    -1.763              -7.052 divisor:U_DIVISOR|clk_reg 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4692 megabytes
    Info: Processing ended: Sat Sep 28 16:06:32 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


