AArch64 coRR-pte16-UP+ISB2
{
0:X1=x;
0:X3=pte_x;
pte_x=(db:1);
0:X5=(oa:phy_y,db:1);
y=1;
0:X0=(oa:phy_x,valid:0,db:1);
}
P0             ; 
L1:LDR W2,[X1] ;
L0:LDR W4,[X1] ;
STR X0,[X3]    ; 
DSB ISH        ;
LSR X9,X1,#12  ;
TLBI VAAE1IS,X9;
DSB ISH        ;
ISB            ;
STR X5,[X3]    ;
exists (0:X2=0 /\ 0:X4=1 /\ ~fault(P0:L0,x)) \/ (0:X2=1 /\ 0:X4=1 /\ ~fault(P0:L0,x))
