Timing Analyzer report for ContadorMod4Mealyano
Thu Sep 21 23:10:45 2023
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_50mhz'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_DIVIDER:clkdiv|b'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_DIVIDER:clkdiv|b'
 15. Slow 1200mV 85C Model Hold: 'clock_50mhz'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clock_50mhz'
 24. Slow 1200mV 0C Model Setup: 'CLOCK_DIVIDER:clkdiv|b'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_DIVIDER:clkdiv|b'
 26. Slow 1200mV 0C Model Hold: 'clock_50mhz'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clock_50mhz'
 34. Fast 1200mV 0C Model Setup: 'CLOCK_DIVIDER:clkdiv|b'
 35. Fast 1200mV 0C Model Hold: 'CLOCK_DIVIDER:clkdiv|b'
 36. Fast 1200mV 0C Model Hold: 'clock_50mhz'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ContadorMod4Mealyano                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock_50mhz            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }            ;
; CLOCK_DIVIDER:clkdiv|b ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_DIVIDER:clkdiv|b } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                     ;
+------------+-----------------+------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                           ;
+------------+-----------------+------------------------+------------------------------------------------+
; 198.45 MHz ; 198.45 MHz      ; clock_50mhz            ;                                                ;
; 829.19 MHz ; 437.64 MHz      ; CLOCK_DIVIDER:clkdiv|b ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -4.039 ; -73.876       ;
; CLOCK_DIVIDER:clkdiv|b ; -0.206 ; -0.541        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; CLOCK_DIVIDER:clkdiv|b ; 0.435 ; 0.000         ;
; clock_50mhz            ; 0.652 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clock_50mhz            ; -3.000 ; -45.405         ;
; CLOCK_DIVIDER:clkdiv|b ; -1.285 ; -7.710          ;
+------------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50mhz'                                                                                                     ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.039 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 4.954      ;
; -4.021 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.937      ;
; -4.000 ; CLOCK_DIVIDER:clkdiv|count[31] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.916      ;
; -3.981 ; CLOCK_DIVIDER:clkdiv|count[18] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 4.896      ;
; -3.966 ; CLOCK_DIVIDER:clkdiv|count[16] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 4.881      ;
; -3.964 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 4.879      ;
; -3.960 ; CLOCK_DIVIDER:clkdiv|count[30] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.876      ;
; -3.932 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.848      ;
; -3.888 ; CLOCK_DIVIDER:clkdiv|count[17] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.804      ;
; -3.848 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.765      ;
; -3.819 ; CLOCK_DIVIDER:clkdiv|count[19] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 4.734      ;
; -3.806 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 4.721      ;
; -3.798 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.714      ;
; -3.796 ; CLOCK_DIVIDER:clkdiv|count[21] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.712      ;
; -3.790 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.706      ;
; -3.737 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.653      ;
; -3.687 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.603      ;
; -3.686 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.602      ;
; -3.613 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.530      ;
; -3.610 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.527      ;
; -3.596 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.512      ;
; -3.581 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.498      ;
; -3.575 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.492      ;
; -3.518 ; CLOCK_DIVIDER:clkdiv|count[20] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 4.434      ;
; -3.369 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.286      ;
; -3.369 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.286      ;
; -3.308 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.225      ;
; -3.242 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.159      ;
; -3.241 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.158      ;
; -3.191 ; CLOCK_DIVIDER:clkdiv|count[11] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 4.108      ;
; -3.001 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.918      ;
; -2.959 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.876      ;
; -2.948 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.865      ;
; -2.917 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.834      ;
; -2.913 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.831      ;
; -2.911 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.828      ;
; -2.852 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.769      ;
; -2.816 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.733      ;
; -2.815 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.732      ;
; -2.781 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.699      ;
; -2.779 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.697      ;
; -2.777 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.696      ;
; -2.720 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.637      ;
; -2.718 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.635      ;
; -2.702 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.621      ;
; -2.683 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.601      ;
; -2.681 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.598      ;
; -2.675 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.592      ;
; -2.664 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.582      ;
; -2.662 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.577      ;
; -2.649 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.567      ;
; -2.647 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.565      ;
; -2.637 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.556      ;
; -2.632 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.547      ;
; -2.630 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.547      ;
; -2.628 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 3.544      ;
; -2.625 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.540      ;
; -2.614 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.531      ;
; -2.606 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.525      ;
; -2.593 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.510      ;
; -2.586 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.503      ;
; -2.586 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.503      ;
; -2.569 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.484      ;
; -2.567 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.484      ;
; -2.563 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.481      ;
; -2.551 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.469      ;
; -2.549 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.466      ;
; -2.549 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.467      ;
; -2.548 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.463      ;
; -2.546 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.465      ;
; -2.541 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.458      ;
; -2.541 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.460      ;
; -2.539 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.456      ;
; -2.538 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[16] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.457      ;
; -2.532 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.447      ;
; -2.532 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.450      ;
; -2.530 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.448      ;
; -2.529 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.444      ;
; -2.525 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.444      ;
; -2.522 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.441      ;
; -2.517 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.435      ;
; -2.515 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.433      ;
; -2.506 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.423      ;
; -2.502 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.417      ;
; -2.499 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.416      ;
; -2.498 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 3.414      ;
; -2.498 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.415      ;
; -2.496 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 3.412      ;
; -2.493 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.082     ; 3.409      ;
; -2.492 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.407      ;
; -2.492 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.409      ;
; -2.473 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.388      ;
; -2.472 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.391      ;
; -2.471 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.083     ; 3.386      ;
; -2.469 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.386      ;
; -2.467 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.079     ; 3.386      ;
; -2.462 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.379      ;
; -2.461 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.378      ;
; -2.461 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.080     ; 3.379      ;
; -2.458 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.081     ; 3.375      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_DIVIDER:clkdiv|b'                                                                       ;
+--------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; -0.206 ; estado.S3 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 1.123      ;
; -0.162 ; estado.S1 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 1.079      ;
; -0.067 ; estado.S0 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 0.984      ;
; -0.037 ; estado.S0 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 0.954      ;
; -0.036 ; estado.S0 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 0.953      ;
; -0.033 ; estado.S0 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 0.950      ;
; 0.096  ; estado.S3 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 0.821      ;
; 0.096  ; estado.S3 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 0.821      ;
; 0.104  ; estado.S1 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 0.813      ;
; 0.105  ; estado.S2 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 0.812      ;
; 0.106  ; estado.S2 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 0.811      ;
; 0.107  ; estado.S2 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.081     ; 0.810      ;
+--------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_DIVIDER:clkdiv|b'                                                                       ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; 0.435 ; estado.S3 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.702      ;
; 0.435 ; estado.S3 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.702      ;
; 0.443 ; estado.S2 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.710      ;
; 0.444 ; estado.S2 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.711      ;
; 0.444 ; estado.S2 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.711      ;
; 0.451 ; estado.S1 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.718      ;
; 0.563 ; estado.S0 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.830      ;
; 0.564 ; estado.S0 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.831      ;
; 0.567 ; estado.S0 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.834      ;
; 0.568 ; estado.S0 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.835      ;
; 0.658 ; estado.S3 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.925      ;
; 0.723 ; estado.S1 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.081      ; 0.990      ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50mhz'                                                                                                     ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.652 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[15] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 0.920      ;
; 0.653 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 0.921      ;
; 0.653 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 0.921      ;
; 0.654 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[1]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 0.922      ;
; 0.655 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; CLOCK_DIVIDER:clkdiv|count[17] ; CLOCK_DIVIDER:clkdiv|count[17] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 0.924      ;
; 0.657 ; CLOCK_DIVIDER:clkdiv|count[31] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[2]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 0.926      ;
; 0.659 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 0.927      ;
; 0.659 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 0.927      ;
; 0.659 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 0.927      ;
; 0.661 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; CLOCK_DIVIDER:clkdiv|count[30] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 0.928      ;
; 0.971 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[2]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.239      ;
; 0.971 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.239      ;
; 0.973 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.241      ;
; 0.973 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.241      ;
; 0.973 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.242      ;
; 0.985 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.253      ;
; 0.986 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.254      ;
; 0.986 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.254      ;
; 0.988 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; CLOCK_DIVIDER:clkdiv|count[30] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.255      ;
; 0.990 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.258      ;
; 0.991 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.259      ;
; 0.993 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.260      ;
; 1.090 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[17] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.083      ; 1.359      ;
; 1.092 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.360      ;
; 1.092 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.360      ;
; 1.092 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.360      ;
; 1.094 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.362      ;
; 1.094 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.363      ;
; 1.097 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.365      ;
; 1.097 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.365      ;
; 1.099 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.367      ;
; 1.100 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.368      ;
; 1.111 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.379      ;
; 1.112 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.380      ;
; 1.114 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.381      ;
; 1.117 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.385      ;
; 1.119 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.386      ;
; 1.137 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.404      ;
; 1.142 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.409      ;
; 1.181 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.449      ;
; 1.185 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.453      ;
; 1.190 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.458      ;
; 1.196 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[1]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.463      ;
; 1.201 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[2]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.468      ;
; 1.218 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.486      ;
; 1.218 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.486      ;
; 1.218 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.486      ;
; 1.221 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.488      ;
; 1.222 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.489      ;
; 1.222 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.489      ;
; 1.223 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.491      ;
; 1.223 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.491      ;
; 1.227 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.494      ;
; 1.227 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.494      ;
; 1.237 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.505      ;
; 1.238 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|count[15] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.506      ;
; 1.238 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.506      ;
; 1.240 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.507      ;
; 1.242 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.510      ;
; 1.243 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.511      ;
; 1.245 ; CLOCK_DIVIDER:clkdiv|count[21] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.513      ;
; 1.263 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.530      ;
; 1.268 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.535      ;
; 1.275 ; CLOCK_DIVIDER:clkdiv|count[20] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.543      ;
; 1.307 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.575      ;
; 1.311 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.579      ;
; 1.312 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.580      ;
; 1.316 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.584      ;
; 1.322 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.589      ;
; 1.327 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.594      ;
; 1.344 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.612      ;
; 1.344 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.612      ;
; 1.346 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|count[15] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.614      ;
; 1.346 ; CLOCK_DIVIDER:clkdiv|count[17] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.613      ;
; 1.348 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.615      ;
; 1.348 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.615      ;
; 1.349 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.617      ;
; 1.349 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.082      ; 1.617      ;
; 1.353 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.081      ; 1.620      ;
; 1.363 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|count[17] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.083      ; 1.632      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                      ;
+------------+-----------------+------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                           ;
+------------+-----------------+------------------------+------------------------------------------------+
; 215.29 MHz ; 215.29 MHz      ; clock_50mhz            ;                                                ;
; 925.93 MHz ; 437.64 MHz      ; CLOCK_DIVIDER:clkdiv|b ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -3.645 ; -63.389       ;
; CLOCK_DIVIDER:clkdiv|b ; -0.080 ; -0.133        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; CLOCK_DIVIDER:clkdiv|b ; 0.394 ; 0.000         ;
; clock_50mhz            ; 0.597 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clock_50mhz            ; -3.000 ; -45.405        ;
; CLOCK_DIVIDER:clkdiv|b ; -1.285 ; -7.710         ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50mhz'                                                                                                      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.645 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 4.570      ;
; -3.617 ; CLOCK_DIVIDER:clkdiv|count[31] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 4.542      ;
; -3.603 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.075     ; 4.527      ;
; -3.597 ; CLOCK_DIVIDER:clkdiv|count[16] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.075     ; 4.521      ;
; -3.593 ; CLOCK_DIVIDER:clkdiv|count[18] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.075     ; 4.517      ;
; -3.583 ; CLOCK_DIVIDER:clkdiv|count[30] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 4.508      ;
; -3.556 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 4.481      ;
; -3.551 ; CLOCK_DIVIDER:clkdiv|count[17] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 4.476      ;
; -3.527 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.075     ; 4.451      ;
; -3.480 ; CLOCK_DIVIDER:clkdiv|count[19] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.075     ; 4.404      ;
; -3.455 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 4.382      ;
; -3.444 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 4.369      ;
; -3.387 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.075     ; 4.311      ;
; -3.375 ; CLOCK_DIVIDER:clkdiv|count[21] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 4.301      ;
; -3.369 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 4.295      ;
; -3.347 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 4.272      ;
; -3.340 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 4.265      ;
; -3.328 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 4.254      ;
; -3.260 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 4.185      ;
; -3.246 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 4.173      ;
; -3.239 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 4.166      ;
; -3.209 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 4.136      ;
; -3.179 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 4.106      ;
; -3.131 ; CLOCK_DIVIDER:clkdiv|count[20] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 4.057      ;
; -3.017 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 3.944      ;
; -3.016 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 3.943      ;
; -2.958 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 3.885      ;
; -2.901 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 3.828      ;
; -2.900 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 3.827      ;
; -2.838 ; CLOCK_DIVIDER:clkdiv|count[11] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 3.765      ;
; -2.680 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 3.607      ;
; -2.646 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.072     ; 3.573      ;
; -2.543 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.471      ;
; -2.543 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.471      ;
; -2.502 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.430      ;
; -2.502 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.431      ;
; -2.460 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.388      ;
; -2.427 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.355      ;
; -2.421 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.350      ;
; -2.419 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.347      ;
; -2.386 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.315      ;
; -2.357 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.286      ;
; -2.344 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.272      ;
; -2.341 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.269      ;
; -2.337 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.266      ;
; -2.324 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 3.250      ;
; -2.321 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.246      ;
; -2.300 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.225      ;
; -2.300 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.228      ;
; -2.280 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 3.206      ;
; -2.279 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.204      ;
; -2.270 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.199      ;
; -2.267 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.196      ;
; -2.266 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.194      ;
; -2.263 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.192      ;
; -2.259 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.184      ;
; -2.259 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.187      ;
; -2.254 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.183      ;
; -2.241 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.170      ;
; -2.238 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.167      ;
; -2.226 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.154      ;
; -2.225 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.153      ;
; -2.225 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.153      ;
; -2.217 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.142      ;
; -2.212 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.140      ;
; -2.211 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.140      ;
; -2.207 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.132      ;
; -2.203 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 3.129      ;
; -2.201 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.130      ;
; -2.199 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 3.125      ;
; -2.185 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.113      ;
; -2.184 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.109      ;
; -2.181 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[16] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.110      ;
; -2.180 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.109      ;
; -2.176 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.101      ;
; -2.175 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.104      ;
; -2.171 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.100      ;
; -2.166 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 3.092      ;
; -2.164 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 3.090      ;
; -2.158 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.083      ;
; -2.155 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.080      ;
; -2.154 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.083      ;
; -2.152 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.080      ;
; -2.151 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.080      ;
; -2.150 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.078      ;
; -2.150 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.078      ;
; -2.148 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.077      ;
; -2.143 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.074     ; 3.068      ;
; -2.140 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.068      ;
; -2.136 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.064      ;
; -2.135 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.073     ; 3.061      ;
; -2.135 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.064      ;
; -2.130 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.058      ;
; -2.127 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.055      ;
; -2.126 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.071     ; 3.054      ;
; -2.126 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.055      ;
; -2.125 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.054      ;
; -2.122 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.051      ;
; -2.119 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.048      ;
; -2.118 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.070     ; 3.047      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_DIVIDER:clkdiv|b'                                                                        ;
+--------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; -0.080 ; estado.S3 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 1.007      ;
; -0.053 ; estado.S1 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.980      ;
; 0.042  ; estado.S0 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.885      ;
; 0.059  ; estado.S0 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.868      ;
; 0.060  ; estado.S0 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.867      ;
; 0.063  ; estado.S0 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.864      ;
; 0.182  ; estado.S3 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.745      ;
; 0.183  ; estado.S3 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.744      ;
; 0.195  ; estado.S1 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.732      ;
; 0.197  ; estado.S2 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.730      ;
; 0.197  ; estado.S2 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.730      ;
; 0.198  ; estado.S2 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.072     ; 0.729      ;
+--------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_DIVIDER:clkdiv|b'                                                                        ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; 0.394 ; estado.S3 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.637      ;
; 0.394 ; estado.S3 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.637      ;
; 0.409 ; estado.S2 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.652      ;
; 0.410 ; estado.S2 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.653      ;
; 0.410 ; estado.S2 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.653      ;
; 0.417 ; estado.S1 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.660      ;
; 0.510 ; estado.S0 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.753      ;
; 0.511 ; estado.S0 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.754      ;
; 0.514 ; estado.S0 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.757      ;
; 0.515 ; estado.S0 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.758      ;
; 0.601 ; estado.S3 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.844      ;
; 0.670 ; estado.S1 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.072      ; 0.913      ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50mhz'                                                                                                      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.597 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[15] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 0.841      ;
; 0.599 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; CLOCK_DIVIDER:clkdiv|count[31] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[1]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; CLOCK_DIVIDER:clkdiv|count[17] ; CLOCK_DIVIDER:clkdiv|count[17] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[2]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; CLOCK_DIVIDER:clkdiv|count[30] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.848      ;
; 0.883 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.127      ;
; 0.885 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[2]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.132      ;
; 0.890 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.135      ;
; 0.892 ; CLOCK_DIVIDER:clkdiv|count[30] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.136      ;
; 0.901 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.145      ;
; 0.902 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.146      ;
; 0.904 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.147      ;
; 0.980 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[17] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.075      ; 1.226      ;
; 0.982 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.226      ;
; 0.982 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.226      ;
; 0.984 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.230      ;
; 0.987 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.231      ;
; 0.989 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.232      ;
; 0.993 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.237      ;
; 0.996 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.241      ;
; 0.998 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.242      ;
; 1.000 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.244      ;
; 1.001 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.245      ;
; 1.003 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.246      ;
; 1.003 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.246      ;
; 1.012 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.256      ;
; 1.014 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.257      ;
; 1.027 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.270      ;
; 1.052 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.295      ;
; 1.061 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.305      ;
; 1.066 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.310      ;
; 1.075 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[1]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.318      ;
; 1.092 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.336      ;
; 1.092 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.336      ;
; 1.095 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.338      ;
; 1.096 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.340      ;
; 1.096 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.340      ;
; 1.099 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.342      ;
; 1.099 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.342      ;
; 1.103 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.347      ;
; 1.103 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.347      ;
; 1.108 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[2]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.351      ;
; 1.110 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.353      ;
; 1.110 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.353      ;
; 1.110 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.354      ;
; 1.111 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|count[15] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.355      ;
; 1.111 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.355      ;
; 1.113 ; CLOCK_DIVIDER:clkdiv|count[21] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.357      ;
; 1.113 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.356      ;
; 1.121 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.365      ;
; 1.122 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.366      ;
; 1.137 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.380      ;
; 1.152 ; CLOCK_DIVIDER:clkdiv|count[20] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.396      ;
; 1.162 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.405      ;
; 1.171 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.415      ;
; 1.176 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.420      ;
; 1.185 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.428      ;
; 1.202 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.446      ;
; 1.203 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.447      ;
; 1.206 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.450      ;
; 1.206 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.450      ;
; 1.207 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|count[15] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.451      ;
; 1.207 ; CLOCK_DIVIDER:clkdiv|count[17] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.450      ;
; 1.209 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.452      ;
; 1.209 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.452      ;
; 1.213 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.457      ;
; 1.217 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.073      ; 1.461      ;
; 1.218 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.461      ;
; 1.219 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|count[17] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.075      ; 1.465      ;
; 1.220 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 1.463      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.598 ; -19.756       ;
; CLOCK_DIVIDER:clkdiv|b ; 0.407  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; CLOCK_DIVIDER:clkdiv|b ; 0.195 ; 0.000         ;
; clock_50mhz            ; 0.297 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clock_50mhz            ; -3.000 ; -38.023        ;
; CLOCK_DIVIDER:clkdiv|b ; -1.000 ; -6.000         ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50mhz'                                                                                                      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.598 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.542      ;
; -1.593 ; CLOCK_DIVIDER:clkdiv|count[18] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.537      ;
; -1.590 ; CLOCK_DIVIDER:clkdiv|count[16] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.534      ;
; -1.562 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.506      ;
; -1.559 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.503      ;
; -1.546 ; CLOCK_DIVIDER:clkdiv|count[31] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.490      ;
; -1.528 ; CLOCK_DIVIDER:clkdiv|count[30] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.472      ;
; -1.511 ; CLOCK_DIVIDER:clkdiv|count[19] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.455      ;
; -1.494 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.438      ;
; -1.484 ; CLOCK_DIVIDER:clkdiv|count[21] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.428      ;
; -1.484 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.428      ;
; -1.480 ; CLOCK_DIVIDER:clkdiv|count[17] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.424      ;
; -1.478 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.422      ;
; -1.469 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.415      ;
; -1.454 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.398      ;
; -1.446 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.390      ;
; -1.394 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.338      ;
; -1.380 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.324      ;
; -1.349 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.295      ;
; -1.347 ; CLOCK_DIVIDER:clkdiv|count[20] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.291      ;
; -1.334 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.043     ; 2.278      ;
; -1.331 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.277      ;
; -1.322 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.268      ;
; -1.306 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.252      ;
; -1.218 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.164      ;
; -1.218 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.164      ;
; -1.199 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.145      ;
; -1.161 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.107      ;
; -1.160 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.106      ;
; -1.147 ; CLOCK_DIVIDER:clkdiv|count[11] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 2.093      ;
; -1.041 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 1.987      ;
; -1.014 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|b         ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.041     ; 1.960      ;
; -0.958 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.905      ;
; -0.934 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.881      ;
; -0.919 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.866      ;
; -0.911 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.858      ;
; -0.906 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.853      ;
; -0.890 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.837      ;
; -0.887 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.834      ;
; -0.886 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.833      ;
; -0.851 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.798      ;
; -0.843 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.790      ;
; -0.843 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.790      ;
; -0.840 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.787      ;
; -0.839 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.786      ;
; -0.837 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.784      ;
; -0.832 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.777      ;
; -0.831 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.776      ;
; -0.830 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.777      ;
; -0.829 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.776      ;
; -0.818 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.765      ;
; -0.816 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.763      ;
; -0.808 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.753      ;
; -0.800 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.747      ;
; -0.796 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.743      ;
; -0.792 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.737      ;
; -0.791 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.736      ;
; -0.790 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.737      ;
; -0.789 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.734      ;
; -0.783 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.730      ;
; -0.783 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.728      ;
; -0.775 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.722      ;
; -0.772 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.719      ;
; -0.772 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.719      ;
; -0.772 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.719      ;
; -0.772 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.719      ;
; -0.771 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.718      ;
; -0.768 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.715      ;
; -0.764 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.709      ;
; -0.762 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.707      ;
; -0.762 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.709      ;
; -0.760 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.705      ;
; -0.759 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.704      ;
; -0.759 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.706      ;
; -0.758 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.705      ;
; -0.753 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.700      ;
; -0.753 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.700      ;
; -0.752 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.697      ;
; -0.750 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.697      ;
; -0.750 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.695      ;
; -0.749 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.696      ;
; -0.748 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.695      ;
; -0.747 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[16] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.694      ;
; -0.738 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.683      ;
; -0.737 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.684      ;
; -0.728 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.675      ;
; -0.728 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.675      ;
; -0.724 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.671      ;
; -0.719 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.666      ;
; -0.715 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.662      ;
; -0.715 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.660      ;
; -0.713 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.660      ;
; -0.711 ; CLOCK_DIVIDER:clkdiv|count[13] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.656      ;
; -0.711 ; CLOCK_DIVIDER:clkdiv|count[12] ; CLOCK_DIVIDER:clkdiv|count[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.656      ;
; -0.711 ; CLOCK_DIVIDER:clkdiv|count[14] ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.042     ; 1.656      ;
; -0.711 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.658      ;
; -0.709 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.656      ;
; -0.708 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.655      ;
; -0.707 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.654      ;
; -0.704 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; -0.040     ; 1.651      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_DIVIDER:clkdiv|b'                                                                       ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; 0.407 ; estado.S3 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.538      ;
; 0.437 ; estado.S1 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.508      ;
; 0.479 ; estado.S0 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.466      ;
; 0.499 ; estado.S0 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.446      ;
; 0.500 ; estado.S0 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.445      ;
; 0.503 ; estado.S0 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.442      ;
; 0.560 ; estado.S1 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.385      ;
; 0.560 ; estado.S2 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.385      ;
; 0.560 ; estado.S2 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.385      ;
; 0.561 ; estado.S3 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.384      ;
; 0.562 ; estado.S2 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.383      ;
; 0.564 ; estado.S3 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 1.000        ; -0.042     ; 0.381      ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_DIVIDER:clkdiv|b'                                                                        ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+
; 0.195 ; estado.S2 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.321      ;
; 0.196 ; estado.S3 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.322      ;
; 0.196 ; estado.S2 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.322      ;
; 0.196 ; estado.S2 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.322      ;
; 0.199 ; estado.S1 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; estado.S3 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.326      ;
; 0.258 ; estado.S0 ; contagem[1] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.384      ;
; 0.259 ; estado.S0 ; estado.S3   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.385      ;
; 0.262 ; estado.S0 ; estado.S1   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.388      ;
; 0.263 ; estado.S0 ; contagem[0] ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.389      ;
; 0.299 ; estado.S3 ; estado.S2   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.425      ;
; 0.323 ; estado.S1 ; estado.S0   ; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 0.000        ; 0.042      ; 0.449      ;
+-------+-----------+-------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50mhz'                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.297 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[15] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; CLOCK_DIVIDER:clkdiv|count[31] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; CLOCK_DIVIDER:clkdiv|count[17] ; CLOCK_DIVIDER:clkdiv|count[17] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[1]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[2]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; CLOCK_DIVIDER:clkdiv|count[30] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.428      ;
; 0.447 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[2]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; CLOCK_DIVIDER:clkdiv|count[9]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.575      ;
; 0.455 ; CLOCK_DIVIDER:clkdiv|b         ; CLOCK_DIVIDER:clkdiv|b         ; CLOCK_DIVIDER:clkdiv|b ; clock_50mhz ; 0.000        ; 1.649      ; 2.323      ;
; 0.458 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; CLOCK_DIVIDER:clkdiv|count[30] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; CLOCK_DIVIDER:clkdiv|count[8]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.587      ;
; 0.463 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.589      ;
; 0.507 ; CLOCK_DIVIDER:clkdiv|count[15] ; CLOCK_DIVIDER:clkdiv|count[17] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.044      ; 0.635      ;
; 0.510 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.636      ;
; 0.510 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.636      ;
; 0.511 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; CLOCK_DIVIDER:clkdiv|count[29] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; CLOCK_DIVIDER:clkdiv|count[7]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.641      ;
; 0.521 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.041      ; 0.646      ;
; 0.524 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.041      ; 0.649      ;
; 0.525 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; CLOCK_DIVIDER:clkdiv|count[28] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.652      ;
; 0.528 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.655      ;
; 0.538 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.664      ;
; 0.540 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.666      ;
; 0.543 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.669      ;
; 0.544 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[1]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.041      ; 0.669      ;
; 0.547 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[2]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.041      ; 0.672      ;
; 0.576 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.702      ;
; 0.576 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.702      ;
; 0.577 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[5]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.703      ;
; 0.577 ; CLOCK_DIVIDER:clkdiv|count[27] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; CLOCK_DIVIDER:clkdiv|count[21] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.704      ;
; 0.579 ; CLOCK_DIVIDER:clkdiv|count[5]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.705      ;
; 0.579 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.705      ;
; 0.581 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.707      ;
; 0.581 ; CLOCK_DIVIDER:clkdiv|count[25] ; CLOCK_DIVIDER:clkdiv|count[30] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.707      ;
; 0.587 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.041      ; 0.712      ;
; 0.590 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.716      ;
; 0.590 ; CLOCK_DIVIDER:clkdiv|count[6]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.041      ; 0.715      ;
; 0.591 ; CLOCK_DIVIDER:clkdiv|count[10] ; CLOCK_DIVIDER:clkdiv|count[15] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.717      ;
; 0.591 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.717      ;
; 0.592 ; CLOCK_DIVIDER:clkdiv|count[26] ; CLOCK_DIVIDER:clkdiv|count[31] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; CLOCK_DIVIDER:clkdiv|count[20] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.718      ;
; 0.593 ; CLOCK_DIVIDER:clkdiv|count[2]  ; CLOCK_DIVIDER:clkdiv|count[8]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; CLOCK_DIVIDER:clkdiv|count[4]  ; CLOCK_DIVIDER:clkdiv|count[10] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.720      ;
; 0.602 ; CLOCK_DIVIDER:clkdiv|count[11] ; CLOCK_DIVIDER:clkdiv|count[11] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.041      ; 0.727      ;
; 0.602 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[24] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.728      ;
; 0.604 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|count[25] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.730      ;
; 0.606 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[27] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.732      ;
; 0.607 ; CLOCK_DIVIDER:clkdiv|count[22] ; CLOCK_DIVIDER:clkdiv|count[26] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.733      ;
; 0.609 ; CLOCK_DIVIDER:clkdiv|count[24] ; CLOCK_DIVIDER:clkdiv|count[28] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.735      ;
; 0.610 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[3]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.041      ; 0.735      ;
; 0.613 ; CLOCK_DIVIDER:clkdiv|count[0]  ; CLOCK_DIVIDER:clkdiv|count[4]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.041      ; 0.738      ;
; 0.630 ; CLOCK_DIVIDER:clkdiv|count[20] ; CLOCK_DIVIDER:clkdiv|count[22] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.756      ;
; 0.632 ; CLOCK_DIVIDER:clkdiv|count[20] ; CLOCK_DIVIDER:clkdiv|count[21] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.758      ;
; 0.634 ; CLOCK_DIVIDER:clkdiv|count[20] ; CLOCK_DIVIDER:clkdiv|count[20] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.760      ;
; 0.642 ; CLOCK_DIVIDER:clkdiv|count[3]  ; CLOCK_DIVIDER:clkdiv|count[9]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.768      ;
; 0.643 ; CLOCK_DIVIDER:clkdiv|count[1]  ; CLOCK_DIVIDER:clkdiv|count[7]  ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.769      ;
; 0.643 ; CLOCK_DIVIDER:clkdiv|count[17] ; CLOCK_DIVIDER:clkdiv|count[23] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.769      ;
; 0.644 ; CLOCK_DIVIDER:clkdiv|count[23] ; CLOCK_DIVIDER:clkdiv|count[29] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.042      ; 0.770      ;
+-------+--------------------------------+--------------------------------+------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+-------------------------+---------+-------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack        ; -4.039  ; 0.195 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_DIVIDER:clkdiv|b ; -0.206  ; 0.195 ; N/A      ; N/A     ; -1.285              ;
;  clock_50mhz            ; -4.039  ; 0.297 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS         ; -74.417 ; 0.0   ; 0.0      ; 0.0     ; -53.115             ;
;  CLOCK_DIVIDER:clkdiv|b ; -0.541  ; 0.000 ; N/A      ; N/A     ; -7.710              ;
;  clock_50mhz            ; -73.876 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
+-------------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; s_bcd7s_num[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_num[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_num[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_num[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_num[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_num[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_num[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_infos[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_infos[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_infos[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_infos[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_infos[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_infos[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_bcd7s_infos[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sentido                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_50mhz             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_bcd7s_num[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_bcd7s_num[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_bcd7s_infos[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; q[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; q[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_bcd7s_num[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; q[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; q[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_bcd7s_num[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; s_bcd7s_num[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_num[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; s_bcd7s_num[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_bcd7s_infos[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; s_bcd7s_infos[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; s_bcd7s_infos[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s_bcd7s_infos[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s_bcd7s_infos[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s_bcd7s_infos[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s_bcd7s_infos[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; q[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; q[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 976      ; 0        ; 0        ; 0        ;
; CLOCK_DIVIDER:clkdiv|b ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 12       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 976      ; 0        ; 0        ; 0        ;
; CLOCK_DIVIDER:clkdiv|b ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; 12       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+------------------------+------------------------+------+-------------+
; Target                 ; Clock                  ; Type ; Status      ;
+------------------------+------------------------+------+-------------+
; CLOCK_DIVIDER:clkdiv|b ; CLOCK_DIVIDER:clkdiv|b ; Base ; Constrained ;
; clock_50mhz            ; clock_50mhz            ; Base ; Constrained ;
+------------------------+------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sentido    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; q[0]             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; q[1]             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_infos[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_infos[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_infos[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_infos[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_infos[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sentido    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; q[0]             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; q[1]             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_infos[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_infos[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_infos[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_infos[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_infos[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_bcd7s_num[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Thu Sep 21 23:10:37 2023
Info: Command: quartus_sta ContadorMod4Mealyano -c ContadorMod4Mealyano
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ContadorMod4Mealyano.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
    Info (332105): create_clock -period 1.000 -name CLOCK_DIVIDER:clkdiv|b CLOCK_DIVIDER:clkdiv|b
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.039             -73.876 clock_50mhz 
    Info (332119):    -0.206              -0.541 CLOCK_DIVIDER:clkdiv|b 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 CLOCK_DIVIDER:clkdiv|b 
    Info (332119):     0.652               0.000 clock_50mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clock_50mhz 
    Info (332119):    -1.285              -7.710 CLOCK_DIVIDER:clkdiv|b 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.645             -63.389 clock_50mhz 
    Info (332119):    -0.080              -0.133 CLOCK_DIVIDER:clkdiv|b 
Info (332146): Worst-case hold slack is 0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.394               0.000 CLOCK_DIVIDER:clkdiv|b 
    Info (332119):     0.597               0.000 clock_50mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clock_50mhz 
    Info (332119):    -1.285              -7.710 CLOCK_DIVIDER:clkdiv|b 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.598
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.598             -19.756 clock_50mhz 
    Info (332119):     0.407               0.000 CLOCK_DIVIDER:clkdiv|b 
Info (332146): Worst-case hold slack is 0.195
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.195               0.000 CLOCK_DIVIDER:clkdiv|b 
    Info (332119):     0.297               0.000 clock_50mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.023 clock_50mhz 
    Info (332119):    -1.000              -6.000 CLOCK_DIVIDER:clkdiv|b 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4845 megabytes
    Info: Processing ended: Thu Sep 21 23:10:45 2023
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


