TimeQuest Timing Analyzer report for master_example
Wed Nov 12 14:23:22 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 36. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 37. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 38. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 57. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 58. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 59. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Propagation Delay
 66. Minimum Propagation Delay
 67. Output Enable Times
 68. Minimum Output Enable Times
 69. Output Disable Times
 70. Minimum Output Disable Times
 71. Fast 1200mV 0C Model Metastability Report
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Progagation Delay
 78. Minimum Progagation Delay
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Recovery Transfers
 87. Removal Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths
 91. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; master_example                                                     ;
; Device Family      ; Cyclone IV GX                                                      ;
; Device Name        ; EP4CGX150DF31C7                                                    ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                        ;
+------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                    ; Status ; Read at                  ;
+------------------------------------------------------------------+--------+--------------------------+
; amm_master_qsys/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Wed Nov 12 14:23:17 2014 ;
; onchip_ver_qsys/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Wed Nov 12 14:23:17 2014 ;
+------------------------------------------------------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 138.22 MHz ; 138.22 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -6.235 ; -2233.232       ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.226 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -3.388 ; -1078.107          ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 2.723 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -941.044                      ;
+----------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                         ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.235 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 6.999      ;
; -6.144 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.907      ;
; -6.073 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 6.835      ;
; -5.982 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 6.743      ;
; -5.971 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.736      ;
; -5.970 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 6.730      ;
; -5.932 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 6.692      ;
; -5.905 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.668      ;
; -5.894 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 6.654      ;
; -5.876 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 6.644      ;
; -5.873 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.636      ;
; -5.867 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 6.652      ;
; -5.851 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 6.611      ;
; -5.833 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.598      ;
; -5.826 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 6.590      ;
; -5.809 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.572      ;
; -5.808 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 6.566      ;
; -5.807 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[58] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.572      ;
; -5.792 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[56] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.555      ;
; -5.792 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.557      ;
; -5.776 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 6.561      ;
; -5.776 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.560      ;
; -5.770 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 6.528      ;
; -5.761 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[60] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 6.529      ;
; -5.743 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 6.504      ;
; -5.732 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 6.490      ;
; -5.719 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.484      ;
; -5.714 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 6.480      ;
; -5.711 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 6.472      ;
; -5.689 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 6.447      ;
; -5.685 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.469      ;
; -5.681 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 6.466      ;
; -5.678 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[57] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.441      ;
; -5.674 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[53] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.439      ;
; -5.672 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.435      ;
; -5.664 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 6.426      ;
; -5.650 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 6.428      ;
; -5.646 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[58] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.409      ;
; -5.635 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 6.414      ;
; -5.631 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[56] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 6.392      ;
; -5.631 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.394      ;
; -5.622 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 6.407      ;
; -5.620 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 6.405      ;
; -5.615 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                         ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 6.381      ;
; -5.603 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 6.389      ;
; -5.602 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 6.383      ;
; -5.600 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[60] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 6.366      ;
; -5.599 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 6.377      ;
; -5.594 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.357      ;
; -5.592 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 6.377      ;
; -5.590 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.374      ;
; -5.580 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[47] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 6.348      ;
; -5.574 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.339      ;
; -5.564 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 6.345      ;
; -5.559 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 6.321      ;
; -5.559 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.105     ; 6.336      ;
; -5.557 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.320      ;
; -5.544 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 6.322      ;
; -5.537 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.321      ;
; -5.531 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.315      ;
; -5.529 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.313      ;
; -5.526 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 6.307      ;
; -5.522 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.287      ;
; -5.517 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[49] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.282      ;
; -5.516 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[57] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 6.277      ;
; -5.512 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 6.298      ;
; -5.512 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[53] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.275      ;
; -5.511 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 6.292      ;
; -5.508 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.105     ; 6.285      ;
; -5.508 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 6.297      ;
; -5.505 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.289      ;
; -5.501 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.285      ;
; -5.490 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[51] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.255      ;
; -5.483 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 6.264      ;
; -5.473 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 6.254      ;
; -5.468 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 6.229      ;
; -5.462 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 6.241      ;
; -5.461 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 6.247      ;
; -5.458 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 6.243      ;
; -5.453 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                         ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 6.217      ;
; -5.446 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.230      ;
; -5.437 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[58] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 6.202      ;
; -5.435 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 6.216      ;
; -5.432 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[56] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.195      ;
; -5.432 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.115     ; 6.199      ;
; -5.432 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 6.193      ;
; -5.428 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[58] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 6.214      ;
; -5.422 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 6.207      ;
; -5.422 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[56] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.206      ;
; -5.419 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 6.208      ;
; -5.419 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[47] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 6.185      ;
; -5.417 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 6.203      ;
; -5.416 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 6.201      ;
; -5.416 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 6.197      ;
; -5.414 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 6.198      ;
; -5.412 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 6.175      ;
; -5.408 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 6.172      ;
; -5.408 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 6.194      ;
; -5.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 6.173      ;
; -5.387 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.102     ; 6.167      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.226 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.523      ; 0.935      ;
; 0.346 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[1]                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[2]                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.522      ; 1.054      ;
; 0.372 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.000000001                                                                                                                        ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.531      ; 1.089      ;
; 0.373 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|wr_address      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|wr_address      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.110      ; 0.669      ;
; 0.373 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.110      ; 0.669      ;
; 0.373 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.110      ; 0.669      ;
; 0.373 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.110      ; 0.669      ;
; 0.373 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[0]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.110      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_0_dff                                                  ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_0_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[0]      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                                       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                                        ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[1]      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_2_dff                                                  ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_2_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_1_dff                                                  ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_1_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|full_dff                                                        ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|full_dff                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.669      ;
; 0.375 ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                            ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.108      ; 0.669      ;
; 0.375 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[4]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[4]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.108      ; 0.669      ;
; 0.375 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[3]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[3]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.108      ; 0.669      ;
; 0.375 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[2]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[2]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.108      ; 0.669      ;
; 0.375 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[1]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[1]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.108      ; 0.669      ;
; 0.380 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|rd_ptr_lsb                             ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|rd_ptr_lsb                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.108      ; 0.674      ;
; 0.391 ; user_logic:user_logic_inst|state[2]                                                                                                                                                                                                   ; user_logic:user_logic_inst|state[2]                                                                                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.669      ;
; 0.391 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.669      ;
; 0.391 ; LEDG[0]~reg0                                                                                                                                                                                                                          ; LEDG[0]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.669      ;
; 0.391 ; LEDG[6]~reg0                                                                                                                                                                                                                          ; LEDG[6]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.669      ;
; 0.391 ; LEDG[7]~reg0                                                                                                                                                                                                                          ; LEDG[7]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.669      ;
; 0.391 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[0]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[0]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|control_fixed_location_d1                                                                                             ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|control_fixed_location_d1                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[2]                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[2]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; LEDG[1]~reg0                                                                                                                                                                                                                          ; LEDG[1]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|usedw_is_2_dff                         ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|usedw_is_2_dff                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; LEDG[2]~reg0                                                                                                                                                                                                                          ; LEDG[2]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; user_logic:user_logic_inst|wr_data.11011110101011011011111011101111                                                                                                                                                                   ; user_logic:user_logic_inst|wr_data.11011110101011011011111011101111                                                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[3]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[3]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.396 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|rd_ptr_lsb                                                      ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|rd_ptr_lsb                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.674      ;
; 0.397 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.692      ;
; 0.410 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[3] ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.705      ;
; 0.410 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[4]     ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.705      ;
; 0.411 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[3]                       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.108      ; 0.705      ;
; 0.413 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                              ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.691      ;
; 0.414 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.691      ;
; 0.416 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                              ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.694      ;
; 0.417 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.694      ;
; 0.466 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.761      ;
; 0.467 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.744      ;
; 0.482 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.001                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.759      ;
; 0.485 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.762      ;
; 0.486 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.763      ;
; 0.487 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.764      ;
; 0.492 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.769      ;
; 0.494 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.771      ;
; 0.495 ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                            ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.140      ; 0.821      ;
; 0.499 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.776      ;
; 0.503 ; user_logic:user_logic_inst|state[0]                                                                                                                                                                                                   ; user_logic:user_logic_inst|state[2]                                                                                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.781      ;
; 0.505 ; user_logic:user_logic_inst|state[0]                                                                                                                                                                                                   ; LEDG[0]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.783      ;
; 0.546 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][64]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.823      ;
; 0.546 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][64]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.823      ;
; 0.546 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.568      ; 1.300      ;
; 0.546 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.823      ;
; 0.546 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.823      ;
; 0.550 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.568      ; 1.304      ;
; 0.550 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.546      ; 1.282      ;
; 0.556 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.111                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.833      ;
; 0.557 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|reads_pending[4]                                                                                                      ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|reads_pending[4]                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.107      ; 0.850      ;
; 0.568 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|length[13]                                                                                                            ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|length[14]                                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.476      ; 1.230      ;
; 0.572 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.121      ; 0.879      ;
; 0.574 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.851      ;
; 0.576 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.853      ;
; 0.577 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.011                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.854      ;
; 0.580 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.109      ; 0.875      ;
; 0.583 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.860      ;
; 0.583 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 0.860      ;
; 0.584 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|length[12]                                                                                                            ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|length[14]                                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.476      ; 1.246      ;
; 0.586 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.142      ; 0.914      ;
; 0.586 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[1]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.142      ; 0.914      ;
; 0.588 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[0]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.142      ; 0.916      ;
; 0.593 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[0]                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[1]                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.092      ; 0.871      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                 ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.388 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[28]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 4.053      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[27]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.209     ; 4.051      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.206     ; 4.054      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.209     ; 4.051      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.209     ; 4.051      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[21]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.039      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.039      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.205     ; 4.055      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.039      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.039      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.212     ; 4.048      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.212     ; 4.048      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.205     ; 4.055      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.205     ; 4.055      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.205     ; 4.055      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.205     ; 4.055      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.205     ; 4.055      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.205     ; 4.055      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.211     ; 4.049      ;
; -3.385 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.211     ; 4.049      ;
; -3.384 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.224     ; 4.035      ;
; -3.384 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.224     ; 4.035      ;
; -3.384 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[29]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.224     ; 4.035      ;
; -3.384 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[24]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.033      ;
; -3.384 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[19]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.036      ;
; -3.384 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[18]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.036      ;
; -3.384 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[17]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.036      ;
; -3.384 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[16]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.034      ;
; -3.384 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.033      ;
; -3.384 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.033      ;
; -3.383 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[26]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.228     ; 4.030      ;
; -3.383 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.228     ; 4.030      ;
; -3.324 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.125     ; 4.081      ;
; -3.324 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.125     ; 4.081      ;
; -3.305 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.108     ; 4.079      ;
; -3.305 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.108     ; 4.079      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 4.077      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.110     ; 4.074      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.110     ; 4.074      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 4.081      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 4.081      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.109     ; 4.075      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.109     ; 4.075      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 4.081      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 4.081      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 4.081      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 4.081      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 4.081      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 4.081      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.110     ; 4.074      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.110     ; 4.074      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 4.065      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 4.065      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 4.081      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 4.065      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 4.065      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 4.077      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 4.077      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 4.080      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 4.077      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 4.070      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.109     ; 4.075      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 4.072      ;
; -3.302 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 4.081      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 4.059      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 4.059      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 4.059      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.123     ; 4.060      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 4.062      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 4.062      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 4.062      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 4.059      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 4.061      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[30]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 4.061      ;
; -3.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[31]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 4.061      ;
; -3.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.126     ; 4.056      ;
; -3.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.126     ; 4.056      ;
; -3.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.126     ; 4.056      ;
; -3.143 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_28 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.108     ; 3.891      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.109     ; 3.887      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.109     ; 3.887      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 3.893      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 3.893      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 3.893      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 3.893      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 3.893      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 3.893      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.110     ; 3.886      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.110     ; 3.886      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 3.877      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 3.877      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 3.893      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_20 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 3.877      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_21 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 3.877      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_22 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 3.889      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_23 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 3.889      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_25 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 3.892      ;
; -3.140 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_27 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 3.889      ;
; -3.139 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_31 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 3.873      ;
; -3.139 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 3.871      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                 ; To Node                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.723 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.553      ; 3.462      ;
; 2.723 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.553      ; 3.462      ;
; 2.723 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.553      ; 3.462      ;
; 2.723 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.553      ; 3.462      ;
; 2.723 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.553      ; 3.462      ;
; 2.723 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.553      ; 3.462      ;
; 2.725 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_merlin_master_agent:read_master_avalon_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.560      ; 3.471      ;
; 2.725 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.560      ; 3.471      ;
; 2.725 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.560      ; 3.471      ;
; 2.725 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.560      ; 3.471      ;
; 2.725 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.560      ; 3.471      ;
; 2.725 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.560      ; 3.471      ;
; 2.726 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.563      ; 3.475      ;
; 2.726 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.563      ; 3.475      ;
; 2.736 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.553      ; 3.475      ;
; 2.736 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.553      ; 3.475      ;
; 2.736 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.547      ; 3.469      ;
; 2.736 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.547      ; 3.469      ;
; 2.736 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.547      ; 3.469      ;
; 2.736 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.546      ; 3.468      ;
; 2.736 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.547      ; 3.469      ;
; 2.742 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_0_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 3.469      ;
; 2.742 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_2_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 3.469      ;
; 2.742 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_1_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 3.469      ;
; 2.742 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|empty_dff                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 3.469      ;
; 2.742 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|full_dff                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 3.469      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[1]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.520      ; 3.458      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[4]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.520      ; 3.458      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[5]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.520      ; 3.458      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[6]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.520      ; 3.458      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.520      ; 3.458      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[10]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.520      ; 3.458      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[11]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.520      ; 3.458      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[12]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.520      ; 3.458      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[0]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.531      ; 3.469      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[1]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.531      ; 3.469      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[2]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.531      ; 3.469      ;
; 2.752 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[3]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.531      ; 3.469      ;
; 2.753 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[0]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.460      ;
; 2.753 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[2]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.460      ;
; 2.753 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[3]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.460      ;
; 2.753 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[8]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.460      ;
; 2.753 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[9]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.460      ;
; 2.755 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.514      ; 3.455      ;
; 2.755 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.514      ; 3.455      ;
; 2.755 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.514      ; 3.455      ;
; 2.755 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.514      ; 3.455      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|wr_address      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.540      ; 3.482      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|f_pop                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.463      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.463      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.463      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.540      ; 3.482      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.463      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.463      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.540      ; 3.482      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.540      ; 3.482      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.540      ; 3.482      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.540      ; 3.482      ;
; 2.756 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.540      ; 3.482      ;
; 2.757 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.535      ; 3.478      ;
; 2.757 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.535      ; 3.478      ;
; 2.757 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.535      ; 3.478      ;
; 2.758 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.539      ; 3.483      ;
; 2.758 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.539      ; 3.483      ;
; 2.758 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.527      ; 3.471      ;
; 2.758 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.527      ; 3.471      ;
; 2.758 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.527      ; 3.471      ;
; 2.759 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.530      ; 3.475      ;
; 2.759 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.530      ; 3.475      ;
; 2.760 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.519      ; 3.465      ;
; 2.760 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.519      ; 3.465      ;
; 2.760 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.519      ; 3.465      ;
; 2.760 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.519      ; 3.465      ;
; 2.760 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.519      ; 3.465      ;
; 2.763 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.504      ; 3.453      ;
; 2.763 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.504      ; 3.453      ;
; 2.765 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 3.461      ;
; 2.765 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 3.461      ;
; 2.766 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.100000000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.525      ; 3.477      ;
; 2.766 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000100                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.525      ; 3.477      ;
; 2.766 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.473      ;
; 2.766 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.473      ;
; 2.766 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.521      ; 3.473      ;
; 2.766 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.525      ; 3.477      ;
; 2.766 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.525      ; 3.477      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.528      ; 3.481      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000010                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.528      ; 3.481      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.528      ; 3.481      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.528      ; 3.481      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[2]                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.528      ; 3.481      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.528      ; 3.481      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.528      ; 3.481      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 3.463      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 3.463      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 3.463      ;
; 2.767 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 3.463      ;
; 2.772 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 3.469      ;
; 2.772 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 3.469      ;
; 2.772 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 3.469      ;
; 2.772 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 3.469      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                                                                                                                                ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                                                                                                                               ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|altsyncram_nh81:FIFOram|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|altsyncram_nh81:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|altsyncram_nh81:FIFOram|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|altsyncram_nh81:FIFOram|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|altsyncram_ph81:FIFOram|ram_block1a0~porta_address_reg0                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|altsyncram_ph81:FIFOram|ram_block1a0~porta_datain_reg0                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|altsyncram_ph81:FIFOram|ram_block1a0~porta_we_reg                                ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|altsyncram_ph81:FIFOram|ram_block1a0~portb_address_reg0                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[0]~reg0                                                                                                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[1]~reg0                                                                                                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[2]~reg0                                                                                                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[6]~reg0                                                                                                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[7]~reg0                                                                                                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_merlin_master_agent:read_master_avalon_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                               ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                               ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                              ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                               ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                               ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                                      ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[0]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[10]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[11]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[12]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[13]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[14]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[15]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[16]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[18]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[1]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[23]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[2]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[3]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[4]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[5]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[6]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[7]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[8]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[9]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                                              ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[0]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[10]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[11]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[12]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[13]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[14]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[15]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[16]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[17]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[18]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[19]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[1]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[20]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[21]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[22]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[23]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[24]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[25]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[26]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[27]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[28]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[29]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[2]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[30]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[31]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[3]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[4]                                                                                                                                           ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; -1.807 ; -1.704 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.870 ; -1.767 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.870 ; -1.767 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.906 ; -1.803 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.906 ; -1.803 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.896 ; -1.793 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.886 ; -1.783 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.876 ; -1.773 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.896 ; -1.793 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.869 ; -1.766 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.853 ; -1.750 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.865 ; -1.762 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.845 ; -1.742 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.879 ; -1.776 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.850 ; -1.747 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.870 ; -1.767 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.876 ; -1.773 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; -1.846 ; -1.743 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; -1.868 ; -1.765 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; -1.858 ; -1.755 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; -1.868 ; -1.765 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; -1.860 ; -1.757 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; -1.860 ; -1.757 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; -1.902 ; -1.799 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; -1.882 ; -1.779 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; -1.845 ; -1.742 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; -1.815 ; -1.712 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; -1.843 ; -1.740 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; -1.812 ; -1.709 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; -1.811 ; -1.708 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; -1.817 ; -1.714 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; -1.817 ; -1.714 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; -1.807 ; -1.704 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 5.550  ; 6.039  ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 5.550  ; 6.039  ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 3.788  ; 4.203  ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; 5.393  ; 5.935  ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; 3.212  ; 3.719  ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; 3.759  ; 4.350  ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; 2.667  ; 3.136  ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; 3.019  ; 3.514  ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; 3.326  ; 3.846  ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; 3.392  ; 3.920  ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; 5.393  ; 5.935  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.196  ; 2.093  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.159  ; 2.056  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.159  ; 2.056  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.195  ; 2.092  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.196  ; 2.093  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.186  ; 2.083  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.176  ; 2.073  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.166  ; 2.063  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.185  ; 2.082  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.158  ; 2.055  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.141  ; 2.038  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.153  ; 2.050  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.133  ; 2.030  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.168  ; 2.065  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.139  ; 2.036  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.159  ; 2.056  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.165  ; 2.062  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 2.134  ; 2.031  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 2.157  ; 2.054  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 2.147  ; 2.044  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 2.157  ; 2.054  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 2.149  ; 2.046  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 2.149  ; 2.046  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 2.192  ; 2.089  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 2.172  ; 2.069  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 2.133  ; 2.030  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 2.104  ; 2.001  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 2.131  ; 2.028  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 2.102  ; 1.999  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 2.100  ; 1.997  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 2.105  ; 2.002  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 2.105  ; 2.002  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 2.095  ; 1.992  ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -1.914 ; -2.361 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -2.361 ; -2.925 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -1.914 ; -2.361 ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; -2.131 ; -2.583 ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; -2.577 ; -3.064 ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; -3.186 ; -3.746 ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; -2.131 ; -2.583 ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; -2.468 ; -2.945 ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; -2.763 ; -3.264 ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; -2.826 ; -3.334 ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; -3.780 ; -4.385 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 7.820  ; 7.868  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 6.539  ; 6.483  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 6.551  ; 6.495  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 6.517  ; 6.461  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 6.517  ; 6.461  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 6.484  ; 6.428  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 6.485  ; 6.429  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 6.504  ; 6.448  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 6.484  ; 6.428  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 6.470  ; 6.414  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 6.472  ; 6.416  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 6.513  ; 6.457  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 7.820  ; 7.868  ; Rise       ; CLOCK_50        ;
; DRAM_BA[*]     ; CLOCK_50   ; 6.515  ; 6.459  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[0]    ; CLOCK_50   ; 6.515  ; 6.459  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[1]    ; CLOCK_50   ; 6.495  ; 6.439  ; Rise       ; CLOCK_50        ;
; DRAM_CAS_N     ; CLOCK_50   ; 6.535  ; 6.479  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 5.784  ; 5.810  ; Rise       ; CLOCK_50        ;
; DRAM_CS_N      ; CLOCK_50   ; 6.505  ; 6.449  ; Rise       ; CLOCK_50        ;
; DRAM_DQ[*]     ; CLOCK_50   ; 7.828  ; 7.876  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 6.488  ; 6.432  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 6.488  ; 6.432  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 6.464  ; 6.408  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 6.465  ; 6.409  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 6.475  ; 6.419  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 6.485  ; 6.429  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 6.495  ; 6.439  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 6.474  ; 6.418  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 6.487  ; 6.431  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 6.470  ; 6.414  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 6.462  ; 6.406  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 6.482  ; 6.426  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 6.477  ; 6.421  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 6.488  ; 6.432  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 6.468  ; 6.412  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 6.494  ; 6.438  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16]   ; CLOCK_50   ; 6.483  ; 6.427  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17]   ; CLOCK_50   ; 7.828  ; 7.876  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18]   ; CLOCK_50   ; 6.476  ; 6.420  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19]   ; CLOCK_50   ; 6.466  ; 6.410  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20]   ; CLOCK_50   ; 6.478  ; 6.422  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21]   ; CLOCK_50   ; 6.478  ; 6.422  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22]   ; CLOCK_50   ; 6.461  ; 6.405  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23]   ; CLOCK_50   ; 6.481  ; 6.425  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24]   ; CLOCK_50   ; 6.482  ; 6.426  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25]   ; CLOCK_50   ; 6.553  ; 6.497  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26]   ; CLOCK_50   ; 6.480  ; 6.424  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27]   ; CLOCK_50   ; 6.551  ; 6.495  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28]   ; CLOCK_50   ; 6.549  ; 6.493  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29]   ; CLOCK_50   ; 6.514  ; 6.458  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30]   ; CLOCK_50   ; 6.514  ; 6.458  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31]   ; CLOCK_50   ; 6.524  ; 6.468  ; Rise       ; CLOCK_50        ;
; DRAM_RAS_N     ; CLOCK_50   ; 6.543  ; 6.487  ; Rise       ; CLOCK_50        ;
; DRAM_WE_N      ; CLOCK_50   ; 6.543  ; 6.487  ; Rise       ; CLOCK_50        ;
; HEX0[*]        ; CLOCK_50   ; 17.964 ; 17.972 ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 17.422 ; 17.322 ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 16.973 ; 16.874 ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 17.689 ; 17.583 ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 16.908 ; 16.805 ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 17.964 ; 17.972 ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 17.586 ; 17.512 ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 16.692 ; 16.724 ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 17.593 ; 17.287 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 17.593 ; 17.287 ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 15.662 ; 15.889 ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 13.743 ; 13.876 ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 14.338 ; 14.250 ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 16.269 ; 16.000 ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 12.899 ; 12.887 ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 13.378 ; 13.402 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 16.884 ; 16.753 ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 16.554 ; 16.324 ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 16.884 ; 16.753 ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 13.056 ; 13.039 ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 13.889 ; 13.912 ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 13.046 ; 12.999 ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 14.536 ; 14.411 ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 15.532 ; 15.785 ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 16.728 ; 16.530 ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 13.646 ; 13.625 ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 13.558 ; 13.633 ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 16.621 ; 16.461 ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 14.681 ; 14.599 ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 14.211 ; 14.270 ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 16.728 ; 16.530 ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 14.569 ; 14.574 ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 13.010 ; 13.057 ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 11.505 ; 11.504 ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 12.464 ; 12.548 ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 11.056 ; 11.052 ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 10.940 ; 10.948 ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 10.604 ; 10.661 ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 12.393 ; 12.451 ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 13.010 ; 13.057 ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 18.288 ; 18.272 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 17.706 ; 17.602 ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 18.288 ; 18.272 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 17.057 ; 16.984 ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 16.973 ; 16.890 ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 16.432 ; 16.352 ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 18.064 ; 17.985 ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 17.030 ; 17.117 ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 16.208 ; 16.077 ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 16.208 ; 16.077 ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 14.396 ; 14.466 ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 13.656 ; 13.800 ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 14.119 ; 13.993 ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 14.404 ; 14.249 ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 11.589 ; 11.589 ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 11.955 ; 11.909 ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 17.328 ; 17.267 ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 15.800 ; 15.645 ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 14.683 ; 14.776 ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 17.328 ; 17.267 ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 13.544 ; 13.629 ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 14.511 ; 14.566 ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 14.766 ; 14.879 ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 13.618 ; 13.525 ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 15.348 ; 15.221 ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 10.164 ; 10.059 ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 8.509  ; 8.593  ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 15.348 ; 15.221 ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 9.426  ; 9.396  ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 9.748  ; 9.860  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 5.784  ; 5.810  ; Fall       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 6.341  ; 6.286  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 6.409  ; 6.354  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 6.420  ; 6.365  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 6.387  ; 6.332  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 6.387  ; 6.332  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 6.354  ; 6.299  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 6.354  ; 6.299  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 6.374  ; 6.319  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 6.354  ; 6.299  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 6.341  ; 6.286  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 6.343  ; 6.288  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 6.383  ; 6.328  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 7.690  ; 7.739  ; Rise       ; CLOCK_50        ;
; DRAM_BA[*]     ; CLOCK_50   ; 6.364  ; 6.309  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[0]    ; CLOCK_50   ; 6.385  ; 6.330  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[1]    ; CLOCK_50   ; 6.364  ; 6.309  ; Rise       ; CLOCK_50        ;
; DRAM_CAS_N     ; CLOCK_50   ; 6.405  ; 6.350  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 5.620  ; 5.648  ; Rise       ; CLOCK_50        ;
; DRAM_CS_N      ; CLOCK_50   ; 6.375  ; 6.320  ; Rise       ; CLOCK_50        ;
; DRAM_DQ[*]     ; CLOCK_50   ; 6.330  ; 6.275  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 6.358  ; 6.303  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 6.358  ; 6.303  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 6.334  ; 6.279  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 6.334  ; 6.279  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 6.344  ; 6.289  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 6.354  ; 6.299  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 6.364  ; 6.309  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 6.344  ; 6.289  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 6.357  ; 6.302  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 6.341  ; 6.286  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 6.333  ; 6.278  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 6.353  ; 6.298  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 6.347  ; 6.292  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 6.358  ; 6.303  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 6.338  ; 6.283  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 6.364  ; 6.309  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16]   ; CLOCK_50   ; 6.354  ; 6.299  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17]   ; CLOCK_50   ; 7.698  ; 7.747  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18]   ; CLOCK_50   ; 6.346  ; 6.291  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19]   ; CLOCK_50   ; 6.336  ; 6.281  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20]   ; CLOCK_50   ; 6.348  ; 6.293  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21]   ; CLOCK_50   ; 6.348  ; 6.293  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22]   ; CLOCK_50   ; 6.330  ; 6.275  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23]   ; CLOCK_50   ; 6.350  ; 6.295  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24]   ; CLOCK_50   ; 6.353  ; 6.298  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25]   ; CLOCK_50   ; 6.423  ; 6.368  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26]   ; CLOCK_50   ; 6.351  ; 6.296  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27]   ; CLOCK_50   ; 6.420  ; 6.365  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28]   ; CLOCK_50   ; 6.419  ; 6.364  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29]   ; CLOCK_50   ; 6.385  ; 6.330  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30]   ; CLOCK_50   ; 6.385  ; 6.330  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31]   ; CLOCK_50   ; 6.395  ; 6.340  ; Rise       ; CLOCK_50        ;
; DRAM_RAS_N     ; CLOCK_50   ; 6.413  ; 6.358  ; Rise       ; CLOCK_50        ;
; DRAM_WE_N      ; CLOCK_50   ; 6.413  ; 6.358  ; Rise       ; CLOCK_50        ;
; HEX0[*]        ; CLOCK_50   ; 11.788 ; 11.821 ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 12.499 ; 12.399 ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 12.060 ; 11.961 ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 12.856 ; 12.836 ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 12.007 ; 11.905 ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 13.151 ; 13.119 ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 12.645 ; 12.661 ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 11.788 ; 11.821 ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 12.078 ; 12.050 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 16.530 ; 16.257 ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 14.785 ; 14.944 ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 12.923 ; 12.963 ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 13.402 ; 13.339 ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 15.257 ; 15.049 ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 12.078 ; 12.050 ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 12.499 ; 12.565 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 12.197 ; 12.178 ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 15.578 ; 15.367 ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 15.945 ; 15.741 ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 12.278 ; 12.178 ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 13.012 ; 13.035 ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 12.197 ; 12.205 ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 13.666 ; 13.574 ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 14.605 ; 14.830 ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 11.340 ; 11.327 ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 11.575 ; 11.561 ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 11.340 ; 11.327 ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 14.430 ; 14.284 ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 12.569 ; 12.497 ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 12.117 ; 12.180 ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 14.292 ; 14.144 ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 12.227 ; 12.242 ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 9.850  ; 9.882  ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 10.694 ; 10.704 ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 11.662 ; 11.774 ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 10.263 ; 10.269 ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 10.152 ; 10.182 ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 9.850  ; 9.882  ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 11.521 ; 11.519 ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 12.127 ; 12.235 ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 14.084 ; 14.147 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 15.317 ; 15.199 ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 15.885 ; 15.854 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 14.700 ; 14.571 ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 14.611 ; 14.514 ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 14.084 ; 14.147 ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 15.659 ; 15.524 ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 14.624 ; 14.748 ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 10.777 ; 10.824 ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 15.207 ; 15.100 ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 13.518 ; 13.522 ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 12.789 ; 12.870 ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 13.201 ; 13.094 ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 13.471 ; 13.397 ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 10.777 ; 10.824 ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 11.128 ; 11.126 ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 11.493 ; 11.476 ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 13.560 ; 13.455 ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 12.520 ; 12.578 ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 15.075 ; 14.991 ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 11.493 ; 11.538 ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 12.422 ; 12.495 ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 12.667 ; 12.739 ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 11.529 ; 11.476 ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 8.226  ; 8.305  ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 9.814  ; 9.713  ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 8.226  ; 8.305  ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 14.791 ; 14.668 ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 9.102  ; 9.072  ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 9.415  ; 9.521  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 5.620  ; 5.648  ; Fall       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[17]     ; HEX0[0]     ; 19.723 ; 19.694 ; 20.311 ; 20.179 ;
; SW[17]     ; HEX0[1]     ; 19.287 ; 19.236 ; 19.845 ; 19.764 ;
; SW[17]     ; HEX0[2]     ; 20.004 ; 20.016 ; 20.488 ; 20.613 ;
; SW[17]     ; HEX0[3]     ; 19.179 ; 19.176 ; 19.797 ; 19.600 ;
; SW[17]     ; HEX0[4]     ; 20.222 ; 20.343 ; 20.985 ; 20.669 ;
; SW[17]     ; HEX0[5]     ; 19.887 ; 19.850 ; 20.427 ; 20.370 ;
; SW[17]     ; HEX0[6]     ; 19.064 ; 19.055 ; 19.561 ; 19.614 ;
; SW[17]     ; HEX1[0]     ;        ; 18.914 ; 19.794 ;        ;
; SW[17]     ; HEX1[1]     ; 16.230 ;        ;        ; 17.039 ;
; SW[17]     ; HEX1[2]     ; 15.394 ;        ;        ; 16.126 ;
; SW[17]     ; HEX1[3]     ;        ; 15.876 ; 16.536 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 17.626 ; 18.468 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 14.499 ; 15.152 ;        ;
; SW[17]     ; HEX1[6]     ;        ; 13.857 ; 14.558 ;        ;
; SW[17]     ; HEX2[0]     ;        ; 16.999 ; 17.791 ;        ;
; SW[17]     ; HEX2[1]     ; 18.827 ;        ;        ; 19.324 ;
; SW[17]     ; HEX2[2]     ; 14.908 ;        ;        ; 15.547 ;
; SW[17]     ; HEX2[3]     ;        ; 15.870 ; 16.420 ;        ;
; SW[17]     ; HEX2[4]     ;        ; 15.247 ; 15.930 ;        ;
; SW[17]     ; HEX2[5]     ;        ; 13.919 ; 14.631 ;        ;
; SW[17]     ; HEX2[6]     ;        ; 18.460 ; 18.958 ;        ;
; SW[17]     ; HEX3[0]     ; 16.451 ; 16.476 ; 17.117 ; 17.122 ;
; SW[17]     ; HEX3[1]     ; 15.871 ; 15.873 ; 16.510 ; 16.583 ;
; SW[17]     ; HEX3[2]     ; 19.397 ; 19.346 ; 20.140 ; 19.920 ;
; SW[17]     ; HEX3[3]     ; 17.505 ; 17.410 ; 18.115 ; 18.133 ;
; SW[17]     ; HEX3[4]     ; 16.829 ; 17.146 ; 17.713 ; 17.569 ;
; SW[17]     ; HEX3[5]     ; 18.968 ; 18.843 ; 19.678 ; 19.482 ;
; SW[17]     ; HEX3[6]     ; 16.839 ; 16.845 ; 17.519 ; 17.524 ;
; SW[17]     ; HEX4[0]     ; 14.914 ;        ;        ; 15.605 ;
; SW[17]     ; HEX4[1]     ;        ; 15.968 ; 16.548 ;        ;
; SW[17]     ; HEX4[2]     ;        ; 14.314 ; 14.916 ;        ;
; SW[17]     ; HEX4[3]     ;        ; 14.385 ; 14.975 ;        ;
; SW[17]     ; HEX4[4]     ;        ; 14.078 ; 14.667 ;        ;
; SW[17]     ; HEX4[5]     ; 15.541 ;        ;        ; 16.187 ;
; SW[17]     ; HEX4[6]     ;        ; 13.748 ; 14.426 ;        ;
; SW[17]     ; HEX5[0]     ; 19.782 ; 19.678 ; 20.405 ; 20.301 ;
; SW[17]     ; HEX5[1]     ; 20.364 ; 20.323 ; 20.987 ; 20.966 ;
; SW[17]     ; HEX5[2]     ; 19.084 ; 19.060 ; 19.751 ; 19.683 ;
; SW[17]     ; HEX5[3]     ; 19.049 ; 18.966 ; 19.672 ; 19.589 ;
; SW[17]     ; HEX5[4]     ; 18.508 ; 18.435 ; 19.131 ; 19.046 ;
; SW[17]     ; HEX5[5]     ; 20.093 ; 20.061 ; 20.758 ; 20.684 ;
; SW[17]     ; HEX5[6]     ; 19.106 ; 19.193 ; 19.729 ; 19.816 ;
; SW[17]     ; HEX6[0]     ;        ; 18.696 ; 19.432 ;        ;
; SW[17]     ; HEX6[1]     ; 17.068 ;        ;        ; 17.808 ;
; SW[17]     ; HEX6[2]     ; 15.940 ;        ;        ; 16.730 ;
; SW[17]     ; HEX6[3]     ;        ; 14.038 ; 14.755 ;        ;
; SW[17]     ; HEX6[4]     ;        ; 14.260 ; 15.008 ;        ;
; SW[17]     ; HEX6[5]     ;        ; 14.188 ; 14.815 ;        ;
; SW[17]     ; HEX6[6]     ;        ; 14.543 ; 15.229 ;        ;
; SW[17]     ; HEX7[0]     ; 18.038 ; 17.956 ; 18.749 ; 18.596 ;
; SW[17]     ; HEX7[1]     ; 16.958 ; 17.014 ; 17.632 ; 17.725 ;
; SW[17]     ; HEX7[2]     ; 19.639 ; 19.505 ; 20.279 ; 20.216 ;
; SW[17]     ; HEX7[3]     ; 15.832 ; 15.880 ; 16.493 ; 16.578 ;
; SW[17]     ; HEX7[4]     ; 16.761 ; 16.877 ; 17.460 ; 17.517 ;
; SW[17]     ; HEX7[5]     ; 17.054 ; 17.129 ; 17.715 ; 17.828 ;
; SW[17]     ; HEX7[6]     ; 15.870 ; 15.815 ; 16.567 ; 16.474 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[17]     ; HEX0[0]     ; 15.496 ; 15.396 ; 16.182 ; 16.117 ;
; SW[17]     ; HEX0[1]     ; 15.057 ; 14.958 ; 15.741 ; 15.678 ;
; SW[17]     ; HEX0[2]     ; 18.543 ; 15.833 ; 16.483 ; 19.085 ;
; SW[17]     ; HEX0[3]     ; 15.004 ; 14.902 ; 15.689 ; 15.623 ;
; SW[17]     ; HEX0[4]     ; 16.148 ; 18.759 ; 19.394 ; 16.746 ;
; SW[17]     ; HEX0[5]     ; 15.642 ; 18.219 ; 18.906 ; 16.288 ;
; SW[17]     ; HEX0[6]     ; 14.785 ; 14.818 ; 15.502 ; 15.500 ;
; SW[17]     ; HEX1[0]     ;        ; 18.209 ; 19.065 ;        ;
; SW[17]     ; HEX1[1]     ; 15.689 ;        ;        ; 16.478 ;
; SW[17]     ; HEX1[2]     ; 14.832 ;        ;        ; 15.543 ;
; SW[17]     ; HEX1[3]     ;        ; 15.293 ; 15.939 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 16.973 ; 17.793 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 13.969 ; 14.609 ;        ;
; SW[17]     ; HEX1[6]     ;        ; 13.324 ; 13.985 ;        ;
; SW[17]     ; HEX2[0]     ;        ; 16.341 ; 17.115 ;        ;
; SW[17]     ; HEX2[1]     ; 18.126 ;        ;        ; 18.612 ;
; SW[17]     ; HEX2[2]     ; 14.365 ;        ;        ; 14.987 ;
; SW[17]     ; HEX2[3]     ;        ; 15.287 ; 15.826 ;        ;
; SW[17]     ; HEX2[4]     ;        ; 14.687 ; 15.356 ;        ;
; SW[17]     ; HEX2[5]     ;        ; 13.413 ; 14.112 ;        ;
; SW[17]     ; HEX2[6]     ;        ; 17.746 ; 18.209 ;        ;
; SW[17]     ; HEX3[0]     ; 15.281 ; 15.259 ; 15.894 ; 15.880 ;
; SW[17]     ; HEX3[1]     ; 14.693 ; 14.679 ; 15.331 ; 15.352 ;
; SW[17]     ; HEX3[2]     ; 18.136 ; 17.982 ; 18.749 ; 18.603 ;
; SW[17]     ; HEX3[3]     ; 16.274 ; 16.194 ; 16.888 ; 16.816 ;
; SW[17]     ; HEX3[4]     ; 15.823 ; 15.878 ; 16.436 ; 16.499 ;
; SW[17]     ; HEX3[5]     ; 17.666 ; 17.496 ; 18.301 ; 18.166 ;
; SW[17]     ; HEX3[6]     ; 15.579 ; 15.614 ; 16.252 ; 16.252 ;
; SW[17]     ; HEX4[0]     ; 14.372 ;        ;        ; 15.045 ;
; SW[17]     ; HEX4[1]     ;        ; 15.382 ; 15.951 ;        ;
; SW[17]     ; HEX4[2]     ;        ; 13.769 ; 14.346 ;        ;
; SW[17]     ; HEX4[3]     ;        ; 13.864 ; 14.443 ;        ;
; SW[17]     ; HEX4[4]     ;        ; 13.568 ; 14.146 ;        ;
; SW[17]     ; HEX4[5]     ; 14.972 ;        ;        ; 15.603 ;
; SW[17]     ; HEX4[6]     ;        ; 13.221 ; 13.861 ;        ;
; SW[17]     ; HEX5[0]     ; 18.601 ; 18.525 ; 19.239 ; 19.121 ;
; SW[17]     ; HEX5[1]     ; 19.170 ; 19.182 ; 19.807 ; 19.776 ;
; SW[17]     ; HEX5[2]     ; 17.984 ; 17.988 ; 18.622 ; 18.493 ;
; SW[17]     ; HEX5[3]     ; 17.895 ; 17.841 ; 18.533 ; 18.436 ;
; SW[17]     ; HEX5[4]     ; 17.612 ; 17.356 ; 18.006 ; 18.321 ;
; SW[17]     ; HEX5[5]     ; 19.069 ; 18.854 ; 19.581 ; 19.446 ;
; SW[17]     ; HEX5[6]     ; 17.953 ; 18.034 ; 18.546 ; 18.670 ;
; SW[17]     ; HEX6[0]     ;        ; 18.001 ; 18.720 ;        ;
; SW[17]     ; HEX6[1]     ; 16.411 ;        ;        ; 17.105 ;
; SW[17]     ; HEX6[2]     ; 15.408 ;        ;        ; 16.180 ;
; SW[17]     ; HEX6[3]     ;        ; 13.527 ; 14.228 ;        ;
; SW[17]     ; HEX6[4]     ;        ; 13.739 ; 14.470 ;        ;
; SW[17]     ; HEX6[5]     ;        ; 13.672 ; 14.287 ;        ;
; SW[17]     ; HEX6[6]     ;        ; 14.014 ; 14.682 ;        ;
; SW[17]     ; HEX7[0]     ; 16.530 ; 16.410 ; 17.158 ; 17.075 ;
; SW[17]     ; HEX7[1]     ; 15.510 ; 15.538 ; 16.137 ; 16.198 ;
; SW[17]     ; HEX7[2]     ; 18.064 ; 17.944 ; 18.691 ; 18.606 ;
; SW[17]     ; HEX7[3]     ; 14.617 ; 14.662 ; 15.239 ; 15.276 ;
; SW[17]     ; HEX7[4]     ; 15.537 ; 15.611 ; 16.159 ; 16.225 ;
; SW[17]     ; HEX7[5]     ; 15.783 ; 15.853 ; 16.405 ; 16.467 ;
; SW[17]     ; HEX7[6]     ; 14.650 ; 14.599 ; 15.264 ; 15.221 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 6.344 ; 6.247 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 6.362 ; 6.265 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 6.362 ; 6.265 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 6.368 ; 6.271 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 6.369 ; 6.272 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 6.369 ; 6.272 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 6.369 ; 6.272 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 6.369 ; 6.272 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 6.368 ; 6.271 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 6.361 ; 6.264 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 6.344 ; 6.247 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 6.346 ; 6.249 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 6.346 ; 6.249 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 6.361 ; 6.264 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 6.352 ; 6.255 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 6.352 ; 6.255 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 6.368 ; 6.271 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 6.347 ; 6.250 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 7.711 ; 7.715 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 6.350 ; 6.253 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 6.350 ; 6.253 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 6.352 ; 6.255 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 6.352 ; 6.255 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 6.365 ; 6.268 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 6.365 ; 6.268 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 6.346 ; 6.249 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 6.367 ; 6.270 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 6.344 ; 6.247 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 6.365 ; 6.268 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 6.363 ; 6.266 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 6.348 ; 6.251 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 6.348 ; 6.251 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 6.348 ; 6.251 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 6.218 ; 6.121 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 6.235 ; 6.138 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 6.235 ; 6.138 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 6.241 ; 6.144 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 6.241 ; 6.144 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 6.241 ; 6.144 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 6.241 ; 6.144 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 6.241 ; 6.144 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 6.241 ; 6.144 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 6.234 ; 6.137 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 6.218 ; 6.121 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 6.220 ; 6.123 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 6.220 ; 6.123 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 6.234 ; 6.137 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 6.225 ; 6.128 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 6.225 ; 6.128 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 6.241 ; 6.144 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 6.221 ; 6.124 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 7.584 ; 7.588 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 6.223 ; 6.126 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 6.223 ; 6.126 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 6.225 ; 6.128 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 6.225 ; 6.128 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 6.237 ; 6.140 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 6.237 ; 6.140 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 6.220 ; 6.123 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 6.240 ; 6.143 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 6.218 ; 6.121 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 6.237 ; 6.140 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 6.236 ; 6.139 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 6.222 ; 6.125 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 6.222 ; 6.125 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 6.222 ; 6.125 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 6.273     ; 6.370     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 6.291     ; 6.388     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 6.291     ; 6.388     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 6.297     ; 6.394     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 6.298     ; 6.395     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 6.298     ; 6.395     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 6.298     ; 6.395     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 6.298     ; 6.395     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 6.297     ; 6.394     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 6.290     ; 6.387     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 6.273     ; 6.370     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 6.275     ; 6.372     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 6.275     ; 6.372     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 6.290     ; 6.387     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 6.281     ; 6.378     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 6.281     ; 6.378     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 6.297     ; 6.394     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 6.276     ; 6.373     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 7.741     ; 7.737     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 6.279     ; 6.376     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 6.279     ; 6.376     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 6.281     ; 6.378     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 6.281     ; 6.378     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 6.294     ; 6.391     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 6.294     ; 6.391     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 6.275     ; 6.372     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 6.296     ; 6.393     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 6.273     ; 6.370     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 6.294     ; 6.391     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 6.292     ; 6.389     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 6.277     ; 6.374     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 6.277     ; 6.374     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 6.277     ; 6.374     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 6.145     ; 6.242     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 6.162     ; 6.259     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 6.162     ; 6.259     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 6.168     ; 6.265     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 6.168     ; 6.265     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 6.168     ; 6.265     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 6.168     ; 6.265     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 6.168     ; 6.265     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 6.168     ; 6.265     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 6.161     ; 6.258     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 6.145     ; 6.242     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 6.147     ; 6.244     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 6.147     ; 6.244     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 6.161     ; 6.258     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 6.152     ; 6.249     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 6.152     ; 6.249     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 6.168     ; 6.265     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 6.148     ; 6.245     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 7.612     ; 7.608     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 6.150     ; 6.247     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 6.150     ; 6.247     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 6.152     ; 6.249     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 6.152     ; 6.249     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 6.164     ; 6.261     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 6.164     ; 6.261     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 6.147     ; 6.244     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 6.167     ; 6.264     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 6.145     ; 6.242     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 6.164     ; 6.261     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 6.163     ; 6.260     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 6.149     ; 6.246     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 6.149     ; 6.246     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 6.149     ; 6.246     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.93 MHz ; 151.93 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -5.582 ; -1989.083      ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.207 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -2.998 ; -940.363          ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 2.424 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -940.692                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                         ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.582 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 6.355      ;
; -5.519 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 6.292      ;
; -5.458 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 6.229      ;
; -5.395 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 6.166      ;
; -5.340 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 6.115      ;
; -5.339 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 6.108      ;
; -5.327 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 6.096      ;
; -5.295 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 6.064      ;
; -5.290 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.109     ; 6.068      ;
; -5.289 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 6.062      ;
; -5.268 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 6.041      ;
; -5.251 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 6.020      ;
; -5.230 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 6.005      ;
; -5.229 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 6.024      ;
; -5.227 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 6.000      ;
; -5.216 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.989      ;
; -5.215 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.982      ;
; -5.214 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[58] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 5.989      ;
; -5.209 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[56] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.982      ;
; -5.206 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[60] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.109     ; 5.984      ;
; -5.203 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.970      ;
; -5.199 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 5.974      ;
; -5.171 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.966      ;
; -5.171 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.938      ;
; -5.166 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.961      ;
; -5.166 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.111     ; 5.942      ;
; -5.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 5.936      ;
; -5.144 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 5.915      ;
; -5.127 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 5.894      ;
; -5.109 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.904      ;
; -5.109 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 5.884      ;
; -5.108 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.903      ;
; -5.106 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.879      ;
; -5.103 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 5.874      ;
; -5.090 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[58] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.863      ;
; -5.087 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.100     ; 5.874      ;
; -5.085 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[56] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 5.856      ;
; -5.082 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[60] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.111     ; 5.858      ;
; -5.075 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.848      ;
; -5.073 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[57] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.846      ;
; -5.072 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.099     ; 5.860      ;
; -5.062 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[53] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 5.837      ;
; -5.053 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.848      ;
; -5.046 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.841      ;
; -5.040 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                         ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.111     ; 5.816      ;
; -5.037 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.810      ;
; -5.036 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.100     ; 5.823      ;
; -5.035 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[47] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.109     ; 5.813      ;
; -5.024 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.100     ; 5.811      ;
; -5.010 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 5.781      ;
; -5.009 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.099     ; 5.797      ;
; -4.998 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.793      ;
; -4.990 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.785      ;
; -4.988 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 5.763      ;
; -4.987 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 5.784      ;
; -4.986 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 5.777      ;
; -4.985 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.758      ;
; -4.974 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 5.765      ;
; -4.973 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.100     ; 5.760      ;
; -4.972 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.767      ;
; -4.952 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 5.727      ;
; -4.949 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[57] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 5.720      ;
; -4.947 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 5.718      ;
; -4.947 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[49] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 5.722      ;
; -4.942 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 5.733      ;
; -4.938 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[53] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.711      ;
; -4.936 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.731      ;
; -4.935 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.730      ;
; -4.933 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[51] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 5.708      ;
; -4.929 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 5.726      ;
; -4.928 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 5.719      ;
; -4.925 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 5.725      ;
; -4.916 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                         ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 5.690      ;
; -4.916 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 5.707      ;
; -4.915 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.099     ; 5.703      ;
; -4.913 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 5.684      ;
; -4.911 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[47] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.111     ; 5.687      ;
; -4.909 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.704      ;
; -4.903 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.698      ;
; -4.898 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 5.689      ;
; -4.892 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.110     ; 5.669      ;
; -4.884 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 5.675      ;
; -4.878 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.673      ;
; -4.875 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 5.675      ;
; -4.869 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|f_pop                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 5.246      ;
; -4.868 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[58] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 5.643      ;
; -4.867 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 5.664      ;
; -4.866 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 5.657      ;
; -4.865 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 5.662      ;
; -4.864 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 5.777      ;
; -4.864 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 5.777      ;
; -4.864 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_rnw      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 5.777      ;
; -4.864 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 5.777      ;
; -4.864 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 5.777      ;
; -4.864 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 5.777      ;
; -4.864 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 5.777      ;
; -4.864 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 5.777      ;
; -4.864 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[56] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.637      ;
; -4.864 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.114     ; 5.637      ;
; -4.862 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 5.657      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.207 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 0.855      ;
; 0.326 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.100      ; 0.597      ;
; 0.326 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.100      ; 0.597      ;
; 0.326 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.100      ; 0.597      ;
; 0.326 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[0]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.100      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_0_dff                                                  ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_0_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|wr_address      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|wr_address      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[0]      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                                       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                                        ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[1]      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_2_dff                                                  ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_2_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_1_dff                                                  ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_1_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|full_dff                                                        ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|full_dff                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.597      ;
; 0.328 ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                            ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.597      ;
; 0.328 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.597      ;
; 0.328 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.597      ;
; 0.328 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[1]                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[2]                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.477      ; 0.976      ;
; 0.328 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.597      ;
; 0.328 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.597      ;
; 0.328 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[4]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[4]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.597      ;
; 0.328 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[3]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[3]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.597      ;
; 0.328 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[2]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[2]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.597      ;
; 0.328 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[1]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[1]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.597      ;
; 0.339 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|rd_ptr_lsb                             ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|rd_ptr_lsb                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.608      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; user_logic:user_logic_inst|state[2]                                                                                                                                                                                                   ; user_logic:user_logic_inst|state[2]                                                                                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|control_fixed_location_d1                                                                                             ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|control_fixed_location_d1                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[2]                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[2]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; LEDG[0]~reg0                                                                                                                                                                                                                          ; LEDG[0]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|usedw_is_2_dff                         ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|usedw_is_2_dff                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; LEDG[6]~reg0                                                                                                                                                                                                                          ; LEDG[6]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; LEDG[7]~reg0                                                                                                                                                                                                                          ; LEDG[7]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[0]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[0]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; user_logic:user_logic_inst|wr_data.11011110101011011011111011101111                                                                                                                                                                   ; user_logic:user_logic_inst|wr_data.11011110101011011011111011101111                                                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[3]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[3]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.597      ;
; 0.344 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; LEDG[1]~reg0                                                                                                                                                                                                                          ; LEDG[1]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; LEDG[2]~reg0                                                                                                                                                                                                                          ; LEDG[2]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.597      ;
; 0.351 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.000000001                                                                                                                        ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.484      ; 1.006      ;
; 0.354 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|rd_ptr_lsb                                                      ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|rd_ptr_lsb                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.608      ;
; 0.356 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.626      ;
; 0.368 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[3] ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.637      ;
; 0.368 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[4]     ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.638      ;
; 0.369 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[3]                       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.638      ;
; 0.379 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                              ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.633      ;
; 0.379 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.633      ;
; 0.382 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                              ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.636      ;
; 0.382 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.636      ;
; 0.421 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.691      ;
; 0.429 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.683      ;
; 0.436 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.001                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.690      ;
; 0.436 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.690      ;
; 0.438 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.692      ;
; 0.439 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.693      ;
; 0.450 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.704      ;
; 0.451 ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                            ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.129      ; 0.751      ;
; 0.455 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.709      ;
; 0.459 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.713      ;
; 0.461 ; user_logic:user_logic_inst|state[0]                                                                                                                                                                                                   ; user_logic:user_logic_inst|state[2]                                                                                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.715      ;
; 0.464 ; user_logic:user_logic_inst|state[0]                                                                                                                                                                                                   ; LEDG[0]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.718      ;
; 0.499 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][64]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.753      ;
; 0.499 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.753      ;
; 0.500 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.753      ;
; 0.501 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][64]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.754      ;
; 0.502 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.522      ; 1.195      ;
; 0.503 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.522      ; 1.196      ;
; 0.510 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.111                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.764      ;
; 0.513 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|length[13]                                                                                                            ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|length[14]                                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.118      ;
; 0.515 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|reads_pending[4]                                                                                                      ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|reads_pending[4]                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.783      ;
; 0.523 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.497      ; 1.191      ;
; 0.525 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.779      ;
; 0.526 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.795      ;
; 0.527 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.011                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.781      ;
; 0.527 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.108      ; 0.806      ;
; 0.528 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.782      ;
; 0.530 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|length[12]                                                                                                            ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|length[14]                                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.135      ;
; 0.532 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.131      ; 0.834      ;
; 0.533 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.787      ;
; 0.534 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.788      ;
; 0.534 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[0]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.131      ; 0.836      ;
; 0.535 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[1]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.131      ; 0.837      ;
; 0.541 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[0]                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[1]                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 0.795      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                 ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.998 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[28]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.201     ; 3.676      ;
; -2.996 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.197     ; 3.678      ;
; -2.996 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.203     ; 3.672      ;
; -2.996 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.203     ; 3.672      ;
; -2.996 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.195     ; 3.680      ;
; -2.996 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.195     ; 3.680      ;
; -2.996 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.195     ; 3.680      ;
; -2.996 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.195     ; 3.680      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[27]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.199     ; 3.675      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[24]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 3.657      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.199     ; 3.675      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.199     ; 3.675      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[21]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 3.664      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 3.664      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[19]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.213     ; 3.661      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[18]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.213     ; 3.661      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[17]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.213     ; 3.661      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[16]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.659      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.195     ; 3.679      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 3.664      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 3.664      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 3.657      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 3.657      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.195     ; 3.679      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.195     ; 3.679      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.202     ; 3.672      ;
; -2.995 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.202     ; 3.672      ;
; -2.994 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.214     ; 3.659      ;
; -2.994 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.214     ; 3.659      ;
; -2.994 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[29]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.214     ; 3.659      ;
; -2.994 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[26]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 3.654      ;
; -2.994 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 3.654      ;
; -2.932 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 3.703      ;
; -2.931 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 3.702      ;
; -2.915 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 3.699      ;
; -2.915 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.103     ; 3.699      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.105     ; 3.695      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.105     ; 3.695      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.703      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.703      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.703      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.703      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.105     ; 3.695      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.105     ; 3.695      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.099     ; 3.701      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.109     ; 3.691      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 3.693      ;
; -2.913 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.703      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 3.698      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.702      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.702      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 3.680      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 3.695      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 3.695      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.702      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.702      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 3.680      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 3.680      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 3.687      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 3.687      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.702      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 3.682      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.115     ; 3.684      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.115     ; 3.684      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.115     ; 3.684      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 3.687      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.112     ; 3.687      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 3.698      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 3.698      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 3.680      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 3.698      ;
; -2.912 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 3.695      ;
; -2.911 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 3.677      ;
; -2.911 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 3.677      ;
; -2.911 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.121     ; 3.677      ;
; -2.911 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 3.682      ;
; -2.911 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[30]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 3.682      ;
; -2.911 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[31]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 3.682      ;
; -2.771 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_28 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.104     ; 3.524      ;
; -2.769 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.528      ;
; -2.769 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.528      ;
; -2.769 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.528      ;
; -2.769 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.528      ;
; -2.769 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.106     ; 3.520      ;
; -2.769 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.106     ; 3.520      ;
; -2.769 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_25 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.100     ; 3.526      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.105     ; 3.520      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.105     ; 3.520      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.527      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.527      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 3.505      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 3.505      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 3.512      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 3.512      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.527      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_16 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 3.507      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_17 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 3.509      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_18 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 3.509      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_19 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.116     ; 3.509      ;
; -2.768 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_20 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.113     ; 3.512      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                 ; To Node                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.424 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 3.111      ;
; 2.424 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 3.111      ;
; 2.425 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.504      ; 3.100      ;
; 2.425 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.504      ; 3.100      ;
; 2.425 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.504      ; 3.100      ;
; 2.425 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.504      ; 3.100      ;
; 2.425 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.504      ; 3.100      ;
; 2.425 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.504      ; 3.100      ;
; 2.426 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_merlin_master_agent:read_master_avalon_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 3.108      ;
; 2.426 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 3.108      ;
; 2.426 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 3.108      ;
; 2.426 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 3.108      ;
; 2.426 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 3.108      ;
; 2.426 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 3.108      ;
; 2.433 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 3.112      ;
; 2.433 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 3.112      ;
; 2.434 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.501      ; 3.106      ;
; 2.434 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.501      ; 3.106      ;
; 2.434 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.501      ; 3.106      ;
; 2.434 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.500      ; 3.105      ;
; 2.434 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.501      ; 3.106      ;
; 2.439 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_0_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.495      ; 3.105      ;
; 2.439 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_2_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.495      ; 3.105      ;
; 2.439 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_1_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.495      ; 3.105      ;
; 2.439 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|empty_dff                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.495      ; 3.105      ;
; 2.439 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|full_dff                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.495      ; 3.105      ;
; 2.452 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[0]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.483      ; 3.106      ;
; 2.452 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[1]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.483      ; 3.106      ;
; 2.452 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[2]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.483      ; 3.106      ;
; 2.452 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[3]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.483      ; 3.106      ;
; 2.453 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[0]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 3.098      ;
; 2.453 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[2]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 3.098      ;
; 2.453 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[3]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 3.098      ;
; 2.453 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[8]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 3.098      ;
; 2.453 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[9]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[1]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[4]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[5]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[6]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[10]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[11]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[12]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.454 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 3.098      ;
; 2.455 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|wr_address      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.492      ; 3.118      ;
; 2.455 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.492      ; 3.118      ;
; 2.455 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.492      ; 3.118      ;
; 2.455 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.492      ; 3.118      ;
; 2.455 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.492      ; 3.118      ;
; 2.455 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.492      ; 3.118      ;
; 2.455 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.492      ; 3.118      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|f_pop                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 3.101      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.484      ; 3.111      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.484      ; 3.111      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 3.101      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 3.101      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 3.101      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 3.101      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 3.094      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 3.094      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 3.094      ;
; 2.456 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 3.094      ;
; 2.457 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.485      ; 3.113      ;
; 2.457 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.485      ; 3.113      ;
; 2.457 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.485      ; 3.113      ;
; 2.458 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.479      ; 3.108      ;
; 2.458 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.479      ; 3.108      ;
; 2.458 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.479      ; 3.108      ;
; 2.459 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.489      ; 3.119      ;
; 2.459 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.489      ; 3.119      ;
; 2.459 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 3.096      ;
; 2.459 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 3.096      ;
; 2.459 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 3.096      ;
; 2.459 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 3.096      ;
; 2.464 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.464      ; 3.099      ;
; 2.464 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.464      ; 3.099      ;
; 2.464 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.457      ; 3.092      ;
; 2.464 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.457      ; 3.092      ;
; 2.465 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.100000000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.476      ; 3.112      ;
; 2.465 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000100                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.476      ; 3.112      ;
; 2.465 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.476      ; 3.112      ;
; 2.465 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.476      ; 3.112      ;
; 2.466 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.480      ; 3.117      ;
; 2.466 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000010                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.480      ; 3.117      ;
; 2.466 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.480      ; 3.117      ;
; 2.466 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.480      ; 3.117      ;
; 2.466 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[2]                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.480      ; 3.117      ;
; 2.466 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 3.109      ;
; 2.466 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 3.109      ;
; 2.466 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.480      ; 3.117      ;
; 2.466 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 3.109      ;
; 2.466 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.480      ; 3.117      ;
; 2.470 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.464      ; 3.105      ;
; 2.470 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.464      ; 3.105      ;
; 2.470 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.464      ; 3.105      ;
; 2.470 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.464      ; 3.105      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                                                                                                                               ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|altsyncram_nh81:FIFOram|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|altsyncram_nh81:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|altsyncram_nh81:FIFOram|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|altsyncram_nh81:FIFOram|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|altsyncram_ph81:FIFOram|ram_block1a0~porta_address_reg0                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|altsyncram_ph81:FIFOram|ram_block1a0~porta_datain_reg0                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|altsyncram_ph81:FIFOram|ram_block1a0~porta_we_reg                                ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|altsyncram_ph81:FIFOram|ram_block1a0~portb_address_reg0                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[0]~reg0                                                                                                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[1]~reg0                                                                                                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[2]~reg0                                                                                                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[6]~reg0                                                                                                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[7]~reg0                                                                                                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_merlin_master_agent:read_master_avalon_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                               ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                               ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                              ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                               ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                               ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                                      ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[0]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[10]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[11]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[12]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[13]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[14]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[15]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[16]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[18]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[1]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[23]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[2]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[3]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[4]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[5]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[6]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[7]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[8]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[9]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                                              ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[0]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[10]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[11]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[12]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[13]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[14]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[15]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[16]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[17]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[18]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[19]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[1]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[20]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[21]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[22]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[23]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[24]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[25]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[26]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[27]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[28]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[29]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[2]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[30]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[31]                                                                                                                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[3]                                                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[4]                                                                                                                                           ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; -1.589 ; -1.503 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.651 ; -1.565 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.651 ; -1.565 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.688 ; -1.602 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.688 ; -1.602 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.678 ; -1.592 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.668 ; -1.582 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.658 ; -1.572 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.678 ; -1.592 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.650 ; -1.564 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.634 ; -1.548 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.646 ; -1.560 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.626 ; -1.540 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.660 ; -1.574 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.633 ; -1.547 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.653 ; -1.567 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.658 ; -1.572 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; -1.628 ; -1.542 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; -1.650 ; -1.564 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; -1.640 ; -1.554 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; -1.650 ; -1.564 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; -1.643 ; -1.557 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; -1.643 ; -1.557 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; -1.684 ; -1.598 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; -1.664 ; -1.578 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; -1.626 ; -1.540 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; -1.596 ; -1.510 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; -1.624 ; -1.538 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; -1.594 ; -1.508 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; -1.592 ; -1.506 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; -1.599 ; -1.513 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; -1.599 ; -1.513 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; -1.589 ; -1.503 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 4.977  ; 5.411  ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 4.977  ; 5.411  ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 3.389  ; 3.661  ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; 4.889  ; 5.214  ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; 2.894  ; 3.191  ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; 3.410  ; 3.770  ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; 2.389  ; 2.682  ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; 2.715  ; 3.014  ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; 3.011  ; 3.310  ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; 3.071  ; 3.376  ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; 4.889  ; 5.214  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.952  ; 1.867  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.915  ; 1.830  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.915  ; 1.830  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.952  ; 1.867  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.952  ; 1.867  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.942  ; 1.857  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.932  ; 1.847  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.922  ; 1.837  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.942  ; 1.857  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.915  ; 1.830  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.897  ; 1.812  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.910  ; 1.825  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.890  ; 1.805  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.925  ; 1.840  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.897  ; 1.812  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.917  ; 1.832  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.922  ; 1.837  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 1.891  ; 1.806  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 1.914  ; 1.829  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 1.904  ; 1.819  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 1.914  ; 1.829  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 1.907  ; 1.822  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 1.907  ; 1.822  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 1.948  ; 1.863  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 1.928  ; 1.843  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 1.890  ; 1.805  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 1.861  ; 1.776  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 1.887  ; 1.802  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 1.858  ; 1.773  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 1.856  ; 1.771  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 1.862  ; 1.777  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 1.862  ; 1.777  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 1.852  ; 1.767  ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -1.693 ; -1.999 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -2.124 ; -2.507 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -1.693 ; -1.999 ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; -1.907 ; -2.189 ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; -2.318 ; -2.605 ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; -2.891 ; -3.232 ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; -1.907 ; -2.189 ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; -2.218 ; -2.507 ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; -2.503 ; -2.790 ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; -2.561 ; -2.854 ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; -3.438 ; -3.800 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 6.963  ; 6.989  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 5.851  ; 5.819  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.863  ; 5.831  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 5.830  ; 5.798  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 5.830  ; 5.798  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.797  ; 5.765  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.797  ; 5.765  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 5.817  ; 5.785  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 5.797  ; 5.765  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 5.782  ; 5.750  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.785  ; 5.753  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 5.825  ; 5.793  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 6.963  ; 6.989  ; Rise       ; CLOCK_50        ;
; DRAM_BA[*]     ; CLOCK_50   ; 5.827  ; 5.795  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[0]    ; CLOCK_50   ; 5.827  ; 5.795  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[1]    ; CLOCK_50   ; 5.807  ; 5.775  ; Rise       ; CLOCK_50        ;
; DRAM_CAS_N     ; CLOCK_50   ; 5.847  ; 5.815  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 5.186  ; 5.297  ; Rise       ; CLOCK_50        ;
; DRAM_CS_N      ; CLOCK_50   ; 5.817  ; 5.785  ; Rise       ; CLOCK_50        ;
; DRAM_DQ[*]     ; CLOCK_50   ; 6.972  ; 6.998  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.800  ; 5.768  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.800  ; 5.768  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.777  ; 5.745  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.777  ; 5.745  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.787  ; 5.755  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.797  ; 5.765  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 5.807  ; 5.775  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 5.787  ; 5.755  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.800  ; 5.768  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.782  ; 5.750  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.775  ; 5.743  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.795  ; 5.763  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.790  ; 5.758  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.802  ; 5.770  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.782  ; 5.750  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.807  ; 5.775  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16]   ; CLOCK_50   ; 5.796  ; 5.764  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17]   ; CLOCK_50   ; 6.972  ; 6.998  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18]   ; CLOCK_50   ; 5.789  ; 5.757  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19]   ; CLOCK_50   ; 5.779  ; 5.747  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20]   ; CLOCK_50   ; 5.792  ; 5.760  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21]   ; CLOCK_50   ; 5.792  ; 5.760  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22]   ; CLOCK_50   ; 5.773  ; 5.741  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23]   ; CLOCK_50   ; 5.793  ; 5.761  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24]   ; CLOCK_50   ; 5.795  ; 5.763  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25]   ; CLOCK_50   ; 5.866  ; 5.834  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26]   ; CLOCK_50   ; 5.792  ; 5.760  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27]   ; CLOCK_50   ; 5.863  ; 5.831  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28]   ; CLOCK_50   ; 5.861  ; 5.829  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29]   ; CLOCK_50   ; 5.827  ; 5.795  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30]   ; CLOCK_50   ; 5.827  ; 5.795  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31]   ; CLOCK_50   ; 5.837  ; 5.805  ; Rise       ; CLOCK_50        ;
; DRAM_RAS_N     ; CLOCK_50   ; 5.855  ; 5.823  ; Rise       ; CLOCK_50        ;
; DRAM_WE_N      ; CLOCK_50   ; 5.855  ; 5.823  ; Rise       ; CLOCK_50        ;
; HEX0[*]        ; CLOCK_50   ; 16.230 ; 16.463 ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 16.037 ; 15.865 ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 15.620 ; 15.479 ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 16.212 ; 15.730 ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 15.558 ; 15.418 ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 16.230 ; 16.463 ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 16.193 ; 16.043 ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 15.307 ; 15.385 ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 16.067 ; 15.616 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 16.067 ; 15.616 ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 14.289 ; 14.207 ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 12.590 ; 12.452 ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 13.056 ; 12.886 ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 14.838 ; 14.461 ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 11.807 ; 11.575 ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 12.017 ; 12.262 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 15.547 ; 15.051 ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 15.194 ; 14.675 ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 15.547 ; 15.051 ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 11.949 ; 11.693 ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 12.715 ; 12.531 ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 11.925 ; 11.700 ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 13.291 ; 13.003 ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 14.003 ; 14.447 ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 15.356 ; 14.930 ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 12.472 ; 12.330 ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 12.337 ; 12.332 ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 15.216 ; 14.914 ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 13.442 ; 13.193 ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 13.003 ; 12.905 ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 15.356 ; 14.930 ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 13.189 ; 13.361 ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 11.688 ; 11.926 ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 10.476 ; 10.311 ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 11.361 ; 11.256 ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 10.062 ; 9.912  ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 9.944  ; 9.829  ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 9.636  ; 9.562  ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 11.296 ; 11.180 ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 11.688 ; 11.926 ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 16.750 ; 16.518 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 16.211 ; 16.031 ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 16.750 ; 16.518 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 15.555 ; 15.469 ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 15.515 ; 15.397 ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 15.013 ; 14.910 ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 16.495 ; 16.371 ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 15.520 ; 15.654 ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 14.810 ; 14.487 ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 14.810 ; 14.487 ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 13.170 ; 12.966 ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 12.372 ; 12.325 ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 12.883 ; 12.597 ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 13.168 ; 12.828 ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 10.540 ; 10.402 ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 10.726 ; 10.867 ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 15.851 ; 15.611 ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 14.499 ; 14.107 ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 13.453 ; 13.356 ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 15.851 ; 15.611 ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 12.414 ; 12.333 ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 13.305 ; 13.085 ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 13.539 ; 13.469 ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 12.312 ; 12.397 ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 14.100 ; 13.691 ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 9.271  ; 9.032  ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 7.730  ; 7.718  ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 14.100 ; 13.691 ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 8.562  ; 8.438  ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 8.893  ; 8.847  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 5.186  ; 5.297  ; Fall       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 5.665  ; 5.634  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 5.733  ; 5.702  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.745  ; 5.714  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 5.711  ; 5.680  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 5.711  ; 5.680  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.679  ; 5.648  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.679  ; 5.648  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 5.699  ; 5.668  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 5.679  ; 5.648  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 5.665  ; 5.634  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.667  ; 5.636  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 5.707  ; 5.676  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 6.845  ; 6.872  ; Rise       ; CLOCK_50        ;
; DRAM_BA[*]     ; CLOCK_50   ; 5.689  ; 5.658  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[0]    ; CLOCK_50   ; 5.709  ; 5.678  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[1]    ; CLOCK_50   ; 5.689  ; 5.658  ; Rise       ; CLOCK_50        ;
; DRAM_CAS_N     ; CLOCK_50   ; 5.729  ; 5.698  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 5.030  ; 5.138  ; Rise       ; CLOCK_50        ;
; DRAM_CS_N      ; CLOCK_50   ; 5.699  ; 5.668  ; Rise       ; CLOCK_50        ;
; DRAM_DQ[*]     ; CLOCK_50   ; 5.655  ; 5.624  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.682  ; 5.651  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.682  ; 5.651  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.659  ; 5.628  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.659  ; 5.628  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.669  ; 5.638  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.679  ; 5.648  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 5.689  ; 5.658  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 5.669  ; 5.638  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.681  ; 5.650  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.665  ; 5.634  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.657  ; 5.626  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.677  ; 5.646  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.671  ; 5.640  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.684  ; 5.653  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.664  ; 5.633  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.689  ; 5.658  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16]   ; CLOCK_50   ; 5.679  ; 5.648  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17]   ; CLOCK_50   ; 6.854  ; 6.881  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18]   ; CLOCK_50   ; 5.671  ; 5.640  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19]   ; CLOCK_50   ; 5.661  ; 5.630  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20]   ; CLOCK_50   ; 5.674  ; 5.643  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21]   ; CLOCK_50   ; 5.674  ; 5.643  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22]   ; CLOCK_50   ; 5.655  ; 5.624  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23]   ; CLOCK_50   ; 5.675  ; 5.644  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24]   ; CLOCK_50   ; 5.677  ; 5.646  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25]   ; CLOCK_50   ; 5.747  ; 5.716  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26]   ; CLOCK_50   ; 5.675  ; 5.644  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27]   ; CLOCK_50   ; 5.745  ; 5.714  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28]   ; CLOCK_50   ; 5.743  ; 5.712  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29]   ; CLOCK_50   ; 5.710  ; 5.679  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30]   ; CLOCK_50   ; 5.710  ; 5.679  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31]   ; CLOCK_50   ; 5.720  ; 5.689  ; Rise       ; CLOCK_50        ;
; DRAM_RAS_N     ; CLOCK_50   ; 5.737  ; 5.706  ; Rise       ; CLOCK_50        ;
; DRAM_WE_N      ; CLOCK_50   ; 5.737  ; 5.706  ; Rise       ; CLOCK_50        ;
; HEX0[*]        ; CLOCK_50   ; 10.634 ; 10.679 ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 11.315 ; 11.179 ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 10.905 ; 10.801 ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 11.523 ; 11.599 ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 10.857 ; 10.753 ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 12.039 ; 11.758 ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 11.572 ; 11.340 ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 10.634 ; 10.679 ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 11.049 ; 10.806 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 15.126 ; 14.632 ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 13.469 ; 13.374 ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 11.763 ; 11.682 ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 12.225 ; 12.010 ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 13.977 ; 13.524 ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 11.049 ; 10.806 ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 11.243 ; 11.463 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 11.184 ; 10.936 ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 14.307 ; 13.810 ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 14.653 ; 14.157 ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 11.207 ; 10.939 ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 11.923 ; 11.707 ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 11.184 ; 10.936 ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 12.530 ; 12.183 ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 13.150 ; 13.609 ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 10.348 ; 10.169 ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 10.523 ; 10.386 ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 10.348 ; 10.169 ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 13.158 ; 12.866 ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 11.454 ; 11.213 ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 11.033 ; 10.938 ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 13.102 ; 12.751 ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 11.019 ; 11.199 ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 8.961  ; 8.864  ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 9.750  ; 9.593  ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 10.645 ; 10.557 ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 9.352  ; 9.212  ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 9.240  ; 9.138  ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 8.961  ; 8.864  ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 10.510 ; 10.345 ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 10.899 ; 11.190 ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 12.684 ; 12.797 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 13.844 ; 13.652 ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 14.369 ; 14.239 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 13.263 ; 13.087 ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 13.174 ; 13.042 ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 12.684 ; 12.797 ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 14.155 ; 13.946 ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 13.141 ; 13.308 ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 9.843  ; 9.700  ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 13.934 ; 13.604 ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 12.396 ; 12.147 ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 11.582 ; 11.504 ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 12.084 ; 11.790 ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 12.352 ; 12.015 ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 9.843  ; 9.700  ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 10.012 ; 10.162 ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 10.344 ; 10.367 ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 12.377 ; 12.070 ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 11.420 ; 11.261 ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 13.808 ; 13.467 ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 10.445 ; 10.367 ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 11.300 ; 11.256 ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 11.525 ; 11.456 ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 10.344 ; 10.428 ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 7.462  ; 7.449  ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 8.942  ; 8.711  ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 7.462  ; 7.449  ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 13.578 ; 13.184 ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 8.256  ; 8.137  ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 8.579  ; 8.533  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 5.030  ; 5.138  ; Fall       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[17]     ; HEX0[0]     ; 18.070 ; 17.965 ; 18.178 ; 17.983 ;
; SW[17]     ; HEX0[1]     ; 17.667 ; 17.576 ; 17.748 ; 17.627 ;
; SW[17]     ; HEX0[2]     ; 18.260 ; 18.202 ; 18.275 ; 18.317 ;
; SW[17]     ; HEX0[3]     ; 17.569 ; 17.519 ; 17.699 ; 17.479 ;
; SW[17]     ; HEX0[4]     ; 18.539 ; 18.564 ; 18.806 ; 18.434 ;
; SW[17]     ; HEX0[5]     ; 18.228 ; 18.121 ; 18.295 ; 18.163 ;
; SW[17]     ; HEX0[6]     ; 17.409 ; 17.450 ; 17.439 ; 17.528 ;
; SW[17]     ; HEX1[0]     ;        ; 17.072 ; 17.895 ;        ;
; SW[17]     ; HEX1[1]     ; 14.766 ;        ;        ; 15.086 ;
; SW[17]     ; HEX1[2]     ; 14.058 ;        ;        ; 14.330 ;
; SW[17]     ; HEX1[3]     ;        ; 14.340 ; 14.873 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 15.916 ; 16.665 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 13.080 ; 13.611 ;        ;
; SW[17]     ; HEX1[6]     ;        ; 12.618 ; 12.917 ;        ;
; SW[17]     ; HEX2[0]     ;        ; 15.366 ; 16.016 ;        ;
; SW[17]     ; HEX2[1]     ; 17.267 ;        ;        ; 17.221 ;
; SW[17]     ; HEX2[2]     ; 13.621 ;        ;        ; 13.795 ;
; SW[17]     ; HEX2[3]     ;        ; 14.313 ; 14.792 ;        ;
; SW[17]     ; HEX2[4]     ;        ; 13.758 ; 14.328 ;        ;
; SW[17]     ; HEX2[5]     ;        ; 12.584 ; 13.087 ;        ;
; SW[17]     ; HEX2[6]     ;        ; 16.907 ; 16.890 ;        ;
; SW[17]     ; HEX3[0]     ; 15.056 ; 14.962 ; 15.331 ; 15.212 ;
; SW[17]     ; HEX3[1]     ; 14.507 ; 14.323 ; 14.835 ; 14.718 ;
; SW[17]     ; HEX3[2]     ; 17.777 ; 17.570 ; 18.116 ; 17.762 ;
; SW[17]     ; HEX3[3]     ; 16.044 ; 15.786 ; 16.267 ; 16.109 ;
; SW[17]     ; HEX3[4]     ; 15.416 ; 15.557 ; 15.890 ; 15.614 ;
; SW[17]     ; HEX3[5]     ; 17.347 ; 17.056 ; 17.742 ; 17.384 ;
; SW[17]     ; HEX3[6]     ; 15.247 ; 15.418 ; 15.575 ; 15.747 ;
; SW[17]     ; HEX4[0]     ; 13.614 ;        ;        ; 13.850 ;
; SW[17]     ; HEX4[1]     ;        ; 14.408 ; 14.883 ;        ;
; SW[17]     ; HEX4[2]     ;        ; 12.940 ; 13.343 ;        ;
; SW[17]     ; HEX4[3]     ;        ; 12.990 ; 13.420 ;        ;
; SW[17]     ; HEX4[4]     ;        ; 12.709 ; 13.136 ;        ;
; SW[17]     ; HEX4[5]     ; 14.193 ;        ;        ; 14.395 ;
; SW[17]     ; HEX4[6]     ;        ; 12.526 ; 12.802 ;        ;
; SW[17]     ; HEX5[0]     ; 18.152 ; 17.972 ; 18.487 ; 18.307 ;
; SW[17]     ; HEX5[1]     ; 18.691 ; 18.538 ; 19.026 ; 18.685 ;
; SW[17]     ; HEX5[2]     ; 17.496 ; 17.410 ; 17.831 ; 17.745 ;
; SW[17]     ; HEX5[3]     ; 17.456 ; 17.338 ; 17.791 ; 17.673 ;
; SW[17]     ; HEX5[4]     ; 16.954 ; 16.853 ; 17.289 ; 17.186 ;
; SW[17]     ; HEX5[5]     ; 18.436 ; 18.312 ; 18.771 ; 18.647 ;
; SW[17]     ; HEX5[6]     ; 17.461 ; 17.595 ; 17.796 ; 17.930 ;
; SW[17]     ; HEX6[0]     ;        ; 16.880 ; 17.563 ;        ;
; SW[17]     ; HEX6[1]     ; 15.621 ;        ;        ; 15.818 ;
; SW[17]     ; HEX6[2]     ; 14.492 ;        ;        ; 14.808 ;
; SW[17]     ; HEX6[3]     ;        ; 12.698 ; 13.188 ;        ;
; SW[17]     ; HEX6[4]     ;        ; 12.887 ; 13.438 ;        ;
; SW[17]     ; HEX6[5]     ;        ; 12.803 ; 13.298 ;        ;
; SW[17]     ; HEX6[6]     ;        ; 13.272 ; 13.527 ;        ;
; SW[17]     ; HEX7[0]     ; 16.489 ; 16.250 ; 16.884 ; 16.578 ;
; SW[17]     ; HEX7[1]     ; 15.512 ; 15.347 ; 15.840 ; 15.741 ;
; SW[17]     ; HEX7[2]     ; 18.020 ; 17.601 ; 18.348 ; 17.996 ;
; SW[17]     ; HEX7[3]     ; 14.479 ; 14.364 ; 14.807 ; 14.718 ;
; SW[17]     ; HEX7[4]     ; 15.331 ; 15.254 ; 15.690 ; 15.582 ;
; SW[17]     ; HEX7[5]     ; 15.605 ; 15.500 ; 15.933 ; 15.854 ;
; SW[17]     ; HEX7[6]     ; 14.343 ; 14.463 ; 14.697 ; 14.791 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[17]     ; HEX0[0]     ; 14.143 ; 13.977 ; 14.433 ; 14.297 ;
; SW[17]     ; HEX0[1]     ; 13.735 ; 13.600 ; 14.023 ; 13.919 ;
; SW[17]     ; HEX0[2]     ; 16.907 ; 14.311 ; 14.641 ; 16.942 ;
; SW[17]     ; HEX0[3]     ; 13.686 ; 13.551 ; 13.975 ; 13.871 ;
; SW[17]     ; HEX0[4]     ; 14.751 ; 17.098 ; 17.373 ; 14.876 ;
; SW[17]     ; HEX0[5]     ; 14.284 ; 16.436 ; 16.924 ; 14.458 ;
; SW[17]     ; HEX0[6]     ; 13.434 ; 13.510 ; 13.752 ; 13.797 ;
; SW[17]     ; HEX1[0]     ;        ; 16.427 ; 17.226 ;        ;
; SW[17]     ; HEX1[1]     ; 14.263 ;        ;        ; 14.579 ;
; SW[17]     ; HEX1[2]     ; 13.536 ;        ;        ; 13.804 ;
; SW[17]     ; HEX1[3]     ;        ; 13.806 ; 14.327 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 15.319 ; 16.048 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 12.596 ; 13.114 ;        ;
; SW[17]     ; HEX1[6]     ;        ; 12.120 ; 12.402 ;        ;
; SW[17]     ; HEX2[0]     ;        ; 14.768 ; 15.398 ;        ;
; SW[17]     ; HEX2[1]     ; 16.614 ;        ;        ; 16.578 ;
; SW[17]     ; HEX2[2]     ; 13.115 ;        ;        ; 13.290 ;
; SW[17]     ; HEX2[3]     ;        ; 13.779 ; 14.248 ;        ;
; SW[17]     ; HEX2[4]     ;        ; 13.246 ; 13.803 ;        ;
; SW[17]     ; HEX2[5]     ;        ; 12.120 ; 12.613 ;        ;
; SW[17]     ; HEX2[6]     ;        ; 16.241 ; 16.215 ;        ;
; SW[17]     ; HEX3[0]     ; 13.908 ; 13.771 ; 14.284 ; 14.152 ;
; SW[17]     ; HEX3[1]     ; 13.413 ; 13.260 ; 13.747 ; 13.624 ;
; SW[17]     ; HEX3[2]     ; 16.543 ; 16.251 ; 16.919 ; 16.632 ;
; SW[17]     ; HEX3[3]     ; 14.839 ; 14.598 ; 15.216 ; 14.980 ;
; SW[17]     ; HEX3[4]     ; 14.418 ; 14.323 ; 14.794 ; 14.704 ;
; SW[17]     ; HEX3[5]     ; 16.180 ; 15.818 ; 16.512 ; 16.181 ;
; SW[17]     ; HEX3[6]     ; 14.084 ; 14.276 ; 14.449 ; 14.611 ;
; SW[17]     ; HEX4[0]     ; 13.109 ;        ;        ; 13.344 ;
; SW[17]     ; HEX4[1]     ;        ; 13.872 ; 14.337 ;        ;
; SW[17]     ; HEX4[2]     ;        ; 12.444 ; 12.826 ;        ;
; SW[17]     ; HEX4[3]     ;        ; 12.511 ; 12.934 ;        ;
; SW[17]     ; HEX4[4]     ;        ; 12.242 ; 12.660 ;        ;
; SW[17]     ; HEX4[5]     ; 13.664 ;        ;        ; 13.868 ;
; SW[17]     ; HEX4[6]     ;        ; 12.035 ; 12.293 ;        ;
; SW[17]     ; HEX5[0]     ; 16.875 ; 16.719 ; 17.234 ; 17.042 ;
; SW[17]     ; HEX5[1]     ; 17.400 ; 17.307 ; 17.759 ; 17.629 ;
; SW[17]     ; HEX5[2]     ; 16.293 ; 16.323 ; 16.653 ; 16.477 ;
; SW[17]     ; HEX5[3]     ; 16.205 ; 16.110 ; 16.564 ; 16.432 ;
; SW[17]     ; HEX5[4]     ; 15.923 ; 15.680 ; 16.074 ; 16.329 ;
; SW[17]     ; HEX5[5]     ; 17.431 ; 17.016 ; 17.545 ; 17.336 ;
; SW[17]     ; HEX5[6]     ; 16.210 ; 16.340 ; 16.531 ; 16.698 ;
; SW[17]     ; HEX6[0]     ;        ; 16.245 ; 16.909 ;        ;
; SW[17]     ; HEX6[1]     ; 15.007 ;        ;        ; 15.186 ;
; SW[17]     ; HEX6[2]     ; 13.997 ;        ;        ; 14.312 ;
; SW[17]     ; HEX6[3]     ;        ; 12.228 ; 12.709 ;        ;
; SW[17]     ; HEX6[4]     ;        ; 12.409 ; 12.947 ;        ;
; SW[17]     ; HEX6[5]     ;        ; 12.330 ; 12.814 ;        ;
; SW[17]     ; HEX6[6]     ;        ; 12.780 ; 13.034 ;        ;
; SW[17]     ; HEX7[0]     ; 15.115 ; 14.812 ; 15.467 ; 15.196 ;
; SW[17]     ; HEX7[1]     ; 14.157 ; 14.007 ; 14.509 ; 14.388 ;
; SW[17]     ; HEX7[2]     ; 16.544 ; 16.185 ; 16.897 ; 16.568 ;
; SW[17]     ; HEX7[3]     ; 13.345 ; 13.235 ; 13.671 ; 13.556 ;
; SW[17]     ; HEX7[4]     ; 14.192 ; 14.081 ; 14.517 ; 14.401 ;
; SW[17]     ; HEX7[5]     ; 14.418 ; 14.317 ; 14.743 ; 14.637 ;
; SW[17]     ; HEX7[6]     ; 13.211 ; 13.327 ; 13.532 ; 13.653 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 5.666 ; 5.597 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 5.684 ; 5.615 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 5.684 ; 5.615 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 5.691 ; 5.622 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 5.691 ; 5.622 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 5.691 ; 5.622 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 5.691 ; 5.622 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 5.691 ; 5.622 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 5.691 ; 5.622 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.684 ; 5.615 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.666 ; 5.597 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.669 ; 5.600 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.669 ; 5.600 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 5.684 ; 5.615 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.676 ; 5.607 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.676 ; 5.607 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 5.691 ; 5.622 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 5.670 ; 5.601 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 6.864 ; 6.848 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 5.673 ; 5.604 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 5.673 ; 5.604 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 5.676 ; 5.607 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 5.676 ; 5.607 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 5.687 ; 5.618 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 5.687 ; 5.618 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 5.669 ; 5.600 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 5.690 ; 5.621 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 5.666 ; 5.597 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 5.687 ; 5.618 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 5.685 ; 5.616 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 5.671 ; 5.602 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 5.671 ; 5.602 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 5.671 ; 5.602 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 5.552 ; 5.483 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 5.569 ; 5.500 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 5.569 ; 5.500 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 5.576 ; 5.507 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 5.576 ; 5.507 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 5.576 ; 5.507 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 5.576 ; 5.507 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 5.576 ; 5.507 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 5.576 ; 5.507 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.568 ; 5.499 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.552 ; 5.483 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.554 ; 5.485 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.554 ; 5.485 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 5.568 ; 5.499 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.561 ; 5.492 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.561 ; 5.492 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 5.576 ; 5.507 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 5.556 ; 5.487 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 6.749 ; 6.733 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 5.558 ; 5.489 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 5.558 ; 5.489 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 5.561 ; 5.492 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 5.561 ; 5.492 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 5.572 ; 5.503 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 5.572 ; 5.503 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 5.554 ; 5.485 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 5.574 ; 5.505 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 5.552 ; 5.483 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 5.572 ; 5.503 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 5.570 ; 5.501 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 5.557 ; 5.488 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 5.557 ; 5.488 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 5.557 ; 5.488 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 5.615     ; 5.684     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 5.633     ; 5.702     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 5.633     ; 5.702     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 5.640     ; 5.709     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 5.640     ; 5.709     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 5.640     ; 5.709     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 5.640     ; 5.709     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 5.640     ; 5.709     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 5.640     ; 5.709     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.633     ; 5.702     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.615     ; 5.684     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.618     ; 5.687     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.618     ; 5.687     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 5.633     ; 5.702     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.625     ; 5.694     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.625     ; 5.694     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 5.640     ; 5.709     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 5.619     ; 5.688     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 6.866     ; 6.882     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 5.622     ; 5.691     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 5.622     ; 5.691     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 5.625     ; 5.694     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 5.625     ; 5.694     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 5.636     ; 5.705     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 5.636     ; 5.705     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 5.618     ; 5.687     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 5.639     ; 5.708     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 5.615     ; 5.684     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 5.636     ; 5.705     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 5.634     ; 5.703     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 5.620     ; 5.689     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 5.620     ; 5.689     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 5.620     ; 5.689     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 5.500     ; 5.569     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 5.517     ; 5.586     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 5.517     ; 5.586     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 5.524     ; 5.593     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 5.524     ; 5.593     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 5.524     ; 5.593     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 5.524     ; 5.593     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 5.524     ; 5.593     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 5.524     ; 5.593     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.516     ; 5.585     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.500     ; 5.569     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.502     ; 5.571     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.502     ; 5.571     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 5.516     ; 5.585     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.509     ; 5.578     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.509     ; 5.578     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 5.524     ; 5.593     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 5.504     ; 5.573     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 6.750     ; 6.766     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 5.506     ; 5.575     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 5.506     ; 5.575     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 5.509     ; 5.578     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 5.509     ; 5.578     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 5.520     ; 5.589     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 5.520     ; 5.589     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 5.502     ; 5.571     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 5.522     ; 5.591     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 5.500     ; 5.569     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 5.520     ; 5.589     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 5.518     ; 5.587     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 5.505     ; 5.574     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 5.505     ; 5.574     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 5.505     ; 5.574     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.670 ; -809.232       ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.095 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -1.301 ; -386.469          ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 1.511 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -636.070                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                         ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.670 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.529      ;
; -2.660 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.518      ;
; -2.585 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.442      ;
; -2.575 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.431      ;
; -2.564 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.424      ;
; -2.550 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.405      ;
; -2.547 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.402      ;
; -2.538 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.393      ;
; -2.532 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.390      ;
; -2.523 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.378      ;
; -2.523 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.385      ;
; -2.504 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.384      ;
; -2.504 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.362      ;
; -2.503 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.363      ;
; -2.494 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.373      ;
; -2.479 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.337      ;
; -2.477 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.357      ;
; -2.475 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.335      ;
; -2.467 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.346      ;
; -2.466 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.325      ;
; -2.465 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.318      ;
; -2.462 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.315      ;
; -2.453 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.306      ;
; -2.447 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.303      ;
; -2.444 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[60] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.306      ;
; -2.440 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[56] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.298      ;
; -2.438 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.291      ;
; -2.438 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.298      ;
; -2.432 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[58] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.292      ;
; -2.419 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.275      ;
; -2.419 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[53] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.279      ;
; -2.418 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.276      ;
; -2.406 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.266      ;
; -2.398 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.279      ;
; -2.390 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.248      ;
; -2.388 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[57] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.246      ;
; -2.384 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.260      ;
; -2.381 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.238      ;
; -2.381 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.257      ;
; -2.375 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.255      ;
; -2.374 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.232      ;
; -2.372 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.248      ;
; -2.371 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.252      ;
; -2.366 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.245      ;
; -2.365 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.244      ;
; -2.364 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.238      ;
; -2.359 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.239      ;
; -2.359 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[60] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.219      ;
; -2.357 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.233      ;
; -2.357 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.233      ;
; -2.357 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.240      ;
; -2.357 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[47] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.219      ;
; -2.355 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[56] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.211      ;
; -2.354 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.230      ;
; -2.354 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.227      ;
; -2.350 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[49] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.210      ;
; -2.349 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.228      ;
; -2.347 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.207      ;
; -2.347 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[58] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.205      ;
; -2.345 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                         ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.205      ;
; -2.345 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.221      ;
; -2.342 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.222      ;
; -2.341 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.220      ;
; -2.339 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.218      ;
; -2.338 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.217      ;
; -2.337 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.218      ;
; -2.335 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[51] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.195      ;
; -2.334 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[53] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.192      ;
; -2.332 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.211      ;
; -2.331 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.209      ;
; -2.330 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.206      ;
; -2.330 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.213      ;
; -2.327 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|f_pop                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.284     ; 2.982      ;
; -2.321 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.179      ;
; -2.319 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.176      ;
; -2.318 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.178      ;
; -2.311 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.190      ;
; -2.310 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.191      ;
; -2.309 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.190      ;
; -2.309 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.165      ;
; -2.303 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[57] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.159      ;
; -2.300 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[59] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.161      ;
; -2.300 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.180      ;
; -2.289 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[55] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.145      ;
; -2.282 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[50] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.163      ;
; -2.279 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.152      ;
; -2.278 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[60] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.161      ;
; -2.274 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[56] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.153      ;
; -2.273 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.147      ;
; -2.273 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.153      ;
; -2.272 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[47] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.132      ;
; -2.269 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[52] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.150      ;
; -2.269 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.141      ;
; -2.266 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[58] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.147      ;
; -2.265 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.145      ;
; -2.265 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[49] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.123      ;
; -2.264 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address  ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 3.144      ;
; -2.263 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[53] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.123      ;
; -2.263 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_1[54] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.136      ;
; -2.262 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entry_0[48] ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.120      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.095 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.252      ; 0.431      ;
; 0.131 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[1]                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[2]                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.251      ; 0.466      ;
; 0.158 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.000000001                                                                                                                        ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.257      ; 0.499      ;
; 0.165 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_0_dff                                                  ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_0_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|wr_address      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|wr_address      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[0]      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                                       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                                        ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[1]      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_2_dff                                                  ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_2_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_1_dff                                                  ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_1_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|full_dff                                                        ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|full_dff                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[0]                                                 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.165 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.307      ;
; 0.166 ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                            ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.307      ;
; 0.166 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.307      ;
; 0.166 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.307      ;
; 0.166 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[4]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[4]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.307      ;
; 0.166 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[3]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[3]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.307      ;
; 0.166 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[2]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[2]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.307      ;
; 0.166 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[1]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[1]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.307      ;
; 0.173 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|control_fixed_location_d1                                                                                             ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|control_fixed_location_d1                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|usedw_is_2_dff                         ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|usedw_is_2_dff                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|rd_ptr_lsb                             ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|rd_ptr_lsb                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.314      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address      ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|rd_address      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; user_logic:user_logic_inst|state[2]                                                                                                                                                                                                   ; user_logic:user_logic_inst|state[2]                                                                                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[2]                                                                                                                               ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[2]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                     ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; LEDG[0]~reg0                                                                                                                                                                                                                          ; LEDG[0]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; LEDG[1]~reg0                                                                                                                                                                                                                          ; LEDG[1]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; LEDG[2]~reg0                                                                                                                                                                                                                          ; LEDG[2]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; LEDG[6]~reg0                                                                                                                                                                                                                          ; LEDG[6]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; LEDG[7]~reg0                                                                                                                                                                                                                          ; LEDG[7]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[0]                        ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|low_addressa[0]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; user_logic:user_logic_inst|wr_data.11011110101011011011111011101111                                                                                                                                                                   ; user_logic:user_logic_inst|wr_data.11011110101011011011111011101111                                                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[3]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[3]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.177 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.319      ;
; 0.178 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                              ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.312      ;
; 0.180 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|rd_ptr_lsb                                                      ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|rd_ptr_lsb                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.314      ;
; 0.180 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.313      ;
; 0.181 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                              ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.315      ;
; 0.182 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.315      ;
; 0.183 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[4]     ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.324      ;
; 0.184 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[3]                       ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.325      ;
; 0.185 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[3] ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.325      ;
; 0.208 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.342      ;
; 0.214 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.356      ;
; 0.220 ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                            ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.376      ;
; 0.221 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.101                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.354      ;
; 0.223 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.001                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.356      ;
; 0.223 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.356      ;
; 0.227 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1]                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.360      ;
; 0.227 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.000                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.360      ;
; 0.228 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[1]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.361      ;
; 0.229 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.362      ;
; 0.231 ; user_logic:user_logic_inst|state[0]                                                                                                                                                                                                   ; user_logic:user_logic_inst|state[2]                                                                                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.364      ;
; 0.233 ; user_logic:user_logic_inst|state[0]                                                                                                                                                                                                   ; LEDG[0]~reg0                                                                                                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.366      ;
; 0.243 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|reads_pending[4]                                                                                                      ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|reads_pending[4]                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.384      ;
; 0.244 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][64]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.377      ;
; 0.244 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][64]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.377      ;
; 0.244 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.064      ; 0.392      ;
; 0.244 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.377      ;
; 0.244 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][81]                                                                                         ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.377      ;
; 0.248 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_cmd[2]                                                                                                                                ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.266      ; 0.598      ;
; 0.250 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_next.111                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.383      ;
; 0.256 ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|length[13]                                                                                                            ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|length[14]                                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.570      ;
; 0.258 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.392      ;
; 0.258 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.392      ;
; 0.258 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.274      ; 0.616      ;
; 0.259 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[0]                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[1]                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.392      ;
; 0.259 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.274      ; 0.617      ;
; 0.260 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                                             ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_state.011                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.393      ;
; 0.262 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.396      ;
; 0.264 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.398      ;
; 0.264 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.398      ;
; 0.265 ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                        ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.399      ;
; 0.267 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.423      ;
; 0.267 ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[1]                          ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.423      ;
; 0.268 ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 0.410      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                 ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[28]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.123     ; 2.116      ;
; -1.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.120     ; 2.119      ;
; -1.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.119     ; 2.120      ;
; -1.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 2.121      ;
; -1.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 2.121      ;
; -1.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 2.121      ;
; -1.301 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 2.121      ;
; -1.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[27]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 2.116      ;
; -1.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 2.116      ;
; -1.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.122     ; 2.116      ;
; -1.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.125     ; 2.113      ;
; -1.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.125     ; 2.113      ;
; -1.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 2.120      ;
; -1.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 2.120      ;
; -1.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 2.114      ;
; -1.300 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.124     ; 2.114      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 2.100      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 2.100      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[29]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.137     ; 2.100      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[26]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.141     ; 2.096      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[24]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.139     ; 2.098      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[21]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.133     ; 2.104      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.133     ; 2.104      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[19]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.135     ; 2.102      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[18]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.135     ; 2.102      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[17]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.135     ; 2.102      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[16]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.138     ; 2.099      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.133     ; 2.104      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.133     ; 2.104      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.139     ; 2.098      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.139     ; 2.098      ;
; -1.299 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.141     ; 2.096      ;
; -1.263 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.124      ;
; -1.262 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.123      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.119      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 2.123      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 2.123      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.124      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.124      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.124      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.124      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 2.123      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 2.122      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.119      ;
; -1.250 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.124      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.119      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.116      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.116      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.117      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.117      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.123      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 2.123      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.116      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.116      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.119      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.119      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.119      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.117      ;
; -1.249 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.114      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 2.099      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 2.101      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 2.099      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 2.101      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 2.101      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.107      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.107      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 2.102      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.105      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.105      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.105      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.107      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.107      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 2.101      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 2.099      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.103      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[30]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.103      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[31]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.103      ;
; -1.248 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.111      ;
; -1.158 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 2.019      ;
; -1.158 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 2.019      ;
; -1.158 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 2.019      ;
; -1.158 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 2.019      ;
; -1.158 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.018      ;
; -1.158 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_25 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.017      ;
; -1.158 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_28 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.014      ;
; -1.157 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.012      ;
; -1.157 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.012      ;
; -1.157 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 2.018      ;
; -1.157 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 2.018      ;
; -1.157 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.011      ;
; -1.157 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.011      ;
; -1.157 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_22 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.014      ;
; -1.157 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_23 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.014      ;
; -1.157 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_27 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.014      ;
; -1.156 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_31 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 1.998      ;
; -1.156 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 1.994      ;
; -1.156 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 1.996      ;
; -1.156 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 1.996      ;
; -1.156 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.002      ;
; -1.156 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.002      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                 ; To Node                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.511 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.259      ; 1.854      ;
; 1.511 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.259      ; 1.854      ;
; 1.511 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.259      ; 1.854      ;
; 1.511 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.259      ; 1.854      ;
; 1.511 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.259      ; 1.854      ;
; 1.511 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.259      ; 1.854      ;
; 1.513 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_merlin_master_agent:read_master_avalon_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.266      ; 1.863      ;
; 1.513 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.266      ; 1.863      ;
; 1.513 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.269      ; 1.866      ;
; 1.513 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.269      ; 1.866      ;
; 1.513 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.266      ; 1.863      ;
; 1.513 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.266      ; 1.863      ;
; 1.513 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.266      ; 1.863      ;
; 1.513 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|low_addressa[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.266      ; 1.863      ;
; 1.517 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_0_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.260      ; 1.861      ;
; 1.517 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_2_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.260      ; 1.861      ;
; 1.517 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|usedw_is_1_dff                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.260      ; 1.861      ;
; 1.517 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|empty_dff                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.260      ; 1.861      ;
; 1.517 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|full_dff                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.260      ; 1.861      ;
; 1.520 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.263      ; 1.867      ;
; 1.520 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.263      ; 1.867      ;
; 1.520 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[25]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.257      ; 1.861      ;
; 1.520 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[26]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.257      ; 1.861      ;
; 1.520 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[27]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.257      ; 1.861      ;
; 1.520 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[28]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.256      ; 1.860      ;
; 1.520 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[29]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.257      ; 1.861      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[0]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 1.853      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[1]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 1.852      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[2]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 1.853      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[3]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 1.853      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[4]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 1.852      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[5]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 1.852      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[6]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 1.852      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[7]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 1.852      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[8]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 1.853      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[9]                                                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 1.853      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[10]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 1.852      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[11]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 1.852      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[12]                                                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 1.852      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.255      ; 1.862      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|f_pop                                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.855      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.255      ; 1.862      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.255      ; 1.862      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.855      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.855      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.855      ;
; 1.523 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.855      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|wr_address      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 1.866      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.844      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.844      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.844      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.844      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_qrb:wr_ptr|counter_reg_bit[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 1.844      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[0]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.254      ; 1.862      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[1]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.254      ; 1.862      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[2]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.254      ; 1.862      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[3]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.254      ; 1.862      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 1.866      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 1.866      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[16]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 1.866      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[18]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 1.866      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[23]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 1.866      ;
; 1.524 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[24]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 1.866      ;
; 1.525 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 1.867      ;
; 1.525 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 1.867      ;
; 1.525 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 1.848      ;
; 1.525 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[17]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 1.848      ;
; 1.525 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[19]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 1.848      ;
; 1.525 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[22]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 1.848      ;
; 1.527 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.255      ; 1.866      ;
; 1.527 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.255      ; 1.866      ;
; 1.527 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.252      ; 1.863      ;
; 1.527 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.252      ; 1.863      ;
; 1.527 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_orb:rd_ptr_msb|counter_reg_bit[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.252      ; 1.863      ;
; 1.528 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 1.853      ;
; 1.528 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 1.853      ;
; 1.529 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.100000000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.861      ;
; 1.529 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000100                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.861      ;
; 1.529 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.861      ;
; 1.529 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.248      ; 1.861      ;
; 1.529 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 1.842      ;
; 1.529 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 1.842      ;
; 1.529 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 1.842      ;
; 1.529 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:read_master|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_pb01:auto_generated|a_dpfifo_0i01:dpfifo|cntr_prb:rd_ptr_msb|counter_reg_bit[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 1.842      ;
; 1.529 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[20]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 1.846      ;
; 1.529 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[21]~_Duplicate_1                                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 1.846      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.251      ; 1.865      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000010                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.251      ; 1.865      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.251      ; 1.865      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.251      ; 1.865      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|rd_valid[2]                                                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.251      ; 1.865      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 1.857      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 1.857      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.251      ; 1.865      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 1.857      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.251      ; 1.865      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 1.861      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 1.861      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 1.861      ;
; 1.530 ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; amm_master_qsys:amm_master_inst|custom_master:write_master|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_5801:auto_generated|a_dpfifo_ce01:dpfifo|cntr_5s7:usedw_counter|counter_reg_bit[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 1.861      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[0]~reg0                                                                                                                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[1]~reg0                                                                                                                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[2]~reg0                                                                                                                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[6]~reg0                                                                                                                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LEDG[7]~reg0                                                                                                                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][64]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][81]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][64]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][81]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][64]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][81]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][64]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][81]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][64]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][81]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][64]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][81]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][64]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[6][81]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][64]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[7][81]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_merlin_master_agent:read_master_avalon_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|ack_refresh_request                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[0]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[10]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[11]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[12]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[13]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[14]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[15]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[16]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[17]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[18]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[19]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[1]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[20]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[21]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[22]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[23]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[2]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[3]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[4]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[5]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[6]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[7]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[8]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_addr[9]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[0]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[10]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[11]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[12]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[13]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[14]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[15]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[16]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[17]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[18]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[19]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[1]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[20]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[21]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[22]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[23]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[24]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[25]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[26]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[27]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[28]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[29]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[2]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[30]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[31]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[3]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[4]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[5]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[6]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[7]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[8]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_data[9]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|active_rnw                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; amm_master_qsys:amm_master_inst|amm_master_qsys_new_sdram_controller_0:new_sdram_controller_0|amm_master_qsys_new_sdram_controller_0_input_efifo_module:the_amm_master_qsys_new_sdram_controller_0_input_efifo_module|entries[1] ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; -1.001 ; -0.626 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.064 ; -0.689 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.064 ; -0.689 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.100 ; -0.725 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.100 ; -0.725 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.090 ; -0.715 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.080 ; -0.705 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.070 ; -0.695 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.090 ; -0.715 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.063 ; -0.688 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.047 ; -0.672 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.059 ; -0.684 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.039 ; -0.664 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.073 ; -0.698 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.045 ; -0.670 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.065 ; -0.690 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.069 ; -0.694 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; -1.040 ; -0.665 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; -1.063 ; -0.688 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; -1.053 ; -0.678 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; -1.063 ; -0.688 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; -1.055 ; -0.680 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; -1.055 ; -0.680 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; -1.096 ; -0.721 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; -1.076 ; -0.701 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; -1.039 ; -0.664 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; -1.008 ; -0.633 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; -1.037 ; -0.662 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; -1.006 ; -0.631 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; -1.005 ; -0.630 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; -1.011 ; -0.636 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; -1.011 ; -0.636 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; -1.001 ; -0.626 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 2.883  ; 3.421  ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 2.883  ; 3.421  ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 1.870  ; 2.574  ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; 2.705  ; 3.478  ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; 1.574  ; 2.331  ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; 1.945  ; 2.779  ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; 1.346  ; 2.067  ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; 1.520  ; 2.270  ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; 1.673  ; 2.451  ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; 1.705  ; 2.495  ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; 2.705  ; 3.478  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.239  ; 0.864  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.202  ; 0.827  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.202  ; 0.827  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.239  ; 0.864  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.239  ; 0.864  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.229  ; 0.854  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.219  ; 0.844  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.209  ; 0.834  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.229  ; 0.854  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.201  ; 0.826  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.184  ; 0.809  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.197  ; 0.822  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.177  ; 0.802  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.211  ; 0.836  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.183  ; 0.808  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.203  ; 0.828  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.208  ; 0.833  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 1.178  ; 0.803  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 1.201  ; 0.826  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 1.191  ; 0.816  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 1.201  ; 0.826  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 1.193  ; 0.818  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 1.193  ; 0.818  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 1.235  ; 0.860  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 1.215  ; 0.840  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 1.177  ; 0.802  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 1.147  ; 0.772  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 1.174  ; 0.799  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 1.145  ; 0.770  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 1.143  ; 0.768  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 1.149  ; 0.774  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 1.149  ; 0.774  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 1.139  ; 0.764  ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -0.955 ; -1.629 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -1.137 ; -1.877 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -0.955 ; -1.629 ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; -1.076 ; -1.781 ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; -1.259 ; -1.997 ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; -1.653 ; -2.466 ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; -1.076 ; -1.781 ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; -1.243 ; -1.974 ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; -1.389 ; -2.149 ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; -1.420 ; -2.191 ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; -1.918 ; -2.763 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+----------------+------------+-------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+--------+------------+-----------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 4.421 ; 4.471  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.569 ; 3.563  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.581 ; 3.575  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.547 ; 3.541  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.547 ; 3.541  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.515 ; 3.509  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.515 ; 3.509  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.534 ; 3.528  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.514 ; 3.508  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.500 ; 3.494  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.503 ; 3.497  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.544 ; 3.538  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.421 ; 4.471  ; Rise       ; CLOCK_50        ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.546 ; 3.540  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.546 ; 3.540  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.525 ; 3.519  ; Rise       ; CLOCK_50        ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.566 ; 3.560  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 3.168 ; 3.417  ; Rise       ; CLOCK_50        ;
; DRAM_CS_N      ; CLOCK_50   ; 3.536 ; 3.530  ; Rise       ; CLOCK_50        ;
; DRAM_DQ[*]     ; CLOCK_50   ; 4.430 ; 4.480  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.518 ; 3.512  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.518 ; 3.512  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.495 ; 3.489  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.495 ; 3.489  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.505 ; 3.499  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.515 ; 3.509  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.525 ; 3.519  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.505 ; 3.499  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.517 ; 3.511  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.500 ; 3.494  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.493 ; 3.487  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.513 ; 3.507  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.507 ; 3.501  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.519 ; 3.513  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.499 ; 3.493  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.524 ; 3.518  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16]   ; CLOCK_50   ; 3.514 ; 3.508  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17]   ; CLOCK_50   ; 4.430 ; 4.480  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18]   ; CLOCK_50   ; 3.507 ; 3.501  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19]   ; CLOCK_50   ; 3.497 ; 3.491  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20]   ; CLOCK_50   ; 3.509 ; 3.503  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21]   ; CLOCK_50   ; 3.509 ; 3.503  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22]   ; CLOCK_50   ; 3.491 ; 3.485  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23]   ; CLOCK_50   ; 3.511 ; 3.505  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24]   ; CLOCK_50   ; 3.513 ; 3.507  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25]   ; CLOCK_50   ; 3.583 ; 3.577  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26]   ; CLOCK_50   ; 3.510 ; 3.504  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27]   ; CLOCK_50   ; 3.581 ; 3.575  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28]   ; CLOCK_50   ; 3.579 ; 3.573  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29]   ; CLOCK_50   ; 3.545 ; 3.539  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30]   ; CLOCK_50   ; 3.545 ; 3.539  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31]   ; CLOCK_50   ; 3.555 ; 3.549  ; Rise       ; CLOCK_50        ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.574 ; 3.568  ; Rise       ; CLOCK_50        ;
; DRAM_WE_N      ; CLOCK_50   ; 3.574 ; 3.568  ; Rise       ; CLOCK_50        ;
; HEX0[*]        ; CLOCK_50   ; 9.794 ; 9.976  ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 9.426 ; 9.574  ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 9.257 ; 9.375  ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 9.285 ; 9.976  ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 9.216 ; 9.329  ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 9.794 ; 9.433  ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 9.540 ; 9.699  ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 9.239 ; 9.124  ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 9.172 ; 9.673  ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 9.172 ; 9.673  ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 8.494 ; 8.958  ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 7.265 ; 7.661  ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 7.587 ; 7.933  ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 8.521 ; 8.896  ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 6.813 ; 7.086  ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 7.398 ; 7.078  ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 8.724 ; 9.348  ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 8.527 ; 9.104  ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 8.724 ; 9.348  ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 6.785 ; 7.112  ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 7.285 ; 7.669  ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 6.781 ; 7.086  ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 7.571 ; 7.962  ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 8.664 ; 8.186  ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 8.687 ; 9.177  ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 7.139 ; 7.338  ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 7.150 ; 7.289  ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 8.687 ; 9.089  ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 7.637 ; 7.883  ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 7.464 ; 7.725  ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 8.678 ; 9.177  ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 7.992 ; 7.669  ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 7.201 ; 6.880  ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 6.007 ; 6.254  ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 6.520 ; 6.880  ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 5.787 ; 6.007  ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 5.761 ; 5.969  ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 5.579 ; 5.793  ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 6.491 ; 6.838  ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 7.201 ; 6.813  ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 9.702 ; 10.047 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 9.487 ; 9.639  ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 9.551 ; 10.047 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 9.192 ; 9.243  ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 9.143 ; 9.249  ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 8.868 ; 8.970  ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 9.702 ; 9.807  ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 9.317 ; 9.234  ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 8.453 ; 8.987  ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 8.453 ; 8.987  ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 7.499 ; 7.947  ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 7.368 ; 7.702  ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 7.350 ; 7.727  ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 7.466 ; 7.849  ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 6.078 ; 6.305  ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 6.534 ; 6.251  ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 9.039 ; 9.426  ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 8.205 ; 8.634  ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 7.685 ; 8.011  ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 9.039 ; 9.426  ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 7.139 ; 7.406  ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 7.481 ; 7.962  ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 7.771 ; 8.145  ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 7.371 ; 7.097  ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 8.005 ; 8.604  ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 5.325 ; 5.555  ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 4.539 ; 4.719  ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 8.005 ; 8.604  ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 4.966 ; 5.156  ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 5.159 ; 5.428  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 3.168 ; 3.417  ; Fall       ; CLOCK_50        ;
+----------------+------------+-------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.432 ; 3.425 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.500 ; 3.493 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.511 ; 3.504 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.478 ; 3.471 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.478 ; 3.471 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.445 ; 3.438 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.445 ; 3.438 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.464 ; 3.457 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.444 ; 3.437 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.432 ; 3.425 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.434 ; 3.427 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.474 ; 3.467 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.352 ; 4.401 ; Rise       ; CLOCK_50        ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.455 ; 3.448 ; Rise       ; CLOCK_50        ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.476 ; 3.469 ; Rise       ; CLOCK_50        ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.455 ; 3.448 ; Rise       ; CLOCK_50        ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.496 ; 3.489 ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 3.074 ; 3.329 ; Rise       ; CLOCK_50        ;
; DRAM_CS_N      ; CLOCK_50   ; 3.466 ; 3.459 ; Rise       ; CLOCK_50        ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.421 ; 3.414 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.449 ; 3.442 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.449 ; 3.442 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.425 ; 3.418 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.425 ; 3.418 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.435 ; 3.428 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.445 ; 3.438 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.455 ; 3.448 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.435 ; 3.428 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.448 ; 3.441 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.432 ; 3.425 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.424 ; 3.417 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.444 ; 3.437 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.438 ; 3.431 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.450 ; 3.443 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.430 ; 3.423 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.454 ; 3.447 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16]   ; CLOCK_50   ; 3.445 ; 3.438 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17]   ; CLOCK_50   ; 4.361 ; 4.410 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18]   ; CLOCK_50   ; 3.438 ; 3.431 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19]   ; CLOCK_50   ; 3.428 ; 3.421 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20]   ; CLOCK_50   ; 3.440 ; 3.433 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21]   ; CLOCK_50   ; 3.440 ; 3.433 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22]   ; CLOCK_50   ; 3.421 ; 3.414 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23]   ; CLOCK_50   ; 3.441 ; 3.434 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24]   ; CLOCK_50   ; 3.444 ; 3.437 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25]   ; CLOCK_50   ; 3.513 ; 3.506 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26]   ; CLOCK_50   ; 3.442 ; 3.435 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27]   ; CLOCK_50   ; 3.511 ; 3.504 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28]   ; CLOCK_50   ; 3.510 ; 3.503 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29]   ; CLOCK_50   ; 3.476 ; 3.469 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30]   ; CLOCK_50   ; 3.476 ; 3.469 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31]   ; CLOCK_50   ; 3.486 ; 3.479 ; Rise       ; CLOCK_50        ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.504 ; 3.497 ; Rise       ; CLOCK_50        ;
; DRAM_WE_N      ; CLOCK_50   ; 3.504 ; 3.497 ; Rise       ; CLOCK_50        ;
; HEX0[*]        ; CLOCK_50   ; 6.198 ; 6.096 ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 6.396 ; 6.542 ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 6.225 ; 6.342 ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 7.052 ; 6.959 ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 6.198 ; 6.309 ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 6.755 ; 7.185 ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 6.495 ; 6.896 ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 6.209 ; 6.096 ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 6.249 ; 6.511 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 8.485 ; 9.020 ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 7.902 ; 8.332 ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 6.757 ; 7.050 ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 6.963 ; 7.326 ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 7.860 ; 8.342 ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 6.249 ; 6.550 ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 6.812 ; 6.511 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 6.289 ; 6.587 ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 8.015 ; 8.591 ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 8.191 ; 8.733 ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 6.365 ; 6.587 ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 6.751 ; 7.139 ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 6.289 ; 6.674 ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 7.043 ; 7.506 ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 8.126 ; 7.640 ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 5.888 ; 6.127 ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 5.973 ; 6.165 ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 5.888 ; 6.127 ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 7.460 ; 7.847 ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 6.452 ; 6.689 ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 6.286 ; 6.538 ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 7.378 ; 7.818 ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 6.684 ; 6.374 ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 5.175 ; 5.382 ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 5.573 ; 5.829 ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 6.092 ; 6.472 ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 5.363 ; 5.597 ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 5.339 ; 5.568 ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 5.175 ; 5.382 ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 6.030 ; 6.348 ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 6.729 ; 6.373 ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 7.432 ; 7.400 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 7.906 ; 8.050 ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 8.224 ; 8.424 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 7.594 ; 7.683 ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 7.573 ; 7.673 ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 7.432 ; 7.400 ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 8.077 ; 8.237 ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 7.739 ; 7.643 ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 5.600 ; 5.784 ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 7.876 ; 8.414 ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 6.987 ; 7.399 ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 6.897 ; 7.169 ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 6.818 ; 7.200 ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 6.924 ; 7.374 ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 5.600 ; 5.880 ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 6.050 ; 5.784 ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 5.965 ; 5.923 ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 6.987 ; 7.359 ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 6.460 ; 6.792 ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 7.753 ; 8.251 ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 5.965 ; 6.221 ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 6.507 ; 6.752 ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 6.571 ; 6.930 ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 6.187 ; 5.923 ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 4.385 ; 4.560 ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 5.141 ; 5.363 ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 4.385 ; 4.560 ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 7.713 ; 8.289 ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 4.794 ; 4.977 ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 4.981 ; 5.240 ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 3.074 ; 3.329 ; Fall       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[17]     ; HEX0[0]     ; 10.153 ; 10.337 ; 11.493 ; 11.624 ;
; SW[17]     ; HEX0[1]     ; 9.990  ; 10.132 ; 11.315 ; 11.438 ;
; SW[17]     ; HEX0[2]     ; 10.576 ; 10.695 ; 11.859 ; 12.040 ;
; SW[17]     ; HEX0[3]     ; 9.927  ; 10.092 ; 11.283 ; 11.344 ;
; SW[17]     ; HEX0[4]     ; 10.488 ; 10.746 ; 11.862 ; 11.948 ;
; SW[17]     ; HEX0[5]     ; 10.265 ; 10.439 ; 11.579 ; 11.749 ;
; SW[17]     ; HEX0[6]     ; 10.000 ; 9.863  ; 11.287 ; 11.190 ;
; SW[17]     ; HEX1[0]     ;        ; 10.451 ; 10.795 ;        ;
; SW[17]     ; HEX1[1]     ; 8.727  ;        ;        ; 9.980  ;
; SW[17]     ; HEX1[2]     ; 8.056  ;        ;        ; 9.301  ;
; SW[17]     ; HEX1[3]     ;        ; 8.686  ; 9.208  ;        ;
; SW[17]     ; HEX1[4]     ;        ; 9.696  ; 10.143 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 7.826  ; 8.461  ;        ;
; SW[17]     ; HEX1[6]     ;        ; 7.246  ; 8.371  ;        ;
; SW[17]     ; HEX2[0]     ;        ; 9.216  ; 9.818  ;        ;
; SW[17]     ; HEX2[1]     ; 9.769  ;        ;        ; 11.193 ;
; SW[17]     ; HEX2[2]     ; 7.765  ;        ;        ; 8.925  ;
; SW[17]     ; HEX2[3]     ;        ; 8.664  ; 9.177  ;        ;
; SW[17]     ; HEX2[4]     ;        ; 8.240  ; 8.878  ;        ;
; SW[17]     ; HEX2[5]     ;        ; 7.463  ; 8.243  ;        ;
; SW[17]     ; HEX2[6]     ;        ; 9.577  ; 10.984 ;        ;
; SW[17]     ; HEX3[0]     ; 8.505  ; 8.712  ; 9.582  ; 9.785  ;
; SW[17]     ; HEX3[1]     ; 8.246  ; 8.529  ; 9.170  ; 9.484  ;
; SW[17]     ; HEX3[2]     ; 10.037 ; 10.484 ; 11.158 ; 11.519 ;
; SW[17]     ; HEX3[3]     ; 9.016  ; 9.241  ; 10.062 ; 10.349 ;
; SW[17]     ; HEX3[4]     ; 8.749  ; 9.116  ; 9.928  ; 10.067 ;
; SW[17]     ; HEX3[5]     ; 9.847  ; 10.273 ; 10.802 ; 11.212 ;
; SW[17]     ; HEX3[6]     ; 9.108  ; 8.794  ; 10.063 ; 9.749  ;
; SW[17]     ; HEX4[0]     ; 7.784  ;        ;        ; 8.965  ;
; SW[17]     ; HEX4[1]     ;        ; 8.650  ; 9.227  ;        ;
; SW[17]     ; HEX4[2]     ;        ; 7.699  ; 8.420  ;        ;
; SW[17]     ; HEX4[3]     ;        ; 7.755  ; 8.444  ;        ;
; SW[17]     ; HEX4[4]     ;        ; 7.565  ; 8.280  ;        ;
; SW[17]     ; HEX4[5]     ; 8.138  ;        ;        ; 9.368  ;
; SW[17]     ; HEX4[6]     ;        ; 7.214  ; 8.314  ;        ;
; SW[17]     ; HEX5[0]     ; 10.610 ; 10.762 ; 11.531 ; 11.683 ;
; SW[17]     ; HEX5[1]     ; 10.784 ; 11.170 ; 11.818 ; 12.091 ;
; SW[17]     ; HEX5[2]     ; 10.315 ; 10.366 ; 11.236 ; 11.287 ;
; SW[17]     ; HEX5[3]     ; 10.266 ; 10.372 ; 11.187 ; 11.293 ;
; SW[17]     ; HEX5[4]     ; 9.991  ; 10.093 ; 10.912 ; 11.014 ;
; SW[17]     ; HEX5[5]     ; 10.825 ; 10.930 ; 11.746 ; 11.851 ;
; SW[17]     ; HEX5[6]     ; 10.440 ; 10.357 ; 11.361 ; 11.278 ;
; SW[17]     ; HEX6[0]     ;        ; 10.348 ; 10.686 ;        ;
; SW[17]     ; HEX6[1]     ; 8.880  ;        ;        ; 10.218 ;
; SW[17]     ; HEX6[2]     ; 8.572  ;        ;        ; 9.788  ;
; SW[17]     ; HEX6[3]     ;        ; 7.545  ; 8.309  ;        ;
; SW[17]     ; HEX6[4]     ;        ; 7.647  ; 8.406  ;        ;
; SW[17]     ; HEX6[5]     ;        ; 7.653  ; 8.312  ;        ;
; SW[17]     ; HEX6[6]     ;        ; 7.624  ; 8.784  ;        ;
; SW[17]     ; HEX7[0]     ; 9.369  ; 9.729  ; 10.324 ; 10.656 ;
; SW[17]     ; HEX7[1]     ; 8.800  ; 9.157  ; 9.755  ; 10.112 ;
; SW[17]     ; HEX7[2]     ; 10.134 ; 10.665 ; 11.058 ; 11.620 ;
; SW[17]     ; HEX7[3]     ; 8.240  ; 8.525  ; 9.195  ; 9.480  ;
; SW[17]     ; HEX7[4]     ; 8.720  ; 9.057  ; 9.675  ; 10.003 ;
; SW[17]     ; HEX7[5]     ; 8.872  ; 9.265  ; 9.827  ; 10.220 ;
; SW[17]     ; HEX7[6]     ; 8.490  ; 8.197  ; 9.445  ; 9.152  ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; SW[17]     ; HEX0[0]     ; 8.001 ; 8.147  ; 9.043  ; 9.208  ;
; SW[17]     ; HEX0[1]     ; 7.830 ; 7.947  ; 8.870  ; 9.007  ;
; SW[17]     ; HEX0[2]     ; 9.827 ; 8.564  ; 9.471  ; 11.190 ;
; SW[17]     ; HEX0[3]     ; 7.803 ; 7.914  ; 8.844  ; 8.975  ;
; SW[17]     ; HEX0[4]     ; 8.360 ; 9.932  ; 10.975 ; 9.604  ;
; SW[17]     ; HEX0[5]     ; 8.100 ; 9.659  ; 10.362 ; 9.315  ;
; SW[17]     ; HEX0[6]     ; 7.814 ; 7.701  ; 8.873  ; 8.741  ;
; SW[17]     ; HEX1[0]     ;       ; 10.057 ; 10.405 ;        ;
; SW[17]     ; HEX1[1]     ; 8.441 ;        ;        ; 9.666  ;
; SW[17]     ; HEX1[2]     ; 7.759 ;        ;        ; 8.973  ;
; SW[17]     ; HEX1[3]     ;       ; 8.364  ; 8.884  ;        ;
; SW[17]     ; HEX1[4]     ;       ; 9.333  ; 9.781  ;        ;
; SW[17]     ; HEX1[5]     ;       ; 7.537  ; 8.165  ;        ;
; SW[17]     ; HEX1[6]     ;       ; 6.968  ; 8.057  ;        ;
; SW[17]     ; HEX2[0]     ;       ; 8.855  ; 9.452  ;        ;
; SW[17]     ; HEX2[1]     ; 9.403 ;        ;        ; 10.789 ;
; SW[17]     ; HEX2[2]     ; 7.479 ;        ;        ; 8.612  ;
; SW[17]     ; HEX2[3]     ;       ; 8.346  ; 8.855  ;        ;
; SW[17]     ; HEX2[4]     ;       ; 7.936  ; 8.568  ;        ;
; SW[17]     ; HEX2[5]     ;       ; 7.191  ; 7.959  ;        ;
; SW[17]     ; HEX2[6]     ;       ; 9.206  ; 10.560 ;        ;
; SW[17]     ; HEX3[0]     ; 7.926 ; 8.118  ; 8.815  ; 9.007  ;
; SW[17]     ; HEX3[1]     ; 7.667 ; 7.900  ; 8.578  ; 8.830  ;
; SW[17]     ; HEX3[2]     ; 9.413 ; 9.800  ; 10.302 ; 10.689 ;
; SW[17]     ; HEX3[3]     ; 8.405 ; 8.642  ; 9.294  ; 9.531  ;
; SW[17]     ; HEX3[4]     ; 8.239 ; 8.491  ; 9.128  ; 9.380  ;
; SW[17]     ; HEX3[5]     ; 9.164 ; 9.591  ; 10.073 ; 10.519 ;
; SW[17]     ; HEX3[6]     ; 8.457 ; 8.160  ; 9.387  ; 9.071  ;
; SW[17]     ; HEX4[0]     ; 7.498 ;        ;        ; 8.651  ;
; SW[17]     ; HEX4[1]     ;       ; 8.330  ; 8.903  ;        ;
; SW[17]     ; HEX4[2]     ;       ; 7.403  ; 8.104  ;        ;
; SW[17]     ; HEX4[3]     ;       ; 7.471  ; 8.152  ;        ;
; SW[17]     ; HEX4[4]     ;       ; 7.289  ; 7.994  ;        ;
; SW[17]     ; HEX4[5]     ; 7.840 ;        ;        ; 9.040  ;
; SW[17]     ; HEX4[6]     ;       ; 6.940  ; 8.004  ;        ;
; SW[17]     ; HEX5[0]     ; 9.661 ; 9.805  ; 10.557 ; 10.696 ;
; SW[17]     ; HEX5[1]     ; 9.979 ; 10.179 ; 10.876 ; 11.071 ;
; SW[17]     ; HEX5[2]     ; 9.349 ; 9.438  ; 10.354 ; 10.329 ;
; SW[17]     ; HEX5[3]     ; 9.328 ; 9.428  ; 10.225 ; 10.320 ;
; SW[17]     ; HEX5[4]     ; 9.262 ; 9.155  ; 9.979  ; 10.175 ;
; SW[17]     ; HEX5[5]     ; 9.832 ; 9.992  ; 10.731 ; 11.032 ;
; SW[17]     ; HEX5[6]     ; 9.494 ; 9.398  ; 10.386 ; 10.295 ;
; SW[17]     ; HEX6[0]     ;       ; 9.961  ; 10.303 ;        ;
; SW[17]     ; HEX6[1]     ; 8.538 ;        ;        ; 9.826  ;
; SW[17]     ; HEX6[2]     ; 8.292 ;        ;        ; 9.480  ;
; SW[17]     ; HEX6[3]     ;       ; 7.269  ; 8.020  ;        ;
; SW[17]     ; HEX6[4]     ;       ; 7.366  ; 8.113  ;        ;
; SW[17]     ; HEX6[5]     ;       ; 7.372  ; 8.023  ;        ;
; SW[17]     ; HEX6[6]     ;       ; 7.343  ; 8.476  ;        ;
; SW[17]     ; HEX7[0]     ; 8.570 ; 8.937  ; 9.450  ; 9.837  ;
; SW[17]     ; HEX7[1]     ; 8.053 ; 8.373  ; 8.933  ; 9.272  ;
; SW[17]     ; HEX7[2]     ; 9.345 ; 9.830  ; 10.225 ; 10.729 ;
; SW[17]     ; HEX7[3]     ; 7.613 ; 7.874  ; 8.515  ; 8.769  ;
; SW[17]     ; HEX7[4]     ; 8.065 ; 8.398  ; 8.967  ; 9.293  ;
; SW[17]     ; HEX7[5]     ; 8.212 ; 8.575  ; 9.114  ; 9.470  ;
; SW[17]     ; HEX7[6]     ; 7.839 ; 7.571  ; 8.734  ; 8.473  ;
+------------+-------------+-------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.435 ; 3.421 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.453 ; 3.439 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.453 ; 3.439 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.460 ; 3.446 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.460 ; 3.446 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.460 ; 3.446 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.460 ; 3.446 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.460 ; 3.446 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.460 ; 3.446 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.452 ; 3.438 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.435 ; 3.421 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.438 ; 3.424 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.438 ; 3.424 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.452 ; 3.438 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.444 ; 3.430 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.444 ; 3.430 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.459 ; 3.445 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 3.439 ; 3.425 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 4.376 ; 4.411 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 3.442 ; 3.428 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 3.442 ; 3.428 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 3.444 ; 3.430 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 3.444 ; 3.430 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 3.456 ; 3.442 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 3.456 ; 3.442 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 3.438 ; 3.424 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 3.458 ; 3.444 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 3.435 ; 3.421 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 3.456 ; 3.442 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 3.454 ; 3.440 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 3.440 ; 3.426 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 3.440 ; 3.426 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 3.440 ; 3.426 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.368 ; 3.354 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.385 ; 3.371 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.385 ; 3.371 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.391 ; 3.377 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.391 ; 3.377 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.391 ; 3.377 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.391 ; 3.377 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.391 ; 3.377 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.391 ; 3.377 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.384 ; 3.370 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.368 ; 3.354 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.370 ; 3.356 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.370 ; 3.356 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.384 ; 3.370 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.376 ; 3.362 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.376 ; 3.362 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.390 ; 3.376 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 3.371 ; 3.357 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 4.308 ; 4.343 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 3.374 ; 3.360 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 3.374 ; 3.360 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 3.376 ; 3.362 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 3.376 ; 3.362 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 3.387 ; 3.373 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 3.387 ; 3.373 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 3.370 ; 3.356 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 3.389 ; 3.375 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 3.368 ; 3.354 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 3.387 ; 3.373 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 3.386 ; 3.372 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 3.372 ; 3.358 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 3.372 ; 3.358 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 3.372 ; 3.358 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.435     ; 3.449     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.453     ; 3.467     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.453     ; 3.467     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.460     ; 3.474     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.460     ; 3.474     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.460     ; 3.474     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.460     ; 3.474     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.460     ; 3.474     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.460     ; 3.474     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.452     ; 3.466     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.435     ; 3.449     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.438     ; 3.452     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.438     ; 3.452     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.452     ; 3.466     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.444     ; 3.458     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.444     ; 3.458     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.459     ; 3.473     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 3.439     ; 3.453     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 4.425     ; 4.390     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 3.442     ; 3.456     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 3.442     ; 3.456     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 3.444     ; 3.458     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 3.444     ; 3.458     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 3.456     ; 3.470     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 3.456     ; 3.470     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 3.438     ; 3.452     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 3.458     ; 3.472     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 3.435     ; 3.449     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 3.456     ; 3.470     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 3.454     ; 3.468     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 3.440     ; 3.454     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 3.440     ; 3.454     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 3.440     ; 3.454     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.367     ; 3.381     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.384     ; 3.398     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.384     ; 3.398     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.390     ; 3.404     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.390     ; 3.404     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.390     ; 3.404     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.390     ; 3.404     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.390     ; 3.404     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.390     ; 3.404     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.383     ; 3.397     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.367     ; 3.381     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.369     ; 3.383     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.369     ; 3.383     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.383     ; 3.397     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.375     ; 3.389     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.375     ; 3.389     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.389     ; 3.403     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 3.370     ; 3.384     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 4.356     ; 4.321     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 3.373     ; 3.387     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 3.373     ; 3.387     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 3.375     ; 3.389     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 3.375     ; 3.389     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 3.386     ; 3.400     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 3.386     ; 3.400     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 3.369     ; 3.383     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 3.388     ; 3.402     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 3.367     ; 3.381     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 3.386     ; 3.400     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 3.385     ; 3.399     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 3.371     ; 3.385     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 3.371     ; 3.385     ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 3.371     ; 3.385     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+-------+-----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+-----------+---------+---------------------+
; Worst-case Slack ; -6.235    ; 0.095 ; -3.388    ; 1.511   ; -3.000              ;
;  CLOCK_50        ; -6.235    ; 0.095 ; -3.388    ; 1.511   ; -3.000              ;
; Design-wide TNS  ; -2233.232 ; 0.0   ; -1078.107 ; 0.0     ; -941.044            ;
;  CLOCK_50        ; -2233.232 ; 0.000 ; -1078.107 ; 0.000   ; -941.044            ;
+------------------+-----------+-------+-----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; -1.001 ; -0.626 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.064 ; -0.689 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.064 ; -0.689 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.100 ; -0.725 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.100 ; -0.725 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.090 ; -0.715 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.080 ; -0.705 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.070 ; -0.695 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.090 ; -0.715 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.063 ; -0.688 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.047 ; -0.672 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.059 ; -0.684 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.039 ; -0.664 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.073 ; -0.698 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.045 ; -0.670 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.065 ; -0.690 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.069 ; -0.694 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; -1.040 ; -0.665 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; -1.063 ; -0.688 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; -1.053 ; -0.678 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; -1.063 ; -0.688 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; -1.055 ; -0.680 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; -1.055 ; -0.680 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; -1.096 ; -0.721 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; -1.076 ; -0.701 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; -1.039 ; -0.664 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; -1.008 ; -0.633 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; -1.037 ; -0.662 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; -1.006 ; -0.631 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; -1.005 ; -0.630 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; -1.011 ; -0.636 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; -1.011 ; -0.636 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; -1.001 ; -0.626 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 5.550  ; 6.039  ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 5.550  ; 6.039  ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 3.788  ; 4.203  ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; 5.393  ; 5.935  ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; 3.212  ; 3.719  ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; 3.759  ; 4.350  ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; 2.667  ; 3.136  ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; 3.019  ; 3.514  ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; 3.326  ; 3.846  ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; 3.392  ; 3.920  ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; 5.393  ; 5.935  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.196  ; 2.093  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.159  ; 2.056  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.159  ; 2.056  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.195  ; 2.092  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.196  ; 2.093  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.186  ; 2.083  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.176  ; 2.073  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.166  ; 2.063  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.185  ; 2.082  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.158  ; 2.055  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.141  ; 2.038  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.153  ; 2.050  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.133  ; 2.030  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.168  ; 2.065  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.139  ; 2.036  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.159  ; 2.056  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.165  ; 2.062  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16] ; CLOCK_50   ; 2.134  ; 2.031  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17] ; CLOCK_50   ; 2.157  ; 2.054  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18] ; CLOCK_50   ; 2.147  ; 2.044  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19] ; CLOCK_50   ; 2.157  ; 2.054  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20] ; CLOCK_50   ; 2.149  ; 2.046  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21] ; CLOCK_50   ; 2.149  ; 2.046  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22] ; CLOCK_50   ; 2.192  ; 2.089  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23] ; CLOCK_50   ; 2.172  ; 2.069  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24] ; CLOCK_50   ; 2.133  ; 2.030  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25] ; CLOCK_50   ; 2.104  ; 2.001  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26] ; CLOCK_50   ; 2.131  ; 2.028  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27] ; CLOCK_50   ; 2.102  ; 1.999  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28] ; CLOCK_50   ; 2.100  ; 1.997  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29] ; CLOCK_50   ; 2.105  ; 2.002  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30] ; CLOCK_50   ; 2.105  ; 2.002  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31] ; CLOCK_50   ; 2.095  ; 1.992  ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -0.955 ; -1.629 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -1.137 ; -1.877 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -0.955 ; -1.629 ; Rise       ; CLOCK_50        ;
; SW[*]        ; CLOCK_50   ; -1.076 ; -1.781 ; Rise       ; CLOCK_50        ;
;  SW[2]       ; CLOCK_50   ; -1.259 ; -1.997 ; Rise       ; CLOCK_50        ;
;  SW[3]       ; CLOCK_50   ; -1.653 ; -2.466 ; Rise       ; CLOCK_50        ;
;  SW[4]       ; CLOCK_50   ; -1.076 ; -1.781 ; Rise       ; CLOCK_50        ;
;  SW[5]       ; CLOCK_50   ; -1.243 ; -1.974 ; Rise       ; CLOCK_50        ;
;  SW[6]       ; CLOCK_50   ; -1.389 ; -2.149 ; Rise       ; CLOCK_50        ;
;  SW[7]       ; CLOCK_50   ; -1.420 ; -2.191 ; Rise       ; CLOCK_50        ;
;  SW[17]      ; CLOCK_50   ; -1.918 ; -2.763 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 7.820  ; 7.868  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 6.539  ; 6.483  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 6.551  ; 6.495  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 6.517  ; 6.461  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 6.517  ; 6.461  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 6.484  ; 6.428  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 6.485  ; 6.429  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 6.504  ; 6.448  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 6.484  ; 6.428  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 6.470  ; 6.414  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 6.472  ; 6.416  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 6.513  ; 6.457  ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 7.820  ; 7.868  ; Rise       ; CLOCK_50        ;
; DRAM_BA[*]     ; CLOCK_50   ; 6.515  ; 6.459  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[0]    ; CLOCK_50   ; 6.515  ; 6.459  ; Rise       ; CLOCK_50        ;
;  DRAM_BA[1]    ; CLOCK_50   ; 6.495  ; 6.439  ; Rise       ; CLOCK_50        ;
; DRAM_CAS_N     ; CLOCK_50   ; 6.535  ; 6.479  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 5.784  ; 5.810  ; Rise       ; CLOCK_50        ;
; DRAM_CS_N      ; CLOCK_50   ; 6.505  ; 6.449  ; Rise       ; CLOCK_50        ;
; DRAM_DQ[*]     ; CLOCK_50   ; 7.828  ; 7.876  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 6.488  ; 6.432  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 6.488  ; 6.432  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 6.464  ; 6.408  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 6.465  ; 6.409  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 6.475  ; 6.419  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 6.485  ; 6.429  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 6.495  ; 6.439  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 6.474  ; 6.418  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 6.487  ; 6.431  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 6.470  ; 6.414  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 6.462  ; 6.406  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 6.482  ; 6.426  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 6.477  ; 6.421  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 6.488  ; 6.432  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 6.468  ; 6.412  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 6.494  ; 6.438  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16]   ; CLOCK_50   ; 6.483  ; 6.427  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17]   ; CLOCK_50   ; 7.828  ; 7.876  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18]   ; CLOCK_50   ; 6.476  ; 6.420  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19]   ; CLOCK_50   ; 6.466  ; 6.410  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20]   ; CLOCK_50   ; 6.478  ; 6.422  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21]   ; CLOCK_50   ; 6.478  ; 6.422  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22]   ; CLOCK_50   ; 6.461  ; 6.405  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23]   ; CLOCK_50   ; 6.481  ; 6.425  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24]   ; CLOCK_50   ; 6.482  ; 6.426  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25]   ; CLOCK_50   ; 6.553  ; 6.497  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26]   ; CLOCK_50   ; 6.480  ; 6.424  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27]   ; CLOCK_50   ; 6.551  ; 6.495  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28]   ; CLOCK_50   ; 6.549  ; 6.493  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29]   ; CLOCK_50   ; 6.514  ; 6.458  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30]   ; CLOCK_50   ; 6.514  ; 6.458  ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31]   ; CLOCK_50   ; 6.524  ; 6.468  ; Rise       ; CLOCK_50        ;
; DRAM_RAS_N     ; CLOCK_50   ; 6.543  ; 6.487  ; Rise       ; CLOCK_50        ;
; DRAM_WE_N      ; CLOCK_50   ; 6.543  ; 6.487  ; Rise       ; CLOCK_50        ;
; HEX0[*]        ; CLOCK_50   ; 17.964 ; 17.972 ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 17.422 ; 17.322 ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 16.973 ; 16.874 ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 17.689 ; 17.583 ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 16.908 ; 16.805 ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 17.964 ; 17.972 ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 17.586 ; 17.512 ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 16.692 ; 16.724 ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 17.593 ; 17.287 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 17.593 ; 17.287 ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 15.662 ; 15.889 ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 13.743 ; 13.876 ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 14.338 ; 14.250 ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 16.269 ; 16.000 ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 12.899 ; 12.887 ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 13.378 ; 13.402 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 16.884 ; 16.753 ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 16.554 ; 16.324 ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 16.884 ; 16.753 ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 13.056 ; 13.039 ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 13.889 ; 13.912 ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 13.046 ; 12.999 ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 14.536 ; 14.411 ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 15.532 ; 15.785 ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 16.728 ; 16.530 ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 13.646 ; 13.625 ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 13.558 ; 13.633 ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 16.621 ; 16.461 ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 14.681 ; 14.599 ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 14.211 ; 14.270 ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 16.728 ; 16.530 ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 14.569 ; 14.574 ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 13.010 ; 13.057 ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 11.505 ; 11.504 ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 12.464 ; 12.548 ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 11.056 ; 11.052 ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 10.940 ; 10.948 ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 10.604 ; 10.661 ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 12.393 ; 12.451 ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 13.010 ; 13.057 ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 18.288 ; 18.272 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 17.706 ; 17.602 ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 18.288 ; 18.272 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 17.057 ; 16.984 ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 16.973 ; 16.890 ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 16.432 ; 16.352 ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 18.064 ; 17.985 ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 17.030 ; 17.117 ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 16.208 ; 16.077 ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 16.208 ; 16.077 ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 14.396 ; 14.466 ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 13.656 ; 13.800 ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 14.119 ; 13.993 ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 14.404 ; 14.249 ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 11.589 ; 11.589 ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 11.955 ; 11.909 ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 17.328 ; 17.267 ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 15.800 ; 15.645 ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 14.683 ; 14.776 ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 17.328 ; 17.267 ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 13.544 ; 13.629 ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 14.511 ; 14.566 ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 14.766 ; 14.879 ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 13.618 ; 13.525 ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 15.348 ; 15.221 ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 10.164 ; 10.059 ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 8.509  ; 8.593  ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 15.348 ; 15.221 ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 9.426  ; 9.396  ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 9.748  ; 9.860  ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 5.784  ; 5.810  ; Fall       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.432 ; 3.425 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.500 ; 3.493 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.511 ; 3.504 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.478 ; 3.471 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.478 ; 3.471 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.445 ; 3.438 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.445 ; 3.438 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.464 ; 3.457 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.444 ; 3.437 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.432 ; 3.425 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.434 ; 3.427 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.474 ; 3.467 ; Rise       ; CLOCK_50        ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.352 ; 4.401 ; Rise       ; CLOCK_50        ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.455 ; 3.448 ; Rise       ; CLOCK_50        ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.476 ; 3.469 ; Rise       ; CLOCK_50        ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.455 ; 3.448 ; Rise       ; CLOCK_50        ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.496 ; 3.489 ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 3.074 ; 3.329 ; Rise       ; CLOCK_50        ;
; DRAM_CS_N      ; CLOCK_50   ; 3.466 ; 3.459 ; Rise       ; CLOCK_50        ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.421 ; 3.414 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.449 ; 3.442 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.449 ; 3.442 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.425 ; 3.418 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.425 ; 3.418 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.435 ; 3.428 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.445 ; 3.438 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.455 ; 3.448 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.435 ; 3.428 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.448 ; 3.441 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.432 ; 3.425 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.424 ; 3.417 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.444 ; 3.437 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.438 ; 3.431 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.450 ; 3.443 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.430 ; 3.423 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.454 ; 3.447 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[16]   ; CLOCK_50   ; 3.445 ; 3.438 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[17]   ; CLOCK_50   ; 4.361 ; 4.410 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[18]   ; CLOCK_50   ; 3.438 ; 3.431 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[19]   ; CLOCK_50   ; 3.428 ; 3.421 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[20]   ; CLOCK_50   ; 3.440 ; 3.433 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[21]   ; CLOCK_50   ; 3.440 ; 3.433 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[22]   ; CLOCK_50   ; 3.421 ; 3.414 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[23]   ; CLOCK_50   ; 3.441 ; 3.434 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[24]   ; CLOCK_50   ; 3.444 ; 3.437 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[25]   ; CLOCK_50   ; 3.513 ; 3.506 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[26]   ; CLOCK_50   ; 3.442 ; 3.435 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[27]   ; CLOCK_50   ; 3.511 ; 3.504 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[28]   ; CLOCK_50   ; 3.510 ; 3.503 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[29]   ; CLOCK_50   ; 3.476 ; 3.469 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[30]   ; CLOCK_50   ; 3.476 ; 3.469 ; Rise       ; CLOCK_50        ;
;  DRAM_DQ[31]   ; CLOCK_50   ; 3.486 ; 3.479 ; Rise       ; CLOCK_50        ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.504 ; 3.497 ; Rise       ; CLOCK_50        ;
; DRAM_WE_N      ; CLOCK_50   ; 3.504 ; 3.497 ; Rise       ; CLOCK_50        ;
; HEX0[*]        ; CLOCK_50   ; 6.198 ; 6.096 ; Rise       ; CLOCK_50        ;
;  HEX0[0]       ; CLOCK_50   ; 6.396 ; 6.542 ; Rise       ; CLOCK_50        ;
;  HEX0[1]       ; CLOCK_50   ; 6.225 ; 6.342 ; Rise       ; CLOCK_50        ;
;  HEX0[2]       ; CLOCK_50   ; 7.052 ; 6.959 ; Rise       ; CLOCK_50        ;
;  HEX0[3]       ; CLOCK_50   ; 6.198 ; 6.309 ; Rise       ; CLOCK_50        ;
;  HEX0[4]       ; CLOCK_50   ; 6.755 ; 7.185 ; Rise       ; CLOCK_50        ;
;  HEX0[5]       ; CLOCK_50   ; 6.495 ; 6.896 ; Rise       ; CLOCK_50        ;
;  HEX0[6]       ; CLOCK_50   ; 6.209 ; 6.096 ; Rise       ; CLOCK_50        ;
; HEX1[*]        ; CLOCK_50   ; 6.249 ; 6.511 ; Rise       ; CLOCK_50        ;
;  HEX1[0]       ; CLOCK_50   ; 8.485 ; 9.020 ; Rise       ; CLOCK_50        ;
;  HEX1[1]       ; CLOCK_50   ; 7.902 ; 8.332 ; Rise       ; CLOCK_50        ;
;  HEX1[2]       ; CLOCK_50   ; 6.757 ; 7.050 ; Rise       ; CLOCK_50        ;
;  HEX1[3]       ; CLOCK_50   ; 6.963 ; 7.326 ; Rise       ; CLOCK_50        ;
;  HEX1[4]       ; CLOCK_50   ; 7.860 ; 8.342 ; Rise       ; CLOCK_50        ;
;  HEX1[5]       ; CLOCK_50   ; 6.249 ; 6.550 ; Rise       ; CLOCK_50        ;
;  HEX1[6]       ; CLOCK_50   ; 6.812 ; 6.511 ; Rise       ; CLOCK_50        ;
; HEX2[*]        ; CLOCK_50   ; 6.289 ; 6.587 ; Rise       ; CLOCK_50        ;
;  HEX2[0]       ; CLOCK_50   ; 8.015 ; 8.591 ; Rise       ; CLOCK_50        ;
;  HEX2[1]       ; CLOCK_50   ; 8.191 ; 8.733 ; Rise       ; CLOCK_50        ;
;  HEX2[2]       ; CLOCK_50   ; 6.365 ; 6.587 ; Rise       ; CLOCK_50        ;
;  HEX2[3]       ; CLOCK_50   ; 6.751 ; 7.139 ; Rise       ; CLOCK_50        ;
;  HEX2[4]       ; CLOCK_50   ; 6.289 ; 6.674 ; Rise       ; CLOCK_50        ;
;  HEX2[5]       ; CLOCK_50   ; 7.043 ; 7.506 ; Rise       ; CLOCK_50        ;
;  HEX2[6]       ; CLOCK_50   ; 8.126 ; 7.640 ; Rise       ; CLOCK_50        ;
; HEX3[*]        ; CLOCK_50   ; 5.888 ; 6.127 ; Rise       ; CLOCK_50        ;
;  HEX3[0]       ; CLOCK_50   ; 5.973 ; 6.165 ; Rise       ; CLOCK_50        ;
;  HEX3[1]       ; CLOCK_50   ; 5.888 ; 6.127 ; Rise       ; CLOCK_50        ;
;  HEX3[2]       ; CLOCK_50   ; 7.460 ; 7.847 ; Rise       ; CLOCK_50        ;
;  HEX3[3]       ; CLOCK_50   ; 6.452 ; 6.689 ; Rise       ; CLOCK_50        ;
;  HEX3[4]       ; CLOCK_50   ; 6.286 ; 6.538 ; Rise       ; CLOCK_50        ;
;  HEX3[5]       ; CLOCK_50   ; 7.378 ; 7.818 ; Rise       ; CLOCK_50        ;
;  HEX3[6]       ; CLOCK_50   ; 6.684 ; 6.374 ; Rise       ; CLOCK_50        ;
; HEX4[*]        ; CLOCK_50   ; 5.175 ; 5.382 ; Rise       ; CLOCK_50        ;
;  HEX4[0]       ; CLOCK_50   ; 5.573 ; 5.829 ; Rise       ; CLOCK_50        ;
;  HEX4[1]       ; CLOCK_50   ; 6.092 ; 6.472 ; Rise       ; CLOCK_50        ;
;  HEX4[2]       ; CLOCK_50   ; 5.363 ; 5.597 ; Rise       ; CLOCK_50        ;
;  HEX4[3]       ; CLOCK_50   ; 5.339 ; 5.568 ; Rise       ; CLOCK_50        ;
;  HEX4[4]       ; CLOCK_50   ; 5.175 ; 5.382 ; Rise       ; CLOCK_50        ;
;  HEX4[5]       ; CLOCK_50   ; 6.030 ; 6.348 ; Rise       ; CLOCK_50        ;
;  HEX4[6]       ; CLOCK_50   ; 6.729 ; 6.373 ; Rise       ; CLOCK_50        ;
; HEX5[*]        ; CLOCK_50   ; 7.432 ; 7.400 ; Rise       ; CLOCK_50        ;
;  HEX5[0]       ; CLOCK_50   ; 7.906 ; 8.050 ; Rise       ; CLOCK_50        ;
;  HEX5[1]       ; CLOCK_50   ; 8.224 ; 8.424 ; Rise       ; CLOCK_50        ;
;  HEX5[2]       ; CLOCK_50   ; 7.594 ; 7.683 ; Rise       ; CLOCK_50        ;
;  HEX5[3]       ; CLOCK_50   ; 7.573 ; 7.673 ; Rise       ; CLOCK_50        ;
;  HEX5[4]       ; CLOCK_50   ; 7.432 ; 7.400 ; Rise       ; CLOCK_50        ;
;  HEX5[5]       ; CLOCK_50   ; 8.077 ; 8.237 ; Rise       ; CLOCK_50        ;
;  HEX5[6]       ; CLOCK_50   ; 7.739 ; 7.643 ; Rise       ; CLOCK_50        ;
; HEX6[*]        ; CLOCK_50   ; 5.600 ; 5.784 ; Rise       ; CLOCK_50        ;
;  HEX6[0]       ; CLOCK_50   ; 7.876 ; 8.414 ; Rise       ; CLOCK_50        ;
;  HEX6[1]       ; CLOCK_50   ; 6.987 ; 7.399 ; Rise       ; CLOCK_50        ;
;  HEX6[2]       ; CLOCK_50   ; 6.897 ; 7.169 ; Rise       ; CLOCK_50        ;
;  HEX6[3]       ; CLOCK_50   ; 6.818 ; 7.200 ; Rise       ; CLOCK_50        ;
;  HEX6[4]       ; CLOCK_50   ; 6.924 ; 7.374 ; Rise       ; CLOCK_50        ;
;  HEX6[5]       ; CLOCK_50   ; 5.600 ; 5.880 ; Rise       ; CLOCK_50        ;
;  HEX6[6]       ; CLOCK_50   ; 6.050 ; 5.784 ; Rise       ; CLOCK_50        ;
; HEX7[*]        ; CLOCK_50   ; 5.965 ; 5.923 ; Rise       ; CLOCK_50        ;
;  HEX7[0]       ; CLOCK_50   ; 6.987 ; 7.359 ; Rise       ; CLOCK_50        ;
;  HEX7[1]       ; CLOCK_50   ; 6.460 ; 6.792 ; Rise       ; CLOCK_50        ;
;  HEX7[2]       ; CLOCK_50   ; 7.753 ; 8.251 ; Rise       ; CLOCK_50        ;
;  HEX7[3]       ; CLOCK_50   ; 5.965 ; 6.221 ; Rise       ; CLOCK_50        ;
;  HEX7[4]       ; CLOCK_50   ; 6.507 ; 6.752 ; Rise       ; CLOCK_50        ;
;  HEX7[5]       ; CLOCK_50   ; 6.571 ; 6.930 ; Rise       ; CLOCK_50        ;
;  HEX7[6]       ; CLOCK_50   ; 6.187 ; 5.923 ; Rise       ; CLOCK_50        ;
; LEDG[*]        ; CLOCK_50   ; 4.385 ; 4.560 ; Rise       ; CLOCK_50        ;
;  LEDG[0]       ; CLOCK_50   ; 5.141 ; 5.363 ; Rise       ; CLOCK_50        ;
;  LEDG[1]       ; CLOCK_50   ; 4.385 ; 4.560 ; Rise       ; CLOCK_50        ;
;  LEDG[2]       ; CLOCK_50   ; 7.713 ; 8.289 ; Rise       ; CLOCK_50        ;
;  LEDG[6]       ; CLOCK_50   ; 4.794 ; 4.977 ; Rise       ; CLOCK_50        ;
;  LEDG[7]       ; CLOCK_50   ; 4.981 ; 5.240 ; Rise       ; CLOCK_50        ;
; DRAM_CLK       ; CLOCK_50   ; 3.074 ; 3.329 ; Fall       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[17]     ; HEX0[0]     ; 19.723 ; 19.694 ; 20.311 ; 20.179 ;
; SW[17]     ; HEX0[1]     ; 19.287 ; 19.236 ; 19.845 ; 19.764 ;
; SW[17]     ; HEX0[2]     ; 20.004 ; 20.016 ; 20.488 ; 20.613 ;
; SW[17]     ; HEX0[3]     ; 19.179 ; 19.176 ; 19.797 ; 19.600 ;
; SW[17]     ; HEX0[4]     ; 20.222 ; 20.343 ; 20.985 ; 20.669 ;
; SW[17]     ; HEX0[5]     ; 19.887 ; 19.850 ; 20.427 ; 20.370 ;
; SW[17]     ; HEX0[6]     ; 19.064 ; 19.055 ; 19.561 ; 19.614 ;
; SW[17]     ; HEX1[0]     ;        ; 18.914 ; 19.794 ;        ;
; SW[17]     ; HEX1[1]     ; 16.230 ;        ;        ; 17.039 ;
; SW[17]     ; HEX1[2]     ; 15.394 ;        ;        ; 16.126 ;
; SW[17]     ; HEX1[3]     ;        ; 15.876 ; 16.536 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 17.626 ; 18.468 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 14.499 ; 15.152 ;        ;
; SW[17]     ; HEX1[6]     ;        ; 13.857 ; 14.558 ;        ;
; SW[17]     ; HEX2[0]     ;        ; 16.999 ; 17.791 ;        ;
; SW[17]     ; HEX2[1]     ; 18.827 ;        ;        ; 19.324 ;
; SW[17]     ; HEX2[2]     ; 14.908 ;        ;        ; 15.547 ;
; SW[17]     ; HEX2[3]     ;        ; 15.870 ; 16.420 ;        ;
; SW[17]     ; HEX2[4]     ;        ; 15.247 ; 15.930 ;        ;
; SW[17]     ; HEX2[5]     ;        ; 13.919 ; 14.631 ;        ;
; SW[17]     ; HEX2[6]     ;        ; 18.460 ; 18.958 ;        ;
; SW[17]     ; HEX3[0]     ; 16.451 ; 16.476 ; 17.117 ; 17.122 ;
; SW[17]     ; HEX3[1]     ; 15.871 ; 15.873 ; 16.510 ; 16.583 ;
; SW[17]     ; HEX3[2]     ; 19.397 ; 19.346 ; 20.140 ; 19.920 ;
; SW[17]     ; HEX3[3]     ; 17.505 ; 17.410 ; 18.115 ; 18.133 ;
; SW[17]     ; HEX3[4]     ; 16.829 ; 17.146 ; 17.713 ; 17.569 ;
; SW[17]     ; HEX3[5]     ; 18.968 ; 18.843 ; 19.678 ; 19.482 ;
; SW[17]     ; HEX3[6]     ; 16.839 ; 16.845 ; 17.519 ; 17.524 ;
; SW[17]     ; HEX4[0]     ; 14.914 ;        ;        ; 15.605 ;
; SW[17]     ; HEX4[1]     ;        ; 15.968 ; 16.548 ;        ;
; SW[17]     ; HEX4[2]     ;        ; 14.314 ; 14.916 ;        ;
; SW[17]     ; HEX4[3]     ;        ; 14.385 ; 14.975 ;        ;
; SW[17]     ; HEX4[4]     ;        ; 14.078 ; 14.667 ;        ;
; SW[17]     ; HEX4[5]     ; 15.541 ;        ;        ; 16.187 ;
; SW[17]     ; HEX4[6]     ;        ; 13.748 ; 14.426 ;        ;
; SW[17]     ; HEX5[0]     ; 19.782 ; 19.678 ; 20.405 ; 20.301 ;
; SW[17]     ; HEX5[1]     ; 20.364 ; 20.323 ; 20.987 ; 20.966 ;
; SW[17]     ; HEX5[2]     ; 19.084 ; 19.060 ; 19.751 ; 19.683 ;
; SW[17]     ; HEX5[3]     ; 19.049 ; 18.966 ; 19.672 ; 19.589 ;
; SW[17]     ; HEX5[4]     ; 18.508 ; 18.435 ; 19.131 ; 19.046 ;
; SW[17]     ; HEX5[5]     ; 20.093 ; 20.061 ; 20.758 ; 20.684 ;
; SW[17]     ; HEX5[6]     ; 19.106 ; 19.193 ; 19.729 ; 19.816 ;
; SW[17]     ; HEX6[0]     ;        ; 18.696 ; 19.432 ;        ;
; SW[17]     ; HEX6[1]     ; 17.068 ;        ;        ; 17.808 ;
; SW[17]     ; HEX6[2]     ; 15.940 ;        ;        ; 16.730 ;
; SW[17]     ; HEX6[3]     ;        ; 14.038 ; 14.755 ;        ;
; SW[17]     ; HEX6[4]     ;        ; 14.260 ; 15.008 ;        ;
; SW[17]     ; HEX6[5]     ;        ; 14.188 ; 14.815 ;        ;
; SW[17]     ; HEX6[6]     ;        ; 14.543 ; 15.229 ;        ;
; SW[17]     ; HEX7[0]     ; 18.038 ; 17.956 ; 18.749 ; 18.596 ;
; SW[17]     ; HEX7[1]     ; 16.958 ; 17.014 ; 17.632 ; 17.725 ;
; SW[17]     ; HEX7[2]     ; 19.639 ; 19.505 ; 20.279 ; 20.216 ;
; SW[17]     ; HEX7[3]     ; 15.832 ; 15.880 ; 16.493 ; 16.578 ;
; SW[17]     ; HEX7[4]     ; 16.761 ; 16.877 ; 17.460 ; 17.517 ;
; SW[17]     ; HEX7[5]     ; 17.054 ; 17.129 ; 17.715 ; 17.828 ;
; SW[17]     ; HEX7[6]     ; 15.870 ; 15.815 ; 16.567 ; 16.474 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; SW[17]     ; HEX0[0]     ; 8.001 ; 8.147  ; 9.043  ; 9.208  ;
; SW[17]     ; HEX0[1]     ; 7.830 ; 7.947  ; 8.870  ; 9.007  ;
; SW[17]     ; HEX0[2]     ; 9.827 ; 8.564  ; 9.471  ; 11.190 ;
; SW[17]     ; HEX0[3]     ; 7.803 ; 7.914  ; 8.844  ; 8.975  ;
; SW[17]     ; HEX0[4]     ; 8.360 ; 9.932  ; 10.975 ; 9.604  ;
; SW[17]     ; HEX0[5]     ; 8.100 ; 9.659  ; 10.362 ; 9.315  ;
; SW[17]     ; HEX0[6]     ; 7.814 ; 7.701  ; 8.873  ; 8.741  ;
; SW[17]     ; HEX1[0]     ;       ; 10.057 ; 10.405 ;        ;
; SW[17]     ; HEX1[1]     ; 8.441 ;        ;        ; 9.666  ;
; SW[17]     ; HEX1[2]     ; 7.759 ;        ;        ; 8.973  ;
; SW[17]     ; HEX1[3]     ;       ; 8.364  ; 8.884  ;        ;
; SW[17]     ; HEX1[4]     ;       ; 9.333  ; 9.781  ;        ;
; SW[17]     ; HEX1[5]     ;       ; 7.537  ; 8.165  ;        ;
; SW[17]     ; HEX1[6]     ;       ; 6.968  ; 8.057  ;        ;
; SW[17]     ; HEX2[0]     ;       ; 8.855  ; 9.452  ;        ;
; SW[17]     ; HEX2[1]     ; 9.403 ;        ;        ; 10.789 ;
; SW[17]     ; HEX2[2]     ; 7.479 ;        ;        ; 8.612  ;
; SW[17]     ; HEX2[3]     ;       ; 8.346  ; 8.855  ;        ;
; SW[17]     ; HEX2[4]     ;       ; 7.936  ; 8.568  ;        ;
; SW[17]     ; HEX2[5]     ;       ; 7.191  ; 7.959  ;        ;
; SW[17]     ; HEX2[6]     ;       ; 9.206  ; 10.560 ;        ;
; SW[17]     ; HEX3[0]     ; 7.926 ; 8.118  ; 8.815  ; 9.007  ;
; SW[17]     ; HEX3[1]     ; 7.667 ; 7.900  ; 8.578  ; 8.830  ;
; SW[17]     ; HEX3[2]     ; 9.413 ; 9.800  ; 10.302 ; 10.689 ;
; SW[17]     ; HEX3[3]     ; 8.405 ; 8.642  ; 9.294  ; 9.531  ;
; SW[17]     ; HEX3[4]     ; 8.239 ; 8.491  ; 9.128  ; 9.380  ;
; SW[17]     ; HEX3[5]     ; 9.164 ; 9.591  ; 10.073 ; 10.519 ;
; SW[17]     ; HEX3[6]     ; 8.457 ; 8.160  ; 9.387  ; 9.071  ;
; SW[17]     ; HEX4[0]     ; 7.498 ;        ;        ; 8.651  ;
; SW[17]     ; HEX4[1]     ;       ; 8.330  ; 8.903  ;        ;
; SW[17]     ; HEX4[2]     ;       ; 7.403  ; 8.104  ;        ;
; SW[17]     ; HEX4[3]     ;       ; 7.471  ; 8.152  ;        ;
; SW[17]     ; HEX4[4]     ;       ; 7.289  ; 7.994  ;        ;
; SW[17]     ; HEX4[5]     ; 7.840 ;        ;        ; 9.040  ;
; SW[17]     ; HEX4[6]     ;       ; 6.940  ; 8.004  ;        ;
; SW[17]     ; HEX5[0]     ; 9.661 ; 9.805  ; 10.557 ; 10.696 ;
; SW[17]     ; HEX5[1]     ; 9.979 ; 10.179 ; 10.876 ; 11.071 ;
; SW[17]     ; HEX5[2]     ; 9.349 ; 9.438  ; 10.354 ; 10.329 ;
; SW[17]     ; HEX5[3]     ; 9.328 ; 9.428  ; 10.225 ; 10.320 ;
; SW[17]     ; HEX5[4]     ; 9.262 ; 9.155  ; 9.979  ; 10.175 ;
; SW[17]     ; HEX5[5]     ; 9.832 ; 9.992  ; 10.731 ; 11.032 ;
; SW[17]     ; HEX5[6]     ; 9.494 ; 9.398  ; 10.386 ; 10.295 ;
; SW[17]     ; HEX6[0]     ;       ; 9.961  ; 10.303 ;        ;
; SW[17]     ; HEX6[1]     ; 8.538 ;        ;        ; 9.826  ;
; SW[17]     ; HEX6[2]     ; 8.292 ;        ;        ; 9.480  ;
; SW[17]     ; HEX6[3]     ;       ; 7.269  ; 8.020  ;        ;
; SW[17]     ; HEX6[4]     ;       ; 7.366  ; 8.113  ;        ;
; SW[17]     ; HEX6[5]     ;       ; 7.372  ; 8.023  ;        ;
; SW[17]     ; HEX6[6]     ;       ; 7.343  ; 8.476  ;        ;
; SW[17]     ; HEX7[0]     ; 8.570 ; 8.937  ; 9.450  ; 9.837  ;
; SW[17]     ; HEX7[1]     ; 8.053 ; 8.373  ; 8.933  ; 9.272  ;
; SW[17]     ; HEX7[2]     ; 9.345 ; 9.830  ; 10.225 ; 10.729 ;
; SW[17]     ; HEX7[3]     ; 7.613 ; 7.874  ; 8.515  ; 8.769  ;
; SW[17]     ; HEX7[4]     ; 8.065 ; 8.398  ; 8.967  ; 9.293  ;
; SW[17]     ; HEX7[5]     ; 8.212 ; 8.575  ; 9.114  ; 9.470  ;
; SW[17]     ; HEX7[6]     ; 7.839 ; 7.571  ; 8.734  ; 8.473  ;
+------------+-------------+-------+--------+--------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX4[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX5[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; SW[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[10]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[11]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[12]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[13]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[14]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[15]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[16]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[17]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[18]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[19]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[20]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[21]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[22]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[23]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[24]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[25]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[26]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[27]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[28]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[29]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[30]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[31]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQM[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQM[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX4[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX4[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX4[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX4[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX4[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX4[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX4[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX5[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX5[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX5[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX5[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX5[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX5[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX5[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX6[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX6[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX6[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX6[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX6[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX6[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX6[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX7[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX7[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX7[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX7[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX7[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX7[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX7[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX6[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX4[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX5[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX6[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX6[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX7[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_DQ[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 34064    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 34064    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 385      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 385      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 42    ; 42   ;
; Unconstrained Input Port Paths  ; 159   ; 159  ;
; Unconstrained Output Ports      ; 112   ; 112  ;
; Unconstrained Output Port Paths ; 396   ; 396  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Nov 12 14:23:14 2014
Info: Command: quartus_sta master_example -c master_example
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "onchip_ver_qsys" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME Qsys -entity onchip_ver_qsys -qip onchip_ver_qsys/synthesis/onchip_ver_qsys.qip -library onchip_ver_qsys was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0sp1 -entity onchip_ver_qsys -qip onchip_ver_qsys/synthesis/onchip_ver_qsys.qip -library onchip_ver_qsys was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity onchip_ver_qsys -qip onchip_ver_qsys/synthesis/onchip_ver_qsys.qip -library onchip_ver_qsys was ignored
    Warning (20014): Assignment for entity set_global_assignment -name SLD_INFO "QSYS_NAME onchip_ver_qsys HAS_SOPCINFO 1 GENERATION_ID 1415225807" -entity onchip_ver_qsys -qip onchip_ver_qsys/synthesis/onchip_ver_qsys.qip -library onchip_ver_qsys was ignored
Warning (20013): Ignored assignments for entity "onchip_ver_qsys_onchip_memory2_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_onchip_memory2 -entity onchip_ver_qsys_onchip_memory2_0 -qip onchip_ver_qsys/synthesis/onchip_ver_qsys.qip -library onchip_ver_qsys was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity onchip_ver_qsys_onchip_memory2_0 -qip onchip_ver_qsys/synthesis/onchip_ver_qsys.qip -library onchip_ver_qsys was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity onchip_ver_qsys_onchip_memory2_0 -qip onchip_ver_qsys/synthesis/onchip_ver_qsys.qip -library onchip_ver_qsys was ignored
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'amm_master_qsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'onchip_ver_qsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.235     -2233.232 CLOCK_50 
Info (332146): Worst-case hold slack is 0.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.226         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -3.388
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.388     -1078.107 CLOCK_50 
Info (332146): Worst-case removal slack is 2.723
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.723         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -941.044 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.582
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.582     -1989.083 CLOCK_50 
Info (332146): Worst-case hold slack is 0.207
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.207         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -2.998
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.998      -940.363 CLOCK_50 
Info (332146): Worst-case removal slack is 2.424
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.424         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -940.692 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.670
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.670      -809.232 CLOCK_50 
Info (332146): Worst-case hold slack is 0.095
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.095         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.301
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.301      -386.469 CLOCK_50 
Info (332146): Worst-case removal slack is 1.511
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.511         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -636.070 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 467 megabytes
    Info: Processing ended: Wed Nov 12 14:23:22 2014
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


