TimeQuest Timing Analyzer report for cpu
Sun Sep 13 13:49:02 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; cpu                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 173.1 MHz ; 173.1 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.777 ; -329.544           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.434 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.201 ; -144.492                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.777 ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; vga_char_test:inst|D_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.004     ; 5.774      ;
; -4.718 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.092     ; 5.627      ;
; -4.718 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.092     ; 5.627      ;
; -4.718 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.092     ; 5.627      ;
; -4.661 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.569      ;
; -4.661 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.569      ;
; -4.661 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.569      ;
; -4.631 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.539      ;
; -4.631 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.539      ;
; -4.631 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.539      ;
; -4.577 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.485      ;
; -4.577 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.485      ;
; -4.577 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.485      ;
; -4.543 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.450      ;
; -4.543 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.450      ;
; -4.543 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.450      ;
; -4.539 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.446      ;
; -4.539 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.446      ;
; -4.539 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.446      ;
; -4.534 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.442      ;
; -4.534 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.442      ;
; -4.534 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.442      ;
; -4.520 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.427      ;
; -4.520 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.427      ;
; -4.520 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.427      ;
; -4.490 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.410      ;
; -4.490 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.397      ;
; -4.490 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.397      ;
; -4.490 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.397      ;
; -4.489 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.396      ;
; -4.489 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.396      ;
; -4.489 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.396      ;
; -4.482 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.403      ;
; -4.471 ; vga_verilog_test:inst13|x[0]                                                                                     ; vga_verilog_test:inst13|data_in[0] ; CLK          ; CLK         ; 1.000        ; 0.396      ; 5.868      ;
; -4.471 ; vga_verilog_test:inst13|x[0]                                                                                     ; vga_verilog_test:inst13|data_in[1] ; CLK          ; CLK         ; 1.000        ; 0.396      ; 5.868      ;
; -4.471 ; vga_verilog_test:inst13|x[0]                                                                                     ; vga_verilog_test:inst13|data_in[2] ; CLK          ; CLK         ; 1.000        ; 0.396      ; 5.868      ;
; -4.470 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 5.856      ;
; -4.456 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|oe         ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.379      ;
; -4.454 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.375      ;
; -4.452 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 5.837      ;
; -4.451 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.092     ; 5.360      ;
; -4.451 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.092     ; 5.360      ;
; -4.451 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.092     ; 5.360      ;
; -4.446 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.368      ;
; -4.428 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 5.813      ;
; -4.428 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 5.813      ;
; -4.428 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 5.813      ;
; -4.428 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 5.813      ;
; -4.428 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 5.813      ;
; -4.428 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 5.813      ;
; -4.428 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.336      ;
; -4.428 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.336      ;
; -4.428 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.336      ;
; -4.412 ; vga_verilog_test:inst13|y[7]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.319      ;
; -4.412 ; vga_verilog_test:inst13|y[7]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.319      ;
; -4.412 ; vga_verilog_test:inst13|y[7]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.319      ;
; -4.402 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.308      ;
; -4.402 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.308      ;
; -4.402 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.308      ;
; -4.399 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.783      ;
; -4.399 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.783      ;
; -4.399 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.783      ;
; -4.399 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.783      ;
; -4.399 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.783      ;
; -4.399 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.783      ;
; -4.399 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.783      ;
; -4.398 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 5.784      ;
; -4.398 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.304      ;
; -4.398 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.304      ;
; -4.398 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.304      ;
; -4.395 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.779      ;
; -4.395 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.779      ;
; -4.395 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.779      ;
; -4.395 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.779      ;
; -4.395 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.779      ;
; -4.395 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.779      ;
; -4.395 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.383      ; 5.779      ;
; -4.393 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.300      ;
; -4.393 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.300      ;
; -4.393 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.300      ;
; -4.390 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 5.776      ;
; -4.390 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 5.776      ;
; -4.390 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 5.776      ;
; -4.390 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 5.776      ;
; -4.390 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.385      ; 5.776      ;
; -4.383 ; vga_verilog_test:inst13|y[0]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.290      ;
; -4.383 ; vga_verilog_test:inst13|y[0]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.290      ;
; -4.383 ; vga_verilog_test:inst13|y[0]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.094     ; 5.290      ;
; -4.368 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.276      ;
; -4.368 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.276      ;
; -4.368 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.093     ; 5.276      ;
; -4.360 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.384      ; 5.745      ;
; -4.348 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.254      ;
; -4.348 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.254      ;
; -4.348 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.254      ;
; -4.346 ; vga_verilog_test:inst13|x[10]                                                                                    ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.265      ;
; -4.344 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.264      ;
; -4.338 ; vga_verilog_test:inst13|x[10]                                                                                    ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.258      ;
; -4.336 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.257      ;
; -4.319 ; vga_verilog_test:inst13|timer[1]                                                                                 ; vga_verilog_test:inst13|timer[12]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.239      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                     ;
+-------+--------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; vga_char_test:inst|D_SDRAM[1]        ; vga_char_test:inst|D_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; vga_verilog_test:inst13|A_SDRAM[10]  ; vga_verilog_test:inst13|A_SDRAM[10]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; vga_verilog_test:inst13|oe           ; vga_verilog_test:inst13|oe                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_verilog_test:inst13|state.0001   ; vga_verilog_test:inst13|state.0001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_verilog_test:inst13|state.0000   ; vga_verilog_test:inst13|state.0000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; vga_char_test:inst|A_SDRAM[10]       ; vga_char_test:inst|A_SDRAM[10]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_verilog_test:inst13|data_out[15] ; vga_verilog_test:inst13|data_out[15]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_char_test:inst|mx_en_char        ; vga_char_test:inst|mx_en_char                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_char_test:inst|char_write_y[2]   ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_char_test:inst|char_start        ; vga_char_test:inst|char_start                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_char_test:inst|state.000         ; vga_char_test:inst|state.000                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_char_test:inst|char_write_y[1]   ; vga_char_test:inst|char_write_y[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_verilog_test:inst13|state.1001   ; vga_verilog_test:inst13|state.1001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|state.1110                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_verilog_test:inst13|y[1]         ; vga_verilog_test:inst13|y[1]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.541 ; vga_verilog_test:inst13|state.0111   ; vga_verilog_test:inst13|state.1000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.833      ;
; 0.544 ; vga_char_test:inst|state.001         ; vga_char_test:inst|A_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.836      ;
; 0.544 ; vga_char_test:inst|state.001         ; vga_char_test:inst|A_SDRAM[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.836      ;
; 0.544 ; vga_char_test:inst|state.001         ; vga_char_test:inst|state.010                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.836      ;
; 0.544 ; vga_verilog_test:inst13|state.0110   ; vga_verilog_test:inst13|state.0111                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.836      ;
; 0.562 ; vga_char_test:inst|state.010         ; vga_char_test:inst|state.011                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.854      ;
; 0.638 ; vga_char_test:inst|char_write_y[2]   ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.482      ; 1.374      ;
; 0.671 ; vga_char_test:inst|char_write_y[0]   ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.482      ; 1.407      ;
; 0.695 ; vga_char_test:inst|char_write_y[1]   ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.482      ; 1.431      ;
; 0.709 ; vga_verilog_test:inst13|state.1100   ; vga_verilog_test:inst13|state.1101                                                                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.002      ;
; 0.712 ; vga_verilog_test:inst13|state.1101   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.611      ; 1.535      ;
; 0.722 ; vga_verilog_test:inst13|state.0101   ; vga_verilog_test:inst13|state.0110                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.014      ;
; 0.728 ; vga_char_test:inst|char_write_y[2]   ; vga_char_test:inst|A_SDRAM[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.021      ;
; 0.756 ; vga_verilog_test:inst13|state.1001   ; vga_verilog_test:inst13|data_out[15]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.051      ;
; 0.761 ; vga_verilog_test:inst13|timer[3]     ; vga_verilog_test:inst13|timer[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; vga_verilog_test:inst13|timer[5]     ; vga_verilog_test:inst13|timer[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; vga_verilog_test:inst13|timer[11]    ; vga_verilog_test:inst13|timer[11]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; vga_verilog_test:inst13|timer[2]     ; vga_verilog_test:inst13|timer[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; vga_verilog_test:inst13|timer[7]     ; vga_verilog_test:inst13|timer[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; vga_verilog_test:inst13|timer[9]     ; vga_verilog_test:inst13|timer[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; vga_verilog_test:inst13|timer[13]    ; vga_verilog_test:inst13|timer[13]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; vga_verilog_test:inst13|timer[6]     ; vga_verilog_test:inst13|timer[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; vga_verilog_test:inst13|timer[4]     ; vga_verilog_test:inst13|timer[4]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; vga_verilog_test:inst13|timer[12]    ; vga_verilog_test:inst13|timer[12]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; vga_verilog_test:inst13|timer[8]     ; vga_verilog_test:inst13|timer[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; vga_verilog_test:inst13|timer[10]    ; vga_verilog_test:inst13|timer[10]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.769 ; vga_verilog_test:inst13|timer[1]     ; vga_verilog_test:inst13|timer[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.062      ;
; 0.775 ; vga_char_test:inst|char_write_y[1]   ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.067      ;
; 0.781 ; vga_char_test:inst|char_write_y[0]   ; vga_char_test:inst|char_write_y[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.073      ;
; 0.783 ; vga_char_test:inst|char_write_y[0]   ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.075      ;
; 0.797 ; vga_char_test:inst|state.010         ; vga_char_test:inst|A_SDRAM[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.089      ;
; 0.818 ; vga_verilog_test:inst13|timer[0]     ; vga_verilog_test:inst13|timer[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.111      ;
; 0.819 ; vga_char_test:inst|state.010         ; vga_char_test:inst|A_SDRAM[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.111      ;
; 0.820 ; vga_char_test:inst|state.010         ; vga_char_test:inst|A_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.112      ;
; 0.824 ; vga_verilog_test:inst13|state.0000   ; vga_verilog_test:inst13|state.0001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.117      ;
; 0.830 ; vga_char_test:inst|state.000         ; vga_char_test:inst|A_SDRAM[10]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.122      ;
; 0.838 ; vga_char_test:inst|state.000         ; vga_char_test:inst|mx_en_char                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.130      ;
; 0.869 ; vga_char_test:inst|state.000         ; vga_char_test:inst|SDRAM_CMD[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.161      ;
; 0.876 ; vga_char_test:inst|state.000         ; vga_char_test:inst|SDRAM_CMD[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.168      ;
; 0.889 ; vga_char_test:inst|state.000         ; vga_char_test:inst|state.001                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.182      ;
; 0.898 ; vga_char_test:inst|state.010         ; vga_char_test:inst|D_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.577      ; 1.687      ;
; 0.910 ; vga_verilog_test:inst13|y[9]         ; vga_verilog_test:inst13|A_SDRAM[9]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.613      ; 1.735      ;
; 0.915 ; vga_char_test:inst|state.001         ; vga_char_test:inst|SDRAM_CMD[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.206      ;
; 0.942 ; vga_char_test:inst|state.010         ; vga_char_test:inst|SDRAM_CMD[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.237      ;
; 0.945 ; vga_verilog_test:inst13|y[4]         ; vga_verilog_test:inst13|y[4]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.237      ;
; 0.969 ; vga_verilog_test:inst13|y[7]         ; vga_verilog_test:inst13|y[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.261      ;
; 0.972 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[8]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.263      ;
; 0.989 ; vga_verilog_test:inst13|state.0001   ; vga_verilog_test:inst13|state.0010                                                                               ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.279      ;
; 0.996 ; vga_verilog_test:inst13|y[9]         ; vga_verilog_test:inst13|y[9]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.288      ;
; 1.003 ; vga_verilog_test:inst13|y[3]         ; vga_verilog_test:inst13|y[3]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.295      ;
; 1.004 ; vga_verilog_test:inst13|y[5]         ; vga_verilog_test:inst13|A_SDRAM[5]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.575      ; 1.791      ;
; 1.006 ; vga_verilog_test:inst13|state.1100   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.611      ; 1.829      ;
; 1.025 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[10]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.317      ;
; 1.033 ; vga_verilog_test:inst13|state.0100   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.611      ; 1.856      ;
; 1.049 ; vga_verilog_test:inst13|state.1000   ; vga_verilog_test:inst13|state.1001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.338      ;
; 1.053 ; vga_verilog_test:inst13|B_SDRAM[0]   ; vga_verilog_test:inst13|B_SDRAM[0]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.365      ;
; 1.057 ; vga_char_test:inst|state.011         ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.348      ;
; 1.057 ; vga_char_test:inst|state.011         ; vga_char_test:inst|char_write_y[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.348      ;
; 1.059 ; vga_verilog_test:inst13|state.0111   ; vga_verilog_test:inst13|B_SDRAM[0]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.572      ; 1.843      ;
; 1.078 ; vga_verilog_test:inst13|state.0000   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.611      ; 1.901      ;
; 1.083 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[6]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.374      ;
; 1.083 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.374      ;
; 1.083 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[5]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.374      ;
; 1.102 ; vga_char_test:inst|state.010         ; vga_char_test:inst|state.010                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.394      ;
; 1.116 ; vga_verilog_test:inst13|timer[3]     ; vga_verilog_test:inst13|timer[4]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; vga_verilog_test:inst13|timer[5]     ; vga_verilog_test:inst13|timer[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; vga_char_test:inst|char_write_y[0]   ; vga_char_test:inst|A_SDRAM[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; vga_verilog_test:inst13|timer[11]    ; vga_verilog_test:inst13|timer[12]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; vga_verilog_test:inst13|timer[7]     ; vga_verilog_test:inst13|timer[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; vga_verilog_test:inst13|timer[9]     ; vga_verilog_test:inst13|timer[10]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.123 ; vga_verilog_test:inst13|timer[1]     ; vga_verilog_test:inst13|timer[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.416      ;
; 1.125 ; vga_verilog_test:inst13|timer[2]     ; vga_verilog_test:inst13|timer[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; vga_verilog_test:inst13|timer[6]     ; vga_verilog_test:inst13|timer[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; vga_verilog_test:inst13|timer[4]     ; vga_verilog_test:inst13|timer[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; vga_verilog_test:inst13|timer[10]    ; vga_verilog_test:inst13|timer[11]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; vga_verilog_test:inst13|timer[12]    ; vga_verilog_test:inst13|timer[13]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; vga_verilog_test:inst13|timer[8]     ; vga_verilog_test:inst13|timer[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.134 ; vga_verilog_test:inst13|timer[2]     ; vga_verilog_test:inst13|timer[4]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; vga_verilog_test:inst13|timer[6]     ; vga_verilog_test:inst13|timer[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; vga_verilog_test:inst13|timer[4]     ; vga_verilog_test:inst13|timer[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; vga_verilog_test:inst13|timer[10]    ; vga_verilog_test:inst13|timer[12]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; vga_verilog_test:inst13|timer[8]     ; vga_verilog_test:inst13|timer[10]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.153 ; vga_char_test:inst|state.010         ; vga_char_test:inst|SDRAM_CMD[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.444      ;
; 1.156 ; vga_verilog_test:inst13|timer[0]     ; vga_verilog_test:inst13|timer[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.449      ;
; 1.165 ; vga_verilog_test:inst13|timer[0]     ; vga_verilog_test:inst13|timer[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.458      ;
+-------+--------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[0]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[10]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[1]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[2]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|D_SDRAM[1]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_start                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_y[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_y[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_y[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|mx_en_char                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|state.000                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|state.001                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|state.010                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|state.011                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[10]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[3]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[4]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[5]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[6]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[7]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[8]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[9]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|B_SDRAM[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|B_SDRAM[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|data_in[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|data_in[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|data_in[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|data_out[15]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|oe                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0000                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0001                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0010                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0011                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0100                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0101                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0110                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0111                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1000                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1001                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1010                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1011                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1100                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1101                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1110                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[10]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[11]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[12]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[13]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[5]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[6]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[7]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[8]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[9]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[10]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[4]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[5]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[6]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[7]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[8]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[9]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[4]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[5]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[6]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[7]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[8]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[9]                                                                                     ;
; 0.164  ; 0.399        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[9]                                                                               ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[10]                                                                              ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[5]                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; D_SDRAM[*]  ; CLK        ; 2.502 ; 2.770 ; Rise       ; CLK             ;
;  D_SDRAM[0] ; CLK        ; 2.075 ; 2.325 ; Rise       ; CLK             ;
;  D_SDRAM[1] ; CLK        ; 2.484 ; 2.748 ; Rise       ; CLK             ;
;  D_SDRAM[2] ; CLK        ; 2.502 ; 2.770 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; D_SDRAM[*]  ; CLK        ; -1.592 ; -1.829 ; Rise       ; CLK             ;
;  D_SDRAM[0] ; CLK        ; -1.592 ; -1.829 ; Rise       ; CLK             ;
;  D_SDRAM[1] ; CLK        ; -1.985 ; -2.235 ; Rise       ; CLK             ;
;  D_SDRAM[2] ; CLK        ; -2.002 ; -2.256 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A_SDRAM[*]   ; CLK        ; 11.201 ; 11.086 ; Rise       ; CLK             ;
;  A_SDRAM[0]  ; CLK        ; 9.431  ; 9.187  ; Rise       ; CLK             ;
;  A_SDRAM[1]  ; CLK        ; 9.367  ; 9.074  ; Rise       ; CLK             ;
;  A_SDRAM[2]  ; CLK        ; 10.554 ; 10.457 ; Rise       ; CLK             ;
;  A_SDRAM[3]  ; CLK        ; 9.267  ; 9.124  ; Rise       ; CLK             ;
;  A_SDRAM[4]  ; CLK        ; 9.363  ; 9.226  ; Rise       ; CLK             ;
;  A_SDRAM[5]  ; CLK        ; 10.154 ; 9.890  ; Rise       ; CLK             ;
;  A_SDRAM[6]  ; CLK        ; 9.478  ; 9.348  ; Rise       ; CLK             ;
;  A_SDRAM[7]  ; CLK        ; 11.201 ; 11.086 ; Rise       ; CLK             ;
;  A_SDRAM[8]  ; CLK        ; 9.092  ; 8.936  ; Rise       ; CLK             ;
;  A_SDRAM[9]  ; CLK        ; 9.590  ; 9.540  ; Rise       ; CLK             ;
;  A_SDRAM[10] ; CLK        ; 9.502  ; 9.306  ; Rise       ; CLK             ;
; BLUE         ; CLK        ; 12.593 ; 12.098 ; Rise       ; CLK             ;
; B_SDRAM[*]   ; CLK        ; 9.628  ; 9.468  ; Rise       ; CLK             ;
;  B_SDRAM[0]  ; CLK        ; 9.235  ; 9.121  ; Rise       ; CLK             ;
;  B_SDRAM[1]  ; CLK        ; 9.628  ; 9.468  ; Rise       ; CLK             ;
; CASn_SDRAM   ; CLK        ; 9.883  ; 9.758  ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 5.422  ; 5.600  ; Rise       ; CLK             ;
; CSn_SDRAM    ; CLK        ; 10.117 ; 9.811  ; Rise       ; CLK             ;
; D_SDRAM[*]   ; CLK        ; 11.529 ; 11.653 ; Rise       ; CLK             ;
;  D_SDRAM[0]  ; CLK        ; 9.811  ; 9.968  ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 9.774  ; 9.657  ; Rise       ; CLK             ;
;  D_SDRAM[2]  ; CLK        ; 11.240 ; 11.309 ; Rise       ; CLK             ;
;  D_SDRAM[3]  ; CLK        ; 9.334  ; 9.499  ; Rise       ; CLK             ;
;  D_SDRAM[4]  ; CLK        ; 9.334  ; 9.499  ; Rise       ; CLK             ;
;  D_SDRAM[5]  ; CLK        ; 9.719  ; 9.912  ; Rise       ; CLK             ;
;  D_SDRAM[6]  ; CLK        ; 10.004 ; 10.244 ; Rise       ; CLK             ;
;  D_SDRAM[7]  ; CLK        ; 10.004 ; 10.244 ; Rise       ; CLK             ;
;  D_SDRAM[8]  ; CLK        ; 10.965 ; 11.320 ; Rise       ; CLK             ;
;  D_SDRAM[9]  ; CLK        ; 10.743 ; 11.111 ; Rise       ; CLK             ;
;  D_SDRAM[10] ; CLK        ; 10.743 ; 11.111 ; Rise       ; CLK             ;
;  D_SDRAM[11] ; CLK        ; 10.494 ; 10.828 ; Rise       ; CLK             ;
;  D_SDRAM[12] ; CLK        ; 9.617  ; 9.815  ; Rise       ; CLK             ;
;  D_SDRAM[13] ; CLK        ; 9.940  ; 10.171 ; Rise       ; CLK             ;
;  D_SDRAM[14] ; CLK        ; 11.529 ; 11.653 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 9.853  ; 9.719  ; Rise       ; CLK             ;
; GREEN        ; CLK        ; 14.044 ; 13.672 ; Rise       ; CLK             ;
; H_SYNC       ; CLK        ; 10.934 ; 10.971 ; Rise       ; CLK             ;
; RASn_SDRAM   ; CLK        ; 9.908  ; 9.755  ; Rise       ; CLK             ;
; RED          ; CLK        ; 12.460 ; 12.090 ; Rise       ; CLK             ;
; V_SYNC       ; CLK        ; 10.369 ; 10.569 ; Rise       ; CLK             ;
; WEn_SDRAM    ; CLK        ; 9.659  ; 9.566  ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 5.422  ; 5.600  ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A_SDRAM[*]   ; CLK        ; 8.174  ; 7.968  ; Rise       ; CLK             ;
;  A_SDRAM[0]  ; CLK        ; 8.456  ; 8.218  ; Rise       ; CLK             ;
;  A_SDRAM[1]  ; CLK        ; 8.837  ; 8.569  ; Rise       ; CLK             ;
;  A_SDRAM[2]  ; CLK        ; 9.001  ; 8.965  ; Rise       ; CLK             ;
;  A_SDRAM[3]  ; CLK        ; 8.878  ; 8.602  ; Rise       ; CLK             ;
;  A_SDRAM[4]  ; CLK        ; 8.993  ; 8.725  ; Rise       ; CLK             ;
;  A_SDRAM[5]  ; CLK        ; 9.549  ; 9.362  ; Rise       ; CLK             ;
;  A_SDRAM[6]  ; CLK        ; 8.685  ; 8.459  ; Rise       ; CLK             ;
;  A_SDRAM[7]  ; CLK        ; 10.819 ; 10.640 ; Rise       ; CLK             ;
;  A_SDRAM[8]  ; CLK        ; 8.687  ; 8.520  ; Rise       ; CLK             ;
;  A_SDRAM[9]  ; CLK        ; 8.622  ; 8.468  ; Rise       ; CLK             ;
;  A_SDRAM[10] ; CLK        ; 8.174  ; 7.968  ; Rise       ; CLK             ;
; BLUE         ; CLK        ; 8.575  ; 8.280  ; Rise       ; CLK             ;
; B_SDRAM[*]   ; CLK        ; 8.202  ; 8.033  ; Rise       ; CLK             ;
;  B_SDRAM[0]  ; CLK        ; 8.202  ; 8.033  ; Rise       ; CLK             ;
;  B_SDRAM[1]  ; CLK        ; 8.592  ; 8.366  ; Rise       ; CLK             ;
; CASn_SDRAM   ; CLK        ; 8.008  ; 7.841  ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 5.258  ; 5.429  ; Rise       ; CLK             ;
; CSn_SDRAM    ; CLK        ; 9.017  ; 8.773  ; Rise       ; CLK             ;
; D_SDRAM[*]   ; CLK        ; 8.185  ; 8.315  ; Rise       ; CLK             ;
;  D_SDRAM[0]  ; CLK        ; 8.647  ; 8.768  ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 8.747  ; 8.573  ; Rise       ; CLK             ;
;  D_SDRAM[2]  ; CLK        ; 10.077 ; 10.111 ; Rise       ; CLK             ;
;  D_SDRAM[3]  ; CLK        ; 8.185  ; 8.315  ; Rise       ; CLK             ;
;  D_SDRAM[4]  ; CLK        ; 8.185  ; 8.315  ; Rise       ; CLK             ;
;  D_SDRAM[5]  ; CLK        ; 8.555  ; 8.712  ; Rise       ; CLK             ;
;  D_SDRAM[6]  ; CLK        ; 8.834  ; 9.036  ; Rise       ; CLK             ;
;  D_SDRAM[7]  ; CLK        ; 8.834  ; 9.036  ; Rise       ; CLK             ;
;  D_SDRAM[8]  ; CLK        ; 9.756  ; 10.069 ; Rise       ; CLK             ;
;  D_SDRAM[9]  ; CLK        ; 9.543  ; 9.868  ; Rise       ; CLK             ;
;  D_SDRAM[10] ; CLK        ; 9.543  ; 9.868  ; Rise       ; CLK             ;
;  D_SDRAM[11] ; CLK        ; 9.304  ; 9.596  ; Rise       ; CLK             ;
;  D_SDRAM[12] ; CLK        ; 8.462  ; 8.624  ; Rise       ; CLK             ;
;  D_SDRAM[13] ; CLK        ; 8.772  ; 8.966  ; Rise       ; CLK             ;
;  D_SDRAM[14] ; CLK        ; 10.359 ; 10.447 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 8.522  ; 8.400  ; Rise       ; CLK             ;
; GREEN        ; CLK        ; 10.025 ; 9.853  ; Rise       ; CLK             ;
; H_SYNC       ; CLK        ; 8.541  ; 8.735  ; Rise       ; CLK             ;
; RASn_SDRAM   ; CLK        ; 8.690  ; 8.514  ; Rise       ; CLK             ;
; RED          ; CLK        ; 8.450  ; 8.276  ; Rise       ; CLK             ;
; V_SYNC       ; CLK        ; 8.963  ; 9.094  ; Rise       ; CLK             ;
; WEn_SDRAM    ; CLK        ; 8.238  ; 8.001  ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 5.258  ; 5.429  ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 10.010 ; 9.933  ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 10.010 ; 9.933  ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 10.312 ; 10.198 ; Rise       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 8.823 ; 8.746 ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 8.823 ; 8.746 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 9.074 ; 8.960 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 9.798     ; 9.875     ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 9.798     ; 9.875     ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 10.023    ; 10.137    ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 8.647     ; 8.724     ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 8.647     ; 8.724     ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 8.822     ; 8.936     ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 183.62 MHz ; 183.62 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.446 ; -302.682          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.201 ; -144.492                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.446 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.365      ;
; -4.446 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.365      ;
; -4.446 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.365      ;
; -4.315 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.233      ;
; -4.315 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.233      ;
; -4.315 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.233      ;
; -4.308 ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; vga_char_test:inst|D_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; 0.022      ; 5.332      ;
; -4.245 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.163      ;
; -4.245 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.163      ;
; -4.245 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.163      ;
; -4.222 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.140      ;
; -4.222 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.140      ;
; -4.222 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.140      ;
; -4.220 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.138      ;
; -4.220 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.138      ;
; -4.220 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.138      ;
; -4.215 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.133      ;
; -4.215 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.133      ;
; -4.215 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.133      ;
; -4.185 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.103      ;
; -4.185 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.103      ;
; -4.185 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.103      ;
; -4.179 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.098      ;
; -4.179 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.098      ;
; -4.179 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.098      ;
; -4.161 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.079      ;
; -4.161 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.079      ;
; -4.161 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.079      ;
; -4.151 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.069      ;
; -4.151 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.069      ;
; -4.151 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.069      ;
; -4.114 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.031      ;
; -4.114 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.031      ;
; -4.114 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.031      ;
; -4.110 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 5.478      ;
; -4.096 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.025      ;
; -4.096 ; vga_verilog_test:inst13|y[7]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.014      ;
; -4.096 ; vga_verilog_test:inst13|y[7]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.014      ;
; -4.096 ; vga_verilog_test:inst13|y[7]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.014      ;
; -4.093 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.023      ;
; -4.091 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.008      ;
; -4.091 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.008      ;
; -4.091 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.008      ;
; -4.089 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.006      ;
; -4.089 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.006      ;
; -4.089 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.006      ;
; -4.084 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.001      ;
; -4.084 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.001      ;
; -4.084 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.001      ;
; -4.079 ; vga_verilog_test:inst13|x[0]                                                                                     ; vga_verilog_test:inst13|data_in[0] ; CLK          ; CLK         ; 1.000        ; 0.380      ; 5.461      ;
; -4.079 ; vga_verilog_test:inst13|x[0]                                                                                     ; vga_verilog_test:inst13|data_in[1] ; CLK          ; CLK         ; 1.000        ; 0.380      ; 5.461      ;
; -4.079 ; vga_verilog_test:inst13|x[0]                                                                                     ; vga_verilog_test:inst13|data_in[2] ; CLK          ; CLK         ; 1.000        ; 0.380      ; 5.461      ;
; -4.077 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.444      ;
; -4.077 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.444      ;
; -4.070 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|oe         ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.001      ;
; -4.069 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_x[0] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 5.435      ;
; -4.069 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_x[1] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 5.435      ;
; -4.069 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_x[2] ; CLK          ; CLK         ; 1.000        ; 0.364      ; 5.435      ;
; -4.062 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.429      ;
; -4.062 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.429      ;
; -4.062 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.429      ;
; -4.062 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.429      ;
; -4.062 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.429      ;
; -4.062 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.429      ;
; -4.062 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.429      ;
; -4.054 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.971      ;
; -4.054 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.971      ;
; -4.054 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.971      ;
; -4.049 ; vga_verilog_test:inst13|y[0]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.967      ;
; -4.049 ; vga_verilog_test:inst13|y[0]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.967      ;
; -4.049 ; vga_verilog_test:inst13|y[0]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.967      ;
; -4.048 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.966      ;
; -4.048 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.966      ;
; -4.048 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.966      ;
; -4.042 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.972      ;
; -4.039 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.970      ;
; -4.030 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.947      ;
; -4.030 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.947      ;
; -4.030 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.947      ;
; -4.024 ; vga_verilog_test:inst13|x[10]                                                                                    ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.953      ;
; -4.021 ; vga_verilog_test:inst13|x[10]                                                                                    ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.951      ;
; -4.020 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.937      ;
; -4.020 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.937      ;
; -4.020 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.937      ;
; -4.018 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 5.386      ;
; -4.009 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.938      ;
; -4.008 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.375      ;
; -4.008 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.375      ;
; -4.008 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.375      ;
; -4.008 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.375      ;
; -4.008 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.375      ;
; -4.008 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.375      ;
; -4.008 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.365      ; 5.375      ;
; -4.006 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.936      ;
; -4.000 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 5.368      ;
; -4.000 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 5.368      ;
; -4.000 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 5.368      ;
; -4.000 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 5.368      ;
; -4.000 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 5.368      ;
; -3.989 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.907      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                      ;
+-------+--------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; vga_char_test:inst|D_SDRAM[1]        ; vga_char_test:inst|D_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; vga_verilog_test:inst13|A_SDRAM[10]  ; vga_verilog_test:inst13|A_SDRAM[10]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.402 ; vga_char_test:inst|A_SDRAM[10]       ; vga_char_test:inst|A_SDRAM[10]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_char_test:inst|mx_en_char        ; vga_char_test:inst|mx_en_char                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_char_test:inst|char_write_y[2]   ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_char_test:inst|char_start        ; vga_char_test:inst|char_start                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_char_test:inst|state.000         ; vga_char_test:inst|state.000                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_char_test:inst|char_write_y[1]   ; vga_char_test:inst|char_write_y[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_verilog_test:inst13|state.1001   ; vga_verilog_test:inst13|state.1001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_verilog_test:inst13|oe           ; vga_verilog_test:inst13|oe                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|state.1110                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_verilog_test:inst13|y[1]         ; vga_verilog_test:inst13|y[1]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_verilog_test:inst13|state.0001   ; vga_verilog_test:inst13|state.0001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_verilog_test:inst13|state.0000   ; vga_verilog_test:inst13|state.0000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; vga_verilog_test:inst13|data_out[15] ; vga_verilog_test:inst13|data_out[15]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.507 ; vga_char_test:inst|state.001         ; vga_char_test:inst|A_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.774      ;
; 0.507 ; vga_char_test:inst|state.001         ; vga_char_test:inst|A_SDRAM[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.774      ;
; 0.507 ; vga_char_test:inst|state.001         ; vga_char_test:inst|state.010                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.774      ;
; 0.507 ; vga_verilog_test:inst13|state.0111   ; vga_verilog_test:inst13|state.1000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.773      ;
; 0.509 ; vga_verilog_test:inst13|state.0110   ; vga_verilog_test:inst13|state.0111                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.775      ;
; 0.528 ; vga_char_test:inst|state.010         ; vga_char_test:inst|state.011                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.795      ;
; 0.592 ; vga_char_test:inst|char_write_y[2]   ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.247      ;
; 0.617 ; vga_char_test:inst|char_write_y[0]   ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.272      ;
; 0.623 ; vga_verilog_test:inst13|state.1101   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.394      ;
; 0.645 ; vga_char_test:inst|char_write_y[2]   ; vga_char_test:inst|A_SDRAM[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.913      ;
; 0.645 ; vga_char_test:inst|char_write_y[1]   ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.300      ;
; 0.658 ; vga_verilog_test:inst13|state.1100   ; vga_verilog_test:inst13|state.1101                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.925      ;
; 0.672 ; vga_verilog_test:inst13|state.0101   ; vga_verilog_test:inst13|state.0110                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.938      ;
; 0.675 ; vga_verilog_test:inst13|state.1001   ; vga_verilog_test:inst13|data_out[15]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.942      ;
; 0.705 ; vga_verilog_test:inst13|timer[3]     ; vga_verilog_test:inst13|timer[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; vga_verilog_test:inst13|timer[5]     ; vga_verilog_test:inst13|timer[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; vga_verilog_test:inst13|timer[11]    ; vga_verilog_test:inst13|timer[11]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; vga_verilog_test:inst13|timer[13]    ; vga_verilog_test:inst13|timer[13]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; vga_verilog_test:inst13|timer[6]     ; vga_verilog_test:inst13|timer[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; vga_verilog_test:inst13|timer[7]     ; vga_verilog_test:inst13|timer[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; vga_verilog_test:inst13|timer[9]     ; vga_verilog_test:inst13|timer[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; vga_verilog_test:inst13|timer[2]     ; vga_verilog_test:inst13|timer[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; vga_verilog_test:inst13|timer[4]     ; vga_verilog_test:inst13|timer[4]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; vga_verilog_test:inst13|timer[12]    ; vga_verilog_test:inst13|timer[12]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; vga_verilog_test:inst13|timer[8]     ; vga_verilog_test:inst13|timer[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; vga_verilog_test:inst13|timer[10]    ; vga_verilog_test:inst13|timer[10]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.714 ; vga_verilog_test:inst13|timer[1]     ; vga_verilog_test:inst13|timer[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.982      ;
; 0.720 ; vga_char_test:inst|char_write_y[1]   ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.987      ;
; 0.726 ; vga_char_test:inst|char_write_y[0]   ; vga_char_test:inst|char_write_y[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.993      ;
; 0.728 ; vga_char_test:inst|char_write_y[0]   ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.995      ;
; 0.740 ; vga_char_test:inst|state.010         ; vga_char_test:inst|A_SDRAM[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.007      ;
; 0.761 ; vga_verilog_test:inst13|timer[0]     ; vga_verilog_test:inst13|timer[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.029      ;
; 0.767 ; vga_char_test:inst|state.010         ; vga_char_test:inst|A_SDRAM[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.034      ;
; 0.768 ; vga_char_test:inst|state.010         ; vga_char_test:inst|A_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.035      ;
; 0.768 ; vga_verilog_test:inst13|state.0000   ; vga_verilog_test:inst13|state.0001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.035      ;
; 0.771 ; vga_char_test:inst|state.010         ; vga_char_test:inst|D_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.503      ;
; 0.779 ; vga_char_test:inst|state.000         ; vga_char_test:inst|A_SDRAM[10]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.046      ;
; 0.779 ; vga_verilog_test:inst13|y[9]         ; vga_verilog_test:inst13|A_SDRAM[9]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.577      ; 1.551      ;
; 0.785 ; vga_char_test:inst|state.000         ; vga_char_test:inst|mx_en_char                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.052      ;
; 0.803 ; vga_char_test:inst|state.000         ; vga_char_test:inst|state.001                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.071      ;
; 0.808 ; vga_char_test:inst|state.000         ; vga_char_test:inst|SDRAM_CMD[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.075      ;
; 0.817 ; vga_char_test:inst|state.000         ; vga_char_test:inst|SDRAM_CMD[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.084      ;
; 0.833 ; vga_char_test:inst|state.001         ; vga_char_test:inst|SDRAM_CMD[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.099      ;
; 0.872 ; vga_char_test:inst|state.010         ; vga_char_test:inst|SDRAM_CMD[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.139      ;
; 0.877 ; vga_verilog_test:inst13|y[4]         ; vga_verilog_test:inst13|y[4]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.144      ;
; 0.881 ; vga_verilog_test:inst13|y[5]         ; vga_verilog_test:inst13|A_SDRAM[5]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.614      ;
; 0.899 ; vga_verilog_test:inst13|y[7]         ; vga_verilog_test:inst13|y[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.166      ;
; 0.902 ; vga_verilog_test:inst13|state.0001   ; vga_verilog_test:inst13|state.0010                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.168      ;
; 0.906 ; vga_verilog_test:inst13|state.1100   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.677      ;
; 0.907 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[8]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.174      ;
; 0.913 ; vga_verilog_test:inst13|y[9]         ; vga_verilog_test:inst13|y[9]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.180      ;
; 0.926 ; vga_verilog_test:inst13|y[3]         ; vga_verilog_test:inst13|y[3]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.193      ;
; 0.928 ; vga_verilog_test:inst13|state.0100   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.699      ;
; 0.935 ; vga_char_test:inst|state.011         ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.201      ;
; 0.935 ; vga_char_test:inst|state.011         ; vga_char_test:inst|char_write_y[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.201      ;
; 0.935 ; vga_verilog_test:inst13|state.1000   ; vga_verilog_test:inst13|state.1001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.201      ;
; 0.946 ; vga_verilog_test:inst13|state.0111   ; vga_verilog_test:inst13|B_SDRAM[0]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.534      ; 1.675      ;
; 0.950 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[10]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[5]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.242      ;
; 0.976 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[6]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.243      ;
; 0.976 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.243      ;
; 0.981 ; vga_verilog_test:inst13|state.0000   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.752      ;
; 0.989 ; vga_verilog_test:inst13|B_SDRAM[0]   ; vga_verilog_test:inst13|B_SDRAM[0]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.090      ; 1.274      ;
; 0.996 ; vga_char_test:inst|char_write_y[0]   ; vga_char_test:inst|A_SDRAM[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.264      ;
; 1.027 ; vga_verilog_test:inst13|timer[5]     ; vga_verilog_test:inst13|timer[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; vga_verilog_test:inst13|timer[3]     ; vga_verilog_test:inst13|timer[4]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; vga_verilog_test:inst13|timer[6]     ; vga_verilog_test:inst13|timer[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; vga_verilog_test:inst13|timer[2]     ; vga_verilog_test:inst13|timer[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; vga_verilog_test:inst13|timer[11]    ; vga_verilog_test:inst13|timer[12]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; vga_verilog_test:inst13|timer[4]     ; vga_verilog_test:inst13|timer[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; vga_verilog_test:inst13|timer[12]    ; vga_verilog_test:inst13|timer[13]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; vga_verilog_test:inst13|timer[10]    ; vga_verilog_test:inst13|timer[11]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; vga_verilog_test:inst13|timer[8]     ; vga_verilog_test:inst13|timer[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.033 ; vga_verilog_test:inst13|timer[7]     ; vga_verilog_test:inst13|timer[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; vga_verilog_test:inst13|timer[9]     ; vga_verilog_test:inst13|timer[10]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.301      ;
; 1.034 ; vga_char_test:inst|state.010         ; vga_char_test:inst|SDRAM_CMD[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.300      ;
; 1.036 ; vga_char_test:inst|state.010         ; vga_char_test:inst|state.010                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.303      ;
; 1.038 ; vga_verilog_test:inst13|timer[1]     ; vga_verilog_test:inst13|timer[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.306      ;
; 1.040 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|B_SDRAM[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.533      ; 1.768      ;
; 1.042 ; vga_verilog_test:inst13|timer[6]     ; vga_verilog_test:inst13|timer[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.310      ;
; 1.044 ; vga_verilog_test:inst13|timer[2]     ; vga_verilog_test:inst13|timer[4]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; vga_verilog_test:inst13|timer[4]     ; vga_verilog_test:inst13|timer[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; vga_verilog_test:inst13|timer[10]    ; vga_verilog_test:inst13|timer[12]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; vga_verilog_test:inst13|timer[8]     ; vga_verilog_test:inst13|timer[10]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.047 ; vga_verilog_test:inst13|timer[12]    ; vga_verilog_test:inst13|state.0001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.314      ;
+-------+--------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[0]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[10]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[1]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[2]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|D_SDRAM[1]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_start                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_y[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_y[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|char_write_y[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|mx_en_char                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|state.000                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|state.001                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|state.010                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_char_test:inst|state.011                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[10]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[3]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[4]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[5]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[6]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[7]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[8]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[9]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|B_SDRAM[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|B_SDRAM[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|data_in[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|data_in[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|data_in[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|data_out[15]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|oe                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0000                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0001                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0010                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0011                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0100                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0101                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0110                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0111                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1000                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1001                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1010                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1011                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1100                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1101                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1110                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[10]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[11]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[12]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[13]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[5]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[6]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[7]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[8]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[9]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[10]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[4]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[5]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[6]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[7]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[8]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|x[9]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[4]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[5]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[6]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[7]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[8]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; vga_verilog_test:inst13|y[9]                                                                                     ;
; 0.169  ; 0.399        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[9]                                                                               ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[10]                                                                              ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[5]                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; D_SDRAM[*]  ; CLK        ; 2.223 ; 2.318 ; Rise       ; CLK             ;
;  D_SDRAM[0] ; CLK        ; 1.815 ; 1.925 ; Rise       ; CLK             ;
;  D_SDRAM[1] ; CLK        ; 2.205 ; 2.298 ; Rise       ; CLK             ;
;  D_SDRAM[2] ; CLK        ; 2.223 ; 2.318 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; D_SDRAM[*]  ; CLK        ; -1.379 ; -1.482 ; Rise       ; CLK             ;
;  D_SDRAM[0] ; CLK        ; -1.379 ; -1.482 ; Rise       ; CLK             ;
;  D_SDRAM[1] ; CLK        ; -1.754 ; -1.841 ; Rise       ; CLK             ;
;  D_SDRAM[2] ; CLK        ; -1.771 ; -1.860 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A_SDRAM[*]   ; CLK        ; 10.300 ; 10.042 ; Rise       ; CLK             ;
;  A_SDRAM[0]  ; CLK        ; 8.714  ; 8.383  ; Rise       ; CLK             ;
;  A_SDRAM[1]  ; CLK        ; 8.657  ; 8.250  ; Rise       ; CLK             ;
;  A_SDRAM[2]  ; CLK        ; 9.667  ; 9.363  ; Rise       ; CLK             ;
;  A_SDRAM[3]  ; CLK        ; 8.514  ; 8.342  ; Rise       ; CLK             ;
;  A_SDRAM[4]  ; CLK        ; 8.617  ; 8.434  ; Rise       ; CLK             ;
;  A_SDRAM[5]  ; CLK        ; 9.394  ; 8.938  ; Rise       ; CLK             ;
;  A_SDRAM[6]  ; CLK        ; 8.643  ; 8.543  ; Rise       ; CLK             ;
;  A_SDRAM[7]  ; CLK        ; 10.300 ; 10.042 ; Rise       ; CLK             ;
;  A_SDRAM[8]  ; CLK        ; 8.381  ; 8.175  ; Rise       ; CLK             ;
;  A_SDRAM[9]  ; CLK        ; 8.731  ; 8.734  ; Rise       ; CLK             ;
;  A_SDRAM[10] ; CLK        ; 8.775  ; 8.405  ; Rise       ; CLK             ;
; BLUE         ; CLK        ; 11.704 ; 10.939 ; Rise       ; CLK             ;
; B_SDRAM[*]   ; CLK        ; 8.786  ; 8.648  ; Rise       ; CLK             ;
;  B_SDRAM[0]  ; CLK        ; 8.409  ; 8.331  ; Rise       ; CLK             ;
;  B_SDRAM[1]  ; CLK        ; 8.786  ; 8.648  ; Rise       ; CLK             ;
; CASn_SDRAM   ; CLK        ; 9.154  ; 8.915  ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 4.878  ; 5.192  ; Rise       ; CLK             ;
; CSn_SDRAM    ; CLK        ; 9.379  ; 8.967  ; Rise       ; CLK             ;
; D_SDRAM[*]   ; CLK        ; 10.309 ; 10.739 ; Rise       ; CLK             ;
;  D_SDRAM[0]  ; CLK        ; 8.827  ; 9.257  ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 8.952  ; 8.807  ; Rise       ; CLK             ;
;  D_SDRAM[2]  ; CLK        ; 10.052 ; 10.402 ; Rise       ; CLK             ;
;  D_SDRAM[3]  ; CLK        ; 8.410  ; 8.795  ; Rise       ; CLK             ;
;  D_SDRAM[4]  ; CLK        ; 8.410  ; 8.795  ; Rise       ; CLK             ;
;  D_SDRAM[5]  ; CLK        ; 8.750  ; 9.191  ; Rise       ; CLK             ;
;  D_SDRAM[6]  ; CLK        ; 9.011  ; 9.519  ; Rise       ; CLK             ;
;  D_SDRAM[7]  ; CLK        ; 9.011  ; 9.519  ; Rise       ; CLK             ;
;  D_SDRAM[8]  ; CLK        ; 9.871  ; 10.538 ; Rise       ; CLK             ;
;  D_SDRAM[9]  ; CLK        ; 9.665  ; 10.353 ; Rise       ; CLK             ;
;  D_SDRAM[10] ; CLK        ; 9.665  ; 10.353 ; Rise       ; CLK             ;
;  D_SDRAM[11] ; CLK        ; 9.444  ; 10.089 ; Rise       ; CLK             ;
;  D_SDRAM[12] ; CLK        ; 8.656  ; 9.110  ; Rise       ; CLK             ;
;  D_SDRAM[13] ; CLK        ; 8.951  ; 9.444  ; Rise       ; CLK             ;
;  D_SDRAM[14] ; CLK        ; 10.309 ; 10.739 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 9.045  ; 8.860  ; Rise       ; CLK             ;
; GREEN        ; CLK        ; 12.967 ; 12.280 ; Rise       ; CLK             ;
; H_SYNC       ; CLK        ; 9.963  ; 10.093 ; Rise       ; CLK             ;
; RASn_SDRAM   ; CLK        ; 9.141  ; 8.908  ; Rise       ; CLK             ;
; RED          ; CLK        ; 11.593 ; 10.916 ; Rise       ; CLK             ;
; V_SYNC       ; CLK        ; 9.436  ; 9.726  ; Rise       ; CLK             ;
; WEn_SDRAM    ; CLK        ; 8.809  ; 8.768  ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 4.878  ; 5.192  ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A_SDRAM[*]   ; CLK        ; 7.515 ; 7.149 ; Rise       ; CLK             ;
;  A_SDRAM[0]  ; CLK        ; 7.770 ; 7.393 ; Rise       ; CLK             ;
;  A_SDRAM[1]  ; CLK        ; 8.071 ; 7.723 ; Rise       ; CLK             ;
;  A_SDRAM[2]  ; CLK        ; 8.170 ; 7.991 ; Rise       ; CLK             ;
;  A_SDRAM[3]  ; CLK        ; 8.113 ; 7.747 ; Rise       ; CLK             ;
;  A_SDRAM[4]  ; CLK        ; 8.212 ; 7.853 ; Rise       ; CLK             ;
;  A_SDRAM[5]  ; CLK        ; 8.708 ; 8.533 ; Rise       ; CLK             ;
;  A_SDRAM[6]  ; CLK        ; 7.997 ; 7.621 ; Rise       ; CLK             ;
;  A_SDRAM[7]  ; CLK        ; 9.801 ; 9.505 ; Rise       ; CLK             ;
;  A_SDRAM[8]  ; CLK        ; 7.907 ; 7.681 ; Rise       ; CLK             ;
;  A_SDRAM[9]  ; CLK        ; 7.926 ; 7.648 ; Rise       ; CLK             ;
;  A_SDRAM[10] ; CLK        ; 7.515 ; 7.149 ; Rise       ; CLK             ;
; BLUE         ; CLK        ; 7.870 ; 7.465 ; Rise       ; CLK             ;
; B_SDRAM[*]   ; CLK        ; 7.527 ; 7.225 ; Rise       ; CLK             ;
;  B_SDRAM[0]  ; CLK        ; 7.527 ; 7.225 ; Rise       ; CLK             ;
;  B_SDRAM[1]  ; CLK        ; 7.897 ; 7.532 ; Rise       ; CLK             ;
; CASn_SDRAM   ; CLK        ; 7.328 ; 7.049 ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 4.711 ; 5.012 ; Rise       ; CLK             ;
; CSn_SDRAM    ; CLK        ; 8.235 ; 7.977 ; Rise       ; CLK             ;
; D_SDRAM[*]   ; CLK        ; 7.432 ; 7.547 ; Rise       ; CLK             ;
;  D_SDRAM[0]  ; CLK        ; 7.836 ; 8.027 ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 8.079 ; 7.709 ; Rise       ; CLK             ;
;  D_SDRAM[2]  ; CLK        ; 9.062 ; 9.173 ; Rise       ; CLK             ;
;  D_SDRAM[3]  ; CLK        ; 7.432 ; 7.579 ; Rise       ; CLK             ;
;  D_SDRAM[4]  ; CLK        ; 7.432 ; 7.579 ; Rise       ; CLK             ;
;  D_SDRAM[5]  ; CLK        ; 7.758 ; 7.960 ; Rise       ; CLK             ;
;  D_SDRAM[6]  ; CLK        ; 8.012 ; 8.278 ; Rise       ; CLK             ;
;  D_SDRAM[7]  ; CLK        ; 8.012 ; 8.278 ; Rise       ; CLK             ;
;  D_SDRAM[8]  ; CLK        ; 8.837 ; 9.257 ; Rise       ; CLK             ;
;  D_SDRAM[9]  ; CLK        ; 8.640 ; 9.079 ; Rise       ; CLK             ;
;  D_SDRAM[10] ; CLK        ; 8.640 ; 9.079 ; Rise       ; CLK             ;
;  D_SDRAM[11] ; CLK        ; 8.428 ; 8.825 ; Rise       ; CLK             ;
;  D_SDRAM[12] ; CLK        ; 7.671 ; 7.885 ; Rise       ; CLK             ;
;  D_SDRAM[13] ; CLK        ; 7.954 ; 8.207 ; Rise       ; CLK             ;
;  D_SDRAM[14] ; CLK        ; 9.311 ; 9.500 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 7.846 ; 7.547 ; Rise       ; CLK             ;
; GREEN        ; CLK        ; 9.134 ; 8.806 ; Rise       ; CLK             ;
; H_SYNC       ; CLK        ; 7.663 ; 7.997 ; Rise       ; CLK             ;
; RASn_SDRAM   ; CLK        ; 7.922 ; 7.723 ; Rise       ; CLK             ;
; RED          ; CLK        ; 7.766 ; 7.446 ; Rise       ; CLK             ;
; V_SYNC       ; CLK        ; 8.144 ; 8.316 ; Rise       ; CLK             ;
; WEn_SDRAM    ; CLK        ; 7.529 ; 7.240 ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 4.711 ; 5.012 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 9.268 ; 9.169 ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 9.268 ; 9.169 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 9.559 ; 9.466 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 8.067 ; 7.968 ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 8.067 ; 7.968 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 8.301 ; 8.208 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 8.780     ; 8.879     ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 8.780     ; 8.879     ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 9.006     ; 9.099     ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 7.818     ; 7.917     ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 7.818     ; 7.917     ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 7.989     ; 8.082     ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.461 ; -91.991           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -103.787                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.461 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.408      ;
; -1.461 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.408      ;
; -1.461 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.408      ;
; -1.422 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.367      ;
; -1.422 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.367      ;
; -1.422 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.367      ;
; -1.411 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.357      ;
; -1.411 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.357      ;
; -1.411 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.357      ;
; -1.393 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.339      ;
; -1.393 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.339      ;
; -1.393 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.339      ;
; -1.387 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.333      ;
; -1.387 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.331      ;
; -1.387 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.333      ;
; -1.387 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.331      ;
; -1.387 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.333      ;
; -1.387 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.331      ;
; -1.373 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.511      ;
; -1.372 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.316      ;
; -1.372 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.316      ;
; -1.372 ; vga_verilog_test:inst13|x[6]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.316      ;
; -1.367 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.504      ;
; -1.360 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.307      ;
; -1.360 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.307      ;
; -1.360 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.307      ;
; -1.358 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.495      ;
; -1.358 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.495      ;
; -1.358 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.495      ;
; -1.358 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.495      ;
; -1.358 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.495      ;
; -1.358 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.495      ;
; -1.358 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.309      ;
; -1.354 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.298      ;
; -1.354 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.298      ;
; -1.354 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.298      ;
; -1.353 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.491      ;
; -1.353 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.491      ;
; -1.353 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.491      ;
; -1.353 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.491      ;
; -1.353 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.491      ;
; -1.353 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.491      ;
; -1.352 ; vga_verilog_test:inst13|x[5]                                                                                     ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.302      ;
; -1.349 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.293      ;
; -1.349 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.293      ;
; -1.349 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.293      ;
; -1.348 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.290      ;
; -1.348 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.290      ;
; -1.348 ; vga_verilog_test:inst13|x[8]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; vga_verilog_test:inst13|y[2]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.290      ;
; -1.345 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.291      ;
; -1.345 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.291      ;
; -1.345 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.291      ;
; -1.335 ; vga_verilog_test:inst13|x[0]                                                                                     ; vga_verilog_test:inst13|data_in[0] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.473      ;
; -1.335 ; vga_verilog_test:inst13|x[0]                                                                                     ; vga_verilog_test:inst13|data_in[1] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.473      ;
; -1.335 ; vga_verilog_test:inst13|x[0]                                                                                     ; vga_verilog_test:inst13|data_in[2] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.473      ;
; -1.333 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.469      ;
; -1.325 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.269      ;
; -1.325 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.269      ;
; -1.325 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.269      ;
; -1.324 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.460      ;
; -1.324 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.460      ;
; -1.324 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.460      ;
; -1.324 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.460      ;
; -1.324 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.460      ;
; -1.324 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.460      ;
; -1.321 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.266      ;
; -1.321 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.266      ;
; -1.321 ; vga_verilog_test:inst13|x[4]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.266      ;
; -1.314 ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; vga_char_test:inst|D_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.270      ;
; -1.313 ; vga_verilog_test:inst13|y[0]                                                                                     ; vga_char_test:inst|A_SDRAM[2]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.257      ;
; -1.313 ; vga_verilog_test:inst13|y[0]                                                                                     ; vga_char_test:inst|A_SDRAM[1]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.257      ;
; -1.313 ; vga_verilog_test:inst13|y[0]                                                                                     ; vga_char_test:inst|A_SDRAM[0]      ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.257      ;
; -1.310 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.252      ;
; -1.310 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.252      ;
; -1.310 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.252      ;
; -1.306 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.250      ;
; -1.306 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.250      ;
; -1.306 ; vga_verilog_test:inst13|x[2]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.250      ;
; -1.303 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_x[0] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.440      ;
; -1.303 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_x[1] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.440      ;
; -1.303 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_char_test:inst|char_write_x[2] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.440      ;
; -1.303 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[4] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.438      ;
; -1.303 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[7] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.438      ;
; -1.303 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[6] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.438      ;
; -1.303 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[3] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.438      ;
; -1.303 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[2] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.438      ;
; -1.303 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[1] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.438      ;
; -1.303 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|A_SDRAM[0] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.438      ;
; -1.300 ; vga_verilog_test:inst13|y[5]                                                                                     ; vga_verilog_test:inst13|oe         ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.252      ;
; -1.290 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.240      ;
; -1.289 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.240      ;
; -1.286 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|char_write_y[2] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.228      ;
; -1.286 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|char_write_y[1] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.228      ;
; -1.286 ; vga_verilog_test:inst13|y[8]                                                                                     ; vga_char_test:inst|char_write_y[0] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.228      ;
; -1.285 ; vga_verilog_test:inst13|x[3]                                                                                     ; vga_verilog_test:inst13|y[4]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.237      ;
; -1.284 ; vga_verilog_test:inst13|x[9]                                                                                     ; vga_verilog_test:inst13|y[3]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.233      ;
; -1.281 ; vga_verilog_test:inst13|x[1]                                                                                     ; vga_verilog_test:inst13|data_in[0] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.421      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                      ;
+-------+--------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; vga_char_test:inst|D_SDRAM[1]        ; vga_char_test:inst|D_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga_verilog_test:inst13|A_SDRAM[10]  ; vga_verilog_test:inst13|A_SDRAM[10]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; vga_verilog_test:inst13|y[1]         ; vga_verilog_test:inst13|y[1]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga_char_test:inst|A_SDRAM[10]       ; vga_char_test:inst|A_SDRAM[10]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_verilog_test:inst13|data_out[15] ; vga_verilog_test:inst13|data_out[15]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_char_test:inst|mx_en_char        ; vga_char_test:inst|mx_en_char                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_char_test:inst|char_write_y[2]   ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_char_test:inst|char_start        ; vga_char_test:inst|char_start                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_char_test:inst|state.000         ; vga_char_test:inst|state.000                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_char_test:inst|char_write_y[1]   ; vga_char_test:inst|char_write_y[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_verilog_test:inst13|state.1001   ; vga_verilog_test:inst13|state.1001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_verilog_test:inst13|oe           ; vga_verilog_test:inst13|oe                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|state.1110                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_verilog_test:inst13|state.0001   ; vga_verilog_test:inst13|state.0001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_verilog_test:inst13|state.0000   ; vga_verilog_test:inst13|state.0000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.212 ; vga_verilog_test:inst13|state.0111   ; vga_verilog_test:inst13|state.1000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.332      ;
; 0.213 ; vga_char_test:inst|state.001         ; vga_char_test:inst|A_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; vga_char_test:inst|state.001         ; vga_char_test:inst|state.010                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.333      ;
; 0.214 ; vga_char_test:inst|state.001         ; vga_char_test:inst|A_SDRAM[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.334      ;
; 0.215 ; vga_verilog_test:inst13|state.0110   ; vga_verilog_test:inst13|state.0111                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.335      ;
; 0.226 ; vga_char_test:inst|state.010         ; vga_char_test:inst|state.011                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.346      ;
; 0.243 ; vga_char_test:inst|char_write_y[2]   ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.573      ;
; 0.261 ; vga_char_test:inst|char_write_y[0]   ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.591      ;
; 0.271 ; vga_char_test:inst|char_write_y[1]   ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.601      ;
; 0.275 ; vga_verilog_test:inst13|state.1100   ; vga_verilog_test:inst13|state.1101                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.395      ;
; 0.276 ; vga_char_test:inst|char_write_y[2]   ; vga_char_test:inst|A_SDRAM[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.398      ;
; 0.280 ; vga_verilog_test:inst13|state.0101   ; vga_verilog_test:inst13|state.0110                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.400      ;
; 0.289 ; vga_verilog_test:inst13|state.1001   ; vga_verilog_test:inst13|data_out[15]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.410      ;
; 0.304 ; vga_verilog_test:inst13|timer[3]     ; vga_verilog_test:inst13|timer[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vga_verilog_test:inst13|timer[5]     ; vga_verilog_test:inst13|timer[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vga_verilog_test:inst13|timer[11]    ; vga_verilog_test:inst13|timer[11]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vga_verilog_test:inst13|timer[13]    ; vga_verilog_test:inst13|timer[13]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; vga_verilog_test:inst13|timer[7]     ; vga_verilog_test:inst13|timer[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; vga_verilog_test:inst13|timer[6]     ; vga_verilog_test:inst13|timer[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; vga_verilog_test:inst13|timer[2]     ; vga_verilog_test:inst13|timer[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; vga_verilog_test:inst13|timer[4]     ; vga_verilog_test:inst13|timer[4]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; vga_verilog_test:inst13|timer[8]     ; vga_verilog_test:inst13|timer[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; vga_verilog_test:inst13|timer[9]     ; vga_verilog_test:inst13|timer[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; vga_verilog_test:inst13|timer[12]    ; vga_verilog_test:inst13|timer[12]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; vga_verilog_test:inst13|timer[10]    ; vga_verilog_test:inst13|timer[10]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; vga_verilog_test:inst13|timer[1]     ; vga_verilog_test:inst13|timer[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.312 ; vga_char_test:inst|char_write_y[1]   ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.432      ;
; 0.316 ; vga_char_test:inst|char_write_y[0]   ; vga_char_test:inst|char_write_y[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.436      ;
; 0.318 ; vga_char_test:inst|char_write_y[0]   ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.438      ;
; 0.322 ; vga_verilog_test:inst13|state.1101   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.652      ;
; 0.323 ; vga_char_test:inst|state.010         ; vga_char_test:inst|A_SDRAM[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.443      ;
; 0.331 ; vga_char_test:inst|state.010         ; vga_char_test:inst|A_SDRAM[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.451      ;
; 0.331 ; vga_verilog_test:inst13|timer[0]     ; vga_verilog_test:inst13|timer[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.452      ;
; 0.333 ; vga_char_test:inst|state.010         ; vga_char_test:inst|A_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.453      ;
; 0.335 ; vga_verilog_test:inst13|state.0000   ; vga_verilog_test:inst13|state.0001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.455      ;
; 0.342 ; vga_char_test:inst|state.000         ; vga_char_test:inst|state.001                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.464      ;
; 0.342 ; vga_char_test:inst|state.000         ; vga_char_test:inst|A_SDRAM[10]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.462      ;
; 0.348 ; vga_char_test:inst|state.000         ; vga_char_test:inst|mx_en_char                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.468      ;
; 0.349 ; vga_verilog_test:inst13|y[9]         ; vga_verilog_test:inst13|A_SDRAM[9]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.247      ; 0.680      ;
; 0.353 ; vga_char_test:inst|state.010         ; vga_char_test:inst|D_SDRAM[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.674      ;
; 0.353 ; vga_verilog_test:inst13|y[4]         ; vga_verilog_test:inst13|y[4]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.474      ;
; 0.354 ; vga_char_test:inst|state.010         ; vga_char_test:inst|SDRAM_CMD[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.475      ;
; 0.355 ; vga_char_test:inst|state.001         ; vga_char_test:inst|SDRAM_CMD[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.473      ;
; 0.358 ; vga_char_test:inst|state.000         ; vga_char_test:inst|SDRAM_CMD[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.478      ;
; 0.365 ; vga_char_test:inst|state.000         ; vga_char_test:inst|SDRAM_CMD[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.485      ;
; 0.365 ; vga_verilog_test:inst13|y[7]         ; vga_verilog_test:inst13|y[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.485      ;
; 0.371 ; vga_verilog_test:inst13|y[9]         ; vga_verilog_test:inst13|y[9]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.491      ;
; 0.375 ; vga_verilog_test:inst13|y[3]         ; vga_verilog_test:inst13|y[3]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.495      ;
; 0.381 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[8]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.499      ;
; 0.386 ; vga_verilog_test:inst13|state.0001   ; vga_verilog_test:inst13|state.0010                                                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.505      ;
; 0.394 ; vga_verilog_test:inst13|y[5]         ; vga_verilog_test:inst13|A_SDRAM[5]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.713      ;
; 0.406 ; vga_verilog_test:inst13|state.1000   ; vga_verilog_test:inst13|state.1001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.525      ;
; 0.414 ; vga_verilog_test:inst13|B_SDRAM[0]   ; vga_verilog_test:inst13|B_SDRAM[0]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.542      ;
; 0.418 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[10]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.538      ;
; 0.421 ; vga_verilog_test:inst13|state.0000   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.751      ;
; 0.422 ; vga_char_test:inst|state.011         ; vga_char_test:inst|char_write_y[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.540      ;
; 0.423 ; vga_char_test:inst|state.011         ; vga_char_test:inst|char_write_y[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.541      ;
; 0.428 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[6]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.546      ;
; 0.428 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.546      ;
; 0.428 ; vga_verilog_test:inst13|state.1110   ; vga_verilog_test:inst13|x[5]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.546      ;
; 0.434 ; vga_char_test:inst|char_write_y[0]   ; vga_char_test:inst|A_SDRAM[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.556      ;
; 0.436 ; vga_char_test:inst|state.010         ; vga_char_test:inst|state.010                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.556      ;
; 0.444 ; vga_verilog_test:inst13|state.1100   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.774      ;
; 0.451 ; vga_verilog_test:inst13|state.0100   ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.246      ; 0.781      ;
; 0.453 ; vga_verilog_test:inst13|timer[5]     ; vga_verilog_test:inst13|timer[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; vga_verilog_test:inst13|timer[3]     ; vga_verilog_test:inst13|timer[4]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; vga_verilog_test:inst13|timer[11]    ; vga_verilog_test:inst13|timer[12]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; vga_verilog_test:inst13|timer[7]     ; vga_verilog_test:inst13|timer[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; vga_verilog_test:inst13|timer[12]    ; vga_verilog_test:inst13|state.0001                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; vga_verilog_test:inst13|timer[12]    ; vga_verilog_test:inst13|state.0000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; vga_verilog_test:inst13|timer[9]     ; vga_verilog_test:inst13|timer[10]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; vga_verilog_test:inst13|timer[1]     ; vga_verilog_test:inst13|timer[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.578      ;
; 0.461 ; vga_char_test:inst|state.010         ; vga_char_test:inst|SDRAM_CMD[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.579      ;
; 0.463 ; vga_verilog_test:inst13|timer[6]     ; vga_verilog_test:inst13|timer[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; vga_verilog_test:inst13|timer[2]     ; vga_verilog_test:inst13|timer[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; vga_verilog_test:inst13|timer[4]     ; vga_verilog_test:inst13|timer[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; vga_verilog_test:inst13|timer[8]     ; vga_verilog_test:inst13|timer[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; vga_verilog_test:inst13|timer[10]    ; vga_verilog_test:inst13|timer[11]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; vga_verilog_test:inst13|timer[12]    ; vga_verilog_test:inst13|timer[13]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; vga_verilog_test:inst13|state.0111   ; vga_verilog_test:inst13|B_SDRAM[0]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.784      ;
; 0.466 ; vga_verilog_test:inst13|timer[6]     ; vga_verilog_test:inst13|timer[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; vga_verilog_test:inst13|timer[4]     ; vga_verilog_test:inst13|timer[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; vga_verilog_test:inst13|timer[2]     ; vga_verilog_test:inst13|timer[4]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; vga_verilog_test:inst13|timer[8]     ; vga_verilog_test:inst13|timer[10]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; vga_verilog_test:inst13|timer[10]    ; vga_verilog_test:inst13|timer[12]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.589      ;
+-------+--------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|A_SDRAM[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|D_SDRAM[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|SDRAM_CMD[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|char_start                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|char_write_y[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|char_write_y[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|char_write_y[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|mx_en_char                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|state.000                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|state.001                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|state.010                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_char_test:inst|state.011                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[10]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[8]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[9]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|B_SDRAM[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|B_SDRAM[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|SDRAM_CMD[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|data_in[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|data_in[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|data_in[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|data_out[15]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|oe                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0000                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0001                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0010                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0011                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0100                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0101                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0110                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.0111                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1000                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1001                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1010                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1011                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1100                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1101                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|state.1110                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[10]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[11]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[12]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[13]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|timer[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[10]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[1]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[2]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[3]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[4]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[5]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[6]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[7]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[8]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|x[9]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|y[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|y[1]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|y[2]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|y[3]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|y[4]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|y[5]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|y[6]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|y[7]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|y[8]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; vga_verilog_test:inst13|y[9]                                                                                     ;
; -0.128 ; 0.102        ; 0.230          ; Low Pulse Width ; CLK   ; Rise       ; lpm_rom:inst_mem|altrom:srom|altsyncram:rom_block|altsyncram_d701:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[0]                                                                               ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[1]                                                                               ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; vga_char_test:inst|char_write_x[2]                                                                               ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; vga_verilog_test:inst13|A_SDRAM[0]                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; D_SDRAM[*]  ; CLK        ; 1.185 ; 1.821 ; Rise       ; CLK             ;
;  D_SDRAM[0] ; CLK        ; 0.996 ; 1.598 ; Rise       ; CLK             ;
;  D_SDRAM[1] ; CLK        ; 1.165 ; 1.796 ; Rise       ; CLK             ;
;  D_SDRAM[2] ; CLK        ; 1.185 ; 1.821 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; D_SDRAM[*]  ; CLK        ; -0.782 ; -1.376 ; Rise       ; CLK             ;
;  D_SDRAM[0] ; CLK        ; -0.782 ; -1.376 ; Rise       ; CLK             ;
;  D_SDRAM[1] ; CLK        ; -0.944 ; -1.567 ; Rise       ; CLK             ;
;  D_SDRAM[2] ; CLK        ; -0.963 ; -1.590 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A_SDRAM[*]   ; CLK        ; 5.460 ; 5.524 ; Rise       ; CLK             ;
;  A_SDRAM[0]  ; CLK        ; 4.347 ; 4.434 ; Rise       ; CLK             ;
;  A_SDRAM[1]  ; CLK        ; 4.260 ; 4.393 ; Rise       ; CLK             ;
;  A_SDRAM[2]  ; CLK        ; 5.023 ; 5.225 ; Rise       ; CLK             ;
;  A_SDRAM[3]  ; CLK        ; 4.316 ; 4.276 ; Rise       ; CLK             ;
;  A_SDRAM[4]  ; CLK        ; 4.371 ; 4.334 ; Rise       ; CLK             ;
;  A_SDRAM[5]  ; CLK        ; 4.605 ; 4.768 ; Rise       ; CLK             ;
;  A_SDRAM[6]  ; CLK        ; 4.430 ; 4.394 ; Rise       ; CLK             ;
;  A_SDRAM[7]  ; CLK        ; 5.460 ; 5.524 ; Rise       ; CLK             ;
;  A_SDRAM[8]  ; CLK        ; 4.242 ; 4.273 ; Rise       ; CLK             ;
;  A_SDRAM[9]  ; CLK        ; 4.499 ; 4.456 ; Rise       ; CLK             ;
;  A_SDRAM[10] ; CLK        ; 4.279 ; 4.457 ; Rise       ; CLK             ;
; BLUE         ; CLK        ; 5.534 ; 5.721 ; Rise       ; CLK             ;
; B_SDRAM[*]   ; CLK        ; 4.469 ; 4.444 ; Rise       ; CLK             ;
;  B_SDRAM[0]  ; CLK        ; 4.297 ; 4.244 ; Rise       ; CLK             ;
;  B_SDRAM[1]  ; CLK        ; 4.469 ; 4.444 ; Rise       ; CLK             ;
; CASn_SDRAM   ; CLK        ; 4.612 ; 4.680 ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 2.669 ; 2.984 ; Rise       ; CLK             ;
; CSn_SDRAM    ; CLK        ; 4.659 ; 4.764 ; Rise       ; CLK             ;
; D_SDRAM[*]   ; CLK        ; 5.858 ; 5.539 ; Rise       ; CLK             ;
;  D_SDRAM[0]  ; CLK        ; 4.803 ; 4.521 ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 4.548 ; 4.545 ; Rise       ; CLK             ;
;  D_SDRAM[2]  ; CLK        ; 5.697 ; 5.381 ; Rise       ; CLK             ;
;  D_SDRAM[3]  ; CLK        ; 4.532 ; 4.302 ; Rise       ; CLK             ;
;  D_SDRAM[4]  ; CLK        ; 4.532 ; 4.302 ; Rise       ; CLK             ;
;  D_SDRAM[5]  ; CLK        ; 4.725 ; 4.470 ; Rise       ; CLK             ;
;  D_SDRAM[6]  ; CLK        ; 4.883 ; 4.622 ; Rise       ; CLK             ;
;  D_SDRAM[7]  ; CLK        ; 4.883 ; 4.622 ; Rise       ; CLK             ;
;  D_SDRAM[8]  ; CLK        ; 5.371 ; 5.060 ; Rise       ; CLK             ;
;  D_SDRAM[9]  ; CLK        ; 5.244 ; 4.955 ; Rise       ; CLK             ;
;  D_SDRAM[10] ; CLK        ; 5.244 ; 4.955 ; Rise       ; CLK             ;
;  D_SDRAM[11] ; CLK        ; 5.126 ; 4.847 ; Rise       ; CLK             ;
;  D_SDRAM[12] ; CLK        ; 4.665 ; 4.429 ; Rise       ; CLK             ;
;  D_SDRAM[13] ; CLK        ; 4.847 ; 4.588 ; Rise       ; CLK             ;
;  D_SDRAM[14] ; CLK        ; 5.858 ; 5.539 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 4.556 ; 4.559 ; Rise       ; CLK             ;
; GREEN        ; CLK        ; 6.466 ; 6.714 ; Rise       ; CLK             ;
; H_SYNC       ; CLK        ; 5.134 ; 5.026 ; Rise       ; CLK             ;
; RASn_SDRAM   ; CLK        ; 4.616 ; 4.643 ; Rise       ; CLK             ;
; RED          ; CLK        ; 5.512 ; 5.727 ; Rise       ; CLK             ;
; V_SYNC       ; CLK        ; 4.904 ; 4.846 ; Rise       ; CLK             ;
; WEn_SDRAM    ; CLK        ; 4.491 ; 4.462 ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 2.669 ; 2.984 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A_SDRAM[*]   ; CLK        ; 3.719 ; 3.856 ; Rise       ; CLK             ;
;  A_SDRAM[0]  ; CLK        ; 3.847 ; 3.984 ; Rise       ; CLK             ;
;  A_SDRAM[1]  ; CLK        ; 3.994 ; 4.118 ; Rise       ; CLK             ;
;  A_SDRAM[2]  ; CLK        ; 4.414 ; 4.563 ; Rise       ; CLK             ;
;  A_SDRAM[3]  ; CLK        ; 3.989 ; 4.124 ; Rise       ; CLK             ;
;  A_SDRAM[4]  ; CLK        ; 4.052 ; 4.176 ; Rise       ; CLK             ;
;  A_SDRAM[5]  ; CLK        ; 4.399 ; 4.430 ; Rise       ; CLK             ;
;  A_SDRAM[6]  ; CLK        ; 3.942 ; 4.068 ; Rise       ; CLK             ;
;  A_SDRAM[7]  ; CLK        ; 5.157 ; 5.320 ; Rise       ; CLK             ;
;  A_SDRAM[8]  ; CLK        ; 3.954 ; 4.037 ; Rise       ; CLK             ;
;  A_SDRAM[9]  ; CLK        ; 3.927 ; 4.056 ; Rise       ; CLK             ;
;  A_SDRAM[10] ; CLK        ; 3.719 ; 3.856 ; Rise       ; CLK             ;
; BLUE         ; CLK        ; 3.887 ; 3.975 ; Rise       ; CLK             ;
; B_SDRAM[*]   ; CLK        ; 3.723 ; 3.824 ; Rise       ; CLK             ;
;  B_SDRAM[0]  ; CLK        ; 3.723 ; 3.824 ; Rise       ; CLK             ;
;  B_SDRAM[1]  ; CLK        ; 3.892 ; 4.017 ; Rise       ; CLK             ;
; CASn_SDRAM   ; CLK        ; 3.710 ; 3.809 ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 2.594 ; 2.913 ; Rise       ; CLK             ;
; CSn_SDRAM    ; CLK        ; 4.153 ; 4.174 ; Rise       ; CLK             ;
; D_SDRAM[*]   ; CLK        ; 3.891 ; 3.898 ; Rise       ; CLK             ;
;  D_SDRAM[0]  ; CLK        ; 4.180 ; 4.111 ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 3.971 ; 4.130 ; Rise       ; CLK             ;
;  D_SDRAM[2]  ; CLK        ; 5.074 ; 4.971 ; Rise       ; CLK             ;
;  D_SDRAM[3]  ; CLK        ; 3.916 ; 3.898 ; Rise       ; CLK             ;
;  D_SDRAM[4]  ; CLK        ; 3.916 ; 3.898 ; Rise       ; CLK             ;
;  D_SDRAM[5]  ; CLK        ; 4.102 ; 4.059 ; Rise       ; CLK             ;
;  D_SDRAM[6]  ; CLK        ; 4.252 ; 4.204 ; Rise       ; CLK             ;
;  D_SDRAM[7]  ; CLK        ; 4.252 ; 4.204 ; Rise       ; CLK             ;
;  D_SDRAM[8]  ; CLK        ; 4.721 ; 4.625 ; Rise       ; CLK             ;
;  D_SDRAM[9]  ; CLK        ; 4.599 ; 4.524 ; Rise       ; CLK             ;
;  D_SDRAM[10] ; CLK        ; 4.599 ; 4.524 ; Rise       ; CLK             ;
;  D_SDRAM[11] ; CLK        ; 4.485 ; 4.421 ; Rise       ; CLK             ;
;  D_SDRAM[12] ; CLK        ; 4.043 ; 4.019 ; Rise       ; CLK             ;
;  D_SDRAM[13] ; CLK        ; 4.218 ; 4.172 ; Rise       ; CLK             ;
;  D_SDRAM[14] ; CLK        ; 5.228 ; 5.122 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 3.891 ; 4.045 ; Rise       ; CLK             ;
; GREEN        ; CLK        ; 4.819 ; 4.967 ; Rise       ; CLK             ;
; H_SYNC       ; CLK        ; 4.101 ; 3.986 ; Rise       ; CLK             ;
; RASn_SDRAM   ; CLK        ; 4.016 ; 4.016 ; Rise       ; CLK             ;
; RED          ; CLK        ; 3.867 ; 3.983 ; Rise       ; CLK             ;
; V_SYNC       ; CLK        ; 4.250 ; 4.220 ; Rise       ; CLK             ;
; WEn_SDRAM    ; CLK        ; 3.797 ; 3.829 ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 2.594 ; 2.913 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 4.550 ; 4.549 ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 4.550 ; 4.549 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 4.657 ; 4.643 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 4.144 ; 4.143 ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 4.144 ; 4.143 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 4.237 ; 4.223 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 4.806     ; 4.807     ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 4.806     ; 4.807     ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 4.907     ; 4.921     ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D_SDRAM[*]   ; CLK        ; 4.187     ; 4.188     ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 4.187     ; 4.188     ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 4.274     ; 4.288     ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.777   ; 0.179 ; N/A      ; N/A     ; -3.201              ;
;  CLK             ; -4.777   ; 0.179 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -329.544 ; 0.0   ; 0.0      ; 0.0     ; -144.492            ;
;  CLK             ; -329.544 ; 0.000 ; N/A      ; N/A     ; -144.492            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; D_SDRAM[*]  ; CLK        ; 2.502 ; 2.770 ; Rise       ; CLK             ;
;  D_SDRAM[0] ; CLK        ; 2.075 ; 2.325 ; Rise       ; CLK             ;
;  D_SDRAM[1] ; CLK        ; 2.484 ; 2.748 ; Rise       ; CLK             ;
;  D_SDRAM[2] ; CLK        ; 2.502 ; 2.770 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; D_SDRAM[*]  ; CLK        ; -0.782 ; -1.376 ; Rise       ; CLK             ;
;  D_SDRAM[0] ; CLK        ; -0.782 ; -1.376 ; Rise       ; CLK             ;
;  D_SDRAM[1] ; CLK        ; -0.944 ; -1.567 ; Rise       ; CLK             ;
;  D_SDRAM[2] ; CLK        ; -0.963 ; -1.590 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A_SDRAM[*]   ; CLK        ; 11.201 ; 11.086 ; Rise       ; CLK             ;
;  A_SDRAM[0]  ; CLK        ; 9.431  ; 9.187  ; Rise       ; CLK             ;
;  A_SDRAM[1]  ; CLK        ; 9.367  ; 9.074  ; Rise       ; CLK             ;
;  A_SDRAM[2]  ; CLK        ; 10.554 ; 10.457 ; Rise       ; CLK             ;
;  A_SDRAM[3]  ; CLK        ; 9.267  ; 9.124  ; Rise       ; CLK             ;
;  A_SDRAM[4]  ; CLK        ; 9.363  ; 9.226  ; Rise       ; CLK             ;
;  A_SDRAM[5]  ; CLK        ; 10.154 ; 9.890  ; Rise       ; CLK             ;
;  A_SDRAM[6]  ; CLK        ; 9.478  ; 9.348  ; Rise       ; CLK             ;
;  A_SDRAM[7]  ; CLK        ; 11.201 ; 11.086 ; Rise       ; CLK             ;
;  A_SDRAM[8]  ; CLK        ; 9.092  ; 8.936  ; Rise       ; CLK             ;
;  A_SDRAM[9]  ; CLK        ; 9.590  ; 9.540  ; Rise       ; CLK             ;
;  A_SDRAM[10] ; CLK        ; 9.502  ; 9.306  ; Rise       ; CLK             ;
; BLUE         ; CLK        ; 12.593 ; 12.098 ; Rise       ; CLK             ;
; B_SDRAM[*]   ; CLK        ; 9.628  ; 9.468  ; Rise       ; CLK             ;
;  B_SDRAM[0]  ; CLK        ; 9.235  ; 9.121  ; Rise       ; CLK             ;
;  B_SDRAM[1]  ; CLK        ; 9.628  ; 9.468  ; Rise       ; CLK             ;
; CASn_SDRAM   ; CLK        ; 9.883  ; 9.758  ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 5.422  ; 5.600  ; Rise       ; CLK             ;
; CSn_SDRAM    ; CLK        ; 10.117 ; 9.811  ; Rise       ; CLK             ;
; D_SDRAM[*]   ; CLK        ; 11.529 ; 11.653 ; Rise       ; CLK             ;
;  D_SDRAM[0]  ; CLK        ; 9.811  ; 9.968  ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 9.774  ; 9.657  ; Rise       ; CLK             ;
;  D_SDRAM[2]  ; CLK        ; 11.240 ; 11.309 ; Rise       ; CLK             ;
;  D_SDRAM[3]  ; CLK        ; 9.334  ; 9.499  ; Rise       ; CLK             ;
;  D_SDRAM[4]  ; CLK        ; 9.334  ; 9.499  ; Rise       ; CLK             ;
;  D_SDRAM[5]  ; CLK        ; 9.719  ; 9.912  ; Rise       ; CLK             ;
;  D_SDRAM[6]  ; CLK        ; 10.004 ; 10.244 ; Rise       ; CLK             ;
;  D_SDRAM[7]  ; CLK        ; 10.004 ; 10.244 ; Rise       ; CLK             ;
;  D_SDRAM[8]  ; CLK        ; 10.965 ; 11.320 ; Rise       ; CLK             ;
;  D_SDRAM[9]  ; CLK        ; 10.743 ; 11.111 ; Rise       ; CLK             ;
;  D_SDRAM[10] ; CLK        ; 10.743 ; 11.111 ; Rise       ; CLK             ;
;  D_SDRAM[11] ; CLK        ; 10.494 ; 10.828 ; Rise       ; CLK             ;
;  D_SDRAM[12] ; CLK        ; 9.617  ; 9.815  ; Rise       ; CLK             ;
;  D_SDRAM[13] ; CLK        ; 9.940  ; 10.171 ; Rise       ; CLK             ;
;  D_SDRAM[14] ; CLK        ; 11.529 ; 11.653 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 9.853  ; 9.719  ; Rise       ; CLK             ;
; GREEN        ; CLK        ; 14.044 ; 13.672 ; Rise       ; CLK             ;
; H_SYNC       ; CLK        ; 10.934 ; 10.971 ; Rise       ; CLK             ;
; RASn_SDRAM   ; CLK        ; 9.908  ; 9.755  ; Rise       ; CLK             ;
; RED          ; CLK        ; 12.460 ; 12.090 ; Rise       ; CLK             ;
; V_SYNC       ; CLK        ; 10.369 ; 10.569 ; Rise       ; CLK             ;
; WEn_SDRAM    ; CLK        ; 9.659  ; 9.566  ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 5.422  ; 5.600  ; Fall       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A_SDRAM[*]   ; CLK        ; 3.719 ; 3.856 ; Rise       ; CLK             ;
;  A_SDRAM[0]  ; CLK        ; 3.847 ; 3.984 ; Rise       ; CLK             ;
;  A_SDRAM[1]  ; CLK        ; 3.994 ; 4.118 ; Rise       ; CLK             ;
;  A_SDRAM[2]  ; CLK        ; 4.414 ; 4.563 ; Rise       ; CLK             ;
;  A_SDRAM[3]  ; CLK        ; 3.989 ; 4.124 ; Rise       ; CLK             ;
;  A_SDRAM[4]  ; CLK        ; 4.052 ; 4.176 ; Rise       ; CLK             ;
;  A_SDRAM[5]  ; CLK        ; 4.399 ; 4.430 ; Rise       ; CLK             ;
;  A_SDRAM[6]  ; CLK        ; 3.942 ; 4.068 ; Rise       ; CLK             ;
;  A_SDRAM[7]  ; CLK        ; 5.157 ; 5.320 ; Rise       ; CLK             ;
;  A_SDRAM[8]  ; CLK        ; 3.954 ; 4.037 ; Rise       ; CLK             ;
;  A_SDRAM[9]  ; CLK        ; 3.927 ; 4.056 ; Rise       ; CLK             ;
;  A_SDRAM[10] ; CLK        ; 3.719 ; 3.856 ; Rise       ; CLK             ;
; BLUE         ; CLK        ; 3.887 ; 3.975 ; Rise       ; CLK             ;
; B_SDRAM[*]   ; CLK        ; 3.723 ; 3.824 ; Rise       ; CLK             ;
;  B_SDRAM[0]  ; CLK        ; 3.723 ; 3.824 ; Rise       ; CLK             ;
;  B_SDRAM[1]  ; CLK        ; 3.892 ; 4.017 ; Rise       ; CLK             ;
; CASn_SDRAM   ; CLK        ; 3.710 ; 3.809 ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 2.594 ; 2.913 ; Rise       ; CLK             ;
; CSn_SDRAM    ; CLK        ; 4.153 ; 4.174 ; Rise       ; CLK             ;
; D_SDRAM[*]   ; CLK        ; 3.891 ; 3.898 ; Rise       ; CLK             ;
;  D_SDRAM[0]  ; CLK        ; 4.180 ; 4.111 ; Rise       ; CLK             ;
;  D_SDRAM[1]  ; CLK        ; 3.971 ; 4.130 ; Rise       ; CLK             ;
;  D_SDRAM[2]  ; CLK        ; 5.074 ; 4.971 ; Rise       ; CLK             ;
;  D_SDRAM[3]  ; CLK        ; 3.916 ; 3.898 ; Rise       ; CLK             ;
;  D_SDRAM[4]  ; CLK        ; 3.916 ; 3.898 ; Rise       ; CLK             ;
;  D_SDRAM[5]  ; CLK        ; 4.102 ; 4.059 ; Rise       ; CLK             ;
;  D_SDRAM[6]  ; CLK        ; 4.252 ; 4.204 ; Rise       ; CLK             ;
;  D_SDRAM[7]  ; CLK        ; 4.252 ; 4.204 ; Rise       ; CLK             ;
;  D_SDRAM[8]  ; CLK        ; 4.721 ; 4.625 ; Rise       ; CLK             ;
;  D_SDRAM[9]  ; CLK        ; 4.599 ; 4.524 ; Rise       ; CLK             ;
;  D_SDRAM[10] ; CLK        ; 4.599 ; 4.524 ; Rise       ; CLK             ;
;  D_SDRAM[11] ; CLK        ; 4.485 ; 4.421 ; Rise       ; CLK             ;
;  D_SDRAM[12] ; CLK        ; 4.043 ; 4.019 ; Rise       ; CLK             ;
;  D_SDRAM[13] ; CLK        ; 4.218 ; 4.172 ; Rise       ; CLK             ;
;  D_SDRAM[14] ; CLK        ; 5.228 ; 5.122 ; Rise       ; CLK             ;
;  D_SDRAM[15] ; CLK        ; 3.891 ; 4.045 ; Rise       ; CLK             ;
; GREEN        ; CLK        ; 4.819 ; 4.967 ; Rise       ; CLK             ;
; H_SYNC       ; CLK        ; 4.101 ; 3.986 ; Rise       ; CLK             ;
; RASn_SDRAM   ; CLK        ; 4.016 ; 4.016 ; Rise       ; CLK             ;
; RED          ; CLK        ; 3.867 ; 3.983 ; Rise       ; CLK             ;
; V_SYNC       ; CLK        ; 4.250 ; 4.220 ; Rise       ; CLK             ;
; WEn_SDRAM    ; CLK        ; 3.797 ; 3.829 ; Rise       ; CLK             ;
; CLK_SDRAM    ; CLK        ; 2.594 ; 2.913 ; Fall       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; RED           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GREEN         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLUE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; H_SYNC        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; V_SYNC        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LDQM_SDRAM    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UDQM_SDRAM    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CKE_SDRAM     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLK_SDRAM     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CSn_SDRAM     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WEn_SDRAM     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CASn_SDRAM    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RASn_SDRAM    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_SDRAM[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B_SDRAM[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B_SDRAM[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_SDRAM[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; D_SDRAM[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_SDRAM[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; GREEN         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; BLUE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; H_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; V_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LDQM_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; UDQM_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; CKE_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; CLK_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; CSn_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; WEn_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; CASn_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; RASn_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; A_SDRAM[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; A_SDRAM[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; A_SDRAM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; B_SDRAM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; B_SDRAM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; D_SDRAM[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; D_SDRAM[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; D_SDRAM[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; D_SDRAM[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; GREEN         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; BLUE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; H_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; V_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LDQM_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; UDQM_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; CKE_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; CLK_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; CSn_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; WEn_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; CASn_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RASn_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; A_SDRAM[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; B_SDRAM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; B_SDRAM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; D_SDRAM[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; GREEN         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BLUE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; H_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; V_SYNC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LDQM_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; UDQM_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CKE_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CLK_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CSn_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; WEn_SDRAM     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CASn_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RASn_SDRAM    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; A_SDRAM[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; A_SDRAM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; A_SDRAM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; B_SDRAM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; B_SDRAM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_SDRAM[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_SDRAM[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D_SDRAM[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_SDRAM[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 5041     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 5041     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 140   ; 140  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Sep 13 13:49:00 2020
Info: Command: quartus_sta cpu -c cpu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.777
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.777            -329.544 CLK 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -144.492 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.446
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.446            -302.682 CLK 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -144.492 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.461             -91.991 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -103.787 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4645 megabytes
    Info: Processing ended: Sun Sep 13 13:49:02 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


