# Multiplicador en verilog

En esta parte del repositorio contiene un modulo de prueba en verilog para un multiplicador de 3 bits, acompa√±ado de un testbench ('mult_tb') que verifica el funcionamiento permitiento variar las entradas verificando su comportamiento en cada pulso de reloj que genera cambios.

## Descripcion del proyecto

El objetivo es implementar y simular un multiplicador de 3 bits usando el lenguaje de descripcion de hardware Verilog. Se incluye un testbench que permite realizar diferentes cambios y asi poder evidenciar los diferentes resultados.

##
