                                            // Instructions:    57
                                            // Expected cycles: 19
                                            // Expected IPC:    3.00
                                            //
                                            // Cycle bound:     19.0
                                            // IPC bound:       3.00
                                            //
                                            // Wall time:     0.31s
                                            // User time:     0.31s
                                            //
                                            // ----- cycle (expected) ------>
                                            // 0                        25
                                            // |------------------------|----
        ldr q4, [x5, #0]                    // *.............................
        movi v0.2D, #0xffffffff             // *.............................
        ldp x14, x10, [x1]                  // *.............................
        mov x12, #1                         // .*............................
        ldr q12, [x5, #16]                  // .*............................
        mov x11, #19                        // .*............................
        dup v5.4S, w11                      // ..*...........................
        ldp x20, x11, [x3, #16]             // ..*...........................
        ldp x18, x13, [x1, #16]             // ..*...........................
        lsl x8, x12, #62                    // ...*..........................
        movz x7, #51739                     // ...*..........................
        ushr v1.2D, v0.2D, #2               // ...*..........................
        ldr w12, [x3, #32]                  // ....*.........................
        movk x7, #10347, lsl #16            // ....*.........................
        sshr v11.2D, v4.2D, #30             // ....*.........................
        sshr v10.2D, v12.2D, #30            // .....*........................
        ldp x17, x19, [x2, #16]             // .....*........................
        mov x6, #9                          // .....*........................
        and v18.16B, v12.16B, v1.16B        // ......*.......................
        and v12.16B, v4.16B, v1.16B         // ......*.......................
        ldp x23, x15, [x3]                  // ......*.......................
        ins v6.d[0], x14                    // .......*......................
        ins v14.d[0], x11                   // .......*......................
        ldr w11, [x4, #32]                  // .......*......................
        ins v7.d[0], x10                    // ........*.....................
        ins v15.d[0], x12                   // ........*.....................
        ldr w14, [x1, #32]                  // ........*.....................
        ins v8.d[0], x18                    // .........*....................
        ins v13.d[0], x20                   // .........*....................
        ldp x10, x12, [x4, #16]             // .........*....................
        trn1 v16.4S, v11.4S, v10.4S         // ..........*...................
        ins v11.d[0], x23                   // ..........*...................
        ldp x23, x20, [x4]                  // ..........*...................
        dup v4.4S, w7                       // ...........*..................
        trn1 v18.4S, v12.4S, v18.4S         // ...........*..................
        ins v12.d[0], x15                   // ...........*..................
        ins v9.d[0], x13                    // ............*.................
        ins v10.d[0], x14                   // ............*.................
        ldp x22, x14, [x2]                  // ............*.................
        ins v14.d[1], x12                   // .............*................
        mov x12, #1                         // .............*................
        uzp1 v3.4S, v1.4S, v1.4S            // .............*................
        ins v15.d[1], x11                   // ..............*...............
        ldr w18, [x2, #32]                  // ..............*...............
        sshr v2.2D, v1.2D, #15              // ..............*...............
        ins v8.d[1], x17                    // ...............*..............
        ins v13.d[1], x10                   // ...............*..............
        lsl x7, x12, #41                    // ...............*..............
        ins v7.d[1], x14                    // ................*.............
        ins v11.d[1], x23                   // ................*.............
        ldr x9, [x0]                        // ................*.............
        ins v6.d[1], x22                    // .................*............
        ins v12.d[1], x20                   // .................*............
        ldp x10, x11, [x5, #0]              // .................*............
        ins v9.d[1], x19                    // ..................*...........
        ins v10.d[1], x18                   // ..................*...........
        ldp x12, x13, [x5, #16]             // ..................*...........

                                             // ------ cycle (expected) ------>
                                             // 0                        25
                                             // |------------------------|-----
        // mov x6, #9                        // .....*.........................
        // movi v0.2d, #0xffffffff           // *..............................
        // ushr v1.2d, v0.2d, #2             // ...*...........................
        // sshr v2.2d, v1.2d, #15            // ..............*................
        // uzp1 v3.4s, v1.4s, v1.4s          // .............*.................
        // movz x7, #51739                   // ...*...........................
        // movk x7, #10347,lsl #16           // ....*..........................
        // dup v4.4s, w7                     // ...........*...................
        // mov x7, #19                       // .*.............................
        // dup v5.4s, w7                     // ..*............................
        // mov x7, #1                        // .............*.................
        // lsl x7, x7, #41                   // ...............*...............
        // mov x8, #1                        // .*.............................
        // lsl x8, x8, #62                   // ...*...........................
        // ldp x9, x10, [x1]                 // *..............................
        // ldp x11, x12, [x1, #16]           // ..*............................
        // ldr w13, [x1, #32]                // ........*......................
        // ldp x14, x15, [x2]                // ............*..................
        // ldp x16, x17, [x2, #16]           // .....*.........................
        // ldr w18, [x2, #32]                // ..............*................
        // ins v6.d[0], x9                   // .......*.......................
        // ins v6.d[1], x14                  // .................*.............
        // ins v7.d[0], x10                  // ........*......................
        // ins v7.d[1], x15                  // ................*..............
        // ins v8.d[0], x11                  // .........*.....................
        // ins v8.d[1], x16                  // ...............*...............
        // ins v9.d[0], x12                  // ............*..................
        // ins v9.d[1], x17                  // ..................*............
        // ins v10.d[0], x13                 // ............*..................
        // ins v10.d[1], x18                 // ..................*............
        // ldp x9, x10, [x3]                 // ......*........................
        // ldp x11, x12, [x3, #16]           // ..*............................
        // ldr w13, [x3, #32]                // ....*..........................
        // ldp x14, x15, [x4]                // ..........*....................
        // ldp x16, x17, [x4, #16]           // .........*.....................
        // ldr w18, [x4, #32]                // .......*.......................
        // ins v11.d[0], x9                  // ..........*....................
        // ins v11.d[1], x14                 // ................*..............
        // ins v12.d[0], x10                 // ...........*...................
        // ins v12.d[1], x15                 // .................*.............
        // ins v13.d[0], x11                 // .........*.....................
        // ins v13.d[1], x16                 // ...............*...............
        // ins v14.d[0], x12                 // .......*.......................
        // ins v14.d[1], x17                 // .............*.................
        // ins v15.d[0], x13                 // ........*......................
        // ins v15.d[1], x18                 // ..............*................
        // ldr x9, [x0]                      // ................*..............
        // ldp x10, x11, [x5, #0]            // .................*.............
        // ldp x12, x13, [x5, #16]           // ..................*............
        // ldr q16,[x5,#0]                   // *..............................
        // ldr q17,[x5,#16]                  // .*.............................
        // and v18.16b, v16.16b, v1.16b      // ......*........................
        // and v19.16b, v17.16b, v1.16b      // ......*........................
        // trn1 v18.4s,v18.4s,v19.4s         // ...........*...................
        // sshr v19.2d, v16.2d, #30          // ....*..........................
        // sshr v16.2d, v17.2d, #30          // .....*.........................
        // trn1 v16.4s,v19.4s,v16.4s         // ..........*....................
