

================================================================
== Vitis HLS Report for 'cordiccart2pol'
================================================================
* Date:           Tue Oct 19 19:10:52 2021

* Version:        2021.1 (Build 3247384 on Thu Jun 10 19:36:33 MDT 2021)
* Project:        cordiccart2pol
* Solution:       cordic_optimized3 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.238 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       26|       26|  0.260 us|  0.260 us|   27|   27|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_49_1  |       12|       12|         2|          1|          1|    12|       yes|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    1|       -|      -|    -|
|Expression       |        -|    -|       0|   3496|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|    -|     182|    296|    -|
|Memory           |        0|    -|      12|      4|    -|
|Multiplexer      |        -|    -|       -|    147|    -|
|Register         |        -|    -|    1007|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|    1|    1201|   3943|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|   ~0|       1|      7|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+
    |            Instance            |            Module           | BRAM_18K| DSP|  FF | LUT | URAM|
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+
    |control_s_axi_U                 |control_s_axi                |        0|   0|  182|  296|    0|
    |fcmp_32ns_32ns_1_2_no_dsp_1_U3  |fcmp_32ns_32ns_1_2_no_dsp_1  |        0|   0|    0|    0|    0|
    |fpext_32ns_64_2_no_dsp_1_U1     |fpext_32ns_64_2_no_dsp_1     |        0|   0|    0|    0|    0|
    |fpext_32ns_64_2_no_dsp_1_U2     |fpext_32ns_64_2_no_dsp_1     |        0|   0|    0|    0|    0|
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+
    |Total                           |                             |        0|   0|  182|  296|    0|
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+

    * DSP: 
    +----------------------------+-------------------------+-----------+
    |          Instance          |          Module         | Expression|
    +----------------------------+-------------------------+-----------+
    |mul_mul_16s_13ns_30_4_1_U4  |mul_mul_16s_13ns_30_4_1  |    i0 * i1|
    +----------------------------+-------------------------+-----------+

    * Memory: 
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+
    |   Memory   |  Module  | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+
    |angles_V_U  |angles_V  |        0|  12|   4|    0|    20|   12|     1|          240|
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+
    |Total       |          |        0|  12|   4|    0|    20|   12|     1|          240|
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------+----------+----+---+-----+------------+------------+
    |        Variable Name       | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +----------------------------+----------+----+---+-----+------------+------------+
    |add_ln1002_fu_1328_p2       |         +|   0|  0|   20|          15|           6|
    |add_ln1011_1_fu_1428_p2     |         +|   0|  0|   39|          32|           6|
    |add_ln1011_fu_1361_p2       |         +|   0|  0|   39|          32|           6|
    |add_ln1017_1_fu_1559_p2     |         +|   0|  0|    8|           8|           8|
    |add_ln1017_fu_1507_p2       |         +|   0|  0|    8|           8|           8|
    |add_ln590_1_fu_564_p2       |         +|   0|  0|   12|          12|           5|
    |add_ln590_fu_380_p2         |         +|   0|  0|   12|          12|           5|
    |add_ln712_1_fu_954_p2       |         +|   0|  0|   23|          16|          16|
    |add_ln712_fu_936_p2         |         +|   0|  0|   23|          16|          16|
    |add_ln870_fu_898_p2         |         +|   0|  0|   13|           4|           1|
    |lsb_index_1_fu_1261_p2      |         +|   0|  0|   39|          32|           6|
    |lsb_index_fu_1077_p2        |         +|   0|  0|   39|          32|           6|
    |m_3_fu_1401_p2              |         +|   0|  0|   71|          64|          64|
    |m_6_fu_1468_p2              |         +|   0|  0|   71|          64|          64|
    |theta_fixed_V_1_fu_985_p2   |         +|   0|  0|   20|          15|          15|
    |F2_1_fu_552_p2              |         -|   0|  0|   12|          11|          12|
    |F2_fu_368_p2                |         -|   0|  0|   12|          11|          12|
    |man_V_1_fu_355_p2           |         -|   0|  0|   61|           1|          54|
    |man_V_4_fu_539_p2           |         -|   0|  0|   61|           1|          54|
    |sub_ln1000_1_fu_1282_p2     |         -|   0|  0|   13|           5|           4|
    |sub_ln1000_fu_1186_p2       |         -|   0|  0|   14|           4|           6|
    |sub_ln1012_1_fu_1443_p2     |         -|   0|  0|   39|           5|          32|
    |sub_ln1012_fu_1376_p2       |         -|   0|  0|   39|           5|          32|
    |sub_ln1017_1_fu_1554_p2     |         -|   0|  0|    8|           2|           8|
    |sub_ln1017_fu_1502_p2       |         -|   0|  0|    8|           3|           8|
    |sub_ln590_1_fu_570_p2       |         -|   0|  0|   12|           4|          12|
    |sub_ln590_fu_386_p2         |         -|   0|  0|   12|           4|          12|
    |sub_ln712_1_fu_861_p2       |         -|   0|  0|   23|           1|          16|
    |sub_ln712_2_fu_942_p2       |         -|   0|  0|   23|          16|          16|
    |sub_ln712_4_fu_948_p2       |         -|   0|  0|   23|          16|          16|
    |sub_ln712_fu_855_p2         |         -|   0|  0|   23|           1|          16|
    |sub_ln997_1_fu_1163_p2      |         -|   0|  0|   39|           4|          32|
    |sub_ln997_fu_1071_p2        |         -|   0|  0|   39|           6|          32|
    |theta_fixed_V_2_fu_991_p2   |         -|   0|  0|   20|          15|          15|
    |tmp_V_2_fu_1123_p2          |         -|   0|  0|   20|           1|          15|
    |tmp_V_fu_1036_p2            |         -|   0|  0|   36|           1|          29|
    |and_ln1002_1_fu_1248_p2     |       and|   0|  0|    2|           1|           1|
    |and_ln1002_fu_1212_p2       |       and|   0|  0|   32|          32|          32|
    |and_ln33_fu_741_p2          |       and|   0|  0|    2|           1|           1|
    |and_ln590_1_fu_665_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln590_fu_481_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln591_1_fu_640_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln591_fu_456_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln594_1_fu_763_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_2_fu_677_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_3_fu_790_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_fu_493_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln612_1_fu_703_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln612_fu_519_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln999_fu_1322_p2        |       and|   0|  0|    2|           1|           1|
    |p_Result_5_fu_1297_p2       |       and|   0|  0|   15|          15|          15|
    |tobool34_i_i762_fu_1352_p2  |       and|   0|  0|    2|           1|           1|
    |ashr_ln595_1_fu_781_p2      |      ashr|   0|  0|  161|          54|          54|
    |ashr_ln595_fu_754_p2        |      ashr|   0|  0|  161|          54|          54|
    |r_1_fu_924_p2               |      ashr|   0|  0|   35|          16|          16|
    |r_2_fu_930_p2               |      ashr|   0|  0|   35|          16|          16|
    |icmp_ln1000_fu_1302_p2      |      icmp|   0|  0|   12|          15|           1|
    |icmp_ln1002_fu_1217_p2      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1011_1_fu_1346_p2    |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1011_fu_1236_p2      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1057_fu_892_p2       |      icmp|   0|  0|    9|           4|           4|
    |icmp_ln33_1_fu_729_p2       |      icmp|   0|  0|   15|          23|           1|
    |icmp_ln33_fu_723_p2         |      icmp|   0|  0|   11|           8|           2|
    |icmp_ln580_1_fu_335_p2      |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln580_fu_299_p2        |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln590_1_fu_558_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln590_fu_374_p2        |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln591_1_fu_584_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln591_fu_400_p2        |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln594_1_fu_594_p2      |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln594_fu_410_p2        |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln612_1_fu_610_p2      |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln612_fu_426_p2        |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln988_1_fu_1109_p2     |      icmp|   0|  0|   12|          15|           1|
    |icmp_ln988_fu_1024_p2       |      icmp|   0|  0|   17|          30|           1|
    |icmp_ln999_1_fu_1276_p2     |      icmp|   0|  0|   17|          31|           1|
    |icmp_ln999_fu_1181_p2       |      icmp|   0|  0|   17|          31|           1|
    |lshr_ln1000_1_fu_1291_p2    |      lshr|   0|  0|   32|           2|          15|
    |lshr_ln1000_fu_1195_p2      |      lshr|   0|  0|  100|           2|          32|
    |lshr_ln1011_1_fu_1437_p2    |      lshr|   0|  0|  182|          64|          64|
    |lshr_ln1011_fu_1370_p2      |      lshr|   0|  0|  182|          64|          64|
    |a_1_fu_1340_p2              |        or|   0|  0|    2|           1|           1|
    |or_ln1002_1_fu_1206_p2      |        or|   0|  0|   32|          32|          32|
    |or_ln33_fu_735_p2           |        or|   0|  0|    2|           1|           1|
    |or_ln590_1_fu_691_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln590_fu_507_p2          |        or|   0|  0|    2|           1|           1|
    |or_ln591_1_fu_654_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln591_fu_470_p2          |        or|   0|  0|    2|           1|           1|
    |m_2_fu_1391_p3              |    select|   0|  0|   64|           1|          64|
    |m_5_fu_1458_p3              |    select|   0|  0|   64|           1|          64|
    |man_V_2_fu_361_p3           |    select|   0|  0|   54|           1|          54|
    |man_V_5_fu_545_p3           |    select|   0|  0|   54|           1|          54|
    |r                           |    select|   0|  0|   32|           1|           1|
    |select_ln1011_fu_1253_p3    |    select|   0|  0|    2|           1|           1|
    |select_ln33_fu_801_p3       |    select|   0|  0|   14|           1|          13|
    |select_ln591_1_fu_646_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln591_fu_462_p3      |    select|   0|  0|   16|           1|          16|
    |select_ln594_1_fu_767_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln594_2_fu_683_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln594_3_fu_794_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln594_fu_499_p3      |    select|   0|  0|   16|           1|          16|
    |select_ln597_1_fu_627_p3    |    select|   0|  0|    2|           1|           2|
    |select_ln597_fu_443_p3      |    select|   0|  0|    2|           1|           2|
    |select_ln612_1_fu_842_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln612_fu_821_p3      |    select|   0|  0|   16|           1|          16|
    |select_ln996_1_fu_1547_p3   |    select|   0|  0|    7|           1|           7|
    |select_ln996_fu_1495_p3     |    select|   0|  0|    7|           1|           7|
    |select_ln999_fu_1241_p3     |    select|   0|  0|    2|           1|           1|
    |sh_amt_1_fu_576_p3          |    select|   0|  0|   12|           1|          12|
    |sh_amt_fu_392_p3            |    select|   0|  0|   12|           1|          12|
    |theta                       |    select|   0|  0|   32|           1|           1|
    |theta_fixed_V_3_fu_997_p3   |    select|   0|  0|   15|           1|          15|
    |tmp_V_4_fu_1042_p3          |    select|   0|  0|   29|           1|          29|
    |tmp_V_5_fu_1129_p3          |    select|   0|  0|   15|           1|          15|
    |x_new_fu_968_p3             |    select|   0|  0|   16|           1|          16|
    |x_val_V_4_fu_867_p3         |    select|   0|  0|   16|           1|          16|
    |x_val_V_fu_827_p3           |    select|   0|  0|   16|           1|           1|
    |y_new_fu_960_p3             |    select|   0|  0|   16|           1|          16|
    |y_val_V_5_fu_874_p3         |    select|   0|  0|   16|           1|          16|
    |y_val_V_fu_848_p3           |    select|   0|  0|   16|           1|           1|
    |shl_ln1002_fu_1201_p2       |       shl|   0|  0|  100|           1|          32|
    |shl_ln1012_1_fu_1452_p2     |       shl|   0|  0|  182|          64|          64|
    |shl_ln1012_fu_1385_p2       |       shl|   0|  0|  182|          64|          64|
    |shl_ln613_1_fu_837_p2       |       shl|   0|  0|   35|          16|          16|
    |shl_ln613_fu_816_p2         |       shl|   0|  0|   35|          16|          16|
    |ap_enable_pp0               |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp0_iter1     |       xor|   0|  0|    2|           2|           1|
    |xor_ln1002_1_fu_1316_p2     |       xor|   0|  0|    2|           1|           2|
    |xor_ln1002_fu_1230_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln580_1_fu_635_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln580_fu_451_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln590_1_fu_697_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln590_fu_513_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln591_1_fu_659_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln591_fu_475_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln594_1_fu_671_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln594_fu_487_p2         |       xor|   0|  0|    2|           1|           2|
    +----------------------------+----------+----+---+-----+------------+------------+
    |Total                       |          |   0|  0| 3496|        1523|        1889|
    +----------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +---------------------------------+----+-----------+-----+-----------+
    |               Name              | LUT| Input Size| Bits| Total Bits|
    +---------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                        |  65|         16|    1|         16|
    |ap_enable_reg_pp0_iter1          |  14|          3|    1|          3|
    |ap_sig_allocacmp_r_V_1_load_1    |   9|          2|   16|         32|
    |ap_sig_allocacmp_y_val_V_1_load  |   9|          2|   16|         32|
    |grp_load_fu_258_p1               |  14|          3|   16|         48|
    |i_V_fu_202                       |   9|          2|    4|          8|
    |r_V_1_fu_194                     |   9|          2|   16|         32|
    |theta_fixed_V_fu_198             |   9|          2|   15|         30|
    |y_val_V_1_fu_190                 |   9|          2|   16|         32|
    +---------------------------------+----+-----------+-----+-----------+
    |Total                            | 147|         34|  101|        233|
    +---------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |and_ln33_reg_1760         |   1|   0|    1|          0|
    |and_ln590_1_reg_1745      |   1|   0|    1|          0|
    |and_ln590_reg_1710        |   1|   0|    1|          0|
    |and_ln612_1_reg_1755      |   1|   0|    1|          0|
    |and_ln612_reg_1720        |   1|   0|    1|          0|
    |ap_CS_fsm                 |  15|   0|   15|          0|
    |ap_enable_reg_pp0_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1   |   1|   0|    1|          0|
    |exp_tmp_1_reg_1673        |  11|   0|   11|          0|
    |exp_tmp_reg_1651          |  11|   0|   11|          0|
    |i_V_fu_202                |   4|   0|    4|          0|
    |icmp_ln1011_1_reg_1929    |   1|   0|    1|          0|
    |icmp_ln1011_reg_1919      |   1|   0|    1|          0|
    |icmp_ln580_1_reg_1683     |   1|   0|    1|          0|
    |icmp_ln580_reg_1661       |   1|   0|    1|          0|
    |icmp_ln594_1_reg_1740     |   1|   0|    1|          0|
    |icmp_ln594_reg_1705       |   1|   0|    1|          0|
    |icmp_ln988_1_reg_1880     |   1|   0|    1|          0|
    |icmp_ln988_reg_1825       |   1|   0|    1|          0|
    |lsb_index_reg_1852        |  32|   0|   32|          0|
    |m_9_reg_1939              |  63|   0|   63|          0|
    |m_reg_1949                |  63|   0|   63|          0|
    |man_V_2_reg_1690          |  54|   0|   54|          0|
    |man_V_5_reg_1725          |  54|   0|   54|          0|
    |p_Result_11_reg_1668      |   1|   0|    1|          0|
    |p_Result_13_reg_1830      |   1|   0|    1|          0|
    |p_Result_15_reg_1869      |   1|   0|    1|          0|
    |p_Result_17_reg_1885      |   1|   0|    1|          0|
    |p_Result_7_reg_1954       |   1|   0|    1|          0|
    |p_Result_9_reg_1646       |   1|   0|    1|          0|
    |p_Result_s_reg_1944       |   1|   0|    1|          0|
    |r_V_1_fu_194              |  16|   0|   16|          0|
    |select_ln1011_reg_1924    |   1|   0|    1|          0|
    |select_ln594_1_reg_1772   |  16|   0|   16|          0|
    |select_ln594_2_reg_1750   |  16|   0|   16|          0|
    |select_ln594_3_reg_1782   |  16|   0|   16|          0|
    |select_ln594_reg_1715     |  16|   0|   16|          0|
    |sext_ln590_1_reg_1777     |  32|   0|   32|          0|
    |sext_ln590_reg_1767       |  32|   0|   32|          0|
    |sext_ln990_reg_1840       |  32|   0|   32|          0|
    |sh_amt_1_reg_1730         |  12|   0|   12|          0|
    |sh_amt_reg_1695           |  12|   0|   12|          0|
    |sub_ln997_1_reg_1897      |  32|   0|   32|          0|
    |sub_ln997_reg_1846        |  32|   0|   32|          0|
    |theta_fixed_V_fu_198      |  15|   0|   15|          0|
    |tmp_11_reg_1859           |  31|   0|   31|          0|
    |tmp_18_reg_1800           |   1|   0|    1|          0|
    |tmp_V_4_reg_1835          |  29|   0|   29|          0|
    |tmp_V_5_reg_1890          |  15|   0|   15|          0|
    |tobool34_i_i762_reg_1934  |   1|   0|    1|          0|
    |trunc_ln1000_1_reg_1909   |   4|   0|    4|          0|
    |trunc_ln1000_reg_1864     |   6|   0|    6|          0|
    |trunc_ln574_1_reg_1678    |  52|   0|   52|          0|
    |trunc_ln574_reg_1656      |  52|   0|   52|          0|
    |trunc_ln592_1_reg_1735    |  16|   0|   16|          0|
    |trunc_ln592_reg_1700      |  16|   0|   16|          0|
    |trunc_ln996_1_reg_1914    |   8|   0|    8|          0|
    |trunc_ln996_reg_1875      |   8|   0|    8|          0|
    |trunc_ln997_reg_1904      |  15|   0|   15|          0|
    |x_new_reg_1815            |  16|   0|   16|          0|
    |x_read_reg_1640           |  32|   0|   32|          0|
    |x_val_V_4_reg_1787        |  16|   0|   16|          0|
    |y_new_reg_1810            |  16|   0|   16|          0|
    |y_read_reg_1633           |  32|   0|   32|          0|
    |y_val_V_1_fu_190          |  16|   0|   16|          0|
    |y_val_V_5_reg_1792        |  16|   0|   16|          0|
    +--------------------------+----+----+-----+-----------+
    |Total                     |1007|   0| 1007|          0|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+--------------+----------------+--------------+
|       RTL Ports       | Dir | Bits|   Protocol   |  Source Object |    C Type    |
+-----------------------+-----+-----+--------------+----------------+--------------+
|s_axi_control_AWVALID  |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_AWREADY  |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_AWADDR   |   in|    6|         s_axi|         control|       pointer|
|s_axi_control_WVALID   |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_WREADY   |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_WDATA    |   in|   32|         s_axi|         control|       pointer|
|s_axi_control_WSTRB    |   in|    4|         s_axi|         control|       pointer|
|s_axi_control_ARVALID  |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_ARREADY  |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_ARADDR   |   in|    6|         s_axi|         control|       pointer|
|s_axi_control_RVALID   |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_RREADY   |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_RDATA    |  out|   32|         s_axi|         control|       pointer|
|s_axi_control_RRESP    |  out|    2|         s_axi|         control|       pointer|
|s_axi_control_BVALID   |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_BREADY   |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_BRESP    |  out|    2|         s_axi|         control|       pointer|
|ap_clk                 |   in|    1|  ap_ctrl_none|  cordiccart2pol|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_none|  cordiccart2pol|  return value|
+-----------------------+-----+-----+--------------+----------------+--------------+

