TimeQuest Timing Analyzer report for top
Wed Jun 13 19:03:42 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; top                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C6                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 92.03 MHz ; 92.03 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -9.866 ; -1365.470          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.574 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -176.696                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                            ;
+--------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; -9.866 ; pc:pc1|PC[2] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.292      ; 11.153     ;
; -9.840 ; pc:pc1|PC[2] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.320      ; 11.155     ;
; -9.804 ; pc:pc1|PC[6] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.292      ; 11.091     ;
; -9.778 ; pc:pc1|PC[6] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.320      ; 11.093     ;
; -9.776 ; pc:pc1|PC[0] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.292      ; 11.063     ;
; -9.750 ; pc:pc1|PC[0] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.320      ; 11.065     ;
; -9.728 ; pc:pc1|PC[2] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.661     ;
; -9.719 ; pc:pc1|PC[2] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.652     ;
; -9.718 ; pc:pc1|PC[2] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.062     ; 10.651     ;
; -9.712 ; pc:pc1|PC[3] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.999     ;
; -9.704 ; pc:pc1|PC[2] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.637     ;
; -9.703 ; pc:pc1|PC[2] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.636     ;
; -9.698 ; pc:pc1|PC[2] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.939     ;
; -9.694 ; pc:pc1|PC[2] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.237      ; 10.926     ;
; -9.693 ; pc:pc1|PC[2] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.062     ; 10.626     ;
; -9.690 ; pc:pc1|PC[2] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.623     ;
; -9.686 ; pc:pc1|PC[3] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.320      ; 11.001     ;
; -9.683 ; pc:pc1|PC[2] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.616     ;
; -9.678 ; pc:pc1|PC[2] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.919     ;
; -9.676 ; pc:pc1|PC[2] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.917     ;
; -9.666 ; pc:pc1|PC[6] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.599     ;
; -9.661 ; pc:pc1|PC[2] ; rf:rf1|core~23  ; clk          ; clk         ; 1.000        ; 0.285      ; 10.941     ;
; -9.660 ; pc:pc1|PC[2] ; rf:rf1|core~103 ; clk          ; clk         ; 1.000        ; 0.289      ; 10.944     ;
; -9.658 ; pc:pc1|PC[2] ; rf:rf1|core~63  ; clk          ; clk         ; 1.000        ; 0.288      ; 10.941     ;
; -9.657 ; pc:pc1|PC[6] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.590     ;
; -9.656 ; pc:pc1|PC[6] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.062     ; 10.589     ;
; -9.648 ; pc:pc1|PC[2] ; rf:rf1|core~89  ; clk          ; clk         ; 1.000        ; 0.274      ; 10.917     ;
; -9.648 ; pc:pc1|PC[2] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.274      ; 10.917     ;
; -9.642 ; pc:pc1|PC[6] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.575     ;
; -9.641 ; pc:pc1|PC[6] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.574     ;
; -9.638 ; pc:pc1|PC[0] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.571     ;
; -9.636 ; pc:pc1|PC[6] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.877     ;
; -9.632 ; pc:pc1|PC[6] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.237      ; 10.864     ;
; -9.631 ; pc:pc1|PC[6] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.062     ; 10.564     ;
; -9.629 ; pc:pc1|PC[0] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.562     ;
; -9.628 ; pc:pc1|PC[0] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.062     ; 10.561     ;
; -9.628 ; pc:pc1|PC[6] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.561     ;
; -9.623 ; pc:pc1|PC[2] ; rf:rf1|core~65  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.910     ;
; -9.621 ; pc:pc1|PC[6] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.554     ;
; -9.616 ; pc:pc1|PC[6] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.857     ;
; -9.614 ; pc:pc1|PC[0] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.547     ;
; -9.614 ; pc:pc1|PC[6] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.855     ;
; -9.613 ; pc:pc1|PC[2] ; rf:rf1|core~55  ; clk          ; clk         ; 1.000        ; 0.264      ; 10.872     ;
; -9.613 ; pc:pc1|PC[0] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.546     ;
; -9.608 ; pc:pc1|PC[0] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.849     ;
; -9.607 ; pc:pc1|PC[2] ; rf:rf1|core~28  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.540     ;
; -9.604 ; pc:pc1|PC[0] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.237      ; 10.836     ;
; -9.603 ; pc:pc1|PC[0] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.062     ; 10.536     ;
; -9.602 ; pc:pc1|PC[1] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.889     ;
; -9.600 ; pc:pc1|PC[0] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.533     ;
; -9.599 ; pc:pc1|PC[6] ; rf:rf1|core~23  ; clk          ; clk         ; 1.000        ; 0.285      ; 10.879     ;
; -9.598 ; pc:pc1|PC[2] ; rf:rf1|core~73  ; clk          ; clk         ; 1.000        ; 0.320      ; 10.913     ;
; -9.598 ; pc:pc1|PC[6] ; rf:rf1|core~103 ; clk          ; clk         ; 1.000        ; 0.289      ; 10.882     ;
; -9.596 ; pc:pc1|PC[6] ; rf:rf1|core~63  ; clk          ; clk         ; 1.000        ; 0.288      ; 10.879     ;
; -9.593 ; pc:pc1|PC[0] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.526     ;
; -9.588 ; pc:pc1|PC[2] ; rf:rf1|core~47  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.875     ;
; -9.588 ; pc:pc1|PC[0] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.829     ;
; -9.586 ; pc:pc1|PC[0] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.827     ;
; -9.586 ; pc:pc1|PC[6] ; rf:rf1|core~89  ; clk          ; clk         ; 1.000        ; 0.274      ; 10.855     ;
; -9.586 ; pc:pc1|PC[6] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.274      ; 10.855     ;
; -9.576 ; pc:pc1|PC[1] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.320      ; 10.891     ;
; -9.574 ; pc:pc1|PC[2] ; rf:rf1|core~29  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.507     ;
; -9.574 ; pc:pc1|PC[3] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.507     ;
; -9.571 ; pc:pc1|PC[0] ; rf:rf1|core~23  ; clk          ; clk         ; 1.000        ; 0.285      ; 10.851     ;
; -9.570 ; pc:pc1|PC[2] ; rf:rf1|core~85  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.811     ;
; -9.570 ; pc:pc1|PC[0] ; rf:rf1|core~103 ; clk          ; clk         ; 1.000        ; 0.289      ; 10.854     ;
; -9.568 ; pc:pc1|PC[0] ; rf:rf1|core~63  ; clk          ; clk         ; 1.000        ; 0.288      ; 10.851     ;
; -9.565 ; pc:pc1|PC[3] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.498     ;
; -9.564 ; pc:pc1|PC[3] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.062     ; 10.497     ;
; -9.561 ; pc:pc1|PC[6] ; rf:rf1|core~65  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.848     ;
; -9.558 ; pc:pc1|PC[2] ; rf:rf1|core~95  ; clk          ; clk         ; 1.000        ; 0.276      ; 10.829     ;
; -9.558 ; pc:pc1|PC[0] ; rf:rf1|core~89  ; clk          ; clk         ; 1.000        ; 0.274      ; 10.827     ;
; -9.558 ; pc:pc1|PC[0] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.274      ; 10.827     ;
; -9.556 ; pc:pc1|PC[4] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.843     ;
; -9.555 ; pc:pc1|PC[2] ; rf:rf1|core~30  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.488     ;
; -9.551 ; pc:pc1|PC[6] ; rf:rf1|core~55  ; clk          ; clk         ; 1.000        ; 0.264      ; 10.810     ;
; -9.550 ; pc:pc1|PC[3] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.483     ;
; -9.549 ; pc:pc1|PC[3] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.482     ;
; -9.545 ; pc:pc1|PC[6] ; rf:rf1|core~28  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.478     ;
; -9.544 ; pc:pc1|PC[3] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.785     ;
; -9.540 ; pc:pc1|PC[2] ; rf:rf1|core~93  ; clk          ; clk         ; 1.000        ; 0.274      ; 10.809     ;
; -9.540 ; pc:pc1|PC[3] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.237      ; 10.772     ;
; -9.539 ; pc:pc1|PC[3] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.062     ; 10.472     ;
; -9.537 ; pc:pc1|PC[1] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.470     ;
; -9.536 ; pc:pc1|PC[6] ; rf:rf1|core~73  ; clk          ; clk         ; 1.000        ; 0.320      ; 10.851     ;
; -9.536 ; pc:pc1|PC[3] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.469     ;
; -9.533 ; pc:pc1|PC[5] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.820     ;
; -9.533 ; pc:pc1|PC[0] ; rf:rf1|core~65  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.820     ;
; -9.530 ; pc:pc1|PC[4] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.320      ; 10.845     ;
; -9.529 ; pc:pc1|PC[3] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.462     ;
; -9.526 ; pc:pc1|PC[6] ; rf:rf1|core~47  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.813     ;
; -9.524 ; pc:pc1|PC[3] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.765     ;
; -9.523 ; pc:pc1|PC[0] ; rf:rf1|core~55  ; clk          ; clk         ; 1.000        ; 0.264      ; 10.782     ;
; -9.522 ; pc:pc1|PC[3] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.763     ;
; -9.521 ; pc:pc1|PC[2] ; rf:rf1|core~34  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.808     ;
; -9.517 ; pc:pc1|PC[0] ; rf:rf1|core~28  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.450     ;
; -9.515 ; pc:pc1|PC[1] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.246      ; 10.756     ;
; -9.512 ; pc:pc1|PC[6] ; rf:rf1|core~29  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.445     ;
; -9.509 ; pc:pc1|PC[1] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.442     ;
; -9.508 ; pc:pc1|PC[0] ; rf:rf1|core~73  ; clk          ; clk         ; 1.000        ; 0.320      ; 10.823     ;
+--------+--------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                ;
+-------+----------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.574 ; pc:pc1|PC[6]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.396      ; 1.127      ;
; 0.597 ; pc:pc1|PC[3]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.818      ;
; 0.599 ; pc:pc1|PC[4]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.820      ;
; 0.612 ; sc:sc1|SC[0]                     ; sc:sc1|SC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.832      ;
; 0.618 ; pc:pc1|PC[6]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.839      ;
; 0.628 ; pc:pc1|PC[5]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.849      ;
; 0.629 ; pc:pc1|PC[1]                     ; pc:pc1|PC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.850      ;
; 0.635 ; pc:pc1|PC[0]                     ; pc:pc1|PC[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.856      ;
; 0.640 ; pc:pc1|PC[2]                     ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.861      ;
; 0.665 ; mar:mar1|MarValue[4]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.910      ;
; 0.666 ; pc:pc1|PC[4]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.396      ; 1.219      ;
; 0.680 ; pc:pc1|PC[5]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.396      ; 1.233      ;
; 0.737 ; mar:mar1|MarValue[6]             ; dmem:dmem1|guts_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.283     ; 0.611      ;
; 0.761 ; pc:pc1|PC[3]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.396      ; 1.314      ;
; 0.791 ; dmem:dmem1|guts_rtl_0_bypass[19] ; rf:rf1|core~2                                                                                   ; clk          ; clk         ; 0.000        ; 0.408      ; 1.356      ;
; 0.795 ; sc:sc1|SC[3]                     ; sc:sc1|SC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.015      ;
; 0.805 ; mar:mar1|MarValue[2]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 1.374      ;
; 0.819 ; pc:pc1|PC[2]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.396      ; 1.372      ;
; 0.821 ; sc:sc1|SC[1]                     ; sc:sc1|SC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.041      ;
; 0.871 ; pc:pc1|PC[3]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.092      ;
; 0.882 ; mar:mar1|MarValue[4]             ; dmem:dmem1|guts_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.282     ; 0.757      ;
; 0.886 ; pc:pc1|PC[4]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.107      ;
; 0.888 ; pc:pc1|PC[4]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.109      ;
; 0.889 ; sc:sc1|SC[0]                     ; sc:sc1|SC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.109      ;
; 0.895 ; mar:mar1|MarValue[0]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.165      ;
; 0.902 ; pc:pc1|PC[5]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.123      ;
; 0.904 ; pc:pc1|PC[1]                     ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.125      ;
; 0.905 ; pc:pc1|PC[0]                     ; pc:pc1|PC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.126      ;
; 0.906 ; pc:pc1|PC[1]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.396      ; 1.459      ;
; 0.907 ; pc:pc1|PC[0]                     ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.128      ;
; 0.909 ; pc:pc1|PC[0]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.396      ; 1.462      ;
; 0.927 ; pc:pc1|PC[2]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.148      ;
; 0.929 ; pc:pc1|PC[2]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.150      ;
; 0.939 ; pc:pc1|PC[7]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.172      ;
; 0.962 ; bar:bar1|BarValue[7]             ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.421      ; 1.540      ;
; 0.981 ; pc:pc1|PC[3]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.202      ;
; 0.983 ; pc:pc1|PC[3]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.204      ;
; 0.985 ; mar:mar1|MarValue[0]             ; dmem:dmem1|guts_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.256     ; 0.886      ;
; 1.014 ; pc:pc1|PC[1]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.235      ;
; 1.016 ; pc:pc1|PC[1]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.237      ;
; 1.017 ; pc:pc1|PC[0]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.238      ;
; 1.019 ; pc:pc1|PC[0]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.240      ;
; 1.028 ; rf:rf1|core~3                    ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.455      ; 1.640      ;
; 1.039 ; pc:pc1|PC[2]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.260      ;
; 1.041 ; pc:pc1|PC[2]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.262      ;
; 1.066 ; sc:sc1|SC[2]                     ; sc:sc1|SC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.286      ;
; 1.079 ; mar:mar1|MarValue[2]             ; dmem:dmem1|guts_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.022      ; 1.258      ;
; 1.087 ; bar:bar1|BarValue[3]             ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.333      ;
; 1.094 ; sc:sc1|SC[1]                     ; sc:sc1|SC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.314      ;
; 1.095 ; dmem:dmem1|guts_rtl_0_bypass[21] ; rf:rf1|core~4                                                                                   ; clk          ; clk         ; 0.000        ; 0.410      ; 1.662      ;
; 1.101 ; bar:bar1|BarValue[1]             ; pc:pc1|PC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.347      ;
; 1.108 ; bar:bar1|BarValue[0]             ; pc:pc1|PC[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.354      ;
; 1.110 ; mar:mar1|MarValue[6]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.374      ;
; 1.114 ; bar:bar1|BarValue[2]             ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.360      ;
; 1.126 ; pc:pc1|PC[1]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.347      ;
; 1.128 ; bar:bar1|BarValue[4]             ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.374      ;
; 1.128 ; pc:pc1|PC[1]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.349      ;
; 1.129 ; pc:pc1|PC[0]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.350      ;
; 1.130 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~0                                                                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.355      ;
; 1.131 ; pc:pc1|PC[0]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.352      ;
; 1.136 ; bar:bar1|BarValue[6]             ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.382      ;
; 1.164 ; mar:mar1|MarValue[7]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.383      ;
; 1.173 ; rf:rf1|core~99                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.104      ; 1.434      ;
; 1.212 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~5                                                                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.438      ;
; 1.257 ; rf:rf1|core~25                   ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.455      ; 1.869      ;
; 1.301 ; rf:rf1|core~27                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.455      ; 1.913      ;
; 1.322 ; rf:rf1|core~67                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.580      ;
; 1.339 ; sc:sc1|SC[1]                     ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.476      ; 1.972      ;
; 1.340 ; sc:sc1|SC[1]                     ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.476      ; 1.973      ;
; 1.342 ; sc:sc1|SC[1]                     ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.476      ; 1.975      ;
; 1.345 ; rf:rf1|core~65                   ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.603      ;
; 1.352 ; rf:rf1|core~15                   ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.156      ; 1.665      ;
; 1.361 ; rf:rf1|core~7                    ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.455      ; 1.973      ;
; 1.365 ; dmem:dmem1|guts_rtl_0_bypass[20] ; rf:rf1|core~11                                                                                  ; clk          ; clk         ; 0.000        ; 0.047      ; 1.569      ;
; 1.365 ; mar:mar1|MarValue[1]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.584      ;
; 1.377 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~56                                                                                  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.966      ;
; 1.379 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~16                                                                                  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.965      ;
; 1.434 ; sc:sc1|SC[0]                     ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.476      ; 2.067      ;
; 1.454 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~13                                                                                  ; clk          ; clk         ; 0.000        ; 0.458      ; 2.069      ;
; 1.491 ; sc:sc1|SC[0]                     ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.476      ; 2.124      ;
; 1.492 ; sc:sc1|SC[0]                     ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.476      ; 2.125      ;
; 1.498 ; rf:rf1|core~47                   ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.756      ;
; 1.513 ; rf:rf1|core~35                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.098      ; 1.768      ;
; 1.517 ; rf:rf1|core~71                   ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.775      ;
; 1.538 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~8                                                                                   ; clk          ; clk         ; 0.000        ; 0.456      ; 2.151      ;
; 1.561 ; dmem:dmem1|guts_rtl_0_bypass[23] ; rf:rf1|core~6                                                                                   ; clk          ; clk         ; 0.000        ; 0.048      ; 1.766      ;
; 1.576 ; mar:mar1|MarValue[7]             ; dmem:dmem1|guts_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.328     ; 1.405      ;
; 1.579 ; rf:rf1|core~73                   ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.809      ;
; 1.580 ; mar:mar1|MarValue[5]             ; dmem:dmem1|guts_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; -0.308     ; 1.429      ;
; 1.581 ; rf:rf1|core~75                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.811      ;
; 1.587 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~24                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.812      ;
; 1.588 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~40                                                                                  ; clk          ; clk         ; 0.000        ; 0.436      ; 2.181      ;
; 1.592 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~53                                                                                  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.180      ;
; 1.595 ; rf:rf1|core~77                   ; mar:mar1|MarValue[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.094      ; 1.846      ;
; 1.615 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~48                                                                                  ; clk          ; clk         ; 0.000        ; 0.407      ; 2.179      ;
; 1.620 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~45                                                                                  ; clk          ; clk         ; 0.000        ; 0.419      ; 2.196      ;
; 1.627 ; dmem:dmem1|guts_rtl_0_bypass[19] ; rf:rf1|core~42                                                                                  ; clk          ; clk         ; 0.000        ; 0.436      ; 2.220      ;
; 1.632 ; dmem:dmem1|guts_rtl_0_bypass[20] ; rf:rf1|core~51                                                                                  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.210      ;
; 1.634 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~72                                                                                  ; clk          ; clk         ; 0.000        ; 0.445      ; 2.236      ;
; 1.635 ; mar:mar1|MarValue[3]             ; dmem:dmem1|guts_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.328     ; 1.464      ;
+-------+----------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~0                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~1                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~10                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~100                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~101                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~102                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~103                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~11                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~12                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~13                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~14                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~15                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~16                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~17                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~18                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~19                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~2                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~20                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~21                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~22                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~23                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~24                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~25                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~26                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~27                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~28                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~29                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~3                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~30                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~31                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~32                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~33                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~34                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~35                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~36                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~37                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~38                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~39                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 2.444 ; 2.924 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.647 ; -2.074 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; done      ; clk        ; 12.745 ; 12.717 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 7.979 ; 7.878 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 103.32 MHz ; 103.32 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.679 ; -1208.656         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.498 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -176.696                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                             ;
+--------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; -8.679 ; pc:pc1|PC[2] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.949      ;
; -8.654 ; pc:pc1|PC[2] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.597      ;
; -8.654 ; pc:pc1|PC[2] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.302      ; 9.951      ;
; -8.639 ; pc:pc1|PC[2] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.051     ; 9.583      ;
; -8.639 ; pc:pc1|PC[2] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.583      ;
; -8.628 ; pc:pc1|PC[2] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.856      ;
; -8.620 ; pc:pc1|PC[6] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.890      ;
; -8.603 ; pc:pc1|PC[0] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.873      ;
; -8.599 ; pc:pc1|PC[2] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.260      ; 9.854      ;
; -8.595 ; pc:pc1|PC[6] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.538      ;
; -8.595 ; pc:pc1|PC[6] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.302      ; 9.892      ;
; -8.582 ; pc:pc1|PC[2] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.526      ;
; -8.580 ; pc:pc1|PC[6] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.051     ; 9.524      ;
; -8.580 ; pc:pc1|PC[6] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.524      ;
; -8.578 ; pc:pc1|PC[0] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.521      ;
; -8.578 ; pc:pc1|PC[0] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.302      ; 9.875      ;
; -8.569 ; pc:pc1|PC[6] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.797      ;
; -8.568 ; pc:pc1|PC[2] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.512      ;
; -8.555 ; pc:pc1|PC[2] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.783      ;
; -8.555 ; pc:pc1|PC[3] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.825      ;
; -8.552 ; pc:pc1|PC[0] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.780      ;
; -8.549 ; pc:pc1|PC[2] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.225      ; 9.769      ;
; -8.547 ; pc:pc1|PC[2] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.490      ;
; -8.543 ; pc:pc1|PC[2] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.052     ; 9.486      ;
; -8.541 ; pc:pc1|PC[2] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.484      ;
; -8.541 ; pc:pc1|PC[0] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.051     ; 9.485      ;
; -8.541 ; pc:pc1|PC[0] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.485      ;
; -8.541 ; pc:pc1|PC[1] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.811      ;
; -8.540 ; pc:pc1|PC[6] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.260      ; 9.795      ;
; -8.537 ; pc:pc1|PC[2] ; rf:rf1|core~28  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.481      ;
; -8.537 ; pc:pc1|PC[2] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.765      ;
; -8.530 ; pc:pc1|PC[3] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.473      ;
; -8.530 ; pc:pc1|PC[3] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.302      ; 9.827      ;
; -8.523 ; pc:pc1|PC[0] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.260      ; 9.778      ;
; -8.523 ; pc:pc1|PC[6] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.467      ;
; -8.515 ; pc:pc1|PC[1] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.302      ; 9.812      ;
; -8.512 ; pc:pc1|PC[2] ; rf:rf1|core~103 ; clk          ; clk         ; 1.000        ; 0.272      ; 9.779      ;
; -8.510 ; pc:pc1|PC[2] ; rf:rf1|core~89  ; clk          ; clk         ; 1.000        ; 0.260      ; 9.765      ;
; -8.510 ; pc:pc1|PC[2] ; rf:rf1|core~23  ; clk          ; clk         ; 1.000        ; 0.270      ; 9.775      ;
; -8.509 ; pc:pc1|PC[1] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.452      ;
; -8.509 ; pc:pc1|PC[6] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.453      ;
; -8.507 ; pc:pc1|PC[2] ; rf:rf1|core~63  ; clk          ; clk         ; 1.000        ; 0.273      ; 9.775      ;
; -8.506 ; pc:pc1|PC[0] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.450      ;
; -8.504 ; pc:pc1|PC[3] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.732      ;
; -8.496 ; pc:pc1|PC[6] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.724      ;
; -8.495 ; pc:pc1|PC[2] ; rf:rf1|core~34  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.765      ;
; -8.492 ; pc:pc1|PC[0] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.436      ;
; -8.490 ; pc:pc1|PC[6] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.225      ; 9.710      ;
; -8.488 ; pc:pc1|PC[6] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.431      ;
; -8.485 ; pc:pc1|PC[3] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.051     ; 9.429      ;
; -8.485 ; pc:pc1|PC[3] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.429      ;
; -8.484 ; pc:pc1|PC[6] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.052     ; 9.427      ;
; -8.483 ; pc:pc1|PC[1] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.711      ;
; -8.482 ; pc:pc1|PC[6] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.425      ;
; -8.479 ; pc:pc1|PC[0] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.707      ;
; -8.478 ; pc:pc1|PC[6] ; rf:rf1|core~28  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.422      ;
; -8.478 ; pc:pc1|PC[6] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.706      ;
; -8.476 ; pc:pc1|PC[2] ; rf:rf1|core~65  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.746      ;
; -8.475 ; pc:pc1|PC[3] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.260      ; 9.730      ;
; -8.473 ; pc:pc1|PC[0] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.225      ; 9.693      ;
; -8.471 ; pc:pc1|PC[2] ; rf:rf1|core~29  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.415      ;
; -8.471 ; pc:pc1|PC[0] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.414      ;
; -8.468 ; pc:pc1|PC[2] ; rf:rf1|core~55  ; clk          ; clk         ; 1.000        ; 0.248      ; 9.711      ;
; -8.467 ; pc:pc1|PC[1] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.411      ;
; -8.467 ; pc:pc1|PC[0] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.052     ; 9.410      ;
; -8.465 ; pc:pc1|PC[0] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.408      ;
; -8.461 ; pc:pc1|PC[2] ; rf:rf1|core~85  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.689      ;
; -8.461 ; pc:pc1|PC[0] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.689      ;
; -8.458 ; pc:pc1|PC[3] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.402      ;
; -8.454 ; pc:pc1|PC[1] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.260      ; 9.709      ;
; -8.453 ; pc:pc1|PC[6] ; rf:rf1|core~103 ; clk          ; clk         ; 1.000        ; 0.272      ; 9.720      ;
; -8.452 ; pc:pc1|PC[2] ; rf:rf1|core~73  ; clk          ; clk         ; 1.000        ; 0.302      ; 9.749      ;
; -8.451 ; pc:pc1|PC[6] ; rf:rf1|core~89  ; clk          ; clk         ; 1.000        ; 0.260      ; 9.706      ;
; -8.451 ; pc:pc1|PC[6] ; rf:rf1|core~23  ; clk          ; clk         ; 1.000        ; 0.270      ; 9.716      ;
; -8.448 ; pc:pc1|PC[6] ; rf:rf1|core~63  ; clk          ; clk         ; 1.000        ; 0.273      ; 9.716      ;
; -8.446 ; pc:pc1|PC[1] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.389      ;
; -8.444 ; pc:pc1|PC[3] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.388      ;
; -8.441 ; pc:pc1|PC[2] ; rf:rf1|core~47  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.711      ;
; -8.441 ; pc:pc1|PC[0] ; rf:rf1|core~28  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.385      ;
; -8.439 ; pc:pc1|PC[1] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.383      ;
; -8.438 ; pc:pc1|PC[1] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.051     ; 9.382      ;
; -8.436 ; pc:pc1|PC[1] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.664      ;
; -8.436 ; pc:pc1|PC[0] ; rf:rf1|core~103 ; clk          ; clk         ; 1.000        ; 0.272      ; 9.703      ;
; -8.436 ; pc:pc1|PC[6] ; rf:rf1|core~34  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.706      ;
; -8.434 ; pc:pc1|PC[0] ; rf:rf1|core~89  ; clk          ; clk         ; 1.000        ; 0.260      ; 9.689      ;
; -8.434 ; pc:pc1|PC[0] ; rf:rf1|core~23  ; clk          ; clk         ; 1.000        ; 0.270      ; 9.699      ;
; -8.433 ; pc:pc1|PC[2] ; rf:rf1|core~93  ; clk          ; clk         ; 1.000        ; 0.260      ; 9.688      ;
; -8.431 ; pc:pc1|PC[0] ; rf:rf1|core~63  ; clk          ; clk         ; 1.000        ; 0.273      ; 9.699      ;
; -8.431 ; pc:pc1|PC[3] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.659      ;
; -8.428 ; pc:pc1|PC[2] ; rf:rf1|core~30  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.372      ;
; -8.426 ; pc:pc1|PC[1] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.051     ; 9.370      ;
; -8.425 ; pc:pc1|PC[3] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.225      ; 9.645      ;
; -8.424 ; pc:pc1|PC[2] ; rf:rf1|core~64  ; clk          ; clk         ; 1.000        ; 0.256      ; 9.675      ;
; -8.423 ; pc:pc1|PC[3] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.366      ;
; -8.420 ; pc:pc1|PC[5] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.690      ;
; -8.419 ; pc:pc1|PC[3] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.052     ; 9.362      ;
; -8.418 ; pc:pc1|PC[2] ; rf:rf1|core~96  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.685      ;
; -8.417 ; pc:pc1|PC[6] ; rf:rf1|core~65  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.687      ;
; -8.417 ; pc:pc1|PC[3] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.052     ; 9.360      ;
; -8.413 ; pc:pc1|PC[3] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.233      ; 9.641      ;
+--------+--------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                 ;
+-------+----------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.498 ; pc:pc1|PC[6]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.363      ; 1.005      ;
; 0.537 ; pc:pc1|PC[3]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.737      ;
; 0.539 ; pc:pc1|PC[4]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.739      ;
; 0.554 ; sc:sc1|SC[0]                     ; sc:sc1|SC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.753      ;
; 0.556 ; pc:pc1|PC[6]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.756      ;
; 0.561 ; pc:pc1|PC[5]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.761      ;
; 0.567 ; pc:pc1|PC[1]                     ; pc:pc1|PC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.767      ;
; 0.570 ; pc:pc1|PC[2]                     ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.770      ;
; 0.571 ; pc:pc1|PC[0]                     ; pc:pc1|PC[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.771      ;
; 0.577 ; pc:pc1|PC[4]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.363      ; 1.084      ;
; 0.588 ; pc:pc1|PC[5]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.363      ; 1.095      ;
; 0.637 ; mar:mar1|MarValue[4]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.848      ;
; 0.660 ; pc:pc1|PC[3]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.363      ; 1.167      ;
; 0.675 ; mar:mar1|MarValue[6]             ; dmem:dmem1|guts_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.265     ; 0.554      ;
; 0.697 ; dmem:dmem1|guts_rtl_0_bypass[19] ; rf:rf1|core~2                                                                                   ; clk          ; clk         ; 0.000        ; 0.376      ; 1.217      ;
; 0.704 ; pc:pc1|PC[2]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.363      ; 1.211      ;
; 0.710 ; sc:sc1|SC[3]                     ; sc:sc1|SC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.909      ;
; 0.736 ; sc:sc1|SC[1]                     ; sc:sc1|SC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.935      ;
; 0.762 ; mar:mar1|MarValue[2]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 1.273      ;
; 0.782 ; pc:pc1|PC[3]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.982      ;
; 0.785 ; pc:pc1|PC[1]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.363      ; 1.292      ;
; 0.786 ; pc:pc1|PC[0]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.363      ; 1.293      ;
; 0.788 ; pc:pc1|PC[4]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.988      ;
; 0.795 ; pc:pc1|PC[4]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.995      ;
; 0.804 ; sc:sc1|SC[0]                     ; sc:sc1|SC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.003      ;
; 0.805 ; mar:mar1|MarValue[4]             ; dmem:dmem1|guts_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.265     ; 0.684      ;
; 0.805 ; pc:pc1|PC[0]                     ; pc:pc1|PC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.005      ;
; 0.806 ; pc:pc1|PC[5]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.006      ;
; 0.811 ; pc:pc1|PC[1]                     ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.011      ;
; 0.812 ; pc:pc1|PC[0]                     ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.012      ;
; 0.819 ; pc:pc1|PC[2]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.019      ;
; 0.826 ; pc:pc1|PC[2]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.026      ;
; 0.851 ; mar:mar1|MarValue[0]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.086      ;
; 0.864 ; pc:pc1|PC[7]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.076      ;
; 0.871 ; pc:pc1|PC[3]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.071      ;
; 0.878 ; pc:pc1|PC[3]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.078      ;
; 0.893 ; bar:bar1|BarValue[7]             ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.421      ;
; 0.900 ; pc:pc1|PC[1]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.100      ;
; 0.901 ; pc:pc1|PC[0]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.101      ;
; 0.903 ; mar:mar1|MarValue[0]             ; dmem:dmem1|guts_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.239     ; 0.808      ;
; 0.907 ; pc:pc1|PC[1]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.107      ;
; 0.908 ; pc:pc1|PC[0]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.108      ;
; 0.915 ; pc:pc1|PC[2]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.115      ;
; 0.922 ; pc:pc1|PC[2]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.122      ;
; 0.935 ; rf:rf1|core~3                    ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.418      ; 1.497      ;
; 0.961 ; sc:sc1|SC[2]                     ; sc:sc1|SC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.160      ;
; 0.976 ; dmem:dmem1|guts_rtl_0_bypass[21] ; rf:rf1|core~4                                                                                   ; clk          ; clk         ; 0.000        ; 0.378      ; 1.498      ;
; 0.987 ; sc:sc1|SC[1]                     ; sc:sc1|SC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.186      ;
; 0.995 ; mar:mar1|MarValue[2]             ; dmem:dmem1|guts_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.018      ; 1.157      ;
; 0.996 ; pc:pc1|PC[1]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.196      ;
; 0.997 ; pc:pc1|PC[0]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.197      ;
; 1.003 ; bar:bar1|BarValue[3]             ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.224      ;
; 1.003 ; pc:pc1|PC[1]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.203      ;
; 1.004 ; pc:pc1|PC[0]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.204      ;
; 1.010 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~0                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.215      ;
; 1.012 ; bar:bar1|BarValue[1]             ; pc:pc1|PC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.233      ;
; 1.021 ; bar:bar1|BarValue[0]             ; pc:pc1|PC[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.242      ;
; 1.029 ; bar:bar1|BarValue[2]             ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.250      ;
; 1.042 ; bar:bar1|BarValue[4]             ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.263      ;
; 1.044 ; bar:bar1|BarValue[6]             ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.265      ;
; 1.047 ; mar:mar1|MarValue[6]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.275      ;
; 1.063 ; rf:rf1|core~99                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.095      ; 1.302      ;
; 1.094 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~5                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.300      ;
; 1.097 ; mar:mar1|MarValue[7]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.017      ; 1.283      ;
; 1.143 ; rf:rf1|core~25                   ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.418      ; 1.705      ;
; 1.174 ; rf:rf1|core~67                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.092      ; 1.410      ;
; 1.178 ; rf:rf1|core~27                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.418      ; 1.740      ;
; 1.194 ; sc:sc1|SC[1]                     ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.437      ; 1.775      ;
; 1.194 ; sc:sc1|SC[1]                     ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.437      ; 1.775      ;
; 1.196 ; sc:sc1|SC[1]                     ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.437      ; 1.777      ;
; 1.217 ; rf:rf1|core~65                   ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.092      ; 1.453      ;
; 1.229 ; dmem:dmem1|guts_rtl_0_bypass[20] ; rf:rf1|core~11                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 1.415      ;
; 1.229 ; rf:rf1|core~15                   ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.142      ; 1.515      ;
; 1.243 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~56                                                                                  ; clk          ; clk         ; 0.000        ; 0.399      ; 1.786      ;
; 1.244 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~16                                                                                  ; clk          ; clk         ; 0.000        ; 0.397      ; 1.785      ;
; 1.248 ; rf:rf1|core~7                    ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.419      ; 1.811      ;
; 1.285 ; mar:mar1|MarValue[1]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.017      ; 1.471      ;
; 1.301 ; sc:sc1|SC[0]                     ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.437      ; 1.882      ;
; 1.313 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~13                                                                                  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.881      ;
; 1.339 ; rf:rf1|core~47                   ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.092      ; 1.575      ;
; 1.341 ; sc:sc1|SC[0]                     ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.437      ; 1.922      ;
; 1.341 ; rf:rf1|core~71                   ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.092      ; 1.577      ;
; 1.342 ; sc:sc1|SC[0]                     ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.437      ; 1.923      ;
; 1.372 ; rf:rf1|core~35                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 1.605      ;
; 1.373 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~8                                                                                   ; clk          ; clk         ; 0.000        ; 0.422      ; 1.939      ;
; 1.382 ; dmem:dmem1|guts_rtl_0_bypass[23] ; rf:rf1|core~6                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.570      ;
; 1.430 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~40                                                                                  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.976      ;
; 1.436 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~24                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.641      ;
; 1.444 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~53                                                                                  ; clk          ; clk         ; 0.000        ; 0.395      ; 1.983      ;
; 1.444 ; rf:rf1|core~77                   ; mar:mar1|MarValue[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 1.675      ;
; 1.444 ; rf:rf1|core~75                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.065      ; 1.653      ;
; 1.450 ; rf:rf1|core~73                   ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.065      ; 1.659      ;
; 1.456 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~48                                                                                  ; clk          ; clk         ; 0.000        ; 0.373      ; 1.973      ;
; 1.458 ; mar:mar1|MarValue[7]             ; dmem:dmem1|guts_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.307     ; 1.295      ;
; 1.461 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~45                                                                                  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.992      ;
; 1.461 ; dmem:dmem1|guts_rtl_0_bypass[20] ; rf:rf1|core~51                                                                                  ; clk          ; clk         ; 0.000        ; 0.389      ; 1.994      ;
; 1.463 ; dmem:dmem1|guts_rtl_0_bypass[19] ; rf:rf1|core~42                                                                                  ; clk          ; clk         ; 0.000        ; 0.402      ; 2.009      ;
; 1.467 ; mar:mar1|MarValue[5]             ; dmem:dmem1|guts_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; -0.290     ; 1.321      ;
; 1.480 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~21                                                                                  ; clk          ; clk         ; 0.000        ; 0.399      ; 2.023      ;
; 1.482 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~61                                                                                  ; clk          ; clk         ; 0.000        ; 0.377      ; 2.003      ;
+-------+----------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~0                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~1                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~10                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~100                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~101                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~102                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~103                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~11                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~12                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~13                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~14                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~15                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~16                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~17                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~18                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~19                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~2                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~20                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~21                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~22                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~23                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~24                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~25                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~26                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~27                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~28                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~29                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~3                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~30                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~31                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~32                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~33                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~34                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~35                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~36                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~37                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~38                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~39                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 2.115 ; 2.491 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.414 ; -1.746 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; done      ; clk        ; 11.437 ; 11.454 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 7.136 ; 7.099 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.229 ; -714.968          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.314 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -185.702                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                             ;
+--------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-----------------+--------------+-------------+--------------+------------+------------+
; -5.229 ; pc:pc1|PC[2] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.374      ;
; -5.217 ; pc:pc1|PC[2] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.172      ; 6.376      ;
; -5.202 ; pc:pc1|PC[2] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.322      ;
; -5.195 ; pc:pc1|PC[6] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.340      ;
; -5.189 ; pc:pc1|PC[2] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.309      ;
; -5.185 ; pc:pc1|PC[2] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.147      ; 6.319      ;
; -5.183 ; pc:pc1|PC[6] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.172      ; 6.342      ;
; -5.182 ; pc:pc1|PC[2] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.133      ;
; -5.175 ; pc:pc1|PC[2] ; rf:rf1|core~89  ; clk          ; clk         ; 1.000        ; 0.147      ; 6.309      ;
; -5.170 ; pc:pc1|PC[0] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.315      ;
; -5.168 ; pc:pc1|PC[6] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.288      ;
; -5.165 ; pc:pc1|PC[2] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.117      ;
; -5.158 ; pc:pc1|PC[0] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.172      ; 6.317      ;
; -5.157 ; pc:pc1|PC[2] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.108      ;
; -5.155 ; pc:pc1|PC[6] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.275      ;
; -5.153 ; pc:pc1|PC[2] ; rf:rf1|core~65  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.298      ;
; -5.151 ; pc:pc1|PC[6] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.147      ; 6.285      ;
; -5.149 ; pc:pc1|PC[2] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.127      ; 6.263      ;
; -5.148 ; pc:pc1|PC[6] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.099      ;
; -5.144 ; pc:pc1|PC[2] ; rf:rf1|core~73  ; clk          ; clk         ; 1.000        ; 0.172      ; 6.303      ;
; -5.143 ; pc:pc1|PC[0] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.263      ;
; -5.141 ; pc:pc1|PC[6] ; rf:rf1|core~89  ; clk          ; clk         ; 1.000        ; 0.147      ; 6.275      ;
; -5.137 ; pc:pc1|PC[2] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.257      ;
; -5.133 ; pc:pc1|PC[3] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.278      ;
; -5.131 ; pc:pc1|PC[6] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.083      ;
; -5.130 ; pc:pc1|PC[0] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.250      ;
; -5.126 ; pc:pc1|PC[0] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.147      ; 6.260      ;
; -5.123 ; pc:pc1|PC[2] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.075      ;
; -5.123 ; pc:pc1|PC[0] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.074      ;
; -5.123 ; pc:pc1|PC[6] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.074      ;
; -5.122 ; pc:pc1|PC[2] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.035     ; 6.074      ;
; -5.121 ; pc:pc1|PC[2] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.073      ;
; -5.121 ; pc:pc1|PC[3] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.172      ; 6.280      ;
; -5.119 ; pc:pc1|PC[6] ; rf:rf1|core~65  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.264      ;
; -5.116 ; pc:pc1|PC[0] ; rf:rf1|core~89  ; clk          ; clk         ; 1.000        ; 0.147      ; 6.250      ;
; -5.115 ; pc:pc1|PC[2] ; rf:rf1|core~103 ; clk          ; clk         ; 1.000        ; 0.157      ; 6.259      ;
; -5.115 ; pc:pc1|PC[6] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.127      ; 6.229      ;
; -5.110 ; pc:pc1|PC[6] ; rf:rf1|core~73  ; clk          ; clk         ; 1.000        ; 0.172      ; 6.269      ;
; -5.106 ; pc:pc1|PC[0] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.058      ;
; -5.106 ; pc:pc1|PC[3] ; rf:rf1|core~80  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.226      ;
; -5.103 ; pc:pc1|PC[6] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.223      ;
; -5.101 ; pc:pc1|PC[2] ; rf:rf1|core~23  ; clk          ; clk         ; 1.000        ; 0.154      ; 6.242      ;
; -5.098 ; pc:pc1|PC[2] ; rf:rf1|core~63  ; clk          ; clk         ; 1.000        ; 0.157      ; 6.242      ;
; -5.098 ; pc:pc1|PC[0] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.049      ;
; -5.097 ; pc:pc1|PC[2] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.048      ;
; -5.097 ; pc:pc1|PC[2] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.036     ; 6.048      ;
; -5.096 ; pc:pc1|PC[2] ; rf:rf1|core~85  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.216      ;
; -5.094 ; pc:pc1|PC[0] ; rf:rf1|core~65  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.239      ;
; -5.093 ; pc:pc1|PC[3] ; rf:rf1|core~81  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.213      ;
; -5.090 ; pc:pc1|PC[0] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.127      ; 6.204      ;
; -5.089 ; pc:pc1|PC[6] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.041      ;
; -5.089 ; pc:pc1|PC[3] ; rf:rf1|core~88  ; clk          ; clk         ; 1.000        ; 0.147      ; 6.223      ;
; -5.088 ; pc:pc1|PC[6] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.035     ; 6.040      ;
; -5.087 ; pc:pc1|PC[6] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.039      ;
; -5.086 ; pc:pc1|PC[3] ; rf:rf1|core~32  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.037      ;
; -5.085 ; pc:pc1|PC[0] ; rf:rf1|core~73  ; clk          ; clk         ; 1.000        ; 0.172      ; 6.244      ;
; -5.083 ; pc:pc1|PC[2] ; rf:rf1|core~93  ; clk          ; clk         ; 1.000        ; 0.147      ; 6.217      ;
; -5.083 ; pc:pc1|PC[2] ; rf:rf1|core~64  ; clk          ; clk         ; 1.000        ; 0.151      ; 6.221      ;
; -5.081 ; pc:pc1|PC[6] ; rf:rf1|core~103 ; clk          ; clk         ; 1.000        ; 0.157      ; 6.225      ;
; -5.079 ; pc:pc1|PC[3] ; rf:rf1|core~89  ; clk          ; clk         ; 1.000        ; 0.147      ; 6.213      ;
; -5.078 ; pc:pc1|PC[2] ; rf:rf1|core~96  ; clk          ; clk         ; 1.000        ; 0.157      ; 6.222      ;
; -5.078 ; pc:pc1|PC[0] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.198      ;
; -5.073 ; pc:pc1|PC[2] ; rf:rf1|core~95  ; clk          ; clk         ; 1.000        ; 0.149      ; 6.209      ;
; -5.071 ; pc:pc1|PC[1] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.216      ;
; -5.069 ; pc:pc1|PC[2] ; rf:rf1|core~34  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.218      ;
; -5.069 ; pc:pc1|PC[3] ; rf:rf1|core~25  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.021      ;
; -5.067 ; pc:pc1|PC[2] ; rf:rf1|core~72  ; clk          ; clk         ; 1.000        ; 0.165      ; 6.219      ;
; -5.067 ; pc:pc1|PC[2] ; rf:rf1|core~55  ; clk          ; clk         ; 1.000        ; 0.143      ; 6.197      ;
; -5.067 ; pc:pc1|PC[6] ; rf:rf1|core~23  ; clk          ; clk         ; 1.000        ; 0.154      ; 6.208      ;
; -5.064 ; pc:pc1|PC[2] ; rf:rf1|core~28  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.016      ;
; -5.064 ; pc:pc1|PC[0] ; rf:rf1|core~27  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.016      ;
; -5.064 ; pc:pc1|PC[6] ; rf:rf1|core~63  ; clk          ; clk         ; 1.000        ; 0.157      ; 6.208      ;
; -5.063 ; pc:pc1|PC[2] ; rf:rf1|core~29  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.015      ;
; -5.063 ; pc:pc1|PC[0] ; rf:rf1|core~3   ; clk          ; clk         ; 1.000        ; -0.035     ; 6.015      ;
; -5.063 ; pc:pc1|PC[6] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.014      ;
; -5.063 ; pc:pc1|PC[6] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.036     ; 6.014      ;
; -5.062 ; pc:pc1|PC[0] ; rf:rf1|core~31  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.014      ;
; -5.062 ; pc:pc1|PC[6] ; rf:rf1|core~85  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.182      ;
; -5.061 ; pc:pc1|PC[3] ; rf:rf1|core~33  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.012      ;
; -5.059 ; pc:pc1|PC[1] ; rf:rf1|core~79  ; clk          ; clk         ; 1.000        ; 0.172      ; 6.218      ;
; -5.057 ; pc:pc1|PC[3] ; rf:rf1|core~65  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.202      ;
; -5.056 ; pc:pc1|PC[2] ; rf:rf1|core~9   ; clk          ; clk         ; 1.000        ; 0.127      ; 6.170      ;
; -5.056 ; pc:pc1|PC[0] ; rf:rf1|core~103 ; clk          ; clk         ; 1.000        ; 0.157      ; 6.200      ;
; -5.053 ; pc:pc1|PC[3] ; rf:rf1|core~15  ; clk          ; clk         ; 1.000        ; 0.127      ; 6.167      ;
; -5.052 ; pc:pc1|PC[2] ; rf:rf1|core~47  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.197      ;
; -5.049 ; pc:pc1|PC[6] ; rf:rf1|core~93  ; clk          ; clk         ; 1.000        ; 0.147      ; 6.183      ;
; -5.049 ; pc:pc1|PC[6] ; rf:rf1|core~64  ; clk          ; clk         ; 1.000        ; 0.151      ; 6.187      ;
; -5.048 ; pc:pc1|PC[3] ; rf:rf1|core~73  ; clk          ; clk         ; 1.000        ; 0.172      ; 6.207      ;
; -5.046 ; pc:pc1|PC[4] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.191      ;
; -5.044 ; pc:pc1|PC[6] ; rf:rf1|core~96  ; clk          ; clk         ; 1.000        ; 0.157      ; 6.188      ;
; -5.042 ; pc:pc1|PC[0] ; rf:rf1|core~23  ; clk          ; clk         ; 1.000        ; 0.154      ; 6.183      ;
; -5.041 ; pc:pc1|PC[3] ; rf:rf1|core~87  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.161      ;
; -5.040 ; sc:sc1|SC[1] ; rf:rf1|core~71  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.189      ;
; -5.039 ; pc:pc1|PC[0] ; rf:rf1|core~63  ; clk          ; clk         ; 1.000        ; 0.157      ; 6.183      ;
; -5.039 ; pc:pc1|PC[6] ; rf:rf1|core~95  ; clk          ; clk         ; 1.000        ; 0.149      ; 6.175      ;
; -5.038 ; pc:pc1|PC[0] ; rf:rf1|core~39  ; clk          ; clk         ; 1.000        ; -0.036     ; 5.989      ;
; -5.038 ; pc:pc1|PC[0] ; rf:rf1|core~7   ; clk          ; clk         ; 1.000        ; -0.036     ; 5.989      ;
; -5.037 ; pc:pc1|PC[0] ; rf:rf1|core~85  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.157      ;
; -5.036 ; pc:pc1|PC[2] ; rf:rf1|core~97  ; clk          ; clk         ; 1.000        ; 0.157      ; 6.180      ;
; -5.036 ; pc:pc1|PC[2] ; rf:rf1|core~30  ; clk          ; clk         ; 1.000        ; -0.035     ; 5.988      ;
+--------+--------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                 ;
+-------+----------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.314 ; pc:pc1|PC[6]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.218      ; 0.616      ;
; 0.322 ; pc:pc1|PC[3]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; pc:pc1|PC[4]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.329 ; sc:sc1|SC[0]                     ; sc:sc1|SC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.338 ; pc:pc1|PC[6]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.458      ;
; 0.340 ; mar:mar1|MarValue[4]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.493      ;
; 0.341 ; pc:pc1|PC[5]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.461      ;
; 0.343 ; pc:pc1|PC[1]                     ; pc:pc1|PC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.346 ; pc:pc1|PC[0]                     ; pc:pc1|PC[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.347 ; pc:pc1|PC[2]                     ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.365 ; pc:pc1|PC[4]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.218      ; 0.667      ;
; 0.371 ; pc:pc1|PC[5]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.218      ; 0.673      ;
; 0.393 ; mar:mar1|MarValue[6]             ; dmem:dmem1|guts_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.153     ; 0.324      ;
; 0.415 ; dmem:dmem1|guts_rtl_0_bypass[19] ; rf:rf1|core~2                                                                                   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.723      ;
; 0.418 ; pc:pc1|PC[3]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.218      ; 0.720      ;
; 0.420 ; sc:sc1|SC[3]                     ; sc:sc1|SC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.540      ;
; 0.426 ; mar:mar1|MarValue[2]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.756      ;
; 0.437 ; sc:sc1|SC[1]                     ; sc:sc1|SC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.455 ; pc:pc1|PC[2]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.218      ; 0.757      ;
; 0.470 ; mar:mar1|MarValue[4]             ; dmem:dmem1|guts_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.153     ; 0.401      ;
; 0.471 ; pc:pc1|PC[3]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.474 ; sc:sc1|SC[0]                     ; sc:sc1|SC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.478 ; mar:mar1|MarValue[0]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.641      ;
; 0.481 ; pc:pc1|PC[4]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.484 ; pc:pc1|PC[4]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.604      ;
; 0.490 ; pc:pc1|PC[5]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.492 ; pc:pc1|PC[1]                     ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.495 ; pc:pc1|PC[7]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.622      ;
; 0.495 ; pc:pc1|PC[0]                     ; pc:pc1|PC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.615      ;
; 0.498 ; pc:pc1|PC[0]                     ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.618      ;
; 0.505 ; pc:pc1|PC[2]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.505 ; pc:pc1|PC[1]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.218      ; 0.807      ;
; 0.507 ; bar:bar1|BarValue[7]             ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.237      ; 0.828      ;
; 0.508 ; pc:pc1|PC[2]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.511 ; pc:pc1|PC[0]                     ; pc:pc1|PC[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.218      ; 0.813      ;
; 0.518 ; mar:mar1|MarValue[0]             ; dmem:dmem1|guts_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.140     ; 0.462      ;
; 0.534 ; pc:pc1|PC[3]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.537 ; pc:pc1|PC[3]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.657      ;
; 0.555 ; pc:pc1|PC[1]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.675      ;
; 0.558 ; pc:pc1|PC[1]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.678      ;
; 0.561 ; pc:pc1|PC[0]                     ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.681      ;
; 0.564 ; rf:rf1|core~3                    ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.248      ; 0.896      ;
; 0.564 ; pc:pc1|PC[0]                     ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.684      ;
; 0.571 ; pc:pc1|PC[2]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.574 ; pc:pc1|PC[2]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.694      ;
; 0.575 ; dmem:dmem1|guts_rtl_0_bypass[21] ; rf:rf1|core~4                                                                                   ; clk          ; clk         ; 0.000        ; 0.227      ; 0.886      ;
; 0.575 ; sc:sc1|SC[2]                     ; sc:sc1|SC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.582 ; bar:bar1|BarValue[3]             ; pc:pc1|PC[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.586 ; mar:mar1|MarValue[6]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.749      ;
; 0.588 ; bar:bar1|BarValue[0]             ; pc:pc1|PC[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.727      ;
; 0.589 ; mar:mar1|MarValue[2]             ; dmem:dmem1|guts_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.687      ;
; 0.590 ; bar:bar1|BarValue[1]             ; pc:pc1|PC[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.592 ; bar:bar1|BarValue[2]             ; pc:pc1|PC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.592 ; sc:sc1|SC[1]                     ; sc:sc1|SC[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.712      ;
; 0.597 ; bar:bar1|BarValue[4]             ; pc:pc1|PC[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.736      ;
; 0.598 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~0                                                                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.723      ;
; 0.602 ; bar:bar1|BarValue[6]             ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.741      ;
; 0.617 ; rf:rf1|core~99                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.757      ;
; 0.621 ; pc:pc1|PC[1]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.741      ;
; 0.622 ; mar:mar1|MarValue[7]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.762      ;
; 0.624 ; pc:pc1|PC[1]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.744      ;
; 0.627 ; pc:pc1|PC[0]                     ; pc:pc1|PC[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.747      ;
; 0.630 ; pc:pc1|PC[0]                     ; pc:pc1|PC[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.750      ;
; 0.636 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~5                                                                                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.762      ;
; 0.679 ; rf:rf1|core~25                   ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.248      ; 1.011      ;
; 0.702 ; rf:rf1|core~67                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.841      ;
; 0.707 ; rf:rf1|core~27                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.248      ; 1.039      ;
; 0.711 ; rf:rf1|core~65                   ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.850      ;
; 0.718 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~56                                                                                  ; clk          ; clk         ; 0.000        ; 0.241      ; 1.043      ;
; 0.719 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~16                                                                                  ; clk          ; clk         ; 0.000        ; 0.238      ; 1.041      ;
; 0.729 ; mar:mar1|MarValue[1]             ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.869      ;
; 0.730 ; dmem:dmem1|guts_rtl_0_bypass[20] ; rf:rf1|core~11                                                                                  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.843      ;
; 0.736 ; sc:sc1|SC[1]                     ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.261      ; 1.081      ;
; 0.736 ; sc:sc1|SC[1]                     ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.261      ; 1.081      ;
; 0.737 ; sc:sc1|SC[1]                     ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.261      ; 1.082      ;
; 0.742 ; rf:rf1|core~15                   ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.086      ; 0.912      ;
; 0.753 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~13                                                                                  ; clk          ; clk         ; 0.000        ; 0.252      ; 1.089      ;
; 0.753 ; rf:rf1|core~7                    ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.249      ; 1.086      ;
; 0.771 ; sc:sc1|SC[0]                     ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.261      ; 1.116      ;
; 0.804 ; rf:rf1|core~71                   ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.807 ; rf:rf1|core~47                   ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.946      ;
; 0.809 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~8                                                                                   ; clk          ; clk         ; 0.000        ; 0.249      ; 1.142      ;
; 0.813 ; rf:rf1|core~35                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.051      ; 0.948      ;
; 0.819 ; sc:sc1|SC[0]                     ; mar:mar1|MarValue[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.261      ; 1.164      ;
; 0.819 ; sc:sc1|SC[0]                     ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.261      ; 1.164      ;
; 0.829 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~40                                                                                  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.155      ;
; 0.829 ; dmem:dmem1|guts_rtl_0_bypass[23] ; rf:rf1|core~6                                                                                   ; clk          ; clk         ; 0.000        ; 0.030      ; 0.943      ;
; 0.837 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~24                                                                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.962      ;
; 0.839 ; rf:rf1|core~77                   ; mar:mar1|MarValue[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.050      ; 0.973      ;
; 0.841 ; rf:rf1|core~73                   ; mar:mar1|MarValue[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.966      ;
; 0.843 ; dmem:dmem1|guts_rtl_0_bypass[17] ; rf:rf1|core~48                                                                                  ; clk          ; clk         ; 0.000        ; 0.226      ; 1.153      ;
; 0.844 ; rf:rf1|core~75                   ; mar:mar1|MarValue[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.969      ;
; 0.848 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~53                                                                                  ; clk          ; clk         ; 0.000        ; 0.239      ; 1.171      ;
; 0.853 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~21                                                                                  ; clk          ; clk         ; 0.000        ; 0.241      ; 1.178      ;
; 0.854 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~45                                                                                  ; clk          ; clk         ; 0.000        ; 0.233      ; 1.171      ;
; 0.855 ; mar:mar1|MarValue[7]             ; dmem:dmem1|guts_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.176     ; 0.763      ;
; 0.856 ; mar:mar1|MarValue[5]             ; dmem:dmem1|guts_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; -0.166     ; 0.774      ;
; 0.858 ; dmem:dmem1|guts_rtl_0_bypass[19] ; rf:rf1|core~42                                                                                  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.184      ;
; 0.862 ; dmem:dmem1|guts_rtl_0_bypass[20] ; rf:rf1|core~51                                                                                  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.182      ;
; 0.865 ; dmem:dmem1|guts_rtl_0_bypass[22] ; rf:rf1|core~61                                                                                  ; clk          ; clk         ; 0.000        ; 0.226      ; 1.175      ;
+-------+----------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bar:bar1|BarValue[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; cnt:cnt1|CntValue[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|altsyncram:guts_rtl_0|altsyncram_nsd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:dmem1|guts_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mar:mar1|MarValue[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; pc:pc1|PC[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~0                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~1                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~10                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~100                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~101                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~102                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~103                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~11                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~12                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~13                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~14                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~15                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~16                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~17                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~18                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~19                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~2                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~20                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~21                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~22                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~23                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~24                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~25                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~26                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~27                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~28                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~29                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~3                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~30                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~31                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~32                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~33                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~34                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~35                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~36                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~37                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~38                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rf:rf1|core~39                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 1.413 ; 2.046 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.920 ; -1.514 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 7.470 ; 7.452 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 4.672 ; 4.636 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.866    ; 0.314 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -9.866    ; 0.314 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1365.47  ; 0.0   ; 0.0      ; 0.0     ; -185.702            ;
;  clk             ; -1365.470 ; 0.000 ; N/A      ; N/A     ; -185.702            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 2.444 ; 2.924 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.920 ; -1.514 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; done      ; clk        ; 12.745 ; 12.717 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 4.672 ; 4.636 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7497473  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7497473  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Wed Jun 13 19:03:38 2018
Info: Command: quartus_sta stackmachine -c top
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.866
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.866           -1365.470 clk 
Info (332146): Worst-case hold slack is 0.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.574               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -176.696 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.679
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.679           -1208.656 clk 
Info (332146): Worst-case hold slack is 0.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.498               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -176.696 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.229
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.229            -714.968 clk 
Info (332146): Worst-case hold slack is 0.314
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.314               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -185.702 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 721 megabytes
    Info: Processing ended: Wed Jun 13 19:03:42 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


