*counter

*inverter
.subckt inv input output VDD VSS
Mp0 output input VDD VDD p_18 w=0.8u l=0.2u
Mn0 output input VSS VSS n_18 w=0.4u l=0.2u
*c1 output 0 1n
.ends

*nand
.subckt nand a b out VDD VSS
Mp0 out a VDD VDD p_18 w=0.8u l=0.2u
Mp1 out b VDD VDD p_18 w=0.8u l=0.2u
Mn0 out a v2 VSS n_18 w=0.4u l=0.2u
Mn1 v2 b VSS VSS n_18 w=0.4u l=0.2u
*c1 output 0 1n
.ends

*DFF
.subckt DFF CLK D Q Qbar VDD VSS
Xnand1 D CLK a5 VDD VSS nand
Xinv D a4 VDD VSS inv
Xnand2 a4 CLK a6 VDD VSS nand
Xnand3 Q a6 Qbar VDD VSS nand
Xnand4 a5 Qbar Q VDD VSS nand
.ends

XDFF1 CLK Q0_not Q0 Q0bar VDD VSS DFF
Xinv1 Q0 Q0_not VDD VSS inv
XDFF2 Q0 Q1_not Q1 Q1bar VDD VSS DFF
Xinv2 Q1 Q1_not VDD VSS inv
*XDFF3 Q1 Q2bar Q3 Q2bar VDD VSS DFF
VD VDD 0 dc 2
*L1 VDD VDD_L 1n
VS VSS 0 dc 0
Vclk CLK 0 pulse 0 2 0.05m 0m 0m 0.05m 0.10m 0

.end