Pr谩ctica de Frecuenciometro con salida a display de 7 segmentos.

 Descripci贸n

Este proyecto implementa y prueba un Frecuenciometro con una frecuencia minima de 1Hz y una maxima de 100,000Hz, garantizando un error menor al %5. El proyecto muestra la frecuencia calculada en seis displays de 7 segmentos.
锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (DE10-LITE)

Cable de programaci贸n JTAG

 Estructura del Proyecto

/decodificador_bcd

 Frecuenciometro.v               # M贸dulo principal con del Frecuenciometro

 Frecuenciometro_tb.sv           # Testbench para simulaci贸n

 Frecuenciometro_bcd.qpf         # Archivo del proyecto en Quartus

 Frecuenciometro.qsf             # Archivo de configuraci贸n del FPGA

 debouncer_one_shot               # Modulo principal del dobuncer

 README.md                       # Este archivo