TimeQuest Timing Analyzer report for Mips
Thu Nov  5 07:46:44 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Setup: 'pc:p1|counter[0]'
 13. Slow Model Setup: 'pc:p1|counter[1]'
 14. Slow Model Setup: 'register:mem_wb|out[21]'
 15. Slow Model Setup: 'register:id_ex|out[1]'
 16. Slow Model Setup: 'register:id_ex|out[17]'
 17. Slow Model Setup: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'
 18. Slow Model Setup: 'register:ex_mem|out[21]'
 19. Slow Model Setup: 'SW[15]'
 20. Slow Model Hold: 'pc:p1|counter[1]'
 21. Slow Model Hold: 'pc:p1|counter[0]'
 22. Slow Model Hold: 'SW[15]'
 23. Slow Model Hold: 'register:ex_mem|out[21]'
 24. Slow Model Hold: 'register:id_ex|out[17]'
 25. Slow Model Hold: 'register:mem_wb|out[21]'
 26. Slow Model Hold: 'KEY[1]'
 27. Slow Model Hold: 'register:id_ex|out[1]'
 28. Slow Model Hold: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'
 29. Slow Model Minimum Pulse Width: 'KEY[1]'
 30. Slow Model Minimum Pulse Width: 'SW[15]'
 31. Slow Model Minimum Pulse Width: 'pc:p1|counter[0]'
 32. Slow Model Minimum Pulse Width: 'pc:p1|counter[1]'
 33. Slow Model Minimum Pulse Width: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'
 34. Slow Model Minimum Pulse Width: 'register:ex_mem|out[21]'
 35. Slow Model Minimum Pulse Width: 'register:id_ex|out[17]'
 36. Slow Model Minimum Pulse Width: 'register:id_ex|out[1]'
 37. Slow Model Minimum Pulse Width: 'register:mem_wb|out[21]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Fast Model Setup Summary
 43. Fast Model Hold Summary
 44. Fast Model Recovery Summary
 45. Fast Model Removal Summary
 46. Fast Model Minimum Pulse Width Summary
 47. Fast Model Setup: 'KEY[1]'
 48. Fast Model Setup: 'pc:p1|counter[0]'
 49. Fast Model Setup: 'pc:p1|counter[1]'
 50. Fast Model Setup: 'register:id_ex|out[1]'
 51. Fast Model Setup: 'register:mem_wb|out[21]'
 52. Fast Model Setup: 'register:id_ex|out[17]'
 53. Fast Model Setup: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'
 54. Fast Model Setup: 'register:ex_mem|out[21]'
 55. Fast Model Setup: 'SW[15]'
 56. Fast Model Hold: 'pc:p1|counter[1]'
 57. Fast Model Hold: 'pc:p1|counter[0]'
 58. Fast Model Hold: 'SW[15]'
 59. Fast Model Hold: 'register:id_ex|out[17]'
 60. Fast Model Hold: 'register:ex_mem|out[21]'
 61. Fast Model Hold: 'register:mem_wb|out[21]'
 62. Fast Model Hold: 'KEY[1]'
 63. Fast Model Hold: 'register:id_ex|out[1]'
 64. Fast Model Hold: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'
 65. Fast Model Minimum Pulse Width: 'KEY[1]'
 66. Fast Model Minimum Pulse Width: 'SW[15]'
 67. Fast Model Minimum Pulse Width: 'pc:p1|counter[0]'
 68. Fast Model Minimum Pulse Width: 'pc:p1|counter[1]'
 69. Fast Model Minimum Pulse Width: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'
 70. Fast Model Minimum Pulse Width: 'register:ex_mem|out[21]'
 71. Fast Model Minimum Pulse Width: 'register:id_ex|out[17]'
 72. Fast Model Minimum Pulse Width: 'register:id_ex|out[1]'
 73. Fast Model Minimum Pulse Width: 'register:mem_wb|out[21]'
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Multicorner Timing Analysis Summary
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Mips                                                               ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                           ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; Clock Name                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                     ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fetch_id_reg:fe_id_reg|inst_out_reg[14] } ;
; KEY[1]                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                                  ;
; pc:p1|counter[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pc:p1|counter[0] }                        ;
; pc:p1|counter[1]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pc:p1|counter[1] }                        ;
; register:ex_mem|out[21]                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register:ex_mem|out[21] }                 ;
; register:id_ex|out[1]                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register:id_ex|out[1] }                   ;
; register:id_ex|out[17]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register:id_ex|out[17] }                  ;
; register:mem_wb|out[21]                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register:mem_wb|out[21] }                 ;
; SW[15]                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                                  ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+-------------+-----------------+-----------------------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                              ; Note                    ;
+-------------+-----------------+-----------------------------------------+-------------------------+
; INF MHz     ; 220.36 MHz      ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; limit due to hold check ;
; INF MHz     ; 117.04 MHz      ; pc:p1|counter[0]                        ; limit due to hold check ;
; INF MHz     ; 111.51 MHz      ; pc:p1|counter[1]                        ; limit due to hold check ;
; INF MHz     ; 161.19 MHz      ; register:ex_mem|out[21]                 ; limit due to hold check ;
; INF MHz     ; 163.03 MHz      ; register:id_ex|out[17]                  ; limit due to hold check ;
; INF MHz     ; 220.07 MHz      ; register:id_ex|out[1]                   ; limit due to hold check ;
; INF MHz     ; 189.18 MHz      ; register:mem_wb|out[21]                 ; limit due to hold check ;
; 131.87 MHz  ; 131.87 MHz      ; KEY[1]                                  ;                         ;
; 1644.74 MHz ; 131.3 MHz       ; SW[15]                                  ; limit due to hold check ;
+-------------+-----------------+-----------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; KEY[1]                                  ; -6.583 ; -774.734      ;
; pc:p1|counter[0]                        ; -3.841 ; -50.977       ;
; pc:p1|counter[1]                        ; -3.776 ; -55.458       ;
; register:mem_wb|out[21]                 ; -2.342 ; -15.026       ;
; register:id_ex|out[1]                   ; -2.202 ; -14.663       ;
; register:id_ex|out[17]                  ; -1.402 ; -6.906        ;
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -1.139 ; -2.785        ;
; register:ex_mem|out[21]                 ; -1.137 ; -4.681        ;
; SW[15]                                  ; 0.164  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; pc:p1|counter[1]                        ; -4.484 ; -82.433       ;
; pc:p1|counter[0]                        ; -4.438 ; -58.446       ;
; SW[15]                                  ; -4.074 ; -27.292       ;
; register:ex_mem|out[21]                 ; -3.102 ; -21.073       ;
; register:id_ex|out[17]                  ; -3.067 ; -19.276       ;
; register:mem_wb|out[21]                 ; -2.643 ; -17.959       ;
; KEY[1]                                  ; -2.348 ; -54.344       ;
; register:id_ex|out[1]                   ; -2.272 ; -14.977       ;
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -2.269 ; -2.269        ;
+-----------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; KEY[1]                                  ; -1.222 ; -265.222      ;
; SW[15]                                  ; -1.222 ; -19.508       ;
; pc:p1|counter[0]                        ; -0.711 ; -49.896       ;
; pc:p1|counter[1]                        ; -0.617 ; -75.900       ;
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500  ; 0.000         ;
; register:ex_mem|out[21]                 ; 0.500  ; 0.000         ;
; register:id_ex|out[17]                  ; 0.500  ; 0.000         ;
; register:id_ex|out[1]                   ; 0.500  ; 0.000         ;
; register:mem_wb|out[21]                 ; 0.500  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                                       ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.583 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.619      ;
; -6.456 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 8.442      ;
; -6.385 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 8.371      ;
; -6.321 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.357      ;
; -6.319 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[1]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 7.360      ;
; -6.314 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 8.300      ;
; -6.288 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.324      ;
; -6.286 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.322      ;
; -6.243 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[12]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 8.229      ;
; -6.219 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.249      ;
; -6.194 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 7.223      ;
; -6.189 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[10] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 7.218      ;
; -6.188 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 7.217      ;
; -6.177 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.207      ;
; -6.174 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.204      ;
; -6.172 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[11]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 8.158      ;
; -6.159 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 8.145      ;
; -6.101 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[10]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 8.087      ;
; -6.088 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 8.074      ;
; -6.030 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[9]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 8.016      ;
; -6.024 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.060      ;
; -6.022 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; pc:p1|counter[1]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 7.063      ;
; -6.017 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 8.003      ;
; -5.991 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.027      ;
; -5.962 ; registerFile:regFile|registers[4][3]    ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.662     ; 6.336      ;
; -5.959 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[8]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.945      ;
; -5.946 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; pc:p1|counter[12]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.932      ;
; -5.936 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[0]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 6.977      ;
; -5.936 ; registerFile:regFile|registers[4][2]    ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.288      ; 7.260      ;
; -5.935 ; registerFile:regFile|registers[4][2]    ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.662     ; 6.309      ;
; -5.934 ; registerFile:regFile|registers[6][3]    ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.685     ; 6.285      ;
; -5.926 ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 6.957      ;
; -5.922 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 6.952      ;
; -5.920 ; register:id_ex|out[55]                  ; register:ex_mem|out[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.687     ; 6.269      ;
; -5.903 ; registerFile:regFile|registers[4][15]   ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.889      ;
; -5.902 ; registerFile:regFile|registers[4][15]   ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 6.938      ;
; -5.897 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 6.926      ;
; -5.892 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[10] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 6.921      ;
; -5.891 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 6.920      ;
; -5.884 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 6.925      ;
; -5.880 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 6.910      ;
; -5.877 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 6.907      ;
; -5.875 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; pc:p1|counter[11]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.861      ;
; -5.865 ; registerFile:regFile|registers[4][2]    ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.288      ; 7.189      ;
; -5.835 ; registerFile:regFile|registers[4][3]    ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.288      ; 7.159      ;
; -5.832 ; registerFile:regFile|registers[4][15]   ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.818      ;
; -5.824 ; registerFile:regFile|registers[7][5]    ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 6.860      ;
; -5.816 ; register:id_ex|out[55]                  ; register:ex_mem|out[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.687     ; 6.165      ;
; -5.814 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 6.844      ;
; -5.812 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 6.842      ;
; -5.811 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 6.841      ;
; -5.807 ; registerFile:regFile|registers[6][3]    ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.265      ; 7.108      ;
; -5.805 ; registerFile:regFile|registers[6][13]   ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 6.832      ;
; -5.804 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; pc:p1|counter[10]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.790      ;
; -5.800 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[7]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.786      ;
; -5.799 ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.945      ; 7.780      ;
; -5.799 ; registerFile:regFile|registers[4][2]    ; pc:p1|counter[1]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.657     ; 6.178      ;
; -5.794 ; register:id_ex|out[55]                  ; register:ex_mem|out[15]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.679     ; 6.151      ;
; -5.794 ; registerFile:regFile|registers[4][2]    ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.288      ; 7.118      ;
; -5.789 ; registerFile:regFile|registers[4][2]    ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.662     ; 6.163      ;
; -5.781 ; registerFile:regFile|registers[5][4]    ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 6.808      ;
; -5.774 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 6.810      ;
; -5.774 ; register:id_ex|out[55]                  ; register:ex_mem|out[19]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.694     ; 6.116      ;
; -5.766 ; registerFile:regFile|registers[4][15]   ; pc:p1|counter[1]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 6.807      ;
; -5.764 ; registerFile:regFile|registers[4][3]    ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.288      ; 7.088      ;
; -5.763 ; registerFile:regFile|registers[6][11]   ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 6.790      ;
; -5.762 ; registerFile:regFile|registers[5][14]   ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 6.789      ;
; -5.761 ; register:id_ex|out[18]                  ; register:ex_mem|out[17]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.995     ; 5.802      ;
; -5.761 ; registerFile:regFile|registers[4][15]   ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.747      ;
; -5.756 ; registerFile:regFile|registers[4][15]   ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 6.792      ;
; -5.736 ; registerFile:regFile|registers[6][3]    ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.265      ; 7.037      ;
; -5.736 ; registerFile:regFile|registers[4][2]    ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.662     ; 6.110      ;
; -5.733 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; pc:p1|counter[9]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.719      ;
; -5.729 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[6]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.715      ;
; -5.728 ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.945      ; 7.709      ;
; -5.723 ; registerFile:regFile|registers[6][12]   ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 6.759      ;
; -5.723 ; registerFile:regFile|registers[4][2]    ; pc:p1|counter[12]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.288      ; 7.047      ;
; -5.719 ; registerFile:regFile|registers[7][3]    ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.685     ; 6.070      ;
; -5.703 ; registerFile:regFile|registers[4][15]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 6.739      ;
; -5.700 ; registerFile:regFile|registers[4][3]    ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.662     ; 6.074      ;
; -5.698 ; registerFile:regFile|registers[4][3]    ; pc:p1|counter[1]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.657     ; 6.077      ;
; -5.697 ; registerFile:regFile|registers[7][5]    ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.683      ;
; -5.693 ; registerFile:regFile|registers[4][3]    ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.288      ; 7.017      ;
; -5.690 ; registerFile:regFile|registers[4][15]   ; pc:p1|counter[12]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.676      ;
; -5.678 ; registerFile:regFile|registers[6][13]   ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.941      ; 7.655      ;
; -5.676 ; registerFile:regFile|registers[4][2]    ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.668     ; 6.044      ;
; -5.672 ; registerFile:regFile|registers[6][3]    ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.685     ; 6.023      ;
; -5.670 ; registerFile:regFile|registers[6][3]    ; pc:p1|counter[1]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.680     ; 6.026      ;
; -5.669 ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ; register:id_ex|out[14]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -1.056     ; 5.649      ;
; -5.667 ; registerFile:regFile|registers[4][3]    ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.662     ; 6.041      ;
; -5.665 ; registerFile:regFile|registers[6][3]    ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.265      ; 6.966      ;
; -5.664 ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 6.695      ;
; -5.662 ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ; pc:p1|counter[1]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 6.698      ;
; -5.662 ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; pc:p1|counter[8]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.648      ;
; -5.661 ; register:id_ex|out[55]                  ; register:ex_mem|out[18]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.686     ; 6.011      ;
; -5.658 ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; pc:p1|counter[5]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.950      ; 7.644      ;
; -5.657 ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.945      ; 7.638      ;
; -5.654 ; registerFile:regFile|registers[5][4]    ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.941      ; 7.631      ;
; -5.652 ; registerFile:regFile|registers[4][2]    ; pc:p1|counter[11]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.288      ; 6.976      ;
; -5.643 ; registerFile:regFile|registers[4][15]   ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 6.673      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pc:p1|counter[0]'                                                                                                          ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                               ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+
; -3.841 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.811      ;
; -3.796 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.766      ;
; -3.722 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.692      ;
; -3.705 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.695      ;
; -3.684 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.654      ;
; -3.670 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.656      ;
; -3.660 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.650      ;
; -3.659 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.629      ;
; -3.655 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.625      ;
; -3.649 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.670      ;
; -3.625 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.611      ;
; -3.604 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.625      ;
; -3.586 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.576      ;
; -3.579 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.589      ;
; -3.569 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.539      ;
; -3.551 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.537      ;
; -3.548 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.538      ;
; -3.540 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.550      ;
; -3.535 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.505      ;
; -3.530 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.551      ;
; -3.524 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.494      ;
; -3.523 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.513      ;
; -3.522 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.567      ;
; -3.519 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.509      ;
; -3.513 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.499      ;
; -3.502 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.325      ; 4.276      ;
; -3.495 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.540      ;
; -3.492 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.513      ;
; -3.491 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.461      ;
; -3.488 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.335      ; 4.499      ;
; -3.488 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.474      ;
; -3.484 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.470      ;
; -3.475 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.445      ;
; -3.475 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.325      ; 4.249      ;
; -3.467 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.488      ;
; -3.466 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.476      ;
; -3.463 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.484      ;
; -3.448 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.493      ;
; -3.443 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.335      ; 4.454      ;
; -3.433 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.423      ;
; -3.428 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.438      ;
; -3.428 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.325      ; 4.202      ;
; -3.410 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.455      ;
; -3.403 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.312      ; 4.391      ;
; -3.399 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.389      ;
; -3.398 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.384      ;
; -3.397 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.407      ;
; -3.393 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.403      ;
; -3.392 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.362      ;
; -3.390 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.325      ; 4.164      ;
; -3.388 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.378      ;
; -3.377 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.398      ;
; -3.376 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.312      ; 4.364      ;
; -3.370 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.415      ;
; -3.369 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.335      ; 4.380      ;
; -3.366 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.574      ; 4.336      ;
; -3.366 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.411      ;
; -3.364 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.350      ;
; -3.355 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.345      ;
; -3.353 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.339      ;
; -3.350 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.325      ; 4.124      ;
; -3.346 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.325      ; 4.120      ;
; -3.343 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.364      ;
; -3.339 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.329      ;
; -3.332 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.353      ;
; -3.331 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.335      ; 4.342      ;
; -3.329 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.312      ; 4.317      ;
; -3.320 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.306      ;
; -3.312 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.357      ;
; -3.307 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.317      ;
; -3.306 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.335      ; 4.317      ;
; -3.304 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.290      ;
; -3.302 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.335      ; 4.313      ;
; -3.299 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.320      ;
; -3.291 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.312      ; 4.279      ;
; -3.283 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.304      ;
; -3.280 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.325      ;
; -3.273 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.283      ;
; -3.267 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.312      ;
; -3.262 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.272      ;
; -3.260 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.325      ; 4.034      ;
; -3.256 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.246      ;
; -3.251 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.312      ; 4.239      ;
; -3.247 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.457      ; 4.524      ;
; -3.247 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.312      ; 4.235      ;
; -3.230 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.472      ; 4.220      ;
; -3.229 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.239      ;
; -3.221 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.207      ;
; -3.219 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.467      ; 4.229      ;
; -3.216 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.335      ; 4.227      ;
; -3.216 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 1.000        ; 1.699      ; 4.811      ;
; -3.202 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.457      ; 4.479      ;
; -3.201 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.246      ;
; -3.200 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.473      ; 4.221      ;
; -3.195 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.468      ; 4.181      ;
; -3.193 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.238      ;
; -3.189 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.234      ;
; -3.182 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.335      ; 4.193      ;
; -3.181 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.325      ; 3.955      ;
; -3.178 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 1.369      ; 4.223      ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pc:p1|counter[1]'                                                                                                          ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                               ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+
; -3.776 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.811      ;
; -3.731 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.766      ;
; -3.657 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.692      ;
; -3.640 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.695      ;
; -3.619 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.654      ;
; -3.605 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.656      ;
; -3.595 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.650      ;
; -3.594 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.629      ;
; -3.590 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.625      ;
; -3.584 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.670      ;
; -3.560 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.611      ;
; -3.539 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.625      ;
; -3.521 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.576      ;
; -3.514 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.589      ;
; -3.504 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.539      ;
; -3.486 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.537      ;
; -3.483 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.538      ;
; -3.475 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.550      ;
; -3.470 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.505      ;
; -3.465 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.551      ;
; -3.459 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.494      ;
; -3.458 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.513      ;
; -3.457 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.567      ;
; -3.454 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.509      ;
; -3.448 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.499      ;
; -3.437 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.390      ; 4.276      ;
; -3.430 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.540      ;
; -3.427 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.513      ;
; -3.426 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.461      ;
; -3.423 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.400      ; 4.499      ;
; -3.423 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.474      ;
; -3.419 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.470      ;
; -3.410 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.445      ;
; -3.410 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.390      ; 4.249      ;
; -3.402 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.488      ;
; -3.401 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.476      ;
; -3.398 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.484      ;
; -3.383 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.493      ;
; -3.378 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.400      ; 4.454      ;
; -3.368 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.423      ;
; -3.363 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.438      ;
; -3.363 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.390      ; 4.202      ;
; -3.345 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.455      ;
; -3.338 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.377      ; 4.391      ;
; -3.334 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.389      ;
; -3.333 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.384      ;
; -3.332 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.407      ;
; -3.328 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.403      ;
; -3.327 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.362      ;
; -3.325 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.390      ; 4.164      ;
; -3.323 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.378      ;
; -3.312 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.398      ;
; -3.311 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.377      ; 4.364      ;
; -3.305 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.415      ;
; -3.304 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.400      ; 4.380      ;
; -3.301 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.639      ; 4.336      ;
; -3.301 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.411      ;
; -3.299 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.350      ;
; -3.290 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.345      ;
; -3.288 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.339      ;
; -3.285 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.390      ; 4.124      ;
; -3.281 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.390      ; 4.120      ;
; -3.278 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.364      ;
; -3.274 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.329      ;
; -3.267 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.353      ;
; -3.266 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.400      ; 4.342      ;
; -3.264 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.377      ; 4.317      ;
; -3.255 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.306      ;
; -3.247 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.357      ;
; -3.242 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.317      ;
; -3.241 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.400      ; 4.317      ;
; -3.239 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.290      ;
; -3.237 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.400      ; 4.313      ;
; -3.234 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.320      ;
; -3.226 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.377      ; 4.279      ;
; -3.218 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.304      ;
; -3.215 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.325      ;
; -3.208 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.283      ;
; -3.202 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.312      ;
; -3.197 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.272      ;
; -3.195 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.390      ; 4.034      ;
; -3.191 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.246      ;
; -3.186 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.377      ; 4.239      ;
; -3.182 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.522      ; 4.524      ;
; -3.182 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.377      ; 4.235      ;
; -3.165 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.537      ; 4.220      ;
; -3.164 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.239      ;
; -3.156 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.207      ;
; -3.154 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.532      ; 4.229      ;
; -3.151 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.400      ; 4.227      ;
; -3.137 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.522      ; 4.479      ;
; -3.136 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.246      ;
; -3.135 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.538      ; 4.221      ;
; -3.130 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.533      ; 4.181      ;
; -3.128 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.238      ;
; -3.124 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.234      ;
; -3.117 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.400      ; 4.193      ;
; -3.117 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 1.000        ; 1.798      ; 4.811      ;
; -3.116 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.390      ; 3.955      ;
; -3.113 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 1.434      ; 4.223      ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register:mem_wb|out[21]'                                                                                                             ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.342 ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.880      ; 2.155      ;
; -2.332 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.880      ; 2.145      ;
; -2.297 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.732      ; 2.152      ;
; -2.193 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.732      ; 2.048      ;
; -2.188 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.879      ; 2.286      ;
; -2.186 ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.879      ; 2.284      ;
; -2.148 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.810      ; 2.170      ;
; -2.105 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.880      ; 1.918      ;
; -2.104 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.701      ; 2.334      ;
; -2.087 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.810      ; 2.109      ;
; -2.074 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.700      ; 2.335      ;
; -2.070 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.732      ; 1.925      ;
; -2.008 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.880      ; 1.821      ;
; -1.992 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.701      ; 2.222      ;
; -1.961 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.879      ; 2.059      ;
; -1.941 ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.701      ; 2.171      ;
; -1.934 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.700      ; 2.195      ;
; -1.921 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.810      ; 1.943      ;
; -1.911 ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.700      ; 2.172      ;
; -1.900 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.879      ; 1.998      ;
; -1.873 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.725      ; 2.122      ;
; -1.866 ; register:mem_wb|out[23] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.880      ; 1.679      ;
; -1.843 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.725      ; 2.092      ;
; -1.785 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.732      ; 1.640      ;
; -1.743 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.701      ; 1.973      ;
; -1.739 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.325      ; 2.593      ;
; -1.715 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.700      ; 1.976      ;
; -1.710 ; register:mem_wb|out[23] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.879      ; 1.808      ;
; -1.709 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.324      ; 2.594      ;
; -1.679 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.810      ; 1.701      ;
; -1.646 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.725      ; 1.895      ;
; -1.600 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.880      ; 1.413      ;
; -1.584 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.701      ; 1.814      ;
; -1.526 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.700      ; 1.787      ;
; -1.523 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.504      ; 1.960      ;
; -1.514 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.356      ; 1.993      ;
; -1.492 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.879      ; 1.590      ;
; -1.465 ; register:mem_wb|out[23] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.701      ; 1.695      ;
; -1.435 ; register:mem_wb|out[23] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.700      ; 1.696      ;
; -1.435 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.725      ; 1.684      ;
; -1.417 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.503      ; 2.139      ;
; -1.366 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.434      ; 2.012      ;
; -1.300 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.325      ; 2.154      ;
; -1.270 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.324      ; 2.155      ;
; -1.121 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.349      ; 1.994      ;
; -1.084 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.504      ; 1.521      ;
; -1.075 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.356      ; 1.554      ;
; -0.978 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.503      ; 1.700      ;
; -0.927 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.434      ; 1.573      ;
; -0.682 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 1.349      ; 1.555      ;
; 1.576  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[6] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 4.129      ; 1.736      ;
; 1.611  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[2] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 3.981      ; 1.743      ;
; 1.720  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[0] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 4.128      ; 1.877      ;
; 1.760  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[1] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 4.059      ; 1.761      ;
; 2.035  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[4] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 3.974      ; 1.713      ;
; 2.076  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[6] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 4.129      ; 1.736      ;
; 2.111  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[2] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 3.981      ; 1.743      ;
; 2.165  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[3] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 3.950      ; 1.564      ;
; 2.193  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[5] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 3.949      ; 1.567      ;
; 2.220  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[0] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 4.128      ; 1.877      ;
; 2.260  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[1] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 4.059      ; 1.761      ;
; 2.535  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[4] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 3.974      ; 1.713      ;
; 2.665  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[3] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 3.950      ; 1.564      ;
; 2.693  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[5] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 3.949      ; 1.567      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register:id_ex|out[1]'                                                                                                          ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.202 ; register:id_ex|out[55] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.630      ; 2.503      ;
; -2.202 ; register:id_ex|out[55] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.631      ; 2.498      ;
; -2.095 ; register:id_ex|out[55] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.759      ; 2.369      ;
; -2.072 ; register:id_ex|out[55] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.760      ; 2.386      ;
; -2.071 ; register:id_ex|out[55] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.770      ; 2.398      ;
; -2.059 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.448      ; 3.061      ;
; -2.044 ; register:id_ex|out[40] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.630      ; 2.345      ;
; -2.044 ; register:id_ex|out[40] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.631      ; 2.340      ;
; -2.025 ; register:id_ex|out[55] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.754      ; 2.329      ;
; -1.996 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.792      ; 2.342      ;
; -1.988 ; register:id_ex|out[55] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.748      ; 2.290      ;
; -1.963 ; register:id_ex|out[41] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.792      ; 2.309      ;
; -1.944 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.675      ; 2.284      ;
; -1.937 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.674      ; 2.282      ;
; -1.937 ; register:id_ex|out[40] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.759      ; 2.211      ;
; -1.914 ; register:id_ex|out[40] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.760      ; 2.228      ;
; -1.913 ; register:id_ex|out[40] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.770      ; 2.240      ;
; -1.911 ; register:id_ex|out[41] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.675      ; 2.251      ;
; -1.904 ; register:id_ex|out[41] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.674      ; 2.249      ;
; -1.890 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.804      ; 2.248      ;
; -1.878 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.436      ; 2.868      ;
; -1.873 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.814      ; 2.244      ;
; -1.867 ; register:id_ex|out[40] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.754      ; 2.171      ;
; -1.857 ; register:id_ex|out[41] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.804      ; 2.215      ;
; -1.850 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.318      ; 2.839      ;
; -1.848 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.319      ; 2.832      ;
; -1.840 ; register:id_ex|out[41] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.814      ; 2.211      ;
; -1.836 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.803      ; 2.154      ;
; -1.834 ; register:id_ex|out[3]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.675      ; 2.174      ;
; -1.830 ; register:id_ex|out[40] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.748      ; 2.132      ;
; -1.828 ; register:id_ex|out[3]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.674      ; 2.173      ;
; -1.816 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.458      ; 2.831      ;
; -1.803 ; register:id_ex|out[41] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.803      ; 2.121      ;
; -1.802 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.798      ; 2.150      ;
; -1.769 ; register:id_ex|out[41] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.798      ; 2.117      ;
; -1.737 ; register:id_ex|out[42] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.675      ; 2.077      ;
; -1.734 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.447      ; 2.696      ;
; -1.731 ; register:id_ex|out[42] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.674      ; 2.076      ;
; -1.724 ; register:id_ex|out[3]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.803      ; 2.042      ;
; -1.716 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.442      ; 2.708      ;
; -1.692 ; register:id_ex|out[3]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.798      ; 2.040      ;
; -1.627 ; register:id_ex|out[42] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.803      ; 1.945      ;
; -1.595 ; register:id_ex|out[42] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.798      ; 1.943      ;
; -1.123 ; register:id_ex|out[39] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.434      ; 2.111      ;
; -0.942 ; register:id_ex|out[39] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.422      ; 1.918      ;
; -0.914 ; register:id_ex|out[39] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.304      ; 1.889      ;
; -0.912 ; register:id_ex|out[39] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.305      ; 1.882      ;
; -0.880 ; register:id_ex|out[39] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.444      ; 1.881      ;
; -0.798 ; register:id_ex|out[39] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.433      ; 1.746      ;
; -0.780 ; register:id_ex|out[39] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 1.428      ; 1.758      ;
; 1.612  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[3] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 3.898      ; 2.207      ;
; 1.612  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[5] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 3.899      ; 2.202      ;
; 1.719  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[6] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 4.027      ; 2.073      ;
; 1.742  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[1] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 4.028      ; 2.090      ;
; 1.743  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[2] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 4.038      ; 2.102      ;
; 1.789  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[0] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 4.022      ; 2.033      ;
; 1.826  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[4] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 4.016      ; 1.994      ;
; 2.112  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[3] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 3.898      ; 2.207      ;
; 2.112  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[5] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 3.899      ; 2.202      ;
; 2.219  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[6] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 4.027      ; 2.073      ;
; 2.242  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[1] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 4.028      ; 2.090      ;
; 2.243  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[2] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 4.038      ; 2.102      ;
; 2.289  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[0] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 4.022      ; 2.033      ;
; 2.326  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[4] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 4.016      ; 1.994      ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register:id_ex|out[17]'                                                                                                           ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.402 ; register:id_ex|out[18] ; sevenSegment:s7|bits[1] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.829      ; 1.420      ;
; -1.156 ; register:id_ex|out[18] ; sevenSegment:s7|bits[2] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.999      ; 1.339      ;
; -1.083 ; register:id_ex|out[19] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.829      ; 1.541      ;
; -0.964 ; register:id_ex|out[18] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.829      ; 1.422      ;
; -0.937 ; register:id_ex|out[19] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 1.125      ; 1.231      ;
; -0.906 ; register:id_ex|out[19] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.826      ; 1.407      ;
; -0.850 ; register:id_ex|out[18] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 1.125      ; 1.144      ;
; -0.789 ; register:id_ex|out[18] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.826      ; 1.290      ;
; -0.770 ; register:id_ex|out[19] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.942      ; 1.267      ;
; -0.652 ; register:id_ex|out[18] ; sevenSegment:s7|bits[4] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.942      ; 1.145      ;
; -0.651 ; register:id_ex|out[18] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.942      ; 1.148      ;
; -0.528 ; register:id_ex|out[16] ; sevenSegment:s7|bits[2] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 1.963      ; 1.675      ;
; -0.505 ; register:id_ex|out[16] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 1.793      ; 1.927      ;
; -0.391 ; register:id_ex|out[16] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 2.089      ; 1.649      ;
; -0.331 ; register:id_ex|out[16] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 1.790      ; 1.796      ;
; -0.264 ; register:id_ex|out[16] ; sevenSegment:s7|bits[1] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 1.793      ; 1.246      ;
; -0.194 ; register:id_ex|out[16] ; sevenSegment:s7|bits[4] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 1.906      ; 1.651      ;
; -0.192 ; register:id_ex|out[16] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 1.906      ; 1.653      ;
; 1.710  ; register:id_ex|out[17] ; sevenSegment:s7|bits[1] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 4.407      ; 2.136      ;
; 1.920  ; register:id_ex|out[17] ; sevenSegment:s7|bits[2] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 4.577      ; 2.091      ;
; 2.163  ; register:id_ex|out[17] ; sevenSegment:s7|bits[0] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 4.407      ; 2.123      ;
; 2.210  ; register:id_ex|out[17] ; sevenSegment:s7|bits[1] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 4.407      ; 2.136      ;
; 2.236  ; register:id_ex|out[17] ; sevenSegment:s7|bits[6] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 4.703      ; 1.886      ;
; 2.298  ; register:id_ex|out[17] ; sevenSegment:s7|bits[5] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 4.404      ; 2.031      ;
; 2.420  ; register:id_ex|out[17] ; sevenSegment:s7|bits[2] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 4.577      ; 2.091      ;
; 2.436  ; register:id_ex|out[17] ; sevenSegment:s7|bits[4] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 4.520      ; 1.885      ;
; 2.465  ; register:id_ex|out[17] ; sevenSegment:s7|bits[3] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 4.520      ; 1.860      ;
; 2.663  ; register:id_ex|out[17] ; sevenSegment:s7|bits[0] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 4.407      ; 2.123      ;
; 2.736  ; register:id_ex|out[17] ; sevenSegment:s7|bits[6] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 4.703      ; 1.886      ;
; 2.798  ; register:id_ex|out[17] ; sevenSegment:s7|bits[5] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 4.404      ; 2.031      ;
; 2.936  ; register:id_ex|out[17] ; sevenSegment:s7|bits[4] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 4.520      ; 1.885      ;
; 2.965  ; register:id_ex|out[17] ; sevenSegment:s7|bits[3] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 4.520      ; 1.860      ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'                                                                                                                                                   ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                       ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -1.139 ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 0.795      ; 1.304      ;
; -1.136 ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 0.652      ; 1.306      ;
; -0.881 ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 1.840      ; 2.091      ;
; -0.877 ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 1.697      ; 2.092      ;
; -0.640 ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 1.840      ; 1.850      ;
; -0.633 ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 1.697      ; 1.848      ;
; -0.510 ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[2] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 1.691      ; 2.035      ;
; 0.113  ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[2] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 1.691      ; 1.412      ;
; 2.103  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; controller:control|alu_com[2] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 4.294      ; 2.275      ;
; 2.603  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; controller:control|alu_com[2] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 1.000        ; 4.294      ; 2.275      ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register:ex_mem|out[21]'                                                                                                             ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.137 ; register:ex_mem|out[23] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.250      ; 1.361      ;
; -0.927 ; register:ex_mem|out[22] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.250      ; 1.151      ;
; -0.912 ; register:ex_mem|out[22] ; sevenSegment:s8|bits[1] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.251      ; 1.146      ;
; -0.842 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[1] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.880      ; 1.705      ;
; -0.593 ; register:ex_mem|out[23] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.156      ; 1.267      ;
; -0.579 ; register:ex_mem|out[23] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.168      ; 1.265      ;
; -0.544 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.785      ; 1.847      ;
; -0.542 ; register:ex_mem|out[23] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.158      ; 1.235      ;
; -0.528 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.797      ; 1.843      ;
; -0.526 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.787      ; 1.848      ;
; -0.480 ; register:ex_mem|out[22] ; sevenSegment:s8|bits[2] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.168      ; 1.166      ;
; -0.477 ; register:ex_mem|out[22] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.156      ; 1.151      ;
; -0.463 ; register:ex_mem|out[22] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.168      ; 1.149      ;
; -0.454 ; register:ex_mem|out[22] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.158      ; 1.147      ;
; -0.438 ; register:ex_mem|out[22] ; sevenSegment:s8|bits[4] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.167      ; 1.143      ;
; -0.410 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[2] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.797      ; 1.725      ;
; -0.329 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[4] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.796      ; 1.663      ;
; -0.118 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 1.879      ; 0.971      ;
; 2.071  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[1] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 4.484      ; 1.646      ;
; 2.076  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[0] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 4.483      ; 1.631      ;
; 2.473  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[2] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 4.401      ; 1.696      ;
; 2.483  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[5] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 4.389      ; 1.674      ;
; 2.498  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[6] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 4.391      ; 1.678      ;
; 2.527  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[3] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 4.401      ; 1.642      ;
; 2.529  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[4] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 4.400      ; 1.659      ;
; 2.571  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[1] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 4.484      ; 1.646      ;
; 2.576  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[0] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 4.483      ; 1.631      ;
; 2.973  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[2] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 4.401      ; 1.696      ;
; 2.983  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[5] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 4.389      ; 1.674      ;
; 2.998  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[6] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 4.391      ; 1.678      ;
; 3.027  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[3] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 4.401      ; 1.642      ;
; 3.029  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[4] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 4.400      ; 1.659      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                                   ;
+-------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.164 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.251      ; 4.601      ;
; 0.193 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.259      ; 4.584      ;
; 0.196 ; SW[15]                               ; sevenSegment:s4|bits[6] ; SW[15]       ; SW[15]      ; 0.500        ; 7.869      ; 7.187      ;
; 0.211 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.246      ; 4.585      ;
; 0.225 ; SW[15]                               ; sevenSegment:s4|bits[4] ; SW[15]       ; SW[15]      ; 0.500        ; 7.877      ; 7.170      ;
; 0.243 ; SW[15]                               ; sevenSegment:s4|bits[1] ; SW[15]       ; SW[15]      ; 0.500        ; 7.864      ; 7.171      ;
; 0.264 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.259      ; 4.545      ;
; 0.296 ; SW[15]                               ; sevenSegment:s4|bits[2] ; SW[15]       ; SW[15]      ; 0.500        ; 7.877      ; 7.131      ;
; 0.453 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.599      ; 3.660      ;
; 0.454 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.606      ; 3.663      ;
; 0.458 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.606      ; 3.658      ;
; 0.506 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.605      ; 3.660      ;
; 0.511 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.251      ; 4.254      ;
; 0.520 ; registerFile:regFile|registers[4][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.605      ; 3.596      ;
; 0.540 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.259      ; 4.237      ;
; 0.558 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.246      ; 4.238      ;
; 0.562 ; registerFile:regFile|registers[4][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.598      ; 3.550      ;
; 0.577 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.258      ; 4.192      ;
; 0.579 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.258      ; 4.189      ;
; 0.593 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.598      ; 3.519      ;
; 0.594 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.605      ; 3.522      ;
; 0.598 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.605      ; 3.517      ;
; 0.607 ; registerFile:regFile|registers[7][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.582      ; 3.486      ;
; 0.609 ; SW[15]                               ; sevenSegment:s4|bits[3] ; SW[15]       ; SW[15]      ; 0.500        ; 7.876      ; 6.778      ;
; 0.611 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.607      ; 3.514      ;
; 0.611 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.259      ; 4.198      ;
; 0.611 ; SW[15]                               ; sevenSegment:s4|bits[0] ; SW[15]       ; SW[15]      ; 0.500        ; 7.876      ; 6.775      ;
; 0.630 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.594      ; 3.514      ;
; 0.631 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.257      ; 4.187      ;
; 0.642 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.607      ; 3.515      ;
; 0.645 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.251      ; 4.120      ;
; 0.646 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.604      ; 3.519      ;
; 0.649 ; registerFile:regFile|registers[7][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.575      ; 3.440      ;
; 0.663 ; SW[15]                               ; sevenSegment:s4|bits[5] ; SW[15]       ; SW[15]      ; 0.500        ; 7.875      ; 6.773      ;
; 0.665 ; registerFile:regFile|registers[5][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.606      ; 3.452      ;
; 0.670 ; registerFile:regFile|registers[4][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.605      ; 3.445      ;
; 0.674 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.259      ; 4.103      ;
; 0.680 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.577      ; 3.407      ;
; 0.687 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.605      ; 3.428      ;
; 0.692 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.246      ; 4.104      ;
; 0.696 ; SW[15]                               ; sevenSegment:s4|bits[6] ; SW[15]       ; SW[15]      ; 1.000        ; 7.869      ; 7.187      ;
; 0.707 ; registerFile:regFile|registers[5][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.599      ; 3.406      ;
; 0.721 ; registerFile:regFile|registers[4][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.604      ; 3.444      ;
; 0.725 ; SW[15]                               ; sevenSegment:s4|bits[4] ; SW[15]       ; SW[15]      ; 1.000        ; 7.877      ; 7.170      ;
; 0.731 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.576      ; 3.406      ;
; 0.738 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.604      ; 3.427      ;
; 0.743 ; SW[15]                               ; sevenSegment:s4|bits[1] ; SW[15]       ; SW[15]      ; 1.000        ; 7.864      ; 7.171      ;
; 0.745 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.259      ; 4.064      ;
; 0.751 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.606      ; 3.373      ;
; 0.754 ; registerFile:regFile|registers[6][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.582      ; 3.339      ;
; 0.757 ; registerFile:regFile|registers[7][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.582      ; 3.335      ;
; 0.770 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.593      ; 3.373      ;
; 0.782 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.606      ; 3.374      ;
; 0.785 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.570      ; 3.299      ;
; 0.792 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.575      ; 3.297      ;
; 0.792 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.598      ; 3.320      ;
; 0.793 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.582      ; 3.300      ;
; 0.796 ; registerFile:regFile|registers[6][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.575      ; 3.293      ;
; 0.796 ; SW[15]                               ; sevenSegment:s4|bits[2] ; SW[15]       ; SW[15]      ; 1.000        ; 7.877      ; 7.131      ;
; 0.797 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.582      ; 3.295      ;
; 0.806 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.578      ; 3.290      ;
; 0.808 ; registerFile:regFile|registers[7][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.581      ; 3.334      ;
; 0.813 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.606      ; 3.311      ;
; 0.815 ; registerFile:regFile|registers[5][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.606      ; 3.301      ;
; 0.824 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.565      ; 3.291      ;
; 0.828 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.578      ; 3.300      ;
; 0.828 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.577      ; 3.260      ;
; 0.831 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.593      ; 3.312      ;
; 0.835 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.606      ; 3.321      ;
; 0.835 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.605      ; 3.281      ;
; 0.845 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.581      ; 3.297      ;
; 0.866 ; registerFile:regFile|registers[5][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.605      ; 3.300      ;
; 0.897 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.576      ; 3.189      ;
; 0.904 ; registerFile:regFile|registers[6][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.582      ; 3.188      ;
; 0.906 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.606      ; 3.210      ;
; 0.924 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.258      ; 3.845      ;
; 0.925 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.620      ; 3.205      ;
; 0.926 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.258      ; 3.842      ;
; 0.929 ; registerFile:regFile|registers[1][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.620      ; 3.202      ;
; 0.948 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.575      ; 3.188      ;
; 0.950 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.583      ; 3.151      ;
; 0.955 ; registerFile:regFile|registers[6][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.581      ; 3.187      ;
; 0.957 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.605      ; 3.209      ;
; 0.961 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.575      ; 3.128      ;
; 0.962 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.582      ; 3.131      ;
; 0.966 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.582      ; 3.126      ;
; 0.969 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.570      ; 3.151      ;
; 0.971 ; registerFile:regFile|registers[1][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.613      ; 3.156      ;
; 0.976 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.619      ; 3.204      ;
; 0.978 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 5.257      ; 3.840      ;
; 0.981 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.583      ; 3.152      ;
; 1.002 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.569      ; 3.081      ;
; 1.011 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.599      ; 3.102      ;
; 1.014 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.581      ; 3.128      ;
; 1.023 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.577      ; 3.072      ;
; 1.030 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.613      ; 3.097      ;
; 1.032 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.607      ; 3.093      ;
; 1.041 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.564      ; 3.073      ;
; 1.045 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.577      ; 3.082      ;
; 1.045 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 4.576      ; 3.042      ;
+-------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pc:p1|counter[1]'                                                                                                              ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                               ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+
; -4.484 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.288      ; 2.054      ;
; -4.409 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.213      ; 2.054      ;
; -4.318 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.284      ; 2.216      ;
; -4.243 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.209      ; 2.216      ;
; -4.199 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.270      ; 2.321      ;
; -4.165 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.270      ; 2.355      ;
; -4.124 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.195      ; 2.321      ;
; -4.112 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.288      ; 2.426      ;
; -4.094 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.288      ; 2.444      ;
; -4.090 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.195      ; 2.355      ;
; -4.083 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.283      ; 2.450      ;
; -4.037 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.213      ; 2.426      ;
; -4.028 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.184      ; 2.406      ;
; -4.019 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.213      ; 2.444      ;
; -4.018 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.283      ; 2.515      ;
; -4.008 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.208      ; 2.450      ;
; -3.984 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.288      ; 2.054      ;
; -3.953 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.109      ; 2.406      ;
; -3.951 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.289      ; 2.588      ;
; -3.943 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.208      ; 2.515      ;
; -3.940 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.390      ; 2.700      ;
; -3.928 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.185      ; 2.507      ;
; -3.909 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.213      ; 2.054      ;
; -3.876 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.214      ; 2.588      ;
; -3.865 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.315      ; 2.700      ;
; -3.853 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.110      ; 2.507      ;
; -3.833 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.284      ; 2.701      ;
; -3.818 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.284      ; 2.216      ;
; -3.812 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.390      ; 2.828      ;
; -3.785 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.128      ; 2.593      ;
; -3.782 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.185      ; 2.653      ;
; -3.770 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.151      ; 2.631      ;
; -3.758 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.209      ; 2.701      ;
; -3.757 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.184      ; 2.677      ;
; -3.743 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.209      ; 2.216      ;
; -3.737 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.315      ; 2.828      ;
; -3.734 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.273      ; 2.789      ;
; -3.710 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.053      ; 2.593      ;
; -3.708 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.273      ; 2.815      ;
; -3.707 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.110      ; 2.653      ;
; -3.705 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.151      ; 2.696      ;
; -3.699 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.270      ; 2.321      ;
; -3.695 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.076      ; 2.631      ;
; -3.686 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.128      ; 2.692      ;
; -3.682 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.109      ; 2.677      ;
; -3.680 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.289      ; 2.859      ;
; -3.665 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.270      ; 2.355      ;
; -3.659 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.198      ; 2.789      ;
; -3.657 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.185      ; 2.778      ;
; -3.638 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.185      ; 2.797      ;
; -3.633 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.198      ; 2.815      ;
; -3.630 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.076      ; 2.696      ;
; -3.624 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.195      ; 2.321      ;
; -3.612 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.288      ; 2.426      ;
; -3.612 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.288      ; 2.926      ;
; -3.611 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.053      ; 2.692      ;
; -3.606 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.151      ; 2.795      ;
; -3.605 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.214      ; 2.859      ;
; -3.594 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.288      ; 2.444      ;
; -3.590 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.195      ; 2.355      ;
; -3.583 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.283      ; 2.450      ;
; -3.582 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.110      ; 2.778      ;
; -3.563 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.110      ; 2.797      ;
; -3.537 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.213      ; 2.426      ;
; -3.537 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.213      ; 2.926      ;
; -3.531 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.076      ; 2.795      ;
; -3.528 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.184      ; 2.406      ;
; -3.519 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.213      ; 2.444      ;
; -3.518 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.283      ; 2.515      ;
; -3.508 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.208      ; 2.450      ;
; -3.475 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.151      ; 2.926      ;
; -3.453 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.109      ; 2.406      ;
; -3.451 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.289      ; 2.588      ;
; -3.443 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.208      ; 2.515      ;
; -3.440 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.390      ; 2.700      ;
; -3.434 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.141      ; 2.957      ;
; -3.428 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.185      ; 2.507      ;
; -3.403 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.141      ; 2.988      ;
; -3.400 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.076      ; 2.926      ;
; -3.393 ; pc:p1|counter[0] ; sevenSegment:s1|bits[2]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 5.194      ; 2.051      ;
; -3.392 ; pc:p1|counter[0] ; sevenSegment:s1|bits[1]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 5.196      ; 2.054      ;
; -3.376 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.214      ; 2.588      ;
; -3.367 ; pc:p1|counter[0] ; sevenSegment:s1|bits[0]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 5.196      ; 2.079      ;
; -3.365 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.315      ; 2.700      ;
; -3.359 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 6.066      ; 2.957      ;
; -3.356 ; pc:p1|counter[0] ; sevenSegment:s1|bits[4]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 5.196      ; 2.090      ;
; -3.353 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.110      ; 2.507      ;
; -3.351 ; pc:p1|counter[0] ; sevenSegment:s1|bits[6]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 5.196      ; 2.095      ;
; -3.333 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.284      ; 2.701      ;
; -3.328 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 6.066      ; 2.988      ;
; -3.312 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.390      ; 2.828      ;
; -3.285 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.128      ; 2.593      ;
; -3.282 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.185      ; 2.653      ;
; -3.270 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 6.151      ; 2.631      ;
; -3.258 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.209      ; 2.701      ;
; -3.257 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.184      ; 2.677      ;
; -3.237 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.315      ; 2.828      ;
; -3.234 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 6.273      ; 2.789      ;
; -3.227 ; pc:p1|counter[0] ; sevenSegment:s1|bits[3]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 5.197      ; 2.220      ;
; -3.211 ; pc:p1|counter[0] ; sevenSegment:s1|bits[5]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 5.196      ; 2.235      ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pc:p1|counter[0]'                                                                                                              ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                               ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+
; -4.438 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.242      ; 2.054      ;
; -4.272 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.238      ; 2.216      ;
; -4.153 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.224      ; 2.321      ;
; -4.119 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.224      ; 2.355      ;
; -4.066 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.242      ; 2.426      ;
; -4.048 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.242      ; 2.444      ;
; -4.037 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.237      ; 2.450      ;
; -3.982 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.138      ; 2.406      ;
; -3.972 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.237      ; 2.515      ;
; -3.938 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.242      ; 2.054      ;
; -3.905 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.243      ; 2.588      ;
; -3.897 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.701      ; 2.054      ;
; -3.894 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.344      ; 2.700      ;
; -3.882 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.139      ; 2.507      ;
; -3.787 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.238      ; 2.701      ;
; -3.772 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.238      ; 2.216      ;
; -3.766 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.344      ; 2.828      ;
; -3.739 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.082      ; 2.593      ;
; -3.736 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.139      ; 2.653      ;
; -3.731 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.697      ; 2.216      ;
; -3.724 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.105      ; 2.631      ;
; -3.711 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.138      ; 2.677      ;
; -3.688 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.227      ; 2.789      ;
; -3.662 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.227      ; 2.815      ;
; -3.659 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.105      ; 2.696      ;
; -3.653 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.224      ; 2.321      ;
; -3.640 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.082      ; 2.692      ;
; -3.634 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.243      ; 2.859      ;
; -3.619 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.224      ; 2.355      ;
; -3.612 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.683      ; 2.321      ;
; -3.611 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.139      ; 2.778      ;
; -3.592 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.139      ; 2.797      ;
; -3.578 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.683      ; 2.355      ;
; -3.566 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.242      ; 2.426      ;
; -3.566 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.242      ; 2.926      ;
; -3.560 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.105      ; 2.795      ;
; -3.548 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.242      ; 2.444      ;
; -3.537 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.237      ; 2.450      ;
; -3.525 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.701      ; 2.426      ;
; -3.507 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.701      ; 2.444      ;
; -3.496 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.696      ; 2.450      ;
; -3.482 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.138      ; 2.406      ;
; -3.472 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.237      ; 2.515      ;
; -3.441 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.597      ; 2.406      ;
; -3.431 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.696      ; 2.515      ;
; -3.429 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.105      ; 2.926      ;
; -3.405 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.243      ; 2.588      ;
; -3.397 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 5.701      ; 2.054      ;
; -3.394 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.344      ; 2.700      ;
; -3.388 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 6.095      ; 2.957      ;
; -3.382 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.139      ; 2.507      ;
; -3.364 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.702      ; 2.588      ;
; -3.357 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 6.095      ; 2.988      ;
; -3.353 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.803      ; 2.700      ;
; -3.341 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.598      ; 2.507      ;
; -3.287 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.238      ; 2.701      ;
; -3.266 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.344      ; 2.828      ;
; -3.246 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.697      ; 2.701      ;
; -3.239 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.082      ; 2.593      ;
; -3.236 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.139      ; 2.653      ;
; -3.231 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 5.697      ; 2.216      ;
; -3.225 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.803      ; 2.828      ;
; -3.224 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.105      ; 2.631      ;
; -3.211 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.138      ; 2.677      ;
; -3.198 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.541      ; 2.593      ;
; -3.195 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.598      ; 2.653      ;
; -3.188 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.227      ; 2.789      ;
; -3.183 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.564      ; 2.631      ;
; -3.170 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.597      ; 2.677      ;
; -3.162 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.227      ; 2.815      ;
; -3.159 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.105      ; 2.696      ;
; -3.147 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.686      ; 2.789      ;
; -3.140 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.082      ; 2.692      ;
; -3.134 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.243      ; 2.859      ;
; -3.121 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.686      ; 2.815      ;
; -3.118 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.564      ; 2.696      ;
; -3.112 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 5.683      ; 2.321      ;
; -3.111 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.139      ; 2.778      ;
; -3.099 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.541      ; 2.692      ;
; -3.093 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.702      ; 2.859      ;
; -3.092 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.139      ; 2.797      ;
; -3.078 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 5.683      ; 2.355      ;
; -3.070 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.598      ; 2.778      ;
; -3.066 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.242      ; 2.926      ;
; -3.060 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.105      ; 2.795      ;
; -3.051 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.598      ; 2.797      ;
; -3.025 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 5.701      ; 2.426      ;
; -3.025 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.701      ; 2.926      ;
; -3.019 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 5.564      ; 2.795      ;
; -3.007 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 5.701      ; 2.444      ;
; -2.996 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 5.696      ; 2.450      ;
; -2.941 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 5.597      ; 2.406      ;
; -2.931 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 5.696      ; 2.515      ;
; -2.929 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.105      ; 2.926      ;
; -2.888 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 6.095      ; 2.957      ;
; -2.888 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.564      ; 2.926      ;
; -2.864 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 5.702      ; 2.588      ;
; -2.857 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 6.095      ; 2.988      ;
; -2.853 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 5.803      ; 2.700      ;
; -2.847 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 5.554      ; 2.957      ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                                     ;
+--------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.074 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.269      ; 1.695      ;
; -4.073 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.270      ; 1.697      ;
; -4.070 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.270      ; 1.700      ;
; -3.808 ; SW[15]                               ; sevenSegment:s4|bits[3] ; SW[15]       ; SW[15]      ; 0.000        ; 8.891      ; 5.083      ;
; -3.804 ; SW[15]                               ; sevenSegment:s4|bits[0] ; SW[15]       ; SW[15]      ; 0.000        ; 8.891      ; 5.087      ;
; -3.804 ; SW[15]                               ; sevenSegment:s4|bits[5] ; SW[15]       ; SW[15]      ; 0.000        ; 8.890      ; 5.086      ;
; -3.779 ; SW[15]                               ; sevenSegment:s4|bits[4] ; SW[15]       ; SW[15]      ; 0.000        ; 8.892      ; 5.113      ;
; -3.769 ; SW[15]                               ; sevenSegment:s4|bits[2] ; SW[15]       ; SW[15]      ; 0.000        ; 8.892      ; 5.123      ;
; -3.765 ; SW[15]                               ; sevenSegment:s4|bits[1] ; SW[15]       ; SW[15]      ; 0.000        ; 8.879      ; 5.114      ;
; -3.762 ; SW[15]                               ; sevenSegment:s4|bits[6] ; SW[15]       ; SW[15]      ; 0.000        ; 8.884      ; 5.122      ;
; -3.718 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.271      ; 2.053      ;
; -3.679 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.271      ; 2.092      ;
; -3.665 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.258      ; 2.093      ;
; -3.654 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.263      ; 2.109      ;
; -3.423 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.266      ; 2.343      ;
; -3.422 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.267      ; 2.345      ;
; -3.419 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.267      ; 2.348      ;
; -3.308 ; SW[15]                               ; sevenSegment:s4|bits[3] ; SW[15]       ; SW[15]      ; -0.500       ; 8.891      ; 5.083      ;
; -3.304 ; SW[15]                               ; sevenSegment:s4|bits[0] ; SW[15]       ; SW[15]      ; -0.500       ; 8.891      ; 5.087      ;
; -3.304 ; SW[15]                               ; sevenSegment:s4|bits[5] ; SW[15]       ; SW[15]      ; -0.500       ; 8.890      ; 5.086      ;
; -3.279 ; SW[15]                               ; sevenSegment:s4|bits[4] ; SW[15]       ; SW[15]      ; -0.500       ; 8.892      ; 5.113      ;
; -3.269 ; SW[15]                               ; sevenSegment:s4|bits[2] ; SW[15]       ; SW[15]      ; -0.500       ; 8.892      ; 5.123      ;
; -3.265 ; SW[15]                               ; sevenSegment:s4|bits[1] ; SW[15]       ; SW[15]      ; -0.500       ; 8.879      ; 5.114      ;
; -3.262 ; SW[15]                               ; sevenSegment:s4|bits[6] ; SW[15]       ; SW[15]      ; -0.500       ; 8.884      ; 5.122      ;
; -3.067 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.268      ; 2.701      ;
; -3.028 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.268      ; 2.740      ;
; -3.014 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.255      ; 2.741      ;
; -3.003 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.260      ; 2.757      ;
; -2.844 ; registerFile:regFile|registers[3][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.597      ; 2.253      ;
; -2.844 ; registerFile:regFile|registers[3][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.598      ; 2.254      ;
; -2.792 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.613      ; 2.321      ;
; -2.791 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.613      ; 2.322      ;
; -2.779 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.600      ; 2.321      ;
; -2.732 ; registerFile:regFile|registers[3][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.591      ; 2.359      ;
; -2.729 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.616      ; 2.387      ;
; -2.728 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.266      ; 3.038      ;
; -2.728 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.616      ; 2.388      ;
; -2.727 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.267      ; 3.040      ;
; -2.724 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.267      ; 3.043      ;
; -2.716 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.603      ; 2.387      ;
; -2.705 ; registerFile:regFile|registers[2][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.597      ; 2.392      ;
; -2.705 ; registerFile:regFile|registers[2][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.598      ; 2.393      ;
; -2.693 ; registerFile:regFile|registers[3][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.598      ; 2.405      ;
; -2.647 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.612      ; 2.465      ;
; -2.644 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.611      ; 2.467      ;
; -2.642 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.612      ; 2.470      ;
; -2.638 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.605      ; 2.467      ;
; -2.632 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.272      ; 3.140      ;
; -2.631 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.273      ; 3.142      ;
; -2.628 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.273      ; 3.145      ;
; -2.602 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.615      ; 2.513      ;
; -2.600 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.636      ; 2.536      ;
; -2.599 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.636      ; 2.537      ;
; -2.593 ; registerFile:regFile|registers[2][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.591      ; 2.498      ;
; -2.587 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.623      ; 2.536      ;
; -2.584 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.615      ; 2.531      ;
; -2.581 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.614      ; 2.533      ;
; -2.579 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.615      ; 2.536      ;
; -2.575 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.608      ; 2.533      ;
; -2.573 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.616      ; 2.543      ;
; -2.563 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.616      ; 2.553      ;
; -2.559 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.603      ; 2.544      ;
; -2.556 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.608      ; 2.552      ;
; -2.554 ; registerFile:regFile|registers[2][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.598      ; 2.544      ;
; -2.517 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.645      ; 2.628      ;
; -2.488 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.646      ; 2.658      ;
; -2.478 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.646      ; 2.668      ;
; -2.474 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.633      ; 2.659      ;
; -2.471 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.638      ; 2.667      ;
; -2.455 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.614      ; 2.659      ;
; -2.455 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.615      ; 2.660      ;
; -2.455 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.635      ; 2.680      ;
; -2.452 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.634      ; 2.682      ;
; -2.450 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.635      ; 2.685      ;
; -2.446 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.628      ; 2.682      ;
; -2.372 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.268      ; 3.396      ;
; -2.370 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.644      ; 2.774      ;
; -2.370 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.645      ; 2.775      ;
; -2.333 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.268      ; 3.435      ;
; -2.319 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.255      ; 3.436      ;
; -2.308 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.260      ; 3.452      ;
; -2.276 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.274      ; 3.498      ;
; -2.237 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.274      ; 3.537      ;
; -2.223 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.261      ; 3.538      ;
; -2.212 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.266      ; 3.554      ;
; -2.116 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.598      ; 2.982      ;
; -2.115 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.598      ; 2.983      ;
; -2.103 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.585      ; 2.982      ;
; -2.084 ; registerFile:regFile|registers[1][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.634      ; 3.050      ;
; -2.084 ; registerFile:regFile|registers[1][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.635      ; 3.051      ;
; -2.077 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.635      ; 3.058      ;
; -2.066 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.272      ; 3.706      ;
; -2.065 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.273      ; 3.708      ;
; -2.062 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 6.273      ; 3.711      ;
; -2.058 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.621      ; 3.063      ;
; -2.049 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.591      ; 3.042      ;
; -2.048 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.636      ; 3.088      ;
; -2.038 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.636      ; 3.098      ;
; -2.034 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.623      ; 3.089      ;
; -2.031 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 5.628      ; 3.097      ;
+--------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register:ex_mem|out[21]'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.102 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[0] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 4.483      ; 1.631      ;
; -3.088 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[1] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 4.484      ; 1.646      ;
; -3.009 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[3] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 4.401      ; 1.642      ;
; -2.991 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[4] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 4.400      ; 1.659      ;
; -2.965 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[5] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 4.389      ; 1.674      ;
; -2.963 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[6] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 4.391      ; 1.678      ;
; -2.955 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[2] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 4.401      ; 1.696      ;
; -2.602 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[0] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 4.483      ; 1.631      ;
; -2.588 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[1] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 4.484      ; 1.646      ;
; -2.509 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[3] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 4.401      ; 1.642      ;
; -2.491 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[4] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 4.400      ; 1.659      ;
; -2.465 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[5] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 4.389      ; 1.674      ;
; -2.463 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[6] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 4.391      ; 1.678      ;
; -2.455 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[2] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 4.401      ; 1.696      ;
; -0.408 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.879      ; 0.971      ;
; 0.325  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[1] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.880      ; 1.705      ;
; 0.367  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[4] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.796      ; 1.663      ;
; 0.395  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[1] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.251      ; 1.146      ;
; 0.401  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.250      ; 1.151      ;
; 0.428  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[2] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.797      ; 1.725      ;
; 0.476  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[4] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.167      ; 1.143      ;
; 0.481  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.168      ; 1.149      ;
; 0.489  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.158      ; 1.147      ;
; 0.495  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.156      ; 1.151      ;
; 0.498  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[2] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.168      ; 1.166      ;
; 0.546  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.797      ; 1.843      ;
; 0.561  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.787      ; 1.848      ;
; 0.562  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.785      ; 1.847      ;
; 0.577  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.158      ; 1.235      ;
; 0.597  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.168      ; 1.265      ;
; 0.611  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.250      ; 1.361      ;
; 0.611  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 1.156      ; 1.267      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register:id_ex|out[17]'                                                                                                            ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.067 ; register:id_ex|out[17] ; sevenSegment:s7|bits[6] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 4.703      ; 1.886      ;
; -2.910 ; register:id_ex|out[17] ; sevenSegment:s7|bits[3] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 4.520      ; 1.860      ;
; -2.885 ; register:id_ex|out[17] ; sevenSegment:s7|bits[4] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 4.520      ; 1.885      ;
; -2.736 ; register:id_ex|out[17] ; sevenSegment:s7|bits[2] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 4.577      ; 2.091      ;
; -2.623 ; register:id_ex|out[17] ; sevenSegment:s7|bits[5] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 4.404      ; 2.031      ;
; -2.567 ; register:id_ex|out[17] ; sevenSegment:s7|bits[6] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 4.703      ; 1.886      ;
; -2.534 ; register:id_ex|out[17] ; sevenSegment:s7|bits[0] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 4.407      ; 2.123      ;
; -2.521 ; register:id_ex|out[17] ; sevenSegment:s7|bits[1] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 4.407      ; 2.136      ;
; -2.410 ; register:id_ex|out[17] ; sevenSegment:s7|bits[3] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 4.520      ; 1.860      ;
; -2.385 ; register:id_ex|out[17] ; sevenSegment:s7|bits[4] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 4.520      ; 1.885      ;
; -2.236 ; register:id_ex|out[17] ; sevenSegment:s7|bits[2] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 4.577      ; 2.091      ;
; -2.123 ; register:id_ex|out[17] ; sevenSegment:s7|bits[5] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 4.404      ; 2.031      ;
; -2.034 ; register:id_ex|out[17] ; sevenSegment:s7|bits[0] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 4.407      ; 2.123      ;
; -2.021 ; register:id_ex|out[17] ; sevenSegment:s7|bits[1] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 4.407      ; 2.136      ;
; -0.047 ; register:id_ex|out[16] ; sevenSegment:s7|bits[1] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 1.793      ; 1.246      ;
; 0.060  ; register:id_ex|out[16] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 2.089      ; 1.649      ;
; 0.212  ; register:id_ex|out[16] ; sevenSegment:s7|bits[2] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 1.963      ; 1.675      ;
; 0.245  ; register:id_ex|out[16] ; sevenSegment:s7|bits[4] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 1.906      ; 1.651      ;
; 0.247  ; register:id_ex|out[16] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 1.906      ; 1.653      ;
; 0.506  ; register:id_ex|out[16] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 1.790      ; 1.796      ;
; 0.519  ; register:id_ex|out[18] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 1.125      ; 1.144      ;
; 0.606  ; register:id_ex|out[19] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 1.125      ; 1.231      ;
; 0.634  ; register:id_ex|out[16] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 1.793      ; 1.927      ;
; 0.703  ; register:id_ex|out[18] ; sevenSegment:s7|bits[4] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.942      ; 1.145      ;
; 0.706  ; register:id_ex|out[18] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.942      ; 1.148      ;
; 0.825  ; register:id_ex|out[19] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.942      ; 1.267      ;
; 0.840  ; register:id_ex|out[18] ; sevenSegment:s7|bits[2] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.999      ; 1.339      ;
; 0.964  ; register:id_ex|out[18] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.826      ; 1.290      ;
; 1.081  ; register:id_ex|out[19] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.826      ; 1.407      ;
; 1.091  ; register:id_ex|out[18] ; sevenSegment:s7|bits[1] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.829      ; 1.420      ;
; 1.093  ; register:id_ex|out[18] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.829      ; 1.422      ;
; 1.212  ; register:id_ex|out[19] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.829      ; 1.541      ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register:mem_wb|out[21]'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.643 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[6] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 4.129      ; 1.736      ;
; -2.636 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[3] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 3.950      ; 1.564      ;
; -2.632 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[5] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 3.949      ; 1.567      ;
; -2.548 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[1] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 4.059      ; 1.761      ;
; -2.511 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[4] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 3.974      ; 1.713      ;
; -2.501 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[0] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 4.128      ; 1.877      ;
; -2.488 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[2] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 3.981      ; 1.743      ;
; -2.143 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[6] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 4.129      ; 1.736      ;
; -2.136 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[3] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 3.950      ; 1.564      ;
; -2.132 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[5] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 3.949      ; 1.567      ;
; -2.048 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[1] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 4.059      ; 1.761      ;
; -2.011 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[4] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 3.974      ; 1.713      ;
; -2.001 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[0] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 4.128      ; 1.877      ;
; -1.988 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[2] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 3.981      ; 1.743      ;
; 0.517  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.504      ; 1.521      ;
; 0.639  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.434      ; 1.573      ;
; 0.697  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.503      ; 1.700      ;
; 0.698  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.356      ; 1.554      ;
; 0.706  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.349      ; 1.555      ;
; 0.956  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.504      ; 1.960      ;
; 1.033  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.880      ; 1.413      ;
; 1.078  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.434      ; 2.012      ;
; 1.136  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.503      ; 2.139      ;
; 1.137  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.356      ; 1.993      ;
; 1.145  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.349      ; 1.994      ;
; 1.211  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.879      ; 1.590      ;
; 1.215  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.880      ; 1.595      ;
; 1.299  ; register:mem_wb|out[23] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.880      ; 1.679      ;
; 1.329  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.325      ; 2.154      ;
; 1.331  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.324      ; 2.155      ;
; 1.391  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.810      ; 1.701      ;
; 1.393  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.879      ; 1.772      ;
; 1.408  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.732      ; 1.640      ;
; 1.429  ; register:mem_wb|out[23] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.879      ; 1.808      ;
; 1.441  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.880      ; 1.821      ;
; 1.443  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.810      ; 1.753      ;
; 1.459  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.725      ; 1.684      ;
; 1.494  ; register:mem_wb|out[23] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.701      ; 1.695      ;
; 1.496  ; register:mem_wb|out[23] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.700      ; 1.696      ;
; 1.502  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.732      ; 1.734      ;
; 1.510  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.725      ; 1.735      ;
; 1.545  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.701      ; 1.746      ;
; 1.549  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.700      ; 1.749      ;
; 1.587  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.700      ; 1.787      ;
; 1.613  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.701      ; 1.814      ;
; 1.619  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.879      ; 1.998      ;
; 1.765  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.880      ; 2.145      ;
; 1.768  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.325      ; 2.593      ;
; 1.770  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 1.324      ; 2.594      ;
; 1.772  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.701      ; 1.973      ;
; 1.775  ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.880      ; 2.155      ;
; 1.776  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.700      ; 1.976      ;
; 1.799  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.810      ; 2.109      ;
; 1.816  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.732      ; 2.048      ;
; 1.860  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.810      ; 2.170      ;
; 1.867  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.725      ; 2.092      ;
; 1.897  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.725      ; 2.122      ;
; 1.905  ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.879      ; 2.284      ;
; 1.907  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.879      ; 2.286      ;
; 1.920  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.732      ; 2.152      ;
; 1.970  ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.701      ; 2.171      ;
; 1.972  ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.700      ; 2.172      ;
; 1.995  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.700      ; 2.195      ;
; 2.021  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.701      ; 2.222      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                ;
+--------+-----------------------------------------+--------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                              ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -2.348 ; pc:p1|counter[1]                        ; pc:p1|counter[2]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 1.727      ;
; -2.277 ; pc:p1|counter[1]                        ; pc:p1|counter[3]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 1.798      ;
; -2.206 ; pc:p1|counter[1]                        ; pc:p1|counter[4]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 1.869      ;
; -2.135 ; pc:p1|counter[1]                        ; pc:p1|counter[5]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 1.940      ;
; -2.094 ; pc:p1|counter[0]                        ; pc:p1|counter[2]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 1.981      ;
; -2.078 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[3][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 3.246      ; 1.684      ;
; -2.064 ; pc:p1|counter[1]                        ; pc:p1|counter[6]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.011      ;
; -2.057 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[5][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 3.270      ; 1.729      ;
; -2.056 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[4][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 3.271      ; 1.731      ;
; -2.023 ; pc:p1|counter[0]                        ; pc:p1|counter[3]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.052      ;
; -1.993 ; pc:p1|counter[1]                        ; pc:p1|counter[7]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.082      ;
; -1.952 ; pc:p1|counter[0]                        ; pc:p1|counter[4]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.123      ;
; -1.881 ; pc:p1|counter[0]                        ; pc:p1|counter[5]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.194      ;
; -1.848 ; pc:p1|counter[1]                        ; pc:p1|counter[2]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 1.727      ;
; -1.840 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[2][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 3.276      ; 1.952      ;
; -1.838 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[7][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 3.300      ; 1.978      ;
; -1.837 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[6][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 3.299      ; 1.978      ;
; -1.834 ; pc:p1|counter[1]                        ; pc:p1|counter[8]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.241      ;
; -1.810 ; pc:p1|counter[0]                        ; pc:p1|counter[6]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.265      ;
; -1.789 ; pc:p1|counter[1]                        ; pc:p1|counter[1]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 2.614      ; 1.341      ;
; -1.777 ; pc:p1|counter[1]                        ; pc:p1|counter[3]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 1.798      ;
; -1.763 ; pc:p1|counter[1]                        ; pc:p1|counter[9]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.312      ;
; -1.739 ; pc:p1|counter[0]                        ; pc:p1|counter[7]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.336      ;
; -1.737 ; register:ex_mem|out[21]                 ; register:mem_wb|out[21]              ; register:ex_mem|out[21]                 ; KEY[1]      ; 0.000        ; 2.625      ; 1.404      ;
; -1.706 ; pc:p1|counter[1]                        ; pc:p1|counter[4]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 1.869      ;
; -1.692 ; pc:p1|counter[1]                        ; pc:p1|counter[10]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.383      ;
; -1.635 ; pc:p1|counter[1]                        ; pc:p1|counter[5]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 1.940      ;
; -1.621 ; pc:p1|counter[1]                        ; pc:p1|counter[11]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.454      ;
; -1.607 ; pc:p1|counter[0]                        ; pc:p1|counter[0]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 2.614      ; 1.523      ;
; -1.594 ; pc:p1|counter[0]                        ; pc:p1|counter[2]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 1.981      ;
; -1.580 ; pc:p1|counter[0]                        ; pc:p1|counter[8]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.495      ;
; -1.578 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[3][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 3.246      ; 1.684      ;
; -1.564 ; pc:p1|counter[1]                        ; pc:p1|counter[6]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.011      ;
; -1.558 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[1][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 3.256      ; 2.214      ;
; -1.557 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[5][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 3.270      ; 1.729      ;
; -1.556 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[4][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 3.271      ; 1.731      ;
; -1.550 ; pc:p1|counter[1]                        ; pc:p1|counter[12]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.525      ;
; -1.523 ; pc:p1|counter[0]                        ; pc:p1|counter[3]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.052      ;
; -1.509 ; pc:p1|counter[0]                        ; pc:p1|counter[9]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.566      ;
; -1.493 ; pc:p1|counter[1]                        ; pc:p1|counter[7]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.082      ;
; -1.479 ; pc:p1|counter[1]                        ; pc:p1|counter[13]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.596      ;
; -1.452 ; pc:p1|counter[0]                        ; pc:p1|counter[4]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.123      ;
; -1.438 ; pc:p1|counter[0]                        ; pc:p1|counter[10]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.637      ;
; -1.408 ; pc:p1|counter[1]                        ; pc:p1|counter[14]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.667      ;
; -1.381 ; pc:p1|counter[0]                        ; pc:p1|counter[5]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.194      ;
; -1.367 ; pc:p1|counter[0]                        ; pc:p1|counter[11]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.708      ;
; -1.340 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[2][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 3.276      ; 1.952      ;
; -1.338 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[7][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 3.300      ; 1.978      ;
; -1.337 ; pc:p1|counter[1]                        ; pc:p1|counter[15]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.738      ;
; -1.337 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[6][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 3.299      ; 1.978      ;
; -1.334 ; pc:p1|counter[1]                        ; pc:p1|counter[8]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.241      ;
; -1.310 ; pc:p1|counter[0]                        ; pc:p1|counter[6]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.265      ;
; -1.296 ; pc:p1|counter[0]                        ; pc:p1|counter[12]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.779      ;
; -1.289 ; pc:p1|counter[1]                        ; pc:p1|counter[1]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 2.614      ; 1.341      ;
; -1.263 ; pc:p1|counter[1]                        ; pc:p1|counter[9]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.312      ;
; -1.239 ; pc:p1|counter[0]                        ; pc:p1|counter[7]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.336      ;
; -1.237 ; register:ex_mem|out[21]                 ; register:mem_wb|out[21]              ; register:ex_mem|out[21]                 ; KEY[1]      ; -0.500       ; 2.625      ; 1.404      ;
; -1.225 ; pc:p1|counter[0]                        ; pc:p1|counter[13]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.850      ;
; -1.220 ; pc:p1|counter[0]                        ; pc:p1|counter[1]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 2.614      ; 1.910      ;
; -1.192 ; pc:p1|counter[1]                        ; pc:p1|counter[10]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.383      ;
; -1.154 ; pc:p1|counter[0]                        ; pc:p1|counter[14]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.921      ;
; -1.121 ; pc:p1|counter[1]                        ; pc:p1|counter[11]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.454      ;
; -1.107 ; pc:p1|counter[0]                        ; pc:p1|counter[0]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 2.614      ; 1.523      ;
; -1.083 ; pc:p1|counter[0]                        ; pc:p1|counter[15]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 3.559      ; 2.992      ;
; -1.080 ; pc:p1|counter[0]                        ; pc:p1|counter[8]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.495      ;
; -1.078 ; register:id_ex|out[1]                   ; register:ex_mem|out[21]              ; register:id_ex|out[1]                   ; KEY[1]      ; 0.000        ; 2.604      ; 2.042      ;
; -1.058 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[1][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 3.256      ; 2.214      ;
; -1.050 ; pc:p1|counter[1]                        ; pc:p1|counter[12]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.525      ;
; -1.009 ; pc:p1|counter[0]                        ; pc:p1|counter[9]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.566      ;
; -0.991 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[3]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 3.224      ; 2.749      ;
; -0.990 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[2]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 3.224      ; 2.750      ;
; -0.987 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[38]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 2.574      ; 2.103      ;
; -0.979 ; pc:p1|counter[1]                        ; pc:p1|counter[13]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.596      ;
; -0.938 ; pc:p1|counter[0]                        ; pc:p1|counter[10]                    ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.637      ;
; -0.908 ; pc:p1|counter[1]                        ; pc:p1|counter[14]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.667      ;
; -0.867 ; pc:p1|counter[0]                        ; pc:p1|counter[11]                    ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.708      ;
; -0.837 ; pc:p1|counter[1]                        ; pc:p1|counter[15]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.738      ;
; -0.830 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[55]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 3.268      ; 2.954      ;
; -0.796 ; pc:p1|counter[0]                        ; pc:p1|counter[12]                    ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.779      ;
; -0.725 ; pc:p1|counter[0]                        ; pc:p1|counter[13]                    ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.850      ;
; -0.720 ; pc:p1|counter[0]                        ; pc:p1|counter[1]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 2.614      ; 1.910      ;
; -0.654 ; pc:p1|counter[0]                        ; pc:p1|counter[14]                    ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.921      ;
; -0.634 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[4]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 2.595      ; 2.477      ;
; -0.631 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[5]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 2.595      ; 2.480      ;
; -0.583 ; pc:p1|counter[0]                        ; pc:p1|counter[15]                    ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 3.559      ; 2.992      ;
; -0.578 ; register:id_ex|out[1]                   ; register:ex_mem|out[21]              ; register:id_ex|out[1]                   ; KEY[1]      ; -0.500       ; 2.604      ; 2.042      ;
; -0.566 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[57]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 2.580      ; 2.530      ;
; -0.491 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[3]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; -0.500       ; 3.224      ; 2.749      ;
; -0.490 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[2]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; -0.500       ; 3.224      ; 2.750      ;
; -0.487 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[38]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; -0.500       ; 2.574      ; 2.103      ;
; -0.400 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[0]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 2.580      ; 2.696      ;
; -0.393 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[9]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 2.585      ; 2.708      ;
; -0.391 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[10]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 2.585      ; 2.710      ;
; -0.390 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[15]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 2.585      ; 2.711      ;
; -0.381 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; pc:p1|counter[2]                     ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 3.559      ; 3.694      ;
; -0.372 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; pc:p1|counter[3]                     ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 3.559      ; 3.703      ;
; -0.361 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[14]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 2.592      ; 2.747      ;
; -0.349 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; pc:p1|counter[4]                     ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 3.559      ; 3.726      ;
; -0.330 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[55]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; -0.500       ; 3.268      ; 2.954      ;
; -0.290 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[1]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 2.594      ; 2.820      ;
+--------+-----------------------------------------+--------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register:id_ex|out[1]'                                                                                                           ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.272 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[4] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 4.016      ; 1.994      ;
; -2.239 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[0] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 4.022      ; 2.033      ;
; -2.204 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[6] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 4.027      ; 2.073      ;
; -2.188 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[1] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 4.028      ; 2.090      ;
; -2.186 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[2] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 4.038      ; 2.102      ;
; -1.947 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[5] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 3.899      ; 2.202      ;
; -1.941 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[3] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 3.898      ; 2.207      ;
; -1.772 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[4] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 4.016      ; 1.994      ;
; -1.739 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[0] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 4.022      ; 2.033      ;
; -1.704 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[6] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 4.027      ; 2.073      ;
; -1.688 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[1] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 4.028      ; 2.090      ;
; -1.686 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[2] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 4.038      ; 2.102      ;
; -1.447 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[5] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 3.899      ; 2.202      ;
; -1.441 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[3] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 3.898      ; 2.207      ;
; 0.813  ; register:id_ex|out[39] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.433      ; 1.746      ;
; 0.830  ; register:id_ex|out[39] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.428      ; 1.758      ;
; 0.937  ; register:id_ex|out[39] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.444      ; 1.881      ;
; 0.996  ; register:id_ex|out[39] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.422      ; 1.918      ;
; 1.077  ; register:id_ex|out[39] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.305      ; 1.882      ;
; 1.085  ; register:id_ex|out[39] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.304      ; 1.889      ;
; 1.177  ; register:id_ex|out[39] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.434      ; 2.111      ;
; 1.642  ; register:id_ex|out[42] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.803      ; 1.945      ;
; 1.645  ; register:id_ex|out[42] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.798      ; 1.943      ;
; 1.655  ; register:id_ex|out[55] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.759      ; 1.914      ;
; 1.672  ; register:id_ex|out[55] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.754      ; 1.926      ;
; 1.739  ; register:id_ex|out[3]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.803      ; 2.042      ;
; 1.742  ; register:id_ex|out[3]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.798      ; 2.040      ;
; 1.749  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.447      ; 2.696      ;
; 1.766  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.442      ; 2.708      ;
; 1.779  ; register:id_ex|out[55] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.770      ; 2.049      ;
; 1.818  ; register:id_ex|out[41] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.803      ; 2.121      ;
; 1.819  ; register:id_ex|out[41] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.798      ; 2.117      ;
; 1.838  ; register:id_ex|out[55] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.748      ; 2.086      ;
; 1.846  ; register:id_ex|out[55] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.760      ; 2.106      ;
; 1.851  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.803      ; 2.154      ;
; 1.852  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.798      ; 2.150      ;
; 1.873  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.458      ; 2.831      ;
; 1.884  ; register:id_ex|out[40] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.748      ; 2.132      ;
; 1.897  ; register:id_ex|out[41] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.814      ; 2.211      ;
; 1.902  ; register:id_ex|out[42] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.675      ; 2.077      ;
; 1.902  ; register:id_ex|out[42] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.674      ; 2.076      ;
; 1.911  ; register:id_ex|out[41] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.804      ; 2.215      ;
; 1.917  ; register:id_ex|out[40] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.754      ; 2.171      ;
; 1.919  ; register:id_ex|out[55] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.631      ; 2.050      ;
; 1.927  ; register:id_ex|out[55] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.630      ; 2.057      ;
; 1.930  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.814      ; 2.244      ;
; 1.932  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.436      ; 2.868      ;
; 1.944  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.804      ; 2.248      ;
; 1.952  ; register:id_ex|out[40] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.759      ; 2.211      ;
; 1.968  ; register:id_ex|out[40] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.760      ; 2.228      ;
; 1.970  ; register:id_ex|out[40] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.770      ; 2.240      ;
; 1.999  ; register:id_ex|out[3]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.675      ; 2.174      ;
; 1.999  ; register:id_ex|out[3]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.674      ; 2.173      ;
; 2.013  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.319      ; 2.832      ;
; 2.017  ; register:id_ex|out[41] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.792      ; 2.309      ;
; 2.021  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.318      ; 2.839      ;
; 2.050  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.792      ; 2.342      ;
; 2.075  ; register:id_ex|out[41] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.674      ; 2.249      ;
; 2.076  ; register:id_ex|out[41] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.675      ; 2.251      ;
; 2.108  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.674      ; 2.282      ;
; 2.109  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.675      ; 2.284      ;
; 2.113  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 1.448      ; 3.061      ;
; 2.209  ; register:id_ex|out[40] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.631      ; 2.340      ;
; 2.215  ; register:id_ex|out[40] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.630      ; 2.345      ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'                                                                                                                                                    ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                       ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -2.269 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; controller:control|alu_com[2] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.000        ; 4.294      ; 2.275      ;
; -1.769 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; controller:control|alu_com[2] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 4.294      ; 2.275      ;
; 0.221  ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[2] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 1.691      ; 1.412      ;
; 0.510  ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 1.840      ; 1.850      ;
; 0.651  ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 1.697      ; 1.848      ;
; 0.751  ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 1.840      ; 2.091      ;
; 0.844  ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[2] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 1.691      ; 2.035      ;
; 0.895  ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 1.697      ; 2.092      ;
; 1.009  ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 0.795      ; 1.304      ;
; 1.154  ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 0.652      ; 1.306      ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[10]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[10]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[11]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[11]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[12]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[12]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[13]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[13]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[14]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[14]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[15]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[15]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[8]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[8]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[9]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[9]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[15]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[15]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[26]                 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                    ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|Mux7~0clkctrl|inclk[0] ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|Mux7~0clkctrl|inclk[0] ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|Mux7~0clkctrl|outclk   ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|Mux7~0clkctrl|outclk   ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|Mux7~0|combout         ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|Mux7~0|combout         ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[0]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[0]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[1]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[1]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[2]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[2]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[3]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[3]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[4]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[4]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[5]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[5]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[6]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[6]|datac          ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[0]   ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[0]   ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[1]   ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[1]   ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[2]   ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[2]   ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[3]   ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[3]   ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[4]   ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[4]   ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[5]   ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[5]   ;
; -0.515 ; -0.515       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[6]   ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[6]   ;
; -0.097 ; -0.097       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44|combout     ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44|combout     ;
; -0.097 ; -0.097       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44|datad       ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44|datad       ;
; -0.097 ; -0.097       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~2|combout   ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~2|combout   ;
; -0.097 ; -0.097       ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; s4|Mux7~0|datac           ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; s4|Mux7~0|datac           ;
; 0.033  ; 0.033        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46|combout     ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46|combout     ;
; 0.033  ; 0.033        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46|datad       ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46|datad       ;
; 0.033  ; 0.033        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~2|combout   ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~2|combout   ;
; 0.033  ; 0.033        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; s4|Mux7~0|datab           ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; s4|Mux7~0|datab           ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~1|combout   ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~1|combout   ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~2|datad     ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~2|datad     ;
; 0.182  ; 0.182        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45|combout     ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45|combout     ;
; 0.182  ; 0.182        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45|datad       ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45|datad       ;
; 0.182  ; 0.182        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~2|combout   ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~2|combout   ;
; 0.182  ; 0.182        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; s4|Mux7~0|datad           ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; s4|Mux7~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~0|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~0|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~1|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~1|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~1|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~1|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~2|datab     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~2|datab     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~2|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~2|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~2|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~2|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~0|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~0|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~1|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~1|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~1|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~1|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~2|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~2|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~2|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~2|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~2|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~2|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~0|datab     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~0|datab     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~1|datab     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~1|datab     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~1|datad     ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pc:p1|counter[0]'                                                                                ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0|combout              ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0|combout              ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0~clkctrl|outclk       ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0~clkctrl|outclk       ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[0]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[0]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[10]|datac           ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[10]|datac           ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[11]|datac           ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[11]|datac           ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[12]|datac           ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[12]|datac           ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[13]|datac           ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[13]|datac           ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[14]|datac           ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[14]|datac           ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[15]|datad           ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[15]|datad           ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[1]|datac            ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[1]|datac            ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[2]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[2]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[3]|datab            ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[3]|datab            ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[4]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[4]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[5]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[5]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[7]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[7]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[8]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[8]|datad            ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[9]|datac            ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[9]|datac            ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[0]  ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[0]  ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[10] ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[10] ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[11] ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[11] ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[12] ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[12] ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[13] ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[13] ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[14] ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[14] ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[15] ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[15] ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[1]  ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[1]  ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[2]  ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[2]  ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[3]  ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[3]  ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[4]  ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[4]  ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[5]  ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[5]  ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[7]  ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[7]  ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[8]  ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[8]  ;
; -0.711 ; -0.711       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[9]  ;
; -0.711 ; -0.711       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[9]  ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0|combout              ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0|combout              ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0~clkctrl|outclk       ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0~clkctrl|outclk       ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[0]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[0]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[10]|datac           ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[10]|datac           ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[11]|datac           ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[11]|datac           ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[12]|datac           ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[12]|datac           ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[13]|datac           ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[13]|datac           ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[14]|datac           ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[14]|datac           ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[15]|datad           ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[15]|datad           ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[1]|datac            ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[1]|datac            ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[2]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[2]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[3]|datab            ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[3]|datab            ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[4]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[4]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[5]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[5]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[7]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[7]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[8]|datad            ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[8]|datad            ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pc:p1|counter[1]'                                                                                ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0|combout              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0|combout              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0~clkctrl|outclk       ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0~clkctrl|outclk       ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[0]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[0]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[10]|datac           ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[10]|datac           ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[11]|datac           ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[11]|datac           ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[12]|datac           ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[12]|datac           ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[13]|datac           ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[13]|datac           ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[14]|datac           ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[14]|datac           ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[15]|datad           ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[15]|datad           ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[1]|datac            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[1]|datac            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[2]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[2]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[3]|datab            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[3]|datab            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[4]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[4]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[5]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[5]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[7]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[7]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[8]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[8]|datad            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[9]|datac            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[9]|datac            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[0]  ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[0]  ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[10] ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[10] ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[11] ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[11] ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[12] ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[12] ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[13] ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[13] ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[14] ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[14] ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[15] ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[15] ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[1]  ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[1]  ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[2]  ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[2]  ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[3]  ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[3]  ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[4]  ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[4]  ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[5]  ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[5]  ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[7]  ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[7]  ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[8]  ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[8]  ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[9]  ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[9]  ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0|combout              ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0|combout              ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0~clkctrl|outclk       ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0~clkctrl|outclk       ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[0]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[0]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[10]|datac           ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[10]|datac           ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[11]|datac           ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[11]|datac           ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[12]|datac           ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[12]|datac           ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[13]|datac           ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[13]|datac           ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[14]|datac           ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[14]|datac           ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[15]|datad           ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[15]|datad           ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[1]|datac            ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[1]|datac            ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[2]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[2]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[3]|datab            ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[3]|datab            ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[4]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[4]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[5]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[5]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[7]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[7]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[8]|datad            ;
; -0.533 ; -0.533       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[8]|datad            ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'                                                                           ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[2]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[2]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[0]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[0]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; fe_id_reg|inst_out_reg[14]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; fe_id_reg|inst_out_reg[14]|regout ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register:ex_mem|out[21]'                                                                   ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; ex_mem|out[21]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; ex_mem|out[21]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; s8|Mux7~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; s8|Mux7~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[0]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[0]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[6]   ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register:id_ex|out[17]'                                                                   ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; id_ex|out[17]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; id_ex|out[17]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; s7|Mux7~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; s7|Mux7~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[2]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[2]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[6]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[6]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[6]   ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register:id_ex|out[1]'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; aluMux|out[1]~1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; aluMux|out[1]~1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; aluMux|out[1]~1|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; aluMux|out[1]~1|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; id_ex|out[1]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; id_ex|out[1]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; s5|Mux7~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; s5|Mux7~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[3]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[3]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[6]   ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register:mem_wb|out[21]'                                                                   ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; mem_wb|out[21]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; mem_wb|out[21]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; s6|Mux7~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; s6|Mux7~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[0]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[0]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[6]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[6]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[6]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; wb_mux|out[1]~1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; wb_mux|out[1]~1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; wb_mux|out[1]~1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; wb_mux|out[1]~1|datac     ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 7.612 ; 7.612 ; Fall       ; KEY[1]          ;
;  KEY[3]   ; KEY[1]     ; 7.612 ; 7.612 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 4.236 ; 4.236 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.304 ; 0.304 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 4.236 ; 4.236 ; Rise       ; SW[15]          ;
;  SW[17]   ; SW[15]     ; 4.159 ; 4.159 ; Rise       ; SW[15]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -5.678 ; -5.678 ; Fall       ; KEY[1]          ;
;  KEY[3]   ; KEY[1]     ; -5.678 ; -5.678 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.808  ; 3.808  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 3.808  ; 3.808  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.185 ; -0.185 ; Rise       ; SW[15]          ;
;  SW[17]   ; SW[15]     ; 0.147  ; 0.147  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; HEX1[*]   ; KEY[1]                                  ; 11.172 ; 11.172 ; Fall       ; KEY[1]                                  ;
;  HEX1[0]  ; KEY[1]                                  ; 10.461 ; 10.461 ; Fall       ; KEY[1]                                  ;
;  HEX1[1]  ; KEY[1]                                  ; 11.172 ; 11.172 ; Fall       ; KEY[1]                                  ;
;  HEX1[2]  ; KEY[1]                                  ; 10.554 ; 10.554 ; Fall       ; KEY[1]                                  ;
;  HEX1[3]  ; KEY[1]                                  ; 9.975  ; 9.975  ; Fall       ; KEY[1]                                  ;
;  HEX1[4]  ; KEY[1]                                  ; 10.351 ; 10.351 ; Fall       ; KEY[1]                                  ;
;  HEX1[5]  ; KEY[1]                                  ; 10.458 ; 10.458 ; Fall       ; KEY[1]                                  ;
;  HEX1[6]  ; KEY[1]                                  ; 9.843  ; 9.843  ; Fall       ; KEY[1]                                  ;
; HEX2[*]   ; KEY[1]                                  ; 13.356 ; 13.356 ; Fall       ; KEY[1]                                  ;
;  HEX2[0]  ; KEY[1]                                  ; 12.947 ; 12.947 ; Fall       ; KEY[1]                                  ;
;  HEX2[1]  ; KEY[1]                                  ; 13.356 ; 13.356 ; Fall       ; KEY[1]                                  ;
;  HEX2[2]  ; KEY[1]                                  ; 12.576 ; 12.576 ; Fall       ; KEY[1]                                  ;
;  HEX2[3]  ; KEY[1]                                  ; 11.888 ; 11.888 ; Fall       ; KEY[1]                                  ;
;  HEX2[4]  ; KEY[1]                                  ; 12.744 ; 12.744 ; Fall       ; KEY[1]                                  ;
;  HEX2[5]  ; KEY[1]                                  ; 12.065 ; 12.065 ; Fall       ; KEY[1]                                  ;
;  HEX2[6]  ; KEY[1]                                  ; 12.345 ; 12.345 ; Fall       ; KEY[1]                                  ;
; LEDG[*]   ; KEY[1]                                  ; 10.855 ; 10.855 ; Fall       ; KEY[1]                                  ;
;  LEDG[0]  ; KEY[1]                                  ; 10.214 ; 10.214 ; Fall       ; KEY[1]                                  ;
;  LEDG[1]  ; KEY[1]                                  ; 10.407 ; 10.407 ; Fall       ; KEY[1]                                  ;
;  LEDG[2]  ; KEY[1]                                  ; 10.677 ; 10.677 ; Fall       ; KEY[1]                                  ;
;  LEDG[3]  ; KEY[1]                                  ; 10.188 ; 10.188 ; Fall       ; KEY[1]                                  ;
;  LEDG[4]  ; KEY[1]                                  ; 10.855 ; 10.855 ; Fall       ; KEY[1]                                  ;
; LEDR[*]   ; KEY[1]                                  ; 16.682 ; 16.682 ; Fall       ; KEY[1]                                  ;
;  LEDR[0]  ; KEY[1]                                  ; 15.099 ; 15.099 ; Fall       ; KEY[1]                                  ;
;  LEDR[2]  ; KEY[1]                                  ; 14.497 ; 14.497 ; Fall       ; KEY[1]                                  ;
;  LEDR[3]  ; KEY[1]                                  ; 16.682 ; 16.682 ; Fall       ; KEY[1]                                  ;
;  LEDR[4]  ; KEY[1]                                  ; 16.441 ; 16.441 ; Fall       ; KEY[1]                                  ;
;  LEDR[5]  ; KEY[1]                                  ; 14.915 ; 14.915 ; Fall       ; KEY[1]                                  ;
;  LEDR[6]  ; KEY[1]                                  ; 15.278 ; 15.278 ; Fall       ; KEY[1]                                  ;
;  LEDR[7]  ; KEY[1]                                  ; 15.556 ; 15.556 ; Fall       ; KEY[1]                                  ;
;  LEDR[8]  ; KEY[1]                                  ; 14.364 ; 14.364 ; Fall       ; KEY[1]                                  ;
;  LEDR[9]  ; KEY[1]                                  ; 14.208 ; 14.208 ; Fall       ; KEY[1]                                  ;
;  LEDR[10] ; KEY[1]                                  ; 13.769 ; 13.769 ; Fall       ; KEY[1]                                  ;
;  LEDR[11] ; KEY[1]                                  ; 14.239 ; 14.239 ; Fall       ; KEY[1]                                  ;
;  LEDR[12] ; KEY[1]                                  ; 14.547 ; 14.547 ; Fall       ; KEY[1]                                  ;
;  LEDR[13] ; KEY[1]                                  ; 14.492 ; 14.492 ; Fall       ; KEY[1]                                  ;
;  LEDR[14] ; KEY[1]                                  ; 13.548 ; 13.548 ; Fall       ; KEY[1]                                  ;
;  LEDR[15] ; KEY[1]                                  ; 14.036 ; 14.036 ; Fall       ; KEY[1]                                  ;
;  LEDR[16] ; KEY[1]                                  ; 14.129 ; 14.129 ; Fall       ; KEY[1]                                  ;
;  LEDR[17] ; KEY[1]                                  ; 13.700 ; 13.700 ; Fall       ; KEY[1]                                  ;
; HEX6[*]   ; SW[15]                                  ; 14.993 ; 14.993 ; Rise       ; SW[15]                                  ;
;  HEX6[0]  ; SW[15]                                  ; 13.624 ; 13.624 ; Rise       ; SW[15]                                  ;
;  HEX6[1]  ; SW[15]                                  ; 14.061 ; 14.061 ; Rise       ; SW[15]                                  ;
;  HEX6[2]  ; SW[15]                                  ; 13.505 ; 13.505 ; Rise       ; SW[15]                                  ;
;  HEX6[3]  ; SW[15]                                  ; 13.968 ; 13.968 ; Rise       ; SW[15]                                  ;
;  HEX6[4]  ; SW[15]                                  ; 14.993 ; 14.993 ; Rise       ; SW[15]                                  ;
;  HEX6[5]  ; SW[15]                                  ; 14.606 ; 14.606 ; Rise       ; SW[15]                                  ;
;  HEX6[6]  ; SW[15]                                  ; 13.942 ; 13.942 ; Rise       ; SW[15]                                  ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.635  ; 8.635  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.226  ; 8.226  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.635  ; 8.635  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.855  ; 7.855  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.167  ; 7.167  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.023  ; 8.023  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.344  ; 7.344  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.624  ; 7.624  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.408  ; 6.408  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.372  ;        ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 5.686  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 6.194  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 5.467  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.408  ; 6.408  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.966  ; 10.549 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.966  ;        ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.364  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 10.549 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 10.308 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.782  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 9.145  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 9.423  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.231  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.075  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.636  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.106  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.414  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.359  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.415  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.903  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.996  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.567  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.635  ; 8.635  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.226  ; 8.226  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.635  ; 8.635  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.855  ; 7.855  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.167  ; 7.167  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.023  ; 8.023  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.344  ; 7.344  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.624  ; 7.624  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.408  ; 6.408  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 6.372  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.686  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.194  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.467  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.408  ; 6.408  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 10.549 ; 8.966  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.966  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.364  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 10.549 ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 10.308 ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.782  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 9.145  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 9.423  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.231  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.075  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.636  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.106  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.414  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.359  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.415  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.903  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.996  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.567  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 13.579 ; 13.579 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 11.669 ; 11.669 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 13.579 ; 13.579 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 13.349 ; 13.349 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 12.328 ; 12.328 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 12.451 ; 12.451 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 12.730 ; 12.730 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 11.272 ; 11.272 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 11.267 ; 11.267 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 11.356 ; 11.356 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 11.149 ; 11.149 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 11.449 ; 11.449 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 11.401 ; 11.401 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 10.961 ; 10.961 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 10.926 ; 10.926 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 11.872 ; 11.872 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 10.824 ; 10.824 ; Rise       ; pc:p1|counter[0]                        ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 13.038 ; 13.038 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 11.128 ; 11.128 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 13.038 ; 13.038 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 12.808 ; 12.808 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 11.787 ; 11.787 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 11.910 ; 11.910 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 12.189 ; 12.189 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 10.731 ; 10.731 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 10.726 ; 10.726 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 10.815 ; 10.815 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 10.608 ; 10.608 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 10.908 ; 10.908 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 10.860 ; 10.860 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 10.420 ; 10.420 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 10.385 ; 10.385 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 11.331 ; 11.331 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 10.283 ; 10.283 ; Fall       ; pc:p1|counter[0]                        ;
; HEX0[*]   ; pc:p1|counter[1]                        ; 9.531  ; 9.531  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[0]  ; pc:p1|counter[1]                        ; 9.505  ; 9.505  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[1]  ; pc:p1|counter[1]                        ; 9.531  ; 9.531  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[2]  ; pc:p1|counter[1]                        ; 9.497  ; 9.497  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[3]  ; pc:p1|counter[1]                        ; 9.472  ; 9.472  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[4]  ; pc:p1|counter[1]                        ; 9.490  ; 9.490  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[5]  ; pc:p1|counter[1]                        ; 9.212  ; 9.212  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[6]  ; pc:p1|counter[1]                        ; 9.497  ; 9.497  ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 13.550 ; 13.550 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 11.640 ; 11.640 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 13.550 ; 13.550 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 13.320 ; 13.320 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 12.299 ; 12.299 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 12.422 ; 12.422 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 12.701 ; 12.701 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 11.243 ; 11.243 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 11.238 ; 11.238 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 11.327 ; 11.327 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 11.120 ; 11.120 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 11.420 ; 11.420 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 11.372 ; 11.372 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 10.932 ; 10.932 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 10.897 ; 10.897 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 11.843 ; 11.843 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 10.795 ; 10.795 ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 13.625 ; 13.625 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 11.715 ; 11.715 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 13.625 ; 13.625 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 13.395 ; 13.395 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 12.374 ; 12.374 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 12.497 ; 12.497 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 12.776 ; 12.776 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 11.318 ; 11.318 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 11.313 ; 11.313 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 11.402 ; 11.402 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 11.195 ; 11.195 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 11.495 ; 11.495 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 11.447 ; 11.447 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 11.007 ; 11.007 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 10.972 ; 10.972 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 11.918 ; 11.918 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 10.870 ; 10.870 ; Fall       ; pc:p1|counter[1]                        ;
; HEX7[*]   ; register:ex_mem|out[21]                 ; 10.093 ; 10.093 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[0]  ; register:ex_mem|out[21]                 ; 9.816  ; 9.816  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[1]  ; register:ex_mem|out[21]                 ; 9.372  ; 9.372  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[2]  ; register:ex_mem|out[21]                 ; 9.004  ; 9.004  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[3]  ; register:ex_mem|out[21]                 ; 9.700  ; 9.700  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[4]  ; register:ex_mem|out[21]                 ; 9.030  ; 9.030  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[5]  ; register:ex_mem|out[21]                 ; 10.093 ; 10.093 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[6]  ; register:ex_mem|out[21]                 ; 9.022  ; 9.022  ; Rise       ; register:ex_mem|out[21]                 ;
; HEX3[*]   ; register:id_ex|out[17]                  ; 10.380 ; 10.380 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[0]  ; register:id_ex|out[17]                  ; 9.846  ; 9.846  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[1]  ; register:id_ex|out[17]                  ; 9.715  ; 9.715  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[2]  ; register:id_ex|out[17]                  ; 10.380 ; 10.380 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[3]  ; register:id_ex|out[17]                  ; 9.957  ; 9.957  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[4]  ; register:id_ex|out[17]                  ; 9.633  ; 9.633  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[5]  ; register:id_ex|out[17]                  ; 9.499  ; 9.499  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[6]  ; register:id_ex|out[17]                  ; 9.833  ; 9.833  ; Rise       ; register:id_ex|out[17]                  ;
; HEX4[*]   ; register:id_ex|out[1]                   ; 9.544  ; 9.544  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[0]  ; register:id_ex|out[1]                   ; 9.332  ; 9.332  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[1]  ; register:id_ex|out[1]                   ; 9.366  ; 9.366  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[2]  ; register:id_ex|out[1]                   ; 9.186  ; 9.186  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[3]  ; register:id_ex|out[1]                   ; 9.544  ; 9.544  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[4]  ; register:id_ex|out[1]                   ; 8.914  ; 8.914  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[5]  ; register:id_ex|out[1]                   ; 9.376  ; 9.376  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[6]  ; register:id_ex|out[1]                   ; 8.737  ; 8.737  ; Rise       ; register:id_ex|out[1]                   ;
; HEX5[*]   ; register:mem_wb|out[21]                 ; 9.367  ; 9.367  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[0]  ; register:mem_wb|out[21]                 ; 9.352  ; 9.352  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[1]  ; register:mem_wb|out[21]                 ; 9.033  ; 9.033  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[2]  ; register:mem_wb|out[21]                 ; 8.973  ; 8.973  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[3]  ; register:mem_wb|out[21]                 ; 8.062  ; 8.062  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[4]  ; register:mem_wb|out[21]                 ; 8.327  ; 8.327  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[5]  ; register:mem_wb|out[21]                 ; 8.411  ; 8.411  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[6]  ; register:mem_wb|out[21]                 ; 9.367  ; 9.367  ; Rise       ; register:mem_wb|out[21]                 ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; HEX1[*]   ; KEY[1]                                  ; 8.786  ; 8.786  ; Fall       ; KEY[1]                                  ;
;  HEX1[0]  ; KEY[1]                                  ; 9.448  ; 9.448  ; Fall       ; KEY[1]                                  ;
;  HEX1[1]  ; KEY[1]                                  ; 10.115 ; 10.115 ; Fall       ; KEY[1]                                  ;
;  HEX1[2]  ; KEY[1]                                  ; 9.501  ; 9.501  ; Fall       ; KEY[1]                                  ;
;  HEX1[3]  ; KEY[1]                                  ; 8.918  ; 8.918  ; Fall       ; KEY[1]                                  ;
;  HEX1[4]  ; KEY[1]                                  ; 9.265  ; 9.265  ; Fall       ; KEY[1]                                  ;
;  HEX1[5]  ; KEY[1]                                  ; 9.401  ; 9.401  ; Fall       ; KEY[1]                                  ;
;  HEX1[6]  ; KEY[1]                                  ; 8.786  ; 8.786  ; Fall       ; KEY[1]                                  ;
; HEX2[*]   ; KEY[1]                                  ; 9.578  ; 9.578  ; Fall       ; KEY[1]                                  ;
;  HEX2[0]  ; KEY[1]                                  ; 10.213 ; 10.213 ; Fall       ; KEY[1]                                  ;
;  HEX2[1]  ; KEY[1]                                  ; 10.095 ; 10.095 ; Fall       ; KEY[1]                                  ;
;  HEX2[2]  ; KEY[1]                                  ; 9.990  ; 9.990  ; Fall       ; KEY[1]                                  ;
;  HEX2[3]  ; KEY[1]                                  ; 9.738  ; 9.738  ; Fall       ; KEY[1]                                  ;
;  HEX2[4]  ; KEY[1]                                  ; 9.578  ; 9.578  ; Fall       ; KEY[1]                                  ;
;  HEX2[5]  ; KEY[1]                                  ; 9.939  ; 9.939  ; Fall       ; KEY[1]                                  ;
;  HEX2[6]  ; KEY[1]                                  ; 10.220 ; 10.220 ; Fall       ; KEY[1]                                  ;
; LEDG[*]   ; KEY[1]                                  ; 8.816  ; 8.816  ; Fall       ; KEY[1]                                  ;
;  LEDG[0]  ; KEY[1]                                  ; 8.816  ; 8.816  ; Fall       ; KEY[1]                                  ;
;  LEDG[1]  ; KEY[1]                                  ; 9.649  ; 9.649  ; Fall       ; KEY[1]                                  ;
;  LEDG[2]  ; KEY[1]                                  ; 8.899  ; 8.899  ; Fall       ; KEY[1]                                  ;
;  LEDG[3]  ; KEY[1]                                  ; 9.430  ; 9.430  ; Fall       ; KEY[1]                                  ;
;  LEDG[4]  ; KEY[1]                                  ; 9.077  ; 9.077  ; Fall       ; KEY[1]                                  ;
; LEDR[*]   ; KEY[1]                                  ; 10.118 ; 10.118 ; Fall       ; KEY[1]                                  ;
;  LEDR[0]  ; KEY[1]                                  ; 11.874 ; 11.874 ; Fall       ; KEY[1]                                  ;
;  LEDR[2]  ; KEY[1]                                  ; 11.255 ; 11.255 ; Fall       ; KEY[1]                                  ;
;  LEDR[3]  ; KEY[1]                                  ; 13.033 ; 13.033 ; Fall       ; KEY[1]                                  ;
;  LEDR[4]  ; KEY[1]                                  ; 12.929 ; 12.929 ; Fall       ; KEY[1]                                  ;
;  LEDR[5]  ; KEY[1]                                  ; 11.464 ; 11.464 ; Fall       ; KEY[1]                                  ;
;  LEDR[6]  ; KEY[1]                                  ; 12.037 ; 12.037 ; Fall       ; KEY[1]                                  ;
;  LEDR[7]  ; KEY[1]                                  ; 12.315 ; 12.315 ; Fall       ; KEY[1]                                  ;
;  LEDR[8]  ; KEY[1]                                  ; 10.852 ; 10.852 ; Fall       ; KEY[1]                                  ;
;  LEDR[9]  ; KEY[1]                                  ; 10.845 ; 10.845 ; Fall       ; KEY[1]                                  ;
;  LEDR[10] ; KEY[1]                                  ; 10.118 ; 10.118 ; Fall       ; KEY[1]                                  ;
;  LEDR[11] ; KEY[1]                                  ; 10.364 ; 10.364 ; Fall       ; KEY[1]                                  ;
;  LEDR[12] ; KEY[1]                                  ; 10.908 ; 10.908 ; Fall       ; KEY[1]                                  ;
;  LEDR[13] ; KEY[1]                                  ; 10.853 ; 10.853 ; Fall       ; KEY[1]                                  ;
;  LEDR[14] ; KEY[1]                                  ; 10.141 ; 10.141 ; Fall       ; KEY[1]                                  ;
;  LEDR[15] ; KEY[1]                                  ; 10.161 ; 10.161 ; Fall       ; KEY[1]                                  ;
;  LEDR[16] ; KEY[1]                                  ; 10.680 ; 10.680 ; Fall       ; KEY[1]                                  ;
;  LEDR[17] ; KEY[1]                                  ; 10.232 ; 10.232 ; Fall       ; KEY[1]                                  ;
; HEX6[*]   ; SW[15]                                  ; 12.490 ; 12.490 ; Rise       ; SW[15]                                  ;
;  HEX6[0]  ; SW[15]                                  ; 12.609 ; 12.609 ; Rise       ; SW[15]                                  ;
;  HEX6[1]  ; SW[15]                                  ; 13.046 ; 13.046 ; Rise       ; SW[15]                                  ;
;  HEX6[2]  ; SW[15]                                  ; 12.490 ; 12.490 ; Rise       ; SW[15]                                  ;
;  HEX6[3]  ; SW[15]                                  ; 12.953 ; 12.953 ; Rise       ; SW[15]                                  ;
;  HEX6[4]  ; SW[15]                                  ; 13.978 ; 13.978 ; Rise       ; SW[15]                                  ;
;  HEX6[5]  ; SW[15]                                  ; 13.591 ; 13.591 ; Rise       ; SW[15]                                  ;
;  HEX6[6]  ; SW[15]                                  ; 12.927 ; 12.927 ; Rise       ; SW[15]                                  ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.462  ; 6.462  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.097  ; 7.097  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.369  ; 7.369  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.874  ; 6.874  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.720  ; 6.720  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.462  ; 6.462  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.920  ; 6.920  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.200  ; 7.200  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.372  ; 5.467  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.372  ;        ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 5.686  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 6.194  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 5.467  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.408  ; 6.408  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.966  ; 7.415  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.966  ;        ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.364  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 10.549 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 10.308 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.782  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 9.145  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 9.423  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.231  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.075  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.636  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.106  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.414  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.359  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.415  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.903  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.996  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.567  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.462  ; 6.462  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.097  ; 7.097  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.369  ; 7.369  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.874  ; 6.874  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.720  ; 6.720  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.462  ; 6.462  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.920  ; 6.920  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.200  ; 7.200  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.467  ; 6.372  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 6.372  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.686  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.194  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.467  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.408  ; 6.408  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.415  ; 8.966  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.966  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.364  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 10.549 ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 10.308 ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.782  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 9.145  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 9.423  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.231  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.075  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.636  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.106  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.414  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.359  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.415  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.903  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.996  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.567  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 9.613  ; 9.613  ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 10.458 ; 10.458 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 12.368 ; 12.368 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 12.138 ; 12.138 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 11.117 ; 11.117 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 11.240 ; 11.240 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 11.519 ; 11.519 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 10.061 ; 10.061 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 10.056 ; 10.056 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 10.145 ; 10.145 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 9.938  ; 9.938  ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 10.238 ; 10.238 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 10.190 ; 10.190 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 9.750  ; 9.750  ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 9.715  ; 9.715  ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 10.661 ; 10.661 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 9.613  ; 9.613  ; Rise       ; pc:p1|counter[0]                        ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 9.738  ; 9.738  ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 10.583 ; 10.583 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 12.493 ; 12.493 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 12.263 ; 12.263 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 11.242 ; 11.242 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 11.365 ; 11.365 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 11.644 ; 11.644 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 10.186 ; 10.186 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 10.181 ; 10.181 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 10.270 ; 10.270 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 10.063 ; 10.063 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 10.363 ; 10.363 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 10.315 ; 10.315 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 9.875  ; 9.875  ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 9.840  ; 9.840  ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 10.786 ; 10.786 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 9.738  ; 9.738  ; Fall       ; pc:p1|counter[0]                        ;
; HEX0[*]   ; pc:p1|counter[1]                        ; 9.212  ; 9.212  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[0]  ; pc:p1|counter[1]                        ; 9.505  ; 9.505  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[1]  ; pc:p1|counter[1]                        ; 9.531  ; 9.531  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[2]  ; pc:p1|counter[1]                        ; 9.497  ; 9.497  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[3]  ; pc:p1|counter[1]                        ; 9.472  ; 9.472  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[4]  ; pc:p1|counter[1]                        ; 9.490  ; 9.490  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[5]  ; pc:p1|counter[1]                        ; 9.212  ; 9.212  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[6]  ; pc:p1|counter[1]                        ; 9.497  ; 9.497  ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 9.678  ; 9.678  ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 10.523 ; 10.523 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 12.433 ; 12.433 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 12.203 ; 12.203 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 11.182 ; 11.182 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 11.305 ; 11.305 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 11.584 ; 11.584 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 10.126 ; 10.126 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 10.121 ; 10.121 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 10.210 ; 10.210 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 10.003 ; 10.003 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 10.303 ; 10.303 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 10.255 ; 10.255 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 9.815  ; 9.815  ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 9.780  ; 9.780  ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 10.726 ; 10.726 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 9.678  ; 9.678  ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 9.837  ; 9.837  ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 10.682 ; 10.682 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 12.592 ; 12.592 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 12.362 ; 12.362 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 11.341 ; 11.341 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 11.464 ; 11.464 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 11.743 ; 11.743 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 10.285 ; 10.285 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 10.280 ; 10.280 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 10.369 ; 10.369 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 10.162 ; 10.162 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 10.462 ; 10.462 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 10.414 ; 10.414 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 9.974  ; 9.974  ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 9.939  ; 9.939  ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 10.885 ; 10.885 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 9.837  ; 9.837  ; Fall       ; pc:p1|counter[1]                        ;
; HEX7[*]   ; register:ex_mem|out[21]                 ; 9.004  ; 9.004  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[0]  ; register:ex_mem|out[21]                 ; 9.816  ; 9.816  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[1]  ; register:ex_mem|out[21]                 ; 9.372  ; 9.372  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[2]  ; register:ex_mem|out[21]                 ; 9.004  ; 9.004  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[3]  ; register:ex_mem|out[21]                 ; 9.700  ; 9.700  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[4]  ; register:ex_mem|out[21]                 ; 9.030  ; 9.030  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[5]  ; register:ex_mem|out[21]                 ; 10.093 ; 10.093 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[6]  ; register:ex_mem|out[21]                 ; 9.022  ; 9.022  ; Rise       ; register:ex_mem|out[21]                 ;
; HEX3[*]   ; register:id_ex|out[17]                  ; 9.499  ; 9.499  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[0]  ; register:id_ex|out[17]                  ; 9.846  ; 9.846  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[1]  ; register:id_ex|out[17]                  ; 9.715  ; 9.715  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[2]  ; register:id_ex|out[17]                  ; 10.380 ; 10.380 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[3]  ; register:id_ex|out[17]                  ; 9.957  ; 9.957  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[4]  ; register:id_ex|out[17]                  ; 9.633  ; 9.633  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[5]  ; register:id_ex|out[17]                  ; 9.499  ; 9.499  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[6]  ; register:id_ex|out[17]                  ; 9.833  ; 9.833  ; Rise       ; register:id_ex|out[17]                  ;
; HEX4[*]   ; register:id_ex|out[1]                   ; 8.737  ; 8.737  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[0]  ; register:id_ex|out[1]                   ; 9.332  ; 9.332  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[1]  ; register:id_ex|out[1]                   ; 9.366  ; 9.366  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[2]  ; register:id_ex|out[1]                   ; 9.186  ; 9.186  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[3]  ; register:id_ex|out[1]                   ; 9.544  ; 9.544  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[4]  ; register:id_ex|out[1]                   ; 8.914  ; 8.914  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[5]  ; register:id_ex|out[1]                   ; 9.376  ; 9.376  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[6]  ; register:id_ex|out[1]                   ; 8.737  ; 8.737  ; Rise       ; register:id_ex|out[1]                   ;
; HEX5[*]   ; register:mem_wb|out[21]                 ; 8.062  ; 8.062  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[0]  ; register:mem_wb|out[21]                 ; 9.352  ; 9.352  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[1]  ; register:mem_wb|out[21]                 ; 9.033  ; 9.033  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[2]  ; register:mem_wb|out[21]                 ; 8.973  ; 8.973  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[3]  ; register:mem_wb|out[21]                 ; 8.062  ; 8.062  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[4]  ; register:mem_wb|out[21]                 ; 8.327  ; 8.327  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[5]  ; register:mem_wb|out[21]                 ; 8.411  ; 8.411  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[6]  ; register:mem_wb|out[21]                 ; 9.367  ; 9.367  ; Rise       ; register:mem_wb|out[21]                 ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------+
; Fast Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; KEY[1]                                  ; -2.455 ; -235.798      ;
; pc:p1|counter[0]                        ; -1.418 ; -18.339       ;
; pc:p1|counter[1]                        ; -1.367 ; -17.866       ;
; register:id_ex|out[1]                   ; -0.723 ; -4.544        ;
; register:mem_wb|out[21]                 ; -0.681 ; -4.186        ;
; register:id_ex|out[17]                  ; -0.289 ; -0.779        ;
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.258 ; -0.559        ;
; register:ex_mem|out[21]                 ; -0.173 ; -0.379        ;
; SW[15]                                  ; 0.485  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; pc:p1|counter[1]                        ; -2.331 ; -44.302       ;
; pc:p1|counter[0]                        ; -2.317 ; -31.202       ;
; SW[15]                                  ; -2.058 ; -14.296       ;
; register:id_ex|out[17]                  ; -1.747 ; -11.189       ;
; register:ex_mem|out[21]                 ; -1.746 ; -11.933       ;
; register:mem_wb|out[21]                 ; -1.551 ; -10.557       ;
; KEY[1]                                  ; -1.426 ; -46.246       ;
; register:id_ex|out[1]                   ; -1.345 ; -9.040        ;
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -1.339 ; -1.339        ;
+-----------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; KEY[1]                                  ; -1.222 ; -265.222      ;
; SW[15]                                  ; -1.222 ; -1.222        ;
; pc:p1|counter[0]                        ; -0.031 ; -2.046        ;
; pc:p1|counter[1]                        ; 0.019  ; 0.000         ;
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500  ; 0.000         ;
; register:ex_mem|out[21]                 ; 0.500  ; 0.000         ;
; register:id_ex|out[17]                  ; 0.500  ; 0.000         ;
; register:id_ex|out[1]                   ; 0.500  ; 0.000         ;
; register:mem_wb|out[21]                 ; 0.500  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                      ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.455 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.811      ;
; -2.420 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.776      ;
; -2.386 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.418      ;
; -2.385 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.741      ;
; -2.350 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[12]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.706      ;
; -2.349 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.705      ;
; -2.315 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[11]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.671      ;
; -2.314 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.670      ;
; -2.280 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[10]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.636      ;
; -2.280 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.312      ;
; -2.279 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.635      ;
; -2.275 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.307      ;
; -2.245 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[9]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.601      ;
; -2.244 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; pc:p1|counter[12]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.600      ;
; -2.226 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[1]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 3.262      ;
; -2.220 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.246      ;
; -2.217 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.249      ;
; -2.210 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[8]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.566      ;
; -2.209 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; pc:p1|counter[11]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.565      ;
; -2.208 ; fetch_id_reg:fe_id_reg|inst_out_reg[8] ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.320      ; 3.560      ;
; -2.195 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.221      ;
; -2.190 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.216      ;
; -2.189 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[10] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.215      ;
; -2.182 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.208      ;
; -2.179 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.205      ;
; -2.174 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; pc:p1|counter[10]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.530      ;
; -2.173 ; registerFile:regFile|registers[4][15]  ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.529      ;
; -2.173 ; fetch_id_reg:fe_id_reg|inst_out_reg[8] ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.320      ; 3.525      ;
; -2.169 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.201      ;
; -2.159 ; registerFile:regFile|registers[7][5]   ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.515      ;
; -2.139 ; fetch_id_reg:fe_id_reg|inst_out_reg[8] ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 3.167      ;
; -2.139 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; pc:p1|counter[9]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.495      ;
; -2.138 ; registerFile:regFile|registers[4][15]  ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.494      ;
; -2.138 ; fetch_id_reg:fe_id_reg|inst_out_reg[8] ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.320      ; 3.490      ;
; -2.124 ; registerFile:regFile|registers[7][5]   ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.480      ;
; -2.120 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; pc:p1|counter[1]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 3.156      ;
; -2.116 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[7]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.472      ;
; -2.115 ; registerFile:regFile|registers[6][13]  ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.463      ;
; -2.114 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.140      ;
; -2.111 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.143      ;
; -2.104 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; pc:p1|counter[8]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.460      ;
; -2.103 ; registerFile:regFile|registers[4][15]  ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.459      ;
; -2.103 ; fetch_id_reg:fe_id_reg|inst_out_reg[8] ; pc:p1|counter[12]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.320      ; 3.455      ;
; -2.102 ; registerFile:regFile|registers[5][4]   ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.450      ;
; -2.101 ; registerFile:regFile|registers[5][14]  ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.449      ;
; -2.099 ; registerFile:regFile|registers[6][12]  ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.455      ;
; -2.094 ; registerFile:regFile|registers[6][11]  ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.442      ;
; -2.091 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[0]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 3.127      ;
; -2.090 ; registerFile:regFile|registers[7][5]   ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.122      ;
; -2.089 ; registerFile:regFile|registers[7][5]   ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.445      ;
; -2.089 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; fetch_id_reg:fe_id_reg|inst_out_reg[1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.115      ;
; -2.086 ; registerFile:regFile|registers[4][15]  ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.118      ;
; -2.084 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; fetch_id_reg:fe_id_reg|inst_out_reg[11] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.110      ;
; -2.083 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; fetch_id_reg:fe_id_reg|inst_out_reg[10] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.109      ;
; -2.081 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[6]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.437      ;
; -2.080 ; registerFile:regFile|registers[6][13]  ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.428      ;
; -2.076 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.102      ;
; -2.073 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 3.109      ;
; -2.073 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; fetch_id_reg:fe_id_reg|inst_out_reg[9]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.099      ;
; -2.069 ; registerFile:regFile|registers[4][3]   ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.137      ; 3.238      ;
; -2.068 ; registerFile:regFile|registers[4][15]  ; pc:p1|counter[12]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.424      ;
; -2.068 ; fetch_id_reg:fe_id_reg|inst_out_reg[8] ; pc:p1|counter[11]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.320      ; 3.420      ;
; -2.067 ; registerFile:regFile|registers[5][4]   ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.415      ;
; -2.066 ; registerFile:regFile|registers[5][14]  ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.414      ;
; -2.064 ; registerFile:regFile|registers[6][12]  ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.420      ;
; -2.061 ; registerFile:regFile|registers[4][2]   ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.137      ; 3.230      ;
; -2.059 ; registerFile:regFile|registers[6][11]  ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.407      ;
; -2.054 ; registerFile:regFile|registers[7][5]   ; pc:p1|counter[12]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.410      ;
; -2.046 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.072      ;
; -2.046 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[0]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.072      ;
; -2.046 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[5]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.402      ;
; -2.046 ; registerFile:regFile|registers[6][13]  ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 3.070      ;
; -2.045 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.071      ;
; -2.045 ; registerFile:regFile|registers[6][3]   ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.131      ; 3.208      ;
; -2.045 ; registerFile:regFile|registers[6][13]  ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.393      ;
; -2.043 ; registerFile:regFile|registers[6][15]  ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.325      ; 3.400      ;
; -2.036 ; registerFile:regFile|registers[6][5]   ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.392      ;
; -2.034 ; registerFile:regFile|registers[4][3]   ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.137      ; 3.203      ;
; -2.033 ; registerFile:regFile|registers[5][4]   ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 3.057      ;
; -2.033 ; registerFile:regFile|registers[4][15]  ; pc:p1|counter[11]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.389      ;
; -2.033 ; fetch_id_reg:fe_id_reg|inst_out_reg[8] ; pc:p1|counter[10]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.320      ; 3.385      ;
; -2.032 ; registerFile:regFile|registers[5][4]   ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.380      ;
; -2.032 ; registerFile:regFile|registers[5][14]  ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 3.056      ;
; -2.031 ; registerFile:regFile|registers[5][14]  ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.379      ;
; -2.030 ; registerFile:regFile|registers[6][12]  ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.062      ;
; -2.029 ; registerFile:regFile|registers[6][12]  ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.385      ;
; -2.028 ; fetch_id_reg:fe_id_reg|inst_out_reg[8] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 3.056      ;
; -2.026 ; registerFile:regFile|registers[4][2]   ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.137      ; 3.195      ;
; -2.025 ; registerFile:regFile|registers[6][11]  ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 3.049      ;
; -2.024 ; registerFile:regFile|registers[6][11]  ; pc:p1|counter[13]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.372      ;
; -2.019 ; registerFile:regFile|registers[7][5]   ; pc:p1|counter[11]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.375      ;
; -2.018 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; fetch_id_reg:fe_id_reg|inst_out_reg[3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.050      ;
; -2.018 ; registerFile:regFile|registers[5][9]   ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.374      ;
; -2.011 ; fetch_id_reg:fe_id_reg|inst_out_reg[6] ; pc:p1|counter[4]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.367      ;
; -2.010 ; registerFile:regFile|registers[6][3]   ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.131      ; 3.173      ;
; -2.010 ; registerFile:regFile|registers[6][13]  ; pc:p1|counter[12]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.358      ;
; -2.010 ; registerFile:regFile|registers[4][4]   ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.366      ;
; -2.010 ; fetch_id_reg:fe_id_reg|inst_out_reg[7] ; pc:p1|counter[7]                        ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.324      ; 3.366      ;
; -2.008 ; registerFile:regFile|registers[6][15]  ; pc:p1|counter[14]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.325      ; 3.365      ;
; -2.002 ; registerFile:regFile|registers[5][12]  ; pc:p1|counter[15]                       ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.316      ; 3.350      ;
+--------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pc:p1|counter[0]'                                                                                                          ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                               ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+
; -1.418 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.186      ;
; -1.383 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 2.155      ;
; -1.372 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.152      ;
; -1.365 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.133      ;
; -1.358 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.126      ;
; -1.348 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.116      ;
; -1.331 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.115      ;
; -1.330 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 2.102      ;
; -1.325 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.093      ;
; -1.323 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 2.095      ;
; -1.321 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.089      ;
; -1.319 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.099      ;
; -1.313 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 2.085      ;
; -1.312 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.092      ;
; -1.302 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.082      ;
; -1.296 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 2.078      ;
; -1.292 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.060      ;
; -1.290 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 2.062      ;
; -1.286 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 2.058      ;
; -1.279 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.059      ;
; -1.278 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.062      ;
; -1.275 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.055      ;
; -1.271 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.055      ;
; -1.266 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.629      ; 2.051      ;
; -1.263 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.031      ;
; -1.262 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.030      ;
; -1.261 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.045      ;
; -1.257 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 2.029      ;
; -1.256 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.625      ; 1.943      ;
; -1.249 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.625      ; 1.936      ;
; -1.246 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.026      ;
; -1.243 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 2.025      ;
; -1.242 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.625      ; 1.929      ;
; -1.239 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.007      ;
; -1.238 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.022      ;
; -1.237 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 2.005      ;
; -1.236 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 2.018      ;
; -1.234 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 2.018      ;
; -1.233 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 2.035      ;
; -1.232 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.625      ; 1.919      ;
; -1.228 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 2.000      ;
; -1.227 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 1.999      ;
; -1.226 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 2.008      ;
; -1.226 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 2.028      ;
; -1.219 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 2.021      ;
; -1.217 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.997      ;
; -1.216 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.996      ;
; -1.213 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.629      ; 1.998      ;
; -1.213 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.625      ; 1.900      ;
; -1.209 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 2.011      ;
; -1.209 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.625      ; 1.896      ;
; -1.206 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.629      ; 1.991      ;
; -1.205 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.989      ;
; -1.204 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 1.976      ;
; -1.203 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 1.985      ;
; -1.202 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 1.974      ;
; -1.201 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 1.969      ;
; -1.199 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.613      ; 1.966      ;
; -1.199 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 1.981      ;
; -1.196 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.629      ; 1.981      ;
; -1.193 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.973      ;
; -1.192 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.613      ; 1.959      ;
; -1.191 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.971      ;
; -1.190 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 1.992      ;
; -1.187 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.671      ; 2.081      ;
; -1.186 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 1.988      ;
; -1.185 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.613      ; 1.952      ;
; -1.183 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 1.985      ;
; -1.183 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.744      ; 1.951      ;
; -1.176 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.960      ;
; -1.175 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.959      ;
; -1.175 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.613      ; 1.942      ;
; -1.173 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.629      ; 1.958      ;
; -1.170 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 1.952      ;
; -1.169 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.629      ; 1.954      ;
; -1.166 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 1.938      ;
; -1.156 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.613      ; 1.923      ;
; -1.155 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.935      ;
; -1.152 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.936      ;
; -1.152 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.613      ; 1.919      ;
; -1.150 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.934      ;
; -1.150 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.625      ; 1.837      ;
; -1.148 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.681      ; 1.920      ;
; -1.141 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 1.923      ;
; -1.140 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.629      ; 1.925      ;
; -1.140 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 1.922      ;
; -1.137 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.917      ;
; -1.134 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.671      ; 2.028      ;
; -1.130 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.625      ; 1.817      ;
; -1.130 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 1.932      ;
; -1.127 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 1.929      ;
; -1.127 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.671      ; 2.021      ;
; -1.123 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 1.925      ;
; -1.121 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.625      ; 1.808      ;
; -1.117 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 1.899      ;
; -1.117 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.671      ; 2.011      ;
; -1.116 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[13] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.669      ; 1.878      ;
; -1.115 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.680      ; 1.897      ;
; -1.114 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.682      ; 1.898      ;
; -1.113 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[0] ; 0.500        ; 0.645      ; 1.915      ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pc:p1|counter[1]'                                                                                                          ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                               ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+
; -1.367 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.186      ;
; -1.332 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 2.155      ;
; -1.321 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.152      ;
; -1.314 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.133      ;
; -1.307 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.126      ;
; -1.297 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.116      ;
; -1.280 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.115      ;
; -1.279 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 2.102      ;
; -1.274 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.093      ;
; -1.272 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 2.095      ;
; -1.270 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.089      ;
; -1.268 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.099      ;
; -1.262 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 2.085      ;
; -1.261 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.092      ;
; -1.251 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.082      ;
; -1.245 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 2.078      ;
; -1.241 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.060      ;
; -1.239 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 2.062      ;
; -1.235 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 2.058      ;
; -1.228 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.059      ;
; -1.227 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.062      ;
; -1.224 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.055      ;
; -1.220 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.055      ;
; -1.215 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.680      ; 2.051      ;
; -1.212 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.031      ;
; -1.211 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.030      ;
; -1.210 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.045      ;
; -1.206 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 2.029      ;
; -1.205 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.676      ; 1.943      ;
; -1.198 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.676      ; 1.936      ;
; -1.195 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.026      ;
; -1.192 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 2.025      ;
; -1.191 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.676      ; 1.929      ;
; -1.188 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.007      ;
; -1.187 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.022      ;
; -1.186 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 2.005      ;
; -1.185 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 2.018      ;
; -1.183 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 2.018      ;
; -1.182 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 2.035      ;
; -1.181 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.676      ; 1.919      ;
; -1.177 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 2.000      ;
; -1.176 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 1.999      ;
; -1.175 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 2.008      ;
; -1.175 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 2.028      ;
; -1.168 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 2.021      ;
; -1.166 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.997      ;
; -1.165 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.996      ;
; -1.162 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.680      ; 1.998      ;
; -1.162 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.676      ; 1.900      ;
; -1.158 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 2.011      ;
; -1.158 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.676      ; 1.896      ;
; -1.155 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.680      ; 1.991      ;
; -1.154 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.989      ;
; -1.153 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 1.976      ;
; -1.152 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 1.985      ;
; -1.151 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 1.974      ;
; -1.150 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 1.969      ;
; -1.148 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.664      ; 1.966      ;
; -1.148 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 1.981      ;
; -1.145 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.680      ; 1.981      ;
; -1.142 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.973      ;
; -1.141 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.664      ; 1.959      ;
; -1.140 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.971      ;
; -1.139 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 1.992      ;
; -1.136 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.722      ; 2.081      ;
; -1.135 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 1.988      ;
; -1.134 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.664      ; 1.952      ;
; -1.132 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 1.985      ;
; -1.132 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[3]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.795      ; 1.951      ;
; -1.125 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.960      ;
; -1.124 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.959      ;
; -1.124 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.664      ; 1.942      ;
; -1.122 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.680      ; 1.958      ;
; -1.119 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 1.952      ;
; -1.118 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.680      ; 1.954      ;
; -1.115 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 1.938      ;
; -1.105 ; pc:p1|counter[4]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.664      ; 1.923      ;
; -1.104 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.935      ;
; -1.101 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.936      ;
; -1.101 ; pc:p1|counter[5]  ; instruction_mem:ins_mem|instr_out[15] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.664      ; 1.919      ;
; -1.099 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.934      ;
; -1.099 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.676      ; 1.837      ;
; -1.097 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[12] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.732      ; 1.920      ;
; -1.090 ; pc:p1|counter[14] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 1.923      ;
; -1.089 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[7]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.680      ; 1.925      ;
; -1.089 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 1.922      ;
; -1.086 ; pc:p1|counter[6]  ; instruction_mem:ins_mem|instr_out[14] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.917      ;
; -1.083 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.722      ; 2.028      ;
; -1.079 ; pc:p1|counter[12] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.676      ; 1.817      ;
; -1.079 ; pc:p1|counter[9]  ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 1.932      ;
; -1.076 ; pc:p1|counter[7]  ; instruction_mem:ins_mem|instr_out[0]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 1.929      ;
; -1.076 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.722      ; 2.021      ;
; -1.072 ; pc:p1|counter[11] ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 1.925      ;
; -1.070 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[8]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.676      ; 1.808      ;
; -1.066 ; pc:p1|counter[15] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 1.899      ;
; -1.066 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[9]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.722      ; 2.011      ;
; -1.065 ; pc:p1|counter[13] ; instruction_mem:ins_mem|instr_out[13] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.720      ; 1.878      ;
; -1.064 ; pc:p1|counter[10] ; instruction_mem:ins_mem|instr_out[11] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.731      ; 1.897      ;
; -1.063 ; pc:p1|counter[3]  ; instruction_mem:ins_mem|instr_out[10] ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.733      ; 1.898      ;
; -1.062 ; pc:p1|counter[8]  ; instruction_mem:ins_mem|instr_out[4]  ; KEY[1]       ; pc:p1|counter[1] ; 0.500        ; 0.696      ; 1.915      ;
+--------+-------------------+---------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register:id_ex|out[1]'                                                                                                          ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.723 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.564      ; 1.398      ;
; -0.664 ; register:id_ex|out[55] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.311      ; 1.132      ;
; -0.663 ; register:id_ex|out[55] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.312      ; 1.127      ;
; -0.647 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.554      ; 1.312      ;
; -0.620 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.572      ; 1.304      ;
; -0.615 ; register:id_ex|out[55] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.360      ; 1.067      ;
; -0.615 ; register:id_ex|out[55] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.372      ; 1.099      ;
; -0.613 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.511      ; 1.281      ;
; -0.612 ; register:id_ex|out[55] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.359      ; 1.079      ;
; -0.611 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.512      ; 1.275      ;
; -0.593 ; register:id_ex|out[40] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.311      ; 1.061      ;
; -0.592 ; register:id_ex|out[40] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.312      ; 1.056      ;
; -0.590 ; register:id_ex|out[55] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.364      ; 1.065      ;
; -0.575 ; register:id_ex|out[55] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.354      ; 1.040      ;
; -0.564 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.560      ; 1.216      ;
; -0.561 ; register:id_ex|out[0]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.559      ; 1.228      ;
; -0.555 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.375      ; 1.041      ;
; -0.548 ; register:id_ex|out[41] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.375      ; 1.034      ;
; -0.544 ; register:id_ex|out[40] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.360      ; 0.996      ;
; -0.544 ; register:id_ex|out[40] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.372      ; 1.028      ;
; -0.541 ; register:id_ex|out[40] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.359      ; 1.008      ;
; -0.536 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.333      ; 1.021      ;
; -0.529 ; register:id_ex|out[41] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.333      ; 1.014      ;
; -0.528 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.332      ; 1.017      ;
; -0.523 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.385      ; 1.019      ;
; -0.521 ; register:id_ex|out[41] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.332      ; 1.010      ;
; -0.519 ; register:id_ex|out[40] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.364      ; 0.994      ;
; -0.516 ; register:id_ex|out[41] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.385      ; 1.012      ;
; -0.510 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.393      ; 1.015      ;
; -0.504 ; register:id_ex|out[40] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.354      ; 0.969      ;
; -0.503 ; register:id_ex|out[41] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.393      ; 1.008      ;
; -0.492 ; register:id_ex|out[3]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.333      ; 0.977      ;
; -0.487 ; register:id_ex|out[3]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.332      ; 0.976      ;
; -0.486 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.381      ; 0.959      ;
; -0.479 ; register:id_ex|out[41] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.381      ; 0.952      ;
; -0.476 ; register:id_ex|out[2]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.380      ; 0.964      ;
; -0.469 ; register:id_ex|out[41] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.380      ; 0.957      ;
; -0.452 ; register:id_ex|out[42] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.333      ; 0.937      ;
; -0.449 ; register:id_ex|out[3]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.381      ; 0.922      ;
; -0.447 ; register:id_ex|out[42] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.332      ; 0.936      ;
; -0.434 ; register:id_ex|out[3]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.380      ; 0.922      ;
; -0.409 ; register:id_ex|out[42] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.381      ; 0.882      ;
; -0.394 ; register:id_ex|out[42] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.380      ; 0.882      ;
; -0.343 ; register:id_ex|out[39] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.551      ; 1.005      ;
; -0.267 ; register:id_ex|out[39] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.541      ; 0.919      ;
; -0.240 ; register:id_ex|out[39] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.559      ; 0.911      ;
; -0.233 ; register:id_ex|out[39] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.498      ; 0.888      ;
; -0.231 ; register:id_ex|out[39] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.499      ; 0.882      ;
; -0.184 ; register:id_ex|out[39] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.547      ; 0.823      ;
; -0.181 ; register:id_ex|out[39] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; 0.500        ; 0.546      ; 0.835      ;
; 1.367  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[3] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 2.073      ; 1.004      ;
; 1.368  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[5] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 2.074      ; 0.999      ;
; 1.416  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[2] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 2.134      ; 0.971      ;
; 1.416  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[6] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 2.122      ; 0.939      ;
; 1.419  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[0] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 2.121      ; 0.951      ;
; 1.441  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[1] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 2.126      ; 0.937      ;
; 1.456  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[4] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.500        ; 2.116      ; 0.912      ;
; 1.867  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[3] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 2.073      ; 1.004      ;
; 1.868  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[5] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 2.074      ; 0.999      ;
; 1.916  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[2] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 2.134      ; 0.971      ;
; 1.916  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[6] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 2.122      ; 0.939      ;
; 1.919  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[0] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 2.121      ; 0.951      ;
; 1.941  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[1] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 2.126      ; 0.937      ;
; 1.956  ; register:id_ex|out[1]  ; sevenSegment:s5|bits[4] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 1.000        ; 2.116      ; 0.912      ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register:mem_wb|out[21]'                                                                                                             ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.681 ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.473      ; 0.978      ;
; -0.671 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.473      ; 0.968      ;
; -0.659 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.403      ; 0.980      ;
; -0.630 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.403      ; 0.951      ;
; -0.628 ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.479      ; 1.053      ;
; -0.621 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.479      ; 1.046      ;
; -0.594 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.448      ; 0.984      ;
; -0.584 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.385      ; 1.072      ;
; -0.573 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.473      ; 0.870      ;
; -0.572 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.448      ; 0.962      ;
; -0.570 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.384      ; 1.067      ;
; -0.561 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.403      ; 0.882      ;
; -0.541 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.538      ; 1.182      ;
; -0.536 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.473      ; 0.833      ;
; -0.527 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.385      ; 1.015      ;
; -0.527 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.537      ; 1.177      ;
; -0.523 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.479      ; 0.948      ;
; -0.515 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.384      ; 1.012      ;
; -0.498 ; register:mem_wb|out[23] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.473      ; 0.795      ;
; -0.496 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.448      ; 0.886      ;
; -0.487 ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.385      ; 0.975      ;
; -0.483 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.479      ; 0.908      ;
; -0.479 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.403      ; 0.800      ;
; -0.479 ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.384      ; 0.976      ;
; -0.470 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.400      ; 0.971      ;
; -0.452 ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.400      ; 0.953      ;
; -0.445 ; register:mem_wb|out[23] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.479      ; 0.870      ;
; -0.434 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.556      ; 0.908      ;
; -0.427 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.626      ; 0.877      ;
; -0.421 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.448      ; 0.811      ;
; -0.405 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.385      ; 0.893      ;
; -0.398 ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.384      ; 0.895      ;
; -0.385 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.473      ; 0.682      ;
; -0.380 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.538      ; 1.021      ;
; -0.376 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.385      ; 0.864      ;
; -0.376 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.601      ; 0.919      ;
; -0.375 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.632      ; 0.953      ;
; -0.372 ; register:mem_wb|out[36] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.400      ; 0.873      ;
; -0.366 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.537      ; 1.016      ;
; -0.364 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.384      ; 0.861      ;
; -0.332 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.479      ; 0.757      ;
; -0.304 ; register:mem_wb|out[23] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.385      ; 0.792      ;
; -0.301 ; register:mem_wb|out[22] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.400      ; 0.802      ;
; -0.296 ; register:mem_wb|out[23] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.384      ; 0.793      ;
; -0.273 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.556      ; 0.747      ;
; -0.266 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.626      ; 0.716      ;
; -0.258 ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.553      ; 0.912      ;
; -0.215 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.601      ; 0.758      ;
; -0.214 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.632      ; 0.792      ;
; -0.097 ; register:mem_wb|out[20] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; 0.500        ; 0.553      ; 0.751      ;
; 1.375  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[6] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 2.227      ; 0.817      ;
; 1.387  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[2] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 2.157      ; 0.829      ;
; 1.425  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[0] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 2.233      ; 0.895      ;
; 1.452  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[1] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 2.202      ; 0.833      ;
; 1.576  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[4] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 2.154      ; 0.820      ;
; 1.641  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[3] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 2.139      ; 0.742      ;
; 1.648  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[5] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.500        ; 2.138      ; 0.744      ;
; 1.875  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[6] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 2.227      ; 0.817      ;
; 1.887  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[2] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 2.157      ; 0.829      ;
; 1.925  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[0] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 2.233      ; 0.895      ;
; 1.952  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[1] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 2.202      ; 0.833      ;
; 2.076  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[4] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 2.154      ; 0.820      ;
; 2.141  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[3] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 2.139      ; 0.742      ;
; 2.148  ; register:mem_wb|out[21] ; sevenSegment:s6|bits[5] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 1.000        ; 2.138      ; 0.744      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register:id_ex|out[17]'                                                                                                           ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.289 ; register:id_ex|out[18] ; sevenSegment:s7|bits[1] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.435      ; 0.663      ;
; -0.209 ; register:id_ex|out[18] ; sevenSegment:s7|bits[2] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.505      ; 0.641      ;
; -0.133 ; register:id_ex|out[19] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.436      ; 0.708      ;
; -0.093 ; register:id_ex|out[19] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.561      ; 0.581      ;
; -0.090 ; register:id_ex|out[18] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.436      ; 0.665      ;
; -0.055 ; register:id_ex|out[19] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.433      ; 0.647      ;
; -0.053 ; register:id_ex|out[18] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.561      ; 0.541      ;
; -0.041 ; register:id_ex|out[16] ; sevenSegment:s7|bits[2] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.832      ; 0.800      ;
; -0.014 ; register:id_ex|out[18] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.433      ; 0.606      ;
; 0.005  ; register:id_ex|out[19] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.480      ; 0.586      ;
; 0.005  ; register:id_ex|out[16] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.763      ; 0.897      ;
; 0.042  ; register:id_ex|out[16] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.888      ; 0.773      ;
; 0.046  ; register:id_ex|out[18] ; sevenSegment:s7|bits[4] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.480      ; 0.543      ;
; 0.048  ; register:id_ex|out[18] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.480      ; 0.543      ;
; 0.073  ; register:id_ex|out[16] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.760      ; 0.846      ;
; 0.087  ; register:id_ex|out[16] ; sevenSegment:s7|bits[1] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.762      ; 0.614      ;
; 0.140  ; register:id_ex|out[16] ; sevenSegment:s7|bits[4] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.807      ; 0.776      ;
; 0.143  ; register:id_ex|out[16] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; 0.500        ; 0.807      ; 0.775      ;
; 1.432  ; register:id_ex|out[17] ; sevenSegment:s7|bits[1] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 2.353      ; 1.001      ;
; 1.505  ; register:id_ex|out[17] ; sevenSegment:s7|bits[2] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 2.423      ; 0.986      ;
; 1.633  ; register:id_ex|out[17] ; sevenSegment:s7|bits[0] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 2.354      ; 1.001      ;
; 1.674  ; register:id_ex|out[17] ; sevenSegment:s7|bits[6] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 2.479      ; 0.873      ;
; 1.709  ; register:id_ex|out[17] ; sevenSegment:s7|bits[5] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 2.351      ; 0.942      ;
; 1.772  ; register:id_ex|out[17] ; sevenSegment:s7|bits[3] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 2.398      ; 0.878      ;
; 1.775  ; register:id_ex|out[17] ; sevenSegment:s7|bits[4] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.500        ; 2.398      ; 0.873      ;
; 1.932  ; register:id_ex|out[17] ; sevenSegment:s7|bits[1] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 2.353      ; 1.001      ;
; 2.005  ; register:id_ex|out[17] ; sevenSegment:s7|bits[2] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 2.423      ; 0.986      ;
; 2.133  ; register:id_ex|out[17] ; sevenSegment:s7|bits[0] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 2.354      ; 1.001      ;
; 2.174  ; register:id_ex|out[17] ; sevenSegment:s7|bits[6] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 2.479      ; 0.873      ;
; 2.209  ; register:id_ex|out[17] ; sevenSegment:s7|bits[5] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 2.351      ; 0.942      ;
; 2.272  ; register:id_ex|out[17] ; sevenSegment:s7|bits[3] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 2.398      ; 0.878      ;
; 2.275  ; register:id_ex|out[17] ; sevenSegment:s7|bits[4] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 1.000        ; 2.398      ; 0.873      ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'                                                                                                                                                   ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                       ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.258 ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 0.278      ; 0.624      ;
; -0.258 ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 0.349      ; 0.623      ;
; -0.196 ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 0.740      ; 0.952      ;
; -0.195 ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 0.669      ; 0.952      ;
; -0.100 ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 0.740      ; 0.856      ;
; -0.098 ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 0.669      ; 0.855      ;
; -0.043 ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[2] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 0.664      ; 0.937      ;
; 0.201  ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[2] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 0.664      ; 0.693      ;
; 1.569  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; controller:control|alu_com[2] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.500        ; 2.245      ; 1.047      ;
; 2.069  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; controller:control|alu_com[2] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 1.000        ; 2.245      ; 1.047      ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register:ex_mem|out[21]'                                                                                                             ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.173 ; register:ex_mem|out[23] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.641      ; 0.653      ;
; -0.159 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[1] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.795      ; 0.786      ;
; -0.067 ; register:ex_mem|out[22] ; sevenSegment:s8|bits[1] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.642      ; 0.541      ;
; -0.064 ; register:ex_mem|out[22] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.641      ; 0.544      ;
; -0.020 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.740      ; 0.856      ;
; -0.019 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.742      ; 0.859      ;
; -0.008 ; register:ex_mem|out[20] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.749      ; 0.855      ;
; 0.043  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[2] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.748      ; 0.802      ;
; 0.074  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[4] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.748      ; 0.775      ;
; 0.099  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.587      ; 0.584      ;
; 0.102  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.589      ; 0.585      ;
; 0.111  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.596      ; 0.583      ;
; 0.139  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[2] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.595      ; 0.553      ;
; 0.141  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.587      ; 0.542      ;
; 0.142  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.794      ; 0.491      ;
; 0.142  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.589      ; 0.545      ;
; 0.151  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.596      ; 0.543      ;
; 0.157  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[4] ; KEY[1]                  ; register:ex_mem|out[21] ; 0.500        ; 0.595      ; 0.539      ;
; 1.573  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[1] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 2.377      ; 0.777      ;
; 1.585  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[0] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 2.376      ; 0.771      ;
; 1.771  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[2] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 2.330      ; 0.797      ;
; 1.781  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[5] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 2.324      ; 0.782      ;
; 1.781  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[6] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 2.322      ; 0.778      ;
; 1.794  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[3] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 2.331      ; 0.776      ;
; 1.809  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[4] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.500        ; 2.330      ; 0.763      ;
; 2.073  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[1] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 2.377      ; 0.777      ;
; 2.085  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[0] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 2.376      ; 0.771      ;
; 2.271  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[2] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 2.330      ; 0.797      ;
; 2.281  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[5] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 2.324      ; 0.782      ;
; 2.281  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[6] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 2.322      ; 0.778      ;
; 2.294  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[3] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 2.331      ; 0.776      ;
; 2.309  ; register:ex_mem|out[21] ; sevenSegment:s8|bits[4] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 1.000        ; 2.330      ; 0.763      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                                   ;
+-------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.485 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.406      ; 2.012      ;
; 0.500 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.412      ; 2.010      ;
; 0.509 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.406      ; 2.005      ;
; 0.509 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.413      ; 2.013      ;
; 0.610 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.406      ; 1.887      ;
; 0.625 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.412      ; 1.885      ;
; 0.634 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.406      ; 1.880      ;
; 0.634 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.413      ; 1.888      ;
; 0.667 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.412      ; 1.838      ;
; 0.667 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.412      ; 1.839      ;
; 0.681 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.407      ; 1.817      ;
; 0.688 ; registerFile:regFile|registers[5][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.410      ; 1.835      ;
; 0.696 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.413      ; 1.815      ;
; 0.705 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.407      ; 1.810      ;
; 0.705 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.414      ; 1.818      ;
; 0.709 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.609      ;
; 0.709 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.618      ;
; 0.712 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.614      ;
; 0.732 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.231      ; 1.612      ;
; 0.760 ; registerFile:regFile|registers[4][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.558      ;
; 0.761 ; SW[15]                               ; sevenSegment:s4|bits[6] ; SW[15]       ; SW[15]      ; 0.500        ; 4.001      ; 3.331      ;
; 0.763 ; registerFile:regFile|registers[4][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.564      ;
; 0.767 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.551      ;
; 0.767 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.560      ;
; 0.770 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.556      ;
; 0.771 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.564      ;
; 0.776 ; SW[15]                               ; sevenSegment:s4|bits[4] ; SW[15]       ; SW[15]      ; 0.500        ; 4.007      ; 3.329      ;
; 0.781 ; registerFile:regFile|registers[7][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.221      ; 1.531      ;
; 0.784 ; registerFile:regFile|registers[7][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.537      ;
; 0.785 ; SW[15]                               ; sevenSegment:s4|bits[1] ; SW[15]       ; SW[15]      ; 0.500        ; 4.001      ; 3.324      ;
; 0.785 ; SW[15]                               ; sevenSegment:s4|bits[2] ; SW[15]       ; SW[15]      ; 0.500        ; 4.008      ; 3.332      ;
; 0.790 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.231      ; 1.554      ;
; 0.792 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.539      ;
; 0.792 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.412      ; 1.713      ;
; 0.792 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.412      ; 1.714      ;
; 0.805 ; registerFile:regFile|registers[5][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.234      ; 1.538      ;
; 0.813 ; registerFile:regFile|registers[4][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.410      ; 1.710      ;
; 0.815 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.511      ;
; 0.816 ; registerFile:regFile|registers[5][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.502      ;
; 0.819 ; registerFile:regFile|registers[5][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.508      ;
; 0.822 ; registerFile:regFile|registers[4][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.504      ;
; 0.829 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.506      ;
; 0.830 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.223      ; 1.486      ;
; 0.835 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.231      ; 1.509      ;
; 0.841 ; registerFile:regFile|registers[4][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.231      ; 1.503      ;
; 0.843 ; registerFile:regFile|registers[7][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.477      ;
; 0.846 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.472      ;
; 0.850 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.481      ;
; 0.850 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.221      ; 1.484      ;
; 0.851 ; registerFile:regFile|registers[6][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.221      ; 1.461      ;
; 0.854 ; registerFile:regFile|registers[6][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.467      ;
; 0.861 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.221      ; 1.451      ;
; 0.861 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.460      ;
; 0.861 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.217      ; 1.447      ;
; 0.862 ; registerFile:regFile|registers[7][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.225      ; 1.476      ;
; 0.863 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.413      ; 1.643      ;
; 0.863 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.413      ; 1.644      ;
; 0.863 ; registerFile:regFile|registers[4][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.234      ; 1.480      ;
; 0.864 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.456      ;
; 0.867 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.464      ;
; 0.871 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.464      ;
; 0.871 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.234      ; 1.472      ;
; 0.878 ; registerFile:regFile|registers[5][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.448      ;
; 0.882 ; registerFile:regFile|registers[4][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.445      ;
; 0.882 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.223      ; 1.439      ;
; 0.884 ; registerFile:regFile|registers[6][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.411      ; 1.640      ;
; 0.884 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.225      ; 1.454      ;
; 0.886 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.217      ; 1.439      ;
; 0.886 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.224      ; 1.447      ;
; 0.897 ; registerFile:regFile|registers[5][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.231      ; 1.447      ;
; 0.897 ; registerFile:regFile|registers[6][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.223      ; 1.420      ;
; 0.901 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.406      ; 1.596      ;
; 0.913 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.223      ; 1.403      ;
; 0.913 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.233      ; 1.413      ;
; 0.913 ; registerFile:regFile|registers[6][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.407      ;
; 0.914 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.244      ; 1.423      ;
; 0.916 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.412      ; 1.594      ;
; 0.923 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.221      ; 1.406      ;
; 0.924 ; registerFile:regFile|registers[1][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.238      ; 1.405      ;
; 0.925 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.406      ; 1.589      ;
; 0.925 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.413      ; 1.597      ;
; 0.927 ; registerFile:regFile|registers[1][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.244      ; 1.411      ;
; 0.932 ; registerFile:regFile|registers[6][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.225      ; 1.406      ;
; 0.933 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.221      ; 1.401      ;
; 0.933 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.231      ; 1.411      ;
; 0.934 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.242      ; 1.421      ;
; 0.935 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.221      ; 1.377      ;
; 0.935 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.386      ;
; 0.938 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.382      ;
; 0.943 ; SW[15]                               ; sevenSegment:s4|bits[0] ; SW[15]       ; SW[15]      ; 0.500        ; 4.007      ; 3.157      ;
; 0.943 ; SW[15]                               ; sevenSegment:s4|bits[3] ; SW[15]       ; SW[15]      ; 0.500        ; 4.007      ; 3.158      ;
; 0.944 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.381      ;
; 0.944 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.217      ; 1.364      ;
; 0.944 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.227      ; 1.374      ;
; 0.945 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.238      ; 1.384      ;
; 0.957 ; registerFile:regFile|registers[7][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.228      ; 1.380      ;
; 0.958 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.225      ; 1.380      ;
; 0.964 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.401      ; 1.528      ;
; 0.964 ; SW[15]                               ; sevenSegment:s4|bits[5] ; SW[15]       ; SW[15]      ; 0.500        ; 4.005      ; 3.154      ;
; 0.965 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; 0.500        ; 2.223      ; 1.356      ;
+-------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pc:p1|counter[1]'                                                                                                              ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                               ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+
; -2.331 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.137      ; 0.947      ;
; -2.318 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.124      ; 0.947      ;
; -2.260 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.138      ; 1.019      ;
; -2.247 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.125      ; 1.019      ;
; -2.179 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.125      ; 1.087      ;
; -2.175 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.125      ; 1.091      ;
; -2.168 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.137      ; 1.110      ;
; -2.166 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.112      ; 1.087      ;
; -2.162 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.112      ; 1.091      ;
; -2.160 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.136      ; 1.117      ;
; -2.155 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.124      ; 1.110      ;
; -2.150 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.137      ; 1.128      ;
; -2.147 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.123      ; 1.117      ;
; -2.137 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.124      ; 1.128      ;
; -2.128 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.100      ; 1.113      ;
; -2.115 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.087      ; 1.113      ;
; -2.111 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.200      ; 1.230      ;
; -2.109 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.136      ; 1.168      ;
; -2.098 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.187      ; 1.230      ;
; -2.097 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.101      ; 1.145      ;
; -2.096 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.123      ; 1.168      ;
; -2.095 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.138      ; 1.184      ;
; -2.084 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.088      ; 1.145      ;
; -2.082 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.125      ; 1.184      ;
; -2.052 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.200      ; 1.289      ;
; -2.044 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.138      ; 1.235      ;
; -2.039 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.187      ; 1.289      ;
; -2.037 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.101      ; 1.205      ;
; -2.031 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.125      ; 1.235      ;
; -2.024 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.088      ; 1.205      ;
; -2.022 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.069      ; 1.188      ;
; -2.021 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.085      ; 1.205      ;
; -2.009 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.056      ; 1.188      ;
; -2.008 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.072      ; 1.205      ;
; -2.003 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.100      ; 1.238      ;
; -1.990 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.087      ; 1.238      ;
; -1.984 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.069      ; 1.226      ;
; -1.983 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.127      ; 1.285      ;
; -1.974 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.127      ; 1.294      ;
; -1.972 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.138      ; 1.307      ;
; -1.972 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.101      ; 1.270      ;
; -1.971 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.056      ; 1.226      ;
; -1.970 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.114      ; 1.285      ;
; -1.970 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.085      ; 1.256      ;
; -1.961 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.114      ; 1.294      ;
; -1.959 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.125      ; 1.307      ;
; -1.959 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.088      ; 1.270      ;
; -1.957 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.072      ; 1.256      ;
; -1.956 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.101      ; 1.286      ;
; -1.955 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.085      ; 1.271      ;
; -1.943 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.088      ; 1.286      ;
; -1.942 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.072      ; 1.271      ;
; -1.919 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.137      ; 1.359      ;
; -1.906 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.124      ; 1.359      ;
; -1.887 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.085      ; 1.339      ;
; -1.883 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.081      ; 1.339      ;
; -1.874 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.072      ; 1.339      ;
; -1.870 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 3.068      ; 1.339      ;
; -1.865 ; pc:p1|counter[0] ; sevenSegment:s1|bits[0]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 2.688      ; 0.964      ;
; -1.864 ; pc:p1|counter[0] ; sevenSegment:s1|bits[1]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 2.688      ; 0.965      ;
; -1.863 ; pc:p1|counter[0] ; sevenSegment:s1|bits[6]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 2.689      ; 0.967      ;
; -1.861 ; pc:p1|counter[0] ; sevenSegment:s1|bits[4]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 2.689      ; 0.969      ;
; -1.859 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.081      ; 1.363      ;
; -1.851 ; pc:p1|counter[0] ; sevenSegment:s1|bits[2]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 2.687      ; 0.977      ;
; -1.846 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 3.068      ; 1.363      ;
; -1.831 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 3.137      ; 0.947      ;
; -1.818 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 3.124      ; 0.947      ;
; -1.803 ; pc:p1|counter[0] ; sevenSegment:s1|bits[3]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 2.690      ; 1.028      ;
; -1.785 ; pc:p1|counter[1] ; sevenSegment:s1|bits[0]               ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 2.688      ; 1.044      ;
; -1.784 ; pc:p1|counter[1] ; sevenSegment:s1|bits[1]               ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 2.688      ; 1.045      ;
; -1.784 ; pc:p1|counter[1] ; sevenSegment:s1|bits[6]               ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 2.689      ; 1.046      ;
; -1.783 ; pc:p1|counter[0] ; sevenSegment:s1|bits[5]               ; pc:p1|counter[0] ; pc:p1|counter[1] ; 0.000        ; 2.688      ; 1.046      ;
; -1.783 ; pc:p1|counter[1] ; sevenSegment:s1|bits[4]               ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 2.689      ; 1.047      ;
; -1.760 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.138      ; 1.019      ;
; -1.750 ; pc:p1|counter[1] ; sevenSegment:s1|bits[2]               ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 2.687      ; 1.078      ;
; -1.747 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.125      ; 1.019      ;
; -1.718 ; pc:p1|counter[1] ; sevenSegment:s1|bits[3]               ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 2.690      ; 1.113      ;
; -1.706 ; pc:p1|counter[1] ; sevenSegment:s1|bits[5]               ; pc:p1|counter[1] ; pc:p1|counter[1] ; 0.000        ; 2.688      ; 1.123      ;
; -1.679 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 3.125      ; 1.087      ;
; -1.675 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.125      ; 1.091      ;
; -1.668 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.137      ; 1.110      ;
; -1.666 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 3.112      ; 1.087      ;
; -1.662 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.112      ; 1.091      ;
; -1.660 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.136      ; 1.117      ;
; -1.655 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.124      ; 1.110      ;
; -1.650 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.137      ; 1.128      ;
; -1.647 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.123      ; 1.117      ;
; -1.637 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.124      ; 1.128      ;
; -1.628 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.100      ; 1.113      ;
; -1.615 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.087      ; 1.113      ;
; -1.611 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.200      ; 1.230      ;
; -1.609 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 3.136      ; 1.168      ;
; -1.598 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.187      ; 1.230      ;
; -1.597 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.101      ; 1.145      ;
; -1.596 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 3.123      ; 1.168      ;
; -1.595 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.138      ; 1.184      ;
; -1.584 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.088      ; 1.145      ;
; -1.582 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[1] ; -0.500       ; 3.125      ; 1.184      ;
; -1.552 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 3.200      ; 1.289      ;
; -1.544 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[1] ; -0.500       ; 3.138      ; 1.235      ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pc:p1|counter[0]'                                                                                                              ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                               ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+
; -2.317 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.123      ; 0.947      ;
; -2.246 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.124      ; 1.019      ;
; -2.165 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.111      ; 1.087      ;
; -2.161 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.111      ; 1.091      ;
; -2.154 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.123      ; 1.110      ;
; -2.146 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.122      ; 1.117      ;
; -2.136 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.123      ; 1.128      ;
; -2.114 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.086      ; 1.113      ;
; -2.097 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.186      ; 1.230      ;
; -2.095 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.122      ; 1.168      ;
; -2.083 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.087      ; 1.145      ;
; -2.081 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.124      ; 1.184      ;
; -2.069 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.875      ; 0.947      ;
; -2.038 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.186      ; 1.289      ;
; -2.030 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.124      ; 1.235      ;
; -2.023 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.087      ; 1.205      ;
; -2.008 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.055      ; 1.188      ;
; -2.007 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.071      ; 1.205      ;
; -1.998 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.876      ; 1.019      ;
; -1.989 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.086      ; 1.238      ;
; -1.970 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.055      ; 1.226      ;
; -1.969 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.113      ; 1.285      ;
; -1.960 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.113      ; 1.294      ;
; -1.958 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.124      ; 1.307      ;
; -1.958 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.087      ; 1.270      ;
; -1.956 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.071      ; 1.256      ;
; -1.942 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.087      ; 1.286      ;
; -1.941 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.071      ; 1.271      ;
; -1.917 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.863      ; 1.087      ;
; -1.913 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.863      ; 1.091      ;
; -1.906 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.875      ; 1.110      ;
; -1.905 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.123      ; 1.359      ;
; -1.898 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.874      ; 1.117      ;
; -1.888 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.875      ; 1.128      ;
; -1.873 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.071      ; 1.339      ;
; -1.869 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 3.067      ; 1.339      ;
; -1.866 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.838      ; 1.113      ;
; -1.849 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.938      ; 1.230      ;
; -1.847 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.874      ; 1.168      ;
; -1.845 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 3.067      ; 1.363      ;
; -1.835 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.839      ; 1.145      ;
; -1.833 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.876      ; 1.184      ;
; -1.817 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.123      ; 0.947      ;
; -1.790 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.938      ; 1.289      ;
; -1.782 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.876      ; 1.235      ;
; -1.775 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.839      ; 1.205      ;
; -1.760 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.807      ; 1.188      ;
; -1.759 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.823      ; 1.205      ;
; -1.746 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.124      ; 1.019      ;
; -1.741 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.838      ; 1.238      ;
; -1.722 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.807      ; 1.226      ;
; -1.721 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.865      ; 1.285      ;
; -1.712 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.865      ; 1.294      ;
; -1.710 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.876      ; 1.307      ;
; -1.710 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.839      ; 1.270      ;
; -1.708 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.823      ; 1.256      ;
; -1.694 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.839      ; 1.286      ;
; -1.693 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.823      ; 1.271      ;
; -1.665 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.111      ; 1.087      ;
; -1.661 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.111      ; 1.091      ;
; -1.657 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.875      ; 1.359      ;
; -1.654 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.123      ; 1.110      ;
; -1.646 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.122      ; 1.117      ;
; -1.636 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.123      ; 1.128      ;
; -1.625 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.823      ; 1.339      ;
; -1.621 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; 0.000        ; 2.819      ; 1.339      ;
; -1.614 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.086      ; 1.113      ;
; -1.597 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.186      ; 1.230      ;
; -1.597 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; 0.000        ; 2.819      ; 1.363      ;
; -1.595 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.122      ; 1.168      ;
; -1.583 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.087      ; 1.145      ;
; -1.581 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.124      ; 1.184      ;
; -1.569 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 2.875      ; 0.947      ;
; -1.538 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.186      ; 1.289      ;
; -1.530 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.124      ; 1.235      ;
; -1.523 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.087      ; 1.205      ;
; -1.508 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.055      ; 1.188      ;
; -1.507 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.071      ; 1.205      ;
; -1.498 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[14] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 2.876      ; 1.019      ;
; -1.489 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.086      ; 1.238      ;
; -1.470 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[15] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.055      ; 1.226      ;
; -1.469 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.113      ; 1.285      ;
; -1.460 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[9]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.113      ; 1.294      ;
; -1.458 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[10] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.124      ; 1.307      ;
; -1.458 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[0]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.087      ; 1.270      ;
; -1.456 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[2]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.071      ; 1.256      ;
; -1.442 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[4]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.087      ; 1.286      ;
; -1.441 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.071      ; 1.271      ;
; -1.417 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 2.863      ; 1.087      ;
; -1.413 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[13] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 2.863      ; 1.091      ;
; -1.406 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[1]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 2.875      ; 1.110      ;
; -1.405 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.123      ; 1.359      ;
; -1.398 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 2.874      ; 1.117      ;
; -1.388 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[12] ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 2.875      ; 1.128      ;
; -1.373 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[7]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.071      ; 1.339      ;
; -1.369 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 3.067      ; 1.339      ;
; -1.366 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[5]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 2.838      ; 1.113      ;
; -1.349 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[3]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 2.938      ; 1.230      ;
; -1.347 ; pc:p1|counter[1] ; instruction_mem:ins_mem|instr_out[11] ; pc:p1|counter[1] ; pc:p1|counter[0] ; -0.500       ; 2.874      ; 1.168      ;
; -1.345 ; pc:p1|counter[0] ; instruction_mem:ins_mem|instr_out[8]  ; pc:p1|counter[0] ; pc:p1|counter[0] ; -0.500       ; 3.067      ; 1.363      ;
+--------+------------------+---------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                                     ;
+--------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.058 ; SW[15]                               ; sevenSegment:s4|bits[3] ; SW[15]       ; SW[15]      ; 0.000        ; 4.467      ; 2.409      ;
; -2.055 ; SW[15]                               ; sevenSegment:s4|bits[0] ; SW[15]       ; SW[15]      ; 0.000        ; 4.467      ; 2.412      ;
; -2.054 ; SW[15]                               ; sevenSegment:s4|bits[5] ; SW[15]       ; SW[15]      ; 0.000        ; 4.465      ; 2.411      ;
; -2.039 ; SW[15]                               ; sevenSegment:s4|bits[4] ; SW[15]       ; SW[15]      ; 0.000        ; 4.467      ; 2.428      ;
; -2.033 ; SW[15]                               ; sevenSegment:s4|bits[1] ; SW[15]       ; SW[15]      ; 0.000        ; 4.461      ; 2.428      ;
; -2.032 ; SW[15]                               ; sevenSegment:s4|bits[2] ; SW[15]       ; SW[15]      ; 0.000        ; 4.468      ; 2.436      ;
; -2.025 ; SW[15]                               ; sevenSegment:s4|bits[6] ; SW[15]       ; SW[15]      ; 0.000        ; 4.461      ; 2.436      ;
; -1.565 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.867      ; 0.802      ;
; -1.564 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.869      ; 0.805      ;
; -1.563 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.869      ; 0.806      ;
; -1.558 ; SW[15]                               ; sevenSegment:s4|bits[3] ; SW[15]       ; SW[15]      ; -0.500       ; 4.467      ; 2.409      ;
; -1.555 ; SW[15]                               ; sevenSegment:s4|bits[0] ; SW[15]       ; SW[15]      ; -0.500       ; 4.467      ; 2.412      ;
; -1.554 ; SW[15]                               ; sevenSegment:s4|bits[5] ; SW[15]       ; SW[15]      ; -0.500       ; 4.465      ; 2.411      ;
; -1.539 ; SW[15]                               ; sevenSegment:s4|bits[4] ; SW[15]       ; SW[15]      ; -0.500       ; 4.467      ; 2.428      ;
; -1.533 ; SW[15]                               ; sevenSegment:s4|bits[1] ; SW[15]       ; SW[15]      ; -0.500       ; 4.461      ; 2.428      ;
; -1.532 ; SW[15]                               ; sevenSegment:s4|bits[2] ; SW[15]       ; SW[15]      ; -0.500       ; 4.468      ; 2.436      ;
; -1.525 ; SW[15]                               ; sevenSegment:s4|bits[6] ; SW[15]       ; SW[15]      ; -0.500       ; 4.461      ; 2.436      ;
; -1.392 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.869      ; 0.977      ;
; -1.391 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.863      ; 0.972      ;
; -1.390 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.870      ; 0.980      ;
; -1.384 ; registerFile:regFile|registers[2][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.863      ; 0.979      ;
; -1.311 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.865      ; 1.054      ;
; -1.310 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.867      ; 1.057      ;
; -1.309 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.867      ; 1.058      ;
; -1.175 ; registerFile:regFile|registers[3][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.686      ; 1.011      ;
; -1.174 ; registerFile:regFile|registers[3][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.684      ; 1.010      ;
; -1.140 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.691      ; 1.051      ;
; -1.138 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.690      ; 1.052      ;
; -1.138 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.867      ; 1.229      ;
; -1.137 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.861      ; 1.224      ;
; -1.136 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.868      ; 1.232      ;
; -1.130 ; registerFile:regFile|registers[3][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.861      ; 1.231      ;
; -1.123 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.691      ; 1.068      ;
; -1.121 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.690      ; 1.069      ;
; -1.115 ; registerFile:regFile|registers[3][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.686      ; 1.071      ;
; -1.115 ; registerFile:regFile|registers[3][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.680      ; 1.065      ;
; -1.107 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.684      ; 1.077      ;
; -1.107 ; registerFile:regFile|registers[2][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.686      ; 1.079      ;
; -1.106 ; registerFile:regFile|registers[2][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.684      ; 1.078      ;
; -1.090 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.684      ; 1.094      ;
; -1.083 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.705      ; 1.122      ;
; -1.081 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.704      ; 1.123      ;
; -1.063 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.688      ; 1.125      ;
; -1.063 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.690      ; 1.127      ;
; -1.062 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.684      ; 1.122      ;
; -1.059 ; registerFile:regFile|registers[3][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.690      ; 1.131      ;
; -1.059 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.690      ; 1.131      ;
; -1.050 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.698      ; 1.148      ;
; -1.047 ; registerFile:regFile|registers[2][3] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.686      ; 1.139      ;
; -1.047 ; registerFile:regFile|registers[2][3] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.680      ; 1.133      ;
; -1.046 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.688      ; 1.142      ;
; -1.046 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.690      ; 1.144      ;
; -1.045 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.684      ; 1.139      ;
; -1.042 ; registerFile:regFile|registers[2][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.690      ; 1.148      ;
; -1.042 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.720      ; 1.178      ;
; -1.040 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.690      ; 1.150      ;
; -1.034 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.684      ; 1.150      ;
; -1.033 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.691      ; 1.158      ;
; -1.026 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.684      ; 1.158      ;
; -1.023 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.720      ; 1.197      ;
; -1.017 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.714      ; 1.197      ;
; -1.016 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.721      ; 1.205      ;
; -1.014 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.865      ; 1.351      ;
; -1.013 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.867      ; 1.354      ;
; -1.012 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.867      ; 1.355      ;
; -1.009 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.714      ; 1.205      ;
; -1.006 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.702      ; 1.196      ;
; -1.006 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.704      ; 1.198      ;
; -1.005 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.698      ; 1.193      ;
; -1.002 ; registerFile:regFile|registers[1][2] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.704      ; 1.202      ;
; -0.993 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.688      ; 1.195      ;
; -0.993 ; registerFile:regFile|registers[2][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.690      ; 1.197      ;
; -0.976 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.718      ; 1.242      ;
; -0.976 ; registerFile:regFile|registers[3][1] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.720      ; 1.244      ;
; -0.951 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.870      ; 1.419      ;
; -0.950 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.872      ; 1.422      ;
; -0.949 ; registerFile:regFile|registers[7][0] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.872      ; 1.423      ;
; -0.882 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.688      ; 1.306      ;
; -0.880 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.687      ; 1.307      ;
; -0.853 ; registerFile:regFile|registers[1][3] ; sevenSegment:s4|bits[0] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.704      ; 1.351      ;
; -0.852 ; registerFile:regFile|registers[1][3] ; sevenSegment:s4|bits[5] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.702      ; 1.350      ;
; -0.849 ; registerFile:regFile|registers[6][2] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.681      ; 1.332      ;
; -0.847 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.704      ; 1.357      ;
; -0.846 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.683      ; 1.337      ;
; -0.846 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[3] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.693      ; 1.347      ;
; -0.841 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.867      ; 1.526      ;
; -0.840 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.861      ; 1.521      ;
; -0.839 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.868      ; 1.529      ;
; -0.833 ; registerFile:regFile|registers[1][0] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.861      ; 1.528      ;
; -0.828 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.704      ; 1.376      ;
; -0.827 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.683      ; 1.356      ;
; -0.827 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[4] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.693      ; 1.366      ;
; -0.822 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.698      ; 1.376      ;
; -0.821 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.705      ; 1.384      ;
; -0.821 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.677      ; 1.356      ;
; -0.821 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[1] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.687      ; 1.366      ;
; -0.820 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.684      ; 1.364      ;
; -0.820 ; registerFile:regFile|registers[5][1] ; sevenSegment:s4|bits[2] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.694      ; 1.374      ;
; -0.814 ; registerFile:regFile|registers[1][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.698      ; 1.384      ;
; -0.813 ; registerFile:regFile|registers[7][1] ; sevenSegment:s4|bits[6] ; KEY[1]       ; SW[15]      ; -0.500       ; 2.677      ; 1.364      ;
+--------+--------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register:id_ex|out[17]'                                                                                                            ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.747 ; register:id_ex|out[17] ; sevenSegment:s7|bits[6] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 2.479      ; 0.873      ;
; -1.666 ; register:id_ex|out[17] ; sevenSegment:s7|bits[4] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 2.398      ; 0.873      ;
; -1.661 ; register:id_ex|out[17] ; sevenSegment:s7|bits[3] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 2.398      ; 0.878      ;
; -1.578 ; register:id_ex|out[17] ; sevenSegment:s7|bits[2] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 2.423      ; 0.986      ;
; -1.550 ; register:id_ex|out[17] ; sevenSegment:s7|bits[5] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 2.351      ; 0.942      ;
; -1.494 ; register:id_ex|out[17] ; sevenSegment:s7|bits[0] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 2.354      ; 1.001      ;
; -1.493 ; register:id_ex|out[17] ; sevenSegment:s7|bits[1] ; register:id_ex|out[17] ; register:id_ex|out[17] ; 0.000        ; 2.353      ; 1.001      ;
; -1.247 ; register:id_ex|out[17] ; sevenSegment:s7|bits[6] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 2.479      ; 0.873      ;
; -1.166 ; register:id_ex|out[17] ; sevenSegment:s7|bits[4] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 2.398      ; 0.873      ;
; -1.161 ; register:id_ex|out[17] ; sevenSegment:s7|bits[3] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 2.398      ; 0.878      ;
; -1.078 ; register:id_ex|out[17] ; sevenSegment:s7|bits[2] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 2.423      ; 0.986      ;
; -1.050 ; register:id_ex|out[17] ; sevenSegment:s7|bits[5] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 2.351      ; 0.942      ;
; -0.994 ; register:id_ex|out[17] ; sevenSegment:s7|bits[0] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 2.354      ; 1.001      ;
; -0.993 ; register:id_ex|out[17] ; sevenSegment:s7|bits[1] ; register:id_ex|out[17] ; register:id_ex|out[17] ; -0.500       ; 2.353      ; 1.001      ;
; 0.352  ; register:id_ex|out[16] ; sevenSegment:s7|bits[1] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.762      ; 0.614      ;
; 0.385  ; register:id_ex|out[16] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.888      ; 0.773      ;
; 0.468  ; register:id_ex|out[16] ; sevenSegment:s7|bits[2] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.832      ; 0.800      ;
; 0.468  ; register:id_ex|out[16] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.807      ; 0.775      ;
; 0.469  ; register:id_ex|out[16] ; sevenSegment:s7|bits[4] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.807      ; 0.776      ;
; 0.480  ; register:id_ex|out[18] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.561      ; 0.541      ;
; 0.520  ; register:id_ex|out[19] ; sevenSegment:s7|bits[6] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.561      ; 0.581      ;
; 0.563  ; register:id_ex|out[18] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.480      ; 0.543      ;
; 0.563  ; register:id_ex|out[18] ; sevenSegment:s7|bits[4] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.480      ; 0.543      ;
; 0.586  ; register:id_ex|out[16] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.760      ; 0.846      ;
; 0.606  ; register:id_ex|out[19] ; sevenSegment:s7|bits[3] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.480      ; 0.586      ;
; 0.634  ; register:id_ex|out[16] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.763      ; 0.897      ;
; 0.636  ; register:id_ex|out[18] ; sevenSegment:s7|bits[2] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.505      ; 0.641      ;
; 0.673  ; register:id_ex|out[18] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.433      ; 0.606      ;
; 0.714  ; register:id_ex|out[19] ; sevenSegment:s7|bits[5] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.433      ; 0.647      ;
; 0.728  ; register:id_ex|out[18] ; sevenSegment:s7|bits[1] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.435      ; 0.663      ;
; 0.729  ; register:id_ex|out[18] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.436      ; 0.665      ;
; 0.772  ; register:id_ex|out[19] ; sevenSegment:s7|bits[0] ; KEY[1]                 ; register:id_ex|out[17] ; -0.500       ; 0.436      ; 0.708      ;
+--------+------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register:ex_mem|out[21]'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.746 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[0] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 2.376      ; 0.771      ;
; -1.741 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[1] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 2.377      ; 0.777      ;
; -1.708 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[4] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 2.330      ; 0.763      ;
; -1.696 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[3] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 2.331      ; 0.776      ;
; -1.685 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[6] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 2.322      ; 0.778      ;
; -1.683 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[5] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 2.324      ; 0.782      ;
; -1.674 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[2] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; 0.000        ; 2.330      ; 0.797      ;
; -1.246 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[0] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 2.376      ; 0.771      ;
; -1.241 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[1] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 2.377      ; 0.777      ;
; -1.208 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[4] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 2.330      ; 0.763      ;
; -1.196 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[3] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 2.331      ; 0.776      ;
; -1.185 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[6] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 2.322      ; 0.778      ;
; -1.183 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[5] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 2.324      ; 0.782      ;
; -1.174 ; register:ex_mem|out[21] ; sevenSegment:s8|bits[2] ; register:ex_mem|out[21] ; register:ex_mem|out[21] ; -0.500       ; 2.330      ; 0.797      ;
; 0.197  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.794      ; 0.491      ;
; 0.399  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[1] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.642      ; 0.541      ;
; 0.403  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.641      ; 0.544      ;
; 0.444  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[4] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.595      ; 0.539      ;
; 0.447  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.596      ; 0.543      ;
; 0.455  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.587      ; 0.542      ;
; 0.456  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.589      ; 0.545      ;
; 0.458  ; register:ex_mem|out[22] ; sevenSegment:s8|bits[2] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.595      ; 0.553      ;
; 0.487  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.596      ; 0.583      ;
; 0.491  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[1] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.795      ; 0.786      ;
; 0.496  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.589      ; 0.585      ;
; 0.497  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.587      ; 0.584      ;
; 0.512  ; register:ex_mem|out[23] ; sevenSegment:s8|bits[0] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.641      ; 0.653      ;
; 0.527  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[4] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.748      ; 0.775      ;
; 0.554  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[2] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.748      ; 0.802      ;
; 0.606  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[3] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.749      ; 0.855      ;
; 0.616  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[6] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.740      ; 0.856      ;
; 0.617  ; register:ex_mem|out[20] ; sevenSegment:s8|bits[5] ; KEY[1]                  ; register:ex_mem|out[21] ; -0.500       ; 0.742      ; 0.859      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register:mem_wb|out[21]'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.551 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[6] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 2.227      ; 0.817      ;
; -1.538 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[3] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 2.139      ; 0.742      ;
; -1.535 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[5] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 2.138      ; 0.744      ;
; -1.510 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[1] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 2.202      ; 0.833      ;
; -1.479 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[0] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 2.233      ; 0.895      ;
; -1.475 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[4] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 2.154      ; 0.820      ;
; -1.469 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[2] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; 0.000        ; 2.157      ; 0.829      ;
; -1.051 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[6] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 2.227      ; 0.817      ;
; -1.038 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[3] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 2.139      ; 0.742      ;
; -1.035 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[5] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 2.138      ; 0.744      ;
; -1.010 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[1] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 2.202      ; 0.833      ;
; -0.979 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[0] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 2.233      ; 0.895      ;
; -0.975 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[4] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 2.154      ; 0.820      ;
; -0.969 ; register:mem_wb|out[21] ; sevenSegment:s6|bits[2] ; register:mem_wb|out[21] ; register:mem_wb|out[21] ; -0.500       ; 2.157      ; 0.829      ;
; 0.590  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.626      ; 0.716      ;
; 0.657  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.601      ; 0.758      ;
; 0.660  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.632      ; 0.792      ;
; 0.691  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.556      ; 0.747      ;
; 0.698  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.553      ; 0.751      ;
; 0.709  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.473      ; 0.682      ;
; 0.751  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.626      ; 0.877      ;
; 0.762  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.473      ; 0.735      ;
; 0.778  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.479      ; 0.757      ;
; 0.818  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.601      ; 0.919      ;
; 0.821  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.632      ; 0.953      ;
; 0.822  ; register:mem_wb|out[23] ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.473      ; 0.795      ;
; 0.831  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.479      ; 0.810      ;
; 0.852  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.556      ; 0.908      ;
; 0.859  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.553      ; 0.912      ;
; 0.860  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.473      ; 0.833      ;
; 0.861  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.448      ; 0.809      ;
; 0.863  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.448      ; 0.811      ;
; 0.891  ; register:mem_wb|out[23] ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.479      ; 0.870      ;
; 0.895  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.403      ; 0.798      ;
; 0.897  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.403      ; 0.800      ;
; 0.902  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.400      ; 0.802      ;
; 0.902  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.400      ; 0.802      ;
; 0.907  ; register:mem_wb|out[23] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.385      ; 0.792      ;
; 0.909  ; register:mem_wb|out[23] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.384      ; 0.793      ;
; 0.910  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.385      ; 0.795      ;
; 0.913  ; register:mem_wb|out[36] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.384      ; 0.797      ;
; 0.929  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.479      ; 0.908      ;
; 0.977  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.384      ; 0.861      ;
; 0.979  ; register:mem_wb|out[22] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.385      ; 0.864      ;
; 0.979  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.537      ; 1.016      ;
; 0.983  ; register:mem_wb|out[20] ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.538      ; 1.021      ;
; 0.995  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.473      ; 0.968      ;
; 1.005  ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[6] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.473      ; 0.978      ;
; 1.008  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.385      ; 0.893      ;
; 1.011  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.384      ; 0.895      ;
; 1.014  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.448      ; 0.962      ;
; 1.036  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[1] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.448      ; 0.984      ;
; 1.048  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.403      ; 0.951      ;
; 1.053  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.400      ; 0.953      ;
; 1.067  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.479      ; 1.046      ;
; 1.071  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[4] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.400      ; 0.971      ;
; 1.074  ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[0] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.479      ; 1.053      ;
; 1.077  ; register:mem_wb|out[5]  ; sevenSegment:s6|bits[2] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.403      ; 0.980      ;
; 1.090  ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.385      ; 0.975      ;
; 1.092  ; register:mem_wb|out[7]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.384      ; 0.976      ;
; 1.128  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.384      ; 1.012      ;
; 1.130  ; register:mem_wb|out[6]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.385      ; 1.015      ;
; 1.140  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[5] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.537      ; 1.177      ;
; 1.144  ; register:mem_wb|out[4]  ; sevenSegment:s6|bits[3] ; KEY[1]                  ; register:mem_wb|out[21] ; -0.500       ; 0.538      ; 1.182      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                ;
+--------+-----------------------------------------+--------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                              ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -1.426 ; pc:p1|counter[1]                        ; pc:p1|counter[2]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 0.778      ;
; -1.391 ; pc:p1|counter[1]                        ; pc:p1|counter[3]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 0.813      ;
; -1.356 ; pc:p1|counter[1]                        ; pc:p1|counter[4]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 0.848      ;
; -1.321 ; pc:p1|counter[0]                        ; pc:p1|counter[2]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 0.883      ;
; -1.321 ; pc:p1|counter[1]                        ; pc:p1|counter[5]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 0.883      ;
; -1.286 ; pc:p1|counter[0]                        ; pc:p1|counter[3]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 0.918      ;
; -1.286 ; pc:p1|counter[1]                        ; pc:p1|counter[6]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 0.918      ;
; -1.251 ; pc:p1|counter[0]                        ; pc:p1|counter[4]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 0.953      ;
; -1.251 ; pc:p1|counter[1]                        ; pc:p1|counter[7]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 0.953      ;
; -1.246 ; pc:p1|counter[1]                        ; pc:p1|counter[1]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.591      ; 0.638      ;
; -1.238 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[3][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 1.747      ; 0.802      ;
; -1.216 ; pc:p1|counter[0]                        ; pc:p1|counter[5]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 0.988      ;
; -1.204 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[5][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 1.774      ; 0.863      ;
; -1.201 ; register:ex_mem|out[21]                 ; register:mem_wb|out[21]              ; register:ex_mem|out[21]                 ; KEY[1]      ; 0.000        ; 1.601      ; 0.693      ;
; -1.200 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[4][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 1.774      ; 0.867      ;
; -1.181 ; pc:p1|counter[0]                        ; pc:p1|counter[6]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.023      ;
; -1.176 ; pc:p1|counter[0]                        ; pc:p1|counter[0]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.591      ; 0.708      ;
; -1.157 ; pc:p1|counter[1]                        ; pc:p1|counter[8]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.047      ;
; -1.146 ; pc:p1|counter[0]                        ; pc:p1|counter[7]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.058      ;
; -1.141 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[2][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 1.777      ; 0.929      ;
; -1.122 ; pc:p1|counter[1]                        ; pc:p1|counter[9]                     ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.082      ;
; -1.096 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[7][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 1.784      ; 0.981      ;
; -1.096 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[6][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 1.784      ; 0.981      ;
; -1.087 ; pc:p1|counter[1]                        ; pc:p1|counter[10]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.117      ;
; -1.052 ; pc:p1|counter[0]                        ; pc:p1|counter[8]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.152      ;
; -1.052 ; pc:p1|counter[1]                        ; pc:p1|counter[11]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.152      ;
; -1.036 ; pc:p1|counter[0]                        ; pc:p1|counter[1]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.591      ; 0.848      ;
; -1.017 ; pc:p1|counter[0]                        ; pc:p1|counter[9]                     ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.187      ;
; -1.017 ; pc:p1|counter[1]                        ; pc:p1|counter[12]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.187      ;
; -0.982 ; pc:p1|counter[0]                        ; pc:p1|counter[10]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.222      ;
; -0.982 ; pc:p1|counter[1]                        ; pc:p1|counter[13]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.222      ;
; -0.976 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[1][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; 0.000        ; 1.763      ; 1.080      ;
; -0.947 ; pc:p1|counter[0]                        ; pc:p1|counter[11]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.257      ;
; -0.947 ; pc:p1|counter[1]                        ; pc:p1|counter[14]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.257      ;
; -0.926 ; pc:p1|counter[1]                        ; pc:p1|counter[2]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 0.778      ;
; -0.912 ; pc:p1|counter[0]                        ; pc:p1|counter[12]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.292      ;
; -0.912 ; pc:p1|counter[1]                        ; pc:p1|counter[15]                    ; pc:p1|counter[1]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.292      ;
; -0.910 ; register:id_ex|out[1]                   ; register:ex_mem|out[21]              ; register:id_ex|out[1]                   ; KEY[1]      ; 0.000        ; 1.582      ; 0.965      ;
; -0.891 ; pc:p1|counter[1]                        ; pc:p1|counter[3]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 0.813      ;
; -0.877 ; pc:p1|counter[0]                        ; pc:p1|counter[13]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.327      ;
; -0.861 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[38]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.557      ; 0.989      ;
; -0.856 ; pc:p1|counter[1]                        ; pc:p1|counter[4]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 0.848      ;
; -0.842 ; pc:p1|counter[0]                        ; pc:p1|counter[14]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.362      ;
; -0.821 ; pc:p1|counter[0]                        ; pc:p1|counter[2]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.911      ; 0.883      ;
; -0.821 ; pc:p1|counter[1]                        ; pc:p1|counter[5]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 0.883      ;
; -0.807 ; pc:p1|counter[0]                        ; pc:p1|counter[15]                    ; pc:p1|counter[0]                        ; KEY[1]      ; 0.000        ; 1.911      ; 1.397      ;
; -0.786 ; pc:p1|counter[0]                        ; pc:p1|counter[3]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.911      ; 0.918      ;
; -0.786 ; pc:p1|counter[1]                        ; pc:p1|counter[6]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 0.918      ;
; -0.762 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[3]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.741      ; 1.272      ;
; -0.762 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[2]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.741      ; 1.272      ;
; -0.751 ; pc:p1|counter[0]                        ; pc:p1|counter[4]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.911      ; 0.953      ;
; -0.751 ; pc:p1|counter[1]                        ; pc:p1|counter[7]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 0.953      ;
; -0.746 ; pc:p1|counter[1]                        ; pc:p1|counter[1]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.591      ; 0.638      ;
; -0.738 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[3][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 1.747      ; 0.802      ;
; -0.716 ; pc:p1|counter[0]                        ; pc:p1|counter[5]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.911      ; 0.988      ;
; -0.704 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[5][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 1.774      ; 0.863      ;
; -0.701 ; register:ex_mem|out[21]                 ; register:mem_wb|out[21]              ; register:ex_mem|out[21]                 ; KEY[1]      ; -0.500       ; 1.601      ; 0.693      ;
; -0.700 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[4][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 1.774      ; 0.867      ;
; -0.699 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[4]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.575      ; 1.169      ;
; -0.696 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[5]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.575      ; 1.172      ;
; -0.689 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[55]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.762      ; 1.366      ;
; -0.681 ; pc:p1|counter[0]                        ; pc:p1|counter[6]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.023      ;
; -0.676 ; pc:p1|counter[0]                        ; pc:p1|counter[0]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.591      ; 0.708      ;
; -0.657 ; pc:p1|counter[1]                        ; pc:p1|counter[8]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.047      ;
; -0.650 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[57]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.562      ; 1.205      ;
; -0.646 ; pc:p1|counter[0]                        ; pc:p1|counter[7]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.058      ;
; -0.641 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[2][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 1.777      ; 0.929      ;
; -0.622 ; pc:p1|counter[1]                        ; pc:p1|counter[9]                     ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.082      ;
; -0.621 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[0]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.562      ; 1.234      ;
; -0.601 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[9]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.567      ; 1.259      ;
; -0.600 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[10]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.567      ; 1.260      ;
; -0.599 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[15]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.567      ; 1.261      ;
; -0.596 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[14]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.573      ; 1.270      ;
; -0.596 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[7][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 1.784      ; 0.981      ;
; -0.596 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[6][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 1.784      ; 0.981      ;
; -0.587 ; pc:p1|counter[1]                        ; pc:p1|counter[10]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.117      ;
; -0.555 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[13]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.570      ; 1.308      ;
; -0.552 ; pc:p1|counter[0]                        ; pc:p1|counter[8]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.152      ;
; -0.552 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[8]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.570      ; 1.311      ;
; -0.552 ; pc:p1|counter[1]                        ; pc:p1|counter[11]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.152      ;
; -0.537 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[12]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.572      ; 1.328      ;
; -0.536 ; pc:p1|counter[0]                        ; pc:p1|counter[1]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.591      ; 0.848      ;
; -0.526 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[1]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.575      ; 1.342      ;
; -0.517 ; pc:p1|counter[0]                        ; pc:p1|counter[9]                     ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.187      ;
; -0.517 ; pc:p1|counter[1]                        ; pc:p1|counter[12]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.187      ;
; -0.507 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[7]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.567      ; 1.353      ;
; -0.505 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[11]               ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.567      ; 1.355      ;
; -0.503 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; register:id_ex|out[6]                ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.567      ; 1.357      ;
; -0.498 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; pc:p1|counter[2]                     ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.911      ; 1.706      ;
; -0.490 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; pc:p1|counter[3]                     ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.911      ; 1.714      ;
; -0.490 ; register:id_ex|out[1]                   ; register:ex_mem|out[7]               ; register:id_ex|out[1]                   ; KEY[1]      ; 0.000        ; 1.563      ; 1.366      ;
; -0.488 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; pc:p1|counter[4]                     ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.911      ; 1.716      ;
; -0.482 ; pc:p1|counter[0]                        ; pc:p1|counter[10]                    ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.222      ;
; -0.482 ; pc:p1|counter[1]                        ; pc:p1|counter[13]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.222      ;
; -0.476 ; register:mem_wb|out[21]                 ; registerFile:regFile|registers[1][1] ; register:mem_wb|out[21]                 ; KEY[1]      ; -0.500       ; 1.763      ; 1.080      ;
; -0.447 ; pc:p1|counter[0]                        ; pc:p1|counter[11]                    ; pc:p1|counter[0]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.257      ;
; -0.447 ; pc:p1|counter[1]                        ; pc:p1|counter[14]                    ; pc:p1|counter[1]                        ; KEY[1]      ; -0.500       ; 1.911      ; 1.257      ;
; -0.440 ; register:id_ex|out[17]                  ; register:ex_mem|out[7]               ; register:id_ex|out[17]                  ; KEY[1]      ; 0.000        ; 1.563      ; 1.416      ;
; -0.435 ; register:id_ex|out[1]                   ; register:ex_mem|out[5]               ; register:id_ex|out[1]                   ; KEY[1]      ; 0.000        ; 1.576      ; 1.434      ;
; -0.427 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; pc:p1|counter[13]                    ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]      ; 0.000        ; 1.911      ; 1.777      ;
+--------+-----------------------------------------+--------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register:id_ex|out[1]'                                                                                                           ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.345 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[4] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 2.116      ; 0.912      ;
; -1.330 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[1] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 2.126      ; 0.937      ;
; -1.324 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[6] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 2.122      ; 0.939      ;
; -1.311 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[0] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 2.121      ; 0.951      ;
; -1.304 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[2] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 2.134      ; 0.971      ;
; -1.216 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[5] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 2.074      ; 0.999      ;
; -1.210 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[3] ; register:id_ex|out[1] ; register:id_ex|out[1] ; 0.000        ; 2.073      ; 1.004      ;
; -0.845 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[4] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 2.116      ; 0.912      ;
; -0.830 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[1] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 2.126      ; 0.937      ;
; -0.824 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[6] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 2.122      ; 0.939      ;
; -0.811 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[0] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 2.121      ; 0.951      ;
; -0.804 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[2] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 2.134      ; 0.971      ;
; -0.716 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[5] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 2.074      ; 0.999      ;
; -0.710 ; register:id_ex|out[1]  ; sevenSegment:s5|bits[3] ; register:id_ex|out[1] ; register:id_ex|out[1] ; -0.500       ; 2.073      ; 1.004      ;
; 0.776  ; register:id_ex|out[39] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.547      ; 0.823      ;
; 0.789  ; register:id_ex|out[39] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.546      ; 0.835      ;
; 0.852  ; register:id_ex|out[39] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.559      ; 0.911      ;
; 0.878  ; register:id_ex|out[39] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.541      ; 0.919      ;
; 0.883  ; register:id_ex|out[39] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.499      ; 0.882      ;
; 0.890  ; register:id_ex|out[39] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.498      ; 0.888      ;
; 0.954  ; register:id_ex|out[39] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.551      ; 1.005      ;
; 1.001  ; register:id_ex|out[42] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.381      ; 0.882      ;
; 1.002  ; register:id_ex|out[42] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.380      ; 0.882      ;
; 1.006  ; register:id_ex|out[55] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.360      ; 0.866      ;
; 1.019  ; register:id_ex|out[55] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.359      ; 0.878      ;
; 1.041  ; register:id_ex|out[3]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.381      ; 0.922      ;
; 1.042  ; register:id_ex|out[3]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.380      ; 0.922      ;
; 1.071  ; register:id_ex|out[41] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.381      ; 0.952      ;
; 1.077  ; register:id_ex|out[41] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.380      ; 0.957      ;
; 1.078  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.381      ; 0.959      ;
; 1.082  ; register:id_ex|out[55] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.372      ; 0.954      ;
; 1.084  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.380      ; 0.964      ;
; 1.104  ; register:id_ex|out[42] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.333      ; 0.937      ;
; 1.104  ; register:id_ex|out[42] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.332      ; 0.936      ;
; 1.106  ; register:id_ex|out[55] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.364      ; 0.970      ;
; 1.108  ; register:id_ex|out[55] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.354      ; 0.962      ;
; 1.113  ; register:id_ex|out[55] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.312      ; 0.925      ;
; 1.115  ; register:id_ex|out[40] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.354      ; 0.969      ;
; 1.115  ; register:id_ex|out[41] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.393      ; 1.008      ;
; 1.120  ; register:id_ex|out[55] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.311      ; 0.931      ;
; 1.122  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.393      ; 1.015      ;
; 1.127  ; register:id_ex|out[41] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.385      ; 1.012      ;
; 1.130  ; register:id_ex|out[40] ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.364      ; 0.994      ;
; 1.134  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.385      ; 1.019      ;
; 1.136  ; register:id_ex|out[40] ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.360      ; 0.996      ;
; 1.144  ; register:id_ex|out[3]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.333      ; 0.977      ;
; 1.144  ; register:id_ex|out[3]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.332      ; 0.976      ;
; 1.149  ; register:id_ex|out[40] ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.359      ; 1.008      ;
; 1.156  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[6] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.560      ; 1.216      ;
; 1.156  ; register:id_ex|out[40] ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.372      ; 1.028      ;
; 1.159  ; register:id_ex|out[41] ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.375      ; 1.034      ;
; 1.166  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.375      ; 1.041      ;
; 1.169  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[0] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.559      ; 1.228      ;
; 1.178  ; register:id_ex|out[41] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.332      ; 1.010      ;
; 1.181  ; register:id_ex|out[41] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.333      ; 1.014      ;
; 1.185  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.332      ; 1.017      ;
; 1.188  ; register:id_ex|out[2]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.333      ; 1.021      ;
; 1.232  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[2] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.572      ; 1.304      ;
; 1.244  ; register:id_ex|out[40] ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.312      ; 1.056      ;
; 1.250  ; register:id_ex|out[40] ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.311      ; 1.061      ;
; 1.258  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[4] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.554      ; 1.312      ;
; 1.263  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[5] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.512      ; 1.275      ;
; 1.270  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[3] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.511      ; 1.281      ;
; 1.334  ; register:id_ex|out[0]  ; sevenSegment:s5|bits[1] ; KEY[1]                ; register:id_ex|out[1] ; -0.500       ; 0.564      ; 1.398      ;
+--------+------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'                                                                                                                                                    ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                       ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -1.339 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; controller:control|alu_com[2] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0.000        ; 2.245      ; 1.047      ;
; -0.839 ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; controller:control|alu_com[2] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 2.245      ; 1.047      ;
; 0.529  ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[2] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 0.664      ; 0.693      ;
; 0.616  ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 0.740      ; 0.856      ;
; 0.686  ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 0.669      ; 0.855      ;
; 0.712  ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 0.740      ; 0.952      ;
; 0.773  ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ; controller:control|alu_com[2] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 0.664      ; 0.937      ;
; 0.774  ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ; controller:control|alu_com[0] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 0.349      ; 0.623      ;
; 0.783  ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 0.669      ; 0.952      ;
; 0.846  ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ; controller:control|alu_com[1] ; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -0.500       ; 0.278      ; 0.624      ;
+--------+-----------------------------------------+-------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[10]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[10]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[11]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[11]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[12]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[12]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[13]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[13]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[14]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[14]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[15]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[15]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[7]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[8]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[8]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; pc:p1|counter[9]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; pc:p1|counter[9]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[15]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[15]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; register:ex_mem|out[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; register:ex_mem|out[26]                 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                    ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|Mux7~0clkctrl|inclk[0] ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|Mux7~0clkctrl|inclk[0] ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|Mux7~0clkctrl|outclk   ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|Mux7~0clkctrl|outclk   ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|Mux7~0|combout         ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|Mux7~0|combout         ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[0]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[0]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[1]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[1]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[2]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[2]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[3]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[3]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[4]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[4]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[5]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[5]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; s4|bits[6]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; s4|bits[6]|datac          ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[0]   ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[0]   ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[1]   ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[1]   ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[2]   ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[2]   ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[3]   ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[3]   ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[4]   ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[4]   ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[5]   ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[5]   ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; sevenSegment:s4|bits[6]   ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; sevenSegment:s4|bits[6]   ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44|combout     ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44|combout     ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44|datad       ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44|datad       ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~2|combout   ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~2|combout   ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; s4|Mux7~0|datac           ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; s4|Mux7~0|datac           ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46|combout     ;
; 0.297  ; 0.297        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46|combout     ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46|datad       ;
; 0.297  ; 0.297        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46|datad       ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~2|combout   ;
; 0.297  ; 0.297        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~2|combout   ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; s4|Mux7~0|datab           ;
; 0.297  ; 0.297        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; s4|Mux7~0|datab           ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~1|combout   ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~1|combout   ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~2|datad     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~2|datad     ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45|combout     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45|combout     ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45|datad       ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45|datad       ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~2|combout   ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~2|combout   ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; s4|Mux7~0|datad           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; s4|Mux7~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~0|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~0|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~1|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~1|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~1|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~1|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~2|datab     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~2|datab     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~2|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~2|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux44~2|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux44~2|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~0|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~0|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~1|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~1|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~1|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~1|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~2|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~2|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~2|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~2|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux45~2|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux45~2|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~0|datab     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~0|datab     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~1|datab     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; regFile|Mux46~1|datab     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; regFile|Mux46~1|datad     ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pc:p1|counter[0]'                                                                                ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0|combout              ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0|combout              ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0~clkctrl|outclk       ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|WideNor0~clkctrl|outclk       ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[0]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[0]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[10]|datac           ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[10]|datac           ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[11]|datac           ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[11]|datac           ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[12]|datac           ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[12]|datac           ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[13]|datac           ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[13]|datac           ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[14]|datac           ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[14]|datac           ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[15]|datad           ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[15]|datad           ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[1]|datac            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[1]|datac            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[2]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[2]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[3]|datab            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[3]|datab            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[4]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[4]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[5]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[5]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[7]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[7]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[8]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[8]|datad            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[9]|datac            ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Fall       ; ins_mem|instr_out[9]|datac            ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[0]  ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[0]  ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[10] ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[10] ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[11] ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[11] ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[12] ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[12] ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[13] ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[13] ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[14] ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[14] ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[15] ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[15] ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[1]  ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[1]  ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[2]  ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[2]  ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[3]  ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[3]  ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[4]  ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[4]  ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[5]  ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[5]  ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[7]  ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[7]  ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[8]  ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[8]  ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[9]  ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; instruction_mem:ins_mem|instr_out[9]  ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0|combout              ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0|combout              ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0~clkctrl|outclk       ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|WideNor0~clkctrl|outclk       ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[0]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[0]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[10]|datac           ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[10]|datac           ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[11]|datac           ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[11]|datac           ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[12]|datac           ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[12]|datac           ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[13]|datac           ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[13]|datac           ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[14]|datac           ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[14]|datac           ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[15]|datad           ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[15]|datad           ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[1]|datac            ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[1]|datac            ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[2]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[2]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[3]|datab            ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[3]|datab            ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[4]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[4]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[5]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[5]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[7]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[7]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[8]|datad            ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[0] ; Rise       ; ins_mem|instr_out[8]|datad            ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pc:p1|counter[1]'                                                                               ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------------------------+
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0|combout              ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0|combout              ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0~clkctrl|outclk       ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|WideNor0~clkctrl|outclk       ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[0]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[0]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[10]|datac           ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[10]|datac           ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[11]|datac           ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[11]|datac           ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[12]|datac           ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[12]|datac           ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[13]|datac           ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[13]|datac           ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[14]|datac           ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[14]|datac           ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[15]|datad           ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[15]|datad           ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[1]|datac            ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[1]|datac            ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[2]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[2]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[3]|datab            ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[3]|datab            ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[4]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[4]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[5]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[5]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[7]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[7]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[8]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[8]|datad            ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[9]|datac            ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Fall       ; ins_mem|instr_out[9]|datac            ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[0]  ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[0]  ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[10] ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[10] ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[11] ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[11] ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[12] ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[12] ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[13] ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[13] ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[14] ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[14] ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[15] ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[15] ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[1]  ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[1]  ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[2]  ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[2]  ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[3]  ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[3]  ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[4]  ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[4]  ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[5]  ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[5]  ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[7]  ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[7]  ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[8]  ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[8]  ;
; 0.019 ; 0.019        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[9]  ;
; 0.019 ; 0.019        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; instruction_mem:ins_mem|instr_out[9]  ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0|combout              ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0|combout              ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0~clkctrl|inclk[0]     ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0~clkctrl|outclk       ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|WideNor0~clkctrl|outclk       ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[0]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[0]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[10]|datac           ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[10]|datac           ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[11]|datac           ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[11]|datac           ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[12]|datac           ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[12]|datac           ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[13]|datac           ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[13]|datac           ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[14]|datac           ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[14]|datac           ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[15]|datad           ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[15]|datad           ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[1]|datac            ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[1]|datac            ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[2]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[2]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[3]|datab            ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[3]|datab            ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[4]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[4]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[5]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[5]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[7]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[7]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; High Pulse Width ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[8]|datad            ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; pc:p1|counter[1] ; Rise       ; ins_mem|instr_out[8]|datad            ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fetch_id_reg:fe_id_reg|inst_out_reg[14]'                                                                           ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[2]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; controller:control|alu_com[2]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[0]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[0]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|alu_com[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; control|pc_sel~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; fe_id_reg|inst_out_reg[14]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; Rise       ; fe_id_reg|inst_out_reg[14]|regout ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register:ex_mem|out[21]'                                                                   ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; ex_mem|out[21]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; ex_mem|out[21]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; s8|Mux7~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; s8|Mux7~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[0]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[0]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Fall       ; s8|bits[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Fall       ; s8|bits[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:ex_mem|out[21] ; Rise       ; sevenSegment:s8|bits[6]   ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register:id_ex|out[17]'                                                                   ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; id_ex|out[17]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; id_ex|out[17]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; s7|Mux7~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; s7|Mux7~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[2]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[2]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Fall       ; s7|bits[6]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Fall       ; s7|bits[6]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[17] ; Rise       ; sevenSegment:s7|bits[6]   ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register:id_ex|out[1]'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; aluMux|out[1]~1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; aluMux|out[1]~1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; aluMux|out[1]~1|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; aluMux|out[1]~1|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; id_ex|out[1]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; id_ex|out[1]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|Mux7~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; s5|Mux7~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; s5|Mux7~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[3]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[3]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[5]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Fall       ; s5|bits[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Fall       ; s5|bits[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:id_ex|out[1] ; Rise       ; sevenSegment:s5|bits[6]   ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register:mem_wb|out[21]'                                                                   ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; mem_wb|out[21]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; mem_wb|out[21]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|Mux7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; s6|Mux7~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; s6|Mux7~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[0]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[0]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Fall       ; s6|bits[6]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Fall       ; s6|bits[6]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; sevenSegment:s6|bits[6]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; wb_mux|out[1]~1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; wb_mux|out[1]~1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register:mem_wb|out[21] ; Rise       ; wb_mux|out[1]~1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register:mem_wb|out[21] ; Rise       ; wb_mux|out[1]~1|datac     ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 3.960  ; 3.960  ; Fall       ; KEY[1]          ;
;  KEY[3]   ; KEY[1]     ; 3.960  ; 3.960  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.196  ; 2.196  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.261 ; -0.261 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 2.196  ; 2.196  ; Rise       ; SW[15]          ;
;  SW[17]   ; SW[15]     ; 2.159  ; 2.159  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -3.186 ; -3.186 ; Fall       ; KEY[1]          ;
;  KEY[3]   ; KEY[1]     ; -3.186 ; -3.186 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.058  ; 2.058  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 2.058  ; 2.058  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.422 ; -0.422 ; Rise       ; SW[15]          ;
;  SW[17]   ; SW[15]     ; -0.271 ; -0.271 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; HEX1[*]   ; KEY[1]                                  ; 5.947 ; 5.947 ; Fall       ; KEY[1]                                  ;
;  HEX1[0]  ; KEY[1]                                  ; 5.536 ; 5.536 ; Fall       ; KEY[1]                                  ;
;  HEX1[1]  ; KEY[1]                                  ; 5.947 ; 5.947 ; Fall       ; KEY[1]                                  ;
;  HEX1[2]  ; KEY[1]                                  ; 5.480 ; 5.480 ; Fall       ; KEY[1]                                  ;
;  HEX1[3]  ; KEY[1]                                  ; 5.258 ; 5.258 ; Fall       ; KEY[1]                                  ;
;  HEX1[4]  ; KEY[1]                                  ; 5.424 ; 5.424 ; Fall       ; KEY[1]                                  ;
;  HEX1[5]  ; KEY[1]                                  ; 5.449 ; 5.449 ; Fall       ; KEY[1]                                  ;
;  HEX1[6]  ; KEY[1]                                  ; 5.197 ; 5.197 ; Fall       ; KEY[1]                                  ;
; HEX2[*]   ; KEY[1]                                  ; 6.675 ; 6.675 ; Fall       ; KEY[1]                                  ;
;  HEX2[0]  ; KEY[1]                                  ; 6.496 ; 6.496 ; Fall       ; KEY[1]                                  ;
;  HEX2[1]  ; KEY[1]                                  ; 6.675 ; 6.675 ; Fall       ; KEY[1]                                  ;
;  HEX2[2]  ; KEY[1]                                  ; 6.363 ; 6.363 ; Fall       ; KEY[1]                                  ;
;  HEX2[3]  ; KEY[1]                                  ; 6.032 ; 6.032 ; Fall       ; KEY[1]                                  ;
;  HEX2[4]  ; KEY[1]                                  ; 6.399 ; 6.399 ; Fall       ; KEY[1]                                  ;
;  HEX2[5]  ; KEY[1]                                  ; 6.078 ; 6.078 ; Fall       ; KEY[1]                                  ;
;  HEX2[6]  ; KEY[1]                                  ; 6.322 ; 6.322 ; Fall       ; KEY[1]                                  ;
; LEDG[*]   ; KEY[1]                                  ; 5.653 ; 5.653 ; Fall       ; KEY[1]                                  ;
;  LEDG[0]  ; KEY[1]                                  ; 5.392 ; 5.392 ; Fall       ; KEY[1]                                  ;
;  LEDG[1]  ; KEY[1]                                  ; 5.454 ; 5.454 ; Fall       ; KEY[1]                                  ;
;  LEDG[2]  ; KEY[1]                                  ; 5.559 ; 5.559 ; Fall       ; KEY[1]                                  ;
;  LEDG[3]  ; KEY[1]                                  ; 5.334 ; 5.334 ; Fall       ; KEY[1]                                  ;
;  LEDG[4]  ; KEY[1]                                  ; 5.653 ; 5.653 ; Fall       ; KEY[1]                                  ;
; LEDR[*]   ; KEY[1]                                  ; 8.429 ; 8.429 ; Fall       ; KEY[1]                                  ;
;  LEDR[0]  ; KEY[1]                                  ; 7.527 ; 7.527 ; Fall       ; KEY[1]                                  ;
;  LEDR[2]  ; KEY[1]                                  ; 7.292 ; 7.292 ; Fall       ; KEY[1]                                  ;
;  LEDR[3]  ; KEY[1]                                  ; 8.429 ; 8.429 ; Fall       ; KEY[1]                                  ;
;  LEDR[4]  ; KEY[1]                                  ; 8.285 ; 8.285 ; Fall       ; KEY[1]                                  ;
;  LEDR[5]  ; KEY[1]                                  ; 7.490 ; 7.490 ; Fall       ; KEY[1]                                  ;
;  LEDR[6]  ; KEY[1]                                  ; 7.598 ; 7.598 ; Fall       ; KEY[1]                                  ;
;  LEDR[7]  ; KEY[1]                                  ; 7.813 ; 7.813 ; Fall       ; KEY[1]                                  ;
;  LEDR[8]  ; KEY[1]                                  ; 7.157 ; 7.157 ; Fall       ; KEY[1]                                  ;
;  LEDR[9]  ; KEY[1]                                  ; 7.077 ; 7.077 ; Fall       ; KEY[1]                                  ;
;  LEDR[10] ; KEY[1]                                  ; 6.909 ; 6.909 ; Fall       ; KEY[1]                                  ;
;  LEDR[11] ; KEY[1]                                  ; 7.088 ; 7.088 ; Fall       ; KEY[1]                                  ;
;  LEDR[12] ; KEY[1]                                  ; 7.249 ; 7.249 ; Fall       ; KEY[1]                                  ;
;  LEDR[13] ; KEY[1]                                  ; 7.212 ; 7.212 ; Fall       ; KEY[1]                                  ;
;  LEDR[14] ; KEY[1]                                  ; 6.798 ; 6.798 ; Fall       ; KEY[1]                                  ;
;  LEDR[15] ; KEY[1]                                  ; 7.009 ; 7.009 ; Fall       ; KEY[1]                                  ;
;  LEDR[16] ; KEY[1]                                  ; 7.082 ; 7.082 ; Fall       ; KEY[1]                                  ;
;  LEDR[17] ; KEY[1]                                  ; 6.883 ; 6.883 ; Fall       ; KEY[1]                                  ;
; HEX6[*]   ; SW[15]                                  ; 7.605 ; 7.605 ; Rise       ; SW[15]                                  ;
;  HEX6[0]  ; SW[15]                                  ; 6.865 ; 6.865 ; Rise       ; SW[15]                                  ;
;  HEX6[1]  ; SW[15]                                  ; 7.053 ; 7.053 ; Rise       ; SW[15]                                  ;
;  HEX6[2]  ; SW[15]                                  ; 6.836 ; 6.836 ; Rise       ; SW[15]                                  ;
;  HEX6[3]  ; SW[15]                                  ; 7.100 ; 7.100 ; Rise       ; SW[15]                                  ;
;  HEX6[4]  ; SW[15]                                  ; 7.605 ; 7.605 ; Rise       ; SW[15]                                  ;
;  HEX6[5]  ; SW[15]                                  ; 7.326 ; 7.326 ; Rise       ; SW[15]                                  ;
;  HEX6[6]  ; SW[15]                                  ; 7.073 ; 7.073 ; Rise       ; SW[15]                                  ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.189 ; 4.189 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.010 ; 4.010 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.189 ; 4.189 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.877 ; 3.877 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.546 ; 3.546 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.913 ; 3.913 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.592 ; 3.592 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.836 ; 3.836 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.272 ; 3.258 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.272 ;       ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 2.968 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.165 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 2.848 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.258 ; 3.258 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.408 ; 5.310 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.408 ;       ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.173 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 5.310 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 5.166 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.371 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.479 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.694 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.038 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.958 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.790 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.969 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.130 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.093 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.679 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.890 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.963 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.764 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.189 ; 4.189 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.010 ; 4.010 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.189 ; 4.189 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.877 ; 3.877 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.546 ; 3.546 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.913 ; 3.913 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.592 ; 3.592 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.836 ; 3.836 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.258 ; 3.272 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.272 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 2.968 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.165 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 2.848 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.258 ; 3.258 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.310 ; 4.408 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.408 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.173 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.310 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.166 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.371 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.479 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.694 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.038 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.958 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.790 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.969 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.130 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.093 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.679 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.890 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.963 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.764 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 6.955 ; 6.955 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 5.929 ; 5.929 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 6.955 ; 6.955 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 6.816 ; 6.816 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 6.251 ; 6.251 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 6.236 ; 6.236 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 6.450 ; 6.450 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 5.688 ; 5.688 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 5.689 ; 5.689 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 5.739 ; 5.739 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 5.627 ; 5.627 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 5.781 ; 5.781 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 5.750 ; 5.750 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 5.554 ; 5.554 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 5.533 ; 5.533 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 5.981 ; 5.981 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 5.494 ; 5.494 ; Rise       ; pc:p1|counter[0]                        ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 6.707 ; 6.707 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 5.681 ; 5.681 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 6.707 ; 6.707 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 6.568 ; 6.568 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 6.003 ; 6.003 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 5.988 ; 5.988 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 6.202 ; 6.202 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 5.440 ; 5.440 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 5.441 ; 5.441 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 5.491 ; 5.491 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 5.379 ; 5.379 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 5.533 ; 5.533 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 5.502 ; 5.502 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 5.306 ; 5.306 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 5.285 ; 5.285 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 5.733 ; 5.733 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 5.246 ; 5.246 ; Fall       ; pc:p1|counter[0]                        ;
; HEX0[*]   ; pc:p1|counter[1]                        ; 4.947 ; 4.947 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[0]  ; pc:p1|counter[1]                        ; 4.947 ; 4.947 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[1]  ; pc:p1|counter[1]                        ; 4.943 ; 4.943 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[2]  ; pc:p1|counter[1]                        ; 4.931 ; 4.931 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[3]  ; pc:p1|counter[1]                        ; 4.928 ; 4.928 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[4]  ; pc:p1|counter[1]                        ; 4.933 ; 4.933 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[5]  ; pc:p1|counter[1]                        ; 4.798 ; 4.798 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[6]  ; pc:p1|counter[1]                        ; 4.936 ; 4.936 ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 6.956 ; 6.956 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 5.930 ; 5.930 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 6.956 ; 6.956 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 6.817 ; 6.817 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 6.252 ; 6.252 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 6.237 ; 6.237 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 6.451 ; 6.451 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 5.689 ; 5.689 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 5.690 ; 5.690 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 5.740 ; 5.740 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 5.628 ; 5.628 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 5.782 ; 5.782 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 5.751 ; 5.751 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 5.555 ; 5.555 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 5.534 ; 5.534 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 5.982 ; 5.982 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 5.495 ; 5.495 ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 6.969 ; 6.969 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 5.943 ; 5.943 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 6.969 ; 6.969 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 6.830 ; 6.830 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 6.265 ; 6.265 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 6.250 ; 6.250 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 6.464 ; 6.464 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 5.702 ; 5.702 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 5.703 ; 5.703 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 5.753 ; 5.753 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 5.641 ; 5.641 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 5.795 ; 5.795 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 5.764 ; 5.764 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 5.568 ; 5.568 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 5.547 ; 5.547 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 5.995 ; 5.995 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 5.508 ; 5.508 ; Fall       ; pc:p1|counter[1]                        ;
; HEX7[*]   ; register:ex_mem|out[21]                 ; 5.255 ; 5.255 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[0]  ; register:ex_mem|out[21]                 ; 5.097 ; 5.097 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[1]  ; register:ex_mem|out[21]                 ; 4.882 ; 4.882 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[2]  ; register:ex_mem|out[21]                 ; 4.684 ; 4.684 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[3]  ; register:ex_mem|out[21]                 ; 4.965 ; 4.965 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[4]  ; register:ex_mem|out[21]                 ; 4.706 ; 4.706 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[5]  ; register:ex_mem|out[21]                 ; 5.255 ; 5.255 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[6]  ; register:ex_mem|out[21]                 ; 4.715 ; 4.715 ; Rise       ; register:ex_mem|out[21]                 ;
; HEX3[*]   ; register:id_ex|out[17]                  ; 5.404 ; 5.404 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[0]  ; register:id_ex|out[17]                  ; 5.198 ; 5.198 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[1]  ; register:id_ex|out[17]                  ; 5.081 ; 5.081 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[2]  ; register:id_ex|out[17]                  ; 5.404 ; 5.404 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[3]  ; register:id_ex|out[17]                  ; 5.238 ; 5.238 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[4]  ; register:id_ex|out[17]                  ; 5.003 ; 5.003 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[5]  ; register:id_ex|out[17]                  ; 4.959 ; 4.959 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[6]  ; register:id_ex|out[17]                  ; 5.108 ; 5.108 ; Rise       ; register:id_ex|out[17]                  ;
; HEX4[*]   ; register:id_ex|out[1]                   ; 4.891 ; 4.891 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[0]  ; register:id_ex|out[1]                   ; 4.802 ; 4.802 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[1]  ; register:id_ex|out[1]                   ; 4.825 ; 4.825 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[2]  ; register:id_ex|out[1]                   ; 4.785 ; 4.785 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[3]  ; register:id_ex|out[1]                   ; 4.891 ; 4.891 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[4]  ; register:id_ex|out[1]                   ; 4.635 ; 4.635 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[5]  ; register:id_ex|out[1]                   ; 4.793 ; 4.793 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[6]  ; register:id_ex|out[1]                   ; 4.524 ; 4.524 ; Rise       ; register:id_ex|out[1]                   ;
; HEX5[*]   ; register:mem_wb|out[21]                 ; 4.835 ; 4.835 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[0]  ; register:mem_wb|out[21]                 ; 4.835 ; 4.835 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[1]  ; register:mem_wb|out[21]                 ; 4.745 ; 4.745 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[2]  ; register:mem_wb|out[21]                 ; 4.658 ; 4.658 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[3]  ; register:mem_wb|out[21]                 ; 4.281 ; 4.281 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[4]  ; register:mem_wb|out[21]                 ; 4.398 ; 4.398 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[5]  ; register:mem_wb|out[21]                 ; 4.436 ; 4.436 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[6]  ; register:mem_wb|out[21]                 ; 4.831 ; 4.831 ; Rise       ; register:mem_wb|out[21]                 ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; HEX1[*]   ; KEY[1]                                  ; 4.706 ; 4.706 ; Fall       ; KEY[1]                                  ;
;  HEX1[0]  ; KEY[1]                                  ; 5.044 ; 5.044 ; Fall       ; KEY[1]                                  ;
;  HEX1[1]  ; KEY[1]                                  ; 5.452 ; 5.452 ; Fall       ; KEY[1]                                  ;
;  HEX1[2]  ; KEY[1]                                  ; 4.983 ; 4.983 ; Fall       ; KEY[1]                                  ;
;  HEX1[3]  ; KEY[1]                                  ; 4.766 ; 4.766 ; Fall       ; KEY[1]                                  ;
;  HEX1[4]  ; KEY[1]                                  ; 4.931 ; 4.931 ; Fall       ; KEY[1]                                  ;
;  HEX1[5]  ; KEY[1]                                  ; 4.957 ; 4.957 ; Fall       ; KEY[1]                                  ;
;  HEX1[6]  ; KEY[1]                                  ; 4.706 ; 4.706 ; Fall       ; KEY[1]                                  ;
; HEX2[*]   ; KEY[1]                                  ; 5.060 ; 5.060 ; Fall       ; KEY[1]                                  ;
;  HEX2[0]  ; KEY[1]                                  ; 5.353 ; 5.353 ; Fall       ; KEY[1]                                  ;
;  HEX2[1]  ; KEY[1]                                  ; 5.287 ; 5.287 ; Fall       ; KEY[1]                                  ;
;  HEX2[2]  ; KEY[1]                                  ; 5.282 ; 5.282 ; Fall       ; KEY[1]                                  ;
;  HEX2[3]  ; KEY[1]                                  ; 5.146 ; 5.146 ; Fall       ; KEY[1]                                  ;
;  HEX2[4]  ; KEY[1]                                  ; 5.060 ; 5.060 ; Fall       ; KEY[1]                                  ;
;  HEX2[5]  ; KEY[1]                                  ; 5.190 ; 5.190 ; Fall       ; KEY[1]                                  ;
;  HEX2[6]  ; KEY[1]                                  ; 5.436 ; 5.436 ; Fall       ; KEY[1]                                  ;
; LEDG[*]   ; KEY[1]                                  ; 4.792 ; 4.792 ; Fall       ; KEY[1]                                  ;
;  LEDG[0]  ; KEY[1]                                  ; 4.792 ; 4.792 ; Fall       ; KEY[1]                                  ;
;  LEDG[1]  ; KEY[1]                                  ; 5.216 ; 5.216 ; Fall       ; KEY[1]                                  ;
;  LEDG[2]  ; KEY[1]                                  ; 4.807 ; 4.807 ; Fall       ; KEY[1]                                  ;
;  LEDG[3]  ; KEY[1]                                  ; 5.096 ; 5.096 ; Fall       ; KEY[1]                                  ;
;  LEDG[4]  ; KEY[1]                                  ; 4.899 ; 4.899 ; Fall       ; KEY[1]                                  ;
; LEDR[*]   ; KEY[1]                                  ; 5.298 ; 5.298 ; Fall       ; KEY[1]                                  ;
;  LEDR[0]  ; KEY[1]                                  ; 6.129 ; 6.129 ; Fall       ; KEY[1]                                  ;
;  LEDR[2]  ; KEY[1]                                  ; 5.868 ; 5.868 ; Fall       ; KEY[1]                                  ;
;  LEDR[3]  ; KEY[1]                                  ; 6.851 ; 6.851 ; Fall       ; KEY[1]                                  ;
;  LEDR[4]  ; KEY[1]                                  ; 6.755 ; 6.755 ; Fall       ; KEY[1]                                  ;
;  LEDR[5]  ; KEY[1]                                  ; 5.976 ; 5.976 ; Fall       ; KEY[1]                                  ;
;  LEDR[6]  ; KEY[1]                                  ; 6.175 ; 6.175 ; Fall       ; KEY[1]                                  ;
;  LEDR[7]  ; KEY[1]                                  ; 6.392 ; 6.392 ; Fall       ; KEY[1]                                  ;
;  LEDR[8]  ; KEY[1]                                  ; 5.627 ; 5.627 ; Fall       ; KEY[1]                                  ;
;  LEDR[9]  ; KEY[1]                                  ; 5.627 ; 5.627 ; Fall       ; KEY[1]                                  ;
;  LEDR[10] ; KEY[1]                                  ; 5.298 ; 5.298 ; Fall       ; KEY[1]                                  ;
;  LEDR[11] ; KEY[1]                                  ; 5.404 ; 5.404 ; Fall       ; KEY[1]                                  ;
;  LEDR[12] ; KEY[1]                                  ; 5.683 ; 5.683 ; Fall       ; KEY[1]                                  ;
;  LEDR[13] ; KEY[1]                                  ; 5.644 ; 5.644 ; Fall       ; KEY[1]                                  ;
;  LEDR[14] ; KEY[1]                                  ; 5.322 ; 5.322 ; Fall       ; KEY[1]                                  ;
;  LEDR[15] ; KEY[1]                                  ; 5.325 ; 5.325 ; Fall       ; KEY[1]                                  ;
;  LEDR[16] ; KEY[1]                                  ; 5.568 ; 5.568 ; Fall       ; KEY[1]                                  ;
;  LEDR[17] ; KEY[1]                                  ; 5.359 ; 5.359 ; Fall       ; KEY[1]                                  ;
; HEX6[*]   ; SW[15]                                  ; 6.376 ; 6.376 ; Rise       ; SW[15]                                  ;
;  HEX6[0]  ; SW[15]                                  ; 6.405 ; 6.405 ; Rise       ; SW[15]                                  ;
;  HEX6[1]  ; SW[15]                                  ; 6.593 ; 6.593 ; Rise       ; SW[15]                                  ;
;  HEX6[2]  ; SW[15]                                  ; 6.376 ; 6.376 ; Rise       ; SW[15]                                  ;
;  HEX6[3]  ; SW[15]                                  ; 6.640 ; 6.640 ; Rise       ; SW[15]                                  ;
;  HEX6[4]  ; SW[15]                                  ; 7.145 ; 7.145 ; Rise       ; SW[15]                                  ;
;  HEX6[5]  ; SW[15]                                  ; 6.866 ; 6.866 ; Rise       ; SW[15]                                  ;
;  HEX6[6]  ; SW[15]                                  ; 6.613 ; 6.613 ; Rise       ; SW[15]                                  ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.209 ; 3.209 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.502 ; 3.502 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.620 ; 3.620 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.431 ; 3.431 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.353 ; 3.353 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.209 ; 3.209 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.404 ; 3.404 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.643 ; 3.643 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.258 ; 2.848 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.272 ;       ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 2.968 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.165 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 2.848 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.258 ; 3.258 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.408 ; 3.679 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.408 ;       ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.173 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 5.310 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 5.166 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.371 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.479 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.694 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.038 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.958 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.790 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.969 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.130 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.093 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.679 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.890 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.963 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.764 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.209 ; 3.209 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.502 ; 3.502 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.620 ; 3.620 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.431 ; 3.431 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.353 ; 3.353 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.209 ; 3.209 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.404 ; 3.404 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.643 ; 3.643 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 2.848 ; 3.258 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.272 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 2.968 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.165 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 2.848 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.258 ; 3.258 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.679 ; 4.408 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.408 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.173 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.310 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.166 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.371 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.479 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.694 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.038 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.958 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.790 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.969 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.130 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.093 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.679 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.890 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.963 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.764 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 4.963 ; 4.963 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 5.398 ; 5.398 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 6.424 ; 6.424 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 6.285 ; 6.285 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 5.720 ; 5.720 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 5.705 ; 5.705 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 5.919 ; 5.919 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 5.157 ; 5.157 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 5.158 ; 5.158 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 5.208 ; 5.208 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 5.096 ; 5.096 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 5.250 ; 5.250 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 5.219 ; 5.219 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 5.023 ; 5.023 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 5.002 ; 5.002 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 5.450 ; 5.450 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 4.963 ; 4.963 ; Rise       ; pc:p1|counter[0]                        ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 5.007 ; 5.007 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 5.442 ; 5.442 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 6.468 ; 6.468 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 6.329 ; 6.329 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 5.764 ; 5.764 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 5.749 ; 5.749 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 5.963 ; 5.963 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 5.201 ; 5.201 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 5.202 ; 5.202 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 5.252 ; 5.252 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 5.140 ; 5.140 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 5.294 ; 5.294 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 5.263 ; 5.263 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 5.067 ; 5.067 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 5.046 ; 5.046 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 5.494 ; 5.494 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 5.007 ; 5.007 ; Fall       ; pc:p1|counter[0]                        ;
; HEX0[*]   ; pc:p1|counter[1]                        ; 4.798 ; 4.798 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[0]  ; pc:p1|counter[1]                        ; 4.947 ; 4.947 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[1]  ; pc:p1|counter[1]                        ; 4.943 ; 4.943 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[2]  ; pc:p1|counter[1]                        ; 4.931 ; 4.931 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[3]  ; pc:p1|counter[1]                        ; 4.928 ; 4.928 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[4]  ; pc:p1|counter[1]                        ; 4.933 ; 4.933 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[5]  ; pc:p1|counter[1]                        ; 4.798 ; 4.798 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[6]  ; pc:p1|counter[1]                        ; 4.936 ; 4.936 ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 5.014 ; 5.014 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 5.449 ; 5.449 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 6.475 ; 6.475 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 6.336 ; 6.336 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 5.771 ; 5.771 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 5.756 ; 5.756 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 5.970 ; 5.970 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 5.208 ; 5.208 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 5.209 ; 5.209 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 5.259 ; 5.259 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 5.147 ; 5.147 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 5.301 ; 5.301 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 5.270 ; 5.270 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 5.074 ; 5.074 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 5.053 ; 5.053 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 5.501 ; 5.501 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 5.014 ; 5.014 ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 5.045 ; 5.045 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 5.480 ; 5.480 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 6.506 ; 6.506 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 6.367 ; 6.367 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 5.802 ; 5.802 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 5.787 ; 5.787 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 6.001 ; 6.001 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 5.239 ; 5.239 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 5.240 ; 5.240 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 5.290 ; 5.290 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 5.178 ; 5.178 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 5.332 ; 5.332 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 5.301 ; 5.301 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 5.105 ; 5.105 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 5.084 ; 5.084 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 5.532 ; 5.532 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 5.045 ; 5.045 ; Fall       ; pc:p1|counter[1]                        ;
; HEX7[*]   ; register:ex_mem|out[21]                 ; 4.684 ; 4.684 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[0]  ; register:ex_mem|out[21]                 ; 5.097 ; 5.097 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[1]  ; register:ex_mem|out[21]                 ; 4.882 ; 4.882 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[2]  ; register:ex_mem|out[21]                 ; 4.684 ; 4.684 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[3]  ; register:ex_mem|out[21]                 ; 4.965 ; 4.965 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[4]  ; register:ex_mem|out[21]                 ; 4.706 ; 4.706 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[5]  ; register:ex_mem|out[21]                 ; 5.255 ; 5.255 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[6]  ; register:ex_mem|out[21]                 ; 4.715 ; 4.715 ; Rise       ; register:ex_mem|out[21]                 ;
; HEX3[*]   ; register:id_ex|out[17]                  ; 4.959 ; 4.959 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[0]  ; register:id_ex|out[17]                  ; 5.198 ; 5.198 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[1]  ; register:id_ex|out[17]                  ; 5.081 ; 5.081 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[2]  ; register:id_ex|out[17]                  ; 5.404 ; 5.404 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[3]  ; register:id_ex|out[17]                  ; 5.238 ; 5.238 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[4]  ; register:id_ex|out[17]                  ; 5.003 ; 5.003 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[5]  ; register:id_ex|out[17]                  ; 4.959 ; 4.959 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[6]  ; register:id_ex|out[17]                  ; 5.108 ; 5.108 ; Rise       ; register:id_ex|out[17]                  ;
; HEX4[*]   ; register:id_ex|out[1]                   ; 4.524 ; 4.524 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[0]  ; register:id_ex|out[1]                   ; 4.802 ; 4.802 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[1]  ; register:id_ex|out[1]                   ; 4.825 ; 4.825 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[2]  ; register:id_ex|out[1]                   ; 4.785 ; 4.785 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[3]  ; register:id_ex|out[1]                   ; 4.891 ; 4.891 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[4]  ; register:id_ex|out[1]                   ; 4.635 ; 4.635 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[5]  ; register:id_ex|out[1]                   ; 4.793 ; 4.793 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[6]  ; register:id_ex|out[1]                   ; 4.524 ; 4.524 ; Rise       ; register:id_ex|out[1]                   ;
; HEX5[*]   ; register:mem_wb|out[21]                 ; 4.281 ; 4.281 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[0]  ; register:mem_wb|out[21]                 ; 4.835 ; 4.835 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[1]  ; register:mem_wb|out[21]                 ; 4.745 ; 4.745 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[2]  ; register:mem_wb|out[21]                 ; 4.658 ; 4.658 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[3]  ; register:mem_wb|out[21]                 ; 4.281 ; 4.281 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[4]  ; register:mem_wb|out[21]                 ; 4.398 ; 4.398 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[5]  ; register:mem_wb|out[21]                 ; 4.436 ; 4.436 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[6]  ; register:mem_wb|out[21]                 ; 4.831 ; 4.831 ; Rise       ; register:mem_wb|out[21]                 ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+------------------------------------------+----------+----------+----------+---------+---------------------+
; Clock                                    ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack                         ; -6.583   ; -4.484   ; N/A      ; N/A     ; -1.222              ;
;  KEY[1]                                  ; -6.583   ; -2.348   ; N/A      ; N/A     ; -1.222              ;
;  SW[15]                                  ; 0.164    ; -4.074   ; N/A      ; N/A     ; -1.222              ;
;  fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -1.139   ; -2.269   ; N/A      ; N/A     ; 0.500               ;
;  pc:p1|counter[0]                        ; -3.841   ; -4.438   ; N/A      ; N/A     ; -0.711              ;
;  pc:p1|counter[1]                        ; -3.776   ; -4.484   ; N/A      ; N/A     ; -0.617              ;
;  register:ex_mem|out[21]                 ; -1.137   ; -3.102   ; N/A      ; N/A     ; 0.500               ;
;  register:id_ex|out[17]                  ; -1.402   ; -3.067   ; N/A      ; N/A     ; 0.500               ;
;  register:id_ex|out[1]                   ; -2.202   ; -2.272   ; N/A      ; N/A     ; 0.500               ;
;  register:mem_wb|out[21]                 ; -2.342   ; -2.643   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                          ; -925.23  ; -298.069 ; 0.0      ; 0.0     ; -410.526            ;
;  KEY[1]                                  ; -774.734 ; -54.344  ; N/A      ; N/A     ; -265.222            ;
;  SW[15]                                  ; 0.000    ; -27.292  ; N/A      ; N/A     ; -19.508             ;
;  fetch_id_reg:fe_id_reg|inst_out_reg[14] ; -2.785   ; -2.269   ; N/A      ; N/A     ; 0.000               ;
;  pc:p1|counter[0]                        ; -50.977  ; -58.446  ; N/A      ; N/A     ; -49.896             ;
;  pc:p1|counter[1]                        ; -55.458  ; -82.433  ; N/A      ; N/A     ; -75.900             ;
;  register:ex_mem|out[21]                 ; -4.681   ; -21.073  ; N/A      ; N/A     ; 0.000               ;
;  register:id_ex|out[17]                  ; -6.906   ; -19.276  ; N/A      ; N/A     ; 0.000               ;
;  register:id_ex|out[1]                   ; -14.663  ; -14.977  ; N/A      ; N/A     ; 0.000               ;
;  register:mem_wb|out[21]                 ; -15.026  ; -17.959  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------+----------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 7.612 ; 7.612 ; Fall       ; KEY[1]          ;
;  KEY[3]   ; KEY[1]     ; 7.612 ; 7.612 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 4.236 ; 4.236 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.304 ; 0.304 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 4.236 ; 4.236 ; Rise       ; SW[15]          ;
;  SW[17]   ; SW[15]     ; 4.159 ; 4.159 ; Rise       ; SW[15]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -3.186 ; -3.186 ; Fall       ; KEY[1]          ;
;  KEY[3]   ; KEY[1]     ; -3.186 ; -3.186 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.808  ; 3.808  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 3.808  ; 3.808  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.185 ; -0.185 ; Rise       ; SW[15]          ;
;  SW[17]   ; SW[15]     ; 0.147  ; 0.147  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; HEX1[*]   ; KEY[1]                                  ; 11.172 ; 11.172 ; Fall       ; KEY[1]                                  ;
;  HEX1[0]  ; KEY[1]                                  ; 10.461 ; 10.461 ; Fall       ; KEY[1]                                  ;
;  HEX1[1]  ; KEY[1]                                  ; 11.172 ; 11.172 ; Fall       ; KEY[1]                                  ;
;  HEX1[2]  ; KEY[1]                                  ; 10.554 ; 10.554 ; Fall       ; KEY[1]                                  ;
;  HEX1[3]  ; KEY[1]                                  ; 9.975  ; 9.975  ; Fall       ; KEY[1]                                  ;
;  HEX1[4]  ; KEY[1]                                  ; 10.351 ; 10.351 ; Fall       ; KEY[1]                                  ;
;  HEX1[5]  ; KEY[1]                                  ; 10.458 ; 10.458 ; Fall       ; KEY[1]                                  ;
;  HEX1[6]  ; KEY[1]                                  ; 9.843  ; 9.843  ; Fall       ; KEY[1]                                  ;
; HEX2[*]   ; KEY[1]                                  ; 13.356 ; 13.356 ; Fall       ; KEY[1]                                  ;
;  HEX2[0]  ; KEY[1]                                  ; 12.947 ; 12.947 ; Fall       ; KEY[1]                                  ;
;  HEX2[1]  ; KEY[1]                                  ; 13.356 ; 13.356 ; Fall       ; KEY[1]                                  ;
;  HEX2[2]  ; KEY[1]                                  ; 12.576 ; 12.576 ; Fall       ; KEY[1]                                  ;
;  HEX2[3]  ; KEY[1]                                  ; 11.888 ; 11.888 ; Fall       ; KEY[1]                                  ;
;  HEX2[4]  ; KEY[1]                                  ; 12.744 ; 12.744 ; Fall       ; KEY[1]                                  ;
;  HEX2[5]  ; KEY[1]                                  ; 12.065 ; 12.065 ; Fall       ; KEY[1]                                  ;
;  HEX2[6]  ; KEY[1]                                  ; 12.345 ; 12.345 ; Fall       ; KEY[1]                                  ;
; LEDG[*]   ; KEY[1]                                  ; 10.855 ; 10.855 ; Fall       ; KEY[1]                                  ;
;  LEDG[0]  ; KEY[1]                                  ; 10.214 ; 10.214 ; Fall       ; KEY[1]                                  ;
;  LEDG[1]  ; KEY[1]                                  ; 10.407 ; 10.407 ; Fall       ; KEY[1]                                  ;
;  LEDG[2]  ; KEY[1]                                  ; 10.677 ; 10.677 ; Fall       ; KEY[1]                                  ;
;  LEDG[3]  ; KEY[1]                                  ; 10.188 ; 10.188 ; Fall       ; KEY[1]                                  ;
;  LEDG[4]  ; KEY[1]                                  ; 10.855 ; 10.855 ; Fall       ; KEY[1]                                  ;
; LEDR[*]   ; KEY[1]                                  ; 16.682 ; 16.682 ; Fall       ; KEY[1]                                  ;
;  LEDR[0]  ; KEY[1]                                  ; 15.099 ; 15.099 ; Fall       ; KEY[1]                                  ;
;  LEDR[2]  ; KEY[1]                                  ; 14.497 ; 14.497 ; Fall       ; KEY[1]                                  ;
;  LEDR[3]  ; KEY[1]                                  ; 16.682 ; 16.682 ; Fall       ; KEY[1]                                  ;
;  LEDR[4]  ; KEY[1]                                  ; 16.441 ; 16.441 ; Fall       ; KEY[1]                                  ;
;  LEDR[5]  ; KEY[1]                                  ; 14.915 ; 14.915 ; Fall       ; KEY[1]                                  ;
;  LEDR[6]  ; KEY[1]                                  ; 15.278 ; 15.278 ; Fall       ; KEY[1]                                  ;
;  LEDR[7]  ; KEY[1]                                  ; 15.556 ; 15.556 ; Fall       ; KEY[1]                                  ;
;  LEDR[8]  ; KEY[1]                                  ; 14.364 ; 14.364 ; Fall       ; KEY[1]                                  ;
;  LEDR[9]  ; KEY[1]                                  ; 14.208 ; 14.208 ; Fall       ; KEY[1]                                  ;
;  LEDR[10] ; KEY[1]                                  ; 13.769 ; 13.769 ; Fall       ; KEY[1]                                  ;
;  LEDR[11] ; KEY[1]                                  ; 14.239 ; 14.239 ; Fall       ; KEY[1]                                  ;
;  LEDR[12] ; KEY[1]                                  ; 14.547 ; 14.547 ; Fall       ; KEY[1]                                  ;
;  LEDR[13] ; KEY[1]                                  ; 14.492 ; 14.492 ; Fall       ; KEY[1]                                  ;
;  LEDR[14] ; KEY[1]                                  ; 13.548 ; 13.548 ; Fall       ; KEY[1]                                  ;
;  LEDR[15] ; KEY[1]                                  ; 14.036 ; 14.036 ; Fall       ; KEY[1]                                  ;
;  LEDR[16] ; KEY[1]                                  ; 14.129 ; 14.129 ; Fall       ; KEY[1]                                  ;
;  LEDR[17] ; KEY[1]                                  ; 13.700 ; 13.700 ; Fall       ; KEY[1]                                  ;
; HEX6[*]   ; SW[15]                                  ; 14.993 ; 14.993 ; Rise       ; SW[15]                                  ;
;  HEX6[0]  ; SW[15]                                  ; 13.624 ; 13.624 ; Rise       ; SW[15]                                  ;
;  HEX6[1]  ; SW[15]                                  ; 14.061 ; 14.061 ; Rise       ; SW[15]                                  ;
;  HEX6[2]  ; SW[15]                                  ; 13.505 ; 13.505 ; Rise       ; SW[15]                                  ;
;  HEX6[3]  ; SW[15]                                  ; 13.968 ; 13.968 ; Rise       ; SW[15]                                  ;
;  HEX6[4]  ; SW[15]                                  ; 14.993 ; 14.993 ; Rise       ; SW[15]                                  ;
;  HEX6[5]  ; SW[15]                                  ; 14.606 ; 14.606 ; Rise       ; SW[15]                                  ;
;  HEX6[6]  ; SW[15]                                  ; 13.942 ; 13.942 ; Rise       ; SW[15]                                  ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.635  ; 8.635  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.226  ; 8.226  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.635  ; 8.635  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.855  ; 7.855  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.167  ; 7.167  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.023  ; 8.023  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.344  ; 7.344  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.624  ; 7.624  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.408  ; 6.408  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.372  ;        ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 5.686  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 6.194  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 5.467  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.408  ; 6.408  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.966  ; 10.549 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.966  ;        ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.364  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 10.549 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 10.308 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.782  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 9.145  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 9.423  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.231  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.075  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.636  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.106  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.414  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.359  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.415  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.903  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.996  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 7.567  ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.635  ; 8.635  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.226  ; 8.226  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.635  ; 8.635  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.855  ; 7.855  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.167  ; 7.167  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.023  ; 8.023  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.344  ; 7.344  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.624  ; 7.624  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.408  ; 6.408  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 6.372  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.686  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.194  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.467  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 6.408  ; 6.408  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 10.549 ; 8.966  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;        ; 8.966  ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.364  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 10.549 ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 10.308 ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.782  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 9.145  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 9.423  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.231  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.075  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.636  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.106  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.414  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 8.359  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.415  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.903  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.996  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 7.567  ;        ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 13.579 ; 13.579 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 11.669 ; 11.669 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 13.579 ; 13.579 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 13.349 ; 13.349 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 12.328 ; 12.328 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 12.451 ; 12.451 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 12.730 ; 12.730 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 11.272 ; 11.272 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 11.267 ; 11.267 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 11.356 ; 11.356 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 11.149 ; 11.149 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 11.449 ; 11.449 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 11.401 ; 11.401 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 10.961 ; 10.961 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 10.926 ; 10.926 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 11.872 ; 11.872 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 10.824 ; 10.824 ; Rise       ; pc:p1|counter[0]                        ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 13.038 ; 13.038 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 11.128 ; 11.128 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 13.038 ; 13.038 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 12.808 ; 12.808 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 11.787 ; 11.787 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 11.910 ; 11.910 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 12.189 ; 12.189 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 10.731 ; 10.731 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 10.726 ; 10.726 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 10.815 ; 10.815 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 10.608 ; 10.608 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 10.908 ; 10.908 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 10.860 ; 10.860 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 10.420 ; 10.420 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 10.385 ; 10.385 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 11.331 ; 11.331 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 10.283 ; 10.283 ; Fall       ; pc:p1|counter[0]                        ;
; HEX0[*]   ; pc:p1|counter[1]                        ; 9.531  ; 9.531  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[0]  ; pc:p1|counter[1]                        ; 9.505  ; 9.505  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[1]  ; pc:p1|counter[1]                        ; 9.531  ; 9.531  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[2]  ; pc:p1|counter[1]                        ; 9.497  ; 9.497  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[3]  ; pc:p1|counter[1]                        ; 9.472  ; 9.472  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[4]  ; pc:p1|counter[1]                        ; 9.490  ; 9.490  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[5]  ; pc:p1|counter[1]                        ; 9.212  ; 9.212  ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[6]  ; pc:p1|counter[1]                        ; 9.497  ; 9.497  ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 13.550 ; 13.550 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 11.640 ; 11.640 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 13.550 ; 13.550 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 13.320 ; 13.320 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 12.299 ; 12.299 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 12.422 ; 12.422 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 12.701 ; 12.701 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 11.243 ; 11.243 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 11.238 ; 11.238 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 11.327 ; 11.327 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 11.120 ; 11.120 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 11.420 ; 11.420 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 11.372 ; 11.372 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 10.932 ; 10.932 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 10.897 ; 10.897 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 11.843 ; 11.843 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 10.795 ; 10.795 ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 13.625 ; 13.625 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 11.715 ; 11.715 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 13.625 ; 13.625 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 13.395 ; 13.395 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 12.374 ; 12.374 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 12.497 ; 12.497 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 12.776 ; 12.776 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 11.318 ; 11.318 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 11.313 ; 11.313 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 11.402 ; 11.402 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 11.195 ; 11.195 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 11.495 ; 11.495 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 11.447 ; 11.447 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 11.007 ; 11.007 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 10.972 ; 10.972 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 11.918 ; 11.918 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 10.870 ; 10.870 ; Fall       ; pc:p1|counter[1]                        ;
; HEX7[*]   ; register:ex_mem|out[21]                 ; 10.093 ; 10.093 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[0]  ; register:ex_mem|out[21]                 ; 9.816  ; 9.816  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[1]  ; register:ex_mem|out[21]                 ; 9.372  ; 9.372  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[2]  ; register:ex_mem|out[21]                 ; 9.004  ; 9.004  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[3]  ; register:ex_mem|out[21]                 ; 9.700  ; 9.700  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[4]  ; register:ex_mem|out[21]                 ; 9.030  ; 9.030  ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[5]  ; register:ex_mem|out[21]                 ; 10.093 ; 10.093 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[6]  ; register:ex_mem|out[21]                 ; 9.022  ; 9.022  ; Rise       ; register:ex_mem|out[21]                 ;
; HEX3[*]   ; register:id_ex|out[17]                  ; 10.380 ; 10.380 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[0]  ; register:id_ex|out[17]                  ; 9.846  ; 9.846  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[1]  ; register:id_ex|out[17]                  ; 9.715  ; 9.715  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[2]  ; register:id_ex|out[17]                  ; 10.380 ; 10.380 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[3]  ; register:id_ex|out[17]                  ; 9.957  ; 9.957  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[4]  ; register:id_ex|out[17]                  ; 9.633  ; 9.633  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[5]  ; register:id_ex|out[17]                  ; 9.499  ; 9.499  ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[6]  ; register:id_ex|out[17]                  ; 9.833  ; 9.833  ; Rise       ; register:id_ex|out[17]                  ;
; HEX4[*]   ; register:id_ex|out[1]                   ; 9.544  ; 9.544  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[0]  ; register:id_ex|out[1]                   ; 9.332  ; 9.332  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[1]  ; register:id_ex|out[1]                   ; 9.366  ; 9.366  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[2]  ; register:id_ex|out[1]                   ; 9.186  ; 9.186  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[3]  ; register:id_ex|out[1]                   ; 9.544  ; 9.544  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[4]  ; register:id_ex|out[1]                   ; 8.914  ; 8.914  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[5]  ; register:id_ex|out[1]                   ; 9.376  ; 9.376  ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[6]  ; register:id_ex|out[1]                   ; 8.737  ; 8.737  ; Rise       ; register:id_ex|out[1]                   ;
; HEX5[*]   ; register:mem_wb|out[21]                 ; 9.367  ; 9.367  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[0]  ; register:mem_wb|out[21]                 ; 9.352  ; 9.352  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[1]  ; register:mem_wb|out[21]                 ; 9.033  ; 9.033  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[2]  ; register:mem_wb|out[21]                 ; 8.973  ; 8.973  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[3]  ; register:mem_wb|out[21]                 ; 8.062  ; 8.062  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[4]  ; register:mem_wb|out[21]                 ; 8.327  ; 8.327  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[5]  ; register:mem_wb|out[21]                 ; 8.411  ; 8.411  ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[6]  ; register:mem_wb|out[21]                 ; 9.367  ; 9.367  ; Rise       ; register:mem_wb|out[21]                 ;
+-----------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; HEX1[*]   ; KEY[1]                                  ; 4.706 ; 4.706 ; Fall       ; KEY[1]                                  ;
;  HEX1[0]  ; KEY[1]                                  ; 5.044 ; 5.044 ; Fall       ; KEY[1]                                  ;
;  HEX1[1]  ; KEY[1]                                  ; 5.452 ; 5.452 ; Fall       ; KEY[1]                                  ;
;  HEX1[2]  ; KEY[1]                                  ; 4.983 ; 4.983 ; Fall       ; KEY[1]                                  ;
;  HEX1[3]  ; KEY[1]                                  ; 4.766 ; 4.766 ; Fall       ; KEY[1]                                  ;
;  HEX1[4]  ; KEY[1]                                  ; 4.931 ; 4.931 ; Fall       ; KEY[1]                                  ;
;  HEX1[5]  ; KEY[1]                                  ; 4.957 ; 4.957 ; Fall       ; KEY[1]                                  ;
;  HEX1[6]  ; KEY[1]                                  ; 4.706 ; 4.706 ; Fall       ; KEY[1]                                  ;
; HEX2[*]   ; KEY[1]                                  ; 5.060 ; 5.060 ; Fall       ; KEY[1]                                  ;
;  HEX2[0]  ; KEY[1]                                  ; 5.353 ; 5.353 ; Fall       ; KEY[1]                                  ;
;  HEX2[1]  ; KEY[1]                                  ; 5.287 ; 5.287 ; Fall       ; KEY[1]                                  ;
;  HEX2[2]  ; KEY[1]                                  ; 5.282 ; 5.282 ; Fall       ; KEY[1]                                  ;
;  HEX2[3]  ; KEY[1]                                  ; 5.146 ; 5.146 ; Fall       ; KEY[1]                                  ;
;  HEX2[4]  ; KEY[1]                                  ; 5.060 ; 5.060 ; Fall       ; KEY[1]                                  ;
;  HEX2[5]  ; KEY[1]                                  ; 5.190 ; 5.190 ; Fall       ; KEY[1]                                  ;
;  HEX2[6]  ; KEY[1]                                  ; 5.436 ; 5.436 ; Fall       ; KEY[1]                                  ;
; LEDG[*]   ; KEY[1]                                  ; 4.792 ; 4.792 ; Fall       ; KEY[1]                                  ;
;  LEDG[0]  ; KEY[1]                                  ; 4.792 ; 4.792 ; Fall       ; KEY[1]                                  ;
;  LEDG[1]  ; KEY[1]                                  ; 5.216 ; 5.216 ; Fall       ; KEY[1]                                  ;
;  LEDG[2]  ; KEY[1]                                  ; 4.807 ; 4.807 ; Fall       ; KEY[1]                                  ;
;  LEDG[3]  ; KEY[1]                                  ; 5.096 ; 5.096 ; Fall       ; KEY[1]                                  ;
;  LEDG[4]  ; KEY[1]                                  ; 4.899 ; 4.899 ; Fall       ; KEY[1]                                  ;
; LEDR[*]   ; KEY[1]                                  ; 5.298 ; 5.298 ; Fall       ; KEY[1]                                  ;
;  LEDR[0]  ; KEY[1]                                  ; 6.129 ; 6.129 ; Fall       ; KEY[1]                                  ;
;  LEDR[2]  ; KEY[1]                                  ; 5.868 ; 5.868 ; Fall       ; KEY[1]                                  ;
;  LEDR[3]  ; KEY[1]                                  ; 6.851 ; 6.851 ; Fall       ; KEY[1]                                  ;
;  LEDR[4]  ; KEY[1]                                  ; 6.755 ; 6.755 ; Fall       ; KEY[1]                                  ;
;  LEDR[5]  ; KEY[1]                                  ; 5.976 ; 5.976 ; Fall       ; KEY[1]                                  ;
;  LEDR[6]  ; KEY[1]                                  ; 6.175 ; 6.175 ; Fall       ; KEY[1]                                  ;
;  LEDR[7]  ; KEY[1]                                  ; 6.392 ; 6.392 ; Fall       ; KEY[1]                                  ;
;  LEDR[8]  ; KEY[1]                                  ; 5.627 ; 5.627 ; Fall       ; KEY[1]                                  ;
;  LEDR[9]  ; KEY[1]                                  ; 5.627 ; 5.627 ; Fall       ; KEY[1]                                  ;
;  LEDR[10] ; KEY[1]                                  ; 5.298 ; 5.298 ; Fall       ; KEY[1]                                  ;
;  LEDR[11] ; KEY[1]                                  ; 5.404 ; 5.404 ; Fall       ; KEY[1]                                  ;
;  LEDR[12] ; KEY[1]                                  ; 5.683 ; 5.683 ; Fall       ; KEY[1]                                  ;
;  LEDR[13] ; KEY[1]                                  ; 5.644 ; 5.644 ; Fall       ; KEY[1]                                  ;
;  LEDR[14] ; KEY[1]                                  ; 5.322 ; 5.322 ; Fall       ; KEY[1]                                  ;
;  LEDR[15] ; KEY[1]                                  ; 5.325 ; 5.325 ; Fall       ; KEY[1]                                  ;
;  LEDR[16] ; KEY[1]                                  ; 5.568 ; 5.568 ; Fall       ; KEY[1]                                  ;
;  LEDR[17] ; KEY[1]                                  ; 5.359 ; 5.359 ; Fall       ; KEY[1]                                  ;
; HEX6[*]   ; SW[15]                                  ; 6.376 ; 6.376 ; Rise       ; SW[15]                                  ;
;  HEX6[0]  ; SW[15]                                  ; 6.405 ; 6.405 ; Rise       ; SW[15]                                  ;
;  HEX6[1]  ; SW[15]                                  ; 6.593 ; 6.593 ; Rise       ; SW[15]                                  ;
;  HEX6[2]  ; SW[15]                                  ; 6.376 ; 6.376 ; Rise       ; SW[15]                                  ;
;  HEX6[3]  ; SW[15]                                  ; 6.640 ; 6.640 ; Rise       ; SW[15]                                  ;
;  HEX6[4]  ; SW[15]                                  ; 7.145 ; 7.145 ; Rise       ; SW[15]                                  ;
;  HEX6[5]  ; SW[15]                                  ; 6.866 ; 6.866 ; Rise       ; SW[15]                                  ;
;  HEX6[6]  ; SW[15]                                  ; 6.613 ; 6.613 ; Rise       ; SW[15]                                  ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.209 ; 3.209 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.502 ; 3.502 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.620 ; 3.620 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.431 ; 3.431 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.353 ; 3.353 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.209 ; 3.209 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.404 ; 3.404 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.643 ; 3.643 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.258 ; 2.848 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.272 ;       ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 2.968 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.165 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 2.848 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.258 ; 3.258 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.408 ; 3.679 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.408 ;       ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.173 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 5.310 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 5.166 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.371 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.479 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.694 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.038 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.958 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.790 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.969 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.130 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.093 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.679 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.890 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.963 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.764 ; Rise       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; HEX2[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.209 ; 3.209 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.502 ; 3.502 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.620 ; 3.620 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.431 ; 3.431 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.353 ; 3.353 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.209 ; 3.209 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.404 ; 3.404 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  HEX2[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.643 ; 3.643 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDG[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 2.848 ; 3.258 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 3.272 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[1]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 2.968 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.165 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 2.848 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDG[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.258 ; 3.258 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.679 ; 4.408 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[0]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;       ; 4.408 ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[2]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.173 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[3]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.310 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[4]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 5.166 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[5]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.371 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[6]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.479 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[7]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.694 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[8]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.038 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[9]  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.958 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[10] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.790 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[11] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.969 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[12] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.130 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[13] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 4.093 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.679 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[15] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.890 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[16] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.963 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
;  LEDR[17] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 3.764 ;       ; Fall       ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 4.963 ; 4.963 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 5.398 ; 5.398 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 6.424 ; 6.424 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 6.285 ; 6.285 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 5.720 ; 5.720 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 5.705 ; 5.705 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 5.919 ; 5.919 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 5.157 ; 5.157 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 5.158 ; 5.158 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 5.208 ; 5.208 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 5.096 ; 5.096 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 5.250 ; 5.250 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 5.219 ; 5.219 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 5.023 ; 5.023 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 5.002 ; 5.002 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 5.450 ; 5.450 ; Rise       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 4.963 ; 4.963 ; Rise       ; pc:p1|counter[0]                        ;
; LEDR[*]   ; pc:p1|counter[0]                        ; 5.007 ; 5.007 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[2]  ; pc:p1|counter[0]                        ; 5.442 ; 5.442 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[3]  ; pc:p1|counter[0]                        ; 6.468 ; 6.468 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[4]  ; pc:p1|counter[0]                        ; 6.329 ; 6.329 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[5]  ; pc:p1|counter[0]                        ; 5.764 ; 5.764 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[6]  ; pc:p1|counter[0]                        ; 5.749 ; 5.749 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[7]  ; pc:p1|counter[0]                        ; 5.963 ; 5.963 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[8]  ; pc:p1|counter[0]                        ; 5.201 ; 5.201 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[9]  ; pc:p1|counter[0]                        ; 5.202 ; 5.202 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[10] ; pc:p1|counter[0]                        ; 5.252 ; 5.252 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[11] ; pc:p1|counter[0]                        ; 5.140 ; 5.140 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[12] ; pc:p1|counter[0]                        ; 5.294 ; 5.294 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[13] ; pc:p1|counter[0]                        ; 5.263 ; 5.263 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[14] ; pc:p1|counter[0]                        ; 5.067 ; 5.067 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[15] ; pc:p1|counter[0]                        ; 5.046 ; 5.046 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[16] ; pc:p1|counter[0]                        ; 5.494 ; 5.494 ; Fall       ; pc:p1|counter[0]                        ;
;  LEDR[17] ; pc:p1|counter[0]                        ; 5.007 ; 5.007 ; Fall       ; pc:p1|counter[0]                        ;
; HEX0[*]   ; pc:p1|counter[1]                        ; 4.798 ; 4.798 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[0]  ; pc:p1|counter[1]                        ; 4.947 ; 4.947 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[1]  ; pc:p1|counter[1]                        ; 4.943 ; 4.943 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[2]  ; pc:p1|counter[1]                        ; 4.931 ; 4.931 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[3]  ; pc:p1|counter[1]                        ; 4.928 ; 4.928 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[4]  ; pc:p1|counter[1]                        ; 4.933 ; 4.933 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[5]  ; pc:p1|counter[1]                        ; 4.798 ; 4.798 ; Rise       ; pc:p1|counter[1]                        ;
;  HEX0[6]  ; pc:p1|counter[1]                        ; 4.936 ; 4.936 ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 5.014 ; 5.014 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 5.449 ; 5.449 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 6.475 ; 6.475 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 6.336 ; 6.336 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 5.771 ; 5.771 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 5.756 ; 5.756 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 5.970 ; 5.970 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 5.208 ; 5.208 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 5.209 ; 5.209 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 5.259 ; 5.259 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 5.147 ; 5.147 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 5.301 ; 5.301 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 5.270 ; 5.270 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 5.074 ; 5.074 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 5.053 ; 5.053 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 5.501 ; 5.501 ; Rise       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 5.014 ; 5.014 ; Rise       ; pc:p1|counter[1]                        ;
; LEDR[*]   ; pc:p1|counter[1]                        ; 5.045 ; 5.045 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[2]  ; pc:p1|counter[1]                        ; 5.480 ; 5.480 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[3]  ; pc:p1|counter[1]                        ; 6.506 ; 6.506 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[4]  ; pc:p1|counter[1]                        ; 6.367 ; 6.367 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[5]  ; pc:p1|counter[1]                        ; 5.802 ; 5.802 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[6]  ; pc:p1|counter[1]                        ; 5.787 ; 5.787 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[7]  ; pc:p1|counter[1]                        ; 6.001 ; 6.001 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[8]  ; pc:p1|counter[1]                        ; 5.239 ; 5.239 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[9]  ; pc:p1|counter[1]                        ; 5.240 ; 5.240 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[10] ; pc:p1|counter[1]                        ; 5.290 ; 5.290 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[11] ; pc:p1|counter[1]                        ; 5.178 ; 5.178 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[12] ; pc:p1|counter[1]                        ; 5.332 ; 5.332 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[13] ; pc:p1|counter[1]                        ; 5.301 ; 5.301 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[14] ; pc:p1|counter[1]                        ; 5.105 ; 5.105 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[15] ; pc:p1|counter[1]                        ; 5.084 ; 5.084 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[16] ; pc:p1|counter[1]                        ; 5.532 ; 5.532 ; Fall       ; pc:p1|counter[1]                        ;
;  LEDR[17] ; pc:p1|counter[1]                        ; 5.045 ; 5.045 ; Fall       ; pc:p1|counter[1]                        ;
; HEX7[*]   ; register:ex_mem|out[21]                 ; 4.684 ; 4.684 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[0]  ; register:ex_mem|out[21]                 ; 5.097 ; 5.097 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[1]  ; register:ex_mem|out[21]                 ; 4.882 ; 4.882 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[2]  ; register:ex_mem|out[21]                 ; 4.684 ; 4.684 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[3]  ; register:ex_mem|out[21]                 ; 4.965 ; 4.965 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[4]  ; register:ex_mem|out[21]                 ; 4.706 ; 4.706 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[5]  ; register:ex_mem|out[21]                 ; 5.255 ; 5.255 ; Rise       ; register:ex_mem|out[21]                 ;
;  HEX7[6]  ; register:ex_mem|out[21]                 ; 4.715 ; 4.715 ; Rise       ; register:ex_mem|out[21]                 ;
; HEX3[*]   ; register:id_ex|out[17]                  ; 4.959 ; 4.959 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[0]  ; register:id_ex|out[17]                  ; 5.198 ; 5.198 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[1]  ; register:id_ex|out[17]                  ; 5.081 ; 5.081 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[2]  ; register:id_ex|out[17]                  ; 5.404 ; 5.404 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[3]  ; register:id_ex|out[17]                  ; 5.238 ; 5.238 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[4]  ; register:id_ex|out[17]                  ; 5.003 ; 5.003 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[5]  ; register:id_ex|out[17]                  ; 4.959 ; 4.959 ; Rise       ; register:id_ex|out[17]                  ;
;  HEX3[6]  ; register:id_ex|out[17]                  ; 5.108 ; 5.108 ; Rise       ; register:id_ex|out[17]                  ;
; HEX4[*]   ; register:id_ex|out[1]                   ; 4.524 ; 4.524 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[0]  ; register:id_ex|out[1]                   ; 4.802 ; 4.802 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[1]  ; register:id_ex|out[1]                   ; 4.825 ; 4.825 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[2]  ; register:id_ex|out[1]                   ; 4.785 ; 4.785 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[3]  ; register:id_ex|out[1]                   ; 4.891 ; 4.891 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[4]  ; register:id_ex|out[1]                   ; 4.635 ; 4.635 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[5]  ; register:id_ex|out[1]                   ; 4.793 ; 4.793 ; Rise       ; register:id_ex|out[1]                   ;
;  HEX4[6]  ; register:id_ex|out[1]                   ; 4.524 ; 4.524 ; Rise       ; register:id_ex|out[1]                   ;
; HEX5[*]   ; register:mem_wb|out[21]                 ; 4.281 ; 4.281 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[0]  ; register:mem_wb|out[21]                 ; 4.835 ; 4.835 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[1]  ; register:mem_wb|out[21]                 ; 4.745 ; 4.745 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[2]  ; register:mem_wb|out[21]                 ; 4.658 ; 4.658 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[3]  ; register:mem_wb|out[21]                 ; 4.281 ; 4.281 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[4]  ; register:mem_wb|out[21]                 ; 4.398 ; 4.398 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[5]  ; register:mem_wb|out[21]                 ; 4.436 ; 4.436 ; Rise       ; register:mem_wb|out[21]                 ;
;  HEX5[6]  ; register:mem_wb|out[21]                 ; 4.831 ; 4.831 ; Rise       ; register:mem_wb|out[21]                 ;
+-----------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 1        ; 1        ; 0        ; 0        ;
; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0        ; 8        ; 0        ; 0        ;
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]                                  ; 0        ; 0        ; 421      ; 418      ;
; KEY[1]                                  ; KEY[1]                                  ; 0        ; 0        ; 0        ; 50658    ;
; pc:p1|counter[0]                        ; KEY[1]                                  ; 0        ; 0        ; 31       ; 31       ;
; pc:p1|counter[1]                        ; KEY[1]                                  ; 0        ; 0        ; 30       ; 30       ;
; register:ex_mem|out[21]                 ; KEY[1]                                  ; 0        ; 0        ; 1        ; 1        ;
; register:id_ex|out[1]                   ; KEY[1]                                  ; 0        ; 0        ; 177      ; 177      ;
; register:id_ex|out[17]                  ; KEY[1]                                  ; 0        ; 0        ; 49       ; 49       ;
; register:mem_wb|out[21]                 ; KEY[1]                                  ; 0        ; 0        ; 7        ; 7        ;
; KEY[1]                                  ; pc:p1|counter[0]                        ; 0        ; 1280     ; 0        ; 1280     ;
; pc:p1|counter[0]                        ; pc:p1|counter[0]                        ; 90       ; 90       ; 90       ; 90       ;
; pc:p1|counter[1]                        ; pc:p1|counter[0]                        ; 90       ; 90       ; 90       ; 90       ;
; KEY[1]                                  ; pc:p1|counter[1]                        ; 0        ; 1291     ; 0        ; 1280     ;
; pc:p1|counter[0]                        ; pc:p1|counter[1]                        ; 97       ; 97       ; 90       ; 90       ;
; pc:p1|counter[1]                        ; pc:p1|counter[1]                        ; 97       ; 97       ; 90       ; 90       ;
; KEY[1]                                  ; register:ex_mem|out[21]                 ; 0        ; 18       ; 0        ; 0        ;
; register:ex_mem|out[21]                 ; register:ex_mem|out[21]                 ; 7        ; 7        ; 0        ; 0        ;
; KEY[1]                                  ; register:id_ex|out[1]                   ; 0        ; 68       ; 0        ; 0        ;
; register:id_ex|out[1]                   ; register:id_ex|out[1]                   ; 7        ; 7        ; 0        ; 0        ;
; KEY[1]                                  ; register:id_ex|out[17]                  ; 0        ; 18       ; 0        ; 0        ;
; register:id_ex|out[17]                  ; register:id_ex|out[17]                  ; 7        ; 7        ; 0        ; 0        ;
; KEY[1]                                  ; register:mem_wb|out[21]                 ; 0        ; 68       ; 0        ; 0        ;
; register:mem_wb|out[21]                 ; register:mem_wb|out[21]                 ; 7        ; 7        ; 0        ; 0        ;
; KEY[1]                                  ; SW[15]                                  ; 0        ; 175      ; 0        ; 0        ;
; SW[15]                                  ; SW[15]                                  ; 82       ; 82       ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 1        ; 1        ; 0        ; 0        ;
; KEY[1]                                  ; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; 0        ; 8        ; 0        ; 0        ;
; fetch_id_reg:fe_id_reg|inst_out_reg[14] ; KEY[1]                                  ; 0        ; 0        ; 421      ; 418      ;
; KEY[1]                                  ; KEY[1]                                  ; 0        ; 0        ; 0        ; 50658    ;
; pc:p1|counter[0]                        ; KEY[1]                                  ; 0        ; 0        ; 31       ; 31       ;
; pc:p1|counter[1]                        ; KEY[1]                                  ; 0        ; 0        ; 30       ; 30       ;
; register:ex_mem|out[21]                 ; KEY[1]                                  ; 0        ; 0        ; 1        ; 1        ;
; register:id_ex|out[1]                   ; KEY[1]                                  ; 0        ; 0        ; 177      ; 177      ;
; register:id_ex|out[17]                  ; KEY[1]                                  ; 0        ; 0        ; 49       ; 49       ;
; register:mem_wb|out[21]                 ; KEY[1]                                  ; 0        ; 0        ; 7        ; 7        ;
; KEY[1]                                  ; pc:p1|counter[0]                        ; 0        ; 1280     ; 0        ; 1280     ;
; pc:p1|counter[0]                        ; pc:p1|counter[0]                        ; 90       ; 90       ; 90       ; 90       ;
; pc:p1|counter[1]                        ; pc:p1|counter[0]                        ; 90       ; 90       ; 90       ; 90       ;
; KEY[1]                                  ; pc:p1|counter[1]                        ; 0        ; 1291     ; 0        ; 1280     ;
; pc:p1|counter[0]                        ; pc:p1|counter[1]                        ; 97       ; 97       ; 90       ; 90       ;
; pc:p1|counter[1]                        ; pc:p1|counter[1]                        ; 97       ; 97       ; 90       ; 90       ;
; KEY[1]                                  ; register:ex_mem|out[21]                 ; 0        ; 18       ; 0        ; 0        ;
; register:ex_mem|out[21]                 ; register:ex_mem|out[21]                 ; 7        ; 7        ; 0        ; 0        ;
; KEY[1]                                  ; register:id_ex|out[1]                   ; 0        ; 68       ; 0        ; 0        ;
; register:id_ex|out[1]                   ; register:id_ex|out[1]                   ; 7        ; 7        ; 0        ; 0        ;
; KEY[1]                                  ; register:id_ex|out[17]                  ; 0        ; 18       ; 0        ; 0        ;
; register:id_ex|out[17]                  ; register:id_ex|out[17]                  ; 7        ; 7        ; 0        ; 0        ;
; KEY[1]                                  ; register:mem_wb|out[21]                 ; 0        ; 68       ; 0        ; 0        ;
; register:mem_wb|out[21]                 ; register:mem_wb|out[21]                 ; 7        ; 7        ; 0        ; 0        ;
; KEY[1]                                  ; SW[15]                                  ; 0        ; 175      ; 0        ; 0        ;
; SW[15]                                  ; SW[15]                                  ; 82       ; 82       ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 278   ; 278  ;
; Unconstrained Output Ports      ; 78    ; 78   ;
; Unconstrained Output Port Paths ; 2192  ; 2192 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov  5 07:46:42 2015
Info: Command: quartus_sta Mips -c Mips
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 60 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Mips.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name pc:p1|counter[0] pc:p1|counter[0]
    Info (332105): create_clock -period 1.000 -name fetch_id_reg:fe_id_reg|inst_out_reg[14] fetch_id_reg:fe_id_reg|inst_out_reg[14]
    Info (332105): create_clock -period 1.000 -name pc:p1|counter[1] pc:p1|counter[1]
    Info (332105): create_clock -period 1.000 -name register:id_ex|out[17] register:id_ex|out[17]
    Info (332105): create_clock -period 1.000 -name register:id_ex|out[1] register:id_ex|out[1]
    Info (332105): create_clock -period 1.000 -name register:mem_wb|out[21] register:mem_wb|out[21]
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
    Info (332105): create_clock -period 1.000 -name register:ex_mem|out[21] register:ex_mem|out[21]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: regFile|Mux44  from: datad  to: combout
    Info (332098): Cell: regFile|Mux44~0  from: dataa  to: combout
    Info (332098): Cell: regFile|Mux44~1  from: datad  to: combout
    Info (332098): Cell: regFile|Mux44~2  from: datab  to: combout
    Info (332098): Cell: regFile|Mux44~2  from: datac  to: combout
    Info (332098): Cell: regFile|Mux45  from: datad  to: combout
    Info (332098): Cell: regFile|Mux45~0  from: dataa  to: combout
    Info (332098): Cell: regFile|Mux45~1  from: datad  to: combout
    Info (332098): Cell: regFile|Mux45~2  from: dataa  to: combout
    Info (332098): Cell: regFile|Mux45~2  from: datac  to: combout
    Info (332098): Cell: regFile|Mux46  from: datad  to: combout
    Info (332098): Cell: regFile|Mux46~0  from: datab  to: combout
    Info (332098): Cell: regFile|Mux46~1  from: datab  to: combout
    Info (332098): Cell: regFile|Mux46~1  from: datad  to: combout
    Info (332098): Cell: regFile|Mux46~2  from: datab  to: combout
    Info (332098): Cell: regFile|Mux46~2  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.583      -774.734 KEY[1] 
    Info (332119):    -3.841       -50.977 pc:p1|counter[0] 
    Info (332119):    -3.776       -55.458 pc:p1|counter[1] 
    Info (332119):    -2.342       -15.026 register:mem_wb|out[21] 
    Info (332119):    -2.202       -14.663 register:id_ex|out[1] 
    Info (332119):    -1.402        -6.906 register:id_ex|out[17] 
    Info (332119):    -1.139        -2.785 fetch_id_reg:fe_id_reg|inst_out_reg[14] 
    Info (332119):    -1.137        -4.681 register:ex_mem|out[21] 
    Info (332119):     0.164         0.000 SW[15] 
Info (332146): Worst-case hold slack is -4.484
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.484       -82.433 pc:p1|counter[1] 
    Info (332119):    -4.438       -58.446 pc:p1|counter[0] 
    Info (332119):    -4.074       -27.292 SW[15] 
    Info (332119):    -3.102       -21.073 register:ex_mem|out[21] 
    Info (332119):    -3.067       -19.276 register:id_ex|out[17] 
    Info (332119):    -2.643       -17.959 register:mem_wb|out[21] 
    Info (332119):    -2.348       -54.344 KEY[1] 
    Info (332119):    -2.272       -14.977 register:id_ex|out[1] 
    Info (332119):    -2.269        -2.269 fetch_id_reg:fe_id_reg|inst_out_reg[14] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -265.222 KEY[1] 
    Info (332119):    -1.222       -19.508 SW[15] 
    Info (332119):    -0.711       -49.896 pc:p1|counter[0] 
    Info (332119):    -0.617       -75.900 pc:p1|counter[1] 
    Info (332119):     0.500         0.000 fetch_id_reg:fe_id_reg|inst_out_reg[14] 
    Info (332119):     0.500         0.000 register:ex_mem|out[21] 
    Info (332119):     0.500         0.000 register:id_ex|out[17] 
    Info (332119):     0.500         0.000 register:id_ex|out[1] 
    Info (332119):     0.500         0.000 register:mem_wb|out[21] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: regFile|Mux44  from: datad  to: combout
    Info (332098): Cell: regFile|Mux44~0  from: dataa  to: combout
    Info (332098): Cell: regFile|Mux44~1  from: datad  to: combout
    Info (332098): Cell: regFile|Mux44~2  from: datab  to: combout
    Info (332098): Cell: regFile|Mux44~2  from: datac  to: combout
    Info (332098): Cell: regFile|Mux45  from: datad  to: combout
    Info (332098): Cell: regFile|Mux45~0  from: dataa  to: combout
    Info (332098): Cell: regFile|Mux45~1  from: datad  to: combout
    Info (332098): Cell: regFile|Mux45~2  from: dataa  to: combout
    Info (332098): Cell: regFile|Mux45~2  from: datac  to: combout
    Info (332098): Cell: regFile|Mux46  from: datad  to: combout
    Info (332098): Cell: regFile|Mux46~0  from: datab  to: combout
    Info (332098): Cell: regFile|Mux46~1  from: datab  to: combout
    Info (332098): Cell: regFile|Mux46~1  from: datad  to: combout
    Info (332098): Cell: regFile|Mux46~2  from: datab  to: combout
    Info (332098): Cell: regFile|Mux46~2  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.455
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.455      -235.798 KEY[1] 
    Info (332119):    -1.418       -18.339 pc:p1|counter[0] 
    Info (332119):    -1.367       -17.866 pc:p1|counter[1] 
    Info (332119):    -0.723        -4.544 register:id_ex|out[1] 
    Info (332119):    -0.681        -4.186 register:mem_wb|out[21] 
    Info (332119):    -0.289        -0.779 register:id_ex|out[17] 
    Info (332119):    -0.258        -0.559 fetch_id_reg:fe_id_reg|inst_out_reg[14] 
    Info (332119):    -0.173        -0.379 register:ex_mem|out[21] 
    Info (332119):     0.485         0.000 SW[15] 
Info (332146): Worst-case hold slack is -2.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.331       -44.302 pc:p1|counter[1] 
    Info (332119):    -2.317       -31.202 pc:p1|counter[0] 
    Info (332119):    -2.058       -14.296 SW[15] 
    Info (332119):    -1.747       -11.189 register:id_ex|out[17] 
    Info (332119):    -1.746       -11.933 register:ex_mem|out[21] 
    Info (332119):    -1.551       -10.557 register:mem_wb|out[21] 
    Info (332119):    -1.426       -46.246 KEY[1] 
    Info (332119):    -1.345        -9.040 register:id_ex|out[1] 
    Info (332119):    -1.339        -1.339 fetch_id_reg:fe_id_reg|inst_out_reg[14] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -265.222 KEY[1] 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.031        -2.046 pc:p1|counter[0] 
    Info (332119):     0.019         0.000 pc:p1|counter[1] 
    Info (332119):     0.500         0.000 fetch_id_reg:fe_id_reg|inst_out_reg[14] 
    Info (332119):     0.500         0.000 register:ex_mem|out[21] 
    Info (332119):     0.500         0.000 register:id_ex|out[17] 
    Info (332119):     0.500         0.000 register:id_ex|out[1] 
    Info (332119):     0.500         0.000 register:mem_wb|out[21] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 593 megabytes
    Info: Processing ended: Thu Nov  5 07:46:44 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


