---
layout : single
title: "[SProcess] PTS Doping Process"
categories: 
  - FinFET Process Simulation
toc: true
toc_sticky: true
use_math: true
---

Punch-thorough 현상을 방지하기 위한 PTS Doping Process  

[Process Flow Video](https://www.youtube.com/watch?v=_9pXQpkrb7E)  

## 0. Meshing & Refinement  

&nbsp;

<p align="center"><img src="/assets/images/finfet/31.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl
refinebox name= HaloImp mask= FinMask \
    extend= 0.005 extrusion.min= -$gox-2*$dumOxT extrusion.max= 1.5*$HFin \
    xrefine= "0.002"  yrefine= "$PolyPitch/(40.0)" zrefine= "$FinPitch/(20.0)" 
```

&nbsp;

## 1. Gate Mask PhotoLithography

&nbsp;

<p align="center"><img src="/assets/images/klayout/26.png" width="80%" height="80%"  title="" alt=""/></p>

<p align="center"><img src="/assets/images/finfet/32.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl
icwb.create.mask layer.name= l2 name= Gate polarity= negative

photo mask= Gate thickness= 0.1<um>
```

&nbsp;

## 2. Dummy Gate Etch  

&nbsp;

<p align="center"><img src="/assets/images/finfet/33.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

etch material= {Dummygate} type= anisotropic rate= 1.0 time= 1.0

```

&nbsp;

## 3. PR Strip  

&nbsp;

<p align="center"><img src="/assets/images/finfet/34.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

strip Photoresist

```

&nbsp;

## 4. Dummy Dielectric Etch  

&nbsp;

<p align="center"><img src="/assets/images/finfet/35.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

etch material= {Dummydielectric} type= anisotropic rate= 1.0 time= 1.0

```

&nbsp;

## 5. Screen (& Pad) Oxide Deposition  

&nbsp;

<p align="center"><img src="/assets/images/finfet/36.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

deposit material= {Oxide} type= isotropic  rate= {1.0} time= $ScrOxT2

```

- 현재 증착한 Oxide의 경우, PTS Doping을 위한 Screen Oxide의 역할도 있지만, 후속적으로 구현할 Nitride Spacer Deposition을 위한 Pad Oxide의 역할도 있음  

&nbsp;

## 6. Nitride Deposition for Spacer Offset 

&nbsp;

<p align="center"><img src="/assets/images/finfet/37.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl
deposit material= {Nitride} type= isotropic  rate= {$Tsp} time= 1.0

etch nitride type= anisotropic rate= [expr $ScrOxT2+$HFin] time= 1.1
```

- 본래라면 S/D Epitaxy 구현 후, Spacer를 형성하지만 KMC Model이 연산에 계속 실패  
- 따라서 Spacer를 먼저 형성해야한다고 판단하여 그에 대한 일환으로 Spacer를 위한 Offset을 먼저 구현  

&nbsp;

## 6. Boron & Carbon Ion Implantation  

&nbsp;

<p align="center"><img src="/assets/images/finfet/38.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl
pdbSetDoubleArray Silicon Carbon Conc.Strain {0 0 1 -0.432}
pdbSetDouble Silicon Mechanics TopRelaxedNodeCoord 0.05e-4

implant Boron dose= 2.6e+13 energy= 5 tilt= 30 rotation= 30  
implant Boron dose= 2.6e+13 energy= 5 tilt= 30 rotation= 150 
implant Boron dose= 2.6e+13 energy= 5 tilt= 30 rotation= 210 
implant Boron dose= 2.6e+13 energy= 5 tilt= 30 rotation= 330 
 
implant Carbon dose= 2.0e15 energy= 2.5 tilt= 45 rotation= 0.0 
implant Carbon dose= 2.0e15 energy= 2.5 tilt= 45 rotation= 180.0
```

- `pdbSetDoubleArray` : 서로 다른 두 material 간의 상호작용을 설정하는 커맨드  
  - `Conc.Strain`
    - 서로 다른 material 간의 Strain Profile을 설정  
    - `-0.432`의 경우, Silicon과 Carbon의 Lattice Constant를 기반으로 산출된 parameter  

- `TopRelaxedNodeCoord`  
  - 일반적인 Strain Profile의 Relaxation reference Position은 Si 기판의 바닥면으로 설정되어 있음  
  - 다만, SiGe나 SiC Epitaxy Layer처럼 Multi Strained-Layer 구조일 경우에는 조성비가 변화함과 동시에 기준 위치를 재정의해야 함  

&nbsp;

- **Vertical Doping을 하지 않는 이유**  
  - Planar Device와는 달리 Fin은 vertical Ion Implantation을 진행할 경우, Conformal Doping Profile이 형성되기 쉽지 않음  
  - 물론 Implantation Energy(`energy`)나 Dose 용량(`dose`)을 더 높이면 해결할 수 있지만, 이러면 하부에도 더 많은 Dopant가 주입되는 단점이 있음  
  - 제일 이상적인 경우는 45도 경사각(`tilt= 45`)으로 주입 후, ms 단위의 Annealing을 수행하는 것  
    - 해당 방식을 사용할 경우, 하부에서의 Dopant diffusion도 최소화하면서 Confomal Profile을 획득 가능함  

&nbsp;

- **Carbon?**  
  - FinFET 그중에서도 S/D Epitaxy 기술의 핵심은 Strain(응력)  
  - carrier mobility를 향상하기 위해서는 Silicon의 Lattice Sturcture에 Strain을 가하는 것이 중요  
    - P-type
      - hole mobility 향상을 위해서는 Silicon channel에 Compressive Strain(압축 응력)을 가해야 함  
      - 이를 위해 S/D 도핑 시, Silicon에 Germanium을 도핑하여 SiGe Eptiaxy를 진행  
    - N-type  
      - electron mobility 향상을 위해서는 Silicon channel에 Tensile Strain(인장 응력)을 가해야 함  
      - 이를 위해 S/D 도핑 시, Silicon에 Carbon을 도핑하여 SiC Epitaxy를 진행  

&nbsp;

- **Multi-Fin Isolation**  
  - 본래, SoC circuit에 사용되는 Multi-Fin Device는 Single PTS Doping이 불가능함  
  - Bulk에 PTS Doping을 진행하면서 서로 다른 소자에 영향을 주지 않기 위해서는 DTI(Deep Trench Isolation) 같은 High Aspect ratio 형태의 절연 구조가 삽입되어야 함  
  - 사실 이번 시뮬레이션에서는 Single Device만 구현하기에 STI만을 구현함   

&nbsp;

> **Vertical Conformance 관련 자료**  

<div align="center">
  <img src="/assets/images/finfet/39.png" width="60%" height="60%" alt=""/>
  <p><em>L. Pelaz, IEDM (2009)</em></p>
</div>

&nbsp;

> **DTI & PTS Doping 관련 자료**  

<div align="center">
  <img src="/assets/images/finfet/46.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;