# AC_Practica2
Practica 2. Implementar procesador MIPS
Procesador MIPS que soporte las instrucciones add, addi, sub, or, ori, and, andi, lui, nor, sll, srl, lw, sw, beq, bne, j, jal, jr
