TimeQuest Timing Analyzer report for MIC1
Thu Dec 18 22:57:14 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK'
 24. Fast Model Hold: 'CLOCK'
 25. Fast Model Minimum Pulse Width: 'CLOCK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MIC1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 19.9 MHz ; 19.9 MHz        ; CLOCK      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -24.621 ; -4417.891     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -3.081 ; -27.848       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                             ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -24.621 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 25.099     ;
; -24.621 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 25.099     ;
; -24.621 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 25.099     ;
; -24.621 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 25.099     ;
; -24.621 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 25.099     ;
; -24.621 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 25.099     ;
; -24.621 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 25.099     ;
; -24.621 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 25.099     ;
; -24.621 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 25.099     ;
; -23.068 ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst28                                           ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.813     ; 21.291     ;
; -22.770 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 2.296      ; 25.602     ;
; -22.770 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 2.296      ; 25.602     ;
; -22.770 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 2.296      ; 25.602     ;
; -22.770 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 2.296      ; 25.602     ;
; -22.770 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 2.296      ; 25.602     ;
; -22.770 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 2.296      ; 25.602     ;
; -22.770 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 2.296      ; 25.602     ;
; -22.770 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 2.296      ; 25.602     ;
; -22.770 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 2.296      ; 25.602     ;
; -22.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.133      ; 24.350     ;
; -22.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.133      ; 24.350     ;
; -22.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.133      ; 24.350     ;
; -22.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.133      ; 24.350     ;
; -22.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.133      ; 24.350     ;
; -22.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.133      ; 24.350     ;
; -22.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.133      ; 24.350     ;
; -22.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.133      ; 24.350     ;
; -22.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.133      ; 24.350     ;
; -22.312 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 2.754      ; 25.602     ;
; -22.312 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 2.754      ; 25.602     ;
; -22.312 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 2.754      ; 25.602     ;
; -22.312 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 2.754      ; 25.602     ;
; -22.312 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 2.754      ; 25.602     ;
; -22.312 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 2.754      ; 25.602     ;
; -22.312 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 2.754      ; 25.602     ;
; -22.312 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 2.754      ; 25.602     ;
; -22.312 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 2.754      ; 25.602     ;
; -22.235 ; datapath:inst|REGISTER_BANK:inst2|OPC:inst9|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24                                           ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.931     ; 20.340     ;
; -22.171 ; datapath:inst|REGISTER_BANK:inst2|OPC:inst9|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst16                                           ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.930     ; 20.277     ;
; -22.168 ; datapath:inst|REGISTER_BANK:inst2|OPC:inst9|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst20                                           ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.929     ; 20.275     ;
; -22.101 ; datapath:inst|REGISTER_BANK:inst2|MDR:inst7|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28                                            ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.355     ; 20.782     ;
; -21.849 ; datapath:inst|REGISTER_BANK:inst2|LV:inst8|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24                                            ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.562     ; 20.323     ;
; -21.840 ; datapath:inst|REGISTER_BANK:inst2|MDR:inst7|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20                                            ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.351     ; 20.525     ;
; -21.829 ; datapath:inst|REGISTER_BANK:inst2|LV:inst8|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16                                            ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.561     ; 20.304     ;
; -21.802 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 2.392      ; 24.730     ;
; -21.802 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 2.392      ; 24.730     ;
; -21.802 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 2.392      ; 24.730     ;
; -21.802 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 2.392      ; 24.730     ;
; -21.802 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 2.392      ; 24.730     ;
; -21.802 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 2.392      ; 24.730     ;
; -21.802 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 2.392      ; 24.730     ;
; -21.802 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 2.392      ; 24.730     ;
; -21.802 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 2.392      ; 24.730     ;
; -21.778 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.132      ; 23.446     ;
; -21.778 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.132      ; 23.446     ;
; -21.778 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.132      ; 23.446     ;
; -21.778 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.132      ; 23.446     ;
; -21.778 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.132      ; 23.446     ;
; -21.778 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.132      ; 23.446     ;
; -21.778 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.132      ; 23.446     ;
; -21.778 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.132      ; 23.446     ;
; -21.778 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.132      ; 23.446     ;
; -21.685 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 22.160     ;
; -21.685 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 22.160     ;
; -21.685 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 22.160     ;
; -21.685 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 22.160     ;
; -21.685 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 22.160     ;
; -21.685 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 22.160     ;
; -21.685 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 22.160     ;
; -21.685 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 22.160     ;
; -21.685 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.061     ; 22.160     ;
; -21.622 ; datapath:inst|REGISTER_BANK:inst2|MDR:inst7|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24                                            ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.351     ; 20.307     ;
; -21.609 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 2.295      ; 24.440     ;
; -21.609 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 2.295      ; 24.440     ;
; -21.609 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 2.295      ; 24.440     ;
; -21.609 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 2.295      ; 24.440     ;
; -21.609 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 2.295      ; 24.440     ;
; -21.609 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 2.295      ; 24.440     ;
; -21.609 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 2.295      ; 24.440     ;
; -21.609 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 2.295      ; 24.440     ;
; -21.609 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 2.295      ; 24.440     ;
; -21.527 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 1.129      ; 23.192     ;
; -21.527 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 1.129      ; 23.192     ;
; -21.527 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 1.129      ; 23.192     ;
; -21.527 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 1.129      ; 23.192     ;
; -21.527 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 1.129      ; 23.192     ;
; -21.527 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 1.129      ; 23.192     ;
; -21.527 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 1.129      ; 23.192     ;
; -21.527 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 1.129      ; 23.192     ;
; -21.527 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 1.129      ; 23.192     ;
; -21.525 ; datapath:inst|REGISTER_BANK:inst2|LV:inst8|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28                                            ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.561     ; 20.000     ;
; -21.512 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.438     ;
; -21.512 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.438     ;
; -21.512 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.438     ;
; -21.512 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.438     ;
; -21.512 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.438     ;
; -21.512 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.438     ;
; -21.512 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.438     ;
; -21.512 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.438     ;
; -21.512 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 2.390      ; 24.438     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.081 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst12                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.860      ; 3.045      ;
; -2.710 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst16                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.860      ; 3.416      ;
; -2.438 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst20                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.860      ; 3.688      ;
; -2.307 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst                                            ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 3.823      ;
; -2.288 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst5                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 3.842      ;
; -2.121 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst8                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.860      ; 4.005      ;
; -1.897 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28                                            ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.687      ; 4.056      ;
; -1.854 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst24                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.860      ; 4.272      ;
; -1.849 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5                                            ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.856      ; 4.273      ;
; -1.820 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst8                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 4.310      ;
; -1.734 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst16                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.682      ; 4.214      ;
; -1.716 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst8                                            ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.679      ; 4.229      ;
; -1.715 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5                                            ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.856      ; 4.407      ;
; -1.656 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst8                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 4.474      ;
; -1.633 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28                                             ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 4.524      ; 3.157      ;
; -1.612 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst8                                              ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 3.826      ; 2.480      ;
; -1.609 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst16                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.679      ; 4.336      ;
; -1.607 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst5                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 4.523      ;
; -1.563 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.019      ;
; -1.563 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.019      ;
; -1.563 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.019      ;
; -1.563 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.019      ;
; -1.563 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.019      ;
; -1.563 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.019      ;
; -1.563 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.019      ;
; -1.563 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.019      ;
; -1.563 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.019      ;
; -1.544 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst24                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 4.586      ;
; -1.537 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.045      ;
; -1.537 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.045      ;
; -1.537 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.045      ;
; -1.537 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.045      ;
; -1.537 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.045      ;
; -1.537 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.045      ;
; -1.537 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.045      ;
; -1.537 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.045      ;
; -1.537 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.045      ;
; -1.459 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst                                            ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 5.863      ; 4.670      ;
; -1.440 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst5                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 5.863      ; 4.689      ;
; -1.364 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst16                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 4.766      ;
; -1.361 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst12                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.844      ; 4.749      ;
; -1.352 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst20                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 4.778      ;
; -1.337 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst20                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 4.793      ;
; -1.284 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst2|inst16                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.683      ; 4.665      ;
; -1.223 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst24                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 4.907      ;
; -1.221 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst12                                             ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 3.822      ; 2.867      ;
; -1.215 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.363      ;
; -1.215 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.363      ;
; -1.215 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.363      ;
; -1.215 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.363      ;
; -1.215 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.363      ;
; -1.215 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.363      ;
; -1.215 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.363      ;
; -1.215 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.363      ;
; -1.215 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.363      ;
; -1.196 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst12                                             ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.824      ; 2.894      ;
; -1.185 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst12                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 4.945      ;
; -1.166 ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28                                            ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 4.429      ; 3.529      ;
; -1.162 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24                                              ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 3.825      ; 2.929      ;
; -1.157 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst24                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 4.973      ;
; -1.154 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28                                              ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 3.827      ; 2.939      ;
; -1.121 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst12                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 5.857      ; 5.002      ;
; -1.097 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24                                             ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 4.523      ; 3.692      ;
; -1.092 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst20                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 5.038      ;
; -1.081 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.497      ;
; -1.081 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.497      ;
; -1.081 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.497      ;
; -1.081 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.497      ;
; -1.081 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.497      ;
; -1.081 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.497      ;
; -1.081 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.497      ;
; -1.081 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.497      ;
; -1.081 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 6.812      ; 5.497      ;
; -1.061 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.521      ;
; -1.061 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.521      ;
; -1.061 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.521      ;
; -1.061 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.521      ;
; -1.061 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.521      ;
; -1.061 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.521      ;
; -1.061 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.521      ;
; -1.061 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.521      ;
; -1.061 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.521      ;
; -1.060 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst16                                          ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.864      ; 5.070      ;
; -1.046 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.536      ;
; -1.046 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.536      ;
; -1.046 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.536      ;
; -1.046 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.536      ;
; -1.046 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.536      ;
; -1.046 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.536      ;
; -1.046 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.536      ;
; -1.046 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.536      ;
; -1.046 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 6.816      ; 5.536      ;
; -1.042 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst12                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.682      ; 4.906      ;
; -1.034 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.848      ; 5.080      ;
; -0.980 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20                                              ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.817      ; 3.103      ;
; -0.974 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5                                            ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.849      ; 5.141      ;
; -0.972 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst8                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 5.863      ; 5.157      ;
; -0.969 ; datapath:inst|REGISTER_BANK:inst2|OPC:inst9|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst28                                           ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 3.947      ; 3.244      ;
; -0.953 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24                                            ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.686      ; 4.999      ;
; -0.930 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28                                            ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.679      ; 5.015      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[0]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[0]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[1]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[1]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[2]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[2]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[3]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[3]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[4]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[4]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[5]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[5]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[6]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[6]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[7]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[7]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flip                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flip                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[7]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[7]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst12                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst12                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst16                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; DATA_MEM[*]     ; CLOCK      ; 2.177  ; 2.177  ; Rise       ; CLOCK           ;
;  DATA_MEM[0]    ; CLOCK      ; 1.633  ; 1.633  ; Rise       ; CLOCK           ;
;  DATA_MEM[1]    ; CLOCK      ; 1.274  ; 1.274  ; Rise       ; CLOCK           ;
;  DATA_MEM[2]    ; CLOCK      ; 1.626  ; 1.626  ; Rise       ; CLOCK           ;
;  DATA_MEM[3]    ; CLOCK      ; 1.655  ; 1.655  ; Rise       ; CLOCK           ;
;  DATA_MEM[4]    ; CLOCK      ; 1.756  ; 1.756  ; Rise       ; CLOCK           ;
;  DATA_MEM[5]    ; CLOCK      ; 1.608  ; 1.608  ; Rise       ; CLOCK           ;
;  DATA_MEM[6]    ; CLOCK      ; 1.379  ; 1.379  ; Rise       ; CLOCK           ;
;  DATA_MEM[7]    ; CLOCK      ; 1.631  ; 1.631  ; Rise       ; CLOCK           ;
;  DATA_MEM[8]    ; CLOCK      ; 1.872  ; 1.872  ; Rise       ; CLOCK           ;
;  DATA_MEM[9]    ; CLOCK      ; 2.019  ; 2.019  ; Rise       ; CLOCK           ;
;  DATA_MEM[10]   ; CLOCK      ; 1.745  ; 1.745  ; Rise       ; CLOCK           ;
;  DATA_MEM[11]   ; CLOCK      ; 2.069  ; 2.069  ; Rise       ; CLOCK           ;
;  DATA_MEM[12]   ; CLOCK      ; 1.737  ; 1.737  ; Rise       ; CLOCK           ;
;  DATA_MEM[13]   ; CLOCK      ; 2.043  ; 2.043  ; Rise       ; CLOCK           ;
;  DATA_MEM[14]   ; CLOCK      ; 1.562  ; 1.562  ; Rise       ; CLOCK           ;
;  DATA_MEM[15]   ; CLOCK      ; 1.365  ; 1.365  ; Rise       ; CLOCK           ;
;  DATA_MEM[16]   ; CLOCK      ; 1.860  ; 1.860  ; Rise       ; CLOCK           ;
;  DATA_MEM[17]   ; CLOCK      ; 1.821  ; 1.821  ; Rise       ; CLOCK           ;
;  DATA_MEM[18]   ; CLOCK      ; -2.604 ; -2.604 ; Rise       ; CLOCK           ;
;  DATA_MEM[19]   ; CLOCK      ; 1.822  ; 1.822  ; Rise       ; CLOCK           ;
;  DATA_MEM[20]   ; CLOCK      ; 1.806  ; 1.806  ; Rise       ; CLOCK           ;
;  DATA_MEM[21]   ; CLOCK      ; 2.014  ; 2.014  ; Rise       ; CLOCK           ;
;  DATA_MEM[22]   ; CLOCK      ; 1.674  ; 1.674  ; Rise       ; CLOCK           ;
;  DATA_MEM[23]   ; CLOCK      ; 1.791  ; 1.791  ; Rise       ; CLOCK           ;
;  DATA_MEM[24]   ; CLOCK      ; 1.597  ; 1.597  ; Rise       ; CLOCK           ;
;  DATA_MEM[25]   ; CLOCK      ; 1.864  ; 1.864  ; Rise       ; CLOCK           ;
;  DATA_MEM[26]   ; CLOCK      ; 1.833  ; 1.833  ; Rise       ; CLOCK           ;
;  DATA_MEM[27]   ; CLOCK      ; 2.177  ; 2.177  ; Rise       ; CLOCK           ;
;  DATA_MEM[28]   ; CLOCK      ; 1.772  ; 1.772  ; Rise       ; CLOCK           ;
;  DATA_MEM[29]   ; CLOCK      ; 1.832  ; 1.832  ; Rise       ; CLOCK           ;
;  DATA_MEM[30]   ; CLOCK      ; 2.051  ; 2.051  ; Rise       ; CLOCK           ;
;  DATA_MEM[31]   ; CLOCK      ; 1.628  ; 1.628  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]  ; CLOCK      ; 3.692  ; 3.692  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0] ; CLOCK      ; 3.692  ; 3.692  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1] ; CLOCK      ; 3.199  ; 3.199  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2] ; CLOCK      ; 2.592  ; 2.592  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3] ; CLOCK      ; 3.003  ; 3.003  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4] ; CLOCK      ; 2.978  ; 2.978  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5] ; CLOCK      ; 3.171  ; 3.171  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6] ; CLOCK      ; 3.204  ; 3.204  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7] ; CLOCK      ; 3.204  ; 3.204  ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; DATA_MEM[*]     ; CLOCK      ; 2.834  ; 2.834  ; Rise       ; CLOCK           ;
;  DATA_MEM[0]    ; CLOCK      ; -1.403 ; -1.403 ; Rise       ; CLOCK           ;
;  DATA_MEM[1]    ; CLOCK      ; -1.044 ; -1.044 ; Rise       ; CLOCK           ;
;  DATA_MEM[2]    ; CLOCK      ; -1.396 ; -1.396 ; Rise       ; CLOCK           ;
;  DATA_MEM[3]    ; CLOCK      ; -1.425 ; -1.425 ; Rise       ; CLOCK           ;
;  DATA_MEM[4]    ; CLOCK      ; -1.526 ; -1.526 ; Rise       ; CLOCK           ;
;  DATA_MEM[5]    ; CLOCK      ; -1.378 ; -1.378 ; Rise       ; CLOCK           ;
;  DATA_MEM[6]    ; CLOCK      ; -1.149 ; -1.149 ; Rise       ; CLOCK           ;
;  DATA_MEM[7]    ; CLOCK      ; -1.401 ; -1.401 ; Rise       ; CLOCK           ;
;  DATA_MEM[8]    ; CLOCK      ; -1.642 ; -1.642 ; Rise       ; CLOCK           ;
;  DATA_MEM[9]    ; CLOCK      ; -1.789 ; -1.789 ; Rise       ; CLOCK           ;
;  DATA_MEM[10]   ; CLOCK      ; -1.515 ; -1.515 ; Rise       ; CLOCK           ;
;  DATA_MEM[11]   ; CLOCK      ; -1.839 ; -1.839 ; Rise       ; CLOCK           ;
;  DATA_MEM[12]   ; CLOCK      ; -1.507 ; -1.507 ; Rise       ; CLOCK           ;
;  DATA_MEM[13]   ; CLOCK      ; -1.813 ; -1.813 ; Rise       ; CLOCK           ;
;  DATA_MEM[14]   ; CLOCK      ; -1.332 ; -1.332 ; Rise       ; CLOCK           ;
;  DATA_MEM[15]   ; CLOCK      ; -1.135 ; -1.135 ; Rise       ; CLOCK           ;
;  DATA_MEM[16]   ; CLOCK      ; -1.630 ; -1.630 ; Rise       ; CLOCK           ;
;  DATA_MEM[17]   ; CLOCK      ; -1.591 ; -1.591 ; Rise       ; CLOCK           ;
;  DATA_MEM[18]   ; CLOCK      ; 2.834  ; 2.834  ; Rise       ; CLOCK           ;
;  DATA_MEM[19]   ; CLOCK      ; -1.592 ; -1.592 ; Rise       ; CLOCK           ;
;  DATA_MEM[20]   ; CLOCK      ; -1.576 ; -1.576 ; Rise       ; CLOCK           ;
;  DATA_MEM[21]   ; CLOCK      ; -1.784 ; -1.784 ; Rise       ; CLOCK           ;
;  DATA_MEM[22]   ; CLOCK      ; -1.444 ; -1.444 ; Rise       ; CLOCK           ;
;  DATA_MEM[23]   ; CLOCK      ; -1.561 ; -1.561 ; Rise       ; CLOCK           ;
;  DATA_MEM[24]   ; CLOCK      ; -1.367 ; -1.367 ; Rise       ; CLOCK           ;
;  DATA_MEM[25]   ; CLOCK      ; -1.634 ; -1.634 ; Rise       ; CLOCK           ;
;  DATA_MEM[26]   ; CLOCK      ; -1.603 ; -1.603 ; Rise       ; CLOCK           ;
;  DATA_MEM[27]   ; CLOCK      ; -1.947 ; -1.947 ; Rise       ; CLOCK           ;
;  DATA_MEM[28]   ; CLOCK      ; -1.542 ; -1.542 ; Rise       ; CLOCK           ;
;  DATA_MEM[29]   ; CLOCK      ; -1.602 ; -1.602 ; Rise       ; CLOCK           ;
;  DATA_MEM[30]   ; CLOCK      ; -1.821 ; -1.821 ; Rise       ; CLOCK           ;
;  DATA_MEM[31]   ; CLOCK      ; -1.398 ; -1.398 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]  ; CLOCK      ; -2.206 ; -2.206 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0] ; CLOCK      ; -3.047 ; -3.047 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1] ; CLOCK      ; -2.772 ; -2.772 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2] ; CLOCK      ; -2.206 ; -2.206 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3] ; CLOCK      ; -2.724 ; -2.724 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4] ; CLOCK      ; -2.336 ; -2.336 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5] ; CLOCK      ; -2.920 ; -2.920 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6] ; CLOCK      ; -2.924 ; -2.924 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7] ; CLOCK      ; -2.444 ; -2.444 ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 29.597 ; 29.597 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.077 ; 17.077 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 15.874 ; 15.874 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 18.219 ; 18.219 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.202 ; 17.202 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.220 ; 17.220 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.176 ; 18.176 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 19.684 ; 19.684 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 19.749 ; 19.749 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.678 ; 20.678 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 20.543 ; 20.543 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.508 ; 21.508 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 20.823 ; 20.823 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 23.556 ; 23.556 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.883 ; 22.883 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 23.180 ; 23.180 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.827 ; 23.827 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 24.633 ; 24.633 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 25.462 ; 25.462 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 24.857 ; 24.857 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.929 ; 24.929 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.586 ; 25.586 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 26.577 ; 26.577 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.512 ; 26.512 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 27.177 ; 27.177 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.917 ; 26.917 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 27.350 ; 27.350 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 28.146 ; 28.146 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 28.572 ; 28.572 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.895 ; 28.895 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.630 ; 28.630 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.597 ; 29.597 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 29.031 ; 29.031 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 15.276 ; 15.276 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.914 ; 14.914 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 15.276 ; 15.276 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.492 ; 14.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.149 ; 14.149 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 14.497 ; 14.497 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 14.894 ; 14.894 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.208 ; 14.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.353 ; 14.353 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.569 ; 14.569 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.867 ; 14.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 13.215 ; 13.215 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.409 ; 14.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.503 ; 14.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 12.897 ; 12.897 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.183 ; 13.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 13.639 ; 13.639 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.871 ; 13.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.626 ; 14.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.820 ; 14.820 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 12.903 ; 12.903 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 13.404 ; 13.404 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 13.400 ; 13.400 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 13.248 ; 13.248 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 12.903 ; 12.903 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.803 ; 14.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.556 ; 14.556 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 13.514 ; 13.514 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 15.122 ; 15.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 13.723 ; 13.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 12.929 ; 12.929 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.367 ; 14.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.161 ; 14.161 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.016 ; 11.016 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.659 ; 10.659 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 9.847  ; 9.847  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.294 ; 10.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 9.364  ; 9.364  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.082 ; 10.082 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.785  ; 9.785  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.236 ; 10.236 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.008 ; 10.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.896  ; 9.896  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.374 ; 10.374 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.144 ; 10.144 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.076 ; 10.076 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.257 ; 10.257 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.242 ; 10.242 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.359 ; 10.359 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.154 ; 10.154 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.629 ; 10.629 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.487 ; 10.487 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.941 ; 10.941 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.325 ; 10.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.016 ; 11.016 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.219 ; 10.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.650  ; 9.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 9.278  ; 9.278  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.002  ; 9.002  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 8.632  ; 8.632  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.244  ; 9.244  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 9.266  ; 9.266  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 9.265  ; 9.265  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.219  ; 9.219  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 8.924  ; 8.924  ; Rise       ; CLOCK           ;
; DATA_MEM_WRITE_ENABLE ; CLOCK      ; 6.226  ; 6.226  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.983  ; 9.983  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.888  ; 9.888  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 9.898  ; 9.898  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 9.888  ; 9.888  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 9.983  ; 9.983  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.522  ; 7.522  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.129  ; 7.129  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.983  ; 6.983  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.273  ; 7.273  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.993  ; 6.993  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.017  ; 7.017  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.218  ; 7.218  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.228  ; 7.228  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.216  ; 7.216  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.522  ; 7.522  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.104 ; 11.104 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 9.838  ; 9.838  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.175 ; 10.175 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 9.825  ; 9.825  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.287 ; 10.287 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 11.104 ; 11.104 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.271  ; 9.271  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.396 ; 10.396 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.611 ; 10.611 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 9.932  ; 9.932  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 9.860  ; 9.860  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.351  ; 9.351  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 9.367  ; 9.367  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 9.332  ; 9.332  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 9.876  ; 9.876  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.902  ; 9.902  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.744  ; 9.744  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.925  ; 9.925  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 9.855  ; 9.855  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.338  ; 9.338  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.845  ; 9.845  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 9.881  ; 9.881  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.072 ; 10.072 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 9.834  ; 9.834  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 9.830  ; 9.830  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.782  ; 9.782  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 9.845  ; 9.845  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.846  ; 9.846  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 9.872  ; 9.872  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.858  ; 9.858  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 30.650 ; 30.650 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 18.130 ; 18.130 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.927 ; 16.927 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 19.272 ; 19.272 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 18.255 ; 18.255 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 18.273 ; 18.273 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 19.229 ; 19.229 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 20.737 ; 20.737 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 20.802 ; 20.802 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 21.731 ; 21.731 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 21.596 ; 21.596 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 22.561 ; 22.561 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.876 ; 21.876 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 24.609 ; 24.609 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 23.936 ; 23.936 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 24.233 ; 24.233 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 24.880 ; 24.880 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 25.686 ; 25.686 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 26.515 ; 26.515 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 25.910 ; 25.910 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 25.982 ; 25.982 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 26.639 ; 26.639 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 27.630 ; 27.630 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 27.565 ; 27.565 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 28.230 ; 28.230 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 27.970 ; 27.970 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 28.403 ; 28.403 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 29.199 ; 29.199 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 29.625 ; 29.625 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 29.948 ; 29.948 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 29.683 ; 29.683 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 30.650 ; 30.650 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 30.084 ; 30.084 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 10.984 ; 10.984 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.338 ; 10.338 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.528 ; 10.528 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.503 ; 10.503 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.537 ; 10.537 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.805 ; 10.805 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.394 ; 10.394 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.546 ; 10.546 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.351 ; 10.351 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.613 ; 10.613 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.523 ; 10.523 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.610 ; 10.610 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 9.897  ; 9.897  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.664 ; 10.664 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.677 ; 10.677 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.884 ; 10.884 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.407 ; 10.407 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.293 ; 10.293 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.615 ; 10.615 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.984 ; 10.984 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.608 ; 10.608 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.575 ; 10.575 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.288 ; 10.288 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.575 ; 10.575 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.527 ; 10.527 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.384 ; 10.384 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.412 ; 10.412 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.670 ; 10.670 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.364 ; 10.364 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.768 ; 10.768 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.652 ; 10.652 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.442 ; 10.442 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.688 ; 10.688 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.883 ; 10.883 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.414 ; 10.414 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.447 ; 10.447 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 11.058 ; 11.058 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 13.329 ; 13.329 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 12.077 ; 12.077 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 12.716 ; 12.716 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 12.116 ; 12.116 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 11.375 ; 11.375 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 12.611 ; 12.611 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 13.311 ; 13.311 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 13.376 ; 13.376 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 14.153 ; 14.153 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 13.214 ; 13.214 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 12.825 ; 12.825 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 11.790 ; 11.790 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 12.826 ; 12.826 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 12.269 ; 12.269 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.165 ; 12.165 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 13.599 ; 13.599 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 13.955 ; 13.955 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 13.819 ; 13.819 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.950 ; 12.950 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.641 ; 12.641 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.539 ; 12.539 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 14.263 ; 14.263 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.805 ; 13.805 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.903 ; 12.903 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 11.725 ; 11.725 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 11.672 ; 11.672 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 11.268 ; 11.268 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 11.847 ; 11.847 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 11.289 ; 11.289 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 11.058 ; 11.058 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 11.969 ; 11.969 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 11.430 ; 11.430 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 12.897 ; 12.897 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.914 ; 14.914 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 15.276 ; 15.276 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.492 ; 14.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.149 ; 14.149 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 14.497 ; 14.497 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 14.894 ; 14.894 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.208 ; 14.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.353 ; 14.353 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.569 ; 14.569 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.867 ; 14.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 13.215 ; 13.215 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.409 ; 14.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.503 ; 14.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 12.897 ; 12.897 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.183 ; 13.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 13.639 ; 13.639 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.871 ; 13.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.626 ; 14.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.820 ; 14.820 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 12.903 ; 12.903 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 13.404 ; 13.404 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 13.400 ; 13.400 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 13.248 ; 13.248 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 12.903 ; 12.903 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.803 ; 14.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.556 ; 14.556 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 13.514 ; 13.514 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 15.122 ; 15.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 13.723 ; 13.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 12.929 ; 12.929 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.367 ; 14.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.161 ; 14.161 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 8.632  ; 8.632  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.659 ; 10.659 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 9.847  ; 9.847  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.294 ; 10.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 9.364  ; 9.364  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.082 ; 10.082 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.785  ; 9.785  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.236 ; 10.236 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.008 ; 10.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.896  ; 9.896  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.374 ; 10.374 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.144 ; 10.144 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.076 ; 10.076 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.257 ; 10.257 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.242 ; 10.242 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.359 ; 10.359 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.154 ; 10.154 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.629 ; 10.629 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.487 ; 10.487 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.941 ; 10.941 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.325 ; 10.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.016 ; 11.016 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.219 ; 10.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.650  ; 9.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 9.278  ; 9.278  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.002  ; 9.002  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 8.632  ; 8.632  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.244  ; 9.244  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 9.266  ; 9.266  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 9.265  ; 9.265  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.219  ; 9.219  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 8.924  ; 8.924  ; Rise       ; CLOCK           ;
; DATA_MEM_WRITE_ENABLE ; CLOCK      ; 6.226  ; 6.226  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.888  ; 9.888  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 9.898  ; 9.898  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 9.888  ; 9.888  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 9.983  ; 9.983  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.983  ; 6.983  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.129  ; 7.129  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.983  ; 6.983  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.273  ; 7.273  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.993  ; 6.993  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.017  ; 7.017  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.218  ; 7.218  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.228  ; 7.228  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.216  ; 7.216  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.522  ; 7.522  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.271  ; 9.271  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 9.838  ; 9.838  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.175 ; 10.175 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 9.825  ; 9.825  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.287 ; 10.287 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 11.104 ; 11.104 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.271  ; 9.271  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.396 ; 10.396 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.611 ; 10.611 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 9.932  ; 9.932  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 9.860  ; 9.860  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.351  ; 9.351  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 9.367  ; 9.367  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 9.332  ; 9.332  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 9.876  ; 9.876  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.902  ; 9.902  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.744  ; 9.744  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.925  ; 9.925  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 9.855  ; 9.855  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.338  ; 9.338  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.845  ; 9.845  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 9.881  ; 9.881  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.072 ; 10.072 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 9.834  ; 9.834  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 9.830  ; 9.830  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.782  ; 9.782  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 9.845  ; 9.845  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.846  ; 9.846  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 9.872  ; 9.872  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.858  ; 9.858  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 11.063 ; 11.063 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 13.163 ; 13.163 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 12.121 ; 12.121 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 12.732 ; 12.732 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 11.810 ; 11.810 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 11.063 ; 11.063 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 12.150 ; 12.150 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 12.412 ; 12.412 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 12.479 ; 12.479 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 12.980 ; 12.980 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 13.632 ; 13.632 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 13.611 ; 13.611 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 12.701 ; 12.701 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 14.035 ; 14.035 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 12.772 ; 12.772 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.375 ; 12.375 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 13.293 ; 13.293 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.742 ; 12.742 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 13.737 ; 13.737 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.826 ; 12.826 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 13.158 ; 13.158 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.558 ; 12.558 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 13.876 ; 13.876 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.116 ; 13.116 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.817 ; 12.817 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.649 ; 12.649 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.572 ; 12.572 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.859 ; 12.859 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.036 ; 13.036 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 12.789 ; 12.789 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 12.438 ; 12.438 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 12.239 ; 12.239 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 11.984 ; 11.984 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.897  ; 9.897  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.338 ; 10.338 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.528 ; 10.528 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.503 ; 10.503 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.537 ; 10.537 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.805 ; 10.805 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.394 ; 10.394 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.546 ; 10.546 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.351 ; 10.351 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.613 ; 10.613 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.523 ; 10.523 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.610 ; 10.610 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 9.897  ; 9.897  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.664 ; 10.664 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.677 ; 10.677 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.884 ; 10.884 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.407 ; 10.407 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.293 ; 10.293 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.615 ; 10.615 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.984 ; 10.984 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.608 ; 10.608 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.575 ; 10.575 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.288 ; 10.288 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.575 ; 10.575 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.527 ; 10.527 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.384 ; 10.384 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.412 ; 10.412 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.670 ; 10.670 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.364 ; 10.364 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.768 ; 10.768 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.652 ; 10.652 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.442 ; 10.442 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.688 ; 10.688 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.883 ; 10.883 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.414 ; 10.414 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.447 ; 10.447 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.934 ; -1970.354     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.515 ; -17.868       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                             ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.934 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 11.404     ;
; -10.934 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 11.404     ;
; -10.934 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 11.404     ;
; -10.934 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 11.404     ;
; -10.934 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 11.404     ;
; -10.934 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 11.404     ;
; -10.934 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 11.404     ;
; -10.934 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 11.404     ;
; -10.934 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 11.404     ;
; -10.059 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 1.099      ; 11.690     ;
; -10.059 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 1.099      ; 11.690     ;
; -10.059 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 1.099      ; 11.690     ;
; -10.059 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 1.099      ; 11.690     ;
; -10.059 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 1.099      ; 11.690     ;
; -10.059 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 1.099      ; 11.690     ;
; -10.059 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 1.099      ; 11.690     ;
; -10.059 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 1.099      ; 11.690     ;
; -10.059 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; CLOCK        ; CLOCK       ; 0.500        ; 1.099      ; 11.690     ;
; -10.015 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 11.078     ;
; -10.015 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 11.078     ;
; -10.015 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 11.078     ;
; -10.015 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 11.078     ;
; -10.015 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 11.078     ;
; -10.015 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 11.078     ;
; -10.015 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 11.078     ;
; -10.015 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 11.078     ;
; -10.015 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 11.078     ;
; -9.806  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 1.352      ; 11.690     ;
; -9.806  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 1.352      ; 11.690     ;
; -9.806  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 1.352      ; 11.690     ;
; -9.806  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 1.352      ; 11.690     ;
; -9.806  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 1.352      ; 11.690     ;
; -9.806  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 1.352      ; 11.690     ;
; -9.806  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 1.352      ; 11.690     ;
; -9.806  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 1.352      ; 11.690     ;
; -9.806  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst24 ; CLOCK        ; CLOCK       ; 0.500        ; 1.352      ; 11.690     ;
; -9.667  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.135     ;
; -9.667  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.135     ;
; -9.667  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.135     ;
; -9.667  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.135     ;
; -9.667  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.135     ;
; -9.667  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.135     ;
; -9.667  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.135     ;
; -9.667  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.135     ;
; -9.667  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 10.135     ;
; -9.641  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.704     ;
; -9.641  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.704     ;
; -9.641  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.704     ;
; -9.641  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.704     ;
; -9.641  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.704     ;
; -9.641  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.704     ;
; -9.641  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.704     ;
; -9.641  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.704     ;
; -9.641  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.704     ;
; -9.572  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.166      ; 11.270     ;
; -9.572  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.166      ; 11.270     ;
; -9.572  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.166      ; 11.270     ;
; -9.572  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.166      ; 11.270     ;
; -9.572  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.166      ; 11.270     ;
; -9.572  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.166      ; 11.270     ;
; -9.572  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.166      ; 11.270     ;
; -9.572  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.166      ; 11.270     ;
; -9.572  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.500        ; 1.166      ; 11.270     ;
; -9.526  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 1.100      ; 11.158     ;
; -9.526  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 1.100      ; 11.158     ;
; -9.526  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 1.100      ; 11.158     ;
; -9.526  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 1.100      ; 11.158     ;
; -9.526  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 1.100      ; 11.158     ;
; -9.526  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 1.100      ; 11.158     ;
; -9.526  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 1.100      ; 11.158     ;
; -9.526  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 1.100      ; 11.158     ;
; -9.526  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; CLOCK        ; CLOCK       ; 0.500        ; 1.100      ; 11.158     ;
; -9.516  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.577     ;
; -9.516  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.577     ;
; -9.516  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.577     ;
; -9.516  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.577     ;
; -9.516  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.577     ;
; -9.516  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.577     ;
; -9.516  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.577     ;
; -9.516  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.577     ;
; -9.516  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.500        ; 0.529      ; 10.577     ;
; -9.505  ; datapath:inst|REGISTER_BANK:inst2|TOS:inst3|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst28                                           ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.416     ; 9.121      ;
; -9.489  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.552     ;
; -9.489  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.552     ;
; -9.489  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.552     ;
; -9.489  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.552     ;
; -9.489  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.552     ;
; -9.489  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.552     ;
; -9.489  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.552     ;
; -9.489  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.552     ;
; -9.489  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.500        ; 0.531      ; 10.552     ;
; -9.460  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.164      ; 11.156     ;
; -9.460  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.164      ; 11.156     ;
; -9.460  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.164      ; 11.156     ;
; -9.460  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.164      ; 11.156     ;
; -9.460  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.164      ; 11.156     ;
; -9.460  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.164      ; 11.156     ;
; -9.460  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.164      ; 11.156     ;
; -9.460  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.164      ; 11.156     ;
; -9.460  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.500        ; 1.164      ; 11.156     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.515 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst12 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 1.394      ;
; -1.344 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst16 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 1.565      ;
; -1.240 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst20 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 1.669      ;
; -1.176 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 1.736      ;
; -1.165 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst5  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 1.747      ;
; -1.094 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst8  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 1.815      ;
; -1.016 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.683      ; 1.819      ;
; -0.990 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst24 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 1.919      ;
; -0.975 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst8  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 1.937      ;
; -0.946 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.754      ; 1.960      ;
; -0.932 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.753      ; 1.973      ;
; -0.918 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst16  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.680      ; 1.914      ;
; -0.902 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst8   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.677      ; 1.927      ;
; -0.882 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst16  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.677      ; 1.947      ;
; -0.852 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst8  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.060      ;
; -0.845 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.114      ; 1.421      ;
; -0.834 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst5  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.078      ;
; -0.815 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst24 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.761      ; 2.098      ;
; -0.787 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.759      ; 2.124      ;
; -0.776 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst5  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.759      ; 2.135      ;
; -0.773 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst8     ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 1.749      ; 1.128      ;
; -0.762 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst12  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.747      ; 2.137      ;
; -0.734 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst16 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.178      ;
; -0.728 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst20 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.761      ; 2.185      ;
; -0.725 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst20 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.761      ; 2.188      ;
; -0.724 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst2|inst16  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.681      ; 2.109      ;
; -0.642 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst24 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.761      ; 2.271      ;
; -0.641 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst16 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.271      ;
; -0.639 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst12 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.273      ;
; -0.631 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst24 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.761      ; 2.282      ;
; -0.630 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst12  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.680      ; 2.202      ;
; -0.630 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst20 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.282      ;
; -0.622 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.683      ; 2.213      ;
; -0.615 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst12 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.754      ; 2.291      ;
; -0.606 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst12    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 1.746      ; 1.292      ;
; -0.603 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst12    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 1.749      ; 1.298      ;
; -0.598 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.747      ; 2.301      ;
; -0.595 ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.050      ; 1.607      ;
; -0.587 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.241      ;
; -0.586 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst8  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.759      ; 2.325      ;
; -0.585 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24     ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 1.749      ; 1.316      ;
; -0.584 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.115      ; 1.683      ;
; -0.565 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28     ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 1.751      ; 1.338      ;
; -0.548 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst12 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.364      ;
; -0.543 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.751      ; 2.360      ;
; -0.537 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst20 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.375      ;
; -0.527 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.750      ; 2.375      ;
; -0.523 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.750      ; 2.379      ;
; -0.517 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst12  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.677      ; 2.312      ;
; -0.517 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst12  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.687      ; 2.322      ;
; -0.510 ; datapath:inst|REGISTER_BANK:inst2|OPC:inst9|REGISTER_32BITS:inst2|REGISTER_8BITS:inst|inst28  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 1.834      ; 1.476      ;
; -0.509 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst2|inst16  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.681      ; 2.324      ;
; -0.508 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst20 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.754      ; 2.398      ;
; -0.504 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.748      ; 2.396      ;
; -0.503 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.746      ; 2.395      ;
; -0.494 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst2|inst8   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.684      ; 2.342      ;
; -0.487 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst8    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.108      ; 1.773      ;
; -0.479 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.753      ; 2.426      ;
; -0.477 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20     ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 1.742      ; 1.417      ;
; -0.472 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst5     ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 1.743      ; 1.423      ;
; -0.464 ; datapath:inst|REGISTER_BANK:inst2|LV:inst8|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst28   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.029      ; 1.717      ;
; -0.459 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst5    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.108      ; 1.801      ;
; -0.450 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.690      ; 2.392      ;
; -0.444 ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.048      ; 1.756      ;
; -0.444 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst16 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.754      ; 2.462      ;
; -0.442 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.115      ; 1.825      ;
; -0.425 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst16  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.747      ; 2.474      ;
; -0.416 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst28    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.107      ; 1.843      ;
; -0.415 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.111      ; 1.848      ;
; -0.411 ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst16  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.047      ; 1.788      ;
; -0.406 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst16    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 1.746      ; 1.492      ;
; -0.406 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst16   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.113      ; 1.859      ;
; -0.406 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.422      ;
; -0.396 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst      ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 1.753      ; 1.509      ;
; -0.392 ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst8   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.043      ; 1.803      ;
; -0.391 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst12    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 1.746      ; 1.507      ;
; -0.391 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst2|inst20  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.681      ; 2.442      ;
; -0.387 ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.050      ; 1.815      ;
; -0.382 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst3|inst16  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.677      ; 2.447      ;
; -0.380 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst24 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.532      ;
; -0.379 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.108      ; 1.881      ;
; -0.369 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.750      ; 2.533      ;
; -0.357 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst16  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.687      ; 2.482      ;
; -0.350 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst5     ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 1.749      ; 1.551      ;
; -0.340 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst20  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.747      ; 2.559      ;
; -0.337 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst       ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 1.750      ; 1.565      ;
; -0.337 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.754      ; 2.569      ;
; -0.332 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst2|inst8     ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 1.755      ; 1.575      ;
; -0.329 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst2|inst12  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.681      ; 2.504      ;
; -0.329 ; datapath:inst|REGISTER_BANK:inst2|H:inst2|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst       ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 1.750      ; 1.573      ;
; -0.328 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst24   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.676      ; 2.500      ;
; -0.328 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst     ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.685      ; 2.509      ;
; -0.326 ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst12  ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.046      ; 1.872      ;
; -0.326 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst12   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.111      ; 1.937      ;
; -0.322 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.690      ; 2.520      ;
; -0.319 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst8   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.747      ; 2.580      ;
; -0.315 ; datapath:inst|REGISTER_BANK:inst2|SP:inst4|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst8   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.687      ; 2.524      ;
; -0.312 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst|inst5   ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.750      ; 2.590      ;
; -0.291 ; datapath:inst|REGISTER_BANK:inst2|MBR:inst6|REGISTER_32BITS:inst1|REGISTER_8BITS:inst1|inst16 ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.761      ; 2.622      ;
; -0.290 ; datapath:inst|REGISTER_BANK:inst2|PC:inst1|REGISTER_32BITS:inst|REGISTER_8BITS:inst|inst24    ; datapath:inst|REGISTER_BANK:inst2|MAR:inst|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.108      ; 1.970      ;
+--------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|CONTROL_STORE:inst1|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[0]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[0]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[1]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[1]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[2]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[2]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[3]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[3]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[4]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[4]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[5]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[5]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[6]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[6]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[7]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[7]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC:inst|inst3[8]                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flip                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flip                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[7]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|flop[7]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst12                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst12                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; datapath:inst|REGISTER_BANK:inst2|CPP:inst5|REGISTER_32BITS:inst|REGISTER_8BITS:inst1|inst16                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; DATA_MEM[*]     ; CLOCK      ; 1.133  ; 1.133  ; Rise       ; CLOCK           ;
;  DATA_MEM[0]    ; CLOCK      ; 0.811  ; 0.811  ; Rise       ; CLOCK           ;
;  DATA_MEM[1]    ; CLOCK      ; 0.626  ; 0.626  ; Rise       ; CLOCK           ;
;  DATA_MEM[2]    ; CLOCK      ; 0.822  ; 0.822  ; Rise       ; CLOCK           ;
;  DATA_MEM[3]    ; CLOCK      ; 0.848  ; 0.848  ; Rise       ; CLOCK           ;
;  DATA_MEM[4]    ; CLOCK      ; 0.866  ; 0.866  ; Rise       ; CLOCK           ;
;  DATA_MEM[5]    ; CLOCK      ; 0.804  ; 0.804  ; Rise       ; CLOCK           ;
;  DATA_MEM[6]    ; CLOCK      ; 0.699  ; 0.699  ; Rise       ; CLOCK           ;
;  DATA_MEM[7]    ; CLOCK      ; 0.817  ; 0.817  ; Rise       ; CLOCK           ;
;  DATA_MEM[8]    ; CLOCK      ; 0.961  ; 0.961  ; Rise       ; CLOCK           ;
;  DATA_MEM[9]    ; CLOCK      ; 1.085  ; 1.085  ; Rise       ; CLOCK           ;
;  DATA_MEM[10]   ; CLOCK      ; 0.922  ; 0.922  ; Rise       ; CLOCK           ;
;  DATA_MEM[11]   ; CLOCK      ; 1.018  ; 1.018  ; Rise       ; CLOCK           ;
;  DATA_MEM[12]   ; CLOCK      ; 0.936  ; 0.936  ; Rise       ; CLOCK           ;
;  DATA_MEM[13]   ; CLOCK      ; 1.095  ; 1.095  ; Rise       ; CLOCK           ;
;  DATA_MEM[14]   ; CLOCK      ; 0.791  ; 0.791  ; Rise       ; CLOCK           ;
;  DATA_MEM[15]   ; CLOCK      ; 0.711  ; 0.711  ; Rise       ; CLOCK           ;
;  DATA_MEM[16]   ; CLOCK      ; 0.946  ; 0.946  ; Rise       ; CLOCK           ;
;  DATA_MEM[17]   ; CLOCK      ; 0.955  ; 0.955  ; Rise       ; CLOCK           ;
;  DATA_MEM[18]   ; CLOCK      ; -1.705 ; -1.705 ; Rise       ; CLOCK           ;
;  DATA_MEM[19]   ; CLOCK      ; 0.945  ; 0.945  ; Rise       ; CLOCK           ;
;  DATA_MEM[20]   ; CLOCK      ; 0.924  ; 0.924  ; Rise       ; CLOCK           ;
;  DATA_MEM[21]   ; CLOCK      ; 1.038  ; 1.038  ; Rise       ; CLOCK           ;
;  DATA_MEM[22]   ; CLOCK      ; 0.890  ; 0.890  ; Rise       ; CLOCK           ;
;  DATA_MEM[23]   ; CLOCK      ; 0.951  ; 0.951  ; Rise       ; CLOCK           ;
;  DATA_MEM[24]   ; CLOCK      ; 0.819  ; 0.819  ; Rise       ; CLOCK           ;
;  DATA_MEM[25]   ; CLOCK      ; 0.954  ; 0.954  ; Rise       ; CLOCK           ;
;  DATA_MEM[26]   ; CLOCK      ; 0.964  ; 0.964  ; Rise       ; CLOCK           ;
;  DATA_MEM[27]   ; CLOCK      ; 1.133  ; 1.133  ; Rise       ; CLOCK           ;
;  DATA_MEM[28]   ; CLOCK      ; 0.940  ; 0.940  ; Rise       ; CLOCK           ;
;  DATA_MEM[29]   ; CLOCK      ; 0.946  ; 0.946  ; Rise       ; CLOCK           ;
;  DATA_MEM[30]   ; CLOCK      ; 1.038  ; 1.038  ; Rise       ; CLOCK           ;
;  DATA_MEM[31]   ; CLOCK      ; 0.860  ; 0.860  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]  ; CLOCK      ; 1.830  ; 1.830  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0] ; CLOCK      ; 1.830  ; 1.830  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1] ; CLOCK      ; 1.616  ; 1.616  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2] ; CLOCK      ; 1.314  ; 1.314  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3] ; CLOCK      ; 1.506  ; 1.506  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4] ; CLOCK      ; 1.489  ; 1.489  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5] ; CLOCK      ; 1.589  ; 1.589  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6] ; CLOCK      ; 1.618  ; 1.618  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7] ; CLOCK      ; 1.625  ; 1.625  ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; DATA_MEM[*]     ; CLOCK      ; 1.825  ; 1.825  ; Rise       ; CLOCK           ;
;  DATA_MEM[0]    ; CLOCK      ; -0.691 ; -0.691 ; Rise       ; CLOCK           ;
;  DATA_MEM[1]    ; CLOCK      ; -0.506 ; -0.506 ; Rise       ; CLOCK           ;
;  DATA_MEM[2]    ; CLOCK      ; -0.702 ; -0.702 ; Rise       ; CLOCK           ;
;  DATA_MEM[3]    ; CLOCK      ; -0.728 ; -0.728 ; Rise       ; CLOCK           ;
;  DATA_MEM[4]    ; CLOCK      ; -0.746 ; -0.746 ; Rise       ; CLOCK           ;
;  DATA_MEM[5]    ; CLOCK      ; -0.684 ; -0.684 ; Rise       ; CLOCK           ;
;  DATA_MEM[6]    ; CLOCK      ; -0.579 ; -0.579 ; Rise       ; CLOCK           ;
;  DATA_MEM[7]    ; CLOCK      ; -0.697 ; -0.697 ; Rise       ; CLOCK           ;
;  DATA_MEM[8]    ; CLOCK      ; -0.841 ; -0.841 ; Rise       ; CLOCK           ;
;  DATA_MEM[9]    ; CLOCK      ; -0.965 ; -0.965 ; Rise       ; CLOCK           ;
;  DATA_MEM[10]   ; CLOCK      ; -0.802 ; -0.802 ; Rise       ; CLOCK           ;
;  DATA_MEM[11]   ; CLOCK      ; -0.898 ; -0.898 ; Rise       ; CLOCK           ;
;  DATA_MEM[12]   ; CLOCK      ; -0.816 ; -0.816 ; Rise       ; CLOCK           ;
;  DATA_MEM[13]   ; CLOCK      ; -0.975 ; -0.975 ; Rise       ; CLOCK           ;
;  DATA_MEM[14]   ; CLOCK      ; -0.671 ; -0.671 ; Rise       ; CLOCK           ;
;  DATA_MEM[15]   ; CLOCK      ; -0.591 ; -0.591 ; Rise       ; CLOCK           ;
;  DATA_MEM[16]   ; CLOCK      ; -0.826 ; -0.826 ; Rise       ; CLOCK           ;
;  DATA_MEM[17]   ; CLOCK      ; -0.835 ; -0.835 ; Rise       ; CLOCK           ;
;  DATA_MEM[18]   ; CLOCK      ; 1.825  ; 1.825  ; Rise       ; CLOCK           ;
;  DATA_MEM[19]   ; CLOCK      ; -0.825 ; -0.825 ; Rise       ; CLOCK           ;
;  DATA_MEM[20]   ; CLOCK      ; -0.804 ; -0.804 ; Rise       ; CLOCK           ;
;  DATA_MEM[21]   ; CLOCK      ; -0.918 ; -0.918 ; Rise       ; CLOCK           ;
;  DATA_MEM[22]   ; CLOCK      ; -0.770 ; -0.770 ; Rise       ; CLOCK           ;
;  DATA_MEM[23]   ; CLOCK      ; -0.831 ; -0.831 ; Rise       ; CLOCK           ;
;  DATA_MEM[24]   ; CLOCK      ; -0.699 ; -0.699 ; Rise       ; CLOCK           ;
;  DATA_MEM[25]   ; CLOCK      ; -0.834 ; -0.834 ; Rise       ; CLOCK           ;
;  DATA_MEM[26]   ; CLOCK      ; -0.844 ; -0.844 ; Rise       ; CLOCK           ;
;  DATA_MEM[27]   ; CLOCK      ; -1.013 ; -1.013 ; Rise       ; CLOCK           ;
;  DATA_MEM[28]   ; CLOCK      ; -0.820 ; -0.820 ; Rise       ; CLOCK           ;
;  DATA_MEM[29]   ; CLOCK      ; -0.826 ; -0.826 ; Rise       ; CLOCK           ;
;  DATA_MEM[30]   ; CLOCK      ; -0.918 ; -0.918 ; Rise       ; CLOCK           ;
;  DATA_MEM[31]   ; CLOCK      ; -0.740 ; -0.740 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]  ; CLOCK      ; -1.095 ; -1.095 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0] ; CLOCK      ; -1.498 ; -1.498 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1] ; CLOCK      ; -1.375 ; -1.375 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2] ; CLOCK      ; -1.095 ; -1.095 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3] ; CLOCK      ; -1.355 ; -1.355 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4] ; CLOCK      ; -1.156 ; -1.156 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5] ; CLOCK      ; -1.452 ; -1.452 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6] ; CLOCK      ; -1.464 ; -1.464 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7] ; CLOCK      ; -1.225 ; -1.225 ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 13.920 ; 13.920 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.664  ; 8.664  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 8.101  ; 8.101  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.076  ; 9.076  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 8.628  ; 8.628  ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 8.646  ; 8.646  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.061  ; 9.061  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.704  ; 9.704  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.761  ; 9.761  ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.148 ; 10.148 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.142 ; 10.142 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.538 ; 10.538 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.222 ; 10.222 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 11.405 ; 11.405 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.124 ; 11.124 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.237 ; 11.237 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.536 ; 11.536 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.885 ; 11.885 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.148 ; 12.148 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.880 ; 11.880 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.978 ; 11.978 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.249 ; 12.249 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.597 ; 12.597 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.672 ; 12.672 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.940 ; 12.940 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.780 ; 12.780 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.968 ; 12.968 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.287 ; 13.287 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.496 ; 13.496 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.629 ; 13.629 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.489 ; 13.489 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.920 ; 13.920 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.678 ; 13.678 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.933  ; 7.933  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.863  ; 7.863  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.933  ; 7.933  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.597  ; 7.597  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.543  ; 7.543  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.576  ; 7.576  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.788  ; 7.788  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.524  ; 7.524  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.563  ; 7.563  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.677  ; 7.677  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.799  ; 7.799  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.022  ; 7.022  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.632  ; 7.632  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.612  ; 7.612  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 6.862  ; 6.862  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 6.990  ; 6.990  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.231  ; 7.231  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.334  ; 7.334  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.676  ; 7.676  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.741  ; 7.741  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 6.845  ; 6.845  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.143  ; 7.143  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.119  ; 7.119  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.070  ; 7.070  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 6.845  ; 6.845  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.724  ; 7.724  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.621  ; 7.621  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.137  ; 7.137  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.880  ; 7.880  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.279  ; 7.279  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 6.866  ; 6.866  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.606  ; 7.606  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.507  ; 7.507  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.038  ; 6.038  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.805  ; 5.805  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.487  ; 5.487  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.620  ; 5.620  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.241  ; 5.241  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.588  ; 5.588  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.414  ; 5.414  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.668  ; 5.668  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.578  ; 5.578  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.513  ; 5.513  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.708  ; 5.708  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.640  ; 5.640  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.624  ; 5.624  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.700  ; 5.700  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.721  ; 5.721  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.809  ; 5.809  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.634  ; 5.634  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.857  ; 5.857  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.556  ; 5.556  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.822  ; 5.822  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.006  ; 6.006  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.632  ; 5.632  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.038  ; 6.038  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.650  ; 5.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.408  ; 5.408  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.186  ; 5.186  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.053  ; 5.053  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.866  ; 4.866  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.159  ; 5.159  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.174  ; 5.174  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.176  ; 5.176  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.139  ; 5.139  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 4.999  ; 4.999  ; Rise       ; CLOCK           ;
; DATA_MEM_WRITE_ENABLE ; CLOCK      ; 3.731  ; 3.731  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.614  ; 5.614  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.374  ; 5.374  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.374  ; 5.374  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.587  ; 5.587  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.595  ; 5.595  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.587  ; 5.587  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.605  ; 5.605  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.595  ; 5.595  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.614  ; 5.614  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.335  ; 4.335  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.148  ; 4.148  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.081  ; 4.081  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.161  ; 4.161  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.091  ; 4.091  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.108  ; 4.108  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.122  ; 4.122  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.196  ; 4.196  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.110  ; 4.110  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.335  ; 4.335  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.094  ; 6.094  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.459  ; 5.459  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.456  ; 5.456  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.577  ; 5.577  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.450  ; 5.450  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.683  ; 5.683  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 6.094  ; 6.094  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.179  ; 5.179  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.741  ; 5.741  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.836  ; 5.836  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.563  ; 5.563  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.495  ; 5.495  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.252  ; 5.252  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.582  ; 5.582  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.264  ; 5.264  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.224  ; 5.224  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.514  ; 5.514  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.581  ; 5.581  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.511  ; 5.511  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.355  ; 5.355  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.526  ; 5.526  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.493  ; 5.493  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.217  ; 5.217  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.482  ; 5.482  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.516  ; 5.516  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.594  ; 5.594  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.478  ; 5.478  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.516  ; 5.516  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.474  ; 5.474  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.491  ; 5.491  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.497  ; 5.497  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.499  ; 5.499  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.499  ; 5.499  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.849 ; 14.849 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 9.593  ; 9.593  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.030  ; 9.030  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 10.005 ; 10.005 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.557  ; 9.557  ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.575  ; 9.575  ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.990  ; 9.990  ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 10.633 ; 10.633 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.690 ; 10.690 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 11.077 ; 11.077 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 11.071 ; 11.071 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 11.467 ; 11.467 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 11.151 ; 11.151 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 12.334 ; 12.334 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 12.053 ; 12.053 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.166 ; 12.166 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 12.465 ; 12.465 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.814 ; 12.814 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 13.077 ; 13.077 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.809 ; 12.809 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.907 ; 12.907 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 13.178 ; 13.178 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 13.526 ; 13.526 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.601 ; 13.601 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 13.869 ; 13.869 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 13.709 ; 13.709 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.897 ; 13.897 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 14.216 ; 14.216 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 14.425 ; 14.425 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 14.558 ; 14.558 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 14.418 ; 14.418 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 14.849 ; 14.849 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 14.607 ; 14.607 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.440  ; 6.440  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.152  ; 6.152  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.228  ; 6.228  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.280  ; 6.280  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.239  ; 6.239  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.417  ; 6.417  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.220  ; 6.220  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.333  ; 6.333  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.874  ; 5.874  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.823  ; 5.823  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.934  ; 5.934  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.859  ; 5.859  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.910  ; 5.910  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.572  ; 5.572  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.964  ; 5.964  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.974  ; 5.974  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.071  ; 6.071  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.183  ; 6.183  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.184  ; 6.184  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.352  ; 6.352  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.425  ; 6.425  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.341  ; 6.341  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.312  ; 6.312  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.188  ; 6.188  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.281  ; 6.281  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.245  ; 6.245  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.169  ; 6.169  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.234  ; 6.234  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.354  ; 6.354  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.143  ; 6.143  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.359  ; 6.359  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.343  ; 6.343  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.253  ; 6.253  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.362  ; 6.362  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.440  ; 6.440  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.172  ; 6.172  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.192  ; 6.192  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.955 ; 5.955 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.909 ; 6.909 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.383 ; 6.383 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.746 ; 6.746 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.430 ; 6.430 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.101 ; 6.101 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.580 ; 6.580 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.987 ; 6.987 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 7.036 ; 7.036 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.278 ; 7.278 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.006 ; 7.006 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.744 ; 6.744 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.282 ; 6.282 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.741 ; 6.741 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.497 ; 6.497 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.434 ; 6.434 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.094 ; 7.094 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.265 ; 7.265 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.214 ; 7.214 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.874 ; 6.874 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.669 ; 6.669 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.631 ; 6.631 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.321 ; 7.321 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.203 ; 7.203 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.809 ; 6.809 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.269 ; 6.269 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.215 ; 6.215 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.036 ; 6.036 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.312 ; 6.312 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.077 ; 6.077 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 5.955 ; 5.955 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.351 ; 6.351 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.130 ; 6.130 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.845 ; 6.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.863 ; 7.863 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.933 ; 7.933 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.597 ; 7.597 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.543 ; 7.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.576 ; 7.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.788 ; 7.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.524 ; 7.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.563 ; 7.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.677 ; 7.677 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.799 ; 7.799 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.022 ; 7.022 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.632 ; 7.632 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.612 ; 7.612 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 6.862 ; 6.862 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 6.990 ; 6.990 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.231 ; 7.231 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.334 ; 7.334 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.676 ; 7.676 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.741 ; 7.741 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 6.845 ; 6.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.143 ; 7.143 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.119 ; 7.119 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.070 ; 7.070 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 6.845 ; 6.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.724 ; 7.724 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.621 ; 7.621 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.137 ; 7.137 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.880 ; 7.880 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.279 ; 7.279 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 6.866 ; 6.866 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.606 ; 7.606 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.507 ; 7.507 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 4.866 ; 4.866 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.620 ; 5.620 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.588 ; 5.588 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.414 ; 5.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.668 ; 5.668 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.578 ; 5.578 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.513 ; 5.513 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.708 ; 5.708 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.640 ; 5.640 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.700 ; 5.700 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.721 ; 5.721 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.634 ; 5.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.857 ; 5.857 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.556 ; 5.556 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.822 ; 5.822 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.006 ; 6.006 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.632 ; 5.632 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.038 ; 6.038 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.650 ; 5.650 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.408 ; 5.408 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.186 ; 5.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.053 ; 5.053 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.866 ; 4.866 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.174 ; 5.174 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.176 ; 5.176 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.139 ; 5.139 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 4.999 ; 4.999 ; Rise       ; CLOCK           ;
; DATA_MEM_WRITE_ENABLE ; CLOCK      ; 3.731 ; 3.731 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.374 ; 5.374 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.374 ; 5.374 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.374 ; 5.374 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.587 ; 5.587 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.595 ; 5.595 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.587 ; 5.587 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.605 ; 5.605 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.595 ; 5.595 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.614 ; 5.614 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.081 ; 4.081 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.148 ; 4.148 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.081 ; 4.081 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.161 ; 4.161 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.091 ; 4.091 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.108 ; 4.108 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.122 ; 4.122 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.196 ; 4.196 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.110 ; 4.110 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.335 ; 4.335 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.179 ; 5.179 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.456 ; 5.456 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.577 ; 5.577 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.450 ; 5.450 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.683 ; 5.683 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 6.094 ; 6.094 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.179 ; 5.179 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.741 ; 5.741 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.836 ; 5.836 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.563 ; 5.563 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.495 ; 5.495 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.252 ; 5.252 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.582 ; 5.582 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.224 ; 5.224 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.514 ; 5.514 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.581 ; 5.581 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.511 ; 5.511 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.355 ; 5.355 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.526 ; 5.526 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.493 ; 5.493 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.217 ; 5.217 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.482 ; 5.482 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.594 ; 5.594 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.478 ; 5.478 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.474 ; 5.474 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.491 ; 5.491 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.497 ; 5.497 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.477 ; 6.477 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 7.441 ; 7.441 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.983 ; 6.983 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 7.235 ; 7.235 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.812 ; 6.812 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.477 ; 6.477 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.961 ; 6.961 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 7.066 ; 7.066 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 7.120 ; 7.120 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.342 ; 7.342 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.699 ; 7.699 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.669 ; 7.669 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.273 ; 7.273 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.832 ; 7.832 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.301 ; 7.301 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.112 ; 7.112 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.546 ; 7.546 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.312 ; 7.312 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.651 ; 7.651 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.260 ; 7.260 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.476 ; 7.476 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.217 ; 7.217 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.718 ; 7.718 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.482 ; 7.482 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.325 ; 7.325 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.231 ; 7.231 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.198 ; 7.198 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.299 ; 7.299 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.432 ; 7.432 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.316 ; 7.316 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.123 ; 7.123 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 7.044 ; 7.044 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.908 ; 6.908 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.572 ; 5.572 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.152 ; 6.152 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.228 ; 6.228 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.280 ; 6.280 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.239 ; 6.239 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.417 ; 6.417 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.220 ; 6.220 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.333 ; 6.333 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.874 ; 5.874 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.823 ; 5.823 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.934 ; 5.934 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.859 ; 5.859 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.910 ; 5.910 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.572 ; 5.572 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.964 ; 5.964 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.974 ; 5.974 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.071 ; 6.071 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.183 ; 6.183 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.184 ; 6.184 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.352 ; 6.352 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.425 ; 6.425 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.341 ; 6.341 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.312 ; 6.312 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.188 ; 6.188 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.281 ; 6.281 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.245 ; 6.245 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.169 ; 6.169 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.234 ; 6.234 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.354 ; 6.354 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.143 ; 6.143 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.359 ; 6.359 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.343 ; 6.343 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.253 ; 6.253 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.362 ; 6.362 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.440 ; 6.440 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.172 ; 6.172 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.192 ; 6.192 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -24.621   ; -3.081  ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -24.621   ; -3.081  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -4417.891 ; -27.848 ; 0.0      ; 0.0     ; -420.836            ;
;  CLOCK           ; -4417.891 ; -27.848 ; N/A      ; N/A     ; -420.836            ;
+------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; DATA_MEM[*]     ; CLOCK      ; 2.177  ; 2.177  ; Rise       ; CLOCK           ;
;  DATA_MEM[0]    ; CLOCK      ; 1.633  ; 1.633  ; Rise       ; CLOCK           ;
;  DATA_MEM[1]    ; CLOCK      ; 1.274  ; 1.274  ; Rise       ; CLOCK           ;
;  DATA_MEM[2]    ; CLOCK      ; 1.626  ; 1.626  ; Rise       ; CLOCK           ;
;  DATA_MEM[3]    ; CLOCK      ; 1.655  ; 1.655  ; Rise       ; CLOCK           ;
;  DATA_MEM[4]    ; CLOCK      ; 1.756  ; 1.756  ; Rise       ; CLOCK           ;
;  DATA_MEM[5]    ; CLOCK      ; 1.608  ; 1.608  ; Rise       ; CLOCK           ;
;  DATA_MEM[6]    ; CLOCK      ; 1.379  ; 1.379  ; Rise       ; CLOCK           ;
;  DATA_MEM[7]    ; CLOCK      ; 1.631  ; 1.631  ; Rise       ; CLOCK           ;
;  DATA_MEM[8]    ; CLOCK      ; 1.872  ; 1.872  ; Rise       ; CLOCK           ;
;  DATA_MEM[9]    ; CLOCK      ; 2.019  ; 2.019  ; Rise       ; CLOCK           ;
;  DATA_MEM[10]   ; CLOCK      ; 1.745  ; 1.745  ; Rise       ; CLOCK           ;
;  DATA_MEM[11]   ; CLOCK      ; 2.069  ; 2.069  ; Rise       ; CLOCK           ;
;  DATA_MEM[12]   ; CLOCK      ; 1.737  ; 1.737  ; Rise       ; CLOCK           ;
;  DATA_MEM[13]   ; CLOCK      ; 2.043  ; 2.043  ; Rise       ; CLOCK           ;
;  DATA_MEM[14]   ; CLOCK      ; 1.562  ; 1.562  ; Rise       ; CLOCK           ;
;  DATA_MEM[15]   ; CLOCK      ; 1.365  ; 1.365  ; Rise       ; CLOCK           ;
;  DATA_MEM[16]   ; CLOCK      ; 1.860  ; 1.860  ; Rise       ; CLOCK           ;
;  DATA_MEM[17]   ; CLOCK      ; 1.821  ; 1.821  ; Rise       ; CLOCK           ;
;  DATA_MEM[18]   ; CLOCK      ; -1.705 ; -1.705 ; Rise       ; CLOCK           ;
;  DATA_MEM[19]   ; CLOCK      ; 1.822  ; 1.822  ; Rise       ; CLOCK           ;
;  DATA_MEM[20]   ; CLOCK      ; 1.806  ; 1.806  ; Rise       ; CLOCK           ;
;  DATA_MEM[21]   ; CLOCK      ; 2.014  ; 2.014  ; Rise       ; CLOCK           ;
;  DATA_MEM[22]   ; CLOCK      ; 1.674  ; 1.674  ; Rise       ; CLOCK           ;
;  DATA_MEM[23]   ; CLOCK      ; 1.791  ; 1.791  ; Rise       ; CLOCK           ;
;  DATA_MEM[24]   ; CLOCK      ; 1.597  ; 1.597  ; Rise       ; CLOCK           ;
;  DATA_MEM[25]   ; CLOCK      ; 1.864  ; 1.864  ; Rise       ; CLOCK           ;
;  DATA_MEM[26]   ; CLOCK      ; 1.833  ; 1.833  ; Rise       ; CLOCK           ;
;  DATA_MEM[27]   ; CLOCK      ; 2.177  ; 2.177  ; Rise       ; CLOCK           ;
;  DATA_MEM[28]   ; CLOCK      ; 1.772  ; 1.772  ; Rise       ; CLOCK           ;
;  DATA_MEM[29]   ; CLOCK      ; 1.832  ; 1.832  ; Rise       ; CLOCK           ;
;  DATA_MEM[30]   ; CLOCK      ; 2.051  ; 2.051  ; Rise       ; CLOCK           ;
;  DATA_MEM[31]   ; CLOCK      ; 1.628  ; 1.628  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]  ; CLOCK      ; 3.692  ; 3.692  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0] ; CLOCK      ; 3.692  ; 3.692  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1] ; CLOCK      ; 3.199  ; 3.199  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2] ; CLOCK      ; 2.592  ; 2.592  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3] ; CLOCK      ; 3.003  ; 3.003  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4] ; CLOCK      ; 2.978  ; 2.978  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5] ; CLOCK      ; 3.171  ; 3.171  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6] ; CLOCK      ; 3.204  ; 3.204  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7] ; CLOCK      ; 3.204  ; 3.204  ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; DATA_MEM[*]     ; CLOCK      ; 2.834  ; 2.834  ; Rise       ; CLOCK           ;
;  DATA_MEM[0]    ; CLOCK      ; -0.691 ; -0.691 ; Rise       ; CLOCK           ;
;  DATA_MEM[1]    ; CLOCK      ; -0.506 ; -0.506 ; Rise       ; CLOCK           ;
;  DATA_MEM[2]    ; CLOCK      ; -0.702 ; -0.702 ; Rise       ; CLOCK           ;
;  DATA_MEM[3]    ; CLOCK      ; -0.728 ; -0.728 ; Rise       ; CLOCK           ;
;  DATA_MEM[4]    ; CLOCK      ; -0.746 ; -0.746 ; Rise       ; CLOCK           ;
;  DATA_MEM[5]    ; CLOCK      ; -0.684 ; -0.684 ; Rise       ; CLOCK           ;
;  DATA_MEM[6]    ; CLOCK      ; -0.579 ; -0.579 ; Rise       ; CLOCK           ;
;  DATA_MEM[7]    ; CLOCK      ; -0.697 ; -0.697 ; Rise       ; CLOCK           ;
;  DATA_MEM[8]    ; CLOCK      ; -0.841 ; -0.841 ; Rise       ; CLOCK           ;
;  DATA_MEM[9]    ; CLOCK      ; -0.965 ; -0.965 ; Rise       ; CLOCK           ;
;  DATA_MEM[10]   ; CLOCK      ; -0.802 ; -0.802 ; Rise       ; CLOCK           ;
;  DATA_MEM[11]   ; CLOCK      ; -0.898 ; -0.898 ; Rise       ; CLOCK           ;
;  DATA_MEM[12]   ; CLOCK      ; -0.816 ; -0.816 ; Rise       ; CLOCK           ;
;  DATA_MEM[13]   ; CLOCK      ; -0.975 ; -0.975 ; Rise       ; CLOCK           ;
;  DATA_MEM[14]   ; CLOCK      ; -0.671 ; -0.671 ; Rise       ; CLOCK           ;
;  DATA_MEM[15]   ; CLOCK      ; -0.591 ; -0.591 ; Rise       ; CLOCK           ;
;  DATA_MEM[16]   ; CLOCK      ; -0.826 ; -0.826 ; Rise       ; CLOCK           ;
;  DATA_MEM[17]   ; CLOCK      ; -0.835 ; -0.835 ; Rise       ; CLOCK           ;
;  DATA_MEM[18]   ; CLOCK      ; 2.834  ; 2.834  ; Rise       ; CLOCK           ;
;  DATA_MEM[19]   ; CLOCK      ; -0.825 ; -0.825 ; Rise       ; CLOCK           ;
;  DATA_MEM[20]   ; CLOCK      ; -0.804 ; -0.804 ; Rise       ; CLOCK           ;
;  DATA_MEM[21]   ; CLOCK      ; -0.918 ; -0.918 ; Rise       ; CLOCK           ;
;  DATA_MEM[22]   ; CLOCK      ; -0.770 ; -0.770 ; Rise       ; CLOCK           ;
;  DATA_MEM[23]   ; CLOCK      ; -0.831 ; -0.831 ; Rise       ; CLOCK           ;
;  DATA_MEM[24]   ; CLOCK      ; -0.699 ; -0.699 ; Rise       ; CLOCK           ;
;  DATA_MEM[25]   ; CLOCK      ; -0.834 ; -0.834 ; Rise       ; CLOCK           ;
;  DATA_MEM[26]   ; CLOCK      ; -0.844 ; -0.844 ; Rise       ; CLOCK           ;
;  DATA_MEM[27]   ; CLOCK      ; -1.013 ; -1.013 ; Rise       ; CLOCK           ;
;  DATA_MEM[28]   ; CLOCK      ; -0.820 ; -0.820 ; Rise       ; CLOCK           ;
;  DATA_MEM[29]   ; CLOCK      ; -0.826 ; -0.826 ; Rise       ; CLOCK           ;
;  DATA_MEM[30]   ; CLOCK      ; -0.918 ; -0.918 ; Rise       ; CLOCK           ;
;  DATA_MEM[31]   ; CLOCK      ; -0.740 ; -0.740 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]  ; CLOCK      ; -1.095 ; -1.095 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0] ; CLOCK      ; -1.498 ; -1.498 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1] ; CLOCK      ; -1.375 ; -1.375 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2] ; CLOCK      ; -1.095 ; -1.095 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3] ; CLOCK      ; -1.355 ; -1.355 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4] ; CLOCK      ; -1.156 ; -1.156 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5] ; CLOCK      ; -1.452 ; -1.452 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6] ; CLOCK      ; -1.464 ; -1.464 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7] ; CLOCK      ; -1.225 ; -1.225 ; Rise       ; CLOCK           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 29.597 ; 29.597 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.077 ; 17.077 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 15.874 ; 15.874 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 18.219 ; 18.219 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.202 ; 17.202 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.220 ; 17.220 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.176 ; 18.176 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 19.684 ; 19.684 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 19.749 ; 19.749 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.678 ; 20.678 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 20.543 ; 20.543 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.508 ; 21.508 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 20.823 ; 20.823 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 23.556 ; 23.556 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.883 ; 22.883 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 23.180 ; 23.180 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.827 ; 23.827 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 24.633 ; 24.633 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 25.462 ; 25.462 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 24.857 ; 24.857 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.929 ; 24.929 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.586 ; 25.586 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 26.577 ; 26.577 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.512 ; 26.512 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 27.177 ; 27.177 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.917 ; 26.917 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 27.350 ; 27.350 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 28.146 ; 28.146 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 28.572 ; 28.572 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.895 ; 28.895 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.630 ; 28.630 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.597 ; 29.597 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 29.031 ; 29.031 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 15.276 ; 15.276 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.914 ; 14.914 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 15.276 ; 15.276 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.492 ; 14.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.149 ; 14.149 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 14.497 ; 14.497 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 14.894 ; 14.894 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.208 ; 14.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.353 ; 14.353 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.569 ; 14.569 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.867 ; 14.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 13.215 ; 13.215 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.409 ; 14.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.503 ; 14.503 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 12.897 ; 12.897 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 13.183 ; 13.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 13.639 ; 13.639 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 13.871 ; 13.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.626 ; 14.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.820 ; 14.820 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 12.903 ; 12.903 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 13.404 ; 13.404 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 13.400 ; 13.400 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 13.248 ; 13.248 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 12.903 ; 12.903 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.803 ; 14.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.556 ; 14.556 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 13.514 ; 13.514 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 15.122 ; 15.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 13.723 ; 13.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 12.929 ; 12.929 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.367 ; 14.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.161 ; 14.161 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.016 ; 11.016 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.659 ; 10.659 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 9.847  ; 9.847  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.294 ; 10.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 9.364  ; 9.364  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.082 ; 10.082 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 9.785  ; 9.785  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.236 ; 10.236 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.008 ; 10.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.896  ; 9.896  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.374 ; 10.374 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.144 ; 10.144 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.076 ; 10.076 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.257 ; 10.257 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.242 ; 10.242 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.359 ; 10.359 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.154 ; 10.154 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.629 ; 10.629 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.487 ; 10.487 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.941 ; 10.941 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.325 ; 10.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.016 ; 11.016 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.219 ; 10.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.650  ; 9.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 9.278  ; 9.278  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.002  ; 9.002  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 8.632  ; 8.632  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 9.244  ; 9.244  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 9.266  ; 9.266  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 9.265  ; 9.265  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 9.219  ; 9.219  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 8.924  ; 8.924  ; Rise       ; CLOCK           ;
; DATA_MEM_WRITE_ENABLE ; CLOCK      ; 6.226  ; 6.226  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.983  ; 9.983  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.888  ; 9.888  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 9.898  ; 9.898  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 9.888  ; 9.888  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 9.983  ; 9.983  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.522  ; 7.522  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.129  ; 7.129  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.983  ; 6.983  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.273  ; 7.273  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.993  ; 6.993  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.017  ; 7.017  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.218  ; 7.218  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.228  ; 7.228  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.216  ; 7.216  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.522  ; 7.522  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.104 ; 11.104 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.871  ; 9.871  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 9.838  ; 9.838  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.175 ; 10.175 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 9.825  ; 9.825  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.287 ; 10.287 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 11.104 ; 11.104 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.271  ; 9.271  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.396 ; 10.396 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 10.611 ; 10.611 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 9.932  ; 9.932  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 9.860  ; 9.860  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 9.351  ; 9.351  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 9.367  ; 9.367  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 9.332  ; 9.332  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 9.876  ; 9.876  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.216 ; 10.216 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.902  ; 9.902  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.744  ; 9.744  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 9.925  ; 9.925  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 9.855  ; 9.855  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 9.338  ; 9.338  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.845  ; 9.845  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 9.881  ; 9.881  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.072 ; 10.072 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 9.834  ; 9.834  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 9.830  ; 9.830  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.782  ; 9.782  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 9.845  ; 9.845  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.846  ; 9.846  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 9.872  ; 9.872  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 9.858  ; 9.858  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 30.650 ; 30.650 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 18.130 ; 18.130 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.927 ; 16.927 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 19.272 ; 19.272 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 18.255 ; 18.255 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 18.273 ; 18.273 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 19.229 ; 19.229 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 20.737 ; 20.737 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 20.802 ; 20.802 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 21.731 ; 21.731 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 21.596 ; 21.596 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 22.561 ; 22.561 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.876 ; 21.876 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 24.609 ; 24.609 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 23.936 ; 23.936 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 24.233 ; 24.233 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 24.880 ; 24.880 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 25.686 ; 25.686 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 26.515 ; 26.515 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 25.910 ; 25.910 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 25.982 ; 25.982 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 26.639 ; 26.639 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 27.630 ; 27.630 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 27.565 ; 27.565 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 28.230 ; 28.230 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 27.970 ; 27.970 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 28.403 ; 28.403 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 29.199 ; 29.199 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 29.625 ; 29.625 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 29.948 ; 29.948 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 29.683 ; 29.683 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 30.650 ; 30.650 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 30.084 ; 30.084 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 10.984 ; 10.984 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.338 ; 10.338 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.528 ; 10.528 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.503 ; 10.503 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.537 ; 10.537 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.805 ; 10.805 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.394 ; 10.394 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.546 ; 10.546 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.351 ; 10.351 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.613 ; 10.613 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.523 ; 10.523 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.610 ; 10.610 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 9.897  ; 9.897  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.664 ; 10.664 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.677 ; 10.677 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.884 ; 10.884 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.407 ; 10.407 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.293 ; 10.293 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.615 ; 10.615 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.984 ; 10.984 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.608 ; 10.608 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.575 ; 10.575 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.288 ; 10.288 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.575 ; 10.575 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.527 ; 10.527 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.384 ; 10.384 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.412 ; 10.412 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.670 ; 10.670 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.364 ; 10.364 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.768 ; 10.768 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.652 ; 10.652 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.442 ; 10.442 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.688 ; 10.688 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.883 ; 10.883 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.414 ; 10.414 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.447 ; 10.447 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.955 ; 5.955 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.909 ; 6.909 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.383 ; 6.383 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.746 ; 6.746 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.430 ; 6.430 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.101 ; 6.101 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.580 ; 6.580 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.987 ; 6.987 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 7.036 ; 7.036 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.278 ; 7.278 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.006 ; 7.006 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.744 ; 6.744 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.282 ; 6.282 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.741 ; 6.741 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.497 ; 6.497 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.434 ; 6.434 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.094 ; 7.094 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.265 ; 7.265 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.214 ; 7.214 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.874 ; 6.874 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.669 ; 6.669 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.631 ; 6.631 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.321 ; 7.321 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.203 ; 7.203 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.809 ; 6.809 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.269 ; 6.269 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.215 ; 6.215 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.036 ; 6.036 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.312 ; 6.312 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.077 ; 6.077 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 5.955 ; 5.955 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.351 ; 6.351 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.130 ; 6.130 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.845 ; 6.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.863 ; 7.863 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.933 ; 7.933 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.597 ; 7.597 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.543 ; 7.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.576 ; 7.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.788 ; 7.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.524 ; 7.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.563 ; 7.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.677 ; 7.677 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.799 ; 7.799 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.022 ; 7.022 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.632 ; 7.632 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.612 ; 7.612 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 6.862 ; 6.862 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 6.990 ; 6.990 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.231 ; 7.231 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.334 ; 7.334 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.676 ; 7.676 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.741 ; 7.741 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 6.845 ; 6.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.143 ; 7.143 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.119 ; 7.119 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.070 ; 7.070 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 6.845 ; 6.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.724 ; 7.724 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.621 ; 7.621 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.137 ; 7.137 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.880 ; 7.880 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.279 ; 7.279 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 6.866 ; 6.866 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.606 ; 7.606 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.507 ; 7.507 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 4.866 ; 4.866 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.620 ; 5.620 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.241 ; 5.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.588 ; 5.588 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.414 ; 5.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.668 ; 5.668 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.578 ; 5.578 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.513 ; 5.513 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.708 ; 5.708 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.640 ; 5.640 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.700 ; 5.700 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.721 ; 5.721 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.634 ; 5.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.857 ; 5.857 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.556 ; 5.556 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.822 ; 5.822 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.006 ; 6.006 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.632 ; 5.632 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.038 ; 6.038 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.650 ; 5.650 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.408 ; 5.408 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.186 ; 5.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.053 ; 5.053 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.866 ; 4.866 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.174 ; 5.174 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.176 ; 5.176 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.139 ; 5.139 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 4.999 ; 4.999 ; Rise       ; CLOCK           ;
; DATA_MEM_WRITE_ENABLE ; CLOCK      ; 3.731 ; 3.731 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.374 ; 5.374 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.374 ; 5.374 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.374 ; 5.374 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.587 ; 5.587 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.595 ; 5.595 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.587 ; 5.587 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.605 ; 5.605 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.595 ; 5.595 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.614 ; 5.614 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.081 ; 4.081 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.148 ; 4.148 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.081 ; 4.081 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.161 ; 4.161 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.091 ; 4.091 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.108 ; 4.108 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.122 ; 4.122 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.196 ; 4.196 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.110 ; 4.110 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.335 ; 4.335 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.179 ; 5.179 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.459 ; 5.459 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.456 ; 5.456 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.577 ; 5.577 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.450 ; 5.450 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.683 ; 5.683 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 6.094 ; 6.094 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.179 ; 5.179 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.741 ; 5.741 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.836 ; 5.836 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.563 ; 5.563 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.495 ; 5.495 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.252 ; 5.252 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.582 ; 5.582 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.224 ; 5.224 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.514 ; 5.514 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.581 ; 5.581 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.511 ; 5.511 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.355 ; 5.355 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.526 ; 5.526 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.493 ; 5.493 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.217 ; 5.217 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.482 ; 5.482 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.594 ; 5.594 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.478 ; 5.478 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.474 ; 5.474 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.491 ; 5.491 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.497 ; 5.497 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.499 ; 5.499 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.477 ; 6.477 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 7.441 ; 7.441 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.983 ; 6.983 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 7.235 ; 7.235 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.812 ; 6.812 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.477 ; 6.477 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.961 ; 6.961 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 7.066 ; 7.066 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 7.120 ; 7.120 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.342 ; 7.342 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.699 ; 7.699 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.669 ; 7.669 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.273 ; 7.273 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.832 ; 7.832 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.301 ; 7.301 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.112 ; 7.112 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.546 ; 7.546 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.312 ; 7.312 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.651 ; 7.651 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.260 ; 7.260 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.476 ; 7.476 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.217 ; 7.217 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.718 ; 7.718 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.482 ; 7.482 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.325 ; 7.325 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.231 ; 7.231 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.198 ; 7.198 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.299 ; 7.299 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.432 ; 7.432 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.316 ; 7.316 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.123 ; 7.123 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 7.044 ; 7.044 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.908 ; 6.908 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.572 ; 5.572 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.152 ; 6.152 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.228 ; 6.228 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.280 ; 6.280 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.239 ; 6.239 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.417 ; 6.417 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.220 ; 6.220 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.333 ; 6.333 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.874 ; 5.874 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.823 ; 5.823 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.934 ; 5.934 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.859 ; 5.859 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.910 ; 5.910 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.572 ; 5.572 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.964 ; 5.964 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.974 ; 5.974 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.071 ; 6.071 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.183 ; 6.183 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.184 ; 6.184 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.352 ; 6.352 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.425 ; 6.425 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.341 ; 6.341 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.312 ; 6.312 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.188 ; 6.188 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.281 ; 6.281 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.245 ; 6.245 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.169 ; 6.169 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.234 ; 6.234 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.354 ; 6.354 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.143 ; 6.143 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.359 ; 6.359 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.343 ; 6.343 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.253 ; 6.253 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.362 ; 6.362 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.440 ; 6.440 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.172 ; 6.172 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.192 ; 6.192 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 150904   ; 5563958  ; 36       ; 18       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 150904   ; 5563958  ; 36       ; 18       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 182   ; 182  ;
; Unconstrained Output Port Paths ; 5597  ; 5597 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 18 22:57:13 2025
Info: Command: quartus_sta MIC1 -c MIC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.621
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.621     -4417.891 CLOCK 
Info (332146): Worst-case hold slack is -3.081
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.081       -27.848 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.934
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.934     -1970.354 CLOCK 
Info (332146): Worst-case hold slack is -1.515
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.515       -17.868 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Thu Dec 18 22:57:14 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


