# 导线 / 走线 Traces

## 什么是走线？

**走线**，也称为导线，是在PCB的导电层（如铜箔）上通过蚀刻工艺形成的金属导电路径。它是电子信号的“高速公路”，负责将电流和信号从一点传输到另一点，从而实现元器件之间的电气连接。



## 走线的核心参数与电气特性

走线的物理尺寸直接决定了其电气性能。

### 线宽 - 决定电流承载能力和直流电阻

**与电流的关系**：线宽越大，能承载的电流越大，直流电阻越小。这是最基本的关系。

**经验公式**：存在多种经验公式和图表（如IPC-2152标准）用于计算特定温升下，某一线宽所能承载的电流。例如，1oz铜厚、10°C温升下，1mm（约40mil）线宽约能承载2A电流。

**设计考量**：

**电源线**：根据电流大小选择足够宽的走线。

**信号线**：通常使用默认宽度（如0.2mm/8mil），但关键信号需要考虑阻抗控制。



### 厚度 - 通常指铜厚

**单位**：盎司/平方英尺。1oz铜厚表示1平方英尺面积上铺有1盎司重的铜，约合35µm（1.4mil）。

**常见规格**：0.5oz, 1oz, 2oz。铜厚越大，相同线宽下的载流能力越强，电阻越小。



### 长度 - 关键于信号完整性

**集总参数 vs. 分布参数**：

*   当走线长度小于信号波长（λ）的1/10时，可视为“集总参数”，电压在整条线上瞬间建立。
*   当走线长度接近或大于λ/10时，必须视为“传输线”，需考虑信号传播的延时、反射和衰减。

**延时**：信号在PCB介质中传播速度约为光速的1/2到1/3，即~6in/ns。长走线会带来显著的时序延迟。

**等长布线**：在高速总线（如DDR、PCIe）中，必须对一组信号线进行等长布线，以确保时序同步。



### 阻抗 - 高速设计的灵魂

**是什么**：交流信号在走线上传播时受到的阻碍。对于高速数字信号，**特性阻抗**的恒定至关重要。

**控制因素**：线宽、介质厚度、介电常数、铜厚。

**常见值**：单端信号通常为50Ω，差分对通常为90Ω（USB）或100Ω（以太网、LVDS）。

**如何控制**：使用EDA软件的阻抗计算工具，并与PCB板厂协作，通过调整层叠结构和线宽来实现精确的阻抗控制。

**关键参数**：

*   **宽度**：就像道路的宽度。越宽的线能通过的**电流越大**，不易发热。
*   **长度**：在高速电路中，信号传输需要时间，因此关键信号的**长度需要精确控制**（如等长布线），就像确保所有赛车同时到达终点。

**简单总结**：**Traces是电路的“神经”，连接所有元器件，其设计直接影响信号的完整性、功耗和发热。**



## 走线形状与拓扑的艺术

走线不仅仅是简单的连接，其形状和路径对性能有巨大影响。

**45°角优于90°角**：

*   直角走线在外角会带来有效线宽增加，导致阻抗不连续和电容效应，同时在高频下容易辐射EMI。现代EDA软件通常自动将直角转为45°角。

**蛇形走线**：

*   **目的**：进行长度匹配（等长布线）。
*   **要求**：必须遵循“绕大不绕小”原则，即蛇形线的间距（S）应 ≥ 2倍线宽（W），高度（H）应 ≥ 3倍线宽（W），以减小相邻线段间的耦合。

**差分对走线**：

*   两根等长、等宽、紧密平行的走线，传输相位相反的信号。
*   **要求**：严格保持**等间距**和**等长**，以实现共模噪声抑制。





## 走线设计规则与最佳实践

**3W规则**：为减少串扰，相邻走线中心距应 ≥ 3倍线宽。

**先布线，后覆铜**：避免覆铜后因间距问题导致DRC报错，也方便布线操作。

**关键信号优先**：优先布置高速、敏感、差分信号，并为它们提供最优路径（最短、最直、有完整参考平面）。

**电源走线策略**：

*   根据电流大小使用足够的线宽。
*   使用“星型连接”或“电源平面”为多个负载供电，避免“菊花链”连接导致末端电压跌落。

**避免“天线”效应**：不要留下悬空的、过长的走线 stub，它们可能成为辐射干扰源或接收天线。



## 走线与可制造性

**最小线宽/线距**：必须符合PCB板厂的工艺能力。常规工艺为4mil/4mil，高精度可达2mil/2mil。

**泪滴**：在焊盘与走线连接处添加泪滴，可以增强连接的机械强度，防止在钻孔和焊接时铜箔剥离。

**丝印避让**：丝印不能压在焊盘上，否则影响焊接。

