---
title: "Registradores x86 (32 e 64)"
date: 2020-08-02T12:33:00-03:00
author: Lucas Teske
layout: page
permalink: /registers/x86
description: Registradores x86 para AMD/Intel
tags:
  - x86
  - intel
  - registers
  - amd
---

### Terminologia de tipos

Alguns nomes de tipos serão usados nesta seção. Estes tipos não nescessáriamente tem um padrão de tamanho entre arquiteturas distintas, então serão definidos alguns tamanhos aqui baseados nos valores _mais comuns_ encontrados na linguagem C de arquiteturas modernas.

* **float**  => single-precision (32 bit)
* **double** => double-precision (64 bit) 
* **byte**   => Inteiro 8  bit
* **short**  => Inteiro 16 bit
* **int**    => Inteiro 32 bit
* **long**   => Inteiro 64 bit

### Registradores de uso geral (de 64 bit até 8 bit)

<table class="register-table">
  <thead>
    <tr>
      <th class="registerh" colspan=2>Largura</th>
      <th class="registerh" colspan=2>Acumulador</th>
      <th class="registerh" colspan=2>Base</th>
      <th class="registerh" colspan=2>Contador</th>
      <th class="registerh" colspan=2>Dados</th>
      <th class="registerh" colspan=2>Stack Pointer</th>
      <th class="registerh" colspan=2>Stack Base Pointer</th>
      <th class="registerh" colspan=2>Origem</th>
      <th class="registerh" colspan=2>Destino</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td class="registerh" colspan=2>64 bit</td>
      <td class="register-td" colspan=2>RAX</td>
      <td class="register-td" colspan=2>RBX</td>
      <td class="register-td" colspan=2>RCX</td>
      <td class="register-td" colspan=2>RDX</td>
      <td class="register-td" colspan=2>RSP</td>
      <td class="register-td" colspan=2>RBP</td>
      <td class="register-td" colspan=2>RSI</td>
      <td class="register-td" colspan=2>RDI</td>
    </tr>
    <tr>
      <td class="registerh" colspan=2>32 bit</td>
      <td class="register-td" colspan=2>EAX</td>
      <td class="register-td" colspan=2>EBX</td>
      <td class="register-td" colspan=2>ECX</td>
      <td class="register-td" colspan=2>EDX</td>
      <td class="register-td" colspan=2>ESP</td>
      <td class="register-td" colspan=2>EBP</td>
      <td class="register-td" colspan=2>ESI</td>
      <td class="register-td" colspan=2>EDI</td>
    </tr>
    <tr>
      <td class="registerh" colspan=2>16 bit</td>
      <td class="register-td" colspan=2>AX</td>
      <td class="register-td" colspan=2>BX</td>
      <td class="register-td" colspan=2>CX</td>
      <td class="register-td" colspan=2>DX</td>
      <td class="register-td" colspan=2>SP</td>
      <td class="register-td" colspan=2>BP</td>
      <td class="register-td" colspan=2>SI</td>
      <td class="register-td" colspan=2>DI</td>
    </tr>
    <tr>
      <td class="registerh" colspan=2>8 bit</td>
      <td class="register-td">AH</td>
      <td class="register-td">AL</td>
      <td class="register-td">BH</td>
      <td class="register-td">BL</td>
      <td class="register-td">CH</td>
      <td class="register-td">CL</td>
      <td class="register-td">DH</td>
      <td class="register-td">DL</td>
      <td class="register-td" colspan=2>SPL</td>
      <td class="register-td" colspan=2>BPL</td>
      <td class="register-td" colspan=2>SIL</td>
      <td class="register-td" colspan=2>DIL</td>
    </tr>
  </tbody>
</table>

Todos tamanhos de registradores de tamanho inferior a arquitetura são acessíveis. Eles apenas são nomes alternativos para pedaços de suas versões maiores. Abaixo segue um diagrama da faixa de bits que cada nome representa, onde <span class="registerm">x</span> representa o nome base do registrador (A,B,C,D etc...)

<table class="register-table">
  <tr>
    <th colspan=1 style="text-align: center">Bits</th>
    <th colspan=8 class="register-border" style="text-align: center">Nome</th>
  </tr>
  <tr>
    <td colspan=1 style="text-align: center"><B>Bit N</B></td>
    <td style="border-left: 1px solid #000; text-align: left;">63</td>
    <td colspan=6 style="text-align: center">...</td>
    <td style="border-right: 1px solid #000;  text-align: right;">0</td>
  </tr>
  <tr>
    <td colspan=1 style="text-align: center">64</td>
    <td colspan=8 class="register-border" style="text-align: center">R<span class="registerm">x</span>X</td>
  </tr>
  <tr>
    <td colspan=1 style="text-align: center">32</td>
    <td colspan=4 class="register-border"></td>
    <td colspan=4 class="register-border" style="text-align: center">E<span class="registerm">x</span>X</td>
  </tr>
  <tr>
    <td colspan=1 style="text-align: center">16</td>
    <td colspan=6 class="register-border"></td>
    <td colspan=2 class="register-border" style="text-align: center"><span class="registerm">x</span>X</td>
  </tr>
  <tr>
    <td colspan=1 style="text-align: center">8</td>
    <td colspan=6 class="register-border"></td>
    <td colspan=1 class="register-border" style="text-align: center"><span class="registerm">x</span>H</td>
    <td colspan=1 class="register-border" style="text-align: center"><span class="registerm">x</span>L</td>
  </tr>
</table>

Adicionamente em arquiteturas 64 bit, os registradores **R8**, **R9**, **R10**, **R11**, **R12**, **R13**, **R14**, **R15** estão disponíveis, todos em 64 bit sem equivalentes menores.

### Registradores MMX (64 bits) [Intel]

A extensão MMX "introduz" 8 registradores novos denominados **MM<span class="registerm">x</span>**. Cada um dos registradores podem ser usados como um número de 64 bits ou 

#### Sub-divisão

|  Dado     |  Arquitetura  |
|:---------:|:-------------:|
| 1 long    |      MMX      |
| 2 int     |      MMX      |
| 4 short   |      MMX      |
| 8 byte    |      MMX      |


##### Compartilhamento de valores

Na extensão MMX, os registradores são compartilhados com a unidade de ponto flutuante (FPU) x87 dos processadores x86, onde os 64 bits do registrador são usados como parte de uma mantissa de 80 bits da FPU x87. Por isso, operações da FPU podem alterar os valores dos registradores MM assim como instruções MMX podem alterar valores da FPU.


### Registradores 3DNow (64 bits) [AMD]

A arquitetura 3DNow foi uma melhoria (versão alternativa) da extensão MMX da Intel, onde além da compatibilidade com as mesmas operações, também adicionava instruções de ponto flutuante usando os mesmos registradores. Desta maneira, caso softwares que usavam a FPU x87 fossem reescritos para o uso de 3DNow, um ganho de performance de até 4x era possível.

#### Sub-divisão

|  Dado     |      Arquitetura     |
|:---------:|:--------------------:|
| 1 long    |      MMX / 3DNow     |
| 2 int     |      MMX / 3DNow     |
| 4 short   |      MMX / 3DNow     |
| 8 byte    |      MMX / 3DNow     |
| 2 float   |         3DNow        |


##### Compartilhamento de valores

Assim como na extensão MMX, os valores eram compartilhados com a FPU x87

### Registradores de Media (128 bits) [AMD/Intel]

Nas arquiteturas 64 bit existem 16 registradores de 128 bits nomeados **XMM<span class="registerm">x</span>**. Esses registradores são geralmente usados para passagem de parâmetros de ponto flutuante **float** (32 bit) e **double** (64 bit). Nas arquiteturas 32 bit apenas os 8 primeiros estão disponíveis.

Foram adicionadas com a extensão SSE nos processadores 32 bit e é usado em operações **SIMD** ([Single-instruction Multiple-data](https://en.wikipedia.org/wiki/SIMD)) e podem representar vários tipos de dados:


#### Sub-divisão

|  Dado     |  Arquitetura  |
|:---------:|:-------------:|
| 4 float   |     SSE       |
| 2 double  |    SSE2       |
| 2 long    |    SSE2       |
| 4 int     |    SSE2       |
| 8 short   |    SSE2       |
| 16 byte   |    SSE2       |


### Registradores AVX (256 bits) [AMD/Intel]

Nos processadores com a extensão **AVX** os registradores **XMM** foram expandidos para 256 bits e renomeados para **YMM**. As suas alternativas SSE ainda são acessíveis (bits 0 a 127). Usando a mesma terminologia da seção anterior, as sub-divisões são:

|    Dado   |  Arquitetura  |
|:---------:|:-------------:|
| 8 float   |      AVX      |
| 4 double  |      AVX      |
| 4 long    |     AVX2      |
| 8 int     |     AVX2      |
| 16 short  |     AVX2      |
| 32 byte   |     AVX2      |


### Registradores AVX-512 (512 bits) [Intel]

Em alguns processadores como Xeon-Phi, Core-X, Skylake-X e Xeon-D a Intel implementou uma extensão dos registradores **YMM** para 512 bits desta vez renomeado para **ZMM**. Além disso foram adicionados mais 16 registradores para a série, totalizando **32 registradores**. Todos os 32 registradores podem ser usados no modo **EVEX** do **AVX-512** nos modos 128, 256 e 512 bits


** TODO **