Timing Analyzer report for PDM_test
Fri Feb 24 12:24:16 2023
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; PDM_test                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 269.83 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.891 ; -33.543            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.339 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.465 ; -57.610               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.077 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -55.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+--------+-----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.891 ; PDM:iDUT|B_branch[7]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.824      ;
; -1.884 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.817      ;
; -1.872 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.805      ;
; -1.761 ; PDM:iDUT|B_branch[12] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.694      ;
; -1.747 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.680      ;
; -1.717 ; PDM:iDUT|B_branch[10] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.650      ;
; -1.675 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.608      ;
; -1.669 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.602      ;
; -1.611 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.544      ;
; -1.608 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.063     ; 2.540      ;
; -1.606 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.539      ;
; -1.605 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.538      ;
; -1.603 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.536      ;
; -1.579 ; PDM:iDUT|B_branch[11] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.512      ;
; -1.576 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.509      ;
; -1.537 ; PDM:iDUT|B_branch[8]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.470      ;
; -1.496 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.429      ;
; -1.494 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.427      ;
; -1.494 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.427      ;
; -1.473 ; PDM:iDUT|A1[12]       ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.406      ;
; -1.367 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.300      ;
; -1.363 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.296      ;
; -1.353 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.538      ;
; -1.353 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.538      ;
; -1.353 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.538      ;
; -1.327 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.260      ;
; -1.312 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.244      ;
; -1.306 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.238      ;
; -1.297 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.230      ;
; -1.294 ; PDM:iDUT|B_branch[12] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.227      ;
; -1.263 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.196      ;
; -1.262 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.195      ;
; -1.241 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.426      ;
; -1.241 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.426      ;
; -1.241 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.426      ;
; -1.234 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.167      ;
; -1.229 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.162      ;
; -1.203 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.492      ;
; -1.197 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.486      ;
; -1.187 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.120      ;
; -1.184 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.117      ;
; -1.178 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.111      ;
; -1.172 ; PDM:iDUT|B_branch[12] ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.105      ;
; -1.148 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.081      ;
; -1.146 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.079      ;
; -1.139 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.428      ;
; -1.136 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[0]              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.069      ;
; -1.133 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.422      ;
; -1.131 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.420      ;
; -1.087 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.376      ;
; -1.081 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.370      ;
; -1.070 ; PDM:iDUT|B_branch[7]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 2.003      ;
; -1.064 ; PDM:iDUT|B_branch[7]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.997      ;
; -1.049 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[0]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.982      ;
; -1.031 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.964      ;
; -1.025 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.958      ;
; -1.024 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.313      ;
; -1.023 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.956      ;
; -1.023 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.312      ;
; -1.022 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.311      ;
; -1.022 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.311      ;
; -1.017 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.306      ;
; -1.015 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.304      ;
; -1.011 ; PDM:iDUT|A1[12]       ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.944      ;
; -1.002 ; PDM:iDUT|B_branch[11] ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.935      ;
; -0.996 ; PDM:iDUT|B_branch[11] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.929      ;
; -0.975 ; PDM:iDUT|B_branch[8]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.908      ;
; -0.964 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.063     ; 1.896      ;
; -0.943 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.129      ;
; -0.916 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.849      ;
; -0.915 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.848      ;
; -0.914 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.847      ;
; -0.914 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.847      ;
; -0.914 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.847      ;
; -0.909 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.842      ;
; -0.908 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.197      ;
; -0.907 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.840      ;
; -0.906 ; PDM:iDUT|B_branch[13] ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.839      ;
; -0.906 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.195      ;
; -0.906 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.195      ;
; -0.901 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 1.000        ; 0.294      ; 2.190      ;
; -0.900 ; PDM:iDUT|B_branch[13] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.833      ;
; -0.899 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 1.000        ; 0.294      ; 2.188      ;
; -0.895 ; PDM:iDUT|A1[12]       ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.828      ;
; -0.895 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.184      ;
; -0.889 ; PDM:iDUT|A1[12]       ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.822      ;
; -0.886 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.819      ;
; -0.878 ; PDM:iDUT|f1[12]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.811      ;
; -0.877 ; PDM:iDUT|B_branch[8]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.810      ;
; -0.877 ; PDM:iDUT|B_branch[10] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.810      ;
; -0.864 ; PDM:iDUT|A1[14]       ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.797      ;
; -0.863 ; PDM:iDUT|f1[13]       ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.796      ;
; -0.857 ; PDM:iDUT|f1[13]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.790      ;
; -0.855 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.294      ; 2.144      ;
; -0.840 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.293      ; 2.128      ;
; -0.839 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.772      ;
; -0.836 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.769      ;
; -0.835 ; PDM:iDUT|B_branch[13] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.768      ;
; -0.834 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.293      ; 2.122      ;
; -0.833 ; PDM:iDUT|B_branch[14] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.062     ; 1.766      ;
+--------+-----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                       ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.434      ; 0.930      ;
; 0.358 ; dwn                         ; dwn                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; up_dwn_cnt4:iCNT|cnt_reg[0] ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.370 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.434      ; 0.961      ;
; 0.372 ; rst_synch:iRST|temp         ; rst_synch:iRST|rst_n        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.593      ;
; 0.483 ; PDM:iDUT|f1[12]             ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.074      ;
; 0.493 ; PDM:iDUT|f1[13]             ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.084      ;
; 0.502 ; PDM:iDUT|f2[4]              ; PDM:iDUT|B_branch[4]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.721      ;
; 0.510 ; PB_release:iPB|pre1         ; PB_release:iPB|pre2         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.730      ;
; 0.513 ; PDM:iDUT|B_branch[11]       ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.104      ;
; 0.517 ; PDM:iDUT|A1[15]             ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.521 ; PDM:iDUT|f2[1]              ; PDM:iDUT|B_branch[1]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.740      ;
; 0.523 ; PDM:iDUT|f2[5]              ; PDM:iDUT|B_branch[5]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.534 ; PDM:iDUT|B_branch[13]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.125      ;
; 0.545 ; dwn                         ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.763      ;
; 0.545 ; up_dwn_cnt4:iCNT|cnt_reg[0] ; PDM:iDUT|A1[12]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.764      ;
; 0.550 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.141      ;
; 0.566 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[11]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.785      ;
; 0.566 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; dwn                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.786      ;
; 0.573 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.576 ; up_dwn_cnt4:iCNT|cnt_reg[3] ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.582 ; up_dwn_cnt4:iCNT|cnt_reg[0] ; dwn                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.607 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.826      ;
; 0.608 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.827      ;
; 0.608 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.827      ;
; 0.612 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.203      ;
; 0.640 ; PB_release:iPB|pre2         ; PB_release:iPB|pre3         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.861      ;
; 0.641 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.232      ;
; 0.643 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.234      ;
; 0.648 ; PDM:iDUT|f2[2]              ; PDM:iDUT|B_branch[2]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.867      ;
; 0.654 ; PDM:iDUT|f2[0]              ; PDM:iDUT|B_branch[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.873      ;
; 0.659 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.250      ;
; 0.661 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.252      ;
; 0.676 ; PDM:iDUT|f2[8]              ; PDM:iDUT|B_branch[8]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.895      ;
; 0.676 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.267      ;
; 0.680 ; up_dwn_cnt4:iCNT|cnt_reg[3] ; PDM:iDUT|A1[15]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.900      ;
; 0.687 ; PDM:iDUT|A1[13]             ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.906      ;
; 0.695 ; PDM:iDUT|f1[15]             ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.915      ;
; 0.704 ; PDM:iDUT|A1[15]             ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.923      ;
; 0.705 ; up_dwn_cnt4:iCNT|cnt_reg[2] ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.924      ;
; 0.709 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.929      ;
; 0.709 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.300      ;
; 0.710 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.301      ;
; 0.711 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.302      ;
; 0.714 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.305      ;
; 0.721 ; PDM:iDUT|f1[14]             ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.941      ;
; 0.721 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.312      ;
; 0.722 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.313      ;
; 0.723 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.943      ;
; 0.723 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.314      ;
; 0.728 ; PDM:iDUT|B_branch[2]        ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.948      ;
; 0.731 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.951      ;
; 0.735 ; PDM:iDUT|B_branch[15]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.955      ;
; 0.739 ; dwn                         ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.957      ;
; 0.740 ; dwn                         ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.958      ;
; 0.746 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.337      ;
; 0.753 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.344      ;
; 0.755 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.346      ;
; 0.760 ; PDM:iDUT|B_branch[2]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.351      ;
; 0.771 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.362      ;
; 0.772 ; PDM:iDUT|f1[12]             ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.363      ;
; 0.773 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.993      ;
; 0.775 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.995      ;
; 0.775 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.995      ;
; 0.775 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.995      ;
; 0.778 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[1]              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.998      ;
; 0.785 ; PDM:iDUT|B_branch[11]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.376      ;
; 0.797 ; PDM:iDUT|B_branch[4]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.388      ;
; 0.797 ; PDM:iDUT|B_branch[15]       ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.016      ;
; 0.809 ; PDM:iDUT|A1[14]             ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.028      ;
; 0.823 ; PDM:iDUT|f2[14]             ; PDM:iDUT|B_branch[14]       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.042      ;
; 0.833 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.424      ;
; 0.834 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.425      ;
; 0.835 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.426      ;
; 0.836 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.427      ;
; 0.839 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.430      ;
; 0.845 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.851 ; PDM:iDUT|f2[15]             ; PDM:iDUT|B_branch[15]       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.070      ;
; 0.856 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.447      ;
; 0.864 ; PDM:iDUT|f2[7]              ; PDM:iDUT|B_branch[7]        ; clk          ; clk         ; 0.000        ; -0.294     ; 0.727      ;
; 0.865 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.456      ;
; 0.867 ; PDM:iDUT|f2[3]              ; PDM:iDUT|B_branch[3]        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.087      ;
; 0.869 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; PDM:iDUT|A1[13]             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.089      ;
; 0.870 ; PDM:iDUT|B_branch[2]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.461      ;
; 0.871 ; PDM:iDUT|A1[14]             ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.090      ;
; 0.877 ; PDM:iDUT|B_branch[4]        ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.097      ;
; 0.879 ; PDM:iDUT|f2[6]              ; PDM:iDUT|B_branch[6]        ; clk          ; clk         ; 0.000        ; -0.294     ; 0.742      ;
; 0.881 ; PDM:iDUT|B_branch[12]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.472      ;
; 0.882 ; up_dwn_cnt4:iCNT|cnt_reg[2] ; PDM:iDUT|A1[14]             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.102      ;
; 0.895 ; PDM:iDUT|B_branch[11]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.486      ;
; 0.907 ; PDM:iDUT|B_branch[4]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.498      ;
; 0.917 ; PDM:iDUT|B_branch[1]        ; PDM:iDUT|f2[1]              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.137      ;
; 0.922 ; PDM:iDUT|B_branch[14]       ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.142      ;
; 0.945 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.536      ;
; 0.946 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.537      ;
; 0.948 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.539      ;
; 0.951 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.542      ;
; 0.953 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.434      ; 1.544      ;
; 0.955 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.968 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.434      ; 1.559      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                             ;
+--------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.465 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.500        ; -0.311     ; 1.649      ;
; -1.465 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.500        ; -0.311     ; 1.649      ;
; -1.465 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.500        ; -0.311     ; 1.649      ;
; -1.279 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.464      ;
; -1.279 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.464      ;
; -1.279 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 0.500        ; -0.310     ; 1.464      ;
; -1.279 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 0.500        ; -0.310     ; 1.464      ;
; -1.279 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[1]              ; clk          ; clk         ; 0.500        ; -0.310     ; 1.464      ;
; -1.279 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 0.500        ; -0.310     ; 1.464      ;
; -1.279 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 0.500        ; -0.310     ; 1.464      ;
; -1.279 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[3]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.464      ;
; -1.279 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 0.500        ; -0.310     ; 1.464      ;
; -1.259 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[15]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[15]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[14]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[14]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[13]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[13]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[12]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[12]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[12]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[0]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[0]              ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[11]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.259 ; rst_synch:iRST|rst_n ; dwn                         ; clk          ; clk         ; 0.500        ; -0.310     ; 1.444      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[11]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[7]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[6]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[8]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[5]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[10]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[9]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[1]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[4]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -1.119 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[2]        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.304      ;
; -0.923 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.500        ; 0.046      ; 1.464      ;
; -0.923 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.500        ; 0.046      ; 1.464      ;
; -0.923 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.500        ; 0.046      ; 1.464      ;
; -0.923 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.500        ; 0.046      ; 1.464      ;
; -0.923 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.500        ; 0.046      ; 1.464      ;
; -0.923 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.500        ; 0.046      ; 1.464      ;
; -0.923 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.500        ; 0.046      ; 1.464      ;
; -0.719 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.649      ;
; -0.719 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.649      ;
; -0.513 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.444      ;
+--------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                             ;
+-------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.077 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1         ; clk          ; clk         ; 0.000        ; 0.064      ; 1.298      ;
; 1.281 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.501      ;
; 1.281 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.501      ;
; 1.453 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[13]             ; clk          ; clk         ; -0.500       ; 0.188      ; 1.318      ;
; 1.453 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[7]              ; clk          ; clk         ; -0.500       ; 0.188      ; 1.318      ;
; 1.453 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[6]              ; clk          ; clk         ; -0.500       ; 0.188      ; 1.318      ;
; 1.453 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[12]             ; clk          ; clk         ; -0.500       ; 0.188      ; 1.318      ;
; 1.453 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[10]             ; clk          ; clk         ; -0.500       ; 0.188      ; 1.318      ;
; 1.453 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[9]              ; clk          ; clk         ; -0.500       ; 0.188      ; 1.318      ;
; 1.453 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[11]             ; clk          ; clk         ; -0.500       ; 0.188      ; 1.318      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[15]             ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[11]             ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|B[15]              ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[14]             ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[13]             ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[7]        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[6]        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[8]        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[5]        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[10]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[9]        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[1]        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[4]        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[2]        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.805 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[15]             ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[15]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[14]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[14]             ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[13]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[13]             ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[12]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[12]             ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[12]             ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[0]        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[0]              ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[11]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.805 ; rst_synch:iRST|rst_n ; dwn                         ; clk          ; clk         ; -0.500       ; -0.184     ; 1.298      ;
; 1.824 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[15]             ; clk          ; clk         ; -0.500       ; -0.183     ; 1.318      ;
; 1.824 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[14]             ; clk          ; clk         ; -0.500       ; -0.183     ; 1.318      ;
; 1.824 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[8]              ; clk          ; clk         ; -0.500       ; -0.183     ; 1.318      ;
; 1.824 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[5]              ; clk          ; clk         ; -0.500       ; -0.183     ; 1.318      ;
; 1.824 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[1]              ; clk          ; clk         ; -0.500       ; -0.183     ; 1.318      ;
; 1.824 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[4]              ; clk          ; clk         ; -0.500       ; -0.183     ; 1.318      ;
; 1.824 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[2]              ; clk          ; clk         ; -0.500       ; -0.183     ; 1.318      ;
; 1.824 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[3]        ; clk          ; clk         ; -0.500       ; -0.183     ; 1.318      ;
; 1.824 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[3]              ; clk          ; clk         ; -0.500       ; -0.183     ; 1.318      ;
; 2.009 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; -0.500       ; -0.185     ; 1.501      ;
; 2.009 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; -0.500       ; -0.185     ; 1.501      ;
; 2.009 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; -0.500       ; -0.185     ; 1.501      ;
+-------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 295.16 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.573 ; -25.756           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.273 ; -49.375              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.985 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -55.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+-----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.573 ; PDM:iDUT|B_branch[7]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.512      ;
; -1.568 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.507      ;
; -1.554 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.493      ;
; -1.485 ; PDM:iDUT|B_branch[12] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.424      ;
; -1.445 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.384      ;
; -1.423 ; PDM:iDUT|B_branch[10] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.362      ;
; -1.366 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.306      ;
; -1.351 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.290      ;
; -1.348 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.288      ;
; -1.321 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.321 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.260      ;
; -1.300 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.240      ;
; -1.296 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.235      ;
; -1.294 ; PDM:iDUT|B_branch[11] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.233      ;
; -1.282 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.222      ;
; -1.278 ; PDM:iDUT|B_branch[8]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.217      ;
; -1.229 ; PDM:iDUT|A1[12]       ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.168      ;
; -1.214 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.154      ;
; -1.205 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.145      ;
; -1.194 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.391      ;
; -1.194 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.391      ;
; -1.194 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.391      ;
; -1.187 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.127      ;
; -1.123 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 2.062      ;
; -1.114 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.054      ;
; -1.090 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.084 ; PDM:iDUT|B_branch[12] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.024      ;
; -1.068 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.008      ;
; -1.062 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 2.002      ;
; -1.032 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.972      ;
; -1.019 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 1.958      ;
; -1.014 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.954      ;
; -1.000 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.940      ;
; -0.996 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.936      ;
; -0.968 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.908      ;
; -0.966 ; PDM:iDUT|B_branch[12] ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.906      ;
; -0.946 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.206      ;
; -0.944 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.884      ;
; -0.928 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.188      ;
; -0.921 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.861      ;
; -0.908 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[0]              ; clk          ; clk         ; 1.000        ; -0.056     ; 1.847      ;
; -0.905 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.845      ;
; -0.903 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.843      ;
; -0.901 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.161      ;
; -0.887 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.827      ;
; -0.880 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.140      ;
; -0.862 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.122      ;
; -0.846 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.106      ;
; -0.828 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.088      ;
; -0.824 ; PDM:iDUT|B_branch[7]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.764      ;
; -0.821 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.761      ;
; -0.820 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[0]              ; clk          ; clk         ; 1.000        ; -0.056     ; 1.759      ;
; -0.806 ; PDM:iDUT|B_branch[7]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.746      ;
; -0.801 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.061      ;
; -0.801 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.500        ; -0.297     ; 0.999      ;
; -0.800 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.740      ;
; -0.794 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.054      ;
; -0.785 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.045      ;
; -0.782 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.722      ;
; -0.780 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.040      ;
; -0.778 ; PDM:iDUT|A1[12]       ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 1.000        ; -0.056     ; 1.717      ;
; -0.768 ; PDM:iDUT|B_branch[11] ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.708      ;
; -0.767 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.027      ;
; -0.763 ; PDM:iDUT|B_branch[8]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.703      ;
; -0.762 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.265      ; 2.022      ;
; -0.750 ; PDM:iDUT|B_branch[11] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.690      ;
; -0.732 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.672      ;
; -0.721 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.661      ;
; -0.714 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.500        ; -0.297     ; 0.912      ;
; -0.707 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.647      ;
; -0.705 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.645      ;
; -0.701 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 1.000        ; 0.265      ; 1.961      ;
; -0.700 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.640      ;
; -0.696 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.636      ;
; -0.695 ; PDM:iDUT|f1[12]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.635      ;
; -0.694 ; PDM:iDUT|B_branch[13] ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.634      ;
; -0.694 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.265      ; 1.954      ;
; -0.694 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.265      ; 1.954      ;
; -0.687 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.627      ;
; -0.685 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.265      ; 1.945      ;
; -0.682 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.622      ;
; -0.681 ; PDM:iDUT|B_branch[10] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.621      ;
; -0.678 ; PDM:iDUT|A1[12]       ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 1.000        ; -0.056     ; 1.617      ;
; -0.676 ; PDM:iDUT|B_branch[13] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.616      ;
; -0.668 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.608      ;
; -0.667 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.265      ; 1.927      ;
; -0.664 ; PDM:iDUT|B_branch[12] ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.265      ; 1.924      ;
; -0.662 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 1.000        ; 0.265      ; 1.922      ;
; -0.660 ; PDM:iDUT|A1[12]       ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 1.000        ; -0.056     ; 1.599      ;
; -0.657 ; PDM:iDUT|B_branch[8]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.597      ;
; -0.656 ; PDM:iDUT|B_branch[14] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.596      ;
; -0.654 ; PDM:iDUT|A1[14]       ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 1.000        ; -0.056     ; 1.593      ;
; -0.648 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.265      ; 1.908      ;
; -0.645 ; PDM:iDUT|f1[13]       ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.585      ;
; -0.644 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.055     ; 1.584      ;
; -0.642 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.265      ; 1.902      ;
; -0.634 ; PDM:iDUT|B_branch[13] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.056     ; 1.573      ;
; -0.627 ; PDM:iDUT|f1[13]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.055     ; 1.567      ;
+--------+-----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; dwn                         ; dwn                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; up_dwn_cnt4:iCNT|cnt_reg[0] ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.316 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.390      ; 0.850      ;
; 0.339 ; rst_synch:iRST|temp         ; rst_synch:iRST|rst_n        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.345 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.390      ; 0.879      ;
; 0.455 ; PDM:iDUT|f1[12]             ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.390      ; 0.989      ;
; 0.460 ; PDM:iDUT|f1[13]             ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.390      ; 0.994      ;
; 0.462 ; PDM:iDUT|f2[4]              ; PDM:iDUT|B_branch[4]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.661      ;
; 0.468 ; PDM:iDUT|A1[15]             ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.668      ;
; 0.474 ; PB_release:iPB|pre1         ; PB_release:iPB|pre2         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.673      ;
; 0.478 ; PDM:iDUT|f2[1]              ; PDM:iDUT|B_branch[1]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.677      ;
; 0.479 ; PDM:iDUT|B_branch[11]       ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.013      ;
; 0.480 ; PDM:iDUT|f2[5]              ; PDM:iDUT|B_branch[5]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.679      ;
; 0.485 ; dwn                         ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.684      ;
; 0.489 ; up_dwn_cnt4:iCNT|cnt_reg[0] ; PDM:iDUT|A1[12]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.689      ;
; 0.495 ; PDM:iDUT|B_branch[13]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.029      ;
; 0.506 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[11]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.706      ;
; 0.515 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.517 ; up_dwn_cnt4:iCNT|cnt_reg[3] ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.717      ;
; 0.518 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.052      ;
; 0.521 ; up_dwn_cnt4:iCNT|cnt_reg[0] ; dwn                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.721      ;
; 0.522 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; dwn                         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.723      ;
; 0.538 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.738      ;
; 0.542 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.742      ;
; 0.543 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.743      ;
; 0.558 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.092      ;
; 0.575 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.109      ;
; 0.585 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.119      ;
; 0.587 ; PB_release:iPB|pre2         ; PB_release:iPB|pre3         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.787      ;
; 0.592 ; PDM:iDUT|f2[2]              ; PDM:iDUT|B_branch[2]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.791      ;
; 0.593 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.127      ;
; 0.597 ; PDM:iDUT|f2[0]              ; PDM:iDUT|B_branch[0]        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.797      ;
; 0.603 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.137      ;
; 0.613 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.147      ;
; 0.619 ; PDM:iDUT|f2[8]              ; PDM:iDUT|B_branch[8]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.818      ;
; 0.625 ; up_dwn_cnt4:iCNT|cnt_reg[3] ; PDM:iDUT|A1[15]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.826      ;
; 0.626 ; PDM:iDUT|A1[13]             ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.826      ;
; 0.634 ; PDM:iDUT|f1[15]             ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.834      ;
; 0.641 ; PDM:iDUT|A1[15]             ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.841      ;
; 0.641 ; up_dwn_cnt4:iCNT|cnt_reg[2] ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.841      ;
; 0.644 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.178      ;
; 0.648 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.182      ;
; 0.649 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.849      ;
; 0.655 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.189      ;
; 0.659 ; PDM:iDUT|f1[14]             ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.859      ;
; 0.661 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.861      ;
; 0.662 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.196      ;
; 0.663 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.197      ;
; 0.664 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.863      ;
; 0.664 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.198      ;
; 0.666 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.200      ;
; 0.667 ; PDM:iDUT|B_branch[2]        ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.867      ;
; 0.669 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.389      ; 1.202      ;
; 0.671 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.205      ;
; 0.671 ; dwn                         ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.870      ;
; 0.672 ; dwn                         ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.871      ;
; 0.672 ; PDM:iDUT|B_branch[15]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.872      ;
; 0.681 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.215      ;
; 0.686 ; PDM:iDUT|B_branch[2]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.220      ;
; 0.689 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.223      ;
; 0.697 ; PDM:iDUT|f1[12]             ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.231      ;
; 0.702 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.902      ;
; 0.703 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.903      ;
; 0.704 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.904      ;
; 0.705 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[1]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.905      ;
; 0.705 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.905      ;
; 0.722 ; PDM:iDUT|B_branch[11]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.256      ;
; 0.729 ; PDM:iDUT|A1[14]             ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.929      ;
; 0.730 ; PDM:iDUT|B_branch[4]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.264      ;
; 0.732 ; PDM:iDUT|B_branch[15]       ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.932      ;
; 0.740 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.274      ;
; 0.744 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.278      ;
; 0.744 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.278      ;
; 0.750 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.284      ;
; 0.751 ; PDM:iDUT|f2[14]             ; PDM:iDUT|B_branch[14]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.751 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.285      ;
; 0.752 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.389      ; 1.285      ;
; 0.758 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.958      ;
; 0.767 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.301      ;
; 0.775 ; PDM:iDUT|B_branch[2]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.309      ;
; 0.787 ; PDM:iDUT|B_branch[11]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.321      ;
; 0.789 ; PDM:iDUT|f2[15]             ; PDM:iDUT|B_branch[15]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.988      ;
; 0.789 ; PDM:iDUT|f2[3]              ; PDM:iDUT|B_branch[3]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.988      ;
; 0.792 ; PDM:iDUT|f2[7]              ; PDM:iDUT|B_branch[7]        ; clk          ; clk         ; 0.000        ; -0.265     ; 0.671      ;
; 0.792 ; PDM:iDUT|B_branch[12]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.326      ;
; 0.800 ; PDM:iDUT|f2[6]              ; PDM:iDUT|B_branch[6]        ; clk          ; clk         ; 0.000        ; -0.265     ; 0.679      ;
; 0.801 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; PDM:iDUT|A1[13]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.002      ;
; 0.802 ; PDM:iDUT|A1[14]             ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 0.000        ; 0.056      ; 1.002      ;
; 0.806 ; up_dwn_cnt4:iCNT|cnt_reg[2] ; PDM:iDUT|A1[14]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.007      ;
; 0.807 ; PDM:iDUT|B_branch[4]        ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.007      ;
; 0.808 ; PDM:iDUT|B_branch[4]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.342      ;
; 0.836 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.370      ;
; 0.840 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.390      ; 1.374      ;
; 0.840 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.374      ;
; 0.846 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.390      ; 1.380      ;
; 0.847 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.047      ;
; 0.847 ; PDM:iDUT|B_branch[14]       ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 0.000        ; 0.056      ; 1.047      ;
; 0.848 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.389      ; 1.381      ;
; 0.852 ; PDM:iDUT|B_branch[1]        ; PDM:iDUT|f2[1]              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.052      ;
; 0.861 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.389      ; 1.394      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                              ;
+--------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.273 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.500        ; -0.299     ; 1.469      ;
; -1.273 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.500        ; -0.299     ; 1.469      ;
; -1.273 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.500        ; -0.299     ; 1.469      ;
; -1.101 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 0.500        ; -0.297     ; 1.299      ;
; -1.101 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 0.500        ; -0.297     ; 1.299      ;
; -1.101 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.299      ;
; -1.101 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.299      ;
; -1.101 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[1]              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.299      ;
; -1.101 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.299      ;
; -1.101 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.299      ;
; -1.101 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[3]        ; clk          ; clk         ; 0.500        ; -0.297     ; 1.299      ;
; -1.101 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.299      ;
; -1.090 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[15]             ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[15]       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[14]       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[14]             ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[13]       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[13]             ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[12]       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[12]             ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[12]             ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[0]        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[0]              ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[11]       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -1.090 ; rst_synch:iRST|rst_n ; dwn                         ; clk          ; clk         ; 0.500        ; -0.298     ; 1.287      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[11]             ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[7]        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[6]        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[8]        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[5]        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[10]       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[9]        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[1]        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[4]        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.965 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[2]        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.162      ;
; -0.781 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.500        ; 0.023      ; 1.299      ;
; -0.781 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.500        ; 0.023      ; 1.299      ;
; -0.781 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.500        ; 0.023      ; 1.299      ;
; -0.781 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.500        ; 0.023      ; 1.299      ;
; -0.781 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.500        ; 0.023      ; 1.299      ;
; -0.781 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.500        ; 0.023      ; 1.299      ;
; -0.781 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.500        ; 0.023      ; 1.299      ;
; -0.531 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3         ; clk          ; clk         ; 1.000        ; -0.057     ; 1.469      ;
; -0.531 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2         ; clk          ; clk         ; 1.000        ; -0.057     ; 1.469      ;
; -0.348 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1         ; clk          ; clk         ; 1.000        ; -0.056     ; 1.287      ;
+--------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                              ;
+-------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.985 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1         ; clk          ; clk         ; 0.000        ; 0.056      ; 1.185      ;
; 1.177 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.376      ;
; 1.177 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.376      ;
; 1.390 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[13]             ; clk          ; clk         ; -0.500       ; 0.148      ; 1.202      ;
; 1.390 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[7]              ; clk          ; clk         ; -0.500       ; 0.148      ; 1.202      ;
; 1.390 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[6]              ; clk          ; clk         ; -0.500       ; 0.148      ; 1.202      ;
; 1.390 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[12]             ; clk          ; clk         ; -0.500       ; 0.148      ; 1.202      ;
; 1.390 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[10]             ; clk          ; clk         ; -0.500       ; 0.148      ; 1.202      ;
; 1.390 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[9]              ; clk          ; clk         ; -0.500       ; 0.148      ; 1.202      ;
; 1.390 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[11]             ; clk          ; clk         ; -0.500       ; 0.148      ; 1.202      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[15]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[11]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|B[15]              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[14]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[13]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[7]        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[6]        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[8]        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[5]        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[10]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[9]        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[1]        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[4]        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[2]        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.707 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[15]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[15]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[14]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[14]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[13]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[13]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[12]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[12]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[12]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[0]        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[0]              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[11]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.707 ; rst_synch:iRST|rst_n ; dwn                         ; clk          ; clk         ; -0.500       ; -0.186     ; 1.185      ;
; 1.724 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[15]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.202      ;
; 1.724 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[14]             ; clk          ; clk         ; -0.500       ; -0.186     ; 1.202      ;
; 1.724 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[8]              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.202      ;
; 1.724 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[5]              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.202      ;
; 1.724 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[1]              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.202      ;
; 1.724 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[4]              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.202      ;
; 1.724 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[2]              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.202      ;
; 1.724 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[3]        ; clk          ; clk         ; -0.500       ; -0.186     ; 1.202      ;
; 1.724 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[3]              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.202      ;
; 1.899 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.376      ;
; 1.899 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.376      ;
; 1.899 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.376      ;
+-------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.948 ; -7.808            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.175 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.053 ; -41.735              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.583 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -69.972                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+-----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.948 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.500        ; -0.598     ; 0.837      ;
; -0.948 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.500        ; -0.598     ; 0.837      ;
; -0.948 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.500        ; -0.598     ; 0.837      ;
; -0.882 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.500        ; -0.598     ; 0.771      ;
; -0.882 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.500        ; -0.598     ; 0.771      ;
; -0.882 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.500        ; -0.598     ; 0.771      ;
; -0.738 ; PB_release:iPB|pre2   ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.628      ;
; -0.681 ; PB_release:iPB|pre3   ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.571      ;
; -0.616 ; PDM:iDUT|B_branch[7]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.566      ;
; -0.612 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.562      ;
; -0.608 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.558      ;
; -0.563 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.513      ;
; -0.559 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.545 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.495      ;
; -0.518 ; PDM:iDUT|B_branch[10] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.468      ;
; -0.514 ; PDM:iDUT|B_branch[12] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.464      ;
; -0.495 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.445      ;
; -0.491 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.441      ;
; -0.476 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.426      ;
; -0.460 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.410      ;
; -0.455 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.405      ;
; -0.446 ; PDM:iDUT|B_branch[11] ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.396      ;
; -0.442 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.392      ;
; -0.432 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.382      ;
; -0.430 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.380      ;
; -0.428 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.378      ;
; -0.425 ; PDM:iDUT|B_branch[8]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.368 ; PDM:iDUT|A1[12]       ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.324 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.274      ;
; -0.315 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.311 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.261      ;
; -0.310 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.260      ;
; -0.303 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.445      ;
; -0.299 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.441      ;
; -0.297 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.247      ;
; -0.287 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.283 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.233      ;
; -0.267 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.217      ;
; -0.263 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.213      ;
; -0.254 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|B[15]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.204      ;
; -0.243 ; PDM:iDUT|B_branch[12] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.193      ;
; -0.242 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.192      ;
; -0.240 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.190      ;
; -0.236 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.186      ;
; -0.235 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.377      ;
; -0.235 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.377      ;
; -0.234 ; PDM:iDUT|B_branch[12] ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.184      ;
; -0.231 ; PDM:iDUT|B_branch[9]  ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.373      ;
; -0.231 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.373      ;
; -0.226 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.176      ;
; -0.224 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.174      ;
; -0.212 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[0]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.162      ;
; -0.195 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.337      ;
; -0.175 ; PDM:iDUT|B_branch[7]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.125      ;
; -0.172 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.314      ;
; -0.171 ; PDM:iDUT|B_branch[7]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.121      ;
; -0.170 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.312      ;
; -0.168 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.310      ;
; -0.167 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.309      ;
; -0.163 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.305      ;
; -0.161 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[0]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.111      ;
; -0.155 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.105      ;
; -0.151 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.101      ;
; -0.140 ; PDM:iDUT|B_branch[11] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.090      ;
; -0.137 ; PDM:iDUT|A1[12]       ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.087      ;
; -0.136 ; PDM:iDUT|B_branch[11] ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.127 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.269      ;
; -0.115 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.065      ;
; -0.107 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.057      ;
; -0.104 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.246      ;
; -0.102 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.244      ;
; -0.100 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.242      ;
; -0.099 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 1.000        ; 0.155      ; 1.241      ;
; -0.092 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.042      ;
; -0.090 ; PDM:iDUT|B_branch[13] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.040      ;
; -0.090 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.040      ;
; -0.088 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.038      ;
; -0.087 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.037      ;
; -0.087 ; PDM:iDUT|B_branch[8]  ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.037      ;
; -0.086 ; PDM:iDUT|B_branch[13] ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.036      ;
; -0.083 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.033      ;
; -0.079 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.029      ;
; -0.073 ; PDM:iDUT|A1[12]       ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.023      ;
; -0.069 ; PDM:iDUT|A1[12]       ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.019      ;
; -0.063 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.013      ;
; -0.059 ; PDM:iDUT|B_branch[8]  ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.009      ;
; -0.059 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 1.000        ; 0.155      ; 1.201      ;
; -0.055 ; PDM:iDUT|f1[13]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.197      ;
; -0.054 ; PDM:iDUT|A1[14]       ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.004      ;
; -0.051 ; PDM:iDUT|f1[13]       ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.001      ;
; -0.051 ; PDM:iDUT|B_branch[3]  ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.193      ;
; -0.050 ; PDM:iDUT|B_branch[4]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.192      ;
; -0.047 ; PDM:iDUT|B_branch[0]  ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 1.000        ; -0.037     ; 0.997      ;
; -0.038 ; PDM:iDUT|B_branch[6]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.037     ; 0.988      ;
; -0.037 ; PDM:iDUT|B_branch[2]  ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.179      ;
; -0.036 ; PDM:iDUT|f1[11]       ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 1.000        ; 0.155      ; 1.178      ;
; -0.032 ; PDM:iDUT|B_branch[5]  ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 1.000        ; -0.037     ; 0.982      ;
; -0.031 ; PDM:iDUT|B_branch[1]  ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 1.000        ; 0.155      ; 1.173      ;
; -0.031 ; PDM:iDUT|B_branch[10] ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.981      ;
+--------+-----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.496      ;
; 0.186 ; dwn                         ; dwn                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; up_dwn_cnt4:iCNT|cnt_reg[0] ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.189 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.510      ;
; 0.191 ; rst_synch:iRST|temp         ; rst_synch:iRST|rst_n        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.252 ; PDM:iDUT|f1[12]             ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.573      ;
; 0.253 ; PDM:iDUT|f1[13]             ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.574      ;
; 0.257 ; PDM:iDUT|f2[4]              ; PDM:iDUT|B_branch[4]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.378      ;
; 0.260 ; PB_release:iPB|pre1         ; PB_release:iPB|pre2         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.382      ;
; 0.265 ; PDM:iDUT|B_branch[11]       ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.586      ;
; 0.265 ; PDM:iDUT|A1[15]             ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; PDM:iDUT|f2[1]              ; PDM:iDUT|B_branch[1]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; PDM:iDUT|f2[5]              ; PDM:iDUT|B_branch[5]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.278 ; dwn                         ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; PDM:iDUT|B_branch[13]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.600      ;
; 0.281 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.602      ;
; 0.283 ; up_dwn_cnt4:iCNT|cnt_reg[0] ; PDM:iDUT|A1[12]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.290 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; dwn                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.412      ;
; 0.296 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[11]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.306 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; up_dwn_cnt4:iCNT|cnt_reg[3] ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.311 ; up_dwn_cnt4:iCNT|cnt_reg[0] ; dwn                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.322 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.643      ;
; 0.328 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.449      ;
; 0.329 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.450      ;
; 0.330 ; PDM:iDUT|B[15]              ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.333 ; PDM:iDUT|f2[2]              ; PDM:iDUT|B_branch[2]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.454      ;
; 0.334 ; PDM:iDUT|f2[0]              ; PDM:iDUT|B_branch[0]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.334 ; PB_release:iPB|pre2         ; PB_release:iPB|pre3         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.456      ;
; 0.336 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.657      ;
; 0.339 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.660      ;
; 0.344 ; PDM:iDUT|f2[8]              ; PDM:iDUT|B_branch[8]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.465      ;
; 0.348 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.669      ;
; 0.351 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.672      ;
; 0.354 ; up_dwn_cnt4:iCNT|cnt_reg[3] ; PDM:iDUT|A1[15]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.476      ;
; 0.360 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.681      ;
; 0.361 ; PDM:iDUT|A1[13]             ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.482      ;
; 0.366 ; PDM:iDUT|f1[15]             ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.370 ; PDM:iDUT|A1[15]             ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.491      ;
; 0.370 ; up_dwn_cnt4:iCNT|cnt_reg[2] ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.491      ;
; 0.374 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.376 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.697      ;
; 0.377 ; PDM:iDUT|f1[14]             ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.498      ;
; 0.377 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.498      ;
; 0.377 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.698      ;
; 0.377 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.698      ;
; 0.378 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.699      ;
; 0.381 ; PDM:iDUT|B_branch[15]       ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.382 ; PDM:iDUT|B_branch[2]        ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.503      ;
; 0.383 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.385 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.706      ;
; 0.386 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.707      ;
; 0.387 ; dwn                         ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.507      ;
; 0.388 ; dwn                         ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.508      ;
; 0.389 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.710      ;
; 0.397 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.718      ;
; 0.402 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.723      ;
; 0.405 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.726      ;
; 0.410 ; PDM:iDUT|B_branch[2]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.731      ;
; 0.411 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.532      ;
; 0.411 ; PDM:iDUT|f1[12]             ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.732      ;
; 0.412 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.533      ;
; 0.412 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.533      ;
; 0.413 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[1]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.413 ; PDM:iDUT|B_branch[11]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.734      ;
; 0.413 ; PDM:iDUT|f1[11]             ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.414 ; PDM:iDUT|B_branch[10]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.735      ;
; 0.419 ; PDM:iDUT|B_branch[15]       ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.540      ;
; 0.422 ; PDM:iDUT|B_branch[4]        ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.743      ;
; 0.428 ; PDM:iDUT|f2[14]             ; PDM:iDUT|B_branch[14]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.549      ;
; 0.428 ; PDM:iDUT|A1[14]             ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.549      ;
; 0.437 ; PDM:iDUT|f2[15]             ; PDM:iDUT|B_branch[15]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.558      ;
; 0.440 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.761      ;
; 0.441 ; PDM:iDUT|f2[3]              ; PDM:iDUT|B_branch[3]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.449 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; PDM:iDUT|A1[13]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.571      ;
; 0.450 ; up_dwn_cnt4:iCNT|cnt_reg[2] ; PDM:iDUT|A1[14]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.572      ;
; 0.451 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.772      ;
; 0.452 ; PDM:iDUT|f2[7]              ; PDM:iDUT|B_branch[7]        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.381      ;
; 0.452 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.773      ;
; 0.454 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.775      ;
; 0.455 ; PDM:iDUT|A1[14]             ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.776      ;
; 0.457 ; PDM:iDUT|B_branch[12]       ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.778      ;
; 0.459 ; PDM:iDUT|f2[6]              ; PDM:iDUT|B_branch[6]        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.388      ;
; 0.460 ; PDM:iDUT|B_branch[4]        ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; PDM:iDUT|B_branch[3]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.781      ;
; 0.468 ; PDM:iDUT|B_branch[8]        ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.789      ;
; 0.473 ; PDM:iDUT|B_branch[2]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.794      ;
; 0.476 ; PDM:iDUT|B_branch[11]       ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.797      ;
; 0.483 ; PDM:iDUT|B_branch[1]        ; PDM:iDUT|f2[1]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.604      ;
; 0.485 ; PDM:iDUT|B_branch[4]        ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.806      ;
; 0.487 ; PDM:iDUT|B_branch[14]       ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.608      ;
; 0.506 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.827      ;
; 0.509 ; PDM:iDUT|B_branch[6]        ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.830      ;
; 0.517 ; up_dwn_cnt4:iCNT|cnt_reg[1] ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.838      ;
; 0.518 ; PDM:iDUT|B_branch[7]        ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.839      ;
; 0.520 ; PDM:iDUT|A1[13]             ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; PDM:iDUT|B_branch[5]        ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.000        ; 0.237      ; 0.841      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                              ;
+--------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.053 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; 0.500        ; -0.599     ; 0.941      ;
; -1.053 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; 0.500        ; -0.599     ; 0.941      ;
; -1.053 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; 0.500        ; -0.599     ; 0.941      ;
; -0.941 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[15]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.830      ;
; -0.941 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[14]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.830      ;
; -0.941 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[8]              ; clk          ; clk         ; 0.500        ; -0.598     ; 0.830      ;
; -0.941 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[5]              ; clk          ; clk         ; 0.500        ; -0.598     ; 0.830      ;
; -0.941 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[1]              ; clk          ; clk         ; 0.500        ; -0.598     ; 0.830      ;
; -0.941 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[4]              ; clk          ; clk         ; 0.500        ; -0.598     ; 0.830      ;
; -0.941 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[2]              ; clk          ; clk         ; 0.500        ; -0.598     ; 0.830      ;
; -0.941 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[3]        ; clk          ; clk         ; 0.500        ; -0.598     ; 0.830      ;
; -0.941 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[3]              ; clk          ; clk         ; 0.500        ; -0.598     ; 0.830      ;
; -0.931 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[15]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[15]       ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[14]       ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[14]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[13]       ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[13]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[12]       ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[12]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[12]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[0]        ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[0]              ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[11]       ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.931 ; rst_synch:iRST|rst_n ; dwn                         ; clk          ; clk         ; 0.500        ; -0.598     ; 0.820      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[15]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[11]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|B[15]              ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[14]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[13]             ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[7]        ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[6]        ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[8]        ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[5]        ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[10]       ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[9]        ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[1]        ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[4]        ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.845 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[2]        ; clk          ; clk         ; 0.500        ; -0.598     ; 0.734      ;
; -0.749 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[13]             ; clk          ; clk         ; 0.500        ; -0.406     ; 0.830      ;
; -0.749 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[7]              ; clk          ; clk         ; 0.500        ; -0.406     ; 0.830      ;
; -0.749 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[6]              ; clk          ; clk         ; 0.500        ; -0.406     ; 0.830      ;
; -0.749 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[12]             ; clk          ; clk         ; 0.500        ; -0.406     ; 0.830      ;
; -0.749 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[10]             ; clk          ; clk         ; 0.500        ; -0.406     ; 0.830      ;
; -0.749 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[9]              ; clk          ; clk         ; 0.500        ; -0.406     ; 0.830      ;
; -0.749 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[11]             ; clk          ; clk         ; 0.500        ; -0.406     ; 0.830      ;
; 0.007  ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3         ; clk          ; clk         ; 1.000        ; -0.039     ; 0.941      ;
; 0.007  ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2         ; clk          ; clk         ; 1.000        ; -0.039     ; 0.941      ;
; 0.128  ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1         ; clk          ; clk         ; 1.000        ; -0.039     ; 0.820      ;
+--------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                              ;
+-------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.583 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre1         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.705      ;
; 0.689 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre3         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.689 ; rst_synch:iRST|rst_n ; PB_release:iPB|pre2         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 1.431 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[13]             ; clk          ; clk         ; -0.500       ; -0.322     ; 0.713      ;
; 1.431 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[7]              ; clk          ; clk         ; -0.500       ; -0.322     ; 0.713      ;
; 1.431 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[6]              ; clk          ; clk         ; -0.500       ; -0.322     ; 0.713      ;
; 1.431 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[12]             ; clk          ; clk         ; -0.500       ; -0.322     ; 0.713      ;
; 1.431 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[10]             ; clk          ; clk         ; -0.500       ; -0.322     ; 0.713      ;
; 1.431 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[9]              ; clk          ; clk         ; -0.500       ; -0.322     ; 0.713      ;
; 1.431 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[11]             ; clk          ; clk         ; -0.500       ; -0.322     ; 0.713      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[15]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[11]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|B[15]              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[14]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[13]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[7]        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[6]        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[8]        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[5]        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[10]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[9]        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[1]        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[4]        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.550 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[2]        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.632      ;
; 1.623 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[0] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[15]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[15]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[14]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[14]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[13]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[13]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[12]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|f1[12]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|A1[12]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[0]        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[0]              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[11]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.623 ; rst_synch:iRST|rst_n ; dwn                         ; clk          ; clk         ; -0.500       ; -0.522     ; 0.705      ;
; 1.631 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[15]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[14]             ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[8]              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[5]              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[1]              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[4]              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[2]              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:iRST|rst_n ; PDM:iDUT|B_branch[3]        ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:iRST|rst_n ; PDM:iDUT|f2[3]              ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.730 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[1] ; clk          ; clk         ; -0.500       ; -0.523     ; 0.811      ;
; 1.730 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[3] ; clk          ; clk         ; -0.500       ; -0.523     ; 0.811      ;
; 1.730 ; rst_synch:iRST|rst_n ; up_dwn_cnt4:iCNT|cnt_reg[2] ; clk          ; clk         ; -0.500       ; -0.523     ; 0.811      ;
+-------+----------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.891  ; 0.175 ; -1.465   ; 0.583   ; -3.000              ;
;  clk             ; -1.891  ; 0.175 ; -1.465   ; 0.583   ; -3.000              ;
; Design-wide TNS  ; -33.543 ; 0.0   ; -57.61   ; 0.0     ; -69.972             ;
;  clk             ; -33.543 ; 0.000 ; -57.610  ; 0.000   ; -69.972             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDcnt[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDcnt[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDcnt[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDcnt[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PB                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDcnt[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDcnt[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDcnt[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDcnt[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDcnt[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDcnt[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDcnt[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDcnt[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDcnt[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDcnt[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDcnt[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDcnt[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 357      ; 8        ; 0        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 357      ; 8        ; 0        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 47       ; 0        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 47       ; 0        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; PB         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDcnt[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDcnt[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDcnt[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDcnt[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; PB         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDcnt[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDcnt[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDcnt[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDcnt[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Fri Feb 24 12:24:12 2023
Info: Command: quartus_sta PDM_test -c PDM_test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PDM_test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.891
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.891             -33.543 clk 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 clk 
Info (332146): Worst-case recovery slack is -1.465
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.465             -57.610 clk 
Info (332146): Worst-case removal slack is 1.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.077               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.573
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.573             -25.756 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332146): Worst-case recovery slack is -1.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.273             -49.375 clk 
Info (332146): Worst-case removal slack is 0.985
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.985               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.948
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.948              -7.808 clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 clk 
Info (332146): Worst-case recovery slack is -1.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.053             -41.735 clk 
Info (332146): Worst-case removal slack is 0.583
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.583               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.972 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4820 megabytes
    Info: Processing ended: Fri Feb 24 12:24:16 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


