---
description: 本节内容：1.基本的逻辑门；2.真值表到逻辑电路的映射
---

# 16.2-Logic Gates

{% embed url="https://youtu.be/vX8BhDk3qhc?si=fXL6oucYWidx0eEo" %}
Lecture Video Address
{% endembed %}

## Logic Gates

### 2-inputs gates

| Logic | Gate                                                           | Truth Table                                                    | Logic   | Gate                                                           | Truth Table                                                    |
| ----- | -------------------------------------------------------------- | -------------------------------------------------------------- | ------- | -------------------------------------------------------------- | -------------------------------------------------------------- |
| AND   | ![image-20240613132746354](.image/image-20240613132746354.png) | ![image-20240613132827853](.image/image-20240613132827853.png) | NAND    | ![image-20240613133041831](.image/image-20240613133041831.png) | ![image-20240613133228322](.image/image-20240613133228322.png) |
| OR    | ![image-20240613132754001](.image/image-20240613132754001.png) | ![image-20240613132830611](.image/image-20240613132830611.png) | NOR     | ![image-20240613133044555](.image/image-20240613133044555.png) | ![image-20240613133231793](.image/image-20240613133231793.png) |
| NOT   | ![image-20240613132757426](.image/image-20240613132757426.png) | ![image-20240613132833519](.image/image-20240613132833519.png) | XOR(异或) | ![image-20240613133037016](.image/image-20240613133037016.png) | ![image-20240613133225553](.image/image-20240613133225553.png) |

* 左边的三个，AND，OR，NOT是最基本的三个逻辑单元，不可再分（内部都是由晶体管实现的），在这些的基础上建立更复杂的电路

### n-inputs gates

上面我们已经讲了2-input的逻辑门，但是如果有更多的输入呢？

![n-bits OR](.image/image-20240613152254377.png)

大多数都是很简单的，比如10-input的OR，仍然是只要有1个1，输出就为1，其他门同理

但是XOR有点区别了，因为2-input的XOR为1的情况是两个输入不一样

但是如果扩展到n位

It’s actually simple…XOR is a 1 iff the # of 1s at its input is odd

| a | b | c | y(output) |
| - | - | - | --------- |
| 0 | 0 | 0 | 0         |
| 0 | 0 | 1 | 1         |
| 0 | 1 | 0 | 1         |
| 0 | 1 | 1 | 0         |
| 1 | 0 | 0 | 1         |
| 1 | 0 | 1 | 0         |
| 1 | 1 | 0 | 0         |
| 1 | 1 | 1 | 1         |

## Truth Table → Gates

下面我们演示几个例子来展示怎么用真值表来表示电路的逻辑结果

### majority circ

> 多数电路

有如下的电路

![majority circuit](.image/image-20240613133430285.png)

> 之前说过为了防止看做相交，在相交处会隔开，但是只要交界处没有·的两条线就视为不是相交

对于这个例子，可以先找出让y=1的情况: 即 a AND b = 1；b AND c = 1；a AND c = 1；只有这三种情况下y=1，其他的都为0即可

### FSM circuit(TT → Gate)

![FSM TT → Circuit](.image/image-20240613133503830.png)

* 这里特殊之处是某一个输入不是1-bit
* 我们将PS分为2个bits，  和 $$ps_0$$

这里将TT转化为Gates，先找到outputs为1的情况，就是PS=10,input=1的时候
