# URP_2024
Verilog implementation of Cache

## modules

- Top module
  - L1
    - Controller
    - Data Array
    - Top
  - L2
    - Controller
    - Data Array
    - Top
  - L3
    - Controller
    - Data Array
    - Top
- etc: 쓸지 안쓸지 몰라서 일단 만들기만 함.
  - cpu
  - main_memory


## testbenches

- module testbenches
- top-module testbench

## modelsim

컴퓨터에 깔려있는게 modelsim이라 일단은 modelsim으로 만들었음. 나중에 Vivado든 vcs든 바꾸면 될듯.

=> 연구실 툴 라이센스 사용할 수 있나 물어보기? e.g. vcs, Verdi, simvision, xcelium 등등...