# AHB LINE
**AHB-Lite:单时钟边缘操作，单向总线，无三态信号，流水线操作**
```
第一个周期，主机发起一个操作A，并驱动地址和控制信号；
第二个周期，从机收到了来自总线的请求，将HREADY信号拉高；
第二个周期上升沿后，主机发现有操作B需要执行，并且检查到上一周期的HREADY为高，则发起第二个操作B；
第三个周期，主机获取HREADY信号为高，表示操作A已经完成；
第三个周期上升沿后，主机发现有操作C需要执行，并且检查到上一周期的HREADY为高，则发起第三个操作C；
第三个周期上升沿后，从机由于繁忙插入了一个等待状态，将HREADY拉低；
第四个周期，主机获取HREADY信号为低，知道从机希望等待，于是主机保持和上一拍一样的
信号；
第四个周期，从机处理完了事务，将HREADY信号拉高，表示可以继续处理；
第五个周期，主机获取HREADY信号为高，知道从机已经可以处理B操作；
第五个周期上升沿后，B操作完成；
第六个周期上升沿后，C操作完成。
```


需要注意几点：
**HREADY在一定程度上表示了从机的pipeline能力，在AHB中是2个pipe，也就是总线上最多存在2个未处理完的transfer。**


**只有当总线上未完成的transfer少于2个时，主机才能发起操作. 两级pipeline的好处是效率更高,在上一步操作执行的同时,可以读取下一步操作的地址位.**


**HTRANS[1:0]:IDLE,BUSY,NONSEQ(single bit),SEQ.**


**HSIZE[3:0]:8位-字节，16位-半字，32位-字**

**HPORT[3:0]:保护控制信号**

