# Laborat√≥rio 4: Gerador de Sincronismo VGA

Este laborat√≥rio √© mais uma das atividades de instrumenta√ß√£o na plataforma de desenvolvimento DE2-115. O roteiro consiste de tr√™s etapas, cada qual constru√≠da com base na anterior.

Ao longo desta pr√°tica voc√™ ir√° aprender a:

- Projetar contadores para contarem √† uma fra√ß√£o (em pot√™ncia de 2) da frequ√™ncia do clock.
- Entender com monitores padr√£o VGA funcionam.
- Produzir sinais de temporiza√ß√£o para alimentar um monitor padr√£o VGA (utilizando um contador-xy 2-D).
- Entender como os valores de cor s√£o codificados.
- Entender como o comandos `parameter` e `define` s√£o usados em Verilog para especificar par√¢metros e valores constantes.

Neste roteiro pr√°tico, voc√™ ir√° projetar uma interface para controle padr√£o para um monitor VGA.

## Projetando um Circuitos Gerador de Sincronismo VGA

> üôá‚Äç‚ôÇÔ∏è Estude a especifica√ß√£o de tempo do VGA presente no manual da placa, localizado na se√ß√£o 4.10 (p√°g 51--53). Aproveite para analisar as tabelas contendo as especifica√ß√µes de temporiza√ß√£o para os diferentes padr√µes VGA cujo link foi disponibilizado no site do curso.

Utilize o modelo fornecido para projetar um temporizador VGA, respons√°vel por produzir os sinais de sincroniza√ß√µes de v√≠deo. Primeiro vamos projetar um "_toy display_" que possui apenas 10 colunas e 4 linhas. As especifica√ß√µes para essa parte s√£o apresentadas no arquivo de cabe√ßalho `display10x4.svh`.

- Compreenda o uso do comando `include` para incluir outro arquivo fonte.
- Arquivos como `display10x4.svh`, usados para fornecer par√¢metros para seu projeto, s√£o tamb√©m chamados de arquivos de "cabe√ßalho Verilog" e, geralmente, s√£o nomeados com a extens√£o `.svh`. O Quartus Prime √© capaz de localizar esses arquivos, uma vez que eles sejam declarados dentro dos m√≥dulos do projeto e que estejam dentro do diret√≥rio de arquivos fonte.
- Entenda como podemos usar do comando `define` para estabelecer as substitui√ß√µes textuais. O lado direito de um `define` realiza a substitui√ß√£o literal do texto pelo valor definido (da mesma forma que um comando localizar-e-substituir!).

Um c√≥digo de exemplo para o m√≥dulo de sincronismo VGA (`vgasynctimer`) foi fornecido junto com os arquivos de laborat√≥rio e uma transcri√ß√£o do c√≥digo √© apresentada a seguir:

```systemverilog
`timescale 1ns / 1ps
`default_net_type none
`include "display10x4.svh"

module vgasynctimer (
	input  wire clock,
	output wire hsync, vsync, activevideo,
	output wire [`xbits-1:0] x,
	output wire [`ybits-1:0] y
);

	// As linhas abaixo possibilitam contar a cada 2 ciclos de clock
	// Isso acontece porque, dependendo da resolu√ß√£o escolhida, voc√™ pode
	// precisar contar a 50 MHz ou 25 MHz.

	logic [1:0] clock_count = 0;
	always @(posedge clock) begin
		clock_count <= clock_count + 2'b01;
	end

	wire Every2ndTick = (clock_count[0] == 1'b1);

	// Esta parte instancia um xy-counter usando o contador de clock adequado
	// xycounter #(`WholeLine, `WholeFrame)
	//		xy (clock, 1'b1, x, y); // Conta em 50 MHz
	xycounter #(`WholeLine, `WholeFrame)
		xy (clock, Every2ndTick, x, y); // Conta em 25 MHz

   // Produz os sinais de sincronismo do monitor
   assign activevideo	= /* Coloque sua atribuicao aqui */
   assign hsync 			= /* Coloque sua atribuicao aqui */
   assign vsync 			= /* Coloque sua atribuicao aqui */

endmodule
```

Utilize o _test bench_ fornecido junto com os arquivos de laborat√≥rio (`vgasynctimer10x4_tb.sv`) para testar o seu circuito de temporiza√ß√£o VGA.

> ‚ö†Ô∏è Observe, cuidadosamente, os tempos de in√≠cio e fim dos pulsos `hsync` e `activevideo` em rela√ß√£o aos valores de `x` do contador, e certifique-se de que voc√™ n√£o produziu um erro de decremento de um. Ou seja, o valor do contador est√° zerando um ciclo de clock antes do esperado.

O _test bench_ fornecido neste procedimento √© "auto-verific√°vel", com as sa√≠das esperadas embutidas dentro dele! Entretanto, diferente dos roteiros anteriores, uma falha s√≥ poder√° ser identificada na janela de _waveform_.

> üéØ Se um ERRO\* acontecer, o sinal ficar√° vermelho.

Agora vamos tentar localizar o pulso de sincronismo vertical. Para isso, clique no sinal `vsync` (selecionando a coluna do nome, e clicando na forma de onda), e ent√£o clique no √≠cone **Next transition** (indicado na Figura abaixo) localizado na barra de ferramentas do ModelSim. Esse bot√£o far√° com que o cursor se mova para o in√≠cio do pr√≥ximo pulso de sincronismo vertical.

![Indica√ß√£o do √≠cone de navega√ß√£o entre transi√ß√µes no ModelSim.](./img/modelsim-pre-sim-wave.png)

Voc√™ pode clicar novamente at√© encontrar o √∫ltimo pulso. Voc√™ pode tamb√©m clicar no bot√£o **Previous transition** para navegar at√© os pulsos iniciais.

Utilize os bot√µes de **Zoom in** e **Zoom out** do ModelSim para visualizar os pulsos verticais dentro da janela. A forma de onda deve aparecer exatamente como na imagem a seguir.

![Captura da simula√ß√£o do temporizador VGA.](./img/captura_vgatimer_completo.png)

Observe com cuidado os tempos de in√≠cio de fim dos pulsos de `hsync`, `vsync` e `activevideo` em rela√ß√£o aos contadores `x` e `y`, e certifique-se de que n√£o haja nenhum erro!

> ‚ö†Ô∏è Se algum erro for identificado, um dos sinais com ERRO\* ficar√° vermelho no intervalo de tempo onde sua simula√ß√£o falhou.

## Alimentando o Monitor de V√≠deo

Agora vamos usar o gerador de pulsos de sincronismo VGA, e alimentar um monitor de v√≠deo com alguma informa√ß√£o de cor.

> üíÅ Infelizmente, como n√≥s ainda n√£o temos nada muito legal para mostrar, ent√£o vamos exibir uma sequ√™ncia aleat√≥ria de cores, em um padr√£o que seja f√°cil de reconhecer, se for exibido corretamente.

Um modelo em SystemVerilog para o m√≥dulo `vgadriver` foi fornecido para voc√™ juntamente com os arquivos de laborat√≥rio e foi copiado a seguir, somente por conveni√™ncia.

```systemverilog
`timescale 1ns / 1ps
`default_net_type none
`include "display10x4.svh"

module vgadriver(
    input  wire clock,
    output wire [3:0] red, green, blue,
    output wire hsync, vsync, avideo
    );

   wire [`xbits-1:0] x;
   wire [`ybits-1:0] y;
   wire activevideo;

   assign avideo = activevideo;

   vgasynctimer my_vgatimer (clock, hsync, vsync, activevideo, x, y);

   assign red[3:0]   = (activevideo == 1) ?  x[3:0] : 4'b0;
   assign green[3:0] = (activevideo == 1) ? {x[2:1],y[1:0]} : 4'b0;
   assign blue[3:0]  = (activevideo == 1) ? {y[2:0],1'b0} : 4'b0;

endmodule
```

Simule o circuito usando o _test bench_ fornecido junto com os arquivos de laborat√≥rio (vgadriver10x4_tb.sv}). Verifique se a simula√ß√£o √© apresentada exatamente como esperado, em conson√¢ncia com os valores presentes no arquivo `display10x4.svh`.

Ao final da simula√ß√£o, voc√™ deve visualizar uma sa√≠da da janela de forma de onda exatamente igual √†quela apresentada na figura a seguir (para uma simula√ß√£o de dura√ß√£o igual a 4 nanosegundos).

![Captura da Simula√ß√£o do VGA Driver.](./img/captura_vga_driver_completo.png)

Caso seu controlador n√£o esteja exibindo os resultados **exatamente** como apresentado na figura acima, n√£o siga adiante. Um erro de contagem pode facilmente provocar um atraso na sincroniza√ß√£o entre os circuito e o monitor.

> ‚ö†Ô∏è Novamente, se algum erro for identificado, um dos sinais com ERRO\* ficar√° vermelho no intervalo de tempo onde o erro foi identificado.

## Mostre um Padr√£o mais Interessante em um Monitor de Verdade

Uma vez que o seu controlador para o "_toy display_" `10 x 4` estiver funcionando corretamente, selecione um conjunto real de valores de temporiza√ß√£o modificando o arquivo de cabe√ßalho para `display640x480.svh` tanto no arquivo `vgasynctimer.sv` quanto em `vgadriver.sv`.

Crie um novo projeto no Quartus Prime, definindo como _top level_ o m√≥dulo `de2_115top`. Esse m√≥dulo j√° instancia o controlador VGA e realiza a convers√£o dos valores de cor de 4-bits para 8-bits, de acordo com o padr√£o do controlador da placa.

Programe o projeto na placa, conecte o monitor VGA e verifique se tudo est√° funcionando. Se tudo der certo, voc√™ deve visualizar um padr√£o de cores no monitor.

Sua tarefa agora √© modificar as tr√™s linhas respons√°veis por produzir os valores RGB no alimentador (`vgadriver`), de modo a apresentar o padr√£o representado na figura a seguir.

<!-- ![Padr√£o que deve ser alcan√ßado](./img/display.JPG) -->
<img alt= "Padr√£o que deve ser alcan√ßado" src="./img/display.JPG" height="300">

Cada "caixa" √© apresentada na forma de um padr√£o de `64 x 64` pixels. Dentro de cada caixa, o valor de `red` aumenta de 0 at√© 15, da esquerda para a direita, incrementando a cada quatro pixeis; da mesma forma, o valor de `green` aumenta de 0 at√© 15, de cima para baixo, incrementado a cada quatro pixels. Finalmente, o valor de `blue` aumenta no sentido diagonal, da regi√£o superior esquerda, at√© a inferior direita, de 0 at√© 15, incrementado a cada quatro pixeis **duas vezes** (a primeira da regi√£o superior esquerda at√© o meio, e ent√£o novamente do meio at√© a regi√£o inferior direita).

> üíÅ **Aten√ß√£o para a dica:** Apesar de parecer complicado, essa √© uma tarefa muito simples! N√£o gaste muito tempo pensando nela! N√£o se preocupe com a propor√ß√£o, visto que trabalharemos com monitores com resolu√ß√µes proporcionais a `16 x 10`.

A seguir uma figura destaca apenas uma caixa de `64 x 64` pixeis.

<!-- ![Caixa 64 x 64](./img/square.JPG) -->
<img alt= "Caixa 64 x 64 com o resultado esperado." src="./img/square.JPG" height="300">

As figuras a seguir apresentam um destaque para a representa√ß√£o final que cada componente de cor deve apresentar. Voc√™ pode usar essa refer√™ncia para exibir apenas uma cor de cada vez no monitor, validando assim a funcionalidade da sua l√≥gica.

<!-- ![Caixa 64 x 64 vermelha](./img/red-square.JPG)
![Caixa 64 x 64 verde](./img/green-square.JPG)
![Caixa 64 x 64 azul](./img/blue-square.JPG) -->

<p float="left">
  <img alt="Caixa 64 x 64 vermelha" src="./img/red-square.JPG" height="300" />
  <img alt="Caixa 64 x 64 verde" src="./img/green-square.JPG" height="300" /> 
  <img alt="Caixa 64 x 64 azul" src="./img/blue-square.JPG" height="300" />
</p>

## Acompanhamento (entrega: sexta-feira 20 de maio, 2022)

Durante a aula esteja pronto para apresentar para o professor ou monitor:

- Os arquivos referentes √† [√∫ltima parte do roteiro](#mostre-um-padr√£o-mais-interessante-em-um-monitor-de-verdade): `xycounter.sv`, `vgasynctimer.sv`, e `vgadriver.sv`.
- Uma demonstra√ß√£o do funcionamento do seu circuito final, exibindo os padr√µes em um monitor VGA.

## Agradecimentos

Este laborat√≥rio √© o resultado do trabalho de docentes e monitores de GCET231 ao longo dos anos, incluindo:

- **18.1:** Caio Fran√ßa dos Santos
- **18.2:** Matheus Rosa Pithon
- **20.2:** Matheus Rosa Pithon
- **21.1:** Matheus Rosa Pithon, √âverton Gomes dos Santos
- **21.2:** √âverton Gomes dos Santos
