TimeQuest Timing Analyzer report for RP2A03
Sun Feb 15 19:08:17 2026
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clk'
 13. Slow Model Hold: 'Clk'
 14. Slow Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'Clk'
 31. Fast Model Hold: 'Clk'
 32. Fast Model Minimum Pulse Width: 'Clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Output Enable Times
 40. Minimum Output Enable Times
 41. Output Disable Times
 42. Minimum Output Disable Times
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Progagation Delay
 49. Minimum Progagation Delay
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages
 56. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RP2A03                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RP2A03.sdc    ; OK     ; Sun Feb 15 19:08:17 2026 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 62.85 MHz ; 62.85 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 4.088 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clk   ; 7.223 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.088 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.955     ;
; 4.088 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.955     ;
; 4.102 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.941     ;
; 4.102 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.941     ;
; 4.120 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 15.925     ;
; 4.120 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 15.925     ;
; 4.248 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.793     ;
; 4.324 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.719     ;
; 4.324 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.719     ;
; 4.365 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.678     ;
; 4.365 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.678     ;
; 4.388 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.004      ; 15.656     ;
; 4.454 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.586     ;
; 4.454 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.586     ;
; 4.540 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 15.502     ;
; 4.542 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 15.500     ;
; 4.619 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.421     ;
; 4.659 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.382     ;
; 4.809 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 15.233     ;
; 4.818 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 15.224     ;
; 4.839 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.204     ;
; 4.839 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.204     ;
; 4.884 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.156     ;
; 4.891 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.150     ;
; 4.895 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.146     ;
; 4.895 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.146     ;
; 4.899 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 15.137     ;
; 4.915 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 15.122     ;
; 4.919 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.121     ;
; 4.921 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.119     ;
; 4.921 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.118     ;
; 4.924 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.115     ;
; 4.957 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.086     ;
; 4.957 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.086     ;
; 5.001 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.039     ;
; 5.024 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 15.019     ;
; 5.031 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.004      ; 15.013     ;
; 5.039 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 15.000     ;
; 5.055 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.985     ;
; 5.059 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.984     ;
; 5.061 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.982     ;
; 5.061 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.981     ;
; 5.064 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.978     ;
; 5.130 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.911     ;
; 5.132 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 14.913     ;
; 5.143 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.896     ;
; 5.150 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.006     ; 14.884     ;
; 5.176 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.865     ;
; 5.178 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.863     ;
; 5.183 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.859     ;
; 5.185 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.857     ;
; 5.191 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.846     ;
; 5.193 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.844     ;
; 5.207 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.831     ;
; 5.209 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.829     ;
; 5.211 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.830     ;
; 5.213 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.828     ;
; 5.213 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.828     ;
; 5.213 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.827     ;
; 5.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.826     ;
; 5.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.825     ;
; 5.216 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.824     ;
; 5.217 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.824     ;
; 5.218 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.822     ;
; 5.255 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.784     ;
; 5.262 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.778     ;
; 5.270 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 14.765     ;
; 5.283 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.759     ;
; 5.286 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 14.750     ;
; 5.290 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.749     ;
; 5.290 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.747     ;
; 5.292 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.747     ;
; 5.292 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.746     ;
; 5.295 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.745     ;
; 5.295 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.743     ;
; 5.302 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.739     ;
; 5.310 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 14.726     ;
; 5.326 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.711     ;
; 5.330 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.710     ;
; 5.332 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.708     ;
; 5.332 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.707     ;
; 5.335 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.704     ;
; 5.377 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.663     ;
; 5.391 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.649     ;
; 5.409 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.633     ;
; 5.413 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.627     ;
; 5.413 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.627     ;
; 5.415 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.627     ;
; 5.429 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.613     ;
; 5.435 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.605     ;
; 5.437 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.603     ;
; 5.442 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.005     ; 14.593     ;
; 5.444 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.005     ; 14.591     ;
; 5.445 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.596     ;
; 5.447 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.004      ; 14.597     ;
; 5.452 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.590     ;
; 5.454 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.587     ;
; 5.460 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.577     ;
; 5.461 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.581     ;
; 5.469 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.568     ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; CDIV:MOD_CDIV|DIV1                                                                                             ; CDIV:MOD_CDIV|DIV1                                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.730 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH1                                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH2                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.036      ;
; 0.731 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_LATCH                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.731 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|NMIPLATCH  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.732 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|P[1]                                                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_SWEEP[1]|CNT                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.732 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[0]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[0]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.733 ; OUTR1[2]                                                                                                       ; OUT[2]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR1                                                                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR2                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_LEN[0]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SLENGTH[4]|CNT                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_LEN[2]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SLENGTH[6]|CNT                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SUMR[5]                                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|MUX_LATCH                  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH1                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; OUTR1[0]                                                                                                       ; OUT[0]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.739 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW2                              ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nACIN                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH2                                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH3                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMSTEP_LATCH                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[0]|CNT1                         ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[0]|CNT                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR1                     ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[7]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[6]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[3]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[3]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[9]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[9]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; MOS6502_WBCD:MOD_MOS6502_WBCD|S_REG[7]                                                                         ; MOS6502_WBCD:MOD_MOS6502_WBCD|ABL_LATCH[7]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|LIN[6]                                                                   ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_LIN[6]|CNT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR1                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR_OUT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|P[0]                                                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_SWEEP[0]|CNT                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[3]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[3]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[5]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[4]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT1                        ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|P[2]                                                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_SWEEP[2]|CNT                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[2]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[2]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[7]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[7]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; MOS6502_WBCD:MOD_MOS6502_WBCD|S_REG[6]                                                                         ; MOS6502_WBCD:MOD_MOS6502_WBCD|ABL_LATCH[6]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[2]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[2]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.746 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|STEP_LATCH                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|RELOAD_LATCH                                 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_LATCH                                                             ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; MOS6502_WBCD:MOD_MOS6502_WBCD|nNMIP                                                                            ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DONMILATCH ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[3]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[3]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|STEP_LATCH                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[4]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[4]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[5]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[5]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|RELOAD_LATCH                                 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[4]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[4]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[3]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[2]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[8]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[8]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[4]|CNT1                                                              ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[4]|CNT                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[1]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[1]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[2]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[2]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[1]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[1]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[1]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK5LATCH  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[0]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[0]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[4]|CNT                                                               ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[4]|CNT1                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[2]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[2]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[6]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[6]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; MOS6502_WBCD:MOD_MOS6502_WBCD|nNMIP                                                                            ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|NMIPLATCH  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[1]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[1]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[5]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[8]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[9]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[13]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                      ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ECO_LATCH                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[6]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[6]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[0]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[0]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH2                     ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC2                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH2                     ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|STEPLATCH2                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[2]|CNT1                                                              ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[2]|CNT                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.759 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[2]|CNT1                            ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[2]|CNT                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.065      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; 8.603  ; 8.603  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 8.233  ; 8.233  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 7.786  ; 7.786  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 7.318  ; 7.318  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 7.721  ; 7.721  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 7.454  ; 7.454  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 8.603  ; 8.603  ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 7.765  ; 7.765  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 7.110  ; 7.110  ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; 5.217  ; 5.217  ; Rise       ; Clk             ;
; NMI       ; Clk        ; 4.957  ; 4.957  ; Rise       ; Clk             ;
; PAL       ; Clk        ; 17.219 ; 17.219 ; Rise       ; Clk             ;
; RES       ; Clk        ; 12.132 ; 12.132 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -4.462 ; -4.462 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -5.011 ; -5.011 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -4.688 ; -4.688 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -4.500 ; -4.500 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -4.853 ; -4.853 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -4.462 ; -4.462 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -4.984 ; -4.984 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -4.496 ; -4.496 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -4.991 ; -4.991 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; -4.951 ; -4.951 ; Rise       ; Clk             ;
; NMI       ; Clk        ; -4.691 ; -4.691 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -5.003 ; -5.003 ; Rise       ; Clk             ;
; RES       ; Clk        ; -4.502 ; -4.502 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADR[*]    ; Clk        ; 15.637 ; 15.637 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 13.761 ; 13.761 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 14.140 ; 14.140 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 13.022 ; 13.022 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 13.187 ; 13.187 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 13.350 ; 13.350 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 13.958 ; 13.958 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 13.658 ; 13.658 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 14.097 ; 14.097 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 14.300 ; 14.300 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 14.951 ; 14.951 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 15.014 ; 15.014 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 14.913 ; 14.913 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 14.696 ; 14.696 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 14.807 ; 14.807 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 15.637 ; 15.637 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 14.400 ; 14.400 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 13.533 ; 13.533 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 12.524 ; 12.524 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 13.533 ; 13.533 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 12.927 ; 12.927 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 12.132 ; 12.132 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 13.445 ; 13.445 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 12.283 ; 12.283 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 12.153 ; 12.153 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 13.259 ; 13.259 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 8.598  ; 8.598  ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 8.492  ; 8.492  ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 8.598  ; 8.598  ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 8.568  ; 8.568  ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 8.571  ; 8.571  ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 8.577  ; 8.577  ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 8.593  ; 8.593  ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 8.243  ; 8.243  ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.520  ; 9.520  ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 7.767  ; 7.767  ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 7.767  ; 7.767  ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 7.766  ; 7.766  ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 7.761  ; 7.761  ; Rise       ; Clk             ;
; RnW       ; Clk        ; 10.236 ; 10.236 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 16.030 ; 16.030 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 13.982 ; 13.982 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 14.522 ; 14.522 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 15.044 ; 15.044 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 15.538 ; 15.538 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 15.955 ; 15.955 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 16.030 ; 16.030 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 11.746 ; 11.746 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 16.242 ; 16.242 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 16.232 ; 16.232 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 16.242 ; 16.242 ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.865  ; 9.865  ; Fall       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADR[*]    ; Clk        ; 8.878  ; 8.878  ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 10.476 ; 10.476 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 10.108 ; 10.108 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 10.090 ; 10.090 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 10.328 ; 10.328 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 9.697  ; 9.697  ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 9.235  ; 9.235  ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 9.233  ; 9.233  ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 8.878  ; 8.878  ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 9.920  ; 9.920  ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 9.837  ; 9.837  ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 10.335 ; 10.335 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 10.233 ; 10.233 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 10.018 ; 10.018 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 9.143  ; 9.143  ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 9.320  ; 9.320  ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 10.320 ; 10.320 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 8.697  ; 8.697  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 9.091  ; 9.091  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 9.619  ; 9.619  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 9.490  ; 9.490  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 8.697  ; 8.697  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 9.529  ; 9.529  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 9.402  ; 9.402  ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 8.714  ; 8.714  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 9.343  ; 9.343  ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 8.243  ; 8.243  ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 8.492  ; 8.492  ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 8.598  ; 8.598  ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 8.568  ; 8.568  ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 8.571  ; 8.571  ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 8.577  ; 8.577  ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 8.593  ; 8.593  ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 8.243  ; 8.243  ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.520  ; 9.520  ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 7.761  ; 7.761  ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 7.767  ; 7.767  ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 7.766  ; 7.766  ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 7.761  ; 7.761  ; Rise       ; Clk             ;
; RnW       ; Clk        ; 8.149  ; 8.149  ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 10.774 ; 10.774 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 10.774 ; 10.774 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 10.847 ; 10.847 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 10.792 ; 10.792 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 11.463 ; 11.463 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 11.709 ; 11.709 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 11.784 ; 11.784 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 9.659  ; 9.659  ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 11.325 ; 11.325 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 11.325 ; 11.325 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 11.331 ; 11.331 ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.865  ; 9.865  ; Fall       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 9.450 ;    ;    ; 9.450 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 9.450 ;    ;    ; 9.450 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; DB[*]     ; Clk        ; 11.597 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 11.607 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 11.597 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 11.599 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 11.599 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 11.599 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 12.217 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 12.217 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 12.227 ;      ; Rise       ; Clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; DB[*]     ; Clk        ; 9.510  ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 9.520  ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 9.510  ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 9.512  ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 9.512  ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 9.512  ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 10.130 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 10.130 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 10.140 ;      ; Rise       ; Clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 11.597    ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 11.607    ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 11.597    ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 11.599    ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 11.599    ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 11.599    ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 12.217    ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 12.217    ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 12.227    ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 9.510     ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 9.520     ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 9.510     ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 9.512     ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 9.512     ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 9.512     ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 10.130    ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 10.130    ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 10.140    ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 9.155 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clk   ; 8.077 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                              ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.155  ; CDIV:MOD_CDIV|DIV1                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.000      ; 0.877      ;
; 9.187  ; CDIV:MOD_CDIV|DIV3                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.000      ; 0.845      ;
; 9.307  ; CDIV:MOD_CDIV|DIV0                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.000      ; 0.725      ;
; 15.083 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.951      ;
; 15.083 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.951      ;
; 15.083 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.952      ;
; 15.083 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.952      ;
; 15.090 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.944      ;
; 15.090 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.944      ;
; 15.133 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.901      ;
; 15.133 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.901      ;
; 15.156 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.876      ;
; 15.156 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.876      ;
; 15.172 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.862      ;
; 15.172 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.862      ;
; 15.201 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.832      ;
; 15.238 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.797      ;
; 15.247 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.786      ;
; 15.260 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.773      ;
; 15.282 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.752      ;
; 15.282 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.752      ;
; 15.295 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.737      ;
; 15.314 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.719      ;
; 15.321 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.712      ;
; 15.321 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.712      ;
; 15.334 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.699      ;
; 15.336 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.698      ;
; 15.336 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.698      ;
; 15.359 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.674      ;
; 15.392 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.638      ;
; 15.407 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.625      ;
; 15.429 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.603      ;
; 15.438 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.592      ;
; 15.440 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.592      ;
; 15.440 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.592      ;
; 15.441 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.592      ;
; 15.448 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.004      ; 4.588      ;
; 15.451 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.579      ;
; 15.472 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.561      ;
; 15.486 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.543      ;
; 15.495 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.537      ;
; 15.495 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.537      ;
; 15.505 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.525      ;
; 15.516 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.518      ;
; 15.516 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.518      ;
; 15.525 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.505      ;
; 15.530 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.502      ;
; 15.530 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.503      ;
; 15.531 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.501      ;
; 15.531 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.501      ;
; 15.533 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.499      ;
; 15.535 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.497      ;
; 15.542 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.487      ;
; 15.550 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.480      ;
; 15.567 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.467      ;
; 15.567 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.468      ;
; 15.568 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.466      ;
; 15.568 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.466      ;
; 15.570 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.464      ;
; 15.572 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.462      ;
; 15.576 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.456      ;
; 15.576 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.457      ;
; 15.577 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.455      ;
; 15.577 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.455      ;
; 15.579 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.453      ;
; 15.579 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.452      ;
; 15.581 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.451      ;
; 15.582 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.452      ;
; 15.582 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.452      ;
; 15.588 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.441      ;
; 15.589 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.589 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.444      ;
; 15.590 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.442      ;
; 15.590 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.442      ;
; 15.592 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.440      ;
; 15.594 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.438      ;
; 15.594 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.438      ;
; 15.594 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.438      ;
; 15.598 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.431      ;
; 15.601 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.428      ;
; 15.603 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.429      ;
; 15.608 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; -0.004     ; 4.420      ;
; 15.613 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.419      ;
; 15.613 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.420      ;
; 15.620 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.412      ;
; 15.624 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.407      ;
; 15.624 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.408      ;
; 15.625 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.406      ;
; 15.625 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.406      ;
; 15.627 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.406      ;
; 15.627 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.404      ;
; 15.627 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.407      ;
; 15.629 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.402      ;
; 15.632 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.398      ;
; 15.634 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.399      ;
; 15.636 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 4.392      ;
; 15.639 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.394      ;
; 15.640 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.394      ;
; 15.643 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.389      ;
; 15.643 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.390      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CDIV:MOD_CDIV|DIV1                                                                                             ; CDIV:MOD_CDIV|DIV1                                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|P[1]                                                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_SWEEP[1]|CNT                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_LEN[0]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SLENGTH[4]|CNT                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[0]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[0]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; OUTR1[2]                                                                                                       ; OUT[2]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR1                                                                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR2                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_LEN[2]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SLENGTH[6]|CNT                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SUMR[5]                                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|NMIPLATCH  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|MUX_LATCH                  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH1                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[3]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[3]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; OUTR1[0]                                                                                                       ; OUT[0]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW2                              ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[7]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[6]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[0]|CNT1                         ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[0]|CNT                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|P[0]                                                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_SWEEP[0]|CNT                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[9]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[9]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[3]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[3]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nACIN                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; MOS6502_WBCD:MOD_MOS6502_WBCD|S_REG[7]                                                                         ; MOS6502_WBCD:MOD_MOS6502_WBCD|ABL_LATCH[7]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[5]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[4]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|LIN[6]                                                                   ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_LIN[6]|CNT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR1                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR_OUT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT1                        ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|P[2]                                                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_SWEEP[2]|CNT                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[2]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[2]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[7]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[7]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[2]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[2]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|RELOAD_LATCH                                 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; MOS6502_WBCD:MOD_MOS6502_WBCD|S_REG[6]                                                                         ; MOS6502_WBCD:MOD_MOS6502_WBCD|ABL_LATCH[6]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[3]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[3]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[5]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[5]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK5LATCH  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_LATCH                                                             ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; MOS6502_WBCD:MOD_MOS6502_WBCD|nNMIP                                                                            ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DONMILATCH ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[2]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[2]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[4]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[4]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[4]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[4]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|RELOAD_LATCH                                 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[1]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[1]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[3]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[2]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[2]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[2]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[8]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[8]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[4]|CNT                                                               ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[4]|CNT1                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[0]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[0]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[1]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[1]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[6]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_FREQ[6]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[4]|CNT1                                                              ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[4]|CNT                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[2]|CNT1                                                              ; SPRITE_DMA:MOD_SPRITE_DMA|COUNTER:DMA_ADR[2]|CNT                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[1]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[0]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[0]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[5]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[8]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[9]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[13]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                      ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ECO_LATCH                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[1]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[1]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; MOS6502_WBCD:MOD_MOS6502_WBCD|nNMIP                                                                            ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|NMIPLATCH  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH2                     ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC2                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH2                     ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|STEPLATCH2                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[12]|CNT                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[12]|CNT1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[2]|CNT                          ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT1                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                      ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT1                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[6]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[6]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                             ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TRILC                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[0]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRES2LATCH                   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH2                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[3]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|COUNTER:LEN[4]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[10]|CNT                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[10]|CNT1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; Clk        ; 3.399 ; 3.399 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 3.341 ; 3.341 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 3.148 ; 3.148 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 2.999 ; 2.999 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 3.139 ; 3.139 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 3.080 ; 3.080 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 3.399 ; 3.399 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 3.106 ; 3.106 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 2.953 ; 2.953 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; 2.346 ; 2.346 ; Rise       ; Clk             ;
; NMI       ; Clk        ; 2.261 ; 2.261 ; Rise       ; Clk             ;
; PAL       ; Clk        ; 6.039 ; 6.039 ; Rise       ; Clk             ;
; RES       ; Clk        ; 4.545 ; 4.545 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -2.068 ; -2.068 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -2.263 ; -2.263 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -2.207 ; -2.207 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -2.078 ; -2.078 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -2.185 ; -2.185 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -2.068 ; -2.068 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -2.260 ; -2.260 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -2.072 ; -2.072 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -2.239 ; -2.239 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; -2.226 ; -2.226 ; Rise       ; Clk             ;
; NMI       ; Clk        ; -2.141 ; -2.141 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -2.260 ; -2.260 ; Rise       ; Clk             ;
; RES       ; Clk        ; -2.069 ; -2.069 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADR[*]    ; Clk        ; 6.194 ; 6.194 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 5.608 ; 5.608 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 5.717 ; 5.717 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 5.396 ; 5.396 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 5.464 ; 5.464 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 5.483 ; 5.483 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 5.639 ; 5.639 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 5.587 ; 5.587 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 5.705 ; 5.705 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 5.832 ; 5.832 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 6.033 ; 6.033 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 6.027 ; 6.027 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 5.969 ; 5.969 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 5.946 ; 5.946 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 6.000 ; 6.000 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 6.194 ; 6.194 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 5.882 ; 5.882 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 5.549 ; 5.549 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 5.290 ; 5.290 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 5.549 ; 5.549 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 5.351 ; 5.351 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 5.161 ; 5.161 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 5.496 ; 5.496 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 5.137 ; 5.137 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.168 ; 5.168 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.465 ; 5.465 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 3.995 ; 3.995 ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 3.930 ; 3.930 ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 3.995 ; 3.995 ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 3.981 ; 3.981 ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 3.978 ; 3.978 ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 3.977 ; 3.977 ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 3.991 ; 3.991 ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.487 ; 4.487 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 3.709 ; 3.709 ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 3.709 ; 3.709 ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 3.709 ; 3.709 ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 3.701 ; 3.701 ; Rise       ; Clk             ;
; RnW       ; Clk        ; 4.540 ; 4.540 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 6.182 ; 6.182 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 5.508 ; 5.508 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 5.666 ; 5.666 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 5.837 ; 5.837 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 6.026 ; 6.026 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 6.153 ; 6.153 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 6.182 ; 6.182 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 5.021 ; 5.021 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 6.356 ; 6.356 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 6.354 ; 6.354 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 6.356 ; 6.356 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.549 ; 4.549 ; Fall       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADR[*]    ; Clk        ; 4.041 ; 4.041 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 4.526 ; 4.526 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 4.441 ; 4.441 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 4.432 ; 4.432 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 4.469 ; 4.469 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 4.302 ; 4.302 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 4.141 ; 4.141 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 4.143 ; 4.143 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 4.041 ; 4.041 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 4.414 ; 4.414 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 4.351 ; 4.351 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 4.554 ; 4.554 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 4.495 ; 4.495 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 4.474 ; 4.474 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 4.141 ; 4.141 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 4.195 ; 4.195 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 4.536 ; 4.536 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 4.024 ; 4.024 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.154 ; 4.154 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.281 ; 4.281 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.212 ; 4.212 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.024 ; 4.024 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.226 ; 4.226 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.111 ; 4.111 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.027 ; 4.027 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.196 ; 4.196 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 3.930 ; 3.930 ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 3.995 ; 3.995 ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 3.981 ; 3.981 ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 3.978 ; 3.978 ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 3.977 ; 3.977 ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 3.991 ; 3.991 ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.487 ; 4.487 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 3.701 ; 3.701 ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 3.709 ; 3.709 ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 3.709 ; 3.709 ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 3.701 ; 3.701 ; Rise       ; Clk             ;
; RnW       ; Clk        ; 3.871 ; 3.871 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 4.625 ; 4.625 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 4.625 ; 4.625 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 4.650 ; 4.650 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 4.660 ; 4.660 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 4.881 ; 4.881 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 4.935 ; 4.935 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 4.352 ; 4.352 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 4.808 ; 4.808 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.549 ; 4.549 ; Fall       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 4.811 ;    ;    ; 4.811 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 4.811 ;    ;    ; 4.811 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DB[*]     ; Clk        ; 4.888 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.902 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.892 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.888 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.888 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.888 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 5.158 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.158 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.168 ;      ; Rise       ; Clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DB[*]     ; Clk        ; 4.219 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.233 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.223 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.219 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.219 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.219 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.489 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.489 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.499 ;      ; Rise       ; Clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 4.888     ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.902     ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.892     ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.888     ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.888     ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.888     ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 5.158     ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.158     ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.168     ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 4.219     ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.233     ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.223     ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.219     ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.219     ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.219     ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.489     ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.489     ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.499     ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.088 ; 0.215 ; N/A      ; N/A     ; 7.223               ;
;  Clk             ; 4.088 ; 0.215 ; N/A      ; N/A     ; 7.223               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; 8.603  ; 8.603  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 8.233  ; 8.233  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 7.786  ; 7.786  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 7.318  ; 7.318  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 7.721  ; 7.721  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 7.454  ; 7.454  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 8.603  ; 8.603  ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 7.765  ; 7.765  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 7.110  ; 7.110  ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; 5.217  ; 5.217  ; Rise       ; Clk             ;
; NMI       ; Clk        ; 4.957  ; 4.957  ; Rise       ; Clk             ;
; PAL       ; Clk        ; 17.219 ; 17.219 ; Rise       ; Clk             ;
; RES       ; Clk        ; 12.132 ; 12.132 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -2.068 ; -2.068 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -2.263 ; -2.263 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -2.207 ; -2.207 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -2.078 ; -2.078 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -2.185 ; -2.185 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -2.068 ; -2.068 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -2.260 ; -2.260 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -2.072 ; -2.072 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -2.239 ; -2.239 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; -2.226 ; -2.226 ; Rise       ; Clk             ;
; NMI       ; Clk        ; -2.141 ; -2.141 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -2.260 ; -2.260 ; Rise       ; Clk             ;
; RES       ; Clk        ; -2.069 ; -2.069 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADR[*]    ; Clk        ; 15.637 ; 15.637 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 13.761 ; 13.761 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 14.140 ; 14.140 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 13.022 ; 13.022 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 13.187 ; 13.187 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 13.350 ; 13.350 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 13.958 ; 13.958 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 13.658 ; 13.658 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 14.097 ; 14.097 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 14.300 ; 14.300 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 14.951 ; 14.951 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 15.014 ; 15.014 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 14.913 ; 14.913 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 14.696 ; 14.696 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 14.807 ; 14.807 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 15.637 ; 15.637 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 14.400 ; 14.400 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 13.533 ; 13.533 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 12.524 ; 12.524 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 13.533 ; 13.533 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 12.927 ; 12.927 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 12.132 ; 12.132 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 13.445 ; 13.445 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 12.283 ; 12.283 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 12.153 ; 12.153 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 13.259 ; 13.259 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 8.598  ; 8.598  ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 8.492  ; 8.492  ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 8.598  ; 8.598  ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 8.568  ; 8.568  ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 8.571  ; 8.571  ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 8.577  ; 8.577  ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 8.593  ; 8.593  ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 8.243  ; 8.243  ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.520  ; 9.520  ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 7.767  ; 7.767  ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 7.767  ; 7.767  ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 7.766  ; 7.766  ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 7.761  ; 7.761  ; Rise       ; Clk             ;
; RnW       ; Clk        ; 10.236 ; 10.236 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 16.030 ; 16.030 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 13.982 ; 13.982 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 14.522 ; 14.522 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 15.044 ; 15.044 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 15.538 ; 15.538 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 15.955 ; 15.955 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 16.030 ; 16.030 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 11.746 ; 11.746 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 16.242 ; 16.242 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 16.232 ; 16.232 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 16.242 ; 16.242 ; Rise       ; Clk             ;
; M2        ; Clk        ; 9.865  ; 9.865  ; Fall       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADR[*]    ; Clk        ; 4.041 ; 4.041 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 4.526 ; 4.526 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 4.441 ; 4.441 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 4.432 ; 4.432 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 4.469 ; 4.469 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 4.302 ; 4.302 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 4.141 ; 4.141 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 4.143 ; 4.143 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 4.041 ; 4.041 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 4.414 ; 4.414 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 4.351 ; 4.351 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 4.554 ; 4.554 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 4.495 ; 4.495 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 4.474 ; 4.474 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 4.141 ; 4.141 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 4.195 ; 4.195 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 4.536 ; 4.536 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 4.024 ; 4.024 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.154 ; 4.154 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.281 ; 4.281 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.212 ; 4.212 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.024 ; 4.024 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.226 ; 4.226 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.111 ; 4.111 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.027 ; 4.027 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.196 ; 4.196 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 3.930 ; 3.930 ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 3.995 ; 3.995 ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 3.981 ; 3.981 ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 3.978 ; 3.978 ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 3.977 ; 3.977 ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 3.991 ; 3.991 ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.487 ; 4.487 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 3.701 ; 3.701 ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 3.709 ; 3.709 ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 3.709 ; 3.709 ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 3.701 ; 3.701 ; Rise       ; Clk             ;
; RnW       ; Clk        ; 3.871 ; 3.871 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 4.625 ; 4.625 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 4.625 ; 4.625 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 4.650 ; 4.650 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 4.660 ; 4.660 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 4.881 ; 4.881 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 4.935 ; 4.935 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 4.352 ; 4.352 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 4.808 ; 4.808 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.549 ; 4.549 ; Fall       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 9.450 ;    ;    ; 9.450 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 4.811 ;    ;    ; 4.811 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 52875    ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 52875    ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 561   ; 561  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 416   ; 416  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 15 19:08:16 2026
Info: Command: quartus_sta RP2A03 -c RP2A03
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RP2A03.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.088
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.088         0.000 Clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.223         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 9.155
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.155         0.000 Clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.077         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file D:/APU_REVERSE/FPGA/RP2A03-7--main/RP2A03-7--main/Quartus/output_files/RP2A03.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 411 megabytes
    Info: Processing ended: Sun Feb 15 19:08:17 2026
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in D:/APU_REVERSE/FPGA/RP2A03-7--main/RP2A03-7--main/Quartus/output_files/RP2A03.sta.smsg.


