# ğŸ”¬ DetecÃ§Ã£o de Bordas com AceleraÃ§Ã£o por Hardware em FPGA

[![Hardware](https://img.shields.io/badge/Hardware-FPGA%20Cyclone%20V-blue.svg)](https://www.intel.com/content/www/us/en/products/programmable/fpga/cyclone-series/cyclone-v.html)
[![Language](https://img.shields.io/badge/Language-C%2FAssembly%2FVerilog-green.svg)](#)
[![Platform](https://img.shields.io/badge/Platform-DE1--SoC-orange.svg)](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=205&No=836)
[![License](https://img.shields.io/badge/License-MIT-yellow.svg)](#)

## ğŸ“‘ SumÃ¡rio
- [ğŸŒŸ IntroduÃ§Ã£o](#-introduÃ§Ã£o)
- [ğŸ¯ Objetivos e Requisitos](#-objetivos-e-requisitos)
- [ğŸ› ï¸ Recursos Utilizados](#ï¸-recursos-utilizados)
- [ğŸ“– Metodologia](#-metodologia)
- [ğŸ—ï¸ Arquitetura do Sistema](#ï¸-arquitetura-do-sistema)
- [ğŸ“‚ Estrutura do Projeto](#-estrutura-do-projeto)
- [ğŸš€ Como Executar](#-como-executar)
- [ğŸ“Š Resultados e AnÃ¡lise](#-resultados-e-anÃ¡lise)
- [ğŸ› Troubleshooting](#-troubleshooting)
- [ğŸ’¡ Melhorias e Trabalhos Futuros](#-melhorias-e-trabalhos-futuros)
- [ğŸ“š ReferÃªncias](#-referÃªncias)
- [âœï¸ Colaboradores](#ï¸-colaboradores)

---

## ğŸŒŸ IntroduÃ§Ã£o

Este projeto implementa um **sistema de computaÃ§Ã£o heterogÃªneo** que demonstra a colaboraÃ§Ã£o entre um processador ARM (HPS - Hard Processor System) e lÃ³gica programÃ¡vel (FPGA) para acelerar operaÃ§Ãµes de convoluÃ§Ã£o em processamento de imagens. O sistema aplica diversos filtros de detecÃ§Ã£o de bordas com performance otimizada atravÃ©s de um coprocessador customizado em Verilog, que executa as operaÃ§Ãµes matriciais de forma paralela.

A comunicaÃ§Ã£o entre o software (aplicaÃ§Ã£o em C) e o hardware (FPGA) Ã© gerenciada por uma **biblioteca de baixo nÃ­vel em Assembly ARM**, que abstrai as complexidades do acesso aos registradores e do protocolo de handshaking, permitindo que a aplicaÃ§Ã£o principal se concentre na orquestraÃ§Ã£o do fluxo de dados e na interaÃ§Ã£o com o usuÃ¡rio.

---

## ğŸ¯ Objetivos e Requisitos

O objetivo principal deste trabalho Ã© desenvolver e validar um sistema capaz de acelerar algoritmos de detecÃ§Ã£o de bordas, utilizando a sinergia entre software e hardware disponÃ­vel na plataforma DE1-SoC.

### ğŸ“‹ Requisitos do Projeto

1.  **AceleraÃ§Ã£o por Hardware**: Implementar um coprocessador em Verilog na FPGA para executar operaÃ§Ãµes de convoluÃ§Ã£o 2D.
2.  **ComunicaÃ§Ã£o HPS-FPGA**: Desenvolver uma biblioteca em Assembly ARM para gerenciar a transferÃªncia de dados e o controle de operaÃ§Ãµes entre o processador e o coprocessador.
3.  **AplicaÃ§Ã£o de Alto NÃ­vel**: Criar uma aplicaÃ§Ã£o em C com uma interface de linha de comando (CLI) para carregar imagens, selecionar filtros e salvar os resultados.
4.  **ImplementaÃ§Ã£o de Filtros**: Suportar mÃºltiplos algoritmos de detecÃ§Ã£o de bordas, incluindo Laplaciano, Prewitt, Roberts e Sobel.
5.  **Compatibilidade de Formatos**: Utilizar a biblioteca `stb_image` para garantir a leitura de formatos de imagem populares (JPG, PNG, etc.).

---

## ğŸ› ï¸ Recursos Utilizados

- **Hardware**: Placa DE1-SoC (FPGA Cyclone V) para a implementaÃ§Ã£o do coprocessador e execuÃ§Ã£o do sistema embarcado.
- **Quartus Prime**: Ferramenta da Intel utilizada para a sÃ­ntese, compilaÃ§Ã£o e programaÃ§Ã£o do cÃ³digo Verilog na FPGA.
- **ARM GCC Toolchain**: Compilador para gerar o executÃ¡vel a partir dos cÃ³digos-fonte em C (`main.c`) e Assembly (`driver.s`).
- **Linguagens**:
    - **C**: Para a lÃ³gica da aplicaÃ§Ã£o principal, interface com o usuÃ¡rio e manipulaÃ§Ã£o de arquivos de imagem.
    - **Assembly ARM**: Para a biblioteca de driver de baixo nÃ­vel que gerencia a comunicaÃ§Ã£o com a FPGA.
    - **Verilog**: Para a descriÃ§Ã£o de hardware do coprocessador matricial (nÃ£o incluÃ­do no repositÃ³rio).
- **Bibliotecas Externas**:
    - **stb_image.h / stb_image_write.h**: Bibliotecas de domÃ­nio pÃºblico para leitura e escrita de mÃºltiplos formatos de imagem.

---

## ğŸ“– Metodologia

O processo de detecÃ§Ã£o de bordas foi dividido em etapas de software e hardware, com uma metodologia clara para a comunicaÃ§Ã£o e processamento dos dados.

### O que sÃ£o Filtros de DetecÃ§Ã£o de Borda?
Detectores de borda sÃ£o algoritmos fundamentais em processamento de imagem, projetados para identificar pontos onde a intensidade da luminosidade de uma imagem muda abruptamente. Essas descontinuidades geralmente correspondem aos contornos de objetos. A tÃ©cnica mais comum para implementar esses filtros Ã© a **convoluÃ§Ã£o**, uma operaÃ§Ã£o matemÃ¡tica que aplica um pequeno kernel (matriz) sobre a imagem para calcular novos valores para cada pixel, realÃ§ando caracterÃ­sticas especÃ­ficas, como as bordas.

### DescriÃ§Ã£o dos Filtros Implementados
| Filtro | Kernel | CaracterÃ­sticas |
| :--- | :--- | :--- |
| **Laplaciano** | 5Ã—5 | Ã‰ um filtro de segunda derivada que detecta bordas em todas as direÃ§Ãµes. Por ser muito sensÃ­vel a ruÃ­do, Ã© ideal para imagens com boa qualidade e produz bordas bem definidas. |
| **Prewitt** | 3Ã—3 | Utiliza dois kernels para estimar o gradiente da imagem nas direÃ§Ãµes horizontal e vertical. Ã‰ bom para detectar bordas e oferece um efeito de suavizaÃ§Ã£o que reduz o ruÃ­do. |
| **Roberts** | 2Ã—2 | Um dos primeiros e mais simples detectores de borda. Usa dois kernels 2x2 para encontrar bordas diagonais. Ã‰ computacionalmente rÃ¡pido, mas mais sensÃ­vel a ruÃ­do. |
| **Sobel 3Ã—3** | 3Ã—3 | Semelhante ao Prewitt, mas dÃ¡ mais peso aos pixels centrais, resultando em uma melhor aproximaÃ§Ã£o do gradiente e maior robustez a ruÃ­do. Ã‰ um dos filtros mais utilizados no processamento de imagens. |
| **Sobel 5Ã—5** | 5x5 | Uma versÃ£o estendida do filtro Sobel que considera uma vizinhanÃ§a maior. Teoricamente, oferece maior precisÃ£o, mas sua implementaÃ§Ã£o apresentou resultados incorretos neste projeto. |

### Fluxo de Processamento de Imagem
O fluxo de dados do sistema foi projetado para otimizar a interaÃ§Ã£o entre o software e o hardware.

1.  **Carregamento e PrÃ©-processamento**: A aplicaÃ§Ã£o em C carrega a imagem do disco usando a biblioteca `stb_image` e a converte para escala de cinza. Isso simplifica a operaÃ§Ã£o de convoluÃ§Ã£o para um Ãºnico canal de cor.
2.  **Mapeamento de MemÃ³ria**: Antes de iniciar o processamento, a funÃ§Ã£o `mmap_setup()` do driver Assembly Ã© chamada para mapear os endereÃ§os dos registradores da FPGA na memÃ³ria virtual do HPS.
3.  **OrquestraÃ§Ã£o em Janela Deslizante**: O software em C itera sobre cada pixel da imagem (exceto as bordas) e extrai uma submatriz (janela) de vizinhos. O tamanho dessa janela corresponde ao kernel do filtro selecionado (ex: 3x3, 5x5).
4.  **Chamada ao Driver**: Para cada pixel, a matriz de vizinhanÃ§a e o kernel do filtro sÃ£o passados para a funÃ§Ã£o `driver` em Assembly.
5.  **ConvoluÃ§Ã£o em Hardware**: O driver Assembly transfere os dados para o coprocessador na FPGA, que realiza a operaÃ§Ã£o de convoluÃ§Ã£o em paralelo. O processo de convoluÃ§Ã£o em hardware foi projetado para realizar mÃºltiplas operaÃ§Ãµes de multiplicaÃ§Ã£o-acumulaÃ§Ã£o simultaneamente, acelerando significativamente o cÃ¡lculo.
6.  **Leitura do Resultado**: ApÃ³s o hardware sinalizar a conclusÃ£o da operaÃ§Ã£o (handshake), o driver lÃª o resultado e o retorna para a aplicaÃ§Ã£o em C.
7.  **ReconstruÃ§Ã£o da Imagem**: O valor resultante Ã© inserido na imagem de saÃ­da. Ao final do processo, a imagem processada Ã© salva em disco.

---

## ğŸ—ï¸ Arquitetura do Sistema

A arquitetura do sistema Ã© dividida em trÃªs camadas principais: a aplicaÃ§Ã£o de alto nÃ­vel, o driver de baixo nÃ­vel e o hardware customizado.

```mermaid
graph TB
    A[AplicaÃ§Ã£o C] --> B[Driver Assembly ARM]
    B --> C[Barramento Lightweight HPS-FPGA]
    C --> D[Coprocessador FPGA]
    
    subgraph "Software (HPS)"
        A --> A1[Interface CLI]
        A --> A2[OrquestraÃ§Ã£o e ManipulaÃ§Ã£o de Imagem]
        A --> A3[Bibliotecas stb_image]
    end
    
    subgraph "Driver (Assembly)"
        B --> B1[Mapeamento de MemÃ³ria]
        B --> B2[Protocolo de ComunicaÃ§Ã£o]
        B --> B3[Handshaking]
    end
    
    subgraph "Hardware (FPGA)"
        D --> D1[Unidade de Controle FSM]
        D --> D2[ULA Paralela]
        D --> D3[Registradores PIO]
    end
```

# ComunicaÃ§Ã£o e Handshake

## Protocolo de ComunicaÃ§Ã£o
O driver Assembly implementa um protocolo customizado de 28 bits para enviar dados e comandos para a FPGA.

### Snippet de cÃ³digo

```assembly
; Formato da instruÃ§Ã£o
; - Opcode (LOAD/STORE/OPERATION)
; [23:0]  - Dados ou endereÃ§o
```

## Handshaking
O fluxo de controle Ã© gerenciado por um protocolo de handshaking simples:

- O HPS escreve os dados e aciona um sinal Start.
- O coprocessador na FPGA inicia o processamento.
- Ao finalizar, a FPGA aciona um sinal Done_operation.
- O HPS detecta o sinal de Done, lÃª o resultado e reinicia o ciclo.

# ğŸ“‚ Estrutura do Projeto

```
edge-detection-fpga/
â”œâ”€â”€ ğŸ“ images/
â”‚   â”œâ”€â”€ ğŸ“ data/          # Imagens de entrada
â”‚   â””â”€â”€ ğŸ“ output/        # Resultados processados
â”œâ”€â”€ ğŸ“ src/
â”‚   â”œâ”€â”€ ğŸ“„ main.c         # AplicaÃ§Ã£o principal
â”‚   â”œâ”€â”€ ğŸ“„ driver.s       # Driver Assembly ARM
â”‚   â”œâ”€â”€ ğŸ“„ stb_image.h    # Biblioteca de leitura
â”‚   â””â”€â”€ ğŸ“„ stb_image_write.h # Biblioteca de escrita
â”œâ”€â”€ ğŸ“„ Makefile
â””â”€â”€ ğŸ“„ README.md
```

**Nota:** O cÃ³digo-fonte em Verilog do coprocessador (hardware/) nÃ£o estÃ¡ incluÃ­do neste repositÃ³rio.

# ğŸš€ Como Executar

## PrÃ©-requisitos

**Hardware:** Placa DE1-SoC (FPGA Cyclone V)

**Software:**
- Quartus Prime
- ARM GCC Toolchain
- Linux embarcado na DE1-SoC

## CompilaÃ§Ã£o

```bash
# CompilaÃ§Ã£o usando o Makefile (recomendado)
make build

# Ou compilaÃ§Ã£o manual
gcc src/main.c src/driver.s -o edge_detector -lm
```

## ConfiguraÃ§Ã£o da FPGA

1. Sintetize o projeto Verilog no Quartus Prime.
2. Carregue o bitstream (.sof) na FPGA:

```bash
quartus_pgm -c USB-Blaster -m JTAG -o "p;path/to/your_project.sof@1"
```

## ExecuÃ§Ã£o

```bash
# Execute o programa com privilÃ©gios de administrador
sudo ./edge_detector

# Siga o menu interativo:
# 1. Escolha a opÃ§Ã£o para iniciar o programa.
# 2. Digite o nome da imagem de entrada (ex: lena.png).
# 3. Escolha o filtro desejado.
# 4. Aguarde o processamento. O resultado serÃ¡ salvo em images/output/.
```

# ğŸ“Š Resultados e AnÃ¡lise

Os testes qualitativos com os filtros implementados apresentaram os seguintes resultados:

- **Filtro Laplaciano:** Apresentou, de longe, o melhor resultado, com bordas muito bem definidas e nÃ­tidas.
- **Filtros Roberts e Prewitt:** Ambos produziram resultados de boa qualidade, com uma detecÃ§Ã£o de bordas clara e eficaz.
- **Filtro Sobel 3x3:** Gerou um resultado aceitÃ¡vel, mas com bordas menos proeminentes em comparaÃ§Ã£o com os outros filtros.
- **Filtro Sobel 5x5:** A implementaÃ§Ã£o deste filtro resultou em uma imagem incorreta, sugerindo possÃ­veis problemas de overflow aritmÃ©tico ou na lÃ³gica de convoluÃ§Ã£o para kernels maiores.

# ğŸ› Troubleshooting

| Problema | Causa ProvÃ¡vel | SoluÃ§Ã£o |
|----------|----------------|---------|
| Erro ao carregar imagem | Arquivo nÃ£o encontrado ou formato invÃ¡lido. | Verificar se o nome do arquivo estÃ¡ correto e se ele estÃ¡ localizado na pasta images/data/. |
| mmap failed | PermissÃµes insuficientes para acessar /dev/mem. | Executar o programa com sudo. |

# ğŸ’¡ Melhorias e Trabalhos Futuros

Com base nos resultados obtidos, as seguintes melhorias sÃ£o propostas para trabalhos futuros:

- **Melhorar o tratamento de overflow:** Implementar lÃ³gica de saturaÃ§Ã£o no coprocessador Verilog para garantir que os valores de pixel resultantes da convoluÃ§Ã£o permaneÃ§am no intervalo de 8 bits (0-255), evitando artefatos visuais.
- **Refinar a operaÃ§Ã£o de convoluÃ§Ã£o em Verilog:** Depurar e otimizar o mÃ³dulo de convoluÃ§Ã£o, especialmente para kernels maiores (como 5x5), para garantir a precisÃ£o dos cÃ¡lculos e corrigir os resultados incorretos observados.

# ğŸ“š ReferÃªncias

- **stb_image:** Biblioteca de domÃ­nio pÃºblico por Sean Barrett.
- **Intel Cyclone V:** DocumentaÃ§Ã£o oficial
- **DE1-SoC Manual:** Terasic Documentation
- **ARM Assembly:** ARM Developer Documentation

# âœï¸ Colaboradores

- Guilherme Fernandes Sardinha
- Robson Carvalho de Souza
- Lucas Damasceno da ConceiÃ§Ã£o

Agradecimentos ao professor Wild Freitas da Silva Santos pela orientaÃ§Ã£o ao longo do projeto.

<div align="center">

â­ Se este projeto foi Ãºtil, considere dar uma estrela!

Desenvolvido com â¤ï¸ para a comunidade de computaÃ§Ã£o embarcada

</div>
