{
  "design": {
    "design_info": {
      "boundary_crc": "0xD9E5B5D0D9E5B5D",
      "device": "xc7a100tcsg324-1",
      "name": "MUX_1B",
      "synth_flow_mode": "Hierarchical",
      "tool_version": "2018.3",
      "validated": "true"
    },
    "design_tree": {
      "xup_and3_0": "",
      "xup_inv_0": "",
      "xup_inv_1": "",
      "xup_and3_1": "",
      "xup_and3_2": "",
      "xup_and3_3": "",
      "xup_or4_0": ""
    },
    "ports": {
      "A0": {
        "direction": "I"
      },
      "R0": {
        "direction": "I"
      },
      "A1": {
        "direction": "I"
      },
      "A2": {
        "direction": "I"
      },
      "A3": {
        "direction": "I"
      },
      "S": {
        "direction": "O"
      },
      "R1": {
        "direction": "I"
      }
    },
    "components": {
      "xup_and3_0": {
        "vlnv": "xilinx.com:xup:xup_and3:1.0",
        "xci_name": "MUX_1B_xup_and3_0_0"
      },
      "xup_inv_0": {
        "vlnv": "xilinx.com:xup:xup_inv:1.0",
        "xci_name": "MUX_1B_xup_inv_0_0"
      },
      "xup_inv_1": {
        "vlnv": "xilinx.com:xup:xup_inv:1.0",
        "xci_name": "MUX_1B_xup_inv_0_1"
      },
      "xup_and3_1": {
        "vlnv": "xilinx.com:xup:xup_and3:1.0",
        "xci_name": "MUX_1B_xup_and3_0_1"
      },
      "xup_and3_2": {
        "vlnv": "xilinx.com:xup:xup_and3:1.0",
        "xci_name": "MUX_1B_xup_and3_0_2"
      },
      "xup_and3_3": {
        "vlnv": "xilinx.com:xup:xup_and3:1.0",
        "xci_name": "MUX_1B_xup_and3_0_3"
      },
      "xup_or4_0": {
        "vlnv": "xilinx.com:xup:xup_or4:1.0",
        "xci_name": "MUX_1B_xup_or4_0_0"
      }
    },
    "nets": {
      "A0_1": {
        "ports": [
          "A0",
          "xup_and3_0/a"
        ]
      },
      "R0_1": {
        "ports": [
          "R0",
          "xup_inv_0/a",
          "xup_and3_1/b",
          "xup_and3_3/b"
        ]
      },
      "xup_inv_0_y": {
        "ports": [
          "xup_inv_0/y",
          "xup_and3_0/b",
          "xup_and3_2/b"
        ]
      },
      "A1_1": {
        "ports": [
          "A1",
          "xup_and3_1/a"
        ]
      },
      "A2_1": {
        "ports": [
          "A2",
          "xup_and3_2/a"
        ]
      },
      "A3_1": {
        "ports": [
          "A3",
          "xup_and3_3/a"
        ]
      },
      "xup_or4_0_y": {
        "ports": [
          "xup_or4_0/y",
          "S"
        ]
      },
      "xup_and3_0_y": {
        "ports": [
          "xup_and3_0/y",
          "xup_or4_0/a"
        ]
      },
      "xup_and3_1_y": {
        "ports": [
          "xup_and3_1/y",
          "xup_or4_0/b"
        ]
      },
      "xup_and3_2_y": {
        "ports": [
          "xup_and3_2/y",
          "xup_or4_0/c"
        ]
      },
      "xup_and3_3_y": {
        "ports": [
          "xup_and3_3/y",
          "xup_or4_0/d"
        ]
      },
      "xup_inv_1_y": {
        "ports": [
          "xup_inv_1/y",
          "xup_and3_0/c",
          "xup_and3_1/c"
        ]
      },
      "R1_1": {
        "ports": [
          "R1",
          "xup_inv_1/a",
          "xup_and3_2/c",
          "xup_and3_3/c"
        ]
      }
    }
  }
}