# 数逻实验

清华大学电子系数字逻辑与处理器基础实验

## Tools

Verilog Format 说明：https://github.com/duskmoon314/THU_EXP/wiki/Verilog-Format

iStyle Formatter 说明：https://github.com/duskmoon314/THU_EXP/wiki/iStyle-Verilog-Formatter

---

vscode verilog 配置参考：

- https://github.com/RainEggplant/vscode-verilog-integration
