Fitter report for CORDIC_top
Fri Nov 24 23:45:55 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Clock Delay Control Summary
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 24 23:45:55 2023            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; CORDIC_top                                       ;
; Top-level Entity Name              ; CORDIC_top                                       ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C35F672C6                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 3,209 / 33,216 ( 10 % )                          ;
;     Total combinational functions  ; 3,064 / 33,216 ( 9 % )                           ;
;     Dedicated logic registers      ; 1,199 / 33,216 ( 4 % )                           ;
; Total registers                    ; 1199                                             ;
; Total pins                         ; 28 / 475 ( 6 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 48 / 70 ( 69 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 2.5 V                          ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.20        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  13.3%      ;
;     Processors 5-16        ;   6.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                      ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------+------------------+-----------------------+
; Arith_block:u_Arith_block|x_curr[0]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[0]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[0]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[0]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[0]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[0]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[1]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[1]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[1]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[1]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[1]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[1]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[2]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[2]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[2]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[2]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[2]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[2]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[3]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[3]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[3]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[3]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[3]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[3]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[4]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[4]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[4]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[4]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[4]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[4]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[5]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[5]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[5]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[5]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[5]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[5]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[6]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[6]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[6]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[6]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[6]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[6]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[7]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[7]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[7]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[7]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[7]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[7]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[8]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[8]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[8]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[8]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[8]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[8]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[9]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[9]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[9]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[9]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[9]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[9]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[10]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[10]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[10]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[10]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[10]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[10]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[11]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[11]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[11]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[11]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[11]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[11]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[12]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[12]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[12]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[12]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[12]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[12]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[13]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[13]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[13]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[13]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[13]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[13]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[14]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[14]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[14]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[14]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[14]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[14]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[15]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[15]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[15]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[15]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[15]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[15]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[16]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[16]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[16]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[16]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[16]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[16]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[17]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[17]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[17]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[17]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[17]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[17]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[18]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[18]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[18]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[18]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[18]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[18]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[19]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[19]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[19]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[19]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[19]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[19]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[20]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[20]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[20]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[20]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[20]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[20]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[21]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[21]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[21]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[21]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[21]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[21]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[22]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[22]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[22]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[22]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[22]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[22]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[23]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[23]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[23]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[23]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[23]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[23]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[24]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[24]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[24]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[24]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[24]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[24]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[25]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[25]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[25]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[25]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[25]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[25]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[26]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[26]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[26]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[26]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[26]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[26]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[27]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[27]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[27]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[27]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[27]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[27]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[28]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[28]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[28]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[28]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[28]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[28]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[29]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[29]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[29]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[29]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[29]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[29]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[30]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[30]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[30]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[30]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[30]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[30]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[31]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[31]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[31]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[31]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[31]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[31]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[32]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[32]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[32]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[32]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[32]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[32]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[33]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[33]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[33]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[33]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[33]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[33]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[34]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[34]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[34]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[34]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[34]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[34]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[35]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[35]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[35]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[35]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[35]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[35]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[36]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[36]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[36]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[36]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[36]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[36]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[37]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[37]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[37]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[37]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[37]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[37]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[38]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[38]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[38]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[38]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[38]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[38]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[39]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[39]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[39]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[39]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[39]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[39]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[40]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[40]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[40]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[40]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[40]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[40]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[41]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[41]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[41]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|x_curr[41]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|x_curr[41]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|x_curr[41]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[0]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[0]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[0]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[0]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[0]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[0]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[1]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[1]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[1]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[1]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[1]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[1]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[2]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[2]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[2]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[2]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[2]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[2]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[3]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[3]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[3]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[3]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[3]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[3]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[4]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[4]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[4]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[4]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[4]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[4]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[5]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[5]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[5]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[5]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[5]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[5]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[6]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[6]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[6]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[6]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[6]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[6]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[7]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[7]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[7]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[7]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[7]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[7]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[8]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[8]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[8]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[8]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[8]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[8]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[9]                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[9]                       ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[9]~_Duplicate_1                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[9]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[9]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[9]~_Duplicate_2                                    ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[10]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[10]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[10]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[10]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[10]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[10]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[11]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[11]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[11]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[11]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[11]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[11]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[12]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[12]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[12]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[12]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[12]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[12]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[13]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[13]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[13]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[13]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[13]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[13]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[14]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[14]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[14]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[14]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[14]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[14]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[15]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[15]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[15]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[15]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[15]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[15]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[16]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[16]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[16]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[16]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[16]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[16]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[17]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[17]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[17]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[17]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[17]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[17]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[18]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[18]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[18]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[18]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[18]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[18]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[19]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[19]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[19]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[19]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[19]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[19]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[20]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[20]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[20]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[20]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[20]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[20]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[21]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[21]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[21]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[21]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[21]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[21]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[22]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[22]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[22]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[22]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[22]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[22]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[23]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[23]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[23]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[23]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[23]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[23]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[24]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[24]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[24]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[24]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[24]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[24]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[25]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[25]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[25]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[25]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[25]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[25]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[26]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[26]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[26]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[26]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[26]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[26]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[27]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[27]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[27]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[27]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[27]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[27]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[28]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[28]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[28]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[28]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[28]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[28]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[29]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[29]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[29]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[29]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[29]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[29]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[30]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[30]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[30]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[30]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[30]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[30]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[31]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[31]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[31]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[31]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[31]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[31]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[32]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[32]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[32]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[32]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[32]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[32]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[33]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[33]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[33]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[33]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[33]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[33]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[34]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[34]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[34]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[34]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[34]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[34]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[35]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[35]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[35]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[35]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[35]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[35]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[36]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[36]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[36]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[36]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[36]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[36]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[37]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[37]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[37]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[37]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[37]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[37]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[38]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[38]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[38]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[38]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[38]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[38]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[39]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[39]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[39]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[39]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[39]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[39]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[40]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[40]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[40]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[40]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[40]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[40]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[41]                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9          ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[41]                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[41]~_Duplicate_1                                   ; REGOUT           ;                       ;
; Arith_block:u_Arith_block|y_curr[41]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11         ; DATAA            ;                       ;
; Arith_block:u_Arith_block|y_curr[41]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block:u_Arith_block|y_curr[41]~_Duplicate_2                                   ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[0]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[0]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[1]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[1]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[2]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[2]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[3]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[3]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[4]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[4]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[5]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[5]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[6]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[6]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[7]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[7]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[8]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[8]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[9]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[9]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[10]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[10]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[11]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[11]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[12]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[12]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[13]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[13]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[14]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[14]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[15]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[15]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[16]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[16]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[16]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[16]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[17]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[17]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[17]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[17]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[18]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[18]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[18]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[18]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[19]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[19]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[19]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[19]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[20]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[20]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[20]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[20]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[21]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[21]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[21]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[21]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[22]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[22]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[22]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[22]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[23]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[23]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[23]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[23]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[24]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[24]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[24]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[24]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[25]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[25]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[25]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[25]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[26]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[26]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[26]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[26]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[27]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[27]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[27]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[27]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[28]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[28]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[28]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[28]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[29]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[29]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[29]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[29]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[30]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[30]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[30]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[30]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[31]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[31]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[31]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[31]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[32]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[32]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[32]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[32]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[32]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[32]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[33]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[33]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[33]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[33]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[33]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[33]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[34]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[34]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[34]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[34]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[34]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[34]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[35]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[35]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[35]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[35]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[35]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[35]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[36]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[36]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[36]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[36]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[36]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[36]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[37]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[37]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[37]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[37]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[37]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[37]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[38]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[38]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[38]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[38]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[38]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[38]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[39]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[39]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[39]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[39]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[39]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[39]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[40]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[40]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[40]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[40]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[40]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[40]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[41]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[41]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[41]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[41]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[41]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|x_curr[41]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[0]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[0]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[1]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[1]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[2]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[2]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[3]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[3]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[4]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[4]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[5]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[5]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[6]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[6]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[7]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[7]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[8]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[8]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[9]~_Duplicate_1                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[9]~_Duplicate_2                            ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[10]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[10]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[11]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[11]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[12]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[12]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[13]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[13]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[14]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[14]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[15]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[15]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[16]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[16]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[16]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[16]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[17]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[17]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[17]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[17]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[18]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[18]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[18]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[18]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[19]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[19]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[19]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[19]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[20]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[20]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[20]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[20]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[21]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[21]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[21]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[21]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[22]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[22]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[22]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[22]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[23]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[23]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[23]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[23]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[24]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[24]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[24]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[24]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[25]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[25]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[25]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[25]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[26]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[26]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[26]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[26]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[27]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[27]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[27]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[27]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[28]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[28]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[28]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[28]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[29]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[29]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[29]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[29]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[30]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[30]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[30]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[30]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[31]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[31]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[31]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[31]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[32]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[32]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[32]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[32]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[32]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[32]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[33]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[33]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[33]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[33]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[33]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[33]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[34]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[34]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[34]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[34]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[34]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[34]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[35]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[35]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[35]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[35]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[35]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[35]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[36]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[36]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[36]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[36]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[36]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[36]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[37]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[37]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[37]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[37]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[37]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[37]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[38]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[38]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[38]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[38]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[38]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[38]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[39]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[39]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[39]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[39]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[39]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[39]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[40]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[40]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[40]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[40]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[40]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[40]~_Duplicate_2                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[41]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[41]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[41]~_Duplicate_1                           ; REGOUT           ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[41]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[41]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; Arith_block_Ext:u_Arith_block_Ext|y_curr[41]~_Duplicate_2                           ; REGOUT           ;                       ;
+-----------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4346 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4346 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4343    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/E_Xpj/E_Project/Quartus/CORDIC/output_files/CORDIC_top.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,209 / 33,216 ( 10 % ) ;
;     -- Combinational with no register       ; 2010                    ;
;     -- Register only                        ; 145                     ;
;     -- Combinational with a register        ; 1054                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 912                     ;
;     -- 3 input functions                    ; 1441                    ;
;     -- <=2 input functions                  ; 711                     ;
;     -- Register only                        ; 145                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2093                    ;
;     -- arithmetic mode                      ; 971                     ;
;                                             ;                         ;
; Total registers*                            ; 1,199 / 34,593 ( 3 % )  ;
;     -- Dedicated logic registers            ; 1,199 / 33,216 ( 4 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 232 / 2,076 ( 11 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 28 / 475 ( 6 % )        ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )          ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M4Ks                                        ; 0 / 105 ( 0 % )         ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 48 / 70 ( 69 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 3 / 16 ( 19 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 4% / 3% / 4%            ;
; Peak interconnect usage (total/H/V)         ; 28% / 24% / 36%         ;
; Maximum fan-out                             ; 1215                    ;
; Highest non-global fan-out                  ; 156                     ;
; Total fan-out                               ; 13946                   ;
; Average fan-out                             ; 3.14                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3209 / 33216 ( 10 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2010                  ; 0                              ;
;     -- Register only                        ; 145                   ; 0                              ;
;     -- Combinational with a register        ; 1054                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 912                   ; 0                              ;
;     -- 3 input functions                    ; 1441                  ; 0                              ;
;     -- <=2 input functions                  ; 711                   ; 0                              ;
;     -- Register only                        ; 145                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2093                  ; 0                              ;
;     -- arithmetic mode                      ; 971                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1199                  ; 0                              ;
;     -- Dedicated logic registers            ; 1199 / 33216 ( 4 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 232 / 2076 ( 11 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 28                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 48 / 70 ( 69 % )      ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 0 / 20 ( 0 % )                 ;
; Clock delay control block                   ; 1 / 16 ( 6 % )        ; 0 / 16 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 14810                 ; 0                              ;
;     -- Registered Connections               ; 4023                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 0                              ;
;     -- Output Ports                         ; 22                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Mode_sel     ; N25   ; 5        ; 65           ; 19           ; 0           ; 86                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; button       ; P23   ; 6        ; 65           ; 18           ; 0           ; 37                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; button_start ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; button_sub   ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; clk          ; N2    ; 2        ; 0            ; 18           ; 0           ; 9                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; rst_n        ; W26   ; 6        ; 65           ; 10           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; out_Seg0_num[0] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg0_num[1] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg0_num[2] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg0_num[3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg0_num[4] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg0_num[5] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg0_num[6] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg1_num[0] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg1_num[1] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg1_num[2] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg1_num[3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg1_num[4] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg1_num[5] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg1_num[6] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg2_num[0] ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg2_num[1] ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg2_num[2] ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg2_num[3] ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg2_num[4] ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg2_num[5] ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out_Seg2_num[6] ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; uart_tx_out     ; D25   ; 5        ; 65           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 64 ( 0 % )   ; 2.5V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 2.5V          ; --           ;
; 6        ; 17 / 59 ( 29 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 7 / 56 ( 13 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 482        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 479        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 465        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 457        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 451        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 447        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 406        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 394        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 390        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 382        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 379        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 378        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; out_Seg1_num[5]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; out_Seg1_num[4]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; out_Seg0_num[1]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; out_Seg2_num[0]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; out_Seg1_num[6]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; out_Seg2_num[5]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; out_Seg2_num[4]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 172        ; 8        ; out_Seg0_num[2]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; out_Seg2_num[2]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; out_Seg2_num[3]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 173        ; 8        ; out_Seg0_num[3]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 174        ; 8        ; out_Seg0_num[4]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 170        ; 8        ; out_Seg0_num[0]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 3          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B4       ; 483        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 481        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 480        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 466        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 458        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 452        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 448        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 435        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 433        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 420        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 419        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 411        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 405        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 393        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 389        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 381        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 380        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 377        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ; 363        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B25      ; 362        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 7          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C4       ; 478        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 486        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 485        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 468        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 463        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 459        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 450        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 436        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 434        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 418        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 404        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 374        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 373        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 360        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C25      ; 361        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 12         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 467        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 469        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 464        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 460        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 449        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 445        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 417        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 415        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 396        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 392        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 387        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; uart_tx_out                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 20         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 19         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E23      ; 365        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E24      ; 364        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E25      ; 355        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E26      ; 356        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 10         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F7       ; 14         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 462        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 454        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 440        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 423        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 425        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 409        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 408        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 401        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 398        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 371        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F24      ; 354        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 350        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 349        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 24         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 23         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 8          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 9          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 461        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 446        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 439        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 422        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 424        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 410        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 407        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 402        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 397        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 367        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G23      ; 346        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 345        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 343        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 342        ; 5        ; button_start                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 456        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 455        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 413        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 400        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 340        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 15         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 17         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 16         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 475        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ; 438        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 437        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 441        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 399        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ; 383        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 352        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 357        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 338        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 22         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 21         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 26         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 476        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K17      ; 384        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 344        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K25      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M23      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clk                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; button_sub                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N25      ; 309        ; 5        ; Mode_sel                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 70         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 77         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 347        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; button                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 72         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 73         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 74         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 81         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 82         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 110        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 80         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 83         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ; 92         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 111        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T9       ; 76         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T10      ; 75         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 84         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 88         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 89         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 100        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 98         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 99         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U10      ; 87         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ; 232        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 90         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 91         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 95         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 94         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 104        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 105        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 112        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 141        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; out_Seg0_num[6]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; out_Seg0_num[5]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 233        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; out_Seg1_num[0]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; out_Seg1_num[1]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; out_Seg2_num[1]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 96         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 102        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 101        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 204        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 217        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; out_Seg1_num[2]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W24      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W25      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 274        ; 6        ; rst_n                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 254        ; 6        ; out_Seg1_num[3]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 264        ; 6        ; out_Seg2_num[6]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                  ;
+----------------------+------------+-----------------+------------------+---------------------+
; Name                 ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+----------------------+------------+-----------------+------------------+---------------------+
; rst_n~clk_delay_ctrl ; rst_n      ; CLKDELAYCTRL_G7 ; none             ; N/A                 ;
+----------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                         ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |CORDIC_top                                 ; 3209 (2)    ; 1199 (0)                  ; 0 (0)         ; 0           ; 0    ; 48           ; 0       ; 24        ; 28   ; 0            ; 2010 (2)     ; 145 (0)           ; 1054 (82)        ; |CORDIC_top                                                                                                                                 ; work         ;
;    |Arith_block:u_Arith_block|              ; 1275 (1119) ; 430 (430)                 ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 844 (696)    ; 62 (62)           ; 369 (361)        ; |CORDIC_top|Arith_block:u_Arith_block                                                                                                       ; work         ;
;       |lpm_mult:Mult0|                      ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Arith_block:u_Arith_block|lpm_mult:Mult0                                                                                        ; work         ;
;          |mult_fct:auto_generated|          ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated                                                                ; work         ;
;       |lpm_mult:Mult1|                      ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 8 (0)            ; |CORDIC_top|Arith_block:u_Arith_block|lpm_mult:Mult1                                                                                        ; work         ;
;          |mult_fct:auto_generated|          ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 8 (8)            ; |CORDIC_top|Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated                                                                ; work         ;
;    |Arith_block_Ext:u_Arith_block_Ext|      ; 1246 (1088) ; 431 (431)                 ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 815 (666)    ; 49 (49)           ; 382 (373)        ; |CORDIC_top|Arith_block_Ext:u_Arith_block_Ext                                                                                               ; work         ;
;       |lpm_mult:Mult0|                      ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0                                                                                ; work         ;
;          |mult_hct:auto_generated|          ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated                                                        ; work         ;
;       |lpm_mult:Mult1|                      ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 9 (0)            ; |CORDIC_top|Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1                                                                                ; work         ;
;          |mult_hct:auto_generated|          ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 9 (9)            ; |CORDIC_top|Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated                                                        ; work         ;
;    |Input_block:u_Input_block_1|            ; 117 (117)   ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 35 (35)          ; |CORDIC_top|Input_block:u_Input_block_1                                                                                                     ; work         ;
;    |KeyFilter:u_KeyFilter1|                 ; 45 (45)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 2 (2)             ; 28 (28)          ; |CORDIC_top|KeyFilter:u_KeyFilter1                                                                                                          ; work         ;
;    |KeyFilter:u_KeyFilter2|                 ; 44 (44)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 29 (29)          ; |CORDIC_top|KeyFilter:u_KeyFilter2                                                                                                          ; work         ;
;    |Output_block:u_Output_block|            ; 242 (133)   ; 222 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (4)       ; 31 (1)            ; 191 (128)        ; |CORDIC_top|Output_block:u_Output_block                                                                                                     ; work         ;
;       |UART_top:u_UART_top|                 ; 109 (0)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 30 (0)            ; 63 (0)           ; |CORDIC_top|Output_block:u_Output_block|UART_top:u_UART_top                                                                                 ; work         ;
;          |uart_6byte_tx:u_uart_6byte_tx|    ; 109 (63)    ; 93 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (3)       ; 30 (27)           ; 63 (33)          ; |CORDIC_top|Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx                                                   ; work         ;
;             |uart_1byte_tx:u_uart_1byte_tx| ; 46 (46)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 3 (3)             ; 30 (30)          ; |CORDIC_top|Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx                     ; work         ;
;    |Show_In_block:u_Show_In_block_1|        ; 243 (0)     ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (0)      ; 0 (0)             ; 25 (0)           ; |CORDIC_top|Show_In_block:u_Show_In_block_1                                                                                                 ; work         ;
;       |Seg_block:u_Seg_block0|              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|Seg_block:u_Seg_block0                                                                          ; work         ;
;       |Seg_block:u_Seg_block1|              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|Seg_block:u_Seg_block1                                                                          ; work         ;
;       |Seg_block:u_Seg_block2|              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|Seg_block:u_Seg_block2                                                                          ; work         ;
;       |lpm_divide:Div0|                     ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_2dm:auto_generated|    ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_ckh:divider|   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;                |alt_u_div_c4f:divider|      ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider ; work         ;
;       |lpm_divide:Div1|                     ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_5dm:auto_generated|    ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Div1|lpm_divide_5dm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fkh:divider|   ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;                |alt_u_div_i4f:divider|      ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider ; work         ;
;       |lpm_divide:Mod0|                     ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 4 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_55m:auto_generated|    ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 4 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_ckh:divider|   ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 4 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;                |alt_u_div_c4f:divider|      ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 4 (4)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider ; work         ;
;       |lpm_divide:Mod1|                     ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_55m:auto_generated|    ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_ckh:divider|   ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;                |alt_u_div_c4f:divider|      ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |CORDIC_top|Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider ; work         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; out_Seg0_num[0] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg0_num[1] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg0_num[2] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg0_num[3] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg0_num[4] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg0_num[5] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg0_num[6] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg1_num[0] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg1_num[1] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg1_num[2] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg1_num[3] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg1_num[4] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg1_num[5] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg1_num[6] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg2_num[0] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg2_num[1] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg2_num[2] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg2_num[3] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg2_num[4] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg2_num[5] ; Output   ; --            ; --            ; --                    ; --  ;
; out_Seg2_num[6] ; Output   ; --            ; --            ; --                    ; --  ;
; uart_tx_out     ; Output   ; --            ; --            ; --                    ; --  ;
; clk             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst_n           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; button          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Mode_sel        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; button_sub      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; button_start    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; clk                                                         ;                   ;         ;
; rst_n                                                       ;                   ;         ;
;      - Output_block:u_Output_block|tx_start_reg             ; 0                 ; 6       ;
;      - Arith_block:u_Arith_block|Sin_pre[73]~41             ; 0                 ; 6       ;
;      - Arith_block_Ext:u_Arith_block_Ext|Sinh_pre[73]~41    ; 0                 ; 6       ;
;      - Arith_block:u_Arith_block|z_pre[41]~1                ; 0                 ; 6       ;
;      - Arith_block:u_Arith_block|z_curr[41]~42              ; 0                 ; 6       ;
;      - Arith_block_Ext:u_Arith_block_Ext|y_curr[0]~42       ; 0                 ; 6       ;
;      - Arith_block_Ext:u_Arith_block_Ext|z_pre[41]~1        ; 0                 ; 6       ;
; button                                                      ;                   ;         ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[8]~31 ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[7]~29 ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[6]~27 ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[5]~25 ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[4]~23 ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[3]~21 ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[2]~19 ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[1]~17 ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[3]~11 ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[3]~15 ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[25]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[24]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[23]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[22]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[21]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[20]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[19]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[18]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[17]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[16]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[15]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[14]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[13]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[12]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[10]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[11]          ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[7]           ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[9]           ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[8]           ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[6]           ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[5]           ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[4]           ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[3]           ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[2]           ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[1]           ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|counter_reg[0]           ; 0                 ; 6       ;
;      - Input_block:u_Input_block_1|temp_angle_to_show[3]~16 ; 0                 ; 6       ;
; Mode_sel                                                    ;                   ;         ;
; button_sub                                                  ;                   ;         ;
;      - KeyFilter:u_KeyFilter2|key_tmp0~feeder               ; 0                 ; 6       ;
; button_start                                                ;                   ;         ;
;      - KeyFilter:u_KeyFilter1|key_tmp0~feeder               ; 1                 ; 6       ;
+-------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                      ; Location           ; Fan-Out ; Usage               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+
; Arith_block:u_Arith_block|Sin_pre[73]~41                                                                                  ; LCCOMB_X41_Y19_N26 ; 82      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Arith_block:u_Arith_block|state.FIRST_IN                                                                                  ; LCFF_X35_Y16_N9    ; 137     ; Sync. clear         ; no     ; --                   ; --               ; --                        ;
; Arith_block:u_Arith_block|state.PRE2                                                                                      ; LCFF_X35_Y16_N19   ; 84      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Arith_block:u_Arith_block|state~32                                                                                        ; LCCOMB_X35_Y16_N24 ; 6       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Arith_block:u_Arith_block|z_curr[41]~42                                                                                   ; LCCOMB_X35_Y16_N2  ; 138     ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Arith_block:u_Arith_block|z_pre[41]~1                                                                                     ; LCCOMB_X35_Y16_N0  ; 126     ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Arith_block_Ext:u_Arith_block_Ext|Sinh_pre[73]~41                                                                         ; LCCOMB_X42_Y11_N26 ; 82      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Arith_block_Ext:u_Arith_block_Ext|state.PRE2                                                                              ; LCFF_X42_Y11_N23   ; 84      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Arith_block_Ext:u_Arith_block_Ext|state~31                                                                                ; LCCOMB_X42_Y11_N10 ; 7       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[0]~42                                                                            ; LCCOMB_X42_Y11_N20 ; 138     ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Arith_block_Ext:u_Arith_block_Ext|z_pre[41]~1                                                                             ; LCCOMB_X42_Y11_N6  ; 126     ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Input_block:u_Input_block_1|temp_angle_to_arith[6]~4                                                                      ; LCCOMB_X36_Y17_N10 ; 7       ; Latch enable        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Input_block:u_Input_block_1|temp_angle_to_show[3]~14                                                                      ; LCCOMB_X38_Y16_N22 ; 9       ; Sync. clear         ; no     ; --                   ; --               ; --                        ;
; Input_block:u_Input_block_1|temp_angle_to_show[3]~16                                                                      ; LCCOMB_X57_Y18_N16 ; 9       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; KeyFilter:u_KeyFilter1|en_cnt                                                                                             ; LCFF_X43_Y15_N7    ; 21      ; Sync. clear         ; no     ; --                   ; --               ; --                        ;
; KeyFilter:u_KeyFilter2|en_cnt                                                                                             ; LCFF_X60_Y18_N27   ; 21      ; Sync. clear         ; no     ; --                   ; --               ; --                        ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|data[3]~6                                   ; LCCOMB_X32_Y15_N16 ; 8       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|send_go                                     ; LCFF_X33_Y14_N17   ; 10      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|state.000                                   ; LCFF_X33_Y14_N3    ; 14      ; Sync. load          ; no     ; --                   ; --               ; --                        ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|bps_cnt[2]~4  ; LCCOMB_X32_Y13_N2  ; 4       ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|div_cnt[3]~28 ; LCCOMB_X33_Y12_N6  ; 18      ; Sync. clear         ; no     ; --                   ; --               ; --                        ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|tx_done       ; LCFF_X32_Y13_N1    ; 11      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Output_block:u_Output_block|state.00                                                                                      ; LCFF_X32_Y15_N25   ; 47      ; Sync. load          ; no     ; --                   ; --               ; --                        ;
; Output_block:u_Output_block|uart_data_in[13]~1                                                                            ; LCCOMB_X32_Y15_N2  ; 41      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Output_block:u_Output_block|uart_start                                                                                    ; LCFF_X32_Y15_N1    ; 44      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; button                                                                                                                    ; PIN_P23            ; 37      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                       ; PIN_N2             ; 9       ; Clock               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                       ; PIN_N2             ; 1215    ; Clock               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rst_n                                                                                                                     ; PIN_W26            ; 8       ; Clock, Clock enable ; no     ; --                   ; --               ; --                        ;
; rst_n~clk_delay_ctrl                                                                                                      ; CLKDELAYCTRL_G7    ; 530     ; Async. clear        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; start_to_UART~0                                                                                                           ; LCCOMB_X35_Y16_N4  ; 83      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                               ;
+------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                 ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Input_block:u_Input_block_1|temp_angle_to_arith[6]~4 ; LCCOMB_X36_Y17_N10 ; 7       ; Global Clock         ; GCLK14           ; --                        ;
; clk                                                  ; PIN_N2             ; 1215    ; Global Clock         ; GCLK2            ; --                        ;
; rst_n~clk_delay_ctrl                                 ; CLKDELAYCTRL_G7    ; 530     ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                       ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Arith_block:u_Arith_block|i[0]                                                                                                                             ; 156     ;
; Arith_block:u_Arith_block|i[1]                                                                                                                             ; 153     ;
; Arith_block:u_Arith_block|i[2]                                                                                                                             ; 149     ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[0]~42                                                                                                             ; 138     ;
; Arith_block:u_Arith_block|z_curr[41]~42                                                                                                                    ; 138     ;
; Arith_block_Ext:u_Arith_block_Ext|state.FIRST_IN                                                                                                           ; 138     ;
; Arith_block:u_Arith_block|state.FIRST_IN                                                                                                                   ; 137     ;
; Arith_block_Ext:u_Arith_block_Ext|z_pre[41]                                                                                                                ; 135     ;
; Arith_block_Ext:u_Arith_block_Ext|z_pre[41]~1                                                                                                              ; 126     ;
; Arith_block:u_Arith_block|z_pre[41]~1                                                                                                                      ; 126     ;
; Arith_block:u_Arith_block|i[3]                                                                                                                             ; 125     ;
; Arith_block:u_Arith_block|z_pre[41]                                                                                                                        ; 118     ;
; Arith_block:u_Arith_block|i[4]                                                                                                                             ; 99      ;
; Arith_block_Ext:u_Arith_block_Ext|Add6~6                                                                                                                   ; 94      ;
; Arith_block_Ext:u_Arith_block_Ext|Add6~4                                                                                                                   ; 91      ;
; Mode_sel                                                                                                                                                   ; 86      ;
; Arith_block_Ext:u_Arith_block_Ext|state.PRE2                                                                                                               ; 84      ;
; Arith_block:u_Arith_block|state.PRE2                                                                                                                       ; 84      ;
; Arith_block_Ext:u_Arith_block_Ext|Add6~0                                                                                                                   ; 84      ;
; start_to_UART~0                                                                                                                                            ; 83      ;
; Arith_block_Ext:u_Arith_block_Ext|Sinh_pre[73]~41                                                                                                          ; 82      ;
; Arith_block:u_Arith_block|Sin_pre[73]~41                                                                                                                   ; 82      ;
; Arith_block_Ext:u_Arith_block_Ext|Add6~2                                                                                                                   ; 82      ;
; Arith_block:u_Arith_block|i[5]                                                                                                                             ; 78      ;
; Arith_block_Ext:u_Arith_block_Ext|Add6~8                                                                                                                   ; 57      ;
; Arith_block_Ext:u_Arith_block_Ext|i[0]                                                                                                                     ; 52      ;
; Arith_block:u_Arith_block|x_pre[41]                                                                                                                        ; 50      ;
; Arith_block:u_Arith_block|y_pre[41]                                                                                                                        ; 50      ;
; ~GND                                                                                                                                                       ; 48      ;
; Arith_block_Ext:u_Arith_block_Ext|i[4]                                                                                                                     ; 47      ;
; Arith_block_Ext:u_Arith_block_Ext|i[2]                                                                                                                     ; 47      ;
; Output_block:u_Output_block|state.00                                                                                                                       ; 47      ;
; Arith_block_Ext:u_Arith_block_Ext|i[3]                                                                                                                     ; 46      ;
; Arith_block_Ext:u_Arith_block_Ext|i[1]                                                                                                                     ; 46      ;
; Arith_block:u_Arith_block|Add0~16                                                                                                                          ; 44      ;
; Output_block:u_Output_block|uart_start                                                                                                                     ; 44      ;
; Input_block:u_Input_block_1|c_s_swap                                                                                                                       ; 42      ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~19                                                                                                                  ; 42      ;
; Output_block:u_Output_block|uart_data_in[13]~1                                                                                                             ; 41      ;
; Arith_block_Ext:u_Arith_block_Ext|i[5]                                                                                                                     ; 40      ;
; Arith_block:u_Arith_block|angle~1                                                                                                                          ; 39      ;
; button                                                                                                                                                     ; 37      ;
; Arith_block:u_Arith_block|Add0~0                                                                                                                           ; 37      ;
; Arith_block:u_Arith_block|Add0~19                                                                                                                          ; 26      ;
; Arith_block:u_Arith_block|Add0~18                                                                                                                          ; 26      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[7]~10 ; 25      ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~22                                                                                                                  ; 24      ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~21                                                                                                                  ; 24      ;
; KeyFilter:u_KeyFilter1|en_cnt                                                                                                                              ; 21      ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~85                                                                                                           ; 21      ;
; KeyFilter:u_KeyFilter2|en_cnt                                                                                                                              ; 21      ;
; Input_block:u_Input_block_1|temp_angle_to_show[3]                                                                                                          ; 21      ;
; Input_block:u_Input_block_1|temp_angle_to_show[4]                                                                                                          ; 21      ;
; Input_block:u_Input_block_1|temp_angle_to_show[5]                                                                                                          ; 21      ;
; Arith_block_Ext:u_Arith_block_Ext|Add0~92                                                                                                                  ; 20      ;
; Arith_block_Ext:u_Arith_block_Ext|Add0~91                                                                                                                  ; 20      ;
; Input_block:u_Input_block_1|temp_angle_to_show[2]                                                                                                          ; 20      ;
; Arith_block_Ext:u_Arith_block_Ext|Add6~10                                                                                                                  ; 19      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[8]~12 ; 19      ;
; Input_block:u_Input_block_1|temp_angle_to_show[6]                                                                                                          ; 19      ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~24                                                                                                                  ; 18      ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|div_cnt[3]~28                                  ; 18      ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~0                                                                                                            ; 17      ;
; Input_block:u_Input_block_1|temp_angle_to_show[7]                                                                                                          ; 17      ;
; Input_block:u_Input_block_1|temp_angle_to_show[8]                                                                                                          ; 17      ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~20                                                                                                                  ; 16      ;
; Arith_block:u_Arith_block|Add0~30                                                                                                                          ; 16      ;
; Arith_block_Ext:u_Arith_block_Ext|Add6~12                                                                                                                  ; 16      ;
; Arith_block_Ext:u_Arith_block_Ext|Add6~14                                                                                                                  ; 15      ;
; Arith_block_Ext:u_Arith_block_Ext|Add0~27                                                                                                                  ; 14      ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|state.000                                                                    ; 14      ;
; Input_block:u_Input_block_1|temp_angle_to_show[1]                                                                                                          ; 14      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_6_result_int[5]~8  ; 13      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_5_result_int[5]~8  ; 13      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_4_result_int[5]~8  ; 13      ;
; Input_block:u_Input_block_1|temp_angle_to_show[0]                                                                                                          ; 13      ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~23                                                                                                                  ; 12      ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~15                                                                                                                  ; 12      ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~14                                                                                                                  ; 12      ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|state.001                                                                    ; 12      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_3_result_int[4]~6  ; 12      ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|tx_done                                        ; 11      ;
; Arith_block:u_Arith_block|angle~3                                                                                                                          ; 10      ;
; Arith_block:u_Arith_block|ShiftRight0~70                                                                                                                   ; 10      ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|data[3]~0                                                                    ; 10      ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|state.011                                                                    ; 10      ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|state.010                                                                    ; 10      ;
; Input_block:u_Input_block_1|Equal0~7                                                                                                                       ; 10      ;
; Input_block:u_Input_block_1|Equal0~4                                                                                                                       ; 10      ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|send_go                                                                      ; 10      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; Arith_block:u_Arith_block|Add1~65                                                                                                                          ; 9       ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~17                                                                                                                  ; 9       ;
; Arith_block:u_Arith_block|Add0~71                                                                                                                          ; 9       ;
; Arith_block:u_Arith_block|Add0~2                                                                                                                           ; 9       ;
; KeyFilter:u_KeyFilter1|key_tmp0                                                                                                                            ; 9       ;
; KeyFilter:u_KeyFilter1|cnt_full                                                                                                                            ; 9       ;
; Arith_block:u_Arith_block|state.WAIT                                                                                                                       ; 9       ;
; Arith_block_Ext:u_Arith_block_Ext|state.WAIT                                                                                                               ; 9       ;
; Input_block:u_Input_block_1|comb~4                                                                                                                         ; 9       ;
; KeyFilter:u_KeyFilter2|key_tmp0                                                                                                                            ; 9       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|data[3]~1                                                                    ; 9       ;
; KeyFilter:u_KeyFilter2|cnt_full                                                                                                                            ; 9       ;
; Input_block:u_Input_block_1|temp_angle_to_show[3]~16                                                                                                       ; 9       ;
; Input_block:u_Input_block_1|temp_angle_to_show[3]~14                                                                                                       ; 9       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|bps_cnt[0]                                     ; 9       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|bps_cnt[1]                                     ; 9       ;
; rst_n                                                                                                                                                      ; 8       ;
; clk                                                                                                                                                        ; 8       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[41]                                                                                                                ; 8       ;
; Arith_block_Ext:u_Arith_block_Ext|Add0~26                                                                                                                  ; 8       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[41]                                                                                                                ; 8       ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~16                                                                                                                  ; 8       ;
; Input_block:u_Input_block_1|temp_angle_to_arith[4]~5                                                                                                       ; 8       ;
; Arith_block:u_Arith_block|Add0~13                                                                                                                          ; 8       ;
; KeyFilter:u_KeyFilter1|key_tmp1                                                                                                                            ; 8       ;
; KeyFilter:u_KeyFilter2|key_tmp1                                                                                                                            ; 8       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|data[3]~6                                                                    ; 8       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_7_result_int[5]~8  ; 8       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_7_result_int[5]~8  ; 8       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~28                                                                                                           ; 7       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~62                                                                                                           ; 7       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~27                                                                                                           ; 7       ;
; Arith_block:u_Arith_block|x_pre[40]                                                                                                                        ; 7       ;
; Arith_block:u_Arith_block|y_pre[40]                                                                                                                        ; 7       ;
; Arith_block:u_Arith_block|Add0~1                                                                                                                           ; 7       ;
; Arith_block_Ext:u_Arith_block_Ext|state~31                                                                                                                 ; 7       ;
; Arith_block_Ext:u_Arith_block_Ext|angle~0                                                                                                                  ; 7       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|trans_done                                                                   ; 7       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[43]~39            ; 7       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[42]~38            ; 7       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[41]~37            ; 7       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[43]~80            ; 7       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[42]~79            ; 7       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[41]~78            ; 7       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div1|lpm_divide_5dm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8_result_int[8]~12 ; 7       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_8_result_int[5]~8  ; 7       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~96                                                                                                           ; 6       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~82                                                                                                           ; 6       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~97                                                                                                           ; 6       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~82                                                                                                           ; 6       ;
; Arith_block:u_Arith_block|state~32                                                                                                                         ; 6       ;
; Arith_block:u_Arith_block|state.PROCESSING                                                                                                                 ; 6       ;
; Arith_block_Ext:u_Arith_block_Ext|state.PROCESSING                                                                                                         ; 6       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|send_en                                        ; 6       ;
; Arith_block:u_Arith_block|ShiftRight1~65                                                                                                                   ; 5       ;
; Arith_block_Ext:u_Arith_block_Ext|Add0~31                                                                                                                  ; 5       ;
; Arith_block:u_Arith_block|angle~65                                                                                                                         ; 5       ;
; Arith_block:u_Arith_block|angle~4                                                                                                                          ; 5       ;
; Arith_block:u_Arith_block|ShiftRight0~65                                                                                                                   ; 5       ;
; KeyFilter:u_KeyFilter1|curr_st.DOWN                                                                                                                        ; 5       ;
; KeyFilter:u_KeyFilter1|curr_st.IDLE                                                                                                                        ; 5       ;
; KeyFilter:u_KeyFilter1|curr_st.FILTER1                                                                                                                     ; 5       ;
; KeyFilter:u_KeyFilter1|curr_st.FILTER2                                                                                                                     ; 5       ;
; Input_block:u_Input_block_1|LessThan1~2                                                                                                                    ; 5       ;
; Input_block:u_Input_block_1|LessThan3~1                                                                                                                    ; 5       ;
; Output_block:u_Output_block|state.01                                                                                                                       ; 5       ;
; Output_block:u_Output_block|tx_start_reg                                                                                                                   ; 5       ;
; KeyFilter:u_KeyFilter2|curr_st.DOWN                                                                                                                        ; 5       ;
; KeyFilter:u_KeyFilter2|curr_st.IDLE                                                                                                                        ; 5       ;
; KeyFilter:u_KeyFilter2|curr_st.FILTER1                                                                                                                     ; 5       ;
; KeyFilter:u_KeyFilter2|curr_st.FILTER2                                                                                                                     ; 5       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|bps_cnt[2]                                     ; 5       ;
; Arith_block:u_Arith_block|ShiftRight1~104                                                                                                                  ; 4       ;
; Arith_block:u_Arith_block|ShiftRight1~88                                                                                                                   ; 4       ;
; Arith_block:u_Arith_block|ShiftRight1~66                                                                                                                   ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~108                                                                                                          ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~103                                                                                                          ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~98                                                                                                           ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~97                                                                                                           ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~84                                                                                                           ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~83                                                                                                           ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~25                                                                                                                  ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~1                                                                                                            ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~109                                                                                                          ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~104                                                                                                          ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~99                                                                                                           ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~98                                                                                                           ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|Add0~33                                                                                                                  ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~84                                                                                                           ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~83                                                                                                           ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~18                                                                                                                  ; 4       ;
; Arith_block:u_Arith_block|x_pre[39]                                                                                                                        ; 4       ;
; Arith_block:u_Arith_block|x_pre[38]                                                                                                                        ; 4       ;
; Arith_block:u_Arith_block|x_pre[37]                                                                                                                        ; 4       ;
; Arith_block:u_Arith_block|x_pre[8]                                                                                                                         ; 4       ;
; Arith_block:u_Arith_block|ShiftRight1~7                                                                                                                    ; 4       ;
; Arith_block:u_Arith_block|x_pre[7]                                                                                                                         ; 4       ;
; Arith_block:u_Arith_block|x_pre[6]                                                                                                                         ; 4       ;
; Arith_block:u_Arith_block|ShiftRight0~101                                                                                                                  ; 4       ;
; Arith_block:u_Arith_block|ShiftRight0~81                                                                                                                   ; 4       ;
; Arith_block:u_Arith_block|ShiftRight0~66                                                                                                                   ; 4       ;
; Arith_block:u_Arith_block|y_pre[38]                                                                                                                        ; 4       ;
; Arith_block:u_Arith_block|y_pre[37]                                                                                                                        ; 4       ;
; Arith_block:u_Arith_block|y_pre[39]                                                                                                                        ; 4       ;
; Arith_block:u_Arith_block|y_pre[6]                                                                                                                         ; 4       ;
; Arith_block:u_Arith_block|y_pre[7]                                                                                                                         ; 4       ;
; Arith_block:u_Arith_block|y_pre[8]                                                                                                                         ; 4       ;
; Arith_block:u_Arith_block|state.SWAP                                                                                                                       ; 4       ;
; Arith_block_Ext:u_Arith_block_Ext|state.SWAP                                                                                                               ; 4       ;
; Input_block:u_Input_block_1|LessThan2~2                                                                                                                    ; 4       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|state.110                                                                    ; 4       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|trans_start_reg                                                              ; 4       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|bps_cnt[2]~4                                   ; 4       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|bps_cnt[3]                                     ; 4       ;
; Input_block:u_Input_block_1|temp_angle_to_arith[0]                                                                                                         ; 3       ;
; Input_block:u_Input_block_1|temp_angle_to_arith[1]                                                                                                         ; 3       ;
; Input_block:u_Input_block_1|temp_angle_to_arith[2]                                                                                                         ; 3       ;
; Input_block:u_Input_block_1|temp_angle_to_arith[3]                                                                                                         ; 3       ;
; Input_block:u_Input_block_1|temp_angle_to_arith[4]                                                                                                         ; 3       ;
; Input_block:u_Input_block_1|temp_angle_to_arith[5]                                                                                                         ; 3       ;
; Input_block:u_Input_block_1|temp_angle_to_arith[6]                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~145                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~144                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~151                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~150                                                                                                                  ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|angle~31                                                                                                                 ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~129                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~126                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~122                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~117                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~113                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~109                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~107                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~93                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~92                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~91                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~90                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~79                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~69                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~68                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~59                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~50                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~42                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~39                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~36                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~29                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~20                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight1~17                                                                                                                   ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~115                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~113                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~111                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~109                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~106                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~104                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~101                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~99                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~95                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~94                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~89                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~88                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~81                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~80                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~75                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~74                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~70                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~69                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~65                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~53                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~50                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~34                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~31                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~7                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~4                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[40]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[39]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[38]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[37]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[18]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[19]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[20]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[21]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[22]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[23]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[24]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[25]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[26]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[27]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[28]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[29]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[30]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[31]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[32]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[33]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[34]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[35]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[36]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[17]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[16]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[15]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[14]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[13]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[12]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[11]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[10]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[9]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[8]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[7]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~116                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~114                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[6]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~112                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~110                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[5]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~107                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~105                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[4]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~102                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~100                                                                                                          ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[3]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~96                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~95                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~90                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~89                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[2]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~81                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~80                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~75                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~74                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[1]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~70                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~69                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~65                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~52                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~49                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~33                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[32]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[33]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[34]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[35]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~30                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[36]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[37]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[38]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[39]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[40]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[4]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[5]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[6]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[7]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[2]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[3]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[1]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[8]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[9]                                                                                                                 ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[10]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[11]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[12]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[13]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[14]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[15]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[16]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[17]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[18]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[19]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[20]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[21]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[22]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[23]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~5                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[24]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[25]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[26]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[27]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~2                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[28]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[29]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[30]                                                                                                                ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[31]                                                                                                                ; 3       ;
; Arith_block:u_Arith_block|x_pre[18]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[19]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[20]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[21]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[22]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[23]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[24]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[25]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[26]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[27]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[28]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[29]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[30]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[31]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[32]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[33]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[34]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[35]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[36]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[17]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[16]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[15]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[14]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[13]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[12]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[11]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[10]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|x_pre[9]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~130                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~128                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~123                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|x_pre[5]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~118                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|x_pre[4]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~114                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~110                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|x_pre[3]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~108                                                                                                                  ; 3       ;
; Arith_block:u_Arith_block|x_pre[2]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~94                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~93                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~92                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~91                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~72                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_pre[1]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~69                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~68                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~59                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~50                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~42                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|angle~2                                                                                                                          ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~39                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_pre[32]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[34]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[33]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[35]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~36                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_pre[36]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[4]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|y_pre[5]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|y_pre[2]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|y_pre[3]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|y_pre[1]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~29                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_pre[16]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[18]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[17]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[19]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[20]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[22]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[21]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[23]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~20                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_pre[24]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[26]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[25]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[27]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|ShiftRight0~17                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_pre[28]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[30]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[29]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[31]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[10]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[9]                                                                                                                         ; 3       ;
; Arith_block:u_Arith_block|y_pre[11]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[12]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[14]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[13]                                                                                                                        ; 3       ;
; Arith_block:u_Arith_block|y_pre[15]                                                                                                                        ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|i[6]                                                                                                                     ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|angle~1                                                                                                                  ; 3       ;
; KeyFilter:u_KeyFilter1|key_flag                                                                                                                            ; 3       ;
; KeyFilter:u_KeyFilter1|key_state                                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|state.PRE1                                                                                                               ; 3       ;
; Arith_block:u_Arith_block|state.PRE1                                                                                                                       ; 3       ;
; Input_block:u_Input_block_1|temp_angle_to_arith[6]~4                                                                                                       ; 3       ;
; Input_block:u_Input_block_1|temp_angle_to_arith[6]~3                                                                                                       ; 3       ;
; Output_block:u_Output_block|state.10                                                                                                                       ; 3       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|state.100                                                                    ; 3       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|Equal0~5                                       ; 3       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|always5~0                                      ; 3       ;
; Arith_block:u_Arith_block|y_curr[41]~126                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[40]~124                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[39]~122                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[38]~120                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[37]~118                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[36]~116                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[35]~114                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[34]~112                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[33]~110                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[32]~108                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[31]~106                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[30]~104                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[29]~102                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[28]~100                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|y_curr[27]~98                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[26]~96                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[25]~94                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[24]~92                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[23]~90                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[22]~88                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[21]~86                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[20]~84                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[19]~82                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[18]~80                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[17]~78                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[16]~76                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[15]~74                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[14]~72                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[13]~70                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[12]~68                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[11]~66                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[10]~64                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|y_curr[9]~62                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|y_curr[8]~60                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|y_curr[7]~58                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|y_curr[6]~56                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|y_curr[5]~54                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|y_curr[4]~52                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|y_curr[3]~50                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|y_curr[2]~48                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|y_curr[1]~46                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|y_curr[0]~44                                                                                                                     ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[41]~127                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[40]~125                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[39]~123                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[38]~121                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[37]~119                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[36]~117                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[35]~115                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[34]~113                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[33]~111                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[32]~109                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[31]~107                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[30]~105                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[29]~103                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[28]~101                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[27]~99                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[26]~97                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[25]~95                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[24]~93                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[23]~91                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[22]~89                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[21]~87                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[20]~85                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[19]~83                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[18]~81                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[17]~79                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[16]~77                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[15]~75                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[14]~73                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[13]~71                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[12]~69                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[11]~67                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[10]~65                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[9]~63                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[8]~61                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[7]~59                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[6]~57                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[5]~55                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[4]~53                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[3]~51                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[2]~49                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[1]~47                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|y_curr[0]~45                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[41]~126                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[40]~124                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[39]~122                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[38]~120                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[37]~118                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[36]~116                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[35]~114                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[34]~112                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[33]~110                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[32]~108                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[31]~106                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[30]~104                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[29]~102                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[28]~100                                                                                                           ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[27]~98                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[26]~96                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[25]~94                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[24]~92                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[23]~90                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[22]~88                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[21]~86                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[20]~84                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[19]~82                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[18]~80                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[17]~78                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[16]~76                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[15]~74                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[14]~72                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[13]~70                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[12]~68                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[11]~66                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[10]~64                                                                                                            ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[9]~62                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[8]~60                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[7]~58                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[6]~56                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[5]~54                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[4]~52                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[3]~50                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[2]~48                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[1]~46                                                                                                             ; 3       ;
; Arith_block_Ext:u_Arith_block_Ext|x_curr[0]~44                                                                                                             ; 3       ;
; Arith_block:u_Arith_block|x_curr[41]~126                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[40]~124                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[39]~122                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[38]~120                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[37]~118                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[36]~116                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[35]~114                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[34]~112                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[33]~110                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[32]~108                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[31]~106                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[30]~104                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[29]~102                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[28]~100                                                                                                                   ; 3       ;
; Arith_block:u_Arith_block|x_curr[27]~98                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[26]~96                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[25]~94                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[24]~92                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[23]~90                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[22]~88                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[21]~86                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[20]~84                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[19]~82                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[18]~80                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[17]~78                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[16]~76                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[15]~74                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[14]~72                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[13]~70                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[12]~68                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[11]~66                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[10]~64                                                                                                                    ; 3       ;
; Arith_block:u_Arith_block|x_curr[9]~62                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|x_curr[8]~60                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|x_curr[7]~58                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|x_curr[6]~56                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|x_curr[5]~54                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|x_curr[4]~52                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|x_curr[3]~50                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|x_curr[2]~48                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|x_curr[1]~46                                                                                                                     ; 3       ;
; Arith_block:u_Arith_block|x_curr[0]~44                                                                                                                     ; 3       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|div_cnt[8]                                     ; 3       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|div_cnt[7]                                     ; 3       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|div_cnt[5]                                     ; 3       ;
; Output_block:u_Output_block|UART_top:u_UART_top|uart_6byte_tx:u_uart_6byte_tx|uart_1byte_tx:u_uart_1byte_tx|div_cnt[4]                                     ; 3       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_8_result_int[5]~8  ; 3       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|add_sub_8_result_int[5]~8  ; 3       ;
; Input_block:u_Input_block_1|cos_sign                                                                                                                       ; 2       ;
; Input_block:u_Input_block_1|sin_sign                                                                                                                       ; 2       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[36]~42            ; 2       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[37]~41            ; 2       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[32]~84            ; 2       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[27]~83            ; 2       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[22]~82            ; 2       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[37]~88            ; 2       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[32]~87            ; 2       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[27]~86            ; 2       ;
; Show_In_block:u_Show_In_block_1|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_c4f:divider|StageOut[22]~85            ; 2       ;
; Arith_block:u_Arith_block|Add1~113                                                                                                                         ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~143                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~152                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~149                                                                                                                  ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|angle~52                                                                                                                 ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|Add2~43                                                                                                                  ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|angle~22                                                                                                                 ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|angle~20                                                                                                                 ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|angle~2                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|Add1~104                                                                                                                         ; 2       ;
; Arith_block:u_Arith_block|Add1~100                                                                                                                         ; 2       ;
; Arith_block:u_Arith_block|Add1~96                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|Add1~89                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~142                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~141                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|Add1~67                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~140                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~138                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~136                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~134                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~133                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~132                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~131                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~130                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~127                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~125                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~124                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~123                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~121                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~119                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|Add1~32                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~118                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~116                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~114                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|Add1~28                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~112                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~111                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~110                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|Add1~24                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~106                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~103                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~102                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~101                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~100                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~99                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~98                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|Add1~19                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~97                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~96                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~95                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~94                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~89                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~87                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~86                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~85                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~84                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~83                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~82                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~81                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~80                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~78                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|Add1~13                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~77                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~76                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~75                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~74                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~73                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~72                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~71                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~67                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~63                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~62                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~60                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~58                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~57                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~56                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~55                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~54                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~53                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~52                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~51                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~49                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~48                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~47                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~46                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~45                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~44                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~43                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~38                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~37                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~35                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~33                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~32                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~30                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~28                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~27                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~26                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~25                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~24                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~23                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~22                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~19                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~18                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~16                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~15                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~14                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~13                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~12                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~11                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~10                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~9                                                                                                                    ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~8                                                                                                                    ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~132                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~131                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~129                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~127                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~126                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~125                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~124                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~122                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~121                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~118                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~117                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~116                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~112                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~107                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~105                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~102                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~100                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~93                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~92                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~91                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~90                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~43                                                                                                                  ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~87                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~86                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~85                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~79                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~78                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~77                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~76                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|Add1~36                                                                                                                  ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~73                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~72                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~71                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~68                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~67                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~64                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~63                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~62                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~61                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~60                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~59                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~58                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~57                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~56                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~55                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~52                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~51                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~49                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~48                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~47                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~46                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~45                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~44                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~43                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~42                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~41                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~40                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~39                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~38                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~37                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~35                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~33                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~32                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~30                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~29                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~27                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~26                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~25                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~24                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~23                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~22                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~21                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~20                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~19                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~18                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~17                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~16                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~15                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~14                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~13                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~12                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~11                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~10                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~9                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~6                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~5                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~3                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight1~2                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~135                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~134                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~133                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~132                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~130                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~128                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~127                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~126                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~125                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~123                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~122                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~119                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~118                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~117                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~113                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~108                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~106                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~103                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~101                                                                                                          ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~94                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~93                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~92                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~91                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|Add0~38                                                                                                                  ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~88                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~87                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~86                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~79                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~78                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~77                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~76                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|Add0~29                                                                                                                  ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~73                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~72                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~71                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~68                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~67                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~64                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~63                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~61                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~60                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~59                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~58                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~57                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~56                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~55                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~54                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~51                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~50                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~48                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~47                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~46                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~45                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~44                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~43                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~42                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~41                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~40                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~39                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~38                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~37                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~36                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|x_pre[0]                                                                                                                 ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~34                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~32                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~31                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~29                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~28                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~26                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~25                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~24                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~23                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|y_pre[0]                                                                                                                 ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~22                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~21                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~20                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~19                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~18                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~17                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~16                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~15                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~14                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~13                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~12                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~11                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~10                                                                                                           ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~9                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~8                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~7                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~4                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~3                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~1                                                                                                            ; 2       ;
; Arith_block_Ext:u_Arith_block_Ext|ShiftRight0~0                                                                                                            ; 2       ;
; Arith_block:u_Arith_block|Add2~57                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|Add2~56                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|Add2~47                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|Add2~46                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|angle~10                                                                                                                         ; 2       ;
; Arith_block:u_Arith_block|angle~9                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|angle~6                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~148                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~147                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~146                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~145                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~144                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~143                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~142                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~141                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~139                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~137                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~135                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~134                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~133                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~132                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~131                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~127                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~126                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~125                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~124                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight1~6                                                                                                                    ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~122                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~120                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|Add0~38                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~119                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~117                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~115                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|Add0~34                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~113                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~112                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~111                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|Add0~29                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~107                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|Add0~24                                                                                                                          ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~105                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~104                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~103                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~102                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~100                                                                                                                  ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~99                                                                                                                   ; 2       ;
; Arith_block:u_Arith_block|ShiftRight0~98                                                                                                                   ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 24          ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 24          ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 48          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 24          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_out4              ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult3          ;                            ; DSPMULT_X39_Y26_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_out10             ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult9          ;                            ; DSPMULT_X39_Y23_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_out6              ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult5          ;                            ; DSPMULT_X39_Y27_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_out8              ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult7          ;                            ; DSPMULT_X39_Y25_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|w812w[0]              ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult1          ;                            ; DSPMULT_X39_Y28_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y3_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_out10     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult9  ;                            ; DSPMULT_X39_Y1_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult5  ;                            ; DSPMULT_X39_Y5_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult7  ;                            ; DSPMULT_X39_Y4_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|w823w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y6_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y10_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_out10     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult9  ;                            ; DSPMULT_X39_Y8_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult5  ;                            ; DSPMULT_X39_Y12_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult7  ;                            ; DSPMULT_X39_Y9_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|w823w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y11_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_out4              ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3          ;                            ; DSPMULT_X39_Y22_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_out10             ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9          ;                            ; DSPMULT_X39_Y17_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_out6              ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5          ;                            ; DSPMULT_X39_Y21_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_out8              ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7          ;                            ; DSPMULT_X39_Y20_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|w812w[0]              ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1          ;                            ; DSPMULT_X39_Y18_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_out12             ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult0|mult_fct:auto_generated|mac_mult11         ;                            ; DSPMULT_X39_Y24_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_out12     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult0|mult_hct:auto_generated|mac_mult11 ;                            ; DSPMULT_X39_Y2_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_out12     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block_Ext:u_Arith_block_Ext|lpm_mult:Mult1|mult_hct:auto_generated|mac_mult11 ;                            ; DSPMULT_X39_Y7_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_out12             ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Arith_block:u_Arith_block|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11         ;                            ; DSPMULT_X39_Y19_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 5,165 / 94,460 ( 5 % ) ;
; C16 interconnects           ; 36 / 3,315 ( 1 % )     ;
; C4 interconnects            ; 2,972 / 60,840 ( 5 % ) ;
; Direct links                ; 1,010 / 94,460 ( 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 1,316 / 33,216 ( 4 % ) ;
; R24 interconnects           ; 32 / 3,091 ( 1 % )     ;
; R4 interconnects            ; 3,074 / 81,294 ( 4 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.83) ; Number of LABs  (Total = 232) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 3                             ;
; 3                                           ; 4                             ;
; 4                                           ; 4                             ;
; 5                                           ; 2                             ;
; 6                                           ; 5                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 8                             ;
; 13                                          ; 12                            ;
; 14                                          ; 10                            ;
; 15                                          ; 17                            ;
; 16                                          ; 147                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.58) ; Number of LABs  (Total = 232) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 74                            ;
; 1 Clock                            ; 152                           ;
; 1 Clock enable                     ; 104                           ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 31                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.40) ; Number of LABs  (Total = 232) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 4                             ;
; 2                                            ; 5                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 4                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 8                             ;
; 13                                           ; 6                             ;
; 14                                           ; 9                             ;
; 15                                           ; 7                             ;
; 16                                           ; 41                            ;
; 17                                           ; 10                            ;
; 18                                           ; 5                             ;
; 19                                           ; 14                            ;
; 20                                           ; 6                             ;
; 21                                           ; 9                             ;
; 22                                           ; 11                            ;
; 23                                           ; 9                             ;
; 24                                           ; 8                             ;
; 25                                           ; 5                             ;
; 26                                           ; 6                             ;
; 27                                           ; 6                             ;
; 28                                           ; 5                             ;
; 29                                           ; 4                             ;
; 30                                           ; 6                             ;
; 31                                           ; 3                             ;
; 32                                           ; 17                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.00) ; Number of LABs  (Total = 232) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 10                            ;
; 2                                                ; 11                            ;
; 3                                                ; 3                             ;
; 4                                                ; 13                            ;
; 5                                                ; 14                            ;
; 6                                                ; 10                            ;
; 7                                                ; 7                             ;
; 8                                                ; 13                            ;
; 9                                                ; 16                            ;
; 10                                               ; 16                            ;
; 11                                               ; 9                             ;
; 12                                               ; 16                            ;
; 13                                               ; 19                            ;
; 14                                               ; 14                            ;
; 15                                               ; 11                            ;
; 16                                               ; 20                            ;
; 17                                               ; 3                             ;
; 18                                               ; 4                             ;
; 19                                               ; 7                             ;
; 20                                               ; 2                             ;
; 21                                               ; 1                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 3                             ;
; 25                                               ; 1                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 4                             ;
; 29                                               ; 0                             ;
; 30                                               ; 0                             ;
; 31                                               ; 0                             ;
; 32                                               ; 4                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.38) ; Number of LABs  (Total = 232) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 3                             ;
; 4                                            ; 9                             ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 6                             ;
; 8                                            ; 13                            ;
; 9                                            ; 7                             ;
; 10                                           ; 4                             ;
; 11                                           ; 4                             ;
; 12                                           ; 7                             ;
; 13                                           ; 3                             ;
; 14                                           ; 4                             ;
; 15                                           ; 5                             ;
; 16                                           ; 6                             ;
; 17                                           ; 6                             ;
; 18                                           ; 7                             ;
; 19                                           ; 6                             ;
; 20                                           ; 6                             ;
; 21                                           ; 2                             ;
; 22                                           ; 10                            ;
; 23                                           ; 7                             ;
; 24                                           ; 13                            ;
; 25                                           ; 10                            ;
; 26                                           ; 12                            ;
; 27                                           ; 7                             ;
; 28                                           ; 9                             ;
; 29                                           ; 11                            ;
; 30                                           ; 9                             ;
; 31                                           ; 6                             ;
; 32                                           ; 7                             ;
; 33                                           ; 4                             ;
; 34                                           ; 0                             ;
; 35                                           ; 11                            ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
; 38                                           ; 2                             ;
; 39                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP2C35F672C6 for design "CORDIC_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CORDIC_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Input_block:u_Input_block_1|temp_angle_to_show[8]
        Info (176357): Destination node Input_block:u_Input_block_1|temp_angle_to_show[7]
        Info (176357): Destination node Input_block:u_Input_block_1|temp_angle_to_show[6]
        Info (176357): Destination node Input_block:u_Input_block_1|temp_angle_to_show[5]
        Info (176357): Destination node Input_block:u_Input_block_1|temp_angle_to_show[4]
        Info (176357): Destination node Input_block:u_Input_block_1|temp_angle_to_show[3]
        Info (176357): Destination node Input_block:u_Input_block_1|temp_angle_to_show[2]
        Info (176357): Destination node Input_block:u_Input_block_1|temp_angle_to_show[1]
Info (176353): Automatically promoted node Input_block:u_Input_block_1|temp_angle_to_arith[6]~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Input_block:u_Input_block_1|comb~5
        Info (176357): Destination node Input_block:u_Input_block_1|comb~6
        Info (176357): Destination node Input_block:u_Input_block_1|sin_sign
Info (176353): Automatically promoted node rst_n (placed in PIN W26 (LVDS139p, CDPCLK4/DQS3R/CQ3R#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Output_block:u_Output_block|tx_start_reg
        Info (176357): Destination node Arith_block:u_Arith_block|Sin_pre[73]~41
        Info (176357): Destination node Arith_block_Ext:u_Arith_block_Ext|Sinh_pre[73]~41
        Info (176357): Destination node Arith_block:u_Arith_block|z_pre[41]~1
        Info (176357): Destination node Arith_block:u_Arith_block|z_curr[41]~42
        Info (176357): Destination node Arith_block_Ext:u_Arith_block_Ext|y_curr[0]~42
        Info (176357): Destination node Arith_block_Ext:u_Arith_block_Ext|z_pre[41]~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 336 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 336 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.73 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 22 output pins without output pin load capacitance assignment
    Info (306007): Pin "out_Seg0_num[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg0_num[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg0_num[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg0_num[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg0_num[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg0_num[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg0_num[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg1_num[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg1_num[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg1_num[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg1_num[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg1_num[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg1_num[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg1_num[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg2_num[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg2_num[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg2_num[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg2_num[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg2_num[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg2_num[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_Seg2_num[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "uart_tx_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file E:/E_Xpj/E_Project/Quartus/CORDIC/output_files/CORDIC_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5851 megabytes
    Info: Processing ended: Fri Nov 24 23:45:55 2023
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/E_Xpj/E_Project/Quartus/CORDIC/output_files/CORDIC_top.fit.smsg.


