
MIPS (Microprocessor without Interlocked Pipeline Stages) es una arquitectura de conjunto de instrucciones reducido ([[RISC (Reduced Instruction Set Computer)]]) ampliamente utilizada en la ense√±anza y en sistemas embebidos. Sus caracter√≠sticas clave son:

## Arquitectura Harvard 

[[Artectura Harvard]]

## Conjunto de Instrucciones (ISA)

[[Conjunto de instrucciones ISA (Instruction Set Architecture)]]

## Modos de direccionamiento

[[Modo de direccionamiento en MIPS]]

## Dise√±o de un Microprocesador MIPS Monociclo (Un Ciclo)

Este dise√±o representa una implementaci√≥n b√°sica de la arquitectura MIPS de 32 bits donde **cada instrucci√≥n se completa en un √∫nico ciclo de reloj**. Por eso tambi√©n se le llama "uniciclo combinacional". Aunque simple, sirve como base para entender dise√±os m√°s complejos.

![image.png](media/circuito-alto.png)

## Instrucciones Soportadas

El dise√±o se centrar√° en implementar un subconjunto representativo de instrucciones MIPS:

1.  **Referencia a Memoria:**
    *   `lw` (load word): Carga una palabra desde la memoria a un registro.
    *   `sw` (store word): Almacena una palabra desde un registro a la memoria.
2.  **Aritm√©tico-L√≥gicas (Tipo R):**
    *   `add`, `sub`, `and`, `or`, `slt` (set on less than), etc. Operan sobre registros.
3.  **Saltos:**
    *   `beq` (branch on equal): Salta a una direcci√≥n si dos registros son iguales.
    *   `j` (jump): Salta incondicionalmente a una direcci√≥n.

## Componentes Principales del Datapath

Basado en el diagrama y las notas, los bloques funcionales clave son:

1.  **[[PC (Program Counter)]]**
2.  **[[Instruction Memory (Memoria de Instrucciones)]]**
3.  **[[Registers (Banco de Registros)]]**
4.  **[[ALU (Arithmetic Logic Unit)]]**
5.  **[[Data Memory (Memoria de Datos)]]**
6.  **Adders (Sumadores):**
    *   **Adder 1 (PC+4):** Calcula la direcci√≥n de la siguiente instrucci√≥n secuencial sumando 4 al PC actual.
    *   **Adder 2 (Branch Target):** Calcula la direcci√≥n de destino para la instrucci√≥n `beq`. Suma la salida del Adder 1 (PC+4) con el desplazamiento (`offset` de la instrucci√≥n, extendido con signo y desplazado 2 bits a la izquierda).

7.  **Multiplexores (Mux):**
    *   Componentes clave para seleccionar qu√© dato usar en diferentes puntos del datapath, dependiendo de la instrucci√≥n que se est√© ejecutando. Son controlados por se√±ales derivadas del `opcode`.
    *   **Ejemplos de uso:**
        *   Seleccionar el segundo operando de la ALU (puede ser un registro `rt` o el inmediato extendido).
        *   Seleccionar qu√© valor escribir de vuelta en el banco de registros (el resultado de la ALU o el dato le√≠do de memoria).
        *   Seleccionar la pr√≥xima direcci√≥n para el PC (PC+4, la direcci√≥n de destino de `beq`, o la direcci√≥n de destino de `j`).

## Flujo de Ejecuci√≥n General (RTL Simplificado)

[[Flujo de Ejercucion (RTL Simplificado) en Monociclo]]

## Consideraciones del Dise√±o Monociclo

*   **Ventaja:** Simple de dise√±ar y entender. La unidad de control es combinacional.
*   **Desventaja:** El rendimiento est√° limitado por la instrucci√≥n m√°s lenta (normalmente `lw`, que accede a memoria de instrucciones, registros, ALU y memoria de datos). Todas las instrucciones tardan lo mismo, incluso las m√°s r√°pidas, lo que lo hace ineficiente. Dise√±os m√°s avanzados (multiciclo, pipeline) abordan esta limitaci√≥n.


## Fetch de la instruccion

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2012.png)

### ¬øQu√© es el *fetch*?

El *fetch* (en espa√±ol, **b√∫squeda o captura**) es la **primera etapa del ciclo de ejecuci√≥n** de cualquier instrucci√≥n. Su funci√≥n es **obtener la instrucci√≥n que est√° en la direcci√≥n indicada por el PC (Program Counter)**.

### ¬øC√≥mo funciona?

Mirando el √°rea sombreada en azul y el texto:

1. `Instruction ‚Üê Mem[PC]`
    - El valor del **PC** (Program Counter) se usa como **direcci√≥n de lectura** en la **Instruction Memory**.
    - Se obtiene la instrucci√≥n almacenada en esa direcci√≥n (record√° que cada instrucci√≥n ocupa 4 bytes).
    - Esa instrucci√≥n se env√≠a al resto del procesador para que se ejecute en los pr√≥ximos ciclos.
2. `PC ‚Üê PC + 4`
    - El valor del PC se incrementa en 4, apuntando a la **siguiente instrucci√≥n**.
    - Esto se hace autom√°ticamente en instrucciones que **no saltan** (como `add`, `sub`, etc.).

### Ejemplo real:

Supongamos que el PC contiene `0x00400000`.

- Se hace: `Instruction ‚Üê Mem[0x00400000]` ‚Üí se busca la instrucci√≥n en esa direcci√≥n.
- Luego: `PC ‚Üê 0x00400000 + 4` ‚Üí se actualiza el PC para que apunte a la pr√≥xima instrucci√≥n (`0x00400004`).

## Referencia a memoria

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2013.png)

### ¬øQu√© significa "referencia a memoria"?

Se refiere a cualquier instrucci√≥n que **lee o escribe datos desde/hacia memoria**. En MIPS, esto ocurre en instrucciones como:

- `lw rt, offset(rs)` ‚Üí **Carga** en el registro `rt` el dato que est√° en la direcci√≥n `rs + offset`.
- `sw rt, offset(rs)` ‚Üí **Guarda** el contenido del registro `rt` en la direcci√≥n `rs + offset`.

### ¬øC√≥mo funciona esta etapa?

1. **Lectura de registros**
    - Se leen los registros involucrados: `rs` (base) y `rt` (dato o destino).
    - Esto ya ocurri√≥ en la etapa anterior (decode), y ahora tenemos los valores necesarios.
2. **C√°lculo de direcci√≥n**
    - La **ALU** suma el valor de `rs` con el **inmediato (offset)** de la instrucci√≥n.
    - Resultado: la **direcci√≥n efectiva** a la que se accede en la memoria.
3. **Acceso a la memoria de datos**
    - Si es `lw`, se **lee** desde esa direcci√≥n y el dato se guarda en `rt`.
    - Si es `sw`, se **escribe** en esa direcci√≥n el valor de `rt`.

Esta etapa es esencial para todas las instrucciones que **interact√∫an con memoria de datos**, que en MIPS se hace **solo de forma expl√≠cita** con `lw` y `sw`. Gracias a este dise√±o, el acceso a memoria es **claro y controlado** en MIPS.

## Aritmeticas-logicas

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2014.png)

### ¬øQu√© son las instrucciones aritm√©tico-l√≥gicas?

Son instrucciones que **realizan operaciones matem√°ticas o l√≥gicas** entre registros.

Por ejemplo:

- `add $t0, $t1, $t2` ‚áí `$t0 ‚Üê $t1 + $t2`
- `sub $s1, $s2, $s3` ‚áí `$s1 ‚Üê $s2 - $s3`
- `and $a0, $a1, $a2` ‚áí `$a0 ‚Üê $a1 AND $a2`

### ¬øC√≥mo funciona esta etapa?

1. **Lectura de registros**
    - Se extraen los valores de los registros fuente `rs` y `rt` desde el bloque de **Registers**.
2. **Operaci√≥n en la ALU**
    - La **ALU** toma esos dos valores y realiza la operaci√≥n indicada por la instrucci√≥n (`+`, , `AND`, `OR`, etc.).
3. **Resultado**
    - El valor resultante queda listo para ser almacenado en el registro destino (`rd`) en la pr√≥xima etapa (**write-back**).

## Intruccion beq

### **¬øQu√© hace la instrucci√≥n `beq`?**

`beq rs, rt, inm`

Significa:

> Si el contenido de rs es igual al de rt, entonces salta (branch) a la direcci√≥n actual del PC + 4 + (inmediato √ó 4).
> 

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2015.png)

En este primer paso:

- Se cargan los registros `rs` y `rt`.
- La **ALU** realiza la operaci√≥n `rs - rt`.
- El resultado **no se guarda** como tal, pero s√≠ se utiliza para **determinar si el resultado es cero** (lo que significa que los registros son iguales).
- Esa condici√≥n se almacena en una especie de **"flag" interno** que se usar√° para decidir si se hace o no el salto.

üß† **Idea clave:** Este paso eval√∫a si `rs == rt` (si la diferencia es 0).

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2016.png)

Ahora entra en juego la segunda parte:

- Si la **ALU** detecta que `rs == rt` (la resta dio cero), entonces se **actualiza el PC** (program counter) con una nueva direcci√≥n.
- Esa direcci√≥n es:
    
    `PC ‚Üê PC + 4 + (inmediato √ó 4)`
    
- El inmediato se multiplica por 4 porque las instrucciones en MIPS est√°n alineadas en palabras de 4 bytes.

Este camino est√° resaltado en azul en el diagrama: incluye la unidad de suma adicional que calcula la nueva direcci√≥n de salto, y el multiplexor que elige entre `PC+4` (la siguiente instrucci√≥n normal) o `PC+4+inm*4` (el salto).

## Parte del circuito para instruccion aritmetico logicas (Tipo-R)

- extraccion de operandos
- ejecucion
- almacenamiento de resultado

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2017.png)

## Parte del circuito para salto condicional (beq)

- ALU para evaluar la condicion de salto
- Sumador para determinar la direccion de salto

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2018.png)

## Parte del circuito para instrucciones lw y sw

- ALU determina la direccion de acceso a memoria

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2019.png)

## Combinacion de todos los circuitos

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2020.png)

## Control de la ALU

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2021.png)

## Dise√±o completo con unidad de control

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2022.png)

## Se√±ales de control para instrucciones de Tipo-R

ALUOP?? son 2 bits que dice que va a usar de la instruccion tipo r

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2023.png)

| Se√±al | Valor | ¬øQu√© hace? |
| --- | --- | --- |
| **RegDst** | `1` | Selecciona el registro `rd` como destino (campo [15:11] de la instrucci√≥n). Esto es t√≠pico de instrucciones tipo R. |
| **ALUSrc** | `0` | La ALU toma como segundo operando el contenido del registro `rt`, no un inmediato. |
| **MemtoReg** | `0` | El valor que se va a escribir en el registro proviene de la ALU (no de memoria). |
| **RegWrite** | `1` | Habilita la escritura en el registro destino (va a escribir el resultado de la ALU en `rd`). |
| **MemRead** | `0` | No se lee de memoria (no es una instrucci√≥n `lw`). |
| **MemWrite** | `0` | No se escribe en memoria (no es una instrucci√≥n `sw`). |
| **Branch** | `0` | No es una instrucci√≥n de salto condicional (`beq`). As√≠ que el PC no se altera con l√≥gica de branch. |
| **ALUOp1** | `1` | Parte del c√≥digo que define la operaci√≥n a realizar por la ALU. En este caso, indica una operaci√≥n tipo R. |
| **ALUOp0** | `0` | En combinaci√≥n con `ALUOp1`, define que la operaci√≥n ser√° decodificada por el campo `funct`. |

### ¬øQu√© pasa paso a paso con estas se√±ales?

1. **PC** accede a la memoria de instrucciones y trae la instrucci√≥n tipo R (ej: `add $t0, $t1, $t2`).
2. **Instruction Memory** divide la instrucci√≥n:
    - `rs = $t1` (registro fuente 1)
    - `rt = $t2` (registro fuente 2)
    - `rd = $t0` (registro destino)
    - `funct = 100000` (ADD)
3. **Registers**:
    - Lee los valores de `$t1` y `$t2`.
    - Como `RegDst = 1`, selecciona `rd` como destino del resultado.
4. **ALU**:
    - `ALUSrc = 0`: elige como segundo operando el valor del registro `rt`, no un inmediato.
    - `ALUOp = 10` (`ALUOp1=1`, `ALUOp0=0`): esto le indica al bloque de **ALU Control** que mire el campo `funct` para saber qu√© operaci√≥n hacer (en este caso, suma).
5. **ALU Result** se guarda y va hacia:
    - `MemtoReg = 0`: se selecciona el resultado de la ALU para ir a los registros.
    - `RegWrite = 1`: se escribe el resultado en el registro `rd`.

## Se√±ales de control para instrucciones lw

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2024.png)

| Se√±al | Valor | ¬øQu√© hace? |
| --- | --- | --- |
| **RegDst** | `0` | El registro destino es `rt` (campo [20:16]), porque `lw` escribe en ese registro. |
| **ALUSrc** | `1` | La ALU va a sumar el registro base (`rs`) con un **inmediato** (desplazamiento), no con otro registro. |
| **MemtoReg** | `1` | El dato que se escribe en el registro viene de **memoria**. |
| **RegWrite** | `1` | Se activa la escritura al registro destino (`rt`). |
| **MemRead** | `1` | Se activa la lectura desde memoria. |
| **MemWrite** | `0` | No se escribe en memoria (no es `sw`). |
| **Branch** | `0` | No es una instrucci√≥n de salto. |
| **ALUOp1** | `0` |  |
| **ALUOp0** | `0` | Ambos en 0 indican que la ALU va a hacer una **suma**, sin necesidad de mirar el campo `funct`. |

### ¬øQu√© ocurre paso a paso?

1. **PC** trae la instrucci√≥n `lw`.
2. Se separan los campos:
    - `rs = $t1` ‚Üí base
    - `rt = $t0` ‚Üí destino
    - offset inmediato = `4`
3. **RegDst = 0** ‚Üí el dato se va a guardar en `rt` (`$t0`).
4. **ALUSrc = 1** ‚Üí el segundo operando de la ALU viene del inmediato (offset), no de un registro.
5. **ALU** realiza la suma `rs + inmediato` ‚Üí calcula la **direcci√≥n de memoria** donde buscar.
6. **MemRead = 1** ‚Üí se activa la lectura desde la **Data memory** usando esa direcci√≥n.
7. **MemtoReg = 1** ‚Üí el dato le√≠do se env√≠a al multiplexor que selecciona qu√© guardar en el registro.
8. **RegWrite = 1** ‚Üí el dato se guarda en `rt` (`$t0`).

## Se√±ales de control para instrucciones sw

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2025.png)

| Se√±al | Valor | ¬øQu√© hace? |
| --- | --- | --- |
| **RegDst** | `X` | No importa ("don‚Äôt care") porque **no se escribe** en ning√∫n registro. |
| **ALUSrc** | `1` | La ALU necesita sumar un registro con un **inmediato** (offset). |
| **MemtoReg** | `X` | Tampoco importa, ya que no hay escritura en registros. |
| **RegWrite** | `0` | No se escribe en registros. |
| **MemRead** | `0` | No se lee desde memoria. |
| **MemWrite** | `1` | Se activa la escritura en memoria. |
| **Branch** | `0` | No es una instrucci√≥n de salto. |
| **ALUOp1** | `0` |  |
| **ALUOp0** | `0` | Ambos en 0 indican que la ALU debe realizar una **suma** (para calcular la direcci√≥n) |

### Paso a paso para `sw`

1. El **PC** busca la instrucci√≥n `sw`.
2. Se decodifican:
    - `rs = $t1` ‚Üí base
    - `rt = $t0` ‚Üí valor a guardar
    - offset = 4
3. **ALUSrc = 1** ‚Üí la ALU suma `rs + inmediato`.
4. El resultado es la **direcci√≥n de memoria**.
5. **MemWrite = 1** ‚Üí el valor en `rt` (que es `$t0`) se escribe en esa direcci√≥n de memoria.
6. **RegWrite = 0** ‚Üí no se escribe nada en registros.

## Se√±ales de control para instrucciones beq

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2026.png)

| Se√±al | Valor | ¬øQu√© hace? |
| --- | --- | --- |
| **RegDst** | `X` | No se escribe en registros ‚Üí no importa |
| **ALUSrc** | `0` | Se comparan dos registros (`rs` y `rt`), no un inmediato |
| **MemtoReg** | `X` | Tampoco importa porque no se escribe en registros |
| **RegWrite** | `0` | No se escribe en registros |
| **MemRead** | `0` | No se accede a memoria |
| **MemWrite** | `0` | Tampoco se escribe en memoria |
| **Branch** | `1` | Activa el control de salto condicional |
| **ALUOp1** | `0` |  |
| **ALUOp0** | `1` | Combinados (`01`) ‚Üí la ALU debe hacer una **resta** para comparar igualdad |

### Paso a paso para `beq`

1. Se leen los registros `$t0` y `$t1`.
2. **ALUOp = 01** y **ALUSrc = 0** ‚Üí la ALU hace la resta `$t0 - $t1`.
3. Si el resultado da cero (**Zero = 1**), el resultado de `Shift left 2` + PC+4 se usa como **nueva direcci√≥n de salto**.
4. Si no son iguales, el `PC` sigue como siempre.

## Las se√±ales generadas por la Unidad de Control actuan sobre:

- multiplexores
- habilitacion de escritura en banco de registro y memoria
- operaciones de la ALU

## Se√±ales de instruccion para la instruccion j

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2027.png)

| Se√±al | Valor | ¬øPor qu√©? |
| --- | --- | --- |
| **RegDst** | `X` | No se escribe en registros |
| **ALUSrc** | `X` | No se usa la ALU |
| **MemtoReg** | `X` | No se lee memoria ni se escribe en registros |
| **RegWrite** | `0` | No se escribe en registros |
| **MemRead** | `0` | No se accede a memoria |
| **MemWrite** | `0` | No se escribe en memoria |
| **Branch** | `0` | No es un salto condicional |
| **ALUOp1** | `X` | No importa, la ALU no se usa |
| **ALUOp0** | `X` | - |
| **Jump** | `1` | Se√±al que activa el salto incondicional |

### Explicaci√≥n gr√°fica

En el diagrama:

- Se toma el campo de 26 bits de la instrucci√≥n (`[25:0]`),
- se lo **shiftea 2** para convertirlo en direcci√≥n de palabra,
- se **concatenan los 4 bits superiores** del `PC + 4`,
- y esa direcci√≥n se asigna directamente al **nuevo PC**.

## Mircroprocesador uniciclo

An√°lisis simplificado de tiempo desde que se extrae la
instrucci√≥n (fetch) hasta que se deposita resultado o
determina salto

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2028.png)

![image.png](MIPS%201ce3df73dd3780a8bf6aefb674e11faf/image%2029.png)

Posibles inconvenientes:

- Se debe respetar la instrucci√≥n que m√°s tarda para
determinar el tiempo de ciclo de reloj
- Todas las instrucciones utilizan la misma cantidad de tiempo
que la instrucci√≥n m√°s lenta
- Mucho tiempo de c√≥mputo para programas con muchas
instrucciones
- Duplicaci√≥n de componentes de similar funcionalidad
- Imposibilidad de reutilizar componentes inactivos durante la
ejecuci√≥n de una instrucci√≥n

El circuito no es combinacional, pero la ejecucion de una instruccion es conbinacional

memoria interna ‚áí lectura depende del clock

el flag de zero se usa para el beq

jump se desplaza concatenando. Agregar regDst

hay registros particulares que no se modifican



## 5. Naturaleza del Circuito (Combinacional vs. Secuencial)

Es crucial diferenciar entre el circuito completo y la l√≥gica de ejecuci√≥n dentro de un ciclo:

### Circuito Completo del Procesador (Secuencial)

*   El dise√±o **completo** del procesador MIPS incluye **elementos de memoria (secuenciales)** que almacenan estado entre ciclos de reloj. Estos son:
    *   El **Contador de Programa (`PC`)**: Guarda la direcci√≥n de la siguiente instrucci√≥n.
    *   El **Banco de Registros**: Almacena los valores de los 32 registros generales.
    *   La **Memoria de Instrucciones** y la **Memoria de Datos**.
*   Estos elementos **actualizan su estado √∫nicamente en los flancos de reloj**, lo que hace que el circuito general sea **secuencial**.

### Ejecuci√≥n Dentro de un Ciclo de Reloj (Combinacional)

*   Durante **un √∫nico ciclo de reloj**, los datos y las se√±ales de control fluyen a trav√©s de varios bloques l√≥gicos para realizar parte (o toda, en un dise√±o monociclo) de la ejecuci√≥n de una instrucci√≥n. Estos bloques incluyen:
    *   Multiplexores (MUX).
    *   La Unidad Aritm√©tico-L√≥gica (ALU).
    *   La Unidad de Control.
    *   Sumadores, extensores de signo, etc.
*   Las salidas de estos bloques **dependen √∫nicamente de las entradas presentes en ese instante** (dentro de ese ciclo). No hay almacenamiento de estado *intermedio* dentro de esta l√≥gica que dependa del reloj.
*   Por lo tanto, el **camino l√≥gico que procesa los datos *dentro* de un ciclo de reloj** se comporta como un **circuito combinacional**.


En MIPS, la direcci√≥n de memoria es de 32 bits. Los 4 bits m√°s significativos (los primeros de izquierda a derecha) determinan en qu√© segmento de memoria estamos ubicados. Los 28 bits restantes indican el desplazamiento o la direcci√≥n dentro de ese segmento, lo que permite acceder a un rango de hasta 2^28 bytes (256 MB) dentro de cada segmento.

Por ejemplo, si la direcci√≥n del *program counter* (PC) es: 1010 0101010000101010101010101010

Los 4 bits m√°s significativos son `1010`, lo que indica que estamos en el segmento `0xA`. El resto, `0101010000101010101010101010`, representa la posici√≥n dentro de ese segmento.
