// Sine LUT for Verilog
// 256 entries, 12-bit signed output
// Generated by generate_sine_lut.m
// Format: 3 hex digits per entry (12 bits)
// Address range: 0x00 to 0xFF (0 to 255)
//
// Key values:
//   0x000 (addr 0):   sin(0째)   = 0
//   0x7FF (addr 64):  sin(90째)  = +2047
//   0x000 (addr 128): sin(180째) = 0
//   0x801 (addr 192): sin(270째) = -2047
//

000
032
064
097
0C9
0FB
12C
15E
18F
1C1
1F1
222
252
282
2B2
2E1
30F
33E
36B
398
3C5
3F1
41C
447
471
49B
4C3
4EB
513
539
55F
583
5A7
5CB
5ED
60E
62E
64E
66C
68A
6A6
6C1
6DC
6F5
70D
724
73A
74F
763
776
787
798
7A7
7B5
7C2
7CD
7D8
7E1
7E9
7F0
7F5
7F9
7FD
7FE
7FF
7FE
7FD
7F9
7F5
7F0
7E9
7E1
7D8
7CD
7C2
7B5
7A7
798
787
776
763
74F
73A
724
70D
6F5
6DC
6C1
6A6
68A
66C
64E
62E
60E
5ED
5CB
5A7
583
55F
539
513
4EB
4C3
49B
471
447
41C
3F1
3C5
398
36B
33E
30F
2E1
2B2
282
252
222
1F1
1C1
18F
15E
12C
0FB
0C9
097
064
032
000
FCE
F9C
F69
F37
F05
ED4
EA2
E71
E3F
E0F
DDE
DAE
D7E
D4E
D1F
CF1
CC2
C95
C68
C3B
C0F
BE4
BB9
B8F
B65
B3D
B15
AED
AC7
AA1
A7D
A59
A35
A13
9F2
9D2
9B2
994
976
95A
93F
924
90B
8F3
8DC
8C6
8B1
89D
88A
879
868
859
84B
83E
833
828
81F
817
810
80B
807
803
802
801
802
803
807
80B
810
817
81F
828
833
83E
84B
859
868
879
88A
89D
8B1
8C6
8DC
8F3
90B
924
93F
95A
976
994
9B2
9D2
9F2
A13
A35
A59
A7D
AA1
AC7
AED
B15
B3D
B65
B8F
BB9
BE4
C0F
C3B
C68
C95
CC2
CF1
D1F
D4E
D7E
DAE
DDE
E0F
E3F
E71
EA2
ED4
F05
F37
F69
F9C
FCE
