Timing Analyzer report for IO_Handler
Thu May 23 15:00:18 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'UART_Rx:uart_rx1|data_avail'
 14. Slow 1200mV 85C Model Setup: 'new_instruction_available'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'UART_Rx:uart_rx1|data_avail'
 17. Slow 1200mV 85C Model Hold: 'new_instruction_available'
 18. Slow 1200mV 85C Model Recovery: 'clk'
 19. Slow 1200mV 85C Model Removal: 'clk'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Setup: 'UART_Rx:uart_rx1|data_avail'
 29. Slow 1200mV 0C Model Setup: 'new_instruction_available'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'UART_Rx:uart_rx1|data_avail'
 32. Slow 1200mV 0C Model Hold: 'new_instruction_available'
 33. Slow 1200mV 0C Model Recovery: 'clk'
 34. Slow 1200mV 0C Model Removal: 'clk'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk'
 42. Fast 1200mV 0C Model Setup: 'UART_Rx:uart_rx1|data_avail'
 43. Fast 1200mV 0C Model Setup: 'new_instruction_available'
 44. Fast 1200mV 0C Model Hold: 'UART_Rx:uart_rx1|data_avail'
 45. Fast 1200mV 0C Model Hold: 'clk'
 46. Fast 1200mV 0C Model Hold: 'new_instruction_available'
 47. Fast 1200mV 0C Model Recovery: 'clk'
 48. Fast 1200mV 0C Model Removal: 'clk'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; IO_Handler                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.84        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  77.5%      ;
;     Processor 3            ;   4.6%      ;
;     Processor 4            ;   1.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; new_instruction_available   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { new_instruction_available }   ;
; UART_Rx:uart_rx1|data_avail ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_Rx:uart_rx1|data_avail } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 7.6 MHz    ; 7.6 MHz         ; clk                         ;      ;
; 181.09 MHz ; 181.09 MHz      ; UART_Rx:uart_rx1|data_avail ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-----------------------------+----------+---------------+
; Clock                       ; Slack    ; End Point TNS ;
+-----------------------------+----------+---------------+
; clk                         ; -130.556 ; -18885.833    ;
; UART_Rx:uart_rx1|data_avail ; -4.522   ; -194.563      ;
; new_instruction_available   ; -2.296   ; -15.815       ;
+-----------------------------+----------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clk                         ; 0.387 ; 0.000         ;
; UART_Rx:uart_rx1|data_avail ; 0.405 ; 0.000         ;
; new_instruction_available   ; 1.648 ; 0.000         ;
+-----------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.505 ; -1.515                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.985 ; 0.000                 ;
+-------+-------+-----------------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -719.920      ;
; new_instruction_available   ; -2.693 ; -21.544       ;
; UART_Rx:uart_rx1|data_avail ; -1.285 ; -87.380       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                    ;
+----------+------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                                                                                  ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -130.556 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.364     ; 131.190    ;
; -130.555 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.364     ; 131.189    ;
; -130.372 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.399     ; 130.971    ;
; -130.372 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.399     ; 130.971    ;
; -130.131 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.398     ; 130.731    ;
; -130.130 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.398     ; 130.730    ;
; -130.006 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; 0.015      ; 131.019    ;
; -128.972 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[3][0] ; clk          ; clk         ; 1.000        ; 0.015      ; 129.985    ;
; -128.527 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[4][1] ; clk          ; clk         ; 1.000        ; -0.374     ; 129.151    ;
; -128.527 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[6][1] ; clk          ; clk         ; 1.000        ; -0.374     ; 129.151    ;
; -128.386 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[0][1] ; clk          ; clk         ; 1.000        ; -0.373     ; 129.011    ;
; -128.385 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[2][1] ; clk          ; clk         ; 1.000        ; -0.373     ; 129.010    ;
; -128.337 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[5][1] ; clk          ; clk         ; 1.000        ; -0.374     ; 128.961    ;
; -128.337 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[7][1] ; clk          ; clk         ; 1.000        ; -0.374     ; 128.961    ;
; -127.647 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.516     ; 128.129    ;
; -127.646 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.516     ; 128.128    ;
; -127.641 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[1][1] ; clk          ; clk         ; 1.000        ; 0.021      ; 128.660    ;
; -127.621 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.523     ; 128.096    ;
; -127.620 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.523     ; 128.095    ;
; -127.519 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.522     ; 127.995    ;
; -127.518 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.522     ; 127.994    ;
; -127.463 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.551     ; 127.910    ;
; -127.463 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.551     ; 127.910    ;
; -127.437 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.558     ; 127.877    ;
; -127.437 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.558     ; 127.877    ;
; -127.411 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.523     ; 127.886    ;
; -127.410 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.523     ; 127.885    ;
; -127.400 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.362     ; 128.036    ;
; -127.399 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.362     ; 128.035    ;
; -127.335 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.557     ; 127.776    ;
; -127.335 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.557     ; 127.776    ;
; -127.322 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.516     ; 127.804    ;
; -127.321 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.516     ; 127.803    ;
; -127.290 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.490     ; 127.798    ;
; -127.289 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.490     ; 127.797    ;
; -127.283 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.523     ; 127.758    ;
; -127.282 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.523     ; 127.757    ;
; -127.267 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.523     ; 127.742    ;
; -127.266 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.523     ; 127.741    ;
; -127.266 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.482     ; 127.782    ;
; -127.265 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.482     ; 127.781    ;
; -127.263 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.490     ; 127.771    ;
; -127.262 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.490     ; 127.770    ;
; -127.227 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.558     ; 127.667    ;
; -127.227 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.558     ; 127.667    ;
; -127.222 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.550     ; 127.670    ;
; -127.221 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.550     ; 127.669    ;
; -127.216 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.397     ; 127.817    ;
; -127.216 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.397     ; 127.817    ;
; -127.196 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.557     ; 127.637    ;
; -127.195 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.557     ; 127.636    ;
; -127.138 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.551     ; 127.585    ;
; -127.138 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.551     ; 127.585    ;
; -127.106 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.525     ; 127.579    ;
; -127.106 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.525     ; 127.579    ;
; -127.099 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.558     ; 127.539    ;
; -127.099 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.558     ; 127.539    ;
; -127.097 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.137     ; 127.958    ;
; -127.094 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.556     ; 127.536    ;
; -127.093 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.556     ; 127.535    ;
; -127.083 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.558     ; 127.523    ;
; -127.083 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.558     ; 127.523    ;
; -127.082 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.517     ; 127.563    ;
; -127.082 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.517     ; 127.563    ;
; -127.079 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.525     ; 127.552    ;
; -127.079 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.525     ; 127.552    ;
; -127.071 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.144     ; 127.925    ;
; -127.030 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[3][1] ; clk          ; clk         ; 1.000        ; 0.046      ; 128.074    ;
; -126.986 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.557     ; 127.427    ;
; -126.985 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.557     ; 127.426    ;
; -126.975 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.396     ; 127.577    ;
; -126.974 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.396     ; 127.576    ;
; -126.972 ; Simple22:cpu|GPRs[4][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.501     ; 127.469    ;
; -126.971 ; Simple22:cpu|GPRs[4][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.501     ; 127.468    ;
; -126.969 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.143     ; 127.824    ;
; -126.958 ; Simple22:cpu|GPRs[3][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.482     ; 127.474    ;
; -126.957 ; Simple22:cpu|GPRs[3][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.482     ; 127.473    ;
; -126.926 ; Simple22:cpu|GPRs[3][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.489     ; 127.435    ;
; -126.925 ; Simple22:cpu|GPRs[3][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.489     ; 127.434    ;
; -126.919 ; Simple22:cpu|GPRs[1][25]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.516     ; 127.401    ;
; -126.918 ; Simple22:cpu|GPRs[1][25]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.516     ; 127.400    ;
; -126.897 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.550     ; 127.345    ;
; -126.896 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.550     ; 127.344    ;
; -126.865 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.524     ; 127.339    ;
; -126.864 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.524     ; 127.338    ;
; -126.861 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.144     ; 127.715    ;
; -126.858 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.557     ; 127.299    ;
; -126.857 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.557     ; 127.298    ;
; -126.850 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; 0.017      ; 127.865    ;
; -126.842 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.557     ; 127.283    ;
; -126.841 ; Simple22:cpu|GPRs[0][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.540     ; 127.299    ;
; -126.841 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.557     ; 127.282    ;
; -126.841 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.516     ; 127.323    ;
; -126.840 ; Simple22:cpu|GPRs[0][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.540     ; 127.298    ;
; -126.840 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.516     ; 127.322    ;
; -126.838 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.524     ; 127.312    ;
; -126.837 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.524     ; 127.311    ;
; -126.814 ; Simple22:cpu|GPRs[7][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.490     ; 127.322    ;
; -126.813 ; Simple22:cpu|GPRs[7][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.490     ; 127.321    ;
; -126.808 ; Simple22:cpu|GPRs[1][27]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.522     ; 127.284    ;
+----------+------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_Rx:uart_rx1|data_avail'                                                                                             ;
+--------+--------------+---------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                   ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -4.522 ; execute      ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.868      ;
; -4.292 ; index[0]     ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.638      ;
; -4.278 ; execute      ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.624      ;
; -4.267 ; execute      ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.639      ;
; -4.174 ; index[1]     ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.520      ;
; -4.139 ; final_pc[0]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.485      ;
; -4.129 ; execute      ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.465      ;
; -4.098 ; execute      ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 5.443      ;
; -4.092 ; execute      ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.428      ;
; -4.086 ; index[0]     ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.432      ;
; -4.037 ; index[0]     ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.409      ;
; -3.999 ; index[1]     ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.345      ;
; -3.997 ; execute      ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.343      ;
; -3.957 ; execute      ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.329      ;
; -3.946 ; execute      ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.282      ;
; -3.941 ; final_pc[2]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.277      ;
; -3.919 ; index[1]     ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.291      ;
; -3.899 ; index[0]     ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.235      ;
; -3.895 ; final_pc[0]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.241      ;
; -3.884 ; final_pc[0]  ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.256      ;
; -3.868 ; index[0]     ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 5.213      ;
; -3.867 ; execute      ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 5.212      ;
; -3.862 ; index[0]     ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.198      ;
; -3.847 ; execute      ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.219      ;
; -3.823 ; execute      ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.159      ;
; -3.795 ; execute      ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 5.140      ;
; -3.793 ; execute      ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 5.138      ;
; -3.782 ; index[0]     ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.128      ;
; -3.781 ; index[1]     ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.117      ;
; -3.768 ; index[0]     ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.140      ;
; -3.755 ; index[0]     ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.091      ;
; -3.750 ; index[1]     ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 5.095      ;
; -3.746 ; final_pc[0]  ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.082      ;
; -3.744 ; index[1]     ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.080      ;
; -3.715 ; final_pc[0]  ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 5.060      ;
; -3.710 ; final_pc[3]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.331      ; 5.039      ;
; -3.709 ; final_pc[0]  ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.045      ;
; -3.698 ; execute      ; final_pc[25]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.034      ;
; -3.697 ; final_pc[2]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.033      ;
; -3.695 ; index[1]     ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 5.041      ;
; -3.686 ; final_pc[2]  ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.364      ; 5.048      ;
; -3.686 ; index[0]     ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 5.031      ;
; -3.681 ; index[1]     ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.053      ;
; -3.668 ; index[1]     ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 5.004      ;
; -3.666 ; final_pc[3]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.331      ; 4.995      ;
; -3.661 ; index[0]     ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.033      ;
; -3.635 ; execute      ; final_pc[19]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.007      ;
; -3.634 ; execute      ; final_pc[18]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 5.006      ;
; -3.629 ; index[0]     ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.965      ;
; -3.618 ; final_pc[10] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.095     ; 4.521      ;
; -3.614 ; final_pc[0]  ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.348      ; 4.960      ;
; -3.599 ; index[1]     ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 4.944      ;
; -3.592 ; index[0]     ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 4.937      ;
; -3.575 ; execute      ; final_pc[23]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.911      ;
; -3.574 ; index[1]     ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 4.946      ;
; -3.574 ; final_pc[0]  ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 4.946      ;
; -3.572 ; final_pc[5]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.333      ; 4.903      ;
; -3.565 ; index[0]     ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 4.910      ;
; -3.563 ; final_pc[0]  ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.899      ;
; -3.554 ; final_pc[14] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.094     ; 4.458      ;
; -3.548 ; final_pc[2]  ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.328      ; 4.874      ;
; -3.542 ; index[1]     ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.878      ;
; -3.527 ; final_pc[5]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.333      ; 4.858      ;
; -3.517 ; final_pc[2]  ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.337      ; 4.852      ;
; -3.511 ; final_pc[2]  ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.328      ; 4.837      ;
; -3.505 ; index[1]     ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 4.850      ;
; -3.503 ; execute      ; new_instruction_available ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.067     ; 4.434      ;
; -3.489 ; execute      ; final_pc[9]               ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.064     ; 4.423      ;
; -3.484 ; final_pc[0]  ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 4.829      ;
; -3.468 ; index[0]     ; final_pc[25]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.804      ;
; -3.464 ; final_pc[0]  ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 4.836      ;
; -3.462 ; index[0]     ; final_pc[18]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 4.834      ;
; -3.461 ; execute      ; final_pc[21]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.797      ;
; -3.455 ; final_pc[3]  ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.357      ; 4.810      ;
; -3.450 ; final_pc[12] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.095     ; 4.353      ;
; -3.447 ; index[1]     ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 4.792      ;
; -3.440 ; final_pc[0]  ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.776      ;
; -3.429 ; final_pc[6]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.335      ; 4.762      ;
; -3.418 ; execute      ; final_pc[22]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.754      ;
; -3.416 ; final_pc[2]  ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.752      ;
; -3.412 ; final_pc[0]  ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 4.757      ;
; -3.410 ; final_pc[0]  ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.347      ; 4.755      ;
; -3.406 ; final_pc[7]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.335      ; 4.739      ;
; -3.405 ; index[0]     ; final_pc[19]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 4.777      ;
; -3.400 ; execute      ; final_pc[14]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.346      ; 4.744      ;
; -3.376 ; final_pc[2]  ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.364      ; 4.738      ;
; -3.375 ; index[1]     ; final_pc[18]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.374      ; 4.747      ;
; -3.374 ; final_pc[10] ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.095     ; 4.277      ;
; -3.373 ; final_pc[11] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.095     ; 4.276      ;
; -3.365 ; final_pc[2]  ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.328      ; 4.691      ;
; -3.363 ; final_pc[10] ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.069     ; 4.292      ;
; -3.362 ; final_pc[3]  ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.331      ; 4.691      ;
; -3.358 ; execute      ; final_pc[7]               ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.066     ; 4.290      ;
; -3.350 ; index[1]     ; final_pc[25]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.686      ;
; -3.348 ; final_pc[3]  ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.357      ; 4.703      ;
; -3.345 ; index[0]     ; final_pc[23]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.338      ; 4.681      ;
; -3.344 ; final_pc[7]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.335      ; 4.677      ;
; -3.343 ; execute      ; final_pc[13]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.346      ; 4.687      ;
; -3.340 ; final_pc[9]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.333      ; 4.671      ;
; -3.335 ; final_pc[3]  ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.321      ; 4.654      ;
+--------+--------------+---------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'new_instruction_available'                                                                                                                                                                                     ;
+--------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                                                    ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -2.296 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.957     ; 2.377      ;
; -2.271 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.940     ; 2.369      ;
; -2.252 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.943     ; 2.347      ;
; -2.200 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.948     ; 2.290      ;
; -2.167 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.976     ; 2.229      ;
; -2.165 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.976     ; 2.227      ;
; -2.162 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.956     ; 2.244      ;
; -2.153 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.951     ; 2.240      ;
; -2.148 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.953     ; 2.233      ;
; -2.126 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.958     ; 2.206      ;
; -2.097 ; new_instruction[14] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.913     ; 2.222      ;
; -2.071 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.978     ; 2.131      ;
; -2.068 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.961     ; 2.145      ;
; -2.062 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.958     ; 2.142      ;
; -2.054 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.974     ; 2.118      ;
; -2.030 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.976     ; 2.092      ;
; -2.008 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.953     ; 2.093      ;
; -1.999 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.965     ; 2.072      ;
; -1.996 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.960     ; 2.074      ;
; -1.988 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.974     ; 2.052      ;
; -1.977 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.950     ; 2.065      ;
; -1.967 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.953     ; 2.052      ;
; -1.958 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.958     ; 2.038      ;
; -1.949 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.972     ; 2.015      ;
; -1.929 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.955     ; 2.012      ;
; -1.918 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.953     ; 2.003      ;
; -1.901 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.956     ; 1.983      ;
; -1.870 ; new_instruction[10] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.913     ; 1.995      ;
; -1.860 ; new_instruction[13] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.913     ; 1.985      ;
; -1.853 ; new_instruction[11] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.913     ; 1.978      ;
; -1.846 ; new_instruction[3]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.938     ; 1.946      ;
; -1.842 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.950     ; 1.930      ;
; -1.828 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.970     ; 1.896      ;
; -1.813 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.955     ; 1.896      ;
; -1.789 ; new_instruction[2]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.938     ; 1.889      ;
; -1.788 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.971     ; 1.855      ;
; -1.785 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.963     ; 1.860      ;
; -1.781 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.955     ; 1.864      ;
; -1.772 ; new_instruction[1]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.938     ; 1.872      ;
; -1.768 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.970     ; 1.836      ;
; -1.763 ; new_instruction[4]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.938     ; 1.863      ;
; -1.742 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.971     ; 1.809      ;
; -1.728 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.970     ; 1.796      ;
; -1.720 ; new_instruction[0]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.937     ; 1.821      ;
; -1.622 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.955     ; 1.705      ;
; -1.591 ; new_instruction[30] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.957     ; 1.672      ;
; -1.573 ; new_instruction[9]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.933     ; 1.678      ;
; -1.571 ; new_instruction[18] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.936     ; 1.673      ;
; -1.568 ; new_instruction[16] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.936     ; 1.670      ;
; -1.568 ; new_instruction[6]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.933     ; 1.673      ;
; -1.567 ; new_instruction[27] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.951     ; 1.654      ;
; -1.566 ; new_instruction[15] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.938     ; 1.666      ;
; -1.563 ; new_instruction[17] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.936     ; 1.665      ;
; -1.550 ; new_instruction[7]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.933     ; 1.655      ;
; -1.542 ; new_instruction[12] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.938     ; 1.642      ;
; -1.542 ; new_instruction[8]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.933     ; 1.647      ;
; -1.534 ; new_instruction[28] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.957     ; 1.615      ;
; -1.532 ; new_instruction[22] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.951     ; 1.619      ;
; -1.526 ; new_instruction[29] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.957     ; 1.607      ;
; -1.516 ; new_instruction[24] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.951     ; 1.603      ;
; -1.509 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.968     ; 1.579      ;
; -1.503 ; new_instruction[26] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.951     ; 1.590      ;
; -1.481 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.965     ; 1.554      ;
; -1.468 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.968     ; 1.538      ;
; -1.426 ; new_instruction[25] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.951     ; 1.513      ;
; -1.418 ; new_instruction[31] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.957     ; 1.499      ;
; -1.367 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.969     ; 1.436      ;
; -1.260 ; new_instruction[5]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.955     ; 1.343      ;
; -1.237 ; new_instruction[20] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.950     ; 1.325      ;
; -1.231 ; new_instruction[23] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.950     ; 1.319      ;
; -1.228 ; new_instruction[19] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.950     ; 1.316      ;
; -1.225 ; new_instruction[21] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.950     ; 1.313      ;
+--------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                      ;
+-------+---------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; Simple22:cpu|outputByteIndex[0]       ; Simple22:cpu|outputByteIndex[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; Simple22:cpu|outputByteIndex[2]       ; Simple22:cpu|outputByteIndex[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; Simple22:cpu|outputByteIndex[1]       ; Simple22:cpu|outputByteIndex[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.403 ; Simple22:cpu|o_data_avail             ; Simple22:cpu|o_data_avail                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|state.START_STATE                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Tx:uart_tx1|state.00             ; UART_Tx:uart_tx1|state.00                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Tx:uart_tx1|state.SEND_BIT_STATE ; UART_Tx:uart_tx1|state.SEND_BIT_STATE                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Tx:uart_tx1|bit_index[1]         ; UART_Tx:uart_tx1|bit_index[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Tx:uart_tx1|bit_index[2]         ; UART_Tx:uart_tx1|bit_index[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|state.STOP_STATE                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Tx:uart_tx1|bit_index[0]         ; UART_Tx:uart_tx1|bit_index[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Rx:uart_rx1|bit_index[1]         ; UART_Rx:uart_rx1|bit_index[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Rx:uart_rx1|bit_index[2]         ; UART_Rx:uart_rx1|bit_index[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Rx:uart_rx1|bit_index[0]         ; UART_Rx:uart_rx1|bit_index[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; UART_Rx:uart_rx1|state.GET_BIT_STATE  ; UART_Rx:uart_rx1|state.GET_BIT_STATE                                                             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; UART_Rx:uart_rx1|state.STOP_STATE     ; UART_Rx:uart_rx1|state.STOP_STATE                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.406 ; UART_Rx:uart_rx1|state.START_STATE    ; UART_Rx:uart_rx1|state.START_STATE                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; UART_Rx:uart_rx1|state.00             ; UART_Rx:uart_rx1|state.00                                                                        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.442 ; Simple22:cpu|sp[7]                    ; Simple22:cpu|RAM_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.726      ;
; 0.466 ; UART_Rx:uart_rx1|rx_buffer            ; UART_Rx:uart_rx1|rx                                                                              ; clk          ; clk         ; 0.000        ; 0.554      ; 1.206      ;
; 0.553 ; Simple22:cpu|outputBuffer[4][5]       ; Simple22:cpu|o_byte[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; Simple22:cpu|outputBuffer[4][4]       ; Simple22:cpu|o_byte[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.553 ; Simple22:cpu|outputBuffer[4][7]       ; Simple22:cpu|o_byte[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.554 ; Simple22:cpu|outputBuffer[4][6]       ; Simple22:cpu|o_byte[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.555 ; Simple22:cpu|outputBuffer[4][2]       ; Simple22:cpu|o_byte[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.557 ; Simple22:cpu|outputBuffer[4][3]       ; Simple22:cpu|o_byte[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.823      ;
; 0.585 ; UART_Tx:uart_tx1|state.00             ; UART_Tx:uart_tx1|o_tx                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.850      ;
; 0.608 ; Simple22:cpu|sp[9]                    ; Simple22:cpu|RAM_rtl_0_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.096      ; 0.890      ;
; 0.619 ; Simple22:cpu|GPRs[0][21]              ; Simple22:cpu|outputBuffer[3][5]                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.885      ;
; 0.621 ; UART_Tx:uart_tx1|state.SEND_BIT_STATE ; UART_Tx:uart_tx1|state.STOP_STATE                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.886      ;
; 0.624 ; UART_Tx:uart_tx1|state.SEND_BIT_STATE ; UART_Tx:uart_tx1|bit_index[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.889      ;
; 0.625 ; Simple22:cpu|sp[6]                    ; Simple22:cpu|RAM_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.909      ;
; 0.633 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|state.SEND_BIT_STATE                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.899      ;
; 0.634 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|bit_index[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.900      ;
; 0.640 ; Simple22:cpu|outputBuffer[4][1]       ; Simple22:cpu|o_byte[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.906      ;
; 0.656 ; Simple22:cpu|outputBuffer[4][0]       ; Simple22:cpu|o_byte[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; Simple22:cpu|counter[3]               ; Simple22:cpu|counter[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; Simple22:cpu|counter[5]               ; Simple22:cpu|counter[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; Simple22:cpu|counter[13]              ; Simple22:cpu|counter[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; Simple22:cpu|counter[1]               ; Simple22:cpu|counter[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; Simple22:cpu|counter[11]              ; Simple22:cpu|counter[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; Simple22:cpu|counter[6]               ; Simple22:cpu|counter[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; Simple22:cpu|counter[15]              ; Simple22:cpu|counter[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; Simple22:cpu|counter[7]               ; Simple22:cpu|counter[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; Simple22:cpu|counter[9]               ; Simple22:cpu|counter[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.661 ; Simple22:cpu|counter[2]               ; Simple22:cpu|counter[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; Simple22:cpu|counter[4]               ; Simple22:cpu|counter[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; Simple22:cpu|counter[12]              ; Simple22:cpu|counter[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; Simple22:cpu|counter[8]               ; Simple22:cpu|counter[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; Simple22:cpu|counter[10]              ; Simple22:cpu|counter[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; Simple22:cpu|counter[14]              ; Simple22:cpu|counter[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.675 ; Simple22:cpu|outputByteIndex[0]       ; Simple22:cpu|outputByteIndex[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.957      ;
; 0.683 ; Simple22:cpu|counter[0]               ; Simple22:cpu|counter[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.949      ;
; 0.690 ; UART_Rx:uart_rx1|state.GET_BIT_STATE  ; UART_Rx:uart_rx1|state.STOP_STATE                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.954      ;
; 0.693 ; Simple22:cpu|outputByteIndex[1]       ; Simple22:cpu|outputByteIndex[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.975      ;
; 0.693 ; Simple22:cpu|outputByteIndex[2]       ; Simple22:cpu|outputByteIndex[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.975      ;
; 0.693 ; Simple22:cpu|outputByteIndex[1]       ; Simple22:cpu|outputByteIndex[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.975      ;
; 0.697 ; Simple22:cpu|outputByteIndex[2]       ; Simple22:cpu|outputByteIndex[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.979      ;
; 0.705 ; UART_Tx:uart_tx1|state.00             ; UART_Tx:uart_tx1|state.START_STATE                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.970      ;
; 0.728 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|bit_index[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.993      ;
; 0.735 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|bit_index[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.000      ;
; 0.740 ; Simple22:cpu|outputBuffer[2][7]       ; Simple22:cpu|o_byte[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.006      ;
; 0.743 ; Simple22:cpu|outputBuffer[1][4]       ; Simple22:cpu|o_byte[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.009      ;
; 0.743 ; Simple22:cpu|outputBuffer[1][2]       ; Simple22:cpu|o_byte[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.009      ;
; 0.760 ; Simple22:cpu|GPRs[2][15]              ; Simple22:cpu|RAM_rtl_0_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; 0.521      ; 1.467      ;
; 0.776 ; Simple22:cpu|outputBuffer[3][2]       ; Simple22:cpu|o_byte[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.776 ; Simple22:cpu|outputBuffer[3][4]       ; Simple22:cpu|o_byte[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.803 ; Simple22:cpu|o_byte[5]                ; UART_Tx:uart_tx1|data_byte[5]                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.063      ;
; 0.845 ; UART_Rx:uart_rx1|state.00             ; UART_Rx:uart_rx1|state.START_STATE                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 1.108      ;
; 0.882 ; Simple22:cpu|outputBuffer[1][0]       ; Simple22:cpu|o_byte[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.148      ;
; 0.915 ; UART_Rx:uart_rx1|rx                   ; UART_Rx:uart_rx1|state.START_STATE                                                               ; clk          ; clk         ; 0.000        ; -0.367     ; 0.734      ;
; 0.919 ; Simple22:cpu|o_byte[1]                ; UART_Tx:uart_tx1|data_byte[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.179      ;
; 0.928 ; Simple22:cpu|o_byte[6]                ; UART_Tx:uart_tx1|data_byte[6]                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.188      ;
; 0.928 ; UART_Rx:uart_rx1|data_byte[7]         ; UART_Rx:uart_rx1|data_byte[7]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.193      ;
; 0.930 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|o_tx                                                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 1.194      ;
; 0.933 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|state.00                                                                        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.197      ;
; 0.942 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|counter[15]                                                                     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.207      ;
; 0.951 ; Simple22:cpu|GPRs[2][8]               ; Simple22:cpu|RAM_rtl_0_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.524      ; 1.661      ;
; 0.952 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|bit_index[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.216      ;
; 0.953 ; Simple22:cpu|sp[1]                    ; Simple22:cpu|altsyncram:RAM_rtl_0|altsyncram_u4h1:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.226      ;
; 0.959 ; Simple22:cpu|o_byte[2]                ; UART_Tx:uart_tx1|data_byte[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.209      ;
; 0.963 ; Simple22:cpu|GPRs[0][12]              ; Simple22:cpu|outputBuffer[2][4]                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.221      ;
; 0.974 ; Simple22:cpu|counter[5]               ; Simple22:cpu|counter[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; Simple22:cpu|counter[1]               ; Simple22:cpu|counter[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; Simple22:cpu|counter[3]               ; Simple22:cpu|counter[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; Simple22:cpu|counter[13]              ; Simple22:cpu|counter[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; Simple22:cpu|counter[11]              ; Simple22:cpu|counter[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; Simple22:cpu|counter[7]               ; Simple22:cpu|counter[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; Simple22:cpu|counter[9]               ; Simple22:cpu|counter[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.985 ; Simple22:cpu|counter[6]               ; Simple22:cpu|counter[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.987 ; Simple22:cpu|counter[0]               ; Simple22:cpu|counter[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.253      ;
; 0.988 ; Simple22:cpu|counter[2]               ; Simple22:cpu|counter[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; Simple22:cpu|counter[4]               ; Simple22:cpu|counter[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; Simple22:cpu|counter[12]              ; Simple22:cpu|counter[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; Simple22:cpu|counter[10]              ; Simple22:cpu|counter[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; Simple22:cpu|counter[14]              ; Simple22:cpu|counter[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; Simple22:cpu|counter[8]               ; Simple22:cpu|counter[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; Simple22:cpu|counter[6]               ; Simple22:cpu|counter[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.256      ;
; 0.992 ; Simple22:cpu|counter[0]               ; Simple22:cpu|counter[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; Simple22:cpu|counter[4]               ; Simple22:cpu|counter[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.259      ;
+-------+---------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_Rx:uart_rx1|data_avail'                                                                                                        ;
+-------+-------------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.405 ; new_instruction[4]            ; new_instruction[4]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; new_instruction[2]            ; new_instruction[2]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; new_instruction[3]            ; new_instruction[3]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; index[1]                      ; index[1]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 0.669      ;
; 0.410 ; index[0]                      ; index[0]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 0.674      ;
; 0.489 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[26] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.190      ; 1.895      ;
; 0.551 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[10] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.167      ; 1.934      ;
; 0.551 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[28] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.190      ; 1.957      ;
; 0.556 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[8]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.184      ; 1.956      ;
; 0.588 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[11] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.167      ; 1.971      ;
; 0.610 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[18] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.190      ; 2.016      ;
; 0.641 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[9]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.184      ; 2.041      ;
; 0.650 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[25] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.190      ; 2.056      ;
; 0.651 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[17] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.190      ; 2.057      ;
; 0.651 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[24] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.190      ; 2.057      ;
; 0.701 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[27] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.190      ; 2.107      ;
; 0.707 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[20] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.189      ; 2.112      ;
; 0.729 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[29] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.191      ; 2.136      ;
; 0.729 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[19] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.189      ; 2.134      ;
; 0.748 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[30] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.191      ; 2.155      ;
; 0.752 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[16] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.190      ; 2.158      ;
; 0.757 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[13] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.168      ; 2.141      ;
; 0.764 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[12] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.192      ; 2.172      ;
; 0.768 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[15] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.193      ; 2.177      ;
; 0.769 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[14] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.168      ; 2.153      ;
; 0.775 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[6]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.185      ; 2.176      ;
; 0.779 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[31] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.191      ; 2.186      ;
; 0.796 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[22] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.191      ; 2.203      ;
; 0.819 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[2]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.189      ; 2.224      ;
; 0.821 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[5]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.189      ; 2.226      ;
; 0.824 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[4]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.189      ; 2.229      ;
; 0.829 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[21] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.190      ; 2.235      ;
; 0.830 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[23] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.190      ; 2.236      ;
; 0.852 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[3]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.189      ; 2.257      ;
; 0.868 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[7]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.185      ; 2.269      ;
; 0.869 ; index[0]                      ; index[1]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.133      ;
; 0.870 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[0]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.188      ; 2.274      ;
; 0.882 ; UART_Rx:uart_rx1|data_byte[1] ; execute             ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.188      ; 2.286      ;
; 0.884 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[1]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.189      ; 2.289      ;
; 0.946 ; UART_Rx:uart_rx1|data_byte[0] ; execute             ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.188      ; 2.350      ;
; 1.032 ; new_instruction[0]            ; new_instruction[0]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.296      ;
; 1.063 ; index[1]                      ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.327      ;
; 1.108 ; new_instruction[0]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.372      ;
; 1.127 ; index[0]                      ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.391      ;
; 1.150 ; execute                       ; index[0]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.414      ;
; 1.290 ; new_instruction[1]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.077      ; 1.553      ;
; 1.292 ; new_instruction[1]            ; new_instruction[1]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.556      ;
; 1.299 ; final_pc[25]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 1.581      ;
; 1.326 ; final_pc[22]                  ; final_pc[22]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 1.608      ;
; 1.348 ; final_pc[31]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 1.630      ;
; 1.366 ; final_pc[1]                   ; final_pc[1]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.630      ;
; 1.375 ; final_pc[21]                  ; final_pc[21]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 1.657      ;
; 1.465 ; index[1]                      ; new_instruction[4]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.079      ; 1.730      ;
; 1.489 ; execute                       ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.753      ;
; 1.508 ; execute                       ; index[1]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.772      ;
; 1.519 ; final_pc[23]                  ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 1.801      ;
; 1.536 ; index[0]                      ; new_instruction[4]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.079      ; 1.801      ;
; 1.537 ; final_pc[4]                   ; final_pc[4]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.079      ; 1.802      ;
; 1.542 ; final_pc[30]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 1.824      ;
; 1.589 ; final_pc[28]                  ; final_pc[28]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 1.871      ;
; 1.602 ; new_instruction[4]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.077      ; 1.865      ;
; 1.609 ; final_pc[22]                  ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 1.891      ;
; 1.672 ; final_pc[21]                  ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 1.954      ;
; 1.681 ; final_pc[21]                  ; final_pc[22]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 1.963      ;
; 1.703 ; index[1]                      ; new_instruction[5]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 1.967      ;
; 1.705 ; index[1]                      ; new_instruction[3]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.079      ; 1.970      ;
; 1.712 ; index[1]                      ; new_instruction[2]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.079      ; 1.977      ;
; 1.727 ; final_pc[22]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.009      ;
; 1.733 ; final_pc[29]                  ; final_pc[29]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.015      ;
; 1.764 ; final_pc[25]                  ; final_pc[28]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.046      ;
; 1.774 ; index[0]                      ; new_instruction[5]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 2.038      ;
; 1.776 ; index[0]                      ; new_instruction[3]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.079      ; 2.041      ;
; 1.778 ; index[1]                      ; new_instruction[0]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 2.042      ;
; 1.783 ; index[0]                      ; new_instruction[2]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.079      ; 2.048      ;
; 1.790 ; final_pc[21]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.072      ;
; 1.810 ; execute                       ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.512      ; 2.508      ;
; 1.811 ; execute                       ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.512      ; 2.509      ;
; 1.812 ; new_instruction[3]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.077      ; 2.075      ;
; 1.816 ; final_pc[30]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.098      ;
; 1.816 ; execute                       ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.512      ; 2.514      ;
; 1.833 ; execute                       ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.512      ; 2.531      ;
; 1.834 ; final_pc[23]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.116      ;
; 1.835 ; execute                       ; final_pc[21]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.512      ; 2.533      ;
; 1.839 ; execute                       ; final_pc[28]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.512      ; 2.537      ;
; 1.847 ; execute                       ; final_pc[22]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.512      ; 2.545      ;
; 1.849 ; index[0]                      ; new_instruction[0]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.078      ; 2.113      ;
; 1.863 ; final_pc[25]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.145      ;
; 1.881 ; final_pc[25]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.163      ;
; 1.891 ; final_pc[25]                  ; final_pc[26]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.133      ; 2.210      ;
; 1.897 ; final_pc[25]                  ; final_pc[29]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.179      ;
; 1.901 ; final_pc[29]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.183      ;
; 1.910 ; final_pc[29]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.192      ;
; 1.928 ; new_instruction[2]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.077      ; 2.191      ;
; 1.932 ; final_pc[1]                   ; final_pc[4]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.080      ; 2.198      ;
; 1.952 ; final_pc[6]                   ; final_pc[6]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.079      ; 2.217      ;
; 1.957 ; final_pc[19]                  ; final_pc[19]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.097      ; 2.240      ;
; 1.964 ; execute                       ; final_pc[29]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.512      ; 2.662      ;
; 1.966 ; final_pc[4]                   ; final_pc[5]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.084      ; 2.236      ;
; 1.968 ; final_pc[26]                  ; final_pc[26]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.097      ; 2.251      ;
; 1.970 ; final_pc[28]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.096      ; 2.252      ;
+-------+-------------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'new_instruction_available'                                                                                                                                                                                     ;
+-------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                                                    ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; 1.648 ; new_instruction[19] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.250      ;
; 1.649 ; new_instruction[21] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.251      ;
; 1.658 ; new_instruction[23] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.260      ;
; 1.665 ; new_instruction[20] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.267      ;
; 1.684 ; new_instruction[5]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.645     ; 1.281      ;
; 1.708 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.659     ; 1.291      ;
; 1.816 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.657     ; 1.401      ;
; 1.829 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.655     ; 1.416      ;
; 1.851 ; new_instruction[31] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.646     ; 1.447      ;
; 1.853 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.657     ; 1.438      ;
; 1.858 ; new_instruction[25] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.460      ;
; 1.929 ; new_instruction[26] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.531      ;
; 1.940 ; new_instruction[24] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.542      ;
; 1.944 ; new_instruction[29] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.646     ; 1.540      ;
; 1.946 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.642     ; 1.546      ;
; 1.947 ; new_instruction[8]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.622     ; 1.567      ;
; 1.955 ; new_instruction[7]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.622     ; 1.575      ;
; 1.958 ; new_instruction[22] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.560      ;
; 1.960 ; new_instruction[12] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.626     ; 1.576      ;
; 1.962 ; new_instruction[28] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.646     ; 1.558      ;
; 1.970 ; new_instruction[16] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.623     ; 1.589      ;
; 1.970 ; new_instruction[17] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.623     ; 1.589      ;
; 1.972 ; new_instruction[18] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.623     ; 1.591      ;
; 1.973 ; new_instruction[6]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.622     ; 1.593      ;
; 1.978 ; new_instruction[9]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.622     ; 1.598      ;
; 1.980 ; new_instruction[15] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.626     ; 1.596      ;
; 1.993 ; new_instruction[27] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.595      ;
; 2.016 ; new_instruction[30] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.646     ; 1.612      ;
; 2.045 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.659     ; 1.628      ;
; 2.052 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.660     ; 1.634      ;
; 2.097 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.659     ; 1.680      ;
; 2.107 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.645     ; 1.704      ;
; 2.111 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.653     ; 1.700      ;
; 2.121 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.661     ; 1.702      ;
; 2.137 ; new_instruction[0]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.626     ; 1.753      ;
; 2.141 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.642     ; 1.741      ;
; 2.148 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.659     ; 1.731      ;
; 2.158 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.638     ; 1.762      ;
; 2.180 ; new_instruction[4]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.627     ; 1.795      ;
; 2.183 ; new_instruction[1]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.627     ; 1.798      ;
; 2.196 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.644     ; 1.794      ;
; 2.206 ; new_instruction[2]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.627     ; 1.821      ;
; 2.223 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.825      ;
; 2.234 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.661     ; 1.815      ;
; 2.239 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.642     ; 1.839      ;
; 2.246 ; new_instruction[11] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.602     ; 1.886      ;
; 2.253 ; new_instruction[13] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.602     ; 1.893      ;
; 2.259 ; new_instruction[3]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.627     ; 1.874      ;
; 2.260 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.646     ; 1.856      ;
; 2.264 ; new_instruction[10] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.602     ; 1.904      ;
; 2.274 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 1.876      ;
; 2.276 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.637     ; 1.881      ;
; 2.288 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.663     ; 1.867      ;
; 2.299 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.654     ; 1.887      ;
; 2.305 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.641     ; 1.906      ;
; 2.311 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.648     ; 1.905      ;
; 2.327 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.665     ; 1.904      ;
; 2.359 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.663     ; 1.938      ;
; 2.368 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.646     ; 1.964      ;
; 2.368 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.651     ; 1.959      ;
; 2.371 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.667     ; 1.946      ;
; 2.417 ; new_instruction[14] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.601     ; 2.058      ;
; 2.438 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.646     ; 2.034      ;
; 2.442 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.642     ; 2.042      ;
; 2.447 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.644     ; 2.045      ;
; 2.463 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.665     ; 2.040      ;
; 2.467 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.665     ; 2.044      ;
; 2.510 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.640     ; 2.112      ;
; 2.539 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.632     ; 2.149      ;
; 2.545 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.636     ; 2.151      ;
; 2.548 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.628     ; 2.162      ;
; 2.583 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.644     ; 2.181      ;
+-------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                     ;
+--------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.505 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[0] ; clk          ; clk         ; 1.000        ; -0.096     ; 1.407      ;
; -0.505 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[2] ; clk          ; clk         ; 1.000        ; -0.096     ; 1.407      ;
; -0.505 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[1] ; clk          ; clk         ; 1.000        ; -0.096     ; 1.407      ;
+--------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                     ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.985 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[0] ; clk          ; clk         ; 0.000        ; 0.096      ; 1.267      ;
; 0.985 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[2] ; clk          ; clk         ; 0.000        ; 0.096      ; 1.267      ;
; 0.985 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[1] ; clk          ; clk         ; 0.000        ; 0.096      ; 1.267      ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                 ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 8.41 MHz   ; 8.41 MHz        ; clk                         ;      ;
; 201.82 MHz ; 201.82 MHz      ; UART_Rx:uart_rx1|data_avail ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-----------------------------+----------+---------------+
; Clock                       ; Slack    ; End Point TNS ;
+-----------------------------+----------+---------------+
; clk                         ; -117.887 ; -17092.214    ;
; UART_Rx:uart_rx1|data_avail ; -3.955   ; -169.379      ;
; new_instruction_available   ; -2.109   ; -14.445       ;
+-----------------------------+----------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clk                         ; 0.339 ; 0.000         ;
; UART_Rx:uart_rx1|data_avail ; 0.355 ; 0.000         ;
; new_instruction_available   ; 1.563 ; 0.000         ;
+-----------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.359 ; -1.077               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.890 ; 0.000                ;
+-------+-------+----------------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -719.040      ;
; new_instruction_available   ; -2.649 ; -21.192       ;
; UART_Rx:uart_rx1|data_avail ; -1.285 ; -87.380       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                     ;
+----------+------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                                                                                  ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -117.887 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.320     ; 118.566    ;
; -117.886 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.320     ; 118.565    ;
; -117.719 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.352     ; 118.366    ;
; -117.719 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.352     ; 118.366    ;
; -117.490 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.351     ; 118.138    ;
; -117.489 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.351     ; 118.137    ;
; -117.379 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; 0.028      ; 118.406    ;
; -116.417 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[3][0] ; clk          ; clk         ; 1.000        ; 0.029      ; 117.445    ;
; -116.084 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[4][1] ; clk          ; clk         ; 1.000        ; -0.330     ; 116.753    ;
; -116.084 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[6][1] ; clk          ; clk         ; 1.000        ; -0.330     ; 116.753    ;
; -115.948 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[0][1] ; clk          ; clk         ; 1.000        ; -0.328     ; 116.619    ;
; -115.948 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[2][1] ; clk          ; clk         ; 1.000        ; -0.328     ; 116.619    ;
; -115.899 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[7][1] ; clk          ; clk         ; 1.000        ; -0.329     ; 116.569    ;
; -115.898 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[5][1] ; clk          ; clk         ; 1.000        ; -0.329     ; 116.568    ;
; -115.285 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.469     ; 115.815    ;
; -115.284 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.469     ; 115.814    ;
; -115.237 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[1][1] ; clk          ; clk         ; 1.000        ; 0.035      ; 116.271    ;
; -115.211 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.476     ; 115.734    ;
; -115.210 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.476     ; 115.733    ;
; -115.186 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.475     ; 115.710    ;
; -115.185 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.475     ; 115.709    ;
; -115.117 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.501     ; 115.615    ;
; -115.117 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.501     ; 115.615    ;
; -115.043 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.508     ; 115.534    ;
; -115.043 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.508     ; 115.534    ;
; -115.031 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.469     ; 115.561    ;
; -115.030 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.469     ; 115.560    ;
; -115.024 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.476     ; 115.547    ;
; -115.023 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.476     ; 115.546    ;
; -115.021 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.317     ; 115.703    ;
; -115.020 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.317     ; 115.702    ;
; -115.018 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.507     ; 115.510    ;
; -115.018 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.507     ; 115.510    ;
; -114.948 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.476     ; 115.471    ;
; -114.947 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.476     ; 115.470    ;
; -114.912 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.476     ; 115.435    ;
; -114.911 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.476     ; 115.434    ;
; -114.894 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.443     ; 115.450    ;
; -114.893 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.443     ; 115.449    ;
; -114.888 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.500     ; 115.387    ;
; -114.887 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.500     ; 115.386    ;
; -114.885 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.443     ; 115.441    ;
; -114.884 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.443     ; 115.440    ;
; -114.880 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.434     ; 115.445    ;
; -114.879 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.434     ; 115.444    ;
; -114.863 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.501     ; 115.361    ;
; -114.863 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.501     ; 115.361    ;
; -114.856 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.508     ; 115.347    ;
; -114.856 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.508     ; 115.347    ;
; -114.853 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.349     ; 115.503    ;
; -114.853 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.349     ; 115.503    ;
; -114.814 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.507     ; 115.306    ;
; -114.813 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.507     ; 115.305    ;
; -114.789 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.506     ; 115.282    ;
; -114.788 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.506     ; 115.281    ;
; -114.780 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.508     ; 115.271    ;
; -114.780 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.508     ; 115.271    ;
; -114.777 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.121     ; 115.655    ;
; -114.744 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.508     ; 115.235    ;
; -114.744 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.508     ; 115.235    ;
; -114.726 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.475     ; 115.250    ;
; -114.726 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.475     ; 115.250    ;
; -114.717 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.475     ; 115.241    ;
; -114.717 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.475     ; 115.241    ;
; -114.712 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.466     ; 115.245    ;
; -114.712 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.466     ; 115.245    ;
; -114.703 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.128     ; 115.574    ;
; -114.695 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[3][1] ; clk          ; clk         ; 1.000        ; 0.053      ; 115.747    ;
; -114.678 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.127     ; 115.550    ;
; -114.634 ; Simple22:cpu|GPRs[1][25]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.469     ; 115.164    ;
; -114.634 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.500     ; 115.133    ;
; -114.633 ; Simple22:cpu|GPRs[1][25]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.469     ; 115.163    ;
; -114.633 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.500     ; 115.132    ;
; -114.627 ; Simple22:cpu|GPRs[4][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.454     ; 115.172    ;
; -114.627 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.507     ; 115.119    ;
; -114.626 ; Simple22:cpu|GPRs[4][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.454     ; 115.171    ;
; -114.626 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.507     ; 115.118    ;
; -114.624 ; Simple22:cpu|GPRs[3][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.434     ; 115.189    ;
; -114.624 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.348     ; 115.275    ;
; -114.623 ; Simple22:cpu|GPRs[3][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.434     ; 115.188    ;
; -114.623 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.348     ; 115.274    ;
; -114.587 ; Simple22:cpu|GPRs[3][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.442     ; 115.144    ;
; -114.586 ; Simple22:cpu|GPRs[3][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.442     ; 115.143    ;
; -114.551 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.507     ; 115.043    ;
; -114.550 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.507     ; 115.042    ;
; -114.523 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.121     ; 115.401    ;
; -114.518 ; Simple22:cpu|GPRs[0][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.493     ; 115.024    ;
; -114.517 ; Simple22:cpu|GPRs[0][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.493     ; 115.023    ;
; -114.516 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.128     ; 115.387    ;
; -114.515 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.507     ; 115.007    ;
; -114.514 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.507     ; 115.006    ;
; -114.513 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; 0.031      ; 115.543    ;
; -114.497 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.474     ; 115.022    ;
; -114.496 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.474     ; 115.021    ;
; -114.489 ; Simple22:cpu|GPRs[1][27]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.475     ; 115.013    ;
; -114.488 ; Simple22:cpu|GPRs[1][27]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.475     ; 115.012    ;
; -114.488 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.474     ; 115.013    ;
; -114.487 ; Simple22:cpu|GPRs[7][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.443     ; 115.043    ;
; -114.487 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.474     ; 115.012    ;
; -114.486 ; Simple22:cpu|GPRs[7][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.443     ; 115.042    ;
+----------+------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_Rx:uart_rx1|data_avail'                                                                                              ;
+--------+--------------+---------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                   ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -3.955 ; execute      ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 5.274      ;
; -3.759 ; index[0]     ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 5.078      ;
; -3.713 ; execute      ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 5.032      ;
; -3.703 ; execute      ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 5.047      ;
; -3.660 ; final_pc[0]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.979      ;
; -3.651 ; index[1]     ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.970      ;
; -3.617 ; index[0]     ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.936      ;
; -3.574 ; execute      ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.893      ;
; -3.572 ; execute      ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.880      ;
; -3.532 ; execute      ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.840      ;
; -3.532 ; index[1]     ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.851      ;
; -3.507 ; index[0]     ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.851      ;
; -3.465 ; execute      ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.784      ;
; -3.442 ; final_pc[2]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.750      ;
; -3.418 ; final_pc[0]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.737      ;
; -3.408 ; final_pc[0]  ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.752      ;
; -3.405 ; execute      ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.749      ;
; -3.399 ; index[1]     ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.743      ;
; -3.381 ; execute      ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.689      ;
; -3.378 ; index[0]     ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.697      ;
; -3.376 ; index[0]     ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.684      ;
; -3.371 ; execute      ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.690      ;
; -3.356 ; index[0]     ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.675      ;
; -3.336 ; index[0]     ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.644      ;
; -3.317 ; index[0]     ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.661      ;
; -3.308 ; execute      ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.652      ;
; -3.308 ; execute      ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.627      ;
; -3.292 ; index[0]     ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.600      ;
; -3.291 ; execute      ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.610      ;
; -3.283 ; index[0]     ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.602      ;
; -3.279 ; final_pc[0]  ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.598      ;
; -3.277 ; final_pc[0]  ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.585      ;
; -3.272 ; execute      ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.580      ;
; -3.271 ; index[1]     ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.590      ;
; -3.270 ; index[1]     ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.589      ;
; -3.268 ; index[1]     ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.576      ;
; -3.256 ; final_pc[3]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.302      ; 4.557      ;
; -3.242 ; final_pc[3]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.302      ; 4.543      ;
; -3.237 ; final_pc[0]  ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.545      ;
; -3.232 ; index[1]     ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.576      ;
; -3.228 ; index[1]     ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.536      ;
; -3.220 ; index[0]     ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.564      ;
; -3.219 ; final_pc[2]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.527      ;
; -3.207 ; index[1]     ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.515      ;
; -3.198 ; index[1]     ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.517      ;
; -3.190 ; final_pc[2]  ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.334      ; 4.523      ;
; -3.185 ; execute      ; final_pc[25]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.493      ;
; -3.181 ; index[0]     ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.489      ;
; -3.179 ; index[0]     ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.498      ;
; -3.170 ; final_pc[0]  ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.489      ;
; -3.167 ; final_pc[10] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.087     ; 4.079      ;
; -3.153 ; execute      ; final_pc[18]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.497      ;
; -3.142 ; execute      ; final_pc[19]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.486      ;
; -3.135 ; index[1]     ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.479      ;
; -3.132 ; final_pc[5]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.304      ; 4.435      ;
; -3.118 ; final_pc[5]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.304      ; 4.421      ;
; -3.116 ; final_pc[14] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.086     ; 4.029      ;
; -3.112 ; index[0]     ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.431      ;
; -3.110 ; final_pc[0]  ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.454      ;
; -3.096 ; index[1]     ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.404      ;
; -3.094 ; index[1]     ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.413      ;
; -3.086 ; final_pc[0]  ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.394      ;
; -3.078 ; execute      ; final_pc[23]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.386      ;
; -3.076 ; final_pc[0]  ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.395      ;
; -3.065 ; index[0]     ; final_pc[18]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.409      ;
; -3.061 ; final_pc[2]  ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.369      ;
; -3.059 ; final_pc[2]  ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.298      ; 4.356      ;
; -3.037 ; execute      ; final_pc[9]               ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.056     ; 3.980      ;
; -3.032 ; execute      ; new_instruction_available ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.056     ; 3.975      ;
; -3.020 ; final_pc[12] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.087     ; 3.932      ;
; -3.019 ; final_pc[2]  ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.298      ; 4.316      ;
; -3.013 ; final_pc[0]  ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.357      ;
; -3.013 ; final_pc[0]  ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.332      ;
; -3.004 ; final_pc[3]  ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.327      ; 4.330      ;
; -3.004 ; index[1]     ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.323      ;
; -2.996 ; final_pc[0]  ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.320      ; 4.315      ;
; -2.989 ; index[0]     ; final_pc[25]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.297      ;
; -2.986 ; final_pc[6]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.306      ; 4.291      ;
; -2.981 ; final_pc[3]  ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.302      ; 4.282      ;
; -2.980 ; index[1]     ; final_pc[18]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.324      ;
; -2.977 ; execute      ; final_pc[21]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.285      ;
; -2.977 ; final_pc[0]  ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.285      ;
; -2.973 ; final_pc[7]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.306      ; 4.278      ;
; -2.959 ; final_pc[7]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.306      ; 4.264      ;
; -2.958 ; final_pc[2]  ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.266      ;
; -2.954 ; final_pc[11] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.087     ; 3.866      ;
; -2.952 ; execute      ; final_pc[14]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.319      ; 4.270      ;
; -2.946 ; index[0]     ; final_pc[19]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.345      ; 4.290      ;
; -2.944 ; index[0]     ; new_instruction_available ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.056     ; 3.887      ;
; -2.942 ; final_pc[3]  ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.327      ; 4.268      ;
; -2.939 ; final_pc[9]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.304      ; 4.242      ;
; -2.925 ; final_pc[10] ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.087     ; 3.837      ;
; -2.925 ; final_pc[9]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.304      ; 4.228      ;
; -2.920 ; final_pc[11] ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.087     ; 3.832      ;
; -2.919 ; execute      ; final_pc[7]               ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.057     ; 3.861      ;
; -2.919 ; final_pc[2]  ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.334      ; 4.252      ;
; -2.917 ; execute      ; final_pc[22]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.309      ; 4.225      ;
; -2.917 ; final_pc[3]  ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.291      ; 4.207      ;
; -2.915 ; final_pc[10] ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.062     ; 3.852      ;
; -2.908 ; final_pc[3]  ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.302      ; 4.209      ;
+--------+--------------+---------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'new_instruction_available'                                                                                                                                                                                      ;
+--------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                                                    ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -2.109 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.923     ; 2.216      ;
; -2.091 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.905     ; 2.216      ;
; -2.080 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.909     ; 2.201      ;
; -2.011 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.913     ; 2.128      ;
; -1.998 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.923     ; 2.105      ;
; -1.982 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.920     ; 2.092      ;
; -1.980 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.944     ; 2.066      ;
; -1.978 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.944     ; 2.064      ;
; -1.967 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.917     ; 2.080      ;
; -1.952 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.925     ; 2.057      ;
; -1.897 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.925     ; 2.002      ;
; -1.895 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.946     ; 1.979      ;
; -1.884 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.928     ; 1.986      ;
; -1.867 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.942     ; 1.955      ;
; -1.854 ; new_instruction[14] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.879     ; 2.005      ;
; -1.851 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.944     ; 1.937      ;
; -1.842 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.918     ; 1.954      ;
; -1.832 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.927     ; 1.935      ;
; -1.820 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.931     ; 1.919      ;
; -1.815 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.914     ; 1.931      ;
; -1.813 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.919     ; 1.924      ;
; -1.811 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.942     ; 1.899      ;
; -1.799 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.925     ; 1.904      ;
; -1.777 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.940     ; 1.867      ;
; -1.774 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.921     ; 1.883      ;
; -1.767 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.919     ; 1.878      ;
; -1.755 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.923     ; 1.862      ;
; -1.710 ; new_instruction[3]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.905     ; 1.835      ;
; -1.709 ; new_instruction[10] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.880     ; 1.859      ;
; -1.698 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.916     ; 1.812      ;
; -1.696 ; new_instruction[13] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.880     ; 1.846      ;
; -1.692 ; new_instruction[11] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.880     ; 1.842      ;
; -1.667 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.938     ; 1.759      ;
; -1.664 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.921     ; 1.773      ;
; -1.664 ; new_instruction[2]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.905     ; 1.789      ;
; -1.641 ; new_instruction[1]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.905     ; 1.766      ;
; -1.637 ; new_instruction[4]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.905     ; 1.762      ;
; -1.622 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.939     ; 1.713      ;
; -1.619 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.930     ; 1.719      ;
; -1.617 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.922     ; 1.725      ;
; -1.610 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.938     ; 1.702      ;
; -1.597 ; new_instruction[0]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.904     ; 1.723      ;
; -1.584 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.937     ; 1.677      ;
; -1.569 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.938     ; 1.661      ;
; -1.488 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.921     ; 1.597      ;
; -1.455 ; new_instruction[30] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.925     ; 1.560      ;
; -1.437 ; new_instruction[27] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.919     ; 1.548      ;
; -1.431 ; new_instruction[15] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.904     ; 1.557      ;
; -1.430 ; new_instruction[9]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.900     ; 1.560      ;
; -1.426 ; new_instruction[6]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.900     ; 1.556      ;
; -1.425 ; new_instruction[18] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.902     ; 1.553      ;
; -1.422 ; new_instruction[16] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.902     ; 1.550      ;
; -1.422 ; new_instruction[17] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.902     ; 1.550      ;
; -1.412 ; new_instruction[12] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.904     ; 1.538      ;
; -1.407 ; new_instruction[7]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.900     ; 1.537      ;
; -1.405 ; new_instruction[22] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.919     ; 1.516      ;
; -1.403 ; new_instruction[28] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.925     ; 1.508      ;
; -1.399 ; new_instruction[8]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.900     ; 1.529      ;
; -1.396 ; new_instruction[29] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.925     ; 1.501      ;
; -1.385 ; new_instruction[24] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.919     ; 1.496      ;
; -1.371 ; new_instruction[26] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.919     ; 1.482      ;
; -1.369 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.936     ; 1.463      ;
; -1.338 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.933     ; 1.435      ;
; -1.328 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.936     ; 1.422      ;
; -1.308 ; new_instruction[25] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.919     ; 1.419      ;
; -1.299 ; new_instruction[31] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.925     ; 1.404      ;
; -1.236 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.936     ; 1.330      ;
; -1.133 ; new_instruction[5]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.923     ; 1.240      ;
; -1.116 ; new_instruction[20] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.918     ; 1.228      ;
; -1.109 ; new_instruction[23] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.918     ; 1.221      ;
; -1.100 ; new_instruction[21] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.918     ; 1.212      ;
; -1.099 ; new_instruction[19] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.918     ; 1.211      ;
+--------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                       ;
+-------+---------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; Simple22:cpu|outputByteIndex[0]       ; Simple22:cpu|outputByteIndex[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Simple22:cpu|outputByteIndex[2]       ; Simple22:cpu|outputByteIndex[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Simple22:cpu|outputByteIndex[1]       ; Simple22:cpu|outputByteIndex[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.354 ; UART_Tx:uart_tx1|state.SEND_BIT_STATE ; UART_Tx:uart_tx1|state.SEND_BIT_STATE                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_Tx:uart_tx1|bit_index[2]         ; UART_Tx:uart_tx1|bit_index[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|state.STOP_STATE                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_Tx:uart_tx1|bit_index[0]         ; UART_Tx:uart_tx1|bit_index[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|state.START_STATE                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Tx:uart_tx1|state.00             ; UART_Tx:uart_tx1|state.00                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Tx:uart_tx1|bit_index[1]         ; UART_Tx:uart_tx1|bit_index[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Simple22:cpu|o_data_avail             ; Simple22:cpu|o_data_avail                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; UART_Rx:uart_rx1|bit_index[1]         ; UART_Rx:uart_rx1|bit_index[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; UART_Rx:uart_rx1|bit_index[2]         ; UART_Rx:uart_rx1|bit_index[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; UART_Rx:uart_rx1|bit_index[0]         ; UART_Rx:uart_rx1|bit_index[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.357 ; UART_Rx:uart_rx1|state.START_STATE    ; UART_Rx:uart_rx1|state.START_STATE                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; UART_Rx:uart_rx1|state.GET_BIT_STATE  ; UART_Rx:uart_rx1|state.GET_BIT_STATE                                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; UART_Rx:uart_rx1|state.00             ; UART_Rx:uart_rx1|state.00                                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; UART_Rx:uart_rx1|state.STOP_STATE     ; UART_Rx:uart_rx1|state.STOP_STATE                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.408 ; Simple22:cpu|sp[7]                    ; Simple22:cpu|RAM_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.667      ;
; 0.418 ; UART_Rx:uart_rx1|rx_buffer            ; UART_Rx:uart_rx1|rx                                                                              ; clk          ; clk         ; 0.000        ; 0.510      ; 1.099      ;
; 0.507 ; Simple22:cpu|outputBuffer[4][5]       ; Simple22:cpu|o_byte[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.749      ;
; 0.507 ; Simple22:cpu|outputBuffer[4][4]       ; Simple22:cpu|o_byte[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; Simple22:cpu|outputBuffer[4][7]       ; Simple22:cpu|o_byte[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.749      ;
; 0.508 ; Simple22:cpu|outputBuffer[4][2]       ; Simple22:cpu|o_byte[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.751      ;
; 0.509 ; Simple22:cpu|outputBuffer[4][6]       ; Simple22:cpu|o_byte[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.751      ;
; 0.511 ; Simple22:cpu|outputBuffer[4][3]       ; Simple22:cpu|o_byte[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.753      ;
; 0.531 ; UART_Tx:uart_tx1|state.00             ; UART_Tx:uart_tx1|o_tx                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.773      ;
; 0.556 ; Simple22:cpu|sp[9]                    ; Simple22:cpu|RAM_rtl_0_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.086      ; 0.813      ;
; 0.566 ; Simple22:cpu|GPRs[0][21]              ; Simple22:cpu|outputBuffer[3][5]                                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.808      ;
; 0.581 ; Simple22:cpu|sp[6]                    ; Simple22:cpu|RAM_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.840      ;
; 0.581 ; UART_Tx:uart_tx1|state.SEND_BIT_STATE ; UART_Tx:uart_tx1|state.STOP_STATE                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.824      ;
; 0.585 ; UART_Tx:uart_tx1|state.SEND_BIT_STATE ; UART_Tx:uart_tx1|bit_index[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; Simple22:cpu|outputBuffer[4][1]       ; Simple22:cpu|o_byte[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|state.SEND_BIT_STATE                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|bit_index[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.600 ; Simple22:cpu|counter[3]               ; Simple22:cpu|counter[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; Simple22:cpu|counter[5]               ; Simple22:cpu|counter[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; Simple22:cpu|counter[13]              ; Simple22:cpu|counter[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; Simple22:cpu|counter[11]              ; Simple22:cpu|counter[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; Simple22:cpu|counter[15]              ; Simple22:cpu|counter[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; Simple22:cpu|outputBuffer[4][0]       ; Simple22:cpu|o_byte[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; Simple22:cpu|counter[1]               ; Simple22:cpu|counter[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; Simple22:cpu|counter[6]               ; Simple22:cpu|counter[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.604 ; Simple22:cpu|counter[7]               ; Simple22:cpu|counter[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; Simple22:cpu|counter[9]               ; Simple22:cpu|counter[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; Simple22:cpu|counter[2]               ; Simple22:cpu|counter[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; Simple22:cpu|counter[4]               ; Simple22:cpu|counter[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; Simple22:cpu|counter[14]              ; Simple22:cpu|counter[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; Simple22:cpu|counter[12]              ; Simple22:cpu|counter[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; Simple22:cpu|counter[8]               ; Simple22:cpu|counter[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; Simple22:cpu|counter[10]              ; Simple22:cpu|counter[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.616 ; Simple22:cpu|outputByteIndex[0]       ; Simple22:cpu|outputByteIndex[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.874      ;
; 0.625 ; Simple22:cpu|counter[0]               ; Simple22:cpu|counter[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.867      ;
; 0.630 ; Simple22:cpu|outputByteIndex[2]       ; Simple22:cpu|outputByteIndex[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.888      ;
; 0.630 ; UART_Rx:uart_rx1|state.GET_BIT_STATE  ; UART_Rx:uart_rx1|state.STOP_STATE                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.870      ;
; 0.634 ; Simple22:cpu|outputByteIndex[2]       ; Simple22:cpu|outputByteIndex[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.892      ;
; 0.638 ; Simple22:cpu|outputByteIndex[1]       ; Simple22:cpu|outputByteIndex[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.896      ;
; 0.638 ; Simple22:cpu|outputByteIndex[1]       ; Simple22:cpu|outputByteIndex[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.896      ;
; 0.642 ; UART_Tx:uart_tx1|state.00             ; UART_Tx:uart_tx1|state.START_STATE                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.884      ;
; 0.658 ; Simple22:cpu|outputBuffer[2][7]       ; Simple22:cpu|o_byte[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.900      ;
; 0.659 ; Simple22:cpu|outputBuffer[1][2]       ; Simple22:cpu|o_byte[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.902      ;
; 0.660 ; Simple22:cpu|outputBuffer[1][4]       ; Simple22:cpu|o_byte[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.903      ;
; 0.666 ; Simple22:cpu|GPRs[2][15]              ; Simple22:cpu|RAM_rtl_0_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; 0.475      ; 1.312      ;
; 0.669 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|bit_index[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.911      ;
; 0.673 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|bit_index[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.916      ;
; 0.717 ; Simple22:cpu|outputBuffer[3][4]       ; Simple22:cpu|o_byte[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.718 ; Simple22:cpu|outputBuffer[3][2]       ; Simple22:cpu|o_byte[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.746 ; Simple22:cpu|o_byte[5]                ; UART_Tx:uart_tx1|data_byte[5]                                                                    ; clk          ; clk         ; 0.000        ; 0.066      ; 0.983      ;
; 0.781 ; UART_Rx:uart_rx1|state.00             ; UART_Rx:uart_rx1|state.START_STATE                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 1.021      ;
; 0.803 ; Simple22:cpu|outputBuffer[1][0]       ; Simple22:cpu|o_byte[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.045      ;
; 0.837 ; Simple22:cpu|o_byte[1]                ; UART_Tx:uart_tx1|data_byte[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.066      ; 1.074      ;
; 0.842 ; UART_Rx:uart_rx1|rx                   ; UART_Rx:uart_rx1|state.START_STATE                                                               ; clk          ; clk         ; 0.000        ; -0.339     ; 0.674      ;
; 0.846 ; Simple22:cpu|o_byte[6]                ; UART_Tx:uart_tx1|data_byte[6]                                                                    ; clk          ; clk         ; 0.000        ; 0.066      ; 1.083      ;
; 0.855 ; UART_Rx:uart_rx1|data_byte[7]         ; UART_Rx:uart_rx1|data_byte[7]                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.096      ;
; 0.858 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|state.00                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.100      ;
; 0.861 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|o_tx                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.103      ;
; 0.866 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|counter[15]                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.109      ;
; 0.875 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|bit_index[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.117      ;
; 0.878 ; Simple22:cpu|GPRs[2][8]               ; Simple22:cpu|RAM_rtl_0_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.478      ; 1.527      ;
; 0.882 ; Simple22:cpu|GPRs[0][12]              ; Simple22:cpu|outputBuffer[2][4]                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.117      ;
; 0.883 ; Simple22:cpu|o_byte[2]                ; UART_Tx:uart_tx1|data_byte[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.110      ;
; 0.886 ; Simple22:cpu|counter[5]               ; Simple22:cpu|counter[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; Simple22:cpu|counter[3]               ; Simple22:cpu|counter[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; Simple22:cpu|counter[13]              ; Simple22:cpu|counter[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.128      ;
; 0.887 ; Simple22:cpu|counter[11]              ; Simple22:cpu|counter[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.129      ;
; 0.889 ; Simple22:cpu|counter[1]               ; Simple22:cpu|counter[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; Simple22:cpu|counter[6]               ; Simple22:cpu|counter[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; Simple22:cpu|counter[7]               ; Simple22:cpu|counter[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; Simple22:cpu|counter[9]               ; Simple22:cpu|counter[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; Simple22:cpu|counter[0]               ; Simple22:cpu|counter[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; Simple22:cpu|sp[1]                    ; Simple22:cpu|altsyncram:RAM_rtl_0|altsyncram_u4h1:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.133      ;
; 0.893 ; Simple22:cpu|counter[2]               ; Simple22:cpu|counter[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; Simple22:cpu|counter[4]               ; Simple22:cpu|counter[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; Simple22:cpu|counter[14]              ; Simple22:cpu|counter[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.135      ;
; 0.894 ; Simple22:cpu|counter[12]              ; Simple22:cpu|counter[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; Simple22:cpu|counter[10]              ; Simple22:cpu|counter[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; Simple22:cpu|counter[8]               ; Simple22:cpu|counter[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.136      ;
; 0.901 ; Simple22:cpu|counter[6]               ; Simple22:cpu|counter[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.143      ;
; 0.903 ; Simple22:cpu|counter[0]               ; Simple22:cpu|counter[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.145      ;
; 0.904 ; Simple22:cpu|counter[4]               ; Simple22:cpu|counter[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.146      ;
+-------+---------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_Rx:uart_rx1|data_avail'                                                                                                         ;
+-------+-------------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.355 ; new_instruction[4]            ; new_instruction[4]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; new_instruction[2]            ; new_instruction[2]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; new_instruction[3]            ; new_instruction[3]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; index[1]                      ; index[1]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; index[0]                      ; index[0]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 0.608      ;
; 0.428 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[26] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.718      ;
; 0.462 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[28] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.752      ;
; 0.463 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[10] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.067      ; 1.731      ;
; 0.480 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[8]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.083      ; 1.764      ;
; 0.501 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[11] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.067      ; 1.769      ;
; 0.556 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[24] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.846      ;
; 0.562 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[18] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.852      ;
; 0.568 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[9]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.083      ; 1.852      ;
; 0.580 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[25] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.870      ;
; 0.581 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[17] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.871      ;
; 0.603 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[27] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.893      ;
; 0.608 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[20] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.088      ; 1.897      ;
; 0.628 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[19] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.088      ; 1.917      ;
; 0.634 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[29] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.924      ;
; 0.642 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[13] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.067      ; 1.910      ;
; 0.658 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[30] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.948      ;
; 0.660 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[14] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.066      ; 1.927      ;
; 0.662 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[6]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.083      ; 1.946      ;
; 0.667 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[16] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.957      ;
; 0.678 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[12] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.091      ; 1.970      ;
; 0.683 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[15] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.091      ; 1.975      ;
; 0.684 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[31] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.974      ;
; 0.702 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[2]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.088      ; 1.991      ;
; 0.704 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[4]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.088      ; 1.993      ;
; 0.706 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[22] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.089      ; 1.996      ;
; 0.712 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[5]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.087      ; 2.000      ;
; 0.724 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[21] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.088      ; 2.013      ;
; 0.731 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[23] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.088      ; 2.020      ;
; 0.737 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[3]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.088      ; 2.026      ;
; 0.761 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[7]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.083      ; 2.045      ;
; 0.766 ; UART_Rx:uart_rx1|data_byte[1] ; execute             ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.087      ; 2.054      ;
; 0.771 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[1]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.088      ; 2.060      ;
; 0.771 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[0]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.087      ; 2.059      ;
; 0.802 ; index[0]                      ; index[1]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.044      ;
; 0.821 ; UART_Rx:uart_rx1|data_byte[0] ; execute             ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 1.087      ; 2.109      ;
; 0.947 ; new_instruction[0]            ; new_instruction[0]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.189      ;
; 0.971 ; index[1]                      ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.213      ;
; 1.017 ; execute                       ; index[0]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.259      ;
; 1.029 ; new_instruction[0]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.271      ;
; 1.042 ; index[0]                      ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.284      ;
; 1.189 ; new_instruction[1]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.070      ; 1.430      ;
; 1.194 ; new_instruction[1]            ; new_instruction[1]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.436      ;
; 1.198 ; final_pc[25]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.456      ;
; 1.218 ; final_pc[22]                  ; final_pc[22]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.476      ;
; 1.222 ; final_pc[31]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.480      ;
; 1.246 ; final_pc[21]                  ; final_pc[21]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.504      ;
; 1.246 ; final_pc[1]                   ; final_pc[1]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.488      ;
; 1.311 ; index[1]                      ; new_instruction[4]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.072      ; 1.554      ;
; 1.352 ; final_pc[23]                  ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.610      ;
; 1.363 ; execute                       ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.605      ;
; 1.364 ; execute                       ; index[1]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.606      ;
; 1.385 ; index[0]                      ; new_instruction[4]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.072      ; 1.628      ;
; 1.389 ; final_pc[4]                   ; final_pc[4]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.631      ;
; 1.391 ; final_pc[30]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.649      ;
; 1.428 ; final_pc[28]                  ; final_pc[28]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.686      ;
; 1.481 ; final_pc[22]                  ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.739      ;
; 1.484 ; new_instruction[4]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.070      ; 1.725      ;
; 1.525 ; index[1]                      ; new_instruction[3]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.072      ; 1.768      ;
; 1.531 ; final_pc[21]                  ; final_pc[22]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.789      ;
; 1.532 ; index[1]                      ; new_instruction[2]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.072      ; 1.775      ;
; 1.539 ; final_pc[21]                  ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.797      ;
; 1.545 ; final_pc[29]                  ; final_pc[29]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.803      ;
; 1.557 ; index[1]                      ; new_instruction[5]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.799      ;
; 1.588 ; final_pc[22]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.846      ;
; 1.599 ; execute                       ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.467      ; 2.237      ;
; 1.599 ; final_pc[25]                  ; final_pc[28]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.857      ;
; 1.599 ; index[0]                      ; new_instruction[3]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.072      ; 1.842      ;
; 1.604 ; execute                       ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.467      ; 2.242      ;
; 1.606 ; index[0]                      ; new_instruction[2]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.072      ; 1.849      ;
; 1.612 ; execute                       ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.467      ; 2.250      ;
; 1.624 ; index[1]                      ; new_instruction[0]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.866      ;
; 1.629 ; execute                       ; final_pc[21]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.467      ; 2.267      ;
; 1.631 ; execute                       ; final_pc[22]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.467      ; 2.269      ;
; 1.631 ; index[0]                      ; new_instruction[5]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.873      ;
; 1.637 ; execute                       ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.467      ; 2.275      ;
; 1.644 ; execute                       ; final_pc[28]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.467      ; 2.282      ;
; 1.646 ; final_pc[21]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.904      ;
; 1.671 ; new_instruction[3]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.070      ; 1.912      ;
; 1.685 ; final_pc[30]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.943      ;
; 1.698 ; index[0]                      ; new_instruction[0]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 1.940      ;
; 1.700 ; final_pc[23]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.958      ;
; 1.702 ; final_pc[25]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.960      ;
; 1.705 ; final_pc[25]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.963      ;
; 1.715 ; final_pc[25]                  ; final_pc[26]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.124      ; 2.010      ;
; 1.719 ; final_pc[29]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.977      ;
; 1.732 ; final_pc[25]                  ; final_pc[29]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 1.990      ;
; 1.744 ; execute                       ; final_pc[29]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.467      ; 2.382      ;
; 1.754 ; final_pc[1]                   ; final_pc[4]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.072      ; 1.997      ;
; 1.759 ; final_pc[29]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 2.017      ;
; 1.767 ; execute                       ; final_pc[13]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.477      ; 2.415      ;
; 1.770 ; final_pc[28]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.087      ; 2.028      ;
; 1.773 ; final_pc[6]                   ; final_pc[6]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.071      ; 2.015      ;
; 1.776 ; final_pc[19]                  ; final_pc[19]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.088      ; 2.035      ;
; 1.778 ; new_instruction[2]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.070      ; 2.019      ;
; 1.785 ; final_pc[26]                  ; final_pc[26]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.088      ; 2.044      ;
+-------+-------------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'new_instruction_available'                                                                                                                                                                                      ;
+-------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                                                    ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; 1.563 ; new_instruction[21] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.633     ; 1.151      ;
; 1.565 ; new_instruction[19] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.633     ; 1.153      ;
; 1.567 ; new_instruction[23] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.633     ; 1.155      ;
; 1.573 ; new_instruction[20] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.633     ; 1.161      ;
; 1.593 ; new_instruction[5]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.639     ; 1.175      ;
; 1.606 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.652     ; 1.175      ;
; 1.709 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.651     ; 1.279      ;
; 1.718 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.648     ; 1.291      ;
; 1.729 ; new_instruction[31] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.641     ; 1.309      ;
; 1.734 ; new_instruction[25] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.634     ; 1.321      ;
; 1.741 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.651     ; 1.311      ;
; 1.807 ; new_instruction[26] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.634     ; 1.394      ;
; 1.816 ; new_instruction[24] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.634     ; 1.403      ;
; 1.816 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.635     ; 1.402      ;
; 1.818 ; new_instruction[29] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.641     ; 1.398      ;
; 1.826 ; new_instruction[22] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.634     ; 1.413      ;
; 1.832 ; new_instruction[8]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.615     ; 1.438      ;
; 1.835 ; new_instruction[12] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.619     ; 1.437      ;
; 1.835 ; new_instruction[28] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.641     ; 1.415      ;
; 1.840 ; new_instruction[7]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.615     ; 1.446      ;
; 1.850 ; new_instruction[17] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.617     ; 1.454      ;
; 1.852 ; new_instruction[15] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.619     ; 1.454      ;
; 1.852 ; new_instruction[16] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.617     ; 1.456      ;
; 1.853 ; new_instruction[27] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.634     ; 1.440      ;
; 1.855 ; new_instruction[6]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.615     ; 1.461      ;
; 1.857 ; new_instruction[18] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.617     ; 1.461      ;
; 1.861 ; new_instruction[9]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.615     ; 1.467      ;
; 1.882 ; new_instruction[30] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.641     ; 1.462      ;
; 1.912 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.652     ; 1.481      ;
; 1.916 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.653     ; 1.484      ;
; 1.960 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.652     ; 1.529      ;
; 1.964 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.637     ; 1.548      ;
; 1.971 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.645     ; 1.547      ;
; 1.983 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.655     ; 1.549      ;
; 1.986 ; new_instruction[0]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.618     ; 1.589      ;
; 1.995 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.635     ; 1.581      ;
; 2.001 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.631     ; 1.591      ;
; 2.005 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.652     ; 1.574      ;
; 2.021 ; new_instruction[4]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.619     ; 1.623      ;
; 2.030 ; new_instruction[1]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.619     ; 1.632      ;
; 2.042 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.637     ; 1.626      ;
; 2.044 ; new_instruction[2]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.619     ; 1.646      ;
; 2.064 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.634     ; 1.651      ;
; 2.077 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.655     ; 1.643      ;
; 2.078 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.635     ; 1.664      ;
; 2.092 ; new_instruction[3]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.619     ; 1.694      ;
; 2.097 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.638     ; 1.680      ;
; 2.101 ; new_instruction[11] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.596     ; 1.726      ;
; 2.108 ; new_instruction[13] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.596     ; 1.733      ;
; 2.114 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.634     ; 1.701      ;
; 2.115 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.629     ; 1.707      ;
; 2.117 ; new_instruction[10] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.596     ; 1.742      ;
; 2.133 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.658     ; 1.696      ;
; 2.137 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.632     ; 1.726      ;
; 2.139 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.646     ; 1.714      ;
; 2.142 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.641     ; 1.722      ;
; 2.167 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.659     ; 1.729      ;
; 2.194 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.658     ; 1.757      ;
; 2.196 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.638     ; 1.779      ;
; 2.205 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.644     ; 1.782      ;
; 2.209 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.662     ; 1.768      ;
; 2.255 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.634     ; 1.842      ;
; 2.262 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.638     ; 1.845      ;
; 2.264 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.637     ; 1.848      ;
; 2.288 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.659     ; 1.850      ;
; 2.296 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.659     ; 1.858      ;
; 2.300 ; new_instruction[14] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.595     ; 1.926      ;
; 2.326 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.631     ; 1.916      ;
; 2.344 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.623     ; 1.942      ;
; 2.358 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.620     ; 1.959      ;
; 2.359 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.628     ; 1.952      ;
; 2.394 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.638     ; 1.977      ;
+-------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                      ;
+--------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.359 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[0] ; clk          ; clk         ; 1.000        ; -0.087     ; 1.271      ;
; -0.359 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[2] ; clk          ; clk         ; 1.000        ; -0.087     ; 1.271      ;
; -0.359 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[1] ; clk          ; clk         ; 1.000        ; -0.087     ; 1.271      ;
+--------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                      ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.890 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[0] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.148      ;
; 0.890 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[2] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.148      ;
; 0.890 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[1] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.148      ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; clk                         ; -63.842 ; -8986.553     ;
; UART_Rx:uart_rx1|data_avail ; -1.738  ; -63.654       ;
; new_instruction_available   ; -0.663  ; -4.207        ;
+-----------------------------+---------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; UART_Rx:uart_rx1|data_avail ; 0.159 ; 0.000         ;
; clk                         ; 0.174 ; 0.000         ;
; new_instruction_available   ; 0.767 ; 0.000         ;
+-----------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.251 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.480 ; 0.000                ;
+-------+-------+----------------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -574.262      ;
; UART_Rx:uart_rx1|data_avail ; -1.000 ; -68.000       ;
; new_instruction_available   ; -1.000 ; -8.000        ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                    ;
+---------+------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                  ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -63.842 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.182     ; 64.647     ;
; -63.841 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.182     ; 64.646     ;
; -63.757 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.204     ; 64.540     ;
; -63.757 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.204     ; 64.540     ;
; -63.638 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.203     ; 64.422     ;
; -63.637 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.203     ; 64.421     ;
; -63.593 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.011     ; 64.569     ;
; -63.090 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[3][0] ; clk          ; clk         ; 1.000        ; -0.009     ; 64.068     ;
; -62.835 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[4][1] ; clk          ; clk         ; 1.000        ; -0.187     ; 63.635     ;
; -62.834 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[6][1] ; clk          ; clk         ; 1.000        ; -0.187     ; 63.634     ;
; -62.773 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[0][1] ; clk          ; clk         ; 1.000        ; -0.186     ; 63.574     ;
; -62.773 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[2][1] ; clk          ; clk         ; 1.000        ; -0.186     ; 63.574     ;
; -62.751 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[7][1] ; clk          ; clk         ; 1.000        ; -0.187     ; 63.551     ;
; -62.750 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[5][1] ; clk          ; clk         ; 1.000        ; -0.187     ; 63.550     ;
; -62.646 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.246     ; 63.387     ;
; -62.645 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.246     ; 63.386     ;
; -62.592 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.249     ; 63.330     ;
; -62.591 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.249     ; 63.329     ;
; -62.576 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.248     ; 63.315     ;
; -62.575 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.248     ; 63.314     ;
; -62.561 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.268     ; 63.280     ;
; -62.561 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.268     ; 63.280     ;
; -62.536 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.249     ; 63.274     ;
; -62.535 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.249     ; 63.273     ;
; -62.507 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.271     ; 63.223     ;
; -62.507 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.271     ; 63.223     ;
; -62.491 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.270     ; 63.208     ;
; -62.491 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.270     ; 63.208     ;
; -62.488 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.246     ; 63.229     ;
; -62.487 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.246     ; 63.228     ;
; -62.477 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.249     ; 63.215     ;
; -62.476 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.249     ; 63.214     ;
; -62.454 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~portb_address_reg0 ; Simple22:cpu|GPRs[1][1] ; clk          ; clk         ; 1.000        ; -0.005     ; 63.436     ;
; -62.451 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.271     ; 63.167     ;
; -62.451 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.271     ; 63.167     ;
; -62.450 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.249     ; 63.188     ;
; -62.449 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.249     ; 63.187     ;
; -62.442 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.267     ; 63.162     ;
; -62.441 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.267     ; 63.161     ;
; -62.411 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.234     ; 63.164     ;
; -62.410 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.234     ; 63.163     ;
; -62.409 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.179     ; 63.217     ;
; -62.408 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.179     ; 63.216     ;
; -62.403 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.268     ; 63.122     ;
; -62.403 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.268     ; 63.122     ;
; -62.402 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.234     ; 63.155     ;
; -62.401 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.234     ; 63.154     ;
; -62.397 ; Simple22:cpu|GPRs[1][30]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.075     ; 63.309     ;
; -62.392 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.271     ; 63.108     ;
; -62.392 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.271     ; 63.108     ;
; -62.388 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.270     ; 63.105     ;
; -62.387 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.270     ; 63.104     ;
; -62.378 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.231     ; 63.134     ;
; -62.377 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.231     ; 63.133     ;
; -62.372 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.269     ; 63.090     ;
; -62.371 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.269     ; 63.089     ;
; -62.365 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.271     ; 63.081     ;
; -62.365 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.271     ; 63.081     ;
; -62.343 ; Simple22:cpu|GPRs[6][30]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.078     ; 63.252     ;
; -62.333 ; Simple22:cpu|GPRs[1][25]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.246     ; 63.074     ;
; -62.332 ; Simple22:cpu|GPRs[1][25]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.246     ; 63.073     ;
; -62.332 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.270     ; 63.049     ;
; -62.331 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.270     ; 63.048     ;
; -62.327 ; Simple22:cpu|GPRs[1][29]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.077     ; 63.237     ;
; -62.326 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.256     ; 63.057     ;
; -62.326 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.256     ; 63.057     ;
; -62.324 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.201     ; 63.110     ;
; -62.324 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.201     ; 63.110     ;
; -62.317 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.256     ; 63.048     ;
; -62.317 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.256     ; 63.048     ;
; -62.293 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.253     ; 63.027     ;
; -62.293 ; Simple22:cpu|GPRs[3][30]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.253     ; 63.027     ;
; -62.287 ; Simple22:cpu|GPRs[6][29]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.078     ; 63.196     ;
; -62.284 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.267     ; 63.004     ;
; -62.283 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.267     ; 63.003     ;
; -62.275 ; Simple22:cpu|GPRs[1][27]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.248     ; 63.014     ;
; -62.274 ; Simple22:cpu|GPRs[1][27]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.248     ; 63.013     ;
; -62.273 ; Simple22:cpu|GPRs[1][16]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.250     ; 63.010     ;
; -62.273 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.270     ; 62.990     ;
; -62.272 ; Simple22:cpu|GPRs[1][16]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.250     ; 63.009     ;
; -62.272 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.270     ; 62.989     ;
; -62.248 ; Simple22:cpu|GPRs[1][25]                                                                                   ; Simple22:cpu|GPRs[6][0] ; clk          ; clk         ; 1.000        ; -0.268     ; 62.967     ;
; -62.248 ; Simple22:cpu|GPRs[1][25]                                                                                   ; Simple22:cpu|GPRs[4][0] ; clk          ; clk         ; 1.000        ; -0.268     ; 62.967     ;
; -62.246 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.270     ; 62.963     ;
; -62.245 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.270     ; 62.962     ;
; -62.243 ; Simple22:cpu|GPRs[4][30]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.243     ; 62.987     ;
; -62.242 ; Simple22:cpu|GPRs[4][30]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.243     ; 62.986     ;
; -62.239 ; Simple22:cpu|GPRs[1][26]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.248     ; 62.978     ;
; -62.239 ; Simple22:cpu|GPRs[1][31]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.075     ; 63.151     ;
; -62.238 ; Simple22:cpu|GPRs[1][26]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.248     ; 62.977     ;
; -62.228 ; Simple22:cpu|GPRs[6][31]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.078     ; 63.137     ;
; -62.209 ; Simple22:cpu|GPRs[3][31]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.231     ; 62.965     ;
; -62.208 ; Simple22:cpu|GPRs[3][31]                                                                                   ; Simple22:cpu|GPRs[7][0] ; clk          ; clk         ; 1.000        ; -0.231     ; 62.964     ;
; -62.207 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.255     ; 62.939     ;
; -62.206 ; Simple22:cpu|GPRs[7][29]                                                                                   ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.255     ; 62.938     ;
; -62.205 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.200     ; 62.992     ;
; -62.204 ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~portb_address_reg0  ; Simple22:cpu|GPRs[0][0] ; clk          ; clk         ; 1.000        ; -0.200     ; 62.991     ;
; -62.201 ; Simple22:cpu|GPRs[6][28]                                                                                   ; Simple22:cpu|GPRs[1][0] ; clk          ; clk         ; 1.000        ; -0.078     ; 63.110     ;
; -62.198 ; Simple22:cpu|GPRs[7][30]                                                                                   ; Simple22:cpu|GPRs[2][0] ; clk          ; clk         ; 1.000        ; -0.255     ; 62.930     ;
; -62.197 ; Simple22:cpu|GPRs[3][29]                                                                                   ; Simple22:cpu|GPRs[5][0] ; clk          ; clk         ; 1.000        ; -0.234     ; 62.950     ;
+---------+------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_Rx:uart_rx1|data_avail'                                                                                              ;
+--------+--------------+---------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                   ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.738 ; execute      ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.892      ;
; -1.650 ; execute      ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.813      ;
; -1.646 ; execute      ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.800      ;
; -1.609 ; index[0]     ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.763      ;
; -1.570 ; execute      ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.715      ;
; -1.567 ; execute      ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.712      ;
; -1.559 ; index[1]     ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.713      ;
; -1.541 ; execute      ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.704      ;
; -1.530 ; execute      ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.686      ;
; -1.521 ; index[0]     ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.684      ;
; -1.517 ; index[0]     ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.671      ;
; -1.515 ; execute      ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.660      ;
; -1.499 ; execute      ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.653      ;
; -1.484 ; execute      ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.647      ;
; -1.477 ; final_pc[0]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.631      ;
; -1.471 ; index[1]     ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.634      ;
; -1.467 ; index[1]     ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.621      ;
; -1.463 ; final_pc[2]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.156      ; 2.606      ;
; -1.453 ; execute      ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.598      ;
; -1.441 ; index[0]     ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.586      ;
; -1.438 ; index[0]     ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.583      ;
; -1.431 ; execute      ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.587      ;
; -1.412 ; index[0]     ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.575      ;
; -1.410 ; execute      ; new_instruction_available ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.019     ; 2.378      ;
; -1.401 ; index[0]     ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.557      ;
; -1.391 ; index[1]     ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.536      ;
; -1.389 ; execute      ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.545      ;
; -1.389 ; final_pc[0]  ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.552      ;
; -1.388 ; index[1]     ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.533      ;
; -1.386 ; index[0]     ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.531      ;
; -1.385 ; final_pc[0]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.539      ;
; -1.379 ; execute      ; final_pc[18]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.542      ;
; -1.375 ; final_pc[2]  ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.165      ; 2.527      ;
; -1.373 ; execute      ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.529      ;
; -1.371 ; final_pc[2]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.156      ; 2.514      ;
; -1.370 ; index[0]     ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.524      ;
; -1.364 ; execute      ; final_pc[25]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.509      ;
; -1.362 ; index[1]     ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.525      ;
; -1.355 ; index[0]     ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.518      ;
; -1.351 ; final_pc[3]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.146      ; 2.484      ;
; -1.351 ; index[1]     ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.507      ;
; -1.349 ; execute      ; final_pc[19]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.512      ;
; -1.336 ; index[1]     ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.481      ;
; -1.324 ; index[0]     ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.469      ;
; -1.320 ; index[1]     ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.474      ;
; -1.309 ; final_pc[0]  ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.454      ;
; -1.306 ; final_pc[0]  ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.451      ;
; -1.305 ; index[1]     ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.468      ;
; -1.302 ; index[0]     ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.458      ;
; -1.296 ; execute      ; final_pc[23]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.441      ;
; -1.295 ; final_pc[2]  ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.147      ; 2.429      ;
; -1.292 ; final_pc[2]  ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.147      ; 2.426      ;
; -1.281 ; index[0]     ; new_instruction_available ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.019     ; 2.249      ;
; -1.280 ; final_pc[0]  ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.443      ;
; -1.274 ; index[1]     ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.419      ;
; -1.272 ; final_pc[10] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.051     ; 2.208      ;
; -1.270 ; final_pc[5]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.150      ; 2.407      ;
; -1.269 ; final_pc[0]  ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.425      ;
; -1.266 ; final_pc[2]  ; final_pc[26]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.165      ; 2.418      ;
; -1.263 ; final_pc[3]  ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.155      ; 2.405      ;
; -1.260 ; index[0]     ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.416      ;
; -1.259 ; final_pc[3]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.146      ; 2.392      ;
; -1.255 ; final_pc[2]  ; final_pc[15]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.400      ;
; -1.254 ; final_pc[0]  ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.399      ;
; -1.252 ; index[1]     ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.408      ;
; -1.250 ; execute      ; final_pc[14]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.168      ; 2.405      ;
; -1.250 ; index[0]     ; final_pc[18]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.413      ;
; -1.245 ; execute      ; final_pc[22]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.390      ;
; -1.244 ; final_pc[14] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.050     ; 2.181      ;
; -1.244 ; index[0]     ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.400      ;
; -1.242 ; execute      ; final_pc[21]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.387      ;
; -1.240 ; final_pc[2]  ; final_pc[30]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.147      ; 2.374      ;
; -1.238 ; final_pc[0]  ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.167      ; 2.392      ;
; -1.235 ; index[0]     ; final_pc[25]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.380      ;
; -1.234 ; execute      ; final_pc[9]               ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.024     ; 2.197      ;
; -1.231 ; index[1]     ; new_instruction_available ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.019     ; 2.199      ;
; -1.224 ; final_pc[2]  ; final_pc[16]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.156      ; 2.367      ;
; -1.223 ; final_pc[0]  ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.386      ;
; -1.220 ; index[0]     ; final_pc[19]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.383      ;
; -1.210 ; index[1]     ; final_pc[12]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.366      ;
; -1.209 ; final_pc[2]  ; final_pc[24]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.165      ; 2.361      ;
; -1.200 ; index[1]     ; final_pc[18]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.363      ;
; -1.195 ; final_pc[6]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.152      ; 2.334      ;
; -1.194 ; index[1]     ; final_pc[11]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.350      ;
; -1.192 ; final_pc[0]  ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.337      ;
; -1.186 ; final_pc[12] ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.051     ; 2.122      ;
; -1.185 ; index[1]     ; final_pc[25]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.330      ;
; -1.184 ; final_pc[7]  ; final_pc[17]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.152      ; 2.323      ;
; -1.184 ; final_pc[10] ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.042     ; 2.129      ;
; -1.183 ; final_pc[3]  ; final_pc[29]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.137      ; 2.307      ;
; -1.182 ; final_pc[5]  ; final_pc[27]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.159      ; 2.328      ;
; -1.180 ; final_pc[10] ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.051     ; 2.116      ;
; -1.180 ; final_pc[3]  ; final_pc[31]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.137      ; 2.304      ;
; -1.178 ; final_pc[5]  ; final_pc[20]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.150      ; 2.315      ;
; -1.178 ; final_pc[2]  ; final_pc[28]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.147      ; 2.312      ;
; -1.177 ; execute      ; final_pc[13]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.168      ; 2.332      ;
; -1.170 ; index[1]     ; final_pc[19]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.176      ; 2.333      ;
; -1.170 ; final_pc[0]  ; final_pc[10]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.169      ; 2.326      ;
; -1.167 ; index[0]     ; final_pc[23]              ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; 0.158      ; 2.312      ;
; -1.160 ; execute      ; final_pc[7]               ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1.000        ; -0.026     ; 2.121      ;
+--------+--------------+---------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'new_instruction_available'                                                                                                                                                                                      ;
+--------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                                                    ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -0.663 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.480     ; 1.192      ;
; -0.634 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.468     ; 1.175      ;
; -0.633 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.459     ; 1.183      ;
; -0.627 ; new_instruction[14] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.437     ; 1.199      ;
; -0.626 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.461     ; 1.174      ;
; -0.611 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.470     ; 1.150      ;
; -0.596 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.500     ; 1.105      ;
; -0.585 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.500     ; 1.094      ;
; -0.570 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.476     ; 1.103      ;
; -0.565 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.472     ; 1.102      ;
; -0.556 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.478     ; 1.087      ;
; -0.549 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.504     ; 1.054      ;
; -0.542 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.498     ; 1.053      ;
; -0.535 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.483     ; 1.061      ;
; -0.525 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.500     ; 1.034      ;
; -0.513 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.478     ; 1.044      ;
; -0.509 ; new_instruction[10] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.438     ; 1.080      ;
; -0.505 ; new_instruction[13] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.438     ; 1.076      ;
; -0.502 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.482     ; 1.029      ;
; -0.501 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.498     ; 1.012      ;
; -0.501 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.488     ; 1.022      ;
; -0.497 ; new_instruction[11] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.438     ; 1.068      ;
; -0.490 ; new_instruction[3]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.459     ; 1.040      ;
; -0.487 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.472     ; 1.024      ;
; -0.477 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.474     ; 1.012      ;
; -0.469 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.470     ; 1.008      ;
; -0.464 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.478     ; 0.995      ;
; -0.461 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.498     ; 0.972      ;
; -0.459 ; new_instruction[2]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.459     ; 1.009      ;
; -0.446 ; new_instruction[1]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.459     ; 0.996      ;
; -0.443 ; new_instruction[4]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.459     ; 0.993      ;
; -0.442 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.474     ; 0.977      ;
; -0.432 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.476     ; 0.965      ;
; -0.424 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.476     ; 0.957      ;
; -0.420 ; new_instruction[0]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.458     ; 0.971      ;
; -0.404 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.494     ; 0.919      ;
; -0.399 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.470     ; 0.938      ;
; -0.397 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.494     ; 0.912      ;
; -0.390 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.486     ; 0.913      ;
; -0.381 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.476     ; 0.914      ;
; -0.378 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.477     ; 0.910      ;
; -0.372 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.494     ; 0.887      ;
; -0.359 ; new_instruction[30] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.483     ; 0.885      ;
; -0.354 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.494     ; 0.869      ;
; -0.354 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.494     ; 0.869      ;
; -0.345 ; new_instruction[27] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.477     ; 0.877      ;
; -0.344 ; new_instruction[9]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.456     ; 0.897      ;
; -0.342 ; new_instruction[18] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.459     ; 0.892      ;
; -0.340 ; new_instruction[15] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.463     ; 0.886      ;
; -0.340 ; new_instruction[16] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.459     ; 0.890      ;
; -0.338 ; new_instruction[17] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.459     ; 0.888      ;
; -0.337 ; new_instruction[6]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.456     ; 0.890      ;
; -0.331 ; new_instruction[28] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.483     ; 0.857      ;
; -0.329 ; new_instruction[12] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.463     ; 0.875      ;
; -0.329 ; new_instruction[7]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.456     ; 0.882      ;
; -0.329 ; new_instruction[8]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.456     ; 0.882      ;
; -0.325 ; new_instruction[22] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.477     ; 0.857      ;
; -0.320 ; new_instruction[29] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.483     ; 0.846      ;
; -0.318 ; new_instruction[24] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.477     ; 0.850      ;
; -0.314 ; new_instruction[26] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.477     ; 0.846      ;
; -0.278 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.476     ; 0.811      ;
; -0.259 ; new_instruction[25] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.477     ; 0.791      ;
; -0.257 ; new_instruction[31] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.483     ; 0.783      ;
; -0.239 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.492     ; 0.756      ;
; -0.224 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.488     ; 0.745      ;
; -0.220 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.492     ; 0.737      ;
; -0.168 ; new_instruction[5]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.480     ; 0.697      ;
; -0.156 ; new_instruction[20] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.475     ; 0.690      ;
; -0.152 ; new_instruction[19] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.475     ; 0.686      ;
; -0.152 ; new_instruction[23] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.475     ; 0.686      ;
; -0.151 ; new_instruction[21] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.475     ; 0.685      ;
; -0.151 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 1.000        ; -0.492     ; 0.668      ;
+--------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_Rx:uart_rx1|data_avail'                                                                                                         ;
+-------+-------------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.159 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[26] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.612      ; 0.885      ;
; 0.183 ; new_instruction[4]            ; new_instruction[4]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; new_instruction[2]            ; new_instruction[2]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; new_instruction[3]            ; new_instruction[3]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; index[1]                      ; index[1]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[8]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.607      ; 0.911      ;
; 0.190 ; index[0]                      ; index[0]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[10] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.591      ; 0.896      ;
; 0.197 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[28] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.612      ; 0.923      ;
; 0.209 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[11] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.591      ; 0.914      ;
; 0.236 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[18] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.612      ; 0.962      ;
; 0.240 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[24] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.612      ; 0.966      ;
; 0.242 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[9]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.607      ; 0.963      ;
; 0.249 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[25] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.612      ; 0.975      ;
; 0.250 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[17] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.612      ; 0.976      ;
; 0.253 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[27] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.612      ; 0.979      ;
; 0.264 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[20] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.610      ; 0.988      ;
; 0.267 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[19] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.610      ; 0.991      ;
; 0.270 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[29] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.613      ; 0.997      ;
; 0.276 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[13] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.592      ; 0.982      ;
; 0.278 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[30] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.613      ; 1.005      ;
; 0.284 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[6]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.608      ; 1.006      ;
; 0.284 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[16] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.612      ; 1.010      ;
; 0.285 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[14] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.591      ; 0.990      ;
; 0.288 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[12] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.616      ; 1.018      ;
; 0.292 ; UART_Rx:uart_rx1|data_byte[6] ; new_instruction[22] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.613      ; 1.019      ;
; 0.293 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[15] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.617      ; 1.024      ;
; 0.297 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[31] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.613      ; 1.024      ;
; 0.309 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[23] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.611      ; 1.034      ;
; 0.314 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[5]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.610      ; 1.038      ;
; 0.318 ; UART_Rx:uart_rx1|data_byte[5] ; new_instruction[21] ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.611      ; 1.043      ;
; 0.318 ; UART_Rx:uart_rx1|data_byte[4] ; new_instruction[4]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.610      ; 1.042      ;
; 0.324 ; UART_Rx:uart_rx1|data_byte[0] ; new_instruction[0]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.609      ; 1.047      ;
; 0.326 ; UART_Rx:uart_rx1|data_byte[1] ; execute             ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.609      ; 1.049      ;
; 0.326 ; UART_Rx:uart_rx1|data_byte[1] ; new_instruction[1]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.610      ; 1.050      ;
; 0.329 ; UART_Rx:uart_rx1|data_byte[2] ; new_instruction[2]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.610      ; 1.053      ;
; 0.343 ; UART_Rx:uart_rx1|data_byte[7] ; new_instruction[7]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.608      ; 1.065      ;
; 0.347 ; UART_Rx:uart_rx1|data_byte[3] ; new_instruction[3]  ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.610      ; 1.071      ;
; 0.348 ; UART_Rx:uart_rx1|data_byte[0] ; execute             ; clk                         ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.609      ; 1.071      ;
; 0.398 ; index[0]                      ; index[1]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.522      ;
; 0.470 ; new_instruction[0]            ; new_instruction[0]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.594      ;
; 0.484 ; index[1]                      ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.608      ;
; 0.494 ; new_instruction[0]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.618      ;
; 0.505 ; index[0]                      ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.629      ;
; 0.515 ; execute                       ; index[0]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.639      ;
; 0.581 ; final_pc[25]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.714      ;
; 0.582 ; new_instruction[1]            ; new_instruction[1]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.706      ;
; 0.582 ; new_instruction[1]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.039      ; 0.705      ;
; 0.593 ; final_pc[22]                  ; final_pc[22]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.726      ;
; 0.600 ; final_pc[31]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.733      ;
; 0.611 ; final_pc[1]                   ; final_pc[1]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.041      ; 0.736      ;
; 0.612 ; final_pc[21]                  ; final_pc[21]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.745      ;
; 0.676 ; execute                       ; index[1]            ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.800      ;
; 0.679 ; final_pc[23]                  ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.812      ;
; 0.684 ; final_pc[4]                   ; final_pc[4]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.041      ; 0.809      ;
; 0.686 ; final_pc[30]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.819      ;
; 0.690 ; execute                       ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.814      ;
; 0.705 ; final_pc[28]                  ; final_pc[28]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.838      ;
; 0.712 ; index[1]                      ; new_instruction[4]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.041      ; 0.837      ;
; 0.715 ; new_instruction[4]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.039      ; 0.838      ;
; 0.728 ; final_pc[22]                  ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.861      ;
; 0.745 ; index[0]                      ; new_instruction[4]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.041      ; 0.870      ;
; 0.758 ; final_pc[21]                  ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.891      ;
; 0.763 ; final_pc[21]                  ; final_pc[22]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.896      ;
; 0.773 ; final_pc[29]                  ; final_pc[29]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.906      ;
; 0.791 ; final_pc[22]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.924      ;
; 0.801 ; execute                       ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.247      ; 1.132      ;
; 0.804 ; index[1]                      ; new_instruction[5]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.928      ;
; 0.808 ; execute                       ; final_pc[23]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.247      ; 1.139      ;
; 0.810 ; final_pc[25]                  ; final_pc[28]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.943      ;
; 0.815 ; execute                       ; final_pc[22]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.247      ; 1.146      ;
; 0.816 ; new_instruction[3]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.039      ; 0.939      ;
; 0.820 ; final_pc[30]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.953      ;
; 0.821 ; final_pc[21]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.954      ;
; 0.822 ; index[1]                      ; new_instruction[0]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.946      ;
; 0.827 ; execute                       ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.247      ; 1.158      ;
; 0.828 ; index[1]                      ; new_instruction[3]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.041      ; 0.953      ;
; 0.831 ; final_pc[23]                  ; final_pc[25]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.964      ;
; 0.834 ; index[1]                      ; new_instruction[2]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.041      ; 0.959      ;
; 0.835 ; execute                       ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.247      ; 1.166      ;
; 0.837 ; execute                       ; final_pc[21]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.247      ; 1.168      ;
; 0.837 ; index[0]                      ; new_instruction[5]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.961      ;
; 0.838 ; execute                       ; final_pc[28]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.247      ; 1.169      ;
; 0.855 ; index[0]                      ; new_instruction[0]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.040      ; 0.979      ;
; 0.858 ; final_pc[29]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.991      ;
; 0.859 ; new_instruction[2]            ; execute             ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.039      ; 0.982      ;
; 0.860 ; index[0]                      ; new_instruction[3]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.041      ; 0.985      ;
; 0.863 ; final_pc[29]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 0.996      ;
; 0.866 ; index[0]                      ; new_instruction[2]  ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.041      ; 0.991      ;
; 0.867 ; final_pc[25]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 1.000      ;
; 0.870 ; final_pc[25]                  ; final_pc[29]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 1.003      ;
; 0.872 ; final_pc[25]                  ; final_pc[30]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 1.005      ;
; 0.874 ; final_pc[25]                  ; final_pc[26]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.067      ; 1.025      ;
; 0.890 ; final_pc[1]                   ; final_pc[4]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.043      ; 1.017      ;
; 0.897 ; execute                       ; final_pc[29]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.247      ; 1.228      ;
; 0.898 ; final_pc[4]                   ; final_pc[5]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.047      ; 1.029      ;
; 0.901 ; final_pc[28]                  ; final_pc[31]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 1.034      ;
; 0.902 ; final_pc[6]                   ; final_pc[6]         ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.041      ; 1.027      ;
; 0.904 ; final_pc[19]                  ; final_pc[19]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 1.037      ;
; 0.904 ; final_pc[28]                  ; final_pc[29]        ; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 0.000        ; 0.049      ; 1.037      ;
+-------+-------------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                      ;
+-------+---------------------------------------+--------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                          ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.174 ; Simple22:cpu|outputByteIndex[0]       ; Simple22:cpu|outputByteIndex[0]                                                                  ; clk                         ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Simple22:cpu|outputByteIndex[2]       ; Simple22:cpu|outputByteIndex[2]                                                                  ; clk                         ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Simple22:cpu|outputByteIndex[1]       ; Simple22:cpu|outputByteIndex[1]                                                                  ; clk                         ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.182 ; UART_Tx:uart_tx1|state.SEND_BIT_STATE ; UART_Tx:uart_tx1|state.SEND_BIT_STATE                                                            ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Tx:uart_tx1|bit_index[2]         ; UART_Tx:uart_tx1|bit_index[2]                                                                    ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|state.STOP_STATE                                                                ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Tx:uart_tx1|bit_index[0]         ; UART_Tx:uart_tx1|bit_index[0]                                                                    ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|state.START_STATE                                                               ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_Tx:uart_tx1|state.00             ; UART_Tx:uart_tx1|state.00                                                                        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_Tx:uart_tx1|bit_index[1]         ; UART_Tx:uart_tx1|bit_index[1]                                                                    ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Simple22:cpu|o_data_avail             ; Simple22:cpu|o_data_avail                                                                        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_Rx:uart_rx1|bit_index[1]         ; UART_Rx:uart_rx1|bit_index[1]                                                                    ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_Rx:uart_rx1|bit_index[2]         ; UART_Rx:uart_rx1|bit_index[2]                                                                    ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_Rx:uart_rx1|bit_index[0]         ; UART_Rx:uart_rx1|bit_index[0]                                                                    ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; UART_Rx:uart_rx1|state.START_STATE    ; UART_Rx:uart_rx1|state.START_STATE                                                               ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; UART_Rx:uart_rx1|state.GET_BIT_STATE  ; UART_Rx:uart_rx1|state.GET_BIT_STATE                                                             ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; UART_Rx:uart_rx1|state.00             ; UART_Rx:uart_rx1|state.00                                                                        ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; UART_Rx:uart_rx1|state.STOP_STATE     ; UART_Rx:uart_rx1|state.STOP_STATE                                                                ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.196 ; Simple22:cpu|sp[7]                    ; Simple22:cpu|RAM_rtl_0_bypass[15]                                                                ; clk                         ; clk         ; 0.000        ; 0.050      ; 0.330      ;
; 0.198 ; UART_Rx:uart_rx1|rx_buffer            ; UART_Rx:uart_rx1|rx                                                                              ; clk                         ; clk         ; 0.000        ; 0.268      ; 0.550      ;
; 0.248 ; Simple22:cpu|outputBuffer[4][5]       ; Simple22:cpu|o_byte[5]                                                                           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.372      ;
; 0.248 ; Simple22:cpu|outputBuffer[4][4]       ; Simple22:cpu|o_byte[4]                                                                           ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; Simple22:cpu|outputBuffer[4][7]       ; Simple22:cpu|o_byte[7]                                                                           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.372      ;
; 0.250 ; Simple22:cpu|outputBuffer[4][2]       ; Simple22:cpu|o_byte[2]                                                                           ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.375      ;
; 0.250 ; Simple22:cpu|outputBuffer[4][6]       ; Simple22:cpu|o_byte[6]                                                                           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.374      ;
; 0.251 ; Simple22:cpu|outputBuffer[4][3]       ; Simple22:cpu|o_byte[3]                                                                           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.375      ;
; 0.268 ; Simple22:cpu|sp[9]                    ; Simple22:cpu|RAM_rtl_0_bypass[19]                                                                ; clk                         ; clk         ; 0.000        ; 0.049      ; 0.401      ;
; 0.269 ; Simple22:cpu|GPRs[0][21]              ; Simple22:cpu|outputBuffer[3][5]                                                                  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.394      ;
; 0.270 ; UART_Tx:uart_tx1|state.SEND_BIT_STATE ; UART_Tx:uart_tx1|state.STOP_STATE                                                                ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.395      ;
; 0.273 ; UART_Tx:uart_tx1|state.00             ; UART_Tx:uart_tx1|o_tx                                                                            ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.397      ;
; 0.273 ; UART_Tx:uart_tx1|state.SEND_BIT_STATE ; UART_Tx:uart_tx1|bit_index[2]                                                                    ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.274 ; Simple22:cpu|sp[6]                    ; Simple22:cpu|RAM_rtl_0_bypass[13]                                                                ; clk                         ; clk         ; 0.000        ; 0.050      ; 0.408      ;
; 0.277 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|state.SEND_BIT_STATE                                                            ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.402      ;
; 0.277 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|bit_index[0]                                                                    ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.402      ;
; 0.291 ; Simple22:cpu|outputBuffer[4][1]       ; Simple22:cpu|o_byte[1]                                                                           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.415      ;
; 0.297 ; Simple22:cpu|outputBuffer[4][0]       ; Simple22:cpu|o_byte[0]                                                                           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.421      ;
; 0.299 ; Simple22:cpu|counter[15]              ; Simple22:cpu|counter[15]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; Simple22:cpu|counter[1]               ; Simple22:cpu|counter[1]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Simple22:cpu|counter[3]               ; Simple22:cpu|counter[3]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Simple22:cpu|counter[5]               ; Simple22:cpu|counter[5]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Simple22:cpu|counter[11]              ; Simple22:cpu|counter[11]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Simple22:cpu|counter[13]              ; Simple22:cpu|counter[13]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; Simple22:cpu|counter[6]               ; Simple22:cpu|counter[6]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Simple22:cpu|counter[7]               ; Simple22:cpu|counter[7]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Simple22:cpu|counter[9]               ; Simple22:cpu|counter[9]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; Simple22:cpu|counter[2]               ; Simple22:cpu|counter[2]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; Simple22:cpu|counter[4]               ; Simple22:cpu|counter[4]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; Simple22:cpu|counter[8]               ; Simple22:cpu|counter[8]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; Simple22:cpu|counter[14]              ; Simple22:cpu|counter[14]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; Simple22:cpu|counter[12]              ; Simple22:cpu|counter[12]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; Simple22:cpu|counter[10]              ; Simple22:cpu|counter[10]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.312 ; Simple22:cpu|counter[0]               ; Simple22:cpu|counter[0]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.437      ;
; 0.312 ; Simple22:cpu|outputByteIndex[0]       ; Simple22:cpu|outputByteIndex[1]                                                                  ; clk                         ; clk         ; 0.000        ; 0.049      ; 0.445      ;
; 0.318 ; UART_Rx:uart_rx1|state.GET_BIT_STATE  ; UART_Rx:uart_rx1|state.STOP_STATE                                                                ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.441      ;
; 0.320 ; Simple22:cpu|outputByteIndex[2]       ; Simple22:cpu|outputByteIndex[0]                                                                  ; clk                         ; clk         ; 0.000        ; 0.049      ; 0.453      ;
; 0.324 ; Simple22:cpu|outputByteIndex[2]       ; Simple22:cpu|outputByteIndex[1]                                                                  ; clk                         ; clk         ; 0.000        ; 0.049      ; 0.457      ;
; 0.324 ; UART_Tx:uart_tx1|state.00             ; UART_Tx:uart_tx1|state.START_STATE                                                               ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.448      ;
; 0.328 ; Simple22:cpu|outputByteIndex[1]       ; Simple22:cpu|outputByteIndex[0]                                                                  ; clk                         ; clk         ; 0.000        ; 0.049      ; 0.461      ;
; 0.328 ; Simple22:cpu|outputByteIndex[1]       ; Simple22:cpu|outputByteIndex[2]                                                                  ; clk                         ; clk         ; 0.000        ; 0.049      ; 0.461      ;
; 0.334 ; UART_Tx:uart_tx1|state.START_STATE    ; UART_Tx:uart_tx1|bit_index[1]                                                                    ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.458      ;
; 0.334 ; Simple22:cpu|outputBuffer[2][7]       ; Simple22:cpu|o_byte[7]                                                                           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.458      ;
; 0.334 ; Simple22:cpu|outputBuffer[1][2]       ; Simple22:cpu|o_byte[2]                                                                           ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.459      ;
; 0.335 ; Simple22:cpu|outputBuffer[1][4]       ; Simple22:cpu|o_byte[4]                                                                           ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.460      ;
; 0.336 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|bit_index[0]                                                                    ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.461      ;
; 0.341 ; Simple22:cpu|outputBuffer[3][2]       ; Simple22:cpu|o_byte[2]                                                                           ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.466      ;
; 0.342 ; Simple22:cpu|outputBuffer[3][4]       ; Simple22:cpu|o_byte[4]                                                                           ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.467      ;
; 0.344 ; Simple22:cpu|GPRs[2][15]              ; Simple22:cpu|RAM_rtl_0_bypass[36]                                                                ; clk                         ; clk         ; 0.000        ; 0.249      ; 0.677      ;
; 0.351 ; Simple22:cpu|o_byte[5]                ; UART_Tx:uart_tx1|data_byte[5]                                                                    ; clk                         ; clk         ; 0.000        ; 0.034      ; 0.469      ;
; 0.377 ; UART_Rx:uart_rx1|state.00             ; UART_Rx:uart_rx1|state.START_STATE                                                               ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.500      ;
; 0.395 ; Simple22:cpu|outputBuffer[1][0]       ; Simple22:cpu|o_byte[0]                                                                           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.519      ;
; 0.415 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|o_tx                                                                            ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.539      ;
; 0.417 ; Simple22:cpu|o_byte[1]                ; UART_Tx:uart_tx1|data_byte[1]                                                                    ; clk                         ; clk         ; 0.000        ; 0.034      ; 0.535      ;
; 0.417 ; UART_Rx:uart_rx1|data_byte[7]         ; UART_Rx:uart_rx1|data_byte[7]                                                                    ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.541      ;
; 0.419 ; UART_Rx:uart_rx1|rx                   ; UART_Rx:uart_rx1|state.START_STATE                                                               ; clk                         ; clk         ; 0.000        ; -0.167     ; 0.336      ;
; 0.420 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|state.00                                                                        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.544      ;
; 0.421 ; Simple22:cpu|o_byte[6]                ; UART_Tx:uart_tx1|data_byte[6]                                                                    ; clk                         ; clk         ; 0.000        ; 0.034      ; 0.539      ;
; 0.422 ; Simple22:cpu|GPRs[2][8]               ; Simple22:cpu|RAM_rtl_0_bypass[29]                                                                ; clk                         ; clk         ; 0.000        ; 0.252      ; 0.758      ;
; 0.425 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|counter[15]                                                                     ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.550      ;
; 0.427 ; UART_Tx:uart_tx1|state.STOP_STATE     ; UART_Tx:uart_tx1|bit_index[1]                                                                    ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.551      ;
; 0.432 ; Simple22:cpu|sp[1]                    ; Simple22:cpu|altsyncram:RAM_rtl_0|altsyncram_u4h1:auto_generated|ram_block1a2~porta_address_reg0 ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.440 ; Simple22:cpu|GPRs[0][22]              ; Simple22:cpu|outputBuffer[3][6]                                                                  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.565      ;
; 0.440 ; UART_Rx:uart_rx1|data_avail           ; UART_Rx:uart_rx1|data_avail                                                                      ; UART_Rx:uart_rx1|data_avail ; clk         ; 0.000        ; 1.508      ; 2.167      ;
; 0.442 ; UART_Rx:uart_rx1|state.START_STATE    ; UART_Rx:uart_rx1|state.GET_BIT_STATE                                                             ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.566      ;
; 0.445 ; Simple22:cpu|o_byte[2]                ; UART_Tx:uart_tx1|data_byte[2]                                                                    ; clk                         ; clk         ; 0.000        ; 0.026      ; 0.555      ;
; 0.446 ; Simple22:cpu|GPRs[0][12]              ; Simple22:cpu|outputBuffer[2][4]                                                                  ; clk                         ; clk         ; 0.000        ; 0.032      ; 0.562      ;
; 0.449 ; Simple22:cpu|counter[5]               ; Simple22:cpu|counter[6]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Simple22:cpu|counter[1]               ; Simple22:cpu|counter[2]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Simple22:cpu|counter[3]               ; Simple22:cpu|counter[4]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Simple22:cpu|counter[13]              ; Simple22:cpu|counter[14]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Simple22:cpu|counter[11]              ; Simple22:cpu|counter[12]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; Simple22:cpu|counter[7]               ; Simple22:cpu|counter[8]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; Simple22:cpu|counter[9]               ; Simple22:cpu|counter[10]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.454 ; Simple22:cpu|sp[8]                    ; Simple22:cpu|altsyncram:RAM_rtl_0|altsyncram_u4h1:auto_generated|ram_block1a2~porta_address_reg0 ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.596      ;
; 0.459 ; Simple22:cpu|counter[0]               ; Simple22:cpu|counter[1]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; Simple22:cpu|counter[6]               ; Simple22:cpu|counter[7]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; Simple22:cpu|counter[14]              ; Simple22:cpu|counter[15]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; Simple22:cpu|counter[2]               ; Simple22:cpu|counter[3]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; Simple22:cpu|counter[4]               ; Simple22:cpu|counter[5]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; Simple22:cpu|counter[8]               ; Simple22:cpu|counter[9]                                                                          ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; Simple22:cpu|counter[10]              ; Simple22:cpu|counter[11]                                                                         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.586      ;
+-------+---------------------------------------+--------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'new_instruction_available'                                                                                                                                                                                      ;
+-------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                                                    ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; 0.767 ; new_instruction[19] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.305     ; 0.586      ;
; 0.767 ; new_instruction[21] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.305     ; 0.586      ;
; 0.767 ; new_instruction[23] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.305     ; 0.586      ;
; 0.770 ; new_instruction[20] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.305     ; 0.589      ;
; 0.781 ; new_instruction[5]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.310     ; 0.595      ;
; 0.839 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.320     ; 0.643      ;
; 0.863 ; new_instruction[25] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.306     ; 0.681      ;
; 0.864 ; new_instruction[31] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.312     ; 0.676      ;
; 0.894 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.320     ; 0.698      ;
; 0.899 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.316     ; 0.707      ;
; 0.903 ; new_instruction[8]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.285     ; 0.742      ;
; 0.904 ; new_instruction[12] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.291     ; 0.737      ;
; 0.905 ; new_instruction[26] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.306     ; 0.723      ;
; 0.908 ; new_instruction[7]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.285     ; 0.747      ;
; 0.909 ; new_instruction[24] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.306     ; 0.727      ;
; 0.912 ; new_instruction[15] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.291     ; 0.745      ;
; 0.912 ; new_instruction[16] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.287     ; 0.749      ;
; 0.912 ; new_instruction[17] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.287     ; 0.749      ;
; 0.912 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.320     ; 0.716      ;
; 0.914 ; new_instruction[22] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.306     ; 0.732      ;
; 0.914 ; new_instruction[18] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.287     ; 0.751      ;
; 0.914 ; new_instruction[9]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.285     ; 0.753      ;
; 0.915 ; new_instruction[6]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.285     ; 0.754      ;
; 0.916 ; new_instruction[29] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.312     ; 0.728      ;
; 0.919 ; new_instruction[28] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.312     ; 0.731      ;
; 0.929 ; new_instruction[27] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.306     ; 0.747      ;
; 0.942 ; new_instruction[30] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.312     ; 0.754      ;
; 0.943 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.303     ; 0.764      ;
; 0.996 ; new_instruction[0]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.287     ; 0.833      ;
; 1.009 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.322     ; 0.811      ;
; 1.015 ; new_instruction[4]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.288     ; 0.851      ;
; 1.016 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.322     ; 0.818      ;
; 1.016 ; new_instruction[1]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.288     ; 0.852      ;
; 1.022 ; new_instruction[2]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.288     ; 0.858      ;
; 1.025 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.303     ; 0.846      ;
; 1.030 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.322     ; 0.832      ;
; 1.034 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.306     ; 0.852      ;
; 1.042 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.314     ; 0.852      ;
; 1.045 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.297     ; 0.872      ;
; 1.048 ; new_instruction[3]  ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_datain_reg0   ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.288     ; 0.884      ;
; 1.052 ; new_instruction[13] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.267     ; 0.909      ;
; 1.052 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.322     ; 0.854      ;
; 1.054 ; new_instruction[11] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.267     ; 0.911      ;
; 1.054 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.322     ; 0.856      ;
; 1.065 ; new_instruction[10] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.267     ; 0.922      ;
; 1.066 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.303     ; 0.887      ;
; 1.079 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.303     ; 0.900      ;
; 1.085 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.301     ; 0.908      ;
; 1.096 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.305     ; 0.915      ;
; 1.106 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.297     ; 0.933      ;
; 1.106 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.301     ; 0.929      ;
; 1.112 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.326     ; 0.910      ;
; 1.115 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.299     ; 0.940      ;
; 1.132 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.309     ; 0.947      ;
; 1.140 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.305     ; 0.959      ;
; 1.141 ; new_instruction[14] ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_datain_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.266     ; 0.999      ;
; 1.142 ; final_pc[6]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.326     ; 0.940      ;
; 1.144 ; final_pc[4]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a19~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.316     ; 0.952      ;
; 1.162 ; final_pc[9]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.328     ; 0.958      ;
; 1.169 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.326     ; 0.967      ;
; 1.171 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.305     ; 0.990      ;
; 1.172 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.312     ; 0.984      ;
; 1.183 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.332     ; 0.975      ;
; 1.188 ; final_pc[2]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.299     ; 1.013      ;
; 1.191 ; final_pc[7]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.303     ; 1.012      ;
; 1.202 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.297     ; 1.029      ;
; 1.210 ; final_pc[8]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.328     ; 1.006      ;
; 1.216 ; final_pc[5]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a5~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.328     ; 1.012      ;
; 1.226 ; final_pc[1]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.295     ; 1.055      ;
; 1.240 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a0~porta_address_reg0  ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.289     ; 1.075      ;
; 1.245 ; final_pc[0]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.287     ; 1.082      ;
; 1.268 ; final_pc[3]         ; Simple22:cpu|altsyncram:instructions_rtl_0|altsyncram_48d1:auto_generated|ram_block1a10~porta_address_reg0 ; UART_Rx:uart_rx1|data_avail ; new_instruction_available ; 0.000        ; -0.307     ; 1.085      ;
+-------+---------------------+------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                     ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.251 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[0] ; clk          ; clk         ; 1.000        ; -0.049     ; 0.687      ;
; 0.251 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[2] ; clk          ; clk         ; 1.000        ; -0.049     ; 0.687      ;
; 0.251 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[1] ; clk          ; clk         ; 1.000        ; -0.049     ; 0.687      ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                      ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.480 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[0] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.613      ;
; 0.480 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[2] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.613      ;
; 0.480 ; Simple22:cpu|SendWordINT ; Simple22:cpu|outputByteIndex[1] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.613      ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+------------+-------+----------+---------+---------------------+
; Clock                        ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack             ; -130.556   ; 0.159 ; -0.505   ; 0.480   ; -3.000              ;
;  UART_Rx:uart_rx1|data_avail ; -4.522     ; 0.159 ; N/A      ; N/A     ; -1.285              ;
;  clk                         ; -130.556   ; 0.174 ; -0.505   ; 0.480   ; -3.000              ;
;  new_instruction_available   ; -2.296     ; 0.767 ; N/A      ; N/A     ; -2.693              ;
; Design-wide TNS              ; -19096.211 ; 0.0   ; -1.515   ; 0.0     ; -828.844            ;
;  UART_Rx:uart_rx1|data_avail ; -194.563   ; 0.000 ; N/A      ; N/A     ; -87.380             ;
;  clk                         ; -18885.833 ; 0.000 ; -1.515   ; 0.000   ; -719.920            ;
;  new_instruction_available   ; -15.815    ; 0.000 ; N/A      ; N/A     ; -21.544             ;
+------------------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; UART_TX       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TX       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TX       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TX       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
; clk                         ; clk                         ; > 2147483647 ; 0        ; 0        ; 0        ;
; UART_Rx:uart_rx1|data_avail ; clk                         ; 14293        ; 1        ; 0        ; 0        ;
; UART_Rx:uart_rx1|data_avail ; new_instruction_available   ; 72           ; 0        ; 0        ; 0        ;
; clk                         ; UART_Rx:uart_rx1|data_avail ; 34           ; 0        ; 0        ; 0        ;
; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1275         ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
; clk                         ; clk                         ; > 2147483647 ; 0        ; 0        ; 0        ;
; UART_Rx:uart_rx1|data_avail ; clk                         ; 14293        ; 1        ; 0        ; 0        ;
; UART_Rx:uart_rx1|data_avail ; new_instruction_available   ; 72           ; 0        ; 0        ; 0        ;
; clk                         ; UART_Rx:uart_rx1|data_avail ; 34           ; 0        ; 0        ; 0        ;
; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; 1275         ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------+
; Clock Status Summary                                                           ;
+-----------------------------+-----------------------------+------+-------------+
; Target                      ; Clock                       ; Type ; Status      ;
+-----------------------------+-----------------------------+------+-------------+
; UART_Rx:uart_rx1|data_avail ; UART_Rx:uart_rx1|data_avail ; Base ; Constrained ;
; clk                         ; clk                         ; Base ; Constrained ;
; new_instruction_available   ; new_instruction_available   ; Base ; Constrained ;
+-----------------------------+-----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TX     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TX     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu May 23 15:00:06 2024
Info: Command: quartus_sta Simple22 -c IO_Handler
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IO_Handler.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name UART_Rx:uart_rx1|data_avail UART_Rx:uart_rx1|data_avail
    Info (332105): create_clock -period 1.000 -name new_instruction_available new_instruction_available
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -130.556
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):  -130.556          -18885.833 clk 
    Info (332119):    -4.522            -194.563 UART_Rx:uart_rx1|data_avail 
    Info (332119):    -2.296             -15.815 new_instruction_available 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 clk 
    Info (332119):     0.405               0.000 UART_Rx:uart_rx1|data_avail 
    Info (332119):     1.648               0.000 new_instruction_available 
Info (332146): Worst-case recovery slack is -0.505
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.505              -1.515 clk 
Info (332146): Worst-case removal slack is 0.985
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.985               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -719.920 clk 
    Info (332119):    -2.693             -21.544 new_instruction_available 
    Info (332119):    -1.285             -87.380 UART_Rx:uart_rx1|data_avail 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -117.887
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):  -117.887          -17092.214 clk 
    Info (332119):    -3.955            -169.379 UART_Rx:uart_rx1|data_avail 
    Info (332119):    -2.109             -14.445 new_instruction_available 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 clk 
    Info (332119):     0.355               0.000 UART_Rx:uart_rx1|data_avail 
    Info (332119):     1.563               0.000 new_instruction_available 
Info (332146): Worst-case recovery slack is -0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.359              -1.077 clk 
Info (332146): Worst-case removal slack is 0.890
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.890               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -719.040 clk 
    Info (332119):    -2.649             -21.192 new_instruction_available 
    Info (332119):    -1.285             -87.380 UART_Rx:uart_rx1|data_avail 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -63.842
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -63.842           -8986.553 clk 
    Info (332119):    -1.738             -63.654 UART_Rx:uart_rx1|data_avail 
    Info (332119):    -0.663              -4.207 new_instruction_available 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.159               0.000 UART_Rx:uart_rx1|data_avail 
    Info (332119):     0.174               0.000 clk 
    Info (332119):     0.767               0.000 new_instruction_available 
Info (332146): Worst-case recovery slack is 0.251
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.251               0.000 clk 
Info (332146): Worst-case removal slack is 0.480
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.480               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -574.262 clk 
    Info (332119):    -1.000             -68.000 UART_Rx:uart_rx1|data_avail 
    Info (332119):    -1.000              -8.000 new_instruction_available 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5000 megabytes
    Info: Processing ended: Thu May 23 15:00:18 2024
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:13


