TimeQuest Timing Analyzer report for nand_write
Tue May 29 01:32:01 2012
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'pll|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'pll|altpll_component|pll|clk[0]'
 14. Slow Model Recovery: 'pll|altpll_component|pll|clk[0]'
 15. Slow Model Removal: 'pll|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'pll|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'pll|altpll_component|pll|clk[0]'
 31. Fast Model Recovery: 'pll|altpll_component|pll|clk[0]'
 32. Fast Model Removal: 'pll|altpll_component|pll|clk[0]'
 33. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Progagation Delay
 47. Minimum Progagation Delay
 48. Setup Transfers
 49. Hold Transfers
 50. Recovery Transfers
 51. Removal Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 218 06/27/2010 SJ Full Version ;
; Revision Name      ; nand_write                                        ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------+
; SDC File List                                          ;
+--------------------+--------+--------------------------+
; SDC File Path      ; Status ; Read at                  ;
+--------------------+--------+--------------------------+
; nand_write.out.sdc ; OK     ; Tue May 29 01:32:00 2012 ;
+--------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; clk                             ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { clk }                             ;
; pll|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; clk    ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 152.51 MHz ; 152.51 MHz      ; pll|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 3.443 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 4.689 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Removal Summary                              ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 4.593 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 4.000  ; 0.000         ;
; clk                             ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                          ;
+-------+---------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 3.443 ; CNT_reg[0]    ; CNT_reg[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[10]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[11]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[9]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[8]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[6]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[5]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[7]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.443 ; CNT_reg[0]    ; CNT_reg[4]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.593      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[10]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[11]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[9]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[8]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[6]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[5]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[7]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.561 ; CNT_reg[1]    ; CNT_reg[4]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.475      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[10]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[11]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[9]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[8]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[6]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[5]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[7]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.632 ; CNT_reg[2]    ; CNT_reg[4]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.404      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[10]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[10]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[11]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[11]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[9]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[9]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[8]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[8]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[6]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[6]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[5]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[5]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[7]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[7]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[4]    ; CNT_reg[4]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.734 ; CNT_reg[3]    ; CNT_reg[4]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.302      ;
; 3.821 ; input_data[4] ; add_cnt_reg[1]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 6.512      ;
; 3.821 ; input_data[4] ; add_cnt_reg[0]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 6.512      ;
; 3.821 ; input_data[4] ; add_cnt_reg[2]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 6.512      ;
; 3.831 ; input_data[3] ; add_cnt_reg[1]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 6.502      ;
; 3.831 ; input_data[3] ; add_cnt_reg[0]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 6.502      ;
; 3.831 ; input_data[3] ; add_cnt_reg[2]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 6.502      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[10]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[11]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[9]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[8]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[6]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[5]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[7]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.887 ; CNT_reg[5]    ; CNT_reg[4]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.149      ;
; 3.893 ; input_data[2] ; add_cnt_reg[1]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 6.440      ;
; 3.893 ; input_data[2] ; add_cnt_reg[0]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 6.440      ;
; 3.893 ; input_data[2] ; add_cnt_reg[2]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 6.440      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[10]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[11]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[9]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[8]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[6]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[5]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[7]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.005 ; CNT_reg[6]    ; CNT_reg[4]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 6.031      ;
; 4.033 ; buffer_ready  ; state_reg.pageWriteData ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.299      ; 6.302      ;
; 4.039 ; CNT_reg[7]    ; CNT_reg[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.997      ;
; 4.039 ; CNT_reg[7]    ; CNT_reg[10]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.997      ;
; 4.039 ; CNT_reg[7]    ; CNT_reg[11]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.997      ;
; 4.039 ; CNT_reg[7]    ; CNT_reg[9]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.997      ;
; 4.039 ; CNT_reg[7]    ; CNT_reg[8]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.997      ;
; 4.039 ; CNT_reg[7]    ; CNT_reg[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.997      ;
+-------+---------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                           ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; state_reg.pageWriteWAIT            ; state_reg.pageWriteWAIT            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_reg.pageWriteData            ; state_reg.pageWriteData            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_reg.pageWriteBuffer          ; state_reg.pageWriteBuffer          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[10]  ; toggle:toggle|internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[11]  ; toggle:toggle|internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[9]   ; toggle:toggle|internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[8]   ; toggle:toggle|internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_reg.pageWriteDone            ; state_reg.pageWriteDone            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[1]   ; toggle:toggle|internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[0]   ; toggle:toggle|internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[6]   ; toggle:toggle|internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[7]   ; toggle:toggle|internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[4]   ; toggle:toggle|internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[5]   ; toggle:toggle|internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[2]   ; toggle:toggle|internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|internalCNT_reg[3]   ; toggle:toggle|internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|delayCNT_reg[2]      ; toggle:toggle|delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|delayCNT_reg[1]      ; toggle:toggle|delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|delayCNT_reg[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_reg.pageWriteCmd1            ; state_reg.pageWriteCmd1            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_reg.pageWriteBusyWait        ; state_reg.pageWriteBusyWait        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; toggle:toggle|state_reg.toggleWAIT ; toggle:toggle|state_reg.toggleWAIT ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; add_cnt_reg[1]                     ; add_cnt_reg[1]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; add_cnt_reg[0]                     ; add_cnt_reg[0]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; add_cnt_reg[2]                     ; add_cnt_reg[2]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; toggle:toggle|delayCNT_reg[1]      ; toggle:toggle|delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.564 ; state_reg.pageWriteBusyWait        ; state_reg.pageWriteDone            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.830      ;
; 0.805 ; toggle:toggle|state_reg.toggleDONE ; toggle:toggle|state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; toggle:toggle|state_reg.toggleDONE ; toggle:toggle|state_reg.toggleWAIT ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.813 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.835 ; add_cnt_reg[0]                     ; add_cnt_reg[1]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.877 ; state_reg.pageWriteDone            ; state_reg.pageWriteWAIT            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.143      ;
; 0.930 ; toggle_enable_reg                  ; toggle_enable_reg                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.196      ;
; 0.931 ; toggle:toggle|delayCNT_reg[1]      ; toggle:toggle|delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.197      ;
; 0.965 ; state_reg.pageWriteAddr            ; add_cnt_reg[0]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.229      ;
; 0.969 ; state_reg.pageWriteAddr            ; add_cnt_reg[1]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.233      ;
; 0.996 ; state_reg.pageWriteDone            ; state_reg.pageWriteData            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 1.132 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.398      ;
; 1.175 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.441      ;
; 1.176 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.442      ;
; 1.186 ; state_reg.pageWriteCmd2            ; toggle_enable_reg                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.452      ;
; 1.191 ; toggle_enable_reg                  ; toggle:toggle|state_reg.toggleWAIT ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.455      ;
; 1.209 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.476      ;
; 1.209 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.476      ;
; 1.210 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.214 ; state_reg.pageWriteData            ; state_reg.pageWriteCmd2            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.242 ; state_reg.pageWriteAddr            ; add_cnt_reg[2]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.506      ;
; 1.247 ; state_reg.pageWriteCmd2            ; state_reg.pageWriteBusyWait        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.513      ;
; 1.255 ; state_reg.pageWriteBusyWait        ; toggle_enable_reg                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.521      ;
; 1.269 ; state_reg.pageWriteDone            ; state_reg.pageWriteCmd1            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.272 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.538      ;
; 1.274 ; toggle:toggle|state_reg.toggleWAIT ; toggle:toggle|state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.274 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.275 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.278 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.544      ;
; 1.279 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.545      ;
; 1.280 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.546      ;
; 1.281 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.547      ;
; 1.290 ; toggle:toggle|delayCNT_reg[2]      ; toggle:toggle|delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.556      ;
; 1.292 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.558      ;
; 1.301 ; state_reg.pageWriteAddr            ; state_reg.pageWriteBuffer          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 1.555      ;
; 1.311 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.577      ;
; 1.334 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.600      ;
; 1.336 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.336 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.337 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.337 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.337 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.337 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.337 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.338 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
; 1.348 ; state_reg.pageWriteCmd1            ; state_reg.pageWriteAddr            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.397 ; add_cnt_reg[1]                     ; add_cnt_reg[2]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.663      ;
; 1.399 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.412 ; toggle:toggle|delayCNT_reg[3]      ; toggle:toggle|state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.678      ;
; 1.415 ; toggle:toggle|delayCNT_reg[3]      ; toggle:toggle|state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.681      ;
; 1.419 ; toggle:toggle|delayCNT_reg[3]      ; toggle:toggle|toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.685      ;
; 1.420 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|delayCNT_reg[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.427 ; state_reg.pageWriteDone            ; toggle_enable_reg                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.452 ; toggle:toggle|toggleDone_reg       ; add_cnt_reg[2]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.718      ;
; 1.475 ; state_reg.pageWriteBuffer          ; state_reg.pageWriteWAIT            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.753      ;
; 1.478 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.745      ;
; 1.479 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.746      ;
; 1.482 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.749      ;
; 1.483 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.750      ;
; 1.510 ; toggle_enable_reg                  ; toggle:toggle|state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.774      ;
; 1.513 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.780      ;
; 1.513 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.780      ;
; 1.539 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.805      ;
; 1.542 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.808      ;
; 1.546 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.812      ;
; 1.547 ; toggle:toggle|state_reg.toggleDONE ; toggle:toggle|state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.813      ;
; 1.553 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.819      ;
; 1.555 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.821      ;
; 1.559 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.825      ;
; 1.566 ; toggle:toggle|delayCNT_reg[3]      ; toggle:toggle|state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.832      ;
; 1.577 ; state_reg.pageWriteBuffer          ; toggle_enable_reg                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.855      ;
; 1.586 ; toggle:toggle|internalCNT_reg[8]   ; toggle:toggle|internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.852      ;
; 1.587 ; add_cnt_reg[0]                     ; add_cnt_reg[2]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'pll|altpll_component|pll|clk[0]'                                                                                           ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 4.689 ; reset     ; state_reg.pageWriteAddr            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.299      ; 5.646      ;
; 4.689 ; reset     ; toggle_enable_reg                  ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.299      ; 5.646      ;
; 4.689 ; reset     ; state_reg.pageWriteCmd2            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.299      ; 5.646      ;
; 4.702 ; reset     ; state_reg.pageWriteBuffer          ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.287      ; 5.621      ;
; 4.716 ; reset     ; state_reg.pageWriteWAIT            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.299      ; 5.619      ;
; 4.716 ; reset     ; state_reg.pageWriteData            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.299      ; 5.619      ;
; 4.716 ; reset     ; state_reg.pageWriteDone            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.299      ; 5.619      ;
; 4.716 ; reset     ; state_reg.pageWriteCmd1            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.299      ; 5.619      ;
; 4.716 ; reset     ; state_reg.pageWriteBusyWait        ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.299      ; 5.619      ;
; 4.942 ; reset     ; toggle:toggle|internalCNT_reg[10]  ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.392      ;
; 4.942 ; reset     ; toggle:toggle|internalCNT_reg[9]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.392      ;
; 4.942 ; reset     ; toggle:toggle|internalCNT_reg[8]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.392      ;
; 4.942 ; reset     ; toggle:toggle|internalCNT_reg[7]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.392      ;
; 4.944 ; reset     ; CNT_reg[0]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[10]                        ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[11]                        ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[9]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[8]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[3]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[2]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[1]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[6]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[5]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[7]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 4.944 ; reset     ; CNT_reg[4]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.298      ; 5.390      ;
; 5.134 ; reset     ; toggle:toggle|internalCNT_reg[11]  ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|internalCNT_reg[1]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|internalCNT_reg[0]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|internalCNT_reg[6]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|internalCNT_reg[4]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|internalCNT_reg[5]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|internalCNT_reg[2]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|internalCNT_reg[3]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|delayCNT_reg[2]      ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|delayCNT_reg[1]      ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|delayCNT_reg[0]      ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.134 ; reset     ; toggle:toggle|delayCNT_reg[3]      ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.199      ;
; 5.170 ; reset     ; add_cnt_reg[1]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.163      ;
; 5.170 ; reset     ; add_cnt_reg[0]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.163      ;
; 5.170 ; reset     ; add_cnt_reg[2]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.163      ;
; 5.177 ; reset     ; toggle:toggle|toggleDone_reg       ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.156      ;
; 5.177 ; reset     ; toggle:toggle|state_reg.toggle2    ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.156      ;
; 5.177 ; reset     ; toggle:toggle|state_reg.toggle1    ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.156      ;
; 5.177 ; reset     ; toggle:toggle|state_reg.toggleDONE ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.156      ;
; 5.177 ; reset     ; toggle:toggle|state_reg.toggleWAIT ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.297      ; 5.156      ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'pll|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 4.593 ; reset     ; toggle:toggle|toggleDone_reg       ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.156      ;
; 4.593 ; reset     ; toggle:toggle|state_reg.toggle2    ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.156      ;
; 4.593 ; reset     ; toggle:toggle|state_reg.toggle1    ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.156      ;
; 4.593 ; reset     ; toggle:toggle|state_reg.toggleDONE ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.156      ;
; 4.593 ; reset     ; toggle:toggle|state_reg.toggleWAIT ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.156      ;
; 4.600 ; reset     ; add_cnt_reg[1]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.163      ;
; 4.600 ; reset     ; add_cnt_reg[0]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.163      ;
; 4.600 ; reset     ; add_cnt_reg[2]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.163      ;
; 4.636 ; reset     ; toggle:toggle|internalCNT_reg[11]  ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|internalCNT_reg[1]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|internalCNT_reg[0]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|internalCNT_reg[6]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|internalCNT_reg[4]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|internalCNT_reg[5]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|internalCNT_reg[2]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|internalCNT_reg[3]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|delayCNT_reg[2]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|delayCNT_reg[1]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|delayCNT_reg[0]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.636 ; reset     ; toggle:toggle|delayCNT_reg[3]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.297      ; 5.199      ;
; 4.826 ; reset     ; CNT_reg[0]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[10]                        ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[11]                        ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[9]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[8]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[3]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[2]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[1]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[6]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[5]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[7]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.826 ; reset     ; CNT_reg[4]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.390      ;
; 4.828 ; reset     ; toggle:toggle|internalCNT_reg[10]  ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.392      ;
; 4.828 ; reset     ; toggle:toggle|internalCNT_reg[9]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.392      ;
; 4.828 ; reset     ; toggle:toggle|internalCNT_reg[8]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.392      ;
; 4.828 ; reset     ; toggle:toggle|internalCNT_reg[7]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.298      ; 5.392      ;
; 5.054 ; reset     ; state_reg.pageWriteWAIT            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.299      ; 5.619      ;
; 5.054 ; reset     ; state_reg.pageWriteData            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.299      ; 5.619      ;
; 5.054 ; reset     ; state_reg.pageWriteDone            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.299      ; 5.619      ;
; 5.054 ; reset     ; state_reg.pageWriteCmd1            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.299      ; 5.619      ;
; 5.054 ; reset     ; state_reg.pageWriteBusyWait        ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.299      ; 5.619      ;
; 5.068 ; reset     ; state_reg.pageWriteBuffer          ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.287      ; 5.621      ;
; 5.081 ; reset     ; state_reg.pageWriteAddr            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.299      ; 5.646      ;
; 5.081 ; reset     ; toggle_enable_reg                  ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.299      ; 5.646      ;
; 5.081 ; reset     ; state_reg.pageWriteCmd2            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.299      ; 5.646      ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[0]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[0]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[10]                        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[10]                        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[11]                        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[11]                        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[1]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[1]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[2]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[2]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[3]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[3]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[4]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[4]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[5]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[5]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[6]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[6]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[7]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[7]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[8]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[8]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[9]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[9]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[0]                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[0]                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[1]                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[1]                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[2]                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[2]                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteAddr            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteAddr            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteBuffer          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteBuffer          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteBusyWait        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteBusyWait        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteCmd1            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteCmd1            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteCmd2            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteCmd2            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteData            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteData            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteDone            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteDone            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteWAIT            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteWAIT            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[0]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[0]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[1]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[1]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[2]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[2]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[3]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[3]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[10]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[10]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[11]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[11]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggle1    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggle1    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggle2    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggle2    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggleDONE ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggleDONE ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggleWAIT ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggleWAIT ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|toggleDone_reg       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|toggleDone_reg       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle_enable_reg                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle_enable_reg                  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[0]|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[0]|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[10]|clk                    ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[10]|clk                    ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[11]|clk                    ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[11]|clk                    ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[1]|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[1]|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[2]|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[2]|clk                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------+------------+-------+-------+------------+---------------------------------+
; NandReady      ; clk        ; 4.634 ; 4.634 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; buffer_ready   ; clk        ; 5.967 ; 5.967 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; input_data[*]  ; clk        ; 6.179 ; 6.179 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[0] ; clk        ; 5.277 ; 5.277 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[1] ; clk        ; 5.911 ; 5.911 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[2] ; clk        ; 6.107 ; 6.107 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[3] ; clk        ; 6.169 ; 6.169 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[4] ; clk        ; 6.179 ; 6.179 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[5] ; clk        ; 5.924 ; 5.924 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[6] ; clk        ; 5.694 ; 5.694 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[7] ; clk        ; 5.769 ; 5.769 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; NandReady      ; clk        ; -2.138 ; -2.138 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; buffer_ready   ; clk        ; -4.575 ; -4.575 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; input_data[*]  ; clk        ; -3.435 ; -3.435 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[0] ; clk        ; -3.435 ; -3.435 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[1] ; clk        ; -4.069 ; -4.069 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[2] ; clk        ; -4.265 ; -4.265 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[3] ; clk        ; -4.327 ; -4.327 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[4] ; clk        ; -4.367 ; -4.367 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[5] ; clk        ; -4.112 ; -4.112 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[6] ; clk        ; -3.882 ; -3.882 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[7] ; clk        ; -3.957 ; -3.957 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; CNT_reg_tb[*]        ; clk        ; 4.869 ; 4.869 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[0]       ; clk        ; 4.869 ; 4.869 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[1]       ; clk        ; 3.998 ; 3.998 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[2]       ; clk        ; 4.505 ; 4.505 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[3]       ; clk        ; 4.248 ; 4.248 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[4]       ; clk        ; 4.010 ; 4.010 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[5]       ; clk        ; 4.050 ; 4.050 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[6]       ; clk        ; 4.045 ; 4.045 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[7]       ; clk        ; 4.270 ; 4.270 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[8]       ; clk        ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[9]       ; clk        ; 4.235 ; 4.235 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[10]      ; clk        ; 4.247 ; 4.247 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[11]      ; clk        ; 4.292 ; 4.292 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; WriteDone            ; clk        ; 4.750 ; 4.750 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; add_cnt_reg_tb[*]    ; clk        ; 4.226 ; 4.226 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[0]   ; clk        ; 4.029 ; 4.029 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[1]   ; clk        ; 4.029 ; 4.029 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[2]   ; clk        ; 4.226 ; 4.226 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ; 0.868 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_reg_tb[*]      ; clk        ; 5.941 ; 5.941 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[0]     ; clk        ; 4.992 ; 4.992 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[1]     ; clk        ; 5.941 ; 5.941 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[2]     ; clk        ; 5.744 ; 5.744 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggleDone_tb        ; clk        ; 4.041 ; 4.041 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggle_enable_reg_tb ; clk        ; 4.479 ; 4.479 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ;       ; 0.868 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; CNT_reg_tb[*]        ; clk        ; 3.998 ; 3.998 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[0]       ; clk        ; 4.869 ; 4.869 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[1]       ; clk        ; 3.998 ; 3.998 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[2]       ; clk        ; 4.505 ; 4.505 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[3]       ; clk        ; 4.248 ; 4.248 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[4]       ; clk        ; 4.010 ; 4.010 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[5]       ; clk        ; 4.050 ; 4.050 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[6]       ; clk        ; 4.045 ; 4.045 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[7]       ; clk        ; 4.270 ; 4.270 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[8]       ; clk        ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[9]       ; clk        ; 4.235 ; 4.235 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[10]      ; clk        ; 4.247 ; 4.247 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[11]      ; clk        ; 4.292 ; 4.292 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; WriteDone            ; clk        ; 4.750 ; 4.750 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; add_cnt_reg_tb[*]    ; clk        ; 4.029 ; 4.029 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[0]   ; clk        ; 4.029 ; 4.029 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[1]   ; clk        ; 4.029 ; 4.029 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[2]   ; clk        ; 4.226 ; 4.226 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ; 0.868 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_reg_tb[*]      ; clk        ; 4.459 ; 4.459 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[0]     ; clk        ; 4.459 ; 4.459 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[1]     ; clk        ; 4.517 ; 4.517 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[2]     ; clk        ; 4.981 ; 4.981 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggleDone_tb        ; clk        ; 4.041 ; 4.041 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggle_enable_reg_tb ; clk        ; 4.479 ; 4.479 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ;       ; 0.868 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NandReady  ; WriteDone   ; 6.560 ;    ;    ; 6.560 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NandReady  ; WriteDone   ; 6.560 ;    ;    ; 6.560 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 6.735 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 6.863 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Removal Summary                              ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 2.796 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 4.000  ; 0.000         ;
; clk                             ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                          ;
+-------+---------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 6.735 ; input_data[3] ; add_cnt_reg[1]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.351      ;
; 6.735 ; input_data[3] ; add_cnt_reg[0]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.351      ;
; 6.735 ; input_data[3] ; add_cnt_reg[2]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.351      ;
; 6.763 ; input_data[4] ; add_cnt_reg[1]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.323      ;
; 6.763 ; input_data[4] ; add_cnt_reg[0]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.323      ;
; 6.763 ; input_data[4] ; add_cnt_reg[2]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.323      ;
; 6.799 ; input_data[2] ; add_cnt_reg[1]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.287      ;
; 6.799 ; input_data[2] ; add_cnt_reg[0]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.287      ;
; 6.799 ; input_data[2] ; add_cnt_reg[2]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.287      ;
; 6.834 ; input_data[3] ; CNT_reg[0]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[10]             ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[11]             ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[9]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[8]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[3]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[2]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[1]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[6]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[5]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[7]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.834 ; input_data[3] ; CNT_reg[4]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.253      ;
; 6.845 ; input_data[5] ; add_cnt_reg[1]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.241      ;
; 6.845 ; input_data[5] ; add_cnt_reg[0]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.241      ;
; 6.845 ; input_data[5] ; add_cnt_reg[2]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.241      ;
; 6.870 ; input_data[4] ; CNT_reg[0]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[10]             ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[11]             ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[9]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[8]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[3]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[2]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[1]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[6]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[5]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[7]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.870 ; input_data[4] ; CNT_reg[4]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.217      ;
; 6.898 ; input_data[2] ; CNT_reg[0]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[10]             ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[11]             ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[9]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[8]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[3]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[2]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[1]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[6]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[5]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[7]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.898 ; input_data[2] ; CNT_reg[4]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.189      ;
; 6.902 ; buffer_ready  ; state_reg.pageWriteData ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.186      ;
; 6.906 ; buffer_ready  ; state_reg.pageWriteDone ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.182      ;
; 6.908 ; buffer_ready  ; state_reg.pageWriteCmd1 ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.180      ;
; 6.952 ; input_data[5] ; CNT_reg[0]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[10]             ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[11]             ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[9]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[8]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[3]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[2]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[1]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[6]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[5]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[7]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.952 ; input_data[5] ; CNT_reg[4]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.135      ;
; 6.954 ; input_data[1] ; add_cnt_reg[1]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.132      ;
; 6.954 ; input_data[1] ; add_cnt_reg[0]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.132      ;
; 6.954 ; input_data[1] ; add_cnt_reg[2]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.132      ;
; 6.969 ; input_data[6] ; add_cnt_reg[1]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.117      ;
; 6.969 ; input_data[6] ; add_cnt_reg[0]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.117      ;
; 6.969 ; input_data[6] ; add_cnt_reg[2]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.117      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[10]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[11]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[9]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[8]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[3]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[2]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[1]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[6]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[5]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[7]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.001 ; CNT_reg[0]    ; CNT_reg[4]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.031      ;
; 7.030 ; buffer_ready  ; state_reg.pageWriteWAIT ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.058      ;
; 7.048 ; input_data[7] ; add_cnt_reg[1]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.038      ;
; 7.048 ; input_data[7] ; add_cnt_reg[0]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.038      ;
; 7.048 ; input_data[7] ; add_cnt_reg[2]          ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.038      ;
; 7.050 ; input_data[3] ; toggle_enable_reg       ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.038      ;
; 7.053 ; input_data[1] ; CNT_reg[0]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[10]             ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[11]             ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[9]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[8]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[3]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[2]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[1]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[6]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[5]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[7]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; input_data[1] ; CNT_reg[4]              ; clk                             ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.034      ;
; 7.053 ; CNT_reg[1]    ; CNT_reg[0]              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.979      ;
; 7.053 ; CNT_reg[1]    ; CNT_reg[10]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.979      ;
+-------+---------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                           ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; state_reg.pageWriteWAIT            ; state_reg.pageWriteWAIT            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_reg.pageWriteData            ; state_reg.pageWriteData            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_reg.pageWriteBuffer          ; state_reg.pageWriteBuffer          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[10]  ; toggle:toggle|internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[11]  ; toggle:toggle|internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[9]   ; toggle:toggle|internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[8]   ; toggle:toggle|internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_reg.pageWriteDone            ; state_reg.pageWriteDone            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[1]   ; toggle:toggle|internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[0]   ; toggle:toggle|internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[6]   ; toggle:toggle|internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[7]   ; toggle:toggle|internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[4]   ; toggle:toggle|internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[5]   ; toggle:toggle|internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[2]   ; toggle:toggle|internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|internalCNT_reg[3]   ; toggle:toggle|internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|delayCNT_reg[2]      ; toggle:toggle|delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|delayCNT_reg[1]      ; toggle:toggle|delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|delayCNT_reg[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_reg.pageWriteCmd1            ; state_reg.pageWriteCmd1            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_reg.pageWriteBusyWait        ; state_reg.pageWriteBusyWait        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; toggle:toggle|state_reg.toggleWAIT ; toggle:toggle|state_reg.toggleWAIT ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; add_cnt_reg[1]                     ; add_cnt_reg[1]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; add_cnt_reg[0]                     ; add_cnt_reg[0]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; add_cnt_reg[2]                     ; add_cnt_reg[2]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; toggle:toggle|delayCNT_reg[1]      ; toggle:toggle|delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.263 ; state_reg.pageWriteBusyWait        ; state_reg.pageWriteDone            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.365 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|delayCNT_reg[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.381 ; toggle:toggle|state_reg.toggleDONE ; toggle:toggle|state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; toggle:toggle|state_reg.toggleDONE ; toggle:toggle|state_reg.toggleWAIT ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.390 ; add_cnt_reg[0]                     ; add_cnt_reg[1]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.542      ;
; 0.395 ; state_reg.pageWriteDone            ; state_reg.pageWriteWAIT            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.547      ;
; 0.411 ; toggle_enable_reg                  ; toggle_enable_reg                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; toggle:toggle|delayCNT_reg[1]      ; toggle:toggle|delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.564      ;
; 0.440 ; state_reg.pageWriteAddr            ; add_cnt_reg[0]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.590      ;
; 0.443 ; state_reg.pageWriteAddr            ; add_cnt_reg[1]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.593      ;
; 0.447 ; state_reg.pageWriteDone            ; state_reg.pageWriteData            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.599      ;
; 0.509 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.662      ;
; 0.524 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.677      ;
; 0.526 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.679      ;
; 0.534 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; state_reg.pageWriteCmd2            ; toggle_enable_reg                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.540 ; toggle_enable_reg                  ; toggle:toggle|state_reg.toggleWAIT ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.689      ;
; 0.547 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.701      ;
; 0.547 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.701      ;
; 0.552 ; state_reg.pageWriteBusyWait        ; toggle_enable_reg                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.560 ; state_reg.pageWriteCmd2            ; state_reg.pageWriteBusyWait        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.564 ; toggle:toggle|state_reg.toggleWAIT ; toggle:toggle|state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; state_reg.pageWriteAddr            ; add_cnt_reg[2]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.716      ;
; 0.568 ; state_reg.pageWriteDone            ; state_reg.pageWriteCmd1            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.573 ; toggle:toggle|delayCNT_reg[2]      ; toggle:toggle|delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.576 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.729      ;
; 0.578 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.731      ;
; 0.579 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.732      ;
; 0.582 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.735      ;
; 0.582 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.735      ;
; 0.583 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.736      ;
; 0.583 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.736      ;
; 0.593 ; state_reg.pageWriteData            ; state_reg.pageWriteCmd2            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.599 ; state_reg.pageWriteAddr            ; state_reg.pageWriteBuffer          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.014     ; 0.737      ;
; 0.603 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.615 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.768      ;
; 0.616 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.769      ;
; 0.616 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|delayCNT_reg[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.769      ;
; 0.616 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|delayCNT_reg[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.769      ;
; 0.617 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.770      ;
; 0.618 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.771      ;
; 0.618 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.771      ;
; 0.618 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[6]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.771      ;
; 0.618 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.771      ;
; 0.619 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[11]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.772      ;
; 0.626 ; toggle:toggle|delayCNT_reg[3]      ; toggle:toggle|state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.777      ;
; 0.628 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|delayCNT_reg[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.781      ;
; 0.628 ; toggle:toggle|delayCNT_reg[3]      ; toggle:toggle|state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.779      ;
; 0.631 ; state_reg.pageWriteCmd1            ; state_reg.pageWriteAddr            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.633 ; toggle:toggle|delayCNT_reg[3]      ; toggle:toggle|toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.784      ;
; 0.640 ; state_reg.pageWriteDone            ; toggle_enable_reg                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.642 ; add_cnt_reg[1]                     ; add_cnt_reg[2]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.651 ; state_reg.pageWriteBuffer          ; state_reg.pageWriteWAIT            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 0.817      ;
; 0.656 ; toggle:toggle|toggleDone_reg       ; add_cnt_reg[2]                     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.809      ;
; 0.665 ; toggle:toggle|internalCNT_reg[8]   ; toggle:toggle|internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.820      ;
; 0.666 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.820      ;
; 0.669 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.823      ;
; 0.669 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.823      ;
; 0.674 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.828      ;
; 0.674 ; toggle:toggle|state_reg.toggle1    ; toggle:toggle|internalCNT_reg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.828      ;
; 0.674 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.825      ;
; 0.676 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.827      ;
; 0.681 ; toggle:toggle|delayCNT_reg[0]      ; toggle:toggle|toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.832      ;
; 0.684 ; toggle:toggle|state_reg.toggleDONE ; toggle:toggle|state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.836      ;
; 0.692 ; state_reg.pageWriteBuffer          ; toggle_enable_reg                  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 0.858      ;
; 0.693 ; toggle_enable_reg                  ; toggle:toggle|state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.842      ;
; 0.693 ; toggle:toggle|delayCNT_reg[3]      ; toggle:toggle|state_reg.toggle2    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.844      ;
; 0.701 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|state_reg.toggleDONE ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.853      ;
; 0.705 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|state_reg.toggle1    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; toggle:toggle|internalCNT_reg[7]   ; toggle:toggle|internalCNT_reg[9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.858      ;
; 0.707 ; toggle:toggle|state_reg.toggle2    ; toggle:toggle|toggleDone_reg       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.859      ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'pll|altpll_component|pll|clk[0]'                                                                                           ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 6.863 ; reset     ; state_reg.pageWriteBuffer          ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.042      ; 3.211      ;
; 6.863 ; reset     ; state_reg.pageWriteAddr            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.225      ;
; 6.863 ; reset     ; toggle_enable_reg                  ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.225      ;
; 6.863 ; reset     ; state_reg.pageWriteCmd2            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.225      ;
; 6.879 ; reset     ; state_reg.pageWriteWAIT            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.209      ;
; 6.879 ; reset     ; state_reg.pageWriteData            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.209      ;
; 6.879 ; reset     ; state_reg.pageWriteDone            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.209      ;
; 6.879 ; reset     ; state_reg.pageWriteCmd1            ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.209      ;
; 6.879 ; reset     ; state_reg.pageWriteBusyWait        ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.209      ;
; 6.978 ; reset     ; toggle:toggle|internalCNT_reg[10]  ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.109      ;
; 6.978 ; reset     ; toggle:toggle|internalCNT_reg[9]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.109      ;
; 6.978 ; reset     ; toggle:toggle|internalCNT_reg[8]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.109      ;
; 6.978 ; reset     ; toggle:toggle|internalCNT_reg[7]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.109      ;
; 6.979 ; reset     ; CNT_reg[0]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[10]                        ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[11]                        ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[9]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[8]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[3]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[2]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[1]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[6]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[5]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[7]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 6.979 ; reset     ; CNT_reg[4]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.055      ; 3.108      ;
; 7.057 ; reset     ; toggle:toggle|internalCNT_reg[11]  ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|internalCNT_reg[1]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|internalCNT_reg[0]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|internalCNT_reg[6]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|internalCNT_reg[4]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|internalCNT_reg[5]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|internalCNT_reg[2]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|internalCNT_reg[3]   ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|delayCNT_reg[2]      ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|delayCNT_reg[1]      ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|delayCNT_reg[0]      ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.057 ; reset     ; toggle:toggle|delayCNT_reg[3]      ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.029      ;
; 7.078 ; reset     ; add_cnt_reg[1]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.008      ;
; 7.078 ; reset     ; add_cnt_reg[0]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.008      ;
; 7.078 ; reset     ; add_cnt_reg[2]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.008      ;
; 7.084 ; reset     ; toggle:toggle|toggleDone_reg       ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 3.001      ;
; 7.084 ; reset     ; toggle:toggle|state_reg.toggle2    ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 3.001      ;
; 7.084 ; reset     ; toggle:toggle|state_reg.toggle1    ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 3.001      ;
; 7.084 ; reset     ; toggle:toggle|state_reg.toggleDONE ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 3.001      ;
; 7.084 ; reset     ; toggle:toggle|state_reg.toggleWAIT ; clk          ; pll|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 3.001      ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'pll|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 2.796 ; reset     ; toggle:toggle|toggleDone_reg       ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 3.001      ;
; 2.796 ; reset     ; toggle:toggle|state_reg.toggle2    ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 3.001      ;
; 2.796 ; reset     ; toggle:toggle|state_reg.toggle1    ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 3.001      ;
; 2.796 ; reset     ; toggle:toggle|state_reg.toggleDONE ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 3.001      ;
; 2.796 ; reset     ; toggle:toggle|state_reg.toggleWAIT ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 3.001      ;
; 2.802 ; reset     ; add_cnt_reg[1]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.008      ;
; 2.802 ; reset     ; add_cnt_reg[0]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.008      ;
; 2.802 ; reset     ; add_cnt_reg[2]                     ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.008      ;
; 2.823 ; reset     ; toggle:toggle|internalCNT_reg[11]  ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|internalCNT_reg[1]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|internalCNT_reg[0]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|internalCNT_reg[6]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|internalCNT_reg[4]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|internalCNT_reg[5]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|internalCNT_reg[2]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|internalCNT_reg[3]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|delayCNT_reg[2]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|delayCNT_reg[1]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|delayCNT_reg[0]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.823 ; reset     ; toggle:toggle|delayCNT_reg[3]      ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 3.029      ;
; 2.901 ; reset     ; CNT_reg[0]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[10]                        ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[11]                        ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[9]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[8]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[3]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[2]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[1]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[6]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[5]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[7]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.901 ; reset     ; CNT_reg[4]                         ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.108      ;
; 2.902 ; reset     ; toggle:toggle|internalCNT_reg[10]  ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.109      ;
; 2.902 ; reset     ; toggle:toggle|internalCNT_reg[9]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.109      ;
; 2.902 ; reset     ; toggle:toggle|internalCNT_reg[8]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.109      ;
; 2.902 ; reset     ; toggle:toggle|internalCNT_reg[7]   ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.055      ; 3.109      ;
; 3.001 ; reset     ; state_reg.pageWriteWAIT            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 3.209      ;
; 3.001 ; reset     ; state_reg.pageWriteData            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 3.209      ;
; 3.001 ; reset     ; state_reg.pageWriteDone            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 3.209      ;
; 3.001 ; reset     ; state_reg.pageWriteCmd1            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 3.209      ;
; 3.001 ; reset     ; state_reg.pageWriteBusyWait        ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 3.209      ;
; 3.017 ; reset     ; state_reg.pageWriteBuffer          ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 3.211      ;
; 3.017 ; reset     ; state_reg.pageWriteAddr            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 3.225      ;
; 3.017 ; reset     ; toggle_enable_reg                  ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 3.225      ;
; 3.017 ; reset     ; state_reg.pageWriteCmd2            ; clk          ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 3.225      ;
+-------+-----------+------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[0]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[0]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[10]                        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[10]                        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[11]                        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[11]                        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[1]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[1]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[2]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[2]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[3]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[3]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[4]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[4]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[5]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[5]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[6]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[6]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[7]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[7]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[8]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[8]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[9]                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[9]                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[0]                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[0]                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[1]                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[1]                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[2]                     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; add_cnt_reg[2]                     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteAddr            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteAddr            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteBuffer          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteBuffer          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteBusyWait        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteBusyWait        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteCmd1            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteCmd1            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteCmd2            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteCmd2            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteData            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteData            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteDone            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteDone            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteWAIT            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; state_reg.pageWriteWAIT            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[0]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[0]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[1]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[1]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[2]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[2]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[3]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|delayCNT_reg[3]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[10]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[10]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[11]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[11]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|internalCNT_reg[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggle1    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggle1    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggle2    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggle2    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggleDONE ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggleDONE ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggleWAIT ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|state_reg.toggleWAIT ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|toggleDone_reg       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle:toggle|toggleDone_reg       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle_enable_reg                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; toggle_enable_reg                  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[0]|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[0]|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[10]|clk                    ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[10]|clk                    ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[11]|clk                    ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[11]|clk                    ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[1]|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[1]|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[2]|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; CNT_reg[2]|clk                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------+------------+-------+-------+------------+---------------------------------+
; NandReady      ; clk        ; 2.277 ; 2.277 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; buffer_ready   ; clk        ; 3.098 ; 3.098 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; input_data[*]  ; clk        ; 3.265 ; 3.265 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[0] ; clk        ; 2.644 ; 2.644 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[1] ; clk        ; 3.046 ; 3.046 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[2] ; clk        ; 3.201 ; 3.201 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[3] ; clk        ; 3.265 ; 3.265 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[4] ; clk        ; 3.237 ; 3.237 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[5] ; clk        ; 3.155 ; 3.155 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[6] ; clk        ; 3.031 ; 3.031 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[7] ; clk        ; 2.952 ; 2.952 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; NandReady      ; clk        ; -1.173 ; -1.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; buffer_ready   ; clk        ; -2.500 ; -2.500 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; input_data[*]  ; clk        ; -1.759 ; -1.759 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[0] ; clk        ; -1.759 ; -1.759 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[1] ; clk        ; -2.161 ; -2.161 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[2] ; clk        ; -2.316 ; -2.316 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[3] ; clk        ; -2.380 ; -2.380 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[4] ; clk        ; -2.344 ; -2.344 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[5] ; clk        ; -2.262 ; -2.262 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[6] ; clk        ; -2.138 ; -2.138 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[7] ; clk        ; -2.059 ; -2.059 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; CNT_reg_tb[*]        ; clk        ; 2.407 ; 2.407 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[0]       ; clk        ; 2.407 ; 2.407 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[1]       ; clk        ; 2.038 ; 2.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[2]       ; clk        ; 2.289 ; 2.289 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[3]       ; clk        ; 2.166 ; 2.166 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[4]       ; clk        ; 2.051 ; 2.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[5]       ; clk        ; 2.085 ; 2.085 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[6]       ; clk        ; 2.083 ; 2.083 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[7]       ; clk        ; 2.180 ; 2.180 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[8]       ; clk        ; 2.175 ; 2.175 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[9]       ; clk        ; 2.155 ; 2.155 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[10]      ; clk        ; 2.169 ; 2.169 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[11]      ; clk        ; 2.195 ; 2.195 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; WriteDone            ; clk        ; 2.400 ; 2.400 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; add_cnt_reg_tb[*]    ; clk        ; 2.153 ; 2.153 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[0]   ; clk        ; 2.075 ; 2.075 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[1]   ; clk        ; 2.075 ; 2.075 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[2]   ; clk        ; 2.153 ; 2.153 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ; 0.154 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_reg_tb[*]      ; clk        ; 2.894 ; 2.894 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[0]     ; clk        ; 2.490 ; 2.490 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[1]     ; clk        ; 2.894 ; 2.894 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[2]     ; clk        ; 2.756 ; 2.756 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggleDone_tb        ; clk        ; 2.070 ; 2.070 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggle_enable_reg_tb ; clk        ; 2.269 ; 2.269 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ;       ; 0.154 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; CNT_reg_tb[*]        ; clk        ; 2.038 ; 2.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[0]       ; clk        ; 2.407 ; 2.407 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[1]       ; clk        ; 2.038 ; 2.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[2]       ; clk        ; 2.289 ; 2.289 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[3]       ; clk        ; 2.166 ; 2.166 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[4]       ; clk        ; 2.051 ; 2.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[5]       ; clk        ; 2.085 ; 2.085 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[6]       ; clk        ; 2.083 ; 2.083 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[7]       ; clk        ; 2.180 ; 2.180 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[8]       ; clk        ; 2.175 ; 2.175 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[9]       ; clk        ; 2.155 ; 2.155 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[10]      ; clk        ; 2.169 ; 2.169 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[11]      ; clk        ; 2.195 ; 2.195 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; WriteDone            ; clk        ; 2.400 ; 2.400 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; add_cnt_reg_tb[*]    ; clk        ; 2.075 ; 2.075 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[0]   ; clk        ; 2.075 ; 2.075 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[1]   ; clk        ; 2.075 ; 2.075 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[2]   ; clk        ; 2.153 ; 2.153 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ; 0.154 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_reg_tb[*]      ; clk        ; 2.249 ; 2.249 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[0]     ; clk        ; 2.249 ; 2.249 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[1]     ; clk        ; 2.277 ; 2.277 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[2]     ; clk        ; 2.444 ; 2.444 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggleDone_tb        ; clk        ; 2.070 ; 2.070 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggle_enable_reg_tb ; clk        ; 2.269 ; 2.269 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ;       ; 0.154 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NandReady  ; WriteDone   ; 3.424 ;    ;    ; 3.424 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NandReady  ; WriteDone   ; 3.424 ;    ;    ; 3.424 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------------+-------+-------+----------+---------+---------------------+
; Clock                            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; 3.443 ; 0.215 ; 4.689    ; 2.796   ; 4.000               ;
;  clk                             ; N/A   ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  pll|altpll_component|pll|clk[0] ; 3.443 ; 0.215 ; 4.689    ; 2.796   ; 4.000               ;
; Design-wide TNS                  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                             ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------+------------+-------+-------+------------+---------------------------------+
; NandReady      ; clk        ; 4.634 ; 4.634 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; buffer_ready   ; clk        ; 5.967 ; 5.967 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; input_data[*]  ; clk        ; 6.179 ; 6.179 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[0] ; clk        ; 5.277 ; 5.277 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[1] ; clk        ; 5.911 ; 5.911 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[2] ; clk        ; 6.107 ; 6.107 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[3] ; clk        ; 6.169 ; 6.169 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[4] ; clk        ; 6.179 ; 6.179 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[5] ; clk        ; 5.924 ; 5.924 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[6] ; clk        ; 5.694 ; 5.694 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[7] ; clk        ; 5.769 ; 5.769 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; NandReady      ; clk        ; -1.173 ; -1.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; buffer_ready   ; clk        ; -2.500 ; -2.500 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; input_data[*]  ; clk        ; -1.759 ; -1.759 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[0] ; clk        ; -1.759 ; -1.759 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[1] ; clk        ; -2.161 ; -2.161 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[2] ; clk        ; -2.316 ; -2.316 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[3] ; clk        ; -2.380 ; -2.380 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[4] ; clk        ; -2.344 ; -2.344 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[5] ; clk        ; -2.262 ; -2.262 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[6] ; clk        ; -2.138 ; -2.138 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  input_data[7] ; clk        ; -2.059 ; -2.059 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; CNT_reg_tb[*]        ; clk        ; 4.869 ; 4.869 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[0]       ; clk        ; 4.869 ; 4.869 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[1]       ; clk        ; 3.998 ; 3.998 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[2]       ; clk        ; 4.505 ; 4.505 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[3]       ; clk        ; 4.248 ; 4.248 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[4]       ; clk        ; 4.010 ; 4.010 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[5]       ; clk        ; 4.050 ; 4.050 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[6]       ; clk        ; 4.045 ; 4.045 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[7]       ; clk        ; 4.270 ; 4.270 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[8]       ; clk        ; 4.268 ; 4.268 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[9]       ; clk        ; 4.235 ; 4.235 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[10]      ; clk        ; 4.247 ; 4.247 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[11]      ; clk        ; 4.292 ; 4.292 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; WriteDone            ; clk        ; 4.750 ; 4.750 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; add_cnt_reg_tb[*]    ; clk        ; 4.226 ; 4.226 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[0]   ; clk        ; 4.029 ; 4.029 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[1]   ; clk        ; 4.029 ; 4.029 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[2]   ; clk        ; 4.226 ; 4.226 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ; 0.868 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_reg_tb[*]      ; clk        ; 5.941 ; 5.941 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[0]     ; clk        ; 4.992 ; 4.992 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[1]     ; clk        ; 5.941 ; 5.941 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[2]     ; clk        ; 5.744 ; 5.744 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggleDone_tb        ; clk        ; 4.041 ; 4.041 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggle_enable_reg_tb ; clk        ; 4.479 ; 4.479 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ;       ; 0.868 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+----------------------+------------+-------+-------+------------+---------------------------------+
; CNT_reg_tb[*]        ; clk        ; 2.038 ; 2.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[0]       ; clk        ; 2.407 ; 2.407 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[1]       ; clk        ; 2.038 ; 2.038 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[2]       ; clk        ; 2.289 ; 2.289 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[3]       ; clk        ; 2.166 ; 2.166 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[4]       ; clk        ; 2.051 ; 2.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[5]       ; clk        ; 2.085 ; 2.085 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[6]       ; clk        ; 2.083 ; 2.083 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[7]       ; clk        ; 2.180 ; 2.180 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[8]       ; clk        ; 2.175 ; 2.175 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[9]       ; clk        ; 2.155 ; 2.155 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[10]      ; clk        ; 2.169 ; 2.169 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  CNT_reg_tb[11]      ; clk        ; 2.195 ; 2.195 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; WriteDone            ; clk        ; 2.400 ; 2.400 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; add_cnt_reg_tb[*]    ; clk        ; 2.075 ; 2.075 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[0]   ; clk        ; 2.075 ; 2.075 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[1]   ; clk        ; 2.075 ; 2.075 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  add_cnt_reg_tb[2]   ; clk        ; 2.153 ; 2.153 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ; 0.154 ;       ; Rise       ; pll|altpll_component|pll|clk[0] ;
; state_reg_tb[*]      ; clk        ; 2.249 ; 2.249 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[0]     ; clk        ; 2.249 ; 2.249 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[1]     ; clk        ; 2.277 ; 2.277 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  state_reg_tb[2]     ; clk        ; 2.444 ; 2.444 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggleDone_tb        ; clk        ; 2.070 ; 2.070 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; toggle_enable_reg_tb ; clk        ; 2.269 ; 2.269 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; clk150_tb            ; clk        ;       ; 0.154 ; Fall       ; pll|altpll_component|pll|clk[0] ;
+----------------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NandReady  ; WriteDone   ; 6.560 ;    ;    ; 6.560 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; NandReady  ; WriteDone   ; 3.424 ;    ;    ; 3.424 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; pll|altpll_component|pll|clk[0] ; 196      ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 2103     ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; pll|altpll_component|pll|clk[0] ; 196      ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 2103     ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                       ;
+------------+---------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------+----------+----------+----------+----------+
; clk        ; pll|altpll_component|pll|clk[0] ; 45       ; 0        ; 0        ; 0        ;
+------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Removal Transfers                                                                        ;
+------------+---------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------+----------+----------+----------+----------+
; clk        ; pll|altpll_component|pll|clk[0] ; 45       ; 0        ; 0        ; 0        ;
+------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Registers Without Clock Pin     ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
; Unconstrained Reg-to-Reg Paths  ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Processing started: Tue May 29 01:31:59 2012
Info: Command: quartus_sta nand_write -c nand_write
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "outputVEC1[2]$latch|combout" is a latch
    Warning: Node "outputVEC1[3]$latch|combout" is a latch
    Warning: Node "outputUPTO[11]$latch|combout" is a latch
    Warning: Node "output_data[0]$latch|combout" is a latch
    Warning: Node "output_data[1]$latch|combout" is a latch
    Warning: Node "output_data[2]$latch|combout" is a latch
    Warning: Node "output_data[4]$latch|combout" is a latch
Info: Reading SDC File: 'nand_write.out.sdc'
Warning: Node: CNT_reg[0] was determined to be a clock but was found without an associated clock assignment.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 3.443
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.443         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case hold slack is 0.391
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.391         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case recovery slack is 4.689
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.689         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case removal slack is 4.593
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.593         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case minimum pulse width slack is 4.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.000         0.000 pll|altpll_component|pll|clk[0] 
    Info:    10.000         0.000 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 54 output pins without output pin load capacitance assignment
    Info: Pin "WriteDone" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "output_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "output_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "output_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "output_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "output_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "output_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "output_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "output_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputVEC2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "outputUPTO[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "clk150_tb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "locked_tb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "toggleDone_tb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "state_reg_tb[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "state_reg_tb[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "state_reg_tb[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "state_reg_tb[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CNT_reg_tb[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "add_cnt_reg_tb[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "add_cnt_reg_tb[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "add_cnt_reg_tb[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "toggle_enable_reg_tb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Node: CNT_reg[0] was determined to be a clock but was found without an associated clock assignment.
Info: Worst-case setup slack is 6.735
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     6.735         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case recovery slack is 6.863
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     6.863         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case removal slack is 2.796
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.796         0.000 pll|altpll_component|pll|clk[0] 
Info: Worst-case minimum pulse width slack is 4.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.000         0.000 pll|altpll_component|pll|clk[0] 
    Info:    10.000         0.000 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 286 megabytes
    Info: Processing ended: Tue May 29 01:32:01 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


