[
    {
        "doc_number": "2016085783",
        "abstract": "【課題】トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間にわたり保持することが困難になってきている。【解決手段】Ｓｉトランジスタで構成された第１の記憶回路と、Ｓｉトランジスタで構成された選択回路と、ＯＳトランジスタと保持容量とによって構成された第２の記憶回路と、を有し、第２の記憶回路は、直列に接続している２つのＯＳトランジスタの接続部に保持容量の片側の端子を接続する構成とし、第２の記憶回路の出力が選択回路の第２の入力端子に接続され、第２の記憶回路の入力は、選択回路の第１の入力端子又は第１の記憶回路の出力端子に接続されている構成とする。【選択図】図１",
        "claims": [
            "【請求項1】選択回路と、記憶回路と、第１のトランジスタと、第２のトランジスタと、保持容量と、を有し、 前記選択回路の第１の入力端子には、信号が入力され、 前記選択回路の第２の入力端子は、前記第１のトランジスタを介して前記保持容量と電気的に接続され、 前記選択回路の出力端子は、前記記憶回路の入力端子と電気的に接続され、 前記記憶回路の出力端子は、前記第２のトランジスタを介して前記保持容量と電気的に接続され、 前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、 前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とする記憶装置。",
            "【請求項2】選択回路と、フリップ・フロップ回路を含む第１の回路と、第１のトランジスタと、第２のトランジスタと、保持容量と、を有し、 前記選択回路の第１の入力端子には、信号が入力され、 前記選択回路の第２の入力端子は、前記第１のトランジスタを介して前記保持容量と電気的に接続され、 前記選択回路の出力端子は、前記第１の回路の入力端子と電気的に接続され、 前記第１の回路の出力端子は、前記第２のトランジスタを介して前記保持容量と電気的に接続され、 前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、 前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とする記憶装置。",
            "【請求項3】選択回路と、ラッチ回路を含む第１の回路と、第１のトランジスタと、第２のトランジスタと、保持容量と、を有し、 前記選択回路の第１の入力端子には、信号が入力され、 前記選択回路の第２の入力端子は、前記第１のトランジスタを介して前記保持容量と電気的に接続され、 前記選択回路の出力端子は、前記第１の回路の入力端子と電気的に接続され、 前記第１の回路の出力端子は、前記第２のトランジスタを介して前記保持容量と電気的に接続され、 前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、 前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とする記憶装置。",
            "【請求項4】請求項１乃至請求項３のいずれか一項において、 前記選択回路は、第３のトランジスタを有し、 前記第３のトランジスタのチャネル形成領域は、Ｓｉ、Ｇｅ、Ｓｉｃ、ＧａＡｓ、又はＧａＰを有することを特徴とする記憶装置。",
            "【請求項5】選択回路と、記憶回路と、第１のトランジスタと、第２のトランジスタと、保持容量と、を有し、 前記選択回路の第１の入力端子には、信号が入力され、 前記選択回路の第２の入力端子は、前記第１のトランジスタを介して前記保持容量と電気的に接続され、 前記選択回路の出力端子は、前記記憶回路の入力端子と電気的に接続され、 前記記憶回路の出力端子は、前記第２のトランジスタを介して前記保持容量と電気的に接続され、 前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、 前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とする信号処理装置。",
            "【請求項6】選択回路と、フリップ・フロップ回路を含む第１の回路と、第１のトランジスタと、第２のトランジスタと、保持容量と、を有し、 前記選択回路の第１の入力端子には、信号が入力され、 前記選択回路の第２の入力端子は、前記第１のトランジスタを介して前記保持容量と電気的に接続され、 前記選択回路の出力端子は、前記第１の回路の入力端子と電気的に接続され、 前記第１の回路の出力端子は、前記第２のトランジスタを介して前記保持容量と電気的に接続され、 前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、 前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とする信号処理装置。",
            "【請求項7】選択回路と、ラッチ回路を含む第１の回路と、第１のトランジスタと、第２のトランジスタと、保持容量と、を有し、 前記選択回路の第１の入力端子には、信号が入力され、 前記選択回路の第２の入力端子は、前記第１のトランジスタを介して前記保持容量と電気的に接続され、 前記選択回路の出力端子は、前記第１の回路の入力端子と電気的に接続され、 前記第１の回路の出力端子は、前記第２のトランジスタを介して前記保持容量と電気的に接続され、 前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、 前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とする信号処理装置。",
            "【請求項8】請求項５乃至請求項７のいずれか一項において、 前記選択回路は、第３のトランジスタを有し、 前記第３のトランジスタのチャネル形成領域は、Ｓｉ、Ｇｅ、Ｓｉｃ、ＧａＡｓ、又はＧａＰを有することを特徴とする信号処理装置。",
            "【請求項9】選択回路と、記憶回路と、第１のトランジスタと、第２のトランジスタと、保持容量と、を有し、 前記選択回路の第１の入力端子には、信号が入力され、 前記選択回路の第２の入力端子は、前記第１のトランジスタを介して前記保持容量と電気的に接続され、 前記選択回路の出力端子は、前記記憶回路の入力端子と電気的に接続され、 前記記憶回路の出力端子は、前記第２のトランジスタを介して前記保持容量と電気的に接続され、 前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、 前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とするプロセッサ。",
            "【請求項10】選択回路と、フリップ・フロップ回路を含む第１の回路と、第１のトランジスタと、第２のトランジスタと、保持容量と、を有し、 前記選択回路の第１の入力端子には、信号が入力され、 前記選択回路の第２の入力端子は、前記第１のトランジスタを介して前記保持容量と電気的に接続され、 前記選択回路の出力端子は、前記第１の回路の入力端子と電気的に接続され、 前記第１の回路の出力端子は、前記第２のトランジスタを介して前記保持容量と電気的に接続され、 前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、 前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とするプロセッサ。",
            "【請求項11】選択回路と、ラッチ回路を含む第１の回路と、第１のトランジスタと、第２のトランジスタと、保持容量と、を有し、 前記選択回路の第１の入力端子には、信号が入力され、 前記選択回路の第２の入力端子は、前記第１のトランジスタを介して前記保持容量と電気的に接続され、 前記選択回路の出力端子は、前記第１の回路の入力端子と電気的に接続され、 前記第１の回路の出力端子は、前記第２のトランジスタを介して前記保持容量と電気的に接続され、 前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、 前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とするプロセッサ。",
            "【請求項12】請求項９乃至請求項１１のいずれか一項において、 前記選択回路は、第３のトランジスタを有し、 前記第３のトランジスタのチャネル形成領域は、Ｓｉ、Ｇｅ、Ｓｉｃ、ＧａＡｓ、又はＧａＰを有することを特徴とするプロセッサ。"
        ],
        "top_k": 1
    },
    {
        "doc_number": "2023113929",
        "abstract": "【課題】トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間に わたり保持することが困難になってきている。 【解決手段】Ｓｉトランジスタで構成された第１の記憶回路と、Ｓｉトランジスタで構成 された選択回路と、ＯＳトランジスタと保持容量とによって構成された第２の記憶回路と 、を有し、第２の記憶回路は、直列に接続している２つのＯＳトランジスタの接続部に保 持容量の片側の端子を接続する構成とし、第２の記憶回路の出力が選択回路の第２の入力 端子に接続され、第２の記憶回路の入力は、選択回路の第１の入力端子又は第１の記憶回 路の出力端子に接続されている構成とする。 【選択図】図１",
        "claims": [
            "【請求項1】第１のトランジスタと、 第２のトランジスタと、 保持容量と、 選択回路と、 記憶回路と、を有し、 前記第１のトランジスタのソース又はドレインの一方は、前記保持容量の一方の端子及び前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、 前記第１のトランジスタのソース又はドレインの他方は、前記選択回路の第１の入力端子に電気的に接続され、 前記第２のトランジスタのソース又はドレインの他方は、前記選択回路の第２の入力端子に電気的に接続され、 前記選択回路の出力端子は、前記記憶回路の入力端子に電気的に接続され、 前記第１のトランジスタ及び前記第２のトランジスタは、酸化物半導体層を有し、 前記酸化物半導体層は、チャネル形成領域を有することを特徴とする記憶装置。"
        ],
        "top_k": 2
    },
    {
        "doc_number": "2018196152",
        "abstract": "【課題】トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間にわたり保持することが困難になってきている。【解決手段】Ｓｉトランジスタで構成された第１の記憶回路と、Ｓｉトランジスタで構成された選択回路と、ＯＳトランジスタと保持容量とによって構成された第２の記憶回路と、を有し、第２の記憶回路は、直列に接続している２つのＯＳトランジスタの接続部に保持容量の片側の端子を接続する構成とし、第２の記憶回路の出力が選択回路の第２の入力端子に接続され、第２の記憶回路の入力は、選択回路の第１の入力端子又は第１の記憶回路の出力端子に接続されている構成とする。【選択図】図１",
        "claims": [
            "【請求項1】第１のトランジスタと、 第２のトランジスタと、 保持容量と、 選択回路と、 記憶回路と、 インバータ回路と、を有し、 前記第１のトランジスタのソース又はドレインの一方は、前記保持容量の一方の端子及び前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、 前記第１のトランジスタのソース又はドレインの他方は、前記インバータ回路を介して前記記憶回路の出力端子に電気的に接続され、 前記第２のトランジスタのソース又はドレインの他方は、前記選択回路の第１の入力端子に電気的に接続され、 前記選択回路の出力端子は、前記記憶回路の入力端子に電気的に接続され、 前記記憶回路は、前記選択回路と前記インバータ回路との間に電気的に接続され、 前記第１のトランジスタは、チャネル形成領域を含む酸化物半導体層を含み、 前記第２のトランジスタは、チャネル形成領域を含む酸化物半導体層を含むことを特徴とする記憶装置。",
            "【請求項2】請求項１において、 前記第２のトランジスタのソース又はドレインの他方は、バッファ回路を介して、前記選択回路の第１の入力端子に電気的に接続されていることを特徴とする記憶装置。",
            "【請求項3】請求項１または２において、 前記記憶回路はラッチ回路であることを特徴とする記憶装置。",
            "【請求項4】請求項１乃至３のいずれか一において、 前記記憶回路はフリップ・フロップ回路であることを特徴とする記憶装置。",
            "【請求項5】請求項１乃至４のいずれか一において、 前記記憶回路は、第３のトランジスタを有し、 前記選択回路は、第４のトランジスタを有し、 前記第３のトランジスタ及び前記第４のトランジスタのチャネル形成領域は、Ｓｉを有することを特徴とする記憶装置。",
            "【請求項6】請求項１乃至５のいずれか一において、 前記第１のトランジスタおよび前記第２のトランジスタは、前記選択回路または前記メモリ回路の上にあることを特徴とする記憶装置。"
        ],
        "top_k": 3
    },
    {
        "doc_number": "2012257218",
        "abstract": "【課題】消費電力を低減する。【解決手段】入力信号を元に論理演算処理を行い、論理演算処理の結果に応じて設定される電位を記憶データとして保持し、記憶データに応じた値の信号を出力信号として出力する機能を有する演算回路を具備し、演算回路は、論理演算処理を行う演算部と、記憶データの電位を、論理演算処理の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、記憶データの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、記憶データに応じた値の信号を出力信号として出力するか否かを制御する第３の電界効果トランジスタと、を備える。【選択図】図１",
        "claims": [
            "【請求項1】入力信号を元に論理演算処理を行い、前記論理演算処理の結果に応じて設定される電位を記憶データとして保持し、前記記憶データに応じた値の信号を出力信号として出力する機能を有する演算回路を具備し、 前記演算回路は、 前記論理演算処理を行う演算部と、 前記記憶データの電位を、前記論理演算処理の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、 前記記憶データの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、 前記記憶データに応じた値の信号を出力信号として出力するか否かを制御する第３の電界効果トランジスタと、を備え、 前記第１及び第２の電界効果トランジスタのそれぞれ、若しくは前記第３の電界効果トランジスタ、又は前記第１乃至第３の電界効果トランジスタのそれぞれにおける、チャネル幅１μｍあたりのオフ電流は、１０ａＡ以下であることを特徴とする回路。",
            "【請求項2】請求項１の回路において、 前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタのそれぞれ、若しくは前記第３の電界効果トランジスタ、又は前記第１の電界効果トランジスタ乃至前記第３の電界効果トランジスタのそれぞれにおける、チャネル幅１μｍあたりのオフ電流は、１ｚＡ以下であることを特徴とする回路。",
            "【請求項3】請求項１又は請求項２の回路において、 前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタのそれぞれ、若しくは前記第３の電界効果トランジスタ、又は前記第１の電界効果トランジスタ乃至前記第３の電界効果トランジスタのそれぞれは、チャネルが形成される酸化物半導体層を含むことを特徴とする回路。",
            "【請求項4】請求項３の回路において、 前記酸化物半導体層は、ｃ軸に配向し、且つａｂ面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、前記ｃ軸において金属原子が層状又は前記金属原子と酸素原子とが層状に配列し、前記ａｂ面においてａ軸又はｂ軸の向きが異なる結晶を含むことを特徴とする回路。",
            "【請求項5】請求項１乃至請求項４のいずれか一項に記載の回路の駆動方法であって、 第１の期間において、前記第１の電界効果トランジスタをオフ状態にし、前記第２の電界効果トランジスタをオン状態にし、前記第３の電界効果トランジスタをオフ状態にすることと、 前記第１の期間の後の第２の期間において、前記第１の電界効果トランジスタをオン状態にし、前記第２の電界効果トランジスタをオフ状態にし、前記第３の電界効果トランジスタをオフ状態にすることと、 前記第２の期間の後の第３の期間において、前記第１の電界効果トランジスタをオフ状態にし、前記第２の電界効果トランジスタをオフ状態にし、前記第３の電界効果トランジスタをオン状態にすることと、を含むことを特徴とする回路の駆動方法。"
        ],
        "top_k": 4
    },
    {
        "doc_number": "2013179276",
        "abstract": "【課題】ｃ軸配向した結晶部を含む酸化物半導体膜の側面からの酸素の脱離を防止できる半導体装置を提供する。【解決手段】第１の酸化物半導体膜と、ｃ軸配向した結晶部を含む第２の酸化物半導体膜と、ｃ軸配向した結晶部を含む酸化物膜と、を有し、第１の酸化物半導体膜、第２の酸化物半導体膜及び酸化物膜は、ＩＧＺＯ膜で構成され、第２の酸化物半導体膜が有するインジウムの含有量は、第１の酸化物半導体膜が有するインジウムの含有量より大きく、第１の酸化物半導体膜が有するインジウムの含有量は、酸化物膜が有するインジウムの含有量より大きく、酸化物膜が有するガリウムの含有量は、第１の酸化物半導体膜が有するガリウムの含有量より大きく、第１の酸化物半導体膜が有するガリウムの含有量は、第２の酸化物半導体膜が有するガリウムの含有量より大きい構成とする。【選択図】図１",
        "claims": [
            "【請求項1】第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、 前記島状の半導体膜の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、を有し、 前記第１の酸化物半導体膜、前記第２の酸化物半導体膜及び前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、 前記第２の酸化物半導体膜が有するインジウムの含有量は、前記第１の酸化物半導体膜が有するインジウムの含有量より大きく、前記第１の酸化物半導体膜が有するインジウムの含有量は、前記酸化物膜が有するインジウムの含有量より大きく、前記酸化物膜が有するガリウムの含有量は、前記第１の酸化物半導体膜が有するガリウムの含有量より大きく、前記第１の酸化物半導体膜が有するガリウムの含有量は、前記第２の酸化物半導体膜が有するガリウムの含有量より大きいことを特徴とする半導体装置。",
            "【請求項2】第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、 前記島状の半導体膜の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、 前記酸化物膜上に設けられたゲート電極と、を有し、 前記第１の酸化物半導体膜、前記第２の酸化物半導体膜及び前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、 前記第２の酸化物半導体膜が有するインジウムの含有量は、前記第１の酸化物半導体膜が有するインジウムの含有量より大きく、前記第１の酸化物半導体膜が有するインジウムの含有量は、前記酸化物膜が有するインジウムの含有量より大きく、前記酸化物膜が有するガリウムの含有量は、前記第１の酸化物半導体膜が有するガリウムの含有量より大きく、前記第１の酸化物半導体膜が有するガリウムの含有量は、前記第２の酸化物半導体膜が有するガリウムの含有量より大きいことを特徴とする半導体装置。",
            "【請求項3】第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、 前記島状の半導体膜のチャネル長方向の側面に接して設けられたソース電極及びドレイン電極と、 前記島状の半導体膜のチャネル幅方向の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、 前記酸化物膜上に設けられたゲート電極と、を有し、 前記第１の酸化物半導体膜、前記第２の酸化物半導体膜及び前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、 前記第２の酸化物半導体膜が有するインジウムの含有量は、前記第１の酸化物半導体膜が有するインジウムの含有量より大きく、前記第１の酸化物半導体膜が有するインジウムの含有量は、前記酸化物膜が有するインジウムの含有量より大きく、前記酸化物膜が有するガリウムの含有量は、前記第１の酸化物半導体膜が有するガリウムの含有量より大きく、前記第１の酸化物半導体膜が有するガリウムの含有量は、前記第２の酸化物半導体膜が有するガリウムの含有量より大きいことを特徴とする半導体装置。",
            "【請求項4】請求項２または請求項３において、前記ゲート電極の側面には、サイドウォールが設けられていることを特徴とする半導体装置。",
            "【請求項5】請求項１乃至請求項３のいずれか一において、前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成された膜上に、無機絶縁膜が積層した構造であることを特徴とする半導体装置。",
            "【請求項6】請求項１乃至請求項３のいずれか一において、前記ゲート電極上、前記ソース電極上及び前記ドレイン電極上には、酸化アルミニウム膜が設けられていることを特徴とする半導体装置。",
            "【請求項7】請求項１乃至請求項６のいずれか一において、 前記第１の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比の酸化物を含む膜であることを特徴とする半導体装置。",
            "【請求項8】請求項１乃至請求項７のいずれか一において、 前記第２の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比の酸化物を含む膜であることを特徴とする半導体装置。",
            "【請求項9】請求項１乃至請求項８のいずれか一において、 前記酸化物膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比の酸化物を含む膜であることを特徴とする半導体装置。",
            "【請求項10】請求項８又は請求項９において、 前記第２の酸化物半導体膜及び前記酸化物膜の結晶部では、前記第２の酸化物半導体膜及び前記酸化物膜の被形成面の法線ベクトルに平行なｃ軸方向に沿って、前記第２の酸化物半導体膜及び前記酸化物膜に含まれる複数の金属原子及び酸素原子が層状に配列していることを特徴とする半導体装置。"
        ],
        "top_k": 5
    }
]