# nonamenoproblems

Digital design "Low-pass IIR filter"
==========================

В данном репозитории представлены файлы, необходимые для осуществления всех этапов разработки цифровой интегральной схемы фильтра нижних частот с бесконечной импульсной характеристикой.

Цифровой фильтр обладат следующими характеристиками:
 1. разрядность входных и выходных отсчётов – 18 бит;
 2. граница полосы пропускания – 0,05;
 3. граница полосы задерживания – 0,3;
 4. значения частот нормированы на половину частоты дискретизации;
 5. подавление в полосе задерживания – 70 дБ;
 6. неравномерность в полосе пропускания – 0,2 дБ;
 7. минимальный порядок фильтра;
 8. не избыточная разрядность вычислительных блоков;
 9. точность выходных отсчётов по сравнению с моделью в double не хуже, чем 2 МЗР по абсолютному значению и 0,1% - по относительному.

Репозиторий содержит две ветки: текущую "dev" (develop) и главную "main", также файл README.md, содержащий описание проекта.

Ниже в таблице представлено описание каждого файла в репозитории.

Название файла               | Описание файла
-----------------------------|----------------------
Filter.v                     | Описания цифрового устройства на языке Verilog HDL
Filter_tb.v                  | Testbench
Input_rsvd.dat               | Файл с отсчётами входного сигнала
Output_rsvd_expected.dat     | Файл с отсчётами выходного сигнала
Filter_layout.sdc            | Файл временных ограничений для генерации топологии
Filter_synth.sdc             | Файл временных ограничений для логического синтеза
MyModule_synth_typ.tcl       | Файл для логического синтеза для typical corner
MyModule_synth_min.tcl       | Файл для логического синтеза для slow corner
MyModule_synth_max.tcl       | Файл для логического синтеза для fast corner
X-FAB_typ.tcl                | Вспомогательный tcl-файл с путями на библиотеку цифровых ячеек для typical corner
X-FAB_min.tcl                | Вспомогательный tcl-файл с путями на библиотеку цифровых ячеек для slow corner
X-FAB_max.tcl                | Вспомогательный tcl-файл с путями на библиотеку цифровых ячеек для fast corner
MMMC.tcl                     | MMMC-файл (corner description)

Для создания топологии цифровой интегральной схемы фильтра нижних частот с бесконечной импульсной характеристикой необходимо пройти три основных этапа:
1. описание устройства на поведенческом уровне (Behavioral level);
2. логический синтез устройства с привязкой к технологической библиотеке (Synthesis);
3. генерация топологии (Layout).

На этапе Behavioral осуществляется описание устройства на языке Verilog HDL и дальнейшее моделирование работы фильтра в Cadence Incisive.
Код описания фильтра представлен в файле "Filter.v", для моделирования работы устройства используется файл с тестбенчем "Filter_tb.v", в котором осуществляется чтение из файла, содержащего отсчёты входного сигнала ("Input_rsvd.dat "), а также - из файла Output_rsvd_expected.dat, содержащего референсные значения выходного сигнала. Результаты моделирования (выходной сигнал фильтра) сравниваются со значениями референсного сигнала.

На этапе Synthesis осуществляется логический синтез устройства в Cadence RTL Compiler. Временные ограничения прописаны в файле "Filter_synth.sdc". Пути на библиотеку цифровых ячеек прописаны в файлах "X-FAB_`XXX`.tcl ", где обозначение `XXX` соответствует различным условиям: typ - typical corner, min - slow corner, max - fast corner. TCL-скрипт для логисеского синтеза просипан в файлах "MyModule_synth_`XXX`.tcl", где, так же, как и в предыдущем случае, обозначение `XXX` соответствует различным условиям: typ - typical corner, min - slow corner, max - fast corner.

На этапе Layout осуществляется генерация топологии в Cadence Encounter. Для генерации топологии используется TCL-скрипт, представленный в файле "MMMC.tcl".
