// Register maps for Si5351A. Generated in ClockBuilder Pro.

// *** 120mhz, 120mhz+2.083ns, 60mhz (words 0-62)
0253
0300
0420
0700
0f00
104f
114f
120f
138c
148c
158c
168c
178c
182a
1a00
1b05
1c00
1d0c
1e66
1f00
2000
2102
2a00
2b01
2c00
2d01
2e00
2f00
3000
3100
3200
3301
3400
3501
3600
3700
3800
3900
3a00
3b01
3c00
3d04
3e00
3f00
4000
4100
5a00
5b00
9500
9600
9700
9800
9900
9a00
9b00
a200
a300
a400
a500
a606
a700
b792
b1ac // soft reset

// *** 100mhz, 100mhz+2.083ns, 60mhz (words 63-125)
0253
0300
0420
0700
0f00
100f
110f
120f
138c
148c
158c
168c
178c
182a
1a00
1b01
1c00
1d10
1e00
1f00
2000
2100
2a00
2b01
2c00
2d02
2e80
2f00
3000
3100
3200
3301
3400
3502
3680
3700
3800
3900
3a00
3b01
3c00
3d05
3e80
3f00
4000
4100
5a00
5b00
9500
9600
9700
9800
9900
9a00
9b00
a200
a300
a400
a500
a609
a700
b792
b1ac // soft reset

// *** 90mhz, 90mhz+2.79ns, 60mhz (words 126-188)
0253
0300
0420
0700
0f00
100f
110f
120f
138c
148c
158c
168c
178c
182a
1a00
1b01
1c00
1d10
1e00
1f00
2000
2100
2a00
2b01
2c00
2d03
2e00
2f00
3000
3100
3200
3301
3400
3503
3600
3700
3800
3900
3a00
3b01
3c00
3d05
3e80
3f00
4000
4100
5a00
5b00
9500
9600
9700
9800
9900
9a00
9b00
a200
a300
a400
a500
a60a
a700
b792
b1ac // soft reset
