module top_module (
    input d, 
    input ena,
    output q);
	
    always@(*)begin //latch
        if(ena)begin
        	q <= d;
        end
    end
endmodule
