
PrototypeSwerveDrive.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         000000be  00800200  00001fce  00002062  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00001fce  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000004a  008002be  008002be  00002120  2**0
                  ALLOC
  3 .stab         00001c50  00000000  00000000  00002120  2**2
                  CONTENTS, READONLY, DEBUGGING
  4 .stabstr      0000068a  00000000  00000000  00003d70  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_aranges 00000020  00000000  00000000  000043fa  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_pubnames 00000272  00000000  00000000  0000441a  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_info   000015ff  00000000  00000000  0000468c  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_abbrev 0000048c  00000000  00000000  00005c8b  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_line   00001219  00000000  00000000  00006117  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_frame  000001d0  00000000  00000000  00007330  2**2
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_str    000008f6  00000000  00000000  00007500  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_loc    000010f3  00000000  00000000  00007df6  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .debug_pubtypes 0000007c  00000000  00000000  00008ee9  2**0
                  CONTENTS, READONLY, DEBUGGING
 14 .debug_ranges 000000d8  00000000  00000000  00008f65  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
       0:	0c 94 73 00 	jmp	0xe6	; 0xe6 <__ctors_end>
       4:	0c 94 d2 06 	jmp	0xda4	; 0xda4 <__vector_1>
       8:	0c 94 fd 06 	jmp	0xdfa	; 0xdfa <__vector_2>
       c:	0c 94 28 07 	jmp	0xe50	; 0xe50 <__vector_3>
      10:	0c 94 53 07 	jmp	0xea6	; 0xea6 <__vector_4>
      14:	0c 94 7e 07 	jmp	0xefc	; 0xefc <__vector_5>
      18:	0c 94 a9 07 	jmp	0xf52	; 0xf52 <__vector_6>
      1c:	0c 94 d4 07 	jmp	0xfa8	; 0xfa8 <__vector_7>
      20:	0c 94 ff 07 	jmp	0xffe	; 0xffe <__vector_8>
      24:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      28:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      2c:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      30:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      34:	0c 94 d7 04 	jmp	0x9ae	; 0x9ae <__vector_13>
      38:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      3c:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      40:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      44:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      48:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      4c:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      50:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      54:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      58:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      5c:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      60:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      64:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      68:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      6c:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      70:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      74:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      78:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      7c:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      80:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      84:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      88:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      8c:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      90:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      94:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      98:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      9c:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      a0:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      a4:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      a8:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      ac:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      b0:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      b4:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      b8:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      bc:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      c0:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      c4:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      c8:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      cc:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      d0:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      d4:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      d8:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      dc:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>
      e0:	0c 94 a4 00 	jmp	0x148	; 0x148 <__bad_interrupt>

000000e4 <__ctors_start>:
      e4:	8e 0d       	add	r24, r14

000000e6 <__ctors_end>:
      e6:	11 24       	eor	r1, r1
      e8:	1f be       	out	0x3f, r1	; 63
      ea:	cf ef       	ldi	r28, 0xFF	; 255
      ec:	d1 e2       	ldi	r29, 0x21	; 33
      ee:	de bf       	out	0x3e, r29	; 62
      f0:	cd bf       	out	0x3d, r28	; 61
      f2:	00 e0       	ldi	r16, 0x00	; 0
      f4:	0c bf       	out	0x3c, r16	; 60

000000f6 <__do_copy_data>:
      f6:	12 e0       	ldi	r17, 0x02	; 2
      f8:	a0 e0       	ldi	r26, 0x00	; 0
      fa:	b2 e0       	ldi	r27, 0x02	; 2
      fc:	ee ec       	ldi	r30, 0xCE	; 206
      fe:	ff e1       	ldi	r31, 0x1F	; 31
     100:	00 e0       	ldi	r16, 0x00	; 0
     102:	0b bf       	out	0x3b, r16	; 59
     104:	02 c0       	rjmp	.+4      	; 0x10a <__do_copy_data+0x14>
     106:	07 90       	elpm	r0, Z+
     108:	0d 92       	st	X+, r0
     10a:	ae 3b       	cpi	r26, 0xBE	; 190
     10c:	b1 07       	cpc	r27, r17
     10e:	d9 f7       	brne	.-10     	; 0x106 <__do_copy_data+0x10>

00000110 <__do_clear_bss>:
     110:	13 e0       	ldi	r17, 0x03	; 3
     112:	ae eb       	ldi	r26, 0xBE	; 190
     114:	b2 e0       	ldi	r27, 0x02	; 2
     116:	01 c0       	rjmp	.+2      	; 0x11a <.do_clear_bss_start>

00000118 <.do_clear_bss_loop>:
     118:	1d 92       	st	X+, r1

0000011a <.do_clear_bss_start>:
     11a:	a8 30       	cpi	r26, 0x08	; 8
     11c:	b1 07       	cpc	r27, r17
     11e:	e1 f7       	brne	.-8      	; 0x118 <.do_clear_bss_loop>

00000120 <__do_global_ctors>:
     120:	10 e0       	ldi	r17, 0x00	; 0
     122:	00 e0       	ldi	r16, 0x00	; 0
     124:	c6 ee       	ldi	r28, 0xE6	; 230
     126:	d0 e0       	ldi	r29, 0x00	; 0
     128:	40 e0       	ldi	r20, 0x00	; 0
     12a:	06 c0       	rjmp	.+12     	; 0x138 <__do_global_ctors+0x18>
     12c:	22 97       	sbiw	r28, 0x02	; 2
     12e:	41 09       	sbc	r20, r1
     130:	fe 01       	movw	r30, r28
     132:	4b bf       	out	0x3b, r20	; 59
     134:	0e 94 e1 0f 	call	0x1fc2	; 0x1fc2 <__tablejump_elpm__>
     138:	c4 3e       	cpi	r28, 0xE4	; 228
     13a:	d1 07       	cpc	r29, r17
     13c:	40 07       	cpc	r20, r16
     13e:	b1 f7       	brne	.-20     	; 0x12c <__do_global_ctors+0xc>
     140:	0e 94 89 0d 	call	0x1b12	; 0x1b12 <main>
     144:	0c 94 e5 0f 	jmp	0x1fca	; 0x1fca <_exit>

00000148 <__bad_interrupt>:
     148:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000014c <_Z7pinModehh>:
//Functions:

void pinMode(uint8_t pInno,uint8_t mOde)
{
	int l;
  	if(mOde==0)
     14c:	66 23       	and	r22, r22
     14e:	09 f0       	breq	.+2      	; 0x152 <_Z7pinModehh+0x6>
     150:	b8 c0       	rjmp	.+368    	; 0x2c2 <_Z7pinModehh+0x176>
    {
    	switch(d[pInno]){
     152:	90 e0       	ldi	r25, 0x00	; 0
     154:	fc 01       	movw	r30, r24
     156:	e8 58       	subi	r30, 0x88	; 136
     158:	fd 4f       	sbci	r31, 0xFD	; 253
     15a:	20 81       	ld	r18, Z
     15c:	25 36       	cpi	r18, 0x65	; 101
     15e:	09 f4       	brne	.+2      	; 0x162 <_Z7pinModehh+0x16>
     160:	50 c0       	rjmp	.+160    	; 0x202 <_Z7pinModehh+0xb6>
     162:	26 36       	cpi	r18, 0x66	; 102
     164:	40 f4       	brcc	.+16     	; 0x176 <_Z7pinModehh+0x2a>
     166:	23 36       	cpi	r18, 0x63	; 99
     168:	41 f1       	breq	.+80     	; 0x1ba <_Z7pinModehh+0x6e>
     16a:	24 36       	cpi	r18, 0x64	; 100
     16c:	c0 f5       	brcc	.+112    	; 0x1de <_Z7pinModehh+0x92>
     16e:	22 36       	cpi	r18, 0x62	; 98
     170:	09 f0       	breq	.+2      	; 0x174 <_Z7pinModehh+0x28>
     172:	5e c1       	rjmp	.+700    	; 0x430 <_Z7pinModehh+0x2e4>
     174:	10 c0       	rjmp	.+32     	; 0x196 <_Z7pinModehh+0x4a>
     176:	28 36       	cpi	r18, 0x68	; 104
     178:	09 f4       	brne	.+2      	; 0x17c <_Z7pinModehh+0x30>
     17a:	67 c0       	rjmp	.+206    	; 0x24a <_Z7pinModehh+0xfe>
     17c:	29 36       	cpi	r18, 0x69	; 105
     17e:	20 f4       	brcc	.+8      	; 0x188 <_Z7pinModehh+0x3c>
     180:	27 36       	cpi	r18, 0x67	; 103
     182:	09 f0       	breq	.+2      	; 0x186 <_Z7pinModehh+0x3a>
     184:	55 c1       	rjmp	.+682    	; 0x430 <_Z7pinModehh+0x2e4>
     186:	4f c0       	rjmp	.+158    	; 0x226 <_Z7pinModehh+0xda>
     188:	2a 36       	cpi	r18, 0x6A	; 106
     18a:	09 f4       	brne	.+2      	; 0x18e <_Z7pinModehh+0x42>
     18c:	72 c0       	rjmp	.+228    	; 0x272 <_Z7pinModehh+0x126>
     18e:	2c 36       	cpi	r18, 0x6C	; 108
     190:	09 f0       	breq	.+2      	; 0x194 <_Z7pinModehh+0x48>
     192:	4e c1       	rjmp	.+668    	; 0x430 <_Z7pinModehh+0x2e4>
     194:	82 c0       	rjmp	.+260    	; 0x29a <_Z7pinModehh+0x14e>

          	case'b':
                  DDRB&=~(1<<c[pInno]);
     196:	24 b1       	in	r18, 0x04	; 4
     198:	fc 01       	movw	r30, r24
     19a:	ee 0f       	add	r30, r30
     19c:	ff 1f       	adc	r31, r31
     19e:	e0 50       	subi	r30, 0x00	; 0
     1a0:	fe 4f       	sbci	r31, 0xFE	; 254
     1a2:	81 e0       	ldi	r24, 0x01	; 1
     1a4:	90 e0       	ldi	r25, 0x00	; 0
     1a6:	00 80       	ld	r0, Z
     1a8:	02 c0       	rjmp	.+4      	; 0x1ae <_Z7pinModehh+0x62>
     1aa:	88 0f       	add	r24, r24
     1ac:	99 1f       	adc	r25, r25
     1ae:	0a 94       	dec	r0
     1b0:	e2 f7       	brpl	.-8      	; 0x1aa <_Z7pinModehh+0x5e>
     1b2:	80 95       	com	r24
     1b4:	82 23       	and	r24, r18
     1b6:	84 b9       	out	0x04, r24	; 4
		           break;
     1b8:	08 95       	ret
          	case'c':
                 DDRC&=~(1<<c[pInno]);
     1ba:	27 b1       	in	r18, 0x07	; 7
     1bc:	fc 01       	movw	r30, r24
     1be:	ee 0f       	add	r30, r30
     1c0:	ff 1f       	adc	r31, r31
     1c2:	e0 50       	subi	r30, 0x00	; 0
     1c4:	fe 4f       	sbci	r31, 0xFE	; 254
     1c6:	81 e0       	ldi	r24, 0x01	; 1
     1c8:	90 e0       	ldi	r25, 0x00	; 0
     1ca:	00 80       	ld	r0, Z
     1cc:	02 c0       	rjmp	.+4      	; 0x1d2 <_Z7pinModehh+0x86>
     1ce:	88 0f       	add	r24, r24
     1d0:	99 1f       	adc	r25, r25
     1d2:	0a 94       	dec	r0
     1d4:	e2 f7       	brpl	.-8      	; 0x1ce <_Z7pinModehh+0x82>
     1d6:	80 95       	com	r24
     1d8:	82 23       	and	r24, r18
     1da:	87 b9       	out	0x07, r24	; 7
		          break;
     1dc:	08 95       	ret
          	case'd':
                 DDRD&=~(1<<c[pInno]);
     1de:	2a b1       	in	r18, 0x0a	; 10
     1e0:	fc 01       	movw	r30, r24
     1e2:	ee 0f       	add	r30, r30
     1e4:	ff 1f       	adc	r31, r31
     1e6:	e0 50       	subi	r30, 0x00	; 0
     1e8:	fe 4f       	sbci	r31, 0xFE	; 254
     1ea:	81 e0       	ldi	r24, 0x01	; 1
     1ec:	90 e0       	ldi	r25, 0x00	; 0
     1ee:	00 80       	ld	r0, Z
     1f0:	02 c0       	rjmp	.+4      	; 0x1f6 <_Z7pinModehh+0xaa>
     1f2:	88 0f       	add	r24, r24
     1f4:	99 1f       	adc	r25, r25
     1f6:	0a 94       	dec	r0
     1f8:	e2 f7       	brpl	.-8      	; 0x1f2 <_Z7pinModehh+0xa6>
     1fa:	80 95       	com	r24
     1fc:	82 23       	and	r24, r18
     1fe:	8a b9       	out	0x0a, r24	; 10
		          break;
     200:	08 95       	ret
	      	case'e':
                  DDRE&=~(1<<c[pInno]);
     202:	2d b1       	in	r18, 0x0d	; 13
     204:	fc 01       	movw	r30, r24
     206:	ee 0f       	add	r30, r30
     208:	ff 1f       	adc	r31, r31
     20a:	e0 50       	subi	r30, 0x00	; 0
     20c:	fe 4f       	sbci	r31, 0xFE	; 254
     20e:	81 e0       	ldi	r24, 0x01	; 1
     210:	90 e0       	ldi	r25, 0x00	; 0
     212:	00 80       	ld	r0, Z
     214:	02 c0       	rjmp	.+4      	; 0x21a <_Z7pinModehh+0xce>
     216:	88 0f       	add	r24, r24
     218:	99 1f       	adc	r25, r25
     21a:	0a 94       	dec	r0
     21c:	e2 f7       	brpl	.-8      	; 0x216 <_Z7pinModehh+0xca>
     21e:	80 95       	com	r24
     220:	82 23       	and	r24, r18
     222:	8d b9       	out	0x0d, r24	; 13
		           break;
     224:	08 95       	ret
		    case'g':
                  DDRG&=~(1<<c[pInno]);
     226:	23 b3       	in	r18, 0x13	; 19
     228:	fc 01       	movw	r30, r24
     22a:	ee 0f       	add	r30, r30
     22c:	ff 1f       	adc	r31, r31
     22e:	e0 50       	subi	r30, 0x00	; 0
     230:	fe 4f       	sbci	r31, 0xFE	; 254
     232:	81 e0       	ldi	r24, 0x01	; 1
     234:	90 e0       	ldi	r25, 0x00	; 0
     236:	00 80       	ld	r0, Z
     238:	02 c0       	rjmp	.+4      	; 0x23e <_Z7pinModehh+0xf2>
     23a:	88 0f       	add	r24, r24
     23c:	99 1f       	adc	r25, r25
     23e:	0a 94       	dec	r0
     240:	e2 f7       	brpl	.-8      	; 0x23a <_Z7pinModehh+0xee>
     242:	80 95       	com	r24
     244:	82 23       	and	r24, r18
     246:	83 bb       	out	0x13, r24	; 19
		           break;
     248:	08 95       	ret
			case'h':
                  DDRH&=~(1<<c[pInno]);
     24a:	e1 e0       	ldi	r30, 0x01	; 1
     24c:	f1 e0       	ldi	r31, 0x01	; 1
     24e:	20 81       	ld	r18, Z
     250:	dc 01       	movw	r26, r24
     252:	aa 0f       	add	r26, r26
     254:	bb 1f       	adc	r27, r27
     256:	a0 50       	subi	r26, 0x00	; 0
     258:	be 4f       	sbci	r27, 0xFE	; 254
     25a:	81 e0       	ldi	r24, 0x01	; 1
     25c:	90 e0       	ldi	r25, 0x00	; 0
     25e:	0c 90       	ld	r0, X
     260:	02 c0       	rjmp	.+4      	; 0x266 <_Z7pinModehh+0x11a>
     262:	88 0f       	add	r24, r24
     264:	99 1f       	adc	r25, r25
     266:	0a 94       	dec	r0
     268:	e2 f7       	brpl	.-8      	; 0x262 <_Z7pinModehh+0x116>
     26a:	80 95       	com	r24
     26c:	82 23       	and	r24, r18
     26e:	80 83       	st	Z, r24
				  break;
     270:	08 95       	ret
		    case'j':
                  DDRJ&=~(1<<c[pInno]);
     272:	e4 e0       	ldi	r30, 0x04	; 4
     274:	f1 e0       	ldi	r31, 0x01	; 1
     276:	20 81       	ld	r18, Z
     278:	dc 01       	movw	r26, r24
     27a:	aa 0f       	add	r26, r26
     27c:	bb 1f       	adc	r27, r27
     27e:	a0 50       	subi	r26, 0x00	; 0
     280:	be 4f       	sbci	r27, 0xFE	; 254
     282:	81 e0       	ldi	r24, 0x01	; 1
     284:	90 e0       	ldi	r25, 0x00	; 0
     286:	0c 90       	ld	r0, X
     288:	02 c0       	rjmp	.+4      	; 0x28e <_Z7pinModehh+0x142>
     28a:	88 0f       	add	r24, r24
     28c:	99 1f       	adc	r25, r25
     28e:	0a 94       	dec	r0
     290:	e2 f7       	brpl	.-8      	; 0x28a <_Z7pinModehh+0x13e>
     292:	80 95       	com	r24
     294:	82 23       	and	r24, r18
     296:	80 83       	st	Z, r24
		          break;
     298:	08 95       	ret
			case'l':
                  DDRL&=~(1<<c[pInno]);
     29a:	ea e0       	ldi	r30, 0x0A	; 10
     29c:	f1 e0       	ldi	r31, 0x01	; 1
     29e:	20 81       	ld	r18, Z
     2a0:	dc 01       	movw	r26, r24
     2a2:	aa 0f       	add	r26, r26
     2a4:	bb 1f       	adc	r27, r27
     2a6:	a0 50       	subi	r26, 0x00	; 0
     2a8:	be 4f       	sbci	r27, 0xFE	; 254
     2aa:	81 e0       	ldi	r24, 0x01	; 1
     2ac:	90 e0       	ldi	r25, 0x00	; 0
     2ae:	0c 90       	ld	r0, X
     2b0:	02 c0       	rjmp	.+4      	; 0x2b6 <_Z7pinModehh+0x16a>
     2b2:	88 0f       	add	r24, r24
     2b4:	99 1f       	adc	r25, r25
     2b6:	0a 94       	dec	r0
     2b8:	e2 f7       	brpl	.-8      	; 0x2b2 <_Z7pinModehh+0x166>
     2ba:	80 95       	com	r24
     2bc:	82 23       	and	r24, r18
     2be:	80 83       	st	Z, r24
		          break;
     2c0:	08 95       	ret
     	}
	}
	else{
			switch(d[pInno])
     2c2:	90 e0       	ldi	r25, 0x00	; 0
     2c4:	fc 01       	movw	r30, r24
     2c6:	e8 58       	subi	r30, 0x88	; 136
     2c8:	fd 4f       	sbci	r31, 0xFD	; 253
     2ca:	20 81       	ld	r18, Z
     2cc:	25 36       	cpi	r18, 0x65	; 101
     2ce:	09 f4       	brne	.+2      	; 0x2d2 <_Z7pinModehh+0x186>
     2d0:	50 c0       	rjmp	.+160    	; 0x372 <_Z7pinModehh+0x226>
     2d2:	26 36       	cpi	r18, 0x66	; 102
     2d4:	40 f4       	brcc	.+16     	; 0x2e6 <_Z7pinModehh+0x19a>
     2d6:	23 36       	cpi	r18, 0x63	; 99
     2d8:	41 f1       	breq	.+80     	; 0x32a <_Z7pinModehh+0x1de>
     2da:	24 36       	cpi	r18, 0x64	; 100
     2dc:	c0 f5       	brcc	.+112    	; 0x34e <_Z7pinModehh+0x202>
     2de:	22 36       	cpi	r18, 0x62	; 98
     2e0:	09 f0       	breq	.+2      	; 0x2e4 <_Z7pinModehh+0x198>
     2e2:	a6 c0       	rjmp	.+332    	; 0x430 <_Z7pinModehh+0x2e4>
     2e4:	10 c0       	rjmp	.+32     	; 0x306 <_Z7pinModehh+0x1ba>
     2e6:	28 36       	cpi	r18, 0x68	; 104
     2e8:	09 f4       	brne	.+2      	; 0x2ec <_Z7pinModehh+0x1a0>
     2ea:	67 c0       	rjmp	.+206    	; 0x3ba <_Z7pinModehh+0x26e>
     2ec:	29 36       	cpi	r18, 0x69	; 105
     2ee:	20 f4       	brcc	.+8      	; 0x2f8 <_Z7pinModehh+0x1ac>
     2f0:	27 36       	cpi	r18, 0x67	; 103
     2f2:	09 f0       	breq	.+2      	; 0x2f6 <_Z7pinModehh+0x1aa>
     2f4:	9d c0       	rjmp	.+314    	; 0x430 <_Z7pinModehh+0x2e4>
     2f6:	4f c0       	rjmp	.+158    	; 0x396 <_Z7pinModehh+0x24a>
     2f8:	2a 36       	cpi	r18, 0x6A	; 106
     2fa:	09 f4       	brne	.+2      	; 0x2fe <_Z7pinModehh+0x1b2>
     2fc:	72 c0       	rjmp	.+228    	; 0x3e2 <_Z7pinModehh+0x296>
     2fe:	2c 36       	cpi	r18, 0x6C	; 108
     300:	09 f0       	breq	.+2      	; 0x304 <_Z7pinModehh+0x1b8>
     302:	96 c0       	rjmp	.+300    	; 0x430 <_Z7pinModehh+0x2e4>
     304:	82 c0       	rjmp	.+260    	; 0x40a <_Z7pinModehh+0x2be>
         	{

	        	case'b':
	            	DDRB|=(1<<c[pInno]);
     306:	44 b1       	in	r20, 0x04	; 4
     308:	fc 01       	movw	r30, r24
     30a:	ee 0f       	add	r30, r30
     30c:	ff 1f       	adc	r31, r31
     30e:	e0 50       	subi	r30, 0x00	; 0
     310:	fe 4f       	sbci	r31, 0xFE	; 254
     312:	21 e0       	ldi	r18, 0x01	; 1
     314:	30 e0       	ldi	r19, 0x00	; 0
     316:	c9 01       	movw	r24, r18
     318:	00 80       	ld	r0, Z
     31a:	02 c0       	rjmp	.+4      	; 0x320 <_Z7pinModehh+0x1d4>
     31c:	88 0f       	add	r24, r24
     31e:	99 1f       	adc	r25, r25
     320:	0a 94       	dec	r0
     322:	e2 f7       	brpl	.-8      	; 0x31c <_Z7pinModehh+0x1d0>
     324:	84 2b       	or	r24, r20
     326:	84 b9       	out	0x04, r24	; 4
			    	break;
     328:	08 95       	ret
	          	case'c':
	                DDRC|=(1<<c[pInno]);
     32a:	47 b1       	in	r20, 0x07	; 7
     32c:	fc 01       	movw	r30, r24
     32e:	ee 0f       	add	r30, r30
     330:	ff 1f       	adc	r31, r31
     332:	e0 50       	subi	r30, 0x00	; 0
     334:	fe 4f       	sbci	r31, 0xFE	; 254
     336:	21 e0       	ldi	r18, 0x01	; 1
     338:	30 e0       	ldi	r19, 0x00	; 0
     33a:	c9 01       	movw	r24, r18
     33c:	00 80       	ld	r0, Z
     33e:	02 c0       	rjmp	.+4      	; 0x344 <_Z7pinModehh+0x1f8>
     340:	88 0f       	add	r24, r24
     342:	99 1f       	adc	r25, r25
     344:	0a 94       	dec	r0
     346:	e2 f7       	brpl	.-8      	; 0x340 <_Z7pinModehh+0x1f4>
     348:	84 2b       	or	r24, r20
     34a:	87 b9       	out	0x07, r24	; 7
			        break;
     34c:	08 95       	ret
	          	case'd':
	                DDRD|=(1<<c[pInno]);
     34e:	4a b1       	in	r20, 0x0a	; 10
     350:	fc 01       	movw	r30, r24
     352:	ee 0f       	add	r30, r30
     354:	ff 1f       	adc	r31, r31
     356:	e0 50       	subi	r30, 0x00	; 0
     358:	fe 4f       	sbci	r31, 0xFE	; 254
     35a:	21 e0       	ldi	r18, 0x01	; 1
     35c:	30 e0       	ldi	r19, 0x00	; 0
     35e:	c9 01       	movw	r24, r18
     360:	00 80       	ld	r0, Z
     362:	02 c0       	rjmp	.+4      	; 0x368 <_Z7pinModehh+0x21c>
     364:	88 0f       	add	r24, r24
     366:	99 1f       	adc	r25, r25
     368:	0a 94       	dec	r0
     36a:	e2 f7       	brpl	.-8      	; 0x364 <_Z7pinModehh+0x218>
     36c:	84 2b       	or	r24, r20
     36e:	8a b9       	out	0x0a, r24	; 10
			        break;
     370:	08 95       	ret
		      	case'e':
	                DDRE|=(1<<c[pInno]);
     372:	4d b1       	in	r20, 0x0d	; 13
     374:	fc 01       	movw	r30, r24
     376:	ee 0f       	add	r30, r30
     378:	ff 1f       	adc	r31, r31
     37a:	e0 50       	subi	r30, 0x00	; 0
     37c:	fe 4f       	sbci	r31, 0xFE	; 254
     37e:	21 e0       	ldi	r18, 0x01	; 1
     380:	30 e0       	ldi	r19, 0x00	; 0
     382:	c9 01       	movw	r24, r18
     384:	00 80       	ld	r0, Z
     386:	02 c0       	rjmp	.+4      	; 0x38c <_Z7pinModehh+0x240>
     388:	88 0f       	add	r24, r24
     38a:	99 1f       	adc	r25, r25
     38c:	0a 94       	dec	r0
     38e:	e2 f7       	brpl	.-8      	; 0x388 <_Z7pinModehh+0x23c>
     390:	84 2b       	or	r24, r20
     392:	8d b9       	out	0x0d, r24	; 13
			        break;
     394:	08 95       	ret
			    case'g':
	                DDRG|=(1<<c[pInno]);
     396:	43 b3       	in	r20, 0x13	; 19
     398:	fc 01       	movw	r30, r24
     39a:	ee 0f       	add	r30, r30
     39c:	ff 1f       	adc	r31, r31
     39e:	e0 50       	subi	r30, 0x00	; 0
     3a0:	fe 4f       	sbci	r31, 0xFE	; 254
     3a2:	21 e0       	ldi	r18, 0x01	; 1
     3a4:	30 e0       	ldi	r19, 0x00	; 0
     3a6:	c9 01       	movw	r24, r18
     3a8:	00 80       	ld	r0, Z
     3aa:	02 c0       	rjmp	.+4      	; 0x3b0 <_Z7pinModehh+0x264>
     3ac:	88 0f       	add	r24, r24
     3ae:	99 1f       	adc	r25, r25
     3b0:	0a 94       	dec	r0
     3b2:	e2 f7       	brpl	.-8      	; 0x3ac <_Z7pinModehh+0x260>
     3b4:	84 2b       	or	r24, r20
     3b6:	83 bb       	out	0x13, r24	; 19
			        break;
     3b8:	08 95       	ret
			 	case'h':
	                DDRH|=(1<<c[pInno]);
     3ba:	e1 e0       	ldi	r30, 0x01	; 1
     3bc:	f1 e0       	ldi	r31, 0x01	; 1
     3be:	40 81       	ld	r20, Z
     3c0:	dc 01       	movw	r26, r24
     3c2:	aa 0f       	add	r26, r26
     3c4:	bb 1f       	adc	r27, r27
     3c6:	a0 50       	subi	r26, 0x00	; 0
     3c8:	be 4f       	sbci	r27, 0xFE	; 254
     3ca:	21 e0       	ldi	r18, 0x01	; 1
     3cc:	30 e0       	ldi	r19, 0x00	; 0
     3ce:	c9 01       	movw	r24, r18
     3d0:	0c 90       	ld	r0, X
     3d2:	02 c0       	rjmp	.+4      	; 0x3d8 <_Z7pinModehh+0x28c>
     3d4:	88 0f       	add	r24, r24
     3d6:	99 1f       	adc	r25, r25
     3d8:	0a 94       	dec	r0
     3da:	e2 f7       	brpl	.-8      	; 0x3d4 <_Z7pinModehh+0x288>
     3dc:	84 2b       	or	r24, r20
     3de:	80 83       	st	Z, r24
			        break;
     3e0:	08 95       	ret
			    case'j':
	                DDRJ|=(1<<c[pInno]);
     3e2:	e4 e0       	ldi	r30, 0x04	; 4
     3e4:	f1 e0       	ldi	r31, 0x01	; 1
     3e6:	40 81       	ld	r20, Z
     3e8:	dc 01       	movw	r26, r24
     3ea:	aa 0f       	add	r26, r26
     3ec:	bb 1f       	adc	r27, r27
     3ee:	a0 50       	subi	r26, 0x00	; 0
     3f0:	be 4f       	sbci	r27, 0xFE	; 254
     3f2:	21 e0       	ldi	r18, 0x01	; 1
     3f4:	30 e0       	ldi	r19, 0x00	; 0
     3f6:	c9 01       	movw	r24, r18
     3f8:	0c 90       	ld	r0, X
     3fa:	02 c0       	rjmp	.+4      	; 0x400 <_Z7pinModehh+0x2b4>
     3fc:	88 0f       	add	r24, r24
     3fe:	99 1f       	adc	r25, r25
     400:	0a 94       	dec	r0
     402:	e2 f7       	brpl	.-8      	; 0x3fc <_Z7pinModehh+0x2b0>
     404:	84 2b       	or	r24, r20
     406:	80 83       	st	Z, r24
			        break;
     408:	08 95       	ret
				case'l':
	                DDRL|=(1<<c[pInno]);
     40a:	ea e0       	ldi	r30, 0x0A	; 10
     40c:	f1 e0       	ldi	r31, 0x01	; 1
     40e:	40 81       	ld	r20, Z
     410:	dc 01       	movw	r26, r24
     412:	aa 0f       	add	r26, r26
     414:	bb 1f       	adc	r27, r27
     416:	a0 50       	subi	r26, 0x00	; 0
     418:	be 4f       	sbci	r27, 0xFE	; 254
     41a:	21 e0       	ldi	r18, 0x01	; 1
     41c:	30 e0       	ldi	r19, 0x00	; 0
     41e:	c9 01       	movw	r24, r18
     420:	0c 90       	ld	r0, X
     422:	02 c0       	rjmp	.+4      	; 0x428 <_Z7pinModehh+0x2dc>
     424:	88 0f       	add	r24, r24
     426:	99 1f       	adc	r25, r25
     428:	0a 94       	dec	r0
     42a:	e2 f7       	brpl	.-8      	; 0x424 <_Z7pinModehh+0x2d8>
     42c:	84 2b       	or	r24, r20
     42e:	80 83       	st	Z, r24
     430:	08 95       	ret

00000432 <_Z12digitalWritehh>:
	}
}

void digitalWrite (uint8_t pInno ,uint8_t mOde)
{
   if(mOde==0)
     432:	66 23       	and	r22, r22
     434:	09 f0       	breq	.+2      	; 0x438 <_Z12digitalWritehh+0x6>
     436:	b8 c0       	rjmp	.+368    	; 0x5a8 <_Z12digitalWritehh+0x176>
        { switch(d[pInno])
     438:	90 e0       	ldi	r25, 0x00	; 0
     43a:	fc 01       	movw	r30, r24
     43c:	e8 58       	subi	r30, 0x88	; 136
     43e:	fd 4f       	sbci	r31, 0xFD	; 253
     440:	20 81       	ld	r18, Z
     442:	25 36       	cpi	r18, 0x65	; 101
     444:	09 f4       	brne	.+2      	; 0x448 <_Z12digitalWritehh+0x16>
     446:	50 c0       	rjmp	.+160    	; 0x4e8 <_Z12digitalWritehh+0xb6>
     448:	26 36       	cpi	r18, 0x66	; 102
     44a:	40 f4       	brcc	.+16     	; 0x45c <_Z12digitalWritehh+0x2a>
     44c:	23 36       	cpi	r18, 0x63	; 99
     44e:	41 f1       	breq	.+80     	; 0x4a0 <_Z12digitalWritehh+0x6e>
     450:	24 36       	cpi	r18, 0x64	; 100
     452:	c0 f5       	brcc	.+112    	; 0x4c4 <_Z12digitalWritehh+0x92>
     454:	22 36       	cpi	r18, 0x62	; 98
     456:	09 f0       	breq	.+2      	; 0x45a <_Z12digitalWritehh+0x28>
     458:	5e c1       	rjmp	.+700    	; 0x716 <_Z12digitalWritehh+0x2e4>
     45a:	10 c0       	rjmp	.+32     	; 0x47c <_Z12digitalWritehh+0x4a>
     45c:	28 36       	cpi	r18, 0x68	; 104
     45e:	09 f4       	brne	.+2      	; 0x462 <_Z12digitalWritehh+0x30>
     460:	67 c0       	rjmp	.+206    	; 0x530 <_Z12digitalWritehh+0xfe>
     462:	29 36       	cpi	r18, 0x69	; 105
     464:	20 f4       	brcc	.+8      	; 0x46e <_Z12digitalWritehh+0x3c>
     466:	27 36       	cpi	r18, 0x67	; 103
     468:	09 f0       	breq	.+2      	; 0x46c <_Z12digitalWritehh+0x3a>
     46a:	55 c1       	rjmp	.+682    	; 0x716 <_Z12digitalWritehh+0x2e4>
     46c:	4f c0       	rjmp	.+158    	; 0x50c <_Z12digitalWritehh+0xda>
     46e:	2a 36       	cpi	r18, 0x6A	; 106
     470:	09 f4       	brne	.+2      	; 0x474 <_Z12digitalWritehh+0x42>
     472:	72 c0       	rjmp	.+228    	; 0x558 <_Z12digitalWritehh+0x126>
     474:	2c 36       	cpi	r18, 0x6C	; 108
     476:	09 f0       	breq	.+2      	; 0x47a <_Z12digitalWritehh+0x48>
     478:	4e c1       	rjmp	.+668    	; 0x716 <_Z12digitalWritehh+0x2e4>
     47a:	82 c0       	rjmp	.+260    	; 0x580 <_Z12digitalWritehh+0x14e>
         {

	          case'b':
	                  PORTB&=~(1<<c[pInno]);
     47c:	25 b1       	in	r18, 0x05	; 5
     47e:	fc 01       	movw	r30, r24
     480:	ee 0f       	add	r30, r30
     482:	ff 1f       	adc	r31, r31
     484:	e0 50       	subi	r30, 0x00	; 0
     486:	fe 4f       	sbci	r31, 0xFE	; 254
     488:	81 e0       	ldi	r24, 0x01	; 1
     48a:	90 e0       	ldi	r25, 0x00	; 0
     48c:	00 80       	ld	r0, Z
     48e:	02 c0       	rjmp	.+4      	; 0x494 <_Z12digitalWritehh+0x62>
     490:	88 0f       	add	r24, r24
     492:	99 1f       	adc	r25, r25
     494:	0a 94       	dec	r0
     496:	e2 f7       	brpl	.-8      	; 0x490 <_Z12digitalWritehh+0x5e>
     498:	80 95       	com	r24
     49a:	82 23       	and	r24, r18
     49c:	85 b9       	out	0x05, r24	; 5
			           break;
     49e:	08 95       	ret
	          case'c':
	                 PORTB&=~(1<<c[pInno]);
     4a0:	25 b1       	in	r18, 0x05	; 5
     4a2:	fc 01       	movw	r30, r24
     4a4:	ee 0f       	add	r30, r30
     4a6:	ff 1f       	adc	r31, r31
     4a8:	e0 50       	subi	r30, 0x00	; 0
     4aa:	fe 4f       	sbci	r31, 0xFE	; 254
     4ac:	81 e0       	ldi	r24, 0x01	; 1
     4ae:	90 e0       	ldi	r25, 0x00	; 0
     4b0:	00 80       	ld	r0, Z
     4b2:	02 c0       	rjmp	.+4      	; 0x4b8 <_Z12digitalWritehh+0x86>
     4b4:	88 0f       	add	r24, r24
     4b6:	99 1f       	adc	r25, r25
     4b8:	0a 94       	dec	r0
     4ba:	e2 f7       	brpl	.-8      	; 0x4b4 <_Z12digitalWritehh+0x82>
     4bc:	80 95       	com	r24
     4be:	82 23       	and	r24, r18
     4c0:	85 b9       	out	0x05, r24	; 5
			          break;
     4c2:	08 95       	ret
	          case'd':
	                 PORTD&=~(1<<c[pInno]);
     4c4:	2b b1       	in	r18, 0x0b	; 11
     4c6:	fc 01       	movw	r30, r24
     4c8:	ee 0f       	add	r30, r30
     4ca:	ff 1f       	adc	r31, r31
     4cc:	e0 50       	subi	r30, 0x00	; 0
     4ce:	fe 4f       	sbci	r31, 0xFE	; 254
     4d0:	81 e0       	ldi	r24, 0x01	; 1
     4d2:	90 e0       	ldi	r25, 0x00	; 0
     4d4:	00 80       	ld	r0, Z
     4d6:	02 c0       	rjmp	.+4      	; 0x4dc <_Z12digitalWritehh+0xaa>
     4d8:	88 0f       	add	r24, r24
     4da:	99 1f       	adc	r25, r25
     4dc:	0a 94       	dec	r0
     4de:	e2 f7       	brpl	.-8      	; 0x4d8 <_Z12digitalWritehh+0xa6>
     4e0:	80 95       	com	r24
     4e2:	82 23       	and	r24, r18
     4e4:	8b b9       	out	0x0b, r24	; 11
			          break;
     4e6:	08 95       	ret

		      case'e':
	                  PORTE&=~(1<<c[pInno]);
     4e8:	2e b1       	in	r18, 0x0e	; 14
     4ea:	fc 01       	movw	r30, r24
     4ec:	ee 0f       	add	r30, r30
     4ee:	ff 1f       	adc	r31, r31
     4f0:	e0 50       	subi	r30, 0x00	; 0
     4f2:	fe 4f       	sbci	r31, 0xFE	; 254
     4f4:	81 e0       	ldi	r24, 0x01	; 1
     4f6:	90 e0       	ldi	r25, 0x00	; 0
     4f8:	00 80       	ld	r0, Z
     4fa:	02 c0       	rjmp	.+4      	; 0x500 <_Z12digitalWritehh+0xce>
     4fc:	88 0f       	add	r24, r24
     4fe:	99 1f       	adc	r25, r25
     500:	0a 94       	dec	r0
     502:	e2 f7       	brpl	.-8      	; 0x4fc <_Z12digitalWritehh+0xca>
     504:	80 95       	com	r24
     506:	82 23       	and	r24, r18
     508:	8e b9       	out	0x0e, r24	; 14
			           break;
     50a:	08 95       	ret

			     case'g':
	                  PORTG&=~(1<<c[pInno]);
     50c:	24 b3       	in	r18, 0x14	; 20
     50e:	fc 01       	movw	r30, r24
     510:	ee 0f       	add	r30, r30
     512:	ff 1f       	adc	r31, r31
     514:	e0 50       	subi	r30, 0x00	; 0
     516:	fe 4f       	sbci	r31, 0xFE	; 254
     518:	81 e0       	ldi	r24, 0x01	; 1
     51a:	90 e0       	ldi	r25, 0x00	; 0
     51c:	00 80       	ld	r0, Z
     51e:	02 c0       	rjmp	.+4      	; 0x524 <_Z12digitalWritehh+0xf2>
     520:	88 0f       	add	r24, r24
     522:	99 1f       	adc	r25, r25
     524:	0a 94       	dec	r0
     526:	e2 f7       	brpl	.-8      	; 0x520 <_Z12digitalWritehh+0xee>
     528:	80 95       	com	r24
     52a:	82 23       	and	r24, r18
     52c:	84 bb       	out	0x14, r24	; 20
			           break;
     52e:	08 95       	ret
			 case'h':
	                  PORTH&=~(1<<c[pInno]);
     530:	e2 e0       	ldi	r30, 0x02	; 2
     532:	f1 e0       	ldi	r31, 0x01	; 1
     534:	20 81       	ld	r18, Z
     536:	dc 01       	movw	r26, r24
     538:	aa 0f       	add	r26, r26
     53a:	bb 1f       	adc	r27, r27
     53c:	a0 50       	subi	r26, 0x00	; 0
     53e:	be 4f       	sbci	r27, 0xFE	; 254
     540:	81 e0       	ldi	r24, 0x01	; 1
     542:	90 e0       	ldi	r25, 0x00	; 0
     544:	0c 90       	ld	r0, X
     546:	02 c0       	rjmp	.+4      	; 0x54c <_Z12digitalWritehh+0x11a>
     548:	88 0f       	add	r24, r24
     54a:	99 1f       	adc	r25, r25
     54c:	0a 94       	dec	r0
     54e:	e2 f7       	brpl	.-8      	; 0x548 <_Z12digitalWritehh+0x116>
     550:	80 95       	com	r24
     552:	82 23       	and	r24, r18
     554:	80 83       	st	Z, r24
			           break;
     556:	08 95       	ret

			     case'j':
	                  PORTJ&=~(1<<c[pInno]);
     558:	e5 e0       	ldi	r30, 0x05	; 5
     55a:	f1 e0       	ldi	r31, 0x01	; 1
     55c:	20 81       	ld	r18, Z
     55e:	dc 01       	movw	r26, r24
     560:	aa 0f       	add	r26, r26
     562:	bb 1f       	adc	r27, r27
     564:	a0 50       	subi	r26, 0x00	; 0
     566:	be 4f       	sbci	r27, 0xFE	; 254
     568:	81 e0       	ldi	r24, 0x01	; 1
     56a:	90 e0       	ldi	r25, 0x00	; 0
     56c:	0c 90       	ld	r0, X
     56e:	02 c0       	rjmp	.+4      	; 0x574 <_Z12digitalWritehh+0x142>
     570:	88 0f       	add	r24, r24
     572:	99 1f       	adc	r25, r25
     574:	0a 94       	dec	r0
     576:	e2 f7       	brpl	.-8      	; 0x570 <_Z12digitalWritehh+0x13e>
     578:	80 95       	com	r24
     57a:	82 23       	and	r24, r18
     57c:	80 83       	st	Z, r24
			           break;
     57e:	08 95       	ret
				     case'l':
	                  PORTL&=~(1<<c[pInno]);
     580:	eb e0       	ldi	r30, 0x0B	; 11
     582:	f1 e0       	ldi	r31, 0x01	; 1
     584:	20 81       	ld	r18, Z
     586:	dc 01       	movw	r26, r24
     588:	aa 0f       	add	r26, r26
     58a:	bb 1f       	adc	r27, r27
     58c:	a0 50       	subi	r26, 0x00	; 0
     58e:	be 4f       	sbci	r27, 0xFE	; 254
     590:	81 e0       	ldi	r24, 0x01	; 1
     592:	90 e0       	ldi	r25, 0x00	; 0
     594:	0c 90       	ld	r0, X
     596:	02 c0       	rjmp	.+4      	; 0x59c <_Z12digitalWritehh+0x16a>
     598:	88 0f       	add	r24, r24
     59a:	99 1f       	adc	r25, r25
     59c:	0a 94       	dec	r0
     59e:	e2 f7       	brpl	.-8      	; 0x598 <_Z12digitalWritehh+0x166>
     5a0:	80 95       	com	r24
     5a2:	82 23       	and	r24, r18
     5a4:	80 83       	st	Z, r24
			           break;
     5a6:	08 95       	ret
	     }  }
	else{          switch(d[pInno])
     5a8:	90 e0       	ldi	r25, 0x00	; 0
     5aa:	fc 01       	movw	r30, r24
     5ac:	e8 58       	subi	r30, 0x88	; 136
     5ae:	fd 4f       	sbci	r31, 0xFD	; 253
     5b0:	20 81       	ld	r18, Z
     5b2:	25 36       	cpi	r18, 0x65	; 101
     5b4:	09 f4       	brne	.+2      	; 0x5b8 <_Z12digitalWritehh+0x186>
     5b6:	50 c0       	rjmp	.+160    	; 0x658 <_Z12digitalWritehh+0x226>
     5b8:	26 36       	cpi	r18, 0x66	; 102
     5ba:	40 f4       	brcc	.+16     	; 0x5cc <_Z12digitalWritehh+0x19a>
     5bc:	23 36       	cpi	r18, 0x63	; 99
     5be:	41 f1       	breq	.+80     	; 0x610 <_Z12digitalWritehh+0x1de>
     5c0:	24 36       	cpi	r18, 0x64	; 100
     5c2:	c0 f5       	brcc	.+112    	; 0x634 <_Z12digitalWritehh+0x202>
     5c4:	22 36       	cpi	r18, 0x62	; 98
     5c6:	09 f0       	breq	.+2      	; 0x5ca <_Z12digitalWritehh+0x198>
     5c8:	a6 c0       	rjmp	.+332    	; 0x716 <_Z12digitalWritehh+0x2e4>
     5ca:	10 c0       	rjmp	.+32     	; 0x5ec <_Z12digitalWritehh+0x1ba>
     5cc:	28 36       	cpi	r18, 0x68	; 104
     5ce:	09 f4       	brne	.+2      	; 0x5d2 <_Z12digitalWritehh+0x1a0>
     5d0:	67 c0       	rjmp	.+206    	; 0x6a0 <_Z12digitalWritehh+0x26e>
     5d2:	29 36       	cpi	r18, 0x69	; 105
     5d4:	20 f4       	brcc	.+8      	; 0x5de <_Z12digitalWritehh+0x1ac>
     5d6:	27 36       	cpi	r18, 0x67	; 103
     5d8:	09 f0       	breq	.+2      	; 0x5dc <_Z12digitalWritehh+0x1aa>
     5da:	9d c0       	rjmp	.+314    	; 0x716 <_Z12digitalWritehh+0x2e4>
     5dc:	4f c0       	rjmp	.+158    	; 0x67c <_Z12digitalWritehh+0x24a>
     5de:	2a 36       	cpi	r18, 0x6A	; 106
     5e0:	09 f4       	brne	.+2      	; 0x5e4 <_Z12digitalWritehh+0x1b2>
     5e2:	72 c0       	rjmp	.+228    	; 0x6c8 <_Z12digitalWritehh+0x296>
     5e4:	2c 36       	cpi	r18, 0x6C	; 108
     5e6:	09 f0       	breq	.+2      	; 0x5ea <_Z12digitalWritehh+0x1b8>
     5e8:	96 c0       	rjmp	.+300    	; 0x716 <_Z12digitalWritehh+0x2e4>
     5ea:	82 c0       	rjmp	.+260    	; 0x6f0 <_Z12digitalWritehh+0x2be>
         {

	          case'b':
	                 PORTB|=(1<<c[pInno]);
     5ec:	45 b1       	in	r20, 0x05	; 5
     5ee:	fc 01       	movw	r30, r24
     5f0:	ee 0f       	add	r30, r30
     5f2:	ff 1f       	adc	r31, r31
     5f4:	e0 50       	subi	r30, 0x00	; 0
     5f6:	fe 4f       	sbci	r31, 0xFE	; 254
     5f8:	21 e0       	ldi	r18, 0x01	; 1
     5fa:	30 e0       	ldi	r19, 0x00	; 0
     5fc:	c9 01       	movw	r24, r18
     5fe:	00 80       	ld	r0, Z
     600:	02 c0       	rjmp	.+4      	; 0x606 <_Z12digitalWritehh+0x1d4>
     602:	88 0f       	add	r24, r24
     604:	99 1f       	adc	r25, r25
     606:	0a 94       	dec	r0
     608:	e2 f7       	brpl	.-8      	; 0x602 <_Z12digitalWritehh+0x1d0>
     60a:	84 2b       	or	r24, r20
     60c:	85 b9       	out	0x05, r24	; 5
			           break;
     60e:	08 95       	ret
	          case'c':
	                 PORTC|=(1<<c[pInno]);
     610:	48 b1       	in	r20, 0x08	; 8
     612:	fc 01       	movw	r30, r24
     614:	ee 0f       	add	r30, r30
     616:	ff 1f       	adc	r31, r31
     618:	e0 50       	subi	r30, 0x00	; 0
     61a:	fe 4f       	sbci	r31, 0xFE	; 254
     61c:	21 e0       	ldi	r18, 0x01	; 1
     61e:	30 e0       	ldi	r19, 0x00	; 0
     620:	c9 01       	movw	r24, r18
     622:	00 80       	ld	r0, Z
     624:	02 c0       	rjmp	.+4      	; 0x62a <_Z12digitalWritehh+0x1f8>
     626:	88 0f       	add	r24, r24
     628:	99 1f       	adc	r25, r25
     62a:	0a 94       	dec	r0
     62c:	e2 f7       	brpl	.-8      	; 0x626 <_Z12digitalWritehh+0x1f4>
     62e:	84 2b       	or	r24, r20
     630:	88 b9       	out	0x08, r24	; 8
			          break;
     632:	08 95       	ret
	          case'd':
	                 PORTD|=(1<<c[pInno]);
     634:	4b b1       	in	r20, 0x0b	; 11
     636:	fc 01       	movw	r30, r24
     638:	ee 0f       	add	r30, r30
     63a:	ff 1f       	adc	r31, r31
     63c:	e0 50       	subi	r30, 0x00	; 0
     63e:	fe 4f       	sbci	r31, 0xFE	; 254
     640:	21 e0       	ldi	r18, 0x01	; 1
     642:	30 e0       	ldi	r19, 0x00	; 0
     644:	c9 01       	movw	r24, r18
     646:	00 80       	ld	r0, Z
     648:	02 c0       	rjmp	.+4      	; 0x64e <_Z12digitalWritehh+0x21c>
     64a:	88 0f       	add	r24, r24
     64c:	99 1f       	adc	r25, r25
     64e:	0a 94       	dec	r0
     650:	e2 f7       	brpl	.-8      	; 0x64a <_Z12digitalWritehh+0x218>
     652:	84 2b       	or	r24, r20
     654:	8b b9       	out	0x0b, r24	; 11
			          break;
     656:	08 95       	ret

		      case'e':
	                  PORTE|=(1<<c[pInno]);
     658:	4e b1       	in	r20, 0x0e	; 14
     65a:	fc 01       	movw	r30, r24
     65c:	ee 0f       	add	r30, r30
     65e:	ff 1f       	adc	r31, r31
     660:	e0 50       	subi	r30, 0x00	; 0
     662:	fe 4f       	sbci	r31, 0xFE	; 254
     664:	21 e0       	ldi	r18, 0x01	; 1
     666:	30 e0       	ldi	r19, 0x00	; 0
     668:	c9 01       	movw	r24, r18
     66a:	00 80       	ld	r0, Z
     66c:	02 c0       	rjmp	.+4      	; 0x672 <_Z12digitalWritehh+0x240>
     66e:	88 0f       	add	r24, r24
     670:	99 1f       	adc	r25, r25
     672:	0a 94       	dec	r0
     674:	e2 f7       	brpl	.-8      	; 0x66e <_Z12digitalWritehh+0x23c>
     676:	84 2b       	or	r24, r20
     678:	8e b9       	out	0x0e, r24	; 14
			           break;
     67a:	08 95       	ret

			     case'g':
	                  PORTG|=(1<<c[pInno]);
     67c:	44 b3       	in	r20, 0x14	; 20
     67e:	fc 01       	movw	r30, r24
     680:	ee 0f       	add	r30, r30
     682:	ff 1f       	adc	r31, r31
     684:	e0 50       	subi	r30, 0x00	; 0
     686:	fe 4f       	sbci	r31, 0xFE	; 254
     688:	21 e0       	ldi	r18, 0x01	; 1
     68a:	30 e0       	ldi	r19, 0x00	; 0
     68c:	c9 01       	movw	r24, r18
     68e:	00 80       	ld	r0, Z
     690:	02 c0       	rjmp	.+4      	; 0x696 <_Z12digitalWritehh+0x264>
     692:	88 0f       	add	r24, r24
     694:	99 1f       	adc	r25, r25
     696:	0a 94       	dec	r0
     698:	e2 f7       	brpl	.-8      	; 0x692 <_Z12digitalWritehh+0x260>
     69a:	84 2b       	or	r24, r20
     69c:	84 bb       	out	0x14, r24	; 20
			           break;
     69e:	08 95       	ret
			 case'h':
	                  PORTH|=(1<<c[pInno]);
     6a0:	e2 e0       	ldi	r30, 0x02	; 2
     6a2:	f1 e0       	ldi	r31, 0x01	; 1
     6a4:	40 81       	ld	r20, Z
     6a6:	dc 01       	movw	r26, r24
     6a8:	aa 0f       	add	r26, r26
     6aa:	bb 1f       	adc	r27, r27
     6ac:	a0 50       	subi	r26, 0x00	; 0
     6ae:	be 4f       	sbci	r27, 0xFE	; 254
     6b0:	21 e0       	ldi	r18, 0x01	; 1
     6b2:	30 e0       	ldi	r19, 0x00	; 0
     6b4:	c9 01       	movw	r24, r18
     6b6:	0c 90       	ld	r0, X
     6b8:	02 c0       	rjmp	.+4      	; 0x6be <_Z12digitalWritehh+0x28c>
     6ba:	88 0f       	add	r24, r24
     6bc:	99 1f       	adc	r25, r25
     6be:	0a 94       	dec	r0
     6c0:	e2 f7       	brpl	.-8      	; 0x6ba <_Z12digitalWritehh+0x288>
     6c2:	84 2b       	or	r24, r20
     6c4:	80 83       	st	Z, r24
			           break;
     6c6:	08 95       	ret
		     /*case'i':
	                  PORTI|=(1<<c[pInno]);
			           break;*/
			     case'j':
	                  PORTJ|=(1<<c[pInno]);
     6c8:	e5 e0       	ldi	r30, 0x05	; 5
     6ca:	f1 e0       	ldi	r31, 0x01	; 1
     6cc:	40 81       	ld	r20, Z
     6ce:	dc 01       	movw	r26, r24
     6d0:	aa 0f       	add	r26, r26
     6d2:	bb 1f       	adc	r27, r27
     6d4:	a0 50       	subi	r26, 0x00	; 0
     6d6:	be 4f       	sbci	r27, 0xFE	; 254
     6d8:	21 e0       	ldi	r18, 0x01	; 1
     6da:	30 e0       	ldi	r19, 0x00	; 0
     6dc:	c9 01       	movw	r24, r18
     6de:	0c 90       	ld	r0, X
     6e0:	02 c0       	rjmp	.+4      	; 0x6e6 <_Z12digitalWritehh+0x2b4>
     6e2:	88 0f       	add	r24, r24
     6e4:	99 1f       	adc	r25, r25
     6e6:	0a 94       	dec	r0
     6e8:	e2 f7       	brpl	.-8      	; 0x6e2 <_Z12digitalWritehh+0x2b0>
     6ea:	84 2b       	or	r24, r20
     6ec:	80 83       	st	Z, r24
			           break;
     6ee:	08 95       	ret
				     case'l':
	                  PORTL|=(1<<c[pInno]);
     6f0:	eb e0       	ldi	r30, 0x0B	; 11
     6f2:	f1 e0       	ldi	r31, 0x01	; 1
     6f4:	40 81       	ld	r20, Z
     6f6:	dc 01       	movw	r26, r24
     6f8:	aa 0f       	add	r26, r26
     6fa:	bb 1f       	adc	r27, r27
     6fc:	a0 50       	subi	r26, 0x00	; 0
     6fe:	be 4f       	sbci	r27, 0xFE	; 254
     700:	21 e0       	ldi	r18, 0x01	; 1
     702:	30 e0       	ldi	r19, 0x00	; 0
     704:	c9 01       	movw	r24, r18
     706:	0c 90       	ld	r0, X
     708:	02 c0       	rjmp	.+4      	; 0x70e <_Z12digitalWritehh+0x2dc>
     70a:	88 0f       	add	r24, r24
     70c:	99 1f       	adc	r25, r25
     70e:	0a 94       	dec	r0
     710:	e2 f7       	brpl	.-8      	; 0x70a <_Z12digitalWritehh+0x2d8>
     712:	84 2b       	or	r24, r20
     714:	80 83       	st	Z, r24
     716:	08 95       	ret

00000718 <_Z11digitalReadh>:

uint8_t digitalRead(uint8_t pInno)
{
	uint8_t z;				//not a good practice
	uint8_t x;				//not a good practice
   switch(d[pInno])
     718:	28 e7       	ldi	r18, 0x78	; 120
     71a:	32 e0       	ldi	r19, 0x02	; 2
     71c:	28 0f       	add	r18, r24
     71e:	31 1d       	adc	r19, r1
     720:	f9 01       	movw	r30, r18
     722:	80 81       	ld	r24, Z
     724:	85 36       	cpi	r24, 0x65	; 101
     726:	d9 f0       	breq	.+54     	; 0x75e <_Z11digitalReadh+0x46>
     728:	86 36       	cpi	r24, 0x66	; 102
     72a:	38 f4       	brcc	.+14     	; 0x73a <_Z11digitalReadh+0x22>
     72c:	83 36       	cpi	r24, 0x63	; 99
     72e:	99 f0       	breq	.+38     	; 0x756 <_Z11digitalReadh+0x3e>
     730:	84 36       	cpi	r24, 0x64	; 100
     732:	98 f4       	brcc	.+38     	; 0x75a <_Z11digitalReadh+0x42>
     734:	82 36       	cpi	r24, 0x62	; 98
     736:	f9 f4       	brne	.+62     	; 0x776 <_Z11digitalReadh+0x5e>
     738:	0c c0       	rjmp	.+24     	; 0x752 <_Z11digitalReadh+0x3a>
     73a:	88 36       	cpi	r24, 0x68	; 104
     73c:	a1 f0       	breq	.+40     	; 0x766 <_Z11digitalReadh+0x4e>
     73e:	89 36       	cpi	r24, 0x69	; 105
     740:	18 f4       	brcc	.+6      	; 0x748 <_Z11digitalReadh+0x30>
     742:	87 36       	cpi	r24, 0x67	; 103
     744:	c1 f4       	brne	.+48     	; 0x776 <_Z11digitalReadh+0x5e>
     746:	0d c0       	rjmp	.+26     	; 0x762 <_Z11digitalReadh+0x4a>
     748:	8a 36       	cpi	r24, 0x6A	; 106
     74a:	81 f0       	breq	.+32     	; 0x76c <_Z11digitalReadh+0x54>
     74c:	8c 36       	cpi	r24, 0x6C	; 108
     74e:	99 f4       	brne	.+38     	; 0x776 <_Z11digitalReadh+0x5e>
     750:	10 c0       	rjmp	.+32     	; 0x772 <_Z11digitalReadh+0x5a>
         {

	          case'b':
	                  z=PINB&(1<<c[pInno]);
     752:	83 b1       	in	r24, 0x03	; 3
			           break;
     754:	08 95       	ret
	          case'c':
	                  z=PINC&(1<<c[pInno]);
     756:	86 b1       	in	r24, 0x06	; 6
			          break;
     758:	08 95       	ret
	          case'd':
	                  z=PIND&(1<<c[pInno]);
     75a:	89 b1       	in	r24, 0x09	; 9
			          break;
     75c:	08 95       	ret

		      case'e':
	                   z=PINE&(1<<c[pInno]);
     75e:	8c b1       	in	r24, 0x0c	; 12
			           break;
     760:	08 95       	ret

			     case'g':
	                   z=PING&(1<<c[pInno]);
     762:	82 b3       	in	r24, 0x12	; 18
			           break;
     764:	08 95       	ret
			 case'h':
	                  z=PINH&(1<<c[pInno]);
     766:	80 91 00 01 	lds	r24, 0x0100
			           break;
     76a:	08 95       	ret

			     case'j':
	                   z=PINJ&(1<<c[pInno]);
     76c:	80 91 03 01 	lds	r24, 0x0103
			           break;
     770:	08 95       	ret
				     case'l':
	                   z=PINL&(1<<c[pInno]);
     772:	80 91 09 01 	lds	r24, 0x0109
			           break;
					   return z;
	     }
}
     776:	08 95       	ret

00000778 <_Z20microsecondsToInchesm>:
{
  // According to Parallax's datasheet for the PING))), there are 73.746
  // microseconds per inch (i.e. sound travels at 1130 feet per second).
  // This gives the distance travelled by the ping, outbound and return,
  // so we divide by 2 to get the distance of the obstacle.
  return (mIcroseconds*0.00669/ 2);
     778:	0e 94 6d 0e 	call	0x1cda	; 0x1cda <__floatunsisf>
     77c:	2a ec       	ldi	r18, 0xCA	; 202
     77e:	37 e3       	ldi	r19, 0x37	; 55
     780:	4b ed       	ldi	r20, 0xDB	; 219
     782:	5b e3       	ldi	r21, 0x3B	; 59
     784:	0e 94 fb 0e 	call	0x1df6	; 0x1df6 <__mulsf3>
     788:	20 e0       	ldi	r18, 0x00	; 0
     78a:	30 e0       	ldi	r19, 0x00	; 0
     78c:	40 e0       	ldi	r20, 0x00	; 0
     78e:	5f e3       	ldi	r21, 0x3F	; 63
     790:	0e 94 fb 0e 	call	0x1df6	; 0x1df6 <__mulsf3>
     794:	0e 94 41 0e 	call	0x1c82	; 0x1c82 <__fixunssfsi>
}
     798:	08 95       	ret

0000079a <_Z25microsecondsToCentimetersm>:
long unsigned int microsecondsToCentimeters(long unsigned int microseconds)
{
  // The speed of sound is 340 m/s or 29 microseconds per centimeter.
  // The ping travels out and back, so to find the distance of the object we
  // take half of the distance travelled.
  return (microseconds*0.17/ 2);
     79a:	0e 94 6d 0e 	call	0x1cda	; 0x1cda <__floatunsisf>
     79e:	2b e7       	ldi	r18, 0x7B	; 123
     7a0:	34 e1       	ldi	r19, 0x14	; 20
     7a2:	4e e2       	ldi	r20, 0x2E	; 46
     7a4:	5e e3       	ldi	r21, 0x3E	; 62
     7a6:	0e 94 fb 0e 	call	0x1df6	; 0x1df6 <__mulsf3>
     7aa:	20 e0       	ldi	r18, 0x00	; 0
     7ac:	30 e0       	ldi	r19, 0x00	; 0
     7ae:	40 e0       	ldi	r20, 0x00	; 0
     7b0:	5f e3       	ldi	r21, 0x3F	; 63
     7b2:	0e 94 fb 0e 	call	0x1df6	; 0x1df6 <__mulsf3>
     7b6:	0e 94 41 0e 	call	0x1c82	; 0x1c82 <__fixunssfsi>
}
     7ba:	08 95       	ret

000007bc <_Z7initADCv>:
Serial1 Serial1;
Serial2 Serial2;
Serial3 Serial3;
void initADC()
{
	ADMUX=(1<<REFS0);				//Aref=AVcc
     7bc:	80 e4       	ldi	r24, 0x40	; 64
     7be:	80 93 7c 00 	sts	0x007C, r24
	ADCSRA=(1<<ADEN)|(1<<ADPS2)|(1<<ADPS1);		//ADC enabled, Prescaler 64
     7c2:	86 e8       	ldi	r24, 0x86	; 134
     7c4:	80 93 7a 00 	sts	0x007A, r24
}
     7c8:	08 95       	ret

000007ca <_Z10analogReadi>:

int analogRead(int (pInno))
{
     7ca:	0f 93       	push	r16
     7cc:	1f 93       	push	r17
     7ce:	cf 93       	push	r28
     7d0:	df 93       	push	r29
     7d2:	8c 01       	movw	r16, r24
        //prescalar set to default
  	initADC();
     7d4:	0e 94 de 03 	call	0x7bc	; 0x7bc <_Z7initADCv>
  	ADMUX=(1<<REFS0)|(0<<REFS1);
     7d8:	cc e7       	ldi	r28, 0x7C	; 124
     7da:	d0 e0       	ldi	r29, 0x00	; 0
     7dc:	80 e4       	ldi	r24, 0x40	; 64
     7de:	88 83       	st	Y, r24
  	ADCSRA|=(1<<ADEN);
     7e0:	ea e7       	ldi	r30, 0x7A	; 122
     7e2:	f0 e0       	ldi	r31, 0x00	; 0
     7e4:	80 81       	ld	r24, Z
     7e6:	80 68       	ori	r24, 0x80	; 128
     7e8:	80 83       	st	Z, r24
    ADMUX|=(pInno%8);//chose value from 0 to 7 to chose adc pin accordingly
     7ea:	28 81       	ld	r18, Y
     7ec:	c8 01       	movw	r24, r16
     7ee:	68 e0       	ldi	r22, 0x08	; 8
     7f0:	70 e0       	ldi	r23, 0x00	; 0
     7f2:	0e 94 7d 0f 	call	0x1efa	; 0x1efa <__divmodhi4>
     7f6:	28 2b       	or	r18, r24
     7f8:	28 83       	st	Y, r18
    ADCSRA|=(1<<ADEN);
     7fa:	80 81       	ld	r24, Z
     7fc:	80 68       	ori	r24, 0x80	; 128
     7fe:	80 83       	st	Z, r24
    ADCSRA|=(1<<ADSC);
     800:	80 81       	ld	r24, Z
     802:	80 64       	ori	r24, 0x40	; 64
     804:	80 83       	st	Z, r24
	while(ADCSRA&(1<<ADSC));
     806:	80 81       	ld	r24, Z
     808:	86 fd       	sbrc	r24, 6
     80a:	fd cf       	rjmp	.-6      	; 0x806 <_Z10analogReadi+0x3c>
	return (ADC);
     80c:	20 91 78 00 	lds	r18, 0x0078
     810:	30 91 79 00 	lds	r19, 0x0079
}
     814:	82 2f       	mov	r24, r18
     816:	93 2f       	mov	r25, r19
     818:	df 91       	pop	r29
     81a:	cf 91       	pop	r28
     81c:	1f 91       	pop	r17
     81e:	0f 91       	pop	r16
     820:	08 95       	ret

00000822 <_Z11analogWritehh>:

void analogWrite(uint8_t pInno,uint8_t dUtycY)
{
  switch(pInno)
     822:	89 30       	cpi	r24, 0x09	; 9
     824:	09 f4       	brne	.+2      	; 0x828 <_Z11analogWritehh+0x6>
     826:	4a c0       	rjmp	.+148    	; 0x8bc <_Z11analogWritehh+0x9a>
     828:	8a 30       	cpi	r24, 0x0A	; 10
     82a:	98 f4       	brcc	.+38     	; 0x852 <_Z11analogWritehh+0x30>
     82c:	85 30       	cpi	r24, 0x05	; 5
     82e:	09 f4       	brne	.+2      	; 0x832 <_Z11analogWritehh+0x10>
     830:	4e c0       	rjmp	.+156    	; 0x8ce <_Z11analogWritehh+0xac>
     832:	86 30       	cpi	r24, 0x06	; 6
     834:	38 f4       	brcc	.+14     	; 0x844 <_Z11analogWritehh+0x22>
     836:	82 30       	cpi	r24, 0x02	; 2
     838:	09 f4       	brne	.+2      	; 0x83c <_Z11analogWritehh+0x1a>
     83a:	55 c0       	rjmp	.+170    	; 0x8e6 <_Z11analogWritehh+0xc4>
     83c:	84 30       	cpi	r24, 0x04	; 4
     83e:	09 f0       	breq	.+2      	; 0x842 <_Z11analogWritehh+0x20>
     840:	a6 c0       	rjmp	.+332    	; 0x98e <_Z11analogWritehh+0x16c>
     842:	7b c0       	rjmp	.+246    	; 0x93a <_Z11analogWritehh+0x118>
     844:	86 30       	cpi	r24, 0x06	; 6
     846:	09 f4       	brne	.+2      	; 0x84a <_Z11analogWritehh+0x28>
     848:	8b c0       	rjmp	.+278    	; 0x960 <_Z11analogWritehh+0x13e>
     84a:	87 30       	cpi	r24, 0x07	; 7
     84c:	09 f0       	breq	.+2      	; 0x850 <_Z11analogWritehh+0x2e>
     84e:	9f c0       	rjmp	.+318    	; 0x98e <_Z11analogWritehh+0x16c>
     850:	93 c0       	rjmp	.+294    	; 0x978 <_Z11analogWritehh+0x156>
     852:	8c 30       	cpi	r24, 0x0C	; 12
     854:	f1 f0       	breq	.+60     	; 0x892 <_Z11analogWritehh+0x70>
     856:	8d 30       	cpi	r24, 0x0D	; 13
     858:	30 f4       	brcc	.+12     	; 0x866 <_Z11analogWritehh+0x44>
     85a:	8a 30       	cpi	r24, 0x0A	; 10
     85c:	31 f1       	breq	.+76     	; 0x8aa <_Z11analogWritehh+0x88>
     85e:	8b 30       	cpi	r24, 0x0B	; 11
     860:	09 f0       	breq	.+2      	; 0x864 <_Z11analogWritehh+0x42>
     862:	95 c0       	rjmp	.+298    	; 0x98e <_Z11analogWritehh+0x16c>
     864:	0a c0       	rjmp	.+20     	; 0x87a <_Z11analogWritehh+0x58>
     866:	8d 32       	cpi	r24, 0x2D	; 45
     868:	09 f4       	brne	.+2      	; 0x86c <_Z11analogWritehh+0x4a>
     86a:	55 c0       	rjmp	.+170    	; 0x916 <_Z11analogWritehh+0xf4>
     86c:	8e 32       	cpi	r24, 0x2E	; 46
     86e:	09 f4       	brne	.+2      	; 0x872 <_Z11analogWritehh+0x50>
     870:	46 c0       	rjmp	.+140    	; 0x8fe <_Z11analogWritehh+0xdc>
     872:	8d 30       	cpi	r24, 0x0D	; 13
     874:	09 f0       	breq	.+2      	; 0x878 <_Z11analogWritehh+0x56>
     876:	8b c0       	rjmp	.+278    	; 0x98e <_Z11analogWritehh+0x16c>
     878:	5a c0       	rjmp	.+180    	; 0x92e <_Z11analogWritehh+0x10c>
  {
	  case 11:
		   TCCR1A=(1<<WGM10)|(1<<WGM12)|(1<<COM1A1);
     87a:	89 e8       	ldi	r24, 0x89	; 137
     87c:	80 93 80 00 	sts	0x0080, r24
		   TCCR1B=(1<<CS11)|(1<<CS10);
     880:	83 e0       	ldi	r24, 0x03	; 3
     882:	80 93 81 00 	sts	0x0081, r24
		   OCR1A=dUtycY;
     886:	70 e0       	ldi	r23, 0x00	; 0
     888:	70 93 89 00 	sts	0x0089, r23
     88c:	60 93 88 00 	sts	0x0088, r22
		   break;
     890:	08 95       	ret
	  case 12:
		  TCCR1A=(1<<WGM10)|(1<<WGM12)|(1<<COM1B1);
     892:	89 e2       	ldi	r24, 0x29	; 41
     894:	80 93 80 00 	sts	0x0080, r24
		  TCCR1B=(1<<CS11)|(1<<CS10);
     898:	83 e0       	ldi	r24, 0x03	; 3
     89a:	80 93 81 00 	sts	0x0081, r24
		  OCR1B=dUtycY;
     89e:	70 e0       	ldi	r23, 0x00	; 0
     8a0:	70 93 8b 00 	sts	0x008B, r23
     8a4:	60 93 8a 00 	sts	0x008A, r22
		  break;
     8a8:	08 95       	ret
	  case 10:
		  TCCR2A=(1<<COM2A1)|(1<<COM2A0)|(1<<WGM21)|(1<<WGM20);
     8aa:	83 ec       	ldi	r24, 0xC3	; 195
     8ac:	80 93 b0 00 	sts	0x00B0, r24
		  TCCR2B=(1<<CS20);
     8b0:	81 e0       	ldi	r24, 0x01	; 1
     8b2:	80 93 b1 00 	sts	0x00B1, r24
		  OCR2A=dUtycY;
     8b6:	60 93 b3 00 	sts	0x00B3, r22
		  break;
     8ba:	08 95       	ret
	  case 9:
		   TCCR2A=(1<<WGM21)|(1<<WGM20)|(1<<COM2B1)|(1<<COM2B0);
     8bc:	83 e3       	ldi	r24, 0x33	; 51
     8be:	80 93 b0 00 	sts	0x00B0, r24
		   TCCR2B=(1<<CS20);
     8c2:	81 e0       	ldi	r24, 0x01	; 1
     8c4:	80 93 b1 00 	sts	0x00B1, r24
		   OCR2B=dUtycY;
     8c8:	60 93 b4 00 	sts	0x00B4, r22
		   break;
     8cc:	08 95       	ret
	  case 5:
		  TCCR3A=(1<<WGM32)|(1<<WGM30)|(1<<COM3A1)|(1<<COM3A0);
     8ce:	89 ec       	ldi	r24, 0xC9	; 201
     8d0:	80 93 90 00 	sts	0x0090, r24
		  TCCR3B=(1<<CS30);
     8d4:	81 e0       	ldi	r24, 0x01	; 1
     8d6:	80 93 91 00 	sts	0x0091, r24
		  OCR3A=dUtycY;
     8da:	70 e0       	ldi	r23, 0x00	; 0
     8dc:	70 93 99 00 	sts	0x0099, r23
     8e0:	60 93 98 00 	sts	0x0098, r22
		  break;
     8e4:	08 95       	ret
	  case 2:
		  TCCR3A=(1<<WGM32)|(1<<WGM30)|(1<<COM3B1)|(1<<COM3B0);
     8e6:	89 e3       	ldi	r24, 0x39	; 57
     8e8:	80 93 90 00 	sts	0x0090, r24
		  TCCR3B=(1<<CS30);
     8ec:	81 e0       	ldi	r24, 0x01	; 1
     8ee:	80 93 91 00 	sts	0x0091, r24
		  OCR3B=dUtycY;
     8f2:	70 e0       	ldi	r23, 0x00	; 0
     8f4:	70 93 9b 00 	sts	0x009B, r23
     8f8:	60 93 9a 00 	sts	0x009A, r22
		  break;
     8fc:	08 95       	ret
	  case 46:
		  TCCR5A=(1<<WGM52)|(1<<WGM50)|(1<<COM5A1)|(1<<COM5A0);
     8fe:	89 ec       	ldi	r24, 0xC9	; 201
     900:	80 93 20 01 	sts	0x0120, r24
		  TCCR5B=(1<<CS50);
     904:	81 e0       	ldi	r24, 0x01	; 1
     906:	80 93 21 01 	sts	0x0121, r24
		  OCR5A=dUtycY;
     90a:	70 e0       	ldi	r23, 0x00	; 0
     90c:	70 93 29 01 	sts	0x0129, r23
     910:	60 93 28 01 	sts	0x0128, r22
		  break;
     914:	08 95       	ret
	  case 45:
		  TCCR5A=(1<<WGM52)|(1<<WGM50)|(1<<COM5B1)|(1<<COM5B0);
     916:	89 e3       	ldi	r24, 0x39	; 57
     918:	80 93 20 01 	sts	0x0120, r24
		  TCCR5B=(1<<CS50);
     91c:	81 e0       	ldi	r24, 0x01	; 1
     91e:	80 93 21 01 	sts	0x0121, r24
		  OCR5B=dUtycY;
     922:	70 e0       	ldi	r23, 0x00	; 0
     924:	70 93 2b 01 	sts	0x012B, r23
     928:	60 93 2a 01 	sts	0x012A, r22
		  break;
     92c:	08 95       	ret
	  case 13:
		  TCCR0A=(1<<WGM10)|(1<<WGM00)|(1<<COM0A1)|(1<<COM0A0);
     92e:	81 ec       	ldi	r24, 0xC1	; 193
     930:	84 bd       	out	0x24, r24	; 36
		  TCCR0B=(1<<CS00);
     932:	81 e0       	ldi	r24, 0x01	; 1
     934:	85 bd       	out	0x25, r24	; 37
		  OCR0A=dUtycY;
     936:	67 bd       	out	0x27, r22	; 39
		  break;
     938:	08 95       	ret
	  case 4:
		  TCCR0A=(1<<WGM10)|(1<<WGM00)|(1<<COM0B1)|(1<<COM0B0);
     93a:	81 e3       	ldi	r24, 0x31	; 49
     93c:	84 bd       	out	0x24, r24	; 36
		  TCCR0B=(1<<CS00);
     93e:	81 e0       	ldi	r24, 0x01	; 1
     940:	85 bd       	out	0x25, r24	; 37
		  OCR0B=dUtycY;
     942:	68 bd       	out	0x28, r22	; 40
		UCSR0C = (1<<USBS0)|(3<<UCSZ00);
	}
	/* Set frame format: 8data, 2stop bit */
	void write( unsigned char dAta ){
		/* Wait for empty transmit buffer */
		while ((UCSR0A & (1<<UDRE0))==0);
     944:	e0 ec       	ldi	r30, 0xC0	; 192
     946:	f0 e0       	ldi	r31, 0x00	; 0
     948:	80 81       	ld	r24, Z
     94a:	85 ff       	sbrs	r24, 5
     94c:	fd cf       	rjmp	.-6      	; 0x948 <_Z11analogWritehh+0x126>
		/* Put data into buffer, sends the data */
		UDR0 = dAta;
     94e:	60 93 c6 00 	sts	0x00C6, r22
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
     952:	87 ea       	ldi	r24, 0xA7	; 167
     954:	91 e6       	ldi	r25, 0x61	; 97
     956:	01 97       	sbiw	r24, 0x01	; 1
     958:	f1 f7       	brne	.-4      	; 0x956 <_Z11analogWritehh+0x134>
     95a:	00 c0       	rjmp	.+0      	; 0x95c <_Z11analogWritehh+0x13a>
     95c:	00 00       	nop
	  case 4:
		  TCCR0A=(1<<WGM10)|(1<<WGM00)|(1<<COM0B1)|(1<<COM0B0);
		  TCCR0B=(1<<CS00);
		  OCR0B=dUtycY;
		  Serial.write(dUtycY);
		  break;
     95e:	08 95       	ret

	  case 6:
		  TCCR4A=(1<<WGM42)|(1<<WGM40)|(1<<COM4A1)|(1<<COM4A0);
     960:	89 ec       	ldi	r24, 0xC9	; 201
     962:	80 93 a0 00 	sts	0x00A0, r24
		  TCCR4B=(1<<CS40);
     966:	81 e0       	ldi	r24, 0x01	; 1
     968:	80 93 a1 00 	sts	0x00A1, r24
		  OCR4A=dUtycY;
     96c:	70 e0       	ldi	r23, 0x00	; 0
     96e:	70 93 a9 00 	sts	0x00A9, r23
     972:	60 93 a8 00 	sts	0x00A8, r22
		  break;
     976:	08 95       	ret
	  case 7:
		  TCCR4A=(1<<WGM42)|(1<<WGM40)|(1<<COM4B1)|(1<<COM4B0);
     978:	89 e3       	ldi	r24, 0x39	; 57
     97a:	80 93 a0 00 	sts	0x00A0, r24
		  TCCR4B=(1<<CS40);
     97e:	81 e0       	ldi	r24, 0x01	; 1
     980:	80 93 a1 00 	sts	0x00A1, r24
		  OCR4B=dUtycY;
     984:	70 e0       	ldi	r23, 0x00	; 0
     986:	70 93 ab 00 	sts	0x00AB, r23
     98a:	60 93 aa 00 	sts	0x00AA, r22
     98e:	08 95       	ret

00000990 <_Z6millisv>:
    return 1;
}

static __inline__ uint8_t __iCliRetVal(void)
{
    cli();
     990:	f8 94       	cli
{
    unsigned long millis_return;

    // Ensure this cannot be disrupted
    ATOMIC_BLOCK(ATOMIC_FORCEON) {
        millis_return = tImer2_millis;
     992:	20 91 be 02 	lds	r18, 0x02BE
     996:	30 91 bf 02 	lds	r19, 0x02BF
     99a:	40 91 c0 02 	lds	r20, 0x02C0
     99e:	50 91 c1 02 	lds	r21, 0x02C1
    return 1;
}

static __inline__ void __iSeiParam(const uint8_t *__s)
{
    sei();
     9a2:	78 94       	sei
    }

    return millis_return;
}
     9a4:	62 2f       	mov	r22, r18
     9a6:	73 2f       	mov	r23, r19
     9a8:	84 2f       	mov	r24, r20
     9aa:	95 2f       	mov	r25, r21
     9ac:	08 95       	ret

000009ae <__vector_13>:

ISR (TIMER2_COMPA_vect)
{
     9ae:	1f 92       	push	r1
     9b0:	0f 92       	push	r0
     9b2:	0f b6       	in	r0, 0x3f	; 63
     9b4:	0f 92       	push	r0
     9b6:	11 24       	eor	r1, r1
     9b8:	8f 93       	push	r24
     9ba:	9f 93       	push	r25
     9bc:	af 93       	push	r26
     9be:	bf 93       	push	r27
    tImer2_millis++;
     9c0:	80 91 be 02 	lds	r24, 0x02BE
     9c4:	90 91 bf 02 	lds	r25, 0x02BF
     9c8:	a0 91 c0 02 	lds	r26, 0x02C0
     9cc:	b0 91 c1 02 	lds	r27, 0x02C1
     9d0:	01 96       	adiw	r24, 0x01	; 1
     9d2:	a1 1d       	adc	r26, r1
     9d4:	b1 1d       	adc	r27, r1
     9d6:	80 93 be 02 	sts	0x02BE, r24
     9da:	90 93 bf 02 	sts	0x02BF, r25
     9de:	a0 93 c0 02 	sts	0x02C0, r26
     9e2:	b0 93 c1 02 	sts	0x02C1, r27
}
     9e6:	bf 91       	pop	r27
     9e8:	af 91       	pop	r26
     9ea:	9f 91       	pop	r25
     9ec:	8f 91       	pop	r24
     9ee:	0f 90       	pop	r0
     9f0:	0f be       	out	0x3f, r0	; 63
     9f2:	0f 90       	pop	r0
     9f4:	1f 90       	pop	r1
     9f6:	18 95       	reti

000009f8 <_Z5tinitv>:

void tinit()
{
	TCCR2B |= (1 << WGM22) | (1 << CS21);
     9f8:	e1 eb       	ldi	r30, 0xB1	; 177
     9fa:	f0 e0       	ldi	r31, 0x00	; 0
     9fc:	80 81       	ld	r24, Z
     9fe:	8a 60       	ori	r24, 0x0A	; 10
     a00:	80 83       	st	Z, r24

    // Load the high byte, then the low byte
    // into the output compare
    OCR2A = CTC_MATCH_OVERFLOW;
     a02:	8d e7       	ldi	r24, 0x7D	; 125
     a04:	80 93 b3 00 	sts	0x00B3, r24

    // Enable the compare match interrupt
    TIMSK2 |= (1 << OCIE2A);
     a08:	e0 e7       	ldi	r30, 0x70	; 112
     a0a:	f0 e0       	ldi	r31, 0x00	; 0
     a0c:	80 81       	ld	r24, Z
     a0e:	82 60       	ori	r24, 0x02	; 2
     a10:	80 83       	st	Z, r24

    // Now enable global interrupts
    sei();
     a12:	78 94       	sei
}
     a14:	08 95       	ret

00000a16 <_Z5delaym>:


void delay(unsigned long mIllisec)
{
     a16:	9b 01       	movw	r18, r22
     a18:	ac 01       	movw	r20, r24
	int i;
	for(i=0;i<mIllisec;i++)
     a1a:	61 15       	cp	r22, r1
     a1c:	71 05       	cpc	r23, r1
     a1e:	81 05       	cpc	r24, r1
     a20:	91 05       	cpc	r25, r1
     a22:	a1 f0       	breq	.+40     	; 0xa4c <_Z5delaym+0x36>
     a24:	60 e0       	ldi	r22, 0x00	; 0
     a26:	70 e0       	ldi	r23, 0x00	; 0
     a28:	89 ef       	ldi	r24, 0xF9	; 249
     a2a:	90 e0       	ldi	r25, 0x00	; 0
     a2c:	01 97       	sbiw	r24, 0x01	; 1
     a2e:	f1 f7       	brne	.-4      	; 0xa2c <_Z5delaym+0x16>
     a30:	00 c0       	rjmp	.+0      	; 0xa32 <_Z5delaym+0x1c>
     a32:	00 00       	nop
     a34:	6f 5f       	subi	r22, 0xFF	; 255
     a36:	7f 4f       	sbci	r23, 0xFF	; 255
     a38:	cb 01       	movw	r24, r22
     a3a:	aa 27       	eor	r26, r26
     a3c:	97 fd       	sbrc	r25, 7
     a3e:	a0 95       	com	r26
     a40:	ba 2f       	mov	r27, r26
     a42:	82 17       	cp	r24, r18
     a44:	93 07       	cpc	r25, r19
     a46:	a4 07       	cpc	r26, r20
     a48:	b5 07       	cpc	r27, r21
     a4a:	70 f3       	brcs	.-36     	; 0xa28 <_Z5delaym+0x12>
     a4c:	08 95       	ret

00000a4e <_Z17delayMicrosecondsm>:
	}
	return;
}

void delayMicroseconds(unsigned long mIcrosec)
{
     a4e:	9b 01       	movw	r18, r22
     a50:	ac 01       	movw	r20, r24
	int i;
	for(i=0;i<mIcrosec;i++)
     a52:	61 15       	cp	r22, r1
     a54:	71 05       	cpc	r23, r1
     a56:	81 05       	cpc	r24, r1
     a58:	91 05       	cpc	r25, r1
     a5a:	79 f0       	breq	.+30     	; 0xa7a <_Z17delayMicrosecondsm+0x2c>
     a5c:	60 e0       	ldi	r22, 0x00	; 0
     a5e:	70 e0       	ldi	r23, 0x00	; 0
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
     a60:	00 00       	nop
     a62:	6f 5f       	subi	r22, 0xFF	; 255
     a64:	7f 4f       	sbci	r23, 0xFF	; 255
     a66:	cb 01       	movw	r24, r22
     a68:	aa 27       	eor	r26, r26
     a6a:	97 fd       	sbrc	r25, 7
     a6c:	a0 95       	com	r26
     a6e:	ba 2f       	mov	r27, r26
     a70:	82 17       	cp	r24, r18
     a72:	93 07       	cpc	r25, r19
     a74:	a4 07       	cpc	r26, r20
     a76:	b5 07       	cpc	r27, r21
     a78:	98 f3       	brcs	.-26     	; 0xa60 <_Z17delayMicrosecondsm+0x12>
     a7a:	08 95       	ret

00000a7c <_Z3maplllll>:
	}
	return;
}

long map(long x, long in_min, long in_max, long out_min, long out_max)
{
     a7c:	2f 92       	push	r2
     a7e:	3f 92       	push	r3
     a80:	4f 92       	push	r4
     a82:	5f 92       	push	r5
     a84:	6f 92       	push	r6
     a86:	7f 92       	push	r7
     a88:	8f 92       	push	r8
     a8a:	9f 92       	push	r9
     a8c:	af 92       	push	r10
     a8e:	bf 92       	push	r11
     a90:	cf 92       	push	r12
     a92:	df 92       	push	r13
     a94:	ef 92       	push	r14
     a96:	ff 92       	push	r15
     a98:	0f 93       	push	r16
     a9a:	1f 93       	push	r17
     a9c:	df 93       	push	r29
     a9e:	cf 93       	push	r28
     aa0:	cd b7       	in	r28, 0x3d	; 61
     aa2:	de b7       	in	r29, 0x3e	; 62
     aa4:	dc 01       	movw	r26, r24
     aa6:	cb 01       	movw	r24, r22
     aa8:	39 01       	movw	r6, r18
     aaa:	4a 01       	movw	r8, r20
     aac:	17 01       	movw	r2, r14
     aae:	28 01       	movw	r4, r16
  return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
     ab0:	ee 88       	ldd	r14, Y+22	; 0x16
     ab2:	ff 88       	ldd	r15, Y+23	; 0x17
     ab4:	08 8d       	ldd	r16, Y+24	; 0x18
     ab6:	19 8d       	ldd	r17, Y+25	; 0x19
     ab8:	ea 18       	sub	r14, r10
     aba:	fb 08       	sbc	r15, r11
     abc:	0c 09       	sbc	r16, r12
     abe:	1d 09       	sbc	r17, r13
     ac0:	9c 01       	movw	r18, r24
     ac2:	ad 01       	movw	r20, r26
     ac4:	26 19       	sub	r18, r6
     ac6:	37 09       	sbc	r19, r7
     ac8:	48 09       	sbc	r20, r8
     aca:	59 09       	sbc	r21, r9
     acc:	c8 01       	movw	r24, r16
     ace:	b7 01       	movw	r22, r14
     ad0:	0e 94 5e 0f 	call	0x1ebc	; 0x1ebc <__mulsi3>
     ad4:	a2 01       	movw	r20, r4
     ad6:	91 01       	movw	r18, r2
     ad8:	26 19       	sub	r18, r6
     ada:	37 09       	sbc	r19, r7
     adc:	48 09       	sbc	r20, r8
     ade:	59 09       	sbc	r21, r9
     ae0:	0e 94 90 0f 	call	0x1f20	; 0x1f20 <__divmodsi4>
     ae4:	2a 0d       	add	r18, r10
     ae6:	3b 1d       	adc	r19, r11
     ae8:	4c 1d       	adc	r20, r12
     aea:	5d 1d       	adc	r21, r13
}
     aec:	62 2f       	mov	r22, r18
     aee:	73 2f       	mov	r23, r19
     af0:	84 2f       	mov	r24, r20
     af2:	95 2f       	mov	r25, r21
     af4:	cf 91       	pop	r28
     af6:	df 91       	pop	r29
     af8:	1f 91       	pop	r17
     afa:	0f 91       	pop	r16
     afc:	ff 90       	pop	r15
     afe:	ef 90       	pop	r14
     b00:	df 90       	pop	r13
     b02:	cf 90       	pop	r12
     b04:	bf 90       	pop	r11
     b06:	af 90       	pop	r10
     b08:	9f 90       	pop	r9
     b0a:	8f 90       	pop	r8
     b0c:	7f 90       	pop	r7
     b0e:	6f 90       	pop	r6
     b10:	5f 90       	pop	r5
     b12:	4f 90       	pop	r4
     b14:	3f 90       	pop	r3
     b16:	2f 90       	pop	r2
     b18:	08 95       	ret

00000b1a <_Z9constrainlll>:

long constrain(long nUm, long lOwer, long uPper)
{
     b1a:	ef 92       	push	r14
     b1c:	ff 92       	push	r15
     b1e:	0f 93       	push	r16
     b20:	1f 93       	push	r17
     b22:	dc 01       	movw	r26, r24
     b24:	cb 01       	movw	r24, r22
	if(nUm>uPper){
     b26:	e8 16       	cp	r14, r24
     b28:	f9 06       	cpc	r15, r25
     b2a:	0a 07       	cpc	r16, r26
     b2c:	1b 07       	cpc	r17, r27
     b2e:	5c f0       	brlt	.+22     	; 0xb46 <_Z9constrainlll+0x2c>
     b30:	e2 2e       	mov	r14, r18
     b32:	f3 2e       	mov	r15, r19
     b34:	04 2f       	mov	r16, r20
     b36:	15 2f       	mov	r17, r21
     b38:	e8 16       	cp	r14, r24
     b3a:	f9 06       	cpc	r15, r25
     b3c:	0a 07       	cpc	r16, r26
     b3e:	1b 07       	cpc	r17, r27
     b40:	14 f4       	brge	.+4      	; 0xb46 <_Z9constrainlll+0x2c>
     b42:	7c 01       	movw	r14, r24
     b44:	8d 01       	movw	r16, r26
    else if(nUm<lOwer){
      return lOwer;
  	}
    else 
    return nUm;
}
     b46:	6e 2d       	mov	r22, r14
     b48:	7f 2d       	mov	r23, r15
     b4a:	80 2f       	mov	r24, r16
     b4c:	91 2f       	mov	r25, r17
     b4e:	1f 91       	pop	r17
     b50:	0f 91       	pop	r16
     b52:	ff 90       	pop	r15
     b54:	ef 90       	pop	r14
     b56:	08 95       	ret

00000b58 <_Z15attachIntteruptiPFvvEi>:
void attachIntterupt(int pIn, void (*iSrfunc)(void), int cOmpare)		//cOmpare:LOW=0,HIGH1,RISING=2,FALLING=3
{
	sei();
     b58:	78 94       	sei
	cAllisr=iSrfunc;
     b5a:	70 93 c3 02 	sts	0x02C3, r23
     b5e:	60 93 c2 02 	sts	0x02C2, r22
	switch(pIn)	  //enabling interrupt pin
     b62:	83 30       	cpi	r24, 0x03	; 3
     b64:	91 05       	cpc	r25, r1
     b66:	09 f4       	brne	.+2      	; 0xb6a <_Z15attachIntteruptiPFvvEi+0x12>
     b68:	7d c0       	rjmp	.+250    	; 0xc64 <_Z15attachIntteruptiPFvvEi+0x10c>
     b6a:	84 30       	cpi	r24, 0x04	; 4
     b6c:	91 05       	cpc	r25, r1
     b6e:	54 f4       	brge	.+20     	; 0xb84 <_Z15attachIntteruptiPFvvEi+0x2c>
     b70:	81 30       	cpi	r24, 0x01	; 1
     b72:	91 05       	cpc	r25, r1
     b74:	c9 f1       	breq	.+114    	; 0xbe8 <_Z15attachIntteruptiPFvvEi+0x90>
     b76:	82 30       	cpi	r24, 0x02	; 2
     b78:	91 05       	cpc	r25, r1
     b7a:	0c f0       	brlt	.+2      	; 0xb7e <_Z15attachIntteruptiPFvvEi+0x26>
     b7c:	54 c0       	rjmp	.+168    	; 0xc26 <_Z15attachIntteruptiPFvvEi+0xce>
     b7e:	00 97       	sbiw	r24, 0x00	; 0
     b80:	91 f0       	breq	.+36     	; 0xba6 <_Z15attachIntteruptiPFvvEi+0x4e>
     b82:	0b c1       	rjmp	.+534    	; 0xd9a <_Z15attachIntteruptiPFvvEi+0x242>
     b84:	85 30       	cpi	r24, 0x05	; 5
     b86:	91 05       	cpc	r25, r1
     b88:	09 f4       	brne	.+2      	; 0xb8c <_Z15attachIntteruptiPFvvEi+0x34>
     b8a:	aa c0       	rjmp	.+340    	; 0xce0 <_Z15attachIntteruptiPFvvEi+0x188>
     b8c:	85 30       	cpi	r24, 0x05	; 5
     b8e:	91 05       	cpc	r25, r1
     b90:	0c f4       	brge	.+2      	; 0xb94 <_Z15attachIntteruptiPFvvEi+0x3c>
     b92:	87 c0       	rjmp	.+270    	; 0xca2 <_Z15attachIntteruptiPFvvEi+0x14a>
     b94:	86 30       	cpi	r24, 0x06	; 6
     b96:	91 05       	cpc	r25, r1
     b98:	09 f4       	brne	.+2      	; 0xb9c <_Z15attachIntteruptiPFvvEi+0x44>
     b9a:	c1 c0       	rjmp	.+386    	; 0xd1e <_Z15attachIntteruptiPFvvEi+0x1c6>
     b9c:	87 30       	cpi	r24, 0x07	; 7
     b9e:	91 05       	cpc	r25, r1
     ba0:	09 f0       	breq	.+2      	; 0xba4 <_Z15attachIntteruptiPFvvEi+0x4c>
     ba2:	fb c0       	rjmp	.+502    	; 0xd9a <_Z15attachIntteruptiPFvvEi+0x242>
     ba4:	db c0       	rjmp	.+438    	; 0xd5c <_Z15attachIntteruptiPFvvEi+0x204>
	{
		case 0:
		EIMSK|=1<<INT0;
     ba6:	e8 9a       	sbi	0x1d, 0	; 29
		switch(cOmpare){
     ba8:	43 30       	cpi	r20, 0x03	; 3
     baa:	51 05       	cpc	r21, r1
     bac:	61 f0       	breq	.+24     	; 0xbc6 <_Z15attachIntteruptiPFvvEi+0x6e>
     bae:	44 30       	cpi	r20, 0x04	; 4
     bb0:	51 05       	cpc	r21, r1
     bb2:	79 f0       	breq	.+30     	; 0xbd2 <_Z15attachIntteruptiPFvvEi+0x7a>
     bb4:	42 30       	cpi	r20, 0x02	; 2
     bb6:	51 05       	cpc	r21, r1
     bb8:	91 f4       	brne	.+36     	; 0xbde <_Z15attachIntteruptiPFvvEi+0x86>
			case 2:
			EICRA|=(1<<ISC00)|(1<<ISC01);
     bba:	e9 e6       	ldi	r30, 0x69	; 105
     bbc:	f0 e0       	ldi	r31, 0x00	; 0
     bbe:	80 81       	ld	r24, Z
     bc0:	83 60       	ori	r24, 0x03	; 3
     bc2:	80 83       	st	Z, r24
			break;
     bc4:	08 95       	ret
			case 3:
			EICRA|=(0<<ISC00)|(1<<ISC01);
     bc6:	e9 e6       	ldi	r30, 0x69	; 105
     bc8:	f0 e0       	ldi	r31, 0x00	; 0
     bca:	80 81       	ld	r24, Z
     bcc:	82 60       	ori	r24, 0x02	; 2
     bce:	80 83       	st	Z, r24
			break;
     bd0:	08 95       	ret
			case 4:
			EICRA|=(1<<ISC00)|(0<<ISC01);
     bd2:	e9 e6       	ldi	r30, 0x69	; 105
     bd4:	f0 e0       	ldi	r31, 0x00	; 0
     bd6:	80 81       	ld	r24, Z
     bd8:	81 60       	ori	r24, 0x01	; 1
     bda:	80 83       	st	Z, r24
			break;
     bdc:	08 95       	ret
			default:
			EICRA|=(0<<ISC00)|(0<<ISC01);
     bde:	e9 e6       	ldi	r30, 0x69	; 105
     be0:	f0 e0       	ldi	r31, 0x00	; 0
     be2:	80 81       	ld	r24, Z
     be4:	80 83       	st	Z, r24
     be6:	08 95       	ret
		}
		break;

		case 1:
		EIMSK|=1<<INT1;
     be8:	e9 9a       	sbi	0x1d, 1	; 29
                switch(cOmpare)
     bea:	43 30       	cpi	r20, 0x03	; 3
     bec:	51 05       	cpc	r21, r1
     bee:	61 f0       	breq	.+24     	; 0xc08 <_Z15attachIntteruptiPFvvEi+0xb0>
     bf0:	44 30       	cpi	r20, 0x04	; 4
     bf2:	51 05       	cpc	r21, r1
     bf4:	69 f0       	breq	.+26     	; 0xc10 <_Z15attachIntteruptiPFvvEi+0xb8>
     bf6:	42 30       	cpi	r20, 0x02	; 2
     bf8:	51 05       	cpc	r21, r1
     bfa:	81 f4       	brne	.+32     	; 0xc1c <_Z15attachIntteruptiPFvvEi+0xc4>
		{
			case 2:
			EICRA|=(1<<ISC10)|(1<<ISC11);
     bfc:	e9 e6       	ldi	r30, 0x69	; 105
     bfe:	f0 e0       	ldi	r31, 0x00	; 0
     c00:	80 81       	ld	r24, Z
     c02:	8c 60       	ori	r24, 0x0C	; 12
     c04:	80 83       	st	Z, r24
			break;
     c06:	08 95       	ret
			case 3:
			EICRA=(0<<ISC10)|(1<<ISC11);
     c08:	88 e0       	ldi	r24, 0x08	; 8
     c0a:	80 93 69 00 	sts	0x0069, r24
			break;
     c0e:	08 95       	ret
			case 4:
			EICRA|=(1<<ISC10)|(0<<ISC11);
     c10:	e9 e6       	ldi	r30, 0x69	; 105
     c12:	f0 e0       	ldi	r31, 0x00	; 0
     c14:	80 81       	ld	r24, Z
     c16:	84 60       	ori	r24, 0x04	; 4
     c18:	80 83       	st	Z, r24
			break;
     c1a:	08 95       	ret
			default:
			EICRA|=(0<<ISC10)|(0<<ISC11);
     c1c:	e9 e6       	ldi	r30, 0x69	; 105
     c1e:	f0 e0       	ldi	r31, 0x00	; 0
     c20:	80 81       	ld	r24, Z
     c22:	80 83       	st	Z, r24
     c24:	08 95       	ret
		}
		break;

		case 2:
		EIMSK|=1<<INT2;
     c26:	ea 9a       	sbi	0x1d, 2	; 29
		switch(cOmpare)
     c28:	43 30       	cpi	r20, 0x03	; 3
     c2a:	51 05       	cpc	r21, r1
     c2c:	61 f0       	breq	.+24     	; 0xc46 <_Z15attachIntteruptiPFvvEi+0xee>
     c2e:	44 30       	cpi	r20, 0x04	; 4
     c30:	51 05       	cpc	r21, r1
     c32:	69 f0       	breq	.+26     	; 0xc4e <_Z15attachIntteruptiPFvvEi+0xf6>
     c34:	42 30       	cpi	r20, 0x02	; 2
     c36:	51 05       	cpc	r21, r1
     c38:	81 f4       	brne	.+32     	; 0xc5a <_Z15attachIntteruptiPFvvEi+0x102>
		{
			case 2:
			EICRA|=(1<<ISC20)|(1<<ISC21);
     c3a:	e9 e6       	ldi	r30, 0x69	; 105
     c3c:	f0 e0       	ldi	r31, 0x00	; 0
     c3e:	80 81       	ld	r24, Z
     c40:	80 63       	ori	r24, 0x30	; 48
     c42:	80 83       	st	Z, r24
			break;
     c44:	08 95       	ret
			case 3:
			EICRA=(0<<ISC20)|(1<<ISC21);
     c46:	80 e2       	ldi	r24, 0x20	; 32
     c48:	80 93 69 00 	sts	0x0069, r24
			break;
     c4c:	08 95       	ret
			case 4:
			EICRA|=(1<<ISC20)|(0<<ISC21);
     c4e:	e9 e6       	ldi	r30, 0x69	; 105
     c50:	f0 e0       	ldi	r31, 0x00	; 0
     c52:	80 81       	ld	r24, Z
     c54:	80 61       	ori	r24, 0x10	; 16
     c56:	80 83       	st	Z, r24
			break;
     c58:	08 95       	ret
			default:
			EICRA|=(0<<ISC20)|(0<<ISC21);
     c5a:	e9 e6       	ldi	r30, 0x69	; 105
     c5c:	f0 e0       	ldi	r31, 0x00	; 0
     c5e:	80 81       	ld	r24, Z
     c60:	80 83       	st	Z, r24
     c62:	08 95       	ret
		}
		break;

		case 3:
		EIMSK|=1<<INT3;
     c64:	eb 9a       	sbi	0x1d, 3	; 29
		switch(cOmpare)
     c66:	43 30       	cpi	r20, 0x03	; 3
     c68:	51 05       	cpc	r21, r1
     c6a:	61 f0       	breq	.+24     	; 0xc84 <_Z15attachIntteruptiPFvvEi+0x12c>
     c6c:	44 30       	cpi	r20, 0x04	; 4
     c6e:	51 05       	cpc	r21, r1
     c70:	69 f0       	breq	.+26     	; 0xc8c <_Z15attachIntteruptiPFvvEi+0x134>
     c72:	42 30       	cpi	r20, 0x02	; 2
     c74:	51 05       	cpc	r21, r1
     c76:	81 f4       	brne	.+32     	; 0xc98 <_Z15attachIntteruptiPFvvEi+0x140>
		{
			case 2:
			EICRA|=(1<<ISC30)|(1<<ISC31);
     c78:	e9 e6       	ldi	r30, 0x69	; 105
     c7a:	f0 e0       	ldi	r31, 0x00	; 0
     c7c:	80 81       	ld	r24, Z
     c7e:	80 6c       	ori	r24, 0xC0	; 192
     c80:	80 83       	st	Z, r24
			break;
     c82:	08 95       	ret
			case 3:
			EICRA=(0<<ISC30)|(1<<ISC31);
     c84:	80 e8       	ldi	r24, 0x80	; 128
     c86:	80 93 69 00 	sts	0x0069, r24
			break;
     c8a:	08 95       	ret
			case 4:
			EICRA|=(1<<ISC30)|(0<<ISC31);
     c8c:	e9 e6       	ldi	r30, 0x69	; 105
     c8e:	f0 e0       	ldi	r31, 0x00	; 0
     c90:	80 81       	ld	r24, Z
     c92:	80 64       	ori	r24, 0x40	; 64
     c94:	80 83       	st	Z, r24
			break;
     c96:	08 95       	ret
			default:
			EICRA|=(0<<ISC30)|(0<<ISC31);
     c98:	e9 e6       	ldi	r30, 0x69	; 105
     c9a:	f0 e0       	ldi	r31, 0x00	; 0
     c9c:	80 81       	ld	r24, Z
     c9e:	80 83       	st	Z, r24
     ca0:	08 95       	ret
		}
		break;

		case 4:
		EIMSK|=1<<INT4;
     ca2:	ec 9a       	sbi	0x1d, 4	; 29
                switch(cOmpare)
     ca4:	43 30       	cpi	r20, 0x03	; 3
     ca6:	51 05       	cpc	r21, r1
     ca8:	61 f0       	breq	.+24     	; 0xcc2 <_Z15attachIntteruptiPFvvEi+0x16a>
     caa:	44 30       	cpi	r20, 0x04	; 4
     cac:	51 05       	cpc	r21, r1
     cae:	69 f0       	breq	.+26     	; 0xcca <_Z15attachIntteruptiPFvvEi+0x172>
     cb0:	42 30       	cpi	r20, 0x02	; 2
     cb2:	51 05       	cpc	r21, r1
     cb4:	81 f4       	brne	.+32     	; 0xcd6 <_Z15attachIntteruptiPFvvEi+0x17e>
		{
			case 2:
			EICRB|=(1<<ISC40)|(1<<ISC41);
     cb6:	ea e6       	ldi	r30, 0x6A	; 106
     cb8:	f0 e0       	ldi	r31, 0x00	; 0
     cba:	80 81       	ld	r24, Z
     cbc:	83 60       	ori	r24, 0x03	; 3
     cbe:	80 83       	st	Z, r24
			break;
     cc0:	08 95       	ret
			case 3:
			EICRB=(0<<ISC40)|(1<<ISC41);
     cc2:	82 e0       	ldi	r24, 0x02	; 2
     cc4:	80 93 6a 00 	sts	0x006A, r24
			break;
     cc8:	08 95       	ret
			case 4:
			EICRB|=(1<<ISC40)|(0<<ISC41);
     cca:	ea e6       	ldi	r30, 0x6A	; 106
     ccc:	f0 e0       	ldi	r31, 0x00	; 0
     cce:	80 81       	ld	r24, Z
     cd0:	81 60       	ori	r24, 0x01	; 1
     cd2:	80 83       	st	Z, r24
			break;
     cd4:	08 95       	ret
			default:
			EICRB|=(0<<ISC40)|(0<<ISC41);
     cd6:	ea e6       	ldi	r30, 0x6A	; 106
     cd8:	f0 e0       	ldi	r31, 0x00	; 0
     cda:	80 81       	ld	r24, Z
     cdc:	80 83       	st	Z, r24
     cde:	08 95       	ret
		}
		break;

		case 5:
		EIMSK|=1<<INT5;
     ce0:	ed 9a       	sbi	0x1d, 5	; 29
		switch(cOmpare)
     ce2:	43 30       	cpi	r20, 0x03	; 3
     ce4:	51 05       	cpc	r21, r1
     ce6:	61 f0       	breq	.+24     	; 0xd00 <_Z15attachIntteruptiPFvvEi+0x1a8>
     ce8:	44 30       	cpi	r20, 0x04	; 4
     cea:	51 05       	cpc	r21, r1
     cec:	69 f0       	breq	.+26     	; 0xd08 <_Z15attachIntteruptiPFvvEi+0x1b0>
     cee:	42 30       	cpi	r20, 0x02	; 2
     cf0:	51 05       	cpc	r21, r1
     cf2:	81 f4       	brne	.+32     	; 0xd14 <_Z15attachIntteruptiPFvvEi+0x1bc>
		{
			case 2:
			EICRB|=(1<<ISC50)|(1<<ISC51);
     cf4:	ea e6       	ldi	r30, 0x6A	; 106
     cf6:	f0 e0       	ldi	r31, 0x00	; 0
     cf8:	80 81       	ld	r24, Z
     cfa:	8c 60       	ori	r24, 0x0C	; 12
     cfc:	80 83       	st	Z, r24
			break;
     cfe:	08 95       	ret
			case 3:
			EICRB=(0<<ISC50)|(1<<ISC51);
     d00:	88 e0       	ldi	r24, 0x08	; 8
     d02:	80 93 6a 00 	sts	0x006A, r24
			break;
     d06:	08 95       	ret
			case 4:
			EICRB|=(1<<ISC50)|(0<<ISC51);
     d08:	ea e6       	ldi	r30, 0x6A	; 106
     d0a:	f0 e0       	ldi	r31, 0x00	; 0
     d0c:	80 81       	ld	r24, Z
     d0e:	84 60       	ori	r24, 0x04	; 4
     d10:	80 83       	st	Z, r24
			break;
     d12:	08 95       	ret
			default:
                 	EICRB|=(0<<ISC40)|(0<<ISC41);
     d14:	ea e6       	ldi	r30, 0x6A	; 106
     d16:	f0 e0       	ldi	r31, 0x00	; 0
     d18:	80 81       	ld	r24, Z
     d1a:	80 83       	st	Z, r24
     d1c:	08 95       	ret

		}
		break;

		case 6:
		EIMSK|=1<<INT6;
     d1e:	ee 9a       	sbi	0x1d, 6	; 29
	        switch(cOmpare)
     d20:	43 30       	cpi	r20, 0x03	; 3
     d22:	51 05       	cpc	r21, r1
     d24:	61 f0       	breq	.+24     	; 0xd3e <_Z15attachIntteruptiPFvvEi+0x1e6>
     d26:	44 30       	cpi	r20, 0x04	; 4
     d28:	51 05       	cpc	r21, r1
     d2a:	69 f0       	breq	.+26     	; 0xd46 <_Z15attachIntteruptiPFvvEi+0x1ee>
     d2c:	42 30       	cpi	r20, 0x02	; 2
     d2e:	51 05       	cpc	r21, r1
     d30:	81 f4       	brne	.+32     	; 0xd52 <_Z15attachIntteruptiPFvvEi+0x1fa>
		{
			case 2:
			EICRB|=(1<<ISC60)|(1<<ISC61);
     d32:	ea e6       	ldi	r30, 0x6A	; 106
     d34:	f0 e0       	ldi	r31, 0x00	; 0
     d36:	80 81       	ld	r24, Z
     d38:	80 63       	ori	r24, 0x30	; 48
     d3a:	80 83       	st	Z, r24
			break;
     d3c:	08 95       	ret
			case 3:
			EICRB=(0<<ISC60)|(1<<ISC61);
     d3e:	80 e2       	ldi	r24, 0x20	; 32
     d40:	80 93 6a 00 	sts	0x006A, r24
			break;
     d44:	08 95       	ret
			case 4:
			EICRB|=(1<<ISC60)|(0<<ISC61);
     d46:	ea e6       	ldi	r30, 0x6A	; 106
     d48:	f0 e0       	ldi	r31, 0x00	; 0
     d4a:	80 81       	ld	r24, Z
     d4c:	80 61       	ori	r24, 0x10	; 16
     d4e:	80 83       	st	Z, r24
			break;
     d50:	08 95       	ret
			default:
			EICRB|=(0<<ISC60)|(0<<ISC61);
     d52:	ea e6       	ldi	r30, 0x6A	; 106
     d54:	f0 e0       	ldi	r31, 0x00	; 0
     d56:	80 81       	ld	r24, Z
     d58:	80 83       	st	Z, r24
     d5a:	08 95       	ret

		}
		break;

		case 7:
		EIMSK|=1<<INT7;
     d5c:	ef 9a       	sbi	0x1d, 7	; 29
		switch(cOmpare)
     d5e:	43 30       	cpi	r20, 0x03	; 3
     d60:	51 05       	cpc	r21, r1
     d62:	61 f0       	breq	.+24     	; 0xd7c <_Z15attachIntteruptiPFvvEi+0x224>
     d64:	44 30       	cpi	r20, 0x04	; 4
     d66:	51 05       	cpc	r21, r1
     d68:	69 f0       	breq	.+26     	; 0xd84 <_Z15attachIntteruptiPFvvEi+0x22c>
     d6a:	42 30       	cpi	r20, 0x02	; 2
     d6c:	51 05       	cpc	r21, r1
     d6e:	81 f4       	brne	.+32     	; 0xd90 <_Z15attachIntteruptiPFvvEi+0x238>
		{
			case 2:
			EICRB|=(1<<ISC70)|(1<<ISC71);
     d70:	ea e6       	ldi	r30, 0x6A	; 106
     d72:	f0 e0       	ldi	r31, 0x00	; 0
     d74:	80 81       	ld	r24, Z
     d76:	80 6c       	ori	r24, 0xC0	; 192
     d78:	80 83       	st	Z, r24
			break;
     d7a:	08 95       	ret
			case 3:
			EICRB=(0<<ISC70)|(1<<ISC71);
     d7c:	80 e8       	ldi	r24, 0x80	; 128
     d7e:	80 93 6a 00 	sts	0x006A, r24
			break;
     d82:	08 95       	ret
			case 4:
			EICRB|=(1<<ISC70)|(0<<ISC71);
     d84:	ea e6       	ldi	r30, 0x6A	; 106
     d86:	f0 e0       	ldi	r31, 0x00	; 0
     d88:	80 81       	ld	r24, Z
     d8a:	80 64       	ori	r24, 0x40	; 64
     d8c:	80 83       	st	Z, r24
			break;
     d8e:	08 95       	ret
			default:
			EICRB|=(0<<ISC70)|(0<<ISC71);
     d90:	ea e6       	ldi	r30, 0x6A	; 106
     d92:	f0 e0       	ldi	r31, 0x00	; 0
     d94:	80 81       	ld	r24, Z
     d96:	80 83       	st	Z, r24
     d98:	08 95       	ret
		}
		break;

	        default:EICRA|=(0<<ISC01)|(0<<ISC00);
     d9a:	e9 e6       	ldi	r30, 0x69	; 105
     d9c:	f0 e0       	ldi	r31, 0x00	; 0
     d9e:	80 81       	ld	r24, Z
     da0:	80 83       	st	Z, r24
     da2:	08 95       	ret

00000da4 <__vector_1>:
	}
}
ISR(INT0_vect)
{
     da4:	1f 92       	push	r1
     da6:	0f 92       	push	r0
     da8:	0f b6       	in	r0, 0x3f	; 63
     daa:	0f 92       	push	r0
     dac:	0b b6       	in	r0, 0x3b	; 59
     dae:	0f 92       	push	r0
     db0:	11 24       	eor	r1, r1
     db2:	2f 93       	push	r18
     db4:	3f 93       	push	r19
     db6:	4f 93       	push	r20
     db8:	5f 93       	push	r21
     dba:	6f 93       	push	r22
     dbc:	7f 93       	push	r23
     dbe:	8f 93       	push	r24
     dc0:	9f 93       	push	r25
     dc2:	af 93       	push	r26
     dc4:	bf 93       	push	r27
     dc6:	ef 93       	push	r30
     dc8:	ff 93       	push	r31
   cAllisr();
     dca:	e0 91 c2 02 	lds	r30, 0x02C2
     dce:	f0 91 c3 02 	lds	r31, 0x02C3
     dd2:	19 95       	eicall
}
     dd4:	ff 91       	pop	r31
     dd6:	ef 91       	pop	r30
     dd8:	bf 91       	pop	r27
     dda:	af 91       	pop	r26
     ddc:	9f 91       	pop	r25
     dde:	8f 91       	pop	r24
     de0:	7f 91       	pop	r23
     de2:	6f 91       	pop	r22
     de4:	5f 91       	pop	r21
     de6:	4f 91       	pop	r20
     de8:	3f 91       	pop	r19
     dea:	2f 91       	pop	r18
     dec:	0f 90       	pop	r0
     dee:	0b be       	out	0x3b, r0	; 59
     df0:	0f 90       	pop	r0
     df2:	0f be       	out	0x3f, r0	; 63
     df4:	0f 90       	pop	r0
     df6:	1f 90       	pop	r1
     df8:	18 95       	reti

00000dfa <__vector_2>:
ISR(INT1_vect)
{
     dfa:	1f 92       	push	r1
     dfc:	0f 92       	push	r0
     dfe:	0f b6       	in	r0, 0x3f	; 63
     e00:	0f 92       	push	r0
     e02:	0b b6       	in	r0, 0x3b	; 59
     e04:	0f 92       	push	r0
     e06:	11 24       	eor	r1, r1
     e08:	2f 93       	push	r18
     e0a:	3f 93       	push	r19
     e0c:	4f 93       	push	r20
     e0e:	5f 93       	push	r21
     e10:	6f 93       	push	r22
     e12:	7f 93       	push	r23
     e14:	8f 93       	push	r24
     e16:	9f 93       	push	r25
     e18:	af 93       	push	r26
     e1a:	bf 93       	push	r27
     e1c:	ef 93       	push	r30
     e1e:	ff 93       	push	r31
   cAllisr();
     e20:	e0 91 c2 02 	lds	r30, 0x02C2
     e24:	f0 91 c3 02 	lds	r31, 0x02C3
     e28:	19 95       	eicall
}
     e2a:	ff 91       	pop	r31
     e2c:	ef 91       	pop	r30
     e2e:	bf 91       	pop	r27
     e30:	af 91       	pop	r26
     e32:	9f 91       	pop	r25
     e34:	8f 91       	pop	r24
     e36:	7f 91       	pop	r23
     e38:	6f 91       	pop	r22
     e3a:	5f 91       	pop	r21
     e3c:	4f 91       	pop	r20
     e3e:	3f 91       	pop	r19
     e40:	2f 91       	pop	r18
     e42:	0f 90       	pop	r0
     e44:	0b be       	out	0x3b, r0	; 59
     e46:	0f 90       	pop	r0
     e48:	0f be       	out	0x3f, r0	; 63
     e4a:	0f 90       	pop	r0
     e4c:	1f 90       	pop	r1
     e4e:	18 95       	reti

00000e50 <__vector_3>:
ISR(INT2_vect)
{
     e50:	1f 92       	push	r1
     e52:	0f 92       	push	r0
     e54:	0f b6       	in	r0, 0x3f	; 63
     e56:	0f 92       	push	r0
     e58:	0b b6       	in	r0, 0x3b	; 59
     e5a:	0f 92       	push	r0
     e5c:	11 24       	eor	r1, r1
     e5e:	2f 93       	push	r18
     e60:	3f 93       	push	r19
     e62:	4f 93       	push	r20
     e64:	5f 93       	push	r21
     e66:	6f 93       	push	r22
     e68:	7f 93       	push	r23
     e6a:	8f 93       	push	r24
     e6c:	9f 93       	push	r25
     e6e:	af 93       	push	r26
     e70:	bf 93       	push	r27
     e72:	ef 93       	push	r30
     e74:	ff 93       	push	r31
   cAllisr();
     e76:	e0 91 c2 02 	lds	r30, 0x02C2
     e7a:	f0 91 c3 02 	lds	r31, 0x02C3
     e7e:	19 95       	eicall
}
     e80:	ff 91       	pop	r31
     e82:	ef 91       	pop	r30
     e84:	bf 91       	pop	r27
     e86:	af 91       	pop	r26
     e88:	9f 91       	pop	r25
     e8a:	8f 91       	pop	r24
     e8c:	7f 91       	pop	r23
     e8e:	6f 91       	pop	r22
     e90:	5f 91       	pop	r21
     e92:	4f 91       	pop	r20
     e94:	3f 91       	pop	r19
     e96:	2f 91       	pop	r18
     e98:	0f 90       	pop	r0
     e9a:	0b be       	out	0x3b, r0	; 59
     e9c:	0f 90       	pop	r0
     e9e:	0f be       	out	0x3f, r0	; 63
     ea0:	0f 90       	pop	r0
     ea2:	1f 90       	pop	r1
     ea4:	18 95       	reti

00000ea6 <__vector_4>:
ISR(INT3_vect)
{
     ea6:	1f 92       	push	r1
     ea8:	0f 92       	push	r0
     eaa:	0f b6       	in	r0, 0x3f	; 63
     eac:	0f 92       	push	r0
     eae:	0b b6       	in	r0, 0x3b	; 59
     eb0:	0f 92       	push	r0
     eb2:	11 24       	eor	r1, r1
     eb4:	2f 93       	push	r18
     eb6:	3f 93       	push	r19
     eb8:	4f 93       	push	r20
     eba:	5f 93       	push	r21
     ebc:	6f 93       	push	r22
     ebe:	7f 93       	push	r23
     ec0:	8f 93       	push	r24
     ec2:	9f 93       	push	r25
     ec4:	af 93       	push	r26
     ec6:	bf 93       	push	r27
     ec8:	ef 93       	push	r30
     eca:	ff 93       	push	r31
   cAllisr();
     ecc:	e0 91 c2 02 	lds	r30, 0x02C2
     ed0:	f0 91 c3 02 	lds	r31, 0x02C3
     ed4:	19 95       	eicall
}
     ed6:	ff 91       	pop	r31
     ed8:	ef 91       	pop	r30
     eda:	bf 91       	pop	r27
     edc:	af 91       	pop	r26
     ede:	9f 91       	pop	r25
     ee0:	8f 91       	pop	r24
     ee2:	7f 91       	pop	r23
     ee4:	6f 91       	pop	r22
     ee6:	5f 91       	pop	r21
     ee8:	4f 91       	pop	r20
     eea:	3f 91       	pop	r19
     eec:	2f 91       	pop	r18
     eee:	0f 90       	pop	r0
     ef0:	0b be       	out	0x3b, r0	; 59
     ef2:	0f 90       	pop	r0
     ef4:	0f be       	out	0x3f, r0	; 63
     ef6:	0f 90       	pop	r0
     ef8:	1f 90       	pop	r1
     efa:	18 95       	reti

00000efc <__vector_5>:
ISR(INT4_vect)
{
     efc:	1f 92       	push	r1
     efe:	0f 92       	push	r0
     f00:	0f b6       	in	r0, 0x3f	; 63
     f02:	0f 92       	push	r0
     f04:	0b b6       	in	r0, 0x3b	; 59
     f06:	0f 92       	push	r0
     f08:	11 24       	eor	r1, r1
     f0a:	2f 93       	push	r18
     f0c:	3f 93       	push	r19
     f0e:	4f 93       	push	r20
     f10:	5f 93       	push	r21
     f12:	6f 93       	push	r22
     f14:	7f 93       	push	r23
     f16:	8f 93       	push	r24
     f18:	9f 93       	push	r25
     f1a:	af 93       	push	r26
     f1c:	bf 93       	push	r27
     f1e:	ef 93       	push	r30
     f20:	ff 93       	push	r31
    cAllisr();
     f22:	e0 91 c2 02 	lds	r30, 0x02C2
     f26:	f0 91 c3 02 	lds	r31, 0x02C3
     f2a:	19 95       	eicall
}
     f2c:	ff 91       	pop	r31
     f2e:	ef 91       	pop	r30
     f30:	bf 91       	pop	r27
     f32:	af 91       	pop	r26
     f34:	9f 91       	pop	r25
     f36:	8f 91       	pop	r24
     f38:	7f 91       	pop	r23
     f3a:	6f 91       	pop	r22
     f3c:	5f 91       	pop	r21
     f3e:	4f 91       	pop	r20
     f40:	3f 91       	pop	r19
     f42:	2f 91       	pop	r18
     f44:	0f 90       	pop	r0
     f46:	0b be       	out	0x3b, r0	; 59
     f48:	0f 90       	pop	r0
     f4a:	0f be       	out	0x3f, r0	; 63
     f4c:	0f 90       	pop	r0
     f4e:	1f 90       	pop	r1
     f50:	18 95       	reti

00000f52 <__vector_6>:
ISR(INT5_vect)
{
     f52:	1f 92       	push	r1
     f54:	0f 92       	push	r0
     f56:	0f b6       	in	r0, 0x3f	; 63
     f58:	0f 92       	push	r0
     f5a:	0b b6       	in	r0, 0x3b	; 59
     f5c:	0f 92       	push	r0
     f5e:	11 24       	eor	r1, r1
     f60:	2f 93       	push	r18
     f62:	3f 93       	push	r19
     f64:	4f 93       	push	r20
     f66:	5f 93       	push	r21
     f68:	6f 93       	push	r22
     f6a:	7f 93       	push	r23
     f6c:	8f 93       	push	r24
     f6e:	9f 93       	push	r25
     f70:	af 93       	push	r26
     f72:	bf 93       	push	r27
     f74:	ef 93       	push	r30
     f76:	ff 93       	push	r31
    cAllisr();
     f78:	e0 91 c2 02 	lds	r30, 0x02C2
     f7c:	f0 91 c3 02 	lds	r31, 0x02C3
     f80:	19 95       	eicall
}
     f82:	ff 91       	pop	r31
     f84:	ef 91       	pop	r30
     f86:	bf 91       	pop	r27
     f88:	af 91       	pop	r26
     f8a:	9f 91       	pop	r25
     f8c:	8f 91       	pop	r24
     f8e:	7f 91       	pop	r23
     f90:	6f 91       	pop	r22
     f92:	5f 91       	pop	r21
     f94:	4f 91       	pop	r20
     f96:	3f 91       	pop	r19
     f98:	2f 91       	pop	r18
     f9a:	0f 90       	pop	r0
     f9c:	0b be       	out	0x3b, r0	; 59
     f9e:	0f 90       	pop	r0
     fa0:	0f be       	out	0x3f, r0	; 63
     fa2:	0f 90       	pop	r0
     fa4:	1f 90       	pop	r1
     fa6:	18 95       	reti

00000fa8 <__vector_7>:
ISR(INT6_vect)
{
     fa8:	1f 92       	push	r1
     faa:	0f 92       	push	r0
     fac:	0f b6       	in	r0, 0x3f	; 63
     fae:	0f 92       	push	r0
     fb0:	0b b6       	in	r0, 0x3b	; 59
     fb2:	0f 92       	push	r0
     fb4:	11 24       	eor	r1, r1
     fb6:	2f 93       	push	r18
     fb8:	3f 93       	push	r19
     fba:	4f 93       	push	r20
     fbc:	5f 93       	push	r21
     fbe:	6f 93       	push	r22
     fc0:	7f 93       	push	r23
     fc2:	8f 93       	push	r24
     fc4:	9f 93       	push	r25
     fc6:	af 93       	push	r26
     fc8:	bf 93       	push	r27
     fca:	ef 93       	push	r30
     fcc:	ff 93       	push	r31
    cAllisr();
     fce:	e0 91 c2 02 	lds	r30, 0x02C2
     fd2:	f0 91 c3 02 	lds	r31, 0x02C3
     fd6:	19 95       	eicall
}
     fd8:	ff 91       	pop	r31
     fda:	ef 91       	pop	r30
     fdc:	bf 91       	pop	r27
     fde:	af 91       	pop	r26
     fe0:	9f 91       	pop	r25
     fe2:	8f 91       	pop	r24
     fe4:	7f 91       	pop	r23
     fe6:	6f 91       	pop	r22
     fe8:	5f 91       	pop	r21
     fea:	4f 91       	pop	r20
     fec:	3f 91       	pop	r19
     fee:	2f 91       	pop	r18
     ff0:	0f 90       	pop	r0
     ff2:	0b be       	out	0x3b, r0	; 59
     ff4:	0f 90       	pop	r0
     ff6:	0f be       	out	0x3f, r0	; 63
     ff8:	0f 90       	pop	r0
     ffa:	1f 90       	pop	r1
     ffc:	18 95       	reti

00000ffe <__vector_8>:
ISR(INT7_vect)
{
     ffe:	1f 92       	push	r1
    1000:	0f 92       	push	r0
    1002:	0f b6       	in	r0, 0x3f	; 63
    1004:	0f 92       	push	r0
    1006:	0b b6       	in	r0, 0x3b	; 59
    1008:	0f 92       	push	r0
    100a:	11 24       	eor	r1, r1
    100c:	2f 93       	push	r18
    100e:	3f 93       	push	r19
    1010:	4f 93       	push	r20
    1012:	5f 93       	push	r21
    1014:	6f 93       	push	r22
    1016:	7f 93       	push	r23
    1018:	8f 93       	push	r24
    101a:	9f 93       	push	r25
    101c:	af 93       	push	r26
    101e:	bf 93       	push	r27
    1020:	ef 93       	push	r30
    1022:	ff 93       	push	r31
    cAllisr();
    1024:	e0 91 c2 02 	lds	r30, 0x02C2
    1028:	f0 91 c3 02 	lds	r31, 0x02C3
    102c:	19 95       	eicall
}
    102e:	ff 91       	pop	r31
    1030:	ef 91       	pop	r30
    1032:	bf 91       	pop	r27
    1034:	af 91       	pop	r26
    1036:	9f 91       	pop	r25
    1038:	8f 91       	pop	r24
    103a:	7f 91       	pop	r23
    103c:	6f 91       	pop	r22
    103e:	5f 91       	pop	r21
    1040:	4f 91       	pop	r20
    1042:	3f 91       	pop	r19
    1044:	2f 91       	pop	r18
    1046:	0f 90       	pop	r0
    1048:	0b be       	out	0x3b, r0	; 59
    104a:	0f 90       	pop	r0
    104c:	0f be       	out	0x3f, r0	; 63
    104e:	0f 90       	pop	r0
    1050:	1f 90       	pop	r1
    1052:	18 95       	reti

00001054 <_Z5setupv>:
#define servoPwm4 7

int correction[4]={-10,-30,-15,5},angle=180;		//HACK:All four servo are not mounted parallely, thus to compensate the offset angle, correction aray is made. 

/******************Main Code********************/	
void setup(){
    1054:	cf 93       	push	r28
    1056:	df 93       	push	r29
{
	public:
	void begin( unsigned int BAUD){
		/*Set baud rate */int uBrr;
		uBrr=(F_CPU/16UL/BAUD-1);
		UBRR0H = (unsigned char)(uBrr>>8);
    1058:	10 92 c5 00 	sts	0x00C5, r1
		UBRR0L = (unsigned char)uBrr;
    105c:	2c e0       	ldi	r18, 0x0C	; 12
    105e:	20 93 c4 00 	sts	0x00C4, r18
		/* Enable receiver and transmitter */
		UCSR0B = (1<<RXEN0)|(1<<TXEN0);
    1062:	88 e1       	ldi	r24, 0x18	; 24
    1064:	80 93 c1 00 	sts	0x00C1, r24
		/* Set frame format: 8data, 2stop bit */
		UCSR0C = (1<<USBS0)|(3<<UCSZ00);
    1068:	8e e0       	ldi	r24, 0x0E	; 14
    106a:	80 93 c2 00 	sts	0x00C2, r24
public:
  uint8_t pIn;
  
  void attach(uint8_t nUm)       //F_CPU=clock frequency and num=pin no.to be attached
  {
    iCr=19999;
    106e:	8f e1       	ldi	r24, 0x1F	; 31
    1070:	9e e4       	ldi	r25, 0x4E	; 78
    1072:	90 93 c9 02 	sts	0x02C9, r25
    1076:	80 93 c8 02 	sts	0x02C8, r24
    pIn=nUm;
    107a:	3b e0       	ldi	r19, 0x0B	; 11
    107c:	30 93 ca 02 	sts	0x02CA, r19
    switch(pIn)
    {
     case 11 :                           //OC1A
        DDRB|=(1<<PB5); // PORTB as OUTPUT
    1080:	25 9a       	sbi	0x04, 5	; 4
        TCCR1A |= (1<<WGM11) | (1<<COM1A1) | (1<<COM1A0);
    1082:	a0 e8       	ldi	r26, 0x80	; 128
    1084:	b0 e0       	ldi	r27, 0x00	; 0
    1086:	3c 91       	ld	r19, X
    1088:	32 6c       	ori	r19, 0xC2	; 194
    108a:	3c 93       	st	X, r19
        TCCR1B |= (1<<WGM12) | (1<<WGM13);
    108c:	e1 e8       	ldi	r30, 0x81	; 129
    108e:	f0 e0       	ldi	r31, 0x00	; 0
    1090:	30 81       	ld	r19, Z
    1092:	38 61       	ori	r19, 0x18	; 24
    1094:	30 83       	st	Z, r19
        TCCR1B |= (1<<CS10);
    1096:	30 81       	ld	r19, Z
    1098:	31 60       	ori	r19, 0x01	; 1
    109a:	30 83       	st	Z, r19
        ICR1=iCr;                    //generating 20msec pulse (pwm method)
    109c:	c6 e8       	ldi	r28, 0x86	; 134
    109e:	d0 e0       	ldi	r29, 0x00	; 0
    10a0:	99 83       	std	Y+1, r25	; 0x01
    10a2:	88 83       	st	Y, r24
public:
  uint8_t pIn;
  
  void attach(uint8_t nUm)       //F_CPU=clock frequency and num=pin no.to be attached
  {
    iCr=19999;
    10a4:	90 93 cc 02 	sts	0x02CC, r25
    10a8:	80 93 cb 02 	sts	0x02CB, r24
    pIn=nUm;
    10ac:	20 93 cd 02 	sts	0x02CD, r18
        TCCR1B |= (1<<CS10);
        ICR1=iCr;                    //generating 20msec pulse (pwm method)
        break; 

     case 12 :                            //OC1B
        DDRB|=(1<<PB6); // PORTB as OUTPUT
    10b0:	26 9a       	sbi	0x04, 6	; 4
        TCCR1A|=(1<<WGM11)|(1<<COM1B1)|(1<<COM1B0);  //SETTING PRESCALAR AS 64 
    10b2:	2c 91       	ld	r18, X
    10b4:	22 63       	ori	r18, 0x32	; 50
    10b6:	2c 93       	st	X, r18
        TCCR1B|=(1<<WGM12)|(1<<WGM13)|(1<<CS10); //FAST PWM MODE
    10b8:	20 81       	ld	r18, Z
    10ba:	29 61       	ori	r18, 0x19	; 25
    10bc:	20 83       	st	Z, r18
        ICR1=iCr;                    //generating 20msec pulse (pwm method)
    10be:	99 83       	std	Y+1, r25	; 0x01
    10c0:	88 83       	st	Y, r24
public:
  uint8_t pIn;
  
  void attach(uint8_t nUm)       //F_CPU=clock frequency and num=pin no.to be attached
  {
    iCr=19999;
    10c2:	90 93 cf 02 	sts	0x02CF, r25
    10c6:	80 93 ce 02 	sts	0x02CE, r24
    pIn=nUm;
    10ca:	2e e2       	ldi	r18, 0x2E	; 46
    10cc:	20 93 d0 02 	sts	0x02D0, r18
        TCCR4B|=(1<<WGM42)|(1<<WGM43)|(1<<CS40); //FAST PWM MODE
        ICR4=iCr;                    //generating 20msec pulse (pwm method)
        break;

      case 46 :                           //OC5A 
        DDRL|=(1<<PL3); // PORTB as OUTPUT
    10d0:	ea e0       	ldi	r30, 0x0A	; 10
    10d2:	f1 e0       	ldi	r31, 0x01	; 1
    10d4:	20 81       	ld	r18, Z
    10d6:	28 60       	ori	r18, 0x08	; 8
    10d8:	20 83       	st	Z, r18
        TCCR5A|=(1<<WGM51)|(1<<COM5A1)|(1<<COM5A0);  //SETTING PRESCALAR AS 64 
    10da:	e0 e2       	ldi	r30, 0x20	; 32
    10dc:	f1 e0       	ldi	r31, 0x01	; 1
    10de:	20 81       	ld	r18, Z
    10e0:	22 6c       	ori	r18, 0xC2	; 194
    10e2:	20 83       	st	Z, r18
        TCCR5B|=(1<<WGM52)|(1<<WGM53)|(1<<CS50); //FAST PWM MODE
    10e4:	e1 e2       	ldi	r30, 0x21	; 33
    10e6:	f1 e0       	ldi	r31, 0x01	; 1
    10e8:	20 81       	ld	r18, Z
    10ea:	29 61       	ori	r18, 0x19	; 25
    10ec:	20 83       	st	Z, r18
        ICR5=iCr;                    //generating 20msec pulse (pwm method)
    10ee:	90 93 27 01 	sts	0x0127, r25
    10f2:	80 93 26 01 	sts	0x0126, r24
public:
  uint8_t pIn;
  
  void attach(uint8_t nUm)       //F_CPU=clock frequency and num=pin no.to be attached
  {
    iCr=19999;
    10f6:	90 93 d2 02 	sts	0x02D2, r25
    10fa:	80 93 d1 02 	sts	0x02D1, r24
    pIn=nUm;
    10fe:	27 e0       	ldi	r18, 0x07	; 7
    1100:	20 93 d3 02 	sts	0x02D3, r18
        TCCR4B|=(1<<WGM42)|(1<<WGM43)|(1<<CS40); //FAST PWM MODE
        ICR4=iCr;                    //generating 20msec pulse (pwm method)
        break;

      case 7 :                            //OC4B
        DDRH|=(1<<PH4); // PORTB as OUTPUT
    1104:	e1 e0       	ldi	r30, 0x01	; 1
    1106:	f1 e0       	ldi	r31, 0x01	; 1
    1108:	20 81       	ld	r18, Z
    110a:	20 61       	ori	r18, 0x10	; 16
    110c:	20 83       	st	Z, r18
        TCCR4A|=(1<<WGM41)|(1<<COM4B1)|(1<<COM4B0);  //SETTING PRESCALAR AS 64 
    110e:	e0 ea       	ldi	r30, 0xA0	; 160
    1110:	f0 e0       	ldi	r31, 0x00	; 0
    1112:	20 81       	ld	r18, Z
    1114:	22 63       	ori	r18, 0x32	; 50
    1116:	20 83       	st	Z, r18
        TCCR4B|=(1<<WGM42)|(1<<WGM43)|(1<<CS40); //FAST PWM MODE
    1118:	e1 ea       	ldi	r30, 0xA1	; 161
    111a:	f0 e0       	ldi	r31, 0x00	; 0
    111c:	20 81       	ld	r18, Z
    111e:	29 61       	ori	r18, 0x19	; 25
    1120:	20 83       	st	Z, r18
        ICR4=iCr;                    //generating 20msec pulse (pwm method)
    1122:	90 93 a7 00 	sts	0x00A7, r25
    1126:	80 93 a6 00 	sts	0x00A6, r24
		step2=5;
		step3=5;
		interval=10;
  }
  	void direction(uint8_t dIrection){
		digitalWrite(dIrpin,dIrection);
    112a:	80 91 d4 02 	lds	r24, 0x02D4
    112e:	61 e0       	ldi	r22, 0x01	; 1
    1130:	0e 94 19 02 	call	0x432	; 0x432 <_Z12digitalWritehh>
	}
	/* Set frame format: 8data, 2stop bit */
	void write( unsigned char dAta ){
		/* Wait for empty transmit buffer */
		while ((UCSR0A & (1<<UDRE0))==0);
    1134:	e0 ec       	ldi	r30, 0xC0	; 192
    1136:	f0 e0       	ldi	r31, 0x00	; 0
    1138:	80 81       	ld	r24, Z
    113a:	85 ff       	sbrs	r24, 5
    113c:	fd cf       	rjmp	.-6      	; 0x1138 <_Z5setupv+0xe4>
		/* Put data into buffer, sends the data */
		UDR0 = dAta;
    113e:	82 e0       	ldi	r24, 0x02	; 2
    1140:	80 93 c6 00 	sts	0x00C6, r24
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
    1144:	87 ea       	ldi	r24, 0xA7	; 167
    1146:	91 e6       	ldi	r25, 0x61	; 97
    1148:	01 97       	sbiw	r24, 0x01	; 1
    114a:	f1 f7       	brne	.-4      	; 0x1148 <_Z5setupv+0xf4>
    114c:	00 c0       	rjmp	.+0      	; 0x114e <_Z5setupv+0xfa>
    114e:	00 00       	nop
	swerve1.attach(servoPwm1);
	swerve2.attach(servoPwm2);
	swerve3.attach(servoPwm3);
	swerve4.attach(servoPwm4);
	motor1.direction(1);
}
    1150:	df 91       	pop	r29
    1152:	cf 91       	pop	r28
    1154:	08 95       	ret

00001156 <_Z4loopv>:
void loop(){
    1156:	2f 92       	push	r2
    1158:	3f 92       	push	r3
    115a:	4f 92       	push	r4
    115c:	5f 92       	push	r5
    115e:	6f 92       	push	r6
    1160:	7f 92       	push	r7
    1162:	8f 92       	push	r8
    1164:	9f 92       	push	r9
    1166:	af 92       	push	r10
    1168:	bf 92       	push	r11
    116a:	cf 92       	push	r12
    116c:	df 92       	push	r13
    116e:	ef 92       	push	r14
    1170:	ff 92       	push	r15
    1172:	0f 93       	push	r16
    1174:	1f 93       	push	r17
    1176:	cf 93       	push	r28
    1178:	df 93       	push	r29
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    117a:	c0 91 c8 02 	lds	r28, 0x02C8
    117e:	d0 91 c9 02 	lds	r29, 0x02C9
    1182:	ce 01       	movw	r24, r28
    1184:	68 e2       	ldi	r22, 0x28	; 40
    1186:	70 e0       	ldi	r23, 0x00	; 0
    1188:	0e 94 7d 0f 	call	0x1efa	; 0x1efa <__divmodhi4>
    118c:	6b 01       	movw	r12, r22
    118e:	ee 24       	eor	r14, r14
    1190:	d7 fc       	sbrc	r13, 7
    1192:	e0 94       	com	r14
    1194:	fe 2c       	mov	r15, r14
    1196:	be 01       	movw	r22, r28
    1198:	88 27       	eor	r24, r24
    119a:	77 fd       	sbrc	r23, 7
    119c:	80 95       	com	r24
    119e:	98 2f       	mov	r25, r24
    11a0:	0e 94 6f 0e 	call	0x1cde	; 0x1cde <__floatsisf>
    11a4:	23 e3       	ldi	r18, 0x33	; 51
    11a6:	33 e3       	ldi	r19, 0x33	; 51
    11a8:	4b e0       	ldi	r20, 0x0B	; 11
    11aa:	51 e4       	ldi	r21, 0x41	; 65
    11ac:	0e 94 d4 0d 	call	0x1ba8	; 0x1ba8 <__divsf3>
    11b0:	0e 94 3c 0e 	call	0x1c78	; 0x1c78 <__fixsfsi>
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    11b4:	6c 19       	sub	r22, r12
    11b6:	7d 09       	sbc	r23, r13
    11b8:	8e 09       	sbc	r24, r14
    11ba:	9f 09       	sbc	r25, r15
	//XXX: Check if servo is stalling, if yes don't freak out just make sure it doesn't stall for long time. Check if heating
	swerve1.write(angle+correction[0]);
    11bc:	40 91 bc 02 	lds	r20, 0x02BC
    11c0:	50 91 bd 02 	lds	r21, 0x02BD
    11c4:	20 91 b4 02 	lds	r18, 0x02B4
    11c8:	30 91 b5 02 	lds	r19, 0x02B5
    11cc:	24 0f       	add	r18, r20
    11ce:	35 1f       	adc	r19, r21
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    11d0:	44 27       	eor	r20, r20
    11d2:	37 fd       	sbrc	r19, 7
    11d4:	40 95       	com	r20
    11d6:	54 2f       	mov	r21, r20
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    11d8:	0e 94 5e 0f 	call	0x1ebc	; 0x1ebc <__mulsi3>
    11dc:	2e e0       	ldi	r18, 0x0E	; 14
    11de:	31 e0       	ldi	r19, 0x01	; 1
    11e0:	40 e0       	ldi	r20, 0x00	; 0
    11e2:	50 e0       	ldi	r21, 0x00	; 0
    11e4:	0e 94 90 0f 	call	0x1f20	; 0x1f20 <__divmodsi4>
    11e8:	2c 0d       	add	r18, r12
    11ea:	3d 1d       	adc	r19, r13
    11ec:	4e 1d       	adc	r20, r14
    11ee:	5f 1d       	adc	r21, r15
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    11f0:	ce 01       	movw	r24, r28
    11f2:	dd 23       	and	r29, r29
    11f4:	0c f4       	brge	.+2      	; 0x11f8 <_Z4loopv+0xa2>
    11f6:	07 96       	adiw	r24, 0x07	; 7
    11f8:	95 95       	asr	r25
    11fa:	87 95       	ror	r24
    11fc:	95 95       	asr	r25
    11fe:	87 95       	ror	r24
    1200:	95 95       	asr	r25
    1202:	87 95       	ror	r24
    1204:	aa 27       	eor	r26, r26
    1206:	97 fd       	sbrc	r25, 7
    1208:	a0 95       	com	r26
    120a:	ba 2f       	mov	r27, r26
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
  }
  long constraint(long nUm,long lOwer,long uPper)
  {
    if(nUm>uPper){
    120c:	82 17       	cp	r24, r18
    120e:	93 07       	cpc	r25, r19
    1210:	a4 07       	cpc	r26, r20
    1212:	b5 07       	cpc	r27, r21
    1214:	4c f0       	brlt	.+18     	; 0x1228 <_Z4loopv+0xd2>
    1216:	da 01       	movw	r26, r20
    1218:	c9 01       	movw	r24, r18
    121a:	2c 15       	cp	r18, r12
    121c:	3d 05       	cpc	r19, r13
    121e:	4e 05       	cpc	r20, r14
    1220:	5f 05       	cpc	r21, r15
    1222:	14 f4       	brge	.+4      	; 0x1228 <_Z4loopv+0xd2>
    1224:	d7 01       	movw	r26, r14
    1226:	c6 01       	movw	r24, r12
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    switch(pIn)
    1228:	20 91 ca 02 	lds	r18, 0x02CA
    122c:	28 30       	cpi	r18, 0x08	; 8
    122e:	09 f4       	brne	.+2      	; 0x1232 <_Z4loopv+0xdc>
    1230:	7a c0       	rjmp	.+244    	; 0x1326 <_Z4loopv+0x1d0>
    1232:	29 30       	cpi	r18, 0x09	; 9
    1234:	90 f4       	brcc	.+36     	; 0x125a <_Z4loopv+0x104>
    1236:	25 30       	cpi	r18, 0x05	; 5
    1238:	d1 f1       	breq	.+116    	; 0x12ae <_Z4loopv+0x158>
    123a:	26 30       	cpi	r18, 0x06	; 6
    123c:	38 f4       	brcc	.+14     	; 0x124c <_Z4loopv+0xf6>
    123e:	22 30       	cpi	r18, 0x02	; 2
    1240:	09 f4       	brne	.+2      	; 0x1244 <_Z4loopv+0xee>
    1242:	41 c0       	rjmp	.+130    	; 0x12c6 <_Z4loopv+0x170>
    1244:	23 30       	cpi	r18, 0x03	; 3
    1246:	09 f0       	breq	.+2      	; 0x124a <_Z4loopv+0xf4>
    1248:	9d c0       	rjmp	.+314    	; 0x1384 <_Z4loopv+0x22e>
    124a:	49 c0       	rjmp	.+146    	; 0x12de <_Z4loopv+0x188>
    124c:	26 30       	cpi	r18, 0x06	; 6
    124e:	09 f4       	brne	.+2      	; 0x1252 <_Z4loopv+0xfc>
    1250:	52 c0       	rjmp	.+164    	; 0x12f6 <_Z4loopv+0x1a0>
    1252:	27 30       	cpi	r18, 0x07	; 7
    1254:	09 f0       	breq	.+2      	; 0x1258 <_Z4loopv+0x102>
    1256:	96 c0       	rjmp	.+300    	; 0x1384 <_Z4loopv+0x22e>
    1258:	5a c0       	rjmp	.+180    	; 0x130e <_Z4loopv+0x1b8>
    125a:	2c 32       	cpi	r18, 0x2C	; 44
    125c:	09 f4       	brne	.+2      	; 0x1260 <_Z4loopv+0x10a>
    125e:	87 c0       	rjmp	.+270    	; 0x136e <_Z4loopv+0x218>
    1260:	2d 32       	cpi	r18, 0x2D	; 45
    1262:	30 f4       	brcc	.+12     	; 0x1270 <_Z4loopv+0x11a>
    1264:	2b 30       	cpi	r18, 0x0B	; 11
    1266:	59 f0       	breq	.+22     	; 0x127e <_Z4loopv+0x128>
    1268:	2c 30       	cpi	r18, 0x0C	; 12
    126a:	09 f0       	breq	.+2      	; 0x126e <_Z4loopv+0x118>
    126c:	8b c0       	rjmp	.+278    	; 0x1384 <_Z4loopv+0x22e>
    126e:	13 c0       	rjmp	.+38     	; 0x1296 <_Z4loopv+0x140>
    1270:	2d 32       	cpi	r18, 0x2D	; 45
    1272:	09 f4       	brne	.+2      	; 0x1276 <_Z4loopv+0x120>
    1274:	70 c0       	rjmp	.+224    	; 0x1356 <_Z4loopv+0x200>
    1276:	2e 32       	cpi	r18, 0x2E	; 46
    1278:	09 f0       	breq	.+2      	; 0x127c <_Z4loopv+0x126>
    127a:	84 c0       	rjmp	.+264    	; 0x1384 <_Z4loopv+0x22e>
    127c:	60 c0       	rjmp	.+192    	; 0x133e <_Z4loopv+0x1e8>
    {
     case 11:
        OCR1A=ICR1-vAl;
    127e:	20 91 86 00 	lds	r18, 0x0086
    1282:	30 91 87 00 	lds	r19, 0x0087
    1286:	a9 01       	movw	r20, r18
    1288:	48 1b       	sub	r20, r24
    128a:	59 0b       	sbc	r21, r25
    128c:	50 93 89 00 	sts	0x0089, r21
    1290:	40 93 88 00 	sts	0x0088, r20
    1294:	77 c0       	rjmp	.+238    	; 0x1384 <_Z4loopv+0x22e>
        break;
      case 12:
        OCR1B=ICR1-vAl;
    1296:	20 91 86 00 	lds	r18, 0x0086
    129a:	30 91 87 00 	lds	r19, 0x0087
    129e:	f9 01       	movw	r30, r18
    12a0:	e8 1b       	sub	r30, r24
    12a2:	f9 0b       	sbc	r31, r25
    12a4:	f0 93 8b 00 	sts	0x008B, r31
    12a8:	e0 93 8a 00 	sts	0x008A, r30
    12ac:	6b c0       	rjmp	.+214    	; 0x1384 <_Z4loopv+0x22e>
        break;
      case 5:
        OCR3A=ICR3-vAl;
    12ae:	20 91 96 00 	lds	r18, 0x0096
    12b2:	30 91 97 00 	lds	r19, 0x0097
    12b6:	a9 01       	movw	r20, r18
    12b8:	48 1b       	sub	r20, r24
    12ba:	59 0b       	sbc	r21, r25
    12bc:	50 93 99 00 	sts	0x0099, r21
    12c0:	40 93 98 00 	sts	0x0098, r20
    12c4:	5f c0       	rjmp	.+190    	; 0x1384 <_Z4loopv+0x22e>
        break;
      case 2:
        OCR3B=ICR3-vAl;
    12c6:	20 91 96 00 	lds	r18, 0x0096
    12ca:	30 91 97 00 	lds	r19, 0x0097
    12ce:	f9 01       	movw	r30, r18
    12d0:	e8 1b       	sub	r30, r24
    12d2:	f9 0b       	sbc	r31, r25
    12d4:	f0 93 9b 00 	sts	0x009B, r31
    12d8:	e0 93 9a 00 	sts	0x009A, r30
    12dc:	53 c0       	rjmp	.+166    	; 0x1384 <_Z4loopv+0x22e>
        break;
      case 3:
        OCR3C=ICR3-vAl;
    12de:	20 91 96 00 	lds	r18, 0x0096
    12e2:	30 91 97 00 	lds	r19, 0x0097
    12e6:	a9 01       	movw	r20, r18
    12e8:	48 1b       	sub	r20, r24
    12ea:	59 0b       	sbc	r21, r25
    12ec:	50 93 9d 00 	sts	0x009D, r21
    12f0:	40 93 9c 00 	sts	0x009C, r20
    12f4:	47 c0       	rjmp	.+142    	; 0x1384 <_Z4loopv+0x22e>
        break;
      case 6:
        OCR4A=ICR4-vAl;
    12f6:	20 91 a6 00 	lds	r18, 0x00A6
    12fa:	30 91 a7 00 	lds	r19, 0x00A7
    12fe:	f9 01       	movw	r30, r18
    1300:	e8 1b       	sub	r30, r24
    1302:	f9 0b       	sbc	r31, r25
    1304:	f0 93 a9 00 	sts	0x00A9, r31
    1308:	e0 93 a8 00 	sts	0x00A8, r30
    130c:	3b c0       	rjmp	.+118    	; 0x1384 <_Z4loopv+0x22e>
        break;
      case 7:
        OCR4B=ICR4-vAl;
    130e:	20 91 a6 00 	lds	r18, 0x00A6
    1312:	30 91 a7 00 	lds	r19, 0x00A7
    1316:	a9 01       	movw	r20, r18
    1318:	48 1b       	sub	r20, r24
    131a:	59 0b       	sbc	r21, r25
    131c:	50 93 ab 00 	sts	0x00AB, r21
    1320:	40 93 aa 00 	sts	0x00AA, r20
    1324:	2f c0       	rjmp	.+94     	; 0x1384 <_Z4loopv+0x22e>
        break; 
      case 8:
        OCR4C=ICR4-vAl;
    1326:	20 91 a6 00 	lds	r18, 0x00A6
    132a:	30 91 a7 00 	lds	r19, 0x00A7
    132e:	f9 01       	movw	r30, r18
    1330:	e8 1b       	sub	r30, r24
    1332:	f9 0b       	sbc	r31, r25
    1334:	f0 93 ad 00 	sts	0x00AD, r31
    1338:	e0 93 ac 00 	sts	0x00AC, r30
    133c:	23 c0       	rjmp	.+70     	; 0x1384 <_Z4loopv+0x22e>
        break;
      case 46:
        OCR5A=ICR5-vAl;
    133e:	20 91 26 01 	lds	r18, 0x0126
    1342:	30 91 27 01 	lds	r19, 0x0127
    1346:	a9 01       	movw	r20, r18
    1348:	48 1b       	sub	r20, r24
    134a:	59 0b       	sbc	r21, r25
    134c:	50 93 29 01 	sts	0x0129, r21
    1350:	40 93 28 01 	sts	0x0128, r20
    1354:	17 c0       	rjmp	.+46     	; 0x1384 <_Z4loopv+0x22e>
        break;
      case 45:
        OCR5B=ICR5-vAl;
    1356:	20 91 26 01 	lds	r18, 0x0126
    135a:	30 91 27 01 	lds	r19, 0x0127
    135e:	f9 01       	movw	r30, r18
    1360:	e8 1b       	sub	r30, r24
    1362:	f9 0b       	sbc	r31, r25
    1364:	f0 93 2b 01 	sts	0x012B, r31
    1368:	e0 93 2a 01 	sts	0x012A, r30
    136c:	0b c0       	rjmp	.+22     	; 0x1384 <_Z4loopv+0x22e>
        break;
      case 44:
        OCR5C=ICR5-vAl;
    136e:	20 91 26 01 	lds	r18, 0x0126
    1372:	30 91 27 01 	lds	r19, 0x0127
    1376:	a9 01       	movw	r20, r18
    1378:	48 1b       	sub	r20, r24
    137a:	59 0b       	sbc	r21, r25
    137c:	50 93 2d 01 	sts	0x012D, r21
    1380:	40 93 2c 01 	sts	0x012C, r20
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    1384:	c0 91 cb 02 	lds	r28, 0x02CB
    1388:	d0 91 cc 02 	lds	r29, 0x02CC
    138c:	ce 01       	movw	r24, r28
    138e:	68 e2       	ldi	r22, 0x28	; 40
    1390:	70 e0       	ldi	r23, 0x00	; 0
    1392:	0e 94 7d 0f 	call	0x1efa	; 0x1efa <__divmodhi4>
    1396:	6b 01       	movw	r12, r22
    1398:	ee 24       	eor	r14, r14
    139a:	d7 fc       	sbrc	r13, 7
    139c:	e0 94       	com	r14
    139e:	fe 2c       	mov	r15, r14
    13a0:	be 01       	movw	r22, r28
    13a2:	88 27       	eor	r24, r24
    13a4:	77 fd       	sbrc	r23, 7
    13a6:	80 95       	com	r24
    13a8:	98 2f       	mov	r25, r24
    13aa:	0e 94 6f 0e 	call	0x1cde	; 0x1cde <__floatsisf>
    13ae:	23 e3       	ldi	r18, 0x33	; 51
    13b0:	33 e3       	ldi	r19, 0x33	; 51
    13b2:	4b e0       	ldi	r20, 0x0B	; 11
    13b4:	51 e4       	ldi	r21, 0x41	; 65
    13b6:	0e 94 d4 0d 	call	0x1ba8	; 0x1ba8 <__divsf3>
    13ba:	0e 94 3c 0e 	call	0x1c78	; 0x1c78 <__fixsfsi>
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    13be:	6c 19       	sub	r22, r12
    13c0:	7d 09       	sbc	r23, r13
    13c2:	8e 09       	sbc	r24, r14
    13c4:	9f 09       	sbc	r25, r15
	swerve2.write(angle+correction[1]);
    13c6:	40 91 bc 02 	lds	r20, 0x02BC
    13ca:	50 91 bd 02 	lds	r21, 0x02BD
    13ce:	20 91 b6 02 	lds	r18, 0x02B6
    13d2:	30 91 b7 02 	lds	r19, 0x02B7
    13d6:	24 0f       	add	r18, r20
    13d8:	35 1f       	adc	r19, r21
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    13da:	44 27       	eor	r20, r20
    13dc:	37 fd       	sbrc	r19, 7
    13de:	40 95       	com	r20
    13e0:	54 2f       	mov	r21, r20
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    13e2:	0e 94 5e 0f 	call	0x1ebc	; 0x1ebc <__mulsi3>
    13e6:	2e e0       	ldi	r18, 0x0E	; 14
    13e8:	31 e0       	ldi	r19, 0x01	; 1
    13ea:	40 e0       	ldi	r20, 0x00	; 0
    13ec:	50 e0       	ldi	r21, 0x00	; 0
    13ee:	0e 94 90 0f 	call	0x1f20	; 0x1f20 <__divmodsi4>
    13f2:	2c 0d       	add	r18, r12
    13f4:	3d 1d       	adc	r19, r13
    13f6:	4e 1d       	adc	r20, r14
    13f8:	5f 1d       	adc	r21, r15
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    13fa:	ce 01       	movw	r24, r28
    13fc:	dd 23       	and	r29, r29
    13fe:	0c f4       	brge	.+2      	; 0x1402 <_Z4loopv+0x2ac>
    1400:	07 96       	adiw	r24, 0x07	; 7
    1402:	95 95       	asr	r25
    1404:	87 95       	ror	r24
    1406:	95 95       	asr	r25
    1408:	87 95       	ror	r24
    140a:	95 95       	asr	r25
    140c:	87 95       	ror	r24
    140e:	aa 27       	eor	r26, r26
    1410:	97 fd       	sbrc	r25, 7
    1412:	a0 95       	com	r26
    1414:	ba 2f       	mov	r27, r26
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
  }
  long constraint(long nUm,long lOwer,long uPper)
  {
    if(nUm>uPper){
    1416:	82 17       	cp	r24, r18
    1418:	93 07       	cpc	r25, r19
    141a:	a4 07       	cpc	r26, r20
    141c:	b5 07       	cpc	r27, r21
    141e:	4c f0       	brlt	.+18     	; 0x1432 <_Z4loopv+0x2dc>
    1420:	da 01       	movw	r26, r20
    1422:	c9 01       	movw	r24, r18
    1424:	2c 15       	cp	r18, r12
    1426:	3d 05       	cpc	r19, r13
    1428:	4e 05       	cpc	r20, r14
    142a:	5f 05       	cpc	r21, r15
    142c:	14 f4       	brge	.+4      	; 0x1432 <_Z4loopv+0x2dc>
    142e:	d7 01       	movw	r26, r14
    1430:	c6 01       	movw	r24, r12
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    switch(pIn)
    1432:	20 91 cd 02 	lds	r18, 0x02CD
    1436:	28 30       	cpi	r18, 0x08	; 8
    1438:	09 f4       	brne	.+2      	; 0x143c <_Z4loopv+0x2e6>
    143a:	7a c0       	rjmp	.+244    	; 0x1530 <_Z4loopv+0x3da>
    143c:	29 30       	cpi	r18, 0x09	; 9
    143e:	90 f4       	brcc	.+36     	; 0x1464 <_Z4loopv+0x30e>
    1440:	25 30       	cpi	r18, 0x05	; 5
    1442:	d1 f1       	breq	.+116    	; 0x14b8 <_Z4loopv+0x362>
    1444:	26 30       	cpi	r18, 0x06	; 6
    1446:	38 f4       	brcc	.+14     	; 0x1456 <_Z4loopv+0x300>
    1448:	22 30       	cpi	r18, 0x02	; 2
    144a:	09 f4       	brne	.+2      	; 0x144e <_Z4loopv+0x2f8>
    144c:	41 c0       	rjmp	.+130    	; 0x14d0 <_Z4loopv+0x37a>
    144e:	23 30       	cpi	r18, 0x03	; 3
    1450:	09 f0       	breq	.+2      	; 0x1454 <_Z4loopv+0x2fe>
    1452:	9d c0       	rjmp	.+314    	; 0x158e <_Z4loopv+0x438>
    1454:	49 c0       	rjmp	.+146    	; 0x14e8 <_Z4loopv+0x392>
    1456:	26 30       	cpi	r18, 0x06	; 6
    1458:	09 f4       	brne	.+2      	; 0x145c <_Z4loopv+0x306>
    145a:	52 c0       	rjmp	.+164    	; 0x1500 <_Z4loopv+0x3aa>
    145c:	27 30       	cpi	r18, 0x07	; 7
    145e:	09 f0       	breq	.+2      	; 0x1462 <_Z4loopv+0x30c>
    1460:	96 c0       	rjmp	.+300    	; 0x158e <_Z4loopv+0x438>
    1462:	5a c0       	rjmp	.+180    	; 0x1518 <_Z4loopv+0x3c2>
    1464:	2c 32       	cpi	r18, 0x2C	; 44
    1466:	09 f4       	brne	.+2      	; 0x146a <_Z4loopv+0x314>
    1468:	87 c0       	rjmp	.+270    	; 0x1578 <_Z4loopv+0x422>
    146a:	2d 32       	cpi	r18, 0x2D	; 45
    146c:	30 f4       	brcc	.+12     	; 0x147a <_Z4loopv+0x324>
    146e:	2b 30       	cpi	r18, 0x0B	; 11
    1470:	59 f0       	breq	.+22     	; 0x1488 <_Z4loopv+0x332>
    1472:	2c 30       	cpi	r18, 0x0C	; 12
    1474:	09 f0       	breq	.+2      	; 0x1478 <_Z4loopv+0x322>
    1476:	8b c0       	rjmp	.+278    	; 0x158e <_Z4loopv+0x438>
    1478:	13 c0       	rjmp	.+38     	; 0x14a0 <_Z4loopv+0x34a>
    147a:	2d 32       	cpi	r18, 0x2D	; 45
    147c:	09 f4       	brne	.+2      	; 0x1480 <_Z4loopv+0x32a>
    147e:	70 c0       	rjmp	.+224    	; 0x1560 <_Z4loopv+0x40a>
    1480:	2e 32       	cpi	r18, 0x2E	; 46
    1482:	09 f0       	breq	.+2      	; 0x1486 <_Z4loopv+0x330>
    1484:	84 c0       	rjmp	.+264    	; 0x158e <_Z4loopv+0x438>
    1486:	60 c0       	rjmp	.+192    	; 0x1548 <_Z4loopv+0x3f2>
    {
     case 11:
        OCR1A=ICR1-vAl;
    1488:	20 91 86 00 	lds	r18, 0x0086
    148c:	30 91 87 00 	lds	r19, 0x0087
    1490:	f9 01       	movw	r30, r18
    1492:	e8 1b       	sub	r30, r24
    1494:	f9 0b       	sbc	r31, r25
    1496:	f0 93 89 00 	sts	0x0089, r31
    149a:	e0 93 88 00 	sts	0x0088, r30
    149e:	77 c0       	rjmp	.+238    	; 0x158e <_Z4loopv+0x438>
        break;
      case 12:
        OCR1B=ICR1-vAl;
    14a0:	20 91 86 00 	lds	r18, 0x0086
    14a4:	30 91 87 00 	lds	r19, 0x0087
    14a8:	a9 01       	movw	r20, r18
    14aa:	48 1b       	sub	r20, r24
    14ac:	59 0b       	sbc	r21, r25
    14ae:	50 93 8b 00 	sts	0x008B, r21
    14b2:	40 93 8a 00 	sts	0x008A, r20
    14b6:	6b c0       	rjmp	.+214    	; 0x158e <_Z4loopv+0x438>
        break;
      case 5:
        OCR3A=ICR3-vAl;
    14b8:	20 91 96 00 	lds	r18, 0x0096
    14bc:	30 91 97 00 	lds	r19, 0x0097
    14c0:	f9 01       	movw	r30, r18
    14c2:	e8 1b       	sub	r30, r24
    14c4:	f9 0b       	sbc	r31, r25
    14c6:	f0 93 99 00 	sts	0x0099, r31
    14ca:	e0 93 98 00 	sts	0x0098, r30
    14ce:	5f c0       	rjmp	.+190    	; 0x158e <_Z4loopv+0x438>
        break;
      case 2:
        OCR3B=ICR3-vAl;
    14d0:	20 91 96 00 	lds	r18, 0x0096
    14d4:	30 91 97 00 	lds	r19, 0x0097
    14d8:	a9 01       	movw	r20, r18
    14da:	48 1b       	sub	r20, r24
    14dc:	59 0b       	sbc	r21, r25
    14de:	50 93 9b 00 	sts	0x009B, r21
    14e2:	40 93 9a 00 	sts	0x009A, r20
    14e6:	53 c0       	rjmp	.+166    	; 0x158e <_Z4loopv+0x438>
        break;
      case 3:
        OCR3C=ICR3-vAl;
    14e8:	20 91 96 00 	lds	r18, 0x0096
    14ec:	30 91 97 00 	lds	r19, 0x0097
    14f0:	f9 01       	movw	r30, r18
    14f2:	e8 1b       	sub	r30, r24
    14f4:	f9 0b       	sbc	r31, r25
    14f6:	f0 93 9d 00 	sts	0x009D, r31
    14fa:	e0 93 9c 00 	sts	0x009C, r30
    14fe:	47 c0       	rjmp	.+142    	; 0x158e <_Z4loopv+0x438>
        break;
      case 6:
        OCR4A=ICR4-vAl;
    1500:	20 91 a6 00 	lds	r18, 0x00A6
    1504:	30 91 a7 00 	lds	r19, 0x00A7
    1508:	a9 01       	movw	r20, r18
    150a:	48 1b       	sub	r20, r24
    150c:	59 0b       	sbc	r21, r25
    150e:	50 93 a9 00 	sts	0x00A9, r21
    1512:	40 93 a8 00 	sts	0x00A8, r20
    1516:	3b c0       	rjmp	.+118    	; 0x158e <_Z4loopv+0x438>
        break;
      case 7:
        OCR4B=ICR4-vAl;
    1518:	20 91 a6 00 	lds	r18, 0x00A6
    151c:	30 91 a7 00 	lds	r19, 0x00A7
    1520:	f9 01       	movw	r30, r18
    1522:	e8 1b       	sub	r30, r24
    1524:	f9 0b       	sbc	r31, r25
    1526:	f0 93 ab 00 	sts	0x00AB, r31
    152a:	e0 93 aa 00 	sts	0x00AA, r30
    152e:	2f c0       	rjmp	.+94     	; 0x158e <_Z4loopv+0x438>
        break; 
      case 8:
        OCR4C=ICR4-vAl;
    1530:	20 91 a6 00 	lds	r18, 0x00A6
    1534:	30 91 a7 00 	lds	r19, 0x00A7
    1538:	a9 01       	movw	r20, r18
    153a:	48 1b       	sub	r20, r24
    153c:	59 0b       	sbc	r21, r25
    153e:	50 93 ad 00 	sts	0x00AD, r21
    1542:	40 93 ac 00 	sts	0x00AC, r20
    1546:	23 c0       	rjmp	.+70     	; 0x158e <_Z4loopv+0x438>
        break;
      case 46:
        OCR5A=ICR5-vAl;
    1548:	20 91 26 01 	lds	r18, 0x0126
    154c:	30 91 27 01 	lds	r19, 0x0127
    1550:	f9 01       	movw	r30, r18
    1552:	e8 1b       	sub	r30, r24
    1554:	f9 0b       	sbc	r31, r25
    1556:	f0 93 29 01 	sts	0x0129, r31
    155a:	e0 93 28 01 	sts	0x0128, r30
    155e:	17 c0       	rjmp	.+46     	; 0x158e <_Z4loopv+0x438>
        break;
      case 45:
        OCR5B=ICR5-vAl;
    1560:	20 91 26 01 	lds	r18, 0x0126
    1564:	30 91 27 01 	lds	r19, 0x0127
    1568:	a9 01       	movw	r20, r18
    156a:	48 1b       	sub	r20, r24
    156c:	59 0b       	sbc	r21, r25
    156e:	50 93 2b 01 	sts	0x012B, r21
    1572:	40 93 2a 01 	sts	0x012A, r20
    1576:	0b c0       	rjmp	.+22     	; 0x158e <_Z4loopv+0x438>
        break;
      case 44:
        OCR5C=ICR5-vAl;
    1578:	20 91 26 01 	lds	r18, 0x0126
    157c:	30 91 27 01 	lds	r19, 0x0127
    1580:	f9 01       	movw	r30, r18
    1582:	e8 1b       	sub	r30, r24
    1584:	f9 0b       	sbc	r31, r25
    1586:	f0 93 2d 01 	sts	0x012D, r31
    158a:	e0 93 2c 01 	sts	0x012C, r30
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    158e:	c0 91 ce 02 	lds	r28, 0x02CE
    1592:	d0 91 cf 02 	lds	r29, 0x02CF
    1596:	ce 01       	movw	r24, r28
    1598:	68 e2       	ldi	r22, 0x28	; 40
    159a:	70 e0       	ldi	r23, 0x00	; 0
    159c:	0e 94 7d 0f 	call	0x1efa	; 0x1efa <__divmodhi4>
    15a0:	6b 01       	movw	r12, r22
    15a2:	ee 24       	eor	r14, r14
    15a4:	d7 fc       	sbrc	r13, 7
    15a6:	e0 94       	com	r14
    15a8:	fe 2c       	mov	r15, r14
    15aa:	be 01       	movw	r22, r28
    15ac:	88 27       	eor	r24, r24
    15ae:	77 fd       	sbrc	r23, 7
    15b0:	80 95       	com	r24
    15b2:	98 2f       	mov	r25, r24
    15b4:	0e 94 6f 0e 	call	0x1cde	; 0x1cde <__floatsisf>
    15b8:	23 e3       	ldi	r18, 0x33	; 51
    15ba:	33 e3       	ldi	r19, 0x33	; 51
    15bc:	4b e0       	ldi	r20, 0x0B	; 11
    15be:	51 e4       	ldi	r21, 0x41	; 65
    15c0:	0e 94 d4 0d 	call	0x1ba8	; 0x1ba8 <__divsf3>
    15c4:	0e 94 3c 0e 	call	0x1c78	; 0x1c78 <__fixsfsi>
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    15c8:	6c 19       	sub	r22, r12
    15ca:	7d 09       	sbc	r23, r13
    15cc:	8e 09       	sbc	r24, r14
    15ce:	9f 09       	sbc	r25, r15
	swerve3.write(angle+correction[2]);
    15d0:	40 91 bc 02 	lds	r20, 0x02BC
    15d4:	50 91 bd 02 	lds	r21, 0x02BD
    15d8:	20 91 b8 02 	lds	r18, 0x02B8
    15dc:	30 91 b9 02 	lds	r19, 0x02B9
    15e0:	24 0f       	add	r18, r20
    15e2:	35 1f       	adc	r19, r21
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    15e4:	44 27       	eor	r20, r20
    15e6:	37 fd       	sbrc	r19, 7
    15e8:	40 95       	com	r20
    15ea:	54 2f       	mov	r21, r20
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    15ec:	0e 94 5e 0f 	call	0x1ebc	; 0x1ebc <__mulsi3>
    15f0:	2e e0       	ldi	r18, 0x0E	; 14
    15f2:	31 e0       	ldi	r19, 0x01	; 1
    15f4:	40 e0       	ldi	r20, 0x00	; 0
    15f6:	50 e0       	ldi	r21, 0x00	; 0
    15f8:	0e 94 90 0f 	call	0x1f20	; 0x1f20 <__divmodsi4>
    15fc:	2c 0d       	add	r18, r12
    15fe:	3d 1d       	adc	r19, r13
    1600:	4e 1d       	adc	r20, r14
    1602:	5f 1d       	adc	r21, r15
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    1604:	ce 01       	movw	r24, r28
    1606:	dd 23       	and	r29, r29
    1608:	0c f4       	brge	.+2      	; 0x160c <_Z4loopv+0x4b6>
    160a:	07 96       	adiw	r24, 0x07	; 7
    160c:	95 95       	asr	r25
    160e:	87 95       	ror	r24
    1610:	95 95       	asr	r25
    1612:	87 95       	ror	r24
    1614:	95 95       	asr	r25
    1616:	87 95       	ror	r24
    1618:	aa 27       	eor	r26, r26
    161a:	97 fd       	sbrc	r25, 7
    161c:	a0 95       	com	r26
    161e:	ba 2f       	mov	r27, r26
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
  }
  long constraint(long nUm,long lOwer,long uPper)
  {
    if(nUm>uPper){
    1620:	82 17       	cp	r24, r18
    1622:	93 07       	cpc	r25, r19
    1624:	a4 07       	cpc	r26, r20
    1626:	b5 07       	cpc	r27, r21
    1628:	4c f0       	brlt	.+18     	; 0x163c <_Z4loopv+0x4e6>
    162a:	da 01       	movw	r26, r20
    162c:	c9 01       	movw	r24, r18
    162e:	2c 15       	cp	r18, r12
    1630:	3d 05       	cpc	r19, r13
    1632:	4e 05       	cpc	r20, r14
    1634:	5f 05       	cpc	r21, r15
    1636:	14 f4       	brge	.+4      	; 0x163c <_Z4loopv+0x4e6>
    1638:	d7 01       	movw	r26, r14
    163a:	c6 01       	movw	r24, r12
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    switch(pIn)
    163c:	20 91 d0 02 	lds	r18, 0x02D0
    1640:	28 30       	cpi	r18, 0x08	; 8
    1642:	09 f4       	brne	.+2      	; 0x1646 <_Z4loopv+0x4f0>
    1644:	7a c0       	rjmp	.+244    	; 0x173a <_Z4loopv+0x5e4>
    1646:	29 30       	cpi	r18, 0x09	; 9
    1648:	90 f4       	brcc	.+36     	; 0x166e <_Z4loopv+0x518>
    164a:	25 30       	cpi	r18, 0x05	; 5
    164c:	d1 f1       	breq	.+116    	; 0x16c2 <_Z4loopv+0x56c>
    164e:	26 30       	cpi	r18, 0x06	; 6
    1650:	38 f4       	brcc	.+14     	; 0x1660 <_Z4loopv+0x50a>
    1652:	22 30       	cpi	r18, 0x02	; 2
    1654:	09 f4       	brne	.+2      	; 0x1658 <_Z4loopv+0x502>
    1656:	41 c0       	rjmp	.+130    	; 0x16da <_Z4loopv+0x584>
    1658:	23 30       	cpi	r18, 0x03	; 3
    165a:	09 f0       	breq	.+2      	; 0x165e <_Z4loopv+0x508>
    165c:	9d c0       	rjmp	.+314    	; 0x1798 <_Z4loopv+0x642>
    165e:	49 c0       	rjmp	.+146    	; 0x16f2 <_Z4loopv+0x59c>
    1660:	26 30       	cpi	r18, 0x06	; 6
    1662:	09 f4       	brne	.+2      	; 0x1666 <_Z4loopv+0x510>
    1664:	52 c0       	rjmp	.+164    	; 0x170a <_Z4loopv+0x5b4>
    1666:	27 30       	cpi	r18, 0x07	; 7
    1668:	09 f0       	breq	.+2      	; 0x166c <_Z4loopv+0x516>
    166a:	96 c0       	rjmp	.+300    	; 0x1798 <_Z4loopv+0x642>
    166c:	5a c0       	rjmp	.+180    	; 0x1722 <_Z4loopv+0x5cc>
    166e:	2c 32       	cpi	r18, 0x2C	; 44
    1670:	09 f4       	brne	.+2      	; 0x1674 <_Z4loopv+0x51e>
    1672:	87 c0       	rjmp	.+270    	; 0x1782 <_Z4loopv+0x62c>
    1674:	2d 32       	cpi	r18, 0x2D	; 45
    1676:	30 f4       	brcc	.+12     	; 0x1684 <_Z4loopv+0x52e>
    1678:	2b 30       	cpi	r18, 0x0B	; 11
    167a:	59 f0       	breq	.+22     	; 0x1692 <_Z4loopv+0x53c>
    167c:	2c 30       	cpi	r18, 0x0C	; 12
    167e:	09 f0       	breq	.+2      	; 0x1682 <_Z4loopv+0x52c>
    1680:	8b c0       	rjmp	.+278    	; 0x1798 <_Z4loopv+0x642>
    1682:	13 c0       	rjmp	.+38     	; 0x16aa <_Z4loopv+0x554>
    1684:	2d 32       	cpi	r18, 0x2D	; 45
    1686:	09 f4       	brne	.+2      	; 0x168a <_Z4loopv+0x534>
    1688:	70 c0       	rjmp	.+224    	; 0x176a <_Z4loopv+0x614>
    168a:	2e 32       	cpi	r18, 0x2E	; 46
    168c:	09 f0       	breq	.+2      	; 0x1690 <_Z4loopv+0x53a>
    168e:	84 c0       	rjmp	.+264    	; 0x1798 <_Z4loopv+0x642>
    1690:	60 c0       	rjmp	.+192    	; 0x1752 <_Z4loopv+0x5fc>
    {
     case 11:
        OCR1A=ICR1-vAl;
    1692:	20 91 86 00 	lds	r18, 0x0086
    1696:	30 91 87 00 	lds	r19, 0x0087
    169a:	a9 01       	movw	r20, r18
    169c:	48 1b       	sub	r20, r24
    169e:	59 0b       	sbc	r21, r25
    16a0:	50 93 89 00 	sts	0x0089, r21
    16a4:	40 93 88 00 	sts	0x0088, r20
    16a8:	77 c0       	rjmp	.+238    	; 0x1798 <_Z4loopv+0x642>
        break;
      case 12:
        OCR1B=ICR1-vAl;
    16aa:	20 91 86 00 	lds	r18, 0x0086
    16ae:	30 91 87 00 	lds	r19, 0x0087
    16b2:	f9 01       	movw	r30, r18
    16b4:	e8 1b       	sub	r30, r24
    16b6:	f9 0b       	sbc	r31, r25
    16b8:	f0 93 8b 00 	sts	0x008B, r31
    16bc:	e0 93 8a 00 	sts	0x008A, r30
    16c0:	6b c0       	rjmp	.+214    	; 0x1798 <_Z4loopv+0x642>
        break;
      case 5:
        OCR3A=ICR3-vAl;
    16c2:	20 91 96 00 	lds	r18, 0x0096
    16c6:	30 91 97 00 	lds	r19, 0x0097
    16ca:	a9 01       	movw	r20, r18
    16cc:	48 1b       	sub	r20, r24
    16ce:	59 0b       	sbc	r21, r25
    16d0:	50 93 99 00 	sts	0x0099, r21
    16d4:	40 93 98 00 	sts	0x0098, r20
    16d8:	5f c0       	rjmp	.+190    	; 0x1798 <_Z4loopv+0x642>
        break;
      case 2:
        OCR3B=ICR3-vAl;
    16da:	20 91 96 00 	lds	r18, 0x0096
    16de:	30 91 97 00 	lds	r19, 0x0097
    16e2:	f9 01       	movw	r30, r18
    16e4:	e8 1b       	sub	r30, r24
    16e6:	f9 0b       	sbc	r31, r25
    16e8:	f0 93 9b 00 	sts	0x009B, r31
    16ec:	e0 93 9a 00 	sts	0x009A, r30
    16f0:	53 c0       	rjmp	.+166    	; 0x1798 <_Z4loopv+0x642>
        break;
      case 3:
        OCR3C=ICR3-vAl;
    16f2:	20 91 96 00 	lds	r18, 0x0096
    16f6:	30 91 97 00 	lds	r19, 0x0097
    16fa:	a9 01       	movw	r20, r18
    16fc:	48 1b       	sub	r20, r24
    16fe:	59 0b       	sbc	r21, r25
    1700:	50 93 9d 00 	sts	0x009D, r21
    1704:	40 93 9c 00 	sts	0x009C, r20
    1708:	47 c0       	rjmp	.+142    	; 0x1798 <_Z4loopv+0x642>
        break;
      case 6:
        OCR4A=ICR4-vAl;
    170a:	20 91 a6 00 	lds	r18, 0x00A6
    170e:	30 91 a7 00 	lds	r19, 0x00A7
    1712:	f9 01       	movw	r30, r18
    1714:	e8 1b       	sub	r30, r24
    1716:	f9 0b       	sbc	r31, r25
    1718:	f0 93 a9 00 	sts	0x00A9, r31
    171c:	e0 93 a8 00 	sts	0x00A8, r30
    1720:	3b c0       	rjmp	.+118    	; 0x1798 <_Z4loopv+0x642>
        break;
      case 7:
        OCR4B=ICR4-vAl;
    1722:	20 91 a6 00 	lds	r18, 0x00A6
    1726:	30 91 a7 00 	lds	r19, 0x00A7
    172a:	a9 01       	movw	r20, r18
    172c:	48 1b       	sub	r20, r24
    172e:	59 0b       	sbc	r21, r25
    1730:	50 93 ab 00 	sts	0x00AB, r21
    1734:	40 93 aa 00 	sts	0x00AA, r20
    1738:	2f c0       	rjmp	.+94     	; 0x1798 <_Z4loopv+0x642>
        break; 
      case 8:
        OCR4C=ICR4-vAl;
    173a:	20 91 a6 00 	lds	r18, 0x00A6
    173e:	30 91 a7 00 	lds	r19, 0x00A7
    1742:	f9 01       	movw	r30, r18
    1744:	e8 1b       	sub	r30, r24
    1746:	f9 0b       	sbc	r31, r25
    1748:	f0 93 ad 00 	sts	0x00AD, r31
    174c:	e0 93 ac 00 	sts	0x00AC, r30
    1750:	23 c0       	rjmp	.+70     	; 0x1798 <_Z4loopv+0x642>
        break;
      case 46:
        OCR5A=ICR5-vAl;
    1752:	20 91 26 01 	lds	r18, 0x0126
    1756:	30 91 27 01 	lds	r19, 0x0127
    175a:	a9 01       	movw	r20, r18
    175c:	48 1b       	sub	r20, r24
    175e:	59 0b       	sbc	r21, r25
    1760:	50 93 29 01 	sts	0x0129, r21
    1764:	40 93 28 01 	sts	0x0128, r20
    1768:	17 c0       	rjmp	.+46     	; 0x1798 <_Z4loopv+0x642>
        break;
      case 45:
        OCR5B=ICR5-vAl;
    176a:	20 91 26 01 	lds	r18, 0x0126
    176e:	30 91 27 01 	lds	r19, 0x0127
    1772:	f9 01       	movw	r30, r18
    1774:	e8 1b       	sub	r30, r24
    1776:	f9 0b       	sbc	r31, r25
    1778:	f0 93 2b 01 	sts	0x012B, r31
    177c:	e0 93 2a 01 	sts	0x012A, r30
    1780:	0b c0       	rjmp	.+22     	; 0x1798 <_Z4loopv+0x642>
        break;
      case 44:
        OCR5C=ICR5-vAl;
    1782:	20 91 26 01 	lds	r18, 0x0126
    1786:	30 91 27 01 	lds	r19, 0x0127
    178a:	a9 01       	movw	r20, r18
    178c:	48 1b       	sub	r20, r24
    178e:	59 0b       	sbc	r21, r25
    1790:	50 93 2d 01 	sts	0x012D, r21
    1794:	40 93 2c 01 	sts	0x012C, r20
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    1798:	c0 91 d1 02 	lds	r28, 0x02D1
    179c:	d0 91 d2 02 	lds	r29, 0x02D2
    17a0:	ce 01       	movw	r24, r28
    17a2:	68 e2       	ldi	r22, 0x28	; 40
    17a4:	70 e0       	ldi	r23, 0x00	; 0
    17a6:	0e 94 7d 0f 	call	0x1efa	; 0x1efa <__divmodhi4>
    17aa:	6b 01       	movw	r12, r22
    17ac:	ee 24       	eor	r14, r14
    17ae:	d7 fc       	sbrc	r13, 7
    17b0:	e0 94       	com	r14
    17b2:	fe 2c       	mov	r15, r14
    17b4:	be 01       	movw	r22, r28
    17b6:	88 27       	eor	r24, r24
    17b8:	77 fd       	sbrc	r23, 7
    17ba:	80 95       	com	r24
    17bc:	98 2f       	mov	r25, r24
    17be:	0e 94 6f 0e 	call	0x1cde	; 0x1cde <__floatsisf>
    17c2:	23 e3       	ldi	r18, 0x33	; 51
    17c4:	33 e3       	ldi	r19, 0x33	; 51
    17c6:	4b e0       	ldi	r20, 0x0B	; 11
    17c8:	51 e4       	ldi	r21, 0x41	; 65
    17ca:	0e 94 d4 0d 	call	0x1ba8	; 0x1ba8 <__divsf3>
    17ce:	0e 94 3c 0e 	call	0x1c78	; 0x1c78 <__fixsfsi>
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    17d2:	6c 19       	sub	r22, r12
    17d4:	7d 09       	sbc	r23, r13
    17d6:	8e 09       	sbc	r24, r14
    17d8:	9f 09       	sbc	r25, r15
	swerve4.write(angle+correction[3]);	
    17da:	40 91 bc 02 	lds	r20, 0x02BC
    17de:	50 91 bd 02 	lds	r21, 0x02BD
    17e2:	20 91 ba 02 	lds	r18, 0x02BA
    17e6:	30 91 bb 02 	lds	r19, 0x02BB
    17ea:	24 0f       	add	r18, r20
    17ec:	35 1f       	adc	r19, r21
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    17ee:	44 27       	eor	r20, r20
    17f0:	37 fd       	sbrc	r19, 7
    17f2:	40 95       	com	r20
    17f4:	54 2f       	mov	r21, r20
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    17f6:	0e 94 5e 0f 	call	0x1ebc	; 0x1ebc <__mulsi3>
    17fa:	2e e0       	ldi	r18, 0x0E	; 14
    17fc:	31 e0       	ldi	r19, 0x01	; 1
    17fe:	40 e0       	ldi	r20, 0x00	; 0
    1800:	50 e0       	ldi	r21, 0x00	; 0
    1802:	0e 94 90 0f 	call	0x1f20	; 0x1f20 <__divmodsi4>
    1806:	2c 0d       	add	r18, r12
    1808:	3d 1d       	adc	r19, r13
    180a:	4e 1d       	adc	r20, r14
    180c:	5f 1d       	adc	r21, r15
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    180e:	ce 01       	movw	r24, r28
    1810:	dd 23       	and	r29, r29
    1812:	0c f4       	brge	.+2      	; 0x1816 <_Z4loopv+0x6c0>
    1814:	07 96       	adiw	r24, 0x07	; 7
    1816:	95 95       	asr	r25
    1818:	87 95       	ror	r24
    181a:	95 95       	asr	r25
    181c:	87 95       	ror	r24
    181e:	95 95       	asr	r25
    1820:	87 95       	ror	r24
    1822:	aa 27       	eor	r26, r26
    1824:	97 fd       	sbrc	r25, 7
    1826:	a0 95       	com	r26
    1828:	ba 2f       	mov	r27, r26
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
  }
  long constraint(long nUm,long lOwer,long uPper)
  {
    if(nUm>uPper){
    182a:	82 17       	cp	r24, r18
    182c:	93 07       	cpc	r25, r19
    182e:	a4 07       	cpc	r26, r20
    1830:	b5 07       	cpc	r27, r21
    1832:	4c f0       	brlt	.+18     	; 0x1846 <_Z4loopv+0x6f0>
    1834:	da 01       	movw	r26, r20
    1836:	c9 01       	movw	r24, r18
    1838:	2c 15       	cp	r18, r12
    183a:	3d 05       	cpc	r19, r13
    183c:	4e 05       	cpc	r20, r14
    183e:	5f 05       	cpc	r21, r15
    1840:	14 f4       	brge	.+4      	; 0x1846 <_Z4loopv+0x6f0>
    1842:	d7 01       	movw	r26, r14
    1844:	c6 01       	movw	r24, r12
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    switch(pIn)
    1846:	20 91 d3 02 	lds	r18, 0x02D3
    184a:	28 30       	cpi	r18, 0x08	; 8
    184c:	09 f4       	brne	.+2      	; 0x1850 <_Z4loopv+0x6fa>
    184e:	7a c0       	rjmp	.+244    	; 0x1944 <_Z4loopv+0x7ee>
    1850:	29 30       	cpi	r18, 0x09	; 9
    1852:	90 f4       	brcc	.+36     	; 0x1878 <_Z4loopv+0x722>
    1854:	25 30       	cpi	r18, 0x05	; 5
    1856:	d1 f1       	breq	.+116    	; 0x18cc <_Z4loopv+0x776>
    1858:	26 30       	cpi	r18, 0x06	; 6
    185a:	38 f4       	brcc	.+14     	; 0x186a <_Z4loopv+0x714>
    185c:	22 30       	cpi	r18, 0x02	; 2
    185e:	09 f4       	brne	.+2      	; 0x1862 <_Z4loopv+0x70c>
    1860:	41 c0       	rjmp	.+130    	; 0x18e4 <_Z4loopv+0x78e>
    1862:	23 30       	cpi	r18, 0x03	; 3
    1864:	09 f0       	breq	.+2      	; 0x1868 <_Z4loopv+0x712>
    1866:	9d c0       	rjmp	.+314    	; 0x19a2 <_Z4loopv+0x84c>
    1868:	49 c0       	rjmp	.+146    	; 0x18fc <_Z4loopv+0x7a6>
    186a:	26 30       	cpi	r18, 0x06	; 6
    186c:	09 f4       	brne	.+2      	; 0x1870 <_Z4loopv+0x71a>
    186e:	52 c0       	rjmp	.+164    	; 0x1914 <_Z4loopv+0x7be>
    1870:	27 30       	cpi	r18, 0x07	; 7
    1872:	09 f0       	breq	.+2      	; 0x1876 <_Z4loopv+0x720>
    1874:	96 c0       	rjmp	.+300    	; 0x19a2 <_Z4loopv+0x84c>
    1876:	5a c0       	rjmp	.+180    	; 0x192c <_Z4loopv+0x7d6>
    1878:	2c 32       	cpi	r18, 0x2C	; 44
    187a:	09 f4       	brne	.+2      	; 0x187e <_Z4loopv+0x728>
    187c:	87 c0       	rjmp	.+270    	; 0x198c <_Z4loopv+0x836>
    187e:	2d 32       	cpi	r18, 0x2D	; 45
    1880:	30 f4       	brcc	.+12     	; 0x188e <_Z4loopv+0x738>
    1882:	2b 30       	cpi	r18, 0x0B	; 11
    1884:	59 f0       	breq	.+22     	; 0x189c <_Z4loopv+0x746>
    1886:	2c 30       	cpi	r18, 0x0C	; 12
    1888:	09 f0       	breq	.+2      	; 0x188c <_Z4loopv+0x736>
    188a:	8b c0       	rjmp	.+278    	; 0x19a2 <_Z4loopv+0x84c>
    188c:	13 c0       	rjmp	.+38     	; 0x18b4 <_Z4loopv+0x75e>
    188e:	2d 32       	cpi	r18, 0x2D	; 45
    1890:	09 f4       	brne	.+2      	; 0x1894 <_Z4loopv+0x73e>
    1892:	70 c0       	rjmp	.+224    	; 0x1974 <_Z4loopv+0x81e>
    1894:	2e 32       	cpi	r18, 0x2E	; 46
    1896:	09 f0       	breq	.+2      	; 0x189a <_Z4loopv+0x744>
    1898:	84 c0       	rjmp	.+264    	; 0x19a2 <_Z4loopv+0x84c>
    189a:	60 c0       	rjmp	.+192    	; 0x195c <_Z4loopv+0x806>
    {
     case 11:
        OCR1A=ICR1-vAl;
    189c:	20 91 86 00 	lds	r18, 0x0086
    18a0:	30 91 87 00 	lds	r19, 0x0087
    18a4:	f9 01       	movw	r30, r18
    18a6:	e8 1b       	sub	r30, r24
    18a8:	f9 0b       	sbc	r31, r25
    18aa:	f0 93 89 00 	sts	0x0089, r31
    18ae:	e0 93 88 00 	sts	0x0088, r30
    18b2:	77 c0       	rjmp	.+238    	; 0x19a2 <_Z4loopv+0x84c>
        break;
      case 12:
        OCR1B=ICR1-vAl;
    18b4:	20 91 86 00 	lds	r18, 0x0086
    18b8:	30 91 87 00 	lds	r19, 0x0087
    18bc:	a9 01       	movw	r20, r18
    18be:	48 1b       	sub	r20, r24
    18c0:	59 0b       	sbc	r21, r25
    18c2:	50 93 8b 00 	sts	0x008B, r21
    18c6:	40 93 8a 00 	sts	0x008A, r20
    18ca:	6b c0       	rjmp	.+214    	; 0x19a2 <_Z4loopv+0x84c>
        break;
      case 5:
        OCR3A=ICR3-vAl;
    18cc:	20 91 96 00 	lds	r18, 0x0096
    18d0:	30 91 97 00 	lds	r19, 0x0097
    18d4:	f9 01       	movw	r30, r18
    18d6:	e8 1b       	sub	r30, r24
    18d8:	f9 0b       	sbc	r31, r25
    18da:	f0 93 99 00 	sts	0x0099, r31
    18de:	e0 93 98 00 	sts	0x0098, r30
    18e2:	5f c0       	rjmp	.+190    	; 0x19a2 <_Z4loopv+0x84c>
        break;
      case 2:
        OCR3B=ICR3-vAl;
    18e4:	20 91 96 00 	lds	r18, 0x0096
    18e8:	30 91 97 00 	lds	r19, 0x0097
    18ec:	a9 01       	movw	r20, r18
    18ee:	48 1b       	sub	r20, r24
    18f0:	59 0b       	sbc	r21, r25
    18f2:	50 93 9b 00 	sts	0x009B, r21
    18f6:	40 93 9a 00 	sts	0x009A, r20
    18fa:	53 c0       	rjmp	.+166    	; 0x19a2 <_Z4loopv+0x84c>
        break;
      case 3:
        OCR3C=ICR3-vAl;
    18fc:	20 91 96 00 	lds	r18, 0x0096
    1900:	30 91 97 00 	lds	r19, 0x0097
    1904:	f9 01       	movw	r30, r18
    1906:	e8 1b       	sub	r30, r24
    1908:	f9 0b       	sbc	r31, r25
    190a:	f0 93 9d 00 	sts	0x009D, r31
    190e:	e0 93 9c 00 	sts	0x009C, r30
    1912:	47 c0       	rjmp	.+142    	; 0x19a2 <_Z4loopv+0x84c>
        break;
      case 6:
        OCR4A=ICR4-vAl;
    1914:	20 91 a6 00 	lds	r18, 0x00A6
    1918:	30 91 a7 00 	lds	r19, 0x00A7
    191c:	a9 01       	movw	r20, r18
    191e:	48 1b       	sub	r20, r24
    1920:	59 0b       	sbc	r21, r25
    1922:	50 93 a9 00 	sts	0x00A9, r21
    1926:	40 93 a8 00 	sts	0x00A8, r20
    192a:	3b c0       	rjmp	.+118    	; 0x19a2 <_Z4loopv+0x84c>
        break;
      case 7:
        OCR4B=ICR4-vAl;
    192c:	20 91 a6 00 	lds	r18, 0x00A6
    1930:	30 91 a7 00 	lds	r19, 0x00A7
    1934:	f9 01       	movw	r30, r18
    1936:	e8 1b       	sub	r30, r24
    1938:	f9 0b       	sbc	r31, r25
    193a:	f0 93 ab 00 	sts	0x00AB, r31
    193e:	e0 93 aa 00 	sts	0x00AA, r30
    1942:	2f c0       	rjmp	.+94     	; 0x19a2 <_Z4loopv+0x84c>
        break; 
      case 8:
        OCR4C=ICR4-vAl;
    1944:	20 91 a6 00 	lds	r18, 0x00A6
    1948:	30 91 a7 00 	lds	r19, 0x00A7
    194c:	a9 01       	movw	r20, r18
    194e:	48 1b       	sub	r20, r24
    1950:	59 0b       	sbc	r21, r25
    1952:	50 93 ad 00 	sts	0x00AD, r21
    1956:	40 93 ac 00 	sts	0x00AC, r20
    195a:	23 c0       	rjmp	.+70     	; 0x19a2 <_Z4loopv+0x84c>
        break;
      case 46:
        OCR5A=ICR5-vAl;
    195c:	20 91 26 01 	lds	r18, 0x0126
    1960:	30 91 27 01 	lds	r19, 0x0127
    1964:	f9 01       	movw	r30, r18
    1966:	e8 1b       	sub	r30, r24
    1968:	f9 0b       	sbc	r31, r25
    196a:	f0 93 29 01 	sts	0x0129, r31
    196e:	e0 93 28 01 	sts	0x0128, r30
    1972:	17 c0       	rjmp	.+46     	; 0x19a2 <_Z4loopv+0x84c>
        break;
      case 45:
        OCR5B=ICR5-vAl;
    1974:	20 91 26 01 	lds	r18, 0x0126
    1978:	30 91 27 01 	lds	r19, 0x0127
    197c:	a9 01       	movw	r20, r18
    197e:	48 1b       	sub	r20, r24
    1980:	59 0b       	sbc	r21, r25
    1982:	50 93 2b 01 	sts	0x012B, r21
    1986:	40 93 2a 01 	sts	0x012A, r20
    198a:	0b c0       	rjmp	.+22     	; 0x19a2 <_Z4loopv+0x84c>
        break;
      case 44:
        OCR5C=ICR5-vAl;
    198c:	20 91 26 01 	lds	r18, 0x0126
    1990:	30 91 27 01 	lds	r19, 0x0127
    1994:	f9 01       	movw	r30, r18
    1996:	e8 1b       	sub	r30, r24
    1998:	f9 0b       	sbc	r31, r25
    199a:	f0 93 2d 01 	sts	0x012D, r31
    199e:	e0 93 2c 01 	sts	0x012C, r30
		digitalWrite(dIrpin2,dIrection2);
	}

	void drive(uint8_t pWm){
		
		if(pWm>lAstpwm){		//accelerate
    19a2:	60 91 d6 02 	lds	r22, 0x02D6
    19a6:	62 33       	cpi	r22, 0x32	; 50
    19a8:	08 f0       	brcs	.+2      	; 0x19ac <_Z4loopv+0x856>
    19aa:	5f c0       	rjmp	.+190    	; 0x1a6a <_Z4loopv+0x914>
			for(lAstpwm=lAstpwm;lAstpwm<pWm;){		//increase the speed step by step
				lAstpwm+=step1;
    19ac:	0f 2e       	mov	r0, r31
    19ae:	f7 ed       	ldi	r31, 0xD7	; 215
    19b0:	af 2e       	mov	r10, r31
    19b2:	f2 e0       	ldi	r31, 0x02	; 2
    19b4:	bf 2e       	mov	r11, r31
    19b6:	f0 2d       	mov	r31, r0
    19b8:	65 01       	movw	r12, r10
    19ba:	08 94       	sec
    19bc:	c1 08       	sbc	r12, r1
    19be:	d1 08       	sbc	r13, r1
				analogWrite(pWmpin,constrain(lAstpwm,0,pWm));
    19c0:	0f 2e       	mov	r0, r31
    19c2:	fe ef       	ldi	r31, 0xFE	; 254
    19c4:	8f 2e       	mov	r8, r31
    19c6:	ff ef       	ldi	r31, 0xFF	; 255
    19c8:	9f 2e       	mov	r9, r31
    19ca:	f0 2d       	mov	r31, r0
    19cc:	8a 0c       	add	r8, r10
    19ce:	9b 1c       	adc	r9, r11
				delay(interval);
    19d0:	35 01       	movw	r6, r10
    19d2:	08 94       	sec
    19d4:	61 1c       	adc	r6, r1
    19d6:	71 1c       	adc	r7, r1
		UCSR0C = (1<<USBS0)|(3<<UCSZ00);
	}
	/* Set frame format: 8data, 2stop bit */
	void write( unsigned char dAta ){
		/* Wait for empty transmit buffer */
		while ((UCSR0A & (1<<UDRE0))==0);
    19d8:	c0 ec       	ldi	r28, 0xC0	; 192
    19da:	d0 e0       	ldi	r29, 0x00	; 0
		/* Put data into buffer, sends the data */
		UDR0 = dAta;
    19dc:	0f 2e       	mov	r0, r31
    19de:	f6 ec       	ldi	r31, 0xC6	; 198
    19e0:	4f 2e       	mov	r4, r31
    19e2:	55 24       	eor	r5, r5
    19e4:	f0 2d       	mov	r31, r0
	}

	void drive(uint8_t pWm){
		
		if(pWm>lAstpwm){		//accelerate
			for(lAstpwm=lAstpwm;lAstpwm<pWm;){		//increase the speed step by step
    19e6:	0f 2e       	mov	r0, r31
    19e8:	f6 ed       	ldi	r31, 0xD6	; 214
    19ea:	2f 2e       	mov	r2, r31
    19ec:	f2 e0       	ldi	r31, 0x02	; 2
    19ee:	3f 2e       	mov	r3, r31
    19f0:	f0 2d       	mov	r31, r0
				lAstpwm+=step1;
    19f2:	f5 01       	movw	r30, r10
    19f4:	80 81       	ld	r24, Z
    19f6:	68 0f       	add	r22, r24
    19f8:	f6 01       	movw	r30, r12
    19fa:	60 83       	st	Z, r22
				analogWrite(pWmpin,constrain(lAstpwm,0,pWm));
    19fc:	70 e0       	ldi	r23, 0x00	; 0
    19fe:	80 e0       	ldi	r24, 0x00	; 0
    1a00:	90 e0       	ldi	r25, 0x00	; 0
    1a02:	20 e0       	ldi	r18, 0x00	; 0
    1a04:	30 e0       	ldi	r19, 0x00	; 0
    1a06:	a9 01       	movw	r20, r18
    1a08:	0f 2e       	mov	r0, r31
    1a0a:	f2 e3       	ldi	r31, 0x32	; 50
    1a0c:	ef 2e       	mov	r14, r31
    1a0e:	f0 e0       	ldi	r31, 0x00	; 0
    1a10:	ff 2e       	mov	r15, r31
    1a12:	f0 e0       	ldi	r31, 0x00	; 0
    1a14:	0f 2f       	mov	r16, r31
    1a16:	f0 e0       	ldi	r31, 0x00	; 0
    1a18:	1f 2f       	mov	r17, r31
    1a1a:	f0 2d       	mov	r31, r0
    1a1c:	0e 94 8d 05 	call	0xb1a	; 0xb1a <_Z9constrainlll>
    1a20:	f4 01       	movw	r30, r8
    1a22:	80 81       	ld	r24, Z
    1a24:	0e 94 11 04 	call	0x822	; 0x822 <_Z11analogWritehh>
				delay(interval);
    1a28:	f3 01       	movw	r30, r6
    1a2a:	60 81       	ld	r22, Z
    1a2c:	70 e0       	ldi	r23, 0x00	; 0
    1a2e:	80 e0       	ldi	r24, 0x00	; 0
    1a30:	90 e0       	ldi	r25, 0x00	; 0
    1a32:	0e 94 0b 05 	call	0xa16	; 0xa16 <_Z5delaym>
				Serial.write(constrain(lAstpwm,0,pWm));		
    1a36:	f6 01       	movw	r30, r12
    1a38:	60 81       	ld	r22, Z
    1a3a:	70 e0       	ldi	r23, 0x00	; 0
    1a3c:	80 e0       	ldi	r24, 0x00	; 0
    1a3e:	90 e0       	ldi	r25, 0x00	; 0
    1a40:	20 e0       	ldi	r18, 0x00	; 0
    1a42:	30 e0       	ldi	r19, 0x00	; 0
    1a44:	a9 01       	movw	r20, r18
    1a46:	0e 94 8d 05 	call	0xb1a	; 0xb1a <_Z9constrainlll>
		UCSR0C = (1<<USBS0)|(3<<UCSZ00);
	}
	/* Set frame format: 8data, 2stop bit */
	void write( unsigned char dAta ){
		/* Wait for empty transmit buffer */
		while ((UCSR0A & (1<<UDRE0))==0);
    1a4a:	88 81       	ld	r24, Y
    1a4c:	85 ff       	sbrs	r24, 5
    1a4e:	fd cf       	rjmp	.-6      	; 0x1a4a <_Z4loopv+0x8f4>
		/* Put data into buffer, sends the data */
		UDR0 = dAta;
    1a50:	f2 01       	movw	r30, r4
    1a52:	60 83       	st	Z, r22
    1a54:	87 ea       	ldi	r24, 0xA7	; 167
    1a56:	91 e6       	ldi	r25, 0x61	; 97
    1a58:	01 97       	sbiw	r24, 0x01	; 1
    1a5a:	f1 f7       	brne	.-4      	; 0x1a58 <_Z4loopv+0x902>
    1a5c:	00 c0       	rjmp	.+0      	; 0x1a5e <_Z4loopv+0x908>
    1a5e:	00 00       	nop
	}

	void drive(uint8_t pWm){
		
		if(pWm>lAstpwm){		//accelerate
			for(lAstpwm=lAstpwm;lAstpwm<pWm;){		//increase the speed step by step
    1a60:	f1 01       	movw	r30, r2
    1a62:	60 81       	ld	r22, Z
    1a64:	62 33       	cpi	r22, 0x32	; 50
    1a66:	28 f2       	brcs	.-118    	; 0x19f2 <_Z4loopv+0x89c>
    1a68:	41 c0       	rjmp	.+130    	; 0x1aec <_Z4loopv+0x996>
				Serial.write(constrain(lAstpwm,0,pWm));		
			}
			
		}

		else if(pWm<lAstpwm){				//decelerate
    1a6a:	63 33       	cpi	r22, 0x33	; 51
    1a6c:	d0 f1       	brcs	.+116    	; 0x1ae2 <_Z4loopv+0x98c>

			for(lAstpwm=lAstpwm;lAstpwm>pWm;){		//decrease the speed step by step
				lAstpwm-=step1;
    1a6e:	0f 2e       	mov	r0, r31
    1a70:	f7 ed       	ldi	r31, 0xD7	; 215
    1a72:	cf 2e       	mov	r12, r31
    1a74:	f2 e0       	ldi	r31, 0x02	; 2
    1a76:	df 2e       	mov	r13, r31
    1a78:	f0 2d       	mov	r31, r0
    1a7a:	e6 01       	movw	r28, r12
    1a7c:	21 97       	sbiw	r28, 0x01	; 1
				analogWrite(pWmpin,constrain(lAstpwm,pWm,255));
    1a7e:	0f 2e       	mov	r0, r31
    1a80:	fe ef       	ldi	r31, 0xFE	; 254
    1a82:	af 2e       	mov	r10, r31
    1a84:	ff ef       	ldi	r31, 0xFF	; 255
    1a86:	bf 2e       	mov	r11, r31
    1a88:	f0 2d       	mov	r31, r0
    1a8a:	ac 0c       	add	r10, r12
    1a8c:	bd 1c       	adc	r11, r13
				delay(interval);		
    1a8e:	46 01       	movw	r8, r12
    1a90:	08 94       	sec
    1a92:	81 1c       	adc	r8, r1
    1a94:	91 1c       	adc	r9, r1
		}

		else if(pWm<lAstpwm){				//decelerate

			for(lAstpwm=lAstpwm;lAstpwm>pWm;){		//decrease the speed step by step
				lAstpwm-=step1;
    1a96:	f6 01       	movw	r30, r12
    1a98:	80 81       	ld	r24, Z
    1a9a:	68 1b       	sub	r22, r24
    1a9c:	68 83       	st	Y, r22
				analogWrite(pWmpin,constrain(lAstpwm,pWm,255));
    1a9e:	70 e0       	ldi	r23, 0x00	; 0
    1aa0:	80 e0       	ldi	r24, 0x00	; 0
    1aa2:	90 e0       	ldi	r25, 0x00	; 0
    1aa4:	22 e3       	ldi	r18, 0x32	; 50
    1aa6:	30 e0       	ldi	r19, 0x00	; 0
    1aa8:	40 e0       	ldi	r20, 0x00	; 0
    1aaa:	50 e0       	ldi	r21, 0x00	; 0
    1aac:	0f 2e       	mov	r0, r31
    1aae:	ff ef       	ldi	r31, 0xFF	; 255
    1ab0:	ef 2e       	mov	r14, r31
    1ab2:	f0 e0       	ldi	r31, 0x00	; 0
    1ab4:	ff 2e       	mov	r15, r31
    1ab6:	f0 e0       	ldi	r31, 0x00	; 0
    1ab8:	0f 2f       	mov	r16, r31
    1aba:	f0 e0       	ldi	r31, 0x00	; 0
    1abc:	1f 2f       	mov	r17, r31
    1abe:	f0 2d       	mov	r31, r0
    1ac0:	0e 94 8d 05 	call	0xb1a	; 0xb1a <_Z9constrainlll>
    1ac4:	f5 01       	movw	r30, r10
    1ac6:	80 81       	ld	r24, Z
    1ac8:	0e 94 11 04 	call	0x822	; 0x822 <_Z11analogWritehh>
				delay(interval);		
    1acc:	f4 01       	movw	r30, r8
    1ace:	60 81       	ld	r22, Z
    1ad0:	70 e0       	ldi	r23, 0x00	; 0
    1ad2:	80 e0       	ldi	r24, 0x00	; 0
    1ad4:	90 e0       	ldi	r25, 0x00	; 0
    1ad6:	0e 94 0b 05 	call	0xa16	; 0xa16 <_Z5delaym>
			
		}

		else if(pWm<lAstpwm){				//decelerate

			for(lAstpwm=lAstpwm;lAstpwm>pWm;){		//decrease the speed step by step
    1ada:	68 81       	ld	r22, Y
    1adc:	63 33       	cpi	r22, 0x33	; 51
    1ade:	d8 f6       	brcc	.-74     	; 0x1a96 <_Z4loopv+0x940>
    1ae0:	05 c0       	rjmp	.+10     	; 0x1aec <_Z4loopv+0x996>
				delay(interval);		
			}
		}

		else{		//no change
			analogWrite(pWmpin,pWm);
    1ae2:	80 91 d5 02 	lds	r24, 0x02D5
    1ae6:	62 e3       	ldi	r22, 0x32	; 50
    1ae8:	0e 94 11 04 	call	0x822	; 0x822 <_Z11analogWritehh>
	motor1.drive(50);
    1aec:	df 91       	pop	r29
    1aee:	cf 91       	pop	r28
    1af0:	1f 91       	pop	r17
    1af2:	0f 91       	pop	r16
    1af4:	ff 90       	pop	r15
    1af6:	ef 90       	pop	r14
    1af8:	df 90       	pop	r13
    1afa:	cf 90       	pop	r12
    1afc:	bf 90       	pop	r11
    1afe:	af 90       	pop	r10
    1b00:	9f 90       	pop	r9
    1b02:	8f 90       	pop	r8
    1b04:	7f 90       	pop	r7
    1b06:	6f 90       	pop	r6
    1b08:	5f 90       	pop	r5
    1b0a:	4f 90       	pop	r4
    1b0c:	3f 90       	pop	r3
    1b0e:	2f 90       	pop	r2
    1b10:	08 95       	ret

00001b12 <main>:
	uSerfun();
}*/

int main(){
	//tinit();
	setup();
    1b12:	0e 94 2a 08 	call	0x1054	; 0x1054 <_Z5setupv>
	while(1){
		loop();
    1b16:	0e 94 ab 08 	call	0x1156	; 0x1156 <_Z4loopv>
    1b1a:	fd cf       	rjmp	.-6      	; 0x1b16 <main+0x4>

00001b1c <_GLOBAL__I_tImer2_millis>:
    1b1c:	0f 93       	push	r16
    1b1e:	1f 93       	push	r17
	uint8_t dIrpin, pWmpin, lAstpwm, step1, interval;	//variables for first motor
	uint8_t dIrpin1, pWmpin1, lAstpwm1, step2; //variables for second motor
	uint8_t dIrpin2, pWmpin2, lAstpwm2, step3; //variables for third motor
	
	Cytron(uint8_t getdIrpin, uint8_t getpWmpin){			//constructor function takes direction and pwm pins for cytron
		dIrpin=getdIrpin;
    1b20:	15 e0       	ldi	r17, 0x05	; 5
    1b22:	10 93 d4 02 	sts	0x02D4, r17
		pWmpin=getpWmpin;
    1b26:	84 e0       	ldi	r24, 0x04	; 4
    1b28:	80 93 d5 02 	sts	0x02D5, r24
		pinMode(dIrpin,OUTPUT);			//sets direction pin as output
    1b2c:	85 e0       	ldi	r24, 0x05	; 5
    1b2e:	61 e0       	ldi	r22, 0x01	; 1
    1b30:	0e 94 a6 00 	call	0x14c	; 0x14c <_Z7pinModehh>
		lAstpwm=0;
    1b34:	10 92 d6 02 	sts	0x02D6, r1
		step1=5;
    1b38:	10 93 d7 02 	sts	0x02D7, r17
		interval=10;
    1b3c:	0a e0       	ldi	r16, 0x0A	; 10
    1b3e:	00 93 d8 02 	sts	0x02D8, r16
	uint8_t dIrpin, pWmpin, lAstpwm, step1, interval;	//variables for first motor
	uint8_t dIrpin1, pWmpin1, lAstpwm1, step2; //variables for second motor
	uint8_t dIrpin2, pWmpin2, lAstpwm2, step3; //variables for third motor
	
	Cytron(uint8_t getdIrpin, uint8_t getpWmpin){			//constructor function takes direction and pwm pins for cytron
		dIrpin=getdIrpin;
    1b42:	83 e0       	ldi	r24, 0x03	; 3
    1b44:	80 93 e1 02 	sts	0x02E1, r24
		pWmpin=getpWmpin;
    1b48:	82 e0       	ldi	r24, 0x02	; 2
    1b4a:	80 93 e2 02 	sts	0x02E2, r24
		pinMode(dIrpin,OUTPUT);			//sets direction pin as output
    1b4e:	83 e0       	ldi	r24, 0x03	; 3
    1b50:	61 e0       	ldi	r22, 0x01	; 1
    1b52:	0e 94 a6 00 	call	0x14c	; 0x14c <_Z7pinModehh>
		lAstpwm=0;
    1b56:	10 92 e3 02 	sts	0x02E3, r1
		step1=5;
    1b5a:	10 93 e4 02 	sts	0x02E4, r17
		interval=10;
    1b5e:	00 93 e5 02 	sts	0x02E5, r16
	uint8_t dIrpin, pWmpin, lAstpwm, step1, interval;	//variables for first motor
	uint8_t dIrpin1, pWmpin1, lAstpwm1, step2; //variables for second motor
	uint8_t dIrpin2, pWmpin2, lAstpwm2, step3; //variables for third motor
	
	Cytron(uint8_t getdIrpin, uint8_t getpWmpin){			//constructor function takes direction and pwm pins for cytron
		dIrpin=getdIrpin;
    1b62:	80 e1       	ldi	r24, 0x10	; 16
    1b64:	80 93 ee 02 	sts	0x02EE, r24
		pWmpin=getpWmpin;
    1b68:	81 e1       	ldi	r24, 0x11	; 17
    1b6a:	80 93 ef 02 	sts	0x02EF, r24
		pinMode(dIrpin,OUTPUT);			//sets direction pin as output
    1b6e:	80 e1       	ldi	r24, 0x10	; 16
    1b70:	61 e0       	ldi	r22, 0x01	; 1
    1b72:	0e 94 a6 00 	call	0x14c	; 0x14c <_Z7pinModehh>
		lAstpwm=0;
    1b76:	10 92 f0 02 	sts	0x02F0, r1
		step1=5;
    1b7a:	10 93 f1 02 	sts	0x02F1, r17
		interval=10;
    1b7e:	00 93 f2 02 	sts	0x02F2, r16
	uint8_t dIrpin, pWmpin, lAstpwm, step1, interval;	//variables for first motor
	uint8_t dIrpin1, pWmpin1, lAstpwm1, step2; //variables for second motor
	uint8_t dIrpin2, pWmpin2, lAstpwm2, step3; //variables for third motor
	
	Cytron(uint8_t getdIrpin, uint8_t getpWmpin){			//constructor function takes direction and pwm pins for cytron
		dIrpin=getdIrpin;
    1b82:	8d e2       	ldi	r24, 0x2D	; 45
    1b84:	80 93 fb 02 	sts	0x02FB, r24
		pWmpin=getpWmpin;
    1b88:	86 e0       	ldi	r24, 0x06	; 6
    1b8a:	80 93 fc 02 	sts	0x02FC, r24
		pinMode(dIrpin,OUTPUT);			//sets direction pin as output
    1b8e:	8d e2       	ldi	r24, 0x2D	; 45
    1b90:	61 e0       	ldi	r22, 0x01	; 1
    1b92:	0e 94 a6 00 	call	0x14c	; 0x14c <_Z7pinModehh>
		lAstpwm=0;
    1b96:	10 92 fd 02 	sts	0x02FD, r1
		step1=5;
    1b9a:	10 93 fe 02 	sts	0x02FE, r17
		interval=10;
    1b9e:	00 93 ff 02 	sts	0x02FF, r16
    1ba2:	1f 91       	pop	r17
    1ba4:	0f 91       	pop	r16
    1ba6:	08 95       	ret

00001ba8 <__divsf3>:
    1ba8:	0c d0       	rcall	.+24     	; 0x1bc2 <__divsf3x>
    1baa:	eb c0       	rjmp	.+470    	; 0x1d82 <__fp_round>
    1bac:	e3 d0       	rcall	.+454    	; 0x1d74 <__fp_pscB>
    1bae:	40 f0       	brcs	.+16     	; 0x1bc0 <__divsf3+0x18>
    1bb0:	da d0       	rcall	.+436    	; 0x1d66 <__fp_pscA>
    1bb2:	30 f0       	brcs	.+12     	; 0x1bc0 <__divsf3+0x18>
    1bb4:	21 f4       	brne	.+8      	; 0x1bbe <__divsf3+0x16>
    1bb6:	5f 3f       	cpi	r21, 0xFF	; 255
    1bb8:	19 f0       	breq	.+6      	; 0x1bc0 <__divsf3+0x18>
    1bba:	cc c0       	rjmp	.+408    	; 0x1d54 <__fp_inf>
    1bbc:	51 11       	cpse	r21, r1
    1bbe:	15 c1       	rjmp	.+554    	; 0x1dea <__fp_szero>
    1bc0:	cf c0       	rjmp	.+414    	; 0x1d60 <__fp_nan>

00001bc2 <__divsf3x>:
    1bc2:	f0 d0       	rcall	.+480    	; 0x1da4 <__fp_split3>
    1bc4:	98 f3       	brcs	.-26     	; 0x1bac <__divsf3+0x4>

00001bc6 <__divsf3_pse>:
    1bc6:	99 23       	and	r25, r25
    1bc8:	c9 f3       	breq	.-14     	; 0x1bbc <__divsf3+0x14>
    1bca:	55 23       	and	r21, r21
    1bcc:	b1 f3       	breq	.-20     	; 0x1bba <__divsf3+0x12>
    1bce:	95 1b       	sub	r25, r21
    1bd0:	55 0b       	sbc	r21, r21
    1bd2:	bb 27       	eor	r27, r27
    1bd4:	aa 27       	eor	r26, r26
    1bd6:	62 17       	cp	r22, r18
    1bd8:	73 07       	cpc	r23, r19
    1bda:	84 07       	cpc	r24, r20
    1bdc:	38 f0       	brcs	.+14     	; 0x1bec <__divsf3_pse+0x26>
    1bde:	9f 5f       	subi	r25, 0xFF	; 255
    1be0:	5f 4f       	sbci	r21, 0xFF	; 255
    1be2:	22 0f       	add	r18, r18
    1be4:	33 1f       	adc	r19, r19
    1be6:	44 1f       	adc	r20, r20
    1be8:	aa 1f       	adc	r26, r26
    1bea:	a9 f3       	breq	.-22     	; 0x1bd6 <__divsf3_pse+0x10>
    1bec:	33 d0       	rcall	.+102    	; 0x1c54 <__divsf3_pse+0x8e>
    1bee:	0e 2e       	mov	r0, r30
    1bf0:	3a f0       	brmi	.+14     	; 0x1c00 <__divsf3_pse+0x3a>
    1bf2:	e0 e8       	ldi	r30, 0x80	; 128
    1bf4:	30 d0       	rcall	.+96     	; 0x1c56 <__divsf3_pse+0x90>
    1bf6:	91 50       	subi	r25, 0x01	; 1
    1bf8:	50 40       	sbci	r21, 0x00	; 0
    1bfa:	e6 95       	lsr	r30
    1bfc:	00 1c       	adc	r0, r0
    1bfe:	ca f7       	brpl	.-14     	; 0x1bf2 <__divsf3_pse+0x2c>
    1c00:	29 d0       	rcall	.+82     	; 0x1c54 <__divsf3_pse+0x8e>
    1c02:	fe 2f       	mov	r31, r30
    1c04:	27 d0       	rcall	.+78     	; 0x1c54 <__divsf3_pse+0x8e>
    1c06:	66 0f       	add	r22, r22
    1c08:	77 1f       	adc	r23, r23
    1c0a:	88 1f       	adc	r24, r24
    1c0c:	bb 1f       	adc	r27, r27
    1c0e:	26 17       	cp	r18, r22
    1c10:	37 07       	cpc	r19, r23
    1c12:	48 07       	cpc	r20, r24
    1c14:	ab 07       	cpc	r26, r27
    1c16:	b0 e8       	ldi	r27, 0x80	; 128
    1c18:	09 f0       	breq	.+2      	; 0x1c1c <__divsf3_pse+0x56>
    1c1a:	bb 0b       	sbc	r27, r27
    1c1c:	80 2d       	mov	r24, r0
    1c1e:	bf 01       	movw	r22, r30
    1c20:	ff 27       	eor	r31, r31
    1c22:	93 58       	subi	r25, 0x83	; 131
    1c24:	5f 4f       	sbci	r21, 0xFF	; 255
    1c26:	2a f0       	brmi	.+10     	; 0x1c32 <__divsf3_pse+0x6c>
    1c28:	9e 3f       	cpi	r25, 0xFE	; 254
    1c2a:	51 05       	cpc	r21, r1
    1c2c:	68 f0       	brcs	.+26     	; 0x1c48 <__divsf3_pse+0x82>
    1c2e:	92 c0       	rjmp	.+292    	; 0x1d54 <__fp_inf>
    1c30:	dc c0       	rjmp	.+440    	; 0x1dea <__fp_szero>
    1c32:	5f 3f       	cpi	r21, 0xFF	; 255
    1c34:	ec f3       	brlt	.-6      	; 0x1c30 <__divsf3_pse+0x6a>
    1c36:	98 3e       	cpi	r25, 0xE8	; 232
    1c38:	dc f3       	brlt	.-10     	; 0x1c30 <__divsf3_pse+0x6a>
    1c3a:	86 95       	lsr	r24
    1c3c:	77 95       	ror	r23
    1c3e:	67 95       	ror	r22
    1c40:	b7 95       	ror	r27
    1c42:	f7 95       	ror	r31
    1c44:	9f 5f       	subi	r25, 0xFF	; 255
    1c46:	c9 f7       	brne	.-14     	; 0x1c3a <__divsf3_pse+0x74>
    1c48:	88 0f       	add	r24, r24
    1c4a:	91 1d       	adc	r25, r1
    1c4c:	96 95       	lsr	r25
    1c4e:	87 95       	ror	r24
    1c50:	97 f9       	bld	r25, 7
    1c52:	08 95       	ret
    1c54:	e1 e0       	ldi	r30, 0x01	; 1
    1c56:	66 0f       	add	r22, r22
    1c58:	77 1f       	adc	r23, r23
    1c5a:	88 1f       	adc	r24, r24
    1c5c:	bb 1f       	adc	r27, r27
    1c5e:	62 17       	cp	r22, r18
    1c60:	73 07       	cpc	r23, r19
    1c62:	84 07       	cpc	r24, r20
    1c64:	ba 07       	cpc	r27, r26
    1c66:	20 f0       	brcs	.+8      	; 0x1c70 <__divsf3_pse+0xaa>
    1c68:	62 1b       	sub	r22, r18
    1c6a:	73 0b       	sbc	r23, r19
    1c6c:	84 0b       	sbc	r24, r20
    1c6e:	ba 0b       	sbc	r27, r26
    1c70:	ee 1f       	adc	r30, r30
    1c72:	88 f7       	brcc	.-30     	; 0x1c56 <__divsf3_pse+0x90>
    1c74:	e0 95       	com	r30
    1c76:	08 95       	ret

00001c78 <__fixsfsi>:
    1c78:	04 d0       	rcall	.+8      	; 0x1c82 <__fixunssfsi>
    1c7a:	68 94       	set
    1c7c:	b1 11       	cpse	r27, r1
    1c7e:	b5 c0       	rjmp	.+362    	; 0x1dea <__fp_szero>
    1c80:	08 95       	ret

00001c82 <__fixunssfsi>:
    1c82:	98 d0       	rcall	.+304    	; 0x1db4 <__fp_splitA>
    1c84:	88 f0       	brcs	.+34     	; 0x1ca8 <__fixunssfsi+0x26>
    1c86:	9f 57       	subi	r25, 0x7F	; 127
    1c88:	90 f0       	brcs	.+36     	; 0x1cae <__fixunssfsi+0x2c>
    1c8a:	b9 2f       	mov	r27, r25
    1c8c:	99 27       	eor	r25, r25
    1c8e:	b7 51       	subi	r27, 0x17	; 23
    1c90:	a0 f0       	brcs	.+40     	; 0x1cba <__fixunssfsi+0x38>
    1c92:	d1 f0       	breq	.+52     	; 0x1cc8 <__fixunssfsi+0x46>
    1c94:	66 0f       	add	r22, r22
    1c96:	77 1f       	adc	r23, r23
    1c98:	88 1f       	adc	r24, r24
    1c9a:	99 1f       	adc	r25, r25
    1c9c:	1a f0       	brmi	.+6      	; 0x1ca4 <__fixunssfsi+0x22>
    1c9e:	ba 95       	dec	r27
    1ca0:	c9 f7       	brne	.-14     	; 0x1c94 <__fixunssfsi+0x12>
    1ca2:	12 c0       	rjmp	.+36     	; 0x1cc8 <__fixunssfsi+0x46>
    1ca4:	b1 30       	cpi	r27, 0x01	; 1
    1ca6:	81 f0       	breq	.+32     	; 0x1cc8 <__fixunssfsi+0x46>
    1ca8:	9f d0       	rcall	.+318    	; 0x1de8 <__fp_zero>
    1caa:	b1 e0       	ldi	r27, 0x01	; 1
    1cac:	08 95       	ret
    1cae:	9c c0       	rjmp	.+312    	; 0x1de8 <__fp_zero>
    1cb0:	67 2f       	mov	r22, r23
    1cb2:	78 2f       	mov	r23, r24
    1cb4:	88 27       	eor	r24, r24
    1cb6:	b8 5f       	subi	r27, 0xF8	; 248
    1cb8:	39 f0       	breq	.+14     	; 0x1cc8 <__fixunssfsi+0x46>
    1cba:	b9 3f       	cpi	r27, 0xF9	; 249
    1cbc:	cc f3       	brlt	.-14     	; 0x1cb0 <__fixunssfsi+0x2e>
    1cbe:	86 95       	lsr	r24
    1cc0:	77 95       	ror	r23
    1cc2:	67 95       	ror	r22
    1cc4:	b3 95       	inc	r27
    1cc6:	d9 f7       	brne	.-10     	; 0x1cbe <__fixunssfsi+0x3c>
    1cc8:	3e f4       	brtc	.+14     	; 0x1cd8 <__fixunssfsi+0x56>
    1cca:	90 95       	com	r25
    1ccc:	80 95       	com	r24
    1cce:	70 95       	com	r23
    1cd0:	61 95       	neg	r22
    1cd2:	7f 4f       	sbci	r23, 0xFF	; 255
    1cd4:	8f 4f       	sbci	r24, 0xFF	; 255
    1cd6:	9f 4f       	sbci	r25, 0xFF	; 255
    1cd8:	08 95       	ret

00001cda <__floatunsisf>:
    1cda:	e8 94       	clt
    1cdc:	09 c0       	rjmp	.+18     	; 0x1cf0 <__floatsisf+0x12>

00001cde <__floatsisf>:
    1cde:	97 fb       	bst	r25, 7
    1ce0:	3e f4       	brtc	.+14     	; 0x1cf0 <__floatsisf+0x12>
    1ce2:	90 95       	com	r25
    1ce4:	80 95       	com	r24
    1ce6:	70 95       	com	r23
    1ce8:	61 95       	neg	r22
    1cea:	7f 4f       	sbci	r23, 0xFF	; 255
    1cec:	8f 4f       	sbci	r24, 0xFF	; 255
    1cee:	9f 4f       	sbci	r25, 0xFF	; 255
    1cf0:	99 23       	and	r25, r25
    1cf2:	a9 f0       	breq	.+42     	; 0x1d1e <__floatsisf+0x40>
    1cf4:	f9 2f       	mov	r31, r25
    1cf6:	96 e9       	ldi	r25, 0x96	; 150
    1cf8:	bb 27       	eor	r27, r27
    1cfa:	93 95       	inc	r25
    1cfc:	f6 95       	lsr	r31
    1cfe:	87 95       	ror	r24
    1d00:	77 95       	ror	r23
    1d02:	67 95       	ror	r22
    1d04:	b7 95       	ror	r27
    1d06:	f1 11       	cpse	r31, r1
    1d08:	f8 cf       	rjmp	.-16     	; 0x1cfa <__floatsisf+0x1c>
    1d0a:	fa f4       	brpl	.+62     	; 0x1d4a <__floatsisf+0x6c>
    1d0c:	bb 0f       	add	r27, r27
    1d0e:	11 f4       	brne	.+4      	; 0x1d14 <__floatsisf+0x36>
    1d10:	60 ff       	sbrs	r22, 0
    1d12:	1b c0       	rjmp	.+54     	; 0x1d4a <__floatsisf+0x6c>
    1d14:	6f 5f       	subi	r22, 0xFF	; 255
    1d16:	7f 4f       	sbci	r23, 0xFF	; 255
    1d18:	8f 4f       	sbci	r24, 0xFF	; 255
    1d1a:	9f 4f       	sbci	r25, 0xFF	; 255
    1d1c:	16 c0       	rjmp	.+44     	; 0x1d4a <__floatsisf+0x6c>
    1d1e:	88 23       	and	r24, r24
    1d20:	11 f0       	breq	.+4      	; 0x1d26 <__floatsisf+0x48>
    1d22:	96 e9       	ldi	r25, 0x96	; 150
    1d24:	11 c0       	rjmp	.+34     	; 0x1d48 <__floatsisf+0x6a>
    1d26:	77 23       	and	r23, r23
    1d28:	21 f0       	breq	.+8      	; 0x1d32 <__floatsisf+0x54>
    1d2a:	9e e8       	ldi	r25, 0x8E	; 142
    1d2c:	87 2f       	mov	r24, r23
    1d2e:	76 2f       	mov	r23, r22
    1d30:	05 c0       	rjmp	.+10     	; 0x1d3c <__floatsisf+0x5e>
    1d32:	66 23       	and	r22, r22
    1d34:	71 f0       	breq	.+28     	; 0x1d52 <__floatsisf+0x74>
    1d36:	96 e8       	ldi	r25, 0x86	; 134
    1d38:	86 2f       	mov	r24, r22
    1d3a:	70 e0       	ldi	r23, 0x00	; 0
    1d3c:	60 e0       	ldi	r22, 0x00	; 0
    1d3e:	2a f0       	brmi	.+10     	; 0x1d4a <__floatsisf+0x6c>
    1d40:	9a 95       	dec	r25
    1d42:	66 0f       	add	r22, r22
    1d44:	77 1f       	adc	r23, r23
    1d46:	88 1f       	adc	r24, r24
    1d48:	da f7       	brpl	.-10     	; 0x1d40 <__floatsisf+0x62>
    1d4a:	88 0f       	add	r24, r24
    1d4c:	96 95       	lsr	r25
    1d4e:	87 95       	ror	r24
    1d50:	97 f9       	bld	r25, 7
    1d52:	08 95       	ret

00001d54 <__fp_inf>:
    1d54:	97 f9       	bld	r25, 7
    1d56:	9f 67       	ori	r25, 0x7F	; 127
    1d58:	80 e8       	ldi	r24, 0x80	; 128
    1d5a:	70 e0       	ldi	r23, 0x00	; 0
    1d5c:	60 e0       	ldi	r22, 0x00	; 0
    1d5e:	08 95       	ret

00001d60 <__fp_nan>:
    1d60:	9f ef       	ldi	r25, 0xFF	; 255
    1d62:	80 ec       	ldi	r24, 0xC0	; 192
    1d64:	08 95       	ret

00001d66 <__fp_pscA>:
    1d66:	00 24       	eor	r0, r0
    1d68:	0a 94       	dec	r0
    1d6a:	16 16       	cp	r1, r22
    1d6c:	17 06       	cpc	r1, r23
    1d6e:	18 06       	cpc	r1, r24
    1d70:	09 06       	cpc	r0, r25
    1d72:	08 95       	ret

00001d74 <__fp_pscB>:
    1d74:	00 24       	eor	r0, r0
    1d76:	0a 94       	dec	r0
    1d78:	12 16       	cp	r1, r18
    1d7a:	13 06       	cpc	r1, r19
    1d7c:	14 06       	cpc	r1, r20
    1d7e:	05 06       	cpc	r0, r21
    1d80:	08 95       	ret

00001d82 <__fp_round>:
    1d82:	09 2e       	mov	r0, r25
    1d84:	03 94       	inc	r0
    1d86:	00 0c       	add	r0, r0
    1d88:	11 f4       	brne	.+4      	; 0x1d8e <__fp_round+0xc>
    1d8a:	88 23       	and	r24, r24
    1d8c:	52 f0       	brmi	.+20     	; 0x1da2 <__fp_round+0x20>
    1d8e:	bb 0f       	add	r27, r27
    1d90:	40 f4       	brcc	.+16     	; 0x1da2 <__fp_round+0x20>
    1d92:	bf 2b       	or	r27, r31
    1d94:	11 f4       	brne	.+4      	; 0x1d9a <__fp_round+0x18>
    1d96:	60 ff       	sbrs	r22, 0
    1d98:	04 c0       	rjmp	.+8      	; 0x1da2 <__fp_round+0x20>
    1d9a:	6f 5f       	subi	r22, 0xFF	; 255
    1d9c:	7f 4f       	sbci	r23, 0xFF	; 255
    1d9e:	8f 4f       	sbci	r24, 0xFF	; 255
    1da0:	9f 4f       	sbci	r25, 0xFF	; 255
    1da2:	08 95       	ret

00001da4 <__fp_split3>:
    1da4:	57 fd       	sbrc	r21, 7
    1da6:	90 58       	subi	r25, 0x80	; 128
    1da8:	44 0f       	add	r20, r20
    1daa:	55 1f       	adc	r21, r21
    1dac:	59 f0       	breq	.+22     	; 0x1dc4 <__fp_splitA+0x10>
    1dae:	5f 3f       	cpi	r21, 0xFF	; 255
    1db0:	71 f0       	breq	.+28     	; 0x1dce <__fp_splitA+0x1a>
    1db2:	47 95       	ror	r20

00001db4 <__fp_splitA>:
    1db4:	88 0f       	add	r24, r24
    1db6:	97 fb       	bst	r25, 7
    1db8:	99 1f       	adc	r25, r25
    1dba:	61 f0       	breq	.+24     	; 0x1dd4 <__fp_splitA+0x20>
    1dbc:	9f 3f       	cpi	r25, 0xFF	; 255
    1dbe:	79 f0       	breq	.+30     	; 0x1dde <__fp_splitA+0x2a>
    1dc0:	87 95       	ror	r24
    1dc2:	08 95       	ret
    1dc4:	12 16       	cp	r1, r18
    1dc6:	13 06       	cpc	r1, r19
    1dc8:	14 06       	cpc	r1, r20
    1dca:	55 1f       	adc	r21, r21
    1dcc:	f2 cf       	rjmp	.-28     	; 0x1db2 <__fp_split3+0xe>
    1dce:	46 95       	lsr	r20
    1dd0:	f1 df       	rcall	.-30     	; 0x1db4 <__fp_splitA>
    1dd2:	08 c0       	rjmp	.+16     	; 0x1de4 <__fp_splitA+0x30>
    1dd4:	16 16       	cp	r1, r22
    1dd6:	17 06       	cpc	r1, r23
    1dd8:	18 06       	cpc	r1, r24
    1dda:	99 1f       	adc	r25, r25
    1ddc:	f1 cf       	rjmp	.-30     	; 0x1dc0 <__fp_splitA+0xc>
    1dde:	86 95       	lsr	r24
    1de0:	71 05       	cpc	r23, r1
    1de2:	61 05       	cpc	r22, r1
    1de4:	08 94       	sec
    1de6:	08 95       	ret

00001de8 <__fp_zero>:
    1de8:	e8 94       	clt

00001dea <__fp_szero>:
    1dea:	bb 27       	eor	r27, r27
    1dec:	66 27       	eor	r22, r22
    1dee:	77 27       	eor	r23, r23
    1df0:	cb 01       	movw	r24, r22
    1df2:	97 f9       	bld	r25, 7
    1df4:	08 95       	ret

00001df6 <__mulsf3>:
    1df6:	0b d0       	rcall	.+22     	; 0x1e0e <__mulsf3x>
    1df8:	c4 cf       	rjmp	.-120    	; 0x1d82 <__fp_round>
    1dfa:	b5 df       	rcall	.-150    	; 0x1d66 <__fp_pscA>
    1dfc:	28 f0       	brcs	.+10     	; 0x1e08 <__mulsf3+0x12>
    1dfe:	ba df       	rcall	.-140    	; 0x1d74 <__fp_pscB>
    1e00:	18 f0       	brcs	.+6      	; 0x1e08 <__mulsf3+0x12>
    1e02:	95 23       	and	r25, r21
    1e04:	09 f0       	breq	.+2      	; 0x1e08 <__mulsf3+0x12>
    1e06:	a6 cf       	rjmp	.-180    	; 0x1d54 <__fp_inf>
    1e08:	ab cf       	rjmp	.-170    	; 0x1d60 <__fp_nan>
    1e0a:	11 24       	eor	r1, r1
    1e0c:	ee cf       	rjmp	.-36     	; 0x1dea <__fp_szero>

00001e0e <__mulsf3x>:
    1e0e:	ca df       	rcall	.-108    	; 0x1da4 <__fp_split3>
    1e10:	a0 f3       	brcs	.-24     	; 0x1dfa <__mulsf3+0x4>

00001e12 <__mulsf3_pse>:
    1e12:	95 9f       	mul	r25, r21
    1e14:	d1 f3       	breq	.-12     	; 0x1e0a <__mulsf3+0x14>
    1e16:	95 0f       	add	r25, r21
    1e18:	50 e0       	ldi	r21, 0x00	; 0
    1e1a:	55 1f       	adc	r21, r21
    1e1c:	62 9f       	mul	r22, r18
    1e1e:	f0 01       	movw	r30, r0
    1e20:	72 9f       	mul	r23, r18
    1e22:	bb 27       	eor	r27, r27
    1e24:	f0 0d       	add	r31, r0
    1e26:	b1 1d       	adc	r27, r1
    1e28:	63 9f       	mul	r22, r19
    1e2a:	aa 27       	eor	r26, r26
    1e2c:	f0 0d       	add	r31, r0
    1e2e:	b1 1d       	adc	r27, r1
    1e30:	aa 1f       	adc	r26, r26
    1e32:	64 9f       	mul	r22, r20
    1e34:	66 27       	eor	r22, r22
    1e36:	b0 0d       	add	r27, r0
    1e38:	a1 1d       	adc	r26, r1
    1e3a:	66 1f       	adc	r22, r22
    1e3c:	82 9f       	mul	r24, r18
    1e3e:	22 27       	eor	r18, r18
    1e40:	b0 0d       	add	r27, r0
    1e42:	a1 1d       	adc	r26, r1
    1e44:	62 1f       	adc	r22, r18
    1e46:	73 9f       	mul	r23, r19
    1e48:	b0 0d       	add	r27, r0
    1e4a:	a1 1d       	adc	r26, r1
    1e4c:	62 1f       	adc	r22, r18
    1e4e:	83 9f       	mul	r24, r19
    1e50:	a0 0d       	add	r26, r0
    1e52:	61 1d       	adc	r22, r1
    1e54:	22 1f       	adc	r18, r18
    1e56:	74 9f       	mul	r23, r20
    1e58:	33 27       	eor	r19, r19
    1e5a:	a0 0d       	add	r26, r0
    1e5c:	61 1d       	adc	r22, r1
    1e5e:	23 1f       	adc	r18, r19
    1e60:	84 9f       	mul	r24, r20
    1e62:	60 0d       	add	r22, r0
    1e64:	21 1d       	adc	r18, r1
    1e66:	82 2f       	mov	r24, r18
    1e68:	76 2f       	mov	r23, r22
    1e6a:	6a 2f       	mov	r22, r26
    1e6c:	11 24       	eor	r1, r1
    1e6e:	9f 57       	subi	r25, 0x7F	; 127
    1e70:	50 40       	sbci	r21, 0x00	; 0
    1e72:	8a f0       	brmi	.+34     	; 0x1e96 <__mulsf3_pse+0x84>
    1e74:	e1 f0       	breq	.+56     	; 0x1eae <__mulsf3_pse+0x9c>
    1e76:	88 23       	and	r24, r24
    1e78:	4a f0       	brmi	.+18     	; 0x1e8c <__mulsf3_pse+0x7a>
    1e7a:	ee 0f       	add	r30, r30
    1e7c:	ff 1f       	adc	r31, r31
    1e7e:	bb 1f       	adc	r27, r27
    1e80:	66 1f       	adc	r22, r22
    1e82:	77 1f       	adc	r23, r23
    1e84:	88 1f       	adc	r24, r24
    1e86:	91 50       	subi	r25, 0x01	; 1
    1e88:	50 40       	sbci	r21, 0x00	; 0
    1e8a:	a9 f7       	brne	.-22     	; 0x1e76 <__mulsf3_pse+0x64>
    1e8c:	9e 3f       	cpi	r25, 0xFE	; 254
    1e8e:	51 05       	cpc	r21, r1
    1e90:	70 f0       	brcs	.+28     	; 0x1eae <__mulsf3_pse+0x9c>
    1e92:	60 cf       	rjmp	.-320    	; 0x1d54 <__fp_inf>
    1e94:	aa cf       	rjmp	.-172    	; 0x1dea <__fp_szero>
    1e96:	5f 3f       	cpi	r21, 0xFF	; 255
    1e98:	ec f3       	brlt	.-6      	; 0x1e94 <__mulsf3_pse+0x82>
    1e9a:	98 3e       	cpi	r25, 0xE8	; 232
    1e9c:	dc f3       	brlt	.-10     	; 0x1e94 <__mulsf3_pse+0x82>
    1e9e:	86 95       	lsr	r24
    1ea0:	77 95       	ror	r23
    1ea2:	67 95       	ror	r22
    1ea4:	b7 95       	ror	r27
    1ea6:	f7 95       	ror	r31
    1ea8:	e7 95       	ror	r30
    1eaa:	9f 5f       	subi	r25, 0xFF	; 255
    1eac:	c1 f7       	brne	.-16     	; 0x1e9e <__mulsf3_pse+0x8c>
    1eae:	fe 2b       	or	r31, r30
    1eb0:	88 0f       	add	r24, r24
    1eb2:	91 1d       	adc	r25, r1
    1eb4:	96 95       	lsr	r25
    1eb6:	87 95       	ror	r24
    1eb8:	97 f9       	bld	r25, 7
    1eba:	08 95       	ret

00001ebc <__mulsi3>:
    1ebc:	62 9f       	mul	r22, r18
    1ebe:	d0 01       	movw	r26, r0
    1ec0:	73 9f       	mul	r23, r19
    1ec2:	f0 01       	movw	r30, r0
    1ec4:	82 9f       	mul	r24, r18
    1ec6:	e0 0d       	add	r30, r0
    1ec8:	f1 1d       	adc	r31, r1
    1eca:	64 9f       	mul	r22, r20
    1ecc:	e0 0d       	add	r30, r0
    1ece:	f1 1d       	adc	r31, r1
    1ed0:	92 9f       	mul	r25, r18
    1ed2:	f0 0d       	add	r31, r0
    1ed4:	83 9f       	mul	r24, r19
    1ed6:	f0 0d       	add	r31, r0
    1ed8:	74 9f       	mul	r23, r20
    1eda:	f0 0d       	add	r31, r0
    1edc:	65 9f       	mul	r22, r21
    1ede:	f0 0d       	add	r31, r0
    1ee0:	99 27       	eor	r25, r25
    1ee2:	72 9f       	mul	r23, r18
    1ee4:	b0 0d       	add	r27, r0
    1ee6:	e1 1d       	adc	r30, r1
    1ee8:	f9 1f       	adc	r31, r25
    1eea:	63 9f       	mul	r22, r19
    1eec:	b0 0d       	add	r27, r0
    1eee:	e1 1d       	adc	r30, r1
    1ef0:	f9 1f       	adc	r31, r25
    1ef2:	bd 01       	movw	r22, r26
    1ef4:	cf 01       	movw	r24, r30
    1ef6:	11 24       	eor	r1, r1
    1ef8:	08 95       	ret

00001efa <__divmodhi4>:
    1efa:	97 fb       	bst	r25, 7
    1efc:	09 2e       	mov	r0, r25
    1efe:	07 26       	eor	r0, r23
    1f00:	0a d0       	rcall	.+20     	; 0x1f16 <__divmodhi4_neg1>
    1f02:	77 fd       	sbrc	r23, 7
    1f04:	04 d0       	rcall	.+8      	; 0x1f0e <__divmodhi4_neg2>
    1f06:	27 d0       	rcall	.+78     	; 0x1f56 <__udivmodhi4>
    1f08:	06 d0       	rcall	.+12     	; 0x1f16 <__divmodhi4_neg1>
    1f0a:	00 20       	and	r0, r0
    1f0c:	1a f4       	brpl	.+6      	; 0x1f14 <__divmodhi4_exit>

00001f0e <__divmodhi4_neg2>:
    1f0e:	70 95       	com	r23
    1f10:	61 95       	neg	r22
    1f12:	7f 4f       	sbci	r23, 0xFF	; 255

00001f14 <__divmodhi4_exit>:
    1f14:	08 95       	ret

00001f16 <__divmodhi4_neg1>:
    1f16:	f6 f7       	brtc	.-4      	; 0x1f14 <__divmodhi4_exit>
    1f18:	90 95       	com	r25
    1f1a:	81 95       	neg	r24
    1f1c:	9f 4f       	sbci	r25, 0xFF	; 255
    1f1e:	08 95       	ret

00001f20 <__divmodsi4>:
    1f20:	97 fb       	bst	r25, 7
    1f22:	09 2e       	mov	r0, r25
    1f24:	05 26       	eor	r0, r21
    1f26:	0e d0       	rcall	.+28     	; 0x1f44 <__divmodsi4_neg1>
    1f28:	57 fd       	sbrc	r21, 7
    1f2a:	04 d0       	rcall	.+8      	; 0x1f34 <__divmodsi4_neg2>
    1f2c:	28 d0       	rcall	.+80     	; 0x1f7e <__udivmodsi4>
    1f2e:	0a d0       	rcall	.+20     	; 0x1f44 <__divmodsi4_neg1>
    1f30:	00 1c       	adc	r0, r0
    1f32:	38 f4       	brcc	.+14     	; 0x1f42 <__divmodsi4_exit>

00001f34 <__divmodsi4_neg2>:
    1f34:	50 95       	com	r21
    1f36:	40 95       	com	r20
    1f38:	30 95       	com	r19
    1f3a:	21 95       	neg	r18
    1f3c:	3f 4f       	sbci	r19, 0xFF	; 255
    1f3e:	4f 4f       	sbci	r20, 0xFF	; 255
    1f40:	5f 4f       	sbci	r21, 0xFF	; 255

00001f42 <__divmodsi4_exit>:
    1f42:	08 95       	ret

00001f44 <__divmodsi4_neg1>:
    1f44:	f6 f7       	brtc	.-4      	; 0x1f42 <__divmodsi4_exit>
    1f46:	90 95       	com	r25
    1f48:	80 95       	com	r24
    1f4a:	70 95       	com	r23
    1f4c:	61 95       	neg	r22
    1f4e:	7f 4f       	sbci	r23, 0xFF	; 255
    1f50:	8f 4f       	sbci	r24, 0xFF	; 255
    1f52:	9f 4f       	sbci	r25, 0xFF	; 255
    1f54:	08 95       	ret

00001f56 <__udivmodhi4>:
    1f56:	aa 1b       	sub	r26, r26
    1f58:	bb 1b       	sub	r27, r27
    1f5a:	51 e1       	ldi	r21, 0x11	; 17
    1f5c:	07 c0       	rjmp	.+14     	; 0x1f6c <__udivmodhi4_ep>

00001f5e <__udivmodhi4_loop>:
    1f5e:	aa 1f       	adc	r26, r26
    1f60:	bb 1f       	adc	r27, r27
    1f62:	a6 17       	cp	r26, r22
    1f64:	b7 07       	cpc	r27, r23
    1f66:	10 f0       	brcs	.+4      	; 0x1f6c <__udivmodhi4_ep>
    1f68:	a6 1b       	sub	r26, r22
    1f6a:	b7 0b       	sbc	r27, r23

00001f6c <__udivmodhi4_ep>:
    1f6c:	88 1f       	adc	r24, r24
    1f6e:	99 1f       	adc	r25, r25
    1f70:	5a 95       	dec	r21
    1f72:	a9 f7       	brne	.-22     	; 0x1f5e <__udivmodhi4_loop>
    1f74:	80 95       	com	r24
    1f76:	90 95       	com	r25
    1f78:	bc 01       	movw	r22, r24
    1f7a:	cd 01       	movw	r24, r26
    1f7c:	08 95       	ret

00001f7e <__udivmodsi4>:
    1f7e:	a1 e2       	ldi	r26, 0x21	; 33
    1f80:	1a 2e       	mov	r1, r26
    1f82:	aa 1b       	sub	r26, r26
    1f84:	bb 1b       	sub	r27, r27
    1f86:	fd 01       	movw	r30, r26
    1f88:	0d c0       	rjmp	.+26     	; 0x1fa4 <__udivmodsi4_ep>

00001f8a <__udivmodsi4_loop>:
    1f8a:	aa 1f       	adc	r26, r26
    1f8c:	bb 1f       	adc	r27, r27
    1f8e:	ee 1f       	adc	r30, r30
    1f90:	ff 1f       	adc	r31, r31
    1f92:	a2 17       	cp	r26, r18
    1f94:	b3 07       	cpc	r27, r19
    1f96:	e4 07       	cpc	r30, r20
    1f98:	f5 07       	cpc	r31, r21
    1f9a:	20 f0       	brcs	.+8      	; 0x1fa4 <__udivmodsi4_ep>
    1f9c:	a2 1b       	sub	r26, r18
    1f9e:	b3 0b       	sbc	r27, r19
    1fa0:	e4 0b       	sbc	r30, r20
    1fa2:	f5 0b       	sbc	r31, r21

00001fa4 <__udivmodsi4_ep>:
    1fa4:	66 1f       	adc	r22, r22
    1fa6:	77 1f       	adc	r23, r23
    1fa8:	88 1f       	adc	r24, r24
    1faa:	99 1f       	adc	r25, r25
    1fac:	1a 94       	dec	r1
    1fae:	69 f7       	brne	.-38     	; 0x1f8a <__udivmodsi4_loop>
    1fb0:	60 95       	com	r22
    1fb2:	70 95       	com	r23
    1fb4:	80 95       	com	r24
    1fb6:	90 95       	com	r25
    1fb8:	9b 01       	movw	r18, r22
    1fba:	ac 01       	movw	r20, r24
    1fbc:	bd 01       	movw	r22, r26
    1fbe:	cf 01       	movw	r24, r30
    1fc0:	08 95       	ret

00001fc2 <__tablejump_elpm__>:
    1fc2:	07 90       	elpm	r0, Z+
    1fc4:	f6 91       	elpm	r31, Z+
    1fc6:	e0 2d       	mov	r30, r0
    1fc8:	19 94       	eijmp

00001fca <_exit>:
    1fca:	f8 94       	cli

00001fcc <__stop_program>:
    1fcc:	ff cf       	rjmp	.-2      	; 0x1fcc <__stop_program>
