Fitter report for PeripheralBridge
Tue May 01 16:29:47 2018
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Control Signals
 17. Global & Other Fast Signals
 18. Routing Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Estimated Delay Added for Hold Timing Summary
 26. Estimated Delay Added for Hold Timing Details
 27. Fitter Messages
 28. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-----------------------+-------------------------------------------------+
; Fitter Status         ; Successful - Tue May 01 16:29:47 2018           ;
; Quartus Prime Version ; 17.0.2 Build 602 07/19/2017 SJ Standard Edition ;
; Revision Name         ; PeripheralBridge                                ;
; Top-level Entity Name ; PeripheralBridge                                ;
; Family                ; MAX II                                          ;
; Device                ; EPM570T144C5                                    ;
; Timing Models         ; Final                                           ;
; Total logic elements  ; 492 / 570 ( 86 % )                              ;
; Total pins            ; 116 / 116 ( 100 % )                             ;
; Total virtual pins    ; 0                                               ;
; UFM blocks            ; 0 / 1 ( 0 % )                                   ;
+-----------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM570T144C5                   ;                                ;
; Use smart compilation                                                      ; On                             ; Off                            ;
; Maximum processors allowed for parallel compilation                        ; All                            ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM                        ; Normal                         ;
; Placement Effort Multiplier                                                ; 4.0                            ; 1.0                            ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS                   ;                                ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                             ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                             ; Off                            ;
; Fitter Effort                                                              ; Standard Fit                   ; Auto Fit                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Periphery to Core Placement and Routing Optimization                       ; Off                            ; Off                            ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-4         ;   0.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+------------------+------------------+--------------+------------+---------------+----------------+
; Name             ; Ignored Entity   ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+------------------+------------------+--------------+------------+---------------+----------------+
; Current Strength ; PeripheralBridge ;              ; IOPort[0]  ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; IOPort[1]  ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; IOPort[2]  ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; IOPort[3]  ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; IOPort[4]  ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; IOPort[5]  ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; IOPort[6]  ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; IOPort[7]  ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; NE         ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; NOE        ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; NWE        ; 4MA           ; QSF Assignment ;
; Current Strength ; PeripheralBridge ;              ; SysClk     ; 4MA           ; QSF Assignment ;
+------------------+------------------+--------------+------------+---------------+----------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/output_files/PeripheralBridge.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 492 / 570 ( 86 % )    ;
;     -- Combinational with no register       ; 189                   ;
;     -- Register only                        ; 10                    ;
;     -- Combinational with a register        ; 293                   ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 281                   ;
;     -- 3 input functions                    ; 116                   ;
;     -- 2 input functions                    ; 81                    ;
;     -- 1 input functions                    ; 4                     ;
;     -- 0 input functions                    ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 484                   ;
;     -- arithmetic mode                      ; 8                     ;
;     -- qfbk mode                            ; 129                   ;
;     -- register cascade mode                ; 0                     ;
;     -- synchronous clear/load mode          ; 148                   ;
;     -- asynchronous clear/load mode         ; 192                   ;
;                                             ;                       ;
; Total registers                             ; 303 / 570 ( 53 % )    ;
; Total LABs                                  ; 53 / 57 ( 93 % )      ;
; Logic elements in carry chains              ; 10                    ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 116 / 116 ( 100 % )   ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )       ;
;                                             ;                       ;
; UFM blocks                                  ; 0 / 1 ( 0 % )         ;
;                                             ;                       ;
;     -- Total Fixed Point DSP Blocks         ; 0                     ;
;     -- Total Floating Point DSP Blocks      ; 0                     ;
;                                             ;                       ;
; Global signals                              ; 4                     ;
;     -- Global clocks                        ; 4 / 4 ( 100 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 61.7% / 68.7% / 54.4% ;
; Peak interconnect usage (total/H/V)         ; 61.7% / 68.7% / 54.4% ;
; Maximum fan-out                             ; 187                   ;
; Highest non-global fan-out                  ; 105                   ;
; Total fan-out                               ; 2569                  ;
; Average fan-out                             ; 4.23                  ;
+---------------------------------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                           ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ; Slow Slew Rate ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; FPGAData[0]  ; 15    ; 1        ; 0            ; 6            ; 5           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[10] ; 3     ; 1        ; 1            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[11] ; 2     ; 1        ; 1            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[12] ; 1     ; 1        ; 2            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[13] ; 144   ; 2        ; 2            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[14] ; 143   ; 2        ; 3            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[15] ; 142   ; 2        ; 3            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[1]  ; 14    ; 1        ; 0            ; 6            ; 4           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[2]  ; 13    ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[3]  ; 12    ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[4]  ; 11    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[5]  ; 8     ; 1        ; 0            ; 7            ; 5           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[6]  ; 7     ; 1        ; 0            ; 7            ; 4           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[7]  ; 6     ; 1        ; 0            ; 7            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[8]  ; 5     ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FPGAData[9]  ; 4     ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FSMCAdd[0]   ; 118   ; 2        ; 9            ; 8            ; 0           ; 90                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FSMCAdd[1]   ; 117   ; 2        ; 10           ; 8            ; 3           ; 105                   ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FSMCAdd[2]   ; 114   ; 2        ; 10           ; 8            ; 1           ; 61                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FSMCAdd[3]   ; 113   ; 2        ; 11           ; 8            ; 3           ; 22                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FSMCAdd[4]   ; 112   ; 2        ; 11           ; 8            ; 1           ; 31                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; FSMCAdd[5]   ; 111   ; 2        ; 12           ; 8            ; 3           ; 47                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; NE           ; 18    ; 1        ; 0            ; 5            ; 0           ; 19                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; NOE          ; 89    ; 2        ; 13           ; 4            ; 4           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; NWE          ; 91    ; 2        ; 13           ; 4            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
; SysClk       ; 20    ; 1        ; 0            ; 5            ; 1           ; 4                     ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; FPGAClk  ; 16    ; 1        ; 0            ; 6            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; STM32Clk ; 141   ; 2        ; 4            ; 8            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+--------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source                                   ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+--------------------------------------------------------+---------------------+
; FSMCData[0]  ; 107   ; 2        ; 13           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[10] ; 98    ; 2        ; 13           ; 5            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[11] ; 97    ; 2        ; 13           ; 5            ; 4           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[12] ; 96    ; 2        ; 13           ; 5            ; 5           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[13] ; 95    ; 2        ; 13           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[14] ; 94    ; 2        ; 13           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[15] ; 93    ; 2        ; 13           ; 4            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[1]  ; 108   ; 2        ; 13           ; 7            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[2]  ; 109   ; 2        ; 12           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[3]  ; 110   ; 2        ; 12           ; 8            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[4]  ; 106   ; 2        ; 13           ; 7            ; 5           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[5]  ; 105   ; 2        ; 13           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[6]  ; 104   ; 2        ; 13           ; 6            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[7]  ; 103   ; 2        ; 13           ; 6            ; 5           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[8]  ; 102   ; 2        ; 13           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; FSMCData[9]  ; 101   ; 2        ; 13           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 8mA              ; no                     ; User                 ; 10 pF ; FSMCController:FSMCCtrl|OutDataClk                     ; -                   ;
; IOPort[0][0] ; 88    ; 2        ; 13           ; 4            ; 5           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:0:PortX|Dir[0]       ; -                   ;
; IOPort[0][1] ; 87    ; 2        ; 13           ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:0:PortX|Dir[1]       ; -                   ;
; IOPort[0][2] ; 86    ; 2        ; 13           ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:0:PortX|Dir[2]       ; -                   ;
; IOPort[0][3] ; 85    ; 2        ; 13           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:0:PortX|Dir[3]       ; -                   ;
; IOPort[0][4] ; 84    ; 2        ; 13           ; 3            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:0:PortX|Dir[4]       ; -                   ;
; IOPort[0][5] ; 81    ; 2        ; 13           ; 3            ; 5           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:0:PortX|Dir[5]       ; -                   ;
; IOPort[0][6] ; 80    ; 2        ; 13           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:0:PortX|Dir[6]       ; -                   ;
; IOPort[0][7] ; 79    ; 2        ; 13           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:0:PortX|Dir[7]       ; -                   ;
; IOPort[0][8] ; 78    ; 2        ; 13           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:0:PortX|Dir[8]       ; -                   ;
; IOPort[1][0] ; 119   ; 2        ; 9            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:1:PortX|Dir[0]       ; -                   ;
; IOPort[1][1] ; 120   ; 2        ; 9            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:1:PortX|Dir[1]       ; -                   ;
; IOPort[1][2] ; 121   ; 2        ; 8            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:1:PortX|Dir[2]       ; -                   ;
; IOPort[1][3] ; 122   ; 2        ; 8            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:1:PortX|Dir[3]       ; -                   ;
; IOPort[1][4] ; 123   ; 2        ; 8            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:1:PortX|Dir[4]       ; -                   ;
; IOPort[1][5] ; 124   ; 2        ; 8            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:1:PortX|Dir[5]       ; -                   ;
; IOPort[1][6] ; 125   ; 2        ; 7            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:1:PortX|Dir[6]       ; -                   ;
; IOPort[1][7] ; 127   ; 2        ; 7            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:1:PortX|Dir[7]       ; -                   ;
; IOPort[1][8] ; 129   ; 2        ; 7            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:1:PortX|Dir[8]       ; -                   ;
; IOPort[2][0] ; 57    ; 1        ; 7            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:2:PortX|Dir[0]       ; -                   ;
; IOPort[2][1] ; 55    ; 1        ; 7            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:2:PortX|Dir[1]       ; -                   ;
; IOPort[2][2] ; 53    ; 1        ; 6            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:2:PortX|Dir[2]       ; -                   ;
; IOPort[2][3] ; 52    ; 1        ; 6            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:2:PortX|Dir[3]       ; -                   ;
; IOPort[2][4] ; 51    ; 1        ; 6            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:2:PortX|Dir[4]       ; -                   ;
; IOPort[2][5] ; 50    ; 1        ; 6            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:2:PortX|Dir[5]       ; -                   ;
; IOPort[2][6] ; 49    ; 1        ; 5            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:2:PortX|Dir[6]       ; -                   ;
; IOPort[2][7] ; 48    ; 1        ; 5            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:2:PortX|Dir[7]       ; -                   ;
; IOPort[2][8] ; 45    ; 1        ; 5            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:2:PortX|Dir[8]       ; -                   ;
; IOPort[3][0] ; 130   ; 2        ; 7            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:3:PortX|Dir[0]       ; -                   ;
; IOPort[3][1] ; 131   ; 2        ; 6            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:3:PortX|Dir[1]       ; -                   ;
; IOPort[3][2] ; 132   ; 2        ; 6            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:3:PortX|Dir[2]       ; -                   ;
; IOPort[3][3] ; 133   ; 2        ; 6            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:3:PortX|Dir[3]       ; -                   ;
; IOPort[3][4] ; 134   ; 2        ; 6            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:3:PortX|Dir[4]       ; -                   ;
; IOPort[3][5] ; 137   ; 2        ; 5            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:3:PortX|Dir[5]       ; -                   ;
; IOPort[3][6] ; 138   ; 2        ; 5            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:3:PortX|Dir[6]       ; -                   ;
; IOPort[3][7] ; 139   ; 2        ; 5            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:3:PortX|Dir[7]       ; -                   ;
; IOPort[3][8] ; 140   ; 2        ; 4            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController1:3:PortX|Dir[8]       ; -                   ;
; IOPort[4][0] ; 31    ; 1        ; 1            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; Port0Mux:Port4|PortController:GenericPort|IOPort[0]~10 ; -                   ;
; IOPort[4][1] ; 30    ; 1        ; 0            ; 4            ; 5           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; Port0Mux:Port4|PortController:GenericPort|Mux25~3      ; -                   ;
; IOPort[4][2] ; 29    ; 1        ; 0            ; 4            ; 3           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; Port0Mux:Port4|PortController:GenericPort|IOPort[2]~13 ; -                   ;
; IOPort[4][3] ; 28    ; 1        ; 0            ; 4            ; 2           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; Port0Mux:Port4|PortController:GenericPort|IOPort[3]~15 ; -                   ;
; IOPort[4][4] ; 27    ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; Port0Mux:Port4|PortController:GenericPort|IOPort[4]~17 ; -                   ;
; IOPort[4][5] ; 24    ; 1        ; 0            ; 5            ; 5           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; Port0Mux:Port4|PortController:GenericPort|IOPort[5]~19 ; -                   ;
; IOPort[4][6] ; 23    ; 1        ; 0            ; 5            ; 4           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; Port0Mux:Port4|PortController:GenericPort|IOPort[6]~21 ; -                   ;
; IOPort[4][7] ; 22    ; 1        ; 0            ; 5            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; Port0Mux:Port4|PortController:GenericPort|IOPort[7]~23 ; -                   ;
; IOPort[4][8] ; 21    ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; Port0Mux:Port4|PortController:GenericPort|IOPort[8]~25 ; -                   ;
; IOPort[5][0] ; 77    ; 2        ; 13           ; 2            ; 4           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:5:PortX|Dir[0]       ; -                   ;
; IOPort[5][1] ; 76    ; 2        ; 13           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:5:PortX|Dir[1]       ; -                   ;
; IOPort[5][2] ; 75    ; 2        ; 13           ; 1            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:5:PortX|Dir[2]       ; -                   ;
; IOPort[5][3] ; 74    ; 2        ; 13           ; 1            ; 4           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:5:PortX|Dir[3]       ; -                   ;
; IOPort[5][4] ; 73    ; 2        ; 13           ; 1            ; 5           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:5:PortX|Dir[4]       ; -                   ;
; IOPort[5][5] ; 72    ; 1        ; 12           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:5:PortX|Dir[5]       ; -                   ;
; IOPort[5][6] ; 71    ; 1        ; 12           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:5:PortX|Dir[6]       ; -                   ;
; IOPort[5][7] ; 70    ; 1        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:5:PortX|Dir[7]       ; -                   ;
; IOPort[5][8] ; 69    ; 1        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:5:PortX|Dir[8]       ; -                   ;
; IOPort[6][0] ; 68    ; 1        ; 10           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:6:PortX|Dir[0]       ; -                   ;
; IOPort[6][1] ; 67    ; 1        ; 10           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:6:PortX|Dir[1]       ; -                   ;
; IOPort[6][2] ; 66    ; 1        ; 10           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:6:PortX|Dir[2]       ; -                   ;
; IOPort[6][3] ; 63    ; 1        ; 8            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:6:PortX|Dir[3]       ; -                   ;
; IOPort[6][4] ; 62    ; 1        ; 8            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:6:PortX|Dir[4]       ; -                   ;
; IOPort[6][5] ; 61    ; 1        ; 8            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:6:PortX|Dir[5]       ; -                   ;
; IOPort[6][6] ; 60    ; 1        ; 8            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:6:PortX|Dir[6]       ; -                   ;
; IOPort[6][7] ; 59    ; 1        ; 7            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:6:PortX|Dir[7]       ; -                   ;
; IOPort[6][8] ; 58    ; 1        ; 7            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:6:PortX|Dir[8]       ; -                   ;
; IOPort[7][0] ; 44    ; 1        ; 4            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:7:PortX|Dir[0]       ; -                   ;
; IOPort[7][1] ; 43    ; 1        ; 4            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:7:PortX|Dir[1]       ; -                   ;
; IOPort[7][2] ; 42    ; 1        ; 4            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:7:PortX|Dir[2]       ; -                   ;
; IOPort[7][3] ; 41    ; 1        ; 3            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:7:PortX|Dir[3]       ; -                   ;
; IOPort[7][4] ; 40    ; 1        ; 3            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:7:PortX|Dir[4]       ; -                   ;
; IOPort[7][5] ; 39    ; 1        ; 2            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:7:PortX|Dir[5]       ; -                   ;
; IOPort[7][6] ; 38    ; 1        ; 2            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:7:PortX|Dir[6]       ; -                   ;
; IOPort[7][7] ; 37    ; 1        ; 2            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:7:PortX|Dir[7]       ; -                   ;
; IOPort[7][8] ; 32    ; 1        ; 1            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; PortController:\Gen_IOController2:7:PortX|Dir[8]       ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+--------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 60 / 60 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 1          ; 1        ; FPGAData[12]   ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 2        ; 2          ; 1        ; FPGAData[11]   ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 3        ; 4          ; 1        ; FPGAData[10]   ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 4        ; 6          ; 1        ; FPGAData[9]    ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 8          ; 1        ; FPGAData[8]    ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 9          ; 1        ; FPGAData[7]    ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 10         ; 1        ; FPGAData[6]    ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; FPGAData[5]    ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; FPGAData[4]    ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; FPGAData[3]    ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 16         ; 1        ; FPGAData[2]    ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 17         ; 1        ; FPGAData[1]    ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 18         ; 1        ; FPGAData[0]    ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 19         ; 1        ; FPGAClk        ; output ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; NE             ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; SysClk         ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 22         ; 1        ; IOPort[4][8]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 23         ; 1        ; IOPort[4][7]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 24         ; 1        ; IOPort[4][6]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 1        ; IOPort[4][5]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 27         ; 1        ; IOPort[4][4]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 29         ; 1        ; IOPort[4][3]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 30         ; 1        ; IOPort[4][2]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ; 32         ; 1        ; IOPort[4][1]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 34         ; 1        ; IOPort[4][0]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 32       ; 36         ; 1        ; IOPort[7][8]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 33       ; 38         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 39         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 40         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 41         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 42         ; 1        ; IOPort[7][7]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 43         ; 1        ; IOPort[7][6]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 45         ; 1        ; IOPort[7][5]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 47         ; 1        ; IOPort[7][4]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 48         ; 1        ; IOPort[7][3]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 50         ; 1        ; IOPort[7][2]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 51         ; 1        ; IOPort[7][1]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 52         ; 1        ; IOPort[7][0]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 55         ; 1        ; IOPort[2][8]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 56         ; 1        ; IOPort[2][7]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 49       ; 57         ; 1        ; IOPort[2][6]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 58         ; 1        ; IOPort[2][5]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 59         ; 1        ; IOPort[2][4]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 60         ; 1        ; IOPort[2][3]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 61         ; 1        ; IOPort[2][2]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 62         ; 1        ; IOPort[2][1]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 63         ; 1        ; IOPort[2][0]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 64         ; 1        ; IOPort[6][8]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 65         ; 1        ; IOPort[6][7]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 66         ; 1        ; IOPort[6][6]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 67         ; 1        ; IOPort[6][5]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 68         ; 1        ; IOPort[6][4]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 69         ; 1        ; IOPort[6][3]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 64       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 71         ; 1        ; IOPort[6][2]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 72         ; 1        ; IOPort[6][1]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 73         ; 1        ; IOPort[6][0]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 75         ; 1        ; IOPort[5][8]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 76         ; 1        ; IOPort[5][7]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 79         ; 1        ; IOPort[5][6]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 81         ; 1        ; IOPort[5][5]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 82         ; 2        ; IOPort[5][4]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 83         ; 2        ; IOPort[5][3]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 84         ; 2        ; IOPort[5][2]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 86         ; 2        ; IOPort[5][1]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 89         ; 2        ; IOPort[5][0]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ; 91         ; 2        ; IOPort[0][8]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 79       ; 92         ; 2        ; IOPort[0][7]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 93         ; 2        ; IOPort[0][6]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 94         ; 2        ; IOPort[0][5]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 96         ; 2        ; IOPort[0][4]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 97         ; 2        ; IOPort[0][3]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 98         ; 2        ; IOPort[0][2]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 99         ; 2        ; IOPort[0][1]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 100        ; 2        ; IOPort[0][0]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 101        ; 2        ; NOE            ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 102        ; 2        ; NWE            ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 103        ; 2        ; FSMCData[15]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 104        ; 2        ; FSMCData[14]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ; 105        ; 2        ; FSMCData[13]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 96       ; 106        ; 2        ; FSMCData[12]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 107        ; 2        ; FSMCData[11]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ; 108        ; 2        ; FSMCData[10]   ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 109        ; 2        ; FSMCData[9]    ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ; 111        ; 2        ; FSMCData[8]    ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 103      ; 112        ; 2        ; FSMCData[7]    ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 115        ; 2        ; FSMCData[6]    ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 116        ; 2        ; FSMCData[5]    ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 118        ; 2        ; FSMCData[4]    ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 120        ; 2        ; FSMCData[0]    ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 108      ; 122        ; 2        ; FSMCData[1]    ; bidir  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ; 125        ; 2        ; FSMCData[2]    ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 126        ; 2        ; FSMCData[3]    ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 127        ; 2        ; FSMCAdd[5]     ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 129        ; 2        ; FSMCAdd[4]     ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 131        ; 2        ; FSMCAdd[3]     ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 133        ; 2        ; FSMCAdd[2]     ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 135        ; 2        ; FSMCAdd[1]     ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 136        ; 2        ; FSMCAdd[0]     ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 137        ; 2        ; IOPort[1][0]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 138        ; 2        ; IOPort[1][1]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 139        ; 2        ; IOPort[1][2]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 140        ; 2        ; IOPort[1][3]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 141        ; 2        ; IOPort[1][4]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 124      ; 142        ; 2        ; IOPort[1][5]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 143        ; 2        ; IOPort[1][6]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 144        ; 2        ; IOPort[1][7]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 145        ; 2        ; IOPort[1][8]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 130      ; 146        ; 2        ; IOPort[3][0]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 131      ; 147        ; 2        ; IOPort[3][1]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 132      ; 148        ; 2        ; IOPort[3][2]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 149        ; 2        ; IOPort[3][3]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 150        ; 2        ; IOPort[3][4]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 151        ; 2        ; IOPort[3][5]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 152        ; 2        ; IOPort[3][6]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 139      ; 153        ; 2        ; IOPort[3][7]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 140      ; 155        ; 2        ; IOPort[3][8]   ; bidir  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 141      ; 156        ; 2        ; STM32Clk       ; output ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 158        ; 2        ; FPGAData[15]   ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 161        ; 2        ; FPGAData[14]   ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 163        ; 2        ; FPGAData[13]   ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                    ; Entity Name                 ; Library Name ;
+---------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |PeripheralBridge                                 ; 492 (154)   ; 303          ; 0          ; 116  ; 0            ; 189 (134)    ; 10 (0)            ; 293 (20)         ; 10 (0)          ; 129 (103)  ; |PeripheralBridge                                                                                                      ; PeripheralBridge            ; work         ;
;    |FSMCController:FSMCCtrl|                      ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PeripheralBridge|FSMCController:FSMCCtrl                                                                              ; FSMCController              ; work         ;
;    |ParPortController:ParPort|                    ; 18 (18)     ; 16           ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |PeripheralBridge|ParPortController:ParPort                                                                            ; ParPortController           ; work         ;
;    |Port0Mux:Port4|                               ; 161 (0)     ; 134          ; 0          ; 0    ; 0            ; 27 (0)       ; 10 (0)            ; 124 (0)          ; 10 (0)          ; 13 (0)     ; |PeripheralBridge|Port0Mux:Port4                                                                                       ; Port0Mux                    ; work         ;
;       |DedicatedFunctionController:DedicatedPort| ; 125 (119)   ; 115          ; 0          ; 0    ; 0            ; 10 (9)       ; 10 (10)           ; 105 (100)        ; 10 (10)         ; 0 (0)      ; |PeripheralBridge|Port0Mux:Port4|DedicatedFunctionController:DedicatedPort                                             ; DedicatedFunctionController ; work         ;
;          |FreqDivider:ClkDiv|                     ; 6 (4)       ; 5            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (4)            ; 0 (0)           ; 0 (0)      ; |PeripheralBridge|Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|FreqDivider:ClkDiv                          ; FreqDivider                 ; work         ;
;             |EdgeDetector:FreqDoubler|            ; 2 (2)       ; 1            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |PeripheralBridge|Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|FreqDivider:ClkDiv|EdgeDetector:FreqDoubler ; EdgeDetector                ; work         ;
;       |PortController:GenericPort|                ; 36 (36)     ; 19           ; 0          ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 13 (13)    ; |PeripheralBridge|Port0Mux:Port4|PortController:GenericPort                                                            ; PortController              ; work         ;
;    |PortController:\Gen_IOController1:0:PortX|    ; 23 (23)     ; 19           ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 2 (2)      ; |PeripheralBridge|PortController:\Gen_IOController1:0:PortX                                                            ; PortController              ; work         ;
;    |PortController:\Gen_IOController1:1:PortX|    ; 22 (22)     ; 19           ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 2 (2)      ; |PeripheralBridge|PortController:\Gen_IOController1:1:PortX                                                            ; PortController              ; work         ;
;    |PortController:\Gen_IOController1:2:PortX|    ; 23 (23)     ; 19           ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 2 (2)      ; |PeripheralBridge|PortController:\Gen_IOController1:2:PortX                                                            ; PortController              ; work         ;
;    |PortController:\Gen_IOController1:3:PortX|    ; 24 (24)     ; 19           ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 1 (1)      ; |PeripheralBridge|PortController:\Gen_IOController1:3:PortX                                                            ; PortController              ; work         ;
;    |PortController:\Gen_IOController2:5:PortX|    ; 22 (22)     ; 19           ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 2 (2)      ; |PeripheralBridge|PortController:\Gen_IOController2:5:PortX                                                            ; PortController              ; work         ;
;    |PortController:\Gen_IOController2:6:PortX|    ; 22 (22)     ; 19           ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 2 (2)      ; |PeripheralBridge|PortController:\Gen_IOController2:6:PortX                                                            ; PortController              ; work         ;
;    |PortController:\Gen_IOController2:7:PortX|    ; 21 (21)     ; 19           ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 2 (2)      ; |PeripheralBridge|PortController:\Gen_IOController2:7:PortX                                                            ; PortController              ; work         ;
+---------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------+
; Delay Chain Summary                     ;
+--------------+----------+---------------+
; Name         ; Pin Type ; Pad to Core 0 ;
+--------------+----------+---------------+
; FPGAClk      ; Output   ; --            ;
; STM32Clk     ; Output   ; --            ;
; FSMCData[0]  ; Bidir    ; (0)           ;
; FSMCData[1]  ; Bidir    ; (0)           ;
; FSMCData[2]  ; Bidir    ; (0)           ;
; FSMCData[3]  ; Bidir    ; (0)           ;
; FSMCData[4]  ; Bidir    ; (0)           ;
; FSMCData[5]  ; Bidir    ; (0)           ;
; FSMCData[6]  ; Bidir    ; (0)           ;
; FSMCData[7]  ; Bidir    ; (0)           ;
; FSMCData[8]  ; Bidir    ; (0)           ;
; FSMCData[9]  ; Bidir    ; (0)           ;
; FSMCData[10] ; Bidir    ; (0)           ;
; FSMCData[11] ; Bidir    ; (0)           ;
; FSMCData[12] ; Bidir    ; (0)           ;
; FSMCData[13] ; Bidir    ; (0)           ;
; FSMCData[14] ; Bidir    ; (0)           ;
; FSMCData[15] ; Bidir    ; (0)           ;
; IOPort[7][0] ; Bidir    ; (0)           ;
; IOPort[7][1] ; Bidir    ; (0)           ;
; IOPort[7][2] ; Bidir    ; (0)           ;
; IOPort[7][3] ; Bidir    ; (0)           ;
; IOPort[7][4] ; Bidir    ; (0)           ;
; IOPort[7][5] ; Bidir    ; (0)           ;
; IOPort[7][6] ; Bidir    ; (0)           ;
; IOPort[7][7] ; Bidir    ; (0)           ;
; IOPort[7][8] ; Bidir    ; (0)           ;
; IOPort[6][0] ; Bidir    ; (0)           ;
; IOPort[6][1] ; Bidir    ; (0)           ;
; IOPort[6][2] ; Bidir    ; (0)           ;
; IOPort[6][3] ; Bidir    ; (0)           ;
; IOPort[6][4] ; Bidir    ; (0)           ;
; IOPort[6][5] ; Bidir    ; (0)           ;
; IOPort[6][6] ; Bidir    ; (0)           ;
; IOPort[6][7] ; Bidir    ; (0)           ;
; IOPort[6][8] ; Bidir    ; (0)           ;
; IOPort[5][0] ; Bidir    ; (0)           ;
; IOPort[5][1] ; Bidir    ; (0)           ;
; IOPort[5][2] ; Bidir    ; (0)           ;
; IOPort[5][3] ; Bidir    ; (0)           ;
; IOPort[5][4] ; Bidir    ; (0)           ;
; IOPort[5][5] ; Bidir    ; (0)           ;
; IOPort[5][6] ; Bidir    ; (0)           ;
; IOPort[5][7] ; Bidir    ; (0)           ;
; IOPort[5][8] ; Bidir    ; (0)           ;
; IOPort[4][0] ; Bidir    ; (0)           ;
; IOPort[4][1] ; Bidir    ; (0)           ;
; IOPort[4][2] ; Bidir    ; (0)           ;
; IOPort[4][3] ; Bidir    ; (0)           ;
; IOPort[4][4] ; Bidir    ; (0)           ;
; IOPort[4][5] ; Bidir    ; (0)           ;
; IOPort[4][6] ; Bidir    ; (0)           ;
; IOPort[4][7] ; Bidir    ; (0)           ;
; IOPort[4][8] ; Bidir    ; (0)           ;
; IOPort[3][0] ; Bidir    ; (0)           ;
; IOPort[3][1] ; Bidir    ; (0)           ;
; IOPort[3][2] ; Bidir    ; (0)           ;
; IOPort[3][3] ; Bidir    ; (0)           ;
; IOPort[3][4] ; Bidir    ; (0)           ;
; IOPort[3][5] ; Bidir    ; (0)           ;
; IOPort[3][6] ; Bidir    ; (0)           ;
; IOPort[3][7] ; Bidir    ; (0)           ;
; IOPort[3][8] ; Bidir    ; (0)           ;
; IOPort[2][0] ; Bidir    ; (0)           ;
; IOPort[2][1] ; Bidir    ; (0)           ;
; IOPort[2][2] ; Bidir    ; (0)           ;
; IOPort[2][3] ; Bidir    ; (0)           ;
; IOPort[2][4] ; Bidir    ; (0)           ;
; IOPort[2][5] ; Bidir    ; (0)           ;
; IOPort[2][6] ; Bidir    ; (0)           ;
; IOPort[2][7] ; Bidir    ; (0)           ;
; IOPort[2][8] ; Bidir    ; (0)           ;
; IOPort[1][0] ; Bidir    ; (0)           ;
; IOPort[1][1] ; Bidir    ; (0)           ;
; IOPort[1][2] ; Bidir    ; (0)           ;
; IOPort[1][3] ; Bidir    ; (0)           ;
; IOPort[1][4] ; Bidir    ; (0)           ;
; IOPort[1][5] ; Bidir    ; (0)           ;
; IOPort[1][6] ; Bidir    ; (0)           ;
; IOPort[1][7] ; Bidir    ; (0)           ;
; IOPort[1][8] ; Bidir    ; (0)           ;
; IOPort[0][0] ; Bidir    ; (0)           ;
; IOPort[0][1] ; Bidir    ; (0)           ;
; IOPort[0][2] ; Bidir    ; (0)           ;
; IOPort[0][3] ; Bidir    ; (0)           ;
; IOPort[0][4] ; Bidir    ; (0)           ;
; IOPort[0][5] ; Bidir    ; (0)           ;
; IOPort[0][6] ; Bidir    ; (0)           ;
; IOPort[0][7] ; Bidir    ; (0)           ;
; IOPort[0][8] ; Bidir    ; (0)           ;
; FSMCAdd[0]   ; Input    ; (0)           ;
; FSMCAdd[2]   ; Input    ; (0)           ;
; FSMCAdd[3]   ; Input    ; (0)           ;
; FSMCAdd[4]   ; Input    ; (0)           ;
; FSMCAdd[5]   ; Input    ; (0)           ;
; FSMCAdd[1]   ; Input    ; (0)           ;
; NE           ; Input    ; (0)           ;
; NOE          ; Input    ; (0)           ;
; SysClk       ; Input    ; (0)           ;
; NWE          ; Input    ; (0)           ;
; FPGAData[0]  ; Input    ; (0)           ;
; FPGAData[1]  ; Input    ; (0)           ;
; FPGAData[2]  ; Input    ; (0)           ;
; FPGAData[3]  ; Input    ; (0)           ;
; FPGAData[4]  ; Input    ; (0)           ;
; FPGAData[5]  ; Input    ; (0)           ;
; FPGAData[6]  ; Input    ; (0)           ;
; FPGAData[7]  ; Input    ; (0)           ;
; FPGAData[8]  ; Input    ; (0)           ;
; FPGAData[9]  ; Input    ; (0)           ;
; FPGAData[10] ; Input    ; (0)           ;
; FPGAData[11] ; Input    ; (0)           ;
; FPGAData[12] ; Input    ; (0)           ;
; FPGAData[13] ; Input    ; (0)           ;
; FPGAData[14] ; Input    ; (0)           ;
; FPGAData[15] ; Input    ; (0)           ;
+--------------+----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------+--------------+---------+---------------+--------+----------------------+------------------+
; Name                                                                                                           ; Location     ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------------------+--------------+---------+---------------+--------+----------------------+------------------+
; Equal0~1                                                                                                       ; LC_X6_Y5_N0  ; 11      ; Clock enable  ; no     ; --                   ; --               ;
; Equal0~2                                                                                                       ; LC_X11_Y3_N1 ; 11      ; Clock enable  ; no     ; --                   ; --               ;
; Equal0~3                                                                                                       ; LC_X8_Y4_N2  ; 11      ; Clock enable  ; no     ; --                   ; --               ;
; Equal0~4                                                                                                       ; LC_X5_Y4_N9  ; 11      ; Clock enable  ; no     ; --                   ; --               ;
; Equal0~5                                                                                                       ; LC_X8_Y4_N0  ; 11      ; Clock enable  ; no     ; --                   ; --               ;
; Equal10~0                                                                                                      ; LC_X6_Y5_N1  ; 11      ; Clock enable  ; no     ; --                   ; --               ;
; Equal10~1                                                                                                      ; LC_X8_Y5_N5  ; 18      ; Clock enable  ; no     ; --                   ; --               ;
; Equal10~3                                                                                                      ; LC_X6_Y5_N2  ; 9       ; Clock enable  ; no     ; --                   ; --               ;
; Equal8~0                                                                                                       ; LC_X12_Y6_N0 ; 12      ; Clock enable  ; no     ; --                   ; --               ;
; Equal9~0                                                                                                       ; LC_X11_Y6_N8 ; 20      ; Clock enable  ; no     ; --                   ; --               ;
; FSMCController:FSMCCtrl|InDataClk                                                                              ; LC_X10_Y3_N6 ; 187     ; Clock         ; yes    ; Global Clock         ; GCLK0            ;
; FSMCController:FSMCCtrl|OutDataClk                                                                             ; LC_X12_Y5_N4 ; 16      ; Output enable ; no     ; --                   ; --               ;
; GlobalReset                                                                                                    ; LC_X10_Y5_N6 ; 79      ; Async. clear  ; no     ; --                   ; --               ;
; ParPortController:ParPort|InternalClk                                                                          ; LC_X10_Y3_N2 ; 17      ; Clock         ; yes    ; Global Clock         ; GCLK2            ;
; Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|ChannelABuf[14]~18                                    ; LC_X4_Y7_N5  ; 32      ; Clock enable  ; no     ; --                   ; --               ;
; Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|ChannelAData[0]~2                                     ; LC_X4_Y7_N7  ; 5       ; Sync. clear   ; no     ; --                   ; --               ;
; Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|ChannelAData[0]~3                                     ; LC_X4_Y7_N9  ; 37      ; Clock enable  ; no     ; --                   ; --               ;
; Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|ConvertCounter[3]~12                                  ; LC_X2_Y4_N4  ; 5       ; Sync. clear   ; no     ; --                   ; --               ;
; Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|FreqDivider:ClkDiv|ClkOut                             ; LC_X10_Y3_N9 ; 94      ; Clock         ; yes    ; Global Clock         ; GCLK3            ;
; Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|FreqDivider:ClkDiv|EdgeDetector:FreqDoubler|DoubleClk ; LC_X9_Y4_N0  ; 5       ; Clock         ; no     ; --                   ; --               ;
; Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|InternalReset                                         ; LC_X9_Y7_N6  ; 33      ; Async. clear  ; no     ; --                   ; --               ;
; Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|SendData[15]~2                                        ; LC_X9_Y7_N8  ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|Dir[0]~2                                                             ; LC_X4_Y5_N7  ; 9       ; Clock enable  ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|IOPort[0]~10                                                         ; LC_X1_Y5_N5  ; 1       ; Output enable ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|IOPort[2]~13                                                         ; LC_X5_Y5_N1  ; 1       ; Output enable ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|IOPort[3]~15                                                         ; LC_X4_Y5_N0  ; 1       ; Output enable ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|IOPort[4]~17                                                         ; LC_X4_Y5_N6  ; 1       ; Output enable ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|IOPort[5]~19                                                         ; LC_X4_Y5_N4  ; 1       ; Output enable ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|IOPort[6]~21                                                         ; LC_X4_Y5_N5  ; 1       ; Output enable ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|IOPort[7]~23                                                         ; LC_X4_Y5_N1  ; 1       ; Output enable ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|IOPort[8]~25                                                         ; LC_X4_Y5_N8  ; 1       ; Output enable ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|InternalReset                                                        ; LC_X10_Y5_N4 ; 18      ; Async. clear  ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|Mux25~3                                                              ; LC_X1_Y4_N6  ; 1       ; Output enable ; no     ; --                   ; --               ;
; Port0Mux:Port4|PortController:GenericPort|OutputData[0]~2                                                      ; LC_X5_Y5_N5  ; 9       ; Clock enable  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|Dir[0]                                                               ; LC_X12_Y4_N0 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|Dir[1]                                                               ; LC_X10_Y4_N5 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|Dir[2]                                                               ; LC_X10_Y4_N2 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|Dir[3]                                                               ; LC_X11_Y4_N0 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|Dir[4]                                                               ; LC_X10_Y4_N6 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|Dir[5]                                                               ; LC_X11_Y4_N6 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|Dir[6]                                                               ; LC_X11_Y4_N5 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|Dir[7]                                                               ; LC_X11_Y4_N8 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|Dir[8]                                                               ; LC_X11_Y4_N7 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|Dir[8]~4                                                             ; LC_X8_Y4_N9  ; 9       ; Clock enable  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:0:PortX|InternalReset                                                        ; LC_X11_Y4_N1 ; 18      ; Async. clear  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|Dir[0]                                                               ; LC_X9_Y6_N1  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|Dir[1]                                                               ; LC_X9_Y6_N2  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|Dir[2]                                                               ; LC_X10_Y6_N1 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|Dir[3]                                                               ; LC_X9_Y6_N0  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|Dir[4]                                                               ; LC_X10_Y6_N3 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|Dir[5]                                                               ; LC_X8_Y6_N7  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|Dir[6]                                                               ; LC_X8_Y6_N5  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|Dir[7]                                                               ; LC_X9_Y6_N9  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|Dir[8]                                                               ; LC_X8_Y6_N1  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|Dir[8]~4                                                             ; LC_X10_Y6_N7 ; 9       ; Clock enable  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:1:PortX|InternalReset                                                        ; LC_X9_Y6_N6  ; 18      ; Async. clear  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|Dir[0]                                                               ; LC_X7_Y4_N8  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|Dir[1]                                                               ; LC_X7_Y4_N1  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|Dir[2]                                                               ; LC_X7_Y4_N6  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|Dir[3]                                                               ; LC_X7_Y4_N2  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|Dir[4]                                                               ; LC_X6_Y4_N7  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|Dir[5]                                                               ; LC_X6_Y4_N5  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|Dir[6]                                                               ; LC_X6_Y4_N9  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|Dir[7]                                                               ; LC_X6_Y4_N8  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|Dir[8]                                                               ; LC_X6_Y4_N3  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|Dir[8]~4                                                             ; LC_X7_Y4_N3  ; 9       ; Clock enable  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:2:PortX|InternalReset                                                        ; LC_X6_Y4_N0  ; 18      ; Async. clear  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|Dir[0]                                                               ; LC_X9_Y4_N2  ; 2       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|Dir[1]                                                               ; LC_X9_Y4_N5  ; 2       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|Dir[2]                                                               ; LC_X9_Y4_N4  ; 2       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|Dir[3]                                                               ; LC_X7_Y5_N0  ; 2       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|Dir[4]                                                               ; LC_X7_Y5_N6  ; 2       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|Dir[5]                                                               ; LC_X7_Y5_N5  ; 2       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|Dir[6]                                                               ; LC_X7_Y5_N3  ; 2       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|Dir[7]                                                               ; LC_X7_Y5_N7  ; 2       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|Dir[8]                                                               ; LC_X7_Y5_N2  ; 2       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|Dir[8]~4                                                             ; LC_X8_Y5_N1  ; 9       ; Clock enable  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController1:3:PortX|InternalReset                                                        ; LC_X10_Y5_N6 ; 18      ; Async. clear  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|Dir[0]                                                               ; LC_X12_Y3_N5 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|Dir[1]                                                               ; LC_X11_Y2_N5 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|Dir[2]                                                               ; LC_X12_Y3_N7 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|Dir[3]                                                               ; LC_X12_Y3_N1 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|Dir[4]                                                               ; LC_X12_Y3_N2 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|Dir[5]                                                               ; LC_X12_Y3_N0 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|Dir[6]                                                               ; LC_X12_Y5_N5 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|Dir[7]                                                               ; LC_X12_Y3_N6 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|Dir[8]                                                               ; LC_X11_Y6_N7 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|Dir[8]~4                                                             ; LC_X12_Y3_N4 ; 9       ; Clock enable  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:5:PortX|InternalReset                                                        ; LC_X11_Y3_N0 ; 18      ; Async. clear  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|Dir[0]                                                               ; LC_X10_Y2_N0 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|Dir[1]                                                               ; LC_X10_Y2_N6 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|Dir[2]                                                               ; LC_X10_Y2_N5 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|Dir[3]                                                               ; LC_X9_Y5_N2  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|Dir[4]                                                               ; LC_X8_Y4_N8  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|Dir[5]                                                               ; LC_X9_Y5_N5  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|Dir[6]                                                               ; LC_X9_Y5_N1  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|Dir[7]                                                               ; LC_X4_Y5_N2  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|Dir[8]                                                               ; LC_X4_Y5_N9  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|Dir[8]~4                                                             ; LC_X10_Y2_N1 ; 9       ; Clock enable  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:6:PortX|InternalReset                                                        ; LC_X9_Y5_N7  ; 18      ; Async. clear  ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:7:PortX|Dir[0]                                                               ; LC_X8_Y5_N3  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:7:PortX|Dir[1]                                                               ; LC_X8_Y5_N6  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:7:PortX|Dir[2]                                                               ; LC_X11_Y5_N8 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:7:PortX|Dir[3]                                                               ; LC_X11_Y5_N0 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:7:PortX|Dir[4]                                                               ; LC_X11_Y5_N2 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:7:PortX|Dir[5]                                                               ; LC_X11_Y5_N9 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:7:PortX|Dir[6]                                                               ; LC_X11_Y5_N5 ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:7:PortX|Dir[7]                                                               ; LC_X8_Y5_N0  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:7:PortX|Dir[8]                                                               ; LC_X8_Y5_N9  ; 1       ; Output enable ; no     ; --                   ; --               ;
; PortController:\Gen_IOController2:7:PortX|InternalReset                                                        ; LC_X10_Y5_N7 ; 18      ; Async. clear  ; no     ; --                   ; --               ;
; SysClk                                                                                                         ; PIN_20       ; 4       ; Clock         ; yes    ; Global Clock         ; GCLK1            ;
+----------------------------------------------------------------------------------------------------------------+--------------+---------+---------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                           ;
+------------------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                                                               ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; FSMCController:FSMCCtrl|InDataClk                                                  ; LC_X10_Y3_N6 ; 187     ; Global Clock         ; GCLK0            ;
; ParPortController:ParPort|InternalClk                                              ; LC_X10_Y3_N2 ; 17      ; Global Clock         ; GCLK2            ;
; Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|FreqDivider:ClkDiv|ClkOut ; LC_X10_Y3_N9 ; 94      ; Global Clock         ; GCLK3            ;
; SysClk                                                                             ; PIN_20       ; 4       ; Global Clock         ; GCLK1            ;
+------------------------------------------------------------------------------------+--------------+---------+----------------------+------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; C4s                   ; 714 / 1,624 ( 44 % )   ;
; Direct links          ; 78 / 1,930 ( 4 % )     ;
; Global clocks         ; 4 / 4 ( 100 % )        ;
; LAB clocks            ; 24 / 56 ( 43 % )       ;
; LUT chains            ; 12 / 513 ( 2 % )       ;
; Local interconnects   ; 1,050 / 1,930 ( 54 % ) ;
; R4s                   ; 838 / 1,472 ( 57 % )   ;
+-----------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.28) ; Number of LABs  (Total = 53) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 1                            ;
; 6                                          ; 2                            ;
; 7                                          ; 1                            ;
; 8                                          ; 2                            ;
; 9                                          ; 4                            ;
; 10                                         ; 41                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.08) ; Number of LABs  (Total = 53) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 24                           ;
; 1 Clock                            ; 42                           ;
; 1 Clock enable                     ; 23                           ;
; 2 Async. clears                    ; 2                            ;
; 2 Clock enables                    ; 13                           ;
; 2 Clocks                           ; 6                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.83) ; Number of LABs  (Total = 53) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 3                            ;
; 10                                           ; 18                           ;
; 11                                           ; 6                            ;
; 12                                           ; 2                            ;
; 13                                           ; 6                            ;
; 14                                           ; 4                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.51) ; Number of LABs  (Total = 53) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 1                            ;
; 4                                               ; 4                            ;
; 5                                               ; 5                            ;
; 6                                               ; 6                            ;
; 7                                               ; 5                            ;
; 8                                               ; 4                            ;
; 9                                               ; 2                            ;
; 10                                              ; 6                            ;
; 11                                              ; 3                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 3                            ;
; 15                                              ; 4                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.13) ; Number of LABs  (Total = 53) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 3                            ;
; 14                                           ; 4                            ;
; 15                                           ; 5                            ;
; 16                                           ; 6                            ;
; 17                                           ; 6                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 5                            ;
; 23                                           ; 4                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
+----------------------------------------------+---------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; NE                   ; 92.0              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                              ;
+-----------------+----------------------------------------------------------------------+-------------------+
; Source Register ; Destination Register                                                 ; Delay Added in ns ;
+-----------------+----------------------------------------------------------------------+-------------------+
; NE              ; Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|SendData[3] ; 6.326             ;
+-----------------+----------------------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
    Info (16304): Mode behavior is affected by advanced setting Restructure Multiplexers (default for this mode is Off)
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EPM570T144C5 for design "PeripheralBridge"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T144I5 is compatible
    Info (176445): Device EPM570T144A5 is compatible
    Info (176445): Device EPM1270T144C5 is compatible
    Info (176445): Device EPM1270T144I5 is compatible
    Info (176445): Device EPM1270T144A5 is compatible
Info (332104): Reading SDC File: 'PeripheralBridge.out.sdc'
Warning (332060): Node: Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|FreqDivider:ClkDiv|ClkOut was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|ConvertCounter[3] is being clocked by Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|FreqDivider:ClkDiv|ClkOut
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000           NE
    Info (332111):   10.000       SysClk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186216): Automatically promoted some destinations of signal "SysClk" to use Global clock in PIN 20 File: F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/PeripheralBridge.vhd Line: 22
    Info (186217): Destination "Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|FreqDivider:ClkDiv|EdgeDetector:FreqDoubler|DoubleClk" may be non-global or may not use global clock File: F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/EdgeDetector.vhd Line: 7
Info (186215): Automatically promoted signal "FSMCController:FSMCCtrl|InDataClk" to use Global clock File: F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/FSMCController.vhd Line: 7
Info (186216): Automatically promoted some destinations of signal "Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|FreqDivider:ClkDiv|ClkOut" to use Global clock File: F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/FreqDivider.vhd Line: 11
    Info (186217): Destination "Port0Mux:Port4|DedicatedFunctionController:DedicatedPort|FreqDivider:ClkDiv|ClkOut" may be non-global or may not use global clock File: F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/FreqDivider.vhd Line: 11
    Info (186217): Destination "Port0Mux:Port4|PortController:GenericPort|IOPort[5]~18" may be non-global or may not use global clock File: F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/PortController.vhd Line: 9
Info (186216): Automatically promoted some destinations of signal "ParPortController:ParPort|InternalClk" to use Global clock File: F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/ParPortController.vhd Line: 20
    Info (186217): Destination "ParPortController:ParPort|IOClk~0" may be non-global or may not use global clock File: F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/ParPortController.vhd Line: 9
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170089): 9e+01 ns of routing delay (approximately 2.7% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 43% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 43% of the available device resources in the region that extends from location X0_Y0 to location X13_Y8
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.28 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/output_files/PeripheralBridge.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1166 megabytes
    Info: Processing ended: Tue May 01 16:29:47 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/WorkDir/EleProjects/SaltyProject/PeripheralBridge_NotEnoughSalt_ADS8363/output_files/PeripheralBridge.fit.smsg.


