# StampFlow-11E_cpu

## 项目简介

这是一个基于创新"章机制"的RISC风格CPU设计，参考部分五级流水线架构，支持无依赖指令插队代替nop实现高速度，项目目前处于开发阶段。

他有8级流水线，11级发射，5个执行器：alu fpu imm jump mov

暂未设计分支预测系统以及部分指令（后面打斜杠或者写着废除的指令）

可能存在bug

### 核心特性

- **创新章机制**：通过盖章标记指令执行状态，实现精细化的流水线控制
- **五级流水线**：取指(F)、译码(D)、执行(E)、访存(M)、写回(W) 单个指令会严格按照EMW的顺序写，但是整体允许插队
- **插队机制**：支持指令插队绕过
- **多执行单元**：ALU、FPU、跳转、移动、立即数处理等
- **资源冲突解决**：老人优先原则，避免数据冒险

### 架构示意
取指(PC+IM) → 译码(ID) → 传送带调度
                        ↓       ↑
                    （可运行指令）（写回寄存器位置和章）：执行器：执行访存写回

### 主要模块

- **`top`**: 顶层集成模块
- **`pc_adder`**: PC计算和跳转控制
- **`inst_mem`**: 指令存储器
- **`if_id`**: 取指-译码阶段
- **`conveyor`**: 传送带指令调度器
- **`pool`**: 章和取信号汇集器
- **`reg_file`**: 寄存器堆(11读8写端口)
- **`alu`/`fpu`/`jump`/`mov`/`imm`**: 各功能执行单元

### 环境要求

- Verilog仿真器
- Verilog编译器
