---
layout: post
title:  "vhdl简介"
date:   2019-07-23
categories: Hardware
tags: Hardware,eda
mathjax: false
---
* content
{:toc}

## 代码结构


#### LIBRARY
库是常用代码的集合，vhdl常用的三个库：
1. ieee是IEEE正式认可的标准包集。
2. std是VHDL设计环境的标准资源库
3. work是当前工作库

使用库前需要声明
~~~
LIBRARY lib_name;
use lib_name.package_name.package_parts;

LIBRARY ieee;
USE ieee.std_logic_1164.all;

LIBRARY STD;
USE std.standard.all;

LIBRARY work;
USE work.all;
~~~

#### ENTITY

实体用来描述电路的所有输入输出引脚

~~~
ENTITY entity_name IS
    PORT (
        port_name: signal_mode signal_type;
        port_name: signal_mode signal_type;
        ......        
    );
END entity_name;
~~~

#### ARCHITECTURE
构造体用来描述电路行为和实现功能

~~~
ARCHITECTURE architecture_name OF entity_name IS
    [declaration]
BEGIN
    (code)
END architecture_name;
~~~
声明部分对信号和常量进行声明

代码部分描述电路行为

## 数据类型

#### 预定义
1. 位（BIT）和位矢量（BIT_VECTOR）；位值为0或者1，在std库的standard包里
~~~
SIGNAL x: BIT;
SIGNAL y: BIT_VECTOR(3 DOWNTO 0);
-- y[3:0]

x <= '1';
-- use '' if widith is 1

y <= "0111"
--use "" if width >1
~~~

2. STD_LOGIC, STD_LOGIC_VECTOR, 值为0,1，Z可以综合，X，W（弱不确定），L（弱0），H（弱1），-（不可能出现）用于仿真。在ieee的1164里。
~~~
SIGNAL x: STD_LOGIC;
SIGNAL y: STD_LOGIC_VECTOR( 3 DOWNTO 0) := "0001";
~~~
3. BOOLEAN: ture or false, 1164
4. INTEGER: 32bit integer, -2 147 483 647 to 2 147 483 647
5. NATURAL: 自然数0 to 2 147 483 647
6. CHARACTER：字符
7. string
8. SIGNED，UNSIGNED ieee.std_logic_arith
9. time
10. real

~~~
x <= “100_0011"
n <= 1_200

SIGNAL x: SIGNED (6 DOWNTO 0);
-- can used for operation，but std_logic_vector can't
~~~

#### 用户自定义

1. 整数
~~~
TYPE grade IS RANGE 0 TO 100;
~~~
2. 枚举
~~~
type myBit IS ('0','1');
~~~

#### 子类型

在原有已定义的数据类型基础上加一些约束条件，可以定义该数据的子类型。

~~~
SUBTYPE natural IS INTERGER RANGE 0 to 100
~~~

#### 数组

把数据集合在在一起，可以综合的是一维和二维

~~~
TYPE name IS ARRAY （specification）OF datatype；

TYPE row IS ARRAY(7 DOWNTO 0) OF STD_LOGIC_VECTOR(7 DOWNTO 0);
SIGNAL x: row;

TYPE matrix2D IS ARRAY(0 to 3, 7 DOWNTO 0) OF STD_LOGIC;

~~~

#### 端口数组

由于entity里不允许TYPE进行类型定义，必须在包集中根据端口的具体信号建立用户自定义类型

natural range<>表示数据范围可以在自然数里自由选择
~~~
library ieee;
use ieee.std_logic_1164.all;

package osm5c4s4f_lib is
    CONSTANT REVISION                       :   std_logic_vector(7 downto 0) := x"02";
    CONSTANT MINOR_REVISION                 :   std_logic_vector(7 downto 0) := x"01";

    TYPE DATA_ARRAY_N_4_8   IS ARRAY (NATURAL RANGE <> ) OF DATA_ARRAY_N_8(3 DOWNTO 0);
    TYPE DATA_ARRAY_N_8_8   IS ARRAY (NATURAL RANGE <> ) OF DATA_ARRAY_N_8(7 DOWNTO 0);
    TYPE DATA_ARRAY_N_9_8   IS ARRAY (NATURAL RANGE <> ) OF DATA_ARRAY_N_8(9 DOWNTO 1);
    TYPE DATA_ARRAY_N_15_8  IS ARRAY (NATURAL RANGE <> ) OF DATA_ARRAY_N_8(15 DOWNTO 1);
    TYPE DATA_ARRAY_N_16_8  IS ARRAY (NATURAL RANGE <> ) OF DATA_ARRAY_N_8(15 DOWNTO 0);

end osm5c4s4f_lib;

package body osm5c4s4f_lib is

end osm5c4s4f_lib;
~~~

#### 记录类型
RECORD里可以包含不同类型数据

~~~
TYPE birthday IS RECORD:
    day: INTEGER RANGE 1 to 31;
    month: month_name;
END RECORD;
~~~

#### 数据转换
ieee.std_logic_arith里提供了许多数据转换函数
1. conv_integer(p)
~~~
integer,unsigned, signed,std_ulogic,std_logic======>integer
~~~
2. conv_unsigned(data,width)
~~~
integer,unsigned, signed,std_ulogic=====>width unsigned data
~~~
3. conv_signed(data,b)
~~~
integer,unsigned, signed,std_ulogic=====>width signed data
~~~
4. conv_std_logic_vector(data,width)
~~~
integer,unsigned, signed,std_logic_vector=====>width signed data std_logic_vector
~~~

## 运算符

#### 运算符
1. 赋值
~~~
<=  对signal赋值 
:=  对variable，constant，generic赋值，初始值  
=>  给矢量的某些位赋值

signal x: std_logic;
variable y: std_logic_vector(3 downto 0);  --MSB is left
signal w: std_logic_vector(0 to 7); --MSB is right

x <= '1';
y := "0000";
w <= "10000000"
w <= (0 => '1', others =>'1'); ---lsb =1,others=0
~~~
2. 逻辑运算符
数据必须是bit，std_logic类型的数据或者扩展
~~~
NOT，AND，OR，NAND，NOR，XOR
~~~
3. 算术运算符
数据是integer，signed，unsigned
~~~
+，-，*，/,**,MOD（取模）,REM(取余)，ABS
~~~
4. 关系运算符
适用于所有数据
~~~
=，/=（不等于）,<,>,<=,>=
~~~
5. 移位
~~~
<左操作数><移位操作符><右操作数>

sll 逻辑左移，右边填0
srl 逻辑右移，左边填0
sla 算术左移，右边填最后位
sra 算术右移，左边填第一位
rol 循环左移，
ror 循环右移，
~~~
6. 并置
&,(,,)用于拼接
~~~
z <= x&"100" --x<='1',z<="1100"
z<=('1','0') --z<="10"
~~~

#### 自定义操作符

用户自定义的操作符可以和预先定义的相同

~~~
function "+" (a:integer;b:bit) return integer is
begin
    if (b='1') then return a+1;
    else return a;
    end if;
end "+";
~~~
## 属性
属性用于从数据对象里获取数据或者信息
1. 数值类

函数|定义
-|-
d'low|下限值
d'high|上限值
d'left|左边界值
d'right|右边界值
d'length|长度
d'range|矢量的位宽
d'reverse_range|反次序的位宽
d'val(pos)|给定位置的值
d'pos(value)|给定数值的序号
d'leftof(value)|给定数值左边的数值
d'val(row,column)|给定行列的值

2. 信号

函数|定义
-|-
s'event|s发生变化
s'stable|s保持稳定

#### 自定义属性attribute

~~~
attribute name: type; --type can use bit,integer,std_logic,std_logic_vector
attribute name of target: class is value;
--class = data,signal,variable,entery,arch

atrribute numOfInput:integer;
attribute numOfInput of nand3: signal is 3;
.....
inputs <= nand3'numOfInput;

~~~


## 信号与变量
vhdl提供signal和variable来处理非静态数据，提供constant和generic来处理静态数据。

#### generic
generic用于指定常规参数，必须在entity里定义，是全局参数。

~~~
generic (name:type := value)

generic(n: integer := 8)
~~~
#### constant
常量可以在package，entity，architecture里定义，在相应的定义中是全局参数。
~~~
constant name:type:=value

constant set_bit ： bit := '1';
~~~
#### signal

signal 代表逻辑电路的硬连线，用于电路的输入输出接口，各个单元连接。

signal 在process不会立刻更新，需要相应的进程，函数，过程完成后更新。

信号用在过程中<=赋值，初始赋值不能综合。
~~~
signal name :type [range] := value;

~~~

#### variable
变量仅用于局部电路描述，只能在process，function，procedure内部使用。赋值立即生效。

初始赋值不能综合。
~~~
variable name :type [range] [:= init value]
~~~

#### 寄存器

当一个信号的赋值是以另外一个信号的跳变为条件时，该信号经过编译后会生成寄存器。只能在进程，函数，过程中出现。

~~~
process(clk)
begin
    if (clk'event and clk = '1') then
        output1 <= tmp; --output1 is stored
    endif;
    output2 <=a; --output2 not stored
~~~

## 并发

VHDL代码是并发执行的，只有process，function或者procedure内部是顺序执行的，不过这些模块和其他模块或者代码一样，也是并发执行的。

#### 运算操作符

基本有运算符的执行都是并行的。

#### when

when语句有两种结构
~~~
assignment wehn concition else
assignment wehn concition else
....;

outp <= "000" when (ctl = '0' or reset = '1') else
        "001" when ctl = '1' else
        "010";
~~~

~~~
with identifier select
    assignment when value,  --- it is ','
    assignment wehn value,
    ....

with ctl select
    outp <= "000" when reset,
            "001" when 1,
            "010" when others;
~~~

#### generate
用于循环操作，通常与for和if一起使用。

注意generate的range的界限必须是静态的，否则不可综合。

generate中的语句只能是单个数值用单引号，不能多值驱动。
~~~
label: for id in range generate
    (concurrent assigments)
end generate;

G1：for i in x'range generate
    z(i) = x(i) and y(i)
end generate;
~~~

~~~
label: if id  generate
    (concurrent assigments)
end generate;

L1: IF (G_FAST_SIMULATION) generate
BEGIN
    s_tick_cnt_en_s <= s_tick_1mhz_en_s; -- ticks @ 1MHZ
END GENERATE;
~~~
#### block
块有两种，简单块就是对代码的进行分割，便于阅读。卫式块
1. simple block
~~~
label： block
    [declaration part]
begin 
    (concurrent statement)
end block label;

b1: block
    signal a: std_logic;
begin 
    a <= inp when ena = '1' else 'z';
end block b1;
~~~
2. guarded block 比simple多了一个表达式，只有表达式为真时候才执行，在guarded block里前面有guarded的语句才能执行。
~~~
label： block(declaration)
    [declaration]
begin
    (concurrent statement)
end block label;


b1: block(clk'event and clk = '1')
begin
    q <= guarded d;
end block b1;
~~~

## 顺序

顺序代码能与时序逻辑，也可以实现组合逻辑，也叫行为描述代码

#### process
~~~
[label:] process (sensitivity list)
    [variable name:type [range][:=initial_value;]]
begin
    (code)
end process [label];
~~~
其中label，变量声明是可选，必须在begian前声明变量，变量的的初始值不可综合。

~~~
process(clk,rst)
begin
    if(rst = '1') then
        q <= '0';
    elsif (clk'event and clk = '1') then
        q<= d;
    end if;
end process;
~~~

#### if 
~~~
if conditions then assignments;
elseif conditions then assignments;
....
else assignments;
end if;
~~~
#### wait
如果使用wait语句，process就不再使用敏感信号
~~~
-- till signal_condition then excute follow acton
wait until signal_conditions;

process 
begin 
    wait until  (clk'event and clk='1')
    if (rst ='1' ) then\
        output <= "00000000"
    elsif (clk'event and clk = '1') then
        output <= input
end process;
~~~

~~~
-- till signal changed then excute flollow action
wait on signal1[,signal2,];

process 
begin 
    wait on clk, rst
    if (rst ='1' ) then\
        output <= "00000000"
    elsif (clk'event and clk = '1') then
        output <= input
end process;
~~~
~~~
-- till time
wait for time;
~~~

#### case

~~~
case declaration is
    when declaration => action;
    when declaration => action;
end case;


when value
when value1 to value2   -- range 
when value1 | value2 | value3  -- multi value or

case control is
    when "00" => x <= a;
    when "01" => x <= b;
    when others => x<= "0000"
end case;
~~~
#### loop
~~~
[label:] for var in range loop
    (code)
end loop [label];

for i in 0 to 5 loop
    x(i) <= enable and w(i+2)
end loop
~~~

~~~
[label:] while condition loop
    (code)
end loop [label];

while (i < 10) loop
    wait until clk'event and clk ='1';
    i := i + 1;
end loop;
~~~

~~~
--exit the loop
[label:] exit [label] [when condition]

for i in 0 to 10 loop
    if i = 4 then
        exit;
    endif;
    i := i+1;
end loop;
~~~

~~~
-- jump out this loop
[label:] next [loop_babel][when condition]

for i in 0 to 15 loop
    next when i = skip;
end loop;
~~~
## package包

把常用的代码移component, fuction,procedure的形式放到package,然后编译成library.


declaration 必须包含所有声明变量和函数，过程。
~~~
package name is 
    (declaration)
end name;
[package body name is
    (function)
    (procedure)
end name;]
~~~

## 元件

component是一段结构完整的常用代码，把这段代码声明成component，封装到库里或者在其他代码里调用，就重复利用了。

~~~
component component_name is
    port(
        portname: signal_mode signal_type;
        portname: signal_mode signal_type;
    ..);
end component;

architecure architecure_name of component_name is 
begin
    (code)
end architecure_name;

---instance

label: component_name port map(port_list);---follow address

lable: component_name port map(instance_name=>portname);---can use open for noused.

label : component_name generic map(generic_num) port map(port_list);
~~~

## function函数
function就是一段顺序描述的代码，可以使用if,wait,case,loop.

在函数里禁止进行信号声明和元件实例化。

参数可以是常量和信号。

只有一个返回值。

function 可以放在library或者architecture里。

~~~
function function_name [<parameter list>] return data_type is
    [declaration]
begin
    (code)
end;


function pos_edge(signal s:std_logic) return boolean is
begin
    return(s'event and s='1')
end pos_edge;

if pos_edge(clk) then
......
~~~


## procedure过程

procedure 和function 类似，不过可以有多个返回值。

parameter list可以设置过程的输入输出参数

~~~
procedure procedure_name [<parameter list>] 
    [declaration]
begin
    (code)
end;
~~~