{
    "hands_on_practices": [
        {
            "introduction": "让我们从数字设计中的一个基础实践开始：流水线技术。这个练习将挑战你如何将一个组合逻辑路径分割成多个阶段，以满足目标时钟频率，这是高性能电路设计中的一项常见任务。通过解决这个问题，你将应用基本的同步时序方程，并建立一个贪心策略来找到最优的流水线结构。",
            "id": "4293824",
            "problem": "在电子设计自动化（EDA）的背景下，一个同步数据路径由 $n$ 个组合逻辑块按固定拓扑顺序组成的单前馈链构成，其中第 $k$ 个块的最坏情况工艺-电压-温度（PVT）延迟为 $d_k$。可以在相邻块之间插入边沿触发流水线寄存器来创建流水线阶段。每个阶段被定义为该链的一个连续子序列，其输入和输出由流水线寄存器界定。每个阶段的时序必须遵循标准同步约束，即时钟周期 $T$ 满足 $T \\geq t_{\\text{clkq}} + D_{\\text{stage}} + t_{\\text{setup}} + t_{\\text{skew}}$，其中 $t_{\\text{clkq}}$ 是寄存器时钟到Q端的延迟，$t_{\\text{setup}}$ 是寄存器建立时间，$t_{\\text{skew}}$ 是有效时钟偏斜加抖动预算，$D_{\\text{stage}}$ 是该阶段的总组合逻辑延迟。\n\n给定一个数据路径，其块数为 $n=10$，延迟分布 $\\{d_1,d_2,\\dots,d_{10}\\}$ 以纳秒为单位定义如下：\n$$\nd_1=0.33,\\quad d_2=0.21,\\quad d_3=0.18,\\quad d_4=0.52,\\quad d_5=0.19,\\quad d_6=0.41,\\quad d_7=0.27,\\quad d_8=0.36,\\quad d_9=0.44,\\quad d_{10}=0.29.\n$$\n寄存器参数为：$t_{\\text{clkq}}=0.08$ 纳秒，$t_{\\text{setup}}=0.12$ 纳秒，$t_{\\text{skew}}=0.04$ 纳秒。目标时钟周期规格为 $T_{\\text{spec}}=1.50$ 纳秒。\n\n假设重定时变换可以在不改变功能的情况下自由地跨组合逻辑块移动寄存器，并且流水线阶段必须是给定顺序的连续片段，请确定使每个阶段都满足目标 $T_{\\text{spec}}$ 所需的最小流水线阶段数 $s$，并以每个阶段最后一个块的索引（按升序排列）来指定阶段边界。将您的最终答案表示为一个单行矩阵，其中包含 $s$ 以及其后的 $s$ 个阶段边界索引，并且不包括单位。无需进行四舍五入。",
            "solution": "问题要求在给定的时钟周期约束下，为一个给定的前馈数据路径找出最小的流水线阶段数 $s$ 以及相应的阶段边界。一个阶段是组合逻辑块的一个连续序列。\n\n首先，我们必须验证问题陈述的有效性。\n已知条件如下：\n- 组合逻辑块数量：$n=10$。\n- 各块的延迟：$\\{d_k\\}_{k=1}^{10}$，单位为纳秒，其中 $d_1=0.33$，$d_2=0.21$，$d_3=0.18$，$d_4=0.52$，$d_5=0.19$，$d_6=0.41$，$d_7=0.27$，$d_8=0.36$，$d_9=0.44$，$d_{10}=0.29$。\n- 寄存器时钟到Q端延迟：$t_{\\text{clkq}} = 0.08$ 纳秒。\n- 寄存器建立时间：$t_{\\text{setup}} = 0.12$ 纳秒。\n- 时钟偏斜与抖动预算：$t_{\\text{skew}} = 0.04$ 纳秒。\n- 目标时钟周期规格：$T_{\\text{spec}} = 1.50$ 纳秒。\n- 任何阶段的时序约束：$T \\geq t_{\\text{clkq}} + D_{\\text{stage}} + t_{\\text{setup}} + t_{\\text{skew}}$，其中 $D_{\\text{stage}}$ 是阶段的总组合逻辑延迟。\n- 目标是找到最小阶段数 $s$，以及阶段边界，即每个阶段最后一个块的索引。\n\n该问题在科学上基于同步数字电路设计和时序分析的原理。这是一个适定的问题，因为它提供了确定唯一最优解所需的所有数据和约束。其术语在EDA领域是精确和标准的。因此，该问题是有效的。\n\n为了解决这个问题，我们首先确定任何单个流水线阶段所允许的最大组合逻辑延迟，记为 $D_{\\text{max}}$。时序约束必须在目标时钟周期 $T_{\\text{spec}}$ 下得到满足。\n$$T_{\\text{spec}} \\geq t_{\\text{clkq}} + D_{\\text{stage}} + t_{\\text{setup}} + t_{\\text{skew}}$$\n将此不等式重新整理以求解 $D_{\\text{stage}}$：\n$$D_{\\text{stage}} \\leq T_{\\text{spec}} - (t_{\\text{clkq}} + t_{\\text{setup}} + t_{\\text{skew}})$$\n我们将寄存器和时钟的总开销 $t_{\\text{overhead}}$ 定义为：\n$$t_{\\text{overhead}} = t_{\\text{clkq}} + t_{\\text{setup}} + t_{\\text{skew}}$$\n代入给定值：\n$$t_{\\text{overhead}} = 0.08 + 0.12 + 0.04 = 0.24 \\text{ 纳秒}$$\n因此，每个阶段的最大组合逻辑延迟 $D_{\\text{max}}$ 为：\n$$D_{\\text{max}} = T_{\\text{spec}} - t_{\\text{overhead}} = 1.50 - 0.24 = 1.26 \\text{ 纳秒}$$\n任何单个块的延迟 $d_k$ 都小于 $D_{\\text{max}}$，因此有效的划分是可能的。问题简化为将块延迟的有序序列 $\\{d_1, d_2, \\dots, d_{10}\\}$ 划分为最少数目的连续子序列，其中每个子序列中的延迟总和不超过 $D_{\\text{max}}$。\n\n这个优化问题可以使用贪心算法来最优地解决。从第一个未分配的块开始，我们通过包含尽可能多的后续块来形成一个阶段，同时不违反 $D_{\\text{max}}$ 约束。重复此过程，直到所有块都被分配到一个阶段。\n\n让我们一步一步地应用这个贪心策略。\n\n**阶段 1:**\n我们从块 1 开始累加延迟。\n- 块 $\\{1\\}$ 的延迟: $d_1 = 0.33 \\leq 1.26$。\n- 块 $\\{1, 2\\}$ 的延迟: $d_1 + d_2 = 0.33 + 0.21 = 0.54 \\leq 1.26$。\n- 块 $\\{1, 2, 3\\}$ 的延迟: $0.54 + d_3 = 0.54 + 0.18 = 0.72 \\leq 1.26$。\n- 块 $\\{1, 2, 3, 4\\}$ 的延迟: $0.72 + d_4 = 0.72 + 0.52 = 1.24 \\leq 1.26$。\n- 块 $\\{1, 2, 3, 4, 5\\}$ 的延迟: $1.24 + d_5 = 1.24 + 0.19 = 1.43  1.26$。\n包含块 5 后，总和超过了 $D_{\\text{max}}$。因此，第一个阶段必须在块 4 结束。\n第一个阶段由块 $\\{1, 2, 3, 4\\}$ 组成。其总延迟为 $D_1 = 1.24$ 纳秒。\n第一个阶段的边界是索引 4。\n\n**阶段 2:**\n下一个阶段从块 5 开始。\n- 块 $\\{5\\}$ 的延迟: $d_5 = 0.19 \\leq 1.26$。\n- 块 $\\{5, 6\\}$ 的延迟: $d_5 + d_6 = 0.19 + 0.41 = 0.60 \\leq 1.26$。\n- 块 $\\{5, 6, 7\\}$ 的延迟: $0.60 + d_7 = 0.60 + 0.27 = 0.87 \\leq 1.26$。\n- 块 $\\{5, 6, 7, 8\\}$ 的延迟: $0.87 + d_8 = 0.87 + 0.36 = 1.23 \\leq 1.26$。\n- 块 $\\{5, 6, 7, 8, 9\\}$ 的延迟: $1.23 + d_9 = 1.23 + 0.44 = 1.67  1.26$。\n包含块 9 后，总和超过了 $D_{\\text{max}}$。因此，第二个阶段必须在块 8 结束。\n第二个阶段由块 $\\{5, 6, 7, 8\\}$ 组成。其总延迟为 $D_2 = 1.23$ 纳秒。\n第二个阶段的边界是索引 8。\n\n**阶段 3:**\n最后一个阶段从块 9 开始。\n- 块 $\\{9\\}$ 的延迟: $d_9 = 0.44 \\leq 1.26$。\n- 块 $\\{9, 10\\}$ 的延迟: $d_9 + d_{10} = 0.44 + 0.29 = 0.73 \\leq 1.26$。\n我们已经到达了块链的末端。第三个阶段由块 $\\{9, 10\\}$ 组成。其总延迟为 $D_3 = 0.73$ 纳秒。\n第三个阶段的边界是索引 10。\n\n所有 10 个块都已被划分。最小阶段数为 $s=3$。这些阶段是 $\\{1,2,3,4\\}$、$\\{5,6,7,8\\}$ 和 $\\{9,10\\}$。每个阶段最后一个块的索引分别是 4、8 和 10。\n\n结果，表示为一个包含 $s$ 及其后的 $s$ 个阶段边界索引的行矩阵，是 $\\begin{pmatrix} 3  4  8  10 \\end{pmatrix}$。",
            "answer": "$$\n\\boxed{\n\\begin{pmatrix}\n3  4  8  10\n\\end{pmatrix}\n}\n$$"
        },
        {
            "introduction": "在基础流水线技术之上，现实世界中的重定时（retiming）通常会受到物理硬件带来的复杂约束。这个问题展示了一个在FPGA上的场景，其中像数字信号处理（DSP）模块和进位链这样的资源限制了寄存器的放置位置。解决这个问题需要你将物理限制转化为数学约束，并在这些特定条件下找到最优的时钟周期。",
            "id": "4293845",
            "problem": "一个在现场可编程门阵列（Field-Programmable Gate Array, FPGA）上实现的同步数字电路由一个有向图 $G=(V,E)$ 建模，其中 $V=\\{A,B,C,D\\}$ 是组合逻辑块，$E=\\{(A,B),(B,C),(C,D),(D,A)\\}$ 是排列成一个简单环路 $A \\rightarrow B \\rightarrow C \\rightarrow D \\rightarrow A$ 的信号边。时序报告提供了逻辑块的以下寄存器到寄存器的组合延迟：$d(A)=1.6\\,\\text{ns}$，$d(B)=2.1\\,\\text{ns}$，$d(C)=2.9\\,\\text{ns}$，以及 $d(D)=1.4\\,\\text{ns}$。\n\n每条边上的初始寄存器数量由 $w(A,B)=1$，$w(B,C)=0$，$w(C,D)=0$ 和 $w(D,A)=1$ 给出。系统使用单一时钟域。专用布线和时钟资源的限制对重定时（retiming）施加了以下约束：\n- 边 $(B,C)$ 跨越一个数字信号处理（Digital Signal Processing, DSP）块边界，该边界要求在 DSP 输出端至少有一个流水线寄存器；因此，重定时后，$w_{r}(B,C) \\geq 1$。\n- 边 $(C,D)$ 完全在一个专用进位链内实现，该进位链禁止在链中放置寄存器；因此，重定时后，$w_{r}(C,D)=0$。\n- 边 $(D,A)$ 跨越一个块随机存取存储器（Block Random Access Memory, BRAM）输出，该输出强制要求至少一个输出寄存器；因此，重定时后，$w_{r}(D,A) \\geq 1$。\n- 重定时不能改变环路上的总寄存器数量，并且必须保持边上寄存器数量的非负性：对于每条边 $(u,v) \\in E$，$w_{r}(u,v) \\geq 0$ 且 $\\sum_{e \\in E} w_{r}(e) = \\sum_{e \\in E} w(e)$。\n\n一次重定时为每个节点 $v \\in V$ 分配一个整数标签 $r(v)$，并在每条边 $(u,v)$ 上产生一个新的寄存器数量，其值为 $w_{r}(u,v) = w(u,v) + r(v) - r(u)$。\n\n从基本的同步电路模型出发，其中时钟周期 $T$ 必须至少等于沿任何寄存器到寄存器路径上连续流水线寄存器之间的最大组合延迟，请确定在满足上述所有约束的合法重定时下，可实现的最小钟周期 $T_{\\min}$。您的最终答案以纳秒表示。无需四舍五入。",
            "solution": "用户想要找到在一组重定时约束下，同步数字电路可实现的最小钟周期 $T_{\\min}$。\n\n首先，我们建立理论基础。同步电路由一个有向图 $G=(V, E)$ 建模，其中 $V$ 是组合逻辑块的集合，$E$ 是表示信号路径的有向边的集合。每个顶点 $v \\in V$ 有一个组合延迟 $d(v)$，每条边 $e \\in E$ 有一个权重 $w(e)$，对应于该边上的寄存器数量。\n\n一次重定时操作为每个顶点 $v \\in V$ 分配一个整数延迟量 $r(v)$。这会根据公式 $w_r(u,v) = w(u,v) + r(v) - r(u)$ 变换每条边 $(u,v) \\in E$ 上的寄存器数量。对于一次有效的重定时，所有边上的新寄存器数量 $w_r(u,v)$ 都必须是非负整数。\n\n同步电路的时钟周期 $T$ 必须至少等于任意两个连续寄存器之间最长组合路径的延迟。在图模型中，这意味着对于任何顶点路径 $P: v_0 \\rightarrow v_1 \\rightarrow \\dots \\rightarrow v_k$，如果其路径上的边总共有零个寄存器，则时钟周期 $T$ 必须满足 $T \\geq \\sum_{i=0}^{k} d(v_i)$。目标是找到一个重定时 $r$，以最小化这个最大路径延迟，从而最小化时钟周期 $T$。\n\n让我们使用所提供的数据将问题形式化。\n顶点为 $V=\\{A, B, C, D\\}$。延迟为 $d(A)=1.6\\,\\text{ns}$，$d(B)=2.1\\,\\text{ns}$，$d(C)=2.9\\,\\text{ns}$，$d(D)=1.4\\,\\text{ns}$。\n边构成一个环路 $A \\rightarrow B \\rightarrow C \\rightarrow D \\rightarrow A$。\n初始寄存器数量为 $w(A,B)=1$，$w(B,C)=0$，$w(C,D)=0$ 和 $w(D,A)=1$。\n\n在环路上进行重定时的一个关键属性是，环路周围的总寄存器数量是不变的。初始总寄存器数量为：\n$$ W = w(A,B) + w(B,C) + w(C,D) + w(D,A) = 1 + 0 + 0 + 1 = 2 $$\n任何合法的重定时都必须保持这个总数不变，因此重定时后环路上边权重 $w_r(e)$ 的总和也必须是 $2$。这被明确地表述为一个约束。\n\n问题对重定时后的寄存器数量 $w_r(e)$ 施加了几个约束：\n1.  $w_r(B,C) \\geq 1$ (边跨越一个 DSP 块边界)\n2.  $w_r(C,D) = 0$ (边在一个进位链内)\n3.  $w_r(D,A) \\geq 1$ (边来自一个 BRAM 输出)\n4.  所有边的 $w_r(u,v) \\geq 0$ (寄存器非负性，这是重定时的基本要求)\n5.  $\\sum_{e \\in E} w_r(e) = \\sum_{e \\in E} w(e) = 2$ (总寄存器数量是恒定的)\n\n让我们找出重定时后的寄存器数量 $w_r(A,B)$、$w_r(B,C)$、$w_r(C,D)$ 和 $w_r(D,A)$ 的可能整数值，这些值要同时满足所有这些约束。\n根据约束5，我们有：\n$$ w_r(A,B) + w_r(B,C) + w_r(C,D) + w_r(D,A) = 2 $$\n使用约束2，$w_r(C,D)=0$，方程简化为：\n$$ w_r(A,B) + w_r(B,C) + w_r(D,A) = 2 $$\n我们再应用约束1、3和4：\n- $w_r(B,C) \\geq 1$\n- $w_r(D,A) \\geq 1$\n- $w_r(A,B) \\geq 0$\n\n让我们分析和式 $w_r(A,B) + w_r(B,C) + w_r(D,A) = 2$。\n由于 $w_r(B,C)$ 和 $w_r(D,A)$ 是满足 $w_r(B,C) \\geq 1$ 和 $w_r(D,A) \\geq 1$ 的整数，它们的和必须至少为 $1+1=2$。所以，$w_r(B,C) + w_r(D,A) \\geq 2$。\n将此代入和式方程：\n$$ w_r(A,B) + (w_r(B,C) + w_r(D,A)) = 2 $$\n鉴于 $w_r(A,B) \\geq 0$ 和 $w_r(B,C) + w_r(D,A) \\geq 2$，它们的和要等于 $2$ 的唯一方式是 $w_r(A,B) = 0$ 且 $w_r(B,C) + w_r(D,A) = 2$。\n现在，根据条件 $w_r(B,C) \\geq 1$、$w_r(D,A) \\geq 1$ 以及它们的和为 $2$，唯一的整数解是 $w_r(B,C) = 1$ 和 $w_r(D,A) = 1$。\n\n因此，这些约束唯一地确定了重定时后的寄存器分布。任何满足问题条件的合法重定时都必须产生以下寄存器数量：\n- $w_r(A,B) = 0$\n- $w_r(B,C) = 1$\n- $w_r(C,D) = 0$\n- $w_r(D,A) = 1$\n\n如果存在满足重定时方程的整数 $r(A), r(B), r(C), r(D)$，那么这种配置就是可实现的。例如，设 $r(A)=0$，我们可以解出其他值。\n$w_r(D,A) = w(D,A) + r(A) - r(D) \\implies 1 = 1 + 0 - r(D) \\implies r(D)=0$。\n$w_r(C,D) = w(C,D) + r(D) - r(C) \\implies 0 = 0 + 0 - r(C) \\implies r(C)=0$。\n$w_r(B,C) = w(B,C) + r(C) - r(B) \\implies 1 = 0 + 0 - r(B) \\implies r(B)=-1$。\n对边 $(A,B)$ 进行最后检查：$w_r(A,B) = w(A,B) + r(B) - r(A) = 1 + (-1) - 0 = 0$。这与我们推导出的所需配置相匹配。因此，该重定时是有效的。\n\n有了这个唯一的寄存器配置，我们就可以确定最小的时钟周期。寄存器被放置在边 $(B,C)$ 和 $(D,A)$ 上。这将电路环路划分为两条寄存器到寄存器的组合路径：\n1.  从边 $(D,A)$ 上的寄存器到边 $(B,C)$ 上的寄存器的路径。该路径穿过逻辑块 $A$ 和 $B$。其总组合延迟为 $d(A) + d(B)$。\n    $$ T_1 = d(A) + d(B) = 1.6\\,\\text{ns} + 2.1\\,\\text{ns} = 3.7\\,\\text{ns} $$\n2.  从边 $(B,C)$ 上的寄存器到边 $(D,A)$ 上的寄存器的路径。该路径穿过逻辑块 $C$ 和 $D$。其总组合延迟为 $d(C) + d(D)$。\n    $$ T_2 = d(C) + d(D) = 2.9\\,\\text{ns} + 1.4\\,\\text{ns} = 4.3\\,\\text{ns} $$\n\n时钟周期 $T$ 必须大于或等于任何寄存器到寄存器路径的最大延迟。\n$$ T \\geq \\max(T_1, T_2) $$\n$$ T \\geq \\max(3.7\\,\\text{ns}, 4.3\\,\\text{ns}) = 4.3\\,\\text{ns} $$\n由于这些约束只允许一种可能的寄存器配置，因此在这些约束下可实现的最小钟周期由此配置确定。\n因此，可实现的最小钟周期是 $T_{\\min} = 4.3\\,\\text{ns}$。",
            "answer": "$$\\boxed{4.3}$$"
        },
        {
            "introduction": "虽然重定时技术在提高时钟速度（修复建立时间违例）方面非常强大，但它也可能无意中引入其他时序问题，最典型的是保持时间（hold time）违例。这最后一个练习深入探讨了这一关键问题，要求你使用最差情况下的时序参数来分析一个经过重定时后的路径的保持时间。你将学习如何计算保持时间裕量（hold slack），并确定为确保电路功能正确性所必需的纠正措施，例如插入缓冲器。",
            "id": "4293812",
            "problem": "通过电子设计自动化 (EDA) 工具分析一个在互补金属氧化物半导体 (CMOS) 数字集成电路中实现的同步流水线。该流水线包含边沿触发寄存器和两个组合逻辑子模块（标记为 $A$ 和 $B$），其最初排列方式为 $R_{0} \\rightarrow A \\rightarrow B \\rightarrow R_{1}$。一次重定时变换重新定位了寄存器边界，形成了两个新的流水级 $R_{0} \\rightarrow A \\rightarrow R_{1}'$ 和 $R_{1}' \\rightarrow B \\rightarrow R_{2}$，从而缩短了第一级的数据路径以改善其建立时间裕度。\n\n在最坏情况下的时钟早到/晚到条件下分析其时序。特性数据如下：\n- 组合逻辑子模块 $A$ 的最小延迟：$d_{A,\\min} = 0.024\\,\\text{ns}$。\n- 触发寄存器 $R_{0}$ 的最小“时钟到Q端”延迟：$t_{\\mathrm{CQ},\\min} = 0.012\\,\\text{ns}$。\n- 捕获寄存器 $R_{1}'$ 的保持时间要求：$t_{\\mathrm{hold}} = 0.030\\,\\text{ns}$。\n- 重定时后，触发寄存器和捕获寄存器的早到和晚到时钟到达时间：\n  - $t_{\\mathrm{clk},R_{0}}^{\\mathrm{early}} = 0.013\\,\\text{ns}$，$t_{\\mathrm{clk},R_{0}}^{\\mathrm{late}} = 0.040\\,\\text{ns}$，\n  - $t_{\\mathrm{clk},R_{1}'}^{\\mathrm{early}} = 0.027\\,\\text{ns}$，$t_{\\mathrm{clk},R_{1}'}^{\\mathrm{late}} = 0.088\\,\\text{ns}$。\n- 可插入数据路径的标准缓冲器的特性最小延迟为 $d_{\\mathrm{buf},\\min} = 0.023\\,\\text{ns}$。\n\n从同步时序和保持约束的基本定义出发，使用早到/晚到时钟到达时间值来分析重定时后的路径 $R_{0} \\rightarrow A \\rightarrow R_{1}'$。判断在最坏保持情况下该路径上是否发生保持时间违例，如果发生，则计算为保证重定时后的路径满足保持时间要求，必须在数据路径上插入的相同缓冲器（每个缓冲器的最小延迟为 $d_{\\mathrm{buf},\\min}$）的最小数量 $N$。将最终答案表示为缓冲器数量的整数（无单位）。",
            "solution": "保持时间约束要求，在捕获时钟边沿之后的一段指定时间（$t_{\\mathrm{hold}}$）内，数据必须保持稳定。违例发生在数据路径太快，以至于新数据在旧数据被安全锁存前就到达了捕获寄存器。\n\n最坏情况的保持时间分析需要结合最快的数据路径和最不利的时钟偏斜。\n- **最快数据路径延迟** ($t_{\\mathrm{path},\\min}$): 这是由触发寄存器的最小时钟到Q端延迟和逻辑路径的最小延迟决定的。\n  $t_{\\mathrm{path},\\min} = t_{\\mathrm{CQ},\\min} + d_{A,\\min} = 0.012\\,\\text{ns} + 0.024\\,\\text{ns} = 0.036\\,\\text{ns}$。\n- **最不利时钟偏斜** ($t_{\\mathrm{skew,worst}}$): 对于保持时间，最坏的情况是捕获时钟相对于触发时钟来得更早。这由捕获寄存器的早到时钟和触发寄存器的晚到时钟决定。\n  $t_{\\mathrm{skew,worst}} = t_{\\mathrm{clk},R_{1}'}^{\\mathrm{early}} - t_{\\mathrm{clk},R_{0}}^{\\mathrm{late}} = 0.027\\,\\text{ns} - 0.040\\,\\text{ns} = -0.013\\,\\text{ns}$。\n- **保持时间裕度计算**: 保持时间裕度($S_{\\mathrm{hold}}$)的计算公式为：\n  $S_{\\mathrm{hold}} = t_{\\mathrm{path},\\min} - (t_{\\mathrm{hold}} + t_{\\mathrm{skew}})$。\n  使用最坏情况的值：\n  $S_{\\mathrm{hold,min}} = 0.036\\,\\text{ns} - (0.030\\,\\text{ns} + (-0.013\\,\\text{ns}))$\n  $S_{\\mathrm{hold,min}} = 0.036\\,\\text{ns} - 0.017\\,\\text{ns} = 0.019\\,\\text{ns}$。\n\n由于最小保持时间裕度 $S_{\\mathrm{hold,min}}$ 为正值 ($+0.019\\,\\text{ns}$)，因此不存在保持时间违例。这意味着不需要在数据路径中添加额外的延迟。\n\n必须插入的缓冲器的最小数量 $N$ 是 0。",
            "answer": "$$\\boxed{0}$$"
        }
    ]
}