<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:32:23.3223</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.09.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7014694</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>립시일 석출 (PLATE-OUT) 방지를 위한 웨이퍼 차폐</inventionTitle><inventionTitleEng>WAFER SHIELDING FOR PREVENTION OF LIPSEAL PLATE-OUT</inventionTitleEng><openDate>2022.06.07</openDate><openNumber>10-2022-0075236</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.09.11</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.04.29</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>C25D 17/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>C25D 17/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>C25D 5/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>C25D 5/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>C25D 7/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 기판들 상의 금속들의 전착 동안 립시일 상의 금속들의 원치 않은 증착 (립시일 석출) 은 립시일로 지향된 이온 전류를 최소화하거나 제거함으로써 최소화되거나 제거된다. 예를 들어, 전착은 전기 도금 과정 동안 반도체 기판 상의 캐소드로 바이어스된 전도성 재료와 립시일의 콘택트를 방지하도록 수행될 수 있다. 이는 립시일에 근접한 금속의 전착을 억제하고 립시일과 금속의 콘택트를 방지하도록 립시일에 근접한 작은 선택된 존을 차폐함으로써 달성될 수 있다. 일부 실시 예들에서, 차폐는 쓰루-레지스트 피처들 내로 금속들의 전기 도금 동안 상이한 내측 직경들의 립시일들을 순차적으로 사용함으로써 달성되고, 보다 작은 직경을 갖는 립시일이 제 1 전기 도금 단계 동안 사용되고 선택된 존에서 전착을 차단하는 차폐부로서 기능한다. 제 2 전기 도금 단계에서, 보다 큰 내측 직경의 립시일이 사용된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.04.08</internationOpenDate><internationOpenNumber>WO2021067419</internationOpenNumber><internationalApplicationDate>2020.09.30</internationalApplicationDate><internationalApplicationNumber>PCT/US2020/053518</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 1.전기 도금 장치의 립시일 (lipseal) 상의 금속의 증착을 방지하거나 감소시키는 동안, 복수의 쓰루-마스크 리세스된 피처들 (through-mask recessed features) 을 갖는 반도체 기판 상에 금속을 전착하는 (electrodeposit) 방법에 있어서,(a) 제 1 립시일을 사용하는 제 1 전기 도금 셀에서 반도체 기판의 쓰루-마스크 리세스된 피처들 내로 제 1 금속을 전착하는 단계; 및(b) 상기 단계 (a) 후에 상기 제 1 립시일보다 큰 내경을 갖는 제 2 립시일을 사용하는 제 2 전기 도금 셀에서, 상기 쓰루-마스크 리세스된 피처들 내로 제 2 금속을 전착하는 단계로서, 상기 반도체 기판은 상기 제 1 금속이 선택된 존에 전착되지 않도록 그리고 상기 제 2 금속이 상기 선택된 존에 전착되게 하도록 상기 제 2 립시일이 아니라 상기 제 1 립시일에 의해 전해질에 대한 노출로부터 차폐된 상기 선택된 존을 포함하는, 상기 제 2 금속을 전착하는 단계를 포함하는, 전착 방법.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 단계 (b) 에서 상기 선택된 존에서 상기 제 2 금속의 전착은 상기 마스크의 평면 위의 전착을 발생시키지 않는, 전착 방법.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서, 상기 단계 (b) 에서 상기 선택된 존에서 상기 제 2 금속의 전착은 상기 전착된 제 2 금속과 상기 제 2 립시일의 콘택트를 발생시키지 않는, 전착 방법.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서, 상기 단계 (b) 는 상기 선택된 존 외부의 상기 마스크의 평면 위로 상기 제 2 금속의 전착을 발생시키는, 전착 방법. </claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서, 상기 단계 (b) 는 상기 선택된 존 외부의 상기 마스크의 평면 위로 상기 제 2 금속의 전착을 발생시키고, 그리고 상기 선택된 존에서 상기 마스크의 상기 평면 아래로 전착을 발생시키는, 전착 방법.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서, 상기 제 1 금속은 구리이고 상기 제 2 금속은 주석과 은의 조합인, 전착 방법.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서, 상기 제 1 금속은 주석과 은의 조합이고, 그리고 상기 제 2 금속은 주석과 은의 조합인, 전착 방법.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서, 상기 선택된 존의 상기 폭은 약 0.05 내지 1 ㎜인, 전착 방법.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서, 상기 선택된 존의 폭은 약 0.25 ㎜인, 전착 방법.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서, 상기 마스크는 포토레지스트이고 상기 제 2 립시일은 상기 전기 도금 과정 동안 상기 포토레지스트와 직접적으로 콘택트하는, 전착 방법.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서, 상기 쓰루-마스크 리세스된 피처들은 약 10 내지 50 ㎛의 폭을 갖는, 전착 방법.</claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서, 상기 마스크는 약 10 내지 100 ㎛의 두께를 갖는, 전착 방법.</claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서, 상기 제 1 립시일 및 상기 제 2 립시일은 탄성 중합체 (elastomeric) 재료로 이루어지고, 상기 선택된 존의 폭은 상기 제 2 립시일의 내측 반경과 상기 제 1 립시일의 내측 반경 사이의 차와 같고, 그리고 상기 선택된 존은 환형 형상을 갖는, 전착 방법.</claim></claimInfo><claimInfo><claim>14. 반도체 기판 상에 금속을 전기 도금하기 위한 시스템에 있어서,(a) 제 1 금속을 반도체 기판 상으로 전착하기 위해 구성된 제 1 전기 도금 장치로서, 상기 제 1 전기 도금 장치는 제 1 립시일을 갖는 기판 홀더를 포함하는, 상기 제 1 전기 도금 장치, 및(b) 제 2 금속을 상기 반도체 기판 상으로 전착하기 위해 구성된 제 2 전기 도금 장치로서, 상기 제 2 전기 도금 장치는 제 2 립시일을 갖는 기판 홀더를 포함하고, 상기 제 2 립시일은 상기 제 1 립시일보다 큰 내경을 갖는, 상기 제 2 전기 도금 장치를 포함하는, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서, 상기 제 2 립시일의 내측 반경과 상기 제 1 립시일의 내측 반경 간의 차는 약 1 ㎜ 미만인, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>16. 제 14 항에 있어서, 상기 제 2 립시일의 내측 반경과 상기 제 1 립시일의 내측 반경 간의 차는 약 0.05 내지 1 ㎜인, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>17. 제 14 항에 있어서, 상기 제 2 립시일의 내측 반경과 상기 제 1 립시일의 내측 반경 사이의 차는 약 0.25 ㎜인, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>18. 제 14 항에 있어서, 상기 제 1 립시일 및 상기 제 2 립시일은 탄성 중합체 재료를 포함하는, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>19. 제 14 항에 있어서, 상기 제 1 금속 및 상기 제 2 금속은 상이하고, 그리고 상기 제 1 전기 도금 장치는 구리 애노드를 포함하고, 그리고 상기 제 2 전기 도금 장치는 주석 애노드를 포함하는, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>20. 제 14 항에 있어서, 상기 제 1 금속 및 상기 제 2 금속은 모두 주석과 은의 조합이고, 그리고 상기 제 1 전기 도금 장치 및 상기 제 2 전기 도금 장치는 모두 주석 애노드들을 포함하는, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>21. 제 14 항에 있어서, 상기 반도체 기판을 상기 제 1 전기 도금 장치로부터 상기 제 2 전기 도금 장치로 이송하기 위해 구성된 메커니즘을 더 포함하는, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>22. 제 14 항에 있어서, 상기 제 1 전기 도금 장치 및 상기 제 2 전기 도금 장치 중 적어도 하나는 주석과 은의 조합의 전착을 위해 구성되고, 그리고 애노드 챔버와 캐소드 챔버를 분리하는 멤브레인을 포함하고, 상기 멤브레인은 은 이온들이 상기 멤브레인을 가로질러 이동하는 것을 실질적으로 방지하는, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>23. 제 22 항에 있어서, 상기 제 1 전기 도금 장치는 구리의 전착을 위해 구성되고, 그리고 상기 제 2 장치는 주석과 은의 조합의 전착을 위해 구성되는, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>24. 제 14 항에 있어서, (i) 상기 반도체 기판 상의 쓰루-마스크 리세스된 피처들을 부분적으로 충진하도록 상기 제 1 전기 도금 장치 내에서 제 1 금속의 전기 도금; (ii) 상기 제 2 전기 도금 장치로 상기 반도체 기판의 이송; 및(iii) 상기 제 2 립시일이 상기 전기 도금 과정 동안 상기 전기 도금된 제 2 금속과 콘택트하지 않도록, 그리고 상기 쓰루-마스크 리세스된 피처들의 적어도 일부가 마스크의 평면 위로 충진되도록, 상기 제 1 금속 위의 상기 제 2 전기 도금 장치 내에서 제 2 금속의 전기 도금을 유발하기 위한 프로그램 인스트럭션들을 포함하는 제어기를 더 포함하는, 전기 도금 시스템.</claim></claimInfo><claimInfo><claim>25. 전기 도금 장치의 립시일 상의 금속의 증착을 방지하거나 감소시키는 동안, 반도체 기판 상에 금속을 전착하는 방법에 있어서,(a) 전기 도금 장치의 기판 홀더 내로 반도체 기판을 제공하는 단계로서, 상기 기판 홀더는 전기 도금 동안 립시일의 적어도 일부가 전해질과 콘택트하도록 위치된 상기 립시일을 포함하는, 상기 반도체 기판 제공 단계; 및(b) 상기 립시일로 지향된 이온 전류 흐름을 방지하거나 감소시키는 동안, 상기 반도체 기판 상에 상기 금속을 전기 도금하는 단계를 포함하는, 전착 방법.</claim></claimInfo><claimInfo><claim>26. 전기 도금 장치의 립시일 상의 금속의 증착을 방지하거나 감소시키는 동안, 복수의 쓰루-마스크 리세스된 피처들을 갖는 반도체 기판 상에 금속을 전착하는 방법에 있어서,(a) 금속으로 하여금 마스크의 평면 위로 증착되지 않고 립시일과 콘택트되지 않게 하도록 상기 립시일에 근접한 선택된 존을 차폐하는 동안 전기 도금 셀에서 반도체 기판의 리세스된 쓰루-마스크 피처들 내로 금속을 전착하는 단계를 포함하는, 전착 방법.</claim></claimInfo><claimInfo><claim>27. 전기 도금 장치의 립시일 상의 금속의 증착을 방지하거나 감소시키는 동안, 복수의 쓰루-마스크 리세스된 피처들을 갖는 반도체 기판 상에 금속을 전착하는 방법에 있어서,(a) 가요성 립시일을 사용하여 전기 도금 셀에서 반도체 기판의 리세스된 쓰루-마스크 피처들 내로 금속을 전착하는 단계로서, 상기 가요성 립시일은, 상기 금속이 상기 립시일의 제 1 위치에 의해 차폐된 선택된 존에 전착되지 않도록 상기 제 1 위치에 구성되고, 상기 선택된 존은 상기 기판의 주변부에 위치되는, 상기 금속 전착 단계; 및(b) 상기 선택된 존의 상기 차폐를 제거하기 위해 제 2 위치로 상기 가요성 립시일을 구성하는 단계, 및 상기 립시일이 상기 제 2 위치에 있는 동안, 상기 단계 (a) 후에 상기 리세스된 쓰루-마스크 피처들 내로 상기 금속을 전착하는 단계로서, 상기 반도체 기판 상의 다른 곳의 전착은 상기 마스크의 상기 평면 위로 전착을 발생시키는 동안, 상기 선택된 존의 상기 전착은 상기 마스크의 상기 평면 위로 전착을 발생시키지 않고 그리고 상기 전착된 금속과 상기 립시일의 콘택트를 발생시키지 않는, 상기 가요성 립시일 구성 및 금속 전착 단계를 포함하는, 전착 방법.</claim></claimInfo><claimInfo><claim>28. 반도체 기판 상에 금속을 증착하기 위한 전기 도금 장치에 있어서,(a) 전해질 및 애노드를 홀딩하도록 구성된 도금 용기; 및(b) 전기 도금 동안 반도체 기판을 홀딩하고 캐소드로 바이어스하도록 (cathodically bias) 구성된 기판 홀더를 포함하고, 상기 전기 도금 장치는 상기 기판 홀더의 립시일에 근접하게 위치된 약 1 ㎜ 미만의 폭을 갖는 환형 차폐부를 더 포함하는, 전기 도금 장치.</claim></claimInfo><claimInfo><claim>29. 반도체 기판 상에 금속을 증착하기 위한 전기 도금 장치에 있어서,(a) 전해질 및 애노드를 홀딩하도록 구성된 도금 용기; 및(b) 전기 도금 동안 반도체 기판을 홀딩하고 캐소드로 바이어스하도록 구성된 기판 홀더로서, 상기 기판 홀더는 제 1 위치와 제 2 위치 사이에서 형상을 변경하도록 구성된 가요성 립시일을 포함하고, 상기 제 1 위치와 상기 제 2 위치는 상기 반도체 기판의 표면을 상이하게 차폐하는, 상기 기판 홀더를 포함하는, 전기 도금 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 프레몬트 쿠싱 파크웨이 ****</address><code>520000532180</code><country>미국</country><engName>LAM RESEARCH CORPORATION</engName><name>램 리써치 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country> </country><engName>KEARNS, Gregory J.</engName><name>컨즈, 그레고리 제이.</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country> </country><engName>CHUA, Lee Peng</engName><name>쭈어, 리 팽</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country> </country><engName>BLICKENSDERFER, Jacob Kurtis</engName><name>브리컨스더퍼, 제이콥 커티스</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country> </country><engName>MAYER, Steven T.</engName><name>메이어, 스티븐 티.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 남대문로 **, *층(소공동, 한진빌딩 본관)</address><code>920151000211</code><country>대한민국</country><engName>Lee &amp; Ko IP</engName><name>특허법인광장리앤고</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.10.04</priorityApplicationDate><priorityApplicationNumber>62/911,029</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.04.29</receiptDate><receiptNumber>1-1-2022-0463325-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.05.09</receiptDate><receiptNumber>1-5-2022-0070187-38</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2023.03.06</receiptDate><receiptNumber>1-1-2023-0254101-35</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.09.11</receiptDate><receiptNumber>1-1-2023-1001446-38</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.09.11</receiptDate><receiptNumber>1-1-2023-1001489-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.07</receiptDate><receiptNumber>9-5-2025-0751260-71</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227014694.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932295323ab291c68669ec7879a2c80f38a44ae1fefbf73c1f9bf265151555fa47fa1b1dedb7bcf930d94ef9ffbeb79e250ebac6575ed2bb42</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe40f64b5b5a3f026d16276b06cb8b1e8f890188683769adc4e37ea443f94246a125d80856836a0778299fbc8e1a5bc48d96c4f3cc98461bf</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>