# 第二章

## 2.4.2

### 加法器设计

#### 一位全加器

##### 不进位相加，逻辑结构与真值表

![bujinweixiangjia](../images/bujinweixiangjia.png)

##### 进位相加

###### 真值表

<img src="../images/jinweixiangjia_zhenzhi.jpg" alt="quanjiaqi" style="zoom:33%;" />

###### 逻辑结构

C~i~ = G~i~ + P~i~ C~i-1~

<img src="E:\you_dao_yun\学习文件夹\计算机组成原理\2.2\images\quanjiaqi_luoji.png" alt="quanjiaqi_luoji" style="zoom: 80%;" />

###### 逻辑表达式

<img src="E:\you_dao_yun\学习文件夹\计算机组成原理\2.2\images\luoji_biaodashi.jpg" alt="luoji_biaodashi" style="zoom: 50%;" />

#### 串行加法器

定义：只有一个全加器，数据逐位串行送入加法器中进行运算。进位触发器用来寄存进位信号，一边用来参与下一次的运算。

<img src="E:\you_dao_yun\学习文件夹\计算机组成原理\2.2\images\chuanxing_jiafaqi.png" alt="chuanxing_jiafaqi" style="zoom:150%;" />

#### 并行加法器

定义：把n格全加器串接起来，就可以进行两个n为数的相加

![bingxingjiafa](E:\you_dao_yun\学习文件夹\计算机组成原理\2.2\images\bingxingjiafaqi.png)

#### 衍生加法器

<img src="E:\you_dao_yun\学习文件夹\计算机组成原理\2.2\images\qitaother.png" alt="qitaother" style="zoom:80%;" />
