---
title: presim环境搭建
date: 2024-03-29 16:21:43
categories:
- ip开发环境搭建
tags:
- verdi
- presim
- ro环形振荡器
- 组合逻辑回环
- TBD
---

> 针对综合后的网表（无delay），需要bulid 动态仿真环境

# 常见问题及其解决方法

一般会遇到

- PAD未pull值

- sram未初始化

- ROM未初始化

- Flash未初始化
- ro环形振荡电路

## ro环形振荡电路

特殊的设计中，可能还会有组合逻辑回环（例如TRNG的环形振荡器电路）

{% asset_img v2-6fa48d65ac3a1a40c30824cdbdb3d90d_720w.webp %}

{% asset_img v2-a09600fa58984739e659694d81711a78_720w.webp %}

{% asset_img image-20240331160158291.png %}



> **仿真惊奇地停滞在：200ns(参考testbench延时)**
>
> 在环形振荡器原理图中，假设第一级反相器的输入端为低电平，经过5级反相之后，第5级反相器输出端必为高电平。在t=0时刻，此时电源(VDD)通过第5级反相器输出端对第1级反相器的输入电容充电，第一级反相器经过一级平均延迟时间Tdelay1之后，其输出状态发生转换。经过(Tdelay1+ Tdelay2+ Tdelay3+ Tdelay4+ Tdelay5)之后，第5级反相器输出端由高电平转换为低电平。接着第一级的输入电容将通过第5级的输出端放电，经过(Tdelay1+ Tdelay2+ Tdelay3+ Tdelay4+ Tdelay5)之后状态再次发生转换，完成一个振荡周期输出，如下图的方波信号。如果反相器各级的平均延迟时间相等，为Tdelay，
>
> 即：多个反相器组成环形振荡器的一个脉冲周期为T=10 Tdelay
>
> 如果想要不停滞，可以在任何一级加一个delay，例如u1和u2之间delay 5ns



# 经验总结

出现问题时的debug方法，首先看模块的端口有无X态





---

参考博客：

1. [什么是真随机数发生器（TRNG）](https://zhuanlan.zhihu.com/p/619644287)

1. [环形振荡器：数字IC和软件思维的天壤之别](https://zhuanlan.zhihu.com/p/56259957)
