#Substrate Graph
# noVertices
30
# noArcs
98
# Vertices: id availableCpu routingCapacity isCenter
0 904 904 1
1 885 885 1
2 1166 1166 1
3 730 730 1
4 25 25 0
5 100 100 0
6 150 150 0
7 325 325 0
8 100 100 0
9 425 425 0
10 299 299 0
11 100 100 0
12 175 175 0
13 237 237 0
14 100 100 0
15 125 125 0
16 237 237 0
17 299 299 0
18 350 350 0
19 100 100 0
20 729 729 1
21 298 298 1
22 100 100 0
23 237 237 0
24 100 100 0
25 375 375 0
26 125 125 0
27 299 299 0
28 100 100 0
29 175 175 0
# Arcs: idS idT delay bandwidth
0 27 5 112
0 10 8 112
0 7 5 150
0 1 7 187
0 2 3 187
0 3 9 156
1 13 5 112
1 21 5 93
1 9 8 150
1 2 3 187
1 3 7 156
1 0 4 187
2 17 3 112
2 25 9 150
2 17 1 112
2 20 7 187
2 15 10 75
2 3 3 156
2 1 9 187
2 0 3 187
3 9 1 150
3 16 5 112
3 2 6 156
3 1 9 156
3 0 3 156
4 6 10 25
5 6 4 50
5 7 6 50
6 7 9 75
6 5 4 50
6 4 1 25
7 28 8 50
7 0 3 150
7 6 5 75
7 5 5 50
8 18 8 50
8 11 10 50
9 3 4 150
9 1 1 150
9 10 9 75
9 11 8 50
10 0 8 112
10 20 1 112
10 9 6 75
11 9 7 50
11 8 6 50
12 13 8 75
12 14 7 50
12 15 5 50
13 1 2 112
13 14 4 50
13 12 5 75
14 13 3 50
14 12 10 50
15 2 8 75
15 12 8 50
16 3 10 112
16 17 7 75
16 19 7 50
17 2 10 112
17 2 3 112
17 16 7 75
18 25 5 100
18 8 1 50
18 20 7 150
18 19 6 50
19 18 6 50
19 16 8 50
20 18 1 150
20 10 4 112
20 26 9 75
20 2 10 187
20 23 7 112
20 21 2 93
21 1 3 93
21 27 7 112
21 20 3 93
22 23 4 50
22 24 5 50
23 20 8 112
23 25 1 75
23 22 9 50
24 25 4 50
24 22 9 50
25 18 10 100
25 2 10 150
25 24 1 50
25 23 3 75
26 20 1 75
26 29 3 50
27 0 4 112
27 21 8 112
27 29 7 75
28 7 10 50
28 29 1 50
29 28 2 50
29 27 8 75
29 26 2 50
