# Memory Barrier

## Store Buffer

### Store Forward

```c
void foo(void)
{
  a = 1;
  b = a + 1;
  assert(b == 2);
}
```

### Store Buffer and Memory Barrier

```c
void foo(void)
{
  a = 1;
  //  smp_wmb(); //完成 a的写入后再写入 b 或者另外一种方式,完成a写入前b的写入也丢到Store Buffer中
  b = 1;
}

void bar(void)
{
  while (b == 0) continue;
  assert(a == 1);
}
```

## Invalidate Queue

```c
void foo(void)
{
  a = 1;
  smp_wmb();
  b = 1;
}

void bar(void)
{
  while (b == 0) continue;
  //  smp_rmb(); // 读取前先检查 Invalidate Queue 是中是否有待读取的项对应的 Invalidate Message
  assert(a == 1);
}
```

## Memory Barriers

内存屏障的目的是保持顺序一致性: 内存屏障前后的指令从外部观察,不会出现 reordering(有可能发生了流水线优化导致指令reorder,也有可能因为 Store Buffer,Invalidate Queue等导致).

例如,一个CPU Core 执行两个写入,从另一个CPU Core 观察,如果观察到后一个写入操作的结果,那么前一个写入操作的结果也应该观察到.这就是顺序一致性.

对应的,Write Memory Barrier ,可以通过 halt方式等待 Store Buffer 写入 Cache Line 完成再执行 WMB 后面的写入指令,也可以通过将后面写入指令的数据也放在 Store Buffer中排队,这样当WMB前的 Store Buffer 写入完成后,WMB后面的写入数据才会进入 Cache Line,保证了顺序一致性,但并没有halt 流水线.当然这是在 Store Buffer 空间足够的前提下.
