 
中文關鍵詞： 可程式化異質多處理器核心系統晶片平台、應用服務處理
器、快速多核心處理程序層級模型模擬平台、電子系統層級 
英 文 摘 要 ： In this project, we will develop a high-performance, 
low-power, programmable, and heterogeneous multi-
processor cores SoC platform for multi-Gbps WPAN 
applications. The heterogeneous multi-core computing 
platform consists of microprocessor unit (MPU), 
service processor (SP), scalable and extensible 
multi-core/multithreading DSPs, specific functional 
units or hardware accelerator, memory subsystem and 
DMA, and high bandwidth and efficient inter-processor 
communication (IPC) network. The major design goals 
are low power consumption, high performance, and cost 
effectiveness. Because of the great complexity of the 
multi-core SoC and the time-to-market consideration, 
we also develop a rapid FPGA platform: from Matlab/C 
to TLM-based system prototyping with multi-core FPGA 
platform for rapid SoC hardware/software co-
development. Besides, a heterogeneous multi-core 
computing virtual platform-driven ESL design 
methodology is also developed to reduce SoC design 
cycles. 
In these three years, we will design a next-
generation heterogeneous computing platform with 
multi-core low-power DSPs and configurable hardware 
accelerator. The planned DSP processor can support 
the baseband processing for the multi-Gbps WPAN 
applications and will be implemented with the SoC 
design methodology. The main features of the design 
DSP core include: (1) 32-bit 2-issue data word with 
SIMD, variable-length instruction, <0.1mW/MOPS, 
>500MHz@90nm CMOS technology, high code density, and 
good architecture extensibility, (2) differentiation 
of the architecture platform, and (3) adaptability of 
the operating environments (e.g. noise) in wireless 
communication systems. This project focuses on the 
complete SoC design methodology including the 
hardware/software partitioning at the system level 
with automatic interface generation. Besides, 
detailed analysis on algorithms and architectures 
  
行政院國家科學委員會補助專題研究計畫 ■ 成 果 報 告   □ 期中進度報告 
 
 
使用 60GHz 之室內十億級位元傳輸率之無線基頻傳收機- 
子計畫二：適用於十億級位元傳輸率無線個人區域網路應用之異質多
處理器核心系統晶片平台 
 
 
 
計畫類別：□ 個別型計畫  ■ 整合型計畫 
計畫編號：NSC 98-2220-E-009-027- 
執行期間：99 年 8 月 1 日 至 100 年 10 月 31 日 
 
 
計畫主持人：劉志尉 
計畫參與人員：歐士豪, 陳信凱, 郭羽庭, 張國強 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  ■完整報告 
 
 
 
 
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、列
管計畫及下列情形者外，得立即公開查詢 
          ■涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
          
執行單位：國立交通大學 電子工程學系 
 
 
中華民國  100 年 10 月  30 日 
2 
Modules）; (2) 具有架構上的差異性; (3) 具實體操作環境的適應性。本計畫
將提出一套完整的 Multi-core Platform-based SoC 設計方法與流程、及其系統
層次的軟硬體分割與界面的自動產生（Interface Auto-generation）。另外，完
整的演算法、架構分析與設計空間探索，及適當的演算法修改及架構轉換，
進而提高實體模組的使用效率，發揮其最大效能，追求速度/功率/面積三者
的最佳化也是本計畫的重點工作。 
關鍵詞：可程式化異質多處理器核心系統晶片平台、應用服務處理器、快速
多核心處理程序層級模型模擬平台、電子系統層級 
 
Abstract 
The IEEE 802.15.3c standard is developing a millimeter-wave-based PHY, which 
will operate in the new and clear unlicensed band including 57~64GHz, for future 
wireless personal area network (WPAN). The millimeter-wave WPAN will allow 
high coexistence with all other microwave systems in IEEE 802.15 and will 
support 50Mbps~7Gbps high data rate applications, such as high speed internet 
access, streaming download (VOD, home theater, etc.), real time multiple HDTV 
video stream, and wireless data bus for cable replacement. In this project, we will 
develop a high-performance, low-power, programmable, and heterogeneous 
multi-processor cores SoC platform for multi-Gbps WPAN applications. The 
heterogeneous multi-core computing platform consists of microprocessor unit 
(MPU), service processor (SP), scalable and extensible multi-core/multithreading 
DSPs, specific functional units or hardware accelerator, memory subsystem and 
DMA, and high bandwidth and efficient inter-processor communication (IPC) 
network. The major design goals are low power consumption, high performance, 
and cost effectiveness. Because of the great complexity of the multi-core SoC and 
the time-to-market consideration, we also develop a rapid FPGA platform: from 
Matlab/C to TLM-based system prototyping with multi-core FPGA platform for 
rapid SoC hardware/software co-development. Besides, a heterogeneous 
multi-core computing virtual platform-driven ESL design methodology is also 
developed to reduce SoC design cycles. 
In these three years, we will design a next-generation heterogeneous computing 
platform with multi-core low-power DSPs and configurable hardware accelerator. 
The planned DSP processor can support the baseband processing for the 
multi-Gbps WPAN applications and will be implemented with the SoC design 
methodology. The main features of the design DSP core include: (1) 32-bit 
4 
二、計畫緣由與目的 
高畫質、高解析度視訊（如藍光、HD DVD）所帶來的更逼真、更震
撼影音體驗，隨著數位家庭時代的來臨，正以超乎想像的速度進入我
們的生活。以一部 120 分鐘 1080p Full HD 視訊為例，其傳輸頻寬約
需 2.2Gbps（bits/s）; 而目前常見的 HDMI（High Definition Multimedia 
Interface）介面標準可以提供 4.95Gbps 頻寬，HDMI 雖可滿足上述高
傳輸頻寬需求，但卻需要傳輸線。2007 年新制訂的 IEEE 802.15.3c
（Wireless Personal Area Network, WPAN）標準，屬於短程（約 10m）
寬頻無線通訊系統，使人們在室內的活動不再受限於傳輸線。IEEE 
802.15.3c 系統其工作頻率定在目前不需申請執照（Unlicensed Band）
的 57~64GHz 超高頻範圍，有別於 IEEE 802.11n/a/g、802.16e/m 等因
頻寬有限而不能滿足高畫質視訊傳輸需要，802.15.3c 系統工作在超高
頻區域，可更容易取得頻寬。以目前所制訂的標準而言，802.15.3c 系
統可提供 50Mbps 至 7Gbps 高速數據傳輸能力，可有效的支援愈來愈
普及的電腦周邊無線連結及影音多媒體短距離高速數據傳輸需求。透
過 802.15.3c 技術，未來高畫質、高解析度視訊（HD Media）可以直
接從 HTPC（Home Theater Personal Computer）無線傳輸至顯示設備，
利用 Wireless HDMI 介面播放; 而更新 iPod、iPhone 或個人行動電腦、
PDA 等中的檔案，也不需要透過 USB 或網路線，屆時，整個客廳、
或會議室就可擺脫各種資料線的束縛。 
在標準不斷快速更新或新標準陸續制訂的今天與未來，因應使用者各
式各樣不同的需求，傳統的主流設計 ASIC-based Solution，因其功能
無法被重新定義，已漸漸被具可程式化（ Programmable ）之
Processor-based Solution 輔 以 Hardware Accelerator 的 嵌 入 式
（Embedded）平台設計（Platform-based Design）所取代。嵌入式計
算平台是泛指任何不是被設計為一般通用（General-Purpose）的電腦
系統，除了需保證計算功能正確外，嵌入式計算平台還有以下幾個基
本特性：(1) 具高效能、高運算能力、以及高程式化特性; (2) 具多變
的功能性需求及豐富的使用者介面（User Interface）; (3) 需即時
（Real-Time）性並保證服務品質（Quality-of-Service, QoS）; (4) 支援
互動且多率（Multirate）的多工作任務（Multi-Task）; (5) 需搭配高
度協調之軟、硬體設計技術，可動態調整系統效能(如不同模式的切
換、省電節能技術、Adaptive Power Management 等)。而嵌入式處理
6 
當的硬體配置。例如：較寬的單指令流多資料流架構常被用來處理影
像處理方面對於像素資料的處理，像濾波、梯度的運算；這類的運算
會對記憶體內連續且位置相鄰的像素值做規律的運算，對於這類的應
用其實不需要浪費硬體透過多核心的架構來處裡。反之如果應用之中
富含有決策以及跳躍的需求，這時就可透過多核心架構來做處理為了
使得硬體的投資效益高，軟體的特性也是需要做探討的；軟硬體協同
設計就是在設計時同時考量軟體以及硬體的一種設計方式。本篇論文
建立了一套在設計初期針對多核心單指令流多資料流架構設計的模
擬工具；它包含了一多執行緒單指令流多資料流函式庫以及一多核心
效能評估工具。設計者可以利用這些工具在設計初期同時考量多核心
以及單指令流多資料流的架構做快速的演算法以及硬體架構配置的
探索設計，找出最佳的硬體架構以及演算法。 
設計多核心單指令流多資料流架構需同時探討軟體特性跟硬體的架
構配置，所以會使得設計過程較為複雜。如果要把整個設計空間完全
探索是相當花時間的，因此在設計初期會透過快速的模擬方式，對軟
體及不同硬體配置做效能評估來得到系統的設計參數，例：多核心的
個數、單指令流多資料流的寬度，快速的縮減設計空間。為了在設計
初期更有效率的做軟硬體協同設計，設計者必須快速的找到軟體的特
性並做硬體相關的最佳化處理，例：平行化。在設計初期，設計者通
常只有應用的演算法或是由高階語言所撰寫之程式原始碼，對於需要
透過什麼樣的硬體架構來實現並沒有太多的資訊。首先會先將高階語
言描述之軟體翻譯成由組合語言或是本質函式(Intrinsic Function)描述
之程式，然後透過建立虛擬平台連結多顆指令集架構模擬器而來做軟
體效能評估[7][11][12]。透過調整虛擬平台的設定來變更硬體架構的
配置以及對組合語言軟體的改寫來做設計空間的探索是相當花時間
且容易造成錯誤發生。為了使得模擬器以及軟體調整的工作簡易，可
透過架構敘述(Architecture Description Languages, ADL)，例：LISA[8]
的方式。透過編寫 ADL，自動化的工具會產生簡易編譯器以及指令集
架 構 模 擬 器 。 [9][10] 分 別 針 對 影 像 處 理 以 及 軟 體 無 線 電
(Software-defined radio)應用以此工具探索單顆核心的單指令流多資
料流的寬度。如進一步把多顆單一核心的模擬器在虛擬平台上連結起
來，也可作多核心架構的模擬。使用 ADL 的方式可以減輕設計者的
負擔，但是透過自動化工具產生的軟體其效能還是無法比實際透過組
合語言做最佳化的程式好。因為虛擬平台的調整不易，大部分的研究
是將多核心架構以及單指令流多資料流的配置分開來探索，通常會先
8 
三、研究方法及成果 
為了在設計初期同時探索多核心以及單指令流多資料流架構，我們建
立了一套多執行緒單指令流多資料流架構之函式庫及多核心模擬工
具。圖一為透過這函式庫進行設計空間探索之流程圖。設計者首先將
原先以高階語言 C/C++描述的程式碼以函式庫做小幅的平行化改寫；
透過延伸資料型態可以定義軟體的資料平行度(Data-Level Parallelism, 
DLP)，透過多執行緒函式可以將軟體切割成多工(Multi-Task)程式。
之後透過兩階段的多核心模擬工具完成效能的估測；第一階段會做函
式之行為模擬並紀錄記憶體存取和核心之間同步信號的時間點並存
為 trace file，之後會透過事件(event)模擬分析所記錄的 trace 做最後的
多核心校能評估。 
3.1. 多執行緒函式 
多執行緒單指令流多資料流的函式庫包含了有多執行緒函式以及延
伸資料型態函式。在桌上型電腦平台上，廣泛被軟體開發者使用的多
工程式撰寫方式為透過 pthread 的函式庫；本計畫中多執行緒函式即
為一精簡的 pthread 界面，如表一所示。圖二為一簡單的程式碼片段，
實現一集中式任務佇列(Centralized Job Queue)；透過 Thread_Create() 
可以開啟一個執行緒，並對 trace file 作初始化的動作，trace file 是用
來紀錄一些記憶體存取跟多核心間同步訊號的時間點。Thread_Exit() 
是用來結束一個執行緒。而 Thread_Wait() 可使主執行緒跟子執行緒
 
圖一 多核心單指令流多資料流架構探索流程 
10 
中，當資料於一般暫存器及累積暫存器間移動時，多會耗費額外的時
間。而條件資料型態保留了兩筆資料做比較的布林(Boolean)結果，可
以用來做條件跳躍或者迴圈預測用。每一種資料型態都有純量資料型
態跟向量資料型態。向量資料型態可以做寬度的調整；除條件資料型
態以外，其餘的三種資料型態都可以調整 sub-word 的位元數為 32-bit 
(W)、16-bit (H) 或 8-bit (B)來定義 sub-word 的平行度；基本的運算
子和不同資料型態的資料轉換都有透過運算子重載的技巧處理。向量
位址的資料型態不同於其他向量資料型態；其與純量資料型態一樣，
只保留單一記憶體位址，當用於資料存取時其代表一筆長而連續之向
量資料存取；如同軟體使用上之指標。 
圖三以一個向量加法為例，比較不同的程式寫法；將兩個 16 筆資料
陣列做相加，每一個資料為 16-bit。假設此架構使用 64-bit 的單指令
流多資料流架構，可做 4-way 的 16-bit 運算。圖三(d)為透過組合語言
撰寫的程式，撰寫難度高，可讀性也相當差。圖三(c)為透過本質函式
撰寫的程式程式碼，雖然以高階語言撰寫，但其結構與組合語言類
似，當敘述較複雜之程式時，無法協助設計者；而透過本計畫之延伸
資料型態函式撰寫的程式則如圖三(a)所示，看起來可讀性可和原程式
碼接近。透過使用重載過後的運算子來撰寫程式，可提升改寫後之程
表二 Extended Data Type 之表示符號 
Notation Data Type 
Scalar Vector Operator 
Address D_ADDR V_ADDR_T<n
> 
+ , - , ++ 
Data D_DATA V_ADTA_T<n> + , - , * , & , | , ^ , = , += , 
> , < , >= , <= , == 
Accumulator D_ACC V_ACC_T<n> += 
Condition D_COND V_COND_T<n = 
 
圖三 向量加法之不同表示法 (a) 延伸資料形態 (b) 原生 C 表示法 (c) 本質函式 (d) 
組合語言 
12 
本計畫所提出之基於資料傳輸產生器之設計流程如圖五，主要分為離
線資料傳輸提取及執行時間全系統模擬兩個部份。執行時間全系統模
擬會將處理器會對外送出的資料傳輸做紀錄，將資料傳輸的時間、資
料、型態以一二進位(binary)檔案儲存，稱為 traffic file。在全系統模
擬時，系統中主要矽智財將以資料傳輸產生器取代，在執行時間時，
資料傳輸產生器將開啟並讀取 traffic file 中之資料傳輸，依照時間送
至連結網路上，以仿效真實矽智財行為。 
 
圖五 基於資料產生器之設計流程 
利用資料傳輸產生器，本計畫針對一到四顆之 ARM11 多核心處理器
進行匯流排和記憶體架構的設計與探索。記憶體架構可進行多方調
整，匯流排則採用 AMBA AHB 或是 AXI，並針對其結構及緩衝器
(buffer)做設定，另外還可以指定匯流排上記憶體的存取延遲。以
512x512 大小 JPEG 影像壓縮進行測試，與傳統基於核心模擬器之全
系統模擬相比，基於資料產生器之全系統模擬方式可以得到相近的模
擬結果，但其模擬速度可提昇 4~6 倍。 
3.4. 物件偵測 
物件偵測在智慧型電腦視覺處理上是一個很重要的核心應用；Viola
和 Jones 的演算法如圖六，在眾多演算法中式較適合嵌入式系統應用
的，這演算法也被收錄於 OpenCV 函式庫[16]中。物件偵測是透過數
千個特徵(Feature)所組成的偵測器(Classifier)來判斷是否為偵測的物
體；每個特徵由 2~3 個矩形所組成。矩形區域的像素和會乘上權數
(Weighting)做累加，之後再跟事先定義好的閥值(Threshold)做比對並
14 
圖七為此物件的運算核心-特徵值的計算。矩形的像素和可以透過存取
4 個預先算好的累積值(Integral Value)得到。矩形的像素和會分別乘上
權數之後，再跟一個修正過後的閥值做比對以取得最後的特徵值。除
了 17 個對資料的處理運算之外，在計算記憶體位址、存取累積值及
各項參數也會花很多時間。對於累積值的存取需要透過間接定址法的
方式，也就是需要兩次位址計算跟記憶體存取才能得到累積值。特徵
參數，像矩形座標等，可規律擺放於記憶體空間中，透過後累加
(Post-Increment)定址法可以減少部份存取位址計算。然而對於不同矩
形而言，四個角的位址是不規則排列，所以不能單透過後累加定址法
做位址計算。透過特殊的矩形定址法可以幫忙做矩形的位址計算；只
要知道影像的寬度、矩形的位移量、偵測的座標和矩形的資訊，就可
以將矩形 4 個角的位址自動計算出來，而這些所需的資訊都可以事先
設定好。矩形的資料都是分類器中已知的數值，以 20-bit 即可以表示
這些資訊。如此，偵測核心可以直接透過單一存取的指令直接取得累
積值。 
表四總結透過不同的定址法完成偵測核心所需要的指令個數。透過矩
形定指法，可以使偵測核心所需的指令個數減半。圖八為矩形位址產
 
圖八 矩形位址產生器之架構圖 
表四 不同定址方式之指令個數 
 Addr. Cal. Mem. Access Data Comp. Total 
No Opt. 31 31 17 79 
Post Inc. 12 31 17 60 
Rect. Addr. 0 22 17 39 
16 
位置、階段、特徵和矩形。解析度平行度可同時偵測不同大小之物件。
此平行度之多寡是由原始影像大小以及縮小參數(Scaling Factor)所決
定，如圖九，在 Cell 多核心平台上[19]便使用此平行度進行任務切
割。階段及矩形平行度容易產生過多不必要的運算，較少被使用。位
置及特徵平行度則可用來進行向量化。圖十及圖十一分別揭示利用位
置及特徵進行向量化。位置向量化是在同一解析度中將相鄰要判斷的
位置一起做偵測。資料的存取可以用向量的方式存取而不必花額外的
指令週期做資料排列的處理。有任一個位置在該階段還未被判定非偵
測物，相鄰的位置便須一同進行後面階段之測試，造成一些多餘的運
算。相反的，特徵向量化將同一階段之中多個特徵集合起來一起做，
因此不會造成多餘的運算，但是資料的存取會變成隨機存取，必須多
付出包裝(Pack)指令將雜散的資料聚合起來。 
因不同的向量化方式有不同的額外負擔，我們結合位置及特徵成為混
合式向量化來使用。在特定階段 n 之前會透過位置方式處理，之後才
透過特徵方式處理，原先位置及特徵向量化之額外負擔皆可以被控
制。而最佳切點階段與單指令流多資料流之寬度是有關的。在圖十二
我們去探索切點以及不同位元寬度之單指令流多資料流的效能關
係。我們可以發現，當位元寬度使用變寬的時候，最佳的切點往後面
階段移動，其偵測的效能也會比較好。圖十三為透過不同的向量化方
式使用單指令流多資料流運算跟透過純量架構運算比較效能的結
果。位置及特徵因有資料排列以及多餘運算的額外負擔，所以當使用
更寬的單指令流多資料流時並不能得到預期的效能提升。反之透過混
合式的方式使用可以使得效能得以提升，當使用到 512-bit 單指令流
多資料流架構可以比純量架構要提升 4.89 倍效能。 
 
圖十二 混合向量化之切點分析 
18 
3.8. 設計空間探索 
根據上面的討論，多核心的個數、單指令流多資料流的位元寬度和記
憶體的架構是必需在同時做考量才能找到最佳的硬體架構。利用此架
構可針對這些部份做完整的設計空間探索；設計空間的調整設定如表
五所示，若以 iVisual 為比較對象將效能設定在 8 FPS 的偵測速度。探
索結果如圖十五所示，分別以記憶體埠數為分類。如果記憶體只有單
埠的情況下，其效能可隨著記憶的組數提升而上升；在 8 FPS 的效能
設定下，最佳的架構配置是 8 顆 128-bit 單指令流多資料流架構核心。
如果使用到 2 埠的記憶體的話，4 顆 128-bit 單指令流多資料流核心為
較有效率的投資。少數較高效能的多核心單指令流多資料流的配置則 
 
(a) 運算資源=512-bit 
 
(b) 運算資源=1024-bit 
圖十四 多核心與單指令流多資料流之配置 
表五 設計空間之參數設定 
Design Parameters 
# of PE 1, 2, 4 ,8 
# of SIMD word length 64-bit, 128-bit, 256-bit, 512-bit 
# of memory port 1, 2, 4 
# of memory bank 1, 2 , 4, 8, 16 
 
20 
流多資料流架構設計的硬體配置上更有效益。而透過設計初期的協同
設計可以快速降低設計空間盡而加快數位訊號處理器的設計時間。本
文建立了一多執行緒單指令流多資料流架構模擬函式庫以及多核心
模擬工具。使用者可以將原先以高階語言描述之程式透過函式庫作小
幅的改寫將成是平行化。多核心模擬速度可以較以往透過連結多個指
令集架構模擬器的虛擬平台快一百倍。透過函式庫以及多核心模擬工
具，設計者可以在設計初期同時考量多核心以及單指令流多資料流架
構快速的探索演算法以及適當的硬體配置架構。本計畫並以物件偵測
為應用設計一四核心 256-bit 單指令流多資料流之數位訊號處理器，
其共享記憶體為單埠 16-bank 架構。每一核心透過矩形定址法來做資
料的存取，可以提升物件偵測核心運算的效能兩倍。軟體部分以混合
式的向量化方式可以使單指令流多資料流運算更為有效率，透過像素
級平行化方式將單一執行緒程式切割成多執行緒程式。透過同時探索
多核心以及單指令流多資料流的設計方式在效能目標為每秒八幅
QVGA 影像的情況下，可以較其他的配置設計省下約四倍的硬體資
源。 
五、參考文獻 
1. J. L. Hennessy and D. A. Patterson, Computer Architecture A Quantitative 
Approach, 4th Edition, Morgan Kaufman Publishers, 2007 
2. Intel® 64 and IA-32 Architectures Optimization Reference Manual. 
[Online]. Available: http://www.intel.com/Assets/PDF/manual/248966.pdf 
3. Unrolling AltiVec, Part 1: Introducing the PowerPC SIMD unit. [Online]. 
Available: 
http://www.ibm.com/developerworks/power/library/pa-unrollav1/ 
4. NEON [Online]. Available: 
http://www.arm.com/products/processors/technologies/neon.php 
5. Y. Lin, H. Lee, M. Woh, Y. Harel, S. Mahlke, T. Mudge, C. Chakrabarti, 
and K. Flautner, “SODA: a high-performance DSP architecture for 
software-defined radio,” IEEE Micro, vol.27, no.1, pp. 114-123, 2007 
6. K. Kim, S. Lee, J. Y. Kim, M. Kim and H. J. Yoo, “A configurable 
heterogeneous multicore architecture with cellular neural network for 
real-time object recognition,”  in Proc. TCSVT, 2009 
7. Platform Architect. [Online]. Available: 
http://www.coware.com/products/platformarchitect.php. 
8. Processor Designer. [Online]. Available: 
http://www.synopsys.com/Systems/BlockDesign/ProcessorDev/Pages/defa
ult.aspx 
9. S. Chevobbe, S. Pajaniradja, L. Letellier, "Exploration platform of 
embedded SIMD architecture for autonomous retinas," in Proc. DASIP, 
pp.281-288, 2010 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/02/13
國科會補助計畫
計畫名稱: 子計畫二：適用於十億級位元傳輸率無線個人區域網路應用之異質多處理器
核心系統晶片平台(3/3)
計畫主持人: 劉志尉
計畫編號: 99-2220-E-009-014- 學門領域: 晶片科技計畫--整合型學術研究
計畫 
研發成果名稱
(中文) 嵌入式系統晶片之匯流排與記憶體設計探索
(英文) On-Chip Bus and Memory Architecture Exploration for Embedded SoC
成果歸屬機構
國立交通大學 發明人
(創作人)
劉志尉,顏于凱,陳信凱
技術說明
(中文) 因具高適應性，可程式化(programmable)之以處理器架構為基礎之系統單晶片
(processor-based SoC)設計，在各式各樣的多媒體與通訊應用中愈來愈受歡迎。
整合多核心或多運算單元於單一晶片上，將使系統晶片上的匯流排(on-chip 
bus)設計與記憶體的架構越趨複雜，如何設計符合運算能力的需求並且減少硬體
花費與能量消耗是亟需解決的重要議題。傳統設計空間探索經常會採用全系統模
擬(full-system simulation)方式，然而，系統模擬往往會耗費大量的時間，在
本計畫中，我們提出一套支援多種抽象層級、多種協定的資料傳輸產生器
(traffic generator)，可加速系統單晶片上匯流排和記憶體架構的設計與探索
(英文) High adaptive and programmable processor-based SoC becomes popular for various 
embedded multimedia and communication applications. More and more computing 
engines can be integrated in a single chip. On-chip bus and memory architecture 
exploration on embedded SoC is an important issue to reduce cost and power while 
achieving computation requirements. Full-system simulation is usually used to perform 
the design space exploration. However, simulation is usually time-consuming. In this 
project, we propose a multi-abstraction, multi-protocol Traffic Generator (TG) to 
accelerate simulation-based interconnection and memory architecture exploration on 
processor-based embedded SoC
產業別 研究發展服務業
技術/產品應用範圍 多核心處理器架構、DSP處理器
技術移轉可行性及
預期效益
利用設計空間探索(design space exploration)，透過系統模擬技術，可決定重要的晶
片設計參數，使系統單晶片在設計初期，就朝對的方向進行，減少來回重複的模擬次數，
達到快速上市(Time-to-Market)需求。
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
博士後研究員 0 0 100%  
專任助理 0 0 100%  
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
延伸計畫： 
1. 工研院產學合作計畫 
2. 經濟部科專計畫 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
