static T_1\r\nF_1 ( T_2 V_1 )\r\n{\r\nswitch ( V_1 ) {\r\ncase 0x01 :\r\nreturn V_2 ;\r\ncase 0x02 :\r\nreturn V_3 ;\r\ncase 0x03 :\r\nreturn V_4 ;\r\ncase 0x04 :\r\nreturn V_5 ;\r\ncase 0x05 :\r\nreturn V_6 ;\r\ncase 0x06 :\r\nreturn V_7 ;\r\ncase 0x07 :\r\nreturn V_8 ;\r\ncase 0x08 :\r\nreturn V_9 ;\r\ncase 0x09 :\r\nreturn V_10 ;\r\ncase 0x0A :\r\nreturn V_11 ;\r\ncase 0x0B :\r\nreturn V_12 ;\r\ncase 0x11 :\r\nreturn V_13 ;\r\ncase 0x12 :\r\nreturn V_14 ;\r\ncase 0x13 :\r\nreturn V_15 ;\r\ncase 0x14 :\r\nreturn V_16 ;\r\ncase 0x15 :\r\nreturn V_17 ;\r\ndefault:\r\nreturn V_18 ;\r\n}\r\n}\r\nstatic T_1\r\nF_2 ( T_3 V_19 )\r\n{\r\nswitch ( V_19 ) {\r\ncase 0x0000 :\r\nreturn V_9 ;\r\ncase 0x0001 :\r\nreturn V_20 ;\r\ncase 0x0002 :\r\nreturn V_21 ;\r\ncase 0x0003 :\r\nreturn V_22 ;\r\ncase 0x0004 :\r\nreturn V_23 ;\r\ncase 0x0005 :\r\nreturn V_2 ;\r\ncase 0x0006 :\r\nreturn V_3 ;\r\ncase 0x0007 :\r\nreturn V_4 ;\r\ncase 0x0008 :\r\nreturn V_5 ;\r\ncase 0x0009 :\r\nreturn V_6 ;\r\ncase 0x000A :\r\nreturn V_7 ;\r\ncase 0x000B :\r\nreturn V_8 ;\r\ncase 0x000C :\r\nreturn V_9 ;\r\ncase 0x000D :\r\nreturn V_10 ;\r\ncase 0x000E :\r\nreturn V_11 ;\r\ncase 0x000F :\r\nreturn V_12 ;\r\ndefault:\r\nreturn V_18 ;\r\n}\r\n}\r\nstatic T_1\r\nF_3 ( T_2 V_24 )\r\n{\r\nswitch ( V_24 ) {\r\ncase 0x00 :\r\nreturn V_9 ;\r\ncase 0x01 :\r\ncase 0x02 :\r\ncase 0x03 :\r\ncase 0x04 :\r\nreturn V_9 ;\r\ncase 0x05 :\r\ncase 0x06 :\r\nreturn V_9 ;\r\ndefault:\r\nreturn V_9 ;\r\n}\r\n}\r\nT_4\r\nF_4 ( T_5 * V_25 , int V_26 , int V_27 , T_1 * V_28 )\r\n{\r\nif ( V_27 >= 1 ) {\r\nT_2 V_1 = F_5 ( V_25 , V_26 + 0 ) ;\r\nif ( V_1 >= 0x20 ) {\r\n* V_28 = V_29 ;\r\nreturn 0 ;\r\n} else if ( V_1 == 0x1F ) {\r\nif ( V_27 >= 2 ) {\r\n* V_28 = F_3 ( F_5 ( V_25 , V_26 + 1 ) ) ;\r\nreturn 2 ;\r\n}\r\n* V_28 = V_30 ;\r\nreturn 1 ;\r\n} else if ( V_1 >= 0x16 ) {\r\n* V_28 = V_9 ;\r\nreturn 1 ;\r\n} else if ( V_1 == 0x10 ) {\r\nif ( V_27 >= 3 ) {\r\n* V_28 = F_2 ( F_6 ( V_25 , V_26 + 1 ) ) ;\r\nreturn 3 ;\r\n}\r\n* V_28 = V_30 ;\r\nreturn 1 ;\r\n} else if ( ( V_1 >= 0x0C && V_1 <= 0x0F ) ) {\r\n* V_28 = V_9 ;\r\nreturn 1 ;\r\n} else {\r\n* V_28 = F_1 ( V_1 ) ;\r\nreturn 1 ;\r\n}\r\n} else\r\n* V_28 = V_29 ;\r\nreturn 0 ;\r\n}\r\nT_4\r\nF_7 ( T_1 V_28 )\r\n{\r\nswitch ( V_28 ) {\r\ncase V_20 :\r\nreturn V_31 | V_32 ;\r\ncase V_21 :\r\nreturn V_33 | V_32 ;\r\ncase V_22 :\r\nreturn V_34 | V_32 ;\r\ncase V_23 :\r\nreturn V_35 | V_32 ;\r\ncase V_2 :\r\nreturn V_36 | V_32 ;\r\ncase V_3 :\r\nreturn V_37 | V_32 ;\r\ncase V_4 :\r\nreturn V_38 | V_32 ;\r\ncase V_5 :\r\nreturn V_39 | V_32 ;\r\ncase V_6 :\r\nreturn V_40 | V_32 ;\r\ncase V_7 :\r\nreturn V_41 | V_32 ;\r\ncase V_8 :\r\nreturn V_42 | V_32 ;\r\ncase V_10 :\r\nreturn V_43 | V_32 ;\r\ncase V_11 :\r\nreturn V_44 | V_32 ;\r\ncase V_12 :\r\nreturn V_45 | V_32 ;\r\ncase V_17 :\r\nreturn V_46 | V_32 ;\r\ndefault:\r\nreturn V_47 | V_32 ;\r\n}\r\n}\r\nvoid\r\nF_8 ( T_6 * V_48 , int V_49 ,\r\nT_5 * V_25 , T_7 V_26 , T_7 V_27 , T_1 V_28 )\r\n{\r\nif ( V_27 == 0 ) {\r\nT_8 * V_50 ;\r\nV_50 = F_9 ( V_48 , V_49 , V_25 , 0 , 0 , NULL ,\r\nL_1 ) ;\r\nF_10 ( V_50 ) ;\r\n}\r\nelse {\r\nF_11 ( V_48 , V_49 ,\r\nV_25 , V_26 , V_27 , NULL , L_2 ,\r\nF_12 ( V_28 , V_51 , L_3 ) ,\r\nF_13 ( F_14 () , V_25 , V_26 , V_27 , ' ' ) ) ;\r\n}\r\n}
