# Verilog Study Repository

이 저장소는 Verilog HDL(Hardware Description Language)을 학습하고 실습하기 위한 개인 프로젝트입니다.

## 개요

Verilog는 하드웨어 설계에 사용되는 하드웨어 기술 언어로, FPGA 및 ASIC 설계에 널리 사용됩니다. 이 저장소는 Verilog를 통한 디지털 회로 설계 학습 과정을 기록하고 있습니다.

## 학습 목표

- Verilog 기본 문법 및 개념 이해
- 디지털 회로 설계 기초 학습
- 기본적인 조합 논리 회로 구현
- 순차 논리 회로 설계 및 구현
- 테스트벤치 작성 및 시뮬레이션 방법 습득

## 디렉토리 구조

```
.
├── basic/          # 기본 개념 학습 예제
├── combinational/  # 조합 논리 회로 예제
├── sequential/     # 순차 논리 회로 예제
├── testbench/     # 테스트벤치 파일
└── projects/      # 실전 프로젝트
```

## 사용 도구

- 시뮬레이션: [Icarus Verilog](http://iverilog.icarus.com/)
- 파형 뷰어: [GTKWave](http://gtkwave.sourceforge.net/)

## 학습 자료

- [Verilog HDL 공식 문서](http://www.verilog.com/)
- Digital Design and Computer Architecture (David Money Harris & Sarah L. Harris)
- [FPGA 프로그래밍 by Example]

## 라이센스

이 프로젝트는 개인 학습 목적으로 생성되었으며, MIT 라이센스 하에 공개됩니다.
