#  **Gu√≠a de Estudio: Jerarqu√≠a y Organizaci√≥n de Memoria**

##  1. **Jerarqu√≠a de Memoria**

###  Niveles de la jerarqu√≠a:
1. **Registros del CPU (L0)**  
   - Velocidad m√°xima.  
   - Muy poca capacidad.  
   - Almacenan datos temporales durante ejecuci√≥n de instrucciones.

2. **Memoria Cach√© (L1, L2, L3)**  
   - Memoria r√°pida entre la CPU y la memoria principal.  
   - Puede estar integrada en el chip del procesador.

3. **Memoria Principal (RAM) (L1 o L2)**  
   - Almacena programas y datos en uso actual.  
   - Vol√°til (se pierde al apagar).

4. **Memoria Secundaria (L3 o m√°s)**  
   - Disco duro, SSD, etc.  
   - Capacidad alta, velocidad baja.  
   - Permanente (no vol√°til).

 **Objetivo de la jerarqu√≠a**: equilibrar costo, velocidad y capacidad.

---

##  2. **Caracter√≠sticas de la Memoria**

| Caracter√≠stica | Descripci√≥n |
|----------------|-------------|
| **Funci√≥n** | Memoria interna, cach√©, principal o secundaria |
| **Tecnolog√≠a** | Semiconductoras (est√°ticas/din√°micas), magn√©ticas, √≥pticas, emergentes |
| **Volatilidad** | Vol√°til (RAM), no vol√°til (ROM, FLASH) |
| **Operaci√≥n** | Lectura/escritura (RAM), solo lectura (ROM, PROM, EPROM, EEPROM, FLASH) |
| **M√©todo de acceso** | Aleatorio (RAM), secuencial (cintas), directo (discos) |
| **Direccionamiento** | Por posici√≥n (direcci√≥n espec√≠fica), por contenido (memorias asociativas) |

---

##  3. **Unidad de Transferencia**

- **Interna**: controlada por el ancho del bus de datos.
- **Externa**: se transfieren bloques grandes de datos.
- **Direcci√≥n m√≠nima**: palabra o byte, dependiendo del sistema.

---

##  4. **Organizaci√≥n de la Memoria Principal**

- Se organiza como una **matriz de filas y columnas**.
- Chips pueden ser de tipo:
  - **n x m bits** (m√°s pines)
  - **n x 1 bit** (menos pines)

 Ejemplo:
- Un chip de 8 Mbits puede tener diferentes configuraciones f√≠sicas (ej.: 1M x 8, 512K x 16).

---

## üîπ 5. **Memoria Cach√©**

###  ¬øQu√© es?
- Memoria peque√±a y r√°pida ubicada entre la CPU y la memoria principal.
- Puede estar dentro del procesador (integrada) o fuera (externa).

###  Funcionamiento b√°sico:
1. La CPU solicita una direcci√≥n de memoria.
2. Se verifica si esa informaci√≥n est√° en la cach√©.
3. Si est√° (acceso exitoso): se usa directamente desde la cach√©.
4. Si no est√° (fallo de cach√©): se trae el bloque completo desde la memoria principal a la cach√©.

---

##  6. **Elementos de Dise√±o de la Cach√©**

| Elemento | Descripci√≥n |
|---------|-------------|
| **Tama√±o de cach√©** | A mayor tama√±o, m√°s espacio pero tambi√©n m√°s lenta y costosa. |
| **Funci√≥n de correspondencia** | Asigna bloques de memoria a l√≠neas de cach√© (directa, asociativa, asociativa por conjuntos) |
| **Algoritmo de sustituci√≥n** | Qu√© bloque reemplazar cuando hay fallo (LRU, FIFO, LFU, aleatorio) |
| **Pol√≠tica de escritura** | Escritura inmediata (write-through) o diferida (write-back) |
| **Tama√±o de l√≠nea** | Cu√°ntos bytes se transfieren cada vez (ej.: 32, 64 bytes) |
| **N√∫mero de niveles de cach√©** | Cach√© L1, L2, L3 (cada nivel m√°s grande pero m√°s lento) |
| **Cach√© unificada vs dividida** | Compartida para instrucciones y datos vs separada |

---

##  7. **Tipos de Correspondencia en Cach√©**

###  **Correspondencia Directa**
- Cada bloque de memoria va a una √∫nica l√≠nea de cach√©.
- F√≥rmula: `i = j mod m` donde i es l√≠nea de cach√©, j es bloque de memoria, m es n√∫mero de l√≠neas.
- Ventaja: simple y barato.
- Desventaja: conflictos frecuentes si dos bloques usan misma l√≠nea.

###  **Correspondencia Asociativa**
- Cualquier bloque puede ir a cualquier l√≠nea.
- Requiere memoria asociativa (costosa).
- Ventaja: menos conflictos.
- Desventaja: alto costo y complejidad.

###  **Correspondencia Asociativa por Conjuntos**
- Compromiso entre las dos anteriores.
- La cach√© se divide en conjuntos; cada bloque va a un conjunto espec√≠fico, pero puede estar en cualquiera de sus l√≠neas.
- Ejemplo: cach√© asociativa de 2 v√≠as ‚Üí cada conjunto tiene 2 l√≠neas.

---

##  8. **Formato de Direcci√≥n en Cach√©**

Depende del tipo de correspondencia:

| Tipo | Campo 1 | Campo 2 | Campo 3 |
|------|---------|---------|---------|
| **Directa** | Etiqueta | L√≠nea | Palabra |
| **Asociativa** | Etiqueta | ‚Äî | Palabra |
| **Asociativa por conjuntos** | Etiqueta | Conjunto | Palabra |

 Ejemplo con 24 bits de direcci√≥n:
- **Palabra**: 2 bits (bloque de 4 bytes)
- **Etiqueta + L√≠nea/Conjunto**: 22 bits restantes

---

##  9. **Algoritmos de Sustituci√≥n de Bloques**

| Algoritmo | Descripci√≥n |
|----------|-------------|
| **LRU (Least Recently Used)** | Reemplaza el bloque menos usado recientemente |
| **FIFO (First In First Out)** | Reemplaza el bloque m√°s antiguo |
| **LFU (Least Frequently Used)** | Reemplaza el bloque menos usado en total |
| **Aleatorio** | Elige una l√≠nea al azar |

---

##  10. **Pol√≠ticas de Escritura**

| Pol√≠tica | Descripci√≥n |
|---------|-------------|
| **Write Through (Escritura inmediata)** | Escribe en cach√© y en memoria principal simult√°neamente |
| **Write Back (Post-escritura)** | Solo escribe en cach√©, marca el bloque como ‚Äúsucio‚Äù (dirty bit) y lo escribe en memoria al reemplazarlo |

 Consideraciones:
- Write through es m√°s segura pero genera m√°s tr√°fico.
- Write back es m√°s r√°pido pero requiere coherencia en sistemas multiprocesador.

---

##  11. **Memorias ROM, PROM, EPROM, EEPROM, FLASH**

| Tipo | Caracter√≠sticas |
|------|------------------|
| **ROM** | Contenido grabado en f√°brica, no modificable |
| **PROM** | Programable una sola vez |
| **EPROM** | Borrable con luz UV y reprogramable |
| **EEPROM** | Borrable el√©ctricamente, permite modificar partes espec√≠ficas |
| **FLASH** | Alternativa a EEPROM, permite borrar bloques completos, m√°s r√°pida y econ√≥mica |

---

##  12. **Memoria Est√°tica vs Din√°mica (SRAM vs DRAM)**

| Caracter√≠stica | **SRAM** | **DRAM** |
|----------------|----------|----------|
| **Tipo de almacenamiento** | Circuitos de transistores (flip-flop) | Condensador (carga el√©ctrica) |
| **Velocidad** | M√°s r√°pida | M√°s lenta |
| **Costo** | M√°s cara | M√°s barata |
| **Complejidad** | Menos densa | M√°s densa |
| **Volatilidad** | S√≠ | S√≠ |
| **Aplicaci√≥n t√≠pica** | Cach√© | Memoria principal |

 **Nota importante:** La SRAM no necesita refresco constante, mientras que la DRAM s√≠.
