CITo2Mu_M300_CUETP8M1_Lam34TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple  50000 1 50000 0.5641
CITo2Mu_M800_CUETP8M1_Lam34TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple  50000 1 50000 0.01421
CITo2Mu_M1300_CUETP8M1_Lam34TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple 50000 1 50000 0.001776
CITo2Mu_M2000_CUETP8M1_Lam34TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple 50000 1 50000 0.0002357
CITo2E_M300_CUETP8M1_Lam34TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple   50000 1 50000 0.5635
CITo2E_M800_CUETP8M1_Lam34TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple   50000 1 50000 0.01419
CITo2E_M1300_CUETP8M1_Lam34TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple  50000 1 50000 0.001779
CITo2E_M2000_CUETP8M1_Lam34TeVConLL_13TeV_Pythia8_Corrected-v4_ntuple  50000 1 50000 0.0002356
