TimeQuest Timing Analyzer report for FPGA_Urna
Fri Nov 23 16:41:15 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'SW[1]'
 14. Slow 1200mV 85C Model Setup: 'KEY[0]'
 15. Slow 1200mV 85C Model Hold: 'KEY[0]'
 16. Slow 1200mV 85C Model Hold: 'SW[1]'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'SW[1]'
 25. Slow 1200mV 0C Model Setup: 'KEY[0]'
 26. Slow 1200mV 0C Model Hold: 'KEY[0]'
 27. Slow 1200mV 0C Model Hold: 'SW[1]'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'SW[1]'
 35. Fast 1200mV 0C Model Setup: 'KEY[0]'
 36. Fast 1200mV 0C Model Hold: 'KEY[0]'
 37. Fast 1200mV 0C Model Hold: 'SW[1]'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths Summary
 50. Clock Status Summary
 51. Unconstrained Input Ports
 52. Unconstrained Output Ports
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; FPGA_Urna                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.6%      ;
;     Processor 3            ;   3.6%      ;
;     Processor 4            ;   3.6%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; FPGA_Urna.SDC ; OK     ; Fri Nov 23 16:41:12 2018 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
; SW[1]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[1] }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 135.98 MHz ; 135.98 MHz      ; SW[1]      ;                                                               ;
; 313.48 MHz ; 250.0 MHz       ; KEY[0]     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; SW[1]  ; -3.177 ; -24.427           ;
; KEY[0] ; -2.190 ; -64.373           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; KEY[0] ; 0.440 ; 0.000             ;
; SW[1]  ; 1.489 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; KEY[0] ; -3.000 ; -67.250                         ;
; SW[1]  ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SW[1]'                                                                                     ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -3.177 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.500        ; 5.191      ; 8.040      ;
; -3.150 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.500        ; 5.195      ; 8.019      ;
; -3.112 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.500        ; 5.207      ; 7.992      ;
; -3.049 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.500        ; 5.367      ; 7.917      ;
; -3.040 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.500        ; 5.195      ; 8.020      ;
; -3.029 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.500        ; 5.193      ; 8.007      ;
; -2.948 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.500        ; 5.191      ; 7.923      ;
; -2.922 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.500        ; 5.192      ; 7.900      ;
; -2.761 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.096      ; 5.019      ;
; -2.694 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.124      ; 4.980      ;
; -2.645 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.096      ; 5.015      ;
; -2.636 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 1.000        ; 5.195      ; 8.005      ;
; -2.603 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 1.000        ; 5.191      ; 7.966      ;
; -2.533 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 1.000        ; 5.367      ; 7.901      ;
; -2.529 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.100      ; 4.904      ;
; -2.529 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 1.000        ; 5.207      ; 7.909      ;
; -2.527 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 1.000        ; 5.195      ; 8.007      ;
; -2.508 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.112      ; 4.783      ;
; -2.504 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.128      ; 4.796      ;
; -2.501 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.272      ; 4.764      ;
; -2.489 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.100      ; 4.753      ;
; -2.478 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.099      ; 4.741      ;
; -2.463 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.128      ; 4.866      ;
; -2.455 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.124      ; 4.853      ;
; -2.440 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.095      ; 4.697      ;
; -2.433 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.098      ; 4.806      ;
; -2.430 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 1.000        ; 5.193      ; 7.908      ;
; -2.409 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.097      ; 4.782      ;
; -2.392 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.163      ; 4.830      ;
; -2.386 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 1.000        ; 5.192      ; 7.864      ;
; -2.375 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 1.000        ; 5.191      ; 7.850      ;
; -2.373 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.140      ; 4.676      ;
; -2.357 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.111      ; 4.631      ;
; -2.329 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.163      ; 4.656      ;
; -2.324 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.271      ; 4.586      ;
; -2.313 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.095      ; 4.682      ;
; -2.305 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.097      ; 4.677      ;
; -2.298 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.096      ; 4.670      ;
; -2.293 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.300      ; 4.584      ;
; -2.286 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.112      ; 4.562      ;
; -2.285 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.335      ; 4.611      ;
; -2.273 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.099      ; 4.647      ;
; -2.271 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.126      ; 4.672      ;
; -2.262 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.159      ; 4.583      ;
; -2.251 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.160      ; 4.687      ;
; -2.228 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.125      ; 4.629      ;
; -2.187 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.110      ; 4.572      ;
; -2.181 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.108      ; 4.451      ;
; -2.180 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.124      ; 4.467      ;
; -2.179 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.175      ; 4.517      ;
; -2.169 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.284      ; 4.444      ;
; -2.137 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.112      ; 4.524      ;
; -2.081 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.108      ; 4.463      ;
; -2.070 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.161      ; 4.506      ;
; -2.045 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.159      ; 4.478      ;
; -1.911 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.109      ; 4.296      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'KEY[0]'                                                                                                              ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.190 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 3.162      ;
; -2.182 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 3.157      ;
; -2.179 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 3.151      ;
; -2.027 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.999      ;
; -2.022 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.994      ;
; -2.013 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.988      ;
; -1.975 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.829      ;
; -1.972 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.826      ;
; -1.971 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.825      ;
; -1.968 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.822      ;
; -1.961 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.815      ;
; -1.958 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.812      ;
; -1.888 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.928      ;
; -1.888 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.928      ;
; -1.888 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.928      ;
; -1.888 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.928      ;
; -1.836 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.690      ;
; -1.831 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.685      ;
; -1.825 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.679      ;
; -1.820 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.792      ;
; -1.815 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.787      ;
; -1.800 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.775      ;
; -1.798 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.770      ;
; -1.792 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.764      ;
; -1.760 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.614      ;
; -1.755 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.609      ;
; -1.749 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.603      ;
; -1.742 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.714      ;
; -1.738 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.710      ;
; -1.728 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.700      ;
; -1.725 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.765      ;
; -1.725 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.765      ;
; -1.725 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.765      ;
; -1.725 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.765      ;
; -1.665 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.634      ;
; -1.665 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.634      ;
; -1.665 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.634      ;
; -1.662 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.631      ;
; -1.662 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.631      ;
; -1.661 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.630      ;
; -1.658 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.633      ;
; -1.657 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.629      ;
; -1.656 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.631      ;
; -1.652 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.624      ;
; -1.609 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.463      ;
; -1.606 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.460      ;
; -1.604 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.458      ;
; -1.601 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.455      ;
; -1.530 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.570      ;
; -1.530 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.570      ;
; -1.530 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.570      ;
; -1.529 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.569      ;
; -1.487 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.456      ;
; -1.487 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.456      ;
; -1.487 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.456      ;
; -1.481 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.456      ;
; -1.479 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.519      ;
; -1.479 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.519      ;
; -1.479 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.519      ;
; -1.478 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.022      ; 2.518      ;
; -1.466 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.320      ;
; -1.461 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.315      ;
; -1.438 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.407      ;
; -1.438 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.407      ;
; -1.437 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.406      ;
; -1.433 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.405      ;
; -1.432 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.407      ;
; -1.428 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.400      ;
; -1.390 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.244      ;
; -1.385 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.164     ; 2.239      ;
; -1.373 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.348      ;
; -1.371 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.343      ;
; -1.370 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.102      ; 2.490      ;
; -1.370 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.102      ; 2.490      ;
; -1.370 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.102      ; 2.490      ;
; -1.370 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.102      ; 2.490      ;
; -1.370 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.102      ; 2.490      ;
; -1.370 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.102      ; 2.490      ;
; -1.370 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.102      ; 2.490      ;
; -1.370 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.102      ; 2.490      ;
; -1.267 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.164      ; 2.449      ;
; -1.267 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.164      ; 2.449      ;
; -1.267 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.164      ; 2.449      ;
; -1.267 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.164      ; 2.449      ;
; -1.267 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.164      ; 2.449      ;
; -1.267 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.164      ; 2.449      ;
; -1.267 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.164      ; 2.449      ;
; -1.267 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.164      ; 2.449      ;
; -1.139 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Status      ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.046     ; 2.111      ;
; -1.084 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.226      ; 2.328      ;
; -1.084 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.226      ; 2.328      ;
; -1.084 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.226      ; 2.328      ;
; -1.084 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.226      ; 2.328      ;
; -1.084 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.226      ; 2.328      ;
; -1.084 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.226      ; 2.328      ;
; -1.084 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.226      ; 2.328      ;
; -1.084 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.226      ; 2.328      ;
; -1.063 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 2.032      ;
; -1.061 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.031      ;
; -1.060 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.031      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'KEY[0]'                                                                                                              ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Status      ; Urna_module:UrnaFPGA|Status      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.479 ; Urna_module:UrnaFPGA|C1[7]       ; Urna_module:UrnaFPGA|C1[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.708      ;
; 0.623 ; Urna_module:UrnaFPGA|C3[7]       ; Urna_module:UrnaFPGA|C3[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.852      ;
; 0.626 ; Urna_module:UrnaFPGA|C2[7]       ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.855      ;
; 0.682 ; Urna_module:UrnaFPGA|C1[3]       ; Urna_module:UrnaFPGA|C1[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.911      ;
; 0.685 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.914      ;
; 0.685 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.914      ;
; 0.693 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.922      ;
; 0.694 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|C3[1]       ; Urna_module:UrnaFPGA|C3[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[5]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.695 ; Urna_module:UrnaFPGA|Nulo[7]     ; Urna_module:UrnaFPGA|Nulo[7]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.924      ;
; 0.695 ; Urna_module:UrnaFPGA|C4[7]       ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.924      ;
; 0.696 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[1]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C4[1]       ; Urna_module:UrnaFPGA|C4[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[3]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.697 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.697 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.697 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.697 ; Urna_module:UrnaFPGA|C1[5]       ; Urna_module:UrnaFPGA|C1[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.697 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.699 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[2]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[4]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[6]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.700 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.700 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.700 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.700 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.714 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.943      ;
; 0.715 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[0]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.944      ;
; 0.722 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.951      ;
; 0.722 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.951      ;
; 0.722 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.951      ;
; 0.970 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.202      ;
; 0.975 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.207      ;
; 0.979 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.211      ;
; 0.992 ; Urna_module:UrnaFPGA|C1[3]       ; Urna_module:UrnaFPGA|C1[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.050      ; 1.228      ;
; 1.005 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.050      ; 1.241      ;
; 1.005 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.050      ; 1.241      ;
; 1.005 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.050      ; 1.241      ;
; 1.005 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.240      ;
; 1.006 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.241      ;
; 1.007 ; Urna_module:UrnaFPGA|C3[1]       ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.241      ;
; 1.007 ; Urna_module:UrnaFPGA|C4[1]       ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.242      ;
; 1.007 ; Urna_module:UrnaFPGA|C1[5]       ; Urna_module:UrnaFPGA|C1[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.050      ; 1.243      ;
; 1.007 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[6]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.241      ;
; 1.008 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[2]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.242      ;
; 1.008 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.241      ;
; 1.008 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[4]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.242      ;
; 1.009 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.243      ;
; 1.009 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.243      ;
; 1.010 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.050      ; 1.246      ;
; 1.010 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.243      ;
; 1.010 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.243      ;
; 1.010 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.050      ; 1.246      ;
; 1.015 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.050      ; 1.251      ;
; 1.016 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.050      ; 1.252      ;
; 1.018 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[1]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.252      ;
; 1.018 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.252      ;
; 1.019 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.252      ;
; 1.020 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.050      ; 1.256      ;
; 1.020 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.021 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.255      ;
; 1.021 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[3]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.255      ;
; 1.021 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[5]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.255      ;
; 1.021 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[7]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.255      ;
; 1.022 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.255      ;
; 1.022 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.256      ;
; 1.022 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.256      ;
; 1.023 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[2]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.257      ;
; 1.023 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.257      ;
; 1.023 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.256      ;
; 1.023 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.256      ;
; 1.024 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.257      ;
; 1.025 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.260      ;
; 1.025 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.260      ;
; 1.025 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.260      ;
; 1.026 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.260      ;
; 1.026 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[4]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.260      ;
; 1.026 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[6]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.260      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SW[1]'                                                                                     ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 1.489 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.606      ; 4.125      ;
; 1.526 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.425      ; 3.981      ;
; 1.557 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.000        ; 5.567      ; 7.124      ;
; 1.588 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.622      ; 4.240      ;
; 1.592 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.655      ; 4.277      ;
; 1.618 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.000        ; 5.385      ; 7.003      ;
; 1.628 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.475      ; 4.133      ;
; 1.649 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.593      ; 4.272      ;
; 1.661 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.472      ; 4.163      ;
; 1.676 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.595      ; 4.301      ;
; 1.693 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.473      ; 4.196      ;
; 1.713 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.490      ; 4.233      ;
; 1.719 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.000        ; 5.384      ; 7.103      ;
; 1.720 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.441      ; 4.191      ;
; 1.722 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.442      ; 4.194      ;
; 1.735 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.428      ; 4.193      ;
; 1.753 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.000        ; 5.387      ; 7.140      ;
; 1.754 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.441      ; 4.225      ;
; 1.760 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.426      ; 4.216      ;
; 1.785 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.423      ; 4.238      ;
; 1.788 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.000        ; 5.386      ; 7.174      ;
; 1.795 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.477      ; 4.302      ;
; 1.806 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.000        ; 5.389      ; 7.195      ;
; 1.817 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.474      ; 4.321      ;
; 1.828 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.424      ; 4.282      ;
; 1.845 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.000        ; 5.402      ; 7.247      ;
; 1.848 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.415      ; 4.293      ;
; 1.850 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.428      ; 4.308      ;
; 1.851 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.413      ; 4.294      ;
; 1.856 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.411      ; 4.297      ;
; 1.880 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.428      ; 4.338      ;
; 1.880 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.414      ; 4.324      ;
; 1.894 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.000        ; 5.389      ; 7.283      ;
; 1.896 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.457      ; 4.383      ;
; 1.901 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.444      ; 4.375      ;
; 1.902 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.417      ; 4.349      ;
; 1.905 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.410      ; 4.345      ;
; 1.912 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.415      ; 4.357      ;
; 1.946 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.415      ; 4.391      ;
; 1.958 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.412      ; 4.400      ;
; 1.963 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.430      ; 4.423      ;
; 1.969 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.439      ; 4.438      ;
; 1.975 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.477      ; 4.482      ;
; 1.991 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.440      ; 4.461      ;
; 2.049 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.444      ; 4.523      ;
; 2.056 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.413      ; 4.499      ;
; 2.070 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.417      ; 4.517      ;
; 2.124 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.412      ; 4.566      ;
; 2.149 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; -0.500       ; 5.567      ; 7.236      ;
; 2.268 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; -0.500       ; 5.385      ; 7.173      ;
; 2.357 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; -0.500       ; 5.387      ; 7.264      ;
; 2.384 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; -0.500       ; 5.384      ; 7.288      ;
; 2.422 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; -0.500       ; 5.386      ; 7.328      ;
; 2.437 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; -0.500       ; 5.402      ; 7.359      ;
; 2.453 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; -0.500       ; 5.389      ; 7.362      ;
; 2.462 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; -0.500       ; 5.389      ; 7.371      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 147.45 MHz ; 147.45 MHz      ; SW[1]      ;                                                               ;
; 346.74 MHz ; 250.0 MHz       ; KEY[0]     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; SW[1]  ; -2.891 ; -22.229          ;
; KEY[0] ; -1.884 ; -55.028          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; KEY[0] ; 0.387 ; 0.000            ;
; SW[1]  ; 1.328 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; KEY[0] ; -3.000 ; -67.250                        ;
; SW[1]  ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SW[1]'                                                                                      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -2.891 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.500        ; 4.780      ; 7.411      ;
; -2.849 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.500        ; 4.783      ; 7.373      ;
; -2.805 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.500        ; 4.792      ; 7.338      ;
; -2.786 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.500        ; 4.940      ; 7.309      ;
; -2.779 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.500        ; 4.781      ; 7.399      ;
; -2.735 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.500        ; 4.783      ; 7.358      ;
; -2.699 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.500        ; 4.779      ; 7.317      ;
; -2.685 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.500        ; 4.780      ; 7.306      ;
; -2.553 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.874      ; 4.657      ;
; -2.534 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.900      ; 4.664      ;
; -2.522 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.873      ; 4.724      ;
; -2.502 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 1.000        ; 4.783      ; 7.526      ;
; -2.448 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 1.000        ; 4.780      ; 7.468      ;
; -2.425 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 1.000        ; 4.940      ; 7.448      ;
; -2.404 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 1.000        ; 4.783      ; 7.527      ;
; -2.396 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 1.000        ; 4.792      ; 7.429      ;
; -2.394 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.877      ; 4.601      ;
; -2.364 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.903      ; 4.498      ;
; -2.330 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.877      ; 4.438      ;
; -2.327 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.903      ; 4.560      ;
; -2.322 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.886      ; 4.439      ;
; -2.322 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.899      ; 4.550      ;
; -2.321 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.879      ; 4.431      ;
; -2.313 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 1.000        ; 4.781      ; 7.433      ;
; -2.308 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.875      ; 4.512      ;
; -2.294 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.034      ; 4.401      ;
; -2.290 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.876      ; 4.396      ;
; -2.287 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 1.000        ; 4.780      ; 7.408      ;
; -2.257 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 1.000        ; 4.779      ; 7.375      ;
; -2.247 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.942      ; 4.519      ;
; -2.242 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.912      ; 4.385      ;
; -2.217 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.888      ; 4.336      ;
; -2.201 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.036      ; 4.310      ;
; -2.196 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.874      ; 4.401      ;
; -2.191 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.060      ; 4.324      ;
; -2.189 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.942      ; 4.362      ;
; -2.184 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.875      ; 4.388      ;
; -2.183 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.099      ; 4.355      ;
; -2.176 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.877      ; 4.382      ;
; -2.165 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.876      ; 4.372      ;
; -2.158 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.901      ; 4.388      ;
; -2.139 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.879      ; 4.348      ;
; -2.128 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.939      ; 4.398      ;
; -2.118 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.939      ; 4.287      ;
; -2.117 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.900      ; 4.348      ;
; -2.093 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.889      ; 4.213      ;
; -2.058 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.046      ; 4.177      ;
; -2.048 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.886      ; 4.164      ;
; -2.046 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.898      ; 4.175      ;
; -2.046 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.951      ; 4.228      ;
; -2.015 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.889      ; 4.234      ;
; -1.964 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.940      ; 4.233      ;
; -1.956 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.885      ; 4.170      ;
; -1.936 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.938      ; 4.203      ;
; -1.914 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.887      ; 4.130      ;
; -1.822 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.886      ; 4.039      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'KEY[0]'                                                                                                               ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.884 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.859      ;
; -1.874 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.854      ;
; -1.873 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.848      ;
; -1.734 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.709      ;
; -1.729 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.704      ;
; -1.718 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.698      ;
; -1.717 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.580      ;
; -1.715 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.578      ;
; -1.713 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.576      ;
; -1.711 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.574      ;
; -1.703 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.566      ;
; -1.701 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.564      ;
; -1.589 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.632      ;
; -1.589 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.632      ;
; -1.589 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.632      ;
; -1.589 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.632      ;
; -1.568 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.431      ;
; -1.563 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.426      ;
; -1.557 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.420      ;
; -1.546 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.526      ;
; -1.546 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.521      ;
; -1.541 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.516      ;
; -1.540 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.515      ;
; -1.536 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.511      ;
; -1.524 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.387      ;
; -1.519 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.382      ;
; -1.513 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.376      ;
; -1.498 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.473      ;
; -1.494 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.469      ;
; -1.488 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.531      ;
; -1.488 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.531      ;
; -1.488 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.531      ;
; -1.487 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.530      ;
; -1.484 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.459      ;
; -1.457 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.429      ;
; -1.457 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.429      ;
; -1.457 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.429      ;
; -1.455 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.427      ;
; -1.455 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.427      ;
; -1.454 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.426      ;
; -1.448 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.428      ;
; -1.447 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.427      ;
; -1.396 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.259      ;
; -1.394 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.257      ;
; -1.392 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.255      ;
; -1.391 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.366      ;
; -1.390 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.253      ;
; -1.386 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.361      ;
; -1.316 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.359      ;
; -1.316 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.359      ;
; -1.316 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.359      ;
; -1.315 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.358      ;
; -1.279 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.322      ;
; -1.279 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.322      ;
; -1.279 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.322      ;
; -1.278 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 2.321      ;
; -1.264 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.236      ;
; -1.264 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.236      ;
; -1.263 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.235      ;
; -1.256 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.236      ;
; -1.241 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.213      ;
; -1.241 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.213      ;
; -1.240 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.047     ; 2.212      ;
; -1.233 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.213      ;
; -1.225 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.088      ;
; -1.220 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.083      ;
; -1.214 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.189      ;
; -1.210 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.185      ;
; -1.207 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.097      ; 2.323      ;
; -1.207 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.097      ; 2.323      ;
; -1.207 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.097      ; 2.323      ;
; -1.207 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.097      ; 2.323      ;
; -1.207 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.097      ; 2.323      ;
; -1.207 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.097      ; 2.323      ;
; -1.207 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.097      ; 2.323      ;
; -1.207 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.097      ; 2.323      ;
; -1.181 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.044      ;
; -1.176 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.156     ; 2.039      ;
; -1.173 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.148      ;
; -1.172 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.152      ;
; -1.091 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.151      ; 2.261      ;
; -1.091 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.151      ; 2.261      ;
; -1.091 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.151      ; 2.261      ;
; -1.091 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.151      ; 2.261      ;
; -1.091 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.151      ; 2.261      ;
; -1.091 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.151      ; 2.261      ;
; -1.091 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.151      ; 2.261      ;
; -1.091 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.151      ; 2.261      ;
; -0.948 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Status      ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 1.923      ;
; -0.938 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.212      ; 2.169      ;
; -0.938 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.212      ; 2.169      ;
; -0.938 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.212      ; 2.169      ;
; -0.938 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.212      ; 2.169      ;
; -0.938 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.212      ; 2.169      ;
; -0.938 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.212      ; 2.169      ;
; -0.938 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.212      ; 2.169      ;
; -0.938 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.212      ; 2.169      ;
; -0.907 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.214      ; 2.140      ;
; -0.907 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.214      ; 2.140      ;
; -0.907 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.214      ; 2.140      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'KEY[0]'                                                                                                               ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Status      ; Urna_module:UrnaFPGA|Status      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.433 ; Urna_module:UrnaFPGA|C1[7]       ; Urna_module:UrnaFPGA|C1[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.643      ;
; 0.574 ; Urna_module:UrnaFPGA|C3[7]       ; Urna_module:UrnaFPGA|C3[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.784      ;
; 0.576 ; Urna_module:UrnaFPGA|C2[7]       ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.786      ;
; 0.623 ; Urna_module:UrnaFPGA|C1[3]       ; Urna_module:UrnaFPGA|C1[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.833      ;
; 0.625 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.835      ;
; 0.625 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.835      ;
; 0.632 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.842      ;
; 0.633 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C3[1]       ; Urna_module:UrnaFPGA|C3[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[5]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C4[7]       ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.634 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.634 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.634 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.634 ; Urna_module:UrnaFPGA|Nulo[7]     ; Urna_module:UrnaFPGA|Nulo[7]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.636 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[1]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.846      ;
; 0.636 ; Urna_module:UrnaFPGA|C4[1]       ; Urna_module:UrnaFPGA|C4[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.846      ;
; 0.636 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[3]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.846      ;
; 0.637 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C1[5]       ; Urna_module:UrnaFPGA|C1[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.638 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.638 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[4]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.638 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.638 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[6]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.639 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[2]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.653 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[0]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.863      ;
; 0.653 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.863      ;
; 0.659 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.869      ;
; 0.659 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.869      ;
; 0.659 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.869      ;
; 0.889 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.104      ;
; 0.893 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.108      ;
; 0.897 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.112      ;
; 0.904 ; Urna_module:UrnaFPGA|C1[3]       ; Urna_module:UrnaFPGA|C1[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.120      ;
; 0.907 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.123      ;
; 0.907 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.123      ;
; 0.912 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[6]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.129      ;
; 0.913 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.129      ;
; 0.913 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.129      ;
; 0.914 ; Urna_module:UrnaFPGA|C3[1]       ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.129      ;
; 0.914 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.128      ;
; 0.915 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[1]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.132      ;
; 0.915 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.129      ;
; 0.916 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.132      ;
; 0.916 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[2]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.133      ;
; 0.916 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.132      ;
; 0.916 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[4]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.133      ;
; 0.916 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.132      ;
; 0.917 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.132      ;
; 0.918 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.134      ;
; 0.918 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.134      ;
; 0.918 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.134      ;
; 0.918 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.134      ;
; 0.918 ; Urna_module:UrnaFPGA|C1[5]       ; Urna_module:UrnaFPGA|C1[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.134      ;
; 0.919 ; Urna_module:UrnaFPGA|C4[1]       ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.133      ;
; 0.919 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[5]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.136      ;
; 0.919 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.134      ;
; 0.919 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.134      ;
; 0.919 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[7]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.136      ;
; 0.920 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.136      ;
; 0.920 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[3]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.137      ;
; 0.921 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.136      ;
; 0.921 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.137      ;
; 0.921 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.137      ;
; 0.921 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.135      ;
; 0.922 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.136      ;
; 0.922 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.136      ;
; 0.922 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.137      ;
; 0.922 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.136      ;
; 0.922 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.137      ;
; 0.926 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[2]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.143      ;
; 0.927 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.143      ;
; 0.927 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.143      ;
; 0.928 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.143      ;
; 0.930 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[6]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.147      ;
; 0.931 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.147      ;
; 0.931 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[4]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.148      ;
; 0.932 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.147      ;
; 0.932 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.148      ;
; 0.933 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.147      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SW[1]'                                                                                      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 1.328 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.340      ; 3.698      ;
; 1.356 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.174      ; 3.560      ;
; 1.402 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.353      ; 3.785      ;
; 1.403 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.391      ; 3.824      ;
; 1.411 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.000        ; 5.121      ; 6.532      ;
; 1.427 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.000        ; 4.955      ; 6.382      ;
; 1.436 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.226      ; 3.692      ;
; 1.448 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.330      ; 3.808      ;
; 1.460 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.224      ; 3.714      ;
; 1.493 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.225      ; 3.748      ;
; 1.507 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.000        ; 4.954      ; 6.461      ;
; 1.512 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.188      ; 3.730      ;
; 1.524 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.237      ; 3.791      ;
; 1.536 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.328      ; 3.894      ;
; 1.538 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.000        ; 4.956      ; 6.494      ;
; 1.549 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.177      ; 3.756      ;
; 1.549 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.186      ; 3.765      ;
; 1.550 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.187      ; 3.767      ;
; 1.578 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.000        ; 4.955      ; 6.533      ;
; 1.581 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.228      ; 3.839      ;
; 1.595 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.173      ; 3.798      ;
; 1.599 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.000        ; 4.958      ; 6.557      ;
; 1.607 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.225      ; 3.862      ;
; 1.633 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.165      ; 3.828      ;
; 1.636 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.174      ; 3.840      ;
; 1.636 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.167      ; 3.833      ;
; 1.637 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.164      ; 3.831      ;
; 1.664 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.162      ; 3.856      ;
; 1.667 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.177      ; 3.874      ;
; 1.678 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.163      ; 3.871      ;
; 1.678 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.165      ; 3.873      ;
; 1.679 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.190      ; 3.899      ;
; 1.682 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.176      ; 3.888      ;
; 1.683 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.000        ; 4.967      ; 6.650      ;
; 1.686 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.163      ; 3.879      ;
; 1.686 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.000        ; 4.958      ; 6.644      ;
; 1.691 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.175      ; 3.896      ;
; 1.691 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.199      ; 3.920      ;
; 1.723 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.167      ; 3.920      ;
; 1.738 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.164      ; 3.932      ;
; 1.745 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.186      ; 3.961      ;
; 1.754 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.228      ; 4.012      ;
; 1.757 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.187      ; 3.974      ;
; 1.806 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.174      ; 4.010      ;
; 1.817 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.162      ; 4.009      ;
; 1.827 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.190      ; 4.047      ;
; 1.843 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.165      ; 4.038      ;
; 1.873 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.161      ; 4.064      ;
; 1.879 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; -0.500       ; 5.121      ; 6.520      ;
; 2.042 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; -0.500       ; 4.955      ; 6.517      ;
; 2.052 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; -0.500       ; 4.956      ; 6.528      ;
; 2.140 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; -0.500       ; 4.955      ; 6.615      ;
; 2.146 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; -0.500       ; 4.954      ; 6.620      ;
; 2.152 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; -0.500       ; 4.967      ; 6.639      ;
; 2.168 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; -0.500       ; 4.958      ; 6.646      ;
; 2.206 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; -0.500       ; 4.958      ; 6.684      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; SW[1]  ; -1.929 ; -14.793          ;
; KEY[0] ; -0.528 ; -7.266           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; KEY[0] ; 0.201 ; 0.000            ;
; SW[1]  ; 0.531 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; KEY[0] ; -3.000 ; -78.224                        ;
; SW[1]  ; -3.000 ; -6.948                         ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SW[1]'                                                                                      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -1.929 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.500        ; 2.545      ; 4.564      ;
; -1.909 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.500        ; 2.551      ; 4.550      ;
; -1.878 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.500        ; 2.543      ; 4.511      ;
; -1.868 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.500        ; 2.619      ; 4.499      ;
; -1.854 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.500        ; 2.545      ; 4.552      ;
; -1.802 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.500        ; 2.544      ; 4.499      ;
; -1.790 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.500        ; 2.543      ; 4.487      ;
; -1.763 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.500        ; 2.542      ; 4.458      ;
; -0.762 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.149      ; 2.491      ;
; -0.707 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.159      ; 2.446      ;
; -0.687 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.148      ; 2.478      ;
; -0.686 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.160      ; 2.426      ;
; -0.668 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.152      ; 2.400      ;
; -0.662 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.157      ; 2.399      ;
; -0.652 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.151      ; 2.446      ;
; -0.641 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.225      ; 2.368      ;
; -0.637 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 1.000        ; 2.543      ; 3.770      ;
; -0.636 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.158      ; 2.374      ;
; -0.636 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.161      ; 2.440      ;
; -0.634 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.161      ; 2.375      ;
; -0.627 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.151      ; 2.358      ;
; -0.624 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.150      ; 2.354      ;
; -0.623 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.150      ; 2.417      ;
; -0.622 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 1.000        ; 2.551      ; 3.763      ;
; -0.622 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 1.000        ; 2.545      ; 3.757      ;
; -0.619 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.158      ; 2.357      ;
; -0.617 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.158      ; 2.418      ;
; -0.616 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.159      ; 2.418      ;
; -0.611 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 1.000        ; 2.619      ; 3.742      ;
; -0.608 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.199      ; 2.450      ;
; -0.600 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.150      ; 2.393      ;
; -0.593 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.151      ; 2.387      ;
; -0.589 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.166      ; 2.335      ;
; -0.586 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.149      ; 2.378      ;
; -0.582 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.149      ; 2.375      ;
; -0.574 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.199      ; 2.353      ;
; -0.574 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.167      ; 2.321      ;
; -0.572 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.234      ; 2.308      ;
; -0.571 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.226      ; 2.299      ;
; -0.566 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 1.000        ; 2.545      ; 3.764      ;
; -0.565 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.157      ; 2.365      ;
; -0.564 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 1.000        ; 2.544      ; 3.761      ;
; -0.547 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.160      ; 2.350      ;
; -0.546 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.197      ; 2.323      ;
; -0.545 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 1.000        ; 2.543      ; 3.742      ;
; -0.542 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.235      ; 2.279      ;
; -0.532 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.273      ; 2.307      ;
; -0.529 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.152      ; 2.324      ;
; -0.522 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.197      ; 2.363      ;
; -0.521 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.205      ; 2.306      ;
; -0.513 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.160      ; 2.316      ;
; -0.513 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 1.000        ; 2.542      ; 3.708      ;
; -0.495 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.159      ; 2.298      ;
; -0.459 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.198      ; 2.300      ;
; -0.421 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.196      ; 2.260      ;
; -0.415 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.158      ; 2.217      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'KEY[0]'                                                                                                               ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.528 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.511      ;
; -0.522 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.507      ;
; -0.519 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.502      ;
; -0.455 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.438      ;
; -0.451 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.434      ;
; -0.444 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.429      ;
; -0.414 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.423      ;
; -0.414 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.423      ;
; -0.414 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.423      ;
; -0.414 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.423      ;
; -0.388 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.323      ;
; -0.387 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.322      ;
; -0.384 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.319      ;
; -0.383 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.318      ;
; -0.376 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.311      ;
; -0.375 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.310      ;
; -0.366 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.349      ;
; -0.361 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.344      ;
; -0.350 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.285      ;
; -0.346 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.281      ;
; -0.341 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.276      ;
; -0.341 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.350      ;
; -0.341 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.350      ;
; -0.341 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.350      ;
; -0.341 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.350      ;
; -0.315 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.300      ;
; -0.313 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.296      ;
; -0.306 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.289      ;
; -0.293 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.276      ;
; -0.290 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.225      ;
; -0.288 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.271      ;
; -0.287 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.270      ;
; -0.286 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.221      ;
; -0.283 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.266      ;
; -0.278 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.213      ;
; -0.275 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.258      ;
; -0.243 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.225      ;
; -0.243 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.225      ;
; -0.243 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.225      ;
; -0.240 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.225      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.220      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.220      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.220      ;
; -0.235 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.220      ;
; -0.220 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.155      ;
; -0.218 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.153      ;
; -0.216 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.151      ;
; -0.215 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.197      ;
; -0.215 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.197      ;
; -0.215 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.197      ;
; -0.212 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.197      ;
; -0.211 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.146      ;
; -0.201 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.210      ;
; -0.201 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.210      ;
; -0.201 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.210      ;
; -0.201 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.210      ;
; -0.188 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.123      ;
; -0.183 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.118      ;
; -0.167 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.045      ; 1.219      ;
; -0.167 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.045      ; 1.219      ;
; -0.167 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.045      ; 1.219      ;
; -0.167 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.045      ; 1.219      ;
; -0.167 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.045      ; 1.219      ;
; -0.167 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.045      ; 1.219      ;
; -0.167 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.045      ; 1.219      ;
; -0.167 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.045      ; 1.219      ;
; -0.163 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.172      ;
; -0.163 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.172      ;
; -0.163 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.172      ;
; -0.163 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.002      ; 1.172      ;
; -0.155 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.047      ; 1.209      ;
; -0.155 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.047      ; 1.209      ;
; -0.155 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.047      ; 1.209      ;
; -0.155 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.047      ; 1.209      ;
; -0.155 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.047      ; 1.209      ;
; -0.155 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.047      ; 1.209      ;
; -0.155 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.047      ; 1.209      ;
; -0.155 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.047      ; 1.209      ;
; -0.153 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.136      ;
; -0.151 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.133      ;
; -0.151 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.133      ;
; -0.151 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 1.133      ;
; -0.148 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.133      ;
; -0.148 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.131      ;
; -0.124 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.059      ;
; -0.120 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.103      ;
; -0.119 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.072     ; 1.054      ;
; -0.113 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.098      ;
; -0.053 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.092      ; 1.152      ;
; -0.053 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.092      ; 1.152      ;
; -0.053 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.092      ; 1.152      ;
; -0.053 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.092      ; 1.152      ;
; -0.053 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.092      ; 1.152      ;
; -0.053 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.092      ; 1.152      ;
; -0.053 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.092      ; 1.152      ;
; -0.053 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.092      ; 1.152      ;
; -0.038 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.093      ; 1.138      ;
; -0.038 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.093      ; 1.138      ;
; -0.038 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.093      ; 1.138      ;
; -0.038 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.093      ; 1.138      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'KEY[0]'                                                                                                               ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Status      ; Urna_module:UrnaFPGA|Status      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.219 ; Urna_module:UrnaFPGA|C1[7]       ; Urna_module:UrnaFPGA|C1[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.325      ;
; 0.279 ; Urna_module:UrnaFPGA|C3[7]       ; Urna_module:UrnaFPGA|C3[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.385      ;
; 0.280 ; Urna_module:UrnaFPGA|C2[7]       ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.386      ;
; 0.313 ; Urna_module:UrnaFPGA|C1[3]       ; Urna_module:UrnaFPGA|C1[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.419      ;
; 0.314 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.420      ;
; 0.315 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.421      ;
; 0.318 ; Urna_module:UrnaFPGA|C4[7]       ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|C3[1]       ; Urna_module:UrnaFPGA|C3[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[5]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|Nulo[7]     ; Urna_module:UrnaFPGA|Nulo[7]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[1]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C4[1]       ; Urna_module:UrnaFPGA|C4[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[2]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[3]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C1[5]       ; Urna_module:UrnaFPGA|C1[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.322 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[4]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[6]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.329 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[0]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.435      ;
; 0.329 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.435      ;
; 0.332 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.438      ;
; 0.332 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.438      ;
; 0.332 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[0]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.438      ;
; 0.437 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.545      ;
; 0.439 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.547      ;
; 0.442 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.550      ;
; 0.457 ; Urna_module:UrnaFPGA|C1[3]       ; Urna_module:UrnaFPGA|C1[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.568      ;
; 0.463 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.574      ;
; 0.464 ; Urna_module:UrnaFPGA|C3[1]       ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.574      ;
; 0.464 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.574      ;
; 0.464 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.574      ;
; 0.465 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; Urna_module:UrnaFPGA|C4[1]       ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.575      ;
; 0.465 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.575      ;
; 0.465 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[6]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; Urna_module:UrnaFPGA|C1[5]       ; Urna_module:UrnaFPGA|C1[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.576      ;
; 0.466 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[2]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.575      ;
; 0.466 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.575      ;
; 0.466 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.576      ;
; 0.467 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.578      ;
; 0.467 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[4]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.576      ;
; 0.467 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.576      ;
; 0.468 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.579      ;
; 0.470 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.581      ;
; 0.471 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.582      ;
; 0.473 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.584      ;
; 0.473 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.584      ;
; 0.474 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.584      ;
; 0.475 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[1]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.584      ;
; 0.475 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.585      ;
; 0.475 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.585      ;
; 0.475 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.584      ;
; 0.475 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.585      ;
; 0.475 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.585      ;
; 0.476 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[1]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.587      ;
; 0.476 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[3]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[3]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.586      ;
; 0.476 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[5]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.586      ;
; 0.476 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.586      ;
; 0.477 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.587      ;
; 0.477 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[5]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.586      ;
; 0.477 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[7]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.586      ;
; 0.477 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.586      ;
; 0.478 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[2]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.587      ;
; 0.478 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.588      ;
; 0.478 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.588      ;
; 0.478 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.587      ;
; 0.478 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[6]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.588      ;
; 0.479 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.588      ;
; 0.479 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[4]     ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.588      ;
; 0.479 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.589      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SW[1]'                                                                                      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 0.531 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.436      ; 1.997      ;
; 0.548 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.400      ; 1.978      ;
; 0.554 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.356      ; 1.940      ;
; 0.554 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.391      ; 1.975      ;
; 0.561 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.318      ; 1.909      ;
; 0.562 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.357      ; 1.949      ;
; 0.567 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.365      ; 1.962      ;
; 0.570 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.398      ; 1.998      ;
; 0.573 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.000        ; 2.722      ; 3.295      ;
; 0.575 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.356      ; 1.961      ;
; 0.585 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.321      ; 1.936      ;
; 0.587 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.390      ; 2.007      ;
; 0.596 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.320      ; 1.946      ;
; 0.616 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.358      ; 2.004      ;
; 0.627 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.310      ; 1.967      ;
; 0.632 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.356      ; 2.018      ;
; 0.634 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.000        ; 2.642      ; 3.276      ;
; 0.642 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.312      ; 1.984      ;
; 0.648 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.313      ; 1.991      ;
; 0.650 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.322      ; 2.002      ;
; 0.651 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.312      ; 1.993      ;
; 0.652 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.327      ; 2.009      ;
; 0.655 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.311      ; 1.996      ;
; 0.657 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.000        ; 2.643      ; 3.300      ;
; 0.658 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.329      ; 2.017      ;
; 0.659 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.318      ; 2.007      ;
; 0.667 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.320      ; 2.017      ;
; 0.668 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.320      ; 2.018      ;
; 0.668 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.319      ; 2.017      ;
; 0.668 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.000        ; 2.642      ; 3.310      ;
; 0.672 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.311      ; 2.013      ;
; 0.676 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.311      ; 2.017      ;
; 0.678 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.000        ; 2.651      ; 3.329      ;
; 0.679 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.318      ; 2.027      ;
; 0.686 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.320      ; 2.036      ;
; 0.690 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.319      ; 2.039      ;
; 0.695 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.320      ; 2.045      ;
; 0.695 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.000        ; 2.642      ; 3.337      ;
; 0.710 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.311      ; 2.051      ;
; 0.710 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.358      ; 2.098      ;
; 0.711 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.320      ; 2.061      ;
; 0.713 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.313      ; 2.056      ;
; 0.713 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.310      ; 2.053      ;
; 0.731 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.000        ; 2.644      ; 3.375      ;
; 0.743 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.000        ; 2.644      ; 3.387      ;
; 0.744 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.322      ; 2.096      ;
; 0.766 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.310      ; 2.106      ;
; 0.768 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.312      ; 2.110      ;
; 1.701 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; -0.500       ; 2.642      ; 3.863      ;
; 1.738 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; -0.500       ; 2.722      ; 3.980      ;
; 1.758 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; -0.500       ; 2.642      ; 3.920      ;
; 1.787 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; -0.500       ; 2.642      ; 3.949      ;
; 1.796 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; -0.500       ; 2.643      ; 3.959      ;
; 1.811 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; -0.500       ; 2.644      ; 3.975      ;
; 1.844 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; -0.500       ; 2.651      ; 4.015      ;
; 1.882 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; -0.500       ; 2.644      ; 4.046      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.177  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  KEY[0]          ; -2.190  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  SW[1]           ; -3.177  ; 0.531 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -88.8   ; 0.0   ; 0.0      ; 0.0     ; -85.172             ;
;  KEY[0]          ; -64.373 ; 0.000 ; N/A      ; N/A     ; -78.224             ;
;  SW[1]           ; -24.427 ; 0.000 ; N/A      ; N/A     ; -6.948              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[16]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[17]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 369      ; 0        ; 0        ; 0        ;
; KEY[0]     ; SW[1]    ; 40       ; 0        ; 0        ; 0        ;
; SW[1]      ; SW[1]    ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 369      ; 0        ; 0        ; 0        ;
; KEY[0]     ; SW[1]    ; 40       ; 0        ; 0        ; 0        ;
; SW[1]      ; SW[1]    ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 326   ; 326  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; KEY[0] ; KEY[0] ; Base ; Constrained ;
; SW[1]  ; SW[1]  ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[16]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[17]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[16]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[17]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Fri Nov 23 16:41:10 2018
Info: Command: quartus_sta FPGA_Urna -c FPGA_Urna
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'FPGA_Urna.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name SW[1] SW[1]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.177             -24.427 SW[1] 
    Info (332119):    -2.190             -64.373 KEY[0] 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.440               0.000 KEY[0] 
    Info (332119):     1.489               0.000 SW[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.250 KEY[0] 
    Info (332119):    -3.000              -3.000 SW[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.891
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.891             -22.229 SW[1] 
    Info (332119):    -1.884             -55.028 KEY[0] 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 KEY[0] 
    Info (332119):     1.328               0.000 SW[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.250 KEY[0] 
    Info (332119):    -3.000              -3.000 SW[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.929
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.929             -14.793 SW[1] 
    Info (332119):    -0.528              -7.266 KEY[0] 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.201               0.000 KEY[0] 
    Info (332119):     0.531               0.000 SW[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -78.224 KEY[0] 
    Info (332119):    -3.000              -6.948 SW[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 695 megabytes
    Info: Processing ended: Fri Nov 23 16:41:15 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


