


# 实验7 状态机及键盘输入
## ps/2信息传递
键盘向主机以每帧11位的格式串行传送数据。第一位是开始位（逻辑0），后面跟8位数据位（低位在前），一个奇偶校验位（奇校验）和一个停止位（逻辑1）。每位都是在时钟的 **下降沿** 有效。  

为什么要在下降沿有效？因为下降沿正好在数据位的中间，因此可以让数据位从开始变化到接收采样时有一段信号建立时间。  

**扫描码** 是键盘通过ps2_dat引脚发送的信息。   
**扫描码的组成：** 扫描码可以由单个数据帧或连续多个数据帧构成。当按键被按下时发送的扫描码称为通码Make Code，当按键被释放时称为断码Break Code。以 W 键为例， W 键的通码是1Dh，如果 W 键被按下，则PS2_DAT引脚将输出一帧数据，其中的8位数据位为1Dh，如果 W 键一直没有释放，则不断输出扫描码1Dh 1Dh … 1Dh，直到有其他键按下或者 W 键被放开。某按键的断码是F0h加此按键的通码，如释放 W 键时输出的断码为F0h 1Dh，分两帧传输。  

## ps/2键盘控制器
讲义提供了一个键盘控制器，只负责接收键盘送来的数据。  
ps2_clk：仅当 **按下或松开键盘** 时，键盘会主动产生ps2_clk脉冲信号。每个下降沿传输1位数据，按下时一共需要10个下降沿来传输一个完整的扫描码， 松开时则需要20个下降沿来传输F0+扫描码（在讲义中给的控制器代码中）。  
ps2_data：在ps2_clk下降沿被采样，传输的是扫描码，低位先传输，包括 1 位起始位、8 位数据、1 位奇偶校验、1 位停止位。  

代码首先通过ps2_clk_sync记录PS2时钟信号的历史信息，并检测时钟的下降沿，当发现下降沿时将sampling置一。
verilog代码：
```
always @(posedge clk) begin
        ps2_clk_sync <=  {ps2_clk_sync[1:0],ps2_clk};
    end

    wire sampling = ps2_clk_sync[2] & ~ps2_clk_sync[1];
```  
chisel代码：  
```
  // ============ PS/2 时钟同步 =================
  ps2_clk_sync := Cat(ps2_clk_sync(1, 0), io.ps2_clk)
  val sampling = ps2_clk_sync(2) && !ps2_clk_sync(1)   // 采样下降沿
```  
* ```ps2_clk_sync <=  {ps2_clk_sync[1:0],ps2_clk};``` 对ps2_clk进行同步，使用了3 级移位寄存器来存储 ps2_clk的历史状态，以便在同步时钟 clk 下检测其下降沿。ps2_clk_sync[1:0]存储了过去的2个状态。  
* 为什么要这么做？这是时序逻辑中的同步技术，处理异步信号同步。主要用于： **消除亚稳态**，ps2_clk 是异步信号，而 clk 是系统时钟，直接使用 ps2_clk 可能会导致不稳定情况。使用 3 级寄存器同步后，可以在 clk 作用下稳定采样 ps2_clk。  

然后开始逐位接收数据并放入缓冲区fifo队列,收集完11个bit后将缓冲区转移至数据队列fifo。  
1. 首先,复位信号处理，这是低电平复位。 
verilog代码：   
```
always @(posedge clk) begin
        if (clrn == 0) begin    //复位信号
            count <= 0;
            w_ptr <= 0;
            r_ptr <= 0;
            overflow <= 0;
            ready <= 0;
        end
```    
chisel代码：  
```
// ============ 复位逻辑 =================
  when (!io.clrn) {
    // 清零逻辑
    buffer    := 0.U
    fifo      := VecInit(Seq.fill(8)(0.U))
    w_ptr     := 0.U
    r_ptr     := 0.U
    count     := 0.U
    ready     := false.B
    overflow  := false.B
  }
```  
2. 其次，进行FIFO读取处理。当ready为1时，如果nextdata_n为0时（这里也是根据讲义：```需要在键盘控制器ready信号为1的情况下读取键盘数据，确认读取完毕后将nextdata_n置零 一个周期 ```），则需要读取下一个数据，读指针自增。如果满了则将ready置0表示无数据可读。
verilog:
```
else begin
            // ========== 处理 FIFO 读取 ==========
            if(ready) begin                     //如果fifo中有数据，则准备读取
                if(nextdata_n == 1'b0) begin    //需要读取下一个数据
                    r_ptr <= r_ptr + 3'b1;      //读指针自增
                    if(w_ptr == (r_ptr + 1'b1)) //满了
                        ready <= 1'b0;          //ready为0表示无数据可读
                end
            end
```    
chisel:  
```
.otherwise {
    // ========== 处理 FIFO 读取 ==========
    // 数据读取触发
    when (ready && !io.nextdata_n) {
      r_ptr := r_ptr + 1.U // 读指针前移
      ready := !(w_ptr === r_ptr + 1.U)// 检测 FIFO 是否为空
    }
```  

3. 然后，是处理ps/2数据接收部分。如果接收到采样信号sampling为1（检测到ps2_clk下降沿）。如果次是计数器统计到接收到了一组完整的数据（10位）：包括1位起始位，8位数据位和1位校验奇偶位，检测到正确后，更新写指针自增，将ready置为1表示可读。接着，检测FIFO是否溢出，如果写指针的下一个位置与读指针相等则说明FIFO已经满了。完事后将计数器重置准备接收下一组数据。最后如果检测到下降沿时，没有接收到一组完整的数据，则存储当前采样的数据位，然后计数器自增。
verilog:
```
// ========== 处理 PS/2 数据接收 ==========
            //数据采样和处理
            if(sampling) begin                  //检测到ps/2时钟信号下降沿，开始采样
                if(count == 4'd10) begin        //接收到了一组完整的数据
                    if((buffer[0] == 0) &&      //校验起始位为0
                        (ps2_data)      &&      //校验停止位位1
                        (^buffer[9:1])) begin   //校验奇偶，为奇数
                            fifo[w_ptr] <= buffer[8:1]; //存储有效数据到fifo
                            w_ptr <= w_ptr + 3'b1;      //更新写指针，自增
                            ready <= 1'b1;              //ready为1表示可读
                            //检测fifo是否溢出
                            overflow <= overflow | (r_ptr == (w_ptr +3'b1));
                        end
                        count <= 0; //重置计数器，准备接收下一组数据
                end else begin
                    buffer[count] <= ps2_data;  //存储当前采样的数据位
                    count <= count + 3'b1;      //计数器自增
                end
            end
```  
chisel:  
```
// ========== 处理 PS/2 数据接收 ==========
    // 采样阶段
    when (sampling) {         // 仅在 PS/2 时钟下降沿时处理数据
      when (count === 10.U) {
        // 校验数据有效性
        val valid = buffer(0) === 0.B && 
                   io.ps2_data === 1.B && 
                   (buffer(9, 1).xorR() === 1.B)

        when (valid) {
          fifo(w_ptr) := buffer(8, 1)
          w_ptr := w_ptr + 1.U
          ready := true.B
          overflow := (r_ptr === Mux(w_ptr === 7.U, 0.U, w_ptr + 1.U))
        }
        count := 0.U
      } .otherwise {
        // 数据存储到缓冲区
        val bufferVec = VecInit(buffer.asBools)
        bufferVec(count) := io.ps2_data
        buffer := bufferVec.asUInt
        count := count + 1.U
      }
    }
```  

4. 最后输出扫描码。  
verilog:
```
// ========== 始终输出 FIFO 读指针指向的数据 ==========
    assign data = fifo[r_ptr];  //将fifo读取的数据赋值给data输出
```  
chisel:  
```
  io.data     := fifo(r_ptr)
  io.ready    := ready
  io.overflow := overflow
```  

总结键盘控制器的整个处理流程：键盘传来的扫描码是先到buffer，然后检查是否合法，才到fifo中。最后再从fifo中输出。  
（详细一点： 从 PS/2 键盘接收扫描码数据。首先，接收到的每一位 ps2_data 数据会被存储在 buffer 中，直到收集到 10 位完整的数据（包括起始位、数据位、奇偶校验位和停止位）。然后，模块会检查数据的合法性，包括起始位是否为 0，停止位是否为 1，以及奇偶校验是否正确。如果数据合法，扫描码会被存储到 FIFO 缓冲区中。如果 FIFO 满了，溢出信号 overflow 会被置为 1。主机通过 ready 信号检查数据是否准备好读取，数据从 FIFO 中读取并输出。）  

似乎有点问题？：这个控制器中的buffer和fifo只考虑了通码，并且把松开时的断码当作一个正常按键来处理，而不是处理完整的断码+通码这两帧数据。

**ready信号和nextdata_n的处理**  
讲义中提到：按键处理系统调用该模块时，需要在键盘控制器ready信号为1的情况下读取键盘数据，确认读取完毕后将nextdata_n置零 一个周期 。 这时，键盘控制器模块收到确认读取完毕的信号，将读指针前移，准备提供下一数据。所以可以得知的是， **当我们的buffer处理完后，释放ready信号，经过处理后才释放回nextdata_n信号，FIFO才开始读取。**  

## ps/2键盘解码
在接收到来自键盘的扫描码后，我们需要将扫描码映射为ASCII码。  

从键盘控制器模块传来的data除了通码，还有来自松开的F0，因此我们需要在这里判断松开事件。我们需要一个内部寄存器：断码检测标志```val isBreakCode = RegInit(false.B)``` ，当我们检测到F0则是松开事件。

* 首先，设置初始化和复位信号。
```
io.released := false.B
    io.ascii := 0.U

    when(!io.clrn) {
        isBreakCode := false.B
        io.released := false.B
    }
```  

* 其次，判断是否接收到断码F0。如果接收到了，则将断码标志设置为true.B。  
```
.otherwise {
        when(io.keycode === 0xF0.U) {
            isBreakCode := true.B
        }
```  

* 然后再判断：当断码标志为true.B时，重置标志并把标记松开事件，说明这是松开事件。  
```
.otherwise {
            when(isBreakCode) {
                isBreakCode := false.B
                io.released := true.B // 发生按键松开事件
            }
```  
* 最后，以上情况的都不是，就是检测到为某个按键的按下事件，我们默认输出为```io.ascii := 0x00.U```.然后使用swtich根据io.keycode来映射出我们所需要的ASCII码。

## 数码管模块
这是一个共阳数码管，需要低电平点亮，所以我们需要反转显示编码。添加了使能信号，是为了方便后续实现松开时全灭的功能。

## 按键计数模块
计数器模块的输入主要是按下和松开以及清零标志，输出个位数和十位数。我们的目标是计数器实现十进制的计数。因此我们在复位之后设计的逻辑是这样的：  
```
.otherwise {
      // 按下事件：增加计数
      when(io.key_press && !counted) {
        counted := true.B 

        when(ones === 9.U) {
          ones := 0.U
          tens := Mux(tens === 9.U, 0.U, tens + 1.U)
        } .otherwise {
          ones := ones + 1.U
        }
      }
      // 松开事件：重置 counted 标志
      when(io.key_release) { 
        counted := false.B
      }
    }
```  
个位数是0到9,9之后就是十位数进1,个位数重置为0.如果这里不这么做，而是直接输出个位数和十位数，那么在后面连接到数码管时，并不会按照预期那样是十进制显示。  

为什么要区分按下和松开事件？这并不是多此一举，而是为了实现计数器也是按住不放只算一次按键的功能，所以在处理按下事件时，我们的条件判断是：按下事件和未被计数。通过判断后首要事情就是把counted设置为已被计数（true.B），然后才是进行一系列的计数。处理松开事件时则将counted设置回未计数（fasle.B）

## Top模块
在讲义中，实验验收目标是：七段数码管低两位显示当前按键的键码，中间两位显示对应的ASCII码。需完成字符和数字键的输入，不需要实现组合键和小键盘。当按键松开时，七段数码管的低四位全灭。七段数码管的高两位显示按键的总次数。按住不放只算一次按键。只考虑顺序按下和放开的情况，不考虑同时按多个键的情况。

根据目标，我们重新梳理一遍，当我们按下一个按键，键盘控制器模块开始采样ps2_clk的下降沿，每一个时钟下降沿，buffer都存储来自ps2_data的数据。（1个下降沿1位数据），当计数器到10时，进行数据校验，校验通过后将有效数据（某个键的通码）从buffer写入fifo，此时将ready信号设置为true.B.随后进行溢出检测。将ready信号反馈出去。  

**ready和nextdata_n的处理**
此时，我们的Top模块需要采样这个ready信号的上升沿（true.B）。因为ready信号属于是异步信号，我们首先要将其同步到我们的时钟域中，因此使用```val readySync = RegNext(keyboard.io.ready, false.B)``` 这个寄存器是上升沿更新，初始值设置为false.B。然后进行ready的上升沿检测，保证只有在数据准备好的那一刻才读取数据，避免了在ready为1时多次读取相同的数据。根据检测到的ready_p1信号来设置nextdata_n控制fifo读取buffer的数据。同时在Top模块设置一个寄存器data_d1来存储从fifo输出数据。同样是受ready_p1控制，保证fifo在输出的同时，data_d1在接收数据，避免出现时序问题。

然后，data_d1与Ps2_decoder键盘解码模块进行连接，在此模块进行解码，同时根据接收到的断码F0来输出松开事件的标志released。 按键计数器Keycount模块的输入key_press也根据ready_p1 && !decoder.io.released来进行判断，避免出现时序问题，同时也确保只有按下时才增加计数。released则是重置计数标记。

最后，我们想要实现按键显示，松开全灭。这时，我们需要三个寄存器来存储扫描码，ASCII码和显示使能。当按键按下时ready_p1被检测到，更新需要存储的数据。当数码管显示使能为true.B时，将寄存器中的数据传给对应的端口。

## 对这个项目进行提问
### 为什么按住不放算一次？
当一直按住一个键时，键盘一直传输重复的通码，在ps2解码器Ps2_decoder模块中，一直没有检测到断码F0，因此断码检测标志isBreakCode 就一直被设置为 false.B, 松开事件标记released也被设置为false.B，所以在keycount计数器模块中，由于没有检测到松开标记，counted计数标记（记录是否已经被计数）就始终是true.B（已计数），而使条件：```io.key_press && !counted```不成立，从而无法执行下面的计数逻辑。实现了在计数器层面按住不放只算一次。又因为数码管的使能信号的禁用是需要```decoder.io.released```（接收到松开标记）才会禁用，所以数码管会一直亮着。 

### 为什么它低位显示扫描码，中间两位显示ASCII码
在keyboard键盘控制器模块接收到来自键盘的数据后，提取完扫描码后输出存储到寄存器data_d1，可以直接在数码管上显示，同时也被传输到Ps2_decoder键盘解码模块，经过映射输出ASCII码，存储到寄存器key_ascii_display_reg中。寄存器data_d1和寄存器key_ascii_display_reg中的数据受display_en的控制显示。  

### 为什么有些地方需要添加寄存器，而不能直接连接端口
添加寄存器是为了保持时序稳定，同步跨时钟域信号。因为Chisel中的寄存器隐式地连接到全局时钟，并在每个时钟的上升沿更新寄存器的值。像ps2_clk就是一个异步时钟，所以在PS2Keyboard模块中，需要使用3级移位寄存器进行同步然后采样下降沿：  
```
  ps2_clk_sync := Cat(ps2_clk_sync(1, 0), io.ps2_clk)
  val sampling = ps2_clk_sync(2) && !ps2_clk_sync(1)   // 采样下降沿
```  
ready信号需要使用寄存器处理的原因，也是因为它是受ps2_clk触发的，因此需要进行同步处理。

而后面需要寄存器存储扫描码和ACII码则是因为：1.寄存器data_d1在ready_p1有效时锁存keyboard.io.data，确保后续Ps2_decoder处理的是稳定的扫描码，避免因PS/2数据变化导致解码错误。 2.寄存器key_ascii_display_reg存储解码后的ADCII码，防止组合逻辑Ps2_decoder输出直接传递到显示模块，需要等待使能信号display_en的控制。

### 如果不要ready_p1直接用ready会怎么样？
由于缺少了ready_p1，虽然能够显示，但是并不能按照预期那样，会看到显示闪烁，同时计数器不能正常计数（会看到计数多次）。

### 如果不要data_d1寄存器寄存数据，直接使用keyboard.io.data会怎么样？ 
会看到数码管跳动和和快速闪烁，同时松开按键后有时候不会全灭，计数器会多次增加。

### 为什么实例化keycount模块后连线press需要ready_p1 && !decoder.io.released
如果只是ready_p1而不是ready_p1 && !decoder.io.released，是防止出现计数按一次增加2次的情况。

### 在PS2Keyboard模块中，PS/2 时钟同步是怎么样的？
ps2_clk_sync是一个3位寄存器，存储ps2_clk信号的历史值。移位存储历史状态：ps2_clk_sync(2): 2 个时钟周期前的ps2_clk； ps2_clk_sync(1): 1 个时钟周期前的ps2_clk； ps2_clk_sync(0): 当前时钟周期的ps2_clk。 sampling = ps2_clk_sync(2) && !ps2_clk_sync(1) 检测 下降沿。

