# 20240096E_RISCV_Pipelined
Thiết kế bộ xử lý RISC_V pipelined sử dụng verilog và phần mềm mô phỏng ModelSim
