# Projetos_VHDL
Alguns projetos em VHDL

### Relogio_com_maquinaestado: 
                           Relogio digital 24h implementado em VHDL para placa DE2 ALTERA, FPGA Cyclone II: EP2C35F672C6
                           Este projeto utiliza maquina de estado para interpretar os sinais de controle, fornecendo 2 velocidades
                           para acelerar o relógio.
                           
### Relogio_sem_maquinaestado: 
                           Relogio digital 24h implementado em VHDL para placa DE2 ALTERA, FPGA Cyclone II: EP2C35F672C6
                           Sinais de controles básicos, oferece apenas 1 velocidade para acelerar o relógio.
