Fitter report for pro_nios
Mon Jul 03 19:13:19 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Jul 03 19:13:18 2017       ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                   ; pro_nios                                    ;
; Top-level Entity Name           ; nios_top                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Preliminary                                 ;
; Logic utilization (in ALMs)     ; 2,276 / 32,070 ( 7 % )                      ;
; Total registers                 ; 3863                                        ;
; Total pins                      ; 47 / 457 ( 10 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 174,144 / 4,065,280 ( 4 % )                 ;
; Total DSP Blocks                ; 2 / 87 ( 2 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI TX Channels          ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Clamping Diode                                                             ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  38.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; uart_txd       ; Missing drive strength and slew rate ;
; sdram_addr[0]  ; Missing drive strength and slew rate ;
; sdram_addr[1]  ; Missing drive strength and slew rate ;
; sdram_addr[2]  ; Missing drive strength and slew rate ;
; sdram_addr[3]  ; Missing drive strength and slew rate ;
; sdram_addr[4]  ; Missing drive strength and slew rate ;
; sdram_addr[5]  ; Missing drive strength and slew rate ;
; sdram_addr[6]  ; Missing drive strength and slew rate ;
; sdram_addr[7]  ; Missing drive strength and slew rate ;
; sdram_addr[8]  ; Missing drive strength and slew rate ;
; sdram_addr[9]  ; Missing drive strength and slew rate ;
; sdram_addr[10] ; Missing drive strength and slew rate ;
; sdram_addr[11] ; Missing drive strength and slew rate ;
; sdram_addr[12] ; Missing drive strength and slew rate ;
; sdram_ba[0]    ; Missing drive strength and slew rate ;
; sdram_ba[1]    ; Missing drive strength and slew rate ;
; sdram_cas_n    ; Missing drive strength and slew rate ;
; sdram_cke      ; Missing drive strength and slew rate ;
; sdram_cs_n     ; Missing drive strength and slew rate ;
; sdram_dqm[0]   ; Missing drive strength and slew rate ;
; sdram_dqm[1]   ; Missing drive strength and slew rate ;
; sdram_ras_n    ; Missing drive strength and slew rate ;
; sdram_we_n     ; Missing drive strength and slew rate ;
; sdram_clk      ; Missing drive strength and slew rate ;
; sdram_dq[0]    ; Missing drive strength and slew rate ;
; sdram_dq[1]    ; Missing drive strength and slew rate ;
; sdram_dq[2]    ; Missing drive strength and slew rate ;
; sdram_dq[3]    ; Missing drive strength and slew rate ;
; sdram_dq[4]    ; Missing drive strength and slew rate ;
; sdram_dq[5]    ; Missing drive strength and slew rate ;
; sdram_dq[6]    ; Missing drive strength and slew rate ;
; sdram_dq[7]    ; Missing drive strength and slew rate ;
; sdram_dq[8]    ; Missing drive strength and slew rate ;
; sdram_dq[9]    ; Missing drive strength and slew rate ;
; sdram_dq[10]   ; Missing drive strength and slew rate ;
; sdram_dq[11]   ; Missing drive strength and slew rate ;
; sdram_dq[12]   ; Missing drive strength and slew rate ;
; sdram_dq[13]   ; Missing drive strength and slew rate ;
; sdram_dq[14]   ; Missing drive strength and slew rate ;
; sdram_dq[15]   ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                         ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|r_sync_rst~CLKENA0                                                                                                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; clk~inputCLKENA0                                                                                                                                                                                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~CLKENA0                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[0]~SCLR_LUT                                                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[1]~SCLR_LUT                                                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[2]~SCLR_LUT                                                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[3]~SCLR_LUT                                                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[4]~SCLR_LUT                                                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[5]~SCLR_LUT                                                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[6]~SCLR_LUT                                                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[7]~SCLR_LUT                                                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[8]~SCLR_LUT                                                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[9]~SCLR_LUT                                                                                                                                                                                                                                                   ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[10]~SCLR_LUT                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[11]~SCLR_LUT                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[12]~SCLR_LUT                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[13]~SCLR_LUT                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[14]~SCLR_LUT                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_src1[15]~SCLR_LUT                                                                                                                                                                                                                                                  ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_bht_module:cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_2dm1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_bht_module:cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_2dm1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[0]                                                                                ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[1]                                                                                ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[2]                                                                                ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[3]                                                                                ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[4]                                                                                ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[5]                                                                                ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[6]                                                                                ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[7]                                                                                ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                                                                                        ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                                                                                        ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                                                                                        ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                                                                                        ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                                                                                        ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                                                                                        ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                                                                                        ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                                                                                        ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                                                                                        ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                                                                                        ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10                                                                                       ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11                                                                                       ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12                                                                                       ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13                                                                                       ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14                                                                                       ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15                                                                                       ; PORTBDATAOUT     ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|always5~0_wirecell                                                                                                                                                                                                                                                   ; Deleted         ; Register Packing                                  ; Fast Output Enable Register assignment ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[0]~output                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[1]~output                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[2]~output                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[3]~output                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[4]~output                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[5]~output                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[6]~output                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[7]~output                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[8]~output                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[9]~output                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[10]~output                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[11]~output                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[12]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[12]~output                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[0]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[1]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_we_n~output                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_cas_n~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_ras_n~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_cs_n~output                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[0]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[1]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[2]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[3]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[4]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[5]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[6]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[7]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[8]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[9]~output                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[10]~output                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[11]~output                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[12]~output                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[13]~output                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[14]~output                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[15]~output                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[0]~output                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[1]~output                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[0]~output                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[1]~output                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[2]~output                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[3]~output                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[4]~output                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[5]~output                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[6]~output                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[7]~output                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[8]~output                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[9]~output                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[10]~output                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[11]~output                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[12]~output                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[13]~output                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                    ; Q                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[14]~output                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[15]~output                                                                                                                                                                                                                                                                                         ; OE               ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[0]~input                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[1]~input                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[2]~input                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[3]~input                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[4]~input                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[5]~input                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[6]~input                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[7]~input                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[8]~input                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[9]~input                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[10]~input                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[11]~input                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[12]~input                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[13]~input                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[14]~input                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[15]~input                                                                                                                                                                                                                                                                                          ; O                ;                       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[1]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; DDS_top:dds_top_module|key_control:key_control_module|fword[1]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[3]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; DDS_top:dds_top_module|key_control:key_control_module|fword[3]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[9]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; DDS_top:dds_top_module|key_control:key_control_module|fword[9]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[23]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; DDS_top:dds_top_module|key_control:key_control_module|fword[23]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ctrl_ld_bypass                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ctrl_ld_bypass~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ctrl_ld_signed                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ctrl_ld_signed~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_fill_active                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_fill_active~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_active                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_active~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_wr_active                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_wr_active~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_addr_offset[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_wr_offset[1]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_wr_offset[1]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dst_regnum_from_M[2]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dst_regnum_from_M[4]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ienable_reg_irq2                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ienable_reg_irq2~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[16]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[16]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[18]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[18]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[20]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[20]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[21]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[21]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[23]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[23]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[24]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[24]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[28]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_inst_result[28]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[3]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[3]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[5]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[5]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[7]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[7]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[8]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[8]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[9]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[9]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[17]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[17]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_byte_en[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_byte_en[1]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_partial_prod[3]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_partial_prod[3]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_result[7]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_result[7]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_result[20]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_result[20]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_result[22]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_result[22]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_result[31]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_result[31]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_st_data[25]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_st_data[25]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[10]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[10]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[11]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[12]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[16]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[20]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[20]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[23]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[23]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[27]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[27]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[28]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[28]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[29]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[29]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[6]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[6]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[9]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[9]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[11]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[11]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[15]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[15]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[21]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[21]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[24]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[24]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[25]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[25]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_compare_op[0]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_compare_op[0]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_dst_regnum[3]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_dst_regnum[3]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[6]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[11]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[11]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[11]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[29]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[0]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[5]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[5]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[10]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[11]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[16]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[16]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[21]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[21]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[22]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[22]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[1]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[1]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[2]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[2]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[6]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[8]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[8]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[14]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[14]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[16]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[18]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[18]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[20]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[20]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[22]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[26]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[26]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[29]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[29]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_br_cond_taken_history[1]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_br_cond_taken_history[1]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_br_cond_taken_history[2]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_br_cond_taken_history[2]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_br_cond_taken_history[4]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_br_cond_taken_history[4]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_dst_regnum[0]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_dst_regnum[0]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_mem_byte_en[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_mem_byte_en[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_rn[4]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_rn[4]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_sel_fill0                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_sel_fill0~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_st_data[25]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_st_data[25]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|W_wr_data[21]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|W_wr_data[21]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|W_wr_data[26]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|W_wr_data[26]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_avalon_reg:the_cpu_cpu_nios2_avalon_reg|oci_ienable[1]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_avalon_reg:the_cpu_cpu_nios2_avalon_reg|oci_ienable[1]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_oci_debug:the_cpu_cpu_nios2_oci_debug|monitor_error                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_oci_debug:the_cpu_cpu_nios2_oci_debug|monitor_error~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonDReg[9]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonDReg[9]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonDReg[10]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonDReg[10]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_offset_field[2]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_offset_field[2]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_line[5]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_line[5]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[5]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[5]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[9]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[9]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[10]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[10]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[12]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[12]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|count[1]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                            ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|t_dav                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|t_dav~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]~DUPLICATE                                                                                                                         ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                        ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[20]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[20]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_10ms_s1_translator|read_latency_shift_reg[0]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_10ms_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[1]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[1]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|count[0]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|count[0]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|active_addr[21]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|active_addr[21]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|f_pop                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|f_pop~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_count[1]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.100000000~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|refresh_counter[11]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|refresh_counter[11]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|refresh_counter[13]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|refresh_counter[13]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|internal_counter[1]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|internal_counter[1]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|internal_counter[2]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|internal_counter[2]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|internal_counter[8]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|internal_counter[8]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|internal_counter[21]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|internal_counter[21]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|internal_counter[24]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|internal_counter[24]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|control_reg[3]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|control_reg[3]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|control_reg[5]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|control_reg[5]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|tx_data[3]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|tx_data[3]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|baud_rate_counter[4]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|baud_rate_counter[4]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|tx_shift_empty                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|tx_shift_empty~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[5]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[5]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]~DUPLICATE                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[9]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[9]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[96]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[96]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[114]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[114]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated|counter_reg_bit[3]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated|counter_reg_bit[3]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]~DUPLICATE                   ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                ;              ; LED[0]           ; PIN_V16       ; QSF Assignment             ;
; Location                    ;                ;              ; LED[1]           ; PIN_W16       ; QSF Assignment             ;
; Location                    ;                ;              ; LED[2]           ; PIN_V17       ; QSF Assignment             ;
; Location                    ;                ;              ; LED[3]           ; PIN_V18       ; QSF Assignment             ;
; Location                    ;                ;              ; LED[4]           ; PIN_W17       ; QSF Assignment             ;
; Location                    ;                ;              ; LED[5]           ; PIN_W19       ; QSF Assignment             ;
; Location                    ;                ;              ; LED[6]           ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                ;              ; LED[7]           ; PIN_W20       ; QSF Assignment             ;
; Location                    ;                ;              ; LED[8]           ; PIN_W21       ; QSF Assignment             ;
; Location                    ;                ;              ; LED[9]           ; PIN_Y21       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_BLANK_N      ; PIN_F10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[0]         ; PIN_B13       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[1]         ; PIN_G13       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[2]         ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[3]         ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[4]         ; PIN_H14       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[5]         ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[6]         ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[7]         ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_CLK          ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[0]         ; PIN_J9        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[1]         ; PIN_J10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[2]         ; PIN_H12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[3]         ; PIN_G10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[4]         ; PIN_G11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[5]         ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[6]         ; PIN_F11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[7]         ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_HS           ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[0]         ; PIN_A13       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[1]         ; PIN_C13       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[2]         ; PIN_E13       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[3]         ; PIN_B12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[4]         ; PIN_C12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[5]         ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[6]         ; PIN_E12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[7]         ; PIN_F13       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_SYNC_N       ; PIN_C10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_VS           ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                ;              ; clk3_50          ; PIN_Y26       ; QSF Assignment             ;
; Location                    ;                ;              ; clk4_50          ; PIN_K14       ; QSF Assignment             ;
; Location                    ;                ;              ; clk_1            ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                ;              ; sw[1]            ; PIN_AC12      ; QSF Assignment             ;
; Location                    ;                ;              ; sw[2]            ; PIN_AF9       ; QSF Assignment             ;
; Location                    ;                ;              ; sw[3]            ; PIN_AF10      ; QSF Assignment             ;
; Location                    ;                ;              ; sw[4]            ; PIN_AD11      ; QSF Assignment             ;
; Location                    ;                ;              ; sw[5]            ; PIN_AD12      ; QSF Assignment             ;
; Location                    ;                ;              ; sw[6]            ; PIN_AE11      ; QSF Assignment             ;
; Location                    ;                ;              ; sw[7]            ; PIN_AC9       ; QSF Assignment             ;
; Location                    ;                ;              ; sw[8]            ; PIN_AD10      ; QSF Assignment             ;
; Location                    ;                ;              ; sw[9]            ; PIN_AE12      ; QSF Assignment             ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7399 ) ; 0.00 % ( 0 / 7399 )        ; 0.00 % ( 0 / 7399 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7399 ) ; 0.00 % ( 0 / 7399 )        ; 0.00 % ( 0 / 7399 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5921 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 265 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1189 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 24 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Electronic_Exam/Freq_Measure/1.7/FPGA/output_files/pro_nios.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,276 / 32,070      ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 2,276               ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,632 / 32,070      ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 895                 ;       ;
;         [b] ALMs used for LUT logic                         ; 846                 ;       ;
;         [c] ALMs used for registers                         ; 891                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 431 / 32,070        ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 75 / 32,070         ; < 1 % ;
;         [a] Due to location constrained logic               ; 2                   ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 42                  ;       ;
;         [c] Due to LAB input limits                         ; 31                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; Low                 ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 332 / 3,207         ; 10 %  ;
;     -- Logic LABs                                           ; 332                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 3,194               ;       ;
;     -- 7 input functions                                    ; 32                  ;       ;
;     -- 6 input functions                                    ; 559                 ;       ;
;     -- 5 input functions                                    ; 585                 ;       ;
;     -- 4 input functions                                    ; 548                 ;       ;
;     -- <=3 input functions                                  ; 1,470               ;       ;
; Combinational ALUT usage for route-throughs                 ; 982                 ;       ;
; Dedicated logic registers                                   ; 3,794               ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 3,572 / 64,140      ; 6 %   ;
;         -- Secondary logic registers                        ; 222 / 64,140        ; < 1 % ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 3,654               ;       ;
;         -- Routing optimization registers                   ; 140                 ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 47 / 457            ; 10 %  ;
;     -- Clock pins                                           ; 2 / 8               ; 25 %  ;
;     -- Dedicated input pins                                 ; 3 / 21              ; 14 %  ;
; I/O registers                                               ; 69                  ;       ;
;                                                             ;                     ;       ;
; Hard processor system peripheral utilization                ;                     ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )       ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )       ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )       ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )       ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )       ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )       ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )       ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )       ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )       ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )       ;       ;
;                                                             ;                     ;       ;
; Global signals                                              ; 6                   ;       ;
; M10K blocks                                                 ; 27 / 397            ; 7 %   ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 174,144 / 4,065,280 ; 4 %   ;
; Total block memory implementation bits                      ; 276,480 / 4,065,280 ; 7 %   ;
; Total DSP Blocks                                            ; 2 / 87              ; 2 %   ;
; Fractional PLLs                                             ; 1 / 6               ; 17 %  ;
; Global clocks                                               ; 6 / 16              ; 38 %  ;
; Quadrant clocks                                             ; 0 / 66              ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100             ; 0 %   ;
; JTAGs                                                       ; 1 / 1               ; 100 % ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4               ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2               ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2% / 2% / 1%        ;       ;
; Peak interconnect usage (total/H/V)                         ; 24% / 26% / 17%     ;       ;
; Maximum fan-out                                             ; 2683                ;       ;
; Highest non-global fan-out                                  ; 803                 ;       ;
; Total fan-out                                               ; 29035               ;       ;
; Average fan-out                                             ; 3.54                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                   ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1971 / 32070 ( 6 % )  ; 109 / 32070 ( < 1 % ) ; 376 / 32070 ( 1 % )            ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1971                  ; 109                   ; 376                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2053 / 32070 ( 6 % )  ; 115 / 32070 ( < 1 % ) ; 467 / 32070 ( 1 % )            ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 767                   ; 34                    ; 95                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 745                   ; 42                    ; 60                             ; 0                              ;
;         [c] ALMs used for registers                         ; 541                   ; 39                    ; 312                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                     ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 155 / 32070 ( < 1 % ) ; 6 / 32070 ( < 1 % )   ; 93 / 32070 ( < 1 % )           ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 73 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )     ; 2 / 32070 ( < 1 % )            ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                     ; 2                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 42                    ; 0                     ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 31                    ; 0                     ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                                             ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 252 / 3207 ( 8 % )    ; 21 / 3207 ( < 1 % )   ; 67 / 3207 ( 2 % )              ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 252                   ; 21                    ; 67                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 2792                  ; 121                   ; 281                            ; 0                              ;
;     -- 7 input functions                                    ; 30                    ; 2                     ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 469                   ; 28                    ; 62                             ; 0                              ;
;     -- 5 input functions                                    ; 489                   ; 28                    ; 68                             ; 0                              ;
;     -- 4 input functions                                    ; 511                   ; 16                    ; 21                             ; 0                              ;
;     -- <=3 input functions                                  ; 1293                  ; 47                    ; 130                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 473                   ; 69                    ; 440                            ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                       ;                                ;                                ;
;         -- Primary logic registers                          ; 2614 / 64140 ( 4 % )  ; 144 / 64140 ( < 1 % ) ; 814 / 64140 ( 1 % )            ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 159 / 64140 ( < 1 % ) ; 2 / 64140 ( < 1 % )   ; 61 / 64140 ( < 1 % )           ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                       ;                                ;                                ;
;         -- Design implementation registers                  ; 2644                  ; 144                   ; 866                            ; 0                              ;
;         -- Routing optimization registers                   ; 129                   ; 2                     ; 9                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
;                                                             ;                       ;                       ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                                    ; 44                    ; 0                     ; 0                              ; 3                              ;
; I/O registers                                               ; 69                    ; 0                     ; 0                              ; 0                              ;
; Total block memory bits                                     ; 86080                 ; 0                     ; 88064                          ; 0                              ;
; Total block memory implementation bits                      ; 184320                ; 0                     ; 92160                          ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 18 / 397 ( 4 % )      ; 0 / 397 ( 0 % )       ; 9 / 397 ( 2 % )                ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 2 / 87 ( 2 % )        ; 0 / 87 ( 0 % )        ; 0 / 87 ( 0 % )                 ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )       ; 1 / 116 ( < 1 % )              ; 4 / 116 ( 3 % )                ;
; Double data rate I/O input circuitry                        ; 16 / 400 ( 4 % )      ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )                ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 37 / 400 ( 9 % )      ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )                ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 425 ( 3 % )      ; 0 / 425 ( 0 % )       ; 0 / 425 ( 0 % )                ; 0 / 425 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )                 ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                       ;                                ;                                ;
; Connections                                                 ;                       ;                       ;                                ;                                ;
;     -- Input Connections                                    ; 3234                  ; 223                   ; 1226                           ; 1                              ;
;     -- Registered Input Connections                         ; 2985                  ; 154                   ; 947                            ; 0                              ;
;     -- Output Connections                                   ; 126                   ; 444                   ; 1                              ; 4113                           ;
;     -- Registered Output Connections                        ; 4                     ; 443                   ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Internal Connections                                        ;                       ;                       ;                                ;                                ;
;     -- Total Connections                                    ; 23392                 ; 1619                  ; 4812                           ; 4174                           ;
;     -- Registered Connections                               ; 11536                 ; 1219                  ; 2651                           ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; External Connections                                        ;                       ;                       ;                                ;                                ;
;     -- Top                                                  ; 32                    ; 215                   ; 86                             ; 3027                           ;
;     -- sld_hub:auto_hub                                     ; 215                   ; 22                    ; 242                            ; 188                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 86                    ; 242                   ; 0                              ; 899                            ;
;     -- hard_block:auto_generated_inst                       ; 3027                  ; 188                   ; 899                            ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Partition Interface                                         ;                       ;                       ;                                ;                                ;
;     -- Input Ports                                          ; 47                    ; 45                    ; 145                            ; 6                              ;
;     -- Output Ports                                         ; 54                    ; 61                    ; 98                             ; 14                             ;
;     -- Bidir Ports                                          ; 16                    ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Registered Ports                                            ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                     ; 50                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 50                    ; 87                             ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Port Connectivity                                           ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 20                    ; 44                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                     ; 2                              ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 1                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                     ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 31                    ; 87                             ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk      ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 601                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; key[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; key[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; key[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; key[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; rst_n    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 141                   ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; uart_rxd ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; sdram_addr[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_addr[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_ba[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_ba[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_cas_n    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_cke      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_clk      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_cs_n     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_dqm[0]   ; AB13  ; 3B       ; 20           ; 0            ; 17           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_dqm[1]   ; AK12  ; 3B       ; 36           ; 0            ; 34           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_ras_n    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_we_n     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; uart_txd       ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                                     ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------------------------------------------+---------------------+
; sdram_dq[0]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe               ; -                   ;
; sdram_dq[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_10 ; -                   ;
; sdram_dq[11] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_11 ; -                   ;
; sdram_dq[12] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_12 ; -                   ;
; sdram_dq[13] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_13 ; -                   ;
; sdram_dq[14] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_14 ; -                   ;
; sdram_dq[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_15 ; -                   ;
; sdram_dq[1]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_1  ; -                   ;
; sdram_dq[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_2  ; -                   ;
; sdram_dq[3]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_3  ; -                   ;
; sdram_dq[4]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_4  ; -                   ;
; sdram_dq[5]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_5  ; -                   ;
; sdram_dq[6]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_6  ; -                   ;
; sdram_dq[7]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_7  ; -                   ;
; sdram_dq[8]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_8  ; -                   ;
; sdram_dq[9]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_9  ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------------------------------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 44 / 48 ( 92 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 2 / 80 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                   ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ; 463        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A26      ; 382        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 90         ; 3B       ; sdram_we_n             ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B       ; key[0]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; key[1]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA17     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA22     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; altera_reserved_tdo    ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; rst_n                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; sdram_dqm[0]           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; sdram_addr[4]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 225        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB29     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; altera_reserved_tck    ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; sdram_addr[5]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC19     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC21     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC24     ;            ; 5A       ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC26     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD8      ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD10     ; 56         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; sdram_addr[6]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD18     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD22     ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD25     ; 213        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; sdram_ras_n            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B       ; sdram_addr[3]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE20     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE25     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ; 67         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; sdram_cas_n            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; sdram_ba[0]            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B       ; clk                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; sdram_addr[7]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF17     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF22     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF27     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG4      ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG9      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; sdram_dq[5]            ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B       ; sdram_cs_n             ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B       ; sdram_addr[10]         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B       ; sdram_addr[9]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; sdram_addr[2]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG18     ; 150        ; 4A       ; uart_txd               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG24     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG27     ; 212        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; sdram_dq[13]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B       ; sdram_dq[12]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B       ; sdram_dq[11]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B       ; sdram_dq[8]            ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; sdram_clk              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B       ; sdram_addr[11]         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B       ; sdram_addr[1]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B       ; sdram_addr[8]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH21     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH26     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH28     ; 214        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ5      ; 99         ; 3B       ; sdram_dq[15]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B       ; sdram_dq[14]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B       ; sdram_dq[1]            ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; sdram_dq[10]           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B       ; sdram_dq[9]            ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B       ; sdram_dq[7]            ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B       ; sdram_ba[1]            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; sdram_addr[12]         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B       ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ18     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ21     ; 156        ; 4A       ; uart_rxd               ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ23     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ28     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK5      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; sdram_dq[0]            ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B       ; sdram_dq[2]            ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B       ; sdram_dq[3]            ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B       ; sdram_dq[4]            ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; sdram_dq[6]            ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B       ; sdram_dqm[1]           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B       ; sdram_cke              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B       ; sdram_addr[0]          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK17     ;            ; 4A       ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK20     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK25     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B4       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 464        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 459        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B24      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B27      ; 381        ; 7A       ; ^HPS_TDI               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C11      ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C13      ; 462        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D11      ; 470        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D12      ; 496        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; 7C       ; VCCIO7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D23      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0              ;        ;              ;                     ; --           ;                 ; no       ; Off          ;
; D28      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E12      ; 494        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ;            ; 7D       ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E20      ;            ; 7B       ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E25      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E30      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ; 502        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 468        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 466        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F22      ;            ; 7A       ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G1       ;            ;          ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 520        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 518        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 484        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ; 7B       ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G27      ; 339        ; 6A       ; GND+                   ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G29      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H9       ;            ; --       ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H13      ; 498        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 482        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ;            ; 7D       ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H21      ;            ; 7A       ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H26      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ; 530        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J15      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ; --       ; VCCRSTCLK_HPS          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J28      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K9       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K13      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K18      ;            ; 7B       ; VCCPD7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K24      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K30      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L27      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M24      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M29      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N26      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P23      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P28      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R20      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R23      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R25      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R30      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T22      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; altera_reserved_tdi    ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U21      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U29      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                   ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; altera_reserved_tms    ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V18      ; 194        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; key[2]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W17      ; 152        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W20      ; 217        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W21      ; 221        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W22      ; 223        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W25      ; 244        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W28      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; key[3]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y19      ; 202        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y25      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y30      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                                ;                           ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                                ; Integer PLL               ;
;     -- PLL Location                                                                                                            ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                 ; none                      ;
;     -- PLL Bandwidth                                                                                                           ; Auto (Low)                ;
;         -- PLL Bandwidth Range                                                                                                 ; 2000000 to 1500000 Hz     ;
;     -- Reference Clock Frequency                                                                                               ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                              ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                                       ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                                      ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                                       ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                       ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                                              ; On                        ;
;     -- PLL Fractional Division                                                                                                 ; N/A                       ;
;     -- M Counter                                                                                                               ; 6                         ;
;     -- N Counter                                                                                                               ; 1                         ;
;     -- PLL Refclk Select                                                                                                       ;                           ;
;             -- PLL Refclk Select Location                                                                                      ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                              ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                              ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                                 ; N/A                       ;
;             -- CORECLKIN source                                                                                                ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                              ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                               ; N/A                       ;
;             -- RXIQCLKIN source                                                                                                ; N/A                       ;
;             -- CLKIN(0) source                                                                                                 ; clk~input                 ;
;             -- CLKIN(1) source                                                                                                 ; N/A                       ;
;             -- CLKIN(2) source                                                                                                 ; N/A                       ;
;             -- CLKIN(3) source                                                                                                 ; N/A                       ;
;     -- PLL Output Counter                                                                                                      ;                           ;
;         -- Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                          ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                                           ; PLLOUTPUTCOUNTER_X0_Y6_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                          ; On                        ;
;             -- Duty Cycle                                                                                                      ; 50.0000                   ;
;             -- Phase Shift                                                                                                     ; 0.000000 degrees          ;
;             -- C Counter                                                                                                       ; 3                         ;
;             -- C Counter PH Mux PRST                                                                                           ; 0                         ;
;             -- C Counter PRST                                                                                                  ; 1                         ;
;         -- Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                          ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                                           ; PLLOUTPUTCOUNTER_X0_Y8_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                          ; On                        ;
;             -- Duty Cycle                                                                                                      ; 50.0000                   ;
;             -- Phase Shift                                                                                                     ; 270.000000 degrees        ;
;             -- C Counter                                                                                                       ; 3                         ;
;             -- C Counter PH Mux PRST                                                                                           ; 2                         ;
;             -- C Counter PRST                                                                                                  ; 3                         ;
;                                                                                                                                ;                           ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                            ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |nios_top                                                                                                            ; 2276.0 (1.8)         ; 2632.0 (2.0)                     ; 430.0 (0.2)                                       ; 74.0 (0.0)                       ; 0.0 (0.0)            ; 3194 (4)            ; 3794 (0)                  ; 69 (69)       ; 174144            ; 27    ; 2          ; 47   ; 0            ; |nios_top                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |DDS_top:dds_top_module|                                                                                          ; 82.5 (0.0)           ; 86.5 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 165 (0)             ; 78 (0)                    ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|DDS_top:dds_top_module                                                                                                                                                                                                                                                                                                               ; work         ;
;       |DDS_signal:dds_signal_module|                                                                                 ; 60.1 (60.1)          ; 64.2 (64.2)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 124 (124)           ; 41 (41)                   ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|DDS_top:dds_top_module|DDS_signal:dds_signal_module                                                                                                                                                                                                                                                                                  ; work         ;
;          |rom:rom_module|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|DDS_top:dds_top_module|DDS_signal:dds_signal_module|rom:rom_module                                                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|DDS_top:dds_top_module|DDS_signal:dds_signal_module|rom:rom_module|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_bvf1:auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|DDS_top:dds_top_module|DDS_signal:dds_signal_module|rom:rom_module|altsyncram:altsyncram_component|altsyncram_bvf1:auto_generated                                                                                                                                                                                                    ; work         ;
;       |key_control:key_control_module|                                                                               ; 22.3 (22.3)          ; 22.3 (22.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|DDS_top:dds_top_module|key_control:key_control_module                                                                                                                                                                                                                                                                                ; work         ;
;    |Nios:Nios_module|                                                                                                ; 1715.5 (0.0)         ; 1953.0 (0.0)                     ; 309.4 (0.0)                                       ; 72.0 (0.0)                       ; 0.0 (0.0)            ; 2603 (0)            ; 2675 (0)                  ; 0 (0)         ; 65600             ; 16    ; 2          ; 0    ; 0            ; |nios_top|Nios:Nios_module                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |cpu:u0|                                                                                                       ; 1715.5 (0.0)         ; 1953.0 (0.0)                     ; 309.4 (0.0)                                       ; 72.0 (0.0)                       ; 0.0 (0.0)            ; 2603 (0)            ; 2675 (0)                  ; 0 (0)         ; 65600             ; 16    ; 2          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0                                                                                                                                                                                                                                                                                                              ; cpu          ;
;          |altera_reset_controller:rst_controller|                                                                    ; 4.6 (2.2)            ; 7.6 (4.7)                        ; 3.0 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                       ; cpu          ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                         ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                        ; cpu          ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                             ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                            ; cpu          ;
;          |cpu_cpu:cpu|                                                                                               ; 1093.1 (947.5)       ; 1262.9 (1101.8)                  ; 222.8 (204.7)                                     ; 53.0 (50.3)                      ; 0.0 (0.0)            ; 1524 (1342)         ; 1759 (1485)               ; 0 (0)         ; 64448             ; 13    ; 2          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu                                                                                                                                                                                                                                                                                                  ; cpu          ;
;             |cpu_cpu_bht_module:cpu_cpu_bht|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_bht_module:cpu_cpu_bht                                                                                                                                                                                                                                                                   ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_bht_module:cpu_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                         ; work         ;
;                   |altsyncram_2dm1:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_bht_module:cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_2dm1:auto_generated                                                                                                                                                                                                          ; work         ;
;             |cpu_cpu_dc_data_module:cpu_cpu_dc_data|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data                                                                                                                                                                                                                                                           ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; work         ;
;                   |altsyncram_40j1:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated                                                                                                                                                                                                  ; work         ;
;             |cpu_cpu_dc_tag_module:cpu_cpu_dc_tag|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1216              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_tag_module:cpu_cpu_dc_tag                                                                                                                                                                                                                                                             ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1216              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_tag_module:cpu_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_22m1:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1216              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_tag_module:cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_22m1:auto_generated                                                                                                                                                                                                    ; work         ;
;             |cpu_cpu_dc_victim_module:cpu_cpu_dc_victim|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_victim_module:cpu_cpu_dc_victim                                                                                                                                                                                                                                                       ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_victim_module:cpu_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                             ; work         ;
;                   |altsyncram_baj1:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_victim_module:cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated                                                                                                                                                                                              ; work         ;
;             |cpu_cpu_ic_data_module:cpu_cpu_ic_data|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data                                                                                                                                                                                                                                                           ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; work         ;
;                   |altsyncram_spj1:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                  ; work         ;
;             |cpu_cpu_ic_tag_module:cpu_cpu_ic_tag|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_tag_module:cpu_cpu_ic_tag                                                                                                                                                                                                                                                             ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_tag_module:cpu_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_dpm1:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_tag_module:cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dpm1:auto_generated                                                                                                                                                                                                    ; work         ;
;             |cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|                                                                ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell                                                                                                                                                                                                                                                          ; cpu          ;
;                |altera_mult_add:the_altmult_add_part_1|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                   ; work         ;
;                   |altera_mult_add_ujt2:auto_generated|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated                                                                                                                                                                               ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                      ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                             ; work         ;
;                |altera_mult_add:the_altmult_add_part_2|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                   ; work         ;
;                   |altera_mult_add_0kt2:auto_generated|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated                                                                                                                                                                               ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                      ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_mult_cell:the_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                             ; work         ;
;             |cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|                                                                ; 141.6 (28.7)         ; 157.1 (30.9)                     ; 18.2 (2.9)                                        ; 2.7 (0.7)                        ; 0.0 (0.0)            ; 166 (5)             ; 274 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci                                                                                                                                                                                                                                                          ; cpu          ;
;                |cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|                             ; 44.0 (0.0)           ; 53.6 (0.0)                       ; 9.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper                                                                                                                                                                                  ; cpu          ;
;                   |cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|                            ; 15.5 (14.5)          ; 20.1 (18.8)                      ; 4.6 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk                                                                                                            ; cpu          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                          ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                       ; work         ;
;                   |cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|                                  ; 27.2 (26.7)          ; 32.2 (30.9)                      ; 4.9 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck                                                                                                                  ; cpu          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                          ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                             ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                          ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                             ; work         ;
;                   |sld_virtual_jtag_basic:cpu_cpu_jtag_debug_module_phy|                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_cpu_jtag_debug_module_phy                                                                                                                             ; work         ;
;                |cpu_cpu_nios2_avalon_reg:the_cpu_cpu_nios2_avalon_reg|                                               ; 5.3 (5.3)            ; 5.4 (5.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_avalon_reg:the_cpu_cpu_nios2_avalon_reg                                                                                                                                                                                                    ; cpu          ;
;                |cpu_cpu_nios2_oci_break:the_cpu_cpu_nios2_oci_break|                                                 ; 11.7 (11.7)          ; 12.7 (12.7)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_oci_break:the_cpu_cpu_nios2_oci_break                                                                                                                                                                                                      ; cpu          ;
;                |cpu_cpu_nios2_oci_debug:the_cpu_cpu_nios2_oci_debug|                                                 ; 4.0 (3.8)            ; 4.4 (3.8)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_oci_debug:the_cpu_cpu_nios2_oci_debug                                                                                                                                                                                                      ; cpu          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                              ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_oci_debug:the_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                  ; work         ;
;                |cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|                                                       ; 47.9 (47.9)          ; 50.1 (50.1)                      ; 4.2 (4.2)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 51 (51)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem                                                                                                                                                                                                            ; cpu          ;
;                   |cpu_cpu_ociram_sp_ram_module:cpu_cpu_ociram_sp_ram|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|cpu_cpu_ociram_sp_ram_module:cpu_cpu_ociram_sp_ram                                                                                                                                                         ; cpu          ;
;                      |altsyncram:the_altsyncram|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|cpu_cpu_ociram_sp_ram_module:cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                               ; work         ;
;                         |altsyncram_c5e1:auto_generated|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|cpu_cpu_ociram_sp_ram_module:cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_c5e1:auto_generated                                                                                                ; work         ;
;             |cpu_cpu_register_bank_a_module:cpu_cpu_register_bank_a|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_register_bank_a_module:cpu_cpu_register_bank_a                                                                                                                                                                                                                                           ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_register_bank_a_module:cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; work         ;
;                   |altsyncram_2rl1:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_register_bank_a_module:cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_2rl1:auto_generated                                                                                                                                                                                  ; work         ;
;             |cpu_cpu_register_bank_b_module:cpu_cpu_register_bank_b|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_register_bank_b_module:cpu_cpu_register_bank_b                                                                                                                                                                                                                                           ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_register_bank_b_module:cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; work         ;
;                   |altsyncram_3rl1:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_register_bank_b_module:cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_3rl1:auto_generated                                                                                                                                                                                  ; work         ;
;          |cpu_dds_data:dds_data|                                                                                     ; 4.4 (4.4)            ; 5.8 (5.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_dds_data:dds_data                                                                                                                                                                                                                                                                                        ; cpu          ;
;          |cpu_jtag_uart_0:jtag_uart_0|                                                                               ; 63.0 (15.7)          ; 74.6 (18.0)                      ; 11.6 (2.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 116 (33)            ; 108 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                  ; cpu          ;
;             |alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|                                                    ; 24.7 (24.7)          ; 32.1 (32.1)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                              ; work         ;
;             |cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|                                                  ; 10.9 (0.0)           ; 12.6 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r                                                                                                                                                                                                                            ; cpu          ;
;                |scfifo:rfifo|                                                                                        ; 10.9 (0.0)           ; 12.6 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                               ; work         ;
;                   |scfifo_3291:auto_generated|                                                                       ; 10.9 (0.0)           ; 12.6 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                    ; work         ;
;                      |a_dpfifo_a891:dpfifo|                                                                          ; 10.9 (0.0)           ; 12.6 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                               ; work         ;
;                         |a_fefifo_7cf:fifo_state|                                                                    ; 5.7 (3.1)            ; 6.6 (3.6)                        ; 0.9 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                       ; work         ;
;                            |cntr_vg7:count_usedw|                                                                    ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                  ; work         ;
;                         |cntr_jgb:rd_ptr_count|                                                                      ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                         ; work         ;
;                         |cntr_jgb:wr_ptr|                                                                            ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                               ; work         ;
;                         |dpram_7s81:FIFOram|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                            ; work         ;
;                            |altsyncram_b8s1:altsyncram1|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                ; work         ;
;             |cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|                                                  ; 11.7 (0.0)           ; 11.9 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w                                                                                                                                                                                                                            ; cpu          ;
;                |scfifo:wfifo|                                                                                        ; 11.7 (0.0)           ; 11.9 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                               ; work         ;
;                   |scfifo_3291:auto_generated|                                                                       ; 11.7 (0.0)           ; 11.9 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                    ; work         ;
;                      |a_dpfifo_a891:dpfifo|                                                                          ; 11.7 (0.0)           ; 11.9 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                               ; work         ;
;                         |a_fefifo_7cf:fifo_state|                                                                    ; 5.7 (2.7)            ; 5.9 (2.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                       ; work         ;
;                            |cntr_vg7:count_usedw|                                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                  ; work         ;
;                         |cntr_jgb:rd_ptr_count|                                                                      ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                         ; work         ;
;                         |cntr_jgb:wr_ptr|                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                               ; work         ;
;                         |dpram_7s81:FIFOram|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                            ; work         ;
;                            |altsyncram_b8s1:altsyncram1|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                ; work         ;
;          |cpu_mm_interconnect_0:mm_interconnect_0|                                                                   ; 271.2 (0.0)          ; 284.8 (0.0)                      ; 29.8 (0.0)                                        ; 16.2 (0.0)                       ; 0.0 (0.0)            ; 494 (0)             ; 328 (0)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                      ; cpu          ;
;             |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 3.7 (3.7)            ; 4.6 (4.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                       ; cpu          ;
;             |altera_avalon_sc_fifo:dds_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dds_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ; cpu          ;
;             |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 4.0 (4.0)            ; 4.9 (4.9)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                               ; cpu          ;
;             |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                    ; 7.5 (7.5)            ; 8.8 (8.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                  ; cpu          ;
;                |altsyncram:mem_rtl_0|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                             ; work         ;
;                   |altsyncram_40n1:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                                                                                                              ; work         ;
;             |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 45.0 (45.0)          ; 35.8 (35.8)                      ; 2.3 (2.3)                                         ; 11.5 (11.5)                      ; 0.0 (0.0)            ; 30 (30)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ; cpu          ;
;             |altera_avalon_sc_fifo:sysid0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 4.2 (4.2)            ; 3.3 (3.3)                        ; 0.4 (0.4)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                        ; cpu          ;
;             |altera_avalon_sc_fifo:timer_10ms_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 2.8 (2.8)            ; 3.3 (3.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_10ms_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                               ; cpu          ;
;             |altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                       ; 2.7 (2.7)            ; 3.3 (3.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ; cpu          ;
;             |altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                  ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                ; cpu          ;
;             |altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent|           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                         ; cpu          ;
;             |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                            ; cpu          ;
;             |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                           ; 8.3 (4.7)            ; 8.9 (5.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (11)             ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                         ; cpu          ;
;                |altera_merlin_burst_uncompressor:uncompressor|                                                       ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                           ; cpu          ;
;             |altera_merlin_slave_agent:sysid0_control_slave_translator_avalon_universal_slave_0_agent|               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                             ; cpu          ;
;             |altera_merlin_slave_agent:timer_10ms_s1_translator_avalon_universal_slave_0_agent|                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_10ms_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                    ; cpu          ;
;             |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                        ; 6.9 (6.9)            ; 12.1 (12.1)                      ; 5.3 (5.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                      ; cpu          ;
;             |altera_merlin_slave_translator:dds_data_s1_translator|                                                  ; 5.8 (5.8)            ; 7.0 (7.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dds_data_s1_translator                                                                                                                                                                                                                ; cpu          ;
;             |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                ; 6.8 (6.8)            ; 7.9 (7.9)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                              ; cpu          ;
;             |altera_merlin_slave_translator:sysid0_control_slave_translator|                                         ; 3.7 (3.7)            ; 4.2 (4.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid0_control_slave_translator                                                                                                                                                                                                       ; cpu          ;
;             |altera_merlin_slave_translator:timer_10ms_s1_translator|                                                ; 9.4 (9.4)            ; 8.7 (8.7)                        ; 1.9 (1.9)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 6 (6)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_10ms_s1_translator                                                                                                                                                                                                              ; cpu          ;
;             |altera_merlin_slave_translator:uart_s1_translator|                                                      ; 6.1 (6.1)            ; 7.0 (7.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                                    ; cpu          ;
;             |altera_merlin_traffic_limiter:limiter|                                                                  ; 5.7 (5.7)            ; 6.0 (6.0)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                ; cpu          ;
;             |altera_merlin_traffic_limiter:limiter_001|                                                              ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                            ; cpu          ;
;             |altera_merlin_width_adapter:width_adapter|                                                              ; 8.9 (8.9)            ; 9.1 (9.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                            ; cpu          ;
;             |altera_merlin_width_adapter:width_adapter_001|                                                          ; 23.9 (23.9)          ; 26.1 (26.1)                      ; 2.3 (2.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 46 (46)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                        ; cpu          ;
;             |cpu_mm_interconnect_0_addr_router:addr_router|                                                          ; 2.4 (2.4)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router:addr_router                                                                                                                                                                                                                        ; cpu          ;
;             |cpu_mm_interconnect_0_addr_router_001:addr_router_001|                                                  ; 11.2 (11.2)          ; 12.2 (12.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001                                                                                                                                                                                                                ; cpu          ;
;             |cpu_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|                                                    ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                  ; cpu          ;
;             |cpu_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|                                            ; 7.8 (7.8)            ; 8.1 (8.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                          ; cpu          ;
;             |cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|                                                        ; 16.7 (14.7)          ; 18.5 (15.8)                      ; 1.8 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                      ; cpu          ;
;                |altera_merlin_arbitrator:arb|                                                                        ; 2.0 (2.0)            ; 2.7 (2.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                         ; cpu          ;
;             |cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|                                                    ; 16.0 (13.7)          ; 18.8 (15.9)                      ; 2.8 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 53 (48)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                  ; cpu          ;
;                |altera_merlin_arbitrator:arb|                                                                        ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                     ; cpu          ;
;             |cpu_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|                                                    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                  ; cpu          ;
;             |cpu_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                              ; cpu          ;
;             |cpu_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|                                                        ; 12.4 (12.4)          ; 13.1 (13.1)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                      ; cpu          ;
;             |cpu_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                ; 26.0 (26.0)          ; 27.3 (27.3)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 65 (65)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                              ; cpu          ;
;          |cpu_sdram:sdram|                                                                                           ; 137.1 (96.5)         ; 160.6 (112.4)                    ; 25.9 (17.4)                                       ; 2.5 (1.6)                        ; 0.0 (0.0)            ; 227 (174)           ; 221 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_sdram:sdram                                                                                                                                                                                                                                                                                              ; cpu          ;
;             |cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|                                          ; 40.6 (40.6)          ; 48.2 (48.2)                      ; 8.5 (8.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 53 (53)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module                                                                                                                                                                                                                                ; cpu          ;
;          |cpu_timer_10ms:timer_10ms|                                                                                 ; 72.1 (72.1)          ; 77.1 (77.1)                      ; 5.3 (5.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 110 (110)           ; 125 (125)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms                                                                                                                                                                                                                                                                                    ; cpu          ;
;          |cpu_uart:uart|                                                                                             ; 70.1 (0.0)           ; 79.7 (0.0)                       ; 9.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (0)             ; 108 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_uart:uart                                                                                                                                                                                                                                                                                                ; cpu          ;
;             |cpu_uart_regs:the_cpu_uart_regs|                                                                        ; 19.1 (19.1)          ; 24.5 (24.5)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs                                                                                                                                                                                                                                                                ; cpu          ;
;             |cpu_uart_rx:the_cpu_uart_rx|                                                                            ; 29.5 (28.5)          ; 33.2 (32.2)                      ; 3.8 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 43 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx                                                                                                                                                                                                                                                                    ; cpu          ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                 ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                ; work         ;
;             |cpu_uart_tx:the_cpu_uart_tx|                                                                            ; 21.5 (21.5)          ; 21.9 (21.9)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx                                                                                                                                                                                                                                                                    ; cpu          ;
;       |pll_100M:U1|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|pll_100M:U1                                                                                                                                                                                                                                                                                                         ; pll_100M     ;
;          |pll_100M_0002:pll_100m_inst|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst                                                                                                                                                                                                                                                                             ; pll_100M     ;
;             |altera_pll:altera_pll_i|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                     ; work         ;
;    |fifo:fifo_module|                                                                                                ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|fifo:fifo_module                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |scfifo:scfifo_component|                                                                                      ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|fifo:fifo_module|scfifo:scfifo_component                                                                                                                                                                                                                                                                                             ; work         ;
;          |scfifo_3791:auto_generated|                                                                                ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|fifo:fifo_module|scfifo:scfifo_component|scfifo_3791:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;             |a_dpfifo_ad91:dpfifo|                                                                                   ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|fifo:fifo_module|scfifo:scfifo_component|scfifo_3791:auto_generated|a_dpfifo_ad91:dpfifo                                                                                                                                                                                                                                             ; work         ;
;                |cntr_uhb:rd_ptr_count|                                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|fifo:fifo_module|scfifo:scfifo_component|scfifo_3791:auto_generated|a_dpfifo_ad91:dpfifo|cntr_uhb:rd_ptr_count                                                                                                                                                                                                                       ; work         ;
;                |cntr_uhb:wr_ptr|                                                                                     ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|fifo:fifo_module|scfifo:scfifo_component|scfifo_3791:auto_generated|a_dpfifo_ad91:dpfifo|cntr_uhb:wr_ptr                                                                                                                                                                                                                             ; work         ;
;                |dpram_o871:FIFOram|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|fifo:fifo_module|scfifo:scfifo_component|scfifo_3791:auto_generated|a_dpfifo_ad91:dpfifo|dpram_o871:FIFOram                                                                                                                                                                                                                          ; work         ;
;                   |altsyncram_gcq1:altsyncram1|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |nios_top|fifo:fifo_module|scfifo:scfifo_component|scfifo_3791:auto_generated|a_dpfifo_ad91:dpfifo|dpram_o871:FIFOram|altsyncram_gcq1:altsyncram1                                                                                                                                                                                              ; work         ;
;    |sld_hub:auto_hub|                                                                                                ; 106.2 (0.5)          ; 114.0 (0.5)                      ; 7.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (1)             ; 146 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                 ; 105.7 (86.7)         ; 113.5 (91.8)                     ; 7.8 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (84)            ; 146 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                        ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                   ; 10.5 (10.5)          ; 11.8 (11.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                 ; 8.5 (8.5)            ; 9.9 (9.9)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                              ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                                  ; 359.9 (21.1)         ; 466.5 (38.4)                     ; 108.6 (17.4)                                      ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 281 (1)             ; 875 (86)                  ; 0 (0)         ; 88064             ; 9     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                        ; 338.9 (0.0)          ; 428.1 (0.0)                      ; 91.2 (0.0)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 280 (0)             ; 789 (0)                   ; 0 (0)         ; 88064             ; 9     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                    ; 338.9 (96.5)         ; 428.1 (134.3)                    ; 91.2 (37.7)                                       ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 280 (68)            ; 789 (254)                 ; 0 (0)         ; 88064             ; 9     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                         ; 24.8 (23.9)          ; 33.2 (32.3)                      ; 8.4 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                                 ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_vnf:auto_generated|                                                                        ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                             ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 88064             ; 9     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_k784:auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 88064             ; 9     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                         ; 2.1 (2.1)            ; 3.0 (3.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                                           ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                ; 7.0 (7.0)            ; 9.0 (9.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                  ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                             ; 51.0 (51.0)          ; 52.4 (52.4)                      ; 2.4 (2.4)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                                            ; 75.9 (0.5)           ; 112.9 (0.5)                      ; 37.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (1)              ; 234 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                             ; 1.2 (1.2)            ; 1.8 (1.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|              ; 64.9 (0.0)           ; 101.0 (0.0)                      ; 36.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 218 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                       ; 33.3 (33.3)          ; 55.8 (55.8)                      ; 22.5 (22.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                   ; 31.6 (0.0)           ; 45.2 (0.0)                       ; 13.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                         ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                        ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                        ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                        ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                         ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                        ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                        ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                        ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                        ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                        ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                        ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                         ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                        ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                        ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                        ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                        ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                         ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                        ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                        ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                         ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                         ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                         ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                         ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                         ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                       ; 9.3 (6.8)            ; 9.5 (6.8)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                          ; 2.5 (2.5)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                       ; 63.7 (5.3)           ; 65.3 (5.3)                       ; 2.7 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 42 (11)             ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                           ; 3.6 (0.0)            ; 4.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_39i:auto_generated|                                                                          ; 3.6 (3.6)            ; 4.0 (4.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_39i:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                    ; 6.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_22j:auto_generated|                                                                          ; 6.5 (6.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                          ; 3.0 (0.0)            ; 3.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_19i:auto_generated|                                                                          ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                             ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_kri:auto_generated|                                                                          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                    ; 10.7 (10.7)          ; 11.5 (11.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                     ; 21.5 (21.5)          ; 22.0 (22.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                  ; 11.4 (11.4)          ; 12.0 (12.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                  ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |nios_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
+----------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+----------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; key[1]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key[2]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key[3]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; uart_txd       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_addr[0]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[1]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[2]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[3]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[4]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[5]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[6]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[7]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[8]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[9]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[10] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[11] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[12] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_ba[0]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_ba[1]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_cas_n    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_cke      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_cs_n     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_dqm[0]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_dqm[1]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_ras_n    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_we_n     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_clk      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[0]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[1]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[2]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[3]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[4]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[5]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[6]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[7]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[8]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[9]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[10]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[11]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[12]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[13]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[14]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[15]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; clk            ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst_n          ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key[0]         ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; uart_rxd       ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; key[1]                                                                                                                                     ;                   ;         ;
; key[2]                                                                                                                                     ;                   ;         ;
; key[3]                                                                                                                                     ;                   ;         ;
; sdram_dq[0]                                                                                                                                ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[0]                                                                                  ; 0                 ; 0       ;
; sdram_dq[1]                                                                                                                                ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[1]                                                                                  ; 0                 ; 0       ;
; sdram_dq[2]                                                                                                                                ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[2]                                                                                  ; 0                 ; 0       ;
; sdram_dq[3]                                                                                                                                ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[3]                                                                                  ; 0                 ; 0       ;
; sdram_dq[4]                                                                                                                                ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[4]                                                                                  ; 0                 ; 0       ;
; sdram_dq[5]                                                                                                                                ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[5]                                                                                  ; 0                 ; 0       ;
; sdram_dq[6]                                                                                                                                ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[6]                                                                                  ; 0                 ; 0       ;
; sdram_dq[7]                                                                                                                                ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[7]                                                                                  ; 0                 ; 0       ;
; sdram_dq[8]                                                                                                                                ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[8]                                                                                  ; 0                 ; 0       ;
; sdram_dq[9]                                                                                                                                ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[9]                                                                                  ; 0                 ; 0       ;
; sdram_dq[10]                                                                                                                               ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[10]                                                                                 ; 0                 ; 0       ;
; sdram_dq[11]                                                                                                                               ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[11]                                                                                 ; 0                 ; 0       ;
; sdram_dq[12]                                                                                                                               ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[12]                                                                                 ; 0                 ; 0       ;
; sdram_dq[13]                                                                                                                               ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[13]                                                                                 ; 0                 ; 0       ;
; sdram_dq[14]                                                                                                                               ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[14]                                                                                 ; 0                 ; 0       ;
; sdram_dq[15]                                                                                                                               ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_sdram:sdram|za_data[15]                                                                                 ; 0                 ; 0       ;
; clk                                                                                                                                        ;                   ;         ;
; rst_n                                                                                                                                      ;                   ;         ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Rom_addr[0]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Rom_addr[1]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Rom_addr[2]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Rom_addr[3]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Rom_addr[4]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Rom_addr[5]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Rom_addr[6]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Rom_addr[7]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Rom_addr[8]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Rom_addr[9]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[22]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[22]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[22]~2                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[23]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[23]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[23]~6                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[24]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[24]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[24]~10                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[25]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[25]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[25]~14                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[26]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[26]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[26]~18                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[27]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[27]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[27]~22                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[28]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[28]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[28]~26                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[29]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[29]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[29]~30                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[30]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[30]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[30]~34                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[31]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[31]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[31]~38                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|key1[0]                                                                       ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|key2[0]                                                                       ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[21]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[21]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[21]~42                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[20]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[20]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[20]~46                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[19]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[19]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[19]~50                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[18]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[18]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[18]~54                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[17]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[17]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[17]~58                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[16]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[16]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[16]~62                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[15]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[15]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[15]~66                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[14]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[14]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[14]~70                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[13]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[13]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[13]~74                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[12]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[12]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[12]~78                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[11]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[11]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[11]~82                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[10]~_emulated                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[10]                                                                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[10]~86                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[9]~_emulated                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[9]                                                                      ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[9]~90                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[8]~_emulated                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[8]                                                                      ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[8]~94                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[7]~_emulated                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[7]                                                                      ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[7]~98                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[6]~_emulated                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[6]                                                                      ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[6]~102                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[5]~_emulated                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[5]                                                                      ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[5]~106                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[4]~_emulated                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[4]                                                                      ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[4]~110                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[3]~_emulated                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[3]                                                                      ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[3]~114                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[2]~_emulated                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[2]                                                                      ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[2]~118                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[1]                                                                      ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[1]~_emulated                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[1]~122                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[22]~1                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[23]~5                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[24]~9                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[25]~13                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[26]~17                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[27]~21                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[28]~25                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[29]~29                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[30]~33                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[31]~37                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[21]~41                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[20]~45                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[19]~49                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[18]~53                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[17]~57                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[16]~61                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[15]~65                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[14]~69                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[13]~73                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[12]~77                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[11]~81                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[10]~85                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[9]~89                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[8]~93                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[7]~97                                                                   ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[6]~101                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[5]~105                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[4]~109                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[3]~113                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[2]~117                                                                  ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|DDS_signal:dds_signal_module|Fre_acc[1]~121                                                                  ; 0                 ; 0       ;
;      - Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                     ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[23]~DUPLICATE                                                           ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[9]~DUPLICATE                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[3]~DUPLICATE                                                            ; 0                 ; 0       ;
;      - DDS_top:dds_top_module|key_control:key_control_module|fword[1]~DUPLICATE                                                            ; 0                 ; 0       ;
; key[0]                                                                                                                                     ;                   ;         ;
;      - DDS_top:dds_top_module|key_control:key_control_module|key1[0]~feeder                                                                ; 1                 ; 0       ;
; uart_rxd                                                                                                                                   ;                   ;         ;
;      - Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 1                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                       ; Location                  ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; DDS_top:dds_top_module|key_control:key_control_module|key_state                                                                                                                                                                                                                            ; MLABCELL_X21_Y5_N33       ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                 ; FF_X33_Y12_N46            ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                  ; FF_X31_Y12_N17            ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                  ; FF_X31_Y12_N17            ; 2287    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                  ; LABCELL_X43_Y18_N0        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                  ; LABCELL_X46_Y19_N45       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                  ; LABCELL_X43_Y21_N51       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_rd_en                                                                                                                                                                                                                                          ; LABCELL_X37_Y18_N0        ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wr_data_cnt[1]~0                                                                                                                                                                                                                                  ; LABCELL_X37_Y18_N6        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                         ; FF_X46_Y18_N2             ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                             ; FF_X48_Y18_N35            ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                    ; FF_X45_Y18_N19            ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                   ; MLABCELL_X52_Y19_N15      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                  ; FF_X48_Y22_N41            ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                            ; FF_X48_Y22_N53            ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_stall                                                                                                                                                                                                                                            ; FF_X61_Y23_N26            ; 71      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_stall_d3                                                                                                                                                                                                                                         ; FF_X55_Y24_N47            ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                ; LABCELL_X46_Y19_N54       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_stall                                                                                                                                                                                                                                                ; LABCELL_X48_Y18_N15       ; 803     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                    ; FF_X55_Y18_N11            ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                    ; MLABCELL_X59_Y16_N12      ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                 ; FF_X55_Y19_N35            ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ic_fill_starting~0                                                                                                                                                                                                                                   ; MLABCELL_X59_Y16_N18      ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                        ; LABCELL_X57_Y18_N9        ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                 ; FF_X57_Y19_N20            ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_hbreak_req                                                                                                                                                                                                                                           ; LABCELL_X60_Y19_N0        ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                ; FF_X52_Y22_N56            ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                ; FF_X43_Y20_N35            ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_rot_rn[2]~1                                                                                                                                                                                                                                          ; LABCELL_X62_Y20_N0        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[17]~1                                                                                                                                                                                                                                           ; LABCELL_X51_Y21_N21       ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[1]~0                                                                                                                                                                                                                                            ; MLABCELL_X59_Y20_N45      ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|Equal0~0                                                                                                                                                                                                                                               ; LABCELL_X43_Y20_N48       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|Equal299~0                                                                                                                                                                                                                                             ; LABCELL_X56_Y18_N12       ; 34      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw~0                                                                                                                                                                                                                                                 ; LABCELL_X60_Y19_N9        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_stall                                                                                                                                                                                                                                                ; LABCELL_X57_Y18_N54       ; 199     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                 ; LABCELL_X55_Y19_N0        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                           ; LABCELL_X56_Y19_N21       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_ctrl_mem                                                                                                                                                                                                                                             ; FF_X48_Y19_N23            ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                      ; FF_X52_Y22_N44            ; 39      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                           ; FF_X60_Y19_N32            ; 45      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_pipe_flush_waddr[10]~1                                                                                                                                                                                                                               ; LABCELL_X62_Y19_N57       ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|always126~0                                                                                                                                                                                                                                            ; MLABCELL_X47_Y18_N36      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|address[8]                                                                                                                                                                                                     ; FF_X36_Y16_N53            ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|jxuir                                                            ; FF_X22_Y12_N40            ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                             ; MLABCELL_X34_Y16_N36      ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                           ; MLABCELL_X34_Y16_N51      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                             ; MLABCELL_X34_Y16_N18      ; 35      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                ; FF_X34_Y16_N32            ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[27]~20                                                              ; LABCELL_X31_Y15_N3        ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[34]~18                                                              ; LABCELL_X31_Y15_N12       ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[37]~14                                                              ; LABCELL_X31_Y15_N30       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[5]~8                                                                ; LABCELL_X31_Y15_N36       ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[5]~9                                                                ; LABCELL_X29_Y13_N27       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_cpu_jtag_debug_module_phy|virtual_state_uir                                                                 ; MLABCELL_X21_Y12_N39      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_avalon_reg:the_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                          ; LABCELL_X42_Y15_N27       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_oci_break:the_cpu_cpu_nios2_oci_break|break_readreg[30]~0                                                                                                                                        ; MLABCELL_X34_Y16_N57      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_oci_break:the_cpu_cpu_nios2_oci_break|break_readreg[30]~1                                                                                                                                        ; MLABCELL_X28_Y15_N6       ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonDReg[0]~1                                                                                                                                                     ; MLABCELL_X34_Y16_N3       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonDReg[19]~0                                                                                                                                                    ; LABCELL_X27_Y15_N6        ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonDReg[26]~7                                                                                                                                                    ; MLABCELL_X34_Y16_N21      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                                                   ; LABCELL_X42_Y15_N42       ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_offset_field[0]~1                                                                                                                                                                                                                            ; LABCELL_X46_Y18_N24       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[2]~0                                                                                                                                                                                                                                       ; MLABCELL_X39_Y18_N33      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|dc_data_wr_port_en                                                                                                                                                                                                                                     ; LABCELL_X46_Y20_N33       ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|dc_tag_wr_port_en                                                                                                                                                                                                                                      ; LABCELL_X50_Y20_N15       ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                     ; FF_X43_Y16_N31            ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                 ; LABCELL_X53_Y16_N39       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                 ; LABCELL_X57_Y16_N15       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                  ; LABCELL_X57_Y16_N39       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                              ; MLABCELL_X52_Y17_N42      ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                            ; LABCELL_X50_Y18_N57       ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                            ; LABCELL_X45_Y13_N30       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                      ; LABCELL_X29_Y13_N21       ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                    ; LABCELL_X29_Y13_N51       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                            ; LABCELL_X29_Y13_N3        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                         ; MLABCELL_X47_Y13_N21      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                         ; LABCELL_X45_Y13_N48       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                              ; LABCELL_X42_Y13_N48       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                ; FF_X45_Y13_N53            ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                               ; MLABCELL_X39_Y13_N15      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                ; LABCELL_X45_Y13_N33       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                 ; FF_X42_Y13_N17            ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                               ; MLABCELL_X47_Y13_N54      ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                               ; LABCELL_X43_Y13_N48       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dds_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                         ; LABCELL_X36_Y16_N12       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                       ; LABCELL_X43_Y17_N39       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready                                                                                                                     ; LABCELL_X42_Y12_N39       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                  ; LABCELL_X40_Y12_N54       ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                ; LABCELL_X43_Y12_N9        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                ; LABCELL_X43_Y12_N39       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                ; LABCELL_X43_Y11_N9        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                ; LABCELL_X43_Y11_N3        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                ; LABCELL_X43_Y11_N33       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                ; LABCELL_X42_Y11_N42       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                ; LABCELL_X42_Y11_N54       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                              ; FF_X43_Y11_N2             ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~4                                                                                                                            ; LABCELL_X43_Y11_N54       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                              ; FF_X43_Y11_N29            ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                              ; FF_X43_Y11_N26            ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                              ; FF_X43_Y11_N20            ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                              ; FF_X43_Y11_N23            ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                              ; FF_X43_Y11_N59            ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                ; LABCELL_X43_Y16_N21       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_10ms_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                       ; LABCELL_X43_Y17_N21       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                             ; MLABCELL_X47_Y17_N9       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                        ; LABCELL_X43_Y12_N6        ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                      ; LABCELL_X43_Y12_N30       ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[3]~0                                                                                                                                                      ; LABCELL_X37_Y14_N57       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~0                                                                                                                                                                   ; LABCELL_X37_Y14_N3        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~0                                                                                                                                                          ; LABCELL_X53_Y16_N36       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                       ; LABCELL_X53_Y16_N54       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|byteen_reg[1]~0                                                                                                                                                              ; LABCELL_X33_Y16_N45       ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                      ; FF_X37_Y16_N41            ; 69      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|always10~0                                                                                                                                                                       ; LABCELL_X43_Y16_N33       ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                     ; LABCELL_X40_Y16_N30       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                         ; LABCELL_X40_Y16_N27       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                         ; LABCELL_X40_Y13_N3        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                             ; LABCELL_X40_Y13_N57       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                         ; MLABCELL_X34_Y13_N57      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                       ; LABCELL_X33_Y12_N54       ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|entry_0[43]~0                                                                                                                                                                        ; LABCELL_X36_Y13_N9        ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|entry_1[43]~0                                                                                                                                                                        ; LABCELL_X36_Y13_N6        ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[3]~2                                                                                                                                                                                                                                        ; LABCELL_X33_Y12_N24       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                  ; FF_X36_Y12_N14            ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                  ; FF_X35_Y12_N28            ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe                                                                                                                                                                                                                                                 ; DDIOOECELL_X24_Y0_N56     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                    ; DDIOOECELL_X26_Y0_N96     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                   ; DDIOOECELL_X30_Y0_N39     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                   ; DDIOOECELL_X18_Y0_N96     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                   ; DDIOOECELL_X32_Y0_N56     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                   ; DDIOOECELL_X32_Y0_N39     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                   ; DDIOOECELL_X26_Y0_N79     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                   ; DDIOOECELL_X24_Y0_N39     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                    ; DDIOOECELL_X28_Y0_N39     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                    ; DDIOOECELL_X28_Y0_N56     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                    ; DDIOOECELL_X30_Y0_N56     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                    ; DDIOOECELL_X18_Y0_N79     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                    ; DDIOOECELL_X34_Y0_N62     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                    ; DDIOOECELL_X34_Y0_N45     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                    ; DDIOOECELL_X34_Y0_N79     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                    ; DDIOOECELL_X34_Y0_N96     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|always0~0                                                                                                                                                                                                                                ; MLABCELL_X47_Y14_N48      ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|always0~1                                                                                                                                                                                                                                ; LABCELL_X48_Y14_N12       ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|control_wr_strobe                                                                                                                                                                                                                        ; MLABCELL_X47_Y14_N42      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|period_h_wr_strobe                                                                                                                                                                                                                       ; LABCELL_X48_Y14_N18       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|period_l_wr_strobe                                                                                                                                                                                                                       ; LABCELL_X50_Y14_N21       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|snap_strobe~0                                                                                                                                                                                                                            ; LABCELL_X50_Y13_N57       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|control_wr_strobe                                                                                                                                                                                                    ; MLABCELL_X47_Y17_N42      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|tx_wr_strobe~0                                                                                                                                                                                                       ; MLABCELL_X47_Y17_N15      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|got_new_char                                                                                                                                                                                                             ; LABCELL_X50_Y15_N15       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]~0                                                                                                                                                                 ; LABCELL_X51_Y15_N0        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|always4~0                                                                                                                                                                                                                ; LABCELL_X51_Y16_N51       ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|do_load_shifter                                                                                                                                                                                                          ; FF_X51_Y16_N35            ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                          ; LABCELL_X51_Y16_N9        ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|locked_wire[0]                                                                                                                                                                                            ; FRACTIONALPLL_X0_Y1_N0    ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                            ; PLLOUTPUTCOUNTER_X0_Y6_N1 ; 2675    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3             ; 628     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3             ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                        ; PIN_AF14                  ; 599     ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                      ; PIN_AB12                  ; 141     ; Async. clear, Latch enable                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                      ; FF_X10_Y6_N17             ; 120     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                             ; MLABCELL_X8_Y3_N54        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                           ; LABCELL_X17_Y9_N6         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                              ; FF_X17_Y8_N56             ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                              ; LABCELL_X1_Y2_N57         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                             ; LABCELL_X1_Y2_N54         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                              ; LABCELL_X17_Y8_N48        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~4                                                                                                                                                                                                              ; LABCELL_X17_Y8_N51        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~5                                                                                                                                                                                                              ; LABCELL_X17_Y8_N18        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                ; FF_X19_Y8_N26             ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][7]                                                                                                                                                                                                                ; FF_X19_Y8_N20             ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                                                                ; LABCELL_X17_Y9_N3         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                          ; MLABCELL_X8_Y3_N57        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                   ; LABCELL_X17_Y9_N48        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~0                                                                                                                                                                                                       ; LABCELL_X17_Y8_N30        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~1                                                                                                                                                                                                       ; LABCELL_X17_Y8_N33        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~3                                                                                                                                                                                                       ; LABCELL_X18_Y9_N54        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                         ; LABCELL_X1_Y2_N30         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~0                                                                                                                                                                                    ; LABCELL_X12_Y9_N27        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                           ; FF_X13_Y7_N53             ; 16      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                          ; FF_X13_Y7_N5              ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                           ; FF_X12_Y7_N23             ; 86      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                           ; FF_X12_Y7_N11             ; 74      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                           ; FF_X12_Y7_N17             ; 21      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                    ; LABCELL_X12_Y7_N30        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                          ; FF_X13_Y7_N32             ; 81      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                      ; MLABCELL_X28_Y10_N0       ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                      ; MLABCELL_X28_Y10_N21      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; FF_X31_Y10_N23            ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; FF_X24_Y10_N16            ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                          ; MLABCELL_X21_Y10_N3       ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                   ; LABCELL_X23_Y11_N45       ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                    ; LABCELL_X22_Y10_N39       ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                    ; LABCELL_X24_Y12_N51       ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                      ; FF_X31_Y10_N55            ; 315     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                            ; MLABCELL_X21_Y10_N27      ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~1                                                                                                                              ; MLABCELL_X21_Y10_N30      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]~1                                                                                                                       ; LABCELL_X23_Y11_N42       ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; LABCELL_X23_Y11_N24       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; MLABCELL_X25_Y11_N3       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; LABCELL_X23_Y11_N54       ; 36      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                      ; LABCELL_X22_Y10_N33       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LABCELL_X31_Y10_N33       ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_39i:auto_generated|cout_actual ; LABCELL_X31_Y10_N48       ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated|cout_actual                ; LABCELL_X22_Y10_N24       ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                   ; LABCELL_X35_Y10_N9        ; 2       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; LABCELL_X22_Y10_N27       ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; LABCELL_X31_Y10_N24       ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LABCELL_X31_Y10_N30       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LABCELL_X31_Y10_N36       ; 2       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; MLABCELL_X21_Y10_N9       ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; MLABCELL_X21_Y10_N6       ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~2                                                                                                                                             ; MLABCELL_X21_Y12_N24      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~1                                                                                                                                        ; MLABCELL_X21_Y12_N45      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; LABCELL_X22_Y10_N45       ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                  ; MLABCELL_X21_Y10_N39      ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[12]~0                                                                                                                                                          ; MLABCELL_X21_Y10_N42      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                     ; MLABCELL_X21_Y10_N0       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; MLABCELL_X21_Y10_N36      ; 157     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|r_sync_rst                                             ; FF_X31_Y12_N17            ; 2287    ; Global Clock         ; GCLK3            ; --                        ;
; Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|outclk_wire[0]                       ; PLLOUTPUTCOUNTER_X0_Y6_N1 ; 2675    ; Global Clock         ; GCLK4            ; --                        ;
; Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|outclk_wire[1]                       ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 1       ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X0_Y2_N3             ; 628     ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                                                                                   ; PIN_AF14                  ; 599     ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X31_Y10_N55            ; 315     ; Global Clock         ; GCLK5            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_stall                                                                                                                                                                                                                                                ; 803     ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_stall                                                                                                                                                                                                                                                ; 200     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; 157     ;
; rst_n~input                                                                                                                                                                                                                                                                                ; 141     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                      ; 120     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                           ; 86      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                          ; 81      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                           ; 74      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_stall                                                                                                                                                                                                                                            ; 71      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                      ; 69      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                         ; 68      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                         ; 60      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|rd_address                                                                                                                                                                           ; 58      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[0]                                                                                                                                                                                                                                              ; 55      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                       ; 54      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                             ; 54      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_fill_active~DUPLICATE                                                                                                                                                                                                                             ; 50      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_offset_field[0]                                                                                                                                                                                                                              ; 49      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|jtag_ram_access                                                                                                                                                  ; 46      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                                          ; 45      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_logic_op[1]                                                                                                                                                                                                                                          ; 45      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                           ; 45      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                       ; 45      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|entry_0[43]~0                                                                                                                                                                        ; 44      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|entry_1[43]~0                                                                                                                                                                        ; 44      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; 42      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|byteen_reg[1]~0                                                                                                                                                              ; 42      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_offset_field[1]                                                                                                                                                                                                                              ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                ; 41      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_wr_starting                                                                                                                                                                                                                                    ; 41      ;
; QIC_SIGNALTAP_GND                                                                                                                                                                                                                                                                          ; 40      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                              ; 40      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_bypass_pending                                                                                                                                                                                                                                   ; 40      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                         ; 40      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                      ; 39      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_ctrl_mem                                                                                                                                                                                                                                             ; 39      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                ; 39      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                    ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                             ; 37      ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|always0~1                                                                                                                                                                                                                                ; 37      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                ; 37      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; 36      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_stall_d3                                                                                                                                                                                                                                         ; 36      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ctrl_shift_rot                                                                                                                                                                                                                                       ; 36      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ic_fill_starting~0                                                                                                                                                                                                                                   ; 36      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                               ; 36      ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|always0~0                                                                                                                                                                                                                                ; 35      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                 ; 35      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_valid_jmp_indirect                                                                                                                                                                                                                                   ; 35      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|address[8]                                                                                                                                                                                                     ; 35      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                             ; 35      ;
; DDS_top:dds_top_module|key_control:key_control_module|key_state                                                                                                                                                                                                                            ; 35      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                             ; 35      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                        ; 34      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|Equal299~0                                                                                                                                                                                                                                             ; 34      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ctrl_mul_lsw                                                                                                                                                                                                                                         ; 34      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                    ; 34      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                             ; 34      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_src2_reg[16]~1                                                                                                                                                                                                                                       ; 33      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_src2_reg[16]~0                                                                                                                                                                                                                                       ; 33      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_ctrl_logic                                                                                                                                                                                                                                           ; 33      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                ; 33      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_oci_break:the_cpu_cpu_nios2_oci_break|break_readreg[30]~0                                                                                                                                        ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[12]~0                                                                                                                                                          ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                    ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                    ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][7]                                                                                                                                                                                                                ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|snap_strobe~0                                                                                                                                                                                                                            ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_rot_rn[2]~1                                                                                                                                                                                                                                          ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_rot_rn[1]~0                                                                                                                                                                                                                                          ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_fill_bit                                                                                                                                                                                                                                         ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                               ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[31]~1                                                                                                                                                                                                                                           ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[31]~0                                                                                                                                                                                                                                           ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                         ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonDReg[0]~1                                                                                                                                                     ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_oci_break:the_cpu_cpu_nios2_oci_break|break_readreg[30]~1                                                                                                                                        ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[2]~0                                                                                                                                                                                                                                       ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_write                                                                                                                                                                                                                                                ; 32      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                                            ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                   ; 31      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                               ; 31      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|refresh_request                                                                                                                                                                                                                                    ; 31      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                               ; 28      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_avalon_reg:the_cpu_cpu_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                                       ; 28      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                                    ; 28      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_src2_reg[16]~5                                                                                                                                                                                                                                       ; 28      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_hbreak_req                                                                                                                                                                                                                                           ; 28      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_slow_inst_sel                                                                                                                                                                                                                                        ; 28      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_offset_field[2]~DUPLICATE                                                                                                                                                                                                                    ; 27      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_ctrl_retaddr                                                                                                                                                                                                                                         ; 27      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                ; 26      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[13]~1                                                                                                                                                                                                                                             ; 26      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[13]~0                                                                                                                                                                                                                                             ; 26      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                    ; 26      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_src2_reg[16]~4                                                                                                                                                                                                                                       ; 26      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_pipe_flush_waddr[10]~1                                                                                                                                                                                                                               ; 25      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_pipe_flush_waddr[10]~0                                                                                                                                                                                                                               ; 25      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw~0                                                                                                                                                                                                                                                 ; 25      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ld_align_sh16                                                                                                                                                                                                                                        ; 25      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_read                                                                                                                                                                                                                                                 ; 25      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_rn[4]~DUPLICATE                                                                                                                                                                                                                                  ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; 24      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_src2_reg[0]~20                                                                                                                                                                                                                                       ; 24      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_data_ram_ld_align_sign_bit                                                                                                                                                                                                                           ; 24      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|dc_tag_wr_port_en~0                                                                                                                                                                                                                                    ; 24      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                                        ; 24      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                             ; 24      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                ; 24      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                  ; 24      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_slow_ld_data_fill_bit~0                                                                                                                                                                                                                              ; 24      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ctrl_ld_signed~DUPLICATE                                                                                                                                                                                                                             ; 23      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[12]~DUPLICATE                                                                                                                                                                                                                                     ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                      ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                      ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                            ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                ; 23      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_tag_field_nxt~0                                                                                                                                                                                                                              ; 23      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|WideOr9~0                                                                                                                                                                                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; 22      ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                      ; 22      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                               ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                           ; 21      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                               ; 21      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                               ; 21      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_10ms_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                ; 20      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_wr_active~DUPLICATE                                                                                                                                                                                                                            ; 20      ;
; Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]~0                                                                                                                                     ; 20      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                               ; 20      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[3]                                                                                                                                                                                                                                                ; 20      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonDReg[19]~0                                                                                                                                                    ; 20      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                             ; 20      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                  ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                   ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                      ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                   ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; 19      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                 ; 19      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|norm_intr_req~0                                                                                                                                                                                                                                        ; 19      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_src2_reg[1]~3                                                                                                                                                                                                                                        ; 19      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                       ; 19      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                       ; 19      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|clr_break_line                                                                                                                                                                                                                                         ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                ; 18      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[34]~18                                                              ; 18      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw[11]~1                                                                                                                                                                                                                                             ; 18      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                      ; 18      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|always5~0                                                                                                                                                                                                                                          ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][6]                                                                                                                                                                                                                ; 17      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                               ; 17      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                            ; 17      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[1]~0                                                                                                                                                                                                                                            ; 17      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                ; 17      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_wr_active                                                                                                                                                                                                                                      ; 17      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                  ; 17      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|init_done                                                                                                                                                                                                                                          ; 17      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_regnum_b_cmp_D                                                                                                                                                                                                                                       ; 17      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[11]~DUPLICATE                                                                                                                                                                                                                                     ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[16]~DUPLICATE                                                                                                                                                                                                                                     ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                     ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                 ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                           ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|period_l_wr_strobe                                                                                                                                                                                                                       ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|period_h_wr_strobe                                                                                                                                                                                                                       ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|always10~0                                                                                                                                                                       ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                              ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                 ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~0                                                                                                                                                      ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[27]~20                                                              ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[17]~1                                                                                                                                                                                                                                           ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[29]~22                                                                                                                                                                                                                            ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ctrl_hi_imm16                                                                                                                                                                                                                                        ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|Equal171~0                                                                                                                                                                                                                                             ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|WideOr17~0                                                                                                                                                                                                                                         ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_data[5]~0                                                                                                                                                                                                                                        ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                           ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                                   ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dds_data_s1_translator|read_latency_shift_reg[0]                                                                                                                                            ; 16      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|local_read~1                                                                                                                                  ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~1                                                                                                                              ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                  ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                         ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[11]                                                                                                                                                                                                                 ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                  ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                ; 15      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~3                                                                                                                                                      ; 15      ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                               ; 15      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|Equal300~0                                                                                                                                                                                                                                             ; 15      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_fill_starting~0                                                                                                                                                                                                                                   ; 15      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[3]                                                                                                                                                                                                                                              ; 15      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[4]                                                                                                                                                                                                                                              ; 15      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                      ; 14      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                        ; 14      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                              ; 14      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                         ; 14      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_src2_reg[16]~2                                                                                                                                                                                                                                       ; 14      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|always4~0                                                                                                                                                                                                                ; 14      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                             ; 14      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[2]                                                                                                                                                                                                                                                ; 14      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_valid_from_E                                                                                                                                                                                                                                         ; 14      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|do_load_shifter                                                                                                                                                                                                          ; 14      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                  ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                          ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                             ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                          ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_src2_reg[0]~22                                                                                                                                                                                                                                       ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                    ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                                        ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[9]                                                                                                                                                                                                                                        ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[5]                                                                                                                                                                                                                                        ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[5]~9                                                                ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[5]~8                                                                ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|i_state.000                                                                                                                                                                                                                                        ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                              ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[3]~2                                                                                                                                                                                                                                        ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|Equal1~0                                                                                                                                                                             ; 13      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                              ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]~1                                                                                                                       ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                   ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|got_new_char                                                                                                                                                                                                             ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                               ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                  ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[1]                                                                                                                                                                                                                                                ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~0                                                                                                                                                                   ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[10]                                                                                                                                                                                                                                       ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|Equal0~2                                                                                                                                                                                                                                           ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|i_state.011                                                                                                                                                                                                                                        ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|control_wr_strobe                                                                                                                                                                                                    ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                              ; 12      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[6]~DUPLICATE                                                                                                                                                                                                                              ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                               ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~1                                                                                                                            ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~0                                                                                                                            ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                      ; 11      ;
; ~GND                                                                                                                                                                                                                                                                                       ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|Equal0~2                                                                                                                                                                                                                 ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|do_start_rx                                                                                                                                                                                                              ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                           ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                     ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[5]                                                                                                                                                                                                                                                ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|tx_wr_strobe~0                                                                                                                                                                                                       ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[3]                                                                                                                                                                                                                                         ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                        ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_mem_byte_en[1]                                                                                                                                                                                                                                       ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal5~2                                                                                                                                                             ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                          ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                           ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|suppress_change_dest_id~0                                                                                                                                                        ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal3~0                                                                                                                                                             ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_line_field[1]                                                                                                                                                                                                                                ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                               ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|i_addr[12]                                                                                                                                                                                                                                         ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                              ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                              ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                              ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                              ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                              ; 11      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[2]~DUPLICATE                                                                                                                                                                                                                              ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[10]                  ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[9]                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[8]                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[7]                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[6]                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[5]                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[4]                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[3]                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[2]                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[1]                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[0]                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~3                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~1                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~0                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                                                                ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]~1                                                                                                                                                                                                                ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]~0                                                                                                                                                                                                                ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~5                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~4                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                              ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]~0                                                                                                                                                                 ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                              ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                              ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                              ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                              ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                              ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                         ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                              ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_mem_byte_en[3]                                                                                                                                                                                                                                       ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                              ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_dp_offset_nxt[1]~2                                                                                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_dp_offset_nxt[0]~1                                                                                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_dp_offset_nxt[2]~0                                                                                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                              ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_mem_byte_en[0]                                                                                                                                                                                                                                       ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[73]                                                                                                                                                           ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router:addr_router|Equal1~3                                                                                                                                                                     ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|i_state.010                                                                                                                                                                                                                                        ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|i_state.101                                                                                                                                                                                                                                        ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_begintransfer~0                                                                                                                                 ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal2~1                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal1~2                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal1~1                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal1~0                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_line_field[0]                                                                                                                                                                                                                                ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                  ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[3]~0                                                                                                                                                                                                                                        ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|f_select                                                                                                                                                                                                                                           ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                             ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                              ; 10      ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_active~DUPLICATE                                                                                                                                                                                                                               ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[11]~DUPLICATE                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                      ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][9]                                                                                                                                                                                                                ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[0]                                                                                                                                                                                                                                        ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                  ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                            ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                                         ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[1]                                                                                                                                                                                                                                         ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[0]                                                                                                                                                                                                                                         ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                                        ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                              ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|out_data[19]~15                                                                                                                                                              ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                      ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|always1~1                                                                                                                                                            ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal2~0                                                                                                                                                             ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|Equal1~0                                                                                                                                                                                                             ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|Selector41~0                                                                                                                                                                                                                                       ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                       ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                       ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                       ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                             ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                             ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                             ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                             ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                             ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                             ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                             ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                             ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                              ; 9       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|Add17~37                                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                                                                                                                                                                            ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                               ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.100000000~DUPLICATE                                                                                                                                                                                                                        ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[6]~DUPLICATE                                                                                                                                                                                                                                    ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                          ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                          ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                            ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                  ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|dc_data_wr_port_data[25]~6                                                                                                                                                                                                                             ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|dc_data_wr_port_data[23]~4                                                                                                                                                                                                                             ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|dc_data_wr_port_data[6]~2                                                                                                                                                                                                                              ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_pass2                                                                                                                                                                                                                                            ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_sel_fill2                                                                                                                                                                                                                                        ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_pass3                                                                                                                                                                                                                                            ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_sel_fill3                                                                                                                                                                                                                                        ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_pass1                                                                                                                                                                                                                                            ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_sel_fill1                                                                                                                                                                                                                                        ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_pass0                                                                                                                                                                                                                                            ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|dc_data_wr_port_data[9]~0                                                                                                                                                                                                                              ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw[2]~3                                                                                                                                                                                                                                              ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[9]~3                                                                                                                                                                                                                              ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[3]~1                                                                                                                                                                                                                              ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[3]~0                                                                                                                                                                                                                              ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|address[0]                                                                                                                                                                                                     ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready                                                                                                                     ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|Equal0~0                                                                                                                                                                                                                                               ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdatavalid_d1                                                                                                                                                                                                                                     ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[5]                                                                                                                                                                                                                                         ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                   ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[11]                                                                                                                                                                                                                                       ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[17]                                                                                                                                                                                                                                       ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[21]                                                                                                                                                                                                                                       ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[23]                                                                                                                                                                                                                                       ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[24]                                                                                                                                                                                                                                       ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|waitrequest                                                                                                                                                      ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                         ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dds_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                           ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_10ms_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                         ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                  ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_line[4]                                                                                                                                                                                                                                        ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_line[3]                                                                                                                                                                                                                                        ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_line[2]                                                                                                                                                                                                                                        ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_line[1]                                                                                                                                                                                                                                        ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                                        ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~0                                                                                                                                                          ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal1~3                                                                                                                                                             ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|i_read                                                                                                                                                                                                                                                 ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_line[6]                                                                                                                                                                                                                                        ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.000100000                                                                                                                                                                                                                                  ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                  ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_rn[4]                                                                                                                                                                                                                                            ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                             ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                             ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                             ; 8       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_sel_fill0~DUPLICATE                                                                                                                                                                                                                              ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[3]~DUPLICATE                                                                                                                                                                                                                              ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                       ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                      ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                            ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~0                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][8]                                                                                                                                                                                                                ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                         ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                      ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_tag_wraddress[6]~0                                                                                                                                                                                                                                  ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw[0]~7                                                                                                                                                                                                                                              ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~7                                                                                                                                                                                                                              ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw[5]~4                                                                                                                                                                                                                                              ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw[1]~2                                                                                                                                                                                                                                              ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                      ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_avalon_reg:the_cpu_cpu_nios2_avalon_reg|Equal0~1                                                                                                                                                 ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                     ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|out_endofpacket~0                                                                                                                                                            ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                   ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_addr_starting~1                                                                                                                                                                                                                           ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[4]                                                                                                                                                                                                                                         ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[7]                                                                                                                                                                                                                                         ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                                         ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[6]~5                                                                                                                                                                      ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                         ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|jdo[35]                                                          ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                 ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_req_accepted~0                                                                                                                                                                                                                                 ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[8]                                                                                                                                                                                                                                        ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                                       ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[19]                                                                                                                                                                                                                                       ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[25]                                                                                                                                                                                                                                       ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[27]                                                                                                                                                                                                                                       ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                                       ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                                       ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|always126~0                                                                                                                                                                                                                                            ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|src_data[88]~0                                                                                                                                                       ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|src_channel[5]~0                                                                                                                                                     ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                             ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|pending~4                                                                                                                                                                                                                                          ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|Equal1~1                                                                                                                                                                                                             ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                  ; 7       ;
; Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                  ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                              ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                              ; 7       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[1]~DUPLICATE                                                                                                                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_mem_byte_en[2]~DUPLICATE                                                                                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                    ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[8]~DUPLICATE                                                                                                                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[16]~DUPLICATE                                                                                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_line[5]~DUPLICATE                                                                                                                                                                                                                              ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_39i:auto_generated|cout_actual ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_19i:auto_generated|cout_actual                ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                          ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|Equal1~4                                                                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|period_l_wr_strobe~0                                                                                                                                                                                                                     ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                                                  ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                         ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                     ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                 ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_ic_data_rd_addr_nxt[0]~1                                                                                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_ic_tag_rd_addr_nxt[6]~13                                                                                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_ic_tag_rd_addr_nxt[5]~11                                                                                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_ic_tag_rd_addr_nxt[3]~9                                                                                                                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_ic_tag_rd_addr_nxt[4]~5                                                                                                                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_ic_tag_rd_addr_nxt[1]~3                                                                                                                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw[4]~6                                                                                                                                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw[3]~5                                                                                                                                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[21]~36                                                                                                                                                                                                                            ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[26]~26                                                                                                                                                                                                                            ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~4                                                                                                                            ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rf_source_data[86]~0                                                                                                                          ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                   ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ctrl_a_not_src                                                                                                                                                                                                                                       ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|write                                                                                                                                                                                                          ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|tx_ready                                                                                                                                                                                                                 ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|LessThan0~0                                                                                                                                                                                                                                        ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[10]                                                                                                                                                                                                                                        ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[6]                                                                                                                                                                                                                                         ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal5~1                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|Equal0~0                                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|Selector31~1                                                                                                                                                                                                                                       ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[23]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[22]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[23]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[24]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[25]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[26]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[27]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[28]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[29]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[30]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[31]                                                                                                                                                ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|Add17~117                                                                                                                                                                                                                                              ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                             ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[25]                                                                                                                                                                                                                                               ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                        ; 6       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                        ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[18]~DUPLICATE                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[20]~DUPLICATE                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[22]~DUPLICATE                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[5]~DUPLICATE                                                                                                                                                                                                                               ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~1                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][3]                                                                                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|always2~0                                                                                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                   ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|control_wr_strobe                                                                                                                                                                                                                        ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_avalon_reg:the_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                          ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                     ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                     ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                     ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                     ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                     ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                  ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_ctrl_exception                                                                                                                                                                                                                                       ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdata_d1[31]                                                                                                                                                                                                                                      ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                 ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                     ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                     ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                     ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                     ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                         ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                     ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_ic_data_rd_addr_nxt[2]~5                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_ic_data_rd_addr_nxt[1]~3                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                              ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[0]~67                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[29]~64                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[30]~62                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[31]~60                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[28]~58                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_dst_regnum[3]~4                                                                                                                                                                                                                                      ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ctrl_implicit_dst_eretaddr                                                                                                                                                                                                                           ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ctrl_implicit_dst_retaddr                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_status_reg_pie                                                                                                                                                                                                                                       ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[7]~56                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[8]~54                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[10]~52                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[11]~50                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[12]~48                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[18]                                                                                                                                                                                                                                               ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[16]~46                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[17]~44                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[18]~42                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[19]~40                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[20]~38                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[22]~34                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[23]~32                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[24]~30                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[25]~28                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[27]~24                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[13]~21                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[19]                                                                                                                                                                                                                                               ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[14]~19                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[15]~17                                                                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[6]~15                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[5]~13                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[3]~11                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[4]~9                                                                                                                                                                                                                              ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[2]~7                                                                                                                                                                                                                              ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[9]~5                                                                                                                                                                                                                              ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|jdo[17]                                                          ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[10]                                                                                                                                                                                                                                        ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[8]                                                                                                                                                                                                                                         ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                    ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|jdo[34]                                                          ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~0                                                                                                                                                          ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                   ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_issue                                                                                                                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_alu_result[6]                                                                                                                                                                                                                                        ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_dc_hit                                                                                                                                                                                                                                               ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                           ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[14]                                                                                                                                                                                                                                               ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_valid~0                                                                                                                                                                                                                                              ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                               ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                       ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~0                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|response_sink_accepted~3                                                                                                                                                         ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[0]                                                                                                                                                        ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|response_sink_accepted~0                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[0]                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|WideOr0~0                                                                                                                                                              ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[14]                                                                                                                                                                                                                                       ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[4]                                                                                                                                                                                                                                         ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|always1~2                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_10ms_s1_translator|av_waitrequest_generated~0                                                                                                                                         ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                   ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|always2~0                                                                                                                                                                            ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~0                                                                                                                                                   ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[4]                                                                                                                                                                                                                                         ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|Selector27~2                                                                                                                                                                                                                                       ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|LessThan1~0                                                                                                                                                                                                                                        ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|wait_latency_counter[1]                                                                                                                                                  ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_offset_field[2]                                                                                                                                                                                                                              ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[9]                                                                                                                                                                                                                                         ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|WideOr8~0                                                                                                                                                                                                                                          ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_addr[3]~1                                                                                                                                                                                                                                        ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                  ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[16]                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[21]                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[24]                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[7]                                                                                                                                                 ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[15]                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[18]                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[20]                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[28]                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[31]                                                                                                                                                ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[17]                                                                                                                                                                                                                                               ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|Add17~113                                                                                                                                                                                                                                              ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                             ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                               ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[24]                                                                                                                                                                                                                                               ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_regnum_b_cmp_D                                                                                                                                                                                                                                       ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][87]                                                                                                                               ; 5       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw[20]~DUPLICATE                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[7]~DUPLICATE                                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_count[1]~DUPLICATE                                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT                                                                                                                                                                      ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][42]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][41]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][40]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][39]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][38]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][37]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][36]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][35]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][34]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][33]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][32]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][31]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][30]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][29]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][28]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][27]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][26]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][25]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][21]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][20]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][19]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][17]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][16]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][15]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][12]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][8]                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][6]                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~1                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~2                                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                               ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~4                                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~41                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~37                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~33                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~29                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~25                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~21                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~17                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~13                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~9                                                                                                                              ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~5                                                                                                                              ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~0                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][5]                                                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][2]                                                                                                                                                                                                                ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[2]                                                                                                                                                                                                                             ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[4]                                                                                                                                                                                                                             ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[5]                                                                                                                                                                                                                             ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[6]                                                                                                                                                                                                                             ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[7]                                                                                                                                                                                                                             ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[8]                                                                                                                                                                                                                             ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[10]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[11]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[12]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[13]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[14]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[15]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[16]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[17]                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|Equal1~6                                                                                                                                                                                                             ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[18]                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|status_wr_strobe                                                                                                                                                                                                     ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[19]                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|rx_overrun                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|tx_overrun                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|break_detect                                                                                                                                                                                                             ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|rx_char_ready                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_rx:the_cpu_uart_rx|framing_error                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_timer_10ms:timer_10ms|Equal0~6                                                                                                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                   ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_ctrl_rot                                                                                                                                                                                                                                             ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                     ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[20]                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_ctrl_wrctl_inst                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_iw[8]                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_iw[7]                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_iw[6]                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdata_d1[24]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_mask[0]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_mask[7]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdata_d1[30]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdata_d1[29]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdata_d1[27]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdata_d1[28]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdata_d1[26]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdata_d1[15]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdata_d1[23]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                    ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_readdata_d1[25]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_dst_regnum[2]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_dst_regnum[4]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_fill_wr_data~1                                                                                                                                                                                                                                    ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_fill_dp_offset[2]                                                                                                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|dc_data_wr_port_en                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2_reg[5]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2_reg[4]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2_reg[2]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2_reg[7]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2_reg[6]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2_reg[0]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2_reg[3]                                                                                                                                                                                                                                          ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[21]                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                              ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw[13]~11                                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw[11]~10                                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_iw[12]~8                                                                                                                                                                                                                                             ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_wr_data_unfiltered[1]~65                                                                                                                                                                                                                             ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[28]                                                                                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_dst_regnum[0]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_dst_regnum[2]~3                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_dst_regnum[0]~2                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_dst_regnum[4]~1                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_dst_regnum[1]~0                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_ctrl_logic~0                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_alu_result[1]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                  ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                  ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                    ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_wr_starting                                                                                                                                                                                                                                  ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|end_begintransfer                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[15]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[14]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[13]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[12]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_writedata[11]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_sysclk:the_cpu_cpu_jtag_debug_module_sysclk|jdo[25]                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[2]                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|i_refs[0]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|WideOr6                                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_mem_byte_en[2]                                                                                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[3]~0                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                  ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_rd_addr_cnt[0]                                                                                                                                                                                                                                    ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_ctrl_br_cond                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_alu_result[8]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_alu_result[11]                                                                                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_alu_result[16]                                                                                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_alu_result[18]                                                                                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_alu_result[14]                                                                                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_alu_result[3]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_alu_result[2]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_src2_reg[1]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mul_cnt[0]                                                                                                                                                                                                                                           ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_valid~1                                                                                                                                                                                                                                              ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[11]                                                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[12]                                                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|Equal209~0                                                                                                                                                                                                                                             ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[13]                                                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[15]                                                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|E_iw[16]                                                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                                                                              ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wb_rd_en                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|rf_source_valid~0                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_addr_router_001:addr_router_001|Equal6~0                                                                                                                                                             ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wr_data_cnt[1]~0                                                                                                                                                                                                                                  ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_wr_data_cnt[0]                                                                                                                                                                                                                                    ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_regs:the_cpu_uart_regs|Equal1~2                                                                                                                                                                                                             ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[2]                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[1]                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[0]                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_byteenable_nxt[1]~0                                                                                                                                                                                                                                  ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[1]                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_ctrl_ld_bypass                                                                                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                              ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[19]                                                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[20]                                                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_pc[22]                                                                                                                                                                                                                                               ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_kill                                                                                                                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|D_iw_valid                                                                                                                                                                                                                                             ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|m_count[0]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[8]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[9]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_alu_result[26]                                                                                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_ctrl_st_bypass                                                                                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_offset_field[0]~1                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_fill_active                                                                                                                                                                                                                                       ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|d_address_offset_field[0]~0                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_dc_want_fill                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_mem_baddr[2]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|A_valid                                                                                                                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~0                                                                                                                                                   ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dds_data_s1_translator|wait_latency_counter[0]                                                                                                                                              ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_10ms_s1_translator|wait_latency_counter[0]                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_cpu_jtag_debug_module_phy|virtual_state_uir                                                                 ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[31]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[30]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[29]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[28]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[27]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[26]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[25]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[24]                                                                                                                                                                                                                            ; 4       ;
; DDS_top:dds_top_module|key_control:key_control_module|fword[22]                                                                                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|i_state.001                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                                                   ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|i_state.111                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~1                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                            ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|src1_valid~0                                                                                                                                                           ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[6]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[7]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[8]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[11]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[13]                                                                                                                                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[1]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[3]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|ic_fill_tag[2]                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_uart:uart|cpu_uart_tx:the_cpu_uart_tx|WideOr0                                                                                                                                                                                                                  ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|Mux37~0                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_cpu_jtag_debug_module_phy|virtual_state_cdr                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|pending~3                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|pending~2                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|pending~0                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|entries[0]                                                                                                                                                                           ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|entries[1]                                                                                                                                                                           ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_sdram:sdram|Equal3~0                                                                                                                                                                                                                                           ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                        ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                         ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[5]                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[6]                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[8]                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[13]                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[14]                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[22]                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[29]                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[30]                                                                                                                                                ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[0]                                                                                                                                                 ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[24]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[8]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[0]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[16]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[23]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[7]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[31]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[15]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[22]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[6]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[30]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[14]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_mask[6]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[21]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[5]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[29]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[13]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_mask[5]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[3]                                                                                                                                                                                                                                      ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[19]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[27]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[11]                                                                                                                                                                                                                                     ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_mask[3]                                                                                                                                                                                                                                          ; 4       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|M_rot_prestep2[20]                                                                                                                                                                                                                                     ; 4       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                 ; Location                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; DDS_top:dds_top_module|DDS_signal:dds_signal_module|rom:rom_module|altsyncram:altsyncram_component|altsyncram_bvf1:auto_generated|ALTSYNCRAM                                                                                                     ; AUTO ; ROM              ; Single Clock ; 1024         ; 10           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 10240 ; 1024                        ; 10                          ; --                          ; --                          ; 10240               ; 1           ; 0          ; sin.mif                             ; M10K_X26_Y5_N0                                                                                                                                      ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_bht_module:cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_2dm1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0          ; cpu_cpu_bht_ram.mif                 ; M10K_X58_Y19_N0                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_data_module:cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None                                ; M10K_X38_Y20_N0, M10K_X41_Y20_N0                                                                                                                    ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_tag_module:cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_22m1:auto_generated|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 19           ; 64           ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 1216  ; 64                          ; 19                          ; 64                          ; 19                          ; 1216                ; 1           ; 0          ; cpu_cpu_dc_tag_ram.mif              ; M10K_X49_Y20_N0                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_dc_victim_module:cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0          ; None                                ; M10K_X41_Y18_N0                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_data_module:cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0          ; None                                ; M10K_X49_Y18_N0, M10K_X49_Y16_N0, M10K_X49_Y17_N0, M10K_X58_Y17_N0                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_ic_tag_module:cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dpm1:auto_generated|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1           ; 0          ; cpu_cpu_ic_tag_ram.mif              ; M10K_X58_Y16_N0                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_nios2_ocimem:the_cpu_cpu_nios2_ocimem|cpu_cpu_ociram_sp_ram_module:cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_c5e1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; cpu_cpu_ociram_default_contents.mif ; M10K_X38_Y15_N0                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_register_bank_a_module:cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_2rl1:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; cpu_cpu_rf_ram_a.mif                ; M10K_X49_Y21_N0                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_register_bank_b_module:cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_3rl1:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; cpu_cpu_rf_ram_b.mif                ; M10K_X58_Y21_N0                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_r:the_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                ; M10K_X41_Y13_N0                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|cpu_jtag_uart_0_scfifo_w:the_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                ; M10K_X38_Y13_N0                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; Nios:Nios_module|cpu:u0|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0          ; None                                ; M10K_X41_Y12_N0                                                                                                                                     ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; fifo:fifo_module|scfifo:scfifo_component|scfifo_3791:auto_generated|a_dpfifo_ad91:dpfifo|dpram_o871:FIFOram|altsyncram_gcq1:altsyncram1|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 10240 ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 1           ; 0          ; None                                ; M10K_X26_Y7_N0                                                                                                                                      ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_k784:auto_generated|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 43           ; 2048         ; 43           ; yes                    ; no                      ; yes                    ; no                      ; 88064 ; 2048                        ; 43                          ; 2048                        ; 43                          ; 88064               ; 9           ; 0          ; None                                ; M10K_X26_Y11_N0, M10K_X38_Y9_N0, M10K_X26_Y9_N0, M10K_X26_Y8_N0, M10K_X41_Y9_N0, M10K_X26_Y10_N0, M10K_X38_Y10_N0, M10K_X38_Y11_N0, M10K_X41_Y10_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 2           ; 2.00                ; 174               ;
; DSP Block           ; 2           ; --                  ; 87                ;
; DSP 18-bit Element  ; 2           ; 2.00                ; 174               ;
; Unsigned Multiplier ; 2           ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 8,197 / 289,320 ( 3 % )   ;
; C12 interconnects                           ; 49 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 2,057 / 119,108 ( 2 % )   ;
; C4 interconnects                            ; 1,276 / 56,300 ( 2 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,104 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 6 / 16 ( 38 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 1,928 / 84,580 ( 2 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 163 / 12,676 ( 1 % )      ;
; R14/C12 interconnect drivers                ; 188 / 20,720 ( < 1 % )    ;
; R3 interconnects                            ; 3,086 / 130,992 ( 2 % )   ;
; R6 interconnects                            ; 5,105 / 266,960 ( 2 % )   ;
; Spine clocks                                ; 18 / 360 ( 5 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 47           ; 37           ; 47           ; 0            ; 0            ; 51        ; 47           ; 0            ; 51        ; 51        ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 14           ; 4            ; 51           ; 51           ; 0         ; 4            ; 51           ; 0         ; 0         ; 51           ; 11           ; 51           ; 51           ; 51           ; 51           ; 11           ; 51           ; 51           ; 51           ; 51           ; 11           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; key[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; uart_txd            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_ba[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_ba[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_cas_n         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_cke           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_cs_n          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dqm[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dqm[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_ras_n         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_we_n          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; uart_rxd            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 320.5             ;
; altera_reserved_tck     ; altera_reserved_tck  ; 184.9             ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                  ; Destination Register                                                                                                                                                                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tdi                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                               ; 6.279             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                               ; 6.279             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                               ; 6.279             ;
; altera_reserved_tms                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                              ; 5.843             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                              ; 5.843             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                              ; 5.843             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                          ; 4.931             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                          ; 4.931             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|DRsize.000                                                   ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[0]  ; 4.859             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[1]                                                        ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[0]  ; 4.859             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                                                ; 4.830             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                                                ; 4.830             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                                                ; 4.830             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                             ; 4.747             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                             ; 4.747             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                             ; 4.742             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                    ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                        ; 4.644             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                 ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                        ; 4.644             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                      ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                        ; 4.644             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                          ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                        ; 4.614             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                              ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                        ; 4.614             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                             ; 4.533             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                             ; 4.533             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[11]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][3]                                                                                                                                         ; 4.470             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][3]                                                                                                                                         ; 4.470             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][3]                                                                                                                                         ; 4.470             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                ; 4.144             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                ; 4.144             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                ; 4.144             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                   ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[37] ; 4.087             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                          ; 0.538             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|DRsize.100                                                   ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[35] ; 0.537             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[0]  ; 0.537             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                      ; 0.535             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                          ; 0.534             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                      ; 0.534             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                            ; 0.533             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                             ; 0.533             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                             ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                      ; 0.532             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                            ; 0.530             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|DRsize.010                                                   ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[15] ; 0.525             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                 ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                    ; 0.522             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[17]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[16] ; 0.522             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                         ; 0.521             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                           ; 0.519             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                      ; 0.516             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                             ; 0.516             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                               ; 0.510             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                             ; 0.508             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                         ; 0.508             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                  ; 0.503             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                  ; 0.501             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                  ; 0.501             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                  ; 0.494             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                      ; 0.492             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                              ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                        ; 0.489             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                      ; 0.488             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                      ; 0.486             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                             ; 0.484             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                              ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                    ; 0.474             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                           ; 0.474             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                          ; 0.474             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                          ; 0.467             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                           ; 0.466             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                         ; 0.466             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                           ; 0.465             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                                                ; 0.462             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[2]                                                        ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[1]  ; 0.457             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[6]                                                        ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[5]  ; 0.457             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[9]                                                        ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[8]  ; 0.457             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[4]                                                        ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[3]  ; 0.457             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[25]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[24] ; 0.456             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[27]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[26] ; 0.456             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[29]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[28] ; 0.456             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[21]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[20] ; 0.456             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[19]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[18] ; 0.456             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                           ; 0.455             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[34]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[33] ; 0.454             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                 ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                           ; 0.453             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[23]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[22] ; 0.452             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                           ; 0.451             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                               ; 0.450             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                         ; 0.450             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                         ; 0.450             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                      ; 0.449             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                           ; 0.449             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                             ; 0.449             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                          ; 0.448             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                           ; 0.448             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                            ; 0.444             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[18]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[17] ; 0.442             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[20]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[19] ; 0.442             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[30]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[29] ; 0.442             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[24]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[23] ; 0.442             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[3]                                                        ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[2]  ; 0.442             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[5]                                                        ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[4]  ; 0.442             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[35]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[34] ; 0.441             ;
; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                              ; Nios:Nios_module|cpu:u0|cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                        ; 0.439             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[13]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[12] ; 0.436             ;
; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[37]                                                       ; Nios:Nios_module|cpu:u0|cpu_cpu:cpu|cpu_cpu_nios2_oci:the_cpu_cpu_nios2_oci|cpu_cpu_jtag_debug_module_wrapper:the_cpu_cpu_jtag_debug_module_wrapper|cpu_cpu_jtag_debug_module_tck:the_cpu_cpu_jtag_debug_module_tck|sr[36] ; 0.436             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device 5CSEMA5F31C6 for design "pro_nios"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 6 clocks (6 global)
    Info (11162): Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 2922 fanout uses global clock CLKCTRL_G4
    Info (11162): Nios:Nios_module|pll_100M:U1|pll_100M_0002:pll_100m_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G7
    Info (11162): clk~inputCLKENA0 with 655 fanout uses global clock CLKCTRL_G6
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 651 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): Nios:Nios_module|cpu:u0|altera_reset_controller:rst_controller|r_sync_rst~CLKENA0 with 2203 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~CLKENA0 with 310 fanout uses global clock CLKCTRL_G0
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 31 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cpu/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'cpu/synthesis/submodules/cpu_cpu.sdc'
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: rst_n was determined to be a clock but was found without an associated clock assignment.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: Nios_module|U1|pll_100m_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 26 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type DSP block
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 50 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "LED[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[9]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X45_Y11 to location X55_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:19
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.51 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:29
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file E:/Electronic_Exam/Freq_Measure/1.7/FPGA/output_files/pro_nios.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 66 warnings
    Info: Peak virtual memory: 2202 megabytes
    Info: Processing ended: Mon Jul 03 19:13:21 2017
    Info: Elapsed time: 00:02:02
    Info: Total CPU time (on all processors): 00:02:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Electronic_Exam/Freq_Measure/1.7/FPGA/output_files/pro_nios.fit.smsg.


