TimeQuest Timing Analyzer report for mips_multi
Mon Dec 10 22:56:23 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_rom'
 14. Slow 1200mV 85C Model Hold: 'clk_rom'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_rom'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'clk_rom'
 33. Slow 1200mV 0C Model Hold: 'clk_rom'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_rom'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Setup: 'clk_rom'
 51. Fast 1200mV 0C Model Hold: 'clk_rom'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_rom'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; mips_multi                                         ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX22CF19C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 76.3 MHz ; 76.3 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+---------+-----------------+
; Clock   ; Slack   ; End Point TNS   ;
+---------+---------+-----------------+
; clk     ; -12.106 ; -1448.856       ;
; clk_rom ; -1.035  ; -4.711          ;
+---------+---------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_rom ; 0.236 ; 0.000            ;
; clk     ; 0.370 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk     ; -3.000 ; -379.392                       ;
; clk_rom ; -3.000 ; -16.044                        ;
+---------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+---------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -12.106 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.097     ; 13.004     ;
; -12.048 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.240      ; 13.283     ;
; -11.958 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.097     ; 12.856     ;
; -11.934 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.096     ; 12.833     ;
; -11.915 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.096     ; 12.814     ;
; -11.900 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.240      ; 13.135     ;
; -11.876 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.241      ; 13.112     ;
; -11.857 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.241      ; 13.093     ;
; -11.840 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.092     ; 12.743     ;
; -11.817 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.097     ; 12.715     ;
; -11.794 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.713     ;
; -11.793 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 12.711     ;
; -11.791 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.097     ; 12.689     ;
; -11.791 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.097     ; 12.689     ;
; -11.791 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.097     ; 12.689     ;
; -11.784 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.702     ;
; -11.784 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.702     ;
; -11.783 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.702     ;
; -11.783 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 12.708     ;
; -11.783 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.070     ; 12.708     ;
; -11.783 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 12.708     ;
; -11.770 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 12.695     ;
; -11.770 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.070     ; 12.695     ;
; -11.763 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 12.694     ;
; -11.763 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 12.694     ;
; -11.763 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 12.694     ;
; -11.763 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.064     ; 12.694     ;
; -11.763 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 12.694     ;
; -11.759 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.240      ; 12.994     ;
; -11.756 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.063     ; 12.688     ;
; -11.754 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.680     ;
; -11.694 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.236      ; 12.925     ;
; -11.692 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.092     ; 12.595     ;
; -11.671 ; mips_controle:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.097     ; 12.569     ;
; -11.668 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.091     ; 12.572     ;
; -11.667 ; reg:ir|sr_out[4]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.096     ; 12.566     ;
; -11.649 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.091     ; 12.553     ;
; -11.646 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.565     ;
; -11.645 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 12.563     ;
; -11.643 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.097     ; 12.541     ;
; -11.643 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.097     ; 12.541     ;
; -11.643 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.097     ; 12.541     ;
; -11.636 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.554     ;
; -11.636 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.554     ;
; -11.635 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.554     ;
; -11.635 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 12.560     ;
; -11.635 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.070     ; 12.560     ;
; -11.635 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 12.560     ;
; -11.622 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.542     ;
; -11.622 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 12.547     ;
; -11.622 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.070     ; 12.547     ;
; -11.621 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.076     ; 12.540     ;
; -11.619 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.096     ; 12.518     ;
; -11.619 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.096     ; 12.518     ;
; -11.619 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.096     ; 12.518     ;
; -11.615 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 12.546     ;
; -11.615 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 12.546     ;
; -11.615 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 12.546     ;
; -11.615 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.064     ; 12.546     ;
; -11.615 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 12.546     ;
; -11.613 ; mips_controle:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.240      ; 12.848     ;
; -11.612 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.531     ;
; -11.612 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.531     ;
; -11.611 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.531     ;
; -11.611 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.069     ; 12.537     ;
; -11.611 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.537     ;
; -11.611 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.537     ;
; -11.609 ; reg:ir|sr_out[4]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.241      ; 12.845     ;
; -11.608 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.063     ; 12.540     ;
; -11.606 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.532     ;
; -11.603 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.523     ;
; -11.602 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.071     ; 12.526     ;
; -11.602 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.071     ; 12.526     ;
; -11.602 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.076     ; 12.521     ;
; -11.600 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.096     ; 12.499     ;
; -11.600 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.096     ; 12.499     ;
; -11.600 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.096     ; 12.499     ;
; -11.598 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.524     ;
; -11.598 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 12.524     ;
; -11.593 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.512     ;
; -11.593 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.512     ;
; -11.592 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 12.512     ;
; -11.592 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.069     ; 12.518     ;
; -11.592 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.518     ;
; -11.592 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.518     ;
; -11.591 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.063     ; 12.523     ;
; -11.591 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 12.523     ;
; -11.591 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.063     ; 12.523     ;
; -11.591 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 12.523     ;
; -11.591 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 12.523     ;
; -11.584 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.062     ; 12.517     ;
; -11.582 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.068     ; 12.509     ;
; -11.579 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.069     ; 12.505     ;
; -11.579 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 12.505     ;
; -11.576 ; reg:pc|sr_out[1]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.090     ; 12.481     ;
; -11.572 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.063     ; 12.504     ;
; -11.572 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 12.504     ;
; -11.572 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.063     ; 12.504     ;
; -11.572 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 12.504     ;
; -11.572 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 12.504     ;
+---------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_rom'                                                                                                                                                                                                   ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.035 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 2.255      ;
; -1.035 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 2.255      ;
; -0.857 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 2.077      ;
; -0.857 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 2.077      ;
; -0.751 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.222      ; 1.981      ;
; -0.751 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.222      ; 1.981      ;
; -0.733 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.953      ;
; -0.733 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.953      ;
; -0.722 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.942      ;
; -0.722 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.942      ;
; -0.715 ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.108     ; 1.615      ;
; -0.715 ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; -0.108     ; 1.615      ;
; -0.697 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.215      ; 1.920      ;
; -0.697 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.215      ; 1.920      ;
; -0.689 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.909      ;
; -0.689 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.909      ;
; -0.681 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.217      ; 1.906      ;
; -0.681 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.217      ; 1.906      ;
; -0.664 ; regbuf:rgB|sr_out[22]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.213      ; 1.885      ;
; -0.650 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.216      ; 1.874      ;
; -0.650 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.216      ; 1.874      ;
; -0.603 ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.214      ; 1.825      ;
; -0.603 ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.214      ; 1.825      ;
; -0.591 ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.222      ; 1.821      ;
; -0.591 ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.222      ; 1.821      ;
; -0.577 ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.208      ; 1.793      ;
; -0.577 ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.208      ; 1.793      ;
; -0.568 ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.208      ; 1.784      ;
; -0.568 ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.208      ; 1.784      ;
; -0.559 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.779      ;
; -0.559 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.779      ;
; -0.533 ; regbuf:rgB|sr_out[12]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.219      ; 1.760      ;
; -0.514 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.734      ;
; -0.514 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.734      ;
; -0.509 ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.213      ; 1.730      ;
; -0.509 ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.213      ; 1.730      ;
; -0.508 ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 1.734      ;
; -0.508 ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 1.734      ;
; -0.497 ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 1.723      ;
; -0.497 ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 1.723      ;
; -0.485 ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.217      ; 1.710      ;
; -0.485 ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.217      ; 1.710      ;
; -0.439 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.659      ;
; -0.439 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.659      ;
; -0.436 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.656      ;
; -0.436 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 1.000        ; 0.212      ; 1.656      ;
; -0.416 ; regbuf:rgB|sr_out[10]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; -0.143     ; 1.281      ;
; -0.380 ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.220      ; 1.608      ;
; -0.380 ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.220      ; 1.608      ;
; -0.358 ; regbuf:rgB|sr_out[25]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.163     ; 1.203      ;
; -0.352 ; regbuf:rgB|sr_out[11]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.213      ; 1.573      ;
; -0.304 ; regbuf:rgB|sr_out[18]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.163     ; 1.149      ;
; -0.204 ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 1.430      ;
; -0.204 ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 1.430      ;
; -0.161 ; regbuf:rgB|sr_out[23]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.147     ; 1.022      ;
; -0.160 ; regbuf:rgB|sr_out[20]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.163     ; 1.005      ;
; -0.130 ; regbuf:rgB|sr_out[26]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.163     ; 0.975      ;
; -0.070 ; regbuf:rgB|sr_out[0]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.213      ; 1.291      ;
; -0.064 ; regbuf:rgB|sr_out[4]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.213      ; 1.285      ;
; -0.053 ; regbuf:rgB|sr_out[17]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.213      ; 1.274      ;
; -0.045 ; regbuf:rgB|sr_out[5]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.229      ; 1.282      ;
; -0.041 ; regbuf:rgB|sr_out[3]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.213      ; 1.262      ;
; -0.034 ; regbuf:rgB|sr_out[15]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.223      ; 1.265      ;
; -0.021 ; regbuf:rgB|sr_out[7]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.229      ; 1.258      ;
; -0.018 ; regbuf:rgB|sr_out[1]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.229      ; 1.255      ;
; -0.007 ; regbuf:rgB|sr_out[2]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.219      ; 1.234      ;
; 0.009  ; regbuf:rgB|sr_out[14]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.219      ; 1.218      ;
; 0.025  ; regbuf:rgB|sr_out[8]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.227      ; 1.210      ;
; 0.148  ; regbuf:rgB|sr_out[31]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 1.078      ;
; 0.180  ; regbuf:rgB|sr_out[29]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 1.046      ;
; 0.199  ; regbuf:rgB|sr_out[21]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.220      ; 1.029      ;
; 0.221  ; regbuf:rgB|sr_out[24]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.220      ; 1.007      ;
; 0.221  ; regbuf:rgB|sr_out[30]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 1.005      ;
; 0.230  ; regbuf:rgB|sr_out[27]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.213      ; 0.991      ;
; 0.233  ; regbuf:rgB|sr_out[19]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.220      ; 0.995      ;
; 0.237  ; regbuf:rgB|sr_out[16]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 0.989      ;
; 0.248  ; regbuf:rgB|sr_out[6]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.222      ; 0.982      ;
; 0.250  ; regbuf:rgB|sr_out[13]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 0.976      ;
; 0.252  ; regbuf:rgB|sr_out[28]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.218      ; 0.974      ;
; 0.256  ; regbuf:rgB|sr_out[9]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.213      ; 0.965      ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_rom'                                                                                                                                                                                                   ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; regbuf:rgB|sr_out[28]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 0.877      ;
; 0.242 ; regbuf:rgB|sr_out[6]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.417      ; 0.886      ;
; 0.248 ; regbuf:rgB|sr_out[19]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.416      ; 0.891      ;
; 0.249 ; regbuf:rgB|sr_out[16]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 0.890      ;
; 0.250 ; regbuf:rgB|sr_out[13]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 0.891      ;
; 0.257 ; regbuf:rgB|sr_out[9]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 0.893      ;
; 0.265 ; regbuf:rgB|sr_out[27]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 0.901      ;
; 0.269 ; regbuf:rgB|sr_out[24]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.416      ; 0.912      ;
; 0.273 ; regbuf:rgB|sr_out[30]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 0.914      ;
; 0.281 ; regbuf:rgB|sr_out[21]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.416      ; 0.924      ;
; 0.310 ; regbuf:rgB|sr_out[29]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 0.951      ;
; 0.329 ; regbuf:rgB|sr_out[31]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.413      ; 0.969      ;
; 0.465 ; regbuf:rgB|sr_out[8]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.423      ; 1.115      ;
; 0.466 ; regbuf:rgB|sr_out[14]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 1.107      ;
; 0.493 ; regbuf:rgB|sr_out[2]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 1.134      ;
; 0.500 ; regbuf:rgB|sr_out[15]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.418      ; 1.145      ;
; 0.505 ; regbuf:rgB|sr_out[7]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.424      ; 1.156      ;
; 0.508 ; regbuf:rgB|sr_out[1]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.424      ; 1.159      ;
; 0.527 ; regbuf:rgB|sr_out[3]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.163      ;
; 0.534 ; regbuf:rgB|sr_out[5]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.424      ; 1.185      ;
; 0.540 ; regbuf:rgB|sr_out[17]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.176      ;
; 0.547 ; regbuf:rgB|sr_out[0]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.183      ;
; 0.557 ; regbuf:rgB|sr_out[4]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.193      ;
; 0.616 ; regbuf:rgB|sr_out[26]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 0.891      ;
; 0.637 ; regbuf:rgB|sr_out[23]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.927      ;
; 0.646 ; regbuf:rgB|sr_out[20]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 0.921      ;
; 0.683 ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 1.324      ;
; 0.683 ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 1.324      ;
; 0.783 ; regbuf:rgB|sr_out[18]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.058      ;
; 0.800 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.436      ;
; 0.800 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.436      ;
; 0.813 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.449      ;
; 0.813 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.449      ;
; 0.815 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.451      ;
; 0.815 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.451      ;
; 0.820 ; regbuf:rgB|sr_out[11]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.456      ;
; 0.829 ; regbuf:rgB|sr_out[25]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.104      ;
; 0.829 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.465      ;
; 0.829 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.465      ;
; 0.857 ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.417      ; 1.501      ;
; 0.857 ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.417      ; 1.501      ;
; 0.866 ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.502      ;
; 0.866 ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.502      ;
; 0.868 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.504      ;
; 0.868 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.504      ;
; 0.875 ; regbuf:rgB|sr_out[10]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.169      ;
; 0.930 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.566      ;
; 0.930 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.566      ;
; 0.944 ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.413      ; 1.584      ;
; 0.944 ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.413      ; 1.584      ;
; 0.950 ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.415      ; 1.592      ;
; 0.950 ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.415      ; 1.592      ;
; 0.966 ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 1.607      ;
; 0.966 ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 1.607      ;
; 0.985 ; regbuf:rgB|sr_out[12]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.414      ; 1.626      ;
; 1.016 ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.405      ; 1.648      ;
; 1.016 ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.405      ; 1.648      ;
; 1.023 ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.418      ; 1.668      ;
; 1.023 ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.418      ; 1.668      ;
; 1.028 ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.405      ; 1.660      ;
; 1.028 ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.405      ; 1.660      ;
; 1.048 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.684      ;
; 1.048 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.684      ;
; 1.051 ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.411      ; 1.689      ;
; 1.051 ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.411      ; 1.689      ;
; 1.061 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.697      ;
; 1.061 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.697      ;
; 1.073 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.412      ; 1.712      ;
; 1.073 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.412      ; 1.712      ;
; 1.093 ; regbuf:rgB|sr_out[22]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.729      ;
; 1.133 ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 1.461      ;
; 1.133 ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 1.461      ;
; 1.143 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.413      ; 1.783      ;
; 1.143 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.413      ; 1.783      ;
; 1.161 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.412      ; 1.800      ;
; 1.161 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.412      ; 1.800      ;
; 1.176 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.812      ;
; 1.176 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.409      ; 1.812      ;
; 1.208 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.418      ; 1.853      ;
; 1.208 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.418      ; 1.853      ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                             ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.370 ; breg:bcoreg|breg32_rtl_0_bypass[47]        ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.592      ;
; 0.409 ; mips_controle:ctr_mips|pstate.decode_st    ; mips_controle:ctr_mips|pstate.c_mem_add_st                                                         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.631      ;
; 0.459 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.105      ; 0.721      ;
; 0.493 ; regbuf:regULA|sr_out[29]                   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.542 ; reg:ir|sr_out[30]                          ; mips_controle:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.052      ; 0.751      ;
; 0.545 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; mips_controle:ctr_mips|pstate.writereg_st                                                          ; clk          ; clk         ; 0.000        ; 0.065      ; 0.767      ;
; 0.562 ; regbuf:regULA|sr_out[24]                   ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.784      ;
; 0.576 ; regbuf:regULA|sr_out[20]                   ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.797      ;
; 0.589 ; regbuf:rdm|sr_out[3]                       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.377      ; 1.153      ;
; 0.594 ; mips_controle:ctr_mips|pstate.decode_st    ; mips_controle:ctr_mips|pstate.branch_ex_st                                                         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.816      ;
; 0.603 ; breg:bcoreg|breg32_rtl_1_bypass[33]        ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.825      ;
; 0.630 ; breg:bcoreg|breg32_rtl_1_bypass[51]        ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.867      ;
; 0.631 ; breg:bcoreg|breg32_rtl_1_bypass[57]        ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.867      ;
; 0.631 ; breg:bcoreg|breg32_rtl_1_bypass[61]        ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.868      ;
; 0.633 ; breg:bcoreg|breg32_rtl_1_bypass[31]        ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.869      ;
; 0.639 ; breg:bcoreg|breg32_rtl_1_bypass[67]        ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.861      ;
; 0.641 ; regbuf:regULA|sr_out[3]                    ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.377      ; 1.205      ;
; 0.643 ; breg:bcoreg|breg32_rtl_1_bypass[47]        ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.441      ; 1.241      ;
; 0.646 ; breg:bcoreg|breg32_rtl_1_bypass[39]        ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 0.867      ;
; 0.656 ; breg:bcoreg|breg32_rtl_1_bypass[58]        ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.431      ; 1.244      ;
; 0.666 ; reg:ir|sr_out[31]                          ; mips_controle:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.052      ; 0.875      ;
; 0.694 ; regbuf:regULA|sr_out[21]                   ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.916      ;
; 0.702 ; regbuf:regULA|sr_out[11]                   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.923      ;
; 0.728 ; regbuf:regULA|sr_out[25]                   ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.950      ;
; 0.735 ; breg:bcoreg|breg32_rtl_1_bypass[65]        ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 0.956      ;
; 0.745 ; breg:bcoreg|breg32_rtl_1_bypass[17]        ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.310     ; 0.592      ;
; 0.753 ; reg:ir|sr_out[27]                          ; mips_controle:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.052      ; 0.962      ;
; 0.754 ; regbuf:rdm|sr_out[11]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.323      ;
; 0.757 ; breg:bcoreg|breg32_rtl_1_bypass[48]        ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.994      ;
; 0.772 ; reg:ir|sr_out[26]                          ; mips_controle:ctr_mips|pstate.ldregbyte_st                                                         ; clk          ; clk         ; 0.000        ; -0.311     ; 0.618      ;
; 0.783 ; regbuf:regULA|sr_out[11]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.352      ;
; 0.797 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|breg32_rtl_0_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.019      ;
; 0.797 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.019      ;
; 0.806 ; breg:bcoreg|breg32_rtl_0_bypass[68]        ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 1.027      ;
; 0.833 ; breg:bcoreg|breg32_rtl_1_bypass[35]        ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 1.054      ;
; 0.844 ; breg:bcoreg|breg32_rtl_0_bypass[11]        ; regbuf:rgA|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 1.065      ;
; 0.845 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.370      ; 1.402      ;
; 0.846 ; breg:bcoreg|breg32_rtl_1_bypass[52]        ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.083      ;
; 0.848 ; breg:bcoreg|breg32_rtl_1_bypass[62]        ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.085      ;
; 0.849 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_controle:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.071      ;
; 0.857 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.427      ;
; 0.862 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_controle:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.084      ;
; 0.863 ; mips_controle:ctr_mips|pstate.c_mem_add_st ; mips_controle:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.393      ; 1.413      ;
; 0.875 ; reg:ir|sr_out[27]                          ; mips_controle:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.052      ; 1.084      ;
; 0.879 ; regbuf:rdm|sr_out[17]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.375      ; 1.441      ;
; 0.892 ; breg:bcoreg|breg32_rtl_1_bypass[73]        ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.114      ;
; 0.897 ; regbuf:regULA|sr_out[28]                   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.099      ; 1.153      ;
; 0.912 ; reg:ir|sr_out[16]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.134      ;
; 0.921 ; regbuf:regULA|sr_out[23]                   ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.142      ;
; 0.923 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.159      ;
; 0.924 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|breg32_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.160      ;
; 0.924 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.456      ; 1.537      ;
; 0.927 ; reg:ir|sr_out[17]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 1.149      ;
; 0.936 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.048      ; 1.171      ;
; 0.938 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.160      ;
; 0.953 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.417      ; 1.527      ;
; 0.953 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[6]                                                                 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.527      ;
; 0.953 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[8]                                                                 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.527      ;
; 0.953 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.417      ; 1.527      ;
; 0.953 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.417      ; 1.527      ;
; 0.957 ; breg:bcoreg|breg32_rtl_0_bypass[23]        ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.287     ; 0.827      ;
; 0.961 ; reg:ir|sr_out[17]                          ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.285     ; 0.833      ;
; 0.969 ; regbuf:regULA|sr_out[8]                    ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.194      ;
; 0.969 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.538      ;
; 0.969 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|breg32_rtl_0_bypass[57]                                                                ; clk          ; clk         ; 0.000        ; 0.433      ; 1.559      ;
; 0.972 ; regbuf:rdm|sr_out[28]                      ; breg:bcoreg|breg32_rtl_1_bypass[67]                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.193      ;
; 0.979 ; breg:bcoreg|breg32_rtl_0_bypass[59]        ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.202      ;
; 0.987 ; reg:ir|sr_out[31]                          ; mips_controle:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.052      ; 1.196      ;
; 0.997 ; breg:bcoreg|breg32_rtl_0_bypass[69]        ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.287     ; 0.867      ;
; 0.998 ; breg:bcoreg|breg32_rtl_0_bypass[13]        ; regbuf:rgA|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.286     ; 0.869      ;
; 0.998 ; breg:bcoreg|breg32_rtl_0_bypass[67]        ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.287     ; 0.868      ;
; 1.007 ; regbuf:regULA|sr_out[7]                    ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.248      ;
; 1.041 ; reg:ir|sr_out[26]                          ; mips_controle:ctr_mips|pstate.stregbyte_st                                                         ; clk          ; clk         ; 0.000        ; -0.311     ; 0.887      ;
; 1.059 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.612      ;
; 1.059 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[4]                                                                 ; clk          ; clk         ; 0.000        ; 0.396      ; 1.612      ;
; 1.059 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.396      ; 1.612      ;
; 1.059 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.612      ;
; 1.059 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.612      ;
; 1.059 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.612      ;
; 1.059 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.612      ;
; 1.065 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.109      ; 1.331      ;
; 1.068 ; reg:ir|sr_out[12]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.025      ; 1.280      ;
; 1.093 ; breg:bcoreg|breg32_rtl_0_bypass[73]        ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.287     ; 0.963      ;
; 1.097 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_controle:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.319      ;
; 1.102 ; reg:ir|sr_out[12]                          ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.295     ; 0.964      ;
; 1.103 ; breg:bcoreg|breg32_rtl_1_bypass[74]        ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 1.325      ;
; 1.106 ; breg:bcoreg|breg32_rtl_0_bypass[65]        ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; -0.287     ; 0.976      ;
; 1.114 ; reg:ir|sr_out[19]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.007      ; 1.308      ;
; 1.120 ; breg:bcoreg|breg32_rtl_0_bypass[66]        ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; -0.287     ; 0.990      ;
; 1.133 ; breg:bcoreg|breg32_rtl_0_bypass[51]        ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.312     ; 0.978      ;
; 1.135 ; regbuf:regULA|sr_out[21]                   ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.718      ;
; 1.135 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.257     ; 1.035      ;
; 1.138 ; breg:bcoreg|breg32_rtl_0_bypass[52]        ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.064      ; 1.359      ;
; 1.139 ; reg:ir|sr_out[19]                          ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.313     ; 0.983      ;
; 1.148 ; regbuf:rdm|sr_out[7]                       ; breg:bcoreg|breg32_rtl_0_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.400      ; 1.705      ;
; 1.148 ; regbuf:rdm|sr_out[7]                       ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.400      ; 1.705      ;
; 1.156 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|breg32_rtl_1_bypass[57]                                                                ; clk          ; clk         ; 0.000        ; 0.437      ; 1.750      ;
; 1.162 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.256     ; 1.063      ;
; 1.164 ; mips_controle:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.388      ;
; 1.164 ; regbuf:rdm|sr_out[28]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.739      ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[27]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[28]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[29]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[30]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[31]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[32]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[33]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[34]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[35]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[36]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[37]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[38]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[39]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[40]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[41]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[42]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[43]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[44]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[45]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[46]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[47]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[48]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[49]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[50]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[51]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[52]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[53]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[54]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[55]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[56]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[57]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[58]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[59]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[60]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[61]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[62]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[63]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[64]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[65]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[66]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[67]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[68]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[69]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[70]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[71]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[72]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[73]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[74]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_rom'                                                                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_rom ; Rise       ; clk_rom                                                                                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~input|o                                                                                              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~inputclkctrl|inclk[0]                                                                                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~inputclkctrl|outclk                                                                                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a0|clk0                                                    ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a14|clk0                                                   ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 0.420  ; 0.650        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.420  ; 0.650        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.420  ; 0.650        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ;
; 0.420  ; 0.650        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~input|i                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~input|i                                                                                              ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a0|clk0                                                    ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a14|clk0                                                   ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~inputclkctrl|inclk[0]                                                                                ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~inputclkctrl|outclk                                                                                  ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~input|o                                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.757 ; 2.795 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.226 ; 0.146 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 18.886 ; 18.821 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.886 ; 18.821 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 15.880 ; 15.833 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.504 ; 18.412 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.843 ; 17.786 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 16.913 ; 16.848 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 17.041 ; 17.009 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 16.310 ; 16.230 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.042 ; 17.010 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 16.531 ; 16.439 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 16.739 ; 16.706 ; Rise       ; clk             ;
;  data[10] ; clk        ; 18.129 ; 18.132 ; Rise       ; clk             ;
;  data[11] ; clk        ; 15.096 ; 15.000 ; Rise       ; clk             ;
;  data[12] ; clk        ; 16.690 ; 16.643 ; Rise       ; clk             ;
;  data[13] ; clk        ; 16.116 ; 16.031 ; Rise       ; clk             ;
;  data[14] ; clk        ; 16.317 ; 16.214 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.477 ; 17.621 ; Rise       ; clk             ;
;  data[16] ; clk        ; 17.379 ; 17.344 ; Rise       ; clk             ;
;  data[17] ; clk        ; 16.708 ; 16.632 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.541 ; 18.532 ; Rise       ; clk             ;
;  data[19] ; clk        ; 15.851 ; 15.836 ; Rise       ; clk             ;
;  data[20] ; clk        ; 16.953 ; 16.948 ; Rise       ; clk             ;
;  data[21] ; clk        ; 16.411 ; 16.346 ; Rise       ; clk             ;
;  data[22] ; clk        ; 17.536 ; 17.520 ; Rise       ; clk             ;
;  data[23] ; clk        ; 16.393 ; 16.462 ; Rise       ; clk             ;
;  data[24] ; clk        ; 18.623 ; 18.608 ; Rise       ; clk             ;
;  data[25] ; clk        ; 16.713 ; 16.647 ; Rise       ; clk             ;
;  data[26] ; clk        ; 16.188 ; 16.131 ; Rise       ; clk             ;
;  data[27] ; clk        ; 15.571 ; 15.501 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.332 ; 18.285 ; Rise       ; clk             ;
;  data[29] ; clk        ; 15.322 ; 15.367 ; Rise       ; clk             ;
;  data[30] ; clk        ; 18.545 ; 18.532 ; Rise       ; clk             ;
;  data[31] ; clk        ; 15.541 ; 15.495 ; Rise       ; clk             ;
; led_clk   ; clk        ; 3.895  ; 4.008  ; Rise       ; clk             ;
; led_clk   ; clk        ; 3.895  ; 4.008  ; Fall       ; clk             ;
; data[*]   ; clk_rom    ; 12.894 ; 12.947 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.080 ; 12.055 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 10.703 ; 10.656 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.342 ; 11.281 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 10.747 ; 10.702 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 10.522 ; 10.505 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.118 ; 12.161 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 10.512 ; 10.451 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.331 ; 11.306 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.677 ; 11.652 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 10.969 ; 10.936 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 10.828 ; 10.830 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 10.714 ; 10.664 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.883 ; 12.947 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.149 ; 12.113 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.820 ; 11.778 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.402 ; 11.478 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 10.339 ; 10.323 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.706 ; 11.684 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.894 ; 12.933 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 10.558 ; 10.513 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.269 ; 11.272 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.654 ; 11.662 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.240 ; 11.303 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 10.374 ; 10.320 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.279 ; 11.261 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.950 ; 11.936 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.015 ; 11.986 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.003 ; 10.983 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.752 ; 11.846 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.542 ; 11.558 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.849 ; 11.848 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.593 ; 11.530 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 6.978  ; 6.997  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 7.938  ; 7.843  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.980  ; 8.917  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.087  ; 9.041  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 7.793  ; 7.690  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 7.547  ; 7.480  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 10.399 ; 10.351 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.725  ; 8.747  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.168  ; 8.085  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 7.875  ; 7.860  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 7.884  ; 7.794  ; Rise       ; clk             ;
;  data[10] ; clk        ; 7.470  ; 7.401  ; Rise       ; clk             ;
;  data[11] ; clk        ; 7.292  ; 7.216  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.824  ; 9.786  ; Rise       ; clk             ;
;  data[13] ; clk        ; 7.801  ; 7.731  ; Rise       ; clk             ;
;  data[14] ; clk        ; 7.980  ; 7.886  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.098  ; 9.128  ; Rise       ; clk             ;
;  data[16] ; clk        ; 6.978  ; 6.997  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.289  ; 8.195  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.537  ; 8.517  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.503  ; 8.460  ; Rise       ; clk             ;
;  data[20] ; clk        ; 7.472  ; 7.432  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.300  ; 9.255  ; Rise       ; clk             ;
;  data[22] ; clk        ; 7.727  ; 7.795  ; Rise       ; clk             ;
;  data[23] ; clk        ; 7.976  ; 7.924  ; Rise       ; clk             ;
;  data[24] ; clk        ; 7.608  ; 7.568  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.932  ; 9.917  ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.384  ; 8.296  ; Rise       ; clk             ;
;  data[27] ; clk        ; 7.652  ; 7.552  ; Rise       ; clk             ;
;  data[28] ; clk        ; 8.561  ; 8.614  ; Rise       ; clk             ;
;  data[29] ; clk        ; 7.436  ; 7.383  ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.554  ; 8.581  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.201  ; 9.101  ; Rise       ; clk             ;
; led_clk   ; clk        ; 3.796  ; 3.907  ; Rise       ; clk             ;
; led_clk   ; clk        ; 3.796  ; 3.907  ; Fall       ; clk             ;
; data[*]   ; clk_rom    ; 9.962  ; 9.932  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.632 ; 11.594 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 10.325 ; 10.276 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 10.916 ; 10.842 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 10.357 ; 10.296 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 10.153 ; 10.133 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.645 ; 11.682 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 10.144 ; 10.080 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 10.917 ; 10.876 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.261 ; 11.233 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 10.580 ; 10.545 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 10.441 ; 10.436 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 10.300 ; 10.245 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.427 ; 12.477 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.711 ; 11.672 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.399 ; 11.355 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.021 ; 11.092 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 9.962  ; 9.932  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.272 ; 11.236 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.427 ; 12.461 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 10.182 ; 10.138 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 10.869 ; 10.868 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.201 ; 11.202 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 10.842 ; 10.897 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 10.007 ; 9.952  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 10.839 ; 10.816 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.524 ; 11.505 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.573 ; 11.530 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 10.578 ; 10.554 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.319 ; 11.394 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.092 ; 11.104 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.426 ; 11.422 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.167 ; 11.091 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 7.907 ; 7.832 ; 7.994 ; 7.929 ;
; debug[0]   ; data[1]     ; 8.078 ; 8.025 ; 8.165 ; 8.054 ;
; debug[0]   ; data[2]     ; 8.457 ; 8.355 ; 8.535 ; 8.443 ;
; debug[0]   ; data[3]     ; 7.439 ; 7.328 ; 7.494 ; 7.392 ;
; debug[0]   ; data[4]     ; 6.641 ; 6.567 ; 6.744 ; 6.676 ;
; debug[0]   ; data[5]     ; 9.070 ; 9.053 ; 9.201 ; 9.184 ;
; debug[0]   ; data[6]     ; 7.612 ; 7.532 ; 7.689 ; 7.643 ;
; debug[0]   ; data[7]     ; 7.705 ; 7.649 ; 7.823 ; 7.758 ;
; debug[0]   ; data[8]     ; 7.437 ; 7.363 ; 7.602 ; 7.510 ;
; debug[0]   ; data[9]     ; 7.588 ; 7.490 ; 7.697 ; 7.604 ;
; debug[0]   ; data[10]    ; 8.527 ; 8.497 ; 8.583 ; 8.586 ;
; debug[0]   ; data[11]    ; 8.271 ; 8.193 ; 8.356 ; 8.335 ;
; debug[0]   ; data[12]    ; 8.055 ; 8.017 ; 8.208 ; 8.161 ;
; debug[0]   ; data[13]    ; 7.343 ; 7.272 ; 7.482 ; 7.438 ;
; debug[0]   ; data[14]    ; 7.621 ; 7.527 ; 7.734 ; 7.631 ;
; debug[0]   ; data[15]    ; 9.803 ; 9.827 ; 9.845 ; 9.878 ;
; debug[0]   ; data[16]    ; 9.450 ; 9.415 ; 9.542 ; 9.507 ;
; debug[0]   ; data[17]    ; 6.820 ; 6.719 ; 6.952 ; 6.858 ;
; debug[0]   ; data[18]    ; 9.066 ; 9.006 ; 9.185 ; 9.176 ;
; debug[0]   ; data[19]    ; 8.137 ; 8.086 ; 8.237 ; 8.202 ;
; debug[0]   ; data[20]    ; 6.707 ; 6.698 ; 6.847 ; 6.829 ;
; debug[0]   ; data[21]    ; 8.233 ; 8.243 ; 8.378 ; 8.296 ;
; debug[0]   ; data[22]    ; 7.345 ; 7.329 ; 7.425 ; 7.418 ;
; debug[0]   ; data[23]    ; 7.176 ; 7.101 ; 7.280 ; 7.201 ;
; debug[0]   ; data[24]    ; 8.299 ; 8.234 ; 8.420 ; 8.405 ;
; debug[0]   ; data[25]    ; 9.486 ; 9.418 ; 9.535 ; 9.481 ;
; debug[0]   ; data[26]    ; 7.611 ; 7.554 ; 7.748 ; 7.691 ;
; debug[0]   ; data[27]    ; 7.150 ; 7.074 ; 7.256 ; 7.171 ;
; debug[0]   ; data[28]    ; 7.394 ; 7.356 ; 7.518 ; 7.471 ;
; debug[0]   ; data[29]    ; 6.983 ; 6.954 ; 7.089 ; 7.067 ;
; debug[0]   ; data[30]    ; 8.841 ; 8.823 ; 8.939 ; 8.931 ;
; debug[0]   ; data[31]    ; 6.965 ; 6.890 ; 7.084 ; 7.000 ;
; debug[1]   ; data[0]     ; 8.350 ; 8.285 ; 8.428 ; 8.344 ;
; debug[1]   ; data[1]     ; 7.541 ; 7.472 ; 7.659 ; 7.581 ;
; debug[1]   ; data[2]     ; 7.681 ; 7.589 ; 7.774 ; 7.663 ;
; debug[1]   ; data[3]     ; 7.402 ; 7.291 ; 7.484 ; 7.378 ;
; debug[1]   ; data[4]     ; 6.735 ; 6.661 ; 6.813 ; 6.748 ;
; debug[1]   ; data[5]     ; 8.777 ; 8.760 ; 8.889 ; 8.872 ;
; debug[1]   ; data[6]     ; 6.603 ; 6.524 ; 6.720 ; 6.650 ;
; debug[1]   ; data[7]     ; 7.077 ; 7.016 ; 7.197 ; 7.146 ;
; debug[1]   ; data[8]     ; 7.640 ; 7.566 ; 7.803 ; 7.711 ;
; debug[1]   ; data[9]     ; 7.146 ; 7.048 ; 7.241 ; 7.152 ;
; debug[1]   ; data[10]    ; 7.454 ; 7.429 ; 7.561 ; 7.527 ;
; debug[1]   ; data[11]    ; 7.604 ; 7.524 ; 7.689 ; 7.668 ;
; debug[1]   ; data[12]    ; 9.099 ; 9.052 ; 9.204 ; 9.157 ;
; debug[1]   ; data[13]    ; 7.549 ; 7.476 ; 7.684 ; 7.640 ;
; debug[1]   ; data[14]    ; 8.280 ; 8.183 ; 8.384 ; 8.290 ;
; debug[1]   ; data[15]    ; 8.852 ; 8.876 ; 8.931 ; 8.962 ;
; debug[1]   ; data[16]    ; 8.789 ; 8.754 ; 8.901 ; 8.866 ;
; debug[1]   ; data[17]    ; 7.118 ; 7.015 ; 7.270 ; 7.167 ;
; debug[1]   ; data[18]    ; 8.804 ; 8.766 ; 8.922 ; 8.913 ;
; debug[1]   ; data[19]    ; 7.511 ; 7.455 ; 7.661 ; 7.626 ;
; debug[1]   ; data[20]    ; 7.528 ; 7.523 ; 7.615 ; 7.575 ;
; debug[1]   ; data[21]    ; 8.006 ; 7.984 ; 8.142 ; 8.111 ;
; debug[1]   ; data[22]    ; 6.881 ; 6.865 ; 7.004 ; 6.988 ;
; debug[1]   ; data[23]    ; 7.162 ; 7.118 ; 7.299 ; 7.220 ;
; debug[1]   ; data[24]    ; 8.210 ; 8.147 ; 8.347 ; 8.332 ;
; debug[1]   ; data[25]    ; 9.448 ; 9.380 ; 9.530 ; 9.466 ;
; debug[1]   ; data[26]    ; 7.636 ; 7.574 ; 7.748 ; 7.677 ;
; debug[1]   ; data[27]    ; 8.255 ; 8.185 ; 8.342 ; 8.239 ;
; debug[1]   ; data[28]    ; 7.353 ; 7.315 ; 7.467 ; 7.429 ;
; debug[1]   ; data[29]    ; 7.357 ; 7.306 ; 7.478 ; 7.456 ;
; debug[1]   ; data[30]    ; 8.696 ; 8.669 ; 8.774 ; 8.762 ;
; debug[1]   ; data[31]    ; 7.312 ; 7.232 ; 7.435 ; 7.365 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 7.639 ; 7.549 ; 7.713 ; 7.618 ;
; debug[0]   ; data[1]     ; 6.833 ; 6.775 ; 6.958 ; 6.825 ;
; debug[0]   ; data[2]     ; 8.159 ; 8.042 ; 8.224 ; 8.102 ;
; debug[0]   ; data[3]     ; 6.724 ; 6.620 ; 6.790 ; 6.716 ;
; debug[0]   ; data[4]     ; 6.424 ; 6.357 ; 6.538 ; 6.465 ;
; debug[0]   ; data[5]     ; 6.719 ; 6.695 ; 6.821 ; 6.767 ;
; debug[0]   ; data[6]     ; 7.180 ; 7.193 ; 7.387 ; 7.246 ;
; debug[0]   ; data[7]     ; 7.052 ; 6.968 ; 7.172 ; 7.079 ;
; debug[0]   ; data[8]     ; 7.080 ; 7.040 ; 7.201 ; 7.148 ;
; debug[0]   ; data[9]     ; 6.974 ; 6.874 ; 7.069 ; 7.033 ;
; debug[0]   ; data[10]    ; 8.175 ; 8.124 ; 8.235 ; 8.184 ;
; debug[0]   ; data[11]    ; 7.332 ; 7.229 ; 7.405 ; 7.334 ;
; debug[0]   ; data[12]    ; 7.766 ; 7.728 ; 7.884 ; 7.839 ;
; debug[0]   ; data[13]    ; 6.314 ; 6.218 ; 6.426 ; 6.321 ;
; debug[0]   ; data[14]    ; 7.373 ; 7.270 ; 7.460 ; 7.366 ;
; debug[0]   ; data[15]    ; 7.713 ; 7.733 ; 7.772 ; 7.856 ;
; debug[0]   ; data[16]    ; 9.021 ; 8.955 ; 9.139 ; 9.073 ;
; debug[0]   ; data[17]    ; 6.016 ; 5.921 ; 6.113 ; 6.048 ;
; debug[0]   ; data[18]    ; 8.664 ; 8.632 ; 8.785 ; 8.718 ;
; debug[0]   ; data[19]    ; 5.727 ; 5.689 ; 5.878 ; 5.765 ;
; debug[0]   ; data[20]    ; 6.494 ; 6.456 ; 6.626 ; 6.597 ;
; debug[0]   ; data[21]    ; 6.169 ; 6.097 ; 6.273 ; 6.233 ;
; debug[0]   ; data[22]    ; 7.005 ; 6.994 ; 7.119 ; 7.099 ;
; debug[0]   ; data[23]    ; 6.211 ; 6.201 ; 6.368 ; 6.279 ;
; debug[0]   ; data[24]    ; 7.912 ; 7.844 ; 8.035 ; 7.967 ;
; debug[0]   ; data[25]    ; 6.505 ; 6.420 ; 6.601 ; 6.546 ;
; debug[0]   ; data[26]    ; 7.309 ; 7.221 ; 7.420 ; 7.360 ;
; debug[0]   ; data[27]    ; 6.714 ; 6.635 ; 6.829 ; 6.723 ;
; debug[0]   ; data[28]    ; 7.152 ; 7.102 ; 7.253 ; 7.212 ;
; debug[0]   ; data[29]    ; 6.438 ; 6.406 ; 6.550 ; 6.491 ;
; debug[0]   ; data[30]    ; 8.497 ; 8.441 ; 8.578 ; 8.550 ;
; debug[0]   ; data[31]    ; 6.346 ; 6.245 ; 6.467 ; 6.357 ;
; debug[1]   ; data[0]     ; 7.385 ; 7.289 ; 7.480 ; 7.375 ;
; debug[1]   ; data[1]     ; 7.250 ; 7.162 ; 7.371 ; 7.274 ;
; debug[1]   ; data[2]     ; 6.730 ; 6.607 ; 6.840 ; 6.708 ;
; debug[1]   ; data[3]     ; 7.153 ; 7.050 ; 7.247 ; 7.139 ;
; debug[1]   ; data[4]     ; 6.176 ; 6.099 ; 6.265 ; 6.252 ;
; debug[1]   ; data[5]     ; 8.420 ; 8.372 ; 8.543 ; 8.495 ;
; debug[1]   ; data[6]     ; 6.047 ; 6.045 ; 6.222 ; 6.084 ;
; debug[1]   ; data[7]     ; 6.843 ; 6.765 ; 6.949 ; 6.866 ;
; debug[1]   ; data[8]     ; 6.810 ; 6.790 ; 6.976 ; 6.809 ;
; debug[1]   ; data[9]     ; 6.812 ; 6.722 ; 6.942 ; 6.843 ;
; debug[1]   ; data[10]    ; 6.667 ; 6.594 ; 6.777 ; 6.695 ;
; debug[1]   ; data[11]    ; 7.248 ; 7.172 ; 7.346 ; 7.270 ;
; debug[1]   ; data[12]    ; 8.518 ; 8.479 ; 8.595 ; 8.586 ;
; debug[1]   ; data[13]    ; 7.203 ; 7.133 ; 7.319 ; 7.248 ;
; debug[1]   ; data[14]    ; 6.759 ; 6.655 ; 6.848 ; 6.808 ;
; debug[1]   ; data[15]    ; 8.571 ; 8.601 ; 8.663 ; 8.684 ;
; debug[1]   ; data[16]    ; 5.400 ; 5.333 ; 5.523 ; 5.447 ;
; debug[1]   ; data[17]    ; 6.820 ; 6.726 ; 6.958 ; 6.855 ;
; debug[1]   ; data[18]    ; 6.821 ; 6.806 ; 6.972 ; 6.882 ;
; debug[1]   ; data[19]    ; 7.169 ; 7.126 ; 7.341 ; 7.239 ;
; debug[1]   ; data[20]    ; 6.801 ; 6.821 ; 6.955 ; 6.899 ;
; debug[1]   ; data[21]    ; 7.682 ; 7.637 ; 7.820 ; 7.766 ;
; debug[1]   ; data[22]    ; 6.482 ; 6.458 ; 6.570 ; 6.585 ;
; debug[1]   ; data[23]    ; 6.864 ; 6.788 ; 6.952 ; 6.906 ;
; debug[1]   ; data[24]    ; 6.360 ; 6.265 ; 6.456 ; 6.393 ;
; debug[1]   ; data[25]    ; 9.051 ; 8.975 ; 9.145 ; 9.060 ;
; debug[1]   ; data[26]    ; 6.989 ; 6.900 ; 7.104 ; 7.006 ;
; debug[1]   ; data[27]    ; 7.892 ; 7.792 ; 7.990 ; 7.918 ;
; debug[1]   ; data[28]    ; 5.792 ; 5.750 ; 5.903 ; 5.891 ;
; debug[1]   ; data[29]    ; 7.068 ; 7.015 ; 7.156 ; 7.116 ;
; debug[1]   ; data[30]    ; 7.183 ; 7.130 ; 7.309 ; 7.247 ;
; debug[1]   ; data[31]    ; 7.070 ; 6.975 ; 7.178 ; 7.078 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary              ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 84.8 MHz ; 84.8 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+---------+----------------+
; Clock   ; Slack   ; End Point TNS  ;
+---------+---------+----------------+
; clk     ; -10.793 ; -1272.101      ;
; clk_rom ; -0.830  ; -3.701         ;
+---------+---------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_rom ; 0.236 ; 0.000           ;
; clk     ; 0.336 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk     ; -3.000 ; -379.392                      ;
; clk_rom ; -3.000 ; -16.044                       ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+---------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -10.793 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.086     ; 11.702     ;
; -10.751 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.215      ; 11.961     ;
; -10.680 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.590     ;
; -10.664 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.574     ;
; -10.662 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.086     ; 11.571     ;
; -10.638 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.216      ; 11.849     ;
; -10.622 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.216      ; 11.833     ;
; -10.620 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.215      ; 11.830     ;
; -10.555 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 11.469     ;
; -10.540 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.086     ; 11.449     ;
; -10.513 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.068     ; 11.440     ;
; -10.512 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.084     ; 11.423     ;
; -10.512 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 11.423     ;
; -10.512 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 11.423     ;
; -10.510 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.439     ;
; -10.507 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 11.435     ;
; -10.503 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.432     ;
; -10.503 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.432     ;
; -10.498 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.059     ; 11.434     ;
; -10.498 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 11.434     ;
; -10.498 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 11.434     ;
; -10.498 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.215      ; 11.708     ;
; -10.486 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.059     ; 11.422     ;
; -10.486 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.059     ; 11.422     ;
; -10.478 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.418     ;
; -10.478 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 11.418     ;
; -10.478 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.418     ;
; -10.478 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.418     ;
; -10.478 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 11.418     ;
; -10.477 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.058     ; 11.414     ;
; -10.474 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.414     ;
; -10.446 ; reg:ir|sr_out[4]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.356     ;
; -10.442 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.357     ;
; -10.437 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.213      ; 11.645     ;
; -10.426 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.341     ;
; -10.424 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 11.338     ;
; -10.407 ; mips_controle:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.086     ; 11.316     ;
; -10.404 ; reg:ir|sr_out[4]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.216      ; 11.615     ;
; -10.400 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.067     ; 11.328     ;
; -10.399 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.083     ; 11.311     ;
; -10.399 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 11.311     ;
; -10.399 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.083     ; 11.311     ;
; -10.397 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.065     ; 11.327     ;
; -10.394 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.323     ;
; -10.390 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.065     ; 11.320     ;
; -10.390 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.065     ; 11.320     ;
; -10.385 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.058     ; 11.322     ;
; -10.385 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.058     ; 11.322     ;
; -10.385 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.058     ; 11.322     ;
; -10.384 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.067     ; 11.312     ;
; -10.383 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.083     ; 11.295     ;
; -10.383 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 11.295     ;
; -10.383 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.083     ; 11.295     ;
; -10.382 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.068     ; 11.309     ;
; -10.381 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.065     ; 11.311     ;
; -10.381 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.084     ; 11.292     ;
; -10.381 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 11.292     ;
; -10.381 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 11.292     ;
; -10.379 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.308     ;
; -10.378 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.307     ;
; -10.376 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 11.304     ;
; -10.374 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.065     ; 11.304     ;
; -10.374 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.065     ; 11.304     ;
; -10.374 ; reg:ir|sr_out[0]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.284     ;
; -10.373 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.058     ; 11.310     ;
; -10.373 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 11.310     ;
; -10.372 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.301     ;
; -10.372 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.066     ; 11.301     ;
; -10.369 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.058     ; 11.306     ;
; -10.369 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.058     ; 11.306     ;
; -10.369 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.058     ; 11.306     ;
; -10.367 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.059     ; 11.303     ;
; -10.367 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 11.303     ;
; -10.367 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 11.303     ;
; -10.365 ; mips_controle:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.215      ; 11.575     ;
; -10.365 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.306     ;
; -10.365 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 11.306     ;
; -10.365 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.306     ;
; -10.365 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.306     ;
; -10.365 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 11.306     ;
; -10.364 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.057     ; 11.302     ;
; -10.361 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.302     ;
; -10.357 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.058     ; 11.294     ;
; -10.357 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 11.294     ;
; -10.355 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.059     ; 11.291     ;
; -10.355 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.059     ; 11.291     ;
; -10.351 ; mips_controle:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.086     ; 11.260     ;
; -10.349 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.290     ;
; -10.349 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 11.290     ;
; -10.349 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.290     ;
; -10.349 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.290     ;
; -10.349 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 11.290     ;
; -10.348 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.057     ; 11.286     ;
; -10.347 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.287     ;
; -10.347 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 11.287     ;
; -10.347 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.287     ;
; -10.347 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.287     ;
; -10.347 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 11.287     ;
; -10.346 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.058     ; 11.283     ;
; -10.345 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.286     ;
+---------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_rom'                                                                                                                                                                                                    ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.830 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 2.014      ;
; -0.830 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 2.014      ;
; -0.675 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.859      ;
; -0.675 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.859      ;
; -0.591 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.193      ; 1.784      ;
; -0.591 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.193      ; 1.784      ;
; -0.566 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.750      ;
; -0.566 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.750      ;
; -0.562 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.746      ;
; -0.562 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.746      ;
; -0.552 ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.101     ; 1.451      ;
; -0.552 ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; -0.101     ; 1.451      ;
; -0.540 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.185      ; 1.725      ;
; -0.540 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.185      ; 1.725      ;
; -0.522 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.706      ;
; -0.522 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.706      ;
; -0.522 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.187      ; 1.709      ;
; -0.522 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.187      ; 1.709      ;
; -0.515 ; regbuf:rgB|sr_out[22]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.699      ;
; -0.500 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.186      ; 1.686      ;
; -0.500 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.186      ; 1.686      ;
; -0.464 ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.648      ;
; -0.464 ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.648      ;
; -0.438 ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.194      ; 1.632      ;
; -0.438 ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.194      ; 1.632      ;
; -0.428 ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.180      ; 1.608      ;
; -0.428 ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.180      ; 1.608      ;
; -0.422 ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.180      ; 1.602      ;
; -0.422 ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.180      ; 1.602      ;
; -0.412 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.596      ;
; -0.412 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.596      ;
; -0.394 ; regbuf:rgB|sr_out[12]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.191      ; 1.585      ;
; -0.371 ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.190      ; 1.561      ;
; -0.371 ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.190      ; 1.561      ;
; -0.370 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.554      ;
; -0.370 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.554      ;
; -0.363 ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.547      ;
; -0.363 ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.547      ;
; -0.358 ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.190      ; 1.548      ;
; -0.358 ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.190      ; 1.548      ;
; -0.347 ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.187      ; 1.534      ;
; -0.347 ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.187      ; 1.534      ;
; -0.333 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.517      ;
; -0.333 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.517      ;
; -0.329 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.513      ;
; -0.329 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.513      ;
; -0.292 ; regbuf:rgB|sr_out[10]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; -0.135     ; 1.157      ;
; -0.249 ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.190      ; 1.439      ;
; -0.249 ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.190      ; 1.439      ;
; -0.237 ; regbuf:rgB|sr_out[11]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 1.421      ;
; -0.237 ; regbuf:rgB|sr_out[25]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.153     ; 1.084      ;
; -0.189 ; regbuf:rgB|sr_out[18]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.153     ; 1.036      ;
; -0.095 ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.188      ; 1.283      ;
; -0.095 ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.188      ; 1.283      ;
; -0.062 ; regbuf:rgB|sr_out[20]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.153     ; 0.909      ;
; -0.062 ; regbuf:rgB|sr_out[23]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.139     ; 0.923      ;
; -0.033 ; regbuf:rgB|sr_out[26]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.153     ; 0.880      ;
; 0.021  ; regbuf:rgB|sr_out[0]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.185      ; 1.164      ;
; 0.025  ; regbuf:rgB|sr_out[4]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.185      ; 1.160      ;
; 0.036  ; regbuf:rgB|sr_out[17]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.185      ; 1.149      ;
; 0.038  ; regbuf:rgB|sr_out[5]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.200      ; 1.162      ;
; 0.045  ; regbuf:rgB|sr_out[3]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.185      ; 1.140      ;
; 0.052  ; regbuf:rgB|sr_out[15]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.192      ; 1.140      ;
; 0.064  ; regbuf:rgB|sr_out[7]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.200      ; 1.136      ;
; 0.070  ; regbuf:rgB|sr_out[1]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.200      ; 1.130      ;
; 0.080  ; regbuf:rgB|sr_out[2]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.191      ; 1.111      ;
; 0.095  ; regbuf:rgB|sr_out[14]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.191      ; 1.096      ;
; 0.112  ; regbuf:rgB|sr_out[8]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.197      ; 1.085      ;
; 0.212  ; regbuf:rgB|sr_out[31]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.188      ; 0.976      ;
; 0.242  ; regbuf:rgB|sr_out[29]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.189      ; 0.947      ;
; 0.261  ; regbuf:rgB|sr_out[21]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.189      ; 0.928      ;
; 0.280  ; regbuf:rgB|sr_out[24]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.189      ; 0.909      ;
; 0.280  ; regbuf:rgB|sr_out[30]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.189      ; 0.909      ;
; 0.290  ; regbuf:rgB|sr_out[19]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.189      ; 0.899      ;
; 0.290  ; regbuf:rgB|sr_out[27]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 0.894      ;
; 0.297  ; regbuf:rgB|sr_out[16]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.189      ; 0.892      ;
; 0.306  ; regbuf:rgB|sr_out[6]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.191      ; 0.885      ;
; 0.309  ; regbuf:rgB|sr_out[13]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.189      ; 0.880      ;
; 0.310  ; regbuf:rgB|sr_out[28]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.189      ; 0.879      ;
; 0.312  ; regbuf:rgB|sr_out[9]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.184      ; 0.872      ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_rom'                                                                                                                                                                                                    ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; regbuf:rgB|sr_out[28]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.369      ; 0.814      ;
; 0.238 ; regbuf:rgB|sr_out[6]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.371      ; 0.818      ;
; 0.243 ; regbuf:rgB|sr_out[19]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.369      ; 0.821      ;
; 0.248 ; regbuf:rgB|sr_out[16]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.369      ; 0.826      ;
; 0.250 ; regbuf:rgB|sr_out[9]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.365      ; 0.824      ;
; 0.250 ; regbuf:rgB|sr_out[13]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.369      ; 0.828      ;
; 0.257 ; regbuf:rgB|sr_out[27]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.365      ; 0.831      ;
; 0.263 ; regbuf:rgB|sr_out[24]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.369      ; 0.841      ;
; 0.270 ; regbuf:rgB|sr_out[30]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.369      ; 0.848      ;
; 0.275 ; regbuf:rgB|sr_out[21]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.369      ; 0.853      ;
; 0.306 ; regbuf:rgB|sr_out[29]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.369      ; 0.884      ;
; 0.321 ; regbuf:rgB|sr_out[31]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.369      ; 0.899      ;
; 0.442 ; regbuf:rgB|sr_out[8]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.377      ; 1.028      ;
; 0.445 ; regbuf:rgB|sr_out[14]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.371      ; 1.025      ;
; 0.471 ; regbuf:rgB|sr_out[2]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.371      ; 1.051      ;
; 0.474 ; regbuf:rgB|sr_out[1]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.380      ; 1.063      ;
; 0.480 ; regbuf:rgB|sr_out[7]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.379      ; 1.068      ;
; 0.482 ; regbuf:rgB|sr_out[15]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.372      ; 1.063      ;
; 0.500 ; regbuf:rgB|sr_out[3]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.366      ; 1.075      ;
; 0.504 ; regbuf:rgB|sr_out[5]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.379      ; 1.092      ;
; 0.509 ; regbuf:rgB|sr_out[17]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.366      ; 1.084      ;
; 0.515 ; regbuf:rgB|sr_out[0]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.366      ; 1.090      ;
; 0.523 ; regbuf:rgB|sr_out[4]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.366      ; 1.098      ;
; 0.572 ; regbuf:rgB|sr_out[26]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 0.822      ;
; 0.598 ; regbuf:rgB|sr_out[23]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.861      ;
; 0.601 ; regbuf:rgB|sr_out[20]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 0.851      ;
; 0.640 ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.368      ; 1.217      ;
; 0.640 ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.368      ; 1.217      ;
; 0.729 ; regbuf:rgB|sr_out[18]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 0.979      ;
; 0.739 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.312      ;
; 0.739 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.312      ;
; 0.752 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.325      ;
; 0.752 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.325      ;
; 0.756 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.329      ;
; 0.756 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.329      ;
; 0.769 ; regbuf:rgB|sr_out[11]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.365      ; 1.343      ;
; 0.769 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.342      ;
; 0.769 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.342      ;
; 0.772 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.345      ;
; 0.772 ; regbuf:rgB|sr_out[25]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.022      ;
; 0.772 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.345      ;
; 0.809 ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.370      ; 1.388      ;
; 0.809 ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.370      ; 1.388      ;
; 0.815 ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.365      ; 1.389      ;
; 0.815 ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.365      ; 1.389      ;
; 0.819 ; regbuf:rgB|sr_out[10]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.086      ;
; 0.829 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.402      ;
; 0.829 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.402      ;
; 0.879 ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.367      ; 1.455      ;
; 0.879 ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.367      ; 1.455      ;
; 0.890 ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.370      ; 1.469      ;
; 0.890 ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.370      ; 1.469      ;
; 0.905 ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.370      ; 1.484      ;
; 0.905 ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.370      ; 1.484      ;
; 0.924 ; regbuf:rgB|sr_out[12]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.371      ; 1.504      ;
; 0.951 ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.360      ; 1.520      ;
; 0.951 ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.360      ; 1.520      ;
; 0.952 ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.360      ; 1.521      ;
; 0.952 ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.360      ; 1.521      ;
; 0.955 ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.374      ; 1.538      ;
; 0.955 ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.374      ; 1.538      ;
; 0.965 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.538      ;
; 0.965 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.538      ;
; 0.977 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.550      ;
; 0.977 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.550      ;
; 0.979 ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.552      ;
; 0.979 ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.552      ;
; 1.001 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.366      ; 1.576      ;
; 1.001 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.366      ; 1.576      ;
; 1.017 ; regbuf:rgB|sr_out[22]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.365      ; 1.591      ;
; 1.051 ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 1.350      ;
; 1.051 ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 1.350      ;
; 1.068 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.367      ; 1.644      ;
; 1.068 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.367      ; 1.644      ;
; 1.069 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.642      ;
; 1.069 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.364      ; 1.642      ;
; 1.087 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.365      ; 1.661      ;
; 1.087 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.365      ; 1.661      ;
; 1.127 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.373      ; 1.709      ;
; 1.127 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.373      ; 1.709      ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                              ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; breg:bcoreg|breg32_rtl_0_bypass[47]        ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.537      ;
; 0.371 ; mips_controle:ctr_mips|pstate.decode_st    ; mips_controle:ctr_mips|pstate.c_mem_add_st                                                         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.573      ;
; 0.413 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.096      ; 0.653      ;
; 0.449 ; regbuf:regULA|sr_out[29]                   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.639      ;
; 0.488 ; reg:ir|sr_out[30]                          ; mips_controle:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.675      ;
; 0.494 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; mips_controle:ctr_mips|pstate.writereg_st                                                          ; clk          ; clk         ; 0.000        ; 0.058      ; 0.696      ;
; 0.507 ; regbuf:regULA|sr_out[24]                   ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.709      ;
; 0.519 ; regbuf:regULA|sr_out[20]                   ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.537 ; mips_controle:ctr_mips|pstate.decode_st    ; mips_controle:ctr_mips|pstate.branch_ex_st                                                         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.739      ;
; 0.545 ; breg:bcoreg|breg32_rtl_1_bypass[33]        ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.058      ; 0.747      ;
; 0.550 ; regbuf:rdm|sr_out[3]                       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.335      ; 1.054      ;
; 0.557 ; breg:bcoreg|breg32_rtl_1_bypass[51]        ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.772      ;
; 0.558 ; breg:bcoreg|breg32_rtl_1_bypass[61]        ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.773      ;
; 0.559 ; breg:bcoreg|breg32_rtl_1_bypass[57]        ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.773      ;
; 0.560 ; breg:bcoreg|breg32_rtl_1_bypass[31]        ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.774      ;
; 0.570 ; breg:bcoreg|breg32_rtl_1_bypass[39]        ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.771      ;
; 0.586 ; breg:bcoreg|breg32_rtl_1_bypass[67]        ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.058      ; 0.788      ;
; 0.595 ; breg:bcoreg|breg32_rtl_1_bypass[47]        ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.394      ; 1.133      ;
; 0.600 ; reg:ir|sr_out[31]                          ; mips_controle:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.787      ;
; 0.604 ; regbuf:regULA|sr_out[3]                    ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.335      ; 1.108      ;
; 0.608 ; breg:bcoreg|breg32_rtl_1_bypass[58]        ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.386      ; 1.138      ;
; 0.636 ; regbuf:regULA|sr_out[21]                   ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.837      ;
; 0.640 ; regbuf:regULA|sr_out[11]                   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.841      ;
; 0.664 ; regbuf:regULA|sr_out[25]                   ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.865      ;
; 0.674 ; breg:bcoreg|breg32_rtl_1_bypass[17]        ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.282     ; 0.536      ;
; 0.674 ; breg:bcoreg|breg32_rtl_1_bypass[48]        ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.889      ;
; 0.676 ; breg:bcoreg|breg32_rtl_1_bypass[65]        ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.877      ;
; 0.690 ; reg:ir|sr_out[27]                          ; mips_controle:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.877      ;
; 0.692 ; reg:ir|sr_out[26]                          ; mips_controle:ctr_mips|pstate.ldregbyte_st                                                         ; clk          ; clk         ; 0.000        ; -0.282     ; 0.554      ;
; 0.705 ; regbuf:rdm|sr_out[11]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 1.216      ;
; 0.723 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|breg32_rtl_0_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.924      ;
; 0.723 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.924      ;
; 0.726 ; breg:bcoreg|breg32_rtl_0_bypass[68]        ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.926      ;
; 0.737 ; regbuf:regULA|sr_out[11]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 1.248      ;
; 0.749 ; breg:bcoreg|breg32_rtl_1_bypass[35]        ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.950      ;
; 0.764 ; breg:bcoreg|breg32_rtl_0_bypass[11]        ; regbuf:rgA|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.965      ;
; 0.768 ; breg:bcoreg|breg32_rtl_1_bypass[52]        ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.983      ;
; 0.769 ; breg:bcoreg|breg32_rtl_1_bypass[62]        ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.984      ;
; 0.770 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_controle:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.971      ;
; 0.786 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.330      ; 1.285      ;
; 0.787 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_controle:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.988      ;
; 0.789 ; reg:ir|sr_out[27]                          ; mips_controle:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.976      ;
; 0.795 ; mips_controle:ctr_mips|pstate.c_mem_add_st ; mips_controle:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.349      ; 1.288      ;
; 0.799 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.340      ; 1.308      ;
; 0.806 ; breg:bcoreg|breg32_rtl_1_bypass[73]        ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.058      ; 1.008      ;
; 0.820 ; regbuf:rdm|sr_out[17]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.335      ; 1.324      ;
; 0.820 ; regbuf:regULA|sr_out[28]                   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.054      ;
; 0.833 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 1.047      ;
; 0.834 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|breg32_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 1.048      ;
; 0.841 ; reg:ir|sr_out[16]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.029      ; 1.039      ;
; 0.842 ; regbuf:regULA|sr_out[23]                   ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.043      ;
; 0.848 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.410      ; 1.402      ;
; 0.852 ; reg:ir|sr_out[17]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.029      ; 1.050      ;
; 0.861 ; breg:bcoreg|breg32_rtl_0_bypass[59]        ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.058      ; 1.063      ;
; 0.862 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.061      ;
; 0.862 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.071      ;
; 0.864 ; breg:bcoreg|breg32_rtl_0_bypass[23]        ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.259     ; 0.749      ;
; 0.865 ; reg:ir|sr_out[17]                          ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.257     ; 0.752      ;
; 0.872 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.375      ; 1.391      ;
; 0.872 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[6]                                                                 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.391      ;
; 0.872 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[8]                                                                 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.391      ;
; 0.872 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.375      ; 1.391      ;
; 0.872 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.375      ; 1.391      ;
; 0.884 ; reg:ir|sr_out[31]                          ; mips_controle:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.043      ; 1.071      ;
; 0.887 ; breg:bcoreg|breg32_rtl_0_bypass[69]        ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.259     ; 0.772      ;
; 0.887 ; breg:bcoreg|breg32_rtl_0_bypass[67]        ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.259     ; 0.772      ;
; 0.889 ; regbuf:rdm|sr_out[28]                      ; breg:bcoreg|breg32_rtl_1_bypass[67]                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.090      ;
; 0.889 ; regbuf:regULA|sr_out[8]                    ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.094      ;
; 0.889 ; breg:bcoreg|breg32_rtl_0_bypass[13]        ; regbuf:rgA|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.259     ; 0.774      ;
; 0.895 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|breg32_rtl_0_bypass[57]                                                                ; clk          ; clk         ; 0.000        ; 0.387      ; 1.426      ;
; 0.907 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.341      ; 1.417      ;
; 0.922 ; regbuf:regULA|sr_out[7]                    ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.143      ;
; 0.935 ; reg:ir|sr_out[26]                          ; mips_controle:ctr_mips|pstate.stregbyte_st                                                         ; clk          ; clk         ; 0.000        ; -0.282     ; 0.797      ;
; 0.971 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.356      ; 1.471      ;
; 0.971 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[4]                                                                 ; clk          ; clk         ; 0.000        ; 0.356      ; 1.471      ;
; 0.971 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.356      ; 1.471      ;
; 0.971 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.356      ; 1.471      ;
; 0.971 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.356      ; 1.471      ;
; 0.971 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.356      ; 1.471      ;
; 0.971 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.356      ; 1.471      ;
; 0.972 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.100      ; 1.216      ;
; 0.989 ; reg:ir|sr_out[12]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.021      ; 1.179      ;
; 0.996 ; breg:bcoreg|breg32_rtl_0_bypass[65]        ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; -0.259     ; 0.881      ;
; 0.996 ; breg:bcoreg|breg32_rtl_0_bypass[73]        ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.259     ; 0.881      ;
; 0.996 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_controle:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.197      ;
; 1.002 ; reg:ir|sr_out[12]                          ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.265     ; 0.881      ;
; 1.008 ; breg:bcoreg|breg32_rtl_1_bypass[74]        ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.058      ; 1.210      ;
; 1.014 ; breg:bcoreg|breg32_rtl_0_bypass[66]        ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; -0.259     ; 0.899      ;
; 1.021 ; breg:bcoreg|breg32_rtl_0_bypass[51]        ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.283     ; 0.882      ;
; 1.036 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.230     ; 0.950      ;
; 1.040 ; reg:ir|sr_out[19]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.210      ;
; 1.040 ; breg:bcoreg|breg32_rtl_0_bypass[52]        ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.057      ; 1.241      ;
; 1.045 ; reg:ir|sr_out[19]                          ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.285     ; 0.904      ;
; 1.057 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.227     ; 0.974      ;
; 1.059 ; regbuf:rdm|sr_out[7]                       ; breg:bcoreg|breg32_rtl_0_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.353      ; 1.556      ;
; 1.059 ; regbuf:rdm|sr_out[7]                       ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.353      ; 1.556      ;
; 1.060 ; mips_controle:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.264      ;
; 1.063 ; breg:bcoreg|breg32_rtl_1_bypass[13]        ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.259     ; 0.948      ;
; 1.063 ; breg:bcoreg|breg32_rtl_1_bypass[21]        ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.259     ; 0.948      ;
; 1.064 ; regbuf:regULA|sr_out[21]                   ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.351      ; 1.584      ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[27]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[28]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[29]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[30]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[31]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[32]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[33]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[34]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[35]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[36]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[37]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[38]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[39]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[40]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[41]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[42]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[43]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[44]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[45]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[46]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[47]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[48]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[49]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[50]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[51]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[52]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[53]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[54]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[55]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[56]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[57]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[58]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[59]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[60]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[61]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[62]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[63]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[64]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[65]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[66]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[67]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[68]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[69]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[70]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[71]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[72]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[73]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[74]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_rom'                                                                                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_rom ; Rise       ; clk_rom                                                                                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~input|o                                                                                              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~inputclkctrl|inclk[0]                                                                                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~inputclkctrl|outclk                                                                                  ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a0|clk0                                                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a14|clk0                                                   ;
; 0.422  ; 0.652        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.422  ; 0.652        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 0.424  ; 0.654        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.424  ; 0.654        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.424  ; 0.654        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ;
; 0.424  ; 0.654        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~input|i                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~input|i                                                                                              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a0|clk0                                                    ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a14|clk0                                                   ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~inputclkctrl|inclk[0]                                                                                ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~inputclkctrl|outclk                                                                                  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~input|o                                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.517 ; 2.590 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.172 ; 0.063 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 16.994 ; 16.831 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 16.994 ; 16.831 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 14.286 ; 14.141 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 16.586 ; 16.462 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 16.046 ; 15.890 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 15.190 ; 15.084 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 15.376 ; 15.221 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 14.648 ; 14.516 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 15.354 ; 15.238 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 14.836 ; 14.702 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 15.097 ; 14.990 ; Rise       ; clk             ;
;  data[10] ; clk        ; 16.300 ; 16.199 ; Rise       ; clk             ;
;  data[11] ; clk        ; 13.575 ; 13.442 ; Rise       ; clk             ;
;  data[12] ; clk        ; 14.948 ; 14.848 ; Rise       ; clk             ;
;  data[13] ; clk        ; 14.590 ; 14.431 ; Rise       ; clk             ;
;  data[14] ; clk        ; 14.592 ; 14.447 ; Rise       ; clk             ;
;  data[15] ; clk        ; 15.695 ; 15.745 ; Rise       ; clk             ;
;  data[16] ; clk        ; 15.634 ; 15.529 ; Rise       ; clk             ;
;  data[17] ; clk        ; 15.088 ; 14.865 ; Rise       ; clk             ;
;  data[18] ; clk        ; 16.669 ; 16.587 ; Rise       ; clk             ;
;  data[19] ; clk        ; 14.309 ; 14.168 ; Rise       ; clk             ;
;  data[20] ; clk        ; 15.250 ; 15.169 ; Rise       ; clk             ;
;  data[21] ; clk        ; 14.732 ; 14.541 ; Rise       ; clk             ;
;  data[22] ; clk        ; 15.787 ; 15.711 ; Rise       ; clk             ;
;  data[23] ; clk        ; 14.804 ; 14.716 ; Rise       ; clk             ;
;  data[24] ; clk        ; 16.744 ; 16.633 ; Rise       ; clk             ;
;  data[25] ; clk        ; 15.037 ; 14.901 ; Rise       ; clk             ;
;  data[26] ; clk        ; 14.520 ; 14.395 ; Rise       ; clk             ;
;  data[27] ; clk        ; 13.955 ; 13.795 ; Rise       ; clk             ;
;  data[28] ; clk        ; 16.457 ; 16.362 ; Rise       ; clk             ;
;  data[29] ; clk        ; 13.865 ; 13.679 ; Rise       ; clk             ;
;  data[30] ; clk        ; 16.791 ; 16.650 ; Rise       ; clk             ;
;  data[31] ; clk        ; 13.985 ; 13.892 ; Rise       ; clk             ;
; led_clk   ; clk        ; 3.482  ; 3.592  ; Rise       ; clk             ;
; led_clk   ; clk        ; 3.482  ; 3.592  ; Fall       ; clk             ;
; data[*]   ; clk_rom    ; 11.665 ; 11.573 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 10.916 ; 10.774 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 9.640  ; 9.537  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 10.211 ; 10.084 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 9.674  ; 9.572  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 9.479  ; 9.398  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 10.961 ; 10.863 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 9.472  ; 9.327  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 10.204 ; 10.112 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 10.541 ; 10.417 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 9.870  ; 9.784  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 9.756  ; 9.659  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 9.642  ; 9.531  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.600 ; 11.533 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 10.985 ; 10.823 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 10.684 ; 10.538 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 10.226 ; 10.230 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 9.304  ; 9.209  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 10.569 ; 10.431 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.665 ; 11.573 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 9.500  ; 9.390  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 10.170 ; 10.085 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 10.515 ; 10.410 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 10.132 ; 10.104 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 9.339  ; 9.203  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 10.166 ; 10.066 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 10.796 ; 10.684 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 10.858 ; 10.708 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 9.932  ; 9.803  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 10.612 ; 10.590 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 10.431 ; 10.310 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 10.697 ; 10.607 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 10.466 ; 10.310 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 6.268  ; 6.217  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 7.160  ; 7.002  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.113  ; 7.976  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.203  ; 8.071  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 7.015  ; 6.886  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 6.802  ; 6.695  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.420  ; 9.298  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 7.883  ; 7.798  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 7.355  ; 7.235  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 7.091  ; 7.013  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 7.093  ; 6.968  ; Rise       ; clk             ;
;  data[10] ; clk        ; 6.721  ; 6.587  ; Rise       ; clk             ;
;  data[11] ; clk        ; 6.549  ; 6.449  ; Rise       ; clk             ;
;  data[12] ; clk        ; 8.850  ; 8.760  ; Rise       ; clk             ;
;  data[13] ; clk        ; 7.034  ; 6.900  ; Rise       ; clk             ;
;  data[14] ; clk        ; 7.201  ; 7.056  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.177  ; 8.170  ; Rise       ; clk             ;
;  data[16] ; clk        ; 6.268  ; 6.217  ; Rise       ; clk             ;
;  data[17] ; clk        ; 7.495  ; 7.349  ; Rise       ; clk             ;
;  data[18] ; clk        ; 7.709  ; 7.615  ; Rise       ; clk             ;
;  data[19] ; clk        ; 7.677  ; 7.542  ; Rise       ; clk             ;
;  data[20] ; clk        ; 6.730  ; 6.634  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.410  ; 8.290  ; Rise       ; clk             ;
;  data[22] ; clk        ; 6.964  ; 6.952  ; Rise       ; clk             ;
;  data[23] ; clk        ; 7.159  ; 7.058  ; Rise       ; clk             ;
;  data[24] ; clk        ; 6.858  ; 6.746  ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.988  ; 8.845  ; Rise       ; clk             ;
;  data[26] ; clk        ; 7.574  ; 7.421  ; Rise       ; clk             ;
;  data[27] ; clk        ; 6.896  ; 6.733  ; Rise       ; clk             ;
;  data[28] ; clk        ; 7.721  ; 7.676  ; Rise       ; clk             ;
;  data[29] ; clk        ; 6.694  ; 6.578  ; Rise       ; clk             ;
;  data[30] ; clk        ; 7.720  ; 7.658  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.306  ; 8.197  ; Rise       ; clk             ;
; led_clk   ; clk        ; 3.392  ; 3.499  ; Rise       ; clk             ;
; led_clk   ; clk        ; 3.392  ; 3.499  ; Fall       ; clk             ;
; data[*]   ; clk_rom    ; 8.956  ; 8.853  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 10.500 ; 10.353 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 9.287  ; 9.185  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 9.817  ; 9.684  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 9.309  ; 9.200  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 9.136  ; 9.053  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 10.527 ; 10.425 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 9.129  ; 8.986  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 9.818  ; 9.717  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 10.153 ; 10.032 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 9.509  ; 9.422  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 9.400  ; 9.302  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 9.259  ; 9.144  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.178 ; 11.105 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 10.581 ; 10.421 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 10.293 ; 10.147 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 9.874  ; 9.876  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 8.956  ; 8.853  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 10.166 ; 10.022 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.231 ; 11.140 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 9.154  ; 9.045  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 9.797  ; 9.712  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 10.099 ; 9.990  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 9.762  ; 9.731  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 9.002  ; 8.868  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 9.763  ; 9.660  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 10.400 ; 10.288 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 10.446 ; 10.290 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 9.538  ; 9.411  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 10.212 ; 10.178 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 10.018 ; 9.899  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 10.305 ; 10.214 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 10.068 ; 9.906  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 7.163 ; 7.016 ; 7.274 ; 7.142 ;
; debug[0]   ; data[1]     ; 7.283 ; 7.185 ; 7.432 ; 7.276 ;
; debug[0]   ; data[2]     ; 7.622 ; 7.498 ; 7.737 ; 7.628 ;
; debug[0]   ; data[3]     ; 6.706 ; 6.568 ; 6.801 ; 6.671 ;
; debug[0]   ; data[4]     ; 5.988 ; 5.880 ; 6.123 ; 6.017 ;
; debug[0]   ; data[5]     ; 8.181 ; 8.087 ; 8.333 ; 8.239 ;
; debug[0]   ; data[6]     ; 6.855 ; 6.723 ; 6.976 ; 6.875 ;
; debug[0]   ; data[7]     ; 6.958 ; 6.856 ; 7.105 ; 6.995 ;
; debug[0]   ; data[8]     ; 6.724 ; 6.610 ; 6.878 ; 6.744 ;
; debug[0]   ; data[9]     ; 6.843 ; 6.715 ; 6.987 ; 6.862 ;
; debug[0]   ; data[10]    ; 7.713 ; 7.601 ; 7.812 ; 7.731 ;
; debug[0]   ; data[11]    ; 7.459 ; 7.344 ; 7.573 ; 7.516 ;
; debug[0]   ; data[12]    ; 7.242 ; 7.150 ; 7.393 ; 7.293 ;
; debug[0]   ; data[13]    ; 6.639 ; 6.500 ; 6.770 ; 6.664 ;
; debug[0]   ; data[14]    ; 6.902 ; 6.757 ; 7.019 ; 6.866 ;
; debug[0]   ; data[15]    ; 8.791 ; 8.778 ; 8.925 ; 8.920 ;
; debug[0]   ; data[16]    ; 8.542 ; 8.452 ; 8.665 ; 8.575 ;
; debug[0]   ; data[17]    ; 6.166 ; 6.019 ; 6.325 ; 6.178 ;
; debug[0]   ; data[18]    ; 8.200 ; 8.065 ; 8.331 ; 8.254 ;
; debug[0]   ; data[19]    ; 7.357 ; 7.240 ; 7.477 ; 7.378 ;
; debug[0]   ; data[20]    ; 6.069 ; 5.993 ; 6.219 ; 6.135 ;
; debug[0]   ; data[21]    ; 7.410 ; 7.346 ; 7.617 ; 7.455 ;
; debug[0]   ; data[22]    ; 6.636 ; 6.552 ; 6.743 ; 6.667 ;
; debug[0]   ; data[23]    ; 6.489 ; 6.359 ; 6.611 ; 6.481 ;
; debug[0]   ; data[24]    ; 7.520 ; 7.360 ; 7.626 ; 7.539 ;
; debug[0]   ; data[25]    ; 8.532 ; 8.430 ; 8.681 ; 8.593 ;
; debug[0]   ; data[26]    ; 6.873 ; 6.748 ; 7.034 ; 6.909 ;
; debug[0]   ; data[27]    ; 6.467 ; 6.319 ; 6.593 ; 6.437 ;
; debug[0]   ; data[28]    ; 6.686 ; 6.591 ; 6.805 ; 6.710 ;
; debug[0]   ; data[29]    ; 6.304 ; 6.202 ; 6.425 ; 6.337 ;
; debug[0]   ; data[30]    ; 8.034 ; 7.916 ; 8.128 ; 8.041 ;
; debug[0]   ; data[31]    ; 6.294 ; 6.178 ; 6.423 ; 6.299 ;
; debug[1]   ; data[0]     ; 7.531 ; 7.399 ; 7.663 ; 7.510 ;
; debug[1]   ; data[1]     ; 6.825 ; 6.677 ; 6.964 ; 6.808 ;
; debug[1]   ; data[2]     ; 6.898 ; 6.789 ; 7.031 ; 6.901 ;
; debug[1]   ; data[3]     ; 6.658 ; 6.524 ; 6.788 ; 6.658 ;
; debug[1]   ; data[4]     ; 6.075 ; 5.961 ; 6.186 ; 6.080 ;
; debug[1]   ; data[5]     ; 7.925 ; 7.831 ; 8.052 ; 7.953 ;
; debug[1]   ; data[6]     ; 5.957 ; 5.840 ; 6.081 ; 5.972 ;
; debug[1]   ; data[7]     ; 6.392 ; 6.286 ; 6.526 ; 6.435 ;
; debug[1]   ; data[8]     ; 6.898 ; 6.784 ; 7.074 ; 6.940 ;
; debug[1]   ; data[9]     ; 6.441 ; 6.308 ; 6.563 ; 6.438 ;
; debug[1]   ; data[10]    ; 6.734 ; 6.626 ; 6.869 ; 6.753 ;
; debug[1]   ; data[11]    ; 6.848 ; 6.727 ; 6.960 ; 6.903 ;
; debug[1]   ; data[12]    ; 8.165 ; 8.072 ; 8.317 ; 8.217 ;
; debug[1]   ; data[13]    ; 6.824 ; 6.679 ; 6.966 ; 6.860 ;
; debug[1]   ; data[14]    ; 7.496 ; 7.351 ; 7.641 ; 7.496 ;
; debug[1]   ; data[15]    ; 7.966 ; 7.961 ; 8.083 ; 8.078 ;
; debug[1]   ; data[16]    ; 7.934 ; 7.844 ; 8.072 ; 7.982 ;
; debug[1]   ; data[17]    ; 6.424 ; 6.277 ; 6.580 ; 6.425 ;
; debug[1]   ; data[18]    ; 7.971 ; 7.844 ; 8.131 ; 8.035 ;
; debug[1]   ; data[19]    ; 6.782 ; 6.663 ; 6.939 ; 6.840 ;
; debug[1]   ; data[20]    ; 6.802 ; 6.735 ; 6.924 ; 6.826 ;
; debug[1]   ; data[21]    ; 7.255 ; 7.124 ; 7.406 ; 7.267 ;
; debug[1]   ; data[22]    ; 6.220 ; 6.143 ; 6.364 ; 6.280 ;
; debug[1]   ; data[23]    ; 6.456 ; 6.350 ; 6.620 ; 6.490 ;
; debug[1]   ; data[24]    ; 7.439 ; 7.285 ; 7.563 ; 7.476 ;
; debug[1]   ; data[25]    ; 8.532 ; 8.444 ; 8.667 ; 8.579 ;
; debug[1]   ; data[26]    ; 6.901 ; 6.765 ; 7.051 ; 6.907 ;
; debug[1]   ; data[27]    ; 7.448 ; 7.312 ; 7.589 ; 7.422 ;
; debug[1]   ; data[28]    ; 6.653 ; 6.558 ; 6.772 ; 6.677 ;
; debug[1]   ; data[29]    ; 6.634 ; 6.515 ; 6.788 ; 6.700 ;
; debug[1]   ; data[30]    ; 7.883 ; 7.753 ; 7.987 ; 7.877 ;
; debug[1]   ; data[31]    ; 6.603 ; 6.483 ; 6.739 ; 6.635 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 6.914 ; 6.767 ; 7.024 ; 6.866 ;
; debug[0]   ; data[1]     ; 6.178 ; 6.073 ; 6.320 ; 6.155 ;
; debug[0]   ; data[2]     ; 7.347 ; 7.222 ; 7.462 ; 7.326 ;
; debug[0]   ; data[3]     ; 6.068 ; 5.937 ; 6.164 ; 6.061 ;
; debug[0]   ; data[4]     ; 5.798 ; 5.687 ; 5.931 ; 5.818 ;
; debug[0]   ; data[5]     ; 6.077 ; 5.982 ; 6.199 ; 6.073 ;
; debug[0]   ; data[6]     ; 6.474 ; 6.429 ; 6.697 ; 6.507 ;
; debug[0]   ; data[7]     ; 6.363 ; 6.243 ; 6.509 ; 6.383 ;
; debug[0]   ; data[8]     ; 6.397 ; 6.304 ; 6.521 ; 6.415 ;
; debug[0]   ; data[9]     ; 6.285 ; 6.156 ; 6.405 ; 6.331 ;
; debug[0]   ; data[10]    ; 7.395 ; 7.284 ; 7.498 ; 7.387 ;
; debug[0]   ; data[11]    ; 6.614 ; 6.485 ; 6.725 ; 6.625 ;
; debug[0]   ; data[12]    ; 6.979 ; 6.889 ; 7.101 ; 7.005 ;
; debug[0]   ; data[13]    ; 5.715 ; 5.561 ; 5.830 ; 5.670 ;
; debug[0]   ; data[14]    ; 6.657 ; 6.506 ; 6.786 ; 6.641 ;
; debug[0]   ; data[15]    ; 6.910 ; 6.899 ; 7.006 ; 7.050 ;
; debug[0]   ; data[16]    ; 8.180 ; 8.062 ; 8.307 ; 8.215 ;
; debug[0]   ; data[17]    ; 5.435 ; 5.288 ; 5.549 ; 5.430 ;
; debug[0]   ; data[18]    ; 7.835 ; 7.720 ; 7.980 ; 7.842 ;
; debug[0]   ; data[19]    ; 5.167 ; 5.078 ; 5.323 ; 5.174 ;
; debug[0]   ; data[20]    ; 5.866 ; 5.777 ; 6.011 ; 5.928 ;
; debug[0]   ; data[21]    ; 5.565 ; 5.433 ; 5.693 ; 5.590 ;
; debug[0]   ; data[22]    ; 6.335 ; 6.257 ; 6.459 ; 6.375 ;
; debug[0]   ; data[23]    ; 5.601 ; 5.537 ; 5.772 ; 5.630 ;
; debug[0]   ; data[24]    ; 7.170 ; 7.042 ; 7.306 ; 7.167 ;
; debug[0]   ; data[25]    ; 5.869 ; 5.752 ; 5.981 ; 5.891 ;
; debug[0]   ; data[26]    ; 6.600 ; 6.447 ; 6.736 ; 6.609 ;
; debug[0]   ; data[27]    ; 6.064 ; 5.926 ; 6.199 ; 6.032 ;
; debug[0]   ; data[28]    ; 6.434 ; 6.332 ; 6.583 ; 6.481 ;
; debug[0]   ; data[29]    ; 5.805 ; 5.714 ; 5.939 ; 5.819 ;
; debug[0]   ; data[30]    ; 7.720 ; 7.572 ; 7.819 ; 7.697 ;
; debug[0]   ; data[31]    ; 5.728 ; 5.596 ; 5.859 ; 5.721 ;
; debug[1]   ; data[0]     ; 6.669 ; 6.511 ; 6.804 ; 6.640 ;
; debug[1]   ; data[1]     ; 6.555 ; 6.397 ; 6.689 ; 6.531 ;
; debug[1]   ; data[2]     ; 6.050 ; 5.914 ; 6.187 ; 6.045 ;
; debug[1]   ; data[3]     ; 6.438 ; 6.306 ; 6.570 ; 6.435 ;
; debug[1]   ; data[4]     ; 5.571 ; 5.460 ; 5.682 ; 5.626 ;
; debug[1]   ; data[5]     ; 7.655 ; 7.533 ; 7.786 ; 7.664 ;
; debug[1]   ; data[6]     ; 5.461 ; 5.399 ; 5.639 ; 5.455 ;
; debug[1]   ; data[7]     ; 6.172 ; 6.063 ; 6.305 ; 6.185 ;
; debug[1]   ; data[8]     ; 6.150 ; 6.083 ; 6.331 ; 6.133 ;
; debug[1]   ; data[9]     ; 6.144 ; 6.019 ; 6.285 ; 6.154 ;
; debug[1]   ; data[10]    ; 6.021 ; 5.885 ; 6.158 ; 6.016 ;
; debug[1]   ; data[11]    ; 6.523 ; 6.423 ; 6.657 ; 6.555 ;
; debug[1]   ; data[12]    ; 7.649 ; 7.557 ; 7.772 ; 7.708 ;
; debug[1]   ; data[13]    ; 6.513 ; 6.379 ; 6.652 ; 6.510 ;
; debug[1]   ; data[14]    ; 6.109 ; 5.960 ; 6.220 ; 6.126 ;
; debug[1]   ; data[15]    ; 7.679 ; 7.666 ; 7.791 ; 7.778 ;
; debug[1]   ; data[16]    ; 4.876 ; 4.758 ; 5.007 ; 4.883 ;
; debug[1]   ; data[17]    ; 6.174 ; 6.029 ; 6.298 ; 6.147 ;
; debug[1]   ; data[18]    ; 6.174 ; 6.089 ; 6.335 ; 6.190 ;
; debug[1]   ; data[19]    ; 6.478 ; 6.385 ; 6.633 ; 6.491 ;
; debug[1]   ; data[20]    ; 6.142 ; 6.106 ; 6.320 ; 6.209 ;
; debug[1]   ; data[21]    ; 6.950 ; 6.816 ; 7.094 ; 6.960 ;
; debug[1]   ; data[22]    ; 5.859 ; 5.774 ; 5.967 ; 5.917 ;
; debug[1]   ; data[23]    ; 6.202 ; 6.074 ; 6.293 ; 6.192 ;
; debug[1]   ; data[24]    ; 5.756 ; 5.599 ; 5.874 ; 5.746 ;
; debug[1]   ; data[25]    ; 8.187 ; 8.016 ; 8.322 ; 8.145 ;
; debug[1]   ; data[26]    ; 6.312 ; 6.159 ; 6.463 ; 6.304 ;
; debug[1]   ; data[27]    ; 7.126 ; 6.963 ; 7.264 ; 7.127 ;
; debug[1]   ; data[28]    ; 5.227 ; 5.129 ; 5.353 ; 5.283 ;
; debug[1]   ; data[29]    ; 6.374 ; 6.258 ; 6.501 ; 6.399 ;
; debug[1]   ; data[30]    ; 6.512 ; 6.392 ; 6.649 ; 6.523 ;
; debug[1]   ; data[31]    ; 6.375 ; 6.253 ; 6.511 ; 6.379 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk     ; -6.436 ; -698.891        ;
; clk_rom ; -0.189 ; -0.439          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_rom ; 0.088 ; 0.000           ;
; clk     ; 0.192 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk     ; -3.000 ; -383.909                      ;
; clk_rom ; -3.000 ; -9.548                        ;
+---------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                             ;
+--------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -6.436 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.120      ; 7.543      ;
; -6.432 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.363      ;
; -6.350 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.120      ; 7.457      ;
; -6.346 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.277      ;
; -6.270 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.120      ; 7.377      ;
; -6.268 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.204      ;
; -6.266 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.197      ;
; -6.262 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.120      ; 7.369      ;
; -6.258 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.189      ;
; -6.255 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.120      ; 7.362      ;
; -6.251 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.182      ;
; -6.239 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 7.181      ;
; -6.235 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 7.177      ;
; -6.235 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 7.179      ;
; -6.223 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.044     ; 7.166      ;
; -6.223 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.044     ; 7.166      ;
; -6.223 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.156      ;
; -6.223 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.156      ;
; -6.223 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.156      ;
; -6.222 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 7.172      ;
; -6.222 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 7.172      ;
; -6.222 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 7.172      ;
; -6.210 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 7.160      ;
; -6.210 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 7.160      ;
; -6.207 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.158      ;
; -6.207 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 7.159      ;
; -6.207 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.159      ;
; -6.207 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 7.159      ;
; -6.207 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.035     ; 7.159      ;
; -6.207 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.159      ;
; -6.202 ; regbuf:rgA|sr_out[0]                       ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.128      ; 7.317      ;
; -6.201 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.034     ; 7.154      ;
; -6.198 ; regbuf:rgA|sr_out[0]                       ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.048     ; 7.137      ;
; -6.190 ; mips_controle:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.120      ; 7.297      ;
; -6.186 ; mips_controle:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.117      ;
; -6.182 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.118      ;
; -6.180 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.126      ; 7.293      ;
; -6.155 ; reg:ir|sr_out[0]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.120      ; 7.262      ;
; -6.153 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 7.095      ;
; -6.151 ; reg:ir|sr_out[0]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.082      ;
; -6.149 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 7.091      ;
; -6.149 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 7.093      ;
; -6.137 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.044     ; 7.080      ;
; -6.137 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.044     ; 7.080      ;
; -6.137 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.070      ;
; -6.137 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.070      ;
; -6.137 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.070      ;
; -6.136 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 7.086      ;
; -6.136 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 7.086      ;
; -6.136 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 7.086      ;
; -6.126 ; reg:pc|sr_out[1]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.121      ; 7.234      ;
; -6.124 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 7.074      ;
; -6.124 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 7.074      ;
; -6.122 ; reg:pc|sr_out[1]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.054      ;
; -6.121 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 7.072      ;
; -6.121 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 7.073      ;
; -6.121 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.073      ;
; -6.121 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 7.073      ;
; -6.121 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.035     ; 7.073      ;
; -6.121 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 7.073      ;
; -6.119 ; reg:pc|sr_out[0]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.128      ; 7.234      ;
; -6.115 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.034     ; 7.068      ;
; -6.115 ; reg:pc|sr_out[0]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.048     ; 7.054      ;
; -6.109 ; reg:ir|sr_out[4]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.120      ; 7.216      ;
; -6.105 ; reg:ir|sr_out[4]                           ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.036      ;
; -6.102 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.038      ;
; -6.098 ; mips_controle:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.120      ; 7.205      ;
; -6.094 ; mips_controle:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 7.025      ;
; -6.094 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.030      ;
; -6.094 ; mips_controle:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.126      ; 7.207      ;
; -6.091 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.039     ; 7.039      ;
; -6.091 ; mips_controle:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.039     ; 7.039      ;
; -6.087 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.051     ; 7.023      ;
; -6.073 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 7.015      ;
; -6.069 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 7.011      ;
; -6.069 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 7.013      ;
; -6.068 ; regbuf:rgA|sr_out[1]                       ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.132      ; 7.187      ;
; -6.065 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 7.007      ;
; -6.064 ; regbuf:rgA|sr_out[1]                       ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.044     ; 7.007      ;
; -6.061 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 7.003      ;
; -6.061 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 7.005      ;
; -6.058 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 7.000      ;
; -6.057 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.044     ; 7.000      ;
; -6.057 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.044     ; 7.000      ;
; -6.057 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 6.990      ;
; -6.057 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 6.990      ;
; -6.057 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 6.990      ;
; -6.056 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 7.006      ;
; -6.056 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 7.006      ;
; -6.056 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 7.006      ;
; -6.054 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.996      ;
; -6.054 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 6.998      ;
; -6.051 ; reg:pc|sr_out[5]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.044     ; 6.994      ;
; -6.049 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.992      ;
; -6.049 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.992      ;
; -6.049 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 6.982      ;
; -6.049 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 6.982      ;
; -6.049 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 6.982      ;
; -6.048 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.998      ;
; -6.048 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.998      ;
+--------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_rom'                                                                                                                                                                                                    ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.189 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.290      ;
; -0.189 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.290      ;
; -0.087 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.188      ;
; -0.087 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.188      ;
; -0.074 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.119      ; 1.182      ;
; -0.074 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.119      ; 1.182      ;
; -0.047 ; regbuf:rgB|sr_out[22]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.148      ;
; -0.032 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.133      ;
; -0.032 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.133      ;
; -0.022 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.123      ;
; -0.022 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.123      ;
; -0.017 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 1.119      ;
; -0.017 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 1.119      ;
; -0.007 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.108      ;
; -0.007 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.108      ;
; -0.001 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.102      ;
; -0.001 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.102      ;
; 0.003  ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.053     ; 0.933      ;
; 0.003  ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; -0.053     ; 0.933      ;
; 0.006  ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.095      ;
; 0.006  ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.095      ;
; 0.031  ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.111      ; 1.069      ;
; 0.031  ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.111      ; 1.069      ;
; 0.044  ; regbuf:rgB|sr_out[12]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.118      ; 1.063      ;
; 0.050  ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 1.055      ;
; 0.050  ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 1.055      ;
; 0.061  ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.108      ; 1.036      ;
; 0.061  ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.108      ; 1.036      ;
; 0.065  ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.108      ; 1.032      ;
; 0.065  ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.108      ; 1.032      ;
; 0.077  ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.024      ;
; 0.077  ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.024      ;
; 0.080  ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.021      ;
; 0.080  ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 1.021      ;
; 0.085  ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 1.017      ;
; 0.085  ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 1.017      ;
; 0.099  ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 1.003      ;
; 0.099  ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 1.003      ;
; 0.102  ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 0.999      ;
; 0.102  ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 0.999      ;
; 0.105  ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 0.997      ;
; 0.105  ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 0.997      ;
; 0.152  ; regbuf:rgB|sr_out[11]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 0.949      ;
; 0.157  ; regbuf:rgB|sr_out[10]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; -0.074     ; 0.758      ;
; 0.160  ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 0.941      ;
; 0.160  ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 0.941      ;
; 0.178  ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.117      ; 0.928      ;
; 0.178  ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.117      ; 0.928      ;
; 0.181  ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 0.920      ;
; 0.181  ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 0.920      ;
; 0.193  ; regbuf:rgB|sr_out[25]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 0.705      ;
; 0.223  ; regbuf:rgB|sr_out[18]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 0.675      ;
; 0.270  ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.114      ; 0.833      ;
; 0.270  ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.114      ; 0.833      ;
; 0.312  ; regbuf:rgB|sr_out[20]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 0.586      ;
; 0.313  ; regbuf:rgB|sr_out[23]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.079     ; 0.597      ;
; 0.330  ; regbuf:rgB|sr_out[26]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 0.568      ;
; 0.345  ; regbuf:rgB|sr_out[4]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 0.757      ;
; 0.351  ; regbuf:rgB|sr_out[0]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 0.751      ;
; 0.351  ; regbuf:rgB|sr_out[5]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.125      ; 0.763      ;
; 0.351  ; regbuf:rgB|sr_out[17]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 0.751      ;
; 0.354  ; regbuf:rgB|sr_out[15]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.117      ; 0.752      ;
; 0.358  ; regbuf:rgB|sr_out[3]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 0.744      ;
; 0.369  ; regbuf:rgB|sr_out[7]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.125      ; 0.745      ;
; 0.381  ; regbuf:rgB|sr_out[2]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.118      ; 0.726      ;
; 0.384  ; regbuf:rgB|sr_out[1]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.126      ; 0.731      ;
; 0.390  ; regbuf:rgB|sr_out[14]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.118      ; 0.717      ;
; 0.417  ; regbuf:rgB|sr_out[8]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.123      ; 0.695      ;
; 0.474  ; regbuf:rgB|sr_out[31]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 0.631      ;
; 0.494  ; regbuf:rgB|sr_out[29]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 0.611      ;
; 0.506  ; regbuf:rgB|sr_out[21]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.115      ; 0.598      ;
; 0.519  ; regbuf:rgB|sr_out[30]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 0.586      ;
; 0.521  ; regbuf:rgB|sr_out[24]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.115      ; 0.583      ;
; 0.524  ; regbuf:rgB|sr_out[19]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.115      ; 0.580      ;
; 0.528  ; regbuf:rgB|sr_out[27]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 0.573      ;
; 0.530  ; regbuf:rgB|sr_out[16]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 0.575      ;
; 0.536  ; regbuf:rgB|sr_out[13]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 0.569      ;
; 0.537  ; regbuf:rgB|sr_out[28]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 0.568      ;
; 0.541  ; regbuf:rgB|sr_out[6]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 0.564      ;
; 0.542  ; regbuf:rgB|sr_out[9]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.112      ; 0.559      ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_rom'                                                                                                                                                                                                    ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.088 ; regbuf:rgB|sr_out[6]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.241      ; 0.473      ;
; 0.093 ; regbuf:rgB|sr_out[28]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.242      ; 0.479      ;
; 0.098 ; regbuf:rgB|sr_out[16]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.242      ; 0.484      ;
; 0.101 ; regbuf:rgB|sr_out[19]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.240      ; 0.485      ;
; 0.102 ; regbuf:rgB|sr_out[13]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.242      ; 0.488      ;
; 0.104 ; regbuf:rgB|sr_out[9]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.237      ; 0.485      ;
; 0.107 ; regbuf:rgB|sr_out[27]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.237      ; 0.488      ;
; 0.108 ; regbuf:rgB|sr_out[24]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.240      ; 0.492      ;
; 0.114 ; regbuf:rgB|sr_out[30]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.242      ; 0.500      ;
; 0.115 ; regbuf:rgB|sr_out[21]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.240      ; 0.499      ;
; 0.133 ; regbuf:rgB|sr_out[29]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.242      ; 0.519      ;
; 0.144 ; regbuf:rgB|sr_out[31]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.241      ; 0.529      ;
; 0.202 ; regbuf:rgB|sr_out[8]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.248      ; 0.594      ;
; 0.219 ; regbuf:rgB|sr_out[14]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.243      ; 0.606      ;
; 0.233 ; regbuf:rgB|sr_out[2]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.243      ; 0.620      ;
; 0.234 ; regbuf:rgB|sr_out[1]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.251      ; 0.629      ;
; 0.242 ; regbuf:rgB|sr_out[7]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.250      ; 0.636      ;
; 0.245 ; regbuf:rgB|sr_out[15]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.243      ; 0.632      ;
; 0.252 ; regbuf:rgB|sr_out[3]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.238      ; 0.634      ;
; 0.254 ; regbuf:rgB|sr_out[5]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.250      ; 0.648      ;
; 0.257 ; regbuf:rgB|sr_out[0]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.238      ; 0.639      ;
; 0.258 ; regbuf:rgB|sr_out[17]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.238      ; 0.640      ;
; 0.267 ; regbuf:rgB|sr_out[4]                       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.238      ; 0.649      ;
; 0.298 ; regbuf:rgB|sr_out[26]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 0.485      ;
; 0.308 ; regbuf:rgB|sr_out[23]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.506      ;
; 0.315 ; regbuf:rgB|sr_out[20]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 0.502      ;
; 0.328 ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.241      ; 0.713      ;
; 0.328 ; regbuf:regULA|sr_out[8]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.241      ; 0.713      ;
; 0.387 ; regbuf:rgB|sr_out[18]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 0.574      ;
; 0.394 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.777      ;
; 0.394 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.777      ;
; 0.397 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.780      ;
; 0.397 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.780      ;
; 0.400 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.783      ;
; 0.400 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.783      ;
; 0.403 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.786      ;
; 0.403 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.786      ;
; 0.410 ; regbuf:rgB|sr_out[25]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 0.597      ;
; 0.412 ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.243      ; 0.799      ;
; 0.412 ; regbuf:regULA|sr_out[6]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.243      ; 0.799      ;
; 0.426 ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.809      ;
; 0.426 ; regbuf:regULA|sr_out[2]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.809      ;
; 0.432 ; regbuf:rgB|sr_out[11]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.237      ; 0.813      ;
; 0.439 ; regbuf:rgB|sr_out[10]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.642      ;
; 0.470 ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.853      ;
; 0.470 ; reg:pc|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.853      ;
; 0.481 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.864      ;
; 0.481 ; mips_controle:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.864      ;
; 0.486 ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.869      ;
; 0.486 ; regbuf:regULA|sr_out[4]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.869      ;
; 0.487 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.870      ;
; 0.487 ; mips_controle:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.870      ;
; 0.495 ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.878      ;
; 0.495 ; regbuf:regULA|sr_out[7]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.878      ;
; 0.505 ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.235      ; 0.884      ;
; 0.505 ; reg:pc|sr_out[6]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.235      ; 0.884      ;
; 0.509 ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.235      ; 0.888      ;
; 0.509 ; reg:pc|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.235      ; 0.888      ;
; 0.510 ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.242      ; 0.896      ;
; 0.510 ; regbuf:regULA|sr_out[5]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.242      ; 0.896      ;
; 0.518 ; regbuf:rgB|sr_out[12]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.243      ; 0.905      ;
; 0.534 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.917      ;
; 0.534 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.917      ;
; 0.536 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.919      ;
; 0.536 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.919      ;
; 0.541 ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.237      ; 0.922      ;
; 0.541 ; reg:pc|sr_out[2]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.237      ; 0.922      ;
; 0.543 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.926      ;
; 0.543 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.926      ;
; 0.567 ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 0.791      ;
; 0.567 ; reg:pc|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 0.791      ;
; 0.573 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.956      ;
; 0.573 ; reg:pc|sr_out[7]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 0.956      ;
; 0.588 ; regbuf:rgB|sr_out[22]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.237      ; 0.969      ;
; 0.594 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.238      ; 0.976      ;
; 0.594 ; regbuf:regULA|sr_out[3]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.238      ; 0.976      ;
; 0.619 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.245      ; 1.008      ;
; 0.619 ; reg:pc|sr_out[0]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.245      ; 1.008      ;
; 0.620 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 1.003      ;
; 0.620 ; mips_controle:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.239      ; 1.003      ;
+-------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                              ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.192 ; breg:bcoreg|breg32_rtl_0_bypass[47]        ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.217 ; mips_controle:ctr_mips|pstate.decode_st    ; mips_controle:ctr_mips|pstate.c_mem_add_st                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.338      ;
; 0.246 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.058      ; 0.388      ;
; 0.262 ; regbuf:regULA|sr_out[29]                   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.378      ;
; 0.289 ; mips_controle:ctr_mips|pstate.rtype_ex_st  ; mips_controle:ctr_mips|pstate.writereg_st                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.410      ;
; 0.297 ; reg:ir|sr_out[30]                          ; mips_controle:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.030      ; 0.411      ;
; 0.302 ; regbuf:regULA|sr_out[24]                   ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.305 ; regbuf:rdm|sr_out[3]                       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.214      ; 0.623      ;
; 0.309 ; regbuf:regULA|sr_out[20]                   ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.321 ; mips_controle:ctr_mips|pstate.decode_st    ; mips_controle:ctr_mips|pstate.branch_ex_st                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.324 ; breg:bcoreg|breg32_rtl_1_bypass[33]        ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.445      ;
; 0.326 ; breg:bcoreg|breg32_rtl_1_bypass[47]        ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.650      ;
; 0.328 ; breg:bcoreg|breg32_rtl_1_bypass[51]        ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.046      ; 0.458      ;
; 0.329 ; breg:bcoreg|breg32_rtl_1_bypass[61]        ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.046      ; 0.459      ;
; 0.330 ; breg:bcoreg|breg32_rtl_1_bypass[57]        ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.459      ;
; 0.331 ; breg:bcoreg|breg32_rtl_1_bypass[67]        ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.453      ;
; 0.331 ; breg:bcoreg|breg32_rtl_1_bypass[31]        ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.460      ;
; 0.334 ; regbuf:regULA|sr_out[3]                    ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.214      ; 0.652      ;
; 0.337 ; breg:bcoreg|breg32_rtl_1_bypass[39]        ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.458      ;
; 0.340 ; breg:bcoreg|breg32_rtl_1_bypass[58]        ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.234      ; 0.658      ;
; 0.366 ; regbuf:regULA|sr_out[21]                   ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.366 ; reg:ir|sr_out[31]                          ; mips_controle:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.030      ; 0.480      ;
; 0.373 ; regbuf:regULA|sr_out[11]                   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.383 ; regbuf:regULA|sr_out[25]                   ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.388 ; breg:bcoreg|breg32_rtl_1_bypass[65]        ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.508      ;
; 0.392 ; breg:bcoreg|breg32_rtl_1_bypass[17]        ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.162     ; 0.314      ;
; 0.394 ; regbuf:rdm|sr_out[11]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.221      ; 0.719      ;
; 0.398 ; breg:bcoreg|breg32_rtl_1_bypass[48]        ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.046      ; 0.528      ;
; 0.400 ; regbuf:regULA|sr_out[11]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.221      ; 0.725      ;
; 0.401 ; reg:ir|sr_out[27]                          ; mips_controle:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.030      ; 0.515      ;
; 0.413 ; reg:ir|sr_out[26]                          ; mips_controle:ctr_mips|pstate.ldregbyte_st                                                         ; clk          ; clk         ; 0.000        ; -0.161     ; 0.336      ;
; 0.415 ; breg:bcoreg|breg32_rtl_0_bypass[68]        ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.535      ;
; 0.423 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|breg32_rtl_0_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.545      ;
; 0.423 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.545      ;
; 0.436 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.211      ; 0.751      ;
; 0.437 ; regbuf:rdm|sr_out[18]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.760      ;
; 0.444 ; breg:bcoreg|breg32_rtl_1_bypass[35]        ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.565      ;
; 0.447 ; breg:bcoreg|breg32_rtl_0_bypass[11]        ; regbuf:rgA|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; breg:bcoreg|breg32_rtl_1_bypass[52]        ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.046      ; 0.578      ;
; 0.450 ; breg:bcoreg|breg32_rtl_1_bypass[62]        ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.046      ; 0.580      ;
; 0.452 ; mips_controle:ctr_mips|pstate.ldreghalf_st ; mips_controle:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.458 ; mips_controle:ctr_mips|pstate.ldregbyte_st ; mips_controle:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.467 ; breg:bcoreg|breg32_rtl_1_bypass[73]        ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.589      ;
; 0.470 ; regbuf:rdm|sr_out[17]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.216      ; 0.790      ;
; 0.471 ; reg:ir|sr_out[16]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.612      ;
; 0.473 ; reg:ir|sr_out[27]                          ; mips_controle:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.030      ; 0.587      ;
; 0.478 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.478 ; regbuf:regULA|sr_out[23]                   ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.599      ;
; 0.479 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.608      ;
; 0.479 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|breg32_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.608      ;
; 0.479 ; mips_controle:ctr_mips|pstate.c_mem_add_st ; mips_controle:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.208      ; 0.771      ;
; 0.480 ; reg:ir|sr_out[17]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.621      ;
; 0.480 ; regbuf:rdm|sr_out[1]                       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.629      ;
; 0.480 ; regbuf:regULA|sr_out[28]                   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.620      ;
; 0.501 ; regbuf:rdm|sr_out[28]                      ; breg:bcoreg|breg32_rtl_1_bypass[67]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.622      ;
; 0.505 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.249      ; 0.838      ;
; 0.513 ; breg:bcoreg|breg32_rtl_0_bypass[23]        ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.151     ; 0.446      ;
; 0.516 ; reg:ir|sr_out[17]                          ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.149     ; 0.451      ;
; 0.521 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.829      ;
; 0.521 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[6]                                                                 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.829      ;
; 0.521 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[8]                                                                 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.829      ;
; 0.521 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.829      ;
; 0.521 ; breg:bcoreg|breg32_rtl_0_bypass[59]        ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.644      ;
; 0.521 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.829      ;
; 0.522 ; regbuf:regULA|sr_out[8]                    ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.647      ;
; 0.523 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.846      ;
; 0.525 ; breg:bcoreg|breg32_rtl_0_bypass[69]        ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.151     ; 0.458      ;
; 0.526 ; breg:bcoreg|breg32_rtl_0_bypass[67]        ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.151     ; 0.459      ;
; 0.527 ; breg:bcoreg|breg32_rtl_0_bypass[13]        ; regbuf:rgA|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.151     ; 0.460      ;
; 0.527 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|breg32_rtl_0_bypass[57]                                                                ; clk          ; clk         ; 0.000        ; 0.231      ; 0.842      ;
; 0.540 ; regbuf:regULA|sr_out[7]                    ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.674      ;
; 0.546 ; reg:ir|sr_out[12]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.031      ; 0.681      ;
; 0.553 ; reg:ir|sr_out[31]                          ; mips_controle:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.030      ; 0.667      ;
; 0.558 ; reg:ir|sr_out[26]                          ; mips_controle:ctr_mips|pstate.stregbyte_st                                                         ; clk          ; clk         ; 0.000        ; -0.161     ; 0.481      ;
; 0.569 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.716      ;
; 0.572 ; reg:ir|sr_out[19]                          ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.022      ; 0.698      ;
; 0.580 ; breg:bcoreg|breg32_rtl_0_bypass[73]        ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.150     ; 0.514      ;
; 0.582 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.883      ;
; 0.582 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[4]                                                                 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.883      ;
; 0.582 ; mips_controle:ctr_mips|pstate.fetch_st     ; breg:bcoreg|breg32_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.883      ;
; 0.582 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.883      ;
; 0.582 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.883      ;
; 0.582 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.883      ;
; 0.582 ; mips_controle:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.883      ;
; 0.582 ; reg:ir|sr_out[12]                          ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.155     ; 0.511      ;
; 0.586 ; breg:bcoreg|breg32_rtl_1_bypass[74]        ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.708      ;
; 0.588 ; breg:bcoreg|breg32_rtl_0_bypass[65]        ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; -0.151     ; 0.521      ;
; 0.592 ; mips_controle:ctr_mips|pstate.readmem_st   ; mips_controle:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.714      ;
; 0.594 ; breg:bcoreg|breg32_rtl_0_bypass[66]        ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; -0.151     ; 0.527      ;
; 0.599 ; breg:bcoreg|breg32_rtl_0_bypass[52]        ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.721      ;
; 0.599 ; regbuf:regULA|sr_out[21]                   ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.228      ; 0.931      ;
; 0.600 ; breg:bcoreg|breg32_rtl_0_bypass[51]        ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.162     ; 0.522      ;
; 0.604 ; reg:ir|sr_out[19]                          ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.164     ; 0.524      ;
; 0.605 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.134     ; 0.555      ;
; 0.607 ; regbuf:rdm|sr_out[28]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.935      ;
; 0.611 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|breg32_rtl_1_bypass[57]                                                                ; clk          ; clk         ; 0.000        ; 0.236      ; 0.931      ;
; 0.615 ; regbuf:rdm|sr_out[14]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.943      ;
; 0.617 ; reg:ir|sr_out[16]                          ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.029      ; 0.750      ;
; 0.617 ; reg:ir|sr_out[20]                          ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.132     ; 0.569      ;
; 0.624 ; mips_controle:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.745      ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_7ki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_7ki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[27]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[28]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[29]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[30]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[31]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[32]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[33]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[34]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[35]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[36]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[37]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[38]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[39]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[40]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[41]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[42]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[43]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[44]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[45]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[46]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[47]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[48]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[49]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[50]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[51]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[52]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[53]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[54]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[55]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[56]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[57]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[58]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[59]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[60]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[61]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[62]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[63]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[64]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[65]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[66]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[67]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[68]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[69]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[70]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[71]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[72]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[73]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[74]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_rom'                                                                                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_rom ; Rise       ; clk_rom                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ;
; -0.092 ; 0.138        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.092 ; 0.138        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ;
; -0.092 ; 0.138        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -0.092 ; 0.138        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ;
; -0.090 ; 0.140        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -0.090 ; 0.140        ; 0.230          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~input|o                                                                                              ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~inputclkctrl|inclk[0]                                                                                ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~inputclkctrl|outclk                                                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a0|clk0                                                    ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a14|clk0                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~input|i                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~input|i                                                                                              ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_address_reg0 ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_rff1:auto_generated|ram_block1a14~porta_we_reg       ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a0|clk0                                                    ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; mem|altsyncram_component|auto_generated|ram_block1a14|clk0                                                   ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~inputclkctrl|inclk[0]                                                                                ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~inputclkctrl|outclk                                                                                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~input|o                                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.597 ; 1.844 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; rst       ; clk        ; 0.087 ; -0.147 ; Rise       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 11.121 ; 11.188 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 11.121 ; 11.188 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.175  ; 9.387  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.706 ; 10.809 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 10.280 ; 10.556 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.877  ; 9.949  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.856  ; 10.038 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.385  ; 9.454  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.851  ; 10.094 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.628  ; 9.739  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.622  ; 9.812  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.549 ; 10.626 ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.666  ; 8.764  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.764  ; 9.858  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.319  ; 9.384  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.449  ; 9.557  ; Rise       ; clk             ;
;  data[15] ; clk        ; 10.218 ; 10.519 ; Rise       ; clk             ;
;  data[16] ; clk        ; 10.273 ; 10.289 ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.569  ; 9.717  ; Rise       ; clk             ;
;  data[18] ; clk        ; 10.750 ; 10.913 ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.107  ; 9.246  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.755  ; 9.877  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.519  ; 9.677  ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.329 ; 10.459 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.484  ; 9.659  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.874 ; 10.957 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.604  ; 9.798  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.391  ; 9.497  ; Rise       ; clk             ;
;  data[27] ; clk        ; 8.992  ; 9.099  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.838 ; 10.865 ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.767  ; 9.093  ; Rise       ; clk             ;
;  data[30] ; clk        ; 10.757 ; 10.943 ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.068  ; 9.211  ; Rise       ; clk             ;
; led_clk   ; clk        ; 2.294  ; 2.648  ; Rise       ; clk             ;
; led_clk   ; clk        ; 2.294  ; 2.648  ; Fall       ; clk             ;
; data[*]   ; clk_rom    ; 7.323  ; 7.589  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.783  ; 6.994  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 5.945  ; 6.107  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.271  ; 6.465  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 5.968  ; 6.144  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 5.869  ; 6.022  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.821  ; 7.045  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 5.810  ; 5.960  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.294  ; 6.523  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.506  ; 6.749  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.087  ; 6.284  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.063  ; 6.195  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 5.933  ; 6.098  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.323  ; 7.589  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.810  ; 6.997  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.565  ; 6.816  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.493  ; 6.684  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 5.792  ; 5.885  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.556  ; 6.735  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.212  ; 7.548  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 5.920  ; 5.999  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.283  ; 6.509  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.517  ; 6.708  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.259  ; 6.504  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 5.796  ; 5.877  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.329  ; 6.476  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.675  ; 6.949  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.675  ; 6.929  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.095  ; 6.282  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.641  ; 6.893  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.470  ; 6.657  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.616  ; 6.871  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.443  ; 6.658  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.115 ; 4.161 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.657 ; 4.701 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.140 ; 5.226 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.213 ; 5.412 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.500 ; 4.574 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.386 ; 4.462 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.033 ; 6.093 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.028 ; 5.215 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.721 ; 4.838 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.575 ; 4.734 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.570 ; 4.686 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.387 ; 4.432 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.223 ; 4.307 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.802 ; 5.900 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.573 ; 4.624 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.615 ; 4.726 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.405 ; 5.513 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.115 ; 4.161 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.812 ; 4.808 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.940 ; 5.098 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.942 ; 4.953 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.339 ; 4.437 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.357 ; 5.393 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.498 ; 4.673 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.667 ; 4.671 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.472 ; 4.544 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.693 ; 5.842 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.816 ; 4.899 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.413 ; 4.484 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.010 ; 5.190 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.361 ; 4.385 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.972 ; 5.181 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.308 ; 5.394 ; Rise       ; clk             ;
; led_clk   ; clk        ; 2.232 ; 2.586 ; Rise       ; clk             ;
; led_clk   ; clk        ; 2.232 ; 2.586 ; Fall       ; clk             ;
; data[*]   ; clk_rom    ; 5.540 ; 5.615 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.489 ; 6.681 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 5.690 ; 5.845 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 5.990 ; 6.167 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 5.705 ; 5.862 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 5.617 ; 5.764 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.512 ; 6.727 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 5.560 ; 5.704 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.017 ; 6.226 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.228 ; 6.461 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 5.824 ; 6.014 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 5.804 ; 5.928 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 5.656 ; 5.816 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.025 ; 7.272 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.521 ; 6.699 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.286 ; 6.526 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.237 ; 6.419 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 5.540 ; 5.615 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.271 ; 6.432 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.906 ; 7.228 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 5.667 ; 5.741 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.013 ; 6.231 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.220 ; 6.402 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 5.990 ; 6.225 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 5.548 ; 5.624 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.039 ; 6.179 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.390 ; 6.652 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.384 ; 6.616 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 5.813 ; 5.993 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.354 ; 6.583 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.175 ; 6.354 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.334 ; 6.579 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.161 ; 6.358 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.761 ; 4.828 ; 4.977 ; 5.044 ;
; debug[0]   ; data[1]     ; 4.821 ; 4.909 ; 5.001 ; 5.073 ;
; debug[0]   ; data[2]     ; 5.029 ; 5.132 ; 5.194 ; 5.297 ;
; debug[0]   ; data[3]     ; 4.444 ; 4.514 ; 4.631 ; 4.708 ;
; debug[0]   ; data[4]     ; 3.944 ; 4.016 ; 4.192 ; 4.264 ;
; debug[0]   ; data[5]     ; 5.441 ; 5.525 ; 5.721 ; 5.805 ;
; debug[0]   ; data[6]     ; 4.486 ; 4.555 ; 4.698 ; 4.795 ;
; debug[0]   ; data[7]     ; 4.559 ; 4.700 ; 4.799 ; 4.939 ;
; debug[0]   ; data[8]     ; 4.377 ; 4.494 ; 4.675 ; 4.786 ;
; debug[0]   ; data[9]     ; 4.496 ; 4.608 ; 4.735 ; 4.847 ;
; debug[0]   ; data[10]    ; 5.152 ; 5.226 ; 5.314 ; 5.391 ;
; debug[0]   ; data[11]    ; 4.950 ; 5.042 ; 5.121 ; 5.239 ;
; debug[0]   ; data[12]    ; 4.874 ; 4.975 ; 5.163 ; 5.257 ;
; debug[0]   ; data[13]    ; 4.352 ; 4.411 ; 4.646 ; 4.710 ;
; debug[0]   ; data[14]    ; 4.474 ; 4.582 ; 4.728 ; 4.836 ;
; debug[0]   ; data[15]    ; 6.049 ; 6.154 ; 6.171 ; 6.276 ;
; debug[0]   ; data[16]    ; 5.842 ; 5.858 ; 6.030 ; 6.046 ;
; debug[0]   ; data[17]    ; 4.078 ; 4.068 ; 4.368 ; 4.358 ;
; debug[0]   ; data[18]    ; 5.321 ; 5.484 ; 5.574 ; 5.737 ;
; debug[0]   ; data[19]    ; 4.948 ; 4.960 ; 5.163 ; 5.175 ;
; debug[0]   ; data[20]    ; 3.948 ; 4.070 ; 4.225 ; 4.347 ;
; debug[0]   ; data[21]    ; 4.917 ; 4.988 ; 5.156 ; 5.227 ;
; debug[0]   ; data[22]    ; 4.337 ; 4.467 ; 4.576 ; 4.713 ;
; debug[0]   ; data[23]    ; 4.288 ; 4.314 ; 4.542 ; 4.568 ;
; debug[0]   ; data[24]    ; 4.940 ; 5.023 ; 5.230 ; 5.313 ;
; debug[0]   ; data[25]    ; 5.687 ; 5.796 ; 5.856 ; 5.965 ;
; debug[0]   ; data[26]    ; 4.444 ; 4.550 ; 4.695 ; 4.801 ;
; debug[0]   ; data[27]    ; 4.178 ; 4.272 ; 4.429 ; 4.522 ;
; debug[0]   ; data[28]    ; 4.426 ; 4.453 ; 4.704 ; 4.731 ;
; debug[0]   ; data[29]    ; 4.149 ; 4.196 ; 4.403 ; 4.450 ;
; debug[0]   ; data[30]    ; 5.270 ; 5.456 ; 5.508 ; 5.694 ;
; debug[0]   ; data[31]    ; 4.118 ; 4.227 ; 4.384 ; 4.492 ;
; debug[1]   ; data[0]     ; 4.975 ; 5.042 ; 5.162 ; 5.217 ;
; debug[1]   ; data[1]     ; 4.439 ; 4.527 ; 4.684 ; 4.772 ;
; debug[1]   ; data[2]     ; 4.481 ; 4.584 ; 4.716 ; 4.807 ;
; debug[1]   ; data[3]     ; 4.383 ; 4.453 ; 4.578 ; 4.648 ;
; debug[1]   ; data[4]     ; 3.996 ; 4.068 ; 4.236 ; 4.315 ;
; debug[1]   ; data[5]     ; 5.283 ; 5.367 ; 5.565 ; 5.649 ;
; debug[1]   ; data[6]     ; 3.886 ; 3.955 ; 4.172 ; 4.241 ;
; debug[1]   ; data[7]     ; 4.151 ; 4.292 ; 4.443 ; 4.584 ;
; debug[1]   ; data[8]     ; 4.497 ; 4.614 ; 4.790 ; 4.901 ;
; debug[1]   ; data[9]     ; 4.198 ; 4.310 ; 4.467 ; 4.586 ;
; debug[1]   ; data[10]    ; 4.434 ; 4.511 ; 4.682 ; 4.753 ;
; debug[1]   ; data[11]    ; 4.473 ; 4.565 ; 4.705 ; 4.823 ;
; debug[1]   ; data[12]    ; 5.514 ; 5.608 ; 5.694 ; 5.788 ;
; debug[1]   ; data[13]    ; 4.473 ; 4.532 ; 4.761 ; 4.825 ;
; debug[1]   ; data[14]    ; 4.916 ; 5.024 ; 5.093 ; 5.201 ;
; debug[1]   ; data[15]    ; 5.411 ; 5.516 ; 5.647 ; 5.752 ;
; debug[1]   ; data[16]    ; 5.366 ; 5.382 ; 5.616 ; 5.632 ;
; debug[1]   ; data[17]    ; 4.256 ; 4.246 ; 4.553 ; 4.543 ;
; debug[1]   ; data[18]    ; 5.194 ; 5.357 ; 5.441 ; 5.604 ;
; debug[1]   ; data[19]    ; 4.516 ; 4.528 ; 4.789 ; 4.801 ;
; debug[1]   ; data[20]    ; 4.448 ; 4.570 ; 4.667 ; 4.770 ;
; debug[1]   ; data[21]    ; 4.789 ; 4.860 ; 5.069 ; 5.140 ;
; debug[1]   ; data[22]    ; 4.055 ; 4.185 ; 4.344 ; 4.474 ;
; debug[1]   ; data[23]    ; 4.273 ; 4.299 ; 4.527 ; 4.546 ;
; debug[1]   ; data[24]    ; 4.880 ; 4.963 ; 5.189 ; 5.272 ;
; debug[1]   ; data[25]    ; 5.624 ; 5.733 ; 5.819 ; 5.928 ;
; debug[1]   ; data[26]    ; 4.493 ; 4.599 ; 4.702 ; 4.807 ;
; debug[1]   ; data[27]    ; 4.858 ; 4.952 ; 5.021 ; 5.096 ;
; debug[1]   ; data[28]    ; 4.404 ; 4.431 ; 4.682 ; 4.709 ;
; debug[1]   ; data[29]    ; 4.387 ; 4.419 ; 4.629 ; 4.676 ;
; debug[1]   ; data[30]    ; 5.108 ; 5.294 ; 5.365 ; 5.551 ;
; debug[1]   ; data[31]    ; 4.315 ; 4.424 ; 4.563 ; 4.672 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.603 ; 4.647 ; 4.806 ; 4.850 ;
; debug[0]   ; data[1]     ; 4.103 ; 4.190 ; 4.345 ; 4.387 ;
; debug[0]   ; data[2]     ; 4.852 ; 4.932 ; 5.006 ; 5.086 ;
; debug[0]   ; data[3]     ; 4.029 ; 4.099 ; 4.232 ; 4.321 ;
; debug[0]   ; data[4]     ; 3.800 ; 3.876 ; 4.060 ; 4.136 ;
; debug[0]   ; data[5]     ; 4.013 ; 4.085 ; 4.286 ; 4.341 ;
; debug[0]   ; data[6]     ; 4.220 ; 4.346 ; 4.523 ; 4.566 ;
; debug[0]   ; data[7]     ; 4.185 ; 4.306 ; 4.436 ; 4.550 ;
; debug[0]   ; data[8]     ; 4.156 ; 4.304 ; 4.432 ; 4.576 ;
; debug[0]   ; data[9]     ; 4.121 ; 4.223 ; 4.364 ; 4.504 ;
; debug[0]   ; data[10]    ; 4.943 ; 4.990 ; 5.098 ; 5.145 ;
; debug[0]   ; data[11]    ; 4.416 ; 4.487 ; 4.579 ; 4.670 ;
; debug[0]   ; data[12]    ; 4.702 ; 4.800 ; 4.969 ; 5.067 ;
; debug[0]   ; data[13]    ; 3.771 ; 3.813 ; 4.049 ; 4.084 ;
; debug[0]   ; data[14]    ; 4.307 ; 4.418 ; 4.547 ; 4.658 ;
; debug[0]   ; data[15]    ; 4.755 ; 4.849 ; 4.949 ; 5.081 ;
; debug[0]   ; data[16]    ; 5.456 ; 5.451 ; 5.663 ; 5.658 ;
; debug[0]   ; data[17]    ; 3.623 ; 3.615 ; 3.873 ; 3.884 ;
; debug[0]   ; data[18]    ; 5.070 ; 5.228 ; 5.296 ; 5.454 ;
; debug[0]   ; data[19]    ; 3.470 ; 3.482 ; 3.774 ; 3.741 ;
; debug[0]   ; data[20]    ; 3.815 ; 3.913 ; 4.103 ; 4.201 ;
; debug[0]   ; data[21]    ; 3.675 ; 3.698 ; 3.942 ; 3.985 ;
; debug[0]   ; data[22]    ; 4.128 ; 4.260 ; 4.399 ; 4.524 ;
; debug[0]   ; data[23]    ; 3.741 ; 3.778 ; 4.026 ; 4.021 ;
; debug[0]   ; data[24]    ; 4.685 ; 4.733 ; 4.947 ; 4.995 ;
; debug[0]   ; data[25]    ; 3.836 ; 3.937 ; 4.096 ; 4.216 ;
; debug[0]   ; data[26]    ; 4.264 ; 4.347 ; 4.508 ; 4.610 ;
; debug[0]   ; data[27]    ; 3.936 ; 4.017 ; 4.199 ; 4.263 ;
; debug[0]   ; data[28]    ; 4.221 ; 4.253 ; 4.484 ; 4.516 ;
; debug[0]   ; data[29]    ; 3.851 ; 3.885 ; 4.108 ; 4.125 ;
; debug[0]   ; data[30]    ; 5.027 ; 5.200 ; 5.253 ; 5.426 ;
; debug[0]   ; data[31]    ; 3.767 ; 3.857 ; 4.043 ; 4.126 ;
; debug[1]   ; data[0]     ; 4.426 ; 4.474 ; 4.636 ; 4.677 ;
; debug[1]   ; data[1]     ; 4.232 ; 4.318 ; 4.489 ; 4.575 ;
; debug[1]   ; data[2]     ; 3.941 ; 4.025 ; 4.197 ; 4.274 ;
; debug[1]   ; data[3]     ; 4.219 ; 4.293 ; 4.427 ; 4.501 ;
; debug[1]   ; data[4]     ; 3.677 ; 3.739 ; 3.929 ; 4.029 ;
; debug[1]   ; data[5]     ; 4.963 ; 5.023 ; 5.256 ; 5.316 ;
; debug[1]   ; data[6]     ; 3.561 ; 3.679 ; 3.881 ; 3.920 ;
; debug[1]   ; data[7]     ; 4.013 ; 4.130 ; 4.290 ; 4.407 ;
; debug[1]   ; data[8]     ; 4.018 ; 4.170 ; 4.317 ; 4.382 ;
; debug[1]   ; data[9]     ; 3.992 ; 4.108 ; 4.293 ; 4.402 ;
; debug[1]   ; data[10]    ; 3.990 ; 4.031 ; 4.245 ; 4.279 ;
; debug[1]   ; data[11]    ; 4.262 ; 4.346 ; 4.494 ; 4.578 ;
; debug[1]   ; data[12]    ; 5.180 ; 5.274 ; 5.349 ; 5.462 ;
; debug[1]   ; data[13]    ; 4.272 ; 4.323 ; 4.537 ; 4.588 ;
; debug[1]   ; data[14]    ; 3.988 ; 4.085 ; 4.240 ; 4.375 ;
; debug[1]   ; data[15]    ; 5.157 ; 5.265 ; 5.406 ; 5.514 ;
; debug[1]   ; data[16]    ; 3.265 ; 3.264 ; 3.558 ; 3.550 ;
; debug[1]   ; data[17]    ; 4.034 ; 4.030 ; 4.346 ; 4.342 ;
; debug[1]   ; data[18]    ; 4.029 ; 4.188 ; 4.338 ; 4.452 ;
; debug[1]   ; data[19]    ; 4.277 ; 4.288 ; 4.568 ; 4.579 ;
; debug[1]   ; data[20]    ; 4.036 ; 4.165 ; 4.301 ; 4.386 ;
; debug[1]   ; data[21]    ; 4.512 ; 4.548 ; 4.802 ; 4.838 ;
; debug[1]   ; data[22]    ; 3.826 ; 3.945 ; 4.095 ; 4.237 ;
; debug[1]   ; data[23]    ; 4.056 ; 4.060 ; 4.368 ; 4.391 ;
; debug[1]   ; data[24]    ; 3.797 ; 3.832 ; 4.071 ; 4.126 ;
; debug[1]   ; data[25]    ; 5.270 ; 5.419 ; 5.479 ; 5.628 ;
; debug[1]   ; data[26]    ; 4.127 ; 4.214 ; 4.348 ; 4.428 ;
; debug[1]   ; data[27]    ; 4.642 ; 4.713 ; 4.821 ; 4.911 ;
; debug[1]   ; data[28]    ; 3.483 ; 3.511 ; 3.769 ; 3.816 ;
; debug[1]   ; data[29]    ; 4.218 ; 4.242 ; 4.444 ; 4.471 ;
; debug[1]   ; data[30]    ; 4.256 ; 4.419 ; 4.536 ; 4.692 ;
; debug[1]   ; data[31]    ; 4.174 ; 4.260 ; 4.408 ; 4.494 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.106   ; 0.088 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -12.106   ; 0.192 ; N/A      ; N/A     ; -3.000              ;
;  clk_rom         ; -1.035    ; 0.088 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1453.567 ; 0.0   ; 0.0      ; 0.0     ; -395.436            ;
;  clk             ; -1448.856 ; 0.000 ; N/A      ; N/A     ; -383.909            ;
;  clk_rom         ; -4.711    ; 0.000 ; N/A      ; N/A     ; -16.044             ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.757 ; 2.795 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.226 ; 0.146 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 18.886 ; 18.821 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.886 ; 18.821 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 15.880 ; 15.833 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.504 ; 18.412 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.843 ; 17.786 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 16.913 ; 16.848 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 17.041 ; 17.009 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 16.310 ; 16.230 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.042 ; 17.010 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 16.531 ; 16.439 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 16.739 ; 16.706 ; Rise       ; clk             ;
;  data[10] ; clk        ; 18.129 ; 18.132 ; Rise       ; clk             ;
;  data[11] ; clk        ; 15.096 ; 15.000 ; Rise       ; clk             ;
;  data[12] ; clk        ; 16.690 ; 16.643 ; Rise       ; clk             ;
;  data[13] ; clk        ; 16.116 ; 16.031 ; Rise       ; clk             ;
;  data[14] ; clk        ; 16.317 ; 16.214 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.477 ; 17.621 ; Rise       ; clk             ;
;  data[16] ; clk        ; 17.379 ; 17.344 ; Rise       ; clk             ;
;  data[17] ; clk        ; 16.708 ; 16.632 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.541 ; 18.532 ; Rise       ; clk             ;
;  data[19] ; clk        ; 15.851 ; 15.836 ; Rise       ; clk             ;
;  data[20] ; clk        ; 16.953 ; 16.948 ; Rise       ; clk             ;
;  data[21] ; clk        ; 16.411 ; 16.346 ; Rise       ; clk             ;
;  data[22] ; clk        ; 17.536 ; 17.520 ; Rise       ; clk             ;
;  data[23] ; clk        ; 16.393 ; 16.462 ; Rise       ; clk             ;
;  data[24] ; clk        ; 18.623 ; 18.608 ; Rise       ; clk             ;
;  data[25] ; clk        ; 16.713 ; 16.647 ; Rise       ; clk             ;
;  data[26] ; clk        ; 16.188 ; 16.131 ; Rise       ; clk             ;
;  data[27] ; clk        ; 15.571 ; 15.501 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.332 ; 18.285 ; Rise       ; clk             ;
;  data[29] ; clk        ; 15.322 ; 15.367 ; Rise       ; clk             ;
;  data[30] ; clk        ; 18.545 ; 18.532 ; Rise       ; clk             ;
;  data[31] ; clk        ; 15.541 ; 15.495 ; Rise       ; clk             ;
; led_clk   ; clk        ; 3.895  ; 4.008  ; Rise       ; clk             ;
; led_clk   ; clk        ; 3.895  ; 4.008  ; Fall       ; clk             ;
; data[*]   ; clk_rom    ; 12.894 ; 12.947 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.080 ; 12.055 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 10.703 ; 10.656 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.342 ; 11.281 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 10.747 ; 10.702 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 10.522 ; 10.505 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.118 ; 12.161 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 10.512 ; 10.451 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.331 ; 11.306 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.677 ; 11.652 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 10.969 ; 10.936 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 10.828 ; 10.830 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 10.714 ; 10.664 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.883 ; 12.947 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.149 ; 12.113 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.820 ; 11.778 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.402 ; 11.478 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 10.339 ; 10.323 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.706 ; 11.684 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.894 ; 12.933 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 10.558 ; 10.513 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.269 ; 11.272 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.654 ; 11.662 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.240 ; 11.303 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 10.374 ; 10.320 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.279 ; 11.261 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.950 ; 11.936 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.015 ; 11.986 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.003 ; 10.983 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.752 ; 11.846 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.542 ; 11.558 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.849 ; 11.848 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.593 ; 11.530 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.115 ; 4.161 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.657 ; 4.701 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.140 ; 5.226 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.213 ; 5.412 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.500 ; 4.574 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.386 ; 4.462 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.033 ; 6.093 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.028 ; 5.215 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.721 ; 4.838 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.575 ; 4.734 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.570 ; 4.686 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.387 ; 4.432 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.223 ; 4.307 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.802 ; 5.900 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.573 ; 4.624 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.615 ; 4.726 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.405 ; 5.513 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.115 ; 4.161 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.812 ; 4.808 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.940 ; 5.098 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.942 ; 4.953 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.339 ; 4.437 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.357 ; 5.393 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.498 ; 4.673 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.667 ; 4.671 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.472 ; 4.544 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.693 ; 5.842 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.816 ; 4.899 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.413 ; 4.484 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.010 ; 5.190 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.361 ; 4.385 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.972 ; 5.181 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.308 ; 5.394 ; Rise       ; clk             ;
; led_clk   ; clk        ; 2.232 ; 2.586 ; Rise       ; clk             ;
; led_clk   ; clk        ; 2.232 ; 2.586 ; Fall       ; clk             ;
; data[*]   ; clk_rom    ; 5.540 ; 5.615 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.489 ; 6.681 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 5.690 ; 5.845 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 5.990 ; 6.167 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 5.705 ; 5.862 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 5.617 ; 5.764 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.512 ; 6.727 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 5.560 ; 5.704 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.017 ; 6.226 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.228 ; 6.461 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 5.824 ; 6.014 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 5.804 ; 5.928 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 5.656 ; 5.816 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.025 ; 7.272 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.521 ; 6.699 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.286 ; 6.526 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.237 ; 6.419 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 5.540 ; 5.615 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.271 ; 6.432 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.906 ; 7.228 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 5.667 ; 5.741 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.013 ; 6.231 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.220 ; 6.402 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 5.990 ; 6.225 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 5.548 ; 5.624 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.039 ; 6.179 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.390 ; 6.652 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.384 ; 6.616 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 5.813 ; 5.993 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.354 ; 6.583 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.175 ; 6.354 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.334 ; 6.579 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.161 ; 6.358 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 7.907 ; 7.832 ; 7.994 ; 7.929 ;
; debug[0]   ; data[1]     ; 8.078 ; 8.025 ; 8.165 ; 8.054 ;
; debug[0]   ; data[2]     ; 8.457 ; 8.355 ; 8.535 ; 8.443 ;
; debug[0]   ; data[3]     ; 7.439 ; 7.328 ; 7.494 ; 7.392 ;
; debug[0]   ; data[4]     ; 6.641 ; 6.567 ; 6.744 ; 6.676 ;
; debug[0]   ; data[5]     ; 9.070 ; 9.053 ; 9.201 ; 9.184 ;
; debug[0]   ; data[6]     ; 7.612 ; 7.532 ; 7.689 ; 7.643 ;
; debug[0]   ; data[7]     ; 7.705 ; 7.649 ; 7.823 ; 7.758 ;
; debug[0]   ; data[8]     ; 7.437 ; 7.363 ; 7.602 ; 7.510 ;
; debug[0]   ; data[9]     ; 7.588 ; 7.490 ; 7.697 ; 7.604 ;
; debug[0]   ; data[10]    ; 8.527 ; 8.497 ; 8.583 ; 8.586 ;
; debug[0]   ; data[11]    ; 8.271 ; 8.193 ; 8.356 ; 8.335 ;
; debug[0]   ; data[12]    ; 8.055 ; 8.017 ; 8.208 ; 8.161 ;
; debug[0]   ; data[13]    ; 7.343 ; 7.272 ; 7.482 ; 7.438 ;
; debug[0]   ; data[14]    ; 7.621 ; 7.527 ; 7.734 ; 7.631 ;
; debug[0]   ; data[15]    ; 9.803 ; 9.827 ; 9.845 ; 9.878 ;
; debug[0]   ; data[16]    ; 9.450 ; 9.415 ; 9.542 ; 9.507 ;
; debug[0]   ; data[17]    ; 6.820 ; 6.719 ; 6.952 ; 6.858 ;
; debug[0]   ; data[18]    ; 9.066 ; 9.006 ; 9.185 ; 9.176 ;
; debug[0]   ; data[19]    ; 8.137 ; 8.086 ; 8.237 ; 8.202 ;
; debug[0]   ; data[20]    ; 6.707 ; 6.698 ; 6.847 ; 6.829 ;
; debug[0]   ; data[21]    ; 8.233 ; 8.243 ; 8.378 ; 8.296 ;
; debug[0]   ; data[22]    ; 7.345 ; 7.329 ; 7.425 ; 7.418 ;
; debug[0]   ; data[23]    ; 7.176 ; 7.101 ; 7.280 ; 7.201 ;
; debug[0]   ; data[24]    ; 8.299 ; 8.234 ; 8.420 ; 8.405 ;
; debug[0]   ; data[25]    ; 9.486 ; 9.418 ; 9.535 ; 9.481 ;
; debug[0]   ; data[26]    ; 7.611 ; 7.554 ; 7.748 ; 7.691 ;
; debug[0]   ; data[27]    ; 7.150 ; 7.074 ; 7.256 ; 7.171 ;
; debug[0]   ; data[28]    ; 7.394 ; 7.356 ; 7.518 ; 7.471 ;
; debug[0]   ; data[29]    ; 6.983 ; 6.954 ; 7.089 ; 7.067 ;
; debug[0]   ; data[30]    ; 8.841 ; 8.823 ; 8.939 ; 8.931 ;
; debug[0]   ; data[31]    ; 6.965 ; 6.890 ; 7.084 ; 7.000 ;
; debug[1]   ; data[0]     ; 8.350 ; 8.285 ; 8.428 ; 8.344 ;
; debug[1]   ; data[1]     ; 7.541 ; 7.472 ; 7.659 ; 7.581 ;
; debug[1]   ; data[2]     ; 7.681 ; 7.589 ; 7.774 ; 7.663 ;
; debug[1]   ; data[3]     ; 7.402 ; 7.291 ; 7.484 ; 7.378 ;
; debug[1]   ; data[4]     ; 6.735 ; 6.661 ; 6.813 ; 6.748 ;
; debug[1]   ; data[5]     ; 8.777 ; 8.760 ; 8.889 ; 8.872 ;
; debug[1]   ; data[6]     ; 6.603 ; 6.524 ; 6.720 ; 6.650 ;
; debug[1]   ; data[7]     ; 7.077 ; 7.016 ; 7.197 ; 7.146 ;
; debug[1]   ; data[8]     ; 7.640 ; 7.566 ; 7.803 ; 7.711 ;
; debug[1]   ; data[9]     ; 7.146 ; 7.048 ; 7.241 ; 7.152 ;
; debug[1]   ; data[10]    ; 7.454 ; 7.429 ; 7.561 ; 7.527 ;
; debug[1]   ; data[11]    ; 7.604 ; 7.524 ; 7.689 ; 7.668 ;
; debug[1]   ; data[12]    ; 9.099 ; 9.052 ; 9.204 ; 9.157 ;
; debug[1]   ; data[13]    ; 7.549 ; 7.476 ; 7.684 ; 7.640 ;
; debug[1]   ; data[14]    ; 8.280 ; 8.183 ; 8.384 ; 8.290 ;
; debug[1]   ; data[15]    ; 8.852 ; 8.876 ; 8.931 ; 8.962 ;
; debug[1]   ; data[16]    ; 8.789 ; 8.754 ; 8.901 ; 8.866 ;
; debug[1]   ; data[17]    ; 7.118 ; 7.015 ; 7.270 ; 7.167 ;
; debug[1]   ; data[18]    ; 8.804 ; 8.766 ; 8.922 ; 8.913 ;
; debug[1]   ; data[19]    ; 7.511 ; 7.455 ; 7.661 ; 7.626 ;
; debug[1]   ; data[20]    ; 7.528 ; 7.523 ; 7.615 ; 7.575 ;
; debug[1]   ; data[21]    ; 8.006 ; 7.984 ; 8.142 ; 8.111 ;
; debug[1]   ; data[22]    ; 6.881 ; 6.865 ; 7.004 ; 6.988 ;
; debug[1]   ; data[23]    ; 7.162 ; 7.118 ; 7.299 ; 7.220 ;
; debug[1]   ; data[24]    ; 8.210 ; 8.147 ; 8.347 ; 8.332 ;
; debug[1]   ; data[25]    ; 9.448 ; 9.380 ; 9.530 ; 9.466 ;
; debug[1]   ; data[26]    ; 7.636 ; 7.574 ; 7.748 ; 7.677 ;
; debug[1]   ; data[27]    ; 8.255 ; 8.185 ; 8.342 ; 8.239 ;
; debug[1]   ; data[28]    ; 7.353 ; 7.315 ; 7.467 ; 7.429 ;
; debug[1]   ; data[29]    ; 7.357 ; 7.306 ; 7.478 ; 7.456 ;
; debug[1]   ; data[30]    ; 8.696 ; 8.669 ; 8.774 ; 8.762 ;
; debug[1]   ; data[31]    ; 7.312 ; 7.232 ; 7.435 ; 7.365 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.603 ; 4.647 ; 4.806 ; 4.850 ;
; debug[0]   ; data[1]     ; 4.103 ; 4.190 ; 4.345 ; 4.387 ;
; debug[0]   ; data[2]     ; 4.852 ; 4.932 ; 5.006 ; 5.086 ;
; debug[0]   ; data[3]     ; 4.029 ; 4.099 ; 4.232 ; 4.321 ;
; debug[0]   ; data[4]     ; 3.800 ; 3.876 ; 4.060 ; 4.136 ;
; debug[0]   ; data[5]     ; 4.013 ; 4.085 ; 4.286 ; 4.341 ;
; debug[0]   ; data[6]     ; 4.220 ; 4.346 ; 4.523 ; 4.566 ;
; debug[0]   ; data[7]     ; 4.185 ; 4.306 ; 4.436 ; 4.550 ;
; debug[0]   ; data[8]     ; 4.156 ; 4.304 ; 4.432 ; 4.576 ;
; debug[0]   ; data[9]     ; 4.121 ; 4.223 ; 4.364 ; 4.504 ;
; debug[0]   ; data[10]    ; 4.943 ; 4.990 ; 5.098 ; 5.145 ;
; debug[0]   ; data[11]    ; 4.416 ; 4.487 ; 4.579 ; 4.670 ;
; debug[0]   ; data[12]    ; 4.702 ; 4.800 ; 4.969 ; 5.067 ;
; debug[0]   ; data[13]    ; 3.771 ; 3.813 ; 4.049 ; 4.084 ;
; debug[0]   ; data[14]    ; 4.307 ; 4.418 ; 4.547 ; 4.658 ;
; debug[0]   ; data[15]    ; 4.755 ; 4.849 ; 4.949 ; 5.081 ;
; debug[0]   ; data[16]    ; 5.456 ; 5.451 ; 5.663 ; 5.658 ;
; debug[0]   ; data[17]    ; 3.623 ; 3.615 ; 3.873 ; 3.884 ;
; debug[0]   ; data[18]    ; 5.070 ; 5.228 ; 5.296 ; 5.454 ;
; debug[0]   ; data[19]    ; 3.470 ; 3.482 ; 3.774 ; 3.741 ;
; debug[0]   ; data[20]    ; 3.815 ; 3.913 ; 4.103 ; 4.201 ;
; debug[0]   ; data[21]    ; 3.675 ; 3.698 ; 3.942 ; 3.985 ;
; debug[0]   ; data[22]    ; 4.128 ; 4.260 ; 4.399 ; 4.524 ;
; debug[0]   ; data[23]    ; 3.741 ; 3.778 ; 4.026 ; 4.021 ;
; debug[0]   ; data[24]    ; 4.685 ; 4.733 ; 4.947 ; 4.995 ;
; debug[0]   ; data[25]    ; 3.836 ; 3.937 ; 4.096 ; 4.216 ;
; debug[0]   ; data[26]    ; 4.264 ; 4.347 ; 4.508 ; 4.610 ;
; debug[0]   ; data[27]    ; 3.936 ; 4.017 ; 4.199 ; 4.263 ;
; debug[0]   ; data[28]    ; 4.221 ; 4.253 ; 4.484 ; 4.516 ;
; debug[0]   ; data[29]    ; 3.851 ; 3.885 ; 4.108 ; 4.125 ;
; debug[0]   ; data[30]    ; 5.027 ; 5.200 ; 5.253 ; 5.426 ;
; debug[0]   ; data[31]    ; 3.767 ; 3.857 ; 4.043 ; 4.126 ;
; debug[1]   ; data[0]     ; 4.426 ; 4.474 ; 4.636 ; 4.677 ;
; debug[1]   ; data[1]     ; 4.232 ; 4.318 ; 4.489 ; 4.575 ;
; debug[1]   ; data[2]     ; 3.941 ; 4.025 ; 4.197 ; 4.274 ;
; debug[1]   ; data[3]     ; 4.219 ; 4.293 ; 4.427 ; 4.501 ;
; debug[1]   ; data[4]     ; 3.677 ; 3.739 ; 3.929 ; 4.029 ;
; debug[1]   ; data[5]     ; 4.963 ; 5.023 ; 5.256 ; 5.316 ;
; debug[1]   ; data[6]     ; 3.561 ; 3.679 ; 3.881 ; 3.920 ;
; debug[1]   ; data[7]     ; 4.013 ; 4.130 ; 4.290 ; 4.407 ;
; debug[1]   ; data[8]     ; 4.018 ; 4.170 ; 4.317 ; 4.382 ;
; debug[1]   ; data[9]     ; 3.992 ; 4.108 ; 4.293 ; 4.402 ;
; debug[1]   ; data[10]    ; 3.990 ; 4.031 ; 4.245 ; 4.279 ;
; debug[1]   ; data[11]    ; 4.262 ; 4.346 ; 4.494 ; 4.578 ;
; debug[1]   ; data[12]    ; 5.180 ; 5.274 ; 5.349 ; 5.462 ;
; debug[1]   ; data[13]    ; 4.272 ; 4.323 ; 4.537 ; 4.588 ;
; debug[1]   ; data[14]    ; 3.988 ; 4.085 ; 4.240 ; 4.375 ;
; debug[1]   ; data[15]    ; 5.157 ; 5.265 ; 5.406 ; 5.514 ;
; debug[1]   ; data[16]    ; 3.265 ; 3.264 ; 3.558 ; 3.550 ;
; debug[1]   ; data[17]    ; 4.034 ; 4.030 ; 4.346 ; 4.342 ;
; debug[1]   ; data[18]    ; 4.029 ; 4.188 ; 4.338 ; 4.452 ;
; debug[1]   ; data[19]    ; 4.277 ; 4.288 ; 4.568 ; 4.579 ;
; debug[1]   ; data[20]    ; 4.036 ; 4.165 ; 4.301 ; 4.386 ;
; debug[1]   ; data[21]    ; 4.512 ; 4.548 ; 4.802 ; 4.838 ;
; debug[1]   ; data[22]    ; 3.826 ; 3.945 ; 4.095 ; 4.237 ;
; debug[1]   ; data[23]    ; 4.056 ; 4.060 ; 4.368 ; 4.391 ;
; debug[1]   ; data[24]    ; 3.797 ; 3.832 ; 4.071 ; 4.126 ;
; debug[1]   ; data[25]    ; 5.270 ; 5.419 ; 5.479 ; 5.628 ;
; debug[1]   ; data[26]    ; 4.127 ; 4.214 ; 4.348 ; 4.428 ;
; debug[1]   ; data[27]    ; 4.642 ; 4.713 ; 4.821 ; 4.911 ;
; debug[1]   ; data[28]    ; 3.483 ; 3.511 ; 3.769 ; 3.816 ;
; debug[1]   ; data[29]    ; 4.218 ; 4.242 ; 4.444 ; 4.471 ;
; debug[1]   ; data[30]    ; 4.256 ; 4.419 ; 4.536 ; 4.692 ;
; debug[1]   ; data[31]    ; 4.174 ; 4.260 ; 4.408 ; 4.494 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[16]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[17]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[18]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[19]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[20]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[21]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[22]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[23]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[24]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[25]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[26]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[27]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[28]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[29]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[30]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[31]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_clk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; primeiro_7seg[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; primeiro_7seg[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; primeiro_7seg[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; primeiro_7seg[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; primeiro_7seg[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; primeiro_7seg[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; primeiro_7seg[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; primeiro_7seg[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segundo_7seg[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segundo_7seg[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segundo_7seg[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segundo_7seg[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segundo_7seg[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segundo_7seg[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segundo_7seg[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segundo_7seg[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; terceiro_7seg[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; terceiro_7seg[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; terceiro_7seg[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; terceiro_7seg[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; terceiro_7seg[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; terceiro_7seg[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; terceiro_7seg[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; terceiro_7seg[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quarto_7seg[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quarto_7seg[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quarto_7seg[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quarto_7seg[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quarto_7seg[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quarto_7seg[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quarto_7seg[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quarto_7seg[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quinto_7seg[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quinto_7seg[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quinto_7seg[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quinto_7seg[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quinto_7seg[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quinto_7seg[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quinto_7seg[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quinto_7seg[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sexto_7seg[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sexto_7seg[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sexto_7seg[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sexto_7seg[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sexto_7seg[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sexto_7seg[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sexto_7seg[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sexto_7seg[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; setimo_7seg[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; setimo_7seg[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; setimo_7seg[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; setimo_7seg[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; setimo_7seg[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; setimo_7seg[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; setimo_7seg[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; setimo_7seg[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oitavo_7seg[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oitavo_7seg[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oitavo_7seg[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oitavo_7seg[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oitavo_7seg[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oitavo_7seg[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oitavo_7seg[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oitavo_7seg[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; debug[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; debug[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_rom        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; data[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; data[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[28]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[29]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data[30]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data[31]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; led_clk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; primeiro_7seg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; primeiro_7seg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; terceiro_7seg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; terceiro_7seg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; quarto_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; quarto_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; sexto_7seg[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; setimo_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; oitavo_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; oitavo_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; oitavo_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0343 V           ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0343 V          ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; data[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; data[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[28]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[29]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data[30]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data[31]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; led_clk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; primeiro_7seg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; primeiro_7seg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; segundo_7seg[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; segundo_7seg[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; terceiro_7seg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; terceiro_7seg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; quarto_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; quarto_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; sexto_7seg[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; setimo_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; oitavo_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; oitavo_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; oitavo_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00433 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00433 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; data[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; data[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[28]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[29]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data[30]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data[31]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; led_clk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; primeiro_7seg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; primeiro_7seg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; primeiro_7seg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segundo_7seg[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; segundo_7seg[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segundo_7seg[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; terceiro_7seg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; terceiro_7seg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; terceiro_7seg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; quarto_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; quarto_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quarto_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; quinto_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; sexto_7seg[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sexto_7seg[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; setimo_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; setimo_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; oitavo_7seg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; oitavo_7seg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; oitavo_7seg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; oitavo_7seg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0546 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0546 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7816032  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 84       ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 164      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7816032  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 84       ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 164      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 114   ; 114  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 3861  ; 3861 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Dec 10 22:56:13 2018
Info: Command: quartus_sta mips_multi -c mips_multi
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips_multi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.106     -1448.856 clk 
    Info (332119):    -1.035        -4.711 clk_rom 
Info (332146): Worst-case hold slack is 0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.236         0.000 clk_rom 
    Info (332119):     0.370         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -379.392 clk 
    Info (332119):    -3.000       -16.044 clk_rom 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.793
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.793     -1272.101 clk 
    Info (332119):    -0.830        -3.701 clk_rom 
Info (332146): Worst-case hold slack is 0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.236         0.000 clk_rom 
    Info (332119):     0.336         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -379.392 clk 
    Info (332119):    -3.000       -16.044 clk_rom 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.436      -698.891 clk 
    Info (332119):    -0.189        -0.439 clk_rom 
Info (332146): Worst-case hold slack is 0.088
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.088         0.000 clk_rom 
    Info (332119):     0.192         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -383.909 clk 
    Info (332119):    -3.000        -9.548 clk_rom 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 601 megabytes
    Info: Processing ended: Mon Dec 10 22:56:23 2018
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


