add wave sim:/TestBench/clk \
sim:/TestBench/UUT/PC/pc_out \
sim:/TestBench/UUT/Data_Memory/addr \
sim:/TestBench/UUT/Data_Memory/data_in \
sim:/TestBench/UUT/Data_Memory/MemWrite \
sim:/TestBench/UUT/Data_Memory/data_out \
sim:/TestBench/UUT/Data_Memory/data_mem_in \
sim:/TestBench/UUT/Register_File/Rs_addr \
sim:/TestBench/UUT/Register_File/Rt_addr \
sim:/TestBench/UUT/Register_File/Rd_addr \
sim:/TestBench/UUT/Register_File/Rd_data \
sim:/TestBench/UUT/Register_File/RegWrite \
sim:/TestBench/UUT/Register_File/Rs_data \
sim:/TestBench/UUT/Register_File/Rt_data \
sim:/TestBench/UUT/ALU/data1_in \
sim:/TestBench/UUT/ALU/data2_in \
sim:/TestBench/UUT/ALU/ALUCtrl \
sim:/TestBench/UUT/ALU/data
run -all