{
  "module_name": "rvu_struct.h",
  "hash_id": "9c4e830f63818ad909b887732f698bb3548b55b7d5915e67759cbe46e6cfd77d",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/ethernet/marvell/octeontx2/af/rvu_struct.h",
  "human_readable_source": " \n \n\n#ifndef RVU_STRUCT_H\n#define RVU_STRUCT_H\n\n \n#define RVU_BLK_RVUM_REVID\t\t0x01\n\n#define RVU_MULTI_BLK_VER\t\t0x7ULL\n\n \nenum rvu_block_addr_e {\n\tBLKADDR_RVUM\t\t= 0x0ULL,\n\tBLKADDR_LMT\t\t= 0x1ULL,\n\tBLKADDR_MSIX\t\t= 0x2ULL,\n\tBLKADDR_NPA\t\t= 0x3ULL,\n\tBLKADDR_NIX0\t\t= 0x4ULL,\n\tBLKADDR_NIX1\t\t= 0x5ULL,\n\tBLKADDR_NPC\t\t= 0x6ULL,\n\tBLKADDR_SSO\t\t= 0x7ULL,\n\tBLKADDR_SSOW\t\t= 0x8ULL,\n\tBLKADDR_TIM\t\t= 0x9ULL,\n\tBLKADDR_CPT0\t\t= 0xaULL,\n\tBLKADDR_CPT1\t\t= 0xbULL,\n\tBLKADDR_NDC_NIX0_RX\t= 0xcULL,\n\tBLKADDR_NDC_NIX0_TX\t= 0xdULL,\n\tBLKADDR_NDC_NPA0\t= 0xeULL,\n\tBLKADDR_NDC_NIX1_RX\t= 0x10ULL,\n\tBLKADDR_NDC_NIX1_TX\t= 0x11ULL,\n\tBLKADDR_APR\t\t= 0x16ULL,\n\tBLK_COUNT\t\t= 0x17ULL,\n};\n\n \nenum rvu_block_type_e {\n\tBLKTYPE_RVUM = 0x0,\n\tBLKTYPE_MSIX = 0x1,\n\tBLKTYPE_LMT  = 0x2,\n\tBLKTYPE_NIX  = 0x3,\n\tBLKTYPE_NPA  = 0x4,\n\tBLKTYPE_NPC  = 0x5,\n\tBLKTYPE_SSO  = 0x6,\n\tBLKTYPE_SSOW = 0x7,\n\tBLKTYPE_TIM  = 0x8,\n\tBLKTYPE_CPT  = 0x9,\n\tBLKTYPE_NDC  = 0xa,\n\tBLKTYPE_MAX  = 0xa,\n};\n\n \nenum rvu_af_int_vec_e {\n\tRVU_AF_INT_VEC_POISON = 0x0,\n\tRVU_AF_INT_VEC_PFFLR  = 0x1,\n\tRVU_AF_INT_VEC_PFME   = 0x2,\n\tRVU_AF_INT_VEC_GEN    = 0x3,\n\tRVU_AF_INT_VEC_MBOX   = 0x4,\n\tRVU_AF_INT_VEC_CNT    = 0x5,\n};\n\n \nenum cpt_af_int_vec_e {\n\tCPT_AF_INT_VEC_FLT0\t= 0x0,\n\tCPT_AF_INT_VEC_FLT1\t= 0x1,\n\tCPT_AF_INT_VEC_RVU\t= 0x2,\n\tCPT_AF_INT_VEC_RAS\t= 0x3,\n\tCPT_AF_INT_VEC_CNT\t= 0x4,\n};\n\nenum cpt_10k_af_int_vec_e {\n\tCPT_10K_AF_INT_VEC_FLT0\t= 0x0,\n\tCPT_10K_AF_INT_VEC_FLT1\t= 0x1,\n\tCPT_10K_AF_INT_VEC_FLT2\t= 0x2,\n\tCPT_10K_AF_INT_VEC_RVU\t= 0x3,\n\tCPT_10K_AF_INT_VEC_RAS\t= 0x4,\n\tCPT_10K_AF_INT_VEC_CNT\t= 0x5,\n};\n\n \nenum npa_af_int_vec_e {\n\tNPA_AF_INT_VEC_RVU\t= 0x0,\n\tNPA_AF_INT_VEC_GEN\t= 0x1,\n\tNPA_AF_INT_VEC_AQ_DONE\t= 0x2,\n\tNPA_AF_INT_VEC_AF_ERR\t= 0x3,\n\tNPA_AF_INT_VEC_POISON\t= 0x4,\n\tNPA_AF_INT_VEC_CNT\t= 0x5,\n};\n\n \nenum nix_af_int_vec_e {\n\tNIX_AF_INT_VEC_RVU\t= 0x0,\n\tNIX_AF_INT_VEC_GEN\t= 0x1,\n\tNIX_AF_INT_VEC_AQ_DONE\t= 0x2,\n\tNIX_AF_INT_VEC_AF_ERR\t= 0x3,\n\tNIX_AF_INT_VEC_POISON\t= 0x4,\n\tNIX_AF_INT_VEC_CNT\t= 0x5,\n};\n\n \nenum rvu_pf_int_vec_e {\n\tRVU_PF_INT_VEC_VFFLR0     = 0x0,\n\tRVU_PF_INT_VEC_VFFLR1     = 0x1,\n\tRVU_PF_INT_VEC_VFME0      = 0x2,\n\tRVU_PF_INT_VEC_VFME1      = 0x3,\n\tRVU_PF_INT_VEC_VFPF_MBOX0 = 0x4,\n\tRVU_PF_INT_VEC_VFPF_MBOX1 = 0x5,\n\tRVU_PF_INT_VEC_AFPF_MBOX  = 0x6,\n\tRVU_PF_INT_VEC_CNT\t  = 0x7,\n};\n\n \nenum npa_aq_comp {\n\tNPA_AQ_COMP_NOTDONE    = 0x0,\n\tNPA_AQ_COMP_GOOD       = 0x1,\n\tNPA_AQ_COMP_SWERR      = 0x2,\n\tNPA_AQ_COMP_CTX_POISON = 0x3,\n\tNPA_AQ_COMP_CTX_FAULT  = 0x4,\n\tNPA_AQ_COMP_LOCKERR    = 0x5,\n};\n\n \nenum npa_aq_ctype {\n\tNPA_AQ_CTYPE_AURA = 0x0,\n\tNPA_AQ_CTYPE_POOL = 0x1,\n};\n\n \nenum npa_aq_instop {\n\tNPA_AQ_INSTOP_NOP    = 0x0,\n\tNPA_AQ_INSTOP_INIT   = 0x1,\n\tNPA_AQ_INSTOP_WRITE  = 0x2,\n\tNPA_AQ_INSTOP_READ   = 0x3,\n\tNPA_AQ_INSTOP_LOCK   = 0x4,\n\tNPA_AQ_INSTOP_UNLOCK = 0x5,\n};\n\n \nenum npa_inpq {\n\tNPA_INPQ_NIX0_RX       = 0x0,\n\tNPA_INPQ_NIX0_TX       = 0x1,\n\tNPA_INPQ_NIX1_RX       = 0x2,\n\tNPA_INPQ_NIX1_TX       = 0x3,\n\tNPA_INPQ_SSO           = 0x4,\n\tNPA_INPQ_TIM           = 0x5,\n\tNPA_INPQ_DPI           = 0x6,\n\tNPA_INPQ_AURA_OP       = 0xe,\n\tNPA_INPQ_INTERNAL_RSV  = 0xf,\n};\n\n \nstruct npa_aq_inst_s {\n\tu64 op                    : 4;  \n\tu64 ctype                 : 4;\n\tu64 lf                    : 9;\n\tu64 reserved_17_23        : 7;\n\tu64 cindex                : 20;\n\tu64 reserved_44_62        : 19;\n\tu64 doneint               : 1;\n\tu64 res_addr;\t\t\t \n};\n\n \nstruct npa_aq_res_s {\n\tu64 op                    : 4;  \n\tu64 ctype                 : 4;\n\tu64 compcode              : 8;\n\tu64 doneint               : 1;\n\tu64 reserved_17_63        : 47;\n\tu64 reserved_64_127;\t\t \n};\n\nstruct npa_aura_s {\n\tu64 pool_addr;\t\t\t \n\tu64 ena                   : 1;   \n\tu64 reserved_65           : 2;\n\tu64 pool_caching          : 1;\n\tu64 pool_way_mask         : 16;\n\tu64 avg_con               : 9;\n\tu64 reserved_93           : 1;\n\tu64 pool_drop_ena         : 1;\n\tu64 aura_drop_ena         : 1;\n\tu64 bp_ena                : 2;\n\tu64 reserved_98_103       : 6;\n\tu64 aura_drop             : 8;\n\tu64 shift                 : 6;\n\tu64 reserved_118_119      : 2;\n\tu64 avg_level             : 8;\n\tu64 count                 : 36;  \n\tu64 reserved_164_167      : 4;\n\tu64 nix0_bpid             : 9;\n\tu64 reserved_177_179      : 3;\n\tu64 nix1_bpid             : 9;\n\tu64 reserved_189_191      : 3;\n\tu64 limit                 : 36;  \n\tu64 reserved_228_231      : 4;\n\tu64 bp                    : 8;\n\tu64 reserved_241_243      : 3;\n\tu64 fc_be                 : 1;\n\tu64 fc_ena                : 1;\n\tu64 fc_up_crossing        : 1;\n\tu64 fc_stype              : 2;\n\tu64 fc_hyst_bits          : 4;\n\tu64 reserved_252_255      : 4;\n\tu64 fc_addr;\t\t\t \n\tu64 pool_drop             : 8;   \n\tu64 update_time           : 16;\n\tu64 err_int               : 8;\n\tu64 err_int_ena           : 8;\n\tu64 thresh_int            : 1;\n\tu64 thresh_int_ena        : 1;\n\tu64 thresh_up             : 1;\n\tu64 reserved_363          : 1;\n\tu64 thresh_qint_idx       : 7;\n\tu64 reserved_371          : 1;\n\tu64 err_qint_idx          : 7;\n\tu64 reserved_379_383      : 5;\n\tu64 thresh                : 36;  \n\tu64 rsvd_423_420          : 4;\n\tu64 fc_msh_dst            : 11;\n\tu64 reserved_435_447      : 13;\n\tu64 reserved_448_511;\t\t \n};\n\nstruct npa_pool_s {\n\tu64 stack_base;\t\t\t \n\tu64 ena                   : 1;\n\tu64 nat_align             : 1;\n\tu64 reserved_66_67        : 2;\n\tu64 stack_caching         : 1;\n\tu64 reserved_70_71        : 3;\n\tu64 stack_way_mask        : 16;\n\tu64 buf_offset            : 12;\n\tu64 reserved_100_103      : 4;\n\tu64 buf_size              : 11;\n\tu64 reserved_115_127      : 13;\n\tu64 stack_max_pages       : 32;\n\tu64 stack_pages           : 32;\n\tu64 op_pc                 : 48;\n\tu64 reserved_240_255      : 16;\n\tu64 stack_offset          : 4;\n\tu64 reserved_260_263      : 4;\n\tu64 shift                 : 6;\n\tu64 reserved_270_271      : 2;\n\tu64 avg_level             : 8;\n\tu64 avg_con               : 9;\n\tu64 fc_ena                : 1;\n\tu64 fc_stype              : 2;\n\tu64 fc_hyst_bits          : 4;\n\tu64 fc_up_crossing        : 1;\n\tu64 fc_be\t\t  : 1;\n\tu64 reserved_298_299      : 2;\n\tu64 update_time           : 16;\n\tu64 reserved_316_319      : 4;\n\tu64 fc_addr;\t\t\t \n\tu64 ptr_start;\t\t\t \n\tu64 ptr_end;\t\t\t \n\tu64 reserved_512_535      : 24;\n\tu64 err_int               : 8;\n\tu64 err_int_ena           : 8;\n\tu64 thresh_int            : 1;\n\tu64 thresh_int_ena        : 1;\n\tu64 thresh_up             : 1;\n\tu64 reserved_555          : 1;\n\tu64 thresh_qint_idx       : 7;\n\tu64 reserved_563          : 1;\n\tu64 err_qint_idx          : 7;\n\tu64 reserved_571_575      : 5;\n\tu64 thresh                : 36;\n\tu64 rsvd_615_612\t  : 4;\n\tu64 fc_msh_dst\t\t  : 11;\n\tu64 reserved_627_639      : 13;\n\tu64 reserved_640_703;\t\t \n\tu64 reserved_704_767;\t\t \n\tu64 reserved_768_831;\t\t \n\tu64 reserved_832_895;\t\t \n\tu64 reserved_896_959;\t\t \n\tu64 reserved_960_1023;\t\t \n};\n\n \nenum nix_aq_comp {\n\tNIX_AQ_COMP_NOTDONE        = 0x0,\n\tNIX_AQ_COMP_GOOD           = 0x1,\n\tNIX_AQ_COMP_SWERR          = 0x2,\n\tNIX_AQ_COMP_CTX_POISON     = 0x3,\n\tNIX_AQ_COMP_CTX_FAULT      = 0x4,\n\tNIX_AQ_COMP_LOCKERR        = 0x5,\n\tNIX_AQ_COMP_SQB_ALLOC_FAIL = 0x6,\n};\n\n \nenum nix_aq_ctype {\n\tNIX_AQ_CTYPE_RQ   = 0x0,\n\tNIX_AQ_CTYPE_SQ   = 0x1,\n\tNIX_AQ_CTYPE_CQ   = 0x2,\n\tNIX_AQ_CTYPE_MCE  = 0x3,\n\tNIX_AQ_CTYPE_RSS  = 0x4,\n\tNIX_AQ_CTYPE_DYNO = 0x5,\n\tNIX_AQ_CTYPE_BANDPROF = 0x6,\n};\n\n \nenum nix_aq_instop {\n\tNIX_AQ_INSTOP_NOP    = 0x0,\n\tNIX_AQ_INSTOP_INIT   = 0x1,\n\tNIX_AQ_INSTOP_WRITE  = 0x2,\n\tNIX_AQ_INSTOP_READ   = 0x3,\n\tNIX_AQ_INSTOP_LOCK   = 0x4,\n\tNIX_AQ_INSTOP_UNLOCK = 0x5,\n};\n\n \nstruct nix_aq_inst_s {\n\tu64 op\t\t\t: 4;\n\tu64 ctype\t\t: 4;\n\tu64 lf\t\t\t: 9;\n\tu64 reserved_17_23\t: 7;\n\tu64 cindex\t\t: 20;\n\tu64 reserved_44_62\t: 19;\n\tu64 doneint\t\t: 1;\n\tu64 res_addr;\t\t\t \n};\n\n \nstruct nix_aq_res_s {\n\tu64 op\t\t\t: 4;\n\tu64 ctype\t\t: 4;\n\tu64 compcode\t\t: 8;\n\tu64 doneint\t\t: 1;\n\tu64 reserved_17_63\t: 47;\n\tu64 reserved_64_127;\t\t \n};\n\n \nstruct nix_cq_ctx_s {\n\tu64 base;\n\tu64 rsvd_64_67\t\t: 4;\n\tu64 bp_ena\t\t: 1;\n\tu64 rsvd_69_71\t\t: 3;\n\tu64 bpid\t\t: 9;\n\tu64 rsvd_81_83\t\t: 3;\n\tu64 qint_idx\t\t: 7;\n\tu64 cq_err\t\t: 1;\n\tu64 cint_idx\t\t: 7;\n\tu64 avg_con\t\t: 9;\n\tu64 wrptr\t\t: 20;\n\tu64 tail\t\t: 20;\n\tu64 head\t\t: 20;\n\tu64 avg_level\t\t: 8;\n\tu64 update_time\t\t: 16;\n\tu64 bp\t\t\t: 8;\n\tu64 drop\t\t: 8;\n\tu64 drop_ena\t\t: 1;\n\tu64 ena\t\t\t: 1;\n\tu64 rsvd_210_211\t: 2;\n\tu64 substream\t\t: 20;\n\tu64 caching\t\t: 1;\n\tu64 rsvd_233_235\t: 3;\n\tu64 qsize\t\t: 4;\n\tu64 cq_err_int\t\t: 8;\n\tu64 cq_err_int_ena\t: 8;\n};\n\n \nstruct nix_cn10k_rq_ctx_s {\n\tu64 ena\t\t\t: 1;\n\tu64 sso_ena\t\t: 1;\n\tu64 ipsech_ena\t\t: 1;\n\tu64 ena_wqwd\t\t: 1;\n\tu64 cq\t\t\t: 20;\n\tu64 rsvd_36_24\t\t: 13;\n\tu64 lenerr_dis\t\t: 1;\n\tu64 csum_il4_dis\t: 1;\n\tu64 csum_ol4_dis\t: 1;\n\tu64 len_il4_dis\t\t: 1;\n\tu64 len_il3_dis\t\t: 1;\n\tu64 len_ol4_dis\t\t: 1;\n\tu64 len_ol3_dis\t\t: 1;\n\tu64 wqe_aura\t\t: 20;\n\tu64 spb_aura\t\t: 20;\n\tu64 lpb_aura\t\t: 20;\n\tu64 sso_grp\t\t: 10;\n\tu64 sso_tt\t\t: 2;\n\tu64 pb_caching\t\t: 2;\n\tu64 wqe_caching\t\t: 1;\n\tu64 xqe_drop_ena\t: 1;\n\tu64 spb_drop_ena\t: 1;\n\tu64 lpb_drop_ena\t: 1;\n\tu64 pb_stashing\t\t: 1;\n\tu64 ipsecd_drop_ena\t: 1;\n\tu64 chi_ena\t\t: 1;\n\tu64 rsvd_127_125\t: 3;\n\tu64 band_prof_id\t: 10;  \n\tu64 rsvd_138\t\t: 1;\n\tu64 policer_ena\t\t: 1;\n\tu64 spb_sizem1\t\t: 6;\n\tu64 wqe_skip\t\t: 2;\n\tu64 rsvd_150_148\t: 3;\n\tu64 spb_ena\t\t: 1;\n\tu64 lpb_sizem1\t\t: 12;\n\tu64 first_skip\t\t: 7;\n\tu64 rsvd_171\t\t: 1;\n\tu64 later_skip\t\t: 6;\n\tu64 xqe_imm_size\t: 6;\n\tu64 rsvd_189_184\t: 6;\n\tu64 xqe_imm_copy\t: 1;\n\tu64 xqe_hdr_split\t: 1;\n\tu64 xqe_drop\t\t: 8;  \n\tu64 xqe_pass\t\t: 8;\n\tu64 wqe_pool_drop\t: 8;\n\tu64 wqe_pool_pass\t: 8;\n\tu64 spb_aura_drop\t: 8;\n\tu64 spb_aura_pass\t: 8;\n\tu64 spb_pool_drop\t: 8;\n\tu64 spb_pool_pass\t: 8;\n\tu64 lpb_aura_drop\t: 8;  \n\tu64 lpb_aura_pass\t: 8;\n\tu64 lpb_pool_drop\t: 8;\n\tu64 lpb_pool_pass\t: 8;\n\tu64 rsvd_291_288\t: 4;\n\tu64 rq_int\t\t: 8;\n\tu64 rq_int_ena\t\t: 8;\n\tu64 qint_idx\t\t: 7;\n\tu64 rsvd_319_315\t: 5;\n\tu64 ltag\t\t: 24;  \n\tu64 good_utag\t\t: 8;\n\tu64 bad_utag\t\t: 8;\n\tu64 flow_tagw\t\t: 6;\n\tu64 ipsec_vwqe\t\t: 1;\n\tu64 vwqe_ena\t\t: 1;\n\tu64 vwqe_wait\t\t: 8;\n\tu64 max_vsize_exp\t: 4;\n\tu64 vwqe_skip\t\t: 2;\n\tu64 rsvd_383_382\t: 2;\n\tu64 octs\t\t: 48;  \n\tu64 rsvd_447_432\t: 16;\n\tu64 pkts\t\t: 48;  \n\tu64 rsvd_511_496\t: 16;\n\tu64 drop_octs\t\t: 48;  \n\tu64 rsvd_575_560\t: 16;\n\tu64 drop_pkts\t\t: 48;  \n\tu64 rsvd_639_624\t: 16;\n\tu64 re_pkts\t\t: 48;  \n\tu64 rsvd_703_688\t: 16;\n\tu64 rsvd_767_704;\t\t \n\tu64 rsvd_831_768;\t\t \n\tu64 rsvd_895_832;\t\t \n\tu64 rsvd_959_896;\t\t \n\tu64 rsvd_1023_960;\t\t \n};\n\n \nstruct nix_cn10k_sq_ctx_s {\n\tu64 ena                   : 1;\n\tu64 qint_idx              : 6;\n\tu64 substream             : 20;\n\tu64 sdp_mcast             : 1;\n\tu64 cq                    : 20;\n\tu64 sqe_way_mask          : 16;\n\tu64 smq                   : 10;  \n\tu64 cq_ena                : 1;\n\tu64 xoff                  : 1;\n\tu64 sso_ena               : 1;\n\tu64 smq_rr_weight         : 14;\n\tu64 default_chan          : 12;\n\tu64 sqb_count             : 16;\n\tu64 rsvd_120_119          : 2;\n\tu64 smq_rr_count_lb       : 7;\n\tu64 smq_rr_count_ub       : 25;  \n\tu64 sqb_aura              : 20;\n\tu64 sq_int                : 8;\n\tu64 sq_int_ena            : 8;\n\tu64 sqe_stype             : 2;\n\tu64 rsvd_191              : 1;\n\tu64 max_sqe_size          : 2;  \n\tu64 cq_limit              : 8;\n\tu64 lmt_dis               : 1;\n\tu64 mnq_dis               : 1;\n\tu64 smq_next_sq           : 20;\n\tu64 smq_lso_segnum        : 8;\n\tu64 tail_offset           : 6;\n\tu64 smenq_offset          : 6;\n\tu64 head_offset           : 6;\n\tu64 smenq_next_sqb_vld    : 1;\n\tu64 smq_pend              : 1;\n\tu64 smq_next_sq_vld       : 1;\n\tu64 rsvd_255_253          : 3;\n\tu64 next_sqb              : 64;  \n\tu64 tail_sqb              : 64;  \n\tu64 smenq_sqb             : 64;  \n\tu64 smenq_next_sqb        : 64;  \n\tu64 head_sqb              : 64;  \n\tu64 rsvd_583_576          : 8;   \n\tu64 vfi_lso_total         : 18;\n\tu64 vfi_lso_sizem1        : 3;\n\tu64 vfi_lso_sb            : 8;\n\tu64 vfi_lso_mps           : 14;\n\tu64 vfi_lso_vlan0_ins_ena : 1;\n\tu64 vfi_lso_vlan1_ins_ena : 1;\n\tu64 vfi_lso_vld           : 1;\n\tu64 rsvd_639_630          : 10;\n\tu64 scm_lso_rem           : 18;  \n\tu64 rsvd_703_658          : 46;\n\tu64 octs                  : 48;  \n\tu64 rsvd_767_752          : 16;\n\tu64 pkts                  : 48;  \n\tu64 rsvd_831_816          : 16;\n\tu64 rsvd_895_832          : 64;  \n\tu64 dropped_octs          : 48;\n\tu64 rsvd_959_944          : 16;\n\tu64 dropped_pkts          : 48;\n\tu64 rsvd_1023_1008        : 16;\n};\n\n \nstruct nix_rq_ctx_s {\n\tu64 ena           : 1;\n\tu64 sso_ena       : 1;\n\tu64 ipsech_ena    : 1;\n\tu64 ena_wqwd      : 1;\n\tu64 cq            : 20;\n\tu64 substream     : 20;\n\tu64 wqe_aura      : 20;\n\tu64 spb_aura      : 20;\n\tu64 lpb_aura      : 20;\n\tu64 sso_grp       : 10;\n\tu64 sso_tt        : 2;\n\tu64 pb_caching    : 2;\n\tu64 wqe_caching   : 1;\n\tu64 xqe_drop_ena  : 1;\n\tu64 spb_drop_ena  : 1;\n\tu64 lpb_drop_ena  : 1;\n\tu64 rsvd_127_122  : 6;\n\tu64 rsvd_139_128  : 12;  \n\tu64 spb_sizem1    : 6;\n\tu64 wqe_skip      : 2;\n\tu64 rsvd_150_148  : 3;\n\tu64 spb_ena       : 1;\n\tu64 lpb_sizem1    : 12;\n\tu64 first_skip    : 7;\n\tu64 rsvd_171      : 1;\n\tu64 later_skip    : 6;\n\tu64 xqe_imm_size  : 6;\n\tu64 rsvd_189_184  : 6;\n\tu64 xqe_imm_copy  : 1;\n\tu64 xqe_hdr_split : 1;\n\tu64 xqe_drop      : 8;  \n\tu64 xqe_pass      : 8;\n\tu64 wqe_pool_drop : 8;\n\tu64 wqe_pool_pass : 8;\n\tu64 spb_aura_drop : 8;\n\tu64 spb_aura_pass : 8;\n\tu64 spb_pool_drop : 8;\n\tu64 spb_pool_pass : 8;\n\tu64 lpb_aura_drop : 8;  \n\tu64 lpb_aura_pass : 8;\n\tu64 lpb_pool_drop : 8;\n\tu64 lpb_pool_pass : 8;\n\tu64 rsvd_291_288  : 4;\n\tu64 rq_int        : 8;\n\tu64 rq_int_ena    : 8;\n\tu64 qint_idx      : 7;\n\tu64 rsvd_319_315  : 5;\n\tu64 ltag          : 24;  \n\tu64 good_utag     : 8;\n\tu64 bad_utag      : 8;\n\tu64 flow_tagw     : 6;\n\tu64 rsvd_383_366  : 18;\n\tu64 octs          : 48;  \n\tu64 rsvd_447_432  : 16;\n\tu64 pkts          : 48;  \n\tu64 rsvd_511_496  : 16;\n\tu64 drop_octs     : 48;  \n\tu64 rsvd_575_560  : 16;\n\tu64 drop_pkts     : 48;  \n\tu64 rsvd_639_624  : 16;\n\tu64 re_pkts       : 48;  \n\tu64 rsvd_703_688  : 16;\n\tu64 rsvd_767_704;\t\t \n\tu64 rsvd_831_768;\t\t \n\tu64 rsvd_895_832;\t\t \n\tu64 rsvd_959_896;\t\t \n\tu64 rsvd_1023_960;\t\t \n};\n\n \nenum nix_maxsqesz {\n\tNIX_MAXSQESZ_W16 = 0x0,\n\tNIX_MAXSQESZ_W8  = 0x1,\n};\n\n \nenum nix_stype {\n\tNIX_STYPE_STF = 0x0,\n\tNIX_STYPE_STT = 0x1,\n\tNIX_STYPE_STP = 0x2,\n};\n\n \nstruct nix_sq_ctx_s {\n\tu64 ena                   : 1;\n\tu64 qint_idx              : 6;\n\tu64 substream             : 20;\n\tu64 sdp_mcast             : 1;\n\tu64 cq                    : 20;\n\tu64 sqe_way_mask          : 16;\n\tu64 smq                   : 9;\n\tu64 cq_ena                : 1;\n\tu64 xoff                  : 1;\n\tu64 sso_ena               : 1;\n\tu64 smq_rr_quantum        : 24;\n\tu64 default_chan          : 12;\n\tu64 sqb_count             : 16;\n\tu64 smq_rr_count          : 25;\n\tu64 sqb_aura              : 20;\n\tu64 sq_int                : 8;\n\tu64 sq_int_ena            : 8;\n\tu64 sqe_stype             : 2;\n\tu64 rsvd_191              : 1;\n\tu64 max_sqe_size          : 2;\n\tu64 cq_limit              : 8;\n\tu64 lmt_dis               : 1;\n\tu64 mnq_dis               : 1;\n\tu64 smq_next_sq           : 20;\n\tu64 smq_lso_segnum        : 8;\n\tu64 tail_offset           : 6;\n\tu64 smenq_offset          : 6;\n\tu64 head_offset           : 6;\n\tu64 smenq_next_sqb_vld    : 1;\n\tu64 smq_pend              : 1;\n\tu64 smq_next_sq_vld       : 1;\n\tu64 rsvd_255_253          : 3;\n\tu64 next_sqb              : 64; \n\tu64 tail_sqb              : 64; \n\tu64 smenq_sqb             : 64; \n\tu64 smenq_next_sqb        : 64; \n\tu64 head_sqb              : 64; \n\tu64 rsvd_583_576          : 8;\n\tu64 vfi_lso_total         : 18;\n\tu64 vfi_lso_sizem1        : 3;\n\tu64 vfi_lso_sb            : 8;\n\tu64 vfi_lso_mps           : 14;\n\tu64 vfi_lso_vlan0_ins_ena : 1;\n\tu64 vfi_lso_vlan1_ins_ena : 1;\n\tu64 vfi_lso_vld           : 1;\n\tu64 rsvd_639_630          : 10;\n\tu64 scm_lso_rem           : 18;\n\tu64 rsvd_703_658          : 46;\n\tu64 octs                  : 48;\n\tu64 rsvd_767_752          : 16;\n\tu64 pkts                  : 48;\n\tu64 rsvd_831_816          : 16;\n\tu64 rsvd_895_832          : 64; \n\tu64 dropped_octs          : 48;\n\tu64 rsvd_959_944          : 16;\n\tu64 dropped_pkts          : 48;\n\tu64 rsvd_1023_1008        : 16;\n};\n\n \nstruct nix_rsse_s {\n\tuint32_t rq\t\t\t: 20;\n\tuint32_t reserved_20_31\t\t: 12;\n\n};\n\n \nstruct nix_rx_mce_s {\n\tuint64_t op         : 2;\n\tuint64_t rsvd_2     : 1;\n\tuint64_t eol        : 1;\n\tuint64_t index      : 20;\n\tuint64_t rsvd_31_24 : 8;\n\tuint64_t pf_func    : 16;\n\tuint64_t next       : 16;\n};\n\nenum nix_band_prof_layers {\n\tBAND_PROF_LEAF_LAYER = 0,\n\tBAND_PROF_INVAL_LAYER = 1,\n\tBAND_PROF_MID_LAYER = 2,\n\tBAND_PROF_TOP_LAYER = 3,\n\tBAND_PROF_NUM_LAYERS = 4,\n};\n\nenum NIX_RX_BAND_PROF_ACTIONRESULT_E {\n\tNIX_RX_BAND_PROF_ACTIONRESULT_PASS = 0x0,\n\tNIX_RX_BAND_PROF_ACTIONRESULT_DROP = 0x1,\n\tNIX_RX_BAND_PROF_ACTIONRESULT_RED = 0x2,\n};\n\nenum nix_band_prof_pc_mode {\n\tNIX_RX_PC_MODE_VLAN = 0,\n\tNIX_RX_PC_MODE_DSCP = 1,\n\tNIX_RX_PC_MODE_GEN = 2,\n\tNIX_RX_PC_MODE_RSVD = 3,\n};\n\n \nstruct nix_bandprof_s {\n\tuint64_t pc_mode                     :  2;  \n\tuint64_t icolor                      :  2;\n\tuint64_t tnl_ena                     :  1;\n\tuint64_t reserved_5_7                :  3;\n\tuint64_t peir_exponent               :  5;\n\tuint64_t reserved_13_15              :  3;\n\tuint64_t pebs_exponent               :  5;\n\tuint64_t reserved_21_23              :  3;\n\tuint64_t cir_exponent                :  5;\n\tuint64_t reserved_29_31              :  3;\n\tuint64_t cbs_exponent                :  5;\n\tuint64_t reserved_37_39              :  3;\n\tuint64_t peir_mantissa               :  8;\n\tuint64_t pebs_mantissa               :  8;\n\tuint64_t cir_mantissa                :  8;\n\tuint64_t cbs_mantissa                :  8;  \n\tuint64_t lmode                       :  1;\n\tuint64_t l_sellect                   :  3;\n\tuint64_t rdiv                        :  4;\n\tuint64_t adjust_exponent             :  5;\n\tuint64_t reserved_85_86              :  2;\n\tuint64_t adjust_mantissa             :  9;\n\tuint64_t gc_action                   :  2;\n\tuint64_t yc_action                   :  2;\n\tuint64_t rc_action                   :  2;\n\tuint64_t meter_algo                  :  2;\n\tuint64_t band_prof_id                :  7;\n\tuint64_t reserved_111_118            :  8;\n\tuint64_t hl_en                       :  1;\n\tuint64_t reserved_120_127            :  8;\n\tuint64_t ts                          : 48;  \n\tuint64_t reserved_176_191            : 16;\n\tuint64_t pe_accum                    : 32;  \n\tuint64_t c_accum                     : 32;\n\tuint64_t green_pkt_pass              : 48;  \n\tuint64_t reserved_304_319            : 16;\n\tuint64_t yellow_pkt_pass             : 48;  \n\tuint64_t reserved_368_383            : 16;\n\tuint64_t red_pkt_pass                : 48;  \n\tuint64_t reserved_432_447            : 16;\n\tuint64_t green_octs_pass             : 48;  \n\tuint64_t reserved_496_511            : 16;\n\tuint64_t yellow_octs_pass            : 48;  \n\tuint64_t reserved_560_575            : 16;\n\tuint64_t red_octs_pass               : 48;  \n\tuint64_t reserved_624_639            : 16;\n\tuint64_t green_pkt_drop              : 48;  \n\tuint64_t reserved_688_703            : 16;\n\tuint64_t yellow_pkt_drop             : 48;  \n\tuint64_t reserved_752_767            : 16;\n\tuint64_t red_pkt_drop                : 48;  \n\tuint64_t reserved_816_831            : 16;\n\tuint64_t green_octs_drop             : 48;  \n\tuint64_t reserved_880_895            : 16;\n\tuint64_t yellow_octs_drop            : 48;  \n\tuint64_t reserved_944_959            : 16;\n\tuint64_t red_octs_drop               : 48;  \n\tuint64_t reserved_1008_1023          : 16;\n};\n\nenum nix_lsoalg {\n\tNIX_LSOALG_NOP,\n\tNIX_LSOALG_ADD_SEGNUM,\n\tNIX_LSOALG_ADD_PAYLEN,\n\tNIX_LSOALG_ADD_OFFSET,\n\tNIX_LSOALG_TCP_FLAGS,\n};\n\nenum nix_txlayer {\n\tNIX_TXLAYER_OL3,\n\tNIX_TXLAYER_OL4,\n\tNIX_TXLAYER_IL3,\n\tNIX_TXLAYER_IL4,\n};\n\nstruct nix_lso_format {\n\tu64 offset\t\t: 8;\n\tu64 layer\t\t: 2;\n\tu64 rsvd_10_11\t\t: 2;\n\tu64 sizem1\t\t: 2;\n\tu64 rsvd_14_15\t\t: 2;\n\tu64 alg\t\t\t: 3;\n\tu64 rsvd_19_63\t\t: 45;\n};\n\nstruct nix_rx_flowkey_alg {\n\tu64 key_offset\t\t:6;\n\tu64 ln_mask\t\t:1;\n\tu64 fn_mask\t\t:1;\n\tu64 hdr_offset\t\t:8;\n\tu64 bytesm1\t\t:5;\n\tu64 lid\t\t\t:3;\n\tu64 reserved_24_24\t:1;\n\tu64 ena\t\t\t:1;\n\tu64 sel_chan\t\t:1;\n\tu64 ltype_mask\t\t:4;\n\tu64 ltype_match\t\t:4;\n\tu64 reserved_35_63\t:29;\n};\n\n \nenum nix_vtag_size {\n\tVTAGSIZE_T4   = 0x0,\n\tVTAGSIZE_T8   = 0x1,\n};\n\nenum nix_tx_vtag_op {\n\tNOP\t\t= 0x0,\n\tVTAG_INSERT\t= 0x1,\n\tVTAG_REPLACE\t= 0x2,\n};\n\n \n#define VTAG_STRIP\tBIT_ULL(4)\n#define VTAG_CAPTURE\tBIT_ULL(5)\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}