Fitter report for 8bitbrain
Sun Apr 11 20:11:39 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Clock Delay Control Summary
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing
 32. Advanced Data - General
 33. Advanced Data - Placement Preparation
 34. Advanced Data - Placement
 35. Advanced Data - Routing
 36. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Sun Apr 11 20:11:39 2010        ;
; Quartus II Version                 ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name                      ; 8bitbrain                                    ;
; Top-level Entity Name              ; 8bitbrain                                    ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C8T144C8                                  ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 6,821 / 8,256 ( 83 % )                       ;
;     Total combinational functions  ; 6,307 / 8,256 ( 76 % )                       ;
;     Dedicated logic registers      ; 1,574 / 8,256 ( 19 % )                       ;
; Total registers                    ; 1574                                         ;
; Total pins                         ; 58 / 85 ( 68 % )                             ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 76,775 / 165,888 ( 46 % )                    ;
; Embedded Multiplier 9-bit elements ; 24 / 36 ( 67 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C8T144C8                    ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; On                             ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                             ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; On                             ; Off                            ;
; Fitter Effort                                                      ; Fast Fit                       ; Auto Fit                       ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; controller:inst1|freq1[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; mixer:inst2|lfo2i[1]                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[2]                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[2]                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lfo2i[2]~_Duplicate_1                                                                   ; REGOUT           ;                       ;
; mixer:inst2|lfo2i[3]                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[3]                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lfo2i[3]~_Duplicate_1                                                                   ; REGOUT           ;                       ;
; mixer:inst2|lfo2i[4]                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[4]                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lfo2i[4]~_Duplicate_1                                                                   ; REGOUT           ;                       ;
; mixer:inst2|lfo2i[5]                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[5]                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lfo2i[5]~_Duplicate_1                                                                   ; REGOUT           ;                       ;
; mixer:inst2|lfo2i[6]                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[6]                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lfo2i[6]~_Duplicate_1                                                                   ; REGOUT           ;                       ;
; mixer:inst2|lfo2i[7]                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[7]                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lfo2i[7]~_Duplicate_1                                                                   ; REGOUT           ;                       ;
; mixer:inst2|lfo2i[8]                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[8]                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lfo2i[8]~_Duplicate_1                                                                   ; REGOUT           ;                       ;
; mixer:inst2|lfo2i[9]                    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[9]                    ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lfo2i[9]~_Duplicate_1                                                                   ; REGOUT           ;                       ;
; mixer:inst2|lfo2i[10]                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[10]                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lfo2i[10]~_Duplicate_1                                                                  ; REGOUT           ;                       ;
; mixer:inst2|lfo2i[11]                   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; mixer:inst2|lfo2i[11]                   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lfo2i[11]~_Duplicate_1                                                                  ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|wave2[1]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[1]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[1]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave2[2]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[2]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[2]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave2[3]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[3]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[3]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave2[4]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[4]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[4]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave2[5]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[5]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[5]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave2[6]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[6]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[6]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave2[7]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[7]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[7]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave2[8]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[8]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[8]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave2[9]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[9]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[9]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave2[10]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[10]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[10]~_Duplicate_1                                                              ; REGOUT           ;                       ;
; modulator:inst3|wave2[11]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave2[11]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave2[11]~_Duplicate_1                                                              ; REGOUT           ;                       ;
; modulator:inst3|wave3[1]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[1]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[1]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave3[2]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[2]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[2]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave3[3]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[3]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[3]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave3[4]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[4]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[4]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave3[5]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[5]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[5]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave3[6]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[6]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[6]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave3[7]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[7]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[7]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave3[8]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[8]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[8]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave3[9]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[9]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[9]~_Duplicate_1                                                               ; REGOUT           ;                       ;
; modulator:inst3|wave3[10]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[10]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[10]~_Duplicate_1                                                              ; REGOUT           ;                       ;
; modulator:inst3|wave3[11]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1                                       ; DATAB            ;                       ;
; modulator:inst3|wave3[11]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|wave3[11]~_Duplicate_1                                                              ; REGOUT           ;                       ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in c:/workspace/8bitbrain/8bitbrain.pin.


+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                ;
+---------------------------------------------+--------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                          ;
+---------------------------------------------+--------------------------------------------------------------------------------+
; Total logic elements                        ; 6,821 / 8,256 ( 83 % )                                                         ;
;     -- Combinational with no register       ; 5247                                                                           ;
;     -- Register only                        ; 514                                                                            ;
;     -- Combinational with a register        ; 1060                                                                           ;
;                                             ;                                                                                ;
; Logic element usage by number of LUT inputs ;                                                                                ;
;     -- 4 input functions                    ; 1504                                                                           ;
;     -- 3 input functions                    ; 3479                                                                           ;
;     -- <=2 input functions                  ; 1324                                                                           ;
;     -- Register only                        ; 514                                                                            ;
;                                             ;                                                                                ;
; Logic elements by mode                      ;                                                                                ;
;     -- normal mode                          ; 3824                                                                           ;
;     -- arithmetic mode                      ; 2483                                                                           ;
;                                             ;                                                                                ;
; Total registers*                            ; 1,574 / 8,487 ( 19 % )                                                         ;
;     -- Dedicated logic registers            ; 1,574 / 8,256 ( 19 % )                                                         ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )                                                                ;
;                                             ;                                                                                ;
; Total LABs:  partially or completely used   ; 508 / 516 ( 98 % )                                                             ;
; User inserted logic elements                ; 0                                                                              ;
; Virtual pins                                ; 0                                                                              ;
; I/O pins                                    ; 58 / 85 ( 68 % )                                                               ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )                                                                 ;
; Global signals                              ; 8                                                                              ;
; M4Ks                                        ; 27 / 36 ( 75 % )                                                               ;
; Total block memory bits                     ; 76,775 / 165,888 ( 46 % )                                                      ;
; Total block memory implementation bits      ; 124,416 / 165,888 ( 75 % )                                                     ;
; Embedded Multiplier 9-bit elements          ; 24 / 36 ( 67 % )                                                               ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                  ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                                ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                  ;
; Average interconnect usage (total/H/V)      ; 23% / 23% / 23%                                                                ;
; Peak interconnect usage (total/H/V)         ; 30% / 29% / 31%                                                                ;
; Maximum fan-out node                        ; clk~clkctrl                                                                    ;
; Maximum fan-out                             ; 1126                                                                           ;
; Highest non-global fan-out signal           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all ;
; Highest non-global fan-out                  ; 263                                                                            ;
; Total fan-out                               ; 24368                                                                          ;
; Average fan-out                             ; 2.91                                                                           ;
+---------------------------------------------+--------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                               ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; arpmodein          ; 8     ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[0]         ; 44    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; btn_vec[1]         ; 53    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[2]         ; 55    ; 4        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[3]         ; 57    ; 4        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[4]         ; 58    ; 4        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[5]         ; 59    ; 4        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[6]         ; 60    ; 4        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk                ; 17    ; 1        ; 0            ; 9            ; 0           ; 12                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[0]         ; 74    ; 3        ; 34           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[1]         ; 42    ; 4        ; 1            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[2]         ; 43    ; 4        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[3]         ; 45    ; 4        ; 3            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[4]         ; 3     ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[5]         ; 63    ; 4        ; 28           ; 0            ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[6]         ; 67    ; 4        ; 30           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[7]         ; 64    ; 4        ; 28           ; 0            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[8]         ; 65    ; 4        ; 30           ; 0            ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[9]         ; 69    ; 4        ; 32           ; 0            ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_change_rot[0] ; 112   ; 2        ; 32           ; 19           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_change_rot[1] ; 113   ; 2        ; 32           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_select_rot[0] ; 114   ; 2        ; 32           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_select_rot[1] ; 115   ; 2        ; 30           ; 19           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset              ; 24    ; 1        ; 0            ; 8            ; 0           ; 42                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; save               ; 7     ; 1        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; wave_bank_rot[0]   ; 120   ; 2        ; 28           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; wave_bank_rot[1]   ; 121   ; 2        ; 28           ; 19           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; waveform_rot7[0]   ; 9     ; 1        ; 0            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; waveform_rot7[1]   ; 135   ; 2        ; 3            ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; waveform_rot[0]    ; 118   ; 2        ; 28           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; waveform_rot[1]    ; 119   ; 2        ; 28           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; LDISPa    ; 25    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPa10  ; 87    ; 3        ; 34           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPb    ; 28    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPb11  ; 92    ; 3        ; 34           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPc    ; 30    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPc12  ; 93    ; 3        ; 34           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPd    ; 31    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPd13  ; 94    ; 3        ; 34           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPe    ; 32    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPe14  ; 96    ; 3        ; 34           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPf    ; 40    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPf15  ; 97    ; 3        ; 34           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPg    ; 41    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPg16  ; 99    ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPa    ; 122   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPb    ; 125   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPc    ; 126   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPd    ; 129   ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPe    ; 132   ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPf    ; 133   ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPg    ; 134   ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_cs    ; 136   ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_dout  ; 139   ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_ioclk ; 137   ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_ld    ; 86    ; 3        ; 34           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s2p_cs    ; 71    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s2p_ioclk ; 70    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 17 ( 76 % ) ; 3.3V          ; --           ;
; 2        ; 19 / 23 ( 83 % ) ; 3.3V          ; --           ;
; 3        ; 10 / 21 ( 48 % ) ; 3.3V          ; --           ;
; 4        ; 19 / 24 ( 79 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 3        ; 2          ; 1        ; data_in[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; save                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 18         ; 1        ; arpmodein                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 19         ; 1        ; waveform_rot7[0]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 10       ; 20         ; 1        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 11       ; 21         ; 1        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 12       ; 22         ; 1        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 13       ; 23         ; 1        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 33         ; 1        ; LDISPa                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; LDISPb                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; LDISPc                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 52         ; 1        ; LDISPd                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 53         ; 1        ; LDISPe                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; LDISPf                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 55         ; 4        ; LDISPg                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 56         ; 4        ; data_in[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 43       ; 57         ; 4        ; data_in[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 44       ; 58         ; 4        ; btn_vec[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 45       ; 59         ; 4        ; data_in[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 74         ; 4        ; btn_vec[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; btn_vec[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; btn_vec[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; btn_vec[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 78         ; 4        ; btn_vec[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 79         ; 4        ; btn_vec[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; data_in[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 92         ; 4        ; data_in[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 93         ; 4        ; data_in[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; data_in[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; data_in[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; s2p_ioclk                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; s2p_cs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 102        ; 3        ; data_in[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; p2s_ld                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 126        ; 3        ; LDISPa10                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 131        ; 3        ; LDISPb11                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 132        ; 3        ; LDISPc12                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 133        ; 3        ; LDISPd13                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; LDISPe14                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 135        ; 3        ; LDISPf15                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; LDISPg16                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 150        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 154        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; edit_change_rot[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 2        ; edit_change_rot[1]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 2        ; edit_select_rot[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 2        ; edit_select_rot[1]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; waveform_rot[0]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 162        ; 2        ; waveform_rot[1]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 163        ; 2        ; wave_bank_rot[0]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 164        ; 2        ; wave_bank_rot[1]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 165        ; 2        ; RDISPa                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; RDISPb                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 174        ; 2        ; RDISPc                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; RDISPd                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; RDISPe                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 186        ; 2        ; RDISPf                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 187        ; 2        ; RDISPg                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 195        ; 2        ; waveform_rot7[1]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 196        ; 2        ; p2s_cs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 197        ; 2        ; p2s_ioclk                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; p2s_dout                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 200        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 201        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                  ;
+----------------------+------------+-----------------+------------------+---------------------+
; Name                 ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+----------------------+------------+-----------------+------------------+---------------------+
; reset~clk_delay_ctrl ; reset      ; CLKDELAYCTRL_G1 ; none             ; N/A                 ;
+----------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                      ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |8bitbrain                                                                                           ; 6821 (2)    ; 1574 (0)                  ; 0 (0)         ; 76775       ; 27   ; 24           ; 0       ; 12        ; 58   ; 0            ; 5247 (2)     ; 514 (0)           ; 1060 (0)         ; |8bitbrain                                                                                                                                                                                                                                                                                               ; work         ;
;    |btn_reg:inst4|                                                                                   ; 123 (123)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 28 (28)           ; 77 (77)          ; |8bitbrain|btn_reg:inst4                                                                                                                                                                                                                                                                                 ; work         ;
;    |controller:inst1|                                                                                ; 1019 (959)  ; 219 (182)                 ; 0 (0)         ; 12431       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 788 (765)    ; 11 (8)            ; 220 (186)        ; |8bitbrain|controller:inst1                                                                                                                                                                                                                                                                              ; work         ;
;       |controller_save_bank:sv_bnk|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk                                                                                                                                                                                                                                                  ; work         ;
;          |int_bank:ch1_offset2_bank|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank                                                                                                                                                                                                                        ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank|altsyncram:altsyncram_component                                                                                                                                                                                        ; work         ;
;                |altsyncram_sjc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                                                                                                                                         ; work         ;
;          |int_bank:ch1_offset3_bank|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank                                                                                                                                                                                                                        ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank|altsyncram:altsyncram_component                                                                                                                                                                                        ; work         ;
;                |altsyncram_sjc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                                                                                                                                         ; work         ;
;          |int_bank:ch2_offset2_bank|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank                                                                                                                                                                                                                        ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank|altsyncram:altsyncram_component                                                                                                                                                                                        ; work         ;
;                |altsyncram_sjc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                                                                                                                                         ; work         ;
;          |int_bank:ch2_offset3_bank|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank                                                                                                                                                                                                                        ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank|altsyncram:altsyncram_component                                                                                                                                                                                        ; work         ;
;                |altsyncram_sjc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                                                                                                                                         ; work         ;
;          |int_bank:ch3_offset2_bank|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank                                                                                                                                                                                                                        ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank|altsyncram:altsyncram_component                                                                                                                                                                                        ; work         ;
;                |altsyncram_sjc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                                                                                                                                         ; work         ;
;          |int_bank:ch3_offset3_bank|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank                                                                                                                                                                                                                        ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank|altsyncram:altsyncram_component                                                                                                                                                                                        ; work         ;
;                |altsyncram_sjc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                                                                                                                                         ; work         ;
;          |int_bank:mode_bank|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank                                                                                                                                                                                                                               ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank|altsyncram:altsyncram_component                                                                                                                                                                                               ; work         ;
;                |altsyncram_sjc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                                                                                                                                                ; work         ;
;          |int_bank:octave_bank|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank                                                                                                                                                                                                                             ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank|altsyncram:altsyncram_component                                                                                                                                                                                             ; work         ;
;                |altsyncram_sjc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                                                                                                                                              ; work         ;
;          |threebytebank:tempo_bank|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|threebytebank:tempo_bank                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|threebytebank:tempo_bank|altsyncram:altsyncram_component                                                                                                                                                                                         ; work         ;
;                |altsyncram_clc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|threebytebank:tempo_bank|altsyncram:altsyncram_component|altsyncram_clc1:auto_generated                                                                                                                                                          ; work         ;
;       |dom7:seq2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|dom7:seq2                                                                                                                                                                                                                                                                    ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|dom7:seq2|altsyncram:altsyncram_component                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram_nd91:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated                                                                                                                                                                                                     ; work         ;
;       |keyrom:kr1|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr1                                                                                                                                                                                                                                                                   ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr1|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram_6k71:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr1|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated                                                                                                                                                                                                    ; work         ;
;       |keyrom:kr2|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr2                                                                                                                                                                                                                                                                   ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr2|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram_6k71:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr2|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated                                                                                                                                                                                                    ; work         ;
;       |keyrom:kr3|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr3                                                                                                                                                                                                                                                                   ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr3|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram_6k71:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr3|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated                                                                                                                                                                                                    ; work         ;
;       |lpm_rom0:f1|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f1                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component                                                                                                                                                                                                                                  ; work         ;
;             |altsyncram_bj91:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated                                                                                                                                                                                                   ; work         ;
;       |lpm_rom0:f2|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f2                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component                                                                                                                                                                                                                                  ; work         ;
;             |altsyncram_bj91:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated                                                                                                                                                                                                   ; work         ;
;       |lpm_rom0:f3|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f3                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component                                                                                                                                                                                                                                  ; work         ;
;             |altsyncram_bj91:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated                                                                                                                                                                                                   ; work         ;
;       |maj7:seq1|                                                                                    ; 57 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 3 (0)             ; 31 (0)           ; |8bitbrain|controller:inst1|maj7:seq1                                                                                                                                                                                                                                                                    ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 57 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 3 (0)             ; 31 (0)           ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram_pec1:auto_generated|                                                         ; 57 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 3 (0)             ; 31 (0)           ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated                                                                                                                                                                                                     ; work         ;
;                |altsyncram_en82:altsyncram1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|altsyncram_en82:altsyncram1                                                                                                                                                                         ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                           ; 57 (37)     ; 34 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (12)      ; 3 (3)             ; 31 (22)          ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                           ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                               ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                        ; work         ;
;       |pow:seq3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|pow:seq3                                                                                                                                                                                                                                                                     ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|pow:seq3|altsyncram:altsyncram_component                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram_mc91:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated                                                                                                                                                                                                      ; work         ;
;    |debouncer:inst23|                                                                                ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |8bitbrain|debouncer:inst23                                                                                                                                                                                                                                                                              ; work         ;
;    |debouncer:inst26|                                                                                ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 3 (3)            ; |8bitbrain|debouncer:inst26                                                                                                                                                                                                                                                                              ; work         ;
;    |decoderdisplay:inst27|                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|decoderdisplay:inst27                                                                                                                                                                                                                                                                         ; work         ;
;    |decoderdisplay:inst31|                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|decoderdisplay:inst31                                                                                                                                                                                                                                                                         ; work         ;
;    |divider:inst24|                                                                                  ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 10 (10)          ; |8bitbrain|divider:inst24                                                                                                                                                                                                                                                                                ; work         ;
;    |mixer:inst2|                                                                                     ; 100 (100)   ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 27 (27)          ; |8bitbrain|mixer:inst2                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_mult:Mult0|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|lpm_mult:Mult0                                                                                                                                                                                                                                                                    ; work         ;
;          |mult_tu01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated                                                                                                                                                                                                                                           ; work         ;
;       |lpm_mult:Mult1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|lpm_mult:Mult1                                                                                                                                                                                                                                                                    ; work         ;
;          |mult_vu01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated                                                                                                                                                                                                                                           ; work         ;
;       |lpm_mult:Mult2|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|lpm_mult:Mult2                                                                                                                                                                                                                                                                    ; work         ;
;          |mult_vu01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated                                                                                                                                                                                                                                           ; work         ;
;    |modulator:inst3|                                                                                 ; 3102 (527)  ; 154 (151)                 ; 0 (0)         ; 192         ; 1    ; 18           ; 0       ; 9         ; 0    ; 0            ; 2948 (376)   ; 25 (23)           ; 129 (119)        ; |8bitbrain|modulator:inst3                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div0|                                                                              ; 282 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_bem:auto_generated|                                                             ; 282 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_llh:divider|                                                            ; 282 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 282 (281)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (281)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                                                                                                                                               ; work         ;
;                   |add_sub_mkc:add_sub_1|                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_mkc:add_sub_1                                                                                                                                                         ; work         ;
;       |lpm_divide:Div1|                                                                              ; 305 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_bem:auto_generated|                                                             ; 305 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_llh:divider|                                                            ; 305 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 305 (305)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (303)    ; 0 (0)             ; 2 (2)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div2|                                                                              ; 276 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_bem:auto_generated|                                                             ; 276 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_bem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_llh:divider|                                                            ; 276 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 276 (276)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (276)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div3|                                                                              ; 283 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_bem:auto_generated|                                                             ; 283 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_llh:divider|                                                            ; 283 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 283 (282)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (282)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                                                                                                                                               ; work         ;
;                   |add_sub_mkc:add_sub_1|                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_mkc:add_sub_1                                                                                                                                                         ; work         ;
;       |lpm_divide:Div4|                                                                              ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_bem:auto_generated|                                                             ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_bem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_llh:divider|                                                            ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 300 (300)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (300)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div5|                                                                              ; 279 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 3 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_bem:auto_generated|                                                             ; 279 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 3 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_llh:divider|                                                            ; 279 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 3 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 279 (279)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (276)    ; 0 (0)             ; 3 (3)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div6|                                                                              ; 281 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_bem:auto_generated|                                                             ; 281 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_llh:divider|                                                            ; 281 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 281 (280)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (280)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                                                                                                                                               ; work         ;
;                   |add_sub_mkc:add_sub_1|                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_mkc:add_sub_1                                                                                                                                                         ; work         ;
;       |lpm_divide:Div7|                                                                              ; 299 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_bem:auto_generated|                                                             ; 299 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_llh:divider|                                                            ; 299 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 299 (299)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (297)    ; 0 (0)             ; 2 (2)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div8|                                                                              ; 276 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_bem:auto_generated|                                                             ; 276 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_llh:divider|                                                            ; 276 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 276 (276)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (274)    ; 0 (0)             ; 2 (2)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult0|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult0                                                                                                                                                                                                                                                                ; work         ;
;          |mult_it01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult1                                                                                                                                                                                                                                                                ; work         ;
;          |mult_pt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult2|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult2                                                                                                                                                                                                                                                                ; work         ;
;          |mult_pt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult2|mult_pt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult3|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult3                                                                                                                                                                                                                                                                ; work         ;
;          |mult_it01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult4|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult4                                                                                                                                                                                                                                                                ; work         ;
;          |mult_pt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult4|mult_pt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult5|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult5                                                                                                                                                                                                                                                                ; work         ;
;          |mult_pt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult5|mult_pt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult6|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult6                                                                                                                                                                                                                                                                ; work         ;
;          |mult_it01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult7|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult7                                                                                                                                                                                                                                                                ; work         ;
;          |mult_pt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult8|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult8                                                                                                                                                                                                                                                                ; work         ;
;          |mult_pt01:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated                                                                                                                                                                                                                                       ; work         ;
;       |modulator_save_bank:md_sv_bnk|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk                                                                                                                                                                                                                                                 ; work         ;
;          |bytebank:attbank|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank                                                                                                                                                                                                                                ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank|altsyncram:altsyncram_component                                                                                                                                                                                                ; work         ;
;                |altsyncram_ujc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated                                                                                                                                                                 ; work         ;
;          |bytebank:decbank|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank                                                                                                                                                                                                                                ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank|altsyncram:altsyncram_component                                                                                                                                                                                                ; work         ;
;                |altsyncram_ujc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated                                                                                                                                                                 ; work         ;
;          |bytebank:relbank|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank                                                                                                                                                                                                                                ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank|altsyncram:altsyncram_component                                                                                                                                                                                                ; work         ;
;                |altsyncram_ujc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated                                                                                                                                                                 ; work         ;
;    |p2s:inst5|                                                                                       ; 28 (28)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 14 (14)          ; |8bitbrain|p2s:inst5                                                                                                                                                                                                                                                                                     ; work         ;
;    |s2p:inst|                                                                                        ; 115 (115)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 58 (58)           ; 28 (28)          ; |8bitbrain|s2p:inst                                                                                                                                                                                                                                                                                      ; work         ;
;    |sld_hub:sld_hub_inst|                                                                            ; 136 (97)    ; 85 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (37)      ; 10 (10)           ; 77 (52)          ; |8bitbrain|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                          ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |8bitbrain|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                  ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |8bitbrain|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 691 (0)     ; 620 (0)                   ; 0 (0)         ; 5248        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 351 (0)           ; 269 (0)          ; |8bitbrain|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 691 (193)   ; 620 (189)                 ; 0 (0)         ; 5248        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (4)       ; 351 (141)         ; 269 (17)         ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 31 (31)           ; 16 (0)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                |decode_rqf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                             ; work         ;
;             |lpm_mux:mux|                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                |mux_aoc:auto_generated|                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_aoc:auto_generated                                                                                                                        ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5248        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;             |altsyncram_hps3:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5248        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_hps3:auto_generated                                                                                                                                           ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 1 (1)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;          |lpm_shiftreg:status_register|                                                              ; 19 (19)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 17 (17)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 71 (71)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 9 (9)             ; 37 (37)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;          |sld_ela_control:ela_control|                                                               ; 262 (1)     ; 220 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 164 (0)           ; 85 (1)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 233 (0)     ; 204 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 151 (0)           ; 82 (0)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 123 (123)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 111 (111)         ; 12 (12)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 122 (0)     ; 81 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 40 (0)            ; 82 (0)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 24 (14)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 9 (0)             ; 2 (1)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 106 (11)    ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 0 (0)             ; 89 (0)           ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                |cntr_tbi:auto_generated|                                                             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_tbi:auto_generated                                                       ; work         ;
;             |lpm_counter:read_pointer_counter|                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                |cntr_02j:auto_generated|                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_02j:auto_generated                                                                                ; work         ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                |cntr_sbi:auto_generated|                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated                                                                      ; work         ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                |cntr_gui:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                         ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 41 (41)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 41 (41)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |8bitbrain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |wavegen:inst6|                                                                                   ; 1467 (78)   ; 229 (4)                   ; 0 (0)         ; 58904       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1236 (74)    ; 12 (1)            ; 219 (3)          ; |8bitbrain|wavegen:inst6                                                                                                                                                                                                                                                                                 ; work         ;
;       |addrgen:addr_gen1|                                                                            ; 389 (53)    ; 63 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 326 (21)     ; 0 (0)             ; 63 (33)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide0:div1|                                                                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1                                                                                                                                                                                                                                              ; work         ;
;             |lpm_divide:lpm_divide_component|                                                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                                                                                                                                              ; work         ;
;                |lpm_divide_bft:auto_generated|                                                       ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated                                                                                                                                                                                ; work         ;
;                   |sign_div_unsign_p8i:divider|                                                      ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider                                                                                                                                                    ; work         ;
;                      |alt_u_div_7nf:divider|                                                         ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider                                                                                                                              ; work         ;
;       |addrgen:addr_gen2|                                                                            ; 389 (53)    ; 63 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 326 (21)     ; 0 (0)             ; 63 (33)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide0:div1|                                                                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1                                                                                                                                                                                                                                              ; work         ;
;             |lpm_divide:lpm_divide_component|                                                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                                                                                                                                              ; work         ;
;                |lpm_divide_bft:auto_generated|                                                       ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated                                                                                                                                                                                ; work         ;
;                   |sign_div_unsign_p8i:divider|                                                      ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider                                                                                                                                                    ; work         ;
;                      |alt_u_div_7nf:divider|                                                         ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider                                                                                                                              ; work         ;
;       |addrgen:addr_gen3|                                                                            ; 389 (53)    ; 63 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 326 (21)     ; 0 (0)             ; 63 (33)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide0:div1|                                                                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1                                                                                                                                                                                                                                              ; work         ;
;             |lpm_divide:lpm_divide_component|                                                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                                                                                                                                              ; work         ;
;                |lpm_divide_bft:auto_generated|                                                       ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated                                                                                                                                                                                ; work         ;
;                   |sign_div_unsign_p8i:divider|                                                      ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider                                                                                                                                                    ; work         ;
;                      |alt_u_div_7nf:divider|                                                         ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider                                                                                                                              ; work         ;
;       |lfoaddrgen:addr_genlfo2|                                                                      ; 221 (50)    ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 184 (14)     ; 11 (11)           ; 26 (25)          ; |8bitbrain|wavegen:inst6|lfoaddrgen:addr_genlfo2                                                                                                                                                                                                                                                         ; work         ;
;          |lpm_divide:Div0|                                                                           ; 171 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|wavegen:inst6|lfoaddrgen:addr_genlfo2|lpm_divide:Div0                                                                                                                                                                                                                                         ; work         ;
;             |lpm_divide_dem:auto_generated|                                                          ; 171 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|wavegen:inst6|lfoaddrgen:addr_genlfo2|lpm_divide:Div0|lpm_divide_dem:auto_generated                                                                                                                                                                                                           ; work         ;
;                |sign_div_unsign_nlh:divider|                                                         ; 171 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|wavegen:inst6|lfoaddrgen:addr_genlfo2|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                               ; work         ;
;                   |alt_u_div_k2f:divider|                                                            ; 171 (171)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (170)    ; 0 (0)             ; 1 (1)            ; |8bitbrain|wavegen:inst6|lfoaddrgen:addr_genlfo2|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_k2f:divider                                                                                                                                                         ; work         ;
;       |lfosin:lfo2w|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|lfosin:lfo2w                                                                                                                                                                                                                                                                    ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|lfosin:lfo2w|altsyncram:altsyncram_component                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram_qq91:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|lfosin:lfo2w|altsyncram:altsyncram_component|altsyncram_qq91:auto_generated                                                                                                                                                                                                     ; work         ;
;       |sin:sn1|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|sin:sn1                                                                                                                                                                                                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|sin:sn1|altsyncram:altsyncram_component                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram_ld91:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated                                                                                                                                                                                                          ; work         ;
;       |sin:sn2|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|sin:sn2                                                                                                                                                                                                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|sin:sn2|altsyncram:altsyncram_component                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram_ld91:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated                                                                                                                                                                                                          ; work         ;
;       |sin:sn3|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|sin:sn3                                                                                                                                                                                                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|sin:sn3|altsyncram:altsyncram_component                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram_ld91:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated                                                                                                                                                                                                          ; work         ;
;       |square:sq1|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq1                                                                                                                                                                                                                                                                      ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq1|altsyncram:altsyncram_component                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram_pra1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated                                                                                                                                                                                                       ; work         ;
;       |square:sq2|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq2                                                                                                                                                                                                                                                                      ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq2|altsyncram:altsyncram_component                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram_pra1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated                                                                                                                                                                                                       ; work         ;
;       |square:sq3|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq3                                                                                                                                                                                                                                                                      ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq3|altsyncram:altsyncram_component                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram_pra1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated                                                                                                                                                                                                       ; work         ;
;       |triangle:tri1|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri1                                                                                                                                                                                                                                                                   ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram_mtc1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated                                                                                                                                                                                                    ; work         ;
;       |triangle:tri2|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri2                                                                                                                                                                                                                                                                   ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram_mtc1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated                                                                                                                                                                                                    ; work         ;
;       |triangle:tri3|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri3                                                                                                                                                                                                                                                                   ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram_mtc1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated                                                                                                                                                                                                    ; work         ;
;       |wavegen_save_bank:waveselect_bank|                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank                                                                                                                                                                                                                                               ; work         ;
;          |int_bank:mode_bank|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank                                                                                                                                                                                                                            ; work         ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank|altsyncram:altsyncram_component                                                                                                                                                                                            ; work         ;
;                |altsyncram_sjc1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                                                                                                                                             ; work         ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; data_in[6]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[4]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[3]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[2]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[1]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[0]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; waveform_rot7[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; waveform_rot7[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; clk                ; Input    ; 0             ; 0             ; --                    ; --  ;
; reset              ; Input    ; 6             ; 6             ; --                    ; --  ;
; wave_bank_rot[0]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; wave_bank_rot[1]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_select_rot[1] ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_select_rot[0] ; Input    ; 6             ; 6             ; --                    ; --  ;
; waveform_rot[0]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; waveform_rot[1]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; save               ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_change_rot[0] ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_change_rot[1] ; Input    ; 6             ; 6             ; --                    ; --  ;
; arpmodein          ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[5]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[4]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[6]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[1]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[5]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[3]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[2]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[0]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[8]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[7]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[9]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; s2p_cs             ; Output   ; --            ; --            ; --                    ; --  ;
; s2p_ioclk          ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_cs             ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_ioclk          ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_ld             ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_dout           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPa             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPb             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPc             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPd             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPe             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPf             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPg             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPa             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPb             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPc             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPd             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPe             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPf             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPg             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPa10           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPb11           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPc12           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPd13           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPe14           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPf15           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPg16           ; Output   ; --            ; --            ; --                    ; --  ;
+--------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; data_in[6]                                                                                                      ;                   ;         ;
; data_in[4]                                                                                                      ;                   ;         ;
; data_in[3]                                                                                                      ;                   ;         ;
; data_in[2]                                                                                                      ;                   ;         ;
; data_in[1]                                                                                                      ;                   ;         ;
; data_in[0]                                                                                                      ;                   ;         ;
; waveform_rot7[1]                                                                                                ;                   ;         ;
; waveform_rot7[0]                                                                                                ;                   ;         ;
; clk                                                                                                             ;                   ;         ;
; reset                                                                                                           ;                   ;         ;
;      - controller:inst1|prev_wave_bank_rot[0]                                                                   ; 0                 ; 6       ;
;      - controller:inst1|prev_edit_sel_rot[0]                                                                    ; 0                 ; 6       ;
;      - controller:inst1|param[3]~40                                                                             ; 0                 ; 6       ;
;      - controller:inst1|gate1                                                                                   ; 0                 ; 6       ;
;      - controller:inst1|gate2                                                                                   ; 0                 ; 6       ;
;      - controller:inst1|gate3                                                                                   ; 0                 ; 6       ;
;      - controller:inst1|gate1~16                                                                                ; 0                 ; 6       ;
;      - controller:inst1|gate1~19                                                                                ; 0                 ; 6       ;
;      - controller:inst1|gate1~20                                                                                ; 0                 ; 6       ;
;      - controller:inst1|prev_trig_vec[6]                                                                        ; 0                 ; 6       ;
;      - controller:inst1|prev_trig_vec[5]                                                                        ; 0                 ; 6       ;
;      - controller:inst1|trig_vec[5]                                                                             ; 0                 ; 6       ;
;      - controller:inst1|gate3~20                                                                                ; 0                 ; 6       ;
;      - controller:inst1|gate2~18                                                                                ; 0                 ; 6       ;
;      - controller:inst1|gate2~19                                                                                ; 0                 ; 6       ;
;      - controller:inst1|gate2~20                                                                                ; 0                 ; 6       ;
;      - controller:inst1|gate2~21                                                                                ; 0                 ; 6       ;
;      - controller:inst1|prev_trig_vec[4]                                                                        ; 0                 ; 6       ;
;      - controller:inst1|prev_trig_vec[3]                                                                        ; 0                 ; 6       ;
;      - controller:inst1|gate3~22                                                                                ; 0                 ; 6       ;
;      - controller:inst1|gate3~23                                                                                ; 0                 ; 6       ;
;      - controller:inst1|gate3~24                                                                                ; 0                 ; 6       ;
;      - controller:inst1|gate3~25                                                                                ; 0                 ; 6       ;
;      - controller:inst1|prev_trig_vec[2]                                                                        ; 0                 ; 6       ;
;      - controller:inst1|prev_trig_vec[1]                                                                        ; 0                 ; 6       ;
;      - controller:inst1|prev_edit_change_rot[0]                                                                 ; 0                 ; 6       ;
;      - controller:inst1|modifier[1]~5                                                                           ; 0                 ; 6       ;
;      - controller:inst1|prev_arp_mode_in                                                                        ; 0                 ; 6       ;
;      - controller:inst1|gateblip1~8                                                                             ; 0                 ; 6       ;
;      - controller:inst1|trig_vec[3]~172                                                                         ; 0                 ; 6       ;
;      - controller:inst1|trig_vec[1]~185                                                                         ; 0                 ; 6       ;
;      - controller:inst1|wait_cycle~1                                                                            ; 0                 ; 6       ;
;      - controller:inst1|prev_param[0]                                                                           ; 0                 ; 6       ;
;      - controller:inst1|prev_param[1]                                                                           ; 0                 ; 6       ;
;      - controller:inst1|prev_param[2]                                                                           ; 0                 ; 6       ;
;      - controller:inst1|prev_param[3]                                                                           ; 0                 ; 6       ;
;      - controller:inst1|prev_param[4]                                                                           ; 0                 ; 6       ;
;      - controller:inst1|prev_param[5]                                                                           ; 0                 ; 6       ;
;      - controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; wave_bank_rot[0]                                                                                                ;                   ;         ;
;      - controller:inst1|prev_wave_bank_rot[0]                                                                   ; 1                 ; 6       ;
;      - controller:inst1|save_bank_t[0]~6                                                                        ; 1                 ; 6       ;
; wave_bank_rot[1]                                                                                                ;                   ;         ;
;      - controller:inst1|Add13~1                                                                                 ; 1                 ; 6       ;
;      - controller:inst1|Add13~2                                                                                 ; 1                 ; 6       ;
; edit_select_rot[1]                                                                                              ;                   ;         ;
;      - controller:inst1|param[2]~39                                                                             ; 0                 ; 6       ;
;      - controller:inst1|param[1]~41                                                                             ; 0                 ; 6       ;
;      - controller:inst1|param[2]~43                                                                             ; 0                 ; 6       ;
;      - controller:inst1|param[3]~45                                                                             ; 0                 ; 6       ;
;      - controller:inst1|param[4]~47                                                                             ; 0                 ; 6       ;
;      - controller:inst1|param[5]~49                                                                             ; 0                 ; 6       ;
;      - edit_select_rot[1]~_wirecell                                                                             ; 0                 ; 6       ;
; edit_select_rot[0]                                                                                              ;                   ;         ;
;      - controller:inst1|prev_edit_sel_rot[0]                                                                    ; 0                 ; 6       ;
;      - controller:inst1|param[3]~40                                                                             ; 0                 ; 6       ;
; waveform_rot[0]                                                                                                 ;                   ;         ;
;      - wavegen:inst6|prev_wave_form_rot[0]                                                                      ; 0                 ; 6       ;
;      - wavegen:inst6|wave_sel[1]~12                                                                             ; 0                 ; 6       ;
; waveform_rot[1]                                                                                                 ;                   ;         ;
;      - wavegen:inst6|Add0~1                                                                                     ; 1                 ; 6       ;
;      - wavegen:inst6|Add0~2                                                                                     ; 1                 ; 6       ;
; save                                                                                                            ;                   ;         ;
;      - debouncer:inst26|shift[11]~0                                                                             ; 1                 ; 6       ;
; edit_change_rot[0]                                                                                              ;                   ;         ;
;      - controller:inst1|prev_edit_change_rot[0]                                                                 ; 0                 ; 6       ;
;      - controller:inst1|modifier[1]~4                                                                           ; 0                 ; 6       ;
;      - controller:inst1|modifier[1]~5                                                                           ; 0                 ; 6       ;
;      - controller:inst1|modifier[0]~6                                                                           ; 0                 ; 6       ;
; edit_change_rot[1]                                                                                              ;                   ;         ;
;      - controller:inst1|modifier[0]~6                                                                           ; 1                 ; 6       ;
; arpmodein                                                                                                       ;                   ;         ;
;      - debouncer:inst23|shift[11]~0                                                                             ; 0                 ; 6       ;
; data_in[5]                                                                                                      ;                   ;         ;
;      - s2p:inst|tmp_data[5][3]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[5][6]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[5][7]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[5][4]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[5][0]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[5][1]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[5][5]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[5][2]~feeder                                                                           ; 0                 ; 6       ;
; btn_vec[4]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[4][9]~0                                                                           ; 1                 ; 6       ;
; btn_vec[6]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[6][9]~1                                                                           ; 1                 ; 6       ;
; btn_vec[1]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[1][9]~2                                                                           ; 0                 ; 6       ;
; btn_vec[5]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[5][9]~3                                                                           ; 1                 ; 6       ;
; btn_vec[3]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[3][9]~4                                                                           ; 0                 ; 6       ;
; btn_vec[2]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[2][9]~5                                                                           ; 0                 ; 6       ;
; btn_vec[0]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[0][9]~6                                                                           ; 0                 ; 6       ;
; data_in[8]                                                                                                      ;                   ;         ;
;      - s2p:inst|tmp_data[8][2]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][5]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][0]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][1]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][3]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][6]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][7]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][4]~feeder                                                                           ; 0                 ; 6       ;
; data_in[7]                                                                                                      ;                   ;         ;
;      - s2p:inst|tmp_data[7][3]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][4]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][6]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][7]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][0]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][1]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][2]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][5]~feeder                                                                           ; 0                 ; 6       ;
; data_in[9]                                                                                                      ;                   ;         ;
;      - s2p:inst|tmp_data[9][0]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][1]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][3]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][6]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][7]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][4]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][2]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][5]~feeder                                                                           ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                   ; JTAG_X1_Y10_N0     ; 398     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                   ; JTAG_X1_Y10_N0     ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|Equal0~4                                                                                                                                                                                                                                         ; LCCOMB_X1_Y2_N30   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|Equal16~1                                                                                                                                                                                                                                        ; LCCOMB_X2_Y3_N26   ; 12      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|btn_clk                                                                                                                                                                                                                                          ; LCFF_X2_Y2_N3      ; 9       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|btn_clk                                                                                                                                                                                                                                          ; LCFF_X2_Y2_N3      ; 12      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk                                                                                                                                                                                                                                                            ; PIN_17             ; 1123    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                                                                                                                                                                                                                            ; PIN_17             ; 12      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|Equal13~6                                                                                                                                                                                                                                     ; LCCOMB_X3_Y2_N30   ; 6       ; Latch enable                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; controller:inst1|Equal14~0                                                                                                                                                                                                                                     ; LCCOMB_X9_Y1_N16   ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controller:inst1|arpmode~3                                                                                                                                                                                                                                     ; LCCOMB_X12_Y6_N10  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|ch1offset2[3]~95                                                                                                                                                                                                                              ; LCCOMB_X14_Y5_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|ch1offset3[2]~95                                                                                                                                                                                                                              ; LCCOMB_X14_Y5_N8   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|ch2offset2[1]~111                                                                                                                                                                                                                             ; LCCOMB_X13_Y4_N12  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|ch2offset3[0]~110                                                                                                                                                                                                                             ; LCCOMB_X13_Y4_N14  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|ch3offset2[1]~128                                                                                                                                                                                                                             ; LCCOMB_X14_Y5_N28  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|ch3offset3[2]~128                                                                                                                                                                                                                             ; LCCOMB_X14_Y5_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|controller_save_bank:sv_bnk|wren                                                                                                                                                                                                              ; LCFF_X22_Y15_N27   ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate1                                                                                                                                                                                                                                         ; LCFF_X9_Y2_N1      ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate2                                                                                                                                                                                                                                         ; LCFF_X8_Y1_N1      ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate3                                                                                                                                                                                                                                         ; LCFF_X8_Y2_N1      ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key1[0]~68                                                                                                                                                                                                                                    ; LCCOMB_X9_Y2_N12   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key2[6]~214                                                                                                                                                                                                                                   ; LCCOMB_X8_Y1_N4    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key3[1]~224                                                                                                                                                                                                                                   ; LCCOMB_X13_Y6_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                                                                                   ; LCCOMB_X10_Y10_N20 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                                                                                             ; LCCOMB_X8_Y14_N20  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                                                                                ; LCCOMB_X9_Y12_N0   ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                                                                                                ; LCCOMB_X9_Y13_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                                                                                                ; LCCOMB_X9_Y12_N28  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~17                                                                                                                     ; LCCOMB_X10_Y10_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~34                                                                           ; LCCOMB_X8_Y14_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~35                                                                      ; LCCOMB_X9_Y14_N20  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~36                                                                      ; LCCOMB_X6_Y14_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|modifier[1]                                                                                                                                                                                                                                   ; LCFF_X7_Y7_N1      ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controller:inst1|modifier[1]~5                                                                                                                                                                                                                                 ; LCCOMB_X15_Y10_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|octave[2]~20                                                                                                                                                                                                                                  ; LCCOMB_X12_Y6_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|octave~14                                                                                                                                                                                                                                     ; LCCOMB_X12_Y6_N28  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controller:inst1|param[2]~39                                                                                                                                                                                                                                   ; LCCOMB_X17_Y10_N0  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controller:inst1|param[3]~40                                                                                                                                                                                                                                   ; LCCOMB_X15_Y10_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|play_vec[0]~80                                                                                                                                                                                                                                ; LCCOMB_X7_Y2_N14   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|save_bank_t[0]~6                                                                                                                                                                                                                              ; LCCOMB_X15_Y10_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|seq_index[3]~44                                                                                                                                                                                                                               ; LCCOMB_X13_Y3_N14  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; controller:inst1|tempo_ctr[11]~50                                                                                                                                                                                                                              ; LCCOMB_X6_Y4_N24   ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; controller:inst1|tempo_end[0]~336                                                                                                                                                                                                                              ; LCCOMB_X12_Y6_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|tempo_end[13]~241                                                                                                                                                                                                                             ; LCCOMB_X12_Y6_N30  ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controller:inst1|tempo_end[13]~242                                                                                                                                                                                                                             ; LCCOMB_X12_Y6_N18  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|trig_vec[1]~185                                                                                                                                                                                                                               ; LCCOMB_X7_Y2_N4    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controller:inst1|trig_vec[3]~172                                                                                                                                                                                                                               ; LCCOMB_X5_Y1_N20   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; debouncer:inst26|Equal0                                                                                                                                                                                                                                        ; LCCOMB_X22_Y15_N16 ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; divider:inst24|Equal0~2                                                                                                                                                                                                                                        ; LCCOMB_X16_Y13_N26 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; divider:inst24|clkout                                                                                                                                                                                                                                          ; LCFF_X16_Y13_N3    ; 12      ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; divider:inst24|clkout                                                                                                                                                                                                                                          ; LCFF_X16_Y13_N3    ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; mixer:inst2|Equal0~5                                                                                                                                                                                                                                           ; LCCOMB_X18_Y9_N26  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mixer:inst2|Equal1~2                                                                                                                                                                                                                                           ; LCCOMB_X32_Y6_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mixer:inst2|lfo2cnt~34                                                                                                                                                                                                                                         ; LCCOMB_X18_Y9_N22  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mixer:inst2|process_0~0                                                                                                                                                                                                                                        ; LCCOMB_X18_Y9_N20  ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|Equal1~5                                                                                                                                                                                                                                       ; LCCOMB_X14_Y13_N30 ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|attack[5]~9                                                                                                                                                                                                                                    ; LCCOMB_X26_Y12_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay[5]~11                                                                                                                                                                                                                                    ; LCCOMB_X26_Y12_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr1[3]~42                                                                                                                                                                                                                               ; LCCOMB_X21_Y5_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr2[0]~42                                                                                                                                                                                                                               ; LCCOMB_X19_Y11_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr3[4]~42                                                                                                                                                                                                                               ; LCCOMB_X21_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|modulator_save_bank:md_sv_bnk|wren                                                                                                                                                                                                             ; LCFF_X22_Y15_N19   ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release[6]~11                                                                                                                                                                                                                                  ; LCCOMB_X26_Y12_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr1[0]~48                                                                                                                                                                                                                             ; LCCOMB_X21_Y8_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr2[7]~48                                                                                                                                                                                                                             ; LCCOMB_X21_Y16_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr3[4]~48                                                                                                                                                                                                                             ; LCCOMB_X19_Y10_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wait_cycle                                                                                                                                                                                                                                     ; LCFF_X22_Y15_N25   ; 33      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave1[11]~50                                                                                                                                                                                                                                   ; LCCOMB_X22_Y5_N24  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave1[11]~62                                                                                                                                                                                                                                   ; LCCOMB_X21_Y8_N4   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave2[10]~50                                                                                                                                                                                                                                   ; LCCOMB_X22_Y14_N2  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave2[10]~62                                                                                                                                                                                                                                   ; LCCOMB_X21_Y16_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave3[1]~50                                                                                                                                                                                                                                    ; LCCOMB_X23_Y10_N14 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave3[1]~62                                                                                                                                                                                                                                    ; LCCOMB_X19_Y10_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; p2s:inst5|i_ioclk                                                                                                                                                                                                                                              ; LCFF_X6_Y9_N25     ; 5       ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; reset                                                                                                                                                                                                                                                          ; PIN_24             ; 42      ; Clock, Clock enable                   ; no     ; --                   ; --               ; --                        ;
; reset~clk_delay_ctrl                                                                                                                                                                                                                                           ; CLKDELAYCTRL_G1    ; 114     ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; s2p:inst|Decoder0~0                                                                                                                                                                                                                                            ; LCCOMB_X28_Y8_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~1                                                                                                                                                                                                                                            ; LCCOMB_X28_Y8_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~2                                                                                                                                                                                                                                            ; LCCOMB_X28_Y8_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~3                                                                                                                                                                                                                                            ; LCCOMB_X28_Y8_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~4                                                                                                                                                                                                                                            ; LCCOMB_X28_Y8_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~5                                                                                                                                                                                                                                            ; LCCOMB_X28_Y8_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~6                                                                                                                                                                                                                                            ; LCCOMB_X28_Y8_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~7                                                                                                                                                                                                                                            ; LCCOMB_X28_Y8_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Equal0~1                                                                                                                                                                                                                                              ; LCCOMB_X28_Y8_N10  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Equal4~1                                                                                                                                                                                                                                              ; LCCOMB_X30_Y11_N30 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; s2p:inst|i_ioclk                                                                                                                                                                                                                                               ; LCFF_X29_Y10_N13   ; 32      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; s2p:inst|i_ioclk~4                                                                                                                                                                                                                                             ; LCCOMB_X29_Y10_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; s2p:inst|io_en[3]~23                                                                                                                                                                                                                                           ; LCCOMB_X28_Y9_N4   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                                                   ; LCFF_X5_Y14_N25    ; 43      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                             ; LCFF_X8_Y12_N25    ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][2]~122                                                                                                                                                                                                                         ; LCCOMB_X8_Y12_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                             ; LCFF_X8_Y12_N7     ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                             ; LCFF_X8_Y12_N1     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][6]~115                                                                                                                                                                                                                         ; LCCOMB_X8_Y12_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][7]                                                                                                                                                                                                                             ; LCFF_X8_Y12_N9     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[2]~47                                                                                                                                                                                                                            ; LCCOMB_X7_Y13_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~18                                                                                                                                                                                                                               ; LCCOMB_X6_Y14_N26  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][2]~106                                                                                                                                                                                                                  ; LCCOMB_X7_Y13_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][6]~98                                                                                                                                                                                                                   ; LCCOMB_X7_Y13_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~27                                                                                                                                                                                                     ; LCCOMB_X6_Y14_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~30                                                                                                                                                                                                ; LCCOMB_X6_Y14_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~39                                                                                                                                                                                                ; LCCOMB_X8_Y15_N20  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                        ; LCFF_X5_Y14_N21    ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                       ; LCFF_X5_Y14_N15    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                        ; LCFF_X8_Y14_N17    ; 37      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                        ; LCFF_X8_Y14_N9     ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                                                                                                 ; LCCOMB_X5_Y14_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                       ; LCFF_X6_Y14_N19    ; 27      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~2                                                                 ; LCCOMB_X4_Y15_N2   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~1                                                                 ; LCCOMB_X4_Y15_N0   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; LCFF_X6_Y16_N23    ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                              ; LCCOMB_X6_Y16_N18  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                 ; LCFF_X9_Y16_N17    ; 263     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]~25                                                                                                                                  ; LCCOMB_X6_Y16_N14  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~7                                                                                                                            ; LCCOMB_X10_Y13_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~7                                                                                                             ; LCCOMB_X6_Y16_N4   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                 ; LCCOMB_X3_Y14_N30  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LCCOMB_X8_Y11_N24  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_tbi:auto_generated|counter_reg_bit1a[5]~7 ; LCCOMB_X7_Y11_N0   ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated|counter_reg_bit1a[3]~5                ; LCCOMB_X3_Y14_N28  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~2                   ; LCCOMB_X2_Y14_N10  ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; LCCOMB_X7_Y11_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~31                                                                                                                                                       ; LCCOMB_X10_Y14_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~19                                                                                                                                                  ; LCCOMB_X6_Y14_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                     ; LCCOMB_X7_Y14_N6   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; LCCOMB_X7_Y14_N22  ; 144     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|Equal0~0                                                                                                                                                                                                                       ; LCCOMB_X1_Y5_N6    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|LessThan0~34                                                                                                                                                                                                                   ; LCCOMB_X2_Y5_N16   ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|addr[4]~23                                                                                                                                                                                                                     ; LCCOMB_X1_Y5_N14   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|selnose[152]                                                                                  ; LCCOMB_X6_Y7_N24   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|tmp_addr[0]~16                                                                                                                                                                                                                 ; LCCOMB_X1_Y5_N0    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|Equal0~0                                                                                                                                                                                                                       ; LCCOMB_X17_Y15_N26 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|LessThan0~34                                                                                                                                                                                                                   ; LCCOMB_X19_Y16_N16 ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|addr[6]~23                                                                                                                                                                                                                     ; LCCOMB_X17_Y15_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|selnose[152]                                                                                  ; LCCOMB_X14_Y16_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|tmp_addr[3]~16                                                                                                                                                                                                                 ; LCCOMB_X17_Y15_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|Equal0~0                                                                                                                                                                                                                       ; LCCOMB_X25_Y10_N26 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|LessThan0~34                                                                                                                                                                                                                   ; LCCOMB_X24_Y3_N16  ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|addr[2]~23                                                                                                                                                                                                                     ; LCCOMB_X25_Y10_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|selnose[152]                                                                                  ; LCCOMB_X25_Y3_N28  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|tmp_addr[3]~16                                                                                                                                                                                                                 ; LCCOMB_X25_Y10_N28 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|lfoaddrgen:addr_genlfo2|LessThan0~24                                                                                                                                                                                                             ; LCCOMB_X31_Y6_N28  ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|lfoaddrgen:addr_genlfo2|addr[0]~12                                                                                                                                                                                                               ; LCCOMB_X26_Y9_N22  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|wave_sel[1]~12                                                                                                                                                                                                                                   ; LCCOMB_X26_Y15_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                     ;
+------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                         ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X1_Y10_N0   ; 398     ; Global Clock         ; GCLK6            ; --                        ;
; btn_reg:inst4|btn_clk        ; LCFF_X2_Y2_N3    ; 12      ; Global Clock         ; GCLK0            ; --                        ;
; clk                          ; PIN_17           ; 1123    ; Global Clock         ; GCLK2            ; --                        ;
; controller:inst1|Equal13~6   ; LCCOMB_X3_Y2_N30 ; 6       ; Global Clock         ; GCLK3            ; --                        ;
; divider:inst24|clkout        ; LCFF_X16_Y13_N3  ; 12      ; Global Clock         ; GCLK7            ; --                        ;
; p2s:inst5|i_ioclk            ; LCFF_X6_Y9_N25   ; 5       ; Global Clock         ; GCLK4            ; --                        ;
; reset~clk_delay_ctrl         ; CLKDELAYCTRL_G1  ; 114     ; Global Clock         ; GCLK1            ; --                        ;
; s2p:inst|i_ioclk             ; LCFF_X29_Y10_N13 ; 32      ; Global Clock         ; GCLK5            ; --                        ;
+------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                         ; 263     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                 ; 144     ;
; modulator:inst3|decay[7]                                                                                                                                               ; 77      ;
; modulator:inst3|release[7]                                                                                                                                             ; 69      ;
; modulator:inst3|attack[7]                                                                                                                                              ; 69      ;
; modulator:inst3|attack[0]                                                                                                                                              ; 67      ;
; modulator:inst3|attack[1]                                                                                                                                              ; 67      ;
; modulator:inst3|decay[0]                                                                                                                                               ; 65      ;
; modulator:inst3|decay[3]                                                                                                                                               ; 64      ;
; modulator:inst3|release[0]                                                                                                                                             ; 61      ;
; modulator:inst3|decay[1]                                                                                                                                               ; 60      ;
; modulator:inst3|decay[2]                                                                                                                                               ; 60      ;
; modulator:inst3|release[1]                                                                                                                                             ; 56      ;
; modulator:inst3|release[2]                                                                                                                                             ; 56      ;
; modulator:inst3|attack[2]                                                                                                                                              ; 56      ;
; modulator:inst3|decay[6]                                                                                                                                               ; 56      ;
; modulator:inst3|decay[5]                                                                                                                                               ; 56      ;
; controller:inst1|tempo_end[13]~233                                                                                                                                     ; 55      ;
; modulator:inst3|release[5]                                                                                                                                             ; 55      ;
; modulator:inst3|attack[5]                                                                                                                                              ; 55      ;
; controller:inst1|tempo_end[13]~236                                                                                                                                     ; 54      ;
; modulator:inst3|release[3]                                                                                                                                             ; 53      ;
; modulator:inst3|release[4]                                                                                                                                             ; 53      ;
; modulator:inst3|attack[4]                                                                                                                                              ; 53      ;
; modulator:inst3|attack[3]                                                                                                                                              ; 53      ;
; modulator:inst3|decay[4]                                                                                                                                               ; 53      ;
; controller:inst1|ch1offset3[2]~91                                                                                                                                      ; 51      ;
; controller:inst1|ch1offset3[2]~90                                                                                                                                      ; 51      ;
; controller:inst1|play_vec[5]                                                                                                                                           ; 51      ;
; modulator:inst3|attack[6]                                                                                                                                              ; 49      ;
; modulator:inst3|release[6]                                                                                                                                             ; 48      ;
; controller:inst1|play_vec[4]                                                                                                                                           ; 47      ;
; ~GND                                                                                                                                                                   ; 44      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                ; 44      ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                           ; 43      ;
; reset                                                                                                                                                                  ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~1 ; 42      ;
; controller:inst1|process_3~0                                                                                                                                           ; 41      ;
; wavegen:inst6|wave_sel[0]                                                                                                                                              ; 41      ;
; wavegen:inst6|wave_sel[2]                                                                                                                                              ; 38      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                ; 37      ;
; wavegen:inst6|Mux23~0                                                                                                                                                  ; 36      ;
; controller:inst1|gate3                                                                                                                                                 ; 35      ;
; controller:inst1|gate2                                                                                                                                                 ; 35      ;
; controller:inst1|trig_vec[1]                                                                                                                                           ; 34      ;
; controller:inst1|trig_vec[3]                                                                                                                                           ; 34      ;
; controller:inst1|trig_vec[5]                                                                                                                                           ; 34      ;
; s2p:inst|Equal0~1                                                                                                                                                      ; 34      ;
; modulator:inst3|wait_cycle                                                                                                                                             ; 33      ;
; controller:inst1|gate1                                                                                                                                                 ; 33      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF          ; Location                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM               ; M4K  ; Single Port      ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48    ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 2    ; None         ; M4K_X11_Y4, M4K_X11_Y5                                                                                                                  ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM               ; M4K  ; Single Port      ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48    ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X11_Y5                                                                                                                              ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM               ; M4K  ; Single Port      ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48    ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X11_Y4                                                                                                                              ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM               ; M4K  ; Single Port      ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48    ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X11_Y5                                                                                                                              ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM               ; M4K  ; Single Port      ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48    ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 2    ; None         ; M4K_X11_Y4, M4K_X11_Y5                                                                                                                  ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM               ; M4K  ; Single Port      ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48    ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X11_Y5                                                                                                                              ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM                      ; M4K  ; Single Port      ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48    ; 8                           ; 1                           ; --                          ; --                          ; 8                   ; 1    ; None         ; M4K_X11_Y4                                                                                                                              ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM                    ; M4K  ; Single Port      ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48    ; 8                           ; 3                           ; --                          ; --                          ; 24                  ; 1    ; None         ; M4K_X11_Y4                                                                                                                              ;
; controller:inst1|controller_save_bank:sv_bnk|threebytebank:tempo_bank|altsyncram:altsyncram_component|altsyncram_clc1:auto_generated|ALTSYNCRAM                ; M4K  ; Single Port      ; Single Clock ; 8            ; 24           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 192   ; 8                           ; 24                          ; --                          ; --                          ; 192                 ; 1    ; None         ; M4K_X11_Y4                                                                                                                              ;
; controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ALTSYNCRAM                                                           ; M4K  ; ROM              ; Single Clock ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024  ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; dom7.mif     ; M4K_X11_Y3                                                                                                                              ;
; controller:inst1|keyrom:kr1|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated|ALTSYNCRAM                                                          ; AUTO ; ROM              ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792  ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; keys.mif     ; M4K_X27_Y1                                                                                                                              ;
; controller:inst1|keyrom:kr2|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated|ALTSYNCRAM                                                          ; AUTO ; ROM              ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792  ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; keys.mif     ; M4K_X27_Y2                                                                                                                              ;
; controller:inst1|keyrom:kr3|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated|ALTSYNCRAM                                                          ; AUTO ; ROM              ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792  ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; keys.mif     ; M4K_X27_Y5                                                                                                                              ;
; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ALTSYNCRAM                                                         ; M4K  ; ROM              ; Dual Clocks  ; 89           ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1157  ; 89                          ; 13                          ; --                          ; --                          ; 1157                ; 1    ; notes.mif    ; M4K_X11_Y6                                                                                                                              ;
; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ALTSYNCRAM                                                         ; M4K  ; ROM              ; Dual Clocks  ; 89           ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1157  ; 89                          ; 13                          ; --                          ; --                          ; 1157                ; 1    ; notes.mif    ; M4K_X11_Y16                                                                                                                             ;
; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ALTSYNCRAM                                                         ; M4K  ; ROM              ; Dual Clocks  ; 89           ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1157  ; 89                          ; 13                          ; --                          ; --                          ; 1157                ; 1    ; notes.mif    ; M4K_X27_Y3                                                                                                                              ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|altsyncram_en82:altsyncram1|ALTSYNCRAM                               ; AUTO ; True Dual Port   ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; maj7.mif     ; M4K_X11_Y10                                                                                                                             ;
; controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ALTSYNCRAM                                                            ; M4K  ; ROM              ; Single Clock ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024  ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; pow.mif      ; M4K_X11_Y3                                                                                                                              ;
; modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated|ALTSYNCRAM                       ; M4K  ; Single Port      ; Single Clock ; 8            ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64    ; 8                           ; 8                           ; --                          ; --                          ; 64                  ; 1    ; None         ; M4K_X27_Y15                                                                                                                             ;
; modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated|ALTSYNCRAM                       ; M4K  ; Single Port      ; Single Clock ; 8            ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64    ; 8                           ; 8                           ; --                          ; --                          ; 64                  ; 1    ; None         ; M4K_X27_Y15                                                                                                                             ;
; modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated|ALTSYNCRAM                       ; M4K  ; Single Port      ; Single Clock ; 8            ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64    ; 8                           ; 8                           ; --                          ; --                          ; 64                  ; 1    ; None         ; M4K_X27_Y15                                                                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_hps3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 41           ; 128          ; 41           ; yes                    ; no                      ; yes                    ; no                      ; 5248  ; 128                         ; 41                          ; 128                         ; 41                          ; 5248                ; 2    ; None         ; M4K_X11_Y9, M4K_X11_Y12                                                                                                                 ;
; wavegen:inst6|lfosin:lfo2w|altsyncram:altsyncram_component|altsyncram_qq91:auto_generated|ALTSYNCRAM                                                           ; M4K  ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152 ; 4096                        ; 11                          ; --                          ; --                          ; 45056               ; 11   ; lfosin.mif   ; M4K_X27_Y7, M4K_X27_Y14, M4K_X27_Y8, M4K_X27_Y9, M4K_X11_Y13, M4K_X11_Y7, M4K_X11_Y11, M4K_X27_Y6, M4K_X27_Y13, M4K_X11_Y14, M4K_X11_Y8 ;
; wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ALTSYNCRAM                                                                ; M4K  ; ROM              ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; sin.mif      ; M4K_X27_Y12                                                                                                                             ;
; wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ALTSYNCRAM                                                                ; M4K  ; ROM              ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; sin.mif      ; M4K_X27_Y11                                                                                                                             ;
; wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ALTSYNCRAM                                                                ; M4K  ; ROM              ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; sin.mif      ; M4K_X27_Y10                                                                                                                             ;
; wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ALTSYNCRAM                                                             ; M4K  ; ROM              ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; square.mif   ; M4K_X27_Y12                                                                                                                             ;
; wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ALTSYNCRAM                                                             ; M4K  ; ROM              ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; square.mif   ; M4K_X27_Y11                                                                                                                             ;
; wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ALTSYNCRAM                                                             ; M4K  ; ROM              ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; square.mif   ; M4K_X27_Y10                                                                                                                             ;
; wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ALTSYNCRAM                                                          ; M4K  ; ROM              ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif ; M4K_X27_Y12                                                                                                                             ;
; wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ALTSYNCRAM                                                          ; M4K  ; ROM              ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif ; M4K_X27_Y11                                                                                                                             ;
; wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ALTSYNCRAM                                                          ; M4K  ; ROM              ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif ; M4K_X27_Y10                                                                                                                             ;
; wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM                   ; M4K  ; Single Port      ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48    ; 8                           ; 3                           ; --                          ; --                          ; 24                  ; 1    ; None         ; M4K_X27_Y15                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 12          ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 12          ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 24          ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 12          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_out2         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mixer:inst2|lpm_mult:Mult1|mult_vu01:auto_generated|mac_mult1     ;                            ; DSPMULT_X20_Y9_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_out2         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mixer:inst2|lpm_mult:Mult0|mult_tu01:auto_generated|mac_mult1     ;                            ; DSPMULT_X20_Y6_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_out2         ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mixer:inst2|lpm_mult:Mult2|mult_vu01:auto_generated|mac_mult1     ;                            ; DSPMULT_X20_Y13_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y5_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult2|mult_pt01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult2|mult_pt01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y8_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y11_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult4|mult_pt01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult4|mult_pt01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y7_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult5|mult_pt01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult5|mult_pt01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y16_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y15_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y12_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y10_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y14_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 9,171 / 26,052 ( 35 % ) ;
; C16 interconnects          ; 29 / 1,156 ( 3 % )      ;
; C4 interconnects           ; 4,344 / 17,952 ( 24 % ) ;
; Direct links               ; 1,778 / 26,052 ( 7 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; Local interconnects        ; 3,336 / 8,256 ( 40 % )  ;
; R24 interconnects          ; 70 / 1,020 ( 7 % )      ;
; R4 interconnects           ; 5,419 / 22,440 ( 24 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.43) ; Number of LABs  (Total = 508) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 17                            ;
; 2                                           ; 1                             ;
; 3                                           ; 8                             ;
; 4                                           ; 3                             ;
; 5                                           ; 8                             ;
; 6                                           ; 8                             ;
; 7                                           ; 9                             ;
; 8                                           ; 12                            ;
; 9                                           ; 21                            ;
; 10                                          ; 17                            ;
; 11                                          ; 8                             ;
; 12                                          ; 21                            ;
; 13                                          ; 22                            ;
; 14                                          ; 33                            ;
; 15                                          ; 48                            ;
; 16                                          ; 272                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.87) ; Number of LABs  (Total = 508) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 74                            ;
; 1 Clock                            ; 186                           ;
; 1 Clock enable                     ; 90                            ;
; 1 Sync. clear                      ; 13                            ;
; 1 Sync. load                       ; 16                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 20                            ;
; 2 Clocks                           ; 38                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.46) ; Number of LABs  (Total = 508) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 10                            ;
; 2                                            ; 12                            ;
; 3                                            ; 6                             ;
; 4                                            ; 2                             ;
; 5                                            ; 5                             ;
; 6                                            ; 14                            ;
; 7                                            ; 14                            ;
; 8                                            ; 3                             ;
; 9                                            ; 13                            ;
; 10                                           ; 11                            ;
; 11                                           ; 8                             ;
; 12                                           ; 10                            ;
; 13                                           ; 17                            ;
; 14                                           ; 34                            ;
; 15                                           ; 135                           ;
; 16                                           ; 65                            ;
; 17                                           ; 14                            ;
; 18                                           ; 15                            ;
; 19                                           ; 13                            ;
; 20                                           ; 15                            ;
; 21                                           ; 9                             ;
; 22                                           ; 14                            ;
; 23                                           ; 6                             ;
; 24                                           ; 15                            ;
; 25                                           ; 10                            ;
; 26                                           ; 7                             ;
; 27                                           ; 6                             ;
; 28                                           ; 12                            ;
; 29                                           ; 9                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.12) ; Number of LABs  (Total = 508) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 46                            ;
; 2                                               ; 14                            ;
; 3                                               ; 23                            ;
; 4                                               ; 15                            ;
; 5                                               ; 29                            ;
; 6                                               ; 25                            ;
; 7                                               ; 30                            ;
; 8                                               ; 28                            ;
; 9                                               ; 119                           ;
; 10                                              ; 56                            ;
; 11                                              ; 31                            ;
; 12                                              ; 28                            ;
; 13                                              ; 42                            ;
; 14                                              ; 6                             ;
; 15                                              ; 9                             ;
; 16                                              ; 5                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.89) ; Number of LABs  (Total = 508) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 16                            ;
; 3                                            ; 25                            ;
; 4                                            ; 14                            ;
; 5                                            ; 7                             ;
; 6                                            ; 11                            ;
; 7                                            ; 13                            ;
; 8                                            ; 9                             ;
; 9                                            ; 13                            ;
; 10                                           ; 14                            ;
; 11                                           ; 20                            ;
; 12                                           ; 18                            ;
; 13                                           ; 11                            ;
; 14                                           ; 8                             ;
; 15                                           ; 15                            ;
; 16                                           ; 29                            ;
; 17                                           ; 18                            ;
; 18                                           ; 63                            ;
; 19                                           ; 25                            ;
; 20                                           ; 31                            ;
; 21                                           ; 18                            ;
; 22                                           ; 32                            ;
; 23                                           ; 26                            ;
; 24                                           ; 21                            ;
; 25                                           ; 17                            ;
; 26                                           ; 14                            ;
; 27                                           ; 3                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 4.51539           ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                           ;
+------------------------------------------------------------------+------------------------------+
; Name                                                             ; Value                        ;
+------------------------------------------------------------------+------------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 43                           ;
; Mid Slack - Fit Attempt 1                                        ; -101299                      ;
; Internal Atom Count - Fit Attempt 1                              ; 7879                         ;
; LE/ALM Count - Fit Attempt 1                                     ; 6796                         ;
; LAB Count - Fit Attempt 1                                        ; 508                          ;
; Outputs per Lab - Fit Attempt 1                                  ; 8.281                        ;
; Inputs per LAB - Fit Attempt 1                                   ; 15.504                       ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.571                        ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:468;1:38;2:2               ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:343;1:64;2:82;3:15;4:4     ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:340;1:56;2:75;3:30;4:7     ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:505;1:3                    ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:286;1:152;2:69;3:1         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:361;1:107;2:36;3:4         ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:346;1:120;2:42             ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:284;1:132;2:92             ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:284;1:180;2:44             ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:393;1:115                  ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:480;1:28                   ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:466;1:42                   ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:420;2:49;3:23;4:12;5:2;6:2 ;
; LEs in Chains - Fit Attempt 1                                    ; 2771                         ;
; LEs in Long Chains - Fit Attempt 1                               ; 407                          ;
; LABs with Chains - Fit Attempt 1                                 ; 293                          ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 15                           ;
; Time - Fit Attempt 1                                             ; 16                           ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.359                        ;
+------------------------------------------------------------------+------------------------------+


+-----------------------------------------------+
; Advanced Data - Placement                     ;
+-------------------------------------+---------+
; Name                                ; Value   ;
+-------------------------------------+---------+
; Auto Fit Point 2 - Fit Attempt 1    ; f0      ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff      ;
; Early Wire Use - Fit Attempt 1      ; 14      ;
; Early Slack - Fit Attempt 1         ; -113768 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff      ;
; Mid Wire Use - Fit Attempt 1        ; 24      ;
; Mid Slack - Fit Attempt 1           ; -98860  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff      ;
; Mid Wire Use - Fit Attempt 1        ; 21      ;
; Mid Slack - Fit Attempt 1           ; -97260  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Late Wire Use - Fit Attempt 1       ; 23      ;
; Late Slack - Fit Attempt 1          ; -97260  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000   ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff      ;
; Time - Fit Attempt 1                ; 8       ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.500   ;
+-------------------------------------+---------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -85968      ;
; Early Wire Use - Fit Attempt 1      ; 23          ;
; Peak Regional Wire - Fit Attempt 1  ; 27          ;
; Mid Slack - Fit Attempt 1           ; -88286      ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 26          ;
; Time - Fit Attempt 1                ; 8           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 3.375       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Apr 11 20:10:54 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off 8bitbrain -c 8bitbrain
Info: Selected device EP2C8T144C8 for design "8bitbrain"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5T144C8 is compatible
    Info: Device EP2C5T144I8 is compatible
    Info: Device EP2C8T144I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS54p/nCEO~ is reserved at location 76
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 8 pins of 58 total pins
    Info: Pin data_in[4] not assigned to an exact location on the device
    Info: Pin data_in[3] not assigned to an exact location on the device
    Info: Pin data_in[2] not assigned to an exact location on the device
    Info: Pin data_in[1] not assigned to an exact location on the device
    Info: Pin data_in[0] not assigned to an exact location on the device
    Info: Pin waveform_rot7[1] not assigned to an exact location on the device
    Info: Pin waveform_rot7[0] not assigned to an exact location on the device
    Info: Pin btn_vec[0] not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node p2s:inst5|i_ioclk
        Info: Destination node divider:inst24|clkout
        Info: Destination node btn_reg:inst4|btn_clk
        Info: Destination node controller:inst1|curbtns[6]
        Info: Destination node controller:inst1|curbtns[0]
        Info: Destination node controller:inst1|curbtns[3]
        Info: Destination node controller:inst1|curbtns[2]
        Info: Destination node controller:inst1|curbtns[4]
        Info: Destination node controller:inst1|curbtns[5]
        Info: Destination node controller:inst1|curbtns[1]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node s2p:inst|i_ioclk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node btn_reg:inst4|btn_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node btn_reg:inst4|btn_reg[6]
        Info: Destination node btn_reg:inst4|btn_reg[5]
        Info: Destination node btn_reg:inst4|btn_reg[4]
        Info: Destination node btn_reg:inst4|btn_reg[3]
        Info: Destination node btn_reg:inst4|btn_reg[2]
        Info: Destination node btn_reg:inst4|btn_reg[1]
        Info: Destination node btn_reg:inst4|btn_reg[0]
        Info: Destination node btn_reg:inst4|btn_clk~2
Info: Automatically promoted node divider:inst24|clkout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node debouncer:inst26|shift[11]
        Info: Destination node debouncer:inst26|shift[10]
        Info: Destination node debouncer:inst26|shift[9]
        Info: Destination node debouncer:inst26|shift[8]
        Info: Destination node debouncer:inst26|shift[7]
        Info: Destination node debouncer:inst26|shift[6]
        Info: Destination node debouncer:inst26|shift[5]
        Info: Destination node debouncer:inst26|shift[4]
        Info: Destination node debouncer:inst26|shift[3]
        Info: Destination node debouncer:inst26|shift[2]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node controller:inst1|Equal13~6 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node p2s:inst5|i_ioclk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node p2s_ioclk
        Info: Destination node p2s:inst5|i_ioclk~1
Info: Automatically promoted node reset (placed in PIN 24 (LVDS7p, DPCLK1/DQS1L/CQ1L#))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node controller:inst1|prev_wave_bank_rot[0]
        Info: Destination node controller:inst1|prev_edit_sel_rot[0]
        Info: Destination node controller:inst1|param[3]~40
        Info: Destination node controller:inst1|gate1
        Info: Destination node controller:inst1|gate2
        Info: Destination node controller:inst1|gate3
        Info: Destination node controller:inst1|gate1~16
        Info: Destination node controller:inst1|gate1~19
        Info: Destination node controller:inst1|gate1~20
        Info: Destination node controller:inst1|prev_trig_vec[6]
        Info: Non-global destination nodes limited to 10 nodes
Warning: Can't perform fitting netlist optimizations during fast fit compilation
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 39 registers into blocks of type EC
    Extra Info: Packed 57 registers into blocks of type Embedded multiplier block
    Extra Info: Created 56 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 8 (unused VREF, 3.3V VCCIO, 8 input, 0 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  6 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  5 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  12 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  9 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:16
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:08
Info: Estimated most critical path is memory to register delay of 95.871 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X27_Y10; Fanout = 1; MEM Node = 'wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a8~porta_address_reg6'
    Info: 2: + IC(0.000 ns) + CELL(3.761 ns) = 3.761 ns; Loc. = M4K_X27_Y10; Fanout = 1; MEM Node = 'wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|q_a[8]'
    Info: 3: + IC(0.465 ns) + CELL(0.624 ns) = 4.850 ns; Loc. = LAB_X28_Y10; Fanout = 1; COMB Node = 'wavegen:inst6|Mux27~0'
    Info: 4: + IC(0.187 ns) + CELL(0.624 ns) = 5.661 ns; Loc. = LAB_X28_Y10; Fanout = 39; COMB Node = 'wavegen:inst6|Mux27~1'
    Info: 5: + IC(1.839 ns) + CELL(4.712 ns) = 12.212 ns; Loc. = DSPMULT_X20_Y12_N0; Fanout = 1; COMB Node = 'modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated|mac_mult1~DATAOUT18'
    Info: 6: + IC(0.000 ns) + CELL(0.396 ns) = 12.608 ns; Loc. = DSPOUT_X20_Y12_N2; Fanout = 2; COMB Node = 'modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated|mac_out2~DATAOUT18'
    Info: 7: + IC(0.811 ns) + CELL(0.651 ns) = 14.070 ns; Loc. = LAB_X24_Y12; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[9]~382'
    Info: 8: + IC(0.578 ns) + CELL(0.621 ns) = 15.269 ns; Loc. = LAB_X24_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[1]~3'
    Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 15.355 ns; Loc. = LAB_X24_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[2]~5'
    Info: 10: + IC(0.000 ns) + CELL(0.506 ns) = 15.861 ns; Loc. = LAB_X24_Y12; Fanout = 4; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[3]~6'
    Info: 11: + IC(0.605 ns) + CELL(0.206 ns) = 16.672 ns; Loc. = LAB_X24_Y12; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[18]~385'
    Info: 12: + IC(0.578 ns) + CELL(0.621 ns) = 17.871 ns; Loc. = LAB_X24_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[1]~3'
    Info: 13: + IC(0.000 ns) + CELL(0.086 ns) = 17.957 ns; Loc. = LAB_X24_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[2]~5'
    Info: 14: + IC(0.000 ns) + CELL(0.086 ns) = 18.043 ns; Loc. = LAB_X24_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[3]~7'
    Info: 15: + IC(0.000 ns) + CELL(0.506 ns) = 18.549 ns; Loc. = LAB_X24_Y12; Fanout = 5; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[4]~8'
    Info: 16: + IC(0.605 ns) + CELL(0.206 ns) = 19.360 ns; Loc. = LAB_X24_Y12; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[27]~389'
    Info: 17: + IC(0.885 ns) + CELL(0.621 ns) = 20.866 ns; Loc. = LAB_X25_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[1]~3'
    Info: 18: + IC(0.000 ns) + CELL(0.086 ns) = 20.952 ns; Loc. = LAB_X25_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[2]~5'
    Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 21.038 ns; Loc. = LAB_X25_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[3]~7'
    Info: 20: + IC(0.000 ns) + CELL(0.086 ns) = 21.124 ns; Loc. = LAB_X25_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[4]~9'
    Info: 21: + IC(0.000 ns) + CELL(0.506 ns) = 21.630 ns; Loc. = LAB_X25_Y12; Fanout = 6; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~10'
    Info: 22: + IC(0.605 ns) + CELL(0.206 ns) = 22.441 ns; Loc. = LAB_X25_Y12; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[36]~394'
    Info: 23: + IC(1.295 ns) + CELL(0.621 ns) = 24.357 ns; Loc. = LAB_X25_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[1]~3'
    Info: 24: + IC(0.000 ns) + CELL(0.086 ns) = 24.443 ns; Loc. = LAB_X25_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[2]~5'
    Info: 25: + IC(0.000 ns) + CELL(0.086 ns) = 24.529 ns; Loc. = LAB_X25_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[3]~7'
    Info: 26: + IC(0.000 ns) + CELL(0.086 ns) = 24.615 ns; Loc. = LAB_X25_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[4]~9'
    Info: 27: + IC(0.000 ns) + CELL(0.086 ns) = 24.701 ns; Loc. = LAB_X25_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[5]~11'
    Info: 28: + IC(0.000 ns) + CELL(0.506 ns) = 25.207 ns; Loc. = LAB_X25_Y11; Fanout = 7; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~12'
    Info: 29: + IC(0.605 ns) + CELL(0.206 ns) = 26.018 ns; Loc. = LAB_X25_Y11; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[45]~400'
    Info: 30: + IC(1.285 ns) + CELL(0.621 ns) = 27.924 ns; Loc. = LAB_X29_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~3'
    Info: 31: + IC(0.000 ns) + CELL(0.086 ns) = 28.010 ns; Loc. = LAB_X29_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~5'
    Info: 32: + IC(0.000 ns) + CELL(0.086 ns) = 28.096 ns; Loc. = LAB_X29_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~7'
    Info: 33: + IC(0.000 ns) + CELL(0.086 ns) = 28.182 ns; Loc. = LAB_X29_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[4]~9'
    Info: 34: + IC(0.000 ns) + CELL(0.086 ns) = 28.268 ns; Loc. = LAB_X29_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[5]~11'
    Info: 35: + IC(0.000 ns) + CELL(0.086 ns) = 28.354 ns; Loc. = LAB_X29_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~13'
    Info: 36: + IC(0.000 ns) + CELL(0.506 ns) = 28.860 ns; Loc. = LAB_X29_Y11; Fanout = 8; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[7]~14'
    Info: 37: + IC(0.605 ns) + CELL(0.206 ns) = 29.671 ns; Loc. = LAB_X29_Y11; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[54]~407'
    Info: 38: + IC(1.311 ns) + CELL(0.621 ns) = 31.603 ns; Loc. = LAB_X30_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~3'
    Info: 39: + IC(0.000 ns) + CELL(0.086 ns) = 31.689 ns; Loc. = LAB_X30_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~5'
    Info: 40: + IC(0.000 ns) + CELL(0.086 ns) = 31.775 ns; Loc. = LAB_X30_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~7'
    Info: 41: + IC(0.000 ns) + CELL(0.086 ns) = 31.861 ns; Loc. = LAB_X30_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[4]~9'
    Info: 42: + IC(0.000 ns) + CELL(0.086 ns) = 31.947 ns; Loc. = LAB_X30_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[5]~11'
    Info: 43: + IC(0.000 ns) + CELL(0.086 ns) = 32.033 ns; Loc. = LAB_X30_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~13'
    Info: 44: + IC(0.000 ns) + CELL(0.086 ns) = 32.119 ns; Loc. = LAB_X30_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[7]~15'
    Info: 45: + IC(0.000 ns) + CELL(0.506 ns) = 32.625 ns; Loc. = LAB_X30_Y15; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[8]~16'
    Info: 46: + IC(1.713 ns) + CELL(0.206 ns) = 34.544 ns; Loc. = LAB_X22_Y15; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[65]~412'
    Info: 47: + IC(1.664 ns) + CELL(0.621 ns) = 36.829 ns; Loc. = LAB_X29_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~7'
    Info: 48: + IC(0.000 ns) + CELL(0.086 ns) = 36.915 ns; Loc. = LAB_X29_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[4]~9'
    Info: 49: + IC(0.000 ns) + CELL(0.086 ns) = 37.001 ns; Loc. = LAB_X29_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[5]~11'
    Info: 50: + IC(0.000 ns) + CELL(0.086 ns) = 37.087 ns; Loc. = LAB_X29_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~13'
    Info: 51: + IC(0.000 ns) + CELL(0.086 ns) = 37.173 ns; Loc. = LAB_X29_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[7]~15'
    Info: 52: + IC(0.000 ns) + CELL(0.086 ns) = 37.259 ns; Loc. = LAB_X29_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~17'
    Info: 53: + IC(0.000 ns) + CELL(0.506 ns) = 37.765 ns; Loc. = LAB_X29_Y15; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[9]~18'
    Info: 54: + IC(1.322 ns) + CELL(0.206 ns) = 39.293 ns; Loc. = LAB_X28_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[79]~199'
    Info: 55: + IC(1.294 ns) + CELL(0.621 ns) = 41.208 ns; Loc. = LAB_X28_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[8]~17'
    Info: 56: + IC(0.000 ns) + CELL(0.506 ns) = 41.714 ns; Loc. = LAB_X28_Y15; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[9]~18'
    Info: 57: + IC(1.712 ns) + CELL(0.206 ns) = 43.632 ns; Loc. = LAB_X24_Y13; Fanout = 4; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[86]~423'
    Info: 58: + IC(1.295 ns) + CELL(0.621 ns) = 45.548 ns; Loc. = LAB_X25_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~13'
    Info: 59: + IC(0.000 ns) + CELL(0.086 ns) = 45.634 ns; Loc. = LAB_X25_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[7]~15'
    Info: 60: + IC(0.000 ns) + CELL(0.086 ns) = 45.720 ns; Loc. = LAB_X25_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[8]~17'
    Info: 61: + IC(0.000 ns) + CELL(0.506 ns) = 46.226 ns; Loc. = LAB_X25_Y14; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[9]~18'
    Info: 62: + IC(1.289 ns) + CELL(0.206 ns) = 47.721 ns; Loc. = LAB_X28_Y14; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[91]~434'
    Info: 63: + IC(1.284 ns) + CELL(0.621 ns) = 49.626 ns; Loc. = LAB_X24_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[2]~5'
    Info: 64: + IC(0.000 ns) + CELL(0.086 ns) = 49.712 ns; Loc. = LAB_X24_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[3]~7'
    Info: 65: + IC(0.000 ns) + CELL(0.086 ns) = 49.798 ns; Loc. = LAB_X24_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[4]~9'
    Info: 66: + IC(0.000 ns) + CELL(0.086 ns) = 49.884 ns; Loc. = LAB_X24_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[5]~11'
    Info: 67: + IC(0.000 ns) + CELL(0.086 ns) = 49.970 ns; Loc. = LAB_X24_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[6]~13'
    Info: 68: + IC(0.000 ns) + CELL(0.086 ns) = 50.056 ns; Loc. = LAB_X24_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[7]~15'
    Info: 69: + IC(0.000 ns) + CELL(0.086 ns) = 50.142 ns; Loc. = LAB_X24_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[8]~17'
    Info: 70: + IC(0.000 ns) + CELL(0.506 ns) = 50.648 ns; Loc. = LAB_X24_Y14; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[9]~18'
    Info: 71: + IC(0.605 ns) + CELL(0.206 ns) = 51.459 ns; Loc. = LAB_X24_Y14; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[99]~442'
    Info: 72: + IC(1.295 ns) + CELL(0.621 ns) = 53.375 ns; Loc. = LAB_X25_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[1]~3'
    Info: 73: + IC(0.000 ns) + CELL(0.086 ns) = 53.461 ns; Loc. = LAB_X25_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[2]~5'
    Info: 74: + IC(0.000 ns) + CELL(0.086 ns) = 53.547 ns; Loc. = LAB_X25_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[3]~7'
    Info: 75: + IC(0.000 ns) + CELL(0.086 ns) = 53.633 ns; Loc. = LAB_X25_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[4]~9'
    Info: 76: + IC(0.000 ns) + CELL(0.086 ns) = 53.719 ns; Loc. = LAB_X25_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[5]~11'
    Info: 77: + IC(0.000 ns) + CELL(0.086 ns) = 53.805 ns; Loc. = LAB_X25_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[6]~13'
    Info: 78: + IC(0.000 ns) + CELL(0.086 ns) = 53.891 ns; Loc. = LAB_X25_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[7]~15'
    Info: 79: + IC(0.000 ns) + CELL(0.086 ns) = 53.977 ns; Loc. = LAB_X25_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[8]~17'
    Info: 80: + IC(0.000 ns) + CELL(0.506 ns) = 54.483 ns; Loc. = LAB_X25_Y13; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[9]~18'
    Info: 81: + IC(0.912 ns) + CELL(0.206 ns) = 55.601 ns; Loc. = LAB_X24_Y13; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[109]~448'
    Info: 82: + IC(1.285 ns) + CELL(0.621 ns) = 57.507 ns; Loc. = LAB_X28_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[2]~5'
    Info: 83: + IC(0.000 ns) + CELL(0.086 ns) = 57.593 ns; Loc. = LAB_X28_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[3]~7'
    Info: 84: + IC(0.000 ns) + CELL(0.086 ns) = 57.679 ns; Loc. = LAB_X28_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[4]~9'
    Info: 85: + IC(0.000 ns) + CELL(0.086 ns) = 57.765 ns; Loc. = LAB_X28_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[5]~11'
    Info: 86: + IC(0.000 ns) + CELL(0.086 ns) = 57.851 ns; Loc. = LAB_X28_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[6]~13'
    Info: 87: + IC(0.000 ns) + CELL(0.086 ns) = 57.937 ns; Loc. = LAB_X28_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[7]~15'
    Info: 88: + IC(0.000 ns) + CELL(0.086 ns) = 58.023 ns; Loc. = LAB_X28_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[8]~17'
    Info: 89: + IC(0.000 ns) + CELL(0.506 ns) = 58.529 ns; Loc. = LAB_X28_Y13; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[9]~18'
    Info: 90: + IC(1.311 ns) + CELL(0.206 ns) = 60.046 ns; Loc. = LAB_X24_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[124]~109'
    Info: 91: + IC(2.050 ns) + CELL(0.621 ns) = 62.717 ns; Loc. = LAB_X29_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[8]~17'
    Info: 92: + IC(0.000 ns) + CELL(0.506 ns) = 63.223 ns; Loc. = LAB_X29_Y14; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[9]~18'
    Info: 93: + IC(1.322 ns) + CELL(0.206 ns) = 64.751 ns; Loc. = LAB_X29_Y13; Fanout = 4; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[131]~458'
    Info: 94: + IC(1.295 ns) + CELL(0.621 ns) = 66.667 ns; Loc. = LAB_X30_Y14; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[6]~13'
    Info: 95: + IC(0.000 ns) + CELL(0.086 ns) = 66.753 ns; Loc. = LAB_X30_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[7]~15'
    Info: 96: + IC(0.000 ns) + CELL(0.086 ns) = 66.839 ns; Loc. = LAB_X30_Y14; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[8]~17'
    Info: 97: + IC(0.000 ns) + CELL(0.506 ns) = 67.345 ns; Loc. = LAB_X30_Y14; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[9]~18'
    Info: 98: + IC(1.288 ns) + CELL(0.206 ns) = 68.839 ns; Loc. = LAB_X28_Y14; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[138]~467'
    Info: 99: + IC(1.670 ns) + CELL(0.621 ns) = 71.130 ns; Loc. = LAB_X30_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[4]~9'
    Info: 100: + IC(0.000 ns) + CELL(0.086 ns) = 71.216 ns; Loc. = LAB_X30_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[5]~11'
    Info: 101: + IC(0.000 ns) + CELL(0.086 ns) = 71.302 ns; Loc. = LAB_X30_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[6]~13'
    Info: 102: + IC(0.000 ns) + CELL(0.086 ns) = 71.388 ns; Loc. = LAB_X30_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[7]~15'
    Info: 103: + IC(0.000 ns) + CELL(0.086 ns) = 71.474 ns; Loc. = LAB_X30_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[8]~17'
    Info: 104: + IC(0.000 ns) + CELL(0.506 ns) = 71.980 ns; Loc. = LAB_X30_Y13; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[9]~18'
    Info: 105: + IC(1.697 ns) + CELL(0.206 ns) = 73.883 ns; Loc. = LAB_X28_Y14; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[148]~473'
    Info: 106: + IC(1.671 ns) + CELL(0.621 ns) = 76.175 ns; Loc. = LAB_X31_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[5]~11'
    Info: 107: + IC(0.000 ns) + CELL(0.086 ns) = 76.261 ns; Loc. = LAB_X31_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[6]~13'
    Info: 108: + IC(0.000 ns) + CELL(0.086 ns) = 76.347 ns; Loc. = LAB_X31_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[7]~15'
    Info: 109: + IC(0.000 ns) + CELL(0.086 ns) = 76.433 ns; Loc. = LAB_X31_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[8]~17'
    Info: 110: + IC(0.000 ns) + CELL(0.506 ns) = 76.939 ns; Loc. = LAB_X31_Y13; Fanout = 12; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[9]~18'
    Info: 111: + IC(1.288 ns) + CELL(0.206 ns) = 78.433 ns; Loc. = LAB_X33_Y13; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[154]~483'
    Info: 112: + IC(0.884 ns) + CELL(0.621 ns) = 79.938 ns; Loc. = LAB_X32_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[2]~5'
    Info: 113: + IC(0.000 ns) + CELL(0.086 ns) = 80.024 ns; Loc. = LAB_X32_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[3]~7'
    Info: 114: + IC(0.000 ns) + CELL(0.086 ns) = 80.110 ns; Loc. = LAB_X32_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[4]~9'
    Info: 115: + IC(0.000 ns) + CELL(0.086 ns) = 80.196 ns; Loc. = LAB_X32_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[5]~11'
    Info: 116: + IC(0.000 ns) + CELL(0.086 ns) = 80.282 ns; Loc. = LAB_X32_Y13; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[6]~13'
    Info: 117: + IC(0.000 ns) + CELL(0.086 ns) = 80.368 ns; Loc. = LAB_X32_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[7]~15'
    Info: 118: + IC(0.000 ns) + CELL(0.086 ns) = 80.454 ns; Loc. = LAB_X32_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[8]~17'
    Info: 119: + IC(0.000 ns) + CELL(0.506 ns) = 80.960 ns; Loc. = LAB_X32_Y13; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[9]~18'
    Info: 120: + IC(0.912 ns) + CELL(0.206 ns) = 82.078 ns; Loc. = LAB_X33_Y13; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[164]~489'
    Info: 121: + IC(1.294 ns) + CELL(0.621 ns) = 83.993 ns; Loc. = LAB_X32_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[3]~7'
    Info: 122: + IC(0.000 ns) + CELL(0.086 ns) = 84.079 ns; Loc. = LAB_X32_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[4]~9'
    Info: 123: + IC(0.000 ns) + CELL(0.086 ns) = 84.165 ns; Loc. = LAB_X32_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[5]~11'
    Info: 124: + IC(0.000 ns) + CELL(0.086 ns) = 84.251 ns; Loc. = LAB_X32_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[6]~13'
    Info: 125: + IC(0.000 ns) + CELL(0.086 ns) = 84.337 ns; Loc. = LAB_X32_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[7]~15'
    Info: 126: + IC(0.000 ns) + CELL(0.086 ns) = 84.423 ns; Loc. = LAB_X32_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[8]~17'
    Info: 127: + IC(0.000 ns) + CELL(0.506 ns) = 84.929 ns; Loc. = LAB_X32_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[9]~18'
    Info: 128: + IC(2.114 ns) + CELL(0.596 ns) = 87.639 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|Add21~1'
    Info: 129: + IC(0.000 ns) + CELL(0.086 ns) = 87.725 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|Add21~3'
    Info: 130: + IC(0.000 ns) + CELL(0.086 ns) = 87.811 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|Add21~5'
    Info: 131: + IC(0.000 ns) + CELL(0.086 ns) = 87.897 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|Add21~7'
    Info: 132: + IC(0.000 ns) + CELL(0.086 ns) = 87.983 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|Add21~9'
    Info: 133: + IC(0.000 ns) + CELL(0.086 ns) = 88.069 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|Add21~11'
    Info: 134: + IC(0.000 ns) + CELL(0.086 ns) = 88.155 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|Add21~13'
    Info: 135: + IC(0.000 ns) + CELL(0.086 ns) = 88.241 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|Add21~15'
    Info: 136: + IC(0.000 ns) + CELL(0.086 ns) = 88.327 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|Add21~17'
    Info: 137: + IC(0.000 ns) + CELL(0.086 ns) = 88.413 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|Add21~19'
    Info: 138: + IC(0.107 ns) + CELL(0.086 ns) = 88.606 ns; Loc. = LAB_X24_Y9; Fanout = 2; COMB Node = 'modulator:inst3|Add21~21'
    Info: 139: + IC(0.000 ns) + CELL(0.086 ns) = 88.692 ns; Loc. = LAB_X24_Y9; Fanout = 2; COMB Node = 'modulator:inst3|Add21~23'
    Info: 140: + IC(0.000 ns) + CELL(0.086 ns) = 88.778 ns; Loc. = LAB_X24_Y9; Fanout = 2; COMB Node = 'modulator:inst3|Add21~25'
    Info: 141: + IC(0.000 ns) + CELL(0.086 ns) = 88.864 ns; Loc. = LAB_X24_Y9; Fanout = 2; COMB Node = 'modulator:inst3|Add21~27'
    Info: 142: + IC(0.000 ns) + CELL(0.086 ns) = 88.950 ns; Loc. = LAB_X24_Y9; Fanout = 2; COMB Node = 'modulator:inst3|Add21~29'
    Info: 143: + IC(0.000 ns) + CELL(0.086 ns) = 89.036 ns; Loc. = LAB_X24_Y9; Fanout = 2; COMB Node = 'modulator:inst3|Add21~31'
    Info: 144: + IC(0.000 ns) + CELL(0.086 ns) = 89.122 ns; Loc. = LAB_X24_Y9; Fanout = 2; COMB Node = 'modulator:inst3|Add21~33'
    Info: 145: + IC(0.000 ns) + CELL(0.086 ns) = 89.208 ns; Loc. = LAB_X24_Y9; Fanout = 2; COMB Node = 'modulator:inst3|Add21~35'
    Info: 146: + IC(0.000 ns) + CELL(0.086 ns) = 89.294 ns; Loc. = LAB_X24_Y9; Fanout = 1; COMB Node = 'modulator:inst3|Add21~37'
    Info: 147: + IC(0.000 ns) + CELL(0.506 ns) = 89.800 ns; Loc. = LAB_X24_Y9; Fanout = 1; COMB Node = 'modulator:inst3|Add21~38'
    Info: 148: + IC(0.605 ns) + CELL(0.206 ns) = 90.611 ns; Loc. = LAB_X24_Y9; Fanout = 11; COMB Node = 'modulator:inst3|LessThan7~1'
    Info: 149: + IC(1.158 ns) + CELL(0.319 ns) = 92.088 ns; Loc. = LAB_X24_Y10; Fanout = 1; COMB Node = 'modulator:inst3|wave3~90'
    Info: 150: + IC(0.605 ns) + CELL(0.206 ns) = 92.899 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'modulator:inst3|wave3~91'
    Info: 151: + IC(1.427 ns) + CELL(1.545 ns) = 95.871 ns; Loc. = DSPMULT_X20_Y9_N0; Fanout = 22; REG Node = 'modulator:inst3|wave3[2]'
    Info: Total cell delay = 45.244 ns ( 47.19 % )
    Info: Total interconnect delay = 50.627 ns ( 52.81 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 20% of the available device resources
    Info: Peak interconnect usage is 27% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info: Fitter routing operations ending: elapsed time is 00:00:08
Info: Fitter merged 4 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M4K_X27_Y12 contains the following logical RAM slices
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|sin:sn1|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a11
        Info: Physical RAM block M4K_X27_Y11 contains the following logical RAM slices
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|sin:sn2|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a11
        Info: Physical RAM block M4K_X27_Y10 contains the following logical RAM slices
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|sin:sn3|altsyncram:altsyncram_component|altsyncram_ld91:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a11
        Info: Physical RAM block M4K_X11_Y3 contains the following logical RAM slices
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a0
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a1
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a2
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a3
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a4
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a5
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a6
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a7
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a0
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a1
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a2
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a3
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a4
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a5
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a6
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a7
Info: Started post-fitting delay annotation
Warning: Found 27 output pins without output pin load capacitance assignment
    Info: Pin "s2p_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s2p_ioclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_ioclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_ld" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_dout" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPa" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPf" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPg" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPa" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPf" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPg" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPa10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPb11" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPc12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPd13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPe14" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPf15" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPg16" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 3 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin RDISPb has GND driving its datain port
    Info: Pin RDISPc has GND driving its datain port
    Info: Pin RDISPg has VCC driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 234 megabytes
    Info: Processing ended: Sun Apr 11 20:11:40 2010
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:45


