---
title: 时序分析
tags:
  - 建立时间
  - 保持时间
categories: 电子电路
mathjax: true
abbrlink: 5bffeb59
date: 2024-07-13 09:58:22
---
# 时序分析

## 时序约束

> <img src="https://cdn.jsdelivr.net/gh/Euler0525/tube@master/ic/delay.webp" width="80%" height="75%" />
>
> **建立时间**$t_{setup}$：在时钟上升沿的$t_{setup}$时间前数据必须是稳定的；
>
> **保持时间**$t_{hold}$：时钟上升沿之后的$t_{hold}$时间内数据必须是稳定的；
>
> **传播延迟**$t_{pcq}$：时钟上升沿到输出端信号稳定所需要的时间；
>
> **污染延迟**$t_{ccq}$：时钟上升沿到输出端信号开始变化所需要的时间；

### 建立时间与保持时间

<img src="https://cdn.jsdelivr.net/gh/Euler0525/tube@master/ic/setup_hold.webp" width="80%" height="75%" />

如左图所示，对$R2$的输入要在$t_{setup}$之前稳定，因此要满足关系：
$$
t_{pcq} + t_{pd} + t_{setup} \leq T_c
$$
如右图所示，在$R2$接收数据后要保持$t_{hold}$时间，这段时间内不能被干扰，因此组合逻辑的输入必须在$t_{hold}$之后，因此要满足关系：
$$
t_{ccq} + t_{cd} > t_{hold}
$$

### 时钟偏移与抖动

#### <a id="skew">时钟偏移（Clock Skew）</a>

时钟信号到达各寄存器的时间不同，将$t_{skew}$定义为两个时钟边沿的间隔。

<img src="https://cdn.jsdelivr.net/gh/Euler0525/tube@master/ic/skew_jitter.webp" width="80%" height="75%" />

如左图，由于`CLK2`比`CLK1`早了$t_{skew}$，因此输入到来要更提前，需满足关系
$$
t_{pcq} + t_{pd} + t_{setup} \leq T_c - t_{skew}
$$
如右图，`CLK2`比`CLK1`晚了$t_{skew}$，因此前面组合逻辑的输出要再晚一段时间到达$R2$，才能保证不干扰$R2$本来的数据，需满足关系
$$
t_{ccq} + t_{cd} > t_{hold} + t_{skew}
$$
*注：相反的时钟信号关系不会影响上述的时序约束。*

#### 时钟抖动（Clock Jitter）

**Skew**会改变时钟边沿的顺序，不会改变时钟信号的占空比；时钟抖动会改变时钟信号的占空比。

考虑时钟抖动时，要考虑**“最差的情况”**。分析过程与[时钟偏移（Clock Skew）](#skew)相似。

## 参考资料

[Sequential Circuits: Timing](https://www.bing.com/ck/a?!&&p=0fc06c84e60be96fJmltdHM9MTcyMDc0MjQwMCZpZ3VpZD0wMDkzMWZjMC02NTA0LTZmNTYtMDkyNC0wYmExNjRkNjZlZmYmaW5zaWQ9NTE4Nw&ptn=3&ver=2&hsh=3&fclid=00931fc0-6504-6f56-0924-0ba164d66eff&psq=Sequential+Circuits%3a+Timing+Design+of+Digital+Circuits+2014+Srdjan+Capkun+Frank+K.+G%c3%bcrkaynak&u=a1aHR0cHM6Ly9zeXNzZWMuZXRoei5jaC9jb250ZW50L2RhbS9ldGh6L3NwZWNpYWwtaW50ZXJlc3QvaW5may9pbnN0LWluZnNlYy9zeXN0ZW0tc2VjdXJpdHktZ3JvdXAtZGFtL2VkdWNhdGlvbi9EaWdpdGFsdGVjaG5pa18xNC8xMF9TZXF1ZW50aWFsQ2lyY3VpdHNfVGltaW5nLnBkZg&ntb=1)
