{"version": "2022.1", "generated": "2022-06-04T02:48:44.461982", "families": {"versalaicore": {"full_name": "Versal ACAP", "devices": ["xcvc1502", "xcvc1702", "xcvc1802", "xcvc1902"]}, "qversalaicore": {"full_name": "Defense-Grade Versal ACAP", "devices": ["xqvc1902"]}, "qrversalaicore": {"full_name": "Defense-Grade Versal ACAP", "devices": ["xqrvc1902"]}, "qversalprime": {"full_name": "Defense-Grade Versal ACAP", "devices": ["xqvm1802"]}, "versalaiedge": {"full_name": "Versal ACAP", "devices": ["xcve1752"]}, "versalprime": {"full_name": "Versal ACAP", "devices": ["xcvm1302", "xcvm1402", "xcvm1502", "xcvm1802"]}, "versalpremium": {"full_name": "Versal ACAP", "devices": ["xcvp1202"]}}, "devices": {"xcvc1502": {"family": "versalaicore", "speed": {"grade": "-1LHP", "label": "ENGINEERING-SAMPLE", "level_id": {"id": "1.02", "date": "2022-01-21"}}, "iob": "400", "bram": "848", "dsp": "1032", "ff": "744704", "lut": "372352", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "24", "GTYP": 0, "GTZE2": 0}, "slices": "56064", "io": {"pins": "1369", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "188", "rows": "328", "compatible": ["xcvc1702nsvg1369", "xcve1752nsvg1369"], "temp": "I"}, "xcvc1702": {"family": "versalaicore", "speed": {"grade": "-1LHP", "label": "ENGINEERING-SAMPLE", "level_id": {"id": "1.02", "date": "2022-01-21"}}, "iob": "422", "bram": "954", "dsp": "1312", "ff": "897024", "lut": "448512", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "24", "GTYP": 0, "GTZE2": 0}, "slices": "56064", "io": {"pins": "1369", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "188", "rows": "328", "compatible": ["xcvc1502nsvg1369", "xcve1752nsvg1369"], "temp": "I"}, "xcvc1802": {"family": "versalaicore", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "422", "bram": "800", "dsp": "1600", "ff": "1450000", "lut": "725000", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "32", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "1596", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "I"}, "xcvc1902": {"family": "versalaicore", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "422", "bram": "967", "dsp": "1968", "ff": "1799680", "lut": "899840", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "32", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "1596", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "I"}, "xqvc1902": {"family": "qversalaicore", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "422", "bram": "967", "dsp": "1968", "ff": "1799680", "lut": "899840", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "32", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "1596", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "I"}, "xqrvc1902": {"family": "qrversalaicore", "speed": {"grade": "-1MM", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "692", "bram": "967", "dsp": "1968", "ff": "1799680", "lut": "899840", "transceivers": {"GB": "44", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "44", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "2197", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "B"}, "xqvm1802": {"family": "qversalprime", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "692", "bram": "967", "dsp": "1968", "ff": "1799680", "lut": "899840", "transceivers": {"GB": "44", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "44", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "2197", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "I"}, "xcve1752": {"family": "versalaiedge", "speed": {"grade": "-1LHP", "label": "ENGINEERING-SAMPLE", "level_id": {"id": "1.02", "date": "2022-01-21"}}, "iob": "422", "bram": "954", "dsp": "1312", "ff": "897024", "lut": "448512", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "24", "GTYP": 0, "GTZE2": 0}, "slices": "56064", "io": {"pins": "1369", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "188", "rows": "328", "compatible": ["xcvc1502nsvg1369", "xcvc1702nsvg1369"], "temp": "I"}, "xcvm1302": {"family": "versalprime", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.00", "date": "2022-03-27"}}, "iob": "238", "bram": "503", "dsp": "848", "ff": "643072", "lut": "321536", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "16", "GTYP": 0, "GTZE2": 0}, "slices": "40192", "io": {"pins": "1024", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "108", "rows": "424", "compatible": ["xcvm1402nbvb1024"], "temp": "I"}, "xcvm1402": {"family": "versalprime", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.00", "date": "2022-03-27"}}, "iob": "346", "bram": "1150", "dsp": "1696", "ff": "1131520", "lut": "565760", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "16", "GTYP": 0, "GTZE2": 0}, "slices": "70720", "io": {"pins": "1024", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "180", "rows": "424", "compatible": ["xcvm1302nbvb1024"], "temp": "I"}, "xcvm1502": {"family": "versalprime", "speed": {"grade": "-1LHP", "label": "ENGINEERING-SAMPLE", "level_id": {"id": "1.02", "date": "2022-01-21"}}, "iob": "400", "bram": "954", "dsp": "1312", "ff": "897024", "lut": "448512", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "16", "GTYP": 0, "GTZE2": 0}, "slices": "56064", "io": {"pins": "1369", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "188", "rows": "328", "compatible": [""], "temp": "I"}, "xcvm1802": {"family": "versalprime", "speed": {"grade": "-1LHP", "label": "PRODUCTION", "level_id": {"id": "2.08", "date": "2022-03-27"}}, "iob": "422", "bram": "967", "dsp": "1968", "ff": "1799680", "lut": "899840", "transceivers": {"GB": "44", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": "44", "GTYP": 0, "GTZE2": 0}, "slices": "112480", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_18", "HSTL_I_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "LVDS_25", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "360", "rows": "328", "compatible": [""], "temp": "I"}, "xcvp1202": {"family": "versalpremium", "speed": {"grade": "-1LHP", "label": "ENGINEERING-SAMPLE", "level_id": {"id": "1.13", "date": "2022-03-04"}}, "iob": "702", "bram": "1341", "dsp": "3984", "ff": "1800448", "lut": "900224", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": "20", "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": "28", "GTZE2": 0}, "slices": "112528", "io": {"pins": "2785", "standards": ["LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_15", "HSLVDCI_15", "HSTL_I", "HSTL_I_12", "SSTL15", "SSTL135", "SSTL12", "DIFF_HSTL_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "ANALOG", "ANALOG_SE", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "POD10", "POD12", "MIPI_DPHY", "LVDS15", "UNDEFINED", "DIFF_UNDEFINED", "LVSTL06_12", "DIFF_LVSTL_11", "LVSTL_11", "DIFF_LVSTL06_12"]}, "cols": "380", "rows": "332", "compatible": [""], "temp": "I"}}, "packages": {"nsvg1369": ["xcvc1502", "xcvc1702", "xcve1752"], "vsva1596": ["xcvc1502", "xcvc1702", "xcve1752"], "vsva2197": ["xcvc1502", "xcvc1702", "xcvc1802", "xcvc1902", "xcve1752", "xcvm1802"], "viva1596": ["xcvc1802", "xcvc1902"], "vsvd1760": ["xcvc1802", "xcvc1902", "xcvm1302", "xcvm1402", "xcvm1802"], "vira1596": ["xqvc1902"], "vsra2197": ["xqvc1902", "xqrvc1902", "xqvm1802"], "vsrd1760": ["xqvc1902", "xqvm1802"], "nbvb1024": ["xcvm1302", "xcvm1402"], "nsvf1369": ["xcvm1302", "xcvm1402"], "vfvc1596": ["xcvm1302", "xcvm1402"], "nfvb1369": ["xcvm1502"], "vfvc1760": ["xcvm1502", "xcvm1802"], "vsva2785": ["xcvp1202"]}}