Fitter report for xillydemo
Sat Feb 28 16:39:41 2015
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. GXB Receiver Summary
 22. GXB Receiver Channel
 23. GXB Transmitter Summary
 24. GXB Transmitter Channel
 25. PCI Express Hard-IP Blocks
 26. Fitter Resource Utilization by Entity
 27. Delay Chain Summary
 28. Pad To Core Delay Chain Fanout
 29. Control Signals
 30. Global & Other Fast Signals
 31. Non-Global High Fan-Out Signals
 32. Fitter RAM Summary
 33. Other Routing Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sat Feb 28 16:39:41 2015         ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; xillydemo                                     ;
; Top-level Entity Name              ; xillydemo                                     ;
; Family                             ; Cyclone IV GX                                 ;
; Device                             ; EP4CGX30CF23C7                                ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 8,740 / 29,440 ( 30 % )                       ;
;     Total combinational functions  ; 6,701 / 29,440 ( 23 % )                       ;
;     Dedicated logic registers      ; 6,048 / 29,440 ( 21 % )                       ;
; Total registers                    ; 6048                                          ;
; Total pins                         ; 18 / 307 ( 6 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 751,200 / 1,105,920 ( 68 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 160 ( 0 % )                               ;
; Total GXB Receiver Channel PCS     ; 1 / 4 ( 25 % )                                ;
; Total GXB Receiver Channel PMA     ; 1 / 4 ( 25 % )                                ;
; Total GXB Transmitter Channel PCS  ; 1 / 4 ( 25 % )                                ;
; Total GXB Transmitter Channel PMA  ; 1 / 4 ( 25 % )                                ;
; Total PLLs                         ; 2 / 6 ( 33 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX30CF23C7                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.37        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  23.0%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; user_led[0] ; Missing drive strength and slew rate ;
; user_led[1] ; Missing drive strength and slew rate ;
; user_led[2] ; Missing drive strength and slew rate ;
; user_led[3] ; Missing drive strength and slew rate ;
; our_led[0]  ; Missing drive strength and slew rate ;
; our_led[1]  ; Missing drive strength and slew rate ;
; our_led[2]  ; Missing drive strength and slew rate ;
; our_led[3]  ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a16 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a17 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a18 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a19 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ram_block1a20 ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[0]         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[0]                          ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[1]         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[1]                          ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[2]         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[2]                          ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[3]         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[3]                          ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[4]         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[4]                          ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[5]         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[5]                          ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[6]         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[6]                          ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[7]         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[7]                          ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[8]         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[8]                          ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[9]         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[9]                          ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[10]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[10]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[11]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[11]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[12]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[12]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[13]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[13]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[14]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[14]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[15]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[15]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[16]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[16]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[17]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[17]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[18]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[18]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[19]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[19]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[20]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[20]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[21]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[21]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[22]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[22]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[23]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[23]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[24]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[24]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[25]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[25]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[26]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[26]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[27]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[27]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[28]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[28]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[29]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[29]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[30]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[30]                         ; PORTBDATAOUT     ;                       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_data[31]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|q_b[31]                         ; PORTBDATAOUT     ;                       ;
+---------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ;                ;              ; clk_125    ; LVDS          ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 13294 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 13294 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                     ;
+---------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------+
; Partition Name                  ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                              ;
+---------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------+
; Top                             ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                       ;
; sld_hub:auto_hub                ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub                                      ;
; sld_signaltap:auto_signaltap_0  ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0                        ;
; xillybus_core:xillybus_core_ins ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins ;
; hard_block:auto_generated_inst  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                        ;
+---------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                              ;
+---------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                  ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+---------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                             ; 11055   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub                ; 236     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0  ; 1984    ; 0                 ; N/A                     ; Post-Synthesis    ;
; xillybus_core:xillybus_core_ins ; 0       ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst  ; 19      ; 0                 ; N/A                     ; Source File       ;
+---------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/xillybus-eval-cyclone4-1.2_1x/verilog/xillydemo.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 8,740 / 29,440 ( 30 % )      ;
;     -- Combinational with no register       ; 2692                         ;
;     -- Register only                        ; 2039                         ;
;     -- Combinational with a register        ; 4009                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 2925                         ;
;     -- 3 input functions                    ; 2057                         ;
;     -- <=2 input functions                  ; 1719                         ;
;     -- Register only                        ; 2039                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 5204                         ;
;     -- arithmetic mode                      ; 1497                         ;
;                                             ;                              ;
; Total registers*                            ; 6,048 / 30,876 ( 20 % )      ;
;     -- Dedicated logic registers            ; 6,048 / 29,440 ( 21 % )      ;
;     -- I/O registers                        ; 0 / 1,436 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 662 / 1,840 ( 36 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 18 / 307 ( 6 % )             ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )               ;
;     -- Dedicated input pins                 ; 5 / 17 ( 29 % )              ;
;                                             ;                              ;
; Global signals                              ; 6                            ;
; M9Ks                                        ; 101 / 120 ( 84 % )           ;
; Total block memory bits                     ; 751,200 / 1,105,920 ( 68 % ) ;
; Total block memory implementation bits      ; 930,816 / 1,105,920 ( 84 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 160 ( 0 % )              ;
; PLLs                                        ; 2 / 6 ( 33 % )               ;
; Global clocks                               ; 6 / 30 ( 20 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; GXB Receiver channel PCSs                   ; 1 / 4 ( 25 % )               ;
; GXB Receiver channel PMAs                   ; 1 / 4 ( 25 % )               ;
; GXB Transmitter channel PCSs                ; 1 / 4 ( 25 % )               ;
; GXB Transmitter channel PMAs                ; 1 / 4 ( 25 % )               ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%                 ;
; Peak interconnect usage (total/H/V)         ; 30% / 30% / 30%              ;
; Maximum fan-out                             ; 4423                         ;
; Highest non-global fan-out                  ; 925                          ;
; Total fan-out                               ; 43904                        ;
; Average fan-out                             ; 3.07                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                     ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+---------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; xillybus_core:xillybus_core_ins ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+---------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ; Low                             ; Low                            ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Total logic elements                        ; 7143 / 29440 ( 24 % ) ; 156 / 29440 ( < 1 % ) ; 1441 / 29440 ( 5 % )           ; 0 / 29440 ( 0 % )               ; 0 / 29440 ( 0 % )              ;
;     -- Combinational with no register       ; 2525                  ; 62                    ; 105                            ; 0                               ; 0                              ;
;     -- Register only                        ; 1149                  ; 14                    ; 876                            ; 0                               ; 0                              ;
;     -- Combinational with a register        ; 3469                  ; 80                    ; 460                            ; 0                               ; 0                              ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;                                 ;                                ;
;     -- 4 input functions                    ; 2594                  ; 55                    ; 276                            ; 0                               ; 0                              ;
;     -- 3 input functions                    ; 1816                  ; 49                    ; 192                            ; 0                               ; 0                              ;
;     -- <=2 input functions                  ; 1584                  ; 38                    ; 97                             ; 0                               ; 0                              ;
;     -- Register only                        ; 1149                  ; 14                    ; 876                            ; 0                               ; 0                              ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;                                 ;                                ;
;     -- normal mode                          ; 4567                  ; 134                   ; 503                            ; 0                               ; 0                              ;
;     -- arithmetic mode                      ; 1427                  ; 8                     ; 62                             ; 0                               ; 0                              ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Total registers                             ; 4618                  ; 94                    ; 1336                           ; 0                               ; 0                              ;
;     -- Dedicated logic registers            ; 4618 / 29440 ( 16 % ) ; 94 / 29440 ( < 1 % )  ; 1336 / 29440 ( 5 % )           ; 0 / 29440 ( 0 % )               ; 0 / 29440 ( 0 % )              ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Total LABs:  partially or completely used   ; 534 / 1840 ( 29 % )   ; 14 / 1840 ( < 1 % )   ; 124 / 1840 ( 7 % )             ; 0 / 1840 ( 0 % )                ; 0 / 1840 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ; 0                               ; 0                              ;
; I/O pins                                    ; 18                    ; 0                     ; 0                              ; 0                               ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 160 ( 0 % )       ; 0 / 160 ( 0 % )       ; 0 / 160 ( 0 % )                ; 0 / 160 ( 0 % )                 ; 0 / 160 ( 0 % )                ;
; Total memory bits                           ; 63072                 ; 0                     ; 688128                         ; 0                               ; 0                              ;
; Total RAM block bits                        ; 156672                ; 0                     ; 774144                         ; 0                               ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 0 / 6 ( 0 % )                   ; 2 / 6 ( 33 % )                 ;
; M9K                                         ; 17 / 120 ( 14 % )     ; 0 / 120 ( 0 % )       ; 84 / 120 ( 70 % )              ; 0 / 120 ( 0 % )                 ; 0 / 120 ( 0 % )                ;
; Clock control block                         ; 3 / 38 ( 7 % )        ; 0 / 38 ( 0 % )        ; 1 / 38 ( 2 % )                 ; 0 / 38 ( 0 % )                  ; 2 / 38 ( 5 % )                 ;
; GXB Central control unit                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                   ; 1 / 1 ( 100 % )                ;
; Calibration block                           ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                   ; 1 / 1 ( 100 % )                ;
; GXB Receiver channel PCS                    ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                   ; 1 / 4 ( 25 % )                 ;
; GXB Receiver channel PMA                    ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                   ; 1 / 4 ( 25 % )                 ;
; GXB Transmitter channel PCS                 ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                   ; 1 / 4 ( 25 % )                 ;
; GXB Transmitter channel PMA                 ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                   ; 1 / 4 ( 25 % )                 ;
; PCI Express hard IP                         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                   ; 1 / 1 ( 100 % )                ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Connections                                 ;                       ;                       ;                                ;                                 ;                                ;
;     -- Input Connections                    ; 4645                  ; 135                   ; 1862                           ; 0                               ; 93                             ;
;     -- Registered Input Connections         ; 4431                  ; 104                   ; 1472                           ; 0                               ; 0                              ;
;     -- Output Connections                   ; 973                   ; 195                   ; 1                              ; 0                               ; 5566                           ;
;     -- Registered Output Connections        ; 93                    ; 194                   ; 0                              ; 0                               ; 0                              ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;                                 ;                                ;
;     -- Total Connections                    ; 35304                 ; 956                   ; 8905                           ; 0                               ; 8087                           ;
;     -- Registered Connections               ; 19534                 ; 692                   ; 5884                           ; 0                               ; 0                              ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; External Connections                        ;                       ;                       ;                                ;                                 ;                                ;
;     -- Top                                  ; 0                     ; 127                   ; 754                            ; 0                               ; 4737                           ;
;     -- sld_hub:auto_hub                     ; 127                   ; 16                    ; 187                            ; 0                               ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 754                   ; 187                   ; 0                              ; 0                               ; 922                            ;
;     -- xillybus_core:xillybus_core_ins      ; 0                     ; 0                     ; 0                              ; 0                               ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 4737                  ; 0                     ; 922                            ; 0                               ; 0                              ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;                                 ;                                ;
;     -- Input Ports                          ; 9                     ; 19                    ; 225                            ; 0                               ; 93                             ;
;     -- Output Ports                         ; 95                    ; 37                    ; 178                            ; 0                               ; 181                            ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ; 0                               ; 0                              ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;                                 ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 112                            ; 0                               ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 26                    ; 169                            ; 0                               ; 0                              ;
;                                             ;                       ;                       ;                                ;                                 ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;                                 ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 1                     ; 106                            ; 0                               ; 1                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ; 0                               ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ; 0                               ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ; 0                               ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 35                             ; 0                               ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ; 0                               ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 40                             ; 0                               ; 10                             ;
;     -- Output Ports with no Fanout          ; 0                     ; 15                    ; 169                            ; 0                               ; 64                             ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+---------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; clk_50          ; L21   ; 6        ; 81           ; 34           ; 0            ; 199                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; pcie_perstn     ; K17   ; 6        ; 81           ; 62           ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; pcie_refclk     ; M7    ; 3B       ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; pcie_refclk(n)  ; N7    ; 3B       ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ;
; pcie_rx         ; Y2    ; QL0      ; 0            ; 5            ; 18           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; pcie_rx(n)      ; Y1    ; QL0      ; 0            ; 5            ; 20           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; user_buttons[0] ; AA21  ; 4        ; 65           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; user_buttons[1] ; AA22  ; 4        ; 68           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; our_led[0]  ; AA20  ; 4        ; 63           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; our_led[1]  ; AA19  ; 4        ; 58           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; our_led[2]  ; AA18  ; 4        ; 58           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; our_led[3]  ; Y18   ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pcie_tx     ; V2    ; QL0      ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pcie_tx(n)  ; V1    ; QL0      ; 0            ; 5            ; 16           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[0] ; W19   ; 4        ; 70           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[1] ; Y20   ; 4        ; 70           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[2] ; Y19   ; 4        ; 68           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[3] ; W18   ; 4        ; 68           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                     ;
+----------+-------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name    ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-------------+--------------------------+---------------------+---------------------------+
; P4       ; MSEL3       ; -                        ; -                   ; Dedicated Programming Pin ;
; R5       ; MSEL2       ; -                        ; -                   ; Dedicated Programming Pin ;
; P5       ; MSEL1       ; -                        ; -                   ; Dedicated Programming Pin ;
; T6       ; MSEL0       ; -                        ; -                   ; Dedicated Programming Pin ;
; U5       ; CONF_DONE   ; -                        ; -                   ; Dedicated Programming Pin ;
; R8       ; nSTATUS     ; -                        ; -                   ; Dedicated Programming Pin ;
; K4       ; DATA0       ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; D1       ; DATA1, ASDO ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; J4       ; NCSO        ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; D3       ; DCLK        ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; H4       ; nCONFIG     ; -                        ; -                   ; Dedicated Programming Pin ;
; D2       ; nCE         ; -                        ; -                   ; Dedicated Programming Pin ;
; F5       ; TDI         ; -                        ; altera_reserved_tdi ; JTAG Pin                  ;
; E4       ; TCK         ; -                        ; altera_reserved_tck ; JTAG Pin                  ;
; G5       ; TMS         ; -                        ; altera_reserved_tms ; JTAG Pin                  ;
; E3       ; TDO         ; -                        ; altera_reserved_tdo ; JTAG Pin                  ;
+----------+-------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --               ;
; QL0      ; 4 / 16 ( 25 % )  ; --            ; --           ; --               ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 3B       ; 2 / 4 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 3A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 4        ; 10 / 45 ( 22 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 0 / 49 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 6        ; 2 / 49 ( 4 % )   ; 2.5V          ; --           ; --               ;
; 7        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 0 ( -- )     ; --            ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 306        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A2       ; 300        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 301        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 297        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 298        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 295        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 296        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 293        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 289        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 265        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 266        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 261        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 257        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 258        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 250        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 251        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 230        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; A21      ; 223        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ; 222        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 90         ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA18     ; 119        ; 4        ; our_led[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 122        ; 4        ; our_led[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 125        ; 4        ; our_led[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 127        ; 4        ; user_buttons[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 131        ; 4        ; user_buttons[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 91         ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 123        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 126        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 307        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 302        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 303        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 304        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 294        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 290        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 270        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 271        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 262        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 255        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 249        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 231        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B20      ; 227        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 226        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 220        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 311        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C2       ; 312        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 315        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 316        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 319        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 305        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 313        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 308        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 268        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 269        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 263        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 259        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 256        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 247        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 248        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 229        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C20      ; 228        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C22      ; 221        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 346        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D2       ; 350        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 348        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D4       ; 320        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 321        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 314        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 309        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 310        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 299        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 267        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 264        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 260        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 254        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 252        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 225        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ; 224        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 216        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 215        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 354        ; 9        ; altera_reserved_tdo                                   ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E4       ; 352        ; 9        ; altera_reserved_tck                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E5       ; 322        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 317        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 253        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 209        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 214        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 213        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ; 351        ; 9        ; altera_reserved_tdi                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F6       ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 318        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ; 245        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 246        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F20      ; 210        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F22      ; 211        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G4       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 353        ; 9        ; altera_reserved_tms                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; G6       ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G14      ; 272        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 273        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G17      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 208        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ; 207        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 212        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H4       ; 349        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H16      ; 239        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 219        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H20      ; 206        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 205        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 199        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ; 347        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; J5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 291        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 196        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J19      ; 198        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 197        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 200        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 201        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ; 345        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; K5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 292        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K13      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K14      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K17      ; 232        ; 6        ; pcie_perstn                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 203        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ; 202        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 175        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 170        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 169        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 193        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 192        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ; 191        ; 6        ; clk_50                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 190        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ; 38         ; 3B       ; pcie_refclk                                           ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 40         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ; 88         ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 176        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M14      ; 167        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 165        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 173        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 189        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 188        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 39         ; 3B       ; pcie_refclk(n)                                        ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 89         ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N12      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ; 168        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 166        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ; 174        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N19      ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 177        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P4       ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ; 149        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P14      ; 148        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 145        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P20      ; 164        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 171        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R8       ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R19      ; 155        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 159        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 158        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 172        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T11      ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 124        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 153        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 154        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 161        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 160        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U5       ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U14      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U20      ; 152        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 156        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 29         ; QL0      ; pcie_tx(n)                                            ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; V2       ; 28         ; QL0      ; pcie_tx                                               ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; V3       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V4       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V13      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V16      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V17      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 151        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 150        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 157        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 129        ; 4        ; user_led[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W19      ; 133        ; 4        ; user_led[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ; 147        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 31         ; QL0      ; pcie_rx(n)                                            ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; Y2       ; 30         ; QL0      ; pcie_rx                                               ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; Y3       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 118        ; 4        ; our_led[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ; 130        ; 4        ; user_led[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 134        ; 4        ; user_led[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                           ;
+-------------------------------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; altpll:clkpll|pll_altpll:auto_generated|pll1 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; clkpll|auto_generated|pll1                   ; xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1                                                                                           ;
; PLL type                      ; GPLL                                         ; MPLL                                                                                                                                                                                   ;
; PLL mode                      ; No compensation                              ; No compensation                                                                                                                                                                        ;
; Compensate clock              ; --                                           ; --                                                                                                                                                                                     ;
; Compensated input/output pins ; --                                           ; --                                                                                                                                                                                     ;
; Switchover type               ; --                                           ; --                                                                                                                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                     ; 100.0 MHz                                                                                                                                                                              ;
; Input frequency 1             ; --                                           ; --                                                                                                                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                     ; 50.0 MHz                                                                                                                                                                               ;
; Nominal VCO frequency         ; 500.0 MHz                                    ; 1250.0 MHz                                                                                                                                                                             ;
; VCO post scale K counter      ; 2                                            ; --                                                                                                                                                                                     ;
; VCO frequency control         ; Auto                                         ; Auto                                                                                                                                                                                   ;
; VCO phase shift step          ; 250 ps                                       ; 100 ps                                                                                                                                                                                 ;
; VCO multiply                  ; --                                           ; --                                                                                                                                                                                     ;
; VCO divide                    ; --                                           ; --                                                                                                                                                                                     ;
; DPA multiply                  ; --                                           ; 25                                                                                                                                                                                     ;
; DPA divide                    ; --                                           ; 2                                                                                                                                                                                      ;
; DPA divider counter value     ; --                                           ; 1                                                                                                                                                                                      ;
; Freq min lock                 ; 30.0 MHz                                     ; 48.02 MHz                                                                                                                                                                              ;
; Freq max lock                 ; 65.02 MHz                                    ; 128.01 MHz                                                                                                                                                                             ;
; M VCO Tap                     ; 0                                            ; 0                                                                                                                                                                                      ;
; M Initial                     ; 1                                            ; 1                                                                                                                                                                                      ;
; M value                       ; 10                                           ; 25                                                                                                                                                                                     ;
; N value                       ; 1                                            ; 2                                                                                                                                                                                      ;
; Charge pump current           ; setting 1                                    ; setting 1                                                                                                                                                                              ;
; Loop filter resistance        ; setting 27                                   ; setting 27                                                                                                                                                                             ;
; Loop filter capacitance       ; setting 0                                    ; setting 0                                                                                                                                                                              ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                         ; 680 kHz to 980 kHz                                                                                                                                                                     ;
; Bandwidth type                ; Medium                                       ; Medium                                                                                                                                                                                 ;
; Real time reconfigurable      ; Off                                          ; Off                                                                                                                                                                                    ;
; Scan chain MIF file           ; --                                           ; --                                                                                                                                                                                     ;
; Preserve PLL counter order    ; Off                                          ; Off                                                                                                                                                                                    ;
; PLL location                  ; PLL_3                                        ; PLL_5                                                                                                                                                                                  ;
; Inclk0 signal                 ; clk_50                                       ; pcie_refclk                                                                                                                                                                            ;
; Inclk1 signal                 ; --                                           ; --                                                                                                                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                ; Dedicated Pin                                                                                                                                                                          ;
; Inclk1 signal type            ; --                                           ; --                                                                                                                                                                                     ;
+-------------------------------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------+
; altpll:clkpll|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                 ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)    ; 11.25 (250 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; clkpll|auto_generated|pll1|clk[0]                                                                   ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 1250.0 MHz       ; 0 (0 ps)    ; 45.00 (100 ps)   ; 50/50      ; C1      ; Bypass        ; --         ; --            ; 1       ; 0       ; xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[0] ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] ; clock1       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[1] ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] ; clock2       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 20/80      ; C2      ; 5             ; 1/4 Even   ; --            ; 1       ; 0       ; xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[2] ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; GXB Receiver Summary                                                  ;
+----------------+---------------------+--------------------------------+
; Base Data Rate ; Effective Data Rate ; Receiver Channel Location      ;
+----------------+---------------------+--------------------------------+
; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y5_N6, RXPCS_X0_Y5_N8 ;
+----------------+---------------------+--------------------------------+


+------------------------------------------------------------------+
; GXB Receiver Channel                                             ;
+---------------------------------+--------------------------------+
; Protocol                        ; pcie                           ;
+---------------------------------+--------------------------------+
; Channel Number                  ; 0                              ;
; Logical Channel Number          ; 0                              ;
; Channel Width                   ; 8                              ;
; Base Data Rate                  ; 2500.0 Mbps                    ;
; Effective Data Rate             ; 2500.0 Mbps                    ;
; Run Length                      ; 40                             ;
; Rate Matcher                    ; Enabled                        ;
; Word Aligner Mode               ; Sync State Machine             ;
; Word Alignment Pattern          ; 0101111100                     ;
; Bad Pattern Count for Sync Loss ; 17                             ;
; Patterns to Reduce Error Count  ; 16                             ;
; Number of Patterns Until Sync   ; 4                              ;
; PPM Selection                   ; 8                              ;
; Low Latency PCS Mode Enable     ; Off                            ;
; 8B10B Mode                      ; normal                         ;
; Byte Deserializer               ; Off                            ;
; Deserialization Factor          ; 10                             ;
; Byte Ordering Mode              ; none                           ;
; Receiver Channel Location       ; RXPMA_X0_Y5_N6, RXPCS_X0_Y5_N8 ;
; CMU Location                    ; CMU_X0_Y17_N6                  ;
; PCIE HIP Enable                 ; On                             ;
; Channel Bonding                 ; none                           ;
; Equalizer DC Gain               ; 3                              ;
; Core Clock Frequency            ; 250.0 MHz                      ;
; Core Clock Source               ;                                ;
; VCM                             ; 0.82V                          ;
+---------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                ;
+----------------+----------------+---------------------+--------------------------------+
; Name           ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location   ;
+----------------+----------------+---------------------+--------------------------------+
; pcie_tx~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y5_N7, TXPCS_X0_Y5_N9 ;
+----------------+----------------+---------------------+--------------------------------+


+---------------------------------------------------------------+
; GXB Transmitter Channel                                       ;
+------------------------------+--------------------------------+
; Name                         ; pcie_tx~output                 ;
+------------------------------+--------------------------------+
; Channel Number               ; 0                              ;
; Logical Channel Number       ; 0                              ;
; Channel Width                ; 8                              ;
; Base Data Rate               ; 2500.0 Mbps                    ;
; Effective Data Rate          ; 2500.0 Mbps                    ;
; Transmit Protocol            ; pcie                           ;
; Voltage Output Differential  ; 4                              ;
; 8B10B Mode                   ; normal                         ;
; Byte Serializer              ; Off                            ;
; Serialization Factor         ; 10                             ;
; Transmitter Channel Location ; TXPMA_X0_Y5_N7, TXPCS_X0_Y5_N9 ;
; CMU Location                 ; CMU_X0_Y17_N6                  ;
; PCIE HIP Enable              ; On                             ;
; Channel Bonding              ; none                           ;
; Polarity Inversion           ; Off                            ;
; Bit Reversal                 ; Off                            ;
; Preemphasis First Post Tap   ; 1                              ;
; Core Clock Frequency         ; 250.0 MHz                      ;
; Core Clock Source            ;                                ;
; VCM                          ; 0.65V                          ;
+------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                                                ;
+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip ;
+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y5_N5                                                                                                                               ;
; Protocol Spec            ; 2.0                                                                                                                                            ;
; Datarate Spec            ; 2.5 Gbps                                                                                                                                       ;
; Link Width               ; 1                                                                                                                                              ;
; Max Payload Size (bytes) ; 128                                                                                                                                            ;
; Virtual Channels         ; 1                                                                                                                                              ;
; BAR Registers            ;                                                                                                                                                ;
;  BAR0 Type               ; 64-bit Prefetchable                                                                                                                            ;
;  BAR0 Size               ; 7 bits                                                                                                                                         ;
;  BAR1 Type               ; 64-bit Non-Prefetchable                                                                                                                        ;
;  BAR1 Size               ; 0 bits                                                                                                                                         ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                                        ;
;  BAR2 Size               ; 0 bits                                                                                                                                         ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                                        ;
;  BAR3 Size               ; 0 bits                                                                                                                                         ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                                        ;
;  BAR4 Size               ; 0 bits                                                                                                                                         ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                                        ;
;  BAR5 Size               ; 0 bits                                                                                                                                         ;
; BAR I/O                  ; 32BIT                                                                                                                                          ;
; BAR Prefetch             ; 32                                                                                                                                             ;
; Device ID                ; 0xebeb                                                                                                                                         ;
; Subsystem ID             ; 0xebeb                                                                                                                                         ;
; Revision ID              ; 0x1                                                                                                                                            ;
; Vendor ID                ; 0x1172                                                                                                                                         ;
; Subsystem Vendor ID      ; 0x1172                                                                                                                                         ;
; Class Code               ; 0xff0000                                                                                                                                       ;
; Link Port Number         ; 0x1                                                                                                                                            ;
; Tags Supported           ; 32                                                                                                                                             ;
; Completion Timeout       ; NONE                                                                                                                                           ;
; MSI Messages             ; 1                                                                                                                                              ;
; MSI-X                    ; No                                                                                                                                             ;
;  MSI-X Table Size        ; 0x0                                                                                                                                            ;
;  MSI-X Offset            ; 0x0                                                                                                                                            ;
;  MSI-X BAR               ; 0                                                                                                                                              ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                                            ;
;  MSI-X PBA BAR           ; 0                                                                                                                                              ;
; Advanced Error Reporting ; No                                                                                                                                             ;
; ECRC Check               ; No                                                                                                                                             ;
; ECRC Generation          ; No                                                                                                                                             ;
; ECRC Forwarding          ; No                                                                                                                                             ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                                            ;
+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                             ; Library Name ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |xillydemo                                                                                                     ; 8740 (69)   ; 6048 (9)                  ; 0 (0)         ; 751200      ; 101  ; 0            ; 0       ; 0         ; 0         ; 18   ; 0            ; 2692 (59)    ; 2039 (0)          ; 4009 (11)        ; |xillydemo                                                                                                                                                                                                                                                                                                                                      ;              ;
;    |altpll:clkpll|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|altpll:clkpll                                                                                                                                                                                                                                                                                                                        ;              ;
;       |pll_altpll:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|altpll:clkpll|pll_altpll:auto_generated                                                                                                                                                                                                                                                                                              ;              ;
;    |debouncer:d2|                                                                                              ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 22 (22)          ; |xillydemo|debouncer:d2                                                                                                                                                                                                                                                                                                                         ;              ;
;    |dummy_svr:CSI|                                                                                             ; 107 (107)   ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 36 (36)          ; |xillydemo|dummy_svr:CSI                                                                                                                                                                                                                                                                                                                        ;              ;
;    |scfifo:fifo_32|                                                                                            ; 52 (0)      ; 29 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 29 (0)           ; |xillydemo|scfifo:fifo_32                                                                                                                                                                                                                                                                                                                       ;              ;
;       |scfifo_hd11:auto_generated|                                                                             ; 52 (0)      ; 29 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 29 (0)           ; |xillydemo|scfifo:fifo_32|scfifo_hd11:auto_generated                                                                                                                                                                                                                                                                                            ;              ;
;          |a_dpfifo_2vv:dpfifo|                                                                                 ; 52 (10)     ; 29 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (10)      ; 0 (0)             ; 29 (0)           ; |xillydemo|scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo                                                                                                                                                                                                                                                                        ;              ;
;             |a_fefifo_t7e:fifo_state|                                                                          ; 23 (13)     ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (11)      ; 0 (0)             ; 11 (2)           ; |xillydemo|scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|a_fefifo_t7e:fifo_state                                                                                                                                                                                                                                                ;              ;
;                |cntr_as7:count_usedw|                                                                          ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |xillydemo|scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|a_fefifo_t7e:fifo_state|cntr_as7:count_usedw                                                                                                                                                                                                                           ;              ;
;             |cntr_urb:rd_ptr_count|                                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |xillydemo|scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|cntr_urb:rd_ptr_count                                                                                                                                                                                                                                                  ;              ;
;             |cntr_urb:wr_ptr|                                                                                  ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |xillydemo|scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|cntr_urb:wr_ptr                                                                                                                                                                                                                                                        ;              ;
;             |dpram_vrt:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram                                                                                                                                                                                                                                                      ;              ;
;                |altsyncram_m7k1:altsyncram1|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1                                                                                                                                                                                                                          ;              ;
;    |scfifo:fifo_8|                                                                                             ; 59 (0)      ; 35 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 35 (0)           ; |xillydemo|scfifo:fifo_8                                                                                                                                                                                                                                                                                                                        ;              ;
;       |scfifo_1901:auto_generated|                                                                             ; 59 (0)      ; 35 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 35 (0)           ; |xillydemo|scfifo:fifo_8|scfifo_1901:auto_generated                                                                                                                                                                                                                                                                                             ;              ;
;          |a_dpfifo_k001:dpfifo|                                                                                ; 59 (13)     ; 35 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (13)      ; 0 (0)             ; 35 (0)           ; |xillydemo|scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo                                                                                                                                                                                                                                                                        ;              ;
;             |a_fefifo_sae:fifo_state|                                                                          ; 23 (11)     ; 13 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (9)       ; 0 (0)             ; 13 (2)           ; |xillydemo|scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|a_fefifo_sae:fifo_state                                                                                                                                                                                                                                                ;              ;
;                |cntr_jt7:count_usedw|                                                                          ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |xillydemo|scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|a_fefifo_sae:fifo_state|cntr_jt7:count_usedw                                                                                                                                                                                                                           ;              ;
;             |cntr_7tb:rd_ptr_count|                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |xillydemo|scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|cntr_7tb:rd_ptr_count                                                                                                                                                                                                                                                  ;              ;
;             |cntr_7tb:wr_ptr|                                                                                  ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |xillydemo|scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|cntr_7tb:wr_ptr                                                                                                                                                                                                                                                        ;              ;
;             |dpram_rrt:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|dpram_rrt:FIFOram                                                                                                                                                                                                                                                      ;              ;
;                |altsyncram_87k1:altsyncram1|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|dpram_rrt:FIFOram|altsyncram_87k1:altsyncram1                                                                                                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                                                          ; 156 (1)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (1)       ; 14 (0)            ; 80 (0)           ; |xillydemo|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                           ; 155 (114)   ; 94 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 61 (48)      ; 14 (14)           ; 80 (55)          ; |xillydemo|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                        ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                             ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |xillydemo|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |xillydemo|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                              ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                            ; 1441 (169)  ; 1336 (168)                ; 0 (0)         ; 688128      ; 84   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 105 (1)      ; 876 (84)          ; 460 (0)          ; |xillydemo|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                       ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                  ; 1356 (0)    ; 1168 (0)                  ; 0 (0)         ; 688128      ; 84   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 104 (0)      ; 792 (0)           ; 460 (0)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ;              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                              ; 1356 (386)  ; 1168 (374)                ; 0 (0)         ; 688128      ; 84   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 104 (12)     ; 792 (365)         ; 460 (8)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                   ; 84 (82)     ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 55 (55)           ; 28 (0)           ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;                |lpm_decode:wdecoder|                                                                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                   |decode_73g:auto_generated|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated                                                                                                             ;              ;
;                |lpm_mux:mux|                                                                                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (0)           ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ;              ;
;                   |mux_q0d:auto_generated|                                                                     ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_q0d:auto_generated                                                                                                                        ;              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 688128      ; 84   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;                |altsyncram_a624:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 688128      ; 84   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_a624:auto_generated                                                                                                                                           ;              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                   ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 9 (9)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;             |lpm_shiftreg:status_register|                                                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                       ; 121 (121)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (37)      ; 19 (19)           ; 65 (65)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;             |sld_ela_control:ela_control|                                                                      ; 548 (1)     ; 436 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (0)       ; 349 (0)           ; 171 (1)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|        ; 504 (0)     ; 420 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 336 (0)           ; 168 (0)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                 ; 252 (252)   ; 252 (252)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 252 (252)         ; 0 (0)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                             ; 252 (0)     ; 168 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 84 (0)            ; 168 (0)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                 ; 39 (29)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 9 (0)             ; 2 (1)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                 ; 180 (10)    ; 164 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 164 (0)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                     ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                   |cntr_eli:auto_generated|                                                                    ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_eli:auto_generated                                                       ;              ;
;                |lpm_counter:read_pointer_counter|                                                              ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                   |cntr_idj:auto_generated|                                                                    ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated                                                                                ;              ;
;                |lpm_counter:status_advance_pointer_counter|                                                    ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                   |cntr_iki:auto_generated|                                                                    ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_iki:auto_generated                                                                      ;              ;
;                |lpm_counter:status_read_pointer_counter|                                                       ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                   |cntr_s6j:auto_generated|                                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated                                                                         ;              ;
;                |lpm_shiftreg:info_data_shift_out|                                                              ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                               ; 84 (84)     ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 84 (84)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;                |lpm_shiftreg:status_data_shift_out|                                                            ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;             |sld_rom_sr:crc_rom_sr|                                                                            ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |xillydemo|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
;    |xillybus:xillybus_ins|                                                                                     ; 6827 (1)    ; 4487 (0)                  ; 0 (0)         ; 30304       ; 13   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2340 (1)     ; 1149 (0)          ; 3338 (0)         ; |xillydemo|xillybus:xillybus_ins                                                                                                                                                                                                                                                                                                                ;              ;
;       |altpcie_reconfig_3cgx:reconfig|                                                                         ; 298 (0)     ; 196 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (0)      ; 23 (0)            ; 173 (0)          ; |xillydemo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig                                                                                                                                                                                                                                                                                 ;              ;
;          |altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component| ; 298 (50)    ; 196 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (38)     ; 23 (0)            ; 173 (12)         ; |xillydemo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component                                                                                                                                                                             ;              ;
;             |alt_cal_c3gxb:calibration_c3gxb|                                                                  ; 125 (125)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 8 (8)             ; 69 (69)          ; |xillydemo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb                                                                                                                                             ;              ;
;             |altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|                                                        ; 124 (116)   ; 108 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (14)      ; 15 (15)           ; 93 (87)          ; |xillydemo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio                                                                                                                                   ;              ;
;                |lpm_compare:pre_amble_cmpr|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr                                                                                                        ;              ;
;                   |cmpr_87e:auto_generated|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_87e:auto_generated                                                                                ;              ;
;                |lpm_counter:state_mc_counter|                                                                  ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |xillydemo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter                                                                                                      ;              ;
;                   |cntr_29h:auto_generated|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |xillydemo|xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated                                                                              ;              ;
;       |pcie_c4_1x:pcie|                                                                                        ; 119 (0)     ; 88 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (0)       ; 11 (0)            ; 77 (0)           ; |xillydemo|xillybus:xillybus_ins|pcie_c4_1x:pcie                                                                                                                                                                                                                                                                                                ;              ;
;          |altpcie_rs_serdes:rs_serdes|                                                                         ; 85 (85)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (31)      ; 8 (8)             ; 46 (46)          ; |xillydemo|xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes                                                                                                                                                                                                                                                                    ;              ;
;          |pcie_c4_1x_core:wrapper|                                                                             ; 31 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 29 (0)           ; |xillydemo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper                                                                                                                                                                                                                                                                        ;              ;
;             |altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|                                                     ; 31 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 29 (0)           ; |xillydemo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst                                                                                                                                                                                                                           ;              ;
;                |altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|                                                  ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 29 (29)          ; |xillydemo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst                                                                                                                                                                              ;              ;
;          |pcie_c4_1x_serdes:serdes|                                                                            ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (0)            ; |xillydemo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes                                                                                                                                                                                                                                                                       ;              ;
;             |pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|                      ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |xillydemo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component                                                                                                                                                                                           ;              ;
;                |altpll:pll0|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0                                                                                                                                                                               ;              ;
;                   |altpll_nn81:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated                                                                                                                                                    ;              ;
;       |pcie_c4_1x_rs_hip:rs_hip|                                                                               ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 18 (18)          ; |xillydemo|xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip                                                                                                                                                                                                                                                                                       ;              ;
;       |xillybus_core:xillybus_core_ins|                                                                        ; 6380 (2)    ; 4179 (0)                  ; 0 (0)         ; 30304       ; 13   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2201 (2)     ; 1109 (0)          ; 3070 (0)         ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins                                                                                                                                                                                                                                                                                ;              ;
;          |bar_registers:bar_registers_ins|                                                                     ; 172 (172)   ; 158 (158)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 89 (89)           ; 69 (69)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins                                                                                                                                                                                                                                                ;              ;
;          |idt:idt_ins|                                                                                         ; 70 (70)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 18 (18)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins                                                                                                                                                                                                                                                                    ;              ;
;          |messages:messages_ins|                                                                               ; 249 (249)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 113 (113)    ; 21 (21)           ; 115 (115)        ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins                                                                                                                                                                                                                                                          ;              ;
;          |misc:misc_ins|                                                                                       ; 137 (137)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 90 (90)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|misc:misc_ins                                                                                                                                                                                                                                                                  ;              ;
;          |msg_buf:msg_buf_ins|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 336         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins                                                                                                                                                                                                                                                            ;              ;
;             |altsyncram:mem_rtl_0|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 336         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0                                                                                                                                                                                                                                       ;              ;
;                |altsyncram_60h1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 336         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated                                                                                                                                                                                                        ;              ;
;          |pcie_4c_request:pcie_4c_request_ins|                                                                 ; 1002 (80)   ; 706 (58)                  ; 0 (0)         ; 17936       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 296 (22)     ; 179 (25)          ; 527 (33)         ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins                                                                                                                                                                                                                                            ;              ;
;             |tlp_compose:tlp_compose|                                                                          ; 329 (329)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 165 (165)    ; 0 (0)             ; 164 (164)        ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose                                                                                                                                                                                                                    ;              ;
;             |tlp_dissect:tlp_dissect|                                                                          ; 140 (140)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 6 (6)             ; 86 (86)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect                                                                                                                                                                                                                    ;              ;
;             |xillybus_avalon_rx_bridge:rx_bridge|                                                              ; 207 (38)    ; 156 (3)                   ; 0 (0)         ; 1040        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (3)       ; 72 (0)            ; 116 (35)         ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge                                                                                                                                                                                                        ;              ;
;                |xillybus_fifo:fifo|                                                                            ; 169 (169)   ; 153 (153)                 ; 0 (0)         ; 1040        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 72 (72)           ; 81 (81)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo                                                                                                                                                                                     ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1040        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0                                                                                                                                                           ;              ;
;                      |altsyncram_m0h1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1040        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0|altsyncram_m0h1:auto_generated                                                                                                                            ;              ;
;             |xillybus_avalon_tx_bridge:tx_bridge|                                                              ; 278 (76)    ; 236 (61)                  ; 0 (0)         ; 16896       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (15)      ; 76 (32)           ; 160 (60)         ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge                                                                                                                                                                                                        ;              ;
;                |xillybus_fifo:fifo|                                                                            ; 203 (203)   ; 175 (175)                 ; 0 (0)         ; 16896       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 44 (44)           ; 132 (132)        ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo                                                                                                                                                                                     ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16896       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0                                                                                                                                                           ;              ;
;                      |altsyncram_c4h1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16896       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0|altsyncram_c4h1:auto_generated                                                                                                                            ;              ;
;          |pcie_recv_dma:pcie_recv_dma_ins|                                                                     ; 1187 (1187) ; 783 (783)                 ; 0 (0)         ; 3968        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 401 (401)    ; 184 (184)         ; 602 (602)        ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins                                                                                                                                                                                                                                                ;              ;
;             |altsyncram:rd_dma_address_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|altsyncram:rd_dma_address_rtl_0                                                                                                                                                                                                                ;              ;
;                |altsyncram_1gi1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|altsyncram:rd_dma_address_rtl_0|altsyncram_1gi1:auto_generated                                                                                                                                                                                 ;              ;
;          |pcie_send_dma:pcie_send_dma_ins|                                                                     ; 1618 (1384) ; 980 (785)                 ; 0 (0)         ; 8064        ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 637 (598)    ; 255 (178)         ; 726 (607)        ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins                                                                                                                                                                                                                                                ;              ;
;             |altsyncram:dma_address_rtl_0|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|altsyncram:dma_address_rtl_0                                                                                                                                                                                                                   ;              ;
;                |altsyncram_1gi1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|altsyncram:dma_address_rtl_0|altsyncram_1gi1:auto_generated                                                                                                                                                                                    ;              ;
;             |xillybus_wr_fifo:xillybus_wr_fifo|                                                                ; 235 (139)   ; 195 (103)                 ; 0 (0)         ; 4096        ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (35)      ; 77 (7)            ; 119 (71)         ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo                                                                                                                                                                                                              ;              ;
;                |xillybus_wr_fifo_ram:ram0|                                                                     ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 17 (17)           ; 14 (14)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram0                                                                                                                                                                                    ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram0|altsyncram:fifo_ram_rtl_0                                                                                                                                                          ;              ;
;                      |altsyncram_6hc1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram0|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated                                                                                                                           ;              ;
;                |xillybus_wr_fifo_ram:ram1|                                                                     ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 13 (13)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram1                                                                                                                                                                                    ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram1|altsyncram:fifo_ram_rtl_0                                                                                                                                                          ;              ;
;                      |altsyncram_6hc1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram1|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated                                                                                                                           ;              ;
;                |xillybus_wr_fifo_ram:ram2|                                                                     ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 13 (13)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram2                                                                                                                                                                                    ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram2|altsyncram:fifo_ram_rtl_0                                                                                                                                                          ;              ;
;                      |altsyncram_6hc1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram2|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated                                                                                                                           ;              ;
;                |xillybus_wr_fifo_ram:ram3|                                                                     ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 17 (17)           ; 14 (14)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3                                                                                                                                                                                    ;              ;
;                   |altsyncram:fifo_ram_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0                                                                                                                                                          ;              ;
;                      |altsyncram_6hc1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated                                                                                                                           ;              ;
;          |pcie_slave:pcie_slave_ins|                                                                           ; 60 (60)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 54 (54)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins                                                                                                                                                                                                                                                      ;              ;
;          |rd_arbiter:rd_arbiter_ins|                                                                           ; 117 (117)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (37)      ; 8 (8)             ; 72 (72)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins                                                                                                                                                                                                                                                      ;              ;
;          |unitr_2:unitr_2_ins|                                                                                 ; 914 (914)   ; 708 (708)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 189 (189)    ; 282 (282)         ; 443 (443)        ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins                                                                                                                                                                                                                                                            ;              ;
;          |unitr_4:unitr_4_ins|                                                                                 ; 108 (108)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 37 (37)           ; 52 (52)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins                                                                                                                                                                                                                                                            ;              ;
;          |unitr_5:unitr_5_ins|                                                                                 ; 111 (111)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 37 (37)           ; 52 (52)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins                                                                                                                                                                                                                                                            ;              ;
;          |unitw_1:unitw_1_ins|                                                                                 ; 190 (190)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 100 (100)        ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins                                                                                                                                                                                                                                                            ;              ;
;          |unitw_3:unitw_3_ins|                                                                                 ; 154 (154)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 76 (76)      ; 8 (8)             ; 70 (70)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins                                                                                                                                                                                                                                                            ;              ;
;          |unitw_5:unitw_5_ins|                                                                                 ; 157 (157)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 78 (78)      ; 9 (9)             ; 70 (70)          ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins                                                                                                                                                                                                                                                            ;              ;
;          |wr_arbiter:wr_arbiter_ins|                                                                           ; 231 (231)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 122 (122)    ; 0 (0)             ; 109 (109)        ; |xillydemo|xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins                                                                                                                                                                                                                                                      ;              ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; user_led[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_buttons[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pcie_tx         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; our_led[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; our_led[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; our_led[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; our_led[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcie_perstn     ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; user_buttons[1] ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; clk_50          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pcie_rx         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pcie_refclk     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pcie_tx(n)      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcie_rx(n)      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pcie_refclk(n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; user_buttons[0]                                                                                                                                                                               ;                   ;         ;
; pcie_perstn                                                                                                                                                                                   ;                   ;         ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                            ; 1                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|arst_r[1]                                                                                                            ; 1                 ; 6       ;
;      - xillybus:xillybus_ins|npor_serdes_pll_locked                                                                                                                                           ; 1                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|arst_r[0]                                                                                                            ; 1                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ; 1                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0                                  ; 1                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                         ; 1                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                         ; 1                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                         ; 1                 ; 6       ;
;      - xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                         ; 1                 ; 6       ;
;      - xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|pcie_perstn_d~feeder                                                                         ; 1                 ; 6       ;
; user_buttons[1]                                                                                                                                                                               ;                   ;         ;
;      - debouncer:d2|button_debounced~0                                                                                                                                                        ; 0                 ; 6       ;
;      - debouncer:d2|button_sample~0                                                                                                                                                           ; 0                 ; 6       ;
; clk_50                                                                                                                                                                                        ;                   ;         ;
; pcie_rx                                                                                                                                                                                       ;                   ;         ;
; pcie_refclk                                                                                                                                                                                   ;                   ;         ;
; pcie_rx(n)                                                                                                                                                                                    ;                   ;         ;
; pcie_refclk(n)                                                                                                                                                                                ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                        ; JTAG_X0_Y66_N0     ; 676     ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; JTAG_X0_Y66_N0     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altpll:clkpll|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                            ; PLL_3              ; 948     ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; clk_50                                                                                                                                                                                                                                                                                              ; PIN_L21            ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk_50                                                                                                                                                                                                                                                                                              ; PIN_L21            ; 198     ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; comb~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y30_N24 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y32_N18 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; debouncer:d2|LessThan0~6                                                                                                                                                                                                                                                                            ; LCCOMB_X44_Y39_N26 ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; debouncer:d2|button_debounced                                                                                                                                                                                                                                                                       ; FF_X42_Y37_N1      ; 40      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; dummy_svr:CSI|always1~0                                                                                                                                                                                                                                                                             ; LCCOMB_X43_Y37_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dummy_svr:CSI|always2~0                                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y37_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dummy_svr:CSI|always4~0                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y34_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dummy_svr:CSI|always5~0                                                                                                                                                                                                                                                                             ; LCCOMB_X44_Y38_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dummy_svr:CSI|enable                                                                                                                                                                                                                                                                                ; FF_X43_Y33_N1      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_perstn                                                                                                                                                                                                                                                                                         ; PIN_K17            ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pcie_refclk                                                                                                                                                                                                                                                                                         ; PIN_M7             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|_~0                                                                                                                                                                                                                                   ; LCCOMB_X37_Y30_N22 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|a_fefifo_t7e:fifo_state|cntr_as7:count_usedw|_~0                                                                                                                                                                                      ; LCCOMB_X38_Y30_N6  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|a_fefifo_t7e:fifo_state|valid_wreq                                                                                                                                                                                                    ; LCCOMB_X41_Y33_N26 ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|cntr_urb:wr_ptr|_~0                                                                                                                                                                                                                   ; LCCOMB_X41_Y33_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|_~0                                                                                                                                                                                                                                   ; LCCOMB_X45_Y32_N22 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|a_fefifo_sae:fifo_state|cntr_jt7:count_usedw|_~0                                                                                                                                                                                      ; LCCOMB_X45_Y32_N4  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|cntr_7tb:wr_ptr|_~0                                                                                                                                                                                                                   ; LCCOMB_X45_Y32_N2  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|valid_wreq                                                                                                                                                                                                                            ; LCCOMB_X45_Y32_N28 ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; FF_X26_Y42_N17     ; 30      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; LCCOMB_X26_Y43_N22 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; LCCOMB_X26_Y43_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; LCCOMB_X30_Y42_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; LCCOMB_X27_Y43_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; LCCOMB_X27_Y43_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                       ; LCCOMB_X30_Y42_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                         ; FF_X30_Y43_N17     ; 91      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                         ; FF_X30_Y43_N23     ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                         ; LCCOMB_X29_Y43_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~13                                                                                                                                                                                                                  ; LCCOMB_X26_Y41_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~20                                                                                                                                                                                                                  ; LCCOMB_X26_Y40_N2  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                ; LCCOMB_X30_Y42_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                 ; LCCOMB_X25_Y42_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                            ; LCCOMB_X25_Y42_N30 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                            ; LCCOMB_X25_Y42_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; FF_X26_Y42_N27     ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; FF_X26_Y42_N29     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; FF_X30_Y42_N11     ; 52      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; FF_X30_Y42_N1      ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; LCCOMB_X26_Y42_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; FF_X26_Y41_N17     ; 23      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X33_Y40_N26 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X33_Y40_N4  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X33_Y40_N31     ; 87      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X29_Y41_N20 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X25_Y41_N7      ; 494     ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X32_Y40_N22 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X29_Y41_N26 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X29_Y42_N10 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X25_Y41_N18 ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_eli:auto_generated|counter_reg_bit[6]~0 ; LCCOMB_X24_Y42_N2  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_iki:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X29_Y42_N14 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X23_Y41_N2  ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X24_Y42_N4  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~10                                                                                                                                                     ; LCCOMB_X25_Y41_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~10                                                                                                                                                ; LCCOMB_X25_Y41_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X25_Y41_N20 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X27_Y42_N22 ; 279     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Add2~11                                                                                                    ; LCCOMB_X16_Y13_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector10~1                                                                                               ; LCCOMB_X11_Y12_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~2                                                                                               ; LCCOMB_X13_Y11_N14 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|WideOr10~1                                                                                                 ; LCCOMB_X14_Y11_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[2]~12                                                                                              ; LCCOMB_X16_Y11_N30 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]~0                                                                                            ; LCCOMB_X13_Y14_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|busy~0                                                                                           ; LCCOMB_X13_Y14_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_data_input_state~2                                                                            ; LCCOMB_X13_Y14_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|npor_serdes_pll_locked                                                                                                                                                                                                                                                        ; LCCOMB_X1_Y9_N4    ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                                                                                         ; FF_X1_Y9_N17       ; 52      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[2]~9                                                                                                                                                                                                               ; LCCOMB_X3_Y8_N4    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                                                   ; FF_X2_Y8_N15       ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                                                                                                                                                     ; LCCOMB_X8_Y7_N6    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[13]~0                                                                                                                          ; LCCOMB_X1_Y14_N18  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[43]~1                                                                                                                          ; LCCOMB_X1_Y14_N20  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                                                                                                                             ; PCIEHIP_X0_Y5_N5   ; 4415    ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                                                                                          ; FF_X1_Y21_N27      ; 22      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|exits_r                                                                                                                                                                                                                                              ; FF_X1_Y21_N21      ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|rsnt_cntn[5]~13                                                                                                                                                                                                                                      ; LCCOMB_X2_Y21_N30  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|srst                                                                                                                                                                                                                                                 ; FF_X1_Y21_N25      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg~26                                                                                                                                                                                               ; LCCOMB_X19_Y26_N4  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg~20                                                                                                                                                                                             ; LCCOMB_X19_Y26_N2  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg~32                                                                                                                                                                                   ; LCCOMB_X17_Y26_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg~30                                                                                                                                                                                    ; LCCOMB_X17_Y26_N4  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg~7                                                                                                                                                                                               ; LCCOMB_X19_Y26_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_control_reg~3                                                                                                                                                                                             ; LCCOMB_X19_Y26_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~57                                                                                                                                                                                                 ; LCCOMB_X17_Y26_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|msg_ctrl_reg~3                                                                                                                                                                                                ; LCCOMB_X17_Y26_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|always0~2                                                                                                                                                                                                                         ; LCCOMB_X32_Y25_N30 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_real_wen                                                                                                                                                                                                        ; FF_X25_Y27_N13     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_w1[5]~1                                                                                                                                                                                                         ; LCCOMB_X29_Y24_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_wen                                                                                                                                                                                                             ; FF_X25_Y27_N17     ; 51      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_counter[1]~6                                                                                                                                                                                                        ; LCCOMB_X25_Y26_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[3]~6                                                                                                                                                                                                     ; LCCOMB_X25_Y27_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_tx_idx[1]~12                                                                                                                                                                                                        ; LCCOMB_X25_Y26_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_writecnt~5                                                                                                                                                                                                          ; LCCOMB_X26_Y26_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_writeidx[2]~4                                                                                                                                                                                                       ; LCCOMB_X25_Y26_N22 ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce                                                                                                                                                                                                                 ; FF_X29_Y32_N27     ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_state~17                                                                                                                                                                                                        ; LCCOMB_X25_Y28_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[0]~2                                                                                                                                                                                                  ; LCCOMB_X33_Y23_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|misc:misc_ins|rd_busy_cnt[10]~54                                                                                                                                                                                                              ; LCCOMB_X27_Y17_N20 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|misc:misc_ins|rd_unbal_cnt[8]~54                                                                                                                                                                                                              ; LCCOMB_X42_Y24_N20 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|misc:misc_ins|wr_busy_cnt[9]~54                                                                                                                                                                                                               ; LCCOMB_X26_Y16_N20 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|Decoder0~3                                                                                                                                                                                                ; LCCOMB_X8_Y16_N16  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|Decoder0~4                                                                                                                                                                                                ; LCCOMB_X1_Y12_N14  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|bus_rst_n                                                                                                                                                                                                 ; FF_X25_Y19_N9      ; 925     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|DWcount[2]~24                                                                                                                                                                     ; LCCOMB_X4_Y18_N16  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|DWcount[2]~25                                                                                                                                                                     ; LCCOMB_X20_Y17_N20 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|active_cycle                                                                                                                                                                      ; LCCOMB_X20_Y17_N28 ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_idle                                                                                                                                                                     ; FF_X22_Y17_N31     ; 117     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_preidle~0                                                                                                                                                                ; LCCOMB_X20_Y17_N18 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|data_count~11                                                                                                                                                                     ; LCCOMB_X9_Y25_N20  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header0~18                                                                                                                                                                        ; LCCOMB_X9_Y25_N4   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header1~13                                                                                                                                                                        ; LCCOMB_X8_Y28_N30  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header2~8                                                                                                                                                                         ; LCCOMB_X9_Y26_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header3~7                                                                                                                                                                         ; LCCOMB_X9_Y26_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|rcv_data[1]~0                                                                                                                                                                     ; LCCOMB_X8_Y27_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|rcv_first_wren                                                                                                                                                                    ; FF_X8_Y27_N31      ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tx_bridge_waitfor[7]~1                                                                                                                                                                                    ; LCCOMB_X3_Y18_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tx_fifo_waitfor[3]~1                                                                                                                                                                                      ; LCCOMB_X3_Y18_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|dout~65                                                                                                                                            ; LCCOMB_X3_Y24_N22  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|real_wr_en                                                                                                                                         ; LCCOMB_X3_Y24_N30  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|wr_pointer[3]~5                                                                                                                                    ; LCCOMB_X3_Y24_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|dout~66                                                                                                                                            ; LCCOMB_X9_Y16_N0   ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|real_wr_en                                                                                                                                         ; LCCOMB_X11_Y16_N24 ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|wr_pointer[5]~18                                                                                                                                   ; LCCOMB_X13_Y17_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|client_wr_data[0]~8                                                                                                                                                                                           ; LCCOMB_X10_Y28_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|client_wr_en~0                                                                                                                                                                                                ; LCCOMB_X13_Y27_N10 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_readsize_end_offset[10]~16                                                                                                                                                                                ; LCCOMB_X24_Y28_N22 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rcv_first_wren_cmpl                                                                                                                                                                                           ; LCCOMB_X8_Y27_N10  ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_avail_data_credits[1]~14                                                                                                                                                                                   ; LCCOMB_X22_Y18_N20 ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset[0]~14                                                                                                                                                                                          ; LCCOMB_X9_Y30_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset[2]~12                                                                                                                                                                                          ; LCCOMB_X9_Y29_N28  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset_d[4]~7                                                                                                                                                                                         ; LCCOMB_X9_Y30_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset_d[4]~8                                                                                                                                                                                         ; LCCOMB_X9_Y30_N18  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_data[24]~0                                                                                                                                                                                                 ; LCCOMB_X13_Y27_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_dma_address~66                                                                                                                                                                                             ; LCCOMB_X19_Y26_N8  ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_end_offset[0]~0                                                                                                                                                                                            ; LCCOMB_X13_Y27_N4  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_format[1]                                                                                                                                                                                                  ; FF_X19_Y32_N31     ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_valid                                                                                                                                                                                                      ; FF_X13_Y27_N27     ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rdrq_req                                                                                                                                                                                                      ; FF_X17_Y28_N9      ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|recv_dma_balanced                                                                                                                                                                                             ; FF_X20_Y28_N9      ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|recvbuf_accepted~0                                                                                                                                                                                            ; LCCOMB_X17_Y28_N30 ; 117     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|req_valid~1                                                                                                                                                                                                   ; LCCOMB_X17_Y28_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~13                                                                                                                                                                                               ; LCCOMB_X16_Y28_N6  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~14                                                                                                                                                                                               ; LCCOMB_X16_Y28_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~15                                                                                                                                                                                               ; LCCOMB_X16_Y28_N2  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~16                                                                                                                                                                                               ; LCCOMB_X15_Y28_N22 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~17                                                                                                                                                                                               ; LCCOMB_X16_Y28_N28 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~18                                                                                                                                                                                               ; LCCOMB_X16_Y28_N22 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~19                                                                                                                                                                                               ; LCCOMB_X16_Y28_N8  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~20                                                                                                                                                                                               ; LCCOMB_X16_Y28_N10 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[0][0]~142                                                                                                                                                                                        ; LCCOMB_X15_Y28_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[1][0]~141                                                                                                                                                                                        ; LCCOMB_X14_Y27_N12 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[2][1]~140                                                                                                                                                                                        ; LCCOMB_X15_Y28_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[3][2]~143                                                                                                                                                                                        ; LCCOMB_X14_Y27_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[4][4]~137                                                                                                                                                                                        ; LCCOMB_X15_Y28_N14 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[5][6]~134                                                                                                                                                                                        ; LCCOMB_X15_Y28_N8  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[6][14]~136                                                                                                                                                                                       ; LCCOMB_X15_Y28_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][2]~138                                                                                                                                                                                        ; LCCOMB_X15_Y31_N24 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|wrapup_tag[2]~0                                                                                                                                                                                               ; LCCOMB_X17_Y32_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Add11~20                                                                                                                                                                                                      ; LCCOMB_X20_Y23_N22 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|LessThan7~6                                                                                                                                                                                                   ; LCCOMB_X25_Y22_N20 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|dma_address~66                                                                                                                                                                                                ; LCCOMB_X19_Y26_N0  ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|do_packet                                                                                                                                                                                                     ; FF_X26_Y18_N9      ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fetch_from_queue~1                                                                                                                                                                                            ; LCCOMB_X24_Y18_N12 ; 33      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_end_offset[0]~0                                                                                                                                                                                       ; LCCOMB_X23_Y18_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_report_bufno[0]~7                                                                                                                                                                                     ; LCCOMB_X26_Y20_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_req                                                                                                                                                                                                   ; FF_X23_Y18_N21     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|queue_do_message~0                                                                                                                                                                                            ; LCCOMB_X25_Y18_N14 ; 124     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Address_last_write[11]~0                                                                                                                                                                                 ; LCCOMB_X31_Y22_N10 ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Fmt[1]                                                                                                                                                                                                   ; FF_X22_Y20_N25     ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[0]~11                                                                                                                                                                                             ; LCCOMB_X22_Y20_N10 ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_idle                                                                                                                                                                                       ; FF_X23_Y18_N29     ; 88      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state_resume~11                                                                                                                                                                                          ; LCCOMB_X24_Y18_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_total_DWs[10]~24                                                                                                                                                                                         ; LCCOMB_X26_Y20_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[3]~64                                                                                                                                                                                     ; LCCOMB_X25_Y18_N28 ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_chopping                                                                                                                                                                                                   ; LCCOMB_X25_Y19_N18 ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_flushanyhow~1                                                                                                                                                                                              ; LCCOMB_X25_Y19_N26 ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_format[1]                                                                                                                                                                                                  ; FF_X36_Y20_N25     ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset[14]~16                                                                                                                                                                                              ; LCCOMB_X25_Y19_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset_minus1[14]~0                                                                                                                                                                                        ; LCCOMB_X25_Y19_N10 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_state.st_wr_write                                                                                                                                                                                          ; FF_X25_Y20_N17     ; 97      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_total_DWs[15]~18                                                                                                                                                                                           ; LCCOMB_X25_Y19_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram0[0]~16                                                                                                                                                         ; LCCOMB_X33_Y17_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram0[0]~17                                                                                                                                                         ; LCCOMB_X31_Y20_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[0]~16                                                                                                                                                         ; LCCOMB_X34_Y18_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_rd_data[24]~0                                                                                                                                                          ; LCCOMB_X25_Y25_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_wr_en[0]                                                                                                                                                               ; FF_X31_Y20_N15     ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_wr_en[1]                                                                                                                                                               ; FF_X31_Y20_N17     ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_wr_en[2]                                                                                                                                                               ; FF_X31_Y20_N11     ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_wr_en[3]                                                                                                                                                               ; FF_X31_Y20_N21     ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|reg_wr_addr[0]~8                                                                                                                                                                                                    ; LCCOMB_X4_Y27_N26  ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|rd_arb_roundrobin[1]~3                                                                                                                                                                                              ; LCCOMB_X14_Y27_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[1]~7                                                                                                                                                                                                ; LCCOMB_X26_Y29_N22 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_end_offset[2]~42                                                                                                                                                                                            ; LCCOMB_X24_Y27_N18 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|unitr_2_wren~0                                                                                                                                                                                                      ; LCCOMB_X19_Y32_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|unitr_4_last_wren~0                                                                                                                                                                                                 ; LCCOMB_X19_Y32_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|Decoder1~1                                                                                                                                                                                                                ; LCCOMB_X26_Y32_N14 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~0                                                                                                                                                                                                                 ; LCCOMB_X31_Y32_N24 ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~12                                                                                                                                                                                                                ; LCCOMB_X26_Y32_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~13                                                                                                                                                                                                                ; LCCOMB_X23_Y33_N20 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~7                                                                                                                                                                                                                 ; LCCOMB_X32_Y25_N8  ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|buf_end_offset[14]~0                                                                                                                                                                                                      ; LCCOMB_X26_Y32_N10 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~91                                                                                                                                                                                                       ; LCCOMB_X26_Y31_N28 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~92                                                                                                                                                                                                       ; LCCOMB_X26_Y31_N30 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~93                                                                                                                                                                                                       ; LCCOMB_X26_Y31_N16 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~94                                                                                                                                                                                                       ; LCCOMB_X26_Y31_N18 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_segment[0]~1                                                                                                                                                                                                          ; LCCOMB_X26_Y31_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|this_segment~0                                                                                                                                                                                                            ; LCCOMB_X23_Y33_N30 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno~15                                                                                                                                                                                                          ; LCCOMB_X36_Y29_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~796                                                                                                                                                                                                       ; LCCOMB_X38_Y31_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~798                                                                                                                                                                                                       ; LCCOMB_X38_Y31_N26 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~800                                                                                                                                                                                                       ; LCCOMB_X38_Y31_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~802                                                                                                                                                                                                       ; LCCOMB_X38_Y31_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~804                                                                                                                                                                                                       ; LCCOMB_X37_Y29_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~806                                                                                                                                                                                                       ; LCCOMB_X37_Y29_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~808                                                                                                                                                                                                       ; LCCOMB_X36_Y28_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~810                                                                                                                                                                                                       ; LCCOMB_X37_Y28_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~812                                                                                                                                                                                                       ; LCCOMB_X42_Y30_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~814                                                                                                                                                                                                       ; LCCOMB_X43_Y27_N26 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~816                                                                                                                                                                                                       ; LCCOMB_X38_Y31_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~818                                                                                                                                                                                                       ; LCCOMB_X41_Y31_N12 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~820                                                                                                                                                                                                       ; LCCOMB_X37_Y29_N26 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~822                                                                                                                                                                                                       ; LCCOMB_X37_Y29_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~824                                                                                                                                                                                                       ; LCCOMB_X43_Y27_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~826                                                                                                                                                                                                       ; LCCOMB_X43_Y27_N10 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~827                                                                                                                                                                                                       ; LCCOMB_X37_Y29_N24 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~828                                                                                                                                                                                                       ; LCCOMB_X38_Y31_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~829                                                                                                                                                                                                       ; LCCOMB_X43_Y27_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~830                                                                                                                                                                                                       ; LCCOMB_X37_Y29_N10 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~831                                                                                                                                                                                                       ; LCCOMB_X38_Y31_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~832                                                                                                                                                                                                       ; LCCOMB_X37_Y29_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~833                                                                                                                                                                                                       ; LCCOMB_X42_Y30_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~834                                                                                                                                                                                                       ; LCCOMB_X37_Y29_N14 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~835                                                                                                                                                                                                       ; LCCOMB_X38_Y31_N10 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~836                                                                                                                                                                                                       ; LCCOMB_X36_Y28_N14 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~837                                                                                                                                                                                                       ; LCCOMB_X38_Y31_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~838                                                                                                                                                                                                       ; LCCOMB_X43_Y27_N14 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~839                                                                                                                                                                                                       ; LCCOMB_X37_Y28_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~840                                                                                                                                                                                                       ; LCCOMB_X43_Y28_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~841                                                                                                                                                                                                       ; LCCOMB_X41_Y31_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~842                                                                                                                                                                                                       ; LCCOMB_X43_Y28_N14 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_quiesce                                                                                                                                                                                                           ; FF_X37_Y30_N7      ; 20      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_req                                                                                                                                                                                                               ; FF_X27_Y28_N1      ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_start_offset[13]~16                                                                                                                                                                                               ; LCCOMB_X31_Y32_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~10                                                                                                                                                                                                                ; LCCOMB_X30_Y32_N16 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~11                                                                                                                                                                                                                ; LCCOMB_X33_Y31_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~2                                                                                                                                                                                                                 ; LCCOMB_X30_Y32_N30 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_bufno[1]~0                                                                                                                                                                                                        ; LCCOMB_X32_Y33_N16 ; 14      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~72                                                                                                                                                                                                        ; LCCOMB_X33_Y31_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~73                                                                                                                                                                                                        ; LCCOMB_X33_Y31_N10 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~74                                                                                                                                                                                                        ; LCCOMB_X33_Y31_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~75                                                                                                                                                                                                        ; LCCOMB_X33_Y31_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~12                                                                                                                                                                                                                ; LCCOMB_X32_Y32_N28 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~13                                                                                                                                                                                                                ; LCCOMB_X33_Y31_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~3                                                                                                                                                                                                                 ; LCCOMB_X29_Y32_N30 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_bufno[1]~0                                                                                                                                                                                                        ; LCCOMB_X31_Y32_N20 ; 14      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~72                                                                                                                                                                                                        ; LCCOMB_X33_Y31_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~73                                                                                                                                                                                                        ; LCCOMB_X33_Y31_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~74                                                                                                                                                                                                        ; LCCOMB_X33_Y31_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~75                                                                                                                                                                                                        ; LCCOMB_X33_Y31_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~4                                                                                                                                                                                                                 ; LCCOMB_X33_Y25_N2  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~5                                                                                                                                                                                                                 ; LCCOMB_X33_Y25_N10 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~9                                                                                                                                                                                                                 ; LCCOMB_X34_Y25_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[1]~9                                                                                                                                                                                                        ; LCCOMB_X33_Y27_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_do_buffers~13                                                                                                                                                                                                     ; LCCOMB_X33_Y29_N4  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_end_offset[0]~34                                                                                                                                                                                                  ; LCCOMB_X37_Y25_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_end_offset[14]~33                                                                                                                                                                                                 ; LCCOMB_X37_Y25_N22 ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_flushanyhow~0                                                                                                                                                                                                     ; LCCOMB_X37_Y25_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_last_use_buffer[4]~1                                                                                                                                                                                              ; LCCOMB_X32_Y27_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_quiesce                                                                                                                                                                                                           ; FF_X37_Y30_N5      ; 20      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset~38                                                                                                                                                                                                   ; LCCOMB_X33_Y28_N10 ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|always0~3                                                                                                                                                                                                                 ; LCCOMB_X33_Y25_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|always0~7                                                                                                                                                                                                                 ; LCCOMB_X38_Y28_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_bufno_minus_1[0]~0                                                                                                                                                                                                ; LCCOMB_X31_Y25_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_end_offset[11]~27                                                                                                                                                                                                 ; LCCOMB_X39_Y22_N8  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_end_offset[11]~28                                                                                                                                                                                                 ; LCCOMB_X39_Y22_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_flushanyhow~1                                                                                                                                                                                                     ; LCCOMB_X39_Y22_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_last_use_buffer[0]~1                                                                                                                                                                                              ; LCCOMB_X31_Y27_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_quiesce                                                                                                                                                                                                           ; FF_X32_Y28_N9      ; 17      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset~32                                                                                                                                                                                                   ; LCCOMB_X42_Y23_N2  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|always0~5                                                                                                                                                                                                                 ; LCCOMB_X33_Y25_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_bufno[1]~1                                                                                                                                                                                                        ; LCCOMB_X31_Y25_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_end_offset[11]~27                                                                                                                                                                                                 ; LCCOMB_X33_Y26_N0  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_end_offset[9]~28                                                                                                                                                                                                  ; LCCOMB_X33_Y26_N10 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_flushanyhow~1                                                                                                                                                                                                     ; LCCOMB_X33_Y26_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_last_use_buffer[1]~1                                                                                                                                                                                              ; LCCOMB_X33_Y25_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_quiesce                                                                                                                                                                                                           ; FF_X32_Y28_N13     ; 15      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset~32                                                                                                                                                                                                   ; LCCOMB_X34_Y24_N20 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|idt_busy~0                                                                                                                                                                                                          ; LCCOMB_X32_Y25_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_data[23]~40                                                                                                                                                                                                 ; LCCOMB_X32_Y26_N30 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[1]~16                                                                                                                                                                                          ; LCCOMB_X32_Y26_N24 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_1_busy~0                                                                                                                                                                                                      ; LCCOMB_X32_Y26_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_3_busy~0                                                                                                                                                                                                      ; LCCOMB_X32_Y26_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_5_busy~0                                                                                                                                                                                                      ; LCCOMB_X32_Y26_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_granted[2]~6                                                                                                                                                                                                 ; LCCOMB_X39_Y26_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_state[2]                                                                                                                                                                                                     ; FF_X36_Y26_N29     ; 117     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                    ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                            ; JTAG_X0_Y66_N0   ; 676     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; altpll:clkpll|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                ; PLL_3            ; 948     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; clk_50                                                                                                                  ; PIN_L21          ; 198     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all   ; FF_X25_Y41_N7    ; 494     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; xillybus:xillybus_ins|npor_serdes_pll_locked                                                                            ; LCCOMB_X1_Y9_N4  ; 2       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out ; PCIEHIP_X0_Y5_N5 ; 4415    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|bus_rst_n                                                                                                                                                                                                 ; 925     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; 279     ;
; ~GND                                                                                                                                                                                                                                                                                                ; 228     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; 171     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Address[34]~62                                                                                                                                                                                           ; 131     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_state[0]                                                                                                                                                                                                     ; 125     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|queue_do_message~0                                                                                                                                                                                            ; 124     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno[3]                                                                                                                                                                                                          ; 120     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno[1]                                                                                                                                                                                                          ; 120     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno[2]                                                                                                                                                                                                          ; 119     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno[0]                                                                                                                                                                                                          ; 119     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|recvbuf_accepted~0                                                                                                                                                                                            ; 117     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_idle                                                                                                                                                                     ; 117     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_state[2]                                                                                                                                                                                                     ; 117     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header2[9]                                                                                                                                                                        ; 109     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header2[8]                                                                                                                                                                        ; 109     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_flushanyhow~1                                                                                                                                                                                              ; 102     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[1]                                                                                                                                                                                                  ; 100     ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_state.st_wr_write                                                                                                                                                                                          ; 97      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                         ; 91      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_state[1]                                                                                                                                                                                                     ; 90      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_idle                                                                                                                                                                                       ; 88      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[12]                                                                                                                                                        ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                        ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                        ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                         ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                         ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                         ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                         ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                         ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                         ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                         ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                         ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                         ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                         ; 86      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|do_packet~0                                                                                                                                                                                                   ; 86      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                       ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[12]                           ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[11]                           ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[10]                           ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[9]                            ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[8]                            ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[7]                            ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[6]                            ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[5]                            ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[4]                            ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[3]                            ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[2]                            ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[1]                            ; 85      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated|counter_reg_bit[0]                            ; 85      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Fmt[0]                                                                                                                                                                                                   ; 78      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|active_cycle                                                                                                                                                                      ; 73      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Address_last_write[11]~0                                                                                                                                                                                 ; 72      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[0]~11                                                                                                                                                                                             ; 72      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|which                                                                                                                                                                 ; 72      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_state.st_wr_idle                                                                                                                                                                                           ; 67      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|dout~66                                                                                                                                            ; 66      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|fifo_ram~5                                                                                                                                         ; 66      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|dout~65                                                                                                                                            ; 65      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|fifo_ram~2                                                                                                                                         ; 65      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|~GND                                                                                                                                                                                                                                          ; 62      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_dma_address~3                                                                                                                                                                                              ; 62      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|dma_address~3                                                                                                                                                                                                 ; 62      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|wrapup_tag[0]                                                                                                                                                                                                 ; 56      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|wrapup_tag[1]                                                                                                                                                                                                 ; 53      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; 52      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|host_is_little_endian                                                                                                                                                                                               ; 52      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                                                                                         ; 52      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_wen                                                                                                                                                                                                             ; 51      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|rd_arb_roundrobin[0]                                                                                                                                                                                                ; 50      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_87e:auto_generated|aeb_int~1                                     ; 50      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[5]                                                                                                                                                                                             ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[6]                                                                                                                                                                                             ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[7]                                                                                                                                                                                             ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[8]                                                                                                                                                                                             ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[9]                                                                                                                                                                                             ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[10]                                                                                                                                                                                            ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[11]                                                                                                                                                                                            ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[4]                                                                                                                                                                                             ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[3]                                                                                                                                                                                             ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[2]                                                                                                                                                                                             ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[1]                                                                                                                                                                                             ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[0]                                                                                                                                                                                             ; 43      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_format[1]                                                                                                                                                                                                  ; 42      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rdrq_req                                                                                                                                                                                                      ; 40      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_teof_n                                                                                                                                                                        ; 40      ;
; debouncer:d2|button_debounced                                                                                                                                                                                                                                                                       ; 40      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_chopping                                                                                                                                                                                                   ; 39      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~7                                                                                                                                                                                                                 ; 38      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|reg_wr_addr[0]~8                                                                                                                                                                                                    ; 38      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Selector277~0                                                                                                                                                                                                 ; 38      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[3]~64                                                                                                                                                                                     ; 37      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header2[10]                                                                                                                                                                       ; 37      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[16]                                                                                                                                                                                              ; 37      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_header2                                                                                                                                                                  ; 37      ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|srst                                                                                                                                                                                                                                                 ; 37      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_lcommand[3]                                                                                                                                                                                           ; 36      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[1]~16                                                                                                                                                                                          ; 36      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|which                                                                                                                                                                 ; 36      ;
; comb~1                                                                                                                                                                                                                                                                                              ; 36      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[1]~7                                                                                                                                                                                                ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_data[23]~40                                                                                                                                                                                                 ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[0]                                                                                                                                                                                                       ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[12]                                                                                                                                                                                            ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[13]                                                                                                                                                                                            ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[13]                                                                                                                                                                                              ; 35      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[12]                                                                                                                                                                                              ; 35      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5]                          ; 35      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                         ; 34      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_header3                                                                                                                                                                  ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; 33      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fetch_from_queue~1                                                                                                                                                                                            ; 33      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[1]                                                                                                                                                                                                       ; 33      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg[14]                                                                                                                                                                                            ; 33      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[3]                                                                                                                                                                                                                        ; 33      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[0]                          ; 33      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_highaddr_reg~32                                                                                                                                                                                   ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram0[0]~17                                                                                                                                                         ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~57                                                                                                                                                                                                 ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_total_DWs[10]~24                                                                                                                                                                                         ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_data[24]~0                                                                                                                                                                                                 ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_format[1]                                                                                                                                                                                                   ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_rd_data[24]~0                                                                                                                                                          ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|rcv_data[1]~0                                                                                                                                                                     ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_req                                                                                                                                                                                                               ; 32      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_req                                                                                                                                                                                                   ; 32      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_87e:auto_generated|aeb_int~0                                     ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; 31      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[2]                                                                                                                                                                                                                        ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; 30      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufaddr_lowaddr_reg~30                                                                                                                                                                                    ; 30      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~0                                                                                                                                                                                                                 ; 30      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                                                       ; 30      ;
; comb~0                                                                                                                                                                                                                                                                                              ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                   ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset[0]                                                                                                                                                                                                  ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset[1]                                                                                                                                                                                                  ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rcv_first_wren_cmpl                                                                                                                                                                                           ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_header1                                                                                                                                                                  ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_padding                                                                                                                                                                  ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[1]                                                                                                                                                                                                                        ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[0]                                                                                                                                                                                                                        ; 29      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset_update                                                                                                                                                                                              ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                ; 28      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[2]                                                                                                                                                                                                       ; 28      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_preidle                                                                                                                                                                  ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[0]~1                                                               ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[1]~0                                                               ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                ; 27      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|next_segment[0]                                                                                                                                                                                                           ; 27      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                 ; 26      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|next_segment[1]                                                                                                                                                                                                           ; 26      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg~26                                                                                                                                                                                               ; 26      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|always1~3                                                                                                                                                                                                     ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state~19                                                                                                                                                                                                 ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|rd_arb_roundrobin[1]                                                                                                                                                                                                ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|do_packet                                                                                                                                                                                                     ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|queue_valid                                                                                                                                                                                                   ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_tsrc_rdy_n                                                                                                                                                                    ; 25      ;
; current_state.WAIT                                                                                                                                                                                                                                                                                  ; 25      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[0]~16                                                                                                                                                                                          ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_bufno[0]                                                                                                                                                                                                          ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_bufno[1]                                                                                                                                                                                                          ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_bufno[0]                                                                                                                                                                                                          ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_bufno[1]                                                                                                                                                                                                          ; 24      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|Selector42~1                                                                                                                                                                      ; 24      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                                                                                            ; 24      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[13]~0                                                                                                                          ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td~32                                                                                                                                                                         ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|Selector1~6                                                                                                                                                                       ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|wrapup_tag[2]                                                                                                                                                                                                 ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|insert_tag[0]                                                                                                                                                                                                 ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|always0~0                                                                                                                                                                                                                 ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[5]                                                                                                                                                                                                                        ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_limitsvalid                                                                                                                                                                                                       ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|full                                                                                                                                               ; 23      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|ld_ws_tmr_short                                                                                                                                                                                                                   ; 23      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[0]~13                                                                                                                                                                                         ; 22      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~5                                                                                                                                                                                                                 ; 22      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno[4]                                                                                                                                                                                                          ; 22      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|insert_tag[1]                                                                                                                                                                                                 ; 22      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce                                                                                                                                                                                                                 ; 22      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|ld_ws_tmr                                                                                                                                                                                                                         ; 22      ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                                                                                          ; 22      ;
; debouncer:d2|LessThan0~6                                                                                                                                                                                                                                                                            ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                            ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~94                                                                                                                                                                                                       ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~93                                                                                                                                                                                                       ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~92                                                                                                                                                                                                       ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~91                                                                                                                                                                                                       ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|Decoder1~1                                                                                                                                                                                                                ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|Equal13~9                                                                                                                                                                                                                 ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~20                                                                                                                                                                                               ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~19                                                                                                                                                                                               ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~18                                                                                                                                                                                               ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~17                                                                                                                                                                                               ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~16                                                                                                                                                                                               ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~15                                                                                                                                                                                               ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~14                                                                                                                                                                                               ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_format~13                                                                                                                                                                                               ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_end_offset[0]~0                                                                                                                                                                                            ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|this_segment~0                                                                                                                                                                                                            ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[15]                                                                                                                                                                                              ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[14]                                                                                                                                                                                              ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|recv_dma_balanced                                                                                                                                                                                             ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|Equal1~1                                                                                                                                                                                                                  ; 21      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                                                                                                                                                     ; 21      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|Equal8~5                                                                                                                                                                                                      ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_avail_data_credits[1]~14                                                                                                                                                                                   ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_offset_reg~20                                                                                                                                                                                             ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|misc:misc_ins|rd_unbal_cnt[8]~54                                                                                                                                                                                                              ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|misc:misc_ins|rd_busy_cnt[10]~54                                                                                                                                                                                                              ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|misc:misc_ins|wr_busy_cnt[9]~54                                                                                                                                                                                                               ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|insert_tag[2]                                                                                                                                                                                                 ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_quiesce                                                                                                                                                                                                           ; 20      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_quiesce                                                                                                                                                                                                           ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~8                                                                                                                                     ; 19      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_first                                                                                                                                                                                                        ; 19      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fifo_rd~1                                                                                                                                                                                                     ; 19      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_writeidx[2]~4                                                                                                                                                                                                       ; 19      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[4]                                                                                                                                                                                                                        ; 19      ;
; dummy_svr:CSI|enable                                                                                                                                                                                                                                                                                ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Address~63                                                                                                                                                                                               ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|this_segment[1]                                                                                                                                                                                                           ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_format[1]                                                                                                                                                                                                  ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_synchronous                                                                                                                                                                                                       ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[2]                                                                                                                                                                                               ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_limitsvalid                                                                                                                                                                                                       ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_limitsvalid                                                                                                                                                                                                       ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|user_r_read_8_open                                                                                                                                                                                                        ; 18      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|always1~2                                                                                                                                                                                                     ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_roundrobin[3]                                                                                                                                                                                                       ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_report_bufno[0]~5                                                                                                                                                                                     ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|rden_offset[14]~16                                                                                                                                                                                            ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header0~18                                                                                                                                                                        ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|Equal7~0                                                                                                                                                                                                                  ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_req                                                                                                                                                                                                               ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_quiesce                                                                                                                                                                                                           ; 17      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|user_r_read_32_open                                                                                                                                                                                                       ; 17      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~2                                                                                               ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                        ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                       ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_total_DWs[15]~18                                                                                                                                                                                           ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|always0~2                                                                                                                                                                                                               ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[0]~17                                                                                                                                                                                           ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_header0                                                                                                                                                                  ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|always0~5                                                                                                                                                                                                                 ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|always0~3                                                                                                                                                                                                                 ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~4                                                                                                                                                                                                                 ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_flush_condition~2                                                                                                                                                                                                 ; 16      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|user_w_write_8_open                                                                                                                                                                                                       ; 16      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_data_input_state~2                                                                            ; 16      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|busy~0                                                                                           ; 16      ;
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|a_fefifo_t7e:fifo_state|b_full                                                                                                                                                                                                        ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                           ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_end_offset[0]~0                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_w1[5]~1                                                                                                                                                                                                         ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~842                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~841                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~840                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~839                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~838                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~837                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~836                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~835                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~834                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~833                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~832                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~831                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~830                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~829                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~828                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~827                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~826                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~824                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~822                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~820                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~818                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~816                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~814                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~812                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~810                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~808                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~806                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~804                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~802                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~800                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~798                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_offsets~796                                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_start_offset[13]~16                                                                                                                                                                                               ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|buf_end_offset[14]~0                                                                                                                                                                                                      ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset_minus1[14]~0                                                                                                                                                                                        ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_offset[14]~16                                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[3][2]~143                                                                                                                                                                                        ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[0][0]~142                                                                                                                                                                                        ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[1][0]~141                                                                                                                                                                                        ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[2][1]~140                                                                                                                                                                                        ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][2]~138                                                                                                                                                                                        ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[4][4]~137                                                                                                                                                                                        ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[6][14]~136                                                                                                                                                                                       ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[5][6]~134                                                                                                                                                                                        ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_credits_end_offset[15]                                                                                                                                                                                    ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|Add1~0                                                                                                                                                                            ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_end_offset[0]~34                                                                                                                                                                                                  ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_end_offset[14]~33                                                                                                                                                                                                 ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset~38                                                                                                                                                                                                   ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_flush_condition~2                                                                                                                                                                                                 ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|segment_max_end_offset[15]                                                                                                                                                                                                ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|LessThan0~28                                                                                                                                                                                                              ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|LessThan3~24                                                                                                                                                                                                  ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|dout[65]                                                                                                                                           ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_quiesce                                                                                                                                                                                                           ; 15      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|user_w_write_32_open                                                                                                                                                                                                      ; 15      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[4]                                                                                               ; 15      ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|valid_wreq                                                                                                                                                                                                                            ; 15      ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|dpram_rrt:FIFOram|altsyncram_87k1:altsyncram1|q_b[2]                                                                                                                                                                                  ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                  ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_end_offset[2]~42                                                                                                                                                                                            ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_data_credits_end_offset[16]                                                                                                                                                                               ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_bufno[1]~0                                                                                                                                                                                                        ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_bufno[1]~0                                                                                                                                                                                                        ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Fmt[0]~1                                                                                                                                                                                                 ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~3                                                                                                                                                                                                                 ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~2                                                                                                                                                                                                                 ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_synchronous                                                                                                                                                                                                       ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_synchronous                                                                                                                                                                                                       ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|LessThan2~22                                                                                                                                                                                                  ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[1]                                                                                                                                                                                                  ; 14      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|reg_wr_addr[0]                                                                                                                                                                                                      ; 14      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                                               ; 14      ;
; dummy_svr:CSI|Equal9~3                                                                                                                                                                                                                                                                              ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]~1                                                                                                                                 ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|Decoder0~3                                                                                                                                                                                                ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~4                                                                                                                                                                                                                 ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Fmt[1]                                                                                                                                                                                                   ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fetch_flushonly~0                                                                                                                                                                                             ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|always5~0                                                                                                                                                                                                     ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|misc:misc_ins|Equal0~8                                                                                                                                                                                                                        ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[1]                                                                                                                                                                                               ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_pos[6]                                                                                                                                                                                                                        ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_nonempty                                                                                                                                                                                                          ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_send_msg                                                                                                                                                                                                        ; 13      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_holdwrite                                                                                                                                                                                                           ; 13      ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|exits_r                                                                                                                                                                                                                                              ; 13      ;
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|a_fefifo_t7e:fifo_state|valid_wreq                                                                                                                                                                                                    ; 13      ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|_~0                                                                                                                                                                                                                                   ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~75                                                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~74                                                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~73                                                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_offsets~72                                                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~75                                                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~74                                                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~73                                                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_offsets~72                                                                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_segment[0]                                                                                                                                                                                                            ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_segment[1]                                                                                                                                                                                                            ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|active_cycle~1                                                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_end_offset[9]~28                                                                                                                                                                                                  ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_end_offset[11]~27                                                                                                                                                                                                 ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset~32                                                                                                                                                                                                   ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_end_offset[11]~28                                                                                                                                                                                                 ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_end_offset[11]~27                                                                                                                                                                                                 ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset~32                                                                                                                                                                                                   ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|this_segment[0]                                                                                                                                                                                                           ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|piping_first_length_unmaxed_minus1[9]                                                                                                                                                                         ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_roundrobin[2]                                                                                                                                                                                                ; 12      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_valid                                                                                                                                                                                                      ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                                                                                        ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                                                                                       ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                                                       ; 12      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                                                        ; 12      ;
; dummy_svr:CSI|always4~0                                                                                                                                                                                                                                                                             ; 12      ;
; current_state.DATA_TRANSFER                                                                                                                                                                                                                                                                         ; 12      ;
; pcie_perstn~input                                                                                                                                                                                                                                                                                   ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[8]~25                                                                                                                                                                                    ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_readsize_end_offset[10]~16                                                                                                                                                                                ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|data_count~11                                                                                                                                                                     ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|LessThan5~2                                                                                                                                                                                                   ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[13]                                                                                                                                                                                      ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[12]                                                                                                                                                                                      ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[2]                                                                                                                                                                                       ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[3]                                                                                                                                                                                       ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[4]                                                                                                                                                                                       ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[5]                                                                                                                                                                                       ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[6]                                                                                                                                                                                       ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[7]                                                                                                                                                                                       ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[8]                                                                                                                                                                                       ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[9]                                                                                                                                                                                       ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[10]                                                                                                                                                                                      ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[11]                                                                                                                                                                                      ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header1~13                                                                                                                                                                        ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|DWcount[2]~25                                                                                                                                                                     ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|DWcount[2]~24                                                                                                                                                                     ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|Selector42~7                                                                                                                                                                      ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header0[29]                                                                                                                                                                       ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|Equal5~0                                                                                                                                                                                                                  ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[0]                                                                                                                                                                                               ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Add11~20                                                                                                                                                                                                      ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_continue                                                                                                                                                                                   ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_req                                                                                                                                                                                                         ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_donewrite                                                                                                                                                                                  ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|reg_wr_addr[2]                                                                                                                                                                                                      ; 11      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_close_pending                                                                                                                                                                                                     ; 11      ;
; xillybus:xillybus_ins|pcie_c4_1x_rs_hip:rs_hip|rsnt_cntn[5]~13                                                                                                                                                                                                                                      ; 11      ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|a_fefifo_sae:fifo_state|cntr_jt7:count_usedw|_~0                                                                                                                                                                                      ; 11      ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|cntr_7tb:wr_ptr|_~0                                                                                                                                                                                                                   ; 11      ;
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|_~0                                                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                     ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Equal6~2                                                                                                                                                                                                      ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[1]~9                                                                                                                                                                                                        ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[14]                                                                                                                                                                                      ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[1]                                                                                                                                                                                       ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|effective_end_offset[0]                                                                                                                                                                                       ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|always5~1                                                                                                                                                                                                     ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~0                                                                                                                                                                                                                 ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|unitr_4_last_wren~0                                                                                                                                                                                                 ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|msi_waiting[2]                                                                                                                                                                                            ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|state[0]                                                                                                                                                                          ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|state[2]                                                                                                                                                                          ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_write                                                                                                                                                                                      ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_close_pending                                                                                                                                                                                                     ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_close_pending                                                                                                                                                                                                     ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_state[2]                                                                                                                                                                                                              ; 10      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_state[0]                                                                                                                                                                                                              ; 10      ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector10~1                                                                                               ; 10      ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                                                   ; 10      ;
; address[1]~1                                                                                                                                                                                                                                                                                        ; 10      ;
; address[0]~0                                                                                                                                                                                                                                                                                        ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                     ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|LessThan7~6                                                                                                                                                                                                   ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset_d[4]~8                                                                                                                                                                                         ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset_d[4]~7                                                                                                                                                                                         ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[5]                                                                                                                                                                                           ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~20                                                                                                                                                                     ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~17                                                                                                                                                                     ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~14                                                                                                                                                                     ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~11                                                                                                                                                                     ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~8                                                                                                                                                                      ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~5                                                                                                                                                                      ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|Add1~2                                                                                                                                                                      ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_flushonly~4                                                                                                                                                                                                 ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_eof                                                                                                                                                                                                               ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|client_wr_en~0                                                                                                                                                                                                ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_bufno[0]                                                                                                                                                                                                          ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_bufno[1]                                                                                                                                                                                                          ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|rden_d[3]                                                                                                                                                                                                     ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_nodata                                                                                                                                                                                                      ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|Equal5~7                                                                                                                                                                          ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_submit_buffer                                                                                                                                                                                                     ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_submit_buffer                                                                                                                                                                                                     ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_wr_request_condition~4                                                                                                                                                                                            ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|msi_waiting[1]                                                                                                                                                                                            ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|Equal5~2                                                                                                                                                                                                                  ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_req                                                                                                                                                                                                               ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|piping                                                                                                                                                                                                        ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_state.st_wr_flushonly                                                                                                                                                                                      ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|state[1]                                                                                                                                                                          ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_state.st_wr_wait                                                                                                                                                                                           ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_req                                                                                                                                                                                                               ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|req_state[1]                                                                                                                                                                                                              ; 9       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_req                                                                                                                                                                                                               ; 9       ;
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|cntr_urb:wr_ptr|_~0                                                                                                                                                                                                                   ; 9       ;
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|a_fefifo_t7e:fifo_state|cntr_as7:count_usedw|_~0                                                                                                                                                                                      ; 9       ;
; dummy_svr:CSI|Equal6~0                                                                                                                                                                                                                                                                              ; 9       ;
; current_state.WAIT_FOR_FS                                                                                                                                                                                                                                                                           ; 9       ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|dpram_rrt:FIFOram|altsyncram_87k1:altsyncram1|q_b[1]                                                                                                                                                                                  ; 9       ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|dpram_rrt:FIFOram|altsyncram_87k1:altsyncram1|q_b[0]                                                                                                                                                                                  ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                     ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[13]                                                                                                                                                                                          ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[12]                                                                                                                                                                                          ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[14]                                                                                                                                                                                          ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram3[0]~16                                                                                                                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|fifo_dwr_ram0[0]~16                                                                                                                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|unitw_1_eof_ack~0                                                                                                                                                                                                       ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[0]                                                                                                                                                                                                  ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[2]                                                                                                                                                                                                  ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_do_message~3                                                                                                                                                                                             ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[6]                                                                                                                                                                                           ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[6]                                                                                                                                                             ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[5]                                                                                                                                                             ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[4]                                                                                                                                                             ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[3]                                                                                                                                                             ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[2]                                                                                                                                                             ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[1]                                                                                                                                                             ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|wr_pointer_d[0]                                                                                                                                                             ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][9]~157                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][10]~156                                                                                                                                                                                       ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][5]~155                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][6]~154                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][3]~153                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][4]~152                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][1]~151                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][2]~150                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][0]~149                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][7]~148                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][8]~147                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][13]~146                                                                                                                                                                                       ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][14]~145                                                                                                                                                                                       ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][11]~144                                                                                                                                                                                       ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_offset[7][12]~132                                                                                                                                                                                       ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|message_report_bufno[0]~7                                                                                                                                                                                     ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|fifo_ram~4                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram2|fifo_ram~4                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram1|fifo_ram~4                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram0|fifo_ram~4                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header2~8                                                                                                                                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Selector149~0                                                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_eof                                                                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|client_wr_data[0]~8                                                                                                                                                                                           ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|fifo_wr                                                                                                                                                                                                       ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tx_bridge_waitfor[7]~1                                                                                                                                                                                    ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|Selector35~0                                                                                                                                                                      ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|wr_pointer[5]~18                                                                                                                                   ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|msg_ctrl_reg[1]                                                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|msg_ctrl_reg_strobe                                                                                                                                                                                           ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|Equal5~4                                                                                                                                                                                                                  ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|recvbuf_accepted                                                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|Equal5~0                                                                                                                                                                                                                  ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_pending~7                                                                                                                                                                                               ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rcv_data_wren_cmpl                                                                                                                                                                                            ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg_strobe~1                                                                                                                                                                                        ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_wr_request_condition~2                                                                                                                                                                                            ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_wr_request_condition~2                                                                                                                                                                                            ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~0                                                                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_submit_buffer                                                                                                                                                                                                     ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|msi_waiting[0]                                                                                                                                                                                            ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|msi_waiting[3]                                                                                                                                                                                            ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[24]                                                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[25]                                                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[26]                                                                                                                                                                                              ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[3]                                                                                                                                                                                                  ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_channel[4]                                                                                                                                                                                                  ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_rdrq                                                                                                                                                                                       ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|done_packet                                                                                                                                                                       ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_nonempty                                                                                                                                                                                                          ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|rd_arb_busy                                                                                                                                                                                                         ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_clear                                                                                                                                                                                                      ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[4]                                                                                                                                                                                                          ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[2]                                                                                                                                                                                                          ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[3]                                                                                                                                                                                                          ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[0]                                                                                                                                                                                                          ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_bufno[1]                                                                                                                                                                                                          ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|valid                                                                                                                                                                 ; 8       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|valid                                                                                                                                                                                                                     ; 8       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]~0                                                                                            ; 8       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|WideOr10~1                                                                                                 ; 8       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[2]~12                                                                                              ; 8       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                                            ; 8       ;
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|a_fefifo_t7e:fifo_state|b_non_empty                                                                                                                                                                                                   ; 8       ;
; current_state.WRITE_FULL                                                                                                                                                                                                                                                                            ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_eli:auto_generated|counter_reg_bit[6]~0 ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|always0~2                                                                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|unitw_5_eof_ack~0                                                                                                                                                                                                       ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|wr_pointer[0]                                                                                                                                      ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|cfg_dcommand[7]                                                                                                                                                                                           ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~9                                                                                                                                                                                                                 ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[10]                                                                                                                                                                                            ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[11]                                                                                                                                                                                            ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|elements_segment~90                                                                                                                                                                                                       ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|always0~1                                                                                                                                                                                                               ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|always0~0                                                                                                                                                                                                               ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_bufno[0]                                                                                                                                                                                                          ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|always0~4                                                                                                                                                                                                                 ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|always0~1                                                                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|active_cycle~0                                                                                                                                                        ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_control_reg~2                                                                                                                                                                                             ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~42                                                                                                                                                                                                 ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~1                                                                                                                                                                                                                 ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~4                                                                                                                                                                                                                 ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[0]                                                                                                                                                                                              ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[13]                                                                                                                                                                                            ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[14]                                                                                                                                                                                            ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[12]                                                                                                                                                                                            ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|rcv_first_wren                                                                                                                                                                    ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_state.st_send_rdrq_wait                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|sendbuf_done                                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_slave:pcie_slave_ins|reg_wr_addr[3]                                                                                                                                                                                                      ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|unitr_5_quiesce                                                                                                                                                                                                           ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_insession                                                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[8]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[9]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[10]                                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[11]                                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[4]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[5]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[6]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[7]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[0]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[1]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[2]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_start_offset[3]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_quiesce                                                                                                                                                                                                           ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_req                                                                                                                                                                                                               ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_insession                                                                                                                                                                                                         ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[8]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[9]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[10]                                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[11]                                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[4]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[5]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[6]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[7]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[0]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[1]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[2]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_start_offset[3]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|fifo_empty                                                                                                                                                                                                                ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[12]                                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[13]                                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[14]                                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[8]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[9]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[10]                                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[11]                                                                                                                                                                                                  ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[4]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[5]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[6]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[7]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[0]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[1]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[2]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_start_offset[3]                                                                                                                                                                                                   ; 7       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|ok_to_tx                                                                                                                                                              ; 7       ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[2]~9                                                                                                                                                                                                               ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector46~1                                                                                               ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_WR                                                                                      ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                                                  ; 7       ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|serdes_rst_state~4                                                                                                                                                                                                                ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|read                                                                                                       ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                                                  ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                                                  ; 7       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                                                  ; 7       ;
; dummy_svr:CSI|Equal3~1                                                                                                                                                                                                                                                                              ; 7       ;
; dummy_svr:CSI|Equal3~0                                                                                                                                                                                                                                                                              ; 7       ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|a_fefifo_sae:fifo_state|b_full                                                                                                                                                                                                        ; 7       ;
; writedata[7]~2                                                                                                                                                                                                                                                                                      ; 7       ;
; writedata[3]~1                                                                                                                                                                                                                                                                                      ; 7       ;
; dummy_svr:CSI|readdata[7]~8                                                                                                                                                                                                                                                                         ; 7       ;
; dummy_svr:CSI|readdata[3]~7                                                                                                                                                                                                                                                                         ; 7       ;
; read~1                                                                                                                                                                                                                                                                                              ; 7       ;
; Equal0~2                                                                                                                                                                                                                                                                                            ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                  ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                      ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_data[0]~2                                                                                                                                                                                                  ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg~7                                                                                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[5]                                                                                                                                                                                              ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[4]                                                                                                                                                                                              ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[3]                                                                                                                                                                                              ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[2]                                                                                                                                                                                              ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|dma_bufno_reg[1]                                                                                                                                                                                              ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|Decoder0~4                                                                                                                                                                                                ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_byte_offset[2]~12                                                                                                                                                                                          ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|unitr_2_bufdone_ack~0                                                                                                                                                                                                   ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~13                                                                                                                                                                                                                ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[10]                                                                                                                                                                                           ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|always0~12                                                                                                                                                                                                                ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[9]                                                                                                                                                                                             ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[5]                                                                                                                                                                                             ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[6]                                                                                                                                                                                             ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[4]                                                                                                                                                                                             ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[7]                                                                                                                                                                                             ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|recvbuf_start_offset[8]                                                                                                                                                                                             ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|trn32_rsof_n~0                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[9]                                                                                                                                                                                            ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[8]                                                                                                                                                                                            ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[7]                                                                                                                                                                                            ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[6]                                                                                                                                                                                            ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[5]                                                                                                                                                                                            ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_dma_idle~1                                                                                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_5:unitr_5_ins|always0~12                                                                                                                                                                                                                ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|unitr_4_bufdone                                                                                                                                                                                                           ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|always0~10                                                                                                                                                                                                                ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|idt_req                                                                                                                                                                                                                           ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|Selector156~0                                                                                                                                                                                                 ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|msg_ctrl_reg[2]                                                                                                                                                                                               ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_bufno[1]                                                                                                                                                                                                          ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|Equal5~1                                                                                                                                                                                                                  ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~6                                                                                                                                                                                                                 ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|track_pending~14                                                                                                                                                                                              ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~41                                                                                                                                                                                                 ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~39                                                                                                                                                                                                 ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~35                                                                                                                                                                                                 ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~32                                                                                                                                                                                                 ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_do_buffers[1]                                                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_5:unitw_5_ins|unitw_5_do_buffers[0]                                                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_do_buffers[1]                                                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_do_buffers[0]                                                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg_strobe                                                                                                                                                                                           ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_3_rden                                                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_1_rden                                                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|tx_st_ready0_d                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_readsize_end_offset_unaligned_plus1[15]                                                                                                                                                                   ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|wr_pointer[1]                                                                                                                                      ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[7]                                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[6]                                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[5]                                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[4]                                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[3]                                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[2]                                                                                                                                                                                        ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_roundrobin[0]                                                                                                                                                                                                ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[0]                                                                                                                                                                                                  ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|empty                                                                                                                                              ; 6       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|valid_in_data                                                                                                                                                                     ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Equal3~0                                                                                                   ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                                                                                              ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[2]                                                                             ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.TEST_INPUT                                                                                           ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector15~3                                                                                               ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Equal5~2                                                                                                   ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD                                                                                      ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                                                                                           ; 6       ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|altpcie_rs_serdes:rs_serdes|serdes_rst_state~5                                                                                                                                                                                                                ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                                                                  ; 6       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                                                  ; 6       ;
; current_state~38                                                                                                                                                                                                                                                                                    ; 6       ;
; dummy_svr:CSI|row_counter[3]                                                                                                                                                                                                                                                                        ; 6       ;
; dummy_svr:CSI|row_counter[10]                                                                                                                                                                                                                                                                       ; 6       ;
; dummy_svr:CSI|col_counter[5]                                                                                                                                                                                                                                                                        ; 6       ;
; read~0                                                                                                                                                                                                                                                                                              ; 6       ;
; Equal0~1                                                                                                                                                                                                                                                                                            ; 6       ;
; current_state.WRITE_ROWS                                                                                                                                                                                                                                                                            ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_iki:auto_generated|counter_reg_bit[4]~0                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~4                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~20                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~13                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux44~6                                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_buf_w0~0                                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_counter[0]                                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|Ram0~0                                                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_readidx[0]                                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|max_readsize_end_offset[10]~12                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|Decoder1~0                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[1]                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[2]                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[3]                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[4]                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[5]                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[6]                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[7]                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[8]                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[9]                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~7                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~6                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~5                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~4                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|ShiftRight4~3                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufno~15                                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[4]                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[3]                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[2]                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[1]                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_start_DWoffset[0]                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_first_length[0]                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_dissect:tlp_dissect|header3~7                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_writecnt~5                                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|wrbuffer_msg_rden_d                                                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|unitr_5_bufdone_ack~0                                                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_eof                                                                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|always0~3                                                                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_last_use_buffer[4]~1                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~54                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~53                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~52                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~51                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~50                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~49                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~48                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~46                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[2]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[3]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[4]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[5]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[6]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[7]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[8]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[9]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[10]                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[11]                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[12]                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[13]                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|sendbuf_start_offset[14]                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|Mux11~4                                                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[9]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[8]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[7]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[6]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[5]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[4]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[3]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[2]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[1]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_Length[0]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_wait[1]                                                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_wait[0]                                                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_wait[2]                                                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_state~17                                                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_do_buffers~13                                                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[0]                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[1]                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[2]                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[3]                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[4]                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[5]                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[6]                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[7]                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[8]                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[9]                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[10]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[11]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[12]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[13]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_end_offset[14]                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|state.ST_data                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|real_wr_en                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|wen_d                                                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~40                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~38                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~37                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~36                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~34                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|endian_reg~33                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_vacant_entries[2]                                                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_vacant_entries[1]                                                                                                                                                                                                   ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|Selector2~0                                                                                                                                                                                                             ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|quiesce_state.100                                                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|idt:idt_ins|always0~0                                                                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|always0~1                                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|bar_registers:bar_registers_ins|buf_ctrl_reg[3]                                                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|unitw_5_rden                                                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_4:unitr_4_ins|user_w_write_8_wren                                                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|user_r_read_32_rden~0                                                                                                                                                                                                     ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_writeidx[1]                                                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|LessThan1~20                                                                                                                                                                                                  ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|wr_pointer[2]                                                                                                                                      ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_next_length_unbounded[8]~0                                                                                                                                                                               ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[11]                                                                                                                                                                                      ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[12]                                                                                                                                                                                      ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[13]                                                                                                                                                                                      ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[14]                                                                                                                                                                                      ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_transmitted_DWs[15]                                                                                                                                                                                      ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[0]                                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_read_from_fifo_backoff[0]                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[1]                                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_read_from_fifo_backoff[1]                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|send_do_continue                                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[8]                                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[14]                                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[13]                                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[12]                                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[11]                                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[10]                                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[9]                                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|wr_DWs_sent_to_fifo[15]                                                                                                                                                                                       ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitr_2:unitr_2_ins|unitr_2_bufdone                                                                                                                                                                                                           ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|wr_arbiter:wr_arbiter_ins|wr_arb_roundrobin[1]                                                                                                                                                                                                ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[13]                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[14]                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[11]                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|rd_offset[12]                                                                                                                                                                                                 ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[31]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[30]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[29]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[28]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[27]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[26]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[25]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[24]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[23]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[22]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[21]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[20]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[19]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[18]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[17]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[16]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[15]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[14]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[13]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[12]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[11]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[10]                                                                                                                                                                        ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[9]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[8]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[7]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[6]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[5]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[4]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[3]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[2]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[1]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|tlp_compose:tlp_compose|trn_td[0]                                                                                                                                                                         ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_3:unitw_3_ins|unitw_3_active                                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|unitw_1:unitw_1_ins|unitw_1_active                                                                                                                                                                                                            ; 5       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Add2~11                                                                                                    ; 5       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|Selector15~4                                                                                               ; 5       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                                                                    ; 5       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WRITE                                                                                          ; 5       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                                                 ; 5       ;
; dummy_svr:CSI|always5~0                                                                                                                                                                                                                                                                             ; 5       ;
; dummy_svr:CSI|frame_counter[0]                                                                                                                                                                                                                                                                      ; 5       ;
; Selector27~0                                                                                                                                                                                                                                                                                        ; 5       ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|a_fefifo_sae:fifo_state|b_non_empty                                                                                                                                                                                                   ; 5       ;
; Selector1~3                                                                                                                                                                                                                                                                                         ; 5       ;
; Selector0~1                                                                                                                                                                                                                                                                                         ; 5       ;
; dummy_svr:CSI|svr_fe~0                                                                                                                                                                                                                                                                              ; 5       ;
; dummy_svr:CSI|row_counter[4]                                                                                                                                                                                                                                                                        ; 5       ;
; dummy_svr:CSI|row_counter[5]                                                                                                                                                                                                                                                                        ; 5       ;
; dummy_svr:CSI|row_counter[0]                                                                                                                                                                                                                                                                        ; 5       ;
; dummy_svr:CSI|col_counter[2]                                                                                                                                                                                                                                                                        ; 5       ;
; dummy_svr:CSI|col_counter[7]                                                                                                                                                                                                                                                                        ; 5       ;
; dummy_svr:CSI|col_counter[8]                                                                                                                                                                                                                                                                        ; 5       ;
; dummy_svr:CSI|col_counter[9]                                                                                                                                                                                                                                                                        ; 5       ;
; dummy_svr:CSI|col_counter[11]                                                                                                                                                                                                                                                                       ; 5       ;
; dummy_svr:CSI|col_counter[4]                                                                                                                                                                                                                                                                        ; 5       ;
; dummy_svr:CSI|col_counter[6]                                                                                                                                                                                                                                                                        ; 5       ;
; dummy_svr:CSI|rows[3]                                                                                                                                                                                                                                                                               ; 5       ;
; dummy_svr:CSI|columns[10]                                                                                                                                                                                                                                                                           ; 5       ;
; dummy_svr:CSI|rows[10]                                                                                                                                                                                                                                                                              ; 5       ;
; current_state.READ_COLUMNS                                                                                                                                                                                                                                                                          ; 5       ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|app_msi_ack                                                                                                                                                                              ; 5       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~49                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~45                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~41                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~37                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~33                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~29                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~25                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~21                                                                                                                     ; 4       ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]~17                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~10                                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~10                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~6                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[13]                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~5                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                               ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_counter[1]~6                                                                                                                                                                                                        ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|messages:messages_ins|msg_counter[1]                                                                                                                                                                                                          ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux39~3                                                                                                                                                                                                             ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux40~0                                                                                                                                                                                                             ; 4       ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|rd_arbiter:rd_arbiter_ins|Mux41~1                                                                                                                                                                                                             ; 4       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; scfifo:fifo_32|scfifo_hd11:auto_generated|a_dpfifo_2vv:dpfifo|dpram_vrt:FIFOram|altsyncram_m7k1:altsyncram1|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X35_Y26_N0, M9K_X35_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; scfifo:fifo_8|scfifo_1901:auto_generated|a_dpfifo_k001:dpfifo|dpram_rrt:FIFOram|altsyncram_87k1:altsyncram1|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X46_Y36_N0, M9K_X46_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_a624:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 84           ; 8192         ; 84           ; yes                    ; no                      ; yes                    ; no                      ; 688128 ; 8192                        ; 84                          ; 8192                        ; 84                          ; 688128              ; 84   ; None ; M9K_X5_Y44_N0, M9K_X12_Y41_N0, M9K_X5_Y34_N0, M9K_X5_Y45_N0, M9K_X35_Y35_N0, M9K_X35_Y42_N0, M9K_X12_Y30_N0, M9K_X35_Y47_N0, M9K_X60_Y39_N0, M9K_X35_Y46_N0, M9K_X12_Y38_N0, M9K_X46_Y38_N0, M9K_X5_Y39_N0, M9K_X5_Y46_N0, M9K_X12_Y45_N0, M9K_X12_Y44_N0, M9K_X5_Y38_N0, M9K_X60_Y37_N0, M9K_X21_Y40_N0, M9K_X46_Y43_N0, M9K_X35_Y41_N0, M9K_X12_Y34_N0, M9K_X5_Y40_N0, M9K_X35_Y39_N0, M9K_X12_Y32_N0, M9K_X46_Y37_N0, M9K_X21_Y31_N0, M9K_X21_Y46_N0, M9K_X12_Y40_N0, M9K_X21_Y37_N0, M9K_X46_Y42_N0, M9K_X21_Y30_N0, M9K_X5_Y41_N0, M9K_X12_Y37_N0, M9K_X35_Y43_N0, M9K_X5_Y43_N0, M9K_X21_Y38_N0, M9K_X21_Y43_N0, M9K_X46_Y46_N0, M9K_X35_Y45_N0, M9K_X5_Y35_N0, M9K_X12_Y35_N0, M9K_X35_Y37_N0, M9K_X5_Y42_N0, M9K_X35_Y30_N0, M9K_X60_Y40_N0, M9K_X46_Y44_N0, M9K_X21_Y32_N0, M9K_X46_Y40_N0, M9K_X35_Y32_N0, M9K_X46_Y41_N0, M9K_X35_Y40_N0, M9K_X60_Y41_N0, M9K_X60_Y43_N0, M9K_X46_Y34_N0, M9K_X35_Y48_N0, M9K_X46_Y45_N0, M9K_X46_Y48_N0, M9K_X35_Y44_N0, M9K_X60_Y42_N0, M9K_X21_Y47_N0, M9K_X12_Y39_N0, M9K_X46_Y39_N0, M9K_X21_Y45_N0, M9K_X12_Y36_N0, M9K_X21_Y34_N0, M9K_X21_Y39_N0, M9K_X21_Y36_N0, M9K_X21_Y42_N0, M9K_X12_Y42_N0, M9K_X5_Y47_N0, M9K_X21_Y33_N0, M9K_X5_Y36_N0, M9K_X21_Y44_N0, M9K_X35_Y33_N0, M9K_X12_Y46_N0, M9K_X21_Y41_N0, M9K_X21_Y35_N0, M9K_X46_Y35_N0, M9K_X35_Y36_N0, M9K_X12_Y43_N0, M9K_X35_Y34_N0, M9K_X60_Y35_N0, M9K_X35_Y38_N0 ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|msg_buf:msg_buf_ins|altsyncram:mem_rtl_0|altsyncram_60h1:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 21           ; 16           ; 21           ; yes                    ; no                      ; yes                    ; yes                     ; 336    ; 16                          ; 21                          ; 16                          ; 21                          ; 336                 ; 1    ; None ; M9K_X35_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_rx_bridge:rx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0|altsyncram_m0h1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 65           ; 16           ; 65           ; yes                    ; no                      ; yes                    ; no                      ; 1040   ; 16                          ; 65                          ; 16                          ; 65                          ; 1040                ; 2    ; None ; M9K_X5_Y24_N0, M9K_X5_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_4c_request:pcie_4c_request_ins|xillybus_avalon_tx_bridge:tx_bridge|xillybus_fifo:fifo|altsyncram:fifo_ram_rtl_0|altsyncram_c4h1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 66           ; 256          ; 66           ; yes                    ; no                      ; yes                    ; no                      ; 16896  ; 256                         ; 66                          ; 256                         ; 66                          ; 16896               ; 2    ; None ; M9K_X12_Y15_N0, M9K_X12_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_recv_dma:pcie_recv_dma_ins|altsyncram:rd_dma_address_rtl_0|altsyncram_1gi1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 62           ; 64           ; 62           ; yes                    ; no                      ; yes                    ; no                      ; 3968   ; 64                          ; 62                          ; 64                          ; 62                          ; 3968                ; 2    ; None ; M9K_X12_Y23_N0, M9K_X12_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|altsyncram:dma_address_rtl_0|altsyncram_1gi1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 62           ; 64           ; 62           ; yes                    ; no                      ; yes                    ; no                      ; 3968   ; 64                          ; 62                          ; 64                          ; 62                          ; 3968                ; 2    ; None ; M9K_X12_Y24_N0, M9K_X12_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram0|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X35_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram1|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X35_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram2|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X35_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; xillybus:xillybus_ins|xillybus_core:xillybus_core_ins|pcie_send_dma:pcie_send_dma_ins|xillybus_wr_fifo:xillybus_wr_fifo|xillybus_wr_fifo_ram:ram3|altsyncram:fifo_ram_rtl_0|altsyncram_6hc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X35_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------+
; Other Routing Usage Summary                                   ;
+-----------------------------------+---------------------------+
; Other Routing Resource Type       ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 13,330 / 232,464 ( 6 % )  ;
; C16 interconnects                 ; 116 / 6,642 ( 2 % )       ;
; C4 interconnects                  ; 7,051 / 136,080 ( 5 % )   ;
; Direct links                      ; 1,631 / 232,464 ( < 1 % ) ;
; GXB block output buffers          ; 115 / 2,640 ( 4 % )       ;
; Global clocks                     ; 6 / 30 ( 20 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 4,745 / 73,920 ( 6 % )    ;
; R24 interconnects                 ; 251 / 6,930 ( 4 % )       ;
; R4 interconnects                  ; 8,923 / 190,740 ( 5 % )   ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.20) ; Number of LABs  (Total = 662) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 23                            ;
; 2                                           ; 10                            ;
; 3                                           ; 9                             ;
; 4                                           ; 9                             ;
; 5                                           ; 11                            ;
; 6                                           ; 12                            ;
; 7                                           ; 8                             ;
; 8                                           ; 15                            ;
; 9                                           ; 7                             ;
; 10                                          ; 38                            ;
; 11                                          ; 16                            ;
; 12                                          ; 19                            ;
; 13                                          ; 24                            ;
; 14                                          ; 54                            ;
; 15                                          ; 96                            ;
; 16                                          ; 311                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.96) ; Number of LABs  (Total = 662) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 87                            ;
; 1 Clock                            ; 576                           ;
; 1 Clock enable                     ; 269                           ;
; 1 Sync. clear                      ; 100                           ;
; 1 Sync. load                       ; 65                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 146                           ;
; 2 Clocks                           ; 52                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.11) ; Number of LABs  (Total = 662) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 7                             ;
; 2                                            ; 20                            ;
; 3                                            ; 5                             ;
; 4                                            ; 8                             ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 11                            ;
; 9                                            ; 6                             ;
; 10                                           ; 11                            ;
; 11                                           ; 7                             ;
; 12                                           ; 7                             ;
; 13                                           ; 10                            ;
; 14                                           ; 11                            ;
; 15                                           ; 9                             ;
; 16                                           ; 35                            ;
; 17                                           ; 24                            ;
; 18                                           ; 20                            ;
; 19                                           ; 27                            ;
; 20                                           ; 25                            ;
; 21                                           ; 30                            ;
; 22                                           ; 36                            ;
; 23                                           ; 49                            ;
; 24                                           ; 32                            ;
; 25                                           ; 35                            ;
; 26                                           ; 40                            ;
; 27                                           ; 35                            ;
; 28                                           ; 34                            ;
; 29                                           ; 21                            ;
; 30                                           ; 34                            ;
; 31                                           ; 17                            ;
; 32                                           ; 42                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.12) ; Number of LABs  (Total = 662) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 47                            ;
; 2                                               ; 71                            ;
; 3                                               ; 49                            ;
; 4                                               ; 35                            ;
; 5                                               ; 31                            ;
; 6                                               ; 42                            ;
; 7                                               ; 35                            ;
; 8                                               ; 75                            ;
; 9                                               ; 36                            ;
; 10                                              ; 33                            ;
; 11                                              ; 30                            ;
; 12                                              ; 28                            ;
; 13                                              ; 20                            ;
; 14                                              ; 40                            ;
; 15                                              ; 23                            ;
; 16                                              ; 49                            ;
; 17                                              ; 3                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 3                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 3                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.27) ; Number of LABs  (Total = 662) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 36                            ;
; 3                                            ; 26                            ;
; 4                                            ; 19                            ;
; 5                                            ; 17                            ;
; 6                                            ; 31                            ;
; 7                                            ; 24                            ;
; 8                                            ; 25                            ;
; 9                                            ; 14                            ;
; 10                                           ; 26                            ;
; 11                                           ; 21                            ;
; 12                                           ; 24                            ;
; 13                                           ; 24                            ;
; 14                                           ; 24                            ;
; 15                                           ; 21                            ;
; 16                                           ; 30                            ;
; 17                                           ; 25                            ;
; 18                                           ; 21                            ;
; 19                                           ; 46                            ;
; 20                                           ; 28                            ;
; 21                                           ; 24                            ;
; 22                                           ; 11                            ;
; 23                                           ; 18                            ;
; 24                                           ; 15                            ;
; 25                                           ; 13                            ;
; 26                                           ; 17                            ;
; 27                                           ; 12                            ;
; 28                                           ; 13                            ;
; 29                                           ; 13                            ;
; 30                                           ; 5                             ;
; 31                                           ; 8                             ;
; 32                                           ; 17                            ;
; 33                                           ; 10                            ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                                        ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 18           ; 0            ; 18           ; 0            ; 0            ; 22        ; 18           ; 0            ; 22        ; 22        ; 0            ; 12           ; 0            ; 0            ; 4            ; 0            ; 12           ; 4            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 15           ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 22           ; 4            ; 22           ; 22           ; 0         ; 4            ; 22           ; 0         ; 0         ; 22           ; 10           ; 22           ; 22           ; 18           ; 22           ; 10           ; 18           ; 22           ; 22           ; 22           ; 10           ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 7            ; 22           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; user_led[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_led[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; user_buttons[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_tx             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; our_led[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; our_led[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; our_led[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; our_led[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_perstn         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_buttons[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_rx             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_refclk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_tx(n)          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_rx(n)          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_refclk(n)      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; Unreserved                 ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                   ; Destination Clock(s)                                                                                                                ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0    ; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout                                   ; 63.6              ;
; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; clkpll|auto_generated|pll1|clk[0]                                                                                                   ; 33.2              ;
; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout,clkpll|auto_generated|pll1|clk[0] ; 30.0              ;
; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout                                   ; 4.8               ;
+---------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                               ; Destination Register                                                                                                                                                     ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[1]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[1]  ; 3.205             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[3]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[3]  ; 3.205             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[4]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[4]  ; 3.205             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[6]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[6]  ; 3.205             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[7]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[7]  ; 3.205             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[10]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[10] ; 3.205             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[11]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[11] ; 3.205             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[12]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[12] ; 3.205             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[8]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[8]  ; 3.054             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[19]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[19] ; 2.999             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[5]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[5]  ; 2.882             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[2]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[2]  ; 2.879             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[0]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[0]  ; 2.875             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[9]                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[9]  ; 2.711             ;
; xillybus:xillybus_ins|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|reconfig_togxb_busy_reg[0]    ; 2.697             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_hip[51]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[51] ; 2.659             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr_hip                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|sts_wr_r         ; 2.508             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr_hip                                                                  ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|ctl_wr_r         ; 2.429             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[21]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[21] ; 2.233             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[22]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[22] ; 2.233             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[23]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[23] ; 2.233             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[28]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[28] ; 2.233             ;
; current_state.WRITE_COLUMNS                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                     ; 2.200             ;
; current_state.READ_ENABLE                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                     ; 2.082             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[29]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[29] ; 2.023             ;
; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_hip[30]                                                                 ; xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[30] ; 2.023             ;
; current_state.DATA_TRANSFER                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                                                                                        ; 2.021             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[53]                                                                                                                       ; 2.019             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[53]                                                                                                                    ; 2.019             ;
; current_state.WAIT                                                                                                                                                                            ; dummy_svr:CSI|rows[10]                                                                                                                                                   ; 2.019             ;
; current_state.WAIT                                                                                                                                                                            ; dummy_svr:CSI|columns[10]                                                                                                                                                ; 2.019             ;
; current_state.READ_ROWS                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                     ; 2.015             ;
; dummy_svr:CSI|enable                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[16]                                                                                                                    ; 1.948             ;
; current_state.READ_ENABLE                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]                                                                                                                        ; 1.865             ;
; current_state.READ_ROWS                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]                                                                                                                        ; 1.865             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[9]                                                                                                                        ; 1.848             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[8]                                                                                                                        ; 1.841             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                                                                                                                     ; 1.772             ;
; dummy_svr:CSI|enable                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[16]                                                                                                                       ; 1.758             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[52]                                                                                                                       ; 1.757             ;
; current_state.READ_COLUMNS                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                     ; 1.735             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[52]                                                                                                                    ; 1.720             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; dummy_svr:CSI|rows[0]                                                                                                                                                    ; 1.720             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; dummy_svr:CSI|columns[0]                                                                                                                                                 ; 1.720             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                     ; 1.600             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                     ; 1.535             ;
; current_state.DATA_TRANSFER                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                     ; 1.507             ;
; current_state.DATA_TRANSFER                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[52]                                                                                                                       ; 1.496             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[52]                                                                                                                       ; 1.491             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[51]                                                                                                                       ; 1.481             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[51]                                                                                                                    ; 1.481             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; dummy_svr:CSI|rows[3]                                                                                                                                                    ; 1.481             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; dummy_svr:CSI|rows[10]                                                                                                                                                   ; 1.481             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; dummy_svr:CSI|rows[0]                                                                                                                                                    ; 1.481             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; dummy_svr:CSI|columns[0]                                                                                                                                                 ; 1.481             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; dummy_svr:CSI|columns[10]                                                                                                                                                ; 1.481             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; dummy_svr:CSI|columns[7]                                                                                                                                                 ; 1.481             ;
; current_state.WRITE_FULL                                                                                                                                                                      ; dummy_svr:CSI|enable                                                                                                                                                     ; 1.481             ;
; current_state.DATA_TRANSFER                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[52]                                                                                                                    ; 1.459             ;
; current_state.DATA_TRANSFER                                                                                                                                                                   ; dummy_svr:CSI|rows[0]                                                                                                                                                    ; 1.459             ;
; current_state.DATA_TRANSFER                                                                                                                                                                   ; dummy_svr:CSI|columns[0]                                                                                                                                                 ; 1.459             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[52]                                                                                                                    ; 1.455             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; dummy_svr:CSI|rows[0]                                                                                                                                                    ; 1.455             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; dummy_svr:CSI|columns[0]                                                                                                                                                 ; 1.455             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[77]                                                                                                                       ; 1.445             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[78]                                                                                                                       ; 1.445             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[79]                                                                                                                       ; 1.445             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[77]                                                                                                                    ; 1.445             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[78]                                                                                                                    ; 1.445             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[79]                                                                                                                    ; 1.445             ;
; current_state.WAIT                                                                                                                                                                            ; dummy_svr:CSI|rows[3]                                                                                                                                                    ; 1.445             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[81]                                                                                                                       ; 1.443             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[82]                                                                                                                       ; 1.443             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[83]                                                                                                                       ; 1.443             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[81]                                                                                                                    ; 1.443             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[82]                                                                                                                    ; 1.443             ;
; current_state.WAIT                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[83]                                                                                                                    ; 1.443             ;
; current_state.WAIT                                                                                                                                                                            ; dummy_svr:CSI|columns[7]                                                                                                                                                 ; 1.443             ;
; current_state.WRITE_COLUMNS                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]                                                                                                                        ; 1.411             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[52]                                                                                                                       ; 1.284             ;
; current_state.READ_COLUMNS                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[52]                                                                                                                       ; 1.255             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[52]                                                                                                                    ; 1.248             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; dummy_svr:CSI|rows[0]                                                                                                                                                    ; 1.248             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; dummy_svr:CSI|columns[0]                                                                                                                                                 ; 1.248             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; dummy_svr:CSI|enable                                                                                                                                                     ; 1.248             ;
; current_state.READ_COLUMNS                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                                                                                        ; 1.246             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                                                                                                                        ; 1.239             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[51]                                                                                                                       ; 1.235             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[51]                                                                                                                    ; 1.235             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; dummy_svr:CSI|rows[3]                                                                                                                                                    ; 1.235             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; dummy_svr:CSI|rows[10]                                                                                                                                                   ; 1.235             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; dummy_svr:CSI|rows[0]                                                                                                                                                    ; 1.235             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; dummy_svr:CSI|columns[0]                                                                                                                                                 ; 1.235             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; dummy_svr:CSI|columns[10]                                                                                                                                                ; 1.235             ;
; current_state.WRITE_ROWS                                                                                                                                                                      ; dummy_svr:CSI|columns[7]                                                                                                                                                 ; 1.235             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[51]                                                                                                                       ; 1.219             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[51]                                                                                                                    ; 1.219             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; dummy_svr:CSI|rows[3]                                                                                                                                                    ; 1.219             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; dummy_svr:CSI|rows[10]                                                                                                                                                   ; 1.219             ;
; current_state.WAIT_FOR_FS                                                                                                                                                                     ; dummy_svr:CSI|rows[0]                                                                                                                                                    ; 1.219             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Feb 28 16:38:00 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off xillydemo -c xillydemo
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CGX30CF23C7 for design "xillydemo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX75CF23C7 is compatible
    Info (176445): Device EP4CGX75CF23I7 is compatible
    Info (176445): Device EP4CGX50CF23C7 is compatible
    Info (176445): Device EP4CGX50CF23I7 is compatible
    Info (176445): Device EP4CGX30CF23I7 is compatible
    Info (176445): Device EP4CGX150CF23C7 is compatible
    Info (176445): Device EP4CGX150CF23I7 is compatible
    Info (176445): Device EP4CGX110CF23C7 is compatible
    Info (176445): Device EP4CGX110CF23I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K4
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location J4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 3 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "pcie_tx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "pcie_tx(n)"
    Warning (176118): Pin "pcie_rx" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "pcie_rx(n)"
    Warning (176118): Pin "pcie_refclk" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "pcie_refclk(n)"
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info (167012): GXB Quad Optimizer operation is complete
Info (167097): Current transceiver placement
    Info (167097): QUAD_SIDE_LEFT
        Info (167097): PCIEHIP_X0_Y5_N5             xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip
        Info (167097): CALIBRATIONBLOCK_X0_Y1_N5    xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cal_blk0
        Info (167097): PLL_1                        
        Info (167097): PLL_5                        xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1
        Info (167097): PLL_6                        
        Info (167097): Atoms placed to IOBANK_QL0
            Info (167097): CMU_X0_Y17_N6                xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0
            Info (167097): Regular Channel 0
                Info (167097): PIN_Y2                       pcie_rx
                Info (167097): PIN_Y2                       pcie_rx~input
                Info (167097): RXPMA_X0_Y5_N6               xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pma0
                Info (167097): RXPCS_X0_Y5_N8               xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pcs0
                Info (167097): TXPCS_X0_Y5_N9               xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0
                Info (167097): TXPMA_X0_Y5_N7               xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pma0
                Info (167097): PIN_V2                       pcie_tx
                Info (167097): PIN_V2                       pcie_tx~output
            Info (167097): Regular Channel 1
                Info (167097): PIN_T2                       
                Info (167097): PIN_T2                       
                Info (167097): RXPMA_X0_Y11_N6              
                Info (167097): RXPCS_X0_Y11_N8              
                Info (167097): TXPCS_X0_Y11_N9              
                Info (167097): TXPMA_X0_Y11_N7              
                Info (167097): PIN_P2                       
                Info (167097): PIN_P2                       
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Info (15535): Implemented PLL "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|pll1" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] port
Info (15535): Implemented PLL "altpll:clkpll|pll_altpll:auto_generated|pll1" as GPLL PLL type
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for altpll:clkpll|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'src/xillydemo.sdc'
Warning (332174): Ignored filter at xillydemo.sdc(3): clk_125 could not be matched with a port
Warning (332049): Ignored create_clock at xillydemo.sdc(3): Argument <targets> is an empty collection
    Info (332050): create_clock -name "clk_125" -period 8.000ns [get_ports {clk_125}]
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0|localrefclk} -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0|hiptxclkout} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0|hiptxclkout}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0|hiptxclkout} -divide_by 4 -duty_cycle 50.00 -name {xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0} {xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0} -duty_cycle 50.00 -name {xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout} {xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}
    Info (332110): create_generated_clock -source {clkpll|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {clkpll|auto_generated|pll1|clk[0]} {clkpll|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|icdrclk} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|icdrclk}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[0]} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[1]} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 20.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[2]} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[1]} -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pma0|clockout} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pma0|clockout}
    Info (332110): create_generated_clock -source {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|icdrclk} -divide_by 5 -duty_cycle 50.00 -name {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pma0|clockout} {xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pma0|clockout}
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIORESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0~OBSERVABLEDPRIORESET }] 20.000
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: '../pcie_core/pcie_c4_1x.sdc'
Warning (332174): Ignored filter at pcie_c4_1x.sdc(3): refclk could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at pcie_c4_1x.sdc(3): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {refclk} {refclk}
Warning (332174): Ignored filter at pcie_c4_1x.sdc(4): fixedclk_serdes could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at pcie_c4_1x.sdc(4): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {fixedclk_serdes} {fixedclk_serdes}
Warning (332174): Ignored filter at pcie_c4_1x.sdc(6): *hssi_pcie_hip|testin[*] could not be matched with a pin
Warning (332049): Ignored set_false_path at pcie_c4_1x.sdc(6): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_pins -hierarchical {*hssi_pcie_hip|testin[*]} ]
Warning (332174): Ignored filter at pcie_c4_1x.sdc(8): *|pcie_c4_1x:*map|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at pcie_c4_1x.sdc(8): Argument <to> is not an object ID
    Info (332050): set_false_path -to {*|pcie_c4_1x:*map|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0]}
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0|dpclk  to: xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|wire_cent_unit0_dprioout
    Info (332098): Cell: xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1  from: inclk[0]  to: fref
    Info (332098): From: xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0  to: xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr_hip
    Info (332098): From: xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|l2_exit
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 13 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000       clk_50
    Info (332111):    8.000 clkpll|auto_generated|pll1|clk[0]
    Info (332111):   10.000  pcie_refclk
    Info (332111):    0.800 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[0]
    Info (332111):    4.000 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[1]
    Info (332111):    4.000 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|clk[2]
    Info (332111):    0.800 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|pll0|auto_generated|pll1|icdrclk
    Info (332111):    4.000 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|receive_pma0|clockout
    Info (332111):    4.000 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pcs0|hiptxclkout
    Info (332111):    4.000 xillybus_ins|pcie|serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|transmit_pma0|clockout
    Info (332111):   16.000 xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout
    Info (332111):   16.000 xillybus_ins|pcie|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0
Info (176353): Automatically promoted node altpll:clkpll|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node clk_50~input (placed in PIN L21 (CLKIO7, DIFFCLK_3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node xillybus:xillybus_ins|npor_serdes_pll_locked 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 53 registers into blocks of type EC
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "xillybus:xillybus_ins|pcie_c4_1x:pcie|pcie_c4_1x_serdes:serdes|pcie_c4_1x_serdes_alt_c3gxb_7cf8:pcie_c4_1x_serdes_alt_c3gxb_7cf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "clk_125"
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X11_Y22 to location X22_Y33
Info (170194): Fitter routing operations ending: elapsed time is 00:00:23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:13
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/altera/xillybus-eval-cyclone4-1.2_1x/verilog/xillydemo.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 753 megabytes
    Info: Processing ended: Sat Feb 28 16:39:46 2015
    Info: Elapsed time: 00:01:46
    Info: Total CPU time (on all processors): 00:01:59


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/xillybus-eval-cyclone4-1.2_1x/verilog/xillydemo.fit.smsg.


