# 硬件描述语言Verilog HDL

## 一、Verilog 模块模板 
``` verilog
module  <模块名> (<输入输出端口列表>);
    output  输出端口列表;        //输出端口声明
    input   输入端口列表;         //输入端口声明
    /*定义数据，信号的类型，函数声明*/
    wire 信号名；
    reg  变量名；
    //逻辑功能定义
    assign <结果信号名>=<表达式>；    //使用assign语句定义逻辑功能
    always @ (<敏感信号表达式>) //用always块描述逻辑功能
       begin
            //过程赋值
            //if-else，case语句
            //while，repeat，for循环语句
            //task，function调用
        end 
   //调用其他模块
    <被调用模块名module_name > <例化模块名> (<端口列表port_list >);
   //门元件例化
     门元件关键字 <例化门元件名> (<端口列表port_list>);
endmodule
```

## 二、基本语法规则

### 2.1 一些符号

* 间隔符：空格、tab、换行和换页
* 注释符：单行注释 `//` 与 多行注释`/* */`
* 标识符:给对象（如模块名、电路的输入与输出端口、变量等）取名。可以是任意一组字母、数字以及符号 `$` 和 `_`（下划线）的组合，但标识符的第一个字符必须是字母或者下划线，标识符区分大小写

### 2.2 Verilog逻辑值

值|含义
--|--
0|逻辑0、逻辑假
1|逻辑1、逻辑真
x或X|不确定的状态
z或Z|高阻态

## 三、数据类型

### 3.1 常量
* 整数型
  * 带基数形式的表示方法：
  ``` verilog
  <＋/－><位宽>’<基数符号><数值>
  3’b101、5’o37、8’he3，8’b1001_0011，4‘B1x_01 ，5'Hx 
  ```  
  其中表示进制基数的字符：

  二进制：b或B
  
  十进制：d或D或缺省
  
  八进制：o或O
  十六进制：h或H

