# 项目文件说明

+ ALU：存放处理器ALU的所有子模块及顶层模块的verilog设计文件