Timing Analyzer report for iic_eeprom
Fri Feb 27 12:53:29 2026
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; iic_eeprom                                             ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.56        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.3%      ;
;     Processors 3-16        ;   3.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 119.2 MHz ; 119.2 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -7.389 ; -3651.648          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.430 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -1964.353                        ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                        ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.389 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[2]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.393      ; 8.783      ;
; -7.182 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[3]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.393      ; 8.576      ;
; -7.163 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[1]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.393      ; 8.557      ;
; -7.145 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[4]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.393      ; 8.539      ;
; -7.115 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[0]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.051      ;
; -7.085 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.573     ; 7.513      ;
; -7.085 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.573     ; 7.513      ;
; -7.085 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.573     ; 7.513      ;
; -7.085 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.573     ; 7.513      ;
; -6.940 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[0]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 7.876      ;
; -6.910 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[5]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.393      ; 8.304      ;
; -6.887 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.812      ;
; -6.887 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.812      ;
; -6.887 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.812      ;
; -6.887 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.812      ;
; -6.866 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[0]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.789      ;
; -6.851 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[3]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 7.788      ;
; -6.834 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.759      ;
; -6.834 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.759      ;
; -6.834 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.759      ;
; -6.834 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.759      ;
; -6.731 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[17][1] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.388      ; 8.120      ;
; -6.727 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.174      ;
; -6.727 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.174      ;
; -6.727 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.174      ;
; -6.727 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.174      ;
; -6.723 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.648      ;
; -6.723 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.648      ;
; -6.723 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.648      ;
; -6.723 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.648      ;
; -6.708 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.633      ;
; -6.708 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.633      ;
; -6.708 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.633      ;
; -6.708 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.633      ;
; -6.706 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.082     ; 7.625      ;
; -6.706 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.082     ; 7.625      ;
; -6.706 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.082     ; 7.625      ;
; -6.706 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.082     ; 7.625      ;
; -6.697 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.622      ;
; -6.697 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.622      ;
; -6.697 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.622      ;
; -6.697 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.622      ;
; -6.691 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.616      ;
; -6.691 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.616      ;
; -6.691 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.616      ;
; -6.691 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.616      ;
; -6.691 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[0]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.614      ;
; -6.661 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.586      ;
; -6.661 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.586      ;
; -6.661 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.586      ;
; -6.661 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.586      ;
; -6.661 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.586      ;
; -6.661 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.586      ;
; -6.661 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.586      ;
; -6.661 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.586      ;
; -6.654 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.082     ; 7.573      ;
; -6.654 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.082     ; 7.573      ;
; -6.654 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.082     ; 7.573      ;
; -6.654 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.082     ; 7.573      ;
; -6.652 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.099      ;
; -6.652 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.099      ;
; -6.652 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.099      ;
; -6.652 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.099      ;
; -6.646 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.571      ;
; -6.646 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.571      ;
; -6.646 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.571      ;
; -6.646 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.571      ;
; -6.642 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.567      ;
; -6.642 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.567      ;
; -6.642 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.567      ;
; -6.642 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.567      ;
; -6.639 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[24][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.399      ; 8.039      ;
; -6.623 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[24][2] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.391      ; 8.015      ;
; -6.621 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[7]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.546      ;
; -6.621 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[7]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.546      ;
; -6.621 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[7]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.546      ;
; -6.621 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[7]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.546      ;
; -6.620 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[23]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.545      ;
; -6.620 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[23]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.545      ;
; -6.620 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[23]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.545      ;
; -6.620 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[23]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.545      ;
; -6.618 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[1]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 7.555      ;
; -6.611 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[25]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.536      ;
; -6.611 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[25]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.536      ;
; -6.611 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[25]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.536      ;
; -6.611 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[25]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.536      ;
; -6.606 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[2]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.053      ;
; -6.606 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[2]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.053      ;
; -6.606 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[2]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.053      ;
; -6.606 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[2]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.554     ; 7.053      ;
; -6.601 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[55][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.381      ; 7.983      ;
; -6.596 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[27]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.521      ;
; -6.596 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[27]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.521      ;
; -6.596 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[27]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.521      ;
; -6.596 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[27]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.521      ;
; -6.591 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[2]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 7.515      ;
; -6.567 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[0]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[0] ; clk          ; clk         ; 1.000        ; 0.405      ; 7.973      ;
; -6.564 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[6]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.489      ;
; -6.564 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[6]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.489      ;
; -6.564 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[6]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.076     ; 7.489      ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                             ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.430 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_WRITE_BYTE           ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_WRITE_BYTE           ; clk          ; clk         ; 0.000        ; 0.104      ; 0.746      ;
; 0.432 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_REG_ADDR             ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_REG_ADDR             ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_RESTART              ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_RESTART              ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.451 ; eeprom_iic_drv:u_eeprom_iic_drv|iic_clk                        ; eeprom_iic_drv:u_eeprom_iic_drv|iic_clk                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_IDLE                 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_IDLE                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_START                ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_START                ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_REQ    ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_REQ    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; eeprom_iic_drv:u_eeprom_iic_drv|op_reading                     ; eeprom_iic_drv:u_eeprom_iic_drv|op_reading                     ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_REQ     ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_REQ     ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_WAIT    ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_WAIT    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; uart_tx:u1_uart_tx|tx_bits[9]                                  ; uart_tx:u1_uart_tx|tx_bits[9]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; eeprom2uart_control:u_eeprom2uart_control|state.S_TX_WAIT      ; eeprom2uart_control:u_eeprom2uart_control|state.S_TX_WAIT      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:u1_uart_tx|state                                       ; uart_tx:u1_uart_tx|state                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:u1_uart_tx|bit_cnt[3]                                  ; uart_tx:u1_uart_tx|bit_cnt[3]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:u1_uart_tx|bit_cnt[2]                                  ; uart_tx:u1_uart_tx|bit_cnt[2]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:u1_uart_tx|bit_cnt[1]                                  ; uart_tx:u1_uart_tx|bit_cnt[1]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_WAIT   ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_WAIT   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart2eeprom_control:u_uart2eeprom_control|state.S_IDLE         ; uart2eeprom_control:u_uart2eeprom_control|state.S_IDLE         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:u0_uart_rx|rx_bits[4]                                  ; uart_rx:u0_uart_rx|rx_bits[4]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:u0_uart_rx|rx_bits[1]                                  ; uart_rx:u0_uart_rx|rx_bits[1]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:u0_uart_rx|rx_bits[3]                                  ; uart_rx:u0_uart_rx|rx_bits[3]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:u0_uart_rx|rx_bits[7]                                  ; uart_rx:u0_uart_rx|rx_bits[7]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:u0_uart_rx|rx_bits[5]                                  ; uart_rx:u0_uart_rx|rx_bits[5]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:u0_uart_rx|state                                       ; uart_rx:u0_uart_rx|state                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_rx:u0_uart_rx|bit_cnt[2]                                  ; uart_rx:u0_uart_rx|bit_cnt[2]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u0_uart_rx|bit_cnt[1]                                  ; uart_rx:u0_uart_rx|bit_cnt[1]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; uart_tx:u1_uart_tx|bit_cnt[0]                                  ; uart_tx:u1_uart_tx|bit_cnt[0]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; uart_rx:u0_uart_rx|bit_cnt[0]                                  ; uart_rx:u0_uart_rx|bit_cnt[0]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.480 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[7]                    ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[7]                    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.793      ;
; 0.500 ; eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift[2]               ; eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift[3]               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; uart_rx:u0_uart_rx|rx_bits[4]                                  ; uart_rx:u0_uart_rx|rx_data[3]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; uart_rx:u0_uart_rx|rx_bits[3]                                  ; uart_rx:u0_uart_rx|rx_data[2]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; uart_rx:u0_uart_rx|rx_bits[7]                                  ; uart_rx:u0_uart_rx|rx_data[6]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.504 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][4] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.799      ;
; 0.505 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[49][3] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[50][3] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.799      ;
; 0.505 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[49][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[50][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.799      ;
; 0.505 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[29][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[30][2] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.800      ;
; 0.505 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[26][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[27][2] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.799      ;
; 0.505 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][1]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[10][1] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.800      ;
; 0.505 ; uart_rx:u0_uart_rx|rx_bits[2]                                  ; uart_rx:u0_uart_rx|rx_data[1]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.799      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[40][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][6] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][2] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.801      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][2] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[19][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[20][2] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.801      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[11][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[12][2] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.801      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[5][2]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[6][2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[60][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[61][4] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.801      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[58][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][4] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.801      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][4] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.801      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[23][4] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.799      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][4]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[10][4] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.801      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[23][7] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[8][7]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.800      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[47][6] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[45][3] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][3] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[62][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[63][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[34][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[35][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[29][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[30][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[28][0] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[29][0] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][2] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.802      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][2] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.802      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[47][2] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.802      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[21][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][2] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.802      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][1] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.802      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][1] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.802      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[45][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][1] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[21][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][1] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.802      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[17][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[18][1] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.802      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[5][1]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[6][1]  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.802      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[43][4] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.802      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[2][5]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[3][5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][7] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[51][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[52][7] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[17][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[18][7] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[36][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][6] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[27][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[28][6] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][3] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][3] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[56][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[48][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[49][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[45][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[39][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[32][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[33][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][5]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[10][5] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[32][0] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[33][0] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[58][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][2] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.803      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[36][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][2] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[20][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[21][2] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.803      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[50][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[51][1] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.803      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[47][1] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][1] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[60][7] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[52][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][7] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][7] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[25][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[26][7] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.803      ;
; 0.508 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[14][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[15][7] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 124.91 MHz ; 124.91 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -7.006 ; -3378.239         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.380 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1964.353                       ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                         ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.006 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[2]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.371      ; 8.379      ;
; -6.746 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[1]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.371      ; 8.119      ;
; -6.735 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[3]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.371      ; 8.108      ;
; -6.702 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[4]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.371      ; 8.075      ;
; -6.675 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[0]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.617      ;
; -6.546 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.540     ; 7.008      ;
; -6.546 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.540     ; 7.008      ;
; -6.546 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.540     ; 7.008      ;
; -6.546 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.540     ; 7.008      ;
; -6.534 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[5]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.371      ; 7.907      ;
; -6.464 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[0]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.406      ;
; -6.446 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[0]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 7.381      ;
; -6.354 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[17][1] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.364      ; 7.720      ;
; -6.351 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[3]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 7.294      ;
; -6.332 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.260      ;
; -6.332 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.260      ;
; -6.332 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.260      ;
; -6.332 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.260      ;
; -6.308 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.797      ;
; -6.308 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.797      ;
; -6.308 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.797      ;
; -6.308 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.797      ;
; -6.289 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.217      ;
; -6.289 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.217      ;
; -6.289 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.217      ;
; -6.289 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.217      ;
; -6.250 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.073     ; 7.179      ;
; -6.250 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.073     ; 7.179      ;
; -6.250 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.073     ; 7.179      ;
; -6.250 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.073     ; 7.179      ;
; -6.244 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.733      ;
; -6.244 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.733      ;
; -6.244 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.733      ;
; -6.244 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.733      ;
; -6.235 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[0]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 7.170      ;
; -6.211 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.073     ; 7.140      ;
; -6.211 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.073     ; 7.140      ;
; -6.211 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.073     ; 7.140      ;
; -6.211 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.073     ; 7.140      ;
; -6.206 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.136      ;
; -6.206 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.136      ;
; -6.206 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.136      ;
; -6.206 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.136      ;
; -6.195 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[24][2] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.369      ; 7.566      ;
; -6.192 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.120      ;
; -6.192 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.120      ;
; -6.192 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.120      ;
; -6.192 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.120      ;
; -6.185 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.113      ;
; -6.185 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.113      ;
; -6.185 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.113      ;
; -6.185 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.113      ;
; -6.175 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[2]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 7.111      ;
; -6.161 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.089      ;
; -6.161 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.089      ;
; -6.161 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.089      ;
; -6.161 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.089      ;
; -6.153 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.081      ;
; -6.153 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.081      ;
; -6.153 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.081      ;
; -6.153 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.081      ;
; -6.139 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[1]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.059     ; 7.082      ;
; -6.139 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.067      ;
; -6.139 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.067      ;
; -6.139 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.067      ;
; -6.139 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.067      ;
; -6.137 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[24][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.376      ; 7.515      ;
; -6.134 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[0]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[0] ; clk          ; clk         ; 1.000        ; 0.384      ; 7.520      ;
; -6.134 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.064      ;
; -6.134 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.064      ;
; -6.134 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.064      ;
; -6.134 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.064      ;
; -6.134 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[1]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.076      ;
; -6.130 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[3]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[0] ; clk          ; clk         ; 1.000        ; 0.385      ; 7.517      ;
; -6.123 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[7][0]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.377      ; 7.502      ;
; -6.116 ; eeprom2uart_control:u_eeprom2uart_control|rx_data_shift[5][1]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.376      ; 7.494      ;
; -6.110 ; eeprom2uart_control:u_eeprom2uart_control|rx_data_shift[5][3]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.376      ; 7.488      ;
; -6.107 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.037      ;
; -6.107 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.037      ;
; -6.107 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.037      ;
; -6.107 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.072     ; 7.037      ;
; -6.100 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[2]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.589      ;
; -6.100 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[2]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.589      ;
; -6.100 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[2]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.589      ;
; -6.100 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[2]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.589      ;
; -6.096 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[48][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.360      ; 7.458      ;
; -6.092 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[28][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.380      ; 7.474      ;
; -6.089 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[55][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.360      ; 7.451      ;
; -6.081 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[6][5]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; -0.092     ; 6.991      ;
; -6.081 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[7]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.009      ;
; -6.081 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[7]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.009      ;
; -6.081 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[7]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.009      ;
; -6.081 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[7]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.074     ; 7.009      ;
; -6.079 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[41][2] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; -0.093     ; 6.988      ;
; -6.075 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[17][3] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.374      ; 7.451      ;
; -6.067 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.073     ; 6.996      ;
; -6.067 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.073     ; 6.996      ;
; -6.067 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.073     ; 6.996      ;
; -6.067 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.073     ; 6.996      ;
; -6.066 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[7]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.513     ; 6.555      ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                              ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.380 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_WRITE_BYTE           ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_WRITE_BYTE           ; clk          ; clk         ; 0.000        ; 0.094      ; 0.669      ;
; 0.381 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_REG_ADDR             ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_REG_ADDR             ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_RESTART              ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_RESTART              ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.400 ; uart_tx:u1_uart_tx|bit_cnt[3]                                  ; uart_tx:u1_uart_tx|bit_cnt[3]                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:u1_uart_tx|bit_cnt[2]                                  ; uart_tx:u1_uart_tx|bit_cnt[2]                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart2eeprom_control:u_uart2eeprom_control|state.S_IDLE         ; uart2eeprom_control:u_uart2eeprom_control|state.S_IDLE         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; uart_tx:u1_uart_tx|tx_bits[9]                                  ; uart_tx:u1_uart_tx|tx_bits[9]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; eeprom2uart_control:u_eeprom2uart_control|state.S_TX_WAIT      ; eeprom2uart_control:u_eeprom2uart_control|state.S_TX_WAIT      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:u1_uart_tx|state                                       ; uart_tx:u1_uart_tx|state                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:u1_uart_tx|bit_cnt[1]                                  ; uart_tx:u1_uart_tx|bit_cnt[1]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:u0_uart_rx|bit_cnt[2]                                  ; uart_rx:u0_uart_rx|bit_cnt[2]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:u0_uart_rx|bit_cnt[1]                                  ; uart_rx:u0_uart_rx|bit_cnt[1]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; eeprom_iic_drv:u_eeprom_iic_drv|iic_clk                        ; eeprom_iic_drv:u_eeprom_iic_drv|iic_clk                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_IDLE                 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_IDLE                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_START                ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_START                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_REQ    ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_REQ    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_WAIT   ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_WAIT   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; eeprom_iic_drv:u_eeprom_iic_drv|op_reading                     ; eeprom_iic_drv:u_eeprom_iic_drv|op_reading                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_REQ     ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_REQ     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_WAIT    ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_WAIT    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:u0_uart_rx|rx_bits[4]                                  ; uart_rx:u0_uart_rx|rx_bits[4]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:u0_uart_rx|rx_bits[1]                                  ; uart_rx:u0_uart_rx|rx_bits[1]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:u0_uart_rx|rx_bits[3]                                  ; uart_rx:u0_uart_rx|rx_bits[3]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:u0_uart_rx|rx_bits[7]                                  ; uart_rx:u0_uart_rx|rx_bits[7]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:u0_uart_rx|rx_bits[5]                                  ; uart_rx:u0_uart_rx|rx_bits[5]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:u0_uart_rx|state                                       ; uart_rx:u0_uart_rx|state                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; uart_tx:u1_uart_tx|bit_cnt[0]                                  ; uart_tx:u1_uart_tx|bit_cnt[0]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_rx:u0_uart_rx|bit_cnt[0]                                  ; uart_rx:u0_uart_rx|bit_cnt[0]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.445 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[7]                    ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[7]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.731      ;
; 0.468 ; eeprom2uart_control:u_eeprom2uart_control|tx_byte_cnt[7]       ; eeprom2uart_control:u_eeprom2uart_control|tx_byte_cnt[7]       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.737      ;
; 0.469 ; eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift[2]               ; eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift[3]               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.470 ; uart_rx:u0_uart_rx|rx_bits[4]                                  ; uart_rx:u0_uart_rx|rx_data[3]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; uart_rx:u0_uart_rx|rx_bits[3]                                  ; uart_rx:u0_uart_rx|rx_data[2]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; uart_rx:u0_uart_rx|rx_bits[7]                                  ; uart_rx:u0_uart_rx|rx_data[6]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.473 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.742      ;
; 0.474 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[49][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[50][5] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.743      ;
; 0.474 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][4] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.743      ;
; 0.475 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[40][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][6] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[49][3] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[50][3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.743      ;
; 0.475 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[29][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[30][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[26][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[27][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[11][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[12][2] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.745      ;
; 0.475 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[5][2]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[6][2]  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][1]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[10][1] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][7] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[23][7] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[8][7]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][7]  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; uart_rx:u0_uart_rx|rx_bits[2]                                  ; uart_rx:u0_uart_rx|rx_data[1]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.743      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[47][6] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[45][3] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][3] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[62][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[63][5] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][5] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[58][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[19][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[20][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[45][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][1] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][1] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[58][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][4] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][4] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[23][4] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][4]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[10][4] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.746      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[2][5]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[3][5]  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[1][7]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[2][7]  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.745      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[36][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][6] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][3] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][3] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[56][5] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[48][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[49][5] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[45][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][5] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[39][5] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][5] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[34][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[35][5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[29][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[30][5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[28][0] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[29][0] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[47][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[36][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[21][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][2] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][1] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][1] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[47][1] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[21][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][1] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[5][1]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[6][1]  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[60][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[61][4] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[43][4] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[3][5]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[4][5]  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[58][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][7] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[51][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[52][7] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][7] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[19][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[20][7] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[17][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[18][7] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.746      ;
; 0.478 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[60][6] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.747      ;
; 0.478 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[27][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[28][6] ; clk          ; clk         ; 0.000        ; 0.074      ; 0.747      ;
; 0.478 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[7][6]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[8][6]  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.747      ;
; 0.478 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[4][6]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[5][6]  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.747      ;
; 0.478 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[3][6]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[4][6]  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.747      ;
; 0.478 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[32][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[33][5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.683 ; -908.705          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.177 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1410.985                       ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                         ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.683 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[2]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.154      ; 3.824      ;
; -2.574 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[3]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.154      ; 3.715      ;
; -2.568 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[1]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.154      ; 3.709      ;
; -2.552 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[0]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.505      ;
; -2.545 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[3]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.499      ;
; -2.530 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[0]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.483      ;
; -2.527 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[4]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.154      ; 3.668      ;
; -2.508 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.241     ; 3.254      ;
; -2.508 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.241     ; 3.254      ;
; -2.508 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.241     ; 3.254      ;
; -2.508 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.241     ; 3.254      ;
; -2.473 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[5]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.154      ; 3.614      ;
; -2.429 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[1]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.383      ;
; -2.419 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[55][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.150      ; 3.556      ;
; -2.406 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[0]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[0] ; clk          ; clk         ; 1.000        ; 0.159      ; 3.552      ;
; -2.384 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[0]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[0] ; clk          ; clk         ; 1.000        ; 0.159      ; 3.530      ;
; -2.383 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[0]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.338      ;
; -2.373 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.231     ; 3.129      ;
; -2.373 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.231     ; 3.129      ;
; -2.373 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.231     ; 3.129      ;
; -2.373 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[3]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.231     ; 3.129      ;
; -2.361 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.308      ;
; -2.361 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.308      ;
; -2.361 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.308      ;
; -2.361 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[13]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.308      ;
; -2.361 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[24][2] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.152      ; 3.500      ;
; -2.361 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[0]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 3.316      ;
; -2.356 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.303      ;
; -2.356 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.303      ;
; -2.356 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.303      ;
; -2.356 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[14]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.303      ;
; -2.349 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[2]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.303      ;
; -2.348 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[1]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.301      ;
; -2.346 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.037     ; 3.296      ;
; -2.346 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.037     ; 3.296      ;
; -2.346 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.037     ; 3.296      ;
; -2.346 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.037     ; 3.296      ;
; -2.343 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.290      ;
; -2.343 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.290      ;
; -2.343 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.290      ;
; -2.343 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[3]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.290      ;
; -2.340 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[3]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[0] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.487      ;
; -2.331 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.037     ; 3.281      ;
; -2.331 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.037     ; 3.281      ;
; -2.331 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.037     ; 3.281      ;
; -2.331 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.037     ; 3.281      ;
; -2.324 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[17][1] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.148      ; 3.459      ;
; -2.317 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.264      ;
; -2.317 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.264      ;
; -2.317 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.264      ;
; -2.317 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[8]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.264      ;
; -2.316 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[48][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.150      ; 3.453      ;
; -2.311 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.258      ;
; -2.311 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.258      ;
; -2.311 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.258      ;
; -2.311 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.258      ;
; -2.306 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[24][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.160      ; 3.453      ;
; -2.304 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.231     ; 3.060      ;
; -2.304 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.231     ; 3.060      ;
; -2.304 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.231     ; 3.060      ;
; -2.304 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[0]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.231     ; 3.060      ;
; -2.303 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.250      ;
; -2.303 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.250      ;
; -2.303 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.250      ;
; -2.303 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[16]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.250      ;
; -2.298 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[64][7] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; -0.045     ; 3.240      ;
; -2.298 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.245      ;
; -2.298 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.245      ;
; -2.298 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.245      ;
; -2.298 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[10]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.245      ;
; -2.292 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.239      ;
; -2.292 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.239      ;
; -2.292 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.239      ;
; -2.292 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[5]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.239      ;
; -2.287 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[7][0]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.158      ; 3.432      ;
; -2.287 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[1]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[1] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.243      ;
; -2.283 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[1]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[0] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.430      ;
; -2.280 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[2]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.233      ;
; -2.275 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.222      ;
; -2.275 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.222      ;
; -2.275 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.222      ;
; -2.275 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[28]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.222      ;
; -2.274 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[3]       ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.227      ;
; -2.271 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[3]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[7] ; clk          ; clk         ; 1.000        ; 0.172      ; 3.430      ;
; -2.267 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[28][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.162      ; 3.416      ;
; -2.265 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[7][3]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.159      ; 3.411      ;
; -2.261 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.208      ;
; -2.261 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.208      ;
; -2.261 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.208      ;
; -2.261 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[29]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.208      ;
; -2.257 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[1]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[3] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.392      ;
; -2.256 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[44][7] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; -0.047     ; 3.196      ;
; -2.255 ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_num_sub1[3]  ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[2] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.402      ;
; -2.248 ; eeprom2uart_control:u_eeprom2uart_control|rx_data_shift[5][3]  ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.160      ; 3.395      ;
; -2.247 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[23]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.194      ;
; -2.247 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[23]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.194      ;
; -2.247 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[23]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[3]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.194      ;
; -2.247 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[23]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[2]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.194      ;
; -2.246 ; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[36][4] ; uart2eeprom_control:u_uart2eeprom_control|ee_wr_req_d0    ; clk          ; clk         ; 1.000        ; 0.150      ; 3.383      ;
; -2.245 ; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[25]                    ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                ; clk          ; clk         ; 1.000        ; -0.040     ; 3.192      ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                              ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.177 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_WRITE_BYTE           ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_WRITE_BYTE           ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_REG_ADDR             ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_REG_ADDR             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_RESTART              ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_RESTART              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; uart2eeprom_control:u_uart2eeprom_control|state.S_IDLE         ; uart2eeprom_control:u_uart2eeprom_control|state.S_IDLE         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; uart_tx:u1_uart_tx|tx_bits[9]                                  ; uart_tx:u1_uart_tx|tx_bits[9]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; eeprom2uart_control:u_eeprom2uart_control|state.S_TX_WAIT      ; eeprom2uart_control:u_eeprom2uart_control|state.S_TX_WAIT      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:u1_uart_tx|state                                       ; uart_tx:u1_uart_tx|state                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:u1_uart_tx|bit_cnt[3]                                  ; uart_tx:u1_uart_tx|bit_cnt[3]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:u1_uart_tx|bit_cnt[2]                                  ; uart_tx:u1_uart_tx|bit_cnt[2]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:u1_uart_tx|bit_cnt[1]                                  ; uart_tx:u1_uart_tx|bit_cnt[1]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; eeprom_iic_drv:u_eeprom_iic_drv|iic_clk                        ; eeprom_iic_drv:u_eeprom_iic_drv|iic_clk                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_IDLE                 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_IDLE                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_START                ; eeprom_iic_drv:u_eeprom_iic_drv|c_state.S_START                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_REQ    ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_REQ    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_WAIT   ; uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_WAIT   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; eeprom_iic_drv:u_eeprom_iic_drv|op_reading                     ; eeprom_iic_drv:u_eeprom_iic_drv|op_reading                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_REQ     ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_REQ     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_WAIT    ; eeprom2uart_control:u_eeprom2uart_control|state.S_READ_WAIT    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:u0_uart_rx|rx_bits[4]                                  ; uart_rx:u0_uart_rx|rx_bits[4]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:u0_uart_rx|rx_bits[5]                                  ; uart_rx:u0_uart_rx|rx_bits[5]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:u0_uart_rx|state                                       ; uart_rx:u0_uart_rx|state                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:u0_uart_rx|bit_cnt[2]                                  ; uart_rx:u0_uart_rx|bit_cnt[2]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u0_uart_rx|bit_cnt[1]                                  ; uart_rx:u0_uart_rx|bit_cnt[1]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u0_uart_rx|rx_bits[1]                                  ; uart_rx:u0_uart_rx|rx_bits[1]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u0_uart_rx|rx_bits[3]                                  ; uart_rx:u0_uart_rx|rx_bits[3]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u0_uart_rx|rx_bits[7]                                  ; uart_rx:u0_uart_rx|rx_bits[7]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_tx:u1_uart_tx|bit_cnt[0]                                  ; uart_tx:u1_uart_tx|bit_cnt[0]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift[2]               ; eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift[3]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[7]                    ; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[7]                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.322      ;
; 0.193 ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_rx:u0_uart_rx|rx_bits[4]                                  ; uart_rx:u0_uart_rx|rx_data[3]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_rx:u0_uart_rx|bit_cnt[0]                                  ; uart_rx:u0_uart_rx|bit_cnt[0]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[49][3] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[50][3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[49][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[50][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[23][4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.317      ;
; 0.195 ; uart_rx:u0_uart_rx|rx_bits[3]                                  ; uart_rx:u0_uart_rx|rx_data[2]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[40][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[29][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[30][2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[26][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[27][2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[19][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[20][2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[5][2]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[6][2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[45][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][1] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][1]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[10][1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[58][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[23][7] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[17][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[18][7] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; uart_rx:u0_uart_rx|rx_bits[7]                                  ; uart_rx:u0_uart_rx|rx_data[6]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[27][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[28][6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[45][3] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][3] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[56][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[39][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[32][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[33][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[29][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[30][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.319      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[47][2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[21][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[22][2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.319      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[47][1] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.319      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[5][1]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[6][1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[60][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[61][4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][4]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[10][4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.319      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[58][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[51][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[52][7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[14][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[15][7] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.319      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[8][7]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[1][7]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[2][7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; uart_rx:u0_uart_rx|rx_bits[2]                                  ; uart_rx:u0_uart_rx|rx_data[1]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[47][6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[36][6] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[4][6]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[5][6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[62][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[63][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[55][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[48][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[49][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[45][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[46][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[41][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[34][5] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[35][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[9][5]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[10][5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[32][0] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[33][0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[28][0] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[29][0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[58][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[36][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[20][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[21][2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.320      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[11][2] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[12][2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[53][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[54][1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[37][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[38][1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[34][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[35][1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[17][1] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[18][1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[42][4] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[43][4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[3][5]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[4][5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[2][5]  ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[3][5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[61][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[62][7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[59][7] ; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[60][7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.389    ; 0.177 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -7.389    ; 0.177 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -3651.648 ; 0.0   ; 0.0      ; 0.0     ; -1964.353           ;
;  clk             ; -3651.648 ; 0.000 ; N/A      ; N/A     ; -1964.353           ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ee_scl        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_txd      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ee_sda        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ee_sda                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rxd                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ee_scl        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ee_sda        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ee_scl        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ee_sda        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ee_scl        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ee_sda        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36610    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36610    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 1248  ; 1248 ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ee_sda     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rxd   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ee_scl      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ee_sda      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_txd    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ee_sda     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rxd   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ee_scl      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ee_sda      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_txd    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Fri Feb 27 12:53:26 2026
Info: Command: quartus_sta iic_eeprom -c iic_eeprom
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'iic_eeprom.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.389           -3651.648 clk 
Info (332146): Worst-case hold slack is 0.430
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.430               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1964.353 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.006
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.006           -3378.239 clk 
Info (332146): Worst-case hold slack is 0.380
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.380               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1964.353 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.683
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.683            -908.705 clk 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.177               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1410.985 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4931 megabytes
    Info: Processing ended: Fri Feb 27 12:53:29 2026
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


