1. 102569142 硅片转移装置、转移托环、半导体工艺反应设备
CN
26.04.2017
H01L 21/677 Loading...
H01L 21/677
Loading...
102012000024579
上海华虹宏力半导体制造有限公司
蔡辉
H01L 21/677
Loading...
一种硅片转移装置、转移托环、半导体工艺反应设备，其中硅片转移装置包括：圆形基座，所述圆形基座包括第一基盘和第二基盘，所述第一基盘比第二基盘小，且以圆心重合的方式重叠于第二基盘上，所述第一基盘的边缘处设置有向外开口的卡槽；转移托环，所述转移托环包括环状结构，及自环状结构向内延伸、并与所述卡槽相对应的至少两个支撑柱；转移臂，所述转移臂与所述转移托环连接；其中，所述转移托环的材质为耐高温石英、超强C‑C复合材料中的一种，或者为陶瓷，陶瓷表面覆盖有钛、镍合金中的任一种材料。所述半导体工艺反应设备具有所述转移托环。本发明提供的转移托环耐腐蚀、耐高温，能够在Al刻蚀后进行的去胶工艺过程中长期使用不变形。
2. 102709190 LDMOS场效应晶体管及其制作方法
CN
26.04.2017
H01L 21/336 Loading...
H01L 21/336
Loading...
102012000165384
上海华虹宏力半导体制造有限公司
吴小利
H01L 21/336
Loading...
本发明提供一种LDMOS场效应晶体管及其制作方法，所述LDMOS场效应晶体管的制作方法包括：提供半导体衬底；在所述半导体衬底表面形成开口；在所述半导体衬底上形成掩模图形，所述掩模图形至少暴露所述开口；以所述掩模图形作为掩模，进行离子注入，以在所述开口处形成漏极缓变掺杂区，所述漏极缓变掺杂区环绕所述开口，包括位于所述开口两侧的侧部及位于所述开口下方的凸出部；在所述漏极缓变掺杂区内形成漏区。本发明的LDMOS场效应晶体管漏极和栅极之间的漏极缓变区为一个往衬底较深处具有凸出部的掺杂区域，使得漂移区的电势沿着凸出部变化，从而增大了击穿电压。而其制作方法不增加新的光刻掩膜版，没有大幅度的增加工艺成本。
3. 103077744 存储器及其驱动电路、向存储器执行写入操作的方法
CN
26.04.2017
G11C 16/12 Loading...
G11C 16/12
Loading...
102012000564401
上海华虹宏力半导体制造有限公司
胡剑
G11C 16/12
Loading...
本发明涉及一种存储器及其驱动电路、一种向存储器执行写入操作的方法。该存储器包括驱动电路，所述的驱动电路包括升压电路、分压电路、比较电路及控制电路，其中，控制电路根据被选中执行写入操作的存储单元的位线电流对所述分压电路中输出比较电压的阻抗元件的阻值进行调整。该方法包括当向被选中的存储单元执行写入操作时，根据被选中的存储单元的位线电流对分压电路中向所述比较电路输出比较电压的阻抗元件的阻值进行调整。存储器的驱动电路能够直接产生所需的编程电压，降低了存储器外围驱动电路的损耗，进一步提高了存储器写入操作的工作效率。
4. 106601608 一种改善存储器单元字线化学机械研磨工艺窗口的方法
CN
26.04.2017
H01L 21/306 Loading...
H01L 21/306
Loading...
201710079129.X
上海华虹宏力半导体制造有限公司
陈宏
H01L 21/306
Loading...
本发明提供了一种改善存储器单元字线化学机械研磨工艺窗口的方法，包括：第一步骤：在存储器单元的栅极结构侧壁上形成浮栅隔离侧墙；第二步骤：对所述浮栅隔离侧墙进行湿法浸渍处理；第三步骤：在栅极结构之间沉积多晶硅材料；第四步骤：对沉积的多晶硅材料进行化学机械研磨。在本发明中，在存储器单元字线化学机械研磨工艺之前，由于对所述浮栅隔离侧墙进行湿法浸渍处理以降低了所述浮栅隔离侧墙的高度，因此能够有效地改善字线关键尺寸较小的情况下的存储器单元字线化学机械研磨工艺窗口。
5. 106601819 PLDMOS器件及其制造方法
CN
26.04.2017
H01L 29/78 Loading...
H01L 29/78
Loading...
201710003959.4
上海华虹宏力半导体制造有限公司
段文婷
H01L 29/78
Loading...
本发明公开了一种PLDMOS器件，包括：N型外延层，P阱，栅介质层，多晶硅栅，源区和漏区，沟道区由N型外延层叠加N型离子注入杂质形成，通过N型离子注入杂质提高沟道区的N型掺杂浓度并从而抑制源漏穿通；在沟道区表面形成有P型离子注入杂质，通过P型离子注入杂质抵消N型离子注入杂质对沟道区的表面的影响，从而使器件的阈值电压向由N型外延层的本体掺杂浓度决定的初始阈值电压恢复。本发明还公开了一种PLDMOS器件的制造方法。本发明能抑制器件的源漏穿通同时不影响器件的阈值电压，能使器件适用于更小的沟道长度。
6. 106601291 闪存的参考电流产生电路和方法
CN
26.04.2017
G11C 16/08 Loading...
G11C 16/08
Loading...
102016001025167
上海华虹宏力半导体制造有限公司
杨光军
G11C 16/08
Loading...
本发明公开了一种闪存的参考电流产生电路，闪存至少包括两个由字线切换电路隔开的第一和二存储阵列；参考电流产生电路由参考单元形成的行组成，第一和二参考单元行分别和第一和二存储阵列的各行平行且列数相同；第一和第二参考单元行的参考字线之间断开连接；编程后的第一参考单元行使第一存储阵列的各位线形成第一参考电流，编程后的第二参考单元行使第二存储阵列的各位线形成第二参考电流；第一参考电流作为对第二存储阵列进行读取时的参考电流，第二参考电流作为对第一存储阵列进行读取时的参考电流。本发明还公开了一种闪存的参考电流产生方法。本发明能提高灵敏放大器的速度和精度，提高整个闪存的良率和性能。
7. 106603219 采集系统运行功耗信息的装置
CN
26.04.2017
H04L 9/00 Loading...
H04L 9/00
Loading...
201611055530.1
上海华虹集成电路有限责任公司
刘玉兵
H04L 9/00
Loading...
本发明公开了一种采集系统运行功耗信息的装置，用CPU的GPIO接口分别模拟实现7816接口和IIC接口，通过CPU的固件切换，两个接口分时工作；7816接口的时钟信号线与IIC接口的时钟信号线共用一根信号线，共同占用一根CPU的GPIO线，该时钟信号线与一双向隔离芯片的输入端相连接，该双向隔离芯片的输出端与待测设备(7816接口设备和IIC接口设备)的时钟信号端相连；7816接口的数据线与IIC接口的数据线共用一根信号线，7816接口的电源线与IIC接口的电源线共用一根信号线，7816接口的地线与IIC接口的地线共用一根信号线。本发明能够分别采集7816接口和IIC接口系统运行功耗信息，准确记录待测设备工作时的功耗变化信息。
8. 106571167 嵌入式EEPROM的“读”测试基准建立方法
CN
19.04.2017
G11C 29/56 Loading...
G11C 29/56
Loading...
201610986707.3
上海华虹集成电路有限责任公司
孙卫红
G11C 29/56
Loading...
本发明公开了一种嵌入式EEPROM的“读”测试基准建立方法，基于EEPROM标准Cell的读电流通过比例分割产生一组读基准电流，扫描比例分割参数的同时测试各基准电流配置下的EEPROM失效比例，间接测得EEPROM的读窗口；基于已得的读窗口数据，结合产品工艺可控参数及EEPROM的可靠性考核结果，得出最终的EEPROM“读”测试基准；以此保证成品品质及圆片制造的工艺冗余度，同时降低产品的生产成本。
9. 102865250 用于半导体制造的泵抽吸端口的遮挡盖
CN
19.04.2017
F04D 29/52 Loading...
F04D 29/52
Loading...
102012000366180
上海华虹宏力半导体制造有限公司
包中诚
F04D 29/52
Loading...
本发明提供了一种用于半导体制造的泵抽吸端口的遮挡盖。用于半导体制造的半导体制造设备包括涡轮分子泵、涡轮泵阀门、泵抽吸端口；其中，所述涡轮分子泵通过所述涡轮泵阀门与泵抽吸端口相连。所述泵抽吸端口遮挡盖用于盖在半导体制造装置腔体内的泵抽吸端口上。所述泵抽吸端口遮挡盖包括：环形侧壁、以及布置在环形侧壁外周的密封圈。根据本发明，在泵抽吸端口上安装了泵抽吸端口遮挡盖，使聚合物粘附在泵抽吸端口遮挡盖内壁，而不会粘附在泵抽吸端口上。由此，在保养中只需向上取出泵抽吸端口遮挡盖，再对泵抽吸端口遮挡盖进行清洗即可，由此节省了时间和人力，保证了涡轮分子泵的使用寿命并保证了产品良率。
10. 106568994 接触式智能卡芯片毛刺攻击电路
CN
19.04.2017
G01R 1/28 Loading...
G01R 1/28
Loading...
201610995852.8
上海华虹集成电路有限责任公司
李效白
G01R 1/28
Loading...
本发明公开了一种接触式智能卡芯片毛刺攻击电路，包括：一加减运算电路，将符合ISO8716标准的时钟信号和与该时钟信号同步的毛刺信号进行叠加；一毛刺幅值控制电路，用于在毛刺信号的产生时对其幅值进行控制，实现对毛刺信号不同形式的模拟。本发明能够为符合ISO7816标准的接触式智能卡芯片抗毛刺攻击测试提供更好的测试环境，且电路简单，毛刺产生灵活、幅值可调。
11. 106569776 TERO随机数发生器
CN
19.04.2017
G06F 7/58 Loading...
G06F 7/58
Loading...
201610984973.2
上海华虹集成电路有限责任公司
柴佳晶
G06F 7/58
Loading...
本发明公开了一种TERO随机数发生器，包括：一TERO亚稳态振荡器，一计数器；所述计数器的输入端与TERO亚稳态振荡器的输出端相连接；通过使得TERO亚稳态振荡器的两条通路中的反相器件个数不相等，来使得两条通路的延时有差异，从而使得TERO亚稳态振荡器中的反相器件尺寸统一，简化电路结构和设计难度、减少工艺和环境对其的影响。
12. 106571904 用于RF解调的时钟同步电路
CN
19.04.2017
H04L 7/04 Loading...
H04L 7/04
Loading...
201610966648.3
上海华虹集成电路有限责任公司
李效白
H04L 7/04
Loading...
本发明公开了一种用于RF解调的时钟同步电路，包括：一晶体自激振荡电路，在无外部时钟输入时，该电路自行产生一个13.56MHz的时钟信号；若有外部时钟信号输入时，所述时钟信号被同步，跟随外部时钟信号的频率和相位变化，变化范围为±2KHz。本发明能够满足某些需要在TYPE A的工作模式下，高波特率解调且在凹槽无时钟时也需要有同步时钟信号工况工作的需求。
13. 102944808 量产同测方法
CN
19.04.2017
G01R 31/02 Loading...
G01R 31/02
Loading...
102012000507580
上海华虹宏力半导体制造有限公司
王磊
G01R 31/02
Loading...
一种量产同测方法包括：使用用于测量数字信号的电桥以及窗口比较器来测试模拟输出电压信号；其中使用电桥来拉灌电流，使用窗口比较器用于获取测试结果，从而可以根据窗口比较器的测试结果判断是否通过测试。本发明提供了一种能够以简单的用于测量数字信号的电桥以及窗口比较器来实现模拟输出电压信号的快速量产测试的量产同测方法。而且，在带负载下的模拟输出电压信号测试的情况下，根据本发明的量产同测方法在无需为每个引脚配置一个精密测量单元的情况下实现快速带负载下的模拟输出电压信号测试，能够在多点测试的情况下执行并行测试，由此节省了大量的测试时间。
14. 103367143 一种采用同一进程形成多种阈值电压MOS器件的方法
CN
19.04.2017
H01L 21/336 Loading...
H01L 21/336
Loading...
102012000081784
上海华虹宏力半导体制造有限公司
江红
H01L 21/336
Loading...
本发明公开了一种采用同一进程形成多种阈值电压MOS器件的方法，在利用掩膜对MOS器件的源极漏极执行离子注入的步骤如下：步骤1：所述的掩膜包含附加掩膜部分，所述的附加掩膜部分设置在多晶硅栅极上方；步骤2：利用包含附加掩膜部分的掩膜执行源极和漏极的离子注入。本发明能够提供一种新的方法，无需额外成本，可以采用同一进程形成相同结构但阈值电压不同的器件。
15. 106571163 非易失性存储器编程方法
CN
19.04.2017
G11C 16/10 Loading...
G11C 16/10
Loading...
102016000974619
上海华虹集成电路有限责任公司
何玉明
G11C 16/10
Loading...
本发明公开了一种非易失性存储器编程方法，在进行NVM编程过程中首先对待编程区域进行擦除状态检测，如果所有待编程区域处于擦除状态，则只进行写操作；否则先执行擦除再完成写操作。本发明能够有效提高非易失性存储器编程效率。
16. 106559377 发送载波产生电路
CN
05.04.2017
H04L 27/36 Loading...
H04L 27/36
Loading...
201610946773.8
上海华虹集成电路有限责任公司
王吉健
H04L 27/36
Loading...
本发明公开了一种改进的发送载波产生电路。此电路的特点是先用乘法器对两个电压控制振荡器产生的信号进行混频，然后用一个带通滤波器滤掉混频后的低频信号，得到混频后的高频信号，然后用一个相位分离器从这个高频信号中分离出两路正交的信号作为正交载波信号，代替传统发送电路中由一个电压控制振荡器产生的正交载波信号去对两路正交数据信号进行调制。本发明能够改善发送电路中的功率放大器对发送性能的影响。
17. 103854979 一种超级结外延CMP工艺方法
CN
29.03.2017
H01L 21/28 Loading...
H01L 21/28
Loading...
102012000496251
上海华虹宏力半导体制造有限公司
李刚
H01L 21/28
Loading...
本发明公开了一种超级结外延CMP工艺方法，在多晶硅沟槽栅制作后不做回刻，而是直接完成沟槽回刻及沟槽外延生长的工艺，外延生长结束后再做CMP工艺，该步CMP可以同时完成沟槽栅多晶硅及沟槽外延的研磨，并保证两者表面的平坦性，防止外延残留的问题。
18. 104064511 硅片接触孔工艺方法
CN
29.03.2017
H01L 21/768 Loading...
H01L 21/768
Loading...
102013000088560
上海华虹宏力半导体制造有限公司
李文军
H01L 21/768
Loading...
本发明公开了一种硅片接触孔工艺方法，是在半导体制造的接触孔工艺中，用于改善硅片翘曲度。其步骤包括：在硅片表面淀积钛和氮化钛复合薄膜；退火后淀积钨薄膜；去除硅片表面残余的具有张应力的钛和氮化钛薄膜至氧化层；在氧化层上淀积具有压应力的钛和氮化钛薄膜；淀积高温铝薄膜。本发明通过平衡接触孔各层金属薄膜相互之间的应力，达到降低硅片翘曲度的效果，工艺简单易于实施。
19. 104346645 非接触IC卡的解调电路
CN
29.03.2017
G06K 19/077 Loading...
G06K 19/077
Loading...
102013000325276
上海华虹宏力半导体制造有限公司
唐成伟
G06K 19/077
Loading...
本发明公开了一种非接触IC卡的解调电路，包括：比较器，偏置电路，检波电路单元，开关管，短脉冲高电平产生电路。开关管连接在检波信号和地之间，短脉冲高电平产生电路的输入端连接比较器的输出端，输出端连接开关管的控制端。在解调信号的下降沿处短脉冲高电平产生电路输出一高电平脉冲使开关管接通并使检波信号的电压下降。本发明能够在凹槽信号期间使检波信号的电压降低，从而能够提高凹槽信号的恢复时间，能使得比较器快速响应，能减小FDT以及增加数据解码正确性。
20. 104037223 射频N型LDMOS器件及其制造方法
CN
29.03.2017
H01L 29/78 Loading...
H01L 29/78
Loading...
102013000067290
上海华虹宏力半导体制造有限公司
刘冬华
H01L 29/78
Loading...
本发明公开了一种射频N型LDMOS器件，器件形成P阱上，P阱将源区和源端的轻掺杂漏注入区完全包覆；漏端包括第二N型轻掺杂漏注入区和漏区，漏区和多晶硅栅相隔一段距离，由第二N型轻掺杂漏注入区组成器件的漂移区，P阱仅和第二N型轻掺杂漏注入区部分交叠，并不包覆外侧的第二N型轻掺杂漏注入区和漏区。本发明还公开了一种射频N型LDMOS器件的制造方法。本发明能降低器件的寄生电容以及导通电阻，且工艺简单并能提高RFLDMOS工艺的竞争力。
21. 104158500 射频功率放大器
CN
29.03.2017
H03F 3/189 Loading...
H03F 3/189
Loading...
102013000175719
上海华虹宏力半导体制造有限公司
刘国军
H03F 3/189
Loading...
本发明公开了一种射频功率放大器，集成于同一芯片上且包括两级放大电路，第一级放大电路采用自偏置的共源共栅CMOS放大器，第二级放大电路采用共射极连接的SiGe HBT。本发明能提高电路的耐压、隔离度和带宽，能提高电路的电压摆幅和工作电流大小，能提高电路的增益和最大输出功率，能提高器件的频率性能，能实现全片集成从而提高集成度、降低成本并使应用简化。
22. 102315252 共享源线的闪存单元及其形成方法
CN
29.03.2017
H01L 29/40 Loading...
H01L 29/40
Loading...
102011000298218
上海华虹宏力半导体制造有限公司
曹子贵
H01L 29/40
Loading...
本发明的实施例提供一种共享源线的闪存单元及其形成方法，所提供的共享源线的闪存单元包括：半导体衬底；位于半导体衬底表面的源线；依次位于所述源线两侧半导体衬底表面的浮栅介质层、浮栅、控制栅介质层和控制栅；位于所述源线与浮栅、控制栅之间的侧墙介质层；位于浮栅、控制栅远离源线的侧壁，以及与所述侧壁近邻的半导体衬底表面的隧穿氧化层；位于所述隧穿氧化层表面的字线；位于所述字线远离源线一侧的半导体衬底内的漏极；位于与源线正对的半导体衬底内的源极；其中，所述浮栅具有靠近源线的掺杂类型为p型的p型掺杂端，其余部分的掺杂类型为n型。
23. 102931075 金属层的蚀刻方法及金属层的掩模结构
CN
29.03.2017
H01L 21/3213 Loading...
H01L 21/3213
Loading...
102012000472774
上海华虹宏力半导体制造有限公司
黎坡
H01L 21/3213
Loading...
本发明提供了一种金属层的蚀刻方法及金属层的掩模结构。所述方法包括：提供半导体结构，所述半导体结构包括金属层；形成媒介层覆盖所述金属层；形成硬掩膜层覆盖所述媒介层；形成光刻胶层覆盖所述硬掩膜层；对所述光刻胶层进行曝光显影，以图案化所述光刻胶层形成光刻胶掩膜层，所述光刻胶掩膜层暴露出部分所述硬掩膜层；蚀刻暴露部分的所述硬掩膜层及其下方的所述媒介层和所述金属层。本发明所提供的金属层的蚀刻方法，由于配合使用了硬掩膜层和媒介层，在蚀刻厚金属层的过程中不再蚀刻光刻胶层（或者说光刻胶掩膜层），因而不会在侧壁表面形成过多聚合物，从而避免侧壁因此出现断层的情况，提高了侧壁的平整度。
24. 103870869 RFID标签的上电复位电路
CN
29.03.2017
G06K 19/077 Loading...
G06K 19/077
Loading...
102012000535901
上海华虹宏力半导体制造有限公司
朱红卫
G06K 19/077
Loading...
本发明公开了一种RFID标签的上电复位电路，包括：2个电阻、3个电容、2个NMOS管和3个PMOS管，第一电阻连接输入电压，第二电容用于通过输入电压进行充电，当第二电容的电压大于第四PMOS管的阈值电压时，在第四PMOS的漏极输出一个高电平；当第二电容的电压大于第一PMOS管和第三NMOS管的阈值电压和时，第一PMOS管和第三NMOS管导通使第四PMOS的漏极输出一个低电平，从而能做输入电压上升过程中形成一个脉冲信号用于上电复位。本发明能有效提供数字基带需要的复位信号，且复位信号稳定，功耗低。
25. 103681334 抑制PMOS器件工艺中栅极多晶硅耗尽的方法
CN
29.03.2017
H01L 21/336 Loading...
H01L 21/336
Loading...
102012000337223
上海华虹宏力半导体制造有限公司
陈瑜
H01L 21/336
Loading...
本发明公开了一种抑制PMOS器件工艺中栅极多晶硅耗尽的方法，包括步骤：在栅极多晶硅中注入硼离子；在栅极多晶硅表面进行氮离子注入；在栅极多晶硅的表面形成钨硅层。本发明通过在PMOS器件的栅极多晶硅硼注入之后，再进行氮离子注入，能在栅极多晶硅表面形成一层致密的氮化膜，氮化膜能够阻止硼向栅极多晶硅的表面扩散，能够降低在后续热过程中促使硼渗透到钨硅层中的风险，从而能有效抑制PMOS器件工艺中硼穿透到WSI层中而引起的栅极多晶硅耗尽现象的发生，使PMOS器件的阈值电压稳定。
26. 104576339 RFLDMOS中栅场板的制作方法
CN
29.03.2017
H01L 21/28 Loading...
H01L 21/28
Loading...
102013000484710
上海华虹宏力半导体制造有限公司
遇寒
H01L 21/28
Loading...
本发明公开了一种RFLDMOS中栅场板的制作方法，包括步骤：在硅衬底上形成P型外延层；形成隔离氧化层；热氧化生长栅氧化层；淀积第一层多晶硅并进行掺杂，对第一层多晶硅进行光刻刻蚀并形成多晶硅栅；外延生长第二层多晶硅；对第二层多晶硅进行热氧化并在多晶硅栅底部形成楔形氧化层；形成P阱，N型漂移区，源区和漏区，P阱引出区。本发明并需要采用光刻刻蚀工艺就能实现不同厚度的栅氧化层结构，从而实现栅场板的功能，不仅能节省工艺成本，且工艺相对简单、工艺过程更容易控制。
27. 103530682 标签设备
CN
29.03.2017
G06K 19/077 Loading...
G06K 19/077
Loading...
102013000471648
上海华虹计通智能系统股份有限公司
郁迅
G06K 19/077
Loading...
本发明提供了一种标签设备，包括标签芯片和n个天线，n个所述天线与标签芯片连接，通过对所述标签芯片输入不同的信号使得所述标签芯片驱动其中一个天线工作。本发明通过在标签设备中设置多个天线，天线同时与标签芯片连接，进而可以通过对标签芯片输入不同的信号，选择驱动不同的天线进行工作，进而通过一个天线与一个阅读器设备之间实现信息传输，最终实现射频识别的功能。此外，本发明通过输入信号的变化就能实现选择，而无需通过人工干预对标签芯片进行设置，克服了现有技术中的技术瓶颈与偏见，解决了怎样通过一个标签就能选择性地与阅读器设备之间实现射频识别的技术问题。
28. 104576730 超级结器件及其制造方法
CN
29.03.2017
H01L 29/78 Loading...
H01L 29/78
Loading...
102013000484725
上海华虹宏力半导体制造有限公司
肖胜安
H01L 29/78
Loading...
本发明公开了一种超级结器件，电流流动区包括多个交替排列的N型薄层和P型薄层，在硅衬底上形成有多个沟槽，各N型薄层都分别由第一N型薄层和第二N型薄层组成；第一N型薄层由沟槽之间的硅衬底薄层组成，第二N型薄层具有较低电阻率，至少第二N型薄层和其邻近的P型薄层的电荷平衡，至少部分N型薄层和其邻近的P型薄层的电荷不平衡，在N型薄层和P型薄层底部形成有由背面离子注入区组成的N型区。本发明还公开了一种超级结器件的制造方法。本发明能使制造成本最小化，同时还能优化器件的比导通电阻以及器件在关断过程中的反向恢复的软度系数。
29. 104183274 存储阵列的擦除方法
CN
29.03.2017
G11C 16/14 Loading...
G11C 16/14
Loading...
102014000425720
上海华虹宏力半导体制造有限公司
胡剑
G11C 16/14
Loading...
一种存储单元及存储阵列的擦除方法。所述存储单元包括P型阱区、漏极、源极、第一控制栅极、第二控制栅极以及中间电极，所述存储单元的擦除方法包括：施加第一偏置电压至所述P型阱区；施加第二偏置电压至所述漏极；施加第三偏置电压至所述源极；施加‑6V～‑8V电压至所述第一控制栅极；施加‑6V～‑8V电压至所述第二控制栅极；施加8V～9V电压至所述中间电极；所述第一偏置电压的电压值为负，且所述第一偏置电压的电压值、所述第二偏置电压的电压值以及所述第三偏置电压的电压值相等。本发明提供的存储单元及存储阵列的擦除方法，提高了存储器的耐久性。
30. 102386102 改善MOS晶体管击穿电压的方法以及MOS晶体管制造方法
CN
29.03.2017
H01L 21/336 Loading...
H01L 21/336
Loading...
102011000341993
上海华虹宏力半导体制造有限公司
江红
H01L 21/336
Loading...
本发明提供了改善由GIDL主导的MOS晶体管击穿电压的方法以及MOS晶体管制造方法。根据本发明的改善MOS晶体管击穿电压的方法包括：在利用掩膜对MOS晶体管的源极漏极执行离子注入的步骤中，修改所述掩膜的图案以在所述掩膜的图案中增加一个附加掩膜部分，该附加掩膜部分位于将要形成的漏极区域与栅极的重叠区(GIDL发生区域)；从而使该区域的栅极在执行源极漏极的离子注入时不被注入。通过利用根据本发明所述的降低了影响器件的击穿电压的GIDL效应方法，从而改善了由GIDL主导的MOS晶体管击穿电压。
31. 103969569 集成电路的背面光学失效定位样品制备方法及分析方法
CN
29.03.2017
G01R 31/28 Loading...
G01R 31/28
Loading...
102013000028028
上海华虹宏力半导体制造有限公司
张雨田
G01R 31/28
Loading...
本发明公开了一种集成电路的背面光学失效定位样品制备方法，包括：步骤1、对样品进行开、短路测试，使用测试仪ATE机台施加一个电流，来判断电压是否在正常的范围，确定开、短路测试电压是在正常的范围后进行下一步分析；步骤2、使用手动研磨机台对失效样品的背面塑封材料进行研磨；步骤3、开封后使用超声波清洗器对器件进行清洗，将残留在芯片背面的残渣去掉，并选用常温恒温，进行8～15分钟超声清洗，得到干净的样品并自然干燥；步骤4、再次使用ATE(自动测试仪)测量样品的电学特性参数，确认样品的特性与制样前完全一致。本发明能大大提高无损开封的成功率及失效分析的速度。本发明还涉及该样品的失效分析方法。
32. 103076578 各向异性磁阻结构磁场强度检测装置
CN
29.03.2017
G01R 33/09 Loading...
G01R 33/09
Loading...
102013000041892
上海华虹宏力半导体制造有限公司
时廷
G01R 33/09
Loading...
本发明提供了一种各向异性磁阻结构磁场强度检测装置，其包括：矩形片电阻区域、第一连线、第二连线、第三连线、第四连线、第一测试探针接口、第二测试探针接口、第三测试探针接口、第四测试探针接口；第一测试探针接口通过第一连线连接至矩形片电阻区域；第二测试探针接口通过第二连线连接至矩形片电阻区域；第三测试探针接口通过第三连线连接至矩形片电阻区域；第四测试探针接口通过第四连线连接至矩形片电阻区域；第一测试探针接口位于矩形片电阻区域的一端，第四测试探针接口位于矩形片电阻区域的另一端，第二测试探针接口和第三测试探针接口位于同一侧；第二测试探针接口更靠近第一测试探针接口，第三测试探针接口更靠近第四测试探针接口。
33. 104569632 最佳噪声系数的测试方法
CN
29.03.2017
G01R 29/26 Loading...
G01R 29/26
Loading...
102013000484734
上海华虹宏力半导体制造有限公司
黄景丰
G01R 29/26
Loading...
本发明公开了一种最佳噪声系数的测试方法，包括步骤：在硅片上制作测试结构一、测试结构二、测试结构三、去嵌结构和直通结构。用50欧姆系统测试测试结构一和二的不同频率下的第一和二噪声系数；对测试结构三、去嵌结构和直通结构进行测试得到第一散射参数、去嵌散射参数和直通散射参数。分别对第一、二噪声系数和第一散射参数进行去嵌得到第三、四噪声系数和第二散射系数。推导出第五噪声系数。推导出第一和二等效噪声电阻。推导出第一和二最佳源导纳。推导出最佳源电导。推导出最佳噪声系数。本发明能使用50欧姆系统进行测试并通过推算出器件的最佳噪声系数，能克服测试资源少且设备昂贵缺点，还能不会引起器件振荡。
34. 103700408 存储器的检测方法
CN
29.03.2017
G11C 29/14 Loading...
G11C 29/14
Loading...
102014000006855
上海华虹宏力半导体制造有限公司
张若成
G11C 29/14
Loading...
一种存储器的检测方法，所述存储器包括：呈M行N列排布的存储单元，M＞1，N＞1，所述存储器的检测方法包括：对所述M行N列的存储单元进行第一初始化处理；在所述第一初始化处理之后，按照从第M行存储单元至第1行存储单元的顺序对所述M行N列的存储单元进行第一写操作以写入预设数据；在所述第一写操作之后，对所述M行N列的存储单元进行第一读取操作；根据所述第一读取操作的读取结果与结果阈值的比较结果获得第一读取数据；比较所述第一读取数据与所述预设数据以获得第一比较结果；根据所述第一比较结果对所述存储器进行判定操作。本发明的技术方案可以进一步减小了存储器出现写入的数据与读取的数据不相同的概率。
35. 106526270 一种测量系统
CN
22.03.2017
G01R 13/02 Loading...
G01R 13/02
Loading...
102016000991198
上海华虹集成电路有限责任公司
王吉健
G01R 13/02
Loading...
本发明公开了一种改进的测量系统；它由两个探测设备和一个数字信号处理电路构成，其中一个探测设备负责探测信号的大范围变化，称测到的信号为S0，另一个负责探测信号局部的细节，称测到的信号为S1，然后用数字信号处理电路对后续的信号处理，把这两个结果整合在一起，输出给显示设备。本发明能够兼顾测量的范围和精度，最大程度的得到原始信号。
36. 106533682 点对点的椭圆曲线数字签名算法及验签方法
CN
22.03.2017
H04L 9/30 Loading...
H04L 9/30
Loading...
102016000991199
上海华虹集成电路有限责任公司
张宇
H04L 9/30
Loading...
本发明公开了一种改进的点对点椭圆曲线数字签名算法，步骤(1)，计算t＝Hash(IDA||IDB||count)mod n，count＝0x00000001，如果t＝0，那么count++，重新计算t；步骤(2)，随机选择k∈[1，n‑1]；步骤(3)，运算kP＝(x1，y1)，之后把x1转化为整数；步骤(4)计算r＝x1 mod n，如果r＝0，那么跳回步骤(2)；步骤(5)，计算e＝H(m)，其中，H(x)为哈希函数；步骤(6)，计算s＝k‑1t(e+dr)mod n，如果s＝0，那么跳回步骤(2)获取随机数；步骤(7)，输出签名对(r，s)。本发明还公开了一种基于所述改进的椭圆曲线数字签名算法的验签方法。本发明可以有效解决点对点的签名验签行为。
37. 106532912 USB和电池双电源供电的动态电源路径选择电路
CN
22.03.2017
H02J 9/06 Loading...
H02J 9/06
Loading...
102016001030240
上海华虹集成电路有限责任公司
郑锐
H02J 9/06
Loading...
本发明公开了一种USB和电池双电源供电的动态电源路径选择电路，VCC来自于USB电源的输出，VBAT来自于电池电源的输出。VMAX电压产生电路可以实时判别VCC和VBAT电压的大小，自动选择二者中的最大值作为输出。VCC选择电路产生可以控制PM1管开关的数字逻辑。VBAT选择电路产生可以控制PM2管开关的数字逻辑。通过这两个开关为芯片内部的负载电路选择满足供电场景及需求的电源路径，即从VCC或者VBAT中选择一个唯一的供电电源。本发明有利于电路的集成度，降低双电源以及多电源供电的控制类SOC的外部物料成本。
38. 106528414 处理器芯片仿真器
CN
22.03.2017
G06F 11/36 Loading...
G06F 11/36
Loading...
102016000957030
上海华虹集成电路有限责任公司
许国泰
G06F 11/36
Loading...
本发明公开了一种处理器芯片仿真器，包括：仿真芯片，监控模块以及安装在用户电脑上的集成开发环境软件和接口软件；仿真芯片内有处理器状态寄存器和PC记录寄存器；监控模块通过访问接口与仿真芯片连接，通过调试接口与用户电脑相连接，实现与接口软件进行信息传送，接口软件通过通信接口通过与集成开发环境软件进行信息传送；如果接口软件发现仿真芯片处于低功耗模式，则只通过监控模块读取PC记录寄存器的内容，然后把仿真芯片处于低功耗模式的信息、PC记录寄存器的内容返回给集成开发环境软件，集成开发环境软件上显示当前仿真芯片处于低功耗状态。本发明能够方便用户程序的开发和调试，提高用户程序的开发效率。
39. 106529656 接触式智能卡7816接口电路
CN
22.03.2017
G06K 19/077 Loading...
G06K 19/077
Loading...
102016001060537
上海华虹集成电路有限责任公司
刘玉兵
G06K 19/077
Loading...
本发明公开了一种接触式智能卡7816接口电路，包括：一电压跟随电路，其输入端与读卡器的CPU端7816接口时钟信号线相连接；一滤波电路，其输入端与所述电压跟随电路的输出端相连接，其输出端与接触式智能卡的7816接口相连接：时钟信号从读卡器发出经电压跟随电路和滤波电路后，到达接触式智能卡的7816接口。本发明能够有效去除智能卡7816接口时钟信号线上信号的信号过冲现象。
40. 105183064 LDO电路
CN
22.03.2017
G05F 1/56 Loading...
G05F 1/56
Loading...
102015000647956
上海华虹宏力半导体制造有限公司
周宁
G05F 1/56
Loading...
本发明公开了一种LDO电路,包括：过冲抑制电路和LDO主体电路；过冲抑制电路包括电流比较器、第二PMOS管、第一电阻、第一电容和第三PMOS管；电流比较器对LDO主体电路的差分放大器的尾电流和第一有源负载的镜像电流进行比较，在上电过程中，利用尾电流早于第一有源负载的电流建立的特点使电流比较器输出一低电平并使第二PMOS管导通，第二PMOS管导通后对第一电容进行充电，使第三PMOS管的栅极电压滞后于电源电压的上升从而使第三PMOS管导通，第三PMOS管导通使得LDO主体电路输出端的第一PMOS管的栅极电压跟随电源电压变化，从而消除在上电过程中LDO输出电压产生过冲。
41. 106507407 基于windows系统的低功耗蓝牙跨平台测试系统及方法
CN
15.03.2017
H04W 24/08 Loading...
H04W 24/08
Loading...
102016000847973
上海华虹集成电路有限责任公司
张修远
H04W 24/08
Loading...
本发明公开了一种基于windows系统的低功耗蓝牙跨平台测试系统，包括：一具有低功耗蓝牙设备，且安装Windows10操作系统的PC，该PC作为服务器；一安装除Windows10操作系统以外的Windows操作系统的PC，该PC作为客户端；所述客户端通过网络控制服务器完成与被测低功耗蓝牙设备之间的通讯测试，测试结果在客户端上显示。本发明还公开了一种采用所述系统进行测试的方法。本发明能在Windows8/8.1版本以前操作系统上测试低功耗蓝牙设备。
42. 104714871 基于FPGA的可编程并口时序测试电路
CN
15.03.2017
G06F 11/26 Loading...
G06F 11/26
Loading...
102013000684623
上海华虹集成电路有限责任公司
王永流
G06F 11/26
Loading...
本发明公开了一种基于FPGA的可编程并口时序测试电路，包括：一MCU接口电路，用于完成上位机MCU与FPGA片上逻辑电路的接口通信；一寄存器阵列模块，用于存储要产生的各个时序参数值以及MCU的读写命令字；一读写共用并口时序逻辑产生模块，用于根据读写共用时序标准和所述寄存器阵列模块中配置的时序参数，按MCU的读写操作命令产生对应的并口读写时序；一读写分离并口时序逻辑产生模块，用于根据读写共用时序标准和所述寄存器阵列模块中配置的时序参数，按MCU的读写操作命令产生对应的并口读写时序。本发明可以实现对待测试芯片的不同时序情况的拉偏测试。
43. 102821227 一种视频信号奇偶场的判定方法
CN
15.03.2017
H04N 5/04 Loading...
H04N 5/04
Loading...
102011000155325
上海华虹集成电路有限责任公司
官志勇
H04N 5/04
Loading...
本发明公开了一种视频信号奇偶场的判定方法，包括：在一视频信号中，根据行同步、场同步信号确定行同步、场同步信号的有效沿；测得某一场的场同步有效沿相对于行同步有效沿距离为第一位移；测得该场的上一场的场同步有效沿相对于行同步有效沿距离为第二位移；将第一位移减去第二位移的差值与行距离进行比较，所述差值大于一阈值X，判定该场为偶场，该阈值X的取值范围是0＜X＜1/2行距离；所述差值小于阈值X，判定该场为奇场。本发明的判定方法能够适用于标准的视频信号和非标准的视频信号，提高视频信号奇偶场的判定方法的准确性和适用性。
44. 103199845 基于开漏总线的双向缓冲器
CN
15.03.2017
H03K 19/0175 Loading...
H03K 19/0175
Loading...
102012000004962
上海华虹集成电路有限责任公司
李宏斌
H03K 19/0175
Loading...
本发明公开了一种基于开漏总线的双向缓冲器，包括：参考电压和参考电流产生模块；源端数据比较器，将源端的输入信号和参考电压进行比较，当源端的输入信号高于参考电压时，比较器输出为高电平，当源端的输入信号低于参考电压时，比较器输出为低电平；源端数据运算放大器，闭环工作，用于协助从端数据向源端进行正确传输；源端数据选择和驱动器，用于选择源端数据，将其传输到从端，并进行驱动加强；从端数据选择和驱动电路，用于选择从端数据，将其传输到源端，并进行驱动加强。本发明既能跨电压域工作，又能避免出现总线数据传输的锁存问题。
45. 106502886 基于TCL的低功耗蓝牙测试系统
CN
15.03.2017
G06F 11/36 Loading...
G06F 11/36
Loading...
102016000891729
上海华虹集成电路有限责任公司
张修远
G06F 11/36
Loading...
本发明公开了一种基于TCL的低功耗蓝牙测试系统，包括：一安装Windows10操作系统的测试PC，与该测试PC相连接的一蓝牙4.0适配器；所述测试PC中运行测试软件，通过在测试软件中编写不同测试脚本，控制蓝牙4.0适配器按照要求进行指令的收发，按照指令要求扫描待测低功耗蓝牙设备并选中待侧特征进行测试，根据预先编写的测试脚本对当前被测低功耗蓝牙设备状态进行校验，以确认是否通过测试。本发明能够实现整个测试过程全自动化，且有极大灵活性和可扩展性。
46. 106504993 处理带ESD的沟槽型MOSFET加工方法
CN
15.03.2017
H01L 21/336 Loading...
H01L 21/336
Loading...
102016000876672
上海华虹宏力半导体制造有限公司
丛茂杰
H01L 21/336
Loading...
本发明公开了一种处理带ESD的沟槽型MOSFET加工方法，所述方法中的ESD下部多晶硅下方的厚氧化膜是在栅极多晶硅回刻蚀之后生长，其图形通过ESD多晶硅光刻来定义。在本发明中，ESD下多晶硅方的厚氧化膜是在栅极多晶硅回刻蚀之后生长，其图形是通过ESD多晶硅光刻来定义，因此不需要而外的光刻工艺。本发明的方法，可以省略第一层LOCOS光刻，从而降低成本。
47. 103199866 基于rd‑的8b/10b解码电路
CN
15.03.2017
H03M 7/14 Loading...
H03M 7/14
Loading...
102012000004432
上海华虹集成电路有限责任公司
左耀华
H03M 7/14
Loading...
本发明公开了一种基于rd‑的8b/10b解码电路，将外部输入的10比特数据拆分为前6比特和后4比特数据，分别送入6b预处理模块和4b预处理模块，前6比特数据经6b预处理模块预处理后，产生的第一数据字符数据和第一控制字符数据分别送往基于rd‑的5b/6b数据字符解码器和基于rd‑的5b/6b控制字符解码器；后4比特数据经4b预处理模块预处理后，产生的第二数据字符数据和第二控制字符数据分别送往基于rd‑的3b/4b数据字符解码器和基于rd‑的3b/4b控制字符解码器；四个解码器解码后的数据都送往数据合并模块，选择合适的数据，合并成8比特的数据输出。本发明能大量节省存储器资源。
48. 104787719 微电子机械系统压力传感器制造方法
CN
15.03.2017
B81C 1/00 Loading...
B81C 1/00
Loading...
201510107047.2
上海华虹宏力半导体制造有限公司
曹苗苗
B81C 1/00
Loading...
本发明公开了一种微电子机械系统压力传感器的制造方法，包括：对硅衬底进行表面平坦；沉积形成牺牲层；沉积形成保护层；光刻形成接触孔；进行SiGe淀积；SiGe刻蚀形成释放孔；去除牺牲层。本发明电子机械系统压力传感器的制造方法能避免牺牲层开裂造成SiGe沉积嵌入到牺牲层开裂区域，提高器件的性能和产品良品率。
49. 103199814 射频识别中的限幅电路
CN
15.03.2017
H03G 11/00 Loading...
H03G 11/00
Loading...
102012000004084
上海华虹集成电路有限责任公司
马和良
H03G 11/00
Loading...
本发明公开了一种射频识别中的限幅电路，包括：耦合整流模块，限幅模块；所述限幅模块包括：第一电阻，其一端与耦合整流模块的输出端相连接，另一端与第一PMOS晶体管的源极、第三PMOS晶体管的源极、第四PMOS晶体管的源极和第二电容的一端相连接；第一PMOS晶体管的栅极与其漏极、第二PMOS晶体管的源极和第三PMOS晶体管的栅极相连接；第二PMOS晶体管的栅极与其漏极、第三NMOS晶体管的栅极和第二电阻的一端相连接；第三NMOS晶体管的漏极与第三PMOS晶体管的漏极和第四PMOS晶体管的栅极相连接。本发明能使输出的限幅电压更加稳定。
50. 103197139 时钟频率测试电路
CN
15.03.2017
G01R 23/00 Loading...
G01R 23/00
Loading...
102012000004410
上海华虹集成电路有限责任公司
徐云秀
G01R 23/00
Loading...
本发明公开了一种时钟频率测试方法，将测试时钟和被测试时钟分为快时钟和慢时钟，设置快时钟计数器对快时钟进行计数，设置慢时钟计数器对慢时钟进行计数；测试时的计数区间以慢时钟的计数区间为基准计数区间；系统启动测试后先启动慢时钟计数器进行计数，慢时钟计数器启动计数后再启动快时钟计数器进行计数；慢时钟计数器记满后停止计数，然后再停止快时钟计数器计数；以快时钟计数器停止计数的信号清除系统的测试启动位，读取快时钟计数器的数值，根据快时钟计数器的计数值、慢时钟计数器的计数值和已知的测试时钟的频率计算被测试时钟的频率。本发明还公开了一种时钟频率测试电路。本发明能够在有限的测试时间内得到更为精确的测试结果。
51. 103207831 处理器芯片仿真器
CN
15.03.2017
G06F 11/36 Loading...
G06F 11/36
Loading...
102012000009703
上海华虹集成电路有限责任公司
许国泰
G06F 11/36
Loading...
本发明公开了一种处理器芯片仿真器，包括仿真芯片，时钟源，同步模块和仿真模块；仿真芯片内包括时钟处理模块和处理器核；时钟处理模块接收时钟源产生的外部时钟信号，对该外部时钟信号进行分频或倍频，向处理器核和同步模块输出相同的经分频或倍频处理后的工作时钟信号；处理器核基于工作时钟信号产生各种内部信号，并通过交互信号线组向仿真模块输出供仿真模块跟踪以及与仿真模块交互的信号；同步模块对工作时钟信号进行同步后产生仿真时钟信号；仿真模块基于该仿真时钟信号对交互信号线组上的仿真芯片内部信号进行跟踪，向处理器核输出交互和替换信号。本发明能有助于提高仿真器系统的工作稳定性。
52. 102904578 一种高速时钟域内的NRZI解码电路
CN
15.03.2017
H03M 5/14 Loading...
H03M 5/14
Loading...
102011000213468
上海华虹集成电路有限责任公司
左耀华
H03M 5/14
Loading...
本发明公开了一种高速时钟域内的NRZI解码电路，包括：一个比特结束定位模块，五个寄存器，一个NRZI解码模块。比特结束定位模查找出外部输入数据在高速时钟内的结束标示位，并经两级高速时钟的寄存器同步后，送入到NRZI解码模块做解码操作的控制信号；外部输入数据经两级高速时钟的寄存器同步后送入到NRZI解码模块进行NRZI解码运算，运算完成后，经高速时钟的寄存器同步后产生输出结果。本发明的高速时钟域内的NRZI解码电路，能缩短NRZI解码所需的时间，节省系统资源。
53. 103095447 一种适用于ISO14443协议的BPSK信号同步电路
CN
15.03.2017
H04L 7/033 Loading...
H04L 7/033
Loading...
102011000340177
上海华虹集成电路有限责任公司
覃钧彦
H04L 7/033
Loading...
本发明公开了一种适用于ISO14443协议的BPSK信号同步电路，包含：一RF模块，用于接收具有数据信息的射频信号和恢复时钟信号；一数字锁相环，用于同步本地时钟和RF模块产生的BPSK信号；一解码模块，用于BPSK信号的解码；一倒相器，用于对使能信号进行取反。本发明的BPSK信号同步电路能使本地时钟与接收的BPSK信号同步，利于对BPSK信号的正确解码。
54. 104242954 双副载波模式信号解码器
CN
15.03.2017
H03M 13/09 Loading...
H03M 13/09
Loading...
102013000250197
上海华虹集成电路有限责任公司
王吉健
H03M 13/09
Loading...
本发明公开了一种解码ISO/IEC15693协议中读卡器发送的双副载波模式信号解码器，包括：一边沿检测电路、一副载波周期检测电路、一副载波长度计时器、一帧头检测电路、一帧尾检测电路、一数据解码有效标志产生电路、一数据解码电路、一状态标志产生电路和一接收信号编码错误检测逻辑电路。利用副载波的两个相同边沿的间隔来检测副载波频率；通过抽样的方法得到编码周期内的副载波频率；用检测出的编码周期内的副载波频率，对照ISO/IEC15693协议规定的编码规律，来检测帧头，帧尾，对数据解码以及产生编码错误标志；用状态标志产生电路来区分接收帧头阶段，接收数据阶段与接收帧尾阶段。本发明能有效提高其抗干扰性能。
55. 104242955 单副载波模式信号解码器
CN
15.03.2017
H03M 13/09 Loading...
H03M 13/09
Loading...
102013000250634
上海华虹集成电路有限责任公司
王吉健
H03M 13/09
Loading...
本发明公开了一种解码ISO/IEC15693协议中读卡器发送的单副载波模式信号解码器。包括：一数字累加器，一边界检测电路，一副载波判决电路，一帧头检测电路，一数据解码有效标志产生电路，一数据解码电路，一帧尾检测电路，一状态标志产生电路，一接收编码错误检测逻辑电路；利用数字累加器对半个数据编码周期内的副载波高电平信号进行累加，通过累加值得到编码周期内的副载波在编码周期内的存在位置，然后对照ISO/IEC15693协议规定的编码规律，利用状态标志产生电路，来检测帧头，帧尾，对数据解码以及产生编码错误标志。本发明能有效提高其抗干扰性能。
56. 106487397 发送电路
CN
08.03.2017
H04B 1/04 Loading...
H04B 1/04
Loading...
201610946721.0
上海华虹集成电路有限责任公司
王吉健
H04B 1/04
Loading...
本发明公开了一种改进的发送电路。此电路的特点是先用数字载波生成电路产生两路正交的中频信号对两路待调制信号用两个乘法器进行调制，其中中频信号的频率称为f1，然后用加法器把中频调制后的两个信号合在一起，再与电压控制振荡器产生的高频信号用乘法器进行混频，其中高频信号的频率称为f2，最后用一个带通滤波器把混频后的f1‑f2频率信号滤掉，保留频率为f1+f2的信号，给功率放大器放大后，经过天线发送出去。本发明能够改善发送电路中的功率放大器对发送性能的影响。
57. 106484477 安全的软件下载与启动方法
CN
08.03.2017
G06F 9/445 Loading...
G06F 9/445
Loading...
201610885227.8
上海华虹集成电路有限责任公司
王吉健
G06F 9/445
Loading...
本发明公开了一种安全的软件下载与启动方法，包括如下步骤：步骤1、采用硬件逻辑电路校验由软件实现的启动程序；步骤2、由所述启动程序或者硬件逻辑电路读取下载标志字段；步骤3、如果所述下载标志字段显示目前设备处于可下载应用程序阶段，则启动程序校验下载指令处理程序，然后执行下载指令处理程序；如果所述下载标志字段显示目前设备处于不可下载应用程序阶段，则启动程序校验应用程序，然后执行应用程序。本发明能够抵御攻击者采用不同手段对设备进行的攻击，提高设备的安全性。
58. 106487384 用于数模转换电路的自校准电路
CN
08.03.2017
H03M 1/10 Loading...
H03M 1/10
Loading...
102016000885229
上海华虹集成电路有限责任公司
王吉健
H03M 1/10
Loading...
本发明公开了一种用于数模转换电路的自校准电路，包括：两个电流相加电路，一个电流比较电路，一个逻辑处理电路，一个编码映射电路；该自校准电路对数模转换电路中的基准电流源进行一系列的测量，组合，排序与映射。本发明可以提高数模转换电路输出电平的准确性。
59. 106484585 非接触式智能卡芯片仿真器
CN
08.03.2017
G06F 11/26 Loading...
G06F 11/26
Loading...
102016000929751
上海华虹集成电路有限责任公司
许国泰
G06F 11/26
Loading...
本发明公开了一种非接触式智能卡芯片仿真器，包括：仿真芯片，监控模块，等效卡头以及安装在用户电脑上的集成开发环境软件；所述监控模块通过外部复位信号线与等效卡头连接，通过内部复位信号线与所述仿真芯片连接，通过调试接口通道与集成开发环境软件进行信息传递；所述仿真芯片处于复位状态时，不能执行用户程序；所述仿真芯片处于工作状态时，能够在用户程序执行遇到断点停止后，切换执行监控程序导出各种状态和数据，能继续单步执行用户程序，供跟踪执行流程。本发明能够方便用户程序的开发和调试，提高用户程序的开发调试效率。
60. 106485020 带有非易失性存储器的处理器芯片仿真器
CN
08.03.2017
G06F 17/50 Loading...
G06F 17/50
Loading...
201610929709.9
上海华虹集成电路有限责任公司
许国泰
G06F 17/50
Loading...
本发明公开了一种带有非易失性存储器的处理器芯片仿真器实现方法，等效控制逻辑模块处于用户模式时，模拟等效非易失性存储器读写操作时序控制功能和性能，配合SRAM存储器一起等效产品芯片中非易失性存储器的读写操作时序、功能和性能；停止运行用户程序时，用户通过集成开发环境软件向非易失性存储器区域下载代码、填充或修改数据时，监控模块控制等效控制逻辑模块处于监控模式，等效控制逻辑模块与SRAM存储器一起等效为标准的SRAM存储器操作时序、功能和性能，集成开发环境软件下发的操作标准SRAM存储器指令直接访问和操作这块非易失性存储器区域。本发明能保证仿真器功能性能真实性的同时，提高仿真器的易用性和调试性能。
61. 106484584 处理器芯片仿真器
CN
08.03.2017
G06F 11/26 Loading...
G06F 11/26
Loading...
102016000929731
上海华虹集成电路有限责任公司
许国泰
G06F 11/26
Loading...
本发明公开了一种处理器芯片仿真器，包括仿真芯片，监控模块，监控程序存储器以及用户电脑上的集成开发环境。仿真芯片模拟产品芯片所有功能，仿真芯片内置或外挂用户存储存储器，用户存储器内Code区的保留区域设置与产品芯片一致，用户程序执行进入保留区域时会产生不可屏蔽越界中断。仿真芯片有用户模式和监控模式两种工作状态，用户模式下，仿真芯片从用户程序存储器取指执行用户程序；监控模式下，仿真芯片通过数据/地址总线从所述监控程序存储器读取和执行监控程序，不取指执行用户程序，且PC值跨越进入Code区保留区域地址范围时不产生不可屏蔽越界中断。本发明能方便用户程序的开发和调试，有助于提高代码开发效率。
62. 103364706 验收测试装置及一次性可编程器件的验收测试方法
CN
08.03.2017
G11C 29/00 Loading...
G11C 29/00
Loading...
201310321124.5
上海华虹宏力半导体制造有限公司
奚凯华
G11C 29/00
Loading...
本发明提供一种验收测试装置及一次性可编程器件的验收测试方法中，采用了具有擦除区的验收测试装置，所述擦除区能够对经测试台测试后的待测晶圆进行紫外擦除，如此就不需要将晶圆搬运到专门的紫外区域，从而提高大大的提高了工作效率，也避免了由于搬运而可能导致的杂质产生这一问题，间接的提高了良率。
63. 106484364 基于过渡效应环形振荡器的随机数发生器
CN
08.03.2017
G06F 7/58 Loading...
G06F 7/58
Loading...
102016000888531
上海华虹集成电路有限责任公司
范志祥
G06F 7/58
Loading...
本发明公开了一种基于过渡效应环形振荡器的随机数发生器，包括：一随机数核心电路，用于产生一段不固定时间的振荡信号，最终稳定在固定高电平或低电平；一控制电路，用于产生所述随机数核心电路及计数器电路的复位信号；一计数器，其复位结束后使能随机数核心电路；对随机数核心电路产生的脉冲进行计数。本发明具有更高的速率和更好的抗攻击性能。本发明可用于各种密码系统中。
64. 102693906 削弱侧壁再沉积的方法、刻蚀方法及半导体器件制造方法
CN
01.03.2017
H01L 21/28 Loading...
H01L 21/28
Loading...
102012000191450
上海华虹宏力半导体制造有限公司
熊磊
H01L 21/28
Loading...
本发明提供了一种削弱侧壁再沉积的方法、刻蚀方法及半导体器件制造方法。根据本发明的削弱侧壁再沉积的方法包括：在衬底上布置栅极氧化物层；在所述氧化物层上布置多晶硅层；在所述多晶硅层上布置第一金属层；在所述第一金属层上布置金属氮化物层；在所述金属氮化物层上布置第二金属层；在所述第二金属层上布置氮化硅层；在所述氮化硅层上布置光刻胶层；形成所述光刻胶层、所述氮化硅层以及所述第二金属层的上半部的包含侧壁的图案；执行钨穿透步骤，其中从自下而上地喷射可与第二金属层的金属发生反应的反应气体，以清除所述侧壁上的基于第二金属层的金属的聚合物；以及在钨穿透步骤之后执行所述光刻胶层的剥离。
65. 102543716 金属硅化物阻挡层的形成方法
CN
01.03.2017
H01L 21/314 Loading...
H01L 21/314
Loading...
102012000061075
上海华虹宏力半导体制造有限公司
王卉
H01L 21/314
Loading...
本发明涉及一种金属硅化物阻挡层的形成方法，包括以下步骤：提供一衬底，所述衬底内具有隔离结构，所述隔离结构两侧的衬底表面上分别有第一栅极结构和第二栅极结构，所述第一栅极结构两侧的衬底内具有轻掺杂源漏注入区；沉积富硅二氧化硅层；对第一栅极结构两侧进行离子注入，形成重掺杂源漏注入区；沉积硅烷层；涂敷光刻胶，光刻形成第一窗口，所述第一窗口内暴露出所述第一栅极结构区域；干法刻蚀去除第一窗口内的硅烷层；湿法刻蚀去除第一窗口内的富硅二氧化硅层；去除光刻胶。本发明采用富硅二氧化硅层和硅烷层的金属硅化物阻挡层，富硅二氧化硅相比二氧化硅具有较高消光系数，能减少等离子体紫外线对衬底的损伤，从而提高阈值电压的均匀性。
66. 102354520 低功耗读出放大器
CN
01.03.2017
G11C 7/06 Loading...
G11C 7/06
Loading...
102011000342075
上海华虹宏力半导体制造有限公司
杨光军
G11C 7/06
Loading...
本发明公开了一种低功耗读出放大器，至少包括第一初始电压控制电路、第一传输门电路、读延迟控制电路、译码控制电路以及输出电路，其通过读延迟控制电路控制第一传输门电路的导通或截止，使得本发明仅在读取存储单元时读出放大器存在功耗，而在不读取存储单元时读出放大器无直流通路不消耗电流，降低了读出放大器的功耗，进而实现了一种适合非接触式通信的超低功耗的读出放大器。
67. 105129726 MEMS器件的制作方法
CN
01.03.2017
B81C 1/00 Loading...
B81C 1/00
Loading...
102015000490478
上海华虹宏力半导体制造有限公司
张振兴
B81C 1/00
Loading...
本发明揭示了一种MEMS器件的制作方法。该方法包括：在MEMS器件的制作过程中，采用氩离子束物理轰击去除暴露出的部分氮化钽层及下方的AMR层，避免了现有技术刻蚀氮化钽层容易产生聚合物的问题，从而使得刻蚀后形成的开口侧壁平坦，开口精确，提高了产品的良率。
68. 106443415 带存储单元的集成芯片复测方法
CN
22.02.2017
G01R 31/28 Loading...
G01R 31/28
Loading...
201610971236.9
上海华虹集成电路有限责任公司
邓俊萍
G01R 31/28
Loading...
本发明公开了一种带存储单元的集成芯片复测方法，在每个关键节点对存储单元写入标志位来标记该节点测试项的通过或失效；读取每个关键节点的标志位决定是否进行该节点测项测试及之后测试内容。本发明能够最大限度保证测试结果的准确性及减少复测时间。
69. 106447805 高速公路收费方法
CN
22.02.2017
G07B 15/06 Loading...
G07B 15/06
Loading...
201510472267.5
上海华虹集成电路有限责任公司
王立
G07B 15/06
Loading...
本发明公开了一种高速公路收费方法，用户在手机上安装APP，并完成注册；在高速公路的入口利用二维码扫描技术实现入口信息采集；在行驶过程中利用手机定位技术实现路径跟踪；在高速公路的出口通过二维码技术完成整体通行信息的上传并缴费。本发明利用手机终端实现路径识别，提高路径识别成功率和系统效率，降低建设成本。
70. 106449646 一种控制闪存浮栅尖端的方法
CN
22.02.2017



201610890612.1
上海华虹宏力半导体制造有限公司
孙访策


本发明提供了一种控制闪存浮栅尖端的方法，包括：针对具有不同版图密度的不同产品使用不同的湿法蚀刻时间进行湿法蚀刻；对湿法蚀刻之后的产品进行自对准干法蚀刻处理；对自对准干法蚀刻处理之后的产品进行扫描式电子显微镜样本的切片；测量样本的浮栅尖端高度，得到版图密度、湿法蚀刻时间与浮栅尖端高度之间的关系的统计结果；利用统计结果，分别以版图密度和浮栅尖端高度为坐标轴作图，得到多组线性关系拟合曲线；利用多组线性关系拟合曲线，确定版图密度引起的浮栅尖端高度变化。由此，本发明提供了一种方法，根据该方法获得的相关性，可以快速地确定湿法蚀刻的工艺条件，使得湿法蚀刻补偿干蚀刻工艺的负载效应的设想成为可能。
71. 106449412 开关N型LDMOS器件的工艺方法
CN
22.02.2017
H01L 21/336 Loading...
H01L 21/336
Loading...
102016000876652
上海华虹宏力半导体制造有限公司
杨新杰
H01L 21/336
Loading...
本发明公开了一种开关N型LDMOS器件的工艺方法，包含：离子注入形成N型埋层、P型埋层；P型外延层形成，然后进行N型深阱的注入及热推进；光刻及刻蚀形成第二STI；进行一次P型离子注入；光刻及刻蚀形成第一STI，以及STI形貌优化；形成N阱及P阱；形成N型漂移区；栅氧化层形成及多晶硅层形成；注入形成P型体区；形成多晶硅栅极；形成侧墙；光刻定义及离子注入形成重掺杂N型区及重掺杂P型区；快速热退火；钴硅化物形成，淀积层间介质。本发明工艺方法在第二STI刻蚀形成之后增加一步低能量的P型注入，配合N型漂移区的光刻定义和离子注入将漂移区掺杂变成了非均匀掺杂；调整Rds和BV更加方便，可以两个注入分开调节。
72. 106449606 一种MIM电容器结构及其制作方法
CN
22.02.2017
H01L 23/64 Loading...
H01L 23/64
Loading...
201610890521.8
上海华虹宏力半导体制造有限公司
王俊杰
H01L 23/64
Loading...
本发明提出了一种MIM电容器结构及其制作方法，形成第一极板、第二极板及第三极板，并将第一极板和第三极板进行电连接，从而形成两个并联的电容，进而能够增加整个MIM电容器结构的电容值，并且不会增加整个芯片的面积，还能够很好的与其他工艺进行兼容。
73. 106449598 测试器件
CN
22.02.2017
H01L 23/544 Loading...
H01L 23/544
Loading...
102016000832753
上海华虹宏力半导体制造有限公司
高超
H01L 23/544
Loading...
一种测试器件，包括：多个用于测试的测试结构；多个连接垫组，所述多个连接垫组沿第一方向排列，所述连接垫组包括沿所述第一方向排列的多个连接垫，同一连接垫组内多个所述连接垫分别与不同测试结构相连；相邻连接垫组对应连接垫之间的距离与所述探针间距相等。本发明通过多个连接垫构成连接垫组，并且使同一连接垫组内多个所述连接垫分别与不同测试结构相连，从而提高了连接垫组的密度，有利于提高测试结构的密度，减小所述测试器件占的晶圆面积，增加了可用芯片的数量。
74. 106444272 光刻工艺中光学临近修正方法
CN
22.02.2017
G03F 1/36 Loading...
G03F 1/36
Loading...
102016000876654
上海华虹宏力半导体制造有限公司
李伟峰
G03F 1/36
Loading...
本发明公开了一种光刻工艺中光学临近修正方法,本方法只需插入一对校正线即可改善小尺寸线宽的光刻工艺能力。该方法包含：步骤1，选定一块稀疏区线宽区域；步骤2，选择一条线为基准线，其线宽为A，在其两侧各增加一根校正线，线宽为C，线宽C的校正线与基准线间距为B；步骤3，预先设定校正线的线宽C1，然后不断调节间距B，使基准线得到一个最大光刻能力的间距值B1；步骤4，确定上述的最佳的间距值B1，再调节线宽C1，使基准线得到一个最大光刻能力的最佳的线宽值C2；步骤5，确定了线宽C2的值，再调节间距值B1，使线宽为A的基准线得到一个最大光刻能力，进一步得到间距值B2；步骤6，记录此时校正线的线宽值C2及间距值B2，即是校正线的最佳设计值。
75. 106452400 射频开关电路
CN
22.02.2017
H03K 17/081 Loading...
H03K 17/081
Loading...
201610890770.7
上海华虹宏力半导体制造有限公司
刘张李
H03K 17/081
Loading...
本发明提供了一种射频开关电路，包括由M个晶体管连接组成的晶体管链，还包括由M个第一电阻串联组成的电阻链，该电阻链上有M个连接点，所述M个晶体管的衬底依次通过不同的第二电阻依次连接在所述M个连接点上；还提供了另一种射频开关电路，包括由N个第一电阻串联组成的第一电阻链和由M‑N个第一电阻串联组成的第二电阻链，该第一电阻链上有N个连接点，第二电阻链上有M‑N个连接点，所述晶体管链中前N个晶体管的衬底上通过一个不同的第二电阻依次连接在所述N个连接点上，后M‑N个晶体管的衬底上通过一个不同的第二电阻依次连接在所述M‑N个连接点上。这两种射频开关电路能够降低晶体管源极和漏极之间的最大压差，使晶体管上的电压分布更均匀。
76. 106449683 COMS 图像传感器及其制作方法
CN
22.02.2017
H01L 27/146 Loading...
H01L 27/146
Loading...
201610884650.6
上海华虹宏力半导体制造有限公司
令海阳
H01L 27/146
Loading...
本发明提供了一种COMS图像传感器及其制作方法，在逻辑区进行N型或P型源漏注入时，先在所述半导体衬底上涂覆第一光刻胶，通过曝光与显影暴露出需要进行源漏注入的源漏区，然后刻蚀部分厚度的介质层，进行N型或P型源漏注入，由于第一光刻胶的保护像素区内的介质层未被刻蚀，在所述像素区内的感光二极管区进行离子注入时，所述介质层防止离子注入对感光二极管表面的半导体衬底造成损伤，从而避免因半导体损伤造成的COMS图像传感器白点，提高了COMS图像传感器的质量；并且该方法简单，便于操作，不会对COMS图像传感器的性能造成影响。
77. 106449645 一种提高存储器单元的数据保持力的方法
CN
22.02.2017



201610884655.9
上海华虹宏力半导体制造有限公司
魏代龙


本发明提供了一种提高存储器单元的数据保持力的方法，包括：第一步骤：在晶圆中制造存储器单元的工艺中，执行到浮栅的隔离侧墙的沉积步骤；第二步骤：对晶圆执行快速热氧化处理；第三步骤：执行在晶圆中制造存储器单元的工艺的后续步骤以得到制成的存储器单元。其中，所述浮栅的隔离侧墙的沉积步骤采用SiH2Cl2作为气体源来形成二氧化硅SiO2。本发明提供了一种提高存储器单元的数据保持力的工艺方法，通过在浮栅的隔离侧墙的沉积工艺步骤后加上快速热氧化工艺可以有效提高浮栅的隔离侧墙的膜质，进而有效改善数据保持力。
78. 106448740 一种嵌入式闪存提升良率的筛选办法
CN
22.02.2017
G11C 29/04 Loading...
G11C 29/04
Loading...
201610886002.4
上海华虹宏力半导体制造有限公司
任栋梁
G11C 29/04
Loading...
本发明提供了一种嵌入式闪存提升良率的筛选办法，包括：针对嵌入式闪存的数据区采用第一弱电短时擦除检查筛序方案，针对嵌入式闪存的代码区采用第二弱电短时擦除检查筛序方案，其中第一弱电短时擦除检查筛序方案不同于第二弱电短时擦除检查筛序方案。在现有技术中，对于输入的电压、时间一致，对于输出的读判断条件也一致。本发明可以剔除增加补丁扇区的设计概念，有效控制了芯片的尺寸大小；而且，本发明可以尽可能大的提升良率，物尽其用、满足不同市场的需求。根据本发明的嵌入式闪存提升良率的筛选办法可有利地用于嵌入式闪存的晶圆测试，可以为终端客户降低成品，增产增效。
79. 106449730 带ESD的沟槽型MOSFET器件及其制造方法
CN
22.02.2017
H01L 29/06 Loading...
H01L 29/06
Loading...
201610874759.1
上海华虹宏力半导体制造有限公司
丛茂杰
H01L 29/06
Loading...
本发明公开了一种带ESD的沟槽型MOSFET器件，包括ESD多晶硅以及位于ESD多晶硅下方的氧化膜层，所述氧化膜层的厚度加厚至避免寄生PMOS管开启。本发明还公开了一种制造带ESD的沟槽型MOSFET器件的方法。使用本发明的带ESD的沟槽型MOSFET器件可以减小IGSSR(Gate反向漏电)失效率。
80. 106430078 半导体结构以及半导体结构的形成方法
CN
22.02.2017
B81B 7/02 Loading...
B81B 7/02
Loading...
201610692196.4
上海华虹宏力半导体制造有限公司
赵波
B81B 7/02
Loading...
一种半导体结构以及半导体结构的形成方法，形成方法包括：提供基底；在所述基底上形成第一金属层；在所述第一金属层上形成突起抑制导电层；在所述突起抑制导电层上形成第二金属层。本发明减小了在第二金属层上形成突起的数量以及体积，改善了形成的第二金属层的表面性能，从而使得形成的半导体结构的性能得到改善，例如，半导体结构的良率和可靠性得到提高。
81. 103824593 闪存单元的操作方法
CN
22.02.2017
G11C 16/06 Loading...
G11C 16/06
Loading...
102014000083739
上海华虹宏力半导体制造有限公司
杨光军
G11C 16/06
Loading...
一种闪存单元的操作方法。所述闪存单元的操作方法包括：对第一存储位进行读取操作时，施加第一读取电压至中间电极，施加第二读取电压至第一控制栅极，施加第三读取电压至第二控制栅极和第一位线电极，将第二位线电极与读取电路连接；对第二存储位进行读取操作时，施加第一读取电压至中间电极，施加第二读取电压至第二控制栅极，施加第三读取电压至第一控制栅极和第二位线电极，将第一位线电极与读取电路连接。本发明提供的闪存单元的操作方法，提高了所述闪存单元的耐久性。
82. 103824594 现场可编程门阵列及其开关结构
CN
22.02.2017
G11C 16/06 Loading...
G11C 16/06
Loading...
102014000086089
上海华虹宏力半导体制造有限公司
肖军
G11C 16/06
Loading...
本发明涉及一种现场可编程门阵列及其开关结构。所述现场可编程门阵列包括：分裂栅极存储器、可编程逻辑单元及所述可编程逻辑单元的布线结构；所述布线结构的交点上具备互连节点，所述分裂栅极存储器适于提供所述互连节点之间的互连关系。本发明技术方案能够使现场可编程门阵列的开关结构与其存储器一体化，从而降低成本，提高FPGA的可靠性。
83. 102945834 提高分离栅闪存擦除和耐久性性能的方法
CN
22.02.2017



102012000507169
上海华虹宏力半导体制造有限公司
张雄


一种提高分离栅闪存擦除和耐久性性能的方法，包括：在硅片表面制造包括第一存储位单元和第二存储位单元的闪存存储单元；第一存储位单元和第二存储位单元的侧壁上分别形成自对准的第一氮化硅隔离物和第二氮化硅隔离物；在与形成有第一氮化硅隔离物和第二氮化硅隔离物的闪存存储单元结构邻接的硅片表面形成了第一字线氧化物层；去除第一氮化硅隔离物和第二氮化硅隔离物；在去除了第一氮化硅隔离物和第二氮化硅隔离物的闪存存储单元以及第一字线氧化物层表面整体形成第二氧化物层。闪存存储单元的上表面及侧壁上的第二氧化物层形成了隧穿氧化物层，第一字线氧化物层表面的第二氧化物层和与第一字线氧化物层一起形成了字线氧化物层。
84. 106411497 标量的足长规则NAF序列的生成方法
CN
15.02.2017
H04L 9/00 Loading...
H04L 9/00
Loading...
102016001115348
上海华虹集成电路有限责任公司
徐云秀
H04L 9/00
Loading...
本发明公开了一种标量的足长规则NAF序列的生成方法，包括以下步骤：根据需求选择规则NAF序列的窗口大小w，列出相应窗口大小下规则NAF序列的格式，以及序列中的各种可能的带符号数值X；计算窗口大小为w的标量的规则NAF序列，以带符号的数值表示之；对于不足长的序列，将计算所得最高位窗口中的1移到足长最高位窗口中，并以相应窗口大小下规则NAF序列中最大的负值填充到足长最高位窗口与计算次高位窗口之间的各窗口中；以新计算所得足长的规则NAF序列参与后续的运算。本发明能在采用规则NAF序列的多标量组合点乘中，统一各标量的长度：减少预计算的计算量和存储空间，降低逻辑实现的复杂度。
85. 106391366 一种民用飞机大部件自动化涂装系统
CN
15.02.2017
B05B 13/00 Loading...
B05B 13/00
Loading...
102016001046658
清华大学
关立文
B05B 13/00
Loading...
本发明涉及一种民用飞机大部件自动化涂装系统，其包括喷涂监控系统、喷涂系统和轨迹规划系统；所述喷涂系统由运动控制系统、输调漆系统和喷涂机器人构成；所述轨迹规划系统根据用户需求基于不同的待喷涂零件预设有不同的喷涂轨迹，并将该喷涂轨迹生成喷涂控制指令传输至所述运动控制系统；所述运动控制系统用于对输调漆系统和喷涂机器人进行协调控制，所述输调漆系统在所述运动控制系统控制下对所述喷涂机器人输漆；所述喷涂机器人在所述运动控制系统控制下对待喷涂零件进行喷涂；所述喷涂监控系统实时监测所述喷涂系统的工作状态。本发明能有效规划喷涂路径，提升喷涂效率，实时掌握喷涂状态；可以广泛在自动化喷涂系统领域中应用。
86. 106391367 一种可视化的自动化喷涂监控系统
CN
15.02.2017
B05B 13/00 Loading...
B05B 13/00
Loading...
102016001046687
清华大学
关立文
B05B 13/00
Loading...
本发明涉及一种可视化的自动化喷涂监控系统，其包括通讯系统，通讯系统用于实现输调漆监控系统、喷涂机器人监控系统与输调漆系统、喷涂机器人进行实时通讯；输调漆监控系统向可视化人机交互系统、干涉碰撞检验系统和工艺检测系统传输输调漆状态信息；喷涂机器人监控系统将运动状态信息传输至可视化人机交互系统、干涉碰撞检验系统和工艺检测系统；可视化人机交互系统接收输调漆状态信息和运动状态信息、工艺检测结果、干涉碰撞检测结果，并实时显示；干涉碰撞检验系统用于判断是否会出现干涉和碰撞；工艺检测系统用于检测在喷涂过程中工艺参数是否正确。本发明能保证喷涂工艺正确，有效提升喷涂质量、喷涂效率、安全性和可靠性。
87. 106409832 存储器单元器件及其制造方法
CN
15.02.2017
H01L 27/115 Loading...
H01L 27/115
Loading...
102016000876563
上海华虹宏力半导体制造有限公司
许昭昭
H01L 27/115
Loading...
本发明公开了一种存储器单元器件，包括：栅极ONO层，栅电极材料层和侧墙，源区和漏区分别和对应的侧墙自对准，栅电极材料层和两侧的源漏区完全没有交叠；沟道区包括被栅电极材料层覆盖的栅控沟道区和栅控沟道区两侧的导通沟道区；导通沟道区和对应的源区或漏区相交叠并用于实现栅控沟道区的沟道和源漏区之间的连接；通过调节源区和漏区之间的间距和栅电极材料层的宽度的比值以及导通沟道区的导通电阻来增加存储器单元器件的抗漏极干扰能力。本发明还公开了一种存储器单元器件的制造方法。本发明能极大地改善漏极干扰，并且能保证存储器件的编程、擦除、读的操作的特性基本不变，能不改变单元器件的面积。
88. 106407844 光检测电路
CN
15.02.2017
G06F 21/71 Loading...
G06F 21/71
Loading...
102016001010251
上海华虹集成电路有限责任公司
赵英瑞
G06F 21/71
Loading...
本发明公开了一种光检测电路，包括：一基准电压电路，用于产生一基准电压；一感光二极管，根据光照情况不同产生不同的光生电压；该光生电压对于PN结是正向偏置的，即P端电压高于N端电压；一比较器，对输入的基准电压和光生电压进行比较，判断电路受到的光照情况。本发明具有更高的反应速度，且所占用的芯片面积更小；可以使用多个光检测电路分散放在芯片中，安全性更高，具有更好的抗光攻击性能。
89. 106409712 金属薄膜的检测方法
CN
15.02.2017
H01L 21/66 Loading...
H01L 21/66
Loading...
102016000853043
上海华虹宏力半导体制造有限公司
孙洪福
H01L 21/66
Loading...
一种金属薄膜的检测方法，包括以下步骤：提供半导体衬底，所述半导体衬底的表面具有金属薄膜，所述半导体衬底的表面分中心区域和包围所述中心区域的边缘区域；在所述边缘区域内的多个预设位置，检测光反射率值；根据所述多个预设位置的光反射率值与预设阈值范围的关系，判断所述金属薄膜是否出现异常。本发明方案可以实时辨识金属薄膜的异常情况，有效地避免在半导体衬底上形成的产品的良率降低。
90. 106407631 适用双线性对密码芯片的协处理器实现方法
CN
15.02.2017
G06F 19/00 Loading...
G06F 19/00
Loading...
201510449533.2
上海华虹集成电路有限责任公司
顾海华
G06F 19/00
Loading...
本发明公开了一种适用于双线性对密码芯片的协处理器实现方法，包括如下步骤：输入：s＝29+28+26+24+23+1，p(t)＝36t4+36t3+24t2+6t+1；输出：(a(t)·b(t)+c(t)·d(t))·t-5mod p(t)；步骤1.S＝0；步骤2.从i＝0到4循环；步骤2.1.q＝-(S0+ai·b0+ci·d0)；步骤2.2.S＝(S+ai·b(t)+ci·d(t)+q·p(t))/t；步骤3.从i＝0到3循环；步骤3.1.μ＝Sidiv 2m，γ＝Simod 2m-s·μ；步骤3.2.Si+1＝Si+1+μ，Si＝γ；步骤4.输出S。本发明能够加快双线性对的运算，提高运算速度，计算效率更高。
91. 106409838 SONOS存储器的工艺方法
CN
15.02.2017



102016000929271
上海华虹宏力半导体制造有限公司
许昭昭


本发明公开了一种SONOS存储器的工艺方法,包括：第1步，在硅衬底上形成ONO介质层，淀积多晶硅并刻蚀形成栅极后退火；再在多晶硅栅极表面形成薄氧化层；第2步，淀积一层介质层并刻蚀，在多晶硅栅极两侧形成第一层侧墙；第3步，进行LDD注入，以及卤族离子注入；第4步，淀积介质层并刻蚀，在多晶硅栅极两侧再形成第二层侧墙；第5步，进行源区、漏区的注入，形成SONOS存储器。本发明通过在LDD和卤族离子注入之前介质层淀积工艺步骤，形成LDD和卤族离子注入之前的第一层侧墙，减小了漏、栅的重叠区域，漏端耦合到沟道中的电压减小，从漏端耦合到沟道中的电压被削弱，降低了沟道表面的电势，漏极干扰得到改善。
92. 106407064 双界面智能卡芯片仿真器
CN
15.02.2017
G06F 11/26 Loading...
G06F 11/26
Loading...
102016000929732
上海华虹集成电路有限责任公司
许国泰
G06F 11/26
Loading...
本发明公开了一种双界面智能卡芯片仿真器，包括：仿真芯片，场强检测模块，以及安装在用户电脑上的集成开发环境软件；所述集成开发环境软件通过调试接口通道在所述场强检测模块内设置一个最小载波场强值，所述场强检测模块实时检测是否有非接载波，以及载波场强大小，如果检测到的载波场强大于所述最小载波场强值，则向仿真芯片送出有效的非接复位信号；如果检测到的载波场强小于所述最小载波场强值，则向仿真芯片送出无效的非接复位信号。本发明能够保证双界面智能卡芯片仿真器与产品芯片功能的一致性，提高用户程序的开发调试效率。
93. 106412974 低功耗蓝牙的抗干扰能力测试系统
CN
15.02.2017
H04W 24/06 Loading...
H04W 24/06
Loading...
201610846223.9
上海华虹集成电路有限责任公司
张修远
H04W 24/06
Loading...
本发明公开了一种低功耗蓝牙的抗干扰能力测试系统，包括：13台无线路由器，由所述无线路由器围成一个圆圈；13台无线移动设备，每台无线路由器连接一台无线移动设备；通过无线移动设备与无线路由器传输数据产生2.4GHz的WIFI信号来干扰低功耗蓝牙的信号；低功耗蓝牙被测设备置于13台无线路由器中间，低功耗蓝牙测设备放置于13台无线路由器圈外，通过2台低功耗蓝牙设备之间的通讯，测试低功耗蓝牙的抗干扰能力。本发明能够测量低功耗蓝牙设备通讯时的抗干扰能力。
94. 104425244 锗硅异质结双极型晶体管制造方法
CN
15.02.2017
H01L 21/331 Loading...
H01L 21/331
Loading...
102013000365041
上海华虹宏力半导体制造有限公司
周正良
H01L 21/331
Loading...
本发明公开了一种锗硅异质结双极型晶体管制造方法，是在牺牲介质层淀积和基区窗口打开后，形成一个侧墙并进行高剂量的离子注入，它可以和从重掺杂的基区多晶硅扩散到有源区的较浅的外基区重掺杂一起形成分级的外基区掺杂区。在发射极窗口形成后，进行小剂量低能量的选择性集电区离子注入。由于上面的两次离子注入都是自对准进行的，在分别降低外基区电阻和集电区电阻的同时，可以控制基区‑集电区电容为最低，这样可极大地提高器件的射频特性，如特征频率、功率增益等，工艺流程简单易于实施。
95. 104158497 低噪声放大器
CN
15.02.2017
H03F 1/26 Loading...
H03F 1/26
Loading...
102013000177992
上海华虹宏力半导体制造有限公司
朱红卫
H03F 1/26
Loading...
本发明公开了一种低噪声放大器，包括：级联的第一级放大电路和第二级放大电路，第一级偏置电路，第二级偏置电路，输出阻抗匹配电路。第一级放大电路包括共源极连接的第一NMOS管，第一NMOS管的漏极和电源电压之间串联有第一电阻和第一电感，第二级放大电路包括共源共栅CMOS放大器。本发明通过两级放大电路的级联，能够大大提高电路的增益性能和噪声性能；第一级放大电路的漏端的第一电感负载，能使第一级放大电路的负载端总阻抗在一个较宽的频率范围内保持大致不变，能使整个电路的高频增益提高且稳定；第二级放大电路采用共源共栅放大器能使得整个低噪声放大器同时获得较佳的噪声性能和增益性能。
96. 104218001 闪存栅极的制造方法
CN
15.02.2017



102013000210343
上海华虹宏力半导体制造有限公司
郭振强


本发明公开了一种闪存栅极的制造方法，包括步骤：形成浅沟槽场氧隔离出有源区。进行离子注入形成闪存的阱区。在硅衬底的表面依次生长ONO层和多晶硅层并对多晶硅层进行掺杂。在多晶硅层表面沉积金属硅化钨层。依次采用炉管工艺和化学气相淀积工艺生长第四氮化硅层和第五氮化硅层并叠加形成栅极硬掩膜层。采用光刻刻蚀工艺依次对栅极硬掩膜层、金属硅化钨层和多晶硅层进行刻蚀并形成闪存的栅极。本发明能够使栅极保持良好的形貌，能对闪存的ONO缺陷进行良好的修复从而提高闪存的寿命以及消除单独采用化学气相淀积工艺形成氮化硅层时所带来的耐久性测试问题，能有效防止多晶硅耗尽。
97. 104425480 高压静电保护结构
CN
15.02.2017
H01L 27/02 Loading...
H01L 27/02
Loading...
102013000362902
上海华虹宏力半导体制造有限公司
苏庆
H01L 27/02
Loading...
本发明公开了一种高压静电保护结构，包括：一N型LDMOS置于一硅衬底上方的P型埋层内；多晶硅栅右侧有源区是LDMOS漏区，包括：设置于P型埋层右侧上部的高压N阱和第一N+型扩散区，第一N+扩散区与多晶硅栅之间相隔一场氧化区，第一N+扩散区及该场氧化区均被高压N阱包围；多晶硅栅的左侧有源区是LDMOS的源区，包括：设置于P型埋层右侧上部的高压P阱和N阱；部分第二N+扩散区和第一P+扩散区位于N阱上方，其余部分第二N+扩散区位于高压P阱上部，第二P+扩散区位于高压P阱上方；第一P+扩散区、第二P+扩散区和第二N+扩散区之间具有场氧化区；第一P+扩散区、第二P+扩散区和多晶硅栅引出并接接地，第一N+扩散区引出作为静电输入端。本发明提供一种不易触发闩锁效应的高压静电保护结构。
98. 103903651 双线串行端口内建自测电路及其通讯方法
CN
15.02.2017
G11C 29/12 Loading...
G11C 29/12
Loading...
102012000571704
上海华虹宏力半导体制造有限公司
黄昊
G11C 29/12
Loading...
本发明公开了一种双线串行端口内建自测电路用于对存储器进行测试，包括：端口模块，将测试仪传入的数据和读写控制信号并行发送给控制模块；复位线用于接收复位信号对电路初始化复位，使能线输出测试使能信号用于使能测试电路；双线串行总线包括：时钟线和数据线；控制模块包括：ID寄存器、状态寄存器、命令寄存器和测试寄存器；控制模块接受所述时钟线和复位线的控制，还具有外部时钟线接收外部时钟，其将控制信号发送至被测电路。本发明还公开了一种利用所述内建自测电路对存储器进行测试的通讯方法。本发明的内建自测电路，能节省测试资源。本发明的通讯方法能减少测试通讯线以及测试指令通讯占用的时间，能提高测试效率，减少测试资源浪费。
99. 104037082 用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法
CN
15.02.2017
H01L 21/336 Loading...
H01L 21/336
Loading...
102013000068065
上海华虹宏力半导体制造有限公司
陈正嵘
H01L 21/336
Loading...
本发明公开了一种用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法，包括：步骤1、ONO结构的刻蚀阻挡层的形成；步骤2、刻蚀阻挡层开孔刻蚀；步骤3、深沟槽刻蚀及栅氧生长；步骤4、栅多晶硅填充及同刻；步骤5、第二层氧化膜刻蚀；步骤6、多晶硅氧化；步骤7、预留部分的氮化膜刻蚀；步骤8、预留部分的第一层氧化膜刻蚀；步骤9、沟槽式接触孔形成。本发明解决了小间距尺寸的沟槽功率绝缘栅场效应晶体管中接触孔对准精度问题，提高工艺可控性，为进一步缩小沟槽功率绝缘栅场效应晶体管的间距尺寸提供了可行的解决方案。
100. 104124209 CMOS器件的制造方法
CN
15.02.2017
H01L 21/8238 Loading...
H01L 21/8238
Loading...
102013000151384
上海华虹宏力半导体制造有限公司
郭振强
H01L 21/8238
Loading...
本发明公开了一种CMOS器件的制造方法，包括步骤：形成浅沟槽场氧并隔离出有源区。形成CMOS器件的阱区。在硅衬底的正面依次生长栅氧化层、多晶硅层并对多晶硅层进行掺杂。依次沉积金属硅化钨层和顶层氮化硅层。采用光刻工艺定义出栅极图形，依次对顶层氮化硅层、金属硅化钨层和多晶硅层进行干法刻蚀工艺形成栅极结构，金属硅化钨层的刻蚀采用干法异向刻蚀加干法同向刻蚀。本发明能够使得刻蚀后的栅极中金属硅化钨会相对于顶层氮化硅层和多晶硅层会向栅极中心凹陷一段距离，能使后续在金属硅化钨处形成的侧墙的厚度增加，能够提高CMOS器件的自对准接触孔和栅极之间的击穿电压，提高器件的性能。
101. 104103588 CMOS器件的制造方法
CN
15.02.2017
H01L 21/8238 Loading...
H01L 21/8238
Loading...
102013000124021
上海华虹宏力半导体制造有限公司
陈瑜
H01L 21/8238
Loading...
本发明公开了一种CMOS器件的制造方法，包括：形成浅沟槽场氧，阱区。依次生长栅氧化层、多晶硅层并对多晶硅层进行N型和P型离子注入，光刻刻蚀形成栅极；栅极包括相接触的第一栅极和第二栅极。形成源漏区。形成层间膜；光刻刻蚀形成长条形接触孔，长条形接触孔跨过第一栅极和第二栅极的接触界面实现和第一栅极和第二栅极同时接触。本发明能省略采用金属硅化物实现NMOS和PMOS器件的栅极互联的步骤，从而能减少接触孔和栅极之间的寄生电阻和电容、提供器件的速度，能消除PMOS器件的栅极的硼掺杂浓度减淡以及硼减淡引起的多晶硅耗尽的问题，能消除在接触孔形成之前引入金属元素从而能提高器件的可靠性。
102. 104184415 压控振荡器
CN
15.02.2017
H03B 5/32 Loading...
H03B 5/32
Loading...
102013000190874
上海华虹宏力半导体制造有限公司
朱红卫
H03B 5/32
Loading...
本发明公开了一种压控振荡器，包括双极型压控振荡器单元和输出缓冲器单元。双极型压控振荡器单元具有差分结构，包括LC谐振电路模块和负阻电路模块。LC谐振电路模块用于产生所需振荡频率的第一振荡信号。负阻电路模块包括一对第一双极型晶体管组成。输出缓冲单元包括两个第二双极型晶体管，两个第二双极型晶体管的基极分别连接一个LC谐振电路模块的第一输出端口，两个第二双极型晶体管的发射极作为压控振荡器的两个第二输出端口并输出第二振荡信号的差分对。本发明能提高振荡信号的功率，能在不改变振荡信号的振荡频率条件下降低电路的相位噪声，能实现在射频探针台上对振荡信号的射频参数进行在线测试。
103. 103886909 编程电压调整方法
CN
15.02.2017
G11C 16/34 Loading...
G11C 16/34
Loading...
102014000098305
上海华虹宏力半导体制造有限公司
钱亮
G11C 16/34
Loading...
本发明揭示了一种编程电压调整方法，包括：设置一写入干扰电压值Vrtst，所述写入干扰电压值大于已定编程电压；检测所述写入干扰电压值是否适应于晶圆上的各个晶粒，并据此分别设置编程电压范围；将晶圆上的各个晶粒的编程电压分别对应调整到所述编程电压范围中。这形成了一种动态的适应模式，从而在工艺上提高了编程电压的范围，并且，这对于某些具有较大工艺波动的产品而言，更具有适应性，能够使得检测良率提高，以提升产品的质量。
104. 104282689 嵌入FRD的IGBT器件及制造方法
CN
15.02.2017
H01L 27/06 Loading...
H01L 27/06
Loading...
102013000280489
上海华虹宏力半导体制造有限公司
颜树范
H01L 27/06
Loading...
本发明公开了一种嵌入FRD的IGBT器件，形成于N型硅衬底上并由多个IGBT元胞和多个FRD元胞交替排列形成；各FRD元胞区域位于局部场氧层底部，IGBT元胞区域为局部场氧层之间区域。各FRD元胞区域的P型区由形成于局部场氧层底部的第一P+区组成；各IGBT元胞区域的沟槽栅一侧和局部场氧层接触且该侧不形成沟道，另一侧位于硅衬底中并用于形成沟道。本发明沟槽栅的单边结构能够器件工作时通过第一P+区会向N型硅衬底中注入空穴，从而能够增加对漂移区的空穴注入，减少导通压降。本发明中各FRD元胞区域位置直接位于局部场氧层的底部，并不需要额外占用芯片面积，所以本发明能够节省芯片尺寸。本发明还公开了一种嵌入FRD的IGBT器件的制造方法。
105. 104124945 占空比校准电路
CN
15.02.2017
H03K 3/017 Loading...
H03K 3/017
Loading...
102014000353784
上海华虹宏力半导体制造有限公司
陈丹凤
H03K 3/017
Loading...
一种占空比校准电路，包括半周期延迟电路、控制信号产生电路以及触发电路。所述半周期延迟电路适于对输入时钟进行半周期延迟处理以产生第一延迟时钟；所述控制信号产生电路适于根据所述输入时钟产生控制信号，所述控制信号在所述输入时钟的触发沿时刻为第一电平，否则为第二电平；所述触发电路适于根据所述第一延迟时钟和所述控制信号产生输出时钟，所述输出时钟的状态在所述第一延迟时钟的触发沿到来时更新为所述第二电平，在所述控制信号为所述第一电平时更新为所述第一电平。本发明提供的占空比校准电路稳定时间短。
106. 104064218 用于EEPROM灵敏放大器的时序控制产生电路
CN
15.02.2017
G11C 16/26 Loading...
G11C 16/26
Loading...
102013000088558
上海华虹宏力半导体制造有限公司
傅俊亮
G11C 16/26
Loading...
本发明公开了一种用于EEPROM灵敏放大器的时序控制产生电路，包括第一CMOS反相器、第二CMOS反相器、延迟电容、镜像电流和一个由NMOS组成的延迟电容的放电路径。延迟电容通过第一CMOS反相器的输出端进行充电。延迟电容的放电电流路径包括两条：包括电流大小固定的镜像电流和由NMOS管组成的另一条电流路径。NMOS管的放电路径的电流大小能够随着电源的电压变化而变化，当电源电压降低并使延迟电容减少时，延迟电路的放电电流会随之减少，使电源电压在降低前后延迟电容的放电时间的差值会减少，有利于灵敏放大器的读取。
107. 103852711 利用探针台测试晶圆的方法
CN
15.02.2017
G01R 31/28 Loading...
G01R 31/28
Loading...
102012000501682
上海华虹宏力半导体制造有限公司
辛吉升
G01R 31/28
Loading...
本发明公开了一种探针台的结构，该探针台内部设计有可移动的支架，用于支撑晶圆，并带动晶圆一起移动；探针台的卡盘固定不动，且上表面面积大于或等于被测芯片的面积，小于被测晶圆的面积。本发明还公开了利用上述探针台测试晶圆的方法，步骤包括：1)在支架的上表面加负压；2)将被测晶圆放置在支架上方，利用负压吸住晶圆；3)晶圆跟随支架移动，当被测芯片移动到卡盘和探针卡中间时，对芯片进行测试。本发明通过减小探针台卡盘的上表面面积，并利用多根支架固定支撑晶圆，使薄晶圆的背部可以和探针台的卡盘很好地接触，从而提高了测试的精度。
108. 103456784 高压P型LDMOS器件及制造方法
CN
15.02.2017
H01L 29/78 Loading...
H01L 29/78
Loading...
102012000174552
上海华虹宏力半导体制造有限公司
邢超
H01L 29/78
Loading...
本发明公开了一种高压P型LDMOS器件，是利用浅槽隔离结构刻蚀工艺来改善其击穿电压的方法，将高压PLDMOS的漏扩展区P型阱的注入能量微调，使垂直方向参杂浓度的峰值位于硅片中0.3μm～0.5μm深度，与浅槽隔离结构刻蚀深度相近，通过浅槽隔离结构刻蚀，可使浅槽隔离结构下方的P型阱的掺杂浓度降低，通过后续的热推进工艺，可在器件漏端形成台阶状的P型阱，靠近N型阱的P型阱区域浓度低、结深较浅；漏端下方的P型阱区域浓度高、结深较深。这种新的结构可以分别优化水平方向的PN结构的击穿电压和垂直方向的PNP结构的穿通电压，使器件的击穿电压提高，比导通电阻减小。本发明还公开了所述高压P型LDMOS器件的制造方法。
109. 104183640 用于ESD保护的DDDMOS器件结构
CN
15.02.2017
H01L 29/78 Loading...
H01L 29/78
Loading...
102013000196161
上海华虹宏力半导体制造有限公司
苏庆
H01L 29/78
Loading...
本发明公开了一种DDDMOS结构，包括：形成于P阱中的P+注入区、N‑注入区和场氧，形成于P阱上方的多晶硅栅，N+注入区形成于所述N‑注入区上部；其中，所述N+注入区的下方的N‑注入区中形成有N型泄放区，所述N‑注入区下方的P阱中形成有P型泄放区。本发明还提供了一种DDDMOS结构的制造方法。本发明的DDDMOS结构其与现有DDDMOS结构相比较能提高ESD电流泄放能力。
110. 104416462 抛光垫修整盘的清洗装置
CN
15.02.2017
B24B 53/017 Loading...
B24B 53/017
Loading...
102013000363142
上海华虹宏力半导体制造有限公司
祝志敏
B24B 53/017
Loading...
本发明公开了一种抛光垫修整盘的清洗装置，其包括清洗杯、清洗刷承载装置、清洗刷、中心喷嘴、第一阀门、动力纯水管路、驱动轴、轴承、气缸、电机、控制器；清洗刷，固定在清洗刷承载装置顶面；轴承上端固定在清洗刷承载装置，下端连接到气缸，气缸驱动轴承上下移动；驱动设置有通孔，枢固定在轴承内，上端穿出清洗刷承载装置，下端连接到电机；电机固定在轴承内，用于驱动驱动轴旋转；中心喷嘴固定在驱动轴上端并同驱动轴的通孔连通；第一阀门连接在驱动轴下端的通孔及动力纯水管路间；动力纯水管路用于提供高压去离子水；控制器用于根据清洗触发信号及清洗结束信号控制气缸、电机及第一阀门工作。本发明，能确保抛光垫修整盘表面清洁。
111. 106409673 非晶碳膜的形成方法以及微机电系统器件的制作方法
CN
15.02.2017
H01L 21/324 Loading...
H01L 21/324
Loading...
102016000885979
上海华虹宏力半导体制造有限公司
吴建荣
H01L 21/324
Loading...
本发明公开了一种非晶碳膜的形成方法以及微机电系统器件的制作方法，所述非晶碳膜的形成方法包括：提供一基底；在所述基底上沉积一非晶碳膜；对所述非晶碳膜进行一热处理工艺。本发明通过对所述非晶碳膜进行一热处理工艺，能够完全去除所述非晶碳膜表面的水汽，同时使所述非晶碳膜的材质更加致密，所述微机电系统器件的制作方法采用所述非晶碳膜作为牺牲层，增强后续后层结构与所述非晶碳膜之间的粘合性，防止后层结构的滑动或脱落，从而提高相应器件的性能。
112. 104037206 超级结器件及制造方法
CN
15.02.2017
H01L 29/06 Loading...
H01L 29/06
Loading...
102013000073595
上海华虹宏力半导体制造有限公司
肖胜安
H01L 29/06
Loading...
本发明公开了一种超级结器件，P型半导体薄层分成两层，底层由P型离子注入区组成、顶层由填充于深沟槽中的P型硅组成，整个P型薄层的深度由底层的底部表面和顶层的顶部表面之间的纵向距离决定，消除了深沟槽的深度变化对P型薄层的深度的影响，能使P型薄层的深度得到精确控制并提高其深度的均一性，能提高器件的击穿电压；能使深沟槽的深度变化范围由底层的P型离子注入区的深度决定，能大大扩大深沟槽的工艺窗口，降低了工艺的复杂度和工艺成本，能满足P型和N型半导体薄层的载流子浓度不断提高的要求，能够采用高浓度的N型外延层并能获得更低比导通电阻的超级结器件。本发明还公开了一种超级结器件的制造方法。
113. 103426750 一种无金属线切口问题的金属湿法蚀刻方法
CN
15.02.2017
H01L 21/3213 Loading...
H01L 21/3213
Loading...
102012000162934
上海华虹宏力半导体制造有限公司
陈莹莹
H01L 21/3213
Loading...
本发明公开一种无金属线切口问题的金属湿法蚀刻方法，其包含：1、晶圆上依次溅镀钛金属层、氮化钛层、铝金属层和氮化钛薄膜；2、涂覆光刻胶并进行显影；3、紫外线硬化处理光刻胶；4、湿法蚀刻制成镀有氮化钛薄膜的金属线；5、去除氮化钛薄膜上的光刻胶；6、清洗晶圆表面以及镀有氮化钛薄膜的金属线；7、湿法蚀刻掉未制成金属线区域内的钛金属层、氮化钛层、金属线上镀有的氮化钛薄膜；8、蚀刻后灰化处理；9、蚀刻后检查。本发明在金属层上增加氮化钛薄膜，利用氮化钛薄膜的平滑表面，优化光刻胶与金属层之间的附着力，解决金属线上金属线切口的问题，提高产品良率；该增加的氮化钛薄膜最后可用湿法蚀刻去除，以获得和原来一样的金属层结构。
114. 103700649 应用于外延工艺的光刻标记及方法
CN
15.02.2017
H01L 23/544 Loading...
H01L 23/544
Loading...
102012000367921
上海华虹宏力半导体制造有限公司
王雷
H01L 23/544
Loading...
本发明公开了一种应用于外延工艺的光刻标记及方法，光刻标记被放置在介质材料中，且任何一个外边界或外界面均被外延难以生长的保护层所包围。本发明将光刻标记彻底和硅材料隔绝，彻底解决了外延生长对光刻标记的影响。
115. 104064460 适用于IGBT薄型硅片的背面杂质激活方法
CN
15.02.2017
H01L 21/331 Loading...
H01L 21/331
Loading...
102013000090771
上海华虹宏力半导体制造有限公司
郑刚
H01L 21/331
Loading...
本发明公开了一种适用于IGBT薄型硅片的背面杂质激活方法，步骤包括：1）将IGBT薄型硅片传送入快速灯退火腔室，并使硅片背面注入掺杂区朝向加热灯的照射面；2）调整加热灯阵列控制程式，使加热灯只能单向照射硅片背面；3）设置加热灯输出功率，并开启加热灯，使硅片背面迅速升温；4）当硅片温度达到设定的退火温度后，关闭加热灯，保温1～2秒，然后急速冷却硅片。本发明利用单向灯阵列加热退火方式，在不影响IGBT薄型硅片正面铝线以及不增加设备投资的基础上，提高了IGBT薄型硅片背面杂质的激活率。
116. 104113328 用于锁相环的相位比较器
CN
15.02.2017
H03L 7/085 Loading...
H03L 7/085
Loading...
102013000140606
上海华虹宏力半导体制造有限公司
朱红卫
H03L 7/085
Loading...
本发明公开了一种用于锁相环的相位比较器，由四级与非门连接成的异或门组成，四级与非门都分别由PMOS和NMOS管连接形成，第一级与非门的PMOS和NMOS管的沟道宽长比分别为第二和三级与非门的PMOS和NMOS管的沟道宽长比的N倍，第二和三级与非门的PMOS和NMOS管的沟道宽长比分别为第四级与非门的PMOS和NMOS管的沟道宽长比的M倍。根据锁相环的工作频率的大小确定M和N值的大小，当锁相环的工作频率提高时，N和M值相应提高，通过提高N值使相位比较器的电流增加、通过提高M值使所述相位比较器的寄生电容减少。本发明具有较高灵敏度，能实现在较高工作频率时候也能准确地检测出相位差，能提高锁相环的性能。
117. 103853854 版图中插入填充图形的方法
CN
15.02.2017
G06F 17/50 Loading...
G06F 17/50
Loading...
102012000496239
上海华虹宏力半导体制造有限公司
李彦正
G06F 17/50
Loading...
本申请公开了一种版图中插入填充图形的方法，包括以下步骤：在每个局部区域的允许插入填充图形的结构中，虚拟地插入标准填充图形。计算该局部区域在虚拟地插入填充图形之后的图形密度，判断其是否大于或等于该局部区域的图形密度的最低要求。如果是，在该局部区域的允许插入填充图形的结构中实际插入该填充图形。如果否，在该局部区域的允许插入填充图形的结构中，虚拟地插入比上一次虚拟插入的填充图形更大的新的填充图形。不断重复直至该局部区域在插入新的填充图形之后的图形密度大于或等于该局部区域的图形密度的最低要求。本申请可以快速地实现在版图中插入填充图形，使得所有局部区域都满足最低的图形密度要求。
118. 104518757 弛豫振荡器
CN
15.02.2017
H03K 3/011 Loading...
H03K 3/011
Loading...
102014000439856
上海华虹宏力半导体制造有限公司
袁志勇
H03K 3/011
Loading...
本发明公开了一种弛豫振荡器，包括：两个比较器，反相器，逻辑单元和开关组合电路；第二比较器的输出端连接反相器，第一比较器和反相器的输出端连接到逻辑单元，逻辑单元根据输入信号进行输出并将输出信息输入到开关组合电路并实现对开关组合电路的控制；第一比较器的第一输入端连接第一充放电路径、第二输入端连接参考电压，第二比较器的第二输入端连接第二充放电路径、第一输入端连接参考电压；开关组合电路分别控制两个充放电路径的充放电并形成振荡信号；通过两个比较器的两个输入端的连接结构使得两个比较器的失调电压对振荡信号的频率的影响正好相反并实现在振荡信号的一个周期内抵消。本发明能提高频率精度，几乎不额外消耗面积功耗。
119. 104539151 BOOST电路
CN
15.02.2017
H02M 3/155 Loading...
H02M 3/155
Loading...
102014000635862
上海华虹宏力半导体制造有限公司
傅俊亮
H02M 3/155
Loading...
本发明公开了一种BOOST电路，包括：第一PMOS管，源极接电源电压、漏极输出第一电压；第一反相电路，输出第一控制信号到第一PMOS管的栅极，电源端连接第一电压；输入信号通过第二反相电路形成第二反相信号，第一电容连接在第一电压和第二反相信号之间；第二PMOS管的源漏串接在第二电容的第一端和第一电压之间，第二电容的第二端接地，第二电容的第一端输出第二电压，第二电压作为电源电压的升压；输入信号通过第三延迟电路形成第三控制信号，第三控制信号连接到第二PMOS管的栅极。本发明能提高boost电压，boost效率更高。
120. 103873066 平方根压缩电路
CN
15.02.2017
H03M 7/30 Loading...
H03M 7/30
Loading...
102014000098496
上海华虹宏力半导体制造有限公司
秦义寿
H03M 7/30
Loading...
本发明提出了一种平方根压缩电路，采用本发明提出的平方根压缩电路能够对输入的电压信号进行压缩处理，并由电压输出端输出，从而能够将具有较大动态范围的信号进行平方根压缩，使得经过电子设备处理后，强信号部分能够完全表现的同时，弱信号部分也能得到充分表现，并且其工艺与CMOS工艺兼容，便于生产和实现。
121. 104517573 偏置电压产生电路和液晶驱动电路
CN
15.02.2017
G09G 3/36 Loading...
G09G 3/36
Loading...
102014000421491
上海华虹宏力半导体制造有限公司
张健忠
G09G 3/36
Loading...
本发明公开了一种偏置电压产生电路，包括：第一偏置电压产生电路，包括串联于电源电压和地之间的多个分压电阻；驱动电流大于第一偏置电压产生电路的第二偏置电压产生电路，包括多个源极跟随器电路，各源极跟随器电路的输出端连接一个偏置电压输出端并提供和第一偏置电压产生电路相同的偏置电压；各源极跟随器电路包括一个以上MOS晶体管源极跟随器和一个以上的第一MOS晶体管开关；通过时钟信号控制第一MOS晶体管开关的通断来控制源极跟随器电路的导通或断开并使整个偏置电压产生电路的驱动电流产生切换。本发明还提供一种液晶驱动电路。本发明能实现输出电压的驱动电流的变化、提高信号的切换速率、降低驱动电路的功耗。
122. 106383788 验证测例判断方法
CN
08.02.2017
G06F 11/36 Loading...
G06F 11/36
Loading...
102016000928389
上海华虹集成电路有限责任公司
朱思良
G06F 11/36
Loading...
本发明公开了一种验证测例判断方法，在仿真阶段，测例驱动验证环境发出激励，验证环境检测待测模块的响应是否正确；在所有激励全部发送，响应收集完毕后，如果功能覆盖率不能达到100％，则认为测例没有按照预设发出激励，发出测例错误仿真不通过的信号。本发明能够自动判定测例是否已经完成需要的功能，减少验证失误。
123. 103219233 晶圆的平坦化方法
CN
08.02.2017
H01L 21/31 Loading...
H01L 21/31
Loading...
102013000103173
上海华虹宏力半导体制造有限公司
顾以理
H01L 21/31
Loading...
本发明提供的晶圆的平坦化方法，通不断的过调整旋转承载台的转速，使得晶圆在涂敷填充材料后进行加速减速转动，能够有效地使得填充材料进入沟槽中，使得沟槽填充完整并获得较佳的平坦效果，解决了较深的沟槽使得焦深受到影响的问题。
124. 103077906 硅片共晶键合检测方法
CN
08.02.2017
H01L 21/66 Loading...
H01L 21/66
Loading...
102013000041875
上海华虹宏力半导体制造有限公司
傅荣颢
H01L 21/66
Loading...
本发明提供了一种硅片共晶键合检测方法，包括：在第一加热板上的第一待键合硅片与第二加热板上的第二待键合硅片对齐的情况下，使第一加热板和第二加热板相对挤压并且加热，从而第一待键合硅片的表面上的第一金属层与第二待键合硅片的表面上的第二金属层由于加热加压而相互熔融，同时在所述第一加热板和所述第二加热板之间施加交流信号，并测量第一加热板、第一待键合硅片、第一金属层、第二加热板、第二待键合硅片和第二金属层组成的整体系统的等效阻抗。当所述整体系统的等效阻抗在预定时间内保持不变时，判断硅片共晶键合制程到达终止点。所述等效阻抗包括等效电阻、等效电容的容抗以及等效电感的感抗之一或者它们的任意组合。
125. 102999464 一种AHB总线时钟切换电路
CN
08.02.2017
G06F 13/40 Loading...
G06F 13/40
Loading...
201110265399.2
上海华虹集成电路有限责任公司
王吉健
G06F 13/40
Loading...
本发明公开了一种AHB总线时钟切换电路，包括：无毛刺时钟切换电路，具有两个输入时钟，时钟选择信号和总线时钟输出；D触发器，D端接时钟选择信号，时钟端接总线时钟输出，其Q端接一异或门的输入端和其它从设备；异或门，其两个输入端分别接所述D触发器的D端和Q端，其输出端接一非门的输入端；非门，其输入端接所述异或门的输出端，其输出端接一与门的一输入端。与门，其一输入端接所述非门的输出端，另一输入端接原有总线上从设备回应信号。本发明的AHB总线时钟切换电路使总线时钟切换不会发生在时钟切换指令后一条指令的执行过程中，不需要从设备能支持时钟频率切换发生在其他指令执行过程中，降低了从设备的设计难度和制造成本。
126. 102903698 半导体器件及集成电路
CN
08.02.2017
H01L 23/528 Loading...
H01L 23/528
Loading...
102012000413922
上海华虹宏力半导体制造有限公司
李乐
H01L 23/528
Loading...
本发明提供一种半导体器件及集成电路。所述一种半导体器件包括：相互平行的两条金属连线，所述金属连线包括：具有至少一个间隙的第一金属层、金属插塞和形成所述间隙上的第二金属层，所述第二金属层通过所述金属插塞与所述第一金属层连接，所述两条金属连线的间隙位置至少部分相互错开。采用本发明的半导体器件，因为两条金属连线而产生的寄生电容会大大降低。
127. 103178206 用于三轴磁传感器的刻蚀方法
CN
08.02.2017
H01L 43/12 Loading...
H01L 43/12
Loading...
102013000060923
上海华虹宏力半导体制造有限公司
熊磊
H01L 43/12
Loading...
一种用于三轴磁传感器的刻蚀方法，包括：在衬底上形成氧化物层，在氧化物层中形成沟槽，在氧化物层上依次形成氮化硅层、镍铁合金层和氮化钽层，以在沟槽中也形成氮化硅层、镍铁合金层和氮化钽层的叠层；在氮化钽层上形成沟槽填充材料层，使得沟槽中完全填充有沟槽填充材料；在沟槽填充材料层上形成深紫外光刻胶，并且形成深紫外光刻胶的图案，从而留下与沟槽一侧的侧壁位置相对应的深紫外光刻胶部分；利用深紫外光刻胶部分作为掩膜对沟槽填充材料层进行刻蚀，从而留下与深紫外光刻胶部分相对应的沟槽填充材料部分；利用深紫外光刻胶部分和沟槽填充材料部分作为掩膜对氮化钽层进行刻蚀，从而留下覆盖有深紫外光刻胶部分的沟槽侧壁上的氮化钽部分。
128. 103236789 电荷泵输出电压的调节电路及存储器
CN
08.02.2017
H02M 3/156 Loading...
H02M 3/156
Loading...
102013000145484
上海华虹宏力半导体制造有限公司
杨光军
H02M 3/156
Loading...
一种电荷泵输出电压的调节电路及存储器。所述电路包括：升压电路、斜率控制电路和输出晶体管，所述升压电路的输入端连接电荷泵的输出端，适于将电荷泵的输出电压升压至第一电压，所述第一电压与电荷泵的输出电压之间的电压差大于输出晶体管的阈值电压；斜率控制电路的输入端连接升压电路的输出端，斜率控制电路的输出端连接输出晶体管的栅极，斜率控制电路的输出电压随斜率控制电路的输入电压变化至所述第一电压，所述斜率控制电路的输出电压的电压变化速度小于斜率控制电路的输入电压的电压变化速度；输出晶体管的漏极和源极分别连接电荷泵的输出端和调节电路的输出端。本发明调节电路的输出电压稳定，减少了后续存储单元擦除操作时的误操作。
129. 103824936 磁感应器的形成方法
CN
08.02.2017
H01L 43/12 Loading...
H01L 43/12
Loading...
102014000083737
上海华虹宏力半导体制造有限公司
赵波
H01L 43/12
Loading...
一种磁感应器的形成方法，包括：提供衬底，在所述衬底上形成磁性材料层；在所述磁性材料层上形成高阻阻挡层；形成图案化的磁性材料层和图案化的高阻阻挡层。采用本发明的方法形成的磁感应器的各向异性磁电阻相对变化率高。
130. 103366827 存储器、通过测试机台对存储器进行测试的方法
CN
08.02.2017
G11C 29/12 Loading...
G11C 29/12
Loading...
102013000261431
上海华虹宏力半导体制造有限公司
钱亮
G11C 29/12
Loading...
一种存储器及通过机台对存储器进行测试的方法。所述存储器包括：适于检测存储器的性能参数的检测节点和适于接收测试数据的数据节点，还包括：复用引脚，适于向所述数据节点提供测试数据或者通过所述检测节点检测存储器的性能参数；识别单元，连接所述复用引脚，适于在所述复用引脚提供测试数据且所述测试数据包含预设控制数据时输出第一切换信号，否则输出第二切换信号；切换单元，连接所述识别单元，适于在所述第一切换信号的控制下将所述复用引脚与所述检测节点连接；所述切换单元还适于在所述第二切换信号的控制下将所述复用引脚与所述数据节点连接。本发明存储器在并行测试时的数量增加，从而提高了并行测试的效率。
131. 103413754 玻璃晶圆处理方法、玻璃晶圆及玻璃晶圆的检测方法
CN
08.02.2017
H01L 21/02 Loading...
H01L 21/02
Loading...
102013000371393
上海华虹宏力半导体制造有限公司
刘玮荪
H01L 21/02
Loading...
一种玻璃晶圆处理方法、玻璃晶圆及玻璃晶圆的检测方法，其中，玻璃晶圆的处理方法包括：提供玻璃晶圆；在所述玻璃晶圆中形成扫描标记，所述扫描标记能够改变入射至玻璃晶圆中的激光的光路。在对玻璃晶圆的扫描定位过程中，当激光照射到玻璃晶圆中的扫描标记，扫描标记会改变入射至玻璃晶圆中的激光的光路。若在照射玻璃晶圆的激光入射方向未检测到穿过玻璃晶圆的激光或者检测到的激光与照射玻璃晶圆的激光的光强度不同，则判定对应该激光照射位置处为一玻璃晶圆。使用本发明技术方案处理的玻璃晶圆，借助于现有的用于硅晶圆扫描定位的装置，就可以较好实现对玻璃晶圆的扫描定位目的，而无需对硅晶圆扫描定位装置进行改进，节省了成本。
132. 102693979 全芯片ESD保护电路
CN
08.02.2017
H01L 27/02 Loading...
H01L 27/02
Loading...
102012000191429
上海华虹宏力半导体制造有限公司
李志国
H01L 27/02
Loading...
本发明公开了一种全芯片ESD保护电路，包括多个I/O单元、多个电源单元，该全芯片ESD保护电路还包括N个ESD触发单元，I/O单元与电源单元间隔设置并通过ESD触发总线连接，每个I/O单元均包含IO口ESD电路，每个电源单元均包含电源ESD电路，该N个ESD触发单元分别设置于芯片的各角落，并通过该ESD触发总线与各I/O单元、各电源单元连接，本发明通过将ESD触发单元放于芯片的角落，不额外浪费芯片面积，同时解决了现有技术中由于长的泻放路径引入一定的ESD压降从而错误提高了IO链路的ESD电压的问题。
133. 103117094 闪存的测试方法
CN
08.02.2017
G11C 29/56 Loading...
G11C 29/56
Loading...
102013000032590
上海华虹宏力半导体制造有限公司
钱亮
G11C 29/56
Loading...
本发明公开了一种闪存的测试方法，该方法至少分两次向闪存的若干行存储单元施加电压应力，每次施加电压应力之后或者所有存储单元被施加电压应力之后，逐一判断被施加过电压应力的存储单元的漏电流是否符合要求，在每次施加电压应力时，由于未被施加电压应力的存储单元控制栅极所连接的字线、源极所连接的源极线及漏极所连接的位线均接零伏电压，故减小了每条位线上的漏电流总和；由于位线上的漏电流总和减小了，从而极大地降低了热电子产生的几率和热电子窜入浮栅的概率，进而不会将一些漏电流符合要求的存储单元误判为漏电流不符合要求的存储单元，提高了测试的准确度。
134. 106384710 防止衬底杂质外扩散的方法
CN
08.02.2017
H01L 21/02 Loading...
H01L 21/02
Loading...
102016000874748
上海华虹宏力半导体制造有限公司
丛茂杰
H01L 21/02
Loading...
本发明公开了一种防止衬底杂质外扩散的方法，是在外延生长之前，先在衬底侧面形成氧化膜及氮化膜，然后再进行外延生长。具体包含：第1步，将背面具有背封氧化层的衬底进行氧化膜生长；第2步，继续进行一层氮化膜生长；第3步，对衬底表面氮化膜进行刻蚀，第4步，对衬底表面氧化膜进行刻蚀。本发明通过在衬底侧面形成氧化膜加氮化膜的包裹，在外延生长时能避免衬底中的杂质从侧壁向外扩散而导致硅片边缘管芯电特性不稳定的问题。
135. 106383941 用于描述LDMOS晶体管电容特性的仿真方法
CN
08.02.2017
G06F 17/50 Loading...
G06F 17/50
Loading...
102016000814787
上海华虹宏力半导体制造有限公司
王正楠
G06F 17/50
Loading...
一种用于描述LDMOS晶体管电容特性的仿真方法，用于描述LDMOS晶体管电容特性的仿真方法包括：建立所述LDMOS晶体管的等效电路模型；对所述等效电路模型进行仿真；其中，所述等效电路模型包括：MOS管；第一可变负载，一端耦接所述MOS管的漏极，另一端作为所述等效电路模型的漏极；第二可变负载，一端耦接所述MOS管的源极，另一端作为所述等效电路模型的源极；第一可变容抗元件，一端耦接所述MOS管的栅极，另一端耦接所述等效电路模型的漏极；第二可变容抗元件，一端耦接所述MOS管的栅极，另一端耦接所述MOS管的体极。本发明技术方案提高了LDMOS晶体管的仿真的准确性。
136. 106384715 浮栅的制备方法
CN
08.02.2017
H01L 21/28 Loading...
H01L 21/28
Loading...
102016000884653
上海华虹宏力半导体制造有限公司
曹子贵
H01L 21/28
Loading...
本发明公开了一种浮栅的制备方法，包括提供一基底，在基底上自下至上依次形成浮栅层及掩膜层；在浮栅层和掩膜层中形成一沟槽，并在沟槽的两内侧形成第一侧墙；去除掩膜层，暴露出浮栅层；在暴露的浮栅层的上表面形成一浮栅保护层；对浮栅保护层和浮栅层进行浮栅刻蚀工艺，保留第一侧墙下方的浮栅层，以形成浮栅；在浮栅刻蚀工艺的击穿步刻蚀中，击穿步刻蚀的时间等于刻蚀浮栅保护层的固定时间与刻蚀部分浮栅层的时间之和。本发明通过上述击穿步刻蚀可以防止因所述浮栅层的厚度偏厚而导致浮栅尖端过高的现象，确保后续形成稳定的浮栅尖端，保证闪存性能的良好。
137. 106384604 电可擦除可编程只读存储器
CN
08.02.2017
G11C 16/08 Loading...
G11C 16/08
Loading...
102016000885992
上海华虹宏力半导体制造有限公司
于涛
G11C 16/08
Loading...
本发明提供了一种电可擦除可编程只读存储器。所述电可擦除可编程只读存储器包括：有效存储器单元和虚设单元；而且，在所述电可擦除可编程只读存储器的版图布局中，所述有效存储器单元具有第一字线，所述虚设单元具有第二字线，而且所述第一字线和所述第二字线相互隔离而未形成连接。根据本发明的电可擦除可编程只读存储器的技术优势在于，通过使得所述有效存储器单元和所述虚设单元的字线和所述第二字线相互隔离而未形成连接，下拉电流将变大，这是因为字线电压可增大；而且，在循环期间下拉性能不会受损，这是因为字线擦除电压不会被增加至所述虚设单元的字线；此外，源极线的电压降将变小，这是因为下拉电流较大。
138. 103247334 存储器及其列译码电路
CN
08.02.2017
G11C 11/56 Loading...
G11C 11/56
Loading...
102013000146342
上海华虹宏力半导体制造有限公司
杨光军
G11C 11/56
Loading...
一种存储器及其列译码电路，所述存储器的列译码电路包括依次连接的与非门电路、非门电路、电平移位电路和第一驱动电路，还包括第二驱动电路和预充电电路。所述第二驱动电路包括第一PMOS管、第一NMOS管和第二NMOS管；所述预充电电路包括第二PMOS管和第三NMOS管，所述第二PMOS管的源极适于连接预充电电源，在所述存储器进行读操作时，所述预充电电源提供的电压为所述存储器的电源电压。本发明技术方案提供的存储器及其列译码电路，能够减小存储器进行读操作的功率损耗。
139. 103177749 读电压产生电路
CN
08.02.2017
G11C 7/14 Loading...
G11C 7/14
Loading...
102013000041887
上海华虹宏力半导体制造有限公司
杨光军
G11C 7/14
Loading...
本发明公开一种读电压产生电路，包括：第一电荷泵，产生一读电压；取样电路，连接于该读电压，以对该读电压取样后送至比较器之一输入端，该读电压与取样电压的比例至少大于2；比较器，其另一输入端接基准产生电路，以获得具有温度补偿的基准电压，输出端输出反馈信号至该第一电荷泵以控制该第一电荷泵工作；以及基准产生电路，以产生带温度补偿的基准电压至该比较器，通过本发明产生的读电压比例高且跟随温度变化，利于扩展读电压。
140. 103345944 存储器及通过测试机台对存储器进行测试的方法
CN
08.02.2017
G11C 29/54 Loading...
G11C 29/54
Loading...
102013000261326
上海华虹宏力半导体制造有限公司
任栋梁
G11C 29/54
Loading...
一种存储器及通过测试机台对存储器进行测试的方法。所述存储器包括电源引脚、测试引脚、数据引脚、电源节点和检测节点，还包括：识别单元和切换单元，所述切换单元适于在所述识别单元的识别结果为执行第一测试项目时，将所述电源引脚与所述电源节点连接、将所述测试引脚与所述检测节点连接；在所述识别单元的识别结果为执行第二测试项目时，将所述测试引脚与所述电源节点连接；在第一测试项目的执行过程中，所述电源引脚适于输入电源电压，所述测试引脚适于检测存储器的性能参数；在第二测试项目的执行过程中，所述测试引脚适于输入电源电压。本发明技术方案增加了并行测试时存储器的数量，从而提高了测试的效率。
141. 106362897 一种自动化喷涂系统集成喷涂工艺的喷涂路径规划算法
CN
01.02.2017
B05B 13/04 Loading...
B05B 13/04
Loading...
102016001049007
清华大学
关立文
B05B 13/04
Loading...
本发明涉及一种自动化喷涂系统集成喷涂工艺的喷涂路径规划算法，其步骤：导入已生成的待喷涂零件三维模型，并导入该三维模型；读取STL格式数学模型的三角面片信息，并显示待喷涂零件的三维模型；判断待喷涂零件特征，根据集成的工艺原理自动给出扫描平面的扫描方向、起始位置和扫描间距，生成一簇等间距的扫描平面；计算得到扫描平面与各三角面片的相交线段，顺序连接得到轨迹线条形成喷涂轨迹；判断零件特征和喷枪类型自动给出喷枪到喷涂表面的距离；获得喷枪中心位置的轨迹；判断待喷涂零件特征，根据集成的工艺原理自动给出喷涂表面上的移动速度；计算喷枪沿喷枪中心位置轨迹的运动速度；生成喷涂作业数控指令，完成轨迹规划。
142. 103871969 电可擦可编程只读存储器及其形成方法、擦除方法
CN
01.02.2017
H01L 21/8247 Loading...
H01L 21/8247
Loading...
102014000081177
上海华虹宏力半导体制造有限公司
于涛
H01L 21/8247
Loading...
一种电可擦可编程只读存储器及其形成方法、擦除方法，其中，所述电可擦可编程只读存储器，包括：半导体衬底，位于半导体衬底内具有沿第一方向排布的若干有源区；位于有源区上的字线；分别位于字线两侧的有源区上的浮栅介质层、位于浮栅介质层上的浮栅、位于浮栅上的控制栅介质层、位于控制栅介质层上的控制栅，所述浮栅的宽度大于有源区的宽度；位于字线和浮栅与控制栅之间的隔离氧化层；分别位于浮栅和控制栅的远离字线一侧的有源区内的位线掺杂区。本发明电可擦可编程只读存储器通过位线端擦除的方式，结构上改善浮栅对控制删和位线掺杂区的耦合系数，在实现按位擦写功能的同时提高擦写的性能。
143. 103117239 一种用于干刻设备的导航片及导航方法
CN
01.02.2017
H01L 21/68 Loading...
H01L 21/68
Loading...
102013000041891
上海华虹宏力半导体制造有限公司
杜廷卫
H01L 21/68
Loading...
本发明公开了一种用于干刻设备的导航片及导航方法。所述干刻设备包括ESC底座和一承载硅片的承载圈，所述ESC底座上设置有同心的第一参考圆和第二参考圆，所述导航片为一透明圆片，所述导航片的直径小于等于所述承载圈的内圈直径，在所述导航片的多个径向方向上设置有刻度。采用上述导航片进行导航，能够更快地使机械手将导航片或者硅片放置到更准确的位置上，避免了因为硅片放置位置偏移而造成的刻蚀缺陷的发生。
144. 103780256 电荷泵系统及存储器
CN
01.02.2017
H03L 7/099 Loading...
H03L 7/099
Loading...
102014000005971
上海华虹宏力半导体制造有限公司
胡剑
H03L 7/099
Loading...
一种电荷泵系统及存储器，所述电荷泵系统包括：时钟振荡单元，适于在接收到振荡使能信号时产生时钟信号；至少一个电荷泵单元，所述电荷泵单元适于在接收到电荷泵使能信号和所述时钟信号时输出升压电压，根据所述升压电压获得并发送升压使能信号；第一使能控制单元，适于在接收到所述电荷泵系统的启动信号和所述升压使能信号时，对所述启动信号进行延时处理以获得并发送所述振荡使能信号；第二使能控制单元，适于在接收到所述振荡使能信号和所述升压使能信号时，对所述振荡使能信号进行延时处理以获得并发送所述电荷泵使能信号。本发明技术方案提供的电荷泵系统在启动过程中功耗减小。
145. 106353353 超级结沟槽底部定点分析方法
CN
25.01.2017
G01N 23/22 Loading...
G01N 23/22
Loading...
102016000929218
上海华虹宏力半导体制造有限公司
芮志贤
G01N 23/22
Loading...
本发明公开了一种超级结沟槽底部定点分析方法，包括：在样品需要分析位置制作定点标记；在样品侧面研磨样品，直至侧面研磨部位剩余样品距离所述定点标记达到第一预设距离；以第一预设角度倾斜地正面研磨样品，直至研磨部位剩余样品宽度达到第一预设研磨宽度；使用聚焦离子束对样品表面距离沟槽底部小于第二预设距离的标记位置进行表面定点分析。本发明能对超级结沟槽底部失效点实现准确定位。
146. 106357351 相控阵校正系统和方法
CN
25.01.2017
H04B 17/12 Loading...
H04B 17/12
Loading...
102015000420534
上海华虹集成电路有限责任公司
江良
H04B 17/12
Loading...
本发明公开了一种相控阵校正系统，包括多个收发分支单元、功分合路器、检波器、校正选择开关、校准源、模数转换器和控制单元。发射校正时开关提取多个分支的信号，由功分合路器对提取出的各分支的信号进行合路并进行功率检波，由ADC采样计算功率值。接收校正时由校准源提供校正信号，并由功分合路器加载到各个接收分支进行解调，计算通道的幅度和相位延时。本发明还公开了一种相控阵校正方法。本发明能够简单有效的实现发射和接收通道的幅度相位校正，提高系统定位精度。
147. 106356096 非易失性存储器擦写控制方法及电路
CN
25.01.2017
G11C 16/14 Loading...
G11C 16/14
Loading...
102015000415343
上海华虹集成电路有限责任公司
王吉健
G11C 16/14
Loading...
本发明公开了一种非易失性存储器擦写控制方法，当需要擦写非易失性存储器时，缓存待擦写数据和擦写参数；从要擦写的存储单元中读出其存储的擦写参数；以读出的擦写参数来擦写所述存储单元；读回刚刚擦写完的数据和擦写参数，将其与之前缓存的待擦写数据和擦写参数进行比较；如果数据比较结果和擦写参数比较结果均不一致，则增加擦写参数，按照新的擦写参数继续擦写所述存储单元，直到数据比较结果和擦写参数比较结果均一致。本发明还公开了一种非易失性存储器擦写控制电路。本发明能有效改进非易失性存储器的擦写性能。
148. 106355926 车辆横向定位的方法
CN
25.01.2017
G08G 1/123 Loading...
G08G 1/123
Loading...
102015000420346
上海华虹集成电路有限责任公司
魏忠伟
G08G 1/123
Loading...
本发明公开了一种车辆横向定位的方法，在RFID采集基站识别到的同一车用电子标签数据中，统计出基站每个天线识别到该车用电子标签的次数；次数最多的天线所对应的车道，即判定为车辆所经过的车道。本发明能够准确地判别出车辆所在的车道。
149. 106357577 二进制移频键控信号的解调电路及方法
CN
25.01.2017
H04L 27/12 Loading...
H04L 27/12
Loading...
102015000415316
上海华虹集成电路有限责任公司
王吉健
H04L 27/12
Loading...
本发明公开了一种二进制移频键控信号的解调电路，包括：一I路延迟电路、一Q路延迟电路、一I路乘法器、一Q路乘法器，一减法器和一判决电路；所述I路延迟电路和Q路延迟电路分别对输入的I路信号和Q路信号延迟相同的时间T，得到I路延迟信号和Q路延迟信号；T大于0；所述I路乘法器将I路延迟信号与Q路信号相乘，得到I路乘法结果；所述乘法器将Q路延迟信号与I路信号相乘，得到Q路乘法结果；所述减法器用I路乘法结果减Q路乘法结果，得到减法结果；所述判决电路通过判断减法结果是否大于0得到解调结果。本发明还公开了一种二进制移频键控信号的解调方法。本发明结构简单，易于实现。
150. 106354652 非易失性存储器读写控制电路及方法
CN
25.01.2017
G06F 12/02 Loading...
G06F 12/02
Loading...
102015000413899
上海华虹集成电路有限责任公司
王吉健
G06F 12/02
Loading...
本发明公开了一种非易失性存储器读写控制电路，包括：主控电路，替换电路，存储器接口控制电路；替换电路，用于存储一替换地址映射表，并根据该替换地址映射表查找主控电路输出的写地址所对应的地址；存储器接口控制电路，根据主控电路发出的写使能信号和写参数，以及替换电路输出的映射的存储单元地址，产生相应的存储单元写控制信号去写存储器，写完后，自动去读该存储单元，并且把读出的数据传送至主控电路。本发明还公开了一种非易失性存储器读写控制方法。本发明能够增加非易失性存储器的整体使用寿命。
151. 104091781 电感结构的制作方法以及电感结构
CN
25.01.2017
H01L 21/768 Loading...
H01L 21/768
Loading...
102014000352936
上海华虹宏力半导体制造有限公司
黎坡
H01L 21/768
Loading...
本发明提供一种电感结构的制作方法和电感结构，本发明电感结构的制作方法包括：提供衬底；在衬底上形成介质层和位于所述介质层中的电感线圈，介质层覆盖所述电感线圈；对介质层表面进行平坦化处理；在位于电感线圈内部区域的介质层中形成第一凹槽；在第一凹槽内形成磁性层。本发明电感结构包括上表面齐平的介质层；位于介质层中的电感线圈；位于所述电感线圈内部区域的介质层中的磁性层，磁性层能够增加电感线圈的感值，由于对介质层表面进行平坦化处理，能够使介质层上表面保持齐平，不会因为电感线圈的影响而产生台阶，去除介质层上的磁性材料层后，不会在台阶产生环状残留，从而能够减小涡流，提高电感线圈的Q值，进而提高电感线圈的性能。
152. 104925749 硅片键合方法
CN
25.01.2017
B81C 3/00 Loading...
B81C 3/00
Loading...
102015000187464
上海华虹宏力半导体制造有限公司
徐爱斌
B81C 3/00
Loading...
本发明揭示了一种硅片键合方法。该方法包括：提供第一硅片，并在所述第一硅片中形成孤岛结构；在所述第一硅片上利用热氧化工艺形成第一氧化层，该氧化层在孤岛结构的边缘厚于中央区域；在所述第一氧化层上利用高密度等离子体气相沉积工艺形成第二氧化层，并进行快速热退火处理，该氧化层在孤岛结构的边缘薄于中央区域，所述第一氧化层和第二氧化层作为键合氧化层；提供第二硅片，所述第二硅片通过所述孤岛结构与第一硅片键合。本发明中利用不同工艺的特点，使得孤岛结构上的第一层氧化层和第二层氧化层的厚度互相补偿，获得了良好的表面微观平整度，从而使第一硅片与第二硅片键合时有较大的键合面积，提高了键合强度。
153. 105549673 双模切换式LDO电路
CN
25.01.2017
G05F 1/56 Loading...
G05F 1/56
Loading...
102015000992673
上海华虹宏力半导体制造有限公司
周宁
G05F 1/56
Loading...
本发明公开了一种双模切换式LDO电路，包括：第一和二LDO主体电路和动态负载电路；动态负载电路包括电流比较器和电流泄放通路；电流比较器对第二主体电路的尾电流的镜像电流和第一有源负载的镜像电流进行比较，并用比较结果控制连接在第二主体电路的输出端地之间的电流泄放通路的通断；由大驱动模式切换到低功耗模式过程中，电流泄放通路会在反馈环路的控制下导通，从而能消除第一主体电路的第一PMOS管的漏极漏电影响，使LDO输出电压保持稳定。
154. 106340508 电感的形成方法及电感
CN
18.01.2017
H01L 23/64 Loading...
H01L 23/64
Loading...
201610884648.9
上海华虹宏力半导体制造有限公司
黎坡
H01L 23/64
Loading...
本发明提供了一种电感的形成方法及电感，电感的形成方法包括：提供衬底，所述衬底中具有第一金属层；在所述衬底中形成第一沟槽和第二沟槽，所述第二沟槽与所述第一金属层连通；在所述第一沟槽和所述第二沟槽内填充导电材料；在所述衬底上形成第二金属层，刻蚀所述第二金属层形成电感线圈。在本发明提供的电感的形成方法及电感中，通过在衬底中形成的第一沟槽和第二沟槽，当在第一沟槽上形成第二金属层时，第二金属层会在第一沟槽处的上表面形成凹陷，从而通过第二沟槽增加了电感线圈的表面积，因此，本发明通过增加线圈表面积提高了电感的性能。
155. 106340837 漏水检知线固定装置及其方法
CN
18.01.2017
H02G 3/02 Loading...
H02G 3/02
Loading...
201610874584.4
上海华虹宏力半导体制造有限公司
沈祖宏
H02G 3/02
Loading...
本发明公开了一种漏水检知线固定装置，包括：固定底座，用于固定于漏水检测位置；活动固定块，通过弹性装置和固定底座连接，活动固定块上设置线缆布置装置，线缆布置装置供漏水检知线布置；漏水检知线固定装置包括正常状态和分离状态；漏水检知线未受外力时处于正常状态，弹性装置使活动固定块回复到固定底座上，漏水检知线实现对固定底座设置位置处的漏水检测；漏水检知线受到外力拉扯时处于分离状态，活动固定块脱离固定底座，弹性装置进行拉长从而吸收漏水检知线受到的外力，防止所述漏水检知线被断裂。本发明公开了一种漏水检知线固定方法。本发明能防止漏水检知线被扯断，能漏水检知线在被拉扯后自动回复到原有检测位置。
156. 106340953 双电源自动切换开关
CN
18.01.2017
H02J 9/06 Loading...
H02J 9/06
Loading...
201610876558.5
上海华虹宏力半导体制造有限公司
刘晓畅
H02J 9/06
Loading...
本发明公开了一种双电源自动切换开关，包括：第一路电源进线端、第二路电源进线端和电源出线端，第一继电器；第一路电源进线端和第一路电源进线连接，第二路电源进线端和第二路电源进线连接；第一继电器的线圈的电源端连接第一路电源进线端提供的电源，第一继电器的第一常开型触点开关连接在第一路电源进线端和电源出线端之间，第一继电器的第二常闭型触点开关连接在第二路电源进线端和电源出线端之间。本发明能实现不断电自动切换电源，实现对重要用电设备的保护，能防止电压波动或突然失电造成用电设备突然停电；电路简单，易于安装和应用。
157. 106335872 沟槽结构及其形成方法和三轴磁传感器的制作方法
CN
18.01.2017
B81C 1/00 Loading...
B81C 1/00
Loading...
102016000885977
上海华虹宏力半导体制造有限公司
时廷
B81C 1/00
Loading...
本发明公开了一种沟槽结构及其形成方法和三轴磁传感器的制作方法，所述沟槽结构的形成方法包括步骤：在一基底上沉积一第一介质层；在所述第一介质层中形成一开口，所述开口的侧壁与所述开口的底面具有第一倾斜角；沉积一第二介质层，所述第二介质层填充满开口并覆盖第一介质层；刻蚀第二介质层，保留开口的侧壁处的第二介质层以形成第一侧墙，第一侧墙的侧壁与开口的底面具有第二倾斜角，第二倾斜角大于第一倾斜角。本发明通过在开口结构的基础上，进一步在开口的侧壁处形成一第一侧墙，形成具有大倾斜角度的沟槽结构，以满足后续工艺，在所述沟槽的侧壁上形成良好的Z轴磁阻层结构，提高三轴磁传感器的性能。
158. 106340520 半导体器件的形成方法
CN
18.01.2017



102016000887748
上海华虹宏力半导体制造有限公司
王卉


一种半导体器件的形成方法，包括：在闪存区、参考单元区以及逻辑区的衬底上形成隧穿介质层，隧穿介质层还位于闪存栅以及源极栅上；在隧穿介质层上形成字线层；在闪存区的字线层上以及参考单元区的部分字线层上形成第一光刻胶层；以第一光刻胶层为掩膜，刻蚀去除位于所述逻辑区的字线层，且还刻蚀去除参考单元区露出的字线层，参考单元区剩余的字线层用于形成参考单元栅；在形成参考单元栅之后，在逻辑区衬底上形成逻辑栅；在逻辑栅以及参考单元栅上形成第二光刻胶层；在形成所述第二光刻胶层之后，刻蚀所述闪存区的字线层，在所述闪存区衬底上形成字线。本发明改善了参考单元器件的参考单元栅形貌，从而提高了形成的半导体器件的电学性能。
159. 106340184 车辆队列排序的方法
CN
18.01.2017
G08G 1/017 Loading...
G08G 1/017
Loading...
102015000420042
上海华虹集成电路有限责任公司
魏忠伟
G08G 1/017
Loading...
本发明公开了一种车辆队列排序的方法，在车辆电子标签系统的RFID采集基站识别到的多个车辆电子标签信息中，通过比较在一个时间窗内每个车辆电子标签信息被识别到次数，来判别车辆先后顺序，次数多的排在前面。本发明能更准确的对车辆队列排序，判别车辆先后顺序。
160. 104698762 提高光刻机作业效率的方法
CN
18.01.2017
G03F 7/20 Loading...
G03F 7/20
Loading...
201310655037.3
上海华虹宏力半导体制造有限公司
洪雪辉
G03F 7/20
Loading...
本发明公开了一种提高光刻机作业效率的方法，包括步骤：1）步进式光刻机关联工程的掩膜版与扫描式光刻机关联工程的掩膜版成90度旋转；2）关联的对准标记与套刻测量标记均以步进式光刻机的曝光尺寸为单位进行放置。本发明通过调整在步进式光刻机上的曝光方向，在最大限度利用扫描式光刻机产能的基础上，减少步进式光刻机的损失，从而最大程度提升光刻机的整体作业效率。
161. 106340449 改善光刻缺陷的方法
CN
18.01.2017
H01L 21/027 Loading...
H01L 21/027
Loading...
201610884646.X
上海华虹宏力半导体制造有限公司
苏步春
H01L 21/027
Loading...
本发明提供了一种改善光刻缺陷的方法，在涂覆光刻胶之前，在半导体衬底上涂覆稀释剂，所述稀释剂溶解掉半导体衬底上的杂质，尤其是有机物，通过旋转所述半导体衬底，使溶解杂质的稀释剂离开所述半导体衬底的表面，从而达到去除半导体衬底表面杂质的目的，然后涂覆光刻胶，可以避免杂质影响光刻胶与半导体衬底的粘附性，减少光刻胶空洞或光刻胶残留，提供光刻工艺的质量，从而提高半导体器件的成品率及可靠性，提高半导体器件的性能。
162. 106340464 一种降低金属 Ti 互连电阻的方法
CN
18.01.2017
H01L 21/60 Loading...
H01L 21/60
Loading...
201610884634.7
上海华虹宏力半导体制造有限公司
秦海燕
H01L 21/60
Loading...
本发明提出了一种降低金属Ti互连电阻的方法，在形成金属Ti作为互连线后，对金属Ti进行氢气热处理，使氢原子进入金属Ti的间隙之中，改变金属Ti的晶格结构和电子结构，进一步改变金属Ti电学方面的性质，从而使金属Ti的阻值大幅降低，适合用于互连线。
163. 106339742 双协议电子标签设计方法及电子标签
CN
18.01.2017
G06K 19/07 Loading...
G06K 19/07
Loading...
102015000415047
上海华虹集成电路有限责任公司
杨峰
G06K 19/07
Loading...
本发明公开了一种双协议电子标签设计方法，在电子标签天线的设计中，采用双馈点结构，即一个馈点安装具有一种协议的芯片，另一个馈点安装具有另一种协议的芯片。本发明还公开了一种双协议电子标签。本发明能够同时支持多个空中接口协议，在不同标准的空中接口协议之间切换，可用多种协议进行识别。
164. 106328201 非易失性存储器擦写控制电路及方法
CN
11.01.2017
G11C 16/14 Loading...
G11C 16/14
Loading...
102015000377463
上海华虹集成电路有限责任公司
王吉健
G11C 16/14
Loading...
本发明公开了一种非易失性存储器擦写控制电路，包括：一主控电路，一参数寄存器电路，一比较电路，一数据缓存区电路，一擦写控制电路和一读控制电路。本发明还公开了一种非易失性存储器擦写控制方法，在每次擦写非易失性存储器的过程中，首先尝试用对应与低功耗，短的擦写时间的配置参数去擦写。在本次尝试擦写完成后，回读并且与存储在本电路内部缓存区中的数据比较。如果数据不一致，就用对应更大功耗，更长擦写时间的配置参数再次去尝试擦写，重复以上过程，直到回读后比较结果显示数据一致，则结束本次非易失性存储器的擦写工作。本发明能优化非易失性存储器的擦写时间，减少擦写期间的功耗，提高擦写性能。
165. 106326046 存储器控制器的验证环境平台
CN
11.01.2017
G06F 11/22 Loading...
G06F 11/22
Loading...
201510385812.7
上海华虹集成电路有限责任公司
范先奇
G06F 11/22
Loading...
本发明公开了一种存储器控制器的验证环境平台，包括：测试序列单元，总线模块，总线接口数据监测器，存储器接口数据监测器，计分板。所述测试序列单元和计分板中分别采用一个独立的存储器参考模型进行数据的记录。所述测试序列单元产生一系列测试需求并发送给总线模块，总线模块将测试需求通过存储器控制器总线接口激励DUT。存储器接口数据监测器通过存储器接口收集存储器控制器访问存储器的数据以及存储器反馈的数据，并发送到计分板。总线接口数据监测器通过存储器控制器总线接口收集总线模块与待测设计模块之间传送的数据，并发送到计分板。计分板对收集的数据进行比较。本发明能有效提高验证效率，缩短定位问题的时间。
166. 104091801 存储器单元阵列及其形成方法和驱动方法
CN
11.01.2017
H01L 27/115 Loading...
H01L 27/115
Loading...
102014000353747
上海华虹宏力半导体制造有限公司
于涛
H01L 27/115
Loading...
一种存储器单元阵列及其形成方法和驱动方法，所述存储器单元阵列包括：半导体衬底，包括：第一有源区、第二有源区、隔离结构；第一有源区上的存储器单元包括：第一存储单元、第二存储单元、第一存储单元和第二存储单元之间的选择栅、位于第二存储单元一侧的第二有源区内的源极、位于第一存储单元另一侧的第一有源区内的漏极；平行排列的位线，同一个第一有源区上的存储器单元的漏极与同一位线连接；平行排列的第一控制线、第二控制线和字线，同一行的第一存储单元与同一根第一控制线连接，同一行的第二存储单元与同一根第二控制线连接，同一行的选择栅与同一根字线连接。所述存储器单元阵列可以降低读取操作时的能耗，提高读取效率。
167. 106326944 射频拉远RFID读写器系统及光纤射频拉远的方法
CN
11.01.2017
G06K 17/00 Loading...
G06K 17/00
Loading...
201510350377.4
上海华虹集成电路有限责任公司
陈继光
G06K 17/00
Loading...
本发明公开了一种射频拉远RFID读写器系统，包括：一个RFID控制器，设置在道路地面上，用于通过带有CPRI协议的光口控制道路上射频拉远网络内的所有RFID读写器；多个RFID读写器，分布于道路架子上，通过接收所述RFID控制器的命令和时钟，读写RFID空口的标签数据，然后通过光纤网络逐级透传，最后上报到RFID控制器；光纤，用于连接多个站点多个应用的各个RFID读写器以及RFID控制器；将RFID控制器和多个RFID读写器组成链形网或环型网或星型网。本发明还公开了一种光纤射频拉远的方法。本发明能够有效的避免道路交通环境下的电磁干扰，提高通讯信号质量；并采用“光进铜退”策略降低道路施工成本，提高工程部署的灵活组网技术。
168. 106324463 扫描链控制电路设计方法及扫描链电路
CN
11.01.2017
G01R 31/26 Loading...
G01R 31/26
Loading...
201510342658.5
上海华虹集成电路有限责任公司
张伸
G01R 31/26
Loading...
本发明公开了一种扫描链控制电路设计方法，在传统的扫描链电路的基础之上，设置一组或者多组配置寄存器，以及与之相对应的一级或多级译码电路，用来控制扫描链电路的使能端口，从而控制扫描测试能否进行。本发明还公开了一种扫描链电路。本发明能够提高安全芯片在插入扫描链时的抗攻击能力，保证扫描链自身的安全。
169. 106326146 检查高速缓存是否命中的方法
CN
11.01.2017
G06F 12/08 Loading...
G06F 12/08
Loading...
102015000367796
上海华虹集成电路有限责任公司
范先奇
G06F 12/08
Loading...
本发明公开了一种检查高速缓存是否命中的方法，定义一个页地址队列，用于记录高速缓存的页信息的命中和替换；定义一个完整地址队列，用于记录每一个进入高速缓存的地址；采用双队列定位查找，使用验证环境顶层定义的高速缓存的变量，根据输入地址判断是否命中，并输出命中标志信号。本发明可以快速准确的判断出一次地址操作是否命中高速缓存，流程简单可靠，调用方便。
170. 106331867 基于CA认证的网络摄像机安全加固系统
CN
11.01.2017
H04N 21/4623 Loading...
H04N 21/4623
Loading...
102015000351636
上海华虹集成电路有限责任公司
田涛
H04N 21/4623
Loading...
本发明公开了一种基于CA认证的网络摄像机安全加固系统，包括：网络摄像机，用于获取图像信息；加密器，与所述网络摄像机相连接，用于将网络摄像机获取的图像信息转变成密文视频数据，上传到IP网络上；解密器，设置在客户端，用于将密文视频数据解密成明文数据，再通过视频播放器播放图像。本发明能够提高网络视频图像在互联网上传播的安全性。
171. 106298941 屏蔽栅沟槽功率器件及其制造方法
CN
04.01.2017
H01L 29/78 Loading...
H01L 29/78
Loading...
102016000822429
上海华虹宏力半导体制造有限公司
颜树范
H01L 29/78
Loading...
本发明公开了一种屏蔽栅沟槽功率器件，栅极结构的深沟槽中形成有未完全填充深沟槽的底部介质层和多晶硅间隔离介质层；由多晶硅间隔离介质层所围区域组成源沟槽；位于深沟槽顶部的底部介质层被自对准刻蚀掉的区域形成栅沟槽；在栅沟槽所对应的深沟槽的顶部的侧面形成有栅介质层；在栅沟槽中形成有多晶硅栅，在源沟槽中形成有源多晶硅，多晶硅栅和源多晶硅的多晶硅同时形成。本发明还公开了一种屏蔽栅沟槽功率器件的制造方法。本发明能在降低器件的阈值电压的同时降低器件的栅源漏电；能大幅度简化工艺流程从而降低工艺成本；能提高频率特性并具有较大的工作电流密度。
172. 106298789 SONOS闪存存储器的制造方法
CN
04.01.2017
H01L 27/115 Loading...
H01L 27/115
Loading...
102016000822409
上海华虹宏力半导体制造有限公司
李伟峰
H01L 27/115
Loading...
本发明公开了一种SONOS闪存存储器的制造方法，其包括如下工艺步骤:在衬底上生长选择管栅氧化层，然后淀积选择管多晶硅；刻蚀选择管多晶硅形成多对选择管多晶硅栅；在同一对选择管多晶硅栅之间的硅衬底上进行选择管接触孔轻掺杂注入；形成选择管多晶硅栅侧墙；在同一对选择管多晶硅栅的侧墙之间进行选择管接触孔重掺杂注入；在硅片上依次淀积ONO层及第一氧化层；刻蚀去除不在同一对选择管多晶硅栅侧墙之间的第一氧化层；生长第二氧化层并淀积存储管多晶硅；刻蚀存储管多晶硅在两对选择管多晶硅栅之间形成一对存储管多晶硅栅。本发明的SONOS闪存存储器的制造方法，能减小SONOS闪存存储器的存储阵列的面积，并且制造工艺简单。
173. 106298795 改善存储器装置中记忆体单元和高压器件漏电的方法
CN
04.01.2017
H01L 27/115 Loading...
H01L 27/115
Loading...
201610885991.5
上海华虹宏力半导体制造有限公司
于涛
H01L 27/115
Loading...
本发明提供了一种改善存储器装置中记忆体单元和高压器件漏电的方法，包括：第一步骤：形成栅极结构，其中栅极结构包括低压器件栅极结构、高压器件栅极结构、以及记忆体单元栅极结构；第二步骤：在低压器件栅极结构的侧部、高压器件栅极结构的侧部、以及记忆体单元栅极结构的侧部分别形成第一道栅极隔离侧墙；第三步骤：涂覆光刻胶层，并且对光刻胶层进行光刻以暴露出低压器件栅极结构；第四步骤：利用光刻后的光刻胶层，去除低压器件栅极结构侧部的第一道栅极隔离侧墙；第五步骤：去除光刻胶层；第六步骤：在所述低压器件栅极结构的侧部、所述高压器件栅极结构的侧部、以及所述记忆体单元栅极结构的侧部分别进一步形成第二道栅极隔离侧墙。
174. 106300685 车载标签无线充电的方法及装置
CN
04.01.2017
H02J 17/00 Loading...
H02J 17/00
Loading...
102015000256344
上海华虹集成电路有限责任公司
王永刚
H02J 17/00
Loading...
本发明公开了一种车载标签无线充电的方法，采用车载电子标签内部自带的高频线圈和充电电路构成无线接收装置单元，另外，独立于车载电子标签，设置一无线发送装置单元；当所述无线发送装置单元辐射出能量时，无线接收装置单元的高频线圈感应场能量，并通过充电电路给电池充电。本发明还公开了一种车载标签无线充电的装置，包括：一无线发送装置单元和一无线接收装置单元，所述无线接收装置单元，由车载电子标签内部自带的高频线圈和充电路电构成。本发明能够在车载电子标签安装激活后对其电池进行充电，延长车载电子标签的使用寿命。
175. 106298945 屏蔽栅沟槽型MOSFET工艺方法
CN
04.01.2017
H01L 29/78 Loading...
H01L 29/78
Loading...
201610876651.6
上海华虹宏力半导体制造有限公司
丛茂杰
H01L 29/78
Loading...
本发明公开了一种屏蔽栅沟槽型MOSFET工艺方法，包含的工艺步骤为：第1步，在硅片上刻蚀沟槽，淀积一层氧化膜，然后填充多晶硅并回刻；第2步，再淀积一层氧化膜并进行化学机械研磨；第3步，进行氧化硅刻蚀，将硅片表面的氧化硅去除；第4步，光刻胶定义出图形，进行有源区沟槽的氧化硅刻蚀；第5步，剥离光刻胶，生长栅氧化膜，淀积多晶硅并回刻。本发明所述的屏蔽栅沟槽型MOSFET工艺方法，相比于传统工艺，在层间氧化硅化学机械研磨之后增加一步湿法刻蚀，将硅片表面的氧化硅膜去除，避免了传统工艺中多晶硅层间氧化膜湿法刻蚀时沿着光刻胶边缘下方横向刻蚀，因此，在版图设计时就不再需要放置dummy trench，节省了管芯面积，同时增加了工艺稳定性。
176. 106301458 自干扰对消系统和方法
CN
04.01.2017
H04B 1/525 Loading...
H04B 1/525
Loading...
102015000252690
上海华虹集成电路有限责任公司
江良
H04B 1/525
Loading...
本发明公开了一种自干扰对消系统，包括：一耦合器，从发射信号中提取一个参考信号用于自干扰载波对消；一环形器，与耦合器相连接，用于发射信号和接收信号的隔离；一移相电路，与耦合器相连接，用于从参考信号生成自干扰抵消信号，该自干扰抵消信号与接收信号中泄露的载波幅度相同相位相反；一第一合路器，与移相电路和环形器相连接，用于将对消信号和接收信号进行合并，完成自干扰抵消；一解调器，与移相电路和第一合路器相连接，对接收信号完成解调，产生两路正交的基带信号，分别用来控制移相网络通道的幅度调整及相位切换。本发明还公开了一种自干扰对消的方法。本发明能够简单有效的抑制超高频阅读器中的自干扰信号，提高系统灵敏度。
177. 106298935 LDMOS器件及其制造方法
CN
04.01.2017
H01L 29/78 Loading...
H01L 29/78
Loading...
102016000674970
上海华虹宏力半导体制造有限公司
石晶
H01L 29/78
Loading...
本发明公开了一种LDMOS器件，其包括P型外延层、N阱、P阱、第一N型漂移区、第一P型层、第二N型漂移区、第二P型层、栅氧化层、栅极多晶硅；P阱、第二N型漂移区、第一N型漂移区、N阱从左到右依次邻接形成在P型外延层的上部；第二N型漂移区较第一N型漂移区深度浅；第二P型层邻接于第二N型漂移区下面；第一P型层邻接于第一N型漂移区下面；第二P型层较第一P型层深度浅；第二P型层较第一P型层掺杂浓度高。本发明还公开了该种LDMOS器件的制造方法。本发明能使LDMOS器件不仅有较低的导通电阻，而且能同时满足关态击穿电压和开态击穿电压。
178. 106298790 快闪存储器的形成方法
CN
04.01.2017
H01L 27/115 Loading...
H01L 27/115
Loading...
201610828320.5
上海华虹宏力半导体制造有限公司
徐涛
H01L 27/115
Loading...
一种快闪存储器的形成方法，包括：提供半导体衬底，半导体衬底上具有浮栅极结构膜和位于浮栅极结构膜上的控制栅结构膜；在控制栅结构膜上形成若干个分立的介质层，相邻介质层之间具有第一开口；在第一开口侧壁形成第一侧墙；以第一侧墙为掩膜去除第一开口底部的控制栅极结构膜和浮栅极结构膜，在第一开口底部形成第二开口；在第二开口底部的半导体衬底中形成源区，源区中具有源离子；形成源区后，在第二开口侧壁形成第二侧墙；形成第二侧墙后，在源区中掺杂补偿离子，所述补偿离子的导电类型和源离子的导电类型相同；在源区中掺杂补偿离子后，在第一开口和第二开口中形成源线层。所述方法能避免快闪存储器擦除失效。
179. 106292175 光刻机检测用掩膜版
CN
04.01.2017
G03F 1/42 Loading...
G03F 1/42
Loading...
201610874750.0
上海华虹宏力半导体制造有限公司
李伟峰
G03F 1/42
Loading...
本发明公开了一种光刻机检测用掩膜版，所述的掩膜版包含有主图形区及划片区：所述的主图形区为一种或多种尺寸图形的重复规则排列而成的图形区域，该区域几乎覆盖整块掩膜版；所述的划片区，即把主图形区均匀分割开的区域。划片区内包含有9个相同的CD Bar标记，所述9个CD Bar标记均匀分布在划片区上；划片区还包含两套OVL对准标记：其中一套为OVL自对准标记，包含4个OVL自对准标记，其位置放置在划片区的外围区域；另一套为OVL外对准标记，包含4个OVL外对准标记，其位置也放置在划片区的外围区域。本发明只用一块掩膜版就能实现对光刻机多种项目的检测。
180. 106298793 自对准分栅闪存器件及其制造方法
CN
04.01.2017
H01L 27/115 Loading...
H01L 27/115
Loading...
201610874555.8
上海华虹宏力半导体制造有限公司
林益梅
H01L 27/115
Loading...
本发明公开了一种自对准分栅闪存器件，单元结构包括：多晶硅字线，多晶硅浮栅，源极多晶硅；第一浮栅侧墙覆盖多晶硅浮栅的顶部表面以及多晶硅字线的第一侧面；在多晶硅浮栅的第一侧面形成有第二浮栅侧墙；由相邻两个单元结构的第一和第二浮栅侧墙自对准定义出源极多晶硅的形成区域，且源极多晶硅的底部宽度由第二浮栅侧墙自对准定义；第二浮栅侧墙材料包括通过对多晶硅浮栅的第一侧面的硅进行热氧化形成的第一氧化层以及采用CVD HTO形成的第二氧化层。本发明还公开了一种自对准分栅闪存器件的制造方法。本发明能够提高器件的数据保持能力，能保证对源极多晶硅的底部宽度以及多晶硅浮栅的长度进行良好的控制。
181. 106304167 低功耗蓝牙的兼容性测试方法
CN
04.01.2017
H04W 24/06 Loading...
H04W 24/06
Loading...
201610847975.7
上海华虹集成电路有限责任公司
张修远
H04W 24/06
Loading...
本发明公开了一种低功耗蓝牙的兼容性测试方法，采用移动设备作为对低功耗蓝牙进行兼容性测试的设备，包括如下步骤：步骤一、使用测试设备扫描被测设备，即待测试的低功耗蓝牙设备，获取被测试设备名称；步骤二、选中待测设备，遍历其可获得的GATT服务；步骤三、选中待测服务，遍历其可获得的特征；步骤四、选中待侧特征进行数据回环测试；计算并显示单次通信的误码率、丢包率、回环率和稳定性：步骤五、待测试完毕，计算并显示平均误码率、丢包率和回环率。本发明能快速的得到低功耗蓝牙产品的兼容性评价。
182. 106294895 HDCP转发器控制器模块级功能验证方法及验证环境平台
CN
04.01.2017
G06F 17/50 Loading...
G06F 17/50
Loading...
102015000257525
上海华虹集成电路有限责任公司
刘蕊
G06F 17/50
Loading...
本发明公开了一种HDCP转发器控制器模块级功能验证方法，基于UVM，使用8051MCU总线通用验证组件、HDCP发送端通用验证组件和HDCP接收端通用验证组件构建验证环境平台，使用C语言算法参考模型，完成对HDCP转发器控制器模块级的功能验证。本发明还公开了一种所述验证方法中采用的验证环境平台，采用system verilog语言，基于UVM完成；包括：8051MCU总线通用验证组件、HDCP发送端通用验证组件、HDCP接收端通用验证组件、虚拟序列器、记分板和HDCP配置文件。本发明能实现HDCP转发器控制器模块级功能验证。
183. 106299681 双频段微带天线的设计方法及双频段微带天线
CN
04.01.2017
H01Q 1/50 Loading...
H01Q 1/50
Loading...
102015000234310
上海华虹集成电路有限责任公司
魏忠伟
H01Q 1/50
Loading...
本发明公开了一种双频段微带天线的设计方法，在微带天线的设计中，采用共用结构，既作为A频段微带天线的辐射单元，又同时作为B频段微带天线的地；其中：A不等于B，且均大于零。本发明还公开了一种双频段微带天线。本发明可同时与电子车牌及OBU进行交易。
184. 103824600 存储器测试方法及装置
CN
04.01.2017
G11C 29/44 Loading...
G11C 29/44
Loading...
102014000078928
上海华虹宏力半导体制造有限公司
钱亮
G11C 29/44
Loading...
一种存储器测试方法及装置，所述方法包括：以字节为单位依次对存储器内每个扇区内的各个字节进行测试，直至遍历所述存储器内所需测试的所有扇区；在所述对各个字节进行测试后，分别判断所述各个字节测试是否通过；若所述存储器内某一字节测试通过，则下一步对该字节的后一个字节进行测试；若所述存储器内某一字节测试未通过，则下一步对该字节所在扇区的后一个扇区的第一个字节进行测试；对所述存储器内测试未通过的扇区进行修复。本发明在以扇区为单位进行修复的情况下，当测试发现扇区内存在某个字节测试未通过时，不再对该扇区内剩余的字节进行测试，测试指针直接跳到下一个扇区的第一个字节，从而避免了不必要的冗余测试，提高了测试效率。
185. 106298949 屏蔽栅沟槽型功率MOS器件的工艺方法
CN
04.01.2017
H01L 29/78 Loading...
H01L 29/78
Loading...
201610929659.4
上海华虹宏力半导体制造有限公司
周颖
H01L 29/78
Loading...
本发明公开了一种屏蔽栅沟槽型功率MOS器件的工艺方法，包含步骤：第1步，在硅衬底上进行沟槽刻蚀，然后形成牺牲氧化层；第2步，淀积衬垫氧化层，淀积多晶硅并回刻，形成沟槽内的底层多晶硅；第3步，形成多晶硅层间介质氧化膜；第4步，在整个硅片表面生长一层热氧化层；第5步，回刻热氧化层；第6步，形成栅氧化层；第7步，淀积多晶硅及回刻，在沟槽内形成上层多晶硅。本发明通过在多晶硅层间介质氧化膜工艺之后，先进行一次热氧化层工艺，使底层多晶硅的上表面边角处圆化，相当于增加了硅衬底材质的露出面积，在后续栅氧化层的生成过程中，栅氧化层生长更好，膜厚均匀性更佳，降低了易击穿点的产生。
186. 106297893 存储器测量电路的时钟电路及其设计方法
CN
04.01.2017
G11C 29/12 Loading...
G11C 29/12
Loading...
201610621836.2
上海华虹宏力半导体制造有限公司
周喆
G11C 29/12
Loading...
本发明公开了一种存储器测量电路的时钟电路，第一和二时钟信号分别通过第一和二时钟路径连接到被测试存储器的地址端和时钟端；第一时钟路径包括第一组合逻辑单元电路和寄存器单元电路；第二时钟路径包括串联在一起的第二组合逻辑单元电路和等延时单元；第一和二组合逻辑单元电路的组成单元都为非时序逻辑单元且组成单元镜像结构，单元镜像结构为第一和二组合逻辑单元电路中的各非时序逻辑单元的数目、类型和连接关系分别相同；等延时单元用在第二时钟路径中补偿一个和寄存器单元电路相同的延时。本发明还公开了一种存储器测量电路的时钟电路的设计方法。本发明能第一和二时钟信号的同步性，从而能提高存储器的地址建立时间的测试精度。
187. 103913687 沟槽MOS器件中位错型漏电分析方法
CN
28.12.2016
G01N 23/04 Loading...
G01N 23/04
Loading...
102013000003710
上海华虹宏力半导体制造有限公司
赖华平
G01N 23/04
Loading...
本发明公开了一种沟槽MOS器件中位错型漏电分析方法，包括步骤：采用EMMI分析方法获取缺陷位置，缺陷位置对应于发光点，控制EMMI分析条件使发光点的直径小于等于1.5微米；采用FIB方法在缺陷位置处制备TEM样品，TEM样品的中心和缺陷位置的中心重合且TEM样品的厚度大于等于缺陷位置处的发光点的直径；对TEM样品进行TEM分析。本发明能针对位错引起的漏电失效，实现更快速准确的定位与分析确认。
188. 103400764 双极型晶体管的形成方法
CN
28.12.2016
H01L 21/331 Loading...
H01L 21/331
Loading...
102013000315237
上海华虹宏力半导体制造有限公司
林益梅
H01L 21/331
Loading...
一种双极型晶体管的形成方法，所述双极型晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底内形成N型集电极；在所述N型集电极表面形成P型基极，所述P型基极表面具有自然氧化形成的氧化层；在所述P型基极上形成N型发射极；对所述P型基极和N型发射极进行退火处理，降低发射极电阻。所述双极型晶体管的形成方法可以降低发射极电阻，提高双极型晶体管的性能。
189. 103915359 硅基芯片位错缺陷的快速统计监控方法
CN
28.12.2016
H01L 21/66 Loading...
H01L 21/66
Loading...
102013000003746
上海华虹宏力半导体制造有限公司
刘苏南
H01L 21/66
Loading...
本发明公开了一种硅基芯片位错缺陷的快速统计监控方法，包括步骤：提供需要分析的硅基芯片样品并制作分析截面。对分析截面用晶体缺陷腐蚀液进行腐蚀处理。对分析截面进行SEM分析。本发明能提高硅基片上的位错缺陷的可观察范围，能提高位错缺陷的分析速度、以及提高位错监控分析的效率，能降低成本。
190. 103368528 振荡器
CN
28.12.2016
H03K 3/02 Loading...
H03K 3/02
Loading...
102013000321029
上海华虹宏力半导体制造有限公司
冯楚华
H03K 3/02
Loading...
本发明公开一种振荡器，至少包括：充放电模块，连接一电源电压，通过充放电产生一锯齿波输出至整形模块；整形模块，具有两输入端，分别接一参考电压和该充放电模块的锯齿波输出，通过对该参考电压与锯齿波输出进行比较后产生一窄脉冲送至占空比调节模块；占空比调节模块，将得到的窄脉冲进行分频，以得到占空比为50%的时钟信号，本发明只需采用较简单的充放电电路及比较器、D触发器就可实现占空比为50％的时钟信号，不仅面积节约了50％，优化了功耗，而且占空比更准确。
191. 103208456 半导体结构的形成方法
CN
28.12.2016
H01L 21/768 Loading...
H01L 21/768
Loading...
102013000095428
上海华虹宏力半导体制造有限公司
黎坡
H01L 21/768
Loading...
一种半导体结构的形成方法，包括：半导体衬底表面具有第一介质层，第一介质层表面具有焊盘第一金属和熔丝层，第一介质层、焊盘第一金属和熔丝层表面具有第二介质层；在第二介质层表面形成焊盘第二金属；在焊盘第二金属表面形成保护层；在第二介质层和保护层表面形成第三介质层；刻蚀形成第一开口和第二开口，第一开口贯穿第三介质层，并暴露出保护层表面，第二开口贯穿第三介质层和第二介质层，并暴露出熔丝层表面，刻蚀第三介质层的速率较刻蚀保护层的速率高，刻蚀第二介质层的速率较刻蚀保护层的速率高；去除第一开口底部的保护层，并暴露出焊盘第二金属表面。半导体结构的形成工艺简单，所形成的半导体结构的形貌良好，性能稳定。
192. 103208427 耗尽型MOS晶体管及其形成方法
CN
28.12.2016
H01L 21/336 Loading...
H01L 21/336
Loading...
102013000095671
上海华虹宏力半导体制造有限公司
唐树澍
H01L 21/336
Loading...
本发明公开了一种耗尽型MOS晶体管及其形成方法，由于位于源极和漏极之间的栅极中，部分栅极覆盖阱区，另一部分栅极覆盖掺杂区，故增加了晶体管沟道的等效电阻，从而减小了耗尽型MOS晶体管的开态电流及关态电流。通过调节晶体管中掺杂区的厚度及掺杂浓度、位于源极和漏极之间的栅极所覆盖所有掺杂区的宽度总和与源极或漏极宽度之比，可以使耗尽型MOS晶体管的沟道等效电阻的增大量保持适中，从而使耗尽型MOS晶体管的关态电流减小幅度大于开态电流减小幅度，进而在减少晶体管功耗的同时提高耗尽型MOS晶体管的开关电流比。
193. 102945842 对准标记及其制造方法
CN
21.12.2016
H01L 23/544 Loading...
H01L 23/544
Loading...
102012000477298
上海华虹宏力半导体制造有限公司
黎坡
H01L 23/544
Loading...
本发明提供了一种对准标记及其制造方法，其在层间介质层内形成接触孔的同时，还在层间介质层中对应隔离结构的位置形成沟槽，且沟槽的深度延伸至隔离结构内，因此增大了沟槽的深度，因而后续形成在沟槽内的金属层表面所形成的凹坑深度更大，使在后续微影工艺中更容易获取硅片上的对准标记，不会产生对准精度下降或无法对准的问题。
194. 102751198 半导体器件中MOS晶体管的形成方法
CN
21.12.2016
H01L 21/336 Loading...
H01L 21/336
Loading...
102012000214366
上海华虹宏力半导体制造有限公司
令海阳
H01L 21/336
Loading...
一种形成半导体器件中MOS晶体管的方法，包括：提供衬底，在衬底上形成第一栅极、第二栅极、第三栅极、第四栅极以及栅介质层；在第一栅极两侧形成第一N型轻掺杂源区、第一N型轻掺杂漏区；不形成掩膜层，直接对衬底进行第一P型离子注入，在第二栅极两侧形成第一P型轻掺杂源区、第一P型轻掺杂漏区；在第三栅极两侧形成第二P型轻掺杂源区、第二P型轻掺杂漏区；在第四栅极两侧形成第二N型轻掺杂源区、第二N型轻掺杂漏区；在第一栅极、第二栅极、第三栅极、第四栅极四周形成侧墙；形成侧墙后，衬底中、第一栅极、第二栅极、第三栅极、第四栅极两侧形成源极和漏极。可以节约一次掩膜工艺，从而可以简化工艺，节约成本，提高生产效率。
195. 103811406 改善SONOS器件自对准接触孔漏电的方法
CN
21.12.2016
H01L 21/768 Loading...
H01L 21/768
Loading...
102012000436223
上海华虹宏力半导体制造有限公司
肖泽龙
H01L 21/768
Loading...
本发明公开了一种改善SONOS器件自对准接触孔漏电的方法，包括：1）进行SONOS器件自对准接触孔刻蚀；2）在接触孔的侧壁和底部以及SONOS器件中的未掺杂氧化膜上方，成长氮化硅膜；3）刻蚀氮化硅膜，使只在接触孔侧壁上保留氮化硅膜；4）用传统湿法流程清洗去除刻蚀产生的聚合物，得到SONOS器件自对准接触孔。本发明可以弥补常规自对准接触孔刻蚀中造成的栅极上侧墙的过度损耗，能够明显增加氮化硅膜侧墙残留的厚度，避免栅极与金属线短路，改善产品的自对准接触孔漏电，提高接触孔击穿电压，扩大SONOS器件自对准接触孔刻蚀工艺窗口。
196. 102938406 分栅式闪存及其形成方法
CN
21.12.2016
H01L 27/115 Loading...
H01L 27/115
Loading...
102012000476512
上海华虹宏力半导体制造有限公司
顾靖
H01L 27/115
Loading...
一种分栅式闪存，包括：半导体衬底，位于所述半导体衬底表面的字线，位于所述字线两侧的两个分立的存储位单元，所述两个存储位单元与字线之间具有隧穿氧化层；所述存储位单元包括位于所述半导体衬底表面的第一绝缘层、位于所述第一绝缘层表面的浮栅，位于所述浮栅表面的第二绝缘层，位于所述第二绝缘层表面的控制栅和覆盖所述浮栅、控制栅的侧墙结构；所述浮栅包括第一浮栅和第二浮栅，所述第一浮栅与字线的间距大于所述第二浮栅与字线的间距。由于第一浮栅与字线的间距比现有技术的大，使得所述浮栅和字线之间的耦合电容比现有技术的小，使得字线和浮栅之间的耦合电容尽可能的小，从而改进了闪存的擦除和读写的效率。
197. 102768855 存储器阵列及电子设备
CN
21.12.2016
G11C 16/02 Loading...
G11C 16/02
Loading...
102012000258473
上海华虹宏力半导体制造有限公司
胡剑
G11C 16/02
Loading...
一种存储器阵列和电子设备，所述存储器阵列包括多个成阵列排布的存储器单元，所述各存储器单元包含多条互相平行的位线、以及平行排列于位线上且与所述位线垂直的字线，每条位线在列方向上连接各存储器单元的源极或漏极，每条字线在行方向上连接各存储器单元的栅极；其中，所述存储器单元的栅极包括双栅结构及位于双栅结构之间的选择栅，所述双栅结构并列排布于衬底上。所述电子设备配置了上述存储器阵列。本发明针对电可擦可编程只读存储器而设计，能避免对选中的存储器单元进行操作时，对其它存储器单元产生串扰。
198. 103630816 掺杂失效分析方法
CN
21.12.2016
G01R 31/26 Loading...
G01R 31/26
Loading...
102012000296921
上海华虹宏力半导体制造有限公司
赖华平
G01R 31/26
Loading...
本发明公开了一种掺杂失效的分析方法，包括步骤：提供良品硅片；对良品硅片和待测样品硅片进行处理直至露出衬底表面；将良品硅片和待测样品硅片放置在底座上；在良品硅片和待测样品硅片上选定测试图形；设定进行SRP的条件；分别对良品硅片和待测样品硅片上的测试图形进行SRP并得到电阻率或载流子浓度的数据；对良品硅片和所述待测样品硅片的电阻率或载流子浓度的数据进行比较，判断待测样品硅片的掺杂是否失效，估算待测样品硅片的掺杂剂量失效大小。本发明能准确快速验证掺杂相关的失效，以及确认掺杂杂质的差异程度，能大大节省芯片失效分析的时间和确保失效分析的准确性，为明确工艺原因及提升相关产品的良率发挥重大作用。
199. 103838890 具有黑盒IP多电源域系统版图和原理图一致性的比较方法
CN
21.12.2016
G06F 17/50 Loading...
G06F 17/50
Loading...
102012000483579
上海华虹宏力半导体制造有限公司
李彦正
G06F 17/50
Loading...
本发明公开了一种具有黑盒IP多电源域系统版图和原理图一致性的比较方法，主要通过对版图网表的修改和对原理图网表的修改来实现，这些修改都可以通过脚本文件的修改和执行来实现；包括：找出芯片的各功能模块的所有电源端口名称；对找出电源端口名称所属的电源域进行分析，同一电源域中电源名称要统一；修改版图网表中黑盒IP的网表使同名端口都虚拟连接；进行版图和原理图一致性比较，使结果一致。本发明能提高具有黑盒IP多电源域系统版图和原理图一致性的检验效率，能降低检验风险、节约设计成本。
200. 102738061 沟槽形成方法以及半导体器件制造方法
CN
21.12.2016
H01L 21/762 Loading...
H01L 21/762
Loading...
102012000230389
上海华虹宏力半导体制造有限公司
沈思杰
H01L 21/762
Loading...
本发明提供沟槽形成方法以及半导体器件制造方法。沟槽形成方法用于在半导体结构中形成沟槽。半导体结构包括端口区域和单元区域。方法包括：氧化层形成步骤，用于在硅片表面形成氧化层；光刻胶层形成步骤，用于在氧化层表面形成光刻胶层；图案形成步骤，对光刻胶层进行光刻以形成与沟槽相对应的沟槽图案部分，利用形成图案的光刻胶层刻蚀氧化层，从而在氧化层中形成与沟槽图案部分相对应的图案；氧化层第一刻蚀步骤，其中去除单元区域上的光刻胶层，利用剩下的光刻胶层对氧化层执行刻蚀；沟槽刻蚀步骤，利用沟槽图案部分在单元区域中形成沟槽；光刻胶去除步骤，用于去除剩余的光刻胶层；氧化层第二步骤，用于在去除光刻胶层后对氧化层执行刻蚀。

