# 常见的Chisel运算符

<!-- CARD BEGIN -->

```scala
// 1.U 是将scala类型Int(1)转为Chisel类型UInt
// scala是强类型语言，如果直接加会报错
val twotwo = 1.U + 1
```

```scala
class MyOperators extends Module {
  val io = IO(new Bundle {
    val in      = Input(UInt(4.W))
    val out_add = Output(UInt(4.W))
    val out_sub = Output(UInt(4.W))
    val out_mul = Output(UInt(4.W))
  })

  io.out_add := 1.U + 4.U
  io.out_sub := 2.U - 1.U
  io.out_mul := 4.U * 2.U
}
println(getVerilog(new MyOperators))

//---
Elaborating design...
Done elaborating.
module MyOperators(
  input        clock,
  input        reset,
  input  [3:0] io_in,
  output [3:0] io_out_add,
  output [3:0] io_out_sub,
  output [3:0] io_out_mul
);
  wire [1:0] _T_3 = 2'h2 - 2'h1; // @[cmd3.sc 10:21]
  wire [4:0] _T_4 = 3'h4 * 2'h2; // @[cmd3.sc 11:21]
  assign io_out_add = 4'h5; // @[cmd3.sc 9:21]
  assign io_out_sub = {{2'd0}, _T_3}; // @[cmd3.sc 10:21]
  assign io_out_mul = _T_4[3:0]; // @[cmd3.sc 11:14]
endmodule

```

# 多路复用和连接

- `Mux` 操作符 `(select, value if true, value if false)`
- `true.B` 和 `false.B` 是创建Chisel Bool值推荐的方法
- `Cat` 用于连接

```scala
class MyOperatorsTwo extends Module {
  val io = IO(new Bundle {
    val in      = Input(UInt(4.W))
    val out_mux = Output(UInt(4.W))
    val out_cat = Output(UInt(4.W))
  })

  val s = true.B
  io.out_mux := Mux(s, 3.U, 0.U) // should return 3.U, since s is true
  io.out_cat := Cat(2.U, 1.U)    // concatenates 2 (b10) with 1 (b1) to give 5 (101)
}
```

# 练习：MAC

创建一个Chisel模块，实现乘法累加函数 $(A*B)+C$ ，并通过测试台测试。

```scala
class MAC extends Module {
  val io = IO(new Bundle {
    val in_a = Input(UInt(4.W))
    val in_b = Input(UInt(4.W))
    val in_c = Input(UInt(4.W))
    val out  = Output(UInt(8.W))
  })

  io.out := (io.in_a * io.in_b) + io.in_c
}
```

# 练习：仲裁器

下面的电路将来自FIFO的数据仲裁到两个并行处理单元。FIFO和处理元件(PEs)通过现成的有效接口进行通信。构造仲裁器将数据发送到准备接收数据的PE，如果两个PE都准备接收数据，则优先考虑PE0。请记住，当至少有一个PE可以接收数据时，仲裁器应该告诉FIFO它已经准备好接收数据。另外，在断言数据有效之前，等待PE断言它已经准备好。您可能需要二进制运算符来完成这个练习。

```scala
class Arbiter extends Module {
  val io = IO(new Bundle {
    // FIFO
    val fifo_valid = Input(Bool())
    val fifo_ready = Output(Bool())
    val fifo_data  = Input(UInt(16.W))
    
    // PE0
    val pe0_valid  = Output(Bool())
    val pe0_ready  = Input(Bool())
    val pe0_data   = Output(UInt(16.W))
    
    // PE1
    val pe1_valid  = Output(Bool())
    val pe1_ready  = Input(Bool())
    val pe1_data   = Output(UInt(16.W))
  })

  io.fifo_ready := io.pe0_ready | io.pe1_ready
  io.pe0_data := io.fifo_data
  io.pe1_data := io.fifo_data
  io.pe0_valid := io.pe0_ready && io.fifo_valid
  io.pe1_valid := io.pe1_ready && !io.pe0_ready && io.fifo_valid
}
```

# 练习：参数化加法器

这个可选的练习向您展示了Chisel最强大的功能之一，它的参数化功能。为了演示这一点，我们将构造一个参数化的加法器，它可以在发生溢出时使输出饱和，或者截断结果(即绕行)。

首先，看看下面的模块。我们传递给它的参数叫做saturate，它的类型是Scala Boolean。这不是chisel Bool。所以，我们不是在创建一个可以饱和或截断的硬件加法器，而是在创建一个生成器，它可以产生一个饱和硬件加法器或截断硬件加法器。决策是在编译时做出的。

接下来，注意输入和输出都是4位的单位。Chisel具有内置的宽度推断，如果您查看备忘单，您将看到正常求和的位宽等于两个输入的最大位宽。这意味着

```scala
val sum = io.in_a + io.in_b
```

会将sum设置为4位线，其值将是4位输入的截断结果。要检查总和是否饱和，您需要将结果放在5位导线中。这可以用+&求和来完成。

```scala
val sum = io.in_a +& io.in_b
```

最后，请注意，将4位的UInt线连接到5位的UInt线将在默认情况下截断MSB。您可以使用它轻松截断非饱和加法器的5位和。

```scala
class ParameterizedAdder(saturate: Boolean) extends Module {
  val io = IO(new Bundle {
    val in_a = Input(UInt(4.W))
    val in_b = Input(UInt(4.W))
    val out  = Output(UInt(4.W))
  })

  val sum = io.in_a +& io.in_b
  if (saturate) {
    io.out := Mux(sum > 15.U, 15.U, sum)
  } else {
    io.out := io.in_a + io.in_b
  }
}
```

<!-- CARD END -->
<!--ID: 1699625593063-->

