# clock_fpga
修改了分计数器和小时计数器使用的时钟，不再和秒计数器用同一个1Hz，分计数器用20Hz，也就是周期50ms的时钟，小时计数器用50Mhz也就是延迟20ns，所以实际上分计数器和小时计数器的进位依然有延迟，但是延迟分别是50ms和20ns，肉眼几乎无法察觉，所以可以视为无延迟
