# CN1-Banda_Asamblare
Rezolvare functie f = a*b + c - d*e folosind pipeline.

Fiecare rezultat al operatiilor realizate intr-un stagiu este salvat intr-un registru de tip D de o anumita dimensiune.

Product family: Artix-7
Project part: xc7a100tcsg324-1
Top module name: top_BandaAsamblare
Target Language: Verilog
Simulator language: Mixed

Program: Vivado 2020.2
