TimeQuest Timing Analyzer report for MIC1
Mon Dec 09 00:06:04 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLOCK'
 28. Fast Model Hold: 'CLOCK'
 29. Fast Model Minimum Pulse Width: 'CLOCK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MIC1                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 14.51 MHz ; 14.51 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -33.954 ; -6044.564     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -3.397 ; -47.665       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.277 ; -624.441              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                            ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -33.954 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 34.430     ;
; -33.954 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 34.430     ;
; -33.954 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 34.430     ;
; -33.954 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 34.430     ;
; -33.954 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 34.430     ;
; -33.954 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 34.430     ;
; -33.954 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 34.430     ;
; -33.954 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 34.430     ;
; -33.954 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 34.430     ;
; -33.767 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.834     ; 29.973     ;
; -33.406 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.730     ; 29.716     ;
; -33.336 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.821     ; 29.555     ;
; -33.173 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.730     ; 29.483     ;
; -33.163 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.838     ; 29.365     ;
; -32.934 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.730     ; 29.244     ;
; -32.842 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.821     ; 29.061     ;
; -32.620 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.730     ; 28.930     ;
; -32.344 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.721     ; 28.663     ;
; -32.211 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.925     ; 28.326     ;
; -32.125 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.714     ; 28.451     ;
; -32.118 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.743     ; 28.415     ;
; -32.102 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.925     ; 28.217     ;
; -31.960 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.925     ; 28.075     ;
; -31.787 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.925     ; 27.902     ;
; -31.512 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.730     ; 27.822     ;
; -31.495 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 31.971     ;
; -31.495 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 31.971     ;
; -31.495 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 31.971     ;
; -31.495 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 31.971     ;
; -31.495 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 31.971     ;
; -31.495 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 31.971     ;
; -31.495 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 31.971     ;
; -31.495 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 31.971     ;
; -31.495 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.064     ; 31.971     ;
; -31.445 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.741     ; 27.744     ;
; -31.374 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.925     ; 27.489     ;
; -31.308 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.834     ; 27.514     ;
; -31.181 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.026     ; 30.195     ;
; -31.129 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.361     ;
; -31.129 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.361     ;
; -31.129 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.361     ;
; -31.129 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.361     ;
; -31.129 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.361     ;
; -31.129 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.361     ;
; -31.129 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.361     ;
; -31.129 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.361     ;
; -31.129 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.361     ;
; -31.070 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.302     ;
; -31.070 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.302     ;
; -31.070 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.302     ;
; -31.070 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.302     ;
; -31.070 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.302     ;
; -31.070 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.302     ;
; -31.070 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.302     ;
; -31.070 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.302     ;
; -31.070 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.692      ; 33.302     ;
; -31.039 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.742     ; 30.337     ;
; -31.016 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.946     ; 28.110     ;
; -31.007 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.946     ; 28.101     ;
; -30.947 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.730     ; 27.257     ;
; -30.942 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 1.000        ; -3.078     ; 28.904     ;
; -30.933 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.742     ; 30.231     ;
; -30.919 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.946     ; 28.013     ;
; -30.899 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.718     ; 27.221     ;
; -30.883 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 1.000        ; -3.078     ; 28.845     ;
; -30.877 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.821     ; 27.096     ;
; -30.865 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.742     ; 30.163     ;
; -30.865 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.366     ;
; -30.865 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.366     ;
; -30.865 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.366     ;
; -30.865 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.366     ;
; -30.865 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.366     ;
; -30.865 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.366     ;
; -30.865 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.366     ;
; -30.865 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.366     ;
; -30.865 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.366     ;
; -30.852 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.962      ; 33.354     ;
; -30.852 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.962      ; 33.354     ;
; -30.852 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.962      ; 33.354     ;
; -30.852 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.962      ; 33.354     ;
; -30.852 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.962      ; 33.354     ;
; -30.852 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.962      ; 33.354     ;
; -30.852 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.962      ; 33.354     ;
; -30.852 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.962      ; 33.354     ;
; -30.852 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.962      ; 33.354     ;
; -30.837 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 31.305     ;
; -30.837 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 31.305     ;
; -30.837 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 31.305     ;
; -30.837 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 31.305     ;
; -30.837 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 31.305     ;
; -30.837 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 31.305     ;
; -30.837 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 31.305     ;
; -30.837 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 31.305     ;
; -30.837 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 31.305     ;
; -30.813 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.314     ;
; -30.813 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.314     ;
; -30.813 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.314     ;
; -30.813 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.314     ;
; -30.813 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.314     ;
; -30.813 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.961      ; 33.314     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.397 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.617      ; 5.526      ;
; -2.933 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 8.615      ; 5.988      ;
; -2.758 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.617      ; 6.165      ;
; -2.597 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 8.629      ; 6.338      ;
; -2.558 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.617      ; 6.365      ;
; -2.480 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 8.614      ; 6.440      ;
; -2.394 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.624      ; 6.536      ;
; -2.388 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.615      ; 6.533      ;
; -2.374 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.615      ; 6.547      ;
; -2.358 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 8.629      ; 6.577      ;
; -2.178 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.615      ; 6.743      ;
; -2.145 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.614      ; 6.775      ;
; -1.974 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.616      ; 6.948      ;
; -1.935 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.615      ; 6.986      ;
; -1.921 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.615      ; 7.000      ;
; -1.906 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.614      ; 7.014      ;
; -1.879 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.226      ;
; -1.879 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.226      ;
; -1.879 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.226      ;
; -1.879 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.226      ;
; -1.879 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.226      ;
; -1.879 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.226      ;
; -1.879 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.226      ;
; -1.879 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.226      ;
; -1.879 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.226      ;
; -1.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.233      ;
; -1.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.233      ;
; -1.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.233      ;
; -1.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.233      ;
; -1.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.233      ;
; -1.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.233      ;
; -1.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.233      ;
; -1.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.233      ;
; -1.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.233      ;
; -1.780 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.617      ; 7.143      ;
; -1.773 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.624      ; 7.157      ;
; -1.715 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.615      ; 7.206      ;
; -1.687 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.418      ;
; -1.687 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.418      ;
; -1.687 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.418      ;
; -1.687 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.418      ;
; -1.687 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.418      ;
; -1.687 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.418      ;
; -1.687 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.418      ;
; -1.687 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.418      ;
; -1.687 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.418      ;
; -1.669 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.615      ; 7.252      ;
; -1.665 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 8.615      ; 7.256      ;
; -1.644 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.624      ; 7.286      ;
; -1.571 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.615      ; 7.350      ;
; -1.559 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.546      ;
; -1.559 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.546      ;
; -1.559 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.546      ;
; -1.559 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.546      ;
; -1.559 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.546      ;
; -1.559 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.546      ;
; -1.559 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.546      ;
; -1.559 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.546      ;
; -1.559 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.546      ;
; -1.539 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.614      ; 7.381      ;
; -1.415 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.695      ;
; -1.415 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.695      ;
; -1.415 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.695      ;
; -1.415 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.695      ;
; -1.415 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.695      ;
; -1.415 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.695      ;
; -1.415 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.695      ;
; -1.415 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.695      ;
; -1.415 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.695      ;
; -1.363 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.747      ;
; -1.363 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.747      ;
; -1.363 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.747      ;
; -1.363 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.747      ;
; -1.363 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.747      ;
; -1.363 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.747      ;
; -1.363 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.747      ;
; -1.363 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.747      ;
; -1.363 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.304     ; 8.747      ;
; -1.357 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.619      ; 7.568      ;
; -1.354 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.619      ; 7.571      ;
; -1.353 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 8.614      ; 7.567      ;
; -1.323 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.377      ; 7.360      ;
; -1.283 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.303     ; 8.826      ;
; -1.283 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.303     ; 8.826      ;
; -1.283 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.303     ; 8.826      ;
; -1.283 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.303     ; 8.826      ;
; -1.283 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.303     ; 8.826      ;
; -1.283 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.303     ; 8.826      ;
; -1.283 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.303     ; 8.826      ;
; -1.283 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.303     ; 8.826      ;
; -1.283 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.303     ; 8.826      ;
; -1.243 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 8.600      ; 7.663      ;
; -1.203 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 8.617      ; 7.720      ;
; -1.189 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 6.425      ; 5.542      ;
; -1.185 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.614      ; 7.735      ;
; -1.154 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.614      ; 7.766      ;
; -1.116 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.989      ;
; -1.116 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.989      ;
; -1.116 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.989      ;
; -1.116 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 8.989      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 4.311 ; 4.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 3.059 ; 3.059 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 3.960 ; 3.960 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 4.079 ; 4.079 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 3.691 ; 3.691 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 3.031 ; 3.031 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 3.670 ; 3.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 2.842 ; 2.842 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 3.399 ; 3.399 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 3.813 ; 3.813 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 3.435 ; 3.435 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 3.867 ; 3.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 3.731 ; 3.731 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 2.773 ; 2.773 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 3.263 ; 3.263 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 3.421 ; 3.421 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 3.274 ; 3.274 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 3.697 ; 3.697 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 3.943 ; 3.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 3.406 ; 3.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 4.110 ; 4.110 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 3.589 ; 3.589 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 3.770 ; 3.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 3.195 ; 3.195 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 3.954 ; 3.954 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 3.849 ; 3.849 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 3.831 ; 3.831 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 4.311 ; 4.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 3.208 ; 3.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 3.355 ; 3.355 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 4.008 ; 4.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 3.524 ; 3.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 3.671 ; 3.671 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 2.049 ; 2.049 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 0.406 ; 0.406 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 2.049 ; 2.049 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.102 ; 1.102 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 0.590 ; 0.590 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 0.525 ; 0.525 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 0.938 ; 0.938 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 0.463 ; 0.463 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.944 ; 1.944 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -2.507 ; -2.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -2.793 ; -2.793 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -3.694 ; -3.694 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -3.813 ; -3.813 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -3.425 ; -3.425 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -2.765 ; -2.765 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -3.404 ; -3.404 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -2.576 ; -2.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -3.133 ; -3.133 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -3.547 ; -3.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -3.169 ; -3.169 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -3.601 ; -3.601 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -3.465 ; -3.465 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -2.507 ; -2.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -2.997 ; -2.997 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -3.155 ; -3.155 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -3.008 ; -3.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -3.431 ; -3.431 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -3.677 ; -3.677 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -3.140 ; -3.140 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -3.844 ; -3.844 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -3.323 ; -3.323 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -3.504 ; -3.504 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -2.929 ; -2.929 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -3.688 ; -3.688 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -3.583 ; -3.583 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -3.565 ; -3.565 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -4.045 ; -4.045 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -2.942 ; -2.942 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -3.089 ; -3.089 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -3.742 ; -3.742 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -3.258 ; -3.258 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -3.405 ; -3.405 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -0.125 ; -0.125 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.125 ; -0.125 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -0.933 ; -0.933 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -0.767 ; -0.767 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -0.295 ; -0.295 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -0.255 ; -0.255 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -0.661 ; -0.661 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -0.185 ; -0.185 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.182 ; -1.182 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 16.320 ; 16.320 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 14.761 ; 14.761 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 14.614 ; 14.614 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 15.460 ; 15.460 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 14.070 ; 14.070 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 12.873 ; 12.873 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 13.872 ; 13.872 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 13.934 ; 13.934 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 14.358 ; 14.358 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 14.404 ; 14.404 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 15.795 ; 15.795 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 13.138 ; 13.138 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 13.379 ; 13.379 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 14.386 ; 14.386 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 14.053 ; 14.053 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 12.922 ; 12.922 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 14.936 ; 14.936 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 13.711 ; 13.711 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 14.421 ; 14.421 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 14.409 ; 14.409 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 15.634 ; 15.634 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 15.786 ; 15.786 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 14.622 ; 14.622 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 14.755 ; 14.755 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 16.320 ; 16.320 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 13.674 ; 13.674 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 13.842 ; 13.842 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 14.955 ; 14.955 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 13.762 ; 13.762 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 15.442 ; 15.442 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 14.158 ; 14.158 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 14.420 ; 14.420 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 15.297 ; 15.297 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 20.895 ; 20.895 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 19.534 ; 19.534 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 18.346 ; 18.346 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 18.912 ; 18.912 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 18.772 ; 18.772 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 17.789 ; 17.789 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 19.182 ; 19.182 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 18.587 ; 18.587 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 18.206 ; 18.206 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 19.491 ; 19.491 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 19.930 ; 19.930 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 19.691 ; 19.691 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 19.201 ; 19.201 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 19.332 ; 19.332 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 19.646 ; 19.646 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 20.142 ; 20.142 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 19.806 ; 19.806 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 19.294 ; 19.294 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 19.795 ; 19.795 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 19.691 ; 19.691 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 19.205 ; 19.205 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 19.384 ; 19.384 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 19.341 ; 19.341 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 20.322 ; 20.322 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 20.318 ; 20.318 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 19.103 ; 19.103 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 20.895 ; 20.895 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 19.328 ; 19.328 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 20.821 ; 20.821 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 20.621 ; 20.621 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 20.829 ; 20.829 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 19.786 ; 19.786 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 20.334 ; 20.334 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.113 ; 42.113 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 22.282 ; 22.282 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 24.323 ; 24.323 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.581 ; 24.581 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 25.796 ; 25.796 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 24.951 ; 24.951 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 25.776 ; 25.776 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 26.395 ; 26.395 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 27.556 ; 27.556 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 28.956 ; 28.956 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.444 ; 29.444 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 28.504 ; 28.504 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.902 ; 29.902 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.117 ; 30.117 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 30.963 ; 30.963 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 33.767 ; 33.767 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 34.127 ; 34.127 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 32.150 ; 32.150 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 33.567 ; 33.567 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 33.160 ; 33.160 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 34.914 ; 34.914 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.935 ; 35.935 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 35.503 ; 35.503 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.015 ; 36.015 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.330 ; 37.330 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.377 ; 37.377 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 38.428 ; 38.428 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 38.615 ; 38.615 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 39.677 ; 39.677 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 40.163 ; 40.163 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 40.462 ; 40.462 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 42.113 ; 42.113 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.770 ; 41.770 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 21.933 ; 21.933 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 19.691 ; 19.691 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 18.027 ; 18.027 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 18.494 ; 18.494 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 18.907 ; 18.907 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 19.857 ; 19.857 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 18.475 ; 18.475 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 19.890 ; 19.890 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 19.050 ; 19.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 19.702 ; 19.702 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 18.452 ; 18.452 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 19.360 ; 19.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 19.419 ; 19.419 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 18.523 ; 18.523 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 20.168 ; 20.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 17.591 ; 17.591 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 17.643 ; 17.643 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 20.622 ; 20.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 18.807 ; 18.807 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 20.085 ; 20.085 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 19.185 ; 19.185 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 21.208 ; 21.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 19.778 ; 19.778 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 19.775 ; 19.775 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 20.856 ; 20.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 20.130 ; 20.130 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 19.777 ; 19.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 20.551 ; 20.551 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.967 ; 20.967 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 20.852 ; 20.852 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 21.598 ; 21.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 20.823 ; 20.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 21.933 ; 21.933 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 12.728 ; 12.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 12.186 ; 12.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 11.499 ; 11.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 11.071 ; 11.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.046 ; 11.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.325 ; 10.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.299 ; 10.299 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 12.090 ; 12.090 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.713 ; 10.713 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.742 ; 10.742 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.990  ; 9.990  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 12.493 ; 12.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 12.728 ; 12.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 11.460 ; 11.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 11.081 ; 11.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 11.024 ; 11.024 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 11.054 ; 11.054 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 11.393 ; 11.393 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 12.440 ; 12.440 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 12.183 ; 12.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 11.891 ; 11.891 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 11.549 ; 11.549 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.194 ; 11.194 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 11.664 ; 11.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 12.414 ; 12.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 11.550 ; 11.550 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 12.337 ; 12.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.150 ; 11.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 11.683 ; 11.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 12.068 ; 12.068 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 12.145 ; 12.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 11.515 ; 11.515 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 11.570 ; 11.570 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.678  ; 7.678  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 14.426 ; 14.426 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 13.513 ; 13.513 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 13.047 ; 13.047 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 14.426 ; 14.426 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 13.369 ; 13.369 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 13.627 ; 13.627 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 13.325 ; 13.325 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 13.646 ; 13.646 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 12.570 ; 12.570 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 16.679 ; 16.679 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 14.767 ; 14.767 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 16.669 ; 16.669 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 16.034 ; 16.034 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.490 ; 15.490 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 15.442 ; 15.442 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 16.679 ; 16.679 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 14.627 ; 14.627 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 15.921 ; 15.921 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.139 ; 13.139 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 16.596 ; 16.596 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 14.158 ; 14.158 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 12.518 ; 12.518 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 13.530 ; 13.530 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 13.991 ; 13.991 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 16.596 ; 16.596 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 15.523 ; 15.523 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 13.920 ; 13.920 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 15.424 ; 15.424 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 14.724 ; 14.724 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 14.271 ; 14.271 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 13.269 ; 13.269 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 13.530 ; 13.530 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 14.284 ; 14.284 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.041 ; 14.041 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 13.917 ; 13.917 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 14.918 ; 14.918 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 15.065 ; 15.065 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 16.481 ; 16.481 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 13.861 ; 13.861 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.712 ; 15.712 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 16.361 ; 16.361 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.531 ; 14.531 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 14.948 ; 14.948 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.494 ; 15.494 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 15.044 ; 15.044 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 14.450 ; 14.450 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 14.994 ; 14.994 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 13.950 ; 13.950 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 14.571 ; 14.571 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 16.367 ; 16.367 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 15.601 ; 15.601 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 14.820 ; 14.820 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 21.732 ; 21.732 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 20.054 ; 20.054 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 17.701 ; 17.701 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 18.282 ; 18.282 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 18.663 ; 18.663 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 18.146 ; 18.146 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 18.925 ; 18.925 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 19.260 ; 19.260 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 19.053 ; 19.053 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 19.374 ; 19.374 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 19.813 ; 19.813 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 19.574 ; 19.574 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 19.421 ; 19.421 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 19.215 ; 19.215 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 19.450 ; 19.450 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 20.025 ; 20.025 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 20.313 ; 20.313 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 19.674 ; 19.674 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 20.013 ; 20.013 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 19.967 ; 19.967 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 20.553 ; 20.553 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 20.155 ; 20.155 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 20.660 ; 20.660 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 20.821 ; 20.821 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 21.166 ; 21.166 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 19.450 ; 19.450 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 21.732 ; 21.732 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 20.501 ; 20.501 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 20.977 ; 20.977 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 21.729 ; 21.729 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 21.323 ; 21.323 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 19.765 ; 19.765 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 20.217 ; 20.217 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 41.800 ; 41.800 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 22.457 ; 22.457 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 23.693 ; 23.693 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.472 ; 24.472 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 25.687 ; 25.687 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 24.638 ; 24.638 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 25.463 ; 25.463 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 26.082 ; 26.082 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 27.243 ; 27.243 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 28.643 ; 28.643 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.131 ; 29.131 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 28.191 ; 28.191 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.589 ; 29.589 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 29.804 ; 29.804 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 30.650 ; 30.650 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 33.454 ; 33.454 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.814 ; 33.814 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 31.837 ; 31.837 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 33.254 ; 33.254 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 32.847 ; 32.847 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 34.601 ; 34.601 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.622 ; 35.622 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 35.190 ; 35.190 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 35.702 ; 35.702 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.017 ; 37.017 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.064 ; 37.064 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 38.115 ; 38.115 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 38.302 ; 38.302 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 39.364 ; 39.364 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 39.850 ; 39.850 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 40.149 ; 40.149 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 41.800 ; 41.800 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.457 ; 41.457 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 15.035 ; 15.035 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 12.716 ; 12.716 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 12.803 ; 12.803 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 12.803 ; 12.803 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 12.781 ; 12.781 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 14.958 ; 14.958 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 13.838 ; 13.838 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 15.035 ; 15.035 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.223 ; 14.223 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 14.014 ; 14.014 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 13.828 ; 13.828 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 13.586 ; 13.586 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 14.636 ; 14.636 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 13.563 ; 13.563 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 13.531 ; 13.531 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.251 ; 14.251 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 13.815 ; 13.815 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 13.260 ; 13.260 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 13.208 ; 13.208 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.190 ; 13.190 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 13.669 ; 13.669 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 13.158 ; 13.158 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.553 ; 13.553 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 14.406 ; 14.406 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 12.750 ; 12.750 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 14.035 ; 14.035 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.212 ; 13.212 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 13.212 ; 13.212 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 13.653 ; 13.653 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 13.199 ; 13.199 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 13.137 ; 13.137 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 13.745 ; 13.745 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 13.650 ; 13.650 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 12.801 ; 12.801 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 13.490 ; 13.490 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 13.370 ; 13.370 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 13.513 ; 13.513 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 17.210 ; 17.210 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 15.860 ; 15.860 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 16.892 ; 16.892 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 15.170 ; 15.170 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.941 ; 15.941 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 15.567 ; 15.567 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 16.405 ; 16.405 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 15.616 ; 15.616 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 17.210 ; 17.210 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 16.960 ; 16.960 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 12.873 ; 12.873 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 14.761 ; 14.761 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 14.614 ; 14.614 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 15.460 ; 15.460 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 14.070 ; 14.070 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 12.873 ; 12.873 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 13.872 ; 13.872 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 13.934 ; 13.934 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 14.358 ; 14.358 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 14.404 ; 14.404 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 15.795 ; 15.795 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 13.138 ; 13.138 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 13.379 ; 13.379 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 14.386 ; 14.386 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 14.053 ; 14.053 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 12.922 ; 12.922 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 14.936 ; 14.936 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 13.711 ; 13.711 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 14.421 ; 14.421 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 14.409 ; 14.409 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 15.634 ; 15.634 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 15.786 ; 15.786 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 14.622 ; 14.622 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 14.755 ; 14.755 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 16.320 ; 16.320 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 13.674 ; 13.674 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 13.842 ; 13.842 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 14.955 ; 14.955 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 13.762 ; 13.762 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 15.442 ; 15.442 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 14.158 ; 14.158 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 14.420 ; 14.420 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 15.297 ; 15.297 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 12.080 ; 12.080 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 13.629 ; 13.629 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 13.698 ; 13.698 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 14.351 ; 14.351 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 13.699 ; 13.699 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 13.351 ; 13.351 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 14.060 ; 14.060 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 14.632 ; 14.632 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 14.205 ; 14.205 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 12.781 ; 12.781 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 13.250 ; 13.250 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 13.295 ; 13.295 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 12.353 ; 12.353 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 14.156 ; 14.156 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 13.458 ; 13.458 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 14.055 ; 14.055 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 14.640 ; 14.640 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 12.699 ; 12.699 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 13.609 ; 13.609 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 14.184 ; 14.184 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 13.437 ; 13.437 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 13.586 ; 13.586 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 13.274 ; 13.274 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 13.898 ; 13.898 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 13.946 ; 13.946 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 13.815 ; 13.815 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 15.208 ; 15.208 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 12.510 ; 12.510 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 13.807 ; 13.807 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 13.921 ; 13.921 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 12.080 ; 12.080 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 12.790 ; 12.790 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 12.495 ; 12.495 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.642 ; 14.642 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.229 ; 17.229 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 18.027 ; 18.027 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.120 ; 16.120 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.849 ; 17.849 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 18.258 ; 18.258 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 17.269 ; 17.269 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 16.989 ; 16.989 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 16.834 ; 16.834 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 16.565 ; 16.565 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 16.337 ; 16.337 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 15.487 ; 15.487 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 15.004 ; 15.004 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 17.024 ; 17.024 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 16.503 ; 16.503 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 17.850 ; 17.850 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 18.116 ; 18.116 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 15.336 ; 15.336 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 16.719 ; 16.719 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 16.562 ; 16.562 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 16.903 ; 16.903 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 17.730 ; 17.730 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 16.036 ; 16.036 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 14.642 ; 14.642 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 17.225 ; 17.225 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 16.309 ; 16.309 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 16.382 ; 16.382 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 15.938 ; 15.938 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 16.504 ; 16.504 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 15.778 ; 15.778 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 15.365 ; 15.365 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 16.661 ; 16.661 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 16.318 ; 16.318 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 17.591 ; 17.591 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 19.691 ; 19.691 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 18.027 ; 18.027 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 18.494 ; 18.494 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 18.907 ; 18.907 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 19.857 ; 19.857 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 18.475 ; 18.475 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 19.890 ; 19.890 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 19.050 ; 19.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 19.702 ; 19.702 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 18.452 ; 18.452 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 19.360 ; 19.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 19.419 ; 19.419 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 18.523 ; 18.523 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 20.168 ; 20.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 17.591 ; 17.591 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 17.643 ; 17.643 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 20.622 ; 20.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 18.807 ; 18.807 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 20.085 ; 20.085 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 19.185 ; 19.185 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 21.208 ; 21.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 19.778 ; 19.778 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 19.775 ; 19.775 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 20.856 ; 20.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 20.130 ; 20.130 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 19.777 ; 19.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 20.551 ; 20.551 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.967 ; 20.967 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 20.852 ; 20.852 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 21.598 ; 21.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 20.823 ; 20.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 21.933 ; 21.933 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.990  ; 9.990  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 12.186 ; 12.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 11.499 ; 11.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 11.071 ; 11.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.046 ; 11.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.325 ; 10.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.299 ; 10.299 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 12.090 ; 12.090 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.713 ; 10.713 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.742 ; 10.742 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.990  ; 9.990  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 12.493 ; 12.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 12.728 ; 12.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 11.460 ; 11.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 11.081 ; 11.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 11.024 ; 11.024 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 11.054 ; 11.054 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 11.393 ; 11.393 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 12.440 ; 12.440 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 12.183 ; 12.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 11.891 ; 11.891 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 11.549 ; 11.549 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.194 ; 11.194 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 11.664 ; 11.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 12.414 ; 12.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 11.550 ; 11.550 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 12.337 ; 12.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.150 ; 11.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 11.683 ; 11.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 12.068 ; 12.068 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 12.145 ; 12.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 11.515 ; 11.515 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 11.570 ; 11.570 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.678  ; 7.678  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 12.570 ; 12.570 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 13.513 ; 13.513 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 13.047 ; 13.047 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 14.426 ; 14.426 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 13.369 ; 13.369 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 13.627 ; 13.627 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 13.325 ; 13.325 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 13.646 ; 13.646 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 12.570 ; 12.570 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.099 ; 13.099 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 14.767 ; 14.767 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 16.669 ; 16.669 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 16.034 ; 16.034 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.490 ; 15.490 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 15.442 ; 15.442 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 16.679 ; 16.679 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 14.627 ; 14.627 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 15.921 ; 15.921 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.099 ; 13.099 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 12.518 ; 12.518 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 14.158 ; 14.158 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 12.518 ; 12.518 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 13.530 ; 13.530 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 13.991 ; 13.991 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 16.596 ; 16.596 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 15.523 ; 15.523 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 13.920 ; 13.920 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 15.424 ; 15.424 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 14.724 ; 14.724 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 14.271 ; 14.271 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 13.269 ; 13.269 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 13.530 ; 13.530 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 14.284 ; 14.284 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.041 ; 14.041 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 13.917 ; 13.917 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 14.918 ; 14.918 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 15.065 ; 15.065 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 16.481 ; 16.481 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 13.861 ; 13.861 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.712 ; 15.712 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 16.361 ; 16.361 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.531 ; 14.531 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 14.948 ; 14.948 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.494 ; 15.494 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 15.044 ; 15.044 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 14.450 ; 14.450 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 14.994 ; 14.994 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 13.950 ; 13.950 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 14.571 ; 14.571 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 16.367 ; 16.367 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 15.601 ; 15.601 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 14.820 ; 14.820 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 14.291 ; 14.291 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 15.477 ; 15.477 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 14.291 ; 14.291 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 15.801 ; 15.801 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 14.307 ; 14.307 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 16.528 ; 16.528 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 17.238 ; 17.238 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 16.305 ; 16.305 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 16.332 ; 16.332 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 16.505 ; 16.505 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 17.767 ; 17.767 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 16.510 ; 16.510 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 16.023 ; 16.023 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 17.420 ; 17.420 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 17.069 ; 17.069 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 17.024 ; 17.024 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 18.031 ; 18.031 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 16.277 ; 16.277 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 17.117 ; 17.117 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 17.780 ; 17.780 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 16.847 ; 16.847 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 16.452 ; 16.452 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 17.352 ; 17.352 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 17.815 ; 17.815 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 18.170 ; 18.170 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 17.528 ; 17.528 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 18.806 ; 18.806 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 17.318 ; 17.318 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 17.908 ; 17.908 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 17.552 ; 17.552 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 17.111 ; 17.111 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 17.026 ; 17.026 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 17.043 ; 17.043 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 15.077 ; 15.077 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 15.347 ; 15.347 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.190 ; 16.190 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 15.091 ; 15.091 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 15.559 ; 15.559 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 15.077 ; 15.077 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 15.910 ; 15.910 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 16.125 ; 16.125 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 15.185 ; 15.185 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 16.674 ; 16.674 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 17.045 ; 17.045 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 16.675 ; 16.675 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 17.059 ; 17.059 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 17.394 ; 17.394 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 16.975 ; 16.975 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 18.483 ; 18.483 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 18.144 ; 18.144 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 16.789 ; 16.789 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 17.096 ; 17.096 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 16.611 ; 16.611 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 17.926 ; 17.926 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 17.906 ; 17.906 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 17.158 ; 17.158 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 16.757 ; 16.757 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 17.670 ; 17.670 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 17.480 ; 17.480 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 17.400 ; 17.400 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 17.812 ; 17.812 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 17.405 ; 17.405 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 17.095 ; 17.095 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 17.182 ; 17.182 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 16.990 ; 16.990 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 18.205 ; 18.205 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 12.716 ; 12.716 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 12.716 ; 12.716 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 12.803 ; 12.803 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 12.803 ; 12.803 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 12.781 ; 12.781 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 14.958 ; 14.958 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 13.838 ; 13.838 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 15.035 ; 15.035 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.223 ; 14.223 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 14.014 ; 14.014 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 13.828 ; 13.828 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 13.586 ; 13.586 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 14.636 ; 14.636 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 13.563 ; 13.563 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 13.531 ; 13.531 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.251 ; 14.251 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 13.815 ; 13.815 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 13.260 ; 13.260 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 13.208 ; 13.208 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.190 ; 13.190 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 13.669 ; 13.669 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 13.158 ; 13.158 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.553 ; 13.553 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 14.406 ; 14.406 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 12.750 ; 12.750 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 14.035 ; 14.035 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.212 ; 13.212 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 13.212 ; 13.212 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 13.653 ; 13.653 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 13.199 ; 13.199 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 13.137 ; 13.137 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 13.745 ; 13.745 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 13.650 ; 13.650 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 12.801 ; 12.801 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 13.490 ; 13.490 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 13.370 ; 13.370 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 13.513 ; 13.513 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 14.367 ; 14.367 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 15.794 ; 15.794 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 16.809 ; 16.809 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 14.367 ; 14.367 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.851 ; 15.851 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 15.404 ; 15.404 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 16.372 ; 16.372 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 15.407 ; 15.407 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 17.074 ; 17.074 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 16.421 ; 16.421 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; B_BUS[*]          ; CLOCK      ; 14.760 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]         ; CLOCK      ; 15.634 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]         ; CLOCK      ; 16.213 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]         ; CLOCK      ; 16.147 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]         ; CLOCK      ; 16.203 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]         ; CLOCK      ; 15.644 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]         ; CLOCK      ; 16.197 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]         ; CLOCK      ; 15.664 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]         ; CLOCK      ; 15.644 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]         ; CLOCK      ; 15.577 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]         ; CLOCK      ; 15.577 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10]        ; CLOCK      ; 15.138 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11]        ; CLOCK      ; 15.689 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12]        ; CLOCK      ; 15.121 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13]        ; CLOCK      ; 15.155 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14]        ; CLOCK      ; 15.699 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15]        ; CLOCK      ; 15.138 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16]        ; CLOCK      ; 15.507 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17]        ; CLOCK      ; 14.770 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18]        ; CLOCK      ; 15.158 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19]        ; CLOCK      ; 15.121 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20]        ; CLOCK      ; 15.158 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21]        ; CLOCK      ; 15.699 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22]        ; CLOCK      ; 15.973 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23]        ; CLOCK      ; 15.973 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24]        ; CLOCK      ; 15.689 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25]        ; CLOCK      ; 15.547 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26]        ; CLOCK      ; 14.760 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27]        ; CLOCK      ; 15.125 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28]        ; CLOCK      ; 15.547 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29]        ; CLOCK      ; 15.507 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30]        ; CLOCK      ; 14.800 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31]        ; CLOCK      ; 14.800 ;      ; Fall       ; CLOCK           ;
; DATA_MEM_OUT[*]   ; CLOCK      ; 13.096 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 14.458 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 15.187 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 15.167 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 15.196 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 15.558 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 15.558 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 15.258 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 15.513 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 13.106 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 13.096 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 14.846 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 14.762 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 14.458 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 15.654 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 14.809 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 15.186 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 14.809 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 14.796 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 15.711 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 15.248 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 13.776 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 14.512 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 15.684 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 14.836 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 13.776 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 15.661 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 14.484 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 14.836 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 14.836 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 14.512 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 14.105 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 14.105 ;      ; Fall       ; CLOCK           ;
+-------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; B_BUS[*]          ; CLOCK      ; 13.945 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]         ; CLOCK      ; 14.819 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]         ; CLOCK      ; 15.398 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]         ; CLOCK      ; 15.332 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]         ; CLOCK      ; 15.388 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]         ; CLOCK      ; 14.829 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]         ; CLOCK      ; 15.382 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]         ; CLOCK      ; 14.849 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]         ; CLOCK      ; 14.829 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]         ; CLOCK      ; 14.762 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]         ; CLOCK      ; 14.762 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10]        ; CLOCK      ; 14.323 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11]        ; CLOCK      ; 14.874 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12]        ; CLOCK      ; 14.306 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13]        ; CLOCK      ; 14.340 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14]        ; CLOCK      ; 14.884 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15]        ; CLOCK      ; 14.323 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16]        ; CLOCK      ; 14.692 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17]        ; CLOCK      ; 13.955 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18]        ; CLOCK      ; 14.343 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19]        ; CLOCK      ; 14.306 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20]        ; CLOCK      ; 14.343 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21]        ; CLOCK      ; 14.884 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22]        ; CLOCK      ; 15.158 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23]        ; CLOCK      ; 15.158 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24]        ; CLOCK      ; 14.874 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25]        ; CLOCK      ; 14.732 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26]        ; CLOCK      ; 13.945 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27]        ; CLOCK      ; 14.310 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28]        ; CLOCK      ; 14.732 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29]        ; CLOCK      ; 14.692 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30]        ; CLOCK      ; 13.985 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31]        ; CLOCK      ; 13.985 ;      ; Fall       ; CLOCK           ;
; DATA_MEM_OUT[*]   ; CLOCK      ; 13.096 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 14.458 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 15.187 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 15.167 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 15.196 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 15.558 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 15.558 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 15.258 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 15.513 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 13.106 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 13.096 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 14.846 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 14.762 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 14.458 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 15.654 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 14.809 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 15.186 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 14.809 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 14.796 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 15.711 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 15.248 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 13.776 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 14.512 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 15.684 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 14.836 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 13.776 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 15.661 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 14.484 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 14.836 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 14.836 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 14.512 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 14.105 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 14.105 ;      ; Fall       ; CLOCK           ;
+-------------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]          ; CLOCK      ; 14.760    ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]         ; CLOCK      ; 15.634    ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]         ; CLOCK      ; 16.213    ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]         ; CLOCK      ; 16.147    ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]         ; CLOCK      ; 16.203    ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]         ; CLOCK      ; 15.644    ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]         ; CLOCK      ; 16.197    ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]         ; CLOCK      ; 15.664    ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]         ; CLOCK      ; 15.644    ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]         ; CLOCK      ; 15.577    ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]         ; CLOCK      ; 15.577    ;           ; Fall       ; CLOCK           ;
;  B_BUS[10]        ; CLOCK      ; 15.138    ;           ; Fall       ; CLOCK           ;
;  B_BUS[11]        ; CLOCK      ; 15.689    ;           ; Fall       ; CLOCK           ;
;  B_BUS[12]        ; CLOCK      ; 15.121    ;           ; Fall       ; CLOCK           ;
;  B_BUS[13]        ; CLOCK      ; 15.155    ;           ; Fall       ; CLOCK           ;
;  B_BUS[14]        ; CLOCK      ; 15.699    ;           ; Fall       ; CLOCK           ;
;  B_BUS[15]        ; CLOCK      ; 15.138    ;           ; Fall       ; CLOCK           ;
;  B_BUS[16]        ; CLOCK      ; 15.507    ;           ; Fall       ; CLOCK           ;
;  B_BUS[17]        ; CLOCK      ; 14.770    ;           ; Fall       ; CLOCK           ;
;  B_BUS[18]        ; CLOCK      ; 15.158    ;           ; Fall       ; CLOCK           ;
;  B_BUS[19]        ; CLOCK      ; 15.121    ;           ; Fall       ; CLOCK           ;
;  B_BUS[20]        ; CLOCK      ; 15.158    ;           ; Fall       ; CLOCK           ;
;  B_BUS[21]        ; CLOCK      ; 15.699    ;           ; Fall       ; CLOCK           ;
;  B_BUS[22]        ; CLOCK      ; 15.973    ;           ; Fall       ; CLOCK           ;
;  B_BUS[23]        ; CLOCK      ; 15.973    ;           ; Fall       ; CLOCK           ;
;  B_BUS[24]        ; CLOCK      ; 15.689    ;           ; Fall       ; CLOCK           ;
;  B_BUS[25]        ; CLOCK      ; 15.547    ;           ; Fall       ; CLOCK           ;
;  B_BUS[26]        ; CLOCK      ; 14.760    ;           ; Fall       ; CLOCK           ;
;  B_BUS[27]        ; CLOCK      ; 15.125    ;           ; Fall       ; CLOCK           ;
;  B_BUS[28]        ; CLOCK      ; 15.547    ;           ; Fall       ; CLOCK           ;
;  B_BUS[29]        ; CLOCK      ; 15.507    ;           ; Fall       ; CLOCK           ;
;  B_BUS[30]        ; CLOCK      ; 14.800    ;           ; Fall       ; CLOCK           ;
;  B_BUS[31]        ; CLOCK      ; 14.800    ;           ; Fall       ; CLOCK           ;
; DATA_MEM_OUT[*]   ; CLOCK      ; 13.096    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 14.458    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 15.187    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 15.167    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 15.196    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 15.558    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 15.558    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 15.258    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 15.513    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 13.106    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 13.096    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 14.846    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 14.762    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 14.458    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 15.654    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 14.809    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 15.186    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 14.809    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 14.796    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 15.711    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 15.248    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 13.776    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 14.512    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 15.684    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 14.836    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 13.776    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 15.661    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 14.484    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 14.836    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 14.836    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 14.512    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 14.105    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 14.105    ;           ; Fall       ; CLOCK           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]          ; CLOCK      ; 13.945    ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]         ; CLOCK      ; 14.819    ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]         ; CLOCK      ; 15.398    ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]         ; CLOCK      ; 15.332    ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]         ; CLOCK      ; 15.388    ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]         ; CLOCK      ; 14.829    ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]         ; CLOCK      ; 15.382    ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]         ; CLOCK      ; 14.849    ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]         ; CLOCK      ; 14.829    ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]         ; CLOCK      ; 14.762    ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]         ; CLOCK      ; 14.762    ;           ; Fall       ; CLOCK           ;
;  B_BUS[10]        ; CLOCK      ; 14.323    ;           ; Fall       ; CLOCK           ;
;  B_BUS[11]        ; CLOCK      ; 14.874    ;           ; Fall       ; CLOCK           ;
;  B_BUS[12]        ; CLOCK      ; 14.306    ;           ; Fall       ; CLOCK           ;
;  B_BUS[13]        ; CLOCK      ; 14.340    ;           ; Fall       ; CLOCK           ;
;  B_BUS[14]        ; CLOCK      ; 14.884    ;           ; Fall       ; CLOCK           ;
;  B_BUS[15]        ; CLOCK      ; 14.323    ;           ; Fall       ; CLOCK           ;
;  B_BUS[16]        ; CLOCK      ; 14.692    ;           ; Fall       ; CLOCK           ;
;  B_BUS[17]        ; CLOCK      ; 13.955    ;           ; Fall       ; CLOCK           ;
;  B_BUS[18]        ; CLOCK      ; 14.343    ;           ; Fall       ; CLOCK           ;
;  B_BUS[19]        ; CLOCK      ; 14.306    ;           ; Fall       ; CLOCK           ;
;  B_BUS[20]        ; CLOCK      ; 14.343    ;           ; Fall       ; CLOCK           ;
;  B_BUS[21]        ; CLOCK      ; 14.884    ;           ; Fall       ; CLOCK           ;
;  B_BUS[22]        ; CLOCK      ; 15.158    ;           ; Fall       ; CLOCK           ;
;  B_BUS[23]        ; CLOCK      ; 15.158    ;           ; Fall       ; CLOCK           ;
;  B_BUS[24]        ; CLOCK      ; 14.874    ;           ; Fall       ; CLOCK           ;
;  B_BUS[25]        ; CLOCK      ; 14.732    ;           ; Fall       ; CLOCK           ;
;  B_BUS[26]        ; CLOCK      ; 13.945    ;           ; Fall       ; CLOCK           ;
;  B_BUS[27]        ; CLOCK      ; 14.310    ;           ; Fall       ; CLOCK           ;
;  B_BUS[28]        ; CLOCK      ; 14.732    ;           ; Fall       ; CLOCK           ;
;  B_BUS[29]        ; CLOCK      ; 14.692    ;           ; Fall       ; CLOCK           ;
;  B_BUS[30]        ; CLOCK      ; 13.985    ;           ; Fall       ; CLOCK           ;
;  B_BUS[31]        ; CLOCK      ; 13.985    ;           ; Fall       ; CLOCK           ;
; DATA_MEM_OUT[*]   ; CLOCK      ; 13.096    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 14.458    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 15.187    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 15.167    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 15.196    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 15.558    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 15.558    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 15.258    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 15.513    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 13.106    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 13.096    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 14.846    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 14.762    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 14.458    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 15.654    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 14.809    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 15.186    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 14.809    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 14.796    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 15.711    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 15.248    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 13.776    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 14.512    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 15.684    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 14.836    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 13.776    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 15.661    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 14.484    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 14.836    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 14.836    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 14.512    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 14.105    ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 14.105    ;           ; Fall       ; CLOCK           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.500 ; -1888.064     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.409 ; -22.051       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -412.836              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                            ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.500 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.999     ;
; -10.500 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.999     ;
; -10.500 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.999     ;
; -10.500 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.999     ;
; -10.500 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.999     ;
; -10.500 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.999     ;
; -10.500 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.999     ;
; -10.500 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.999     ;
; -10.500 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.999     ;
; -9.787  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.286     ;
; -9.787  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.286     ;
; -9.787  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.286     ;
; -9.787  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.286     ;
; -9.787  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.286     ;
; -9.787  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.286     ;
; -9.787  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.286     ;
; -9.787  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.286     ;
; -9.787  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.033     ; 10.286     ;
; -9.638  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.734     ;
; -9.638  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.734     ;
; -9.638  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.734     ;
; -9.638  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.734     ;
; -9.638  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.734     ;
; -9.638  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.734     ;
; -9.638  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.734     ;
; -9.638  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.734     ;
; -9.638  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.734     ;
; -9.629  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.745     ; 8.916      ;
; -9.582  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.041     ; 10.073     ;
; -9.582  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.041     ; 10.073     ;
; -9.582  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.041     ; 10.073     ;
; -9.582  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.041     ; 10.073     ;
; -9.582  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.041     ; 10.073     ;
; -9.582  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.041     ; 10.073     ;
; -9.582  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.041     ; 10.073     ;
; -9.582  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.041     ; 10.073     ;
; -9.582  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.041     ; 10.073     ;
; -9.576  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.672     ;
; -9.576  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.672     ;
; -9.576  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.672     ;
; -9.576  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.672     ;
; -9.576  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.672     ;
; -9.576  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.672     ;
; -9.576  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.672     ;
; -9.576  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.672     ;
; -9.576  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.672     ;
; -9.559  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.727     ;
; -9.559  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.727     ;
; -9.559  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.727     ;
; -9.559  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.727     ;
; -9.559  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.727     ;
; -9.559  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.727     ;
; -9.559  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.727     ;
; -9.559  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.727     ;
; -9.559  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.727     ;
; -9.556  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.725     ;
; -9.556  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.725     ;
; -9.556  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.725     ;
; -9.556  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.725     ;
; -9.556  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.725     ;
; -9.556  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.725     ;
; -9.556  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.725     ;
; -9.556  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.725     ;
; -9.556  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.725     ;
; -9.531  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.699     ;
; -9.531  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.699     ;
; -9.531  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.699     ;
; -9.531  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.699     ;
; -9.531  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.699     ;
; -9.531  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.699     ;
; -9.531  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.699     ;
; -9.531  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.699     ;
; -9.531  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.636      ; 10.699     ;
; -9.503  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.749     ; 8.786      ;
; -9.453  ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.685     ; 8.800      ;
; -9.441  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.731     ; 8.742      ;
; -9.405  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.574     ;
; -9.405  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.574     ;
; -9.405  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.574     ;
; -9.405  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.574     ;
; -9.405  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.574     ;
; -9.405  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.574     ;
; -9.405  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.574     ;
; -9.405  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.574     ;
; -9.405  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.637      ; 10.574     ;
; -9.382  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.889      ; 10.803     ;
; -9.382  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.889      ; 10.803     ;
; -9.382  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.889      ; 10.803     ;
; -9.382  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.889      ; 10.803     ;
; -9.382  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.889      ; 10.803     ;
; -9.382  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.889      ; 10.803     ;
; -9.382  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.889      ; 10.803     ;
; -9.382  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.889      ; 10.803     ;
; -9.382  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.889      ; 10.803     ;
; -9.367  ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.685     ; 8.714      ;
; -9.320  ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.685     ; 8.667      ;
; -9.294  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.390     ;
; -9.294  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.390     ;
; -9.294  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.390     ;
; -9.294  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.564      ; 10.390     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.409 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.973      ; 1.716      ;
; -1.297 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 1.826      ;
; -1.190 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.973      ; 1.935      ;
; -1.144 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.984      ; 1.992      ;
; -1.135 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.984      ; 2.001      ;
; -1.134 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 1.989      ;
; -1.126 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.973      ; 1.999      ;
; -1.113 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.978      ; 2.017      ;
; -1.078 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.045      ;
; -1.075 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.048      ;
; -1.016 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.972      ; 2.108      ;
; -0.977 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.146      ;
; -0.965 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.158      ;
; -0.962 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.161      ;
; -0.953 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.978      ; 2.177      ;
; -0.925 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.978      ; 2.205      ;
; -0.924 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.972      ; 2.200      ;
; -0.922 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.201      ;
; -0.914 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.209      ;
; -0.892 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.231      ;
; -0.873 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.250      ;
; -0.867 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.256      ;
; -0.867 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.256      ;
; -0.865 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.973      ; 2.260      ;
; -0.788 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.975      ; 2.339      ;
; -0.778 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.931      ; 2.305      ;
; -0.767 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.356      ;
; -0.763 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.973      ; 2.362      ;
; -0.752 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.975      ; 2.375      ;
; -0.751 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.372      ;
; -0.721 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.954      ; 2.385      ;
; -0.717 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.406      ;
; -0.714 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.409      ;
; -0.714 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.409      ;
; -0.696 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.427      ;
; -0.688 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.984      ; 2.448      ;
; -0.664 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.972      ; 2.460      ;
; -0.660 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.975      ; 2.467      ;
; -0.648 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.475      ;
; -0.648 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.475      ;
; -0.641 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.972      ; 2.483      ;
; -0.636 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.984      ; 2.500      ;
; -0.634 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.986      ; 2.504      ;
; -0.590 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.973      ; 2.535      ;
; -0.590 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.954      ; 2.516      ;
; -0.588 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.984      ; 2.548      ;
; -0.583 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.898      ; 2.467      ;
; -0.573 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.986      ; 2.565      ;
; -0.560 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.975      ; 2.567      ;
; -0.558 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst1|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.642      ; 2.236      ;
; -0.555 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.568      ;
; -0.555 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.568      ;
; -0.538 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.585      ;
; -0.537 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst1|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.642      ; 2.257      ;
; -0.526 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.975      ; 2.601      ;
; -0.525 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.984      ; 2.611      ;
; -0.520 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.980      ; 2.612      ;
; -0.515 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.975      ; 2.612      ;
; -0.509 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.614      ;
; -0.496 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.976      ; 2.632      ;
; -0.494 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.975      ; 2.633      ;
; -0.491 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.978      ; 2.639      ;
; -0.487 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.985      ; 2.650      ;
; -0.477 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.970      ; 2.645      ;
; -0.473 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.901      ; 2.580      ;
; -0.466 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.088      ; 1.774      ;
; -0.460 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst4|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.647      ; 2.339      ;
; -0.457 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.976      ; 2.671      ;
; -0.454 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.901      ; 2.599      ;
; -0.449 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.674      ;
; -0.449 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.984      ; 2.687      ;
; -0.446 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.973      ; 2.679      ;
; -0.445 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.980      ; 2.687      ;
; -0.431 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.898      ; 2.619      ;
; -0.425 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.987      ; 2.714      ;
; -0.424 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.975      ; 2.703      ;
; -0.415 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.975      ; 2.712      ;
; -0.412 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.978      ; 2.718      ;
; -0.411 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst7|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.646      ; 2.387      ;
; -0.407 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.901      ; 2.646      ;
; -0.407 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.987      ; 2.732      ;
; -0.405 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.899      ; 2.646      ;
; -0.403 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.973      ; 2.722      ;
; -0.402 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst7|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.646      ; 2.396      ;
; -0.402 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.899      ; 2.649      ;
; -0.401 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.899      ; 2.650      ;
; -0.399 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.895      ; 2.648      ;
; -0.399 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.984      ; 2.737      ;
; -0.397 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.972      ; 2.727      ;
; -0.396 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.997      ; 2.753      ;
; -0.396 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.906      ; 2.662      ;
; -0.395 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst4|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.640      ; 2.397      ;
; -0.393 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.906      ; 2.665      ;
; -0.390 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.975      ; 2.737      ;
; -0.389 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst1|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.620      ; 2.383      ;
; -0.387 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.989      ; 2.754      ;
; -0.386 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.656      ; 2.422      ;
; -0.385 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.986      ; 2.753      ;
; -0.385 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.971      ; 2.738      ;
; -0.384 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.906      ; 2.674      ;
+--------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 2.027 ; 2.027 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 1.514 ; 1.514 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 1.875 ; 1.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.875 ; 1.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.740 ; 1.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.471 ; 1.471 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 1.741 ; 1.741 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.470 ; 1.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.658 ; 1.658 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.873 ; 1.873 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 1.738 ; 1.738 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.897 ; 1.897 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 1.814 ; 1.814 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 1.476 ; 1.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.671 ; 1.671 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.748 ; 1.748 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.688 ; 1.688 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 1.809 ; 1.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.941 ; 1.941 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.718 ; 1.718 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.935 ; 1.935 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.753 ; 1.753 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.858 ; 1.858 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.622 ; 1.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 1.943 ; 1.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.870 ; 1.870 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.855 ; 1.855 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 2.027 ; 2.027 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.658 ; 1.658 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.675 ; 1.675 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.939 ; 1.939 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.663 ; 1.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.774 ; 1.774 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.116 ; 1.116 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 0.509 ; 0.509 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.116 ; 1.116 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 0.795 ; 0.795 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 0.594 ; 0.594 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 0.552 ; 0.552 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 0.688 ; 0.688 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 0.548 ; 0.548 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.043 ; 1.043 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -1.350 ; -1.350 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.394 ; -1.394 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -1.755 ; -1.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -1.755 ; -1.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -1.620 ; -1.620 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -1.351 ; -1.351 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -1.621 ; -1.621 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -1.350 ; -1.350 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -1.538 ; -1.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -1.753 ; -1.753 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -1.618 ; -1.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -1.777 ; -1.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.694 ; -1.694 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -1.356 ; -1.356 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -1.551 ; -1.551 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -1.628 ; -1.628 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -1.568 ; -1.568 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -1.689 ; -1.689 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -1.821 ; -1.821 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -1.598 ; -1.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -1.815 ; -1.815 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -1.633 ; -1.633 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -1.738 ; -1.738 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -1.502 ; -1.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.823 ; -1.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -1.750 ; -1.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -1.735 ; -1.735 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -1.907 ; -1.907 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -1.538 ; -1.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.555 ; -1.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.819 ; -1.819 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -1.543 ; -1.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -1.654 ; -1.654 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -0.386 ; -0.386 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.386 ; -0.386 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -0.698 ; -0.698 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -0.665 ; -0.665 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -0.461 ; -0.461 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -0.427 ; -0.427 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -0.566 ; -0.566 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -0.424 ; -0.424 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.741 ; -0.741 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 6.663  ; 6.663  ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 6.150  ; 6.150  ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 6.114  ; 6.114  ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 6.357  ; 6.357  ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 5.902  ; 5.902  ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 5.429  ; 5.429  ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 5.734  ; 5.734  ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 5.873  ; 5.873  ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 5.960  ; 5.960  ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 5.993  ; 5.993  ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 6.490  ; 6.490  ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 5.642  ; 5.642  ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.556  ; 5.556  ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 5.990  ; 5.990  ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 5.896  ; 5.896  ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.469  ; 5.469  ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 6.126  ; 6.126  ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 5.795  ; 5.795  ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 6.016  ; 6.016  ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 5.986  ; 5.986  ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 6.431  ; 6.431  ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 6.663  ; 6.663  ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 6.106  ; 6.106  ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 6.120  ; 6.120  ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 6.569  ; 6.569  ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 5.617  ; 5.617  ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.809  ; 5.809  ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 6.232  ; 6.232  ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 5.682  ; 5.682  ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 6.238  ; 6.238  ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 5.960  ; 5.960  ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 6.051  ; 6.051  ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 6.375  ; 6.375  ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 8.069  ; 8.069  ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 7.502  ; 7.502  ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 7.287  ; 7.287  ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.358  ; 7.358  ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.328  ; 7.328  ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 6.925  ; 6.925  ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.466  ; 7.466  ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.184  ; 7.184  ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 7.161  ; 7.161  ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.597  ; 7.597  ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.692  ; 7.692  ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 7.653  ; 7.653  ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 7.622  ; 7.622  ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 7.610  ; 7.610  ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.576  ; 7.576  ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.856  ; 7.856  ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 7.660  ; 7.660  ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 7.574  ; 7.574  ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.707  ; 7.707  ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.724  ; 7.724  ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.448  ; 7.448  ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 7.587  ; 7.587  ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.617  ; 7.617  ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 7.921  ; 7.921  ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 7.916  ; 7.916  ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 7.540  ; 7.540  ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 8.034  ; 8.034  ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.551  ; 7.551  ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 7.921  ; 7.921  ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 7.982  ; 7.982  ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 8.069  ; 8.069  ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 7.760  ; 7.760  ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.881  ; 7.881  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.259 ; 14.259 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.445  ; 8.445  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.011  ; 9.011  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 8.959  ; 8.959  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.396  ; 9.396  ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.091  ; 9.091  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.309  ; 9.309  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.629  ; 9.629  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.898  ; 9.898  ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.210 ; 10.210 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.393 ; 10.393 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.087 ; 10.087 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.518 ; 10.518 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.587 ; 10.587 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 10.831 ; 10.831 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.775 ; 11.775 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.847 ; 11.847 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.239 ; 11.239 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.708 ; 11.708 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.607 ; 11.607 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.117 ; 12.117 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.329 ; 12.329 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.174 ; 12.174 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.343 ; 12.343 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.846 ; 12.846 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.754 ; 12.754 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.047 ; 13.047 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.111 ; 13.111 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.375 ; 13.375 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.509 ; 13.509 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.566 ; 13.566 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 14.259 ; 14.259 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 14.147 ; 14.147 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 8.476  ; 8.476  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.849  ; 7.849  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.145  ; 7.145  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.334  ; 7.334  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.481  ; 7.481  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.879  ; 7.879  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.324  ; 7.324  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.873  ; 7.873  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.560  ; 7.560  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.777  ; 7.777  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.308  ; 7.308  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.656  ; 7.656  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.692  ; 7.692  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.360  ; 7.360  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.956  ; 7.956  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.008  ; 7.008  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.041  ; 7.041  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 8.108  ; 8.108  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.457  ; 7.457  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.970  ; 7.970  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.584  ; 7.584  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 8.256  ; 8.256  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.821  ; 7.821  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.822  ; 7.822  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 8.208  ; 8.208  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.928  ; 7.928  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.824  ; 7.824  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 8.072  ; 8.072  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 8.279  ; 8.279  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 8.144  ; 8.144  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 8.399  ; 8.399  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 8.130  ; 8.130  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 8.476  ; 8.476  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.329  ; 5.329  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.127  ; 5.127  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 4.944  ; 4.944  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 4.779  ; 4.779  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 4.769  ; 4.769  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 4.559  ; 4.559  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 4.541  ; 4.541  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.050  ; 5.050  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 4.674  ; 4.674  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 4.560  ; 4.560  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 4.393  ; 4.393  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.202  ; 5.202  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.329  ; 5.329  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 4.884  ; 4.884  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 4.803  ; 4.803  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 4.759  ; 4.759  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 4.772  ; 4.772  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 4.867  ; 4.867  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.151  ; 5.151  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.127  ; 5.127  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.075  ; 5.075  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 4.982  ; 4.982  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 4.926  ; 4.926  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 4.912  ; 4.912  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.271  ; 5.271  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 4.980  ; 4.980  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.100  ; 5.100  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.893  ; 4.893  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 4.979  ; 4.979  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.112  ; 5.112  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.225  ; 5.225  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 4.951  ; 4.951  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 4.986  ; 4.986  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.659  ; 3.659  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 6.018  ; 6.018  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.796  ; 5.796  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.572  ; 5.572  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 6.018  ; 6.018  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.604  ; 5.604  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.795  ; 5.795  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.721  ; 5.721  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.803  ; 5.803  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.468  ; 5.468  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.945  ; 6.945  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.233  ; 6.233  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.945  ; 6.945  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.628  ; 6.628  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.477  ; 6.477  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.414  ; 6.414  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.857  ; 6.857  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.135  ; 6.135  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.698  ; 6.698  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.479  ; 5.479  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.775  ; 6.775  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.952  ; 5.952  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.362  ; 5.362  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.642  ; 5.642  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.803  ; 5.803  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 6.775  ; 6.775  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 6.413  ; 6.413  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.761  ; 5.761  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 6.326  ; 6.326  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 6.046  ; 6.046  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.969  ; 5.969  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.610  ; 5.610  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.634  ; 5.634  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.957  ; 5.957  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.856  ; 5.856  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.925  ; 5.925  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 6.242  ; 6.242  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.350  ; 6.350  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.560  ; 6.560  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.747  ; 5.747  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.506  ; 6.506  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 6.486  ; 6.486  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 6.065  ; 6.065  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 6.269  ; 6.269  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 6.439  ; 6.439  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 6.281  ; 6.281  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.112  ; 6.112  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.213  ; 6.213  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.877  ; 5.877  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 6.089  ; 6.089  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.764  ; 6.764  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 6.485  ; 6.485  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 6.225  ; 6.225  ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 8.806  ; 8.806  ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 8.182  ; 8.182  ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 7.552  ; 7.552  ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.646  ; 7.646  ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.831  ; 7.831  ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.606  ; 7.606  ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.873  ; 7.873  ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.885  ; 7.885  ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 7.908  ; 7.908  ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 8.049  ; 8.049  ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 8.144  ; 8.144  ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 8.105  ; 8.105  ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 8.149  ; 8.149  ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 8.062  ; 8.062  ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.993  ; 7.993  ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 8.308  ; 8.308  ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 8.243  ; 8.243  ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 8.203  ; 8.203  ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 8.266  ; 8.266  ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 8.275  ; 8.275  ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 8.361  ; 8.361  ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 8.282  ; 8.282  ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 8.469  ; 8.469  ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 8.527  ; 8.527  ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 8.656  ; 8.656  ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 8.124  ; 8.124  ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 8.768  ; 8.768  ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 8.443  ; 8.443  ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 8.438  ; 8.438  ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 8.806  ; 8.806  ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 8.657  ; 8.657  ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 8.212  ; 8.212  ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 8.333  ; 8.333  ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.630 ; 14.630 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.924  ; 8.924  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.299  ; 9.299  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.462  ; 9.462  ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.899  ; 9.899  ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.462  ; 9.462  ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.680  ; 9.680  ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 10.000 ; 10.000 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.269 ; 10.269 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.581 ; 10.581 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.764 ; 10.764 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.458 ; 10.458 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.889 ; 10.889 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.958 ; 10.958 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.202 ; 11.202 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.146 ; 12.146 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 12.218 ; 12.218 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.610 ; 11.610 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.079 ; 12.079 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.978 ; 11.978 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.488 ; 12.488 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.700 ; 12.700 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.545 ; 12.545 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.714 ; 12.714 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 13.217 ; 13.217 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 13.125 ; 13.125 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.418 ; 13.418 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.482 ; 13.482 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.746 ; 13.746 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.880 ; 13.880 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.937 ; 13.937 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 14.630 ; 14.630 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 14.518 ; 14.518 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.742  ; 6.742  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.870  ; 5.870  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.935  ; 5.935  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.938  ; 5.938  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.912  ; 5.912  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.691  ; 6.691  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.392  ; 6.392  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.742  ; 6.742  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 6.203  ; 6.203  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.108  ; 6.108  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 6.077  ; 6.077  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.969  ; 5.969  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 6.198  ; 6.198  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 6.003  ; 6.003  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.932  ; 5.932  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.210  ; 6.210  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.060  ; 6.060  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.109  ; 6.109  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.061  ; 6.061  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.050  ; 6.050  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.227  ; 6.227  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.021  ; 6.021  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.223  ; 6.223  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.451  ; 6.451  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.889  ; 5.889  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.353  ; 6.353  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.073  ; 6.073  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.073  ; 6.073  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.236  ; 6.236  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.071  ; 6.071  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.048  ; 6.048  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.336  ; 6.336  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.237  ; 6.237  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.941  ; 5.941  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.287  ; 6.287  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.211  ; 6.211  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.148  ; 6.148  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.671  ; 7.671  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.196  ; 7.196  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.540  ; 7.540  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.822  ; 6.822  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.160  ; 7.160  ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.006  ; 7.006  ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.325  ; 7.325  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.030  ; 7.030  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.671  ; 7.671  ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.443  ; 7.443  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 5.429 ; 5.429 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 6.150 ; 6.150 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 6.114 ; 6.114 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 6.357 ; 6.357 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 5.902 ; 5.902 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 5.429 ; 5.429 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 5.734 ; 5.734 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 5.873 ; 5.873 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 5.960 ; 5.960 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 5.993 ; 5.993 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 6.490 ; 6.490 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 5.642 ; 5.642 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.556 ; 5.556 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 5.990 ; 5.990 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 5.896 ; 5.896 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.469 ; 5.469 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 6.126 ; 6.126 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 5.795 ; 5.795 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 6.016 ; 6.016 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 5.986 ; 5.986 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 6.431 ; 6.431 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 6.663 ; 6.663 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 6.106 ; 6.106 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 6.120 ; 6.120 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 6.569 ; 6.569 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 5.617 ; 5.617 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 6.232 ; 6.232 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 5.682 ; 5.682 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 6.238 ; 6.238 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 5.960 ; 5.960 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 6.051 ; 6.051 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 6.375 ; 6.375 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 5.135 ; 5.135 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 5.739 ; 5.739 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 5.704 ; 5.704 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 5.835 ; 5.835 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 5.703 ; 5.703 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 5.982 ; 5.982 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 5.716 ; 5.716 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 5.320 ; 5.320 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 5.444 ; 5.444 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 5.405 ; 5.405 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 5.233 ; 5.233 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 5.755 ; 5.755 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 5.436 ; 5.436 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 5.741 ; 5.741 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 5.301 ; 5.301 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 5.603 ; 5.603 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 5.444 ; 5.444 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 5.582 ; 5.582 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 5.492 ; 5.492 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 5.668 ; 5.668 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 5.674 ; 5.674 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 6.078 ; 6.078 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 5.248 ; 5.248 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 5.522 ; 5.522 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 5.705 ; 5.705 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 5.135 ; 5.135 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 5.327 ; 5.327 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 5.258 ; 5.258 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.679 ; 6.679 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.951 ; 6.951 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.290 ; 6.290 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.968 ; 6.968 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 7.032 ; 7.032 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.736 ; 6.736 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.569 ; 6.569 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.440 ; 6.440 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.287 ; 6.287 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.214 ; 6.214 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 5.942 ; 5.942 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 5.835 ; 5.835 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.441 ; 6.441 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.233 ; 6.233 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.745 ; 6.745 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.841 ; 6.841 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.027 ; 6.027 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.457 ; 6.457 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.423 ; 6.423 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.529 ; 6.529 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.679 ; 6.679 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.149 ; 6.149 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.680 ; 6.680 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.251 ; 6.251 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.296 ; 6.296 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.179 ; 6.179 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.297 ; 6.297 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.037 ; 6.037 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 5.929 ; 5.929 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.505 ; 6.505 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.393 ; 6.393 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.008 ; 7.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.849 ; 7.849 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.145 ; 7.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.334 ; 7.334 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.481 ; 7.481 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.879 ; 7.879 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.324 ; 7.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.873 ; 7.873 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.560 ; 7.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.777 ; 7.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.308 ; 7.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.656 ; 7.656 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.692 ; 7.692 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.360 ; 7.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.956 ; 7.956 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.008 ; 7.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.041 ; 7.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 8.108 ; 8.108 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.457 ; 7.457 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.970 ; 7.970 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.584 ; 7.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 8.256 ; 8.256 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.821 ; 7.821 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.822 ; 7.822 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 8.208 ; 8.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.928 ; 7.928 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.824 ; 7.824 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 8.072 ; 8.072 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 8.279 ; 8.279 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 8.144 ; 8.144 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 8.399 ; 8.399 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 8.130 ; 8.130 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 8.476 ; 8.476 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 4.393 ; 4.393 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 4.944 ; 4.944 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 4.779 ; 4.779 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 4.769 ; 4.769 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 4.559 ; 4.559 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 4.541 ; 4.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.050 ; 5.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 4.674 ; 4.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 4.560 ; 4.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 4.393 ; 4.393 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.202 ; 5.202 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.329 ; 5.329 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 4.884 ; 4.884 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 4.803 ; 4.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 4.759 ; 4.759 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 4.772 ; 4.772 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 4.867 ; 4.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.151 ; 5.151 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.075 ; 5.075 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 4.982 ; 4.982 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 4.926 ; 4.926 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 4.912 ; 4.912 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.271 ; 5.271 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 4.980 ; 4.980 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.100 ; 5.100 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.893 ; 4.893 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 4.979 ; 4.979 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.112 ; 5.112 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.225 ; 5.225 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 4.951 ; 4.951 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 4.986 ; 4.986 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.659 ; 3.659 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.468 ; 5.468 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.796 ; 5.796 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.572 ; 5.572 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 6.018 ; 6.018 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.604 ; 5.604 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.795 ; 5.795 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.721 ; 5.721 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.803 ; 5.803 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.468 ; 5.468 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.477 ; 5.477 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.233 ; 6.233 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.945 ; 6.945 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.628 ; 6.628 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.477 ; 6.477 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.414 ; 6.414 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.857 ; 6.857 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.135 ; 6.135 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.698 ; 6.698 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.477 ; 5.477 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.362 ; 5.362 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.952 ; 5.952 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.362 ; 5.362 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.642 ; 5.642 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.803 ; 5.803 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 6.775 ; 6.775 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 6.413 ; 6.413 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.761 ; 5.761 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 6.326 ; 6.326 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 6.046 ; 6.046 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.969 ; 5.969 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.610 ; 5.610 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.634 ; 5.634 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.957 ; 5.957 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.856 ; 5.856 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.925 ; 5.925 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 6.242 ; 6.242 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.350 ; 6.350 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.560 ; 6.560 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.747 ; 5.747 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.506 ; 6.506 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 6.486 ; 6.486 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 6.065 ; 6.065 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 6.269 ; 6.269 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 6.439 ; 6.439 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 6.281 ; 6.281 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.112 ; 6.112 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.213 ; 6.213 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.877 ; 5.877 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 6.089 ; 6.089 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.764 ; 6.764 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 6.485 ; 6.485 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 6.225 ; 6.225 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 6.507 ; 6.507 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 6.765 ; 6.765 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 6.507 ; 6.507 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 6.920 ; 6.920 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 6.516 ; 6.516 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.112 ; 7.112 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.405 ; 7.405 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.023 ; 7.023 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 7.056 ; 7.056 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.172 ; 7.172 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.542 ; 7.542 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 7.128 ; 7.128 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 7.093 ; 7.093 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 7.487 ; 7.487 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.259 ; 7.259 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.385 ; 7.385 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 7.569 ; 7.569 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 7.124 ; 7.124 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.390 ; 7.390 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.602 ; 7.602 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.210 ; 7.210 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 7.175 ; 7.175 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.484 ; 7.484 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 7.600 ; 7.600 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 7.713 ; 7.713 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 7.545 ; 7.545 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.886 ; 7.886 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.420 ; 7.420 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 7.520 ; 7.520 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 7.529 ; 7.529 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.389 ; 7.389 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 7.351 ; 7.351 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.360 ; 7.360 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.667 ; 6.667 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.878 ; 6.878 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 7.145 ; 7.145 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.714 ; 6.714 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.841 ; 6.841 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.667 ; 6.667 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.908 ; 6.908 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 7.086 ; 7.086 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.736 ; 6.736 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.095 ; 7.095 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.268 ; 7.268 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.095 ; 7.095 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.219 ; 7.219 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.335 ; 7.335 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.193 ; 7.193 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.754 ; 7.754 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.631 ; 7.631 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.204 ; 7.204 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.364 ; 7.364 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.240 ; 7.240 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.705 ; 7.705 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.512 ; 7.512 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.320 ; 7.320 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.250 ; 7.250 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.639 ; 7.639 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.424 ; 7.424 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.382 ; 7.382 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.531 ; 7.531 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.366 ; 7.366 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.279 ; 7.279 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.293 ; 7.293 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 7.371 ; 7.371 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.725 ; 7.725 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.870 ; 5.870 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.870 ; 5.870 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.935 ; 5.935 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.938 ; 5.938 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.912 ; 5.912 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.691 ; 6.691 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.392 ; 6.392 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.742 ; 6.742 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 6.203 ; 6.203 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.108 ; 6.108 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 6.077 ; 6.077 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.969 ; 5.969 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 6.198 ; 6.198 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 6.003 ; 6.003 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.932 ; 5.932 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.210 ; 6.210 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.060 ; 6.060 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.109 ; 6.109 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.061 ; 6.061 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.050 ; 6.050 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.227 ; 6.227 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.021 ; 6.021 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.223 ; 6.223 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.451 ; 6.451 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.889 ; 5.889 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.353 ; 6.353 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.073 ; 6.073 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.073 ; 6.073 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.236 ; 6.236 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.071 ; 6.071 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.048 ; 6.048 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.336 ; 6.336 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.237 ; 6.237 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.941 ; 5.941 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.287 ; 6.287 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.211 ; 6.211 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.148 ; 6.148 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.585 ; 6.585 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.134 ; 7.134 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.513 ; 7.513 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.585 ; 6.585 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.065 ; 7.065 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.908 ; 6.908 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.248 ; 7.248 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.872 ; 6.872 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.539 ; 7.539 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.345 ; 7.345 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; B_BUS[*]          ; CLOCK      ; 6.649 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]         ; CLOCK      ; 6.890 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]         ; CLOCK      ; 7.171 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]         ; CLOCK      ; 7.121 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]         ; CLOCK      ; 7.161 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]         ; CLOCK      ; 6.899 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]         ; CLOCK      ; 7.171 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]         ; CLOCK      ; 6.919 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]         ; CLOCK      ; 6.900 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]         ; CLOCK      ; 6.898 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]         ; CLOCK      ; 6.898 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10]        ; CLOCK      ; 6.735 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11]        ; CLOCK      ; 6.975 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12]        ; CLOCK      ; 6.724 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13]        ; CLOCK      ; 6.755 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14]        ; CLOCK      ; 6.984 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15]        ; CLOCK      ; 6.735 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16]        ; CLOCK      ; 6.885 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17]        ; CLOCK      ; 6.659 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18]        ; CLOCK      ; 6.755 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19]        ; CLOCK      ; 6.724 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20]        ; CLOCK      ; 6.755 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21]        ; CLOCK      ; 6.984 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22]        ; CLOCK      ; 7.074 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23]        ; CLOCK      ; 7.074 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24]        ; CLOCK      ; 6.975 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25]        ; CLOCK      ; 6.868 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26]        ; CLOCK      ; 6.649 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27]        ; CLOCK      ; 6.725 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28]        ; CLOCK      ; 6.868 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29]        ; CLOCK      ; 6.885 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30]        ; CLOCK      ; 6.689 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31]        ; CLOCK      ; 6.689 ;      ; Fall       ; CLOCK           ;
; DATA_MEM_OUT[*]   ; CLOCK      ; 6.001 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 6.547 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 6.767 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 6.747 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 6.768 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 6.887 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 6.887 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 6.782 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 6.849 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 6.011 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 6.001 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 6.648 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 6.568 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 6.547 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 6.901 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 6.641 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 6.758 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 6.641 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 6.598 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 6.959 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 6.772 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 6.361 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 6.589 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 6.931 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 6.638 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 6.361 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 6.909 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 6.569 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 6.638 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 6.638 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 6.589 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 6.442 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 6.442 ;      ; Fall       ; CLOCK           ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; B_BUS[*]          ; CLOCK      ; 6.430 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]         ; CLOCK      ; 6.671 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]         ; CLOCK      ; 6.952 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]         ; CLOCK      ; 6.902 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]         ; CLOCK      ; 6.942 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]         ; CLOCK      ; 6.680 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]         ; CLOCK      ; 6.952 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]         ; CLOCK      ; 6.700 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]         ; CLOCK      ; 6.681 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]         ; CLOCK      ; 6.679 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]         ; CLOCK      ; 6.679 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10]        ; CLOCK      ; 6.516 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11]        ; CLOCK      ; 6.756 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12]        ; CLOCK      ; 6.505 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13]        ; CLOCK      ; 6.536 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14]        ; CLOCK      ; 6.765 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15]        ; CLOCK      ; 6.516 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16]        ; CLOCK      ; 6.666 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17]        ; CLOCK      ; 6.440 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18]        ; CLOCK      ; 6.536 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19]        ; CLOCK      ; 6.505 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20]        ; CLOCK      ; 6.536 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21]        ; CLOCK      ; 6.765 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22]        ; CLOCK      ; 6.855 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23]        ; CLOCK      ; 6.855 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24]        ; CLOCK      ; 6.756 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25]        ; CLOCK      ; 6.649 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26]        ; CLOCK      ; 6.430 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27]        ; CLOCK      ; 6.506 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28]        ; CLOCK      ; 6.649 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29]        ; CLOCK      ; 6.666 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30]        ; CLOCK      ; 6.470 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31]        ; CLOCK      ; 6.470 ;      ; Fall       ; CLOCK           ;
; DATA_MEM_OUT[*]   ; CLOCK      ; 6.001 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 6.547 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 6.767 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 6.747 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 6.768 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 6.887 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 6.887 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 6.782 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 6.849 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 6.011 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 6.001 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 6.648 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 6.568 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 6.547 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 6.901 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 6.641 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 6.758 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 6.641 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 6.598 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 6.959 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 6.772 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 6.361 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 6.589 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 6.931 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 6.638 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 6.361 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 6.909 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 6.569 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 6.638 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 6.638 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 6.589 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 6.442 ;      ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 6.442 ;      ; Fall       ; CLOCK           ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]          ; CLOCK      ; 6.649     ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]         ; CLOCK      ; 6.890     ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]         ; CLOCK      ; 7.171     ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]         ; CLOCK      ; 7.121     ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]         ; CLOCK      ; 7.161     ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]         ; CLOCK      ; 6.899     ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]         ; CLOCK      ; 7.171     ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]         ; CLOCK      ; 6.919     ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]         ; CLOCK      ; 6.900     ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]         ; CLOCK      ; 6.898     ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]         ; CLOCK      ; 6.898     ;           ; Fall       ; CLOCK           ;
;  B_BUS[10]        ; CLOCK      ; 6.735     ;           ; Fall       ; CLOCK           ;
;  B_BUS[11]        ; CLOCK      ; 6.975     ;           ; Fall       ; CLOCK           ;
;  B_BUS[12]        ; CLOCK      ; 6.724     ;           ; Fall       ; CLOCK           ;
;  B_BUS[13]        ; CLOCK      ; 6.755     ;           ; Fall       ; CLOCK           ;
;  B_BUS[14]        ; CLOCK      ; 6.984     ;           ; Fall       ; CLOCK           ;
;  B_BUS[15]        ; CLOCK      ; 6.735     ;           ; Fall       ; CLOCK           ;
;  B_BUS[16]        ; CLOCK      ; 6.885     ;           ; Fall       ; CLOCK           ;
;  B_BUS[17]        ; CLOCK      ; 6.659     ;           ; Fall       ; CLOCK           ;
;  B_BUS[18]        ; CLOCK      ; 6.755     ;           ; Fall       ; CLOCK           ;
;  B_BUS[19]        ; CLOCK      ; 6.724     ;           ; Fall       ; CLOCK           ;
;  B_BUS[20]        ; CLOCK      ; 6.755     ;           ; Fall       ; CLOCK           ;
;  B_BUS[21]        ; CLOCK      ; 6.984     ;           ; Fall       ; CLOCK           ;
;  B_BUS[22]        ; CLOCK      ; 7.074     ;           ; Fall       ; CLOCK           ;
;  B_BUS[23]        ; CLOCK      ; 7.074     ;           ; Fall       ; CLOCK           ;
;  B_BUS[24]        ; CLOCK      ; 6.975     ;           ; Fall       ; CLOCK           ;
;  B_BUS[25]        ; CLOCK      ; 6.868     ;           ; Fall       ; CLOCK           ;
;  B_BUS[26]        ; CLOCK      ; 6.649     ;           ; Fall       ; CLOCK           ;
;  B_BUS[27]        ; CLOCK      ; 6.725     ;           ; Fall       ; CLOCK           ;
;  B_BUS[28]        ; CLOCK      ; 6.868     ;           ; Fall       ; CLOCK           ;
;  B_BUS[29]        ; CLOCK      ; 6.885     ;           ; Fall       ; CLOCK           ;
;  B_BUS[30]        ; CLOCK      ; 6.689     ;           ; Fall       ; CLOCK           ;
;  B_BUS[31]        ; CLOCK      ; 6.689     ;           ; Fall       ; CLOCK           ;
; DATA_MEM_OUT[*]   ; CLOCK      ; 6.001     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 6.547     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 6.767     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 6.747     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 6.768     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 6.887     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 6.887     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 6.782     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 6.849     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 6.011     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 6.001     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 6.648     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 6.568     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 6.547     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 6.901     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 6.641     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 6.758     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 6.641     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 6.598     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 6.959     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 6.772     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 6.361     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 6.589     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 6.931     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 6.638     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 6.361     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 6.909     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 6.569     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 6.638     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 6.638     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 6.589     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 6.442     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 6.442     ;           ; Fall       ; CLOCK           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]          ; CLOCK      ; 6.430     ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]         ; CLOCK      ; 6.671     ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]         ; CLOCK      ; 6.952     ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]         ; CLOCK      ; 6.902     ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]         ; CLOCK      ; 6.942     ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]         ; CLOCK      ; 6.680     ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]         ; CLOCK      ; 6.952     ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]         ; CLOCK      ; 6.700     ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]         ; CLOCK      ; 6.681     ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]         ; CLOCK      ; 6.679     ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]         ; CLOCK      ; 6.679     ;           ; Fall       ; CLOCK           ;
;  B_BUS[10]        ; CLOCK      ; 6.516     ;           ; Fall       ; CLOCK           ;
;  B_BUS[11]        ; CLOCK      ; 6.756     ;           ; Fall       ; CLOCK           ;
;  B_BUS[12]        ; CLOCK      ; 6.505     ;           ; Fall       ; CLOCK           ;
;  B_BUS[13]        ; CLOCK      ; 6.536     ;           ; Fall       ; CLOCK           ;
;  B_BUS[14]        ; CLOCK      ; 6.765     ;           ; Fall       ; CLOCK           ;
;  B_BUS[15]        ; CLOCK      ; 6.516     ;           ; Fall       ; CLOCK           ;
;  B_BUS[16]        ; CLOCK      ; 6.666     ;           ; Fall       ; CLOCK           ;
;  B_BUS[17]        ; CLOCK      ; 6.440     ;           ; Fall       ; CLOCK           ;
;  B_BUS[18]        ; CLOCK      ; 6.536     ;           ; Fall       ; CLOCK           ;
;  B_BUS[19]        ; CLOCK      ; 6.505     ;           ; Fall       ; CLOCK           ;
;  B_BUS[20]        ; CLOCK      ; 6.536     ;           ; Fall       ; CLOCK           ;
;  B_BUS[21]        ; CLOCK      ; 6.765     ;           ; Fall       ; CLOCK           ;
;  B_BUS[22]        ; CLOCK      ; 6.855     ;           ; Fall       ; CLOCK           ;
;  B_BUS[23]        ; CLOCK      ; 6.855     ;           ; Fall       ; CLOCK           ;
;  B_BUS[24]        ; CLOCK      ; 6.756     ;           ; Fall       ; CLOCK           ;
;  B_BUS[25]        ; CLOCK      ; 6.649     ;           ; Fall       ; CLOCK           ;
;  B_BUS[26]        ; CLOCK      ; 6.430     ;           ; Fall       ; CLOCK           ;
;  B_BUS[27]        ; CLOCK      ; 6.506     ;           ; Fall       ; CLOCK           ;
;  B_BUS[28]        ; CLOCK      ; 6.649     ;           ; Fall       ; CLOCK           ;
;  B_BUS[29]        ; CLOCK      ; 6.666     ;           ; Fall       ; CLOCK           ;
;  B_BUS[30]        ; CLOCK      ; 6.470     ;           ; Fall       ; CLOCK           ;
;  B_BUS[31]        ; CLOCK      ; 6.470     ;           ; Fall       ; CLOCK           ;
; DATA_MEM_OUT[*]   ; CLOCK      ; 6.001     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[0]  ; CLOCK      ; 6.547     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[1]  ; CLOCK      ; 6.767     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[2]  ; CLOCK      ; 6.747     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[3]  ; CLOCK      ; 6.768     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[4]  ; CLOCK      ; 6.887     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[5]  ; CLOCK      ; 6.887     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[6]  ; CLOCK      ; 6.782     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[7]  ; CLOCK      ; 6.849     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[8]  ; CLOCK      ; 6.011     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[9]  ; CLOCK      ; 6.001     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[10] ; CLOCK      ; 6.648     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[11] ; CLOCK      ; 6.568     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[12] ; CLOCK      ; 6.547     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[13] ; CLOCK      ; 6.901     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[14] ; CLOCK      ; 6.641     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[15] ; CLOCK      ; 6.758     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[16] ; CLOCK      ; 6.641     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[17] ; CLOCK      ; 6.598     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[18] ; CLOCK      ; 6.959     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[19] ; CLOCK      ; 6.772     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[20] ; CLOCK      ; 6.361     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[21] ; CLOCK      ; 6.589     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[22] ; CLOCK      ; 6.931     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[23] ; CLOCK      ; 6.638     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[24] ; CLOCK      ; 6.361     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[25] ; CLOCK      ; 6.909     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[26] ; CLOCK      ; 6.569     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[27] ; CLOCK      ; 6.638     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[28] ; CLOCK      ; 6.638     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[29] ; CLOCK      ; 6.589     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[30] ; CLOCK      ; 6.442     ;           ; Fall       ; CLOCK           ;
;  DATA_MEM_OUT[31] ; CLOCK      ; 6.442     ;           ; Fall       ; CLOCK           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -33.954   ; -3.397  ; N/A      ; N/A     ; -2.277              ;
;  CLOCK           ; -33.954   ; -3.397  ; N/A      ; N/A     ; -2.277              ;
; Design-wide TNS  ; -6044.564 ; -47.665 ; 0.0      ; 0.0     ; -624.441            ;
;  CLOCK           ; -6044.564 ; -47.665 ; N/A      ; N/A     ; -624.441            ;
+------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 4.311 ; 4.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 3.059 ; 3.059 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 3.960 ; 3.960 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 4.079 ; 4.079 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 3.691 ; 3.691 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 3.031 ; 3.031 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 3.670 ; 3.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 2.842 ; 2.842 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 3.399 ; 3.399 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 3.813 ; 3.813 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 3.435 ; 3.435 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 3.867 ; 3.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 3.731 ; 3.731 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 2.773 ; 2.773 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 3.263 ; 3.263 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 3.421 ; 3.421 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 3.274 ; 3.274 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 3.697 ; 3.697 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 3.943 ; 3.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 3.406 ; 3.406 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 4.110 ; 4.110 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 3.589 ; 3.589 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 3.770 ; 3.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 3.195 ; 3.195 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 3.954 ; 3.954 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 3.849 ; 3.849 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 3.831 ; 3.831 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 4.311 ; 4.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 3.208 ; 3.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 3.355 ; 3.355 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 4.008 ; 4.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 3.524 ; 3.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 3.671 ; 3.671 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 2.049 ; 2.049 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 0.509 ; 0.509 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 2.049 ; 2.049 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.102 ; 1.102 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 0.594 ; 0.594 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 0.552 ; 0.552 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 0.938 ; 0.938 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 0.548 ; 0.548 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.944 ; 1.944 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -1.350 ; -1.350 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.394 ; -1.394 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -1.755 ; -1.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -1.755 ; -1.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -1.620 ; -1.620 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -1.351 ; -1.351 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -1.621 ; -1.621 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -1.350 ; -1.350 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -1.538 ; -1.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -1.753 ; -1.753 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -1.618 ; -1.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -1.777 ; -1.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.694 ; -1.694 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -1.356 ; -1.356 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -1.551 ; -1.551 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -1.628 ; -1.628 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -1.568 ; -1.568 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -1.689 ; -1.689 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -1.821 ; -1.821 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -1.598 ; -1.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -1.815 ; -1.815 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -1.633 ; -1.633 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -1.738 ; -1.738 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -1.502 ; -1.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.823 ; -1.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -1.750 ; -1.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -1.735 ; -1.735 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -1.907 ; -1.907 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -1.538 ; -1.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.555 ; -1.555 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.819 ; -1.819 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -1.543 ; -1.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -1.654 ; -1.654 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -0.125 ; -0.125 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.125 ; -0.125 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -0.698 ; -0.698 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -0.665 ; -0.665 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -0.295 ; -0.295 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -0.255 ; -0.255 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -0.566 ; -0.566 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -0.185 ; -0.185 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.741 ; -0.741 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 16.320 ; 16.320 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 14.761 ; 14.761 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 14.614 ; 14.614 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 15.460 ; 15.460 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 14.070 ; 14.070 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 12.873 ; 12.873 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 13.872 ; 13.872 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 13.934 ; 13.934 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 14.358 ; 14.358 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 14.404 ; 14.404 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 15.795 ; 15.795 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 13.138 ; 13.138 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 13.379 ; 13.379 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 14.386 ; 14.386 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 14.053 ; 14.053 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 12.922 ; 12.922 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 14.936 ; 14.936 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 13.711 ; 13.711 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 14.421 ; 14.421 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 14.409 ; 14.409 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 15.634 ; 15.634 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 15.786 ; 15.786 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 14.622 ; 14.622 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 14.755 ; 14.755 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 16.320 ; 16.320 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 13.674 ; 13.674 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 13.842 ; 13.842 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 14.955 ; 14.955 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 13.762 ; 13.762 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 15.442 ; 15.442 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 14.158 ; 14.158 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 14.420 ; 14.420 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 15.297 ; 15.297 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 20.895 ; 20.895 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 19.534 ; 19.534 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 18.346 ; 18.346 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 18.912 ; 18.912 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 18.772 ; 18.772 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 17.789 ; 17.789 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 19.182 ; 19.182 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 18.587 ; 18.587 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 18.206 ; 18.206 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 19.491 ; 19.491 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 19.930 ; 19.930 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 19.691 ; 19.691 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 19.201 ; 19.201 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 19.332 ; 19.332 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 19.646 ; 19.646 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 20.142 ; 20.142 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 19.806 ; 19.806 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 19.294 ; 19.294 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 19.795 ; 19.795 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 19.691 ; 19.691 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 19.205 ; 19.205 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 19.384 ; 19.384 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 19.341 ; 19.341 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 20.322 ; 20.322 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 20.318 ; 20.318 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 19.103 ; 19.103 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 20.895 ; 20.895 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 19.328 ; 19.328 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 20.821 ; 20.821 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 20.621 ; 20.621 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 20.829 ; 20.829 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 19.786 ; 19.786 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 20.334 ; 20.334 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.113 ; 42.113 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 22.282 ; 22.282 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 24.323 ; 24.323 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.581 ; 24.581 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 25.796 ; 25.796 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 24.951 ; 24.951 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 25.776 ; 25.776 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 26.395 ; 26.395 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 27.556 ; 27.556 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 28.956 ; 28.956 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.444 ; 29.444 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 28.504 ; 28.504 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.902 ; 29.902 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.117 ; 30.117 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 30.963 ; 30.963 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 33.767 ; 33.767 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 34.127 ; 34.127 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 32.150 ; 32.150 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 33.567 ; 33.567 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 33.160 ; 33.160 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 34.914 ; 34.914 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.935 ; 35.935 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 35.503 ; 35.503 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.015 ; 36.015 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.330 ; 37.330 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.377 ; 37.377 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 38.428 ; 38.428 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 38.615 ; 38.615 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 39.677 ; 39.677 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 40.163 ; 40.163 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 40.462 ; 40.462 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 42.113 ; 42.113 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.770 ; 41.770 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 21.933 ; 21.933 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 19.691 ; 19.691 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 18.027 ; 18.027 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 18.494 ; 18.494 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 18.907 ; 18.907 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 19.857 ; 19.857 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 18.475 ; 18.475 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 19.890 ; 19.890 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 19.050 ; 19.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 19.702 ; 19.702 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 18.452 ; 18.452 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 19.360 ; 19.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 19.419 ; 19.419 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 18.523 ; 18.523 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 20.168 ; 20.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 17.591 ; 17.591 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 17.643 ; 17.643 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 20.622 ; 20.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 18.807 ; 18.807 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 20.085 ; 20.085 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 19.185 ; 19.185 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 21.208 ; 21.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 19.778 ; 19.778 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 19.775 ; 19.775 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 20.856 ; 20.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 20.130 ; 20.130 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 19.777 ; 19.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 20.551 ; 20.551 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.967 ; 20.967 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 20.852 ; 20.852 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 21.598 ; 21.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 20.823 ; 20.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 21.933 ; 21.933 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 12.728 ; 12.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 12.186 ; 12.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 11.499 ; 11.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 11.071 ; 11.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.046 ; 11.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.325 ; 10.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.299 ; 10.299 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 12.090 ; 12.090 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.713 ; 10.713 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.742 ; 10.742 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 9.990  ; 9.990  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 12.493 ; 12.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 12.728 ; 12.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 11.460 ; 11.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 11.081 ; 11.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 11.024 ; 11.024 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 11.054 ; 11.054 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 11.393 ; 11.393 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 12.440 ; 12.440 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 12.183 ; 12.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 11.891 ; 11.891 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 11.549 ; 11.549 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.194 ; 11.194 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 11.664 ; 11.664 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 12.414 ; 12.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 11.550 ; 11.550 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 12.337 ; 12.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.150 ; 11.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 11.683 ; 11.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 12.068 ; 12.068 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 12.145 ; 12.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 11.515 ; 11.515 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 11.570 ; 11.570 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.678  ; 7.678  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 14.426 ; 14.426 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 13.513 ; 13.513 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 13.047 ; 13.047 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 14.426 ; 14.426 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 13.369 ; 13.369 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 13.627 ; 13.627 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 13.325 ; 13.325 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 13.646 ; 13.646 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 12.570 ; 12.570 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 16.679 ; 16.679 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 14.767 ; 14.767 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 16.669 ; 16.669 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 16.034 ; 16.034 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.490 ; 15.490 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 15.442 ; 15.442 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 16.679 ; 16.679 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 14.627 ; 14.627 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 15.921 ; 15.921 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.139 ; 13.139 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 16.596 ; 16.596 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 14.158 ; 14.158 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 12.518 ; 12.518 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 13.530 ; 13.530 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 13.991 ; 13.991 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 16.596 ; 16.596 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 15.523 ; 15.523 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 13.920 ; 13.920 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 15.424 ; 15.424 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 14.724 ; 14.724 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 14.271 ; 14.271 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 13.269 ; 13.269 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 13.530 ; 13.530 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 14.284 ; 14.284 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.041 ; 14.041 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 13.917 ; 13.917 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 14.918 ; 14.918 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 15.065 ; 15.065 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 16.481 ; 16.481 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 13.861 ; 13.861 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.712 ; 15.712 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 16.361 ; 16.361 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.531 ; 14.531 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 14.948 ; 14.948 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.494 ; 15.494 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 15.044 ; 15.044 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 14.450 ; 14.450 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 14.994 ; 14.994 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 13.950 ; 13.950 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 14.571 ; 14.571 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 16.367 ; 16.367 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 15.601 ; 15.601 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 14.820 ; 14.820 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 21.732 ; 21.732 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 20.054 ; 20.054 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 17.701 ; 17.701 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 18.282 ; 18.282 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 18.663 ; 18.663 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 18.146 ; 18.146 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 18.925 ; 18.925 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 19.260 ; 19.260 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 19.053 ; 19.053 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 19.374 ; 19.374 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 19.813 ; 19.813 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 19.574 ; 19.574 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 19.421 ; 19.421 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 19.215 ; 19.215 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 19.450 ; 19.450 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 20.025 ; 20.025 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 20.313 ; 20.313 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 19.674 ; 19.674 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 20.013 ; 20.013 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 19.967 ; 19.967 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 20.553 ; 20.553 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 20.155 ; 20.155 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 20.660 ; 20.660 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 20.821 ; 20.821 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 21.166 ; 21.166 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 19.450 ; 19.450 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 21.732 ; 21.732 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 20.501 ; 20.501 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 20.977 ; 20.977 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 21.729 ; 21.729 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 21.323 ; 21.323 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 19.765 ; 19.765 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 20.217 ; 20.217 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 41.800 ; 41.800 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 22.457 ; 22.457 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 23.693 ; 23.693 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.472 ; 24.472 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 25.687 ; 25.687 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 24.638 ; 24.638 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 25.463 ; 25.463 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 26.082 ; 26.082 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 27.243 ; 27.243 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 28.643 ; 28.643 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.131 ; 29.131 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 28.191 ; 28.191 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.589 ; 29.589 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 29.804 ; 29.804 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 30.650 ; 30.650 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 33.454 ; 33.454 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.814 ; 33.814 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 31.837 ; 31.837 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 33.254 ; 33.254 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 32.847 ; 32.847 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 34.601 ; 34.601 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.622 ; 35.622 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 35.190 ; 35.190 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 35.702 ; 35.702 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.017 ; 37.017 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.064 ; 37.064 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 38.115 ; 38.115 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 38.302 ; 38.302 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 39.364 ; 39.364 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 39.850 ; 39.850 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 40.149 ; 40.149 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 41.800 ; 41.800 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.457 ; 41.457 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 15.035 ; 15.035 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 12.716 ; 12.716 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 12.803 ; 12.803 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 12.803 ; 12.803 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 12.781 ; 12.781 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 14.958 ; 14.958 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 13.838 ; 13.838 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 15.035 ; 15.035 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.223 ; 14.223 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 14.014 ; 14.014 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 13.828 ; 13.828 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 13.586 ; 13.586 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 14.636 ; 14.636 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 13.563 ; 13.563 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 13.531 ; 13.531 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.251 ; 14.251 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 13.815 ; 13.815 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 13.260 ; 13.260 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 13.208 ; 13.208 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.190 ; 13.190 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 13.669 ; 13.669 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 13.158 ; 13.158 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.553 ; 13.553 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 14.406 ; 14.406 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 12.750 ; 12.750 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 14.035 ; 14.035 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.212 ; 13.212 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 13.212 ; 13.212 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 13.653 ; 13.653 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 13.199 ; 13.199 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 13.137 ; 13.137 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 13.745 ; 13.745 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 13.650 ; 13.650 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 12.801 ; 12.801 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 13.490 ; 13.490 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 13.370 ; 13.370 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 13.513 ; 13.513 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 17.210 ; 17.210 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 15.860 ; 15.860 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 16.892 ; 16.892 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 15.170 ; 15.170 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.941 ; 15.941 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 15.567 ; 15.567 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 16.405 ; 16.405 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 15.616 ; 15.616 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 17.210 ; 17.210 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 16.960 ; 16.960 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 5.429 ; 5.429 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 6.150 ; 6.150 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 6.114 ; 6.114 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 6.357 ; 6.357 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 5.902 ; 5.902 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 5.429 ; 5.429 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 5.734 ; 5.734 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 5.873 ; 5.873 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 5.960 ; 5.960 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 5.993 ; 5.993 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 6.490 ; 6.490 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 5.642 ; 5.642 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.556 ; 5.556 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 5.990 ; 5.990 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 5.896 ; 5.896 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.469 ; 5.469 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 6.126 ; 6.126 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 5.795 ; 5.795 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 6.016 ; 6.016 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 5.986 ; 5.986 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 6.431 ; 6.431 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 6.663 ; 6.663 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 6.106 ; 6.106 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 6.120 ; 6.120 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 6.569 ; 6.569 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 5.617 ; 5.617 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 6.232 ; 6.232 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 5.682 ; 5.682 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 6.238 ; 6.238 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 5.960 ; 5.960 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 6.051 ; 6.051 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 6.375 ; 6.375 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 5.135 ; 5.135 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 5.739 ; 5.739 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 5.704 ; 5.704 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 5.835 ; 5.835 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 5.703 ; 5.703 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 5.982 ; 5.982 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 5.716 ; 5.716 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 5.320 ; 5.320 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 5.444 ; 5.444 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 5.405 ; 5.405 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 5.233 ; 5.233 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 5.755 ; 5.755 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 5.436 ; 5.436 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 5.741 ; 5.741 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 5.301 ; 5.301 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 5.603 ; 5.603 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 5.444 ; 5.444 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 5.582 ; 5.582 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 5.492 ; 5.492 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 5.668 ; 5.668 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 5.674 ; 5.674 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 6.078 ; 6.078 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 5.248 ; 5.248 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 5.522 ; 5.522 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 5.705 ; 5.705 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 5.135 ; 5.135 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 5.327 ; 5.327 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 5.258 ; 5.258 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.679 ; 6.679 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.951 ; 6.951 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.290 ; 6.290 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.968 ; 6.968 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 7.032 ; 7.032 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.736 ; 6.736 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.569 ; 6.569 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.440 ; 6.440 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.287 ; 6.287 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.214 ; 6.214 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 5.942 ; 5.942 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 5.835 ; 5.835 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.441 ; 6.441 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.233 ; 6.233 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.745 ; 6.745 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.841 ; 6.841 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.027 ; 6.027 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.457 ; 6.457 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.423 ; 6.423 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.529 ; 6.529 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.679 ; 6.679 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.149 ; 6.149 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.680 ; 6.680 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.251 ; 6.251 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.296 ; 6.296 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.179 ; 6.179 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.297 ; 6.297 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.037 ; 6.037 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 5.929 ; 5.929 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.505 ; 6.505 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.393 ; 6.393 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.008 ; 7.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.849 ; 7.849 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.145 ; 7.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.334 ; 7.334 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.481 ; 7.481 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.879 ; 7.879 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.324 ; 7.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.873 ; 7.873 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.560 ; 7.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.777 ; 7.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.308 ; 7.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.656 ; 7.656 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.692 ; 7.692 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.360 ; 7.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.956 ; 7.956 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.008 ; 7.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.041 ; 7.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 8.108 ; 8.108 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.457 ; 7.457 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.970 ; 7.970 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.584 ; 7.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 8.256 ; 8.256 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.821 ; 7.821 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.822 ; 7.822 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 8.208 ; 8.208 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.928 ; 7.928 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.824 ; 7.824 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 8.072 ; 8.072 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 8.279 ; 8.279 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 8.144 ; 8.144 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 8.399 ; 8.399 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 8.130 ; 8.130 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 8.476 ; 8.476 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 4.393 ; 4.393 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 4.944 ; 4.944 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 4.779 ; 4.779 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 4.769 ; 4.769 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 4.559 ; 4.559 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 4.541 ; 4.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.050 ; 5.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 4.674 ; 4.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 4.560 ; 4.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 4.393 ; 4.393 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.202 ; 5.202 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.329 ; 5.329 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 4.884 ; 4.884 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 4.803 ; 4.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 4.759 ; 4.759 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 4.772 ; 4.772 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 4.867 ; 4.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.151 ; 5.151 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.075 ; 5.075 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 4.982 ; 4.982 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 4.926 ; 4.926 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 4.912 ; 4.912 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.271 ; 5.271 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 4.980 ; 4.980 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.100 ; 5.100 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.893 ; 4.893 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 4.979 ; 4.979 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.112 ; 5.112 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.225 ; 5.225 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 4.951 ; 4.951 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 4.986 ; 4.986 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.659 ; 3.659 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.468 ; 5.468 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.796 ; 5.796 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.572 ; 5.572 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 6.018 ; 6.018 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.604 ; 5.604 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.795 ; 5.795 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.721 ; 5.721 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.803 ; 5.803 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.468 ; 5.468 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.477 ; 5.477 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.233 ; 6.233 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.945 ; 6.945 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.628 ; 6.628 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.477 ; 6.477 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.414 ; 6.414 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.857 ; 6.857 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.135 ; 6.135 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.698 ; 6.698 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.477 ; 5.477 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.362 ; 5.362 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.952 ; 5.952 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.362 ; 5.362 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.642 ; 5.642 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.803 ; 5.803 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 6.775 ; 6.775 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 6.413 ; 6.413 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.761 ; 5.761 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 6.326 ; 6.326 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 6.046 ; 6.046 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.969 ; 5.969 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.610 ; 5.610 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.634 ; 5.634 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.957 ; 5.957 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.856 ; 5.856 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.925 ; 5.925 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 6.242 ; 6.242 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.350 ; 6.350 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.560 ; 6.560 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.747 ; 5.747 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.506 ; 6.506 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 6.486 ; 6.486 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 6.065 ; 6.065 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 6.269 ; 6.269 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 6.439 ; 6.439 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 6.281 ; 6.281 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.112 ; 6.112 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.213 ; 6.213 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.877 ; 5.877 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 6.089 ; 6.089 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.764 ; 6.764 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 6.485 ; 6.485 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 6.225 ; 6.225 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 6.507 ; 6.507 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 6.765 ; 6.765 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 6.507 ; 6.507 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 6.920 ; 6.920 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 6.516 ; 6.516 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.112 ; 7.112 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.405 ; 7.405 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.023 ; 7.023 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 7.056 ; 7.056 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.172 ; 7.172 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.542 ; 7.542 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 7.128 ; 7.128 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 7.093 ; 7.093 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 7.487 ; 7.487 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.259 ; 7.259 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.385 ; 7.385 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 7.569 ; 7.569 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 7.124 ; 7.124 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.390 ; 7.390 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.602 ; 7.602 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.210 ; 7.210 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 7.175 ; 7.175 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.484 ; 7.484 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 7.600 ; 7.600 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 7.713 ; 7.713 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 7.545 ; 7.545 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.886 ; 7.886 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.420 ; 7.420 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 7.520 ; 7.520 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 7.529 ; 7.529 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.389 ; 7.389 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 7.351 ; 7.351 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.360 ; 7.360 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.667 ; 6.667 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.878 ; 6.878 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 7.145 ; 7.145 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.714 ; 6.714 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.841 ; 6.841 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.667 ; 6.667 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.908 ; 6.908 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 7.086 ; 7.086 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.736 ; 6.736 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.095 ; 7.095 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.268 ; 7.268 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.095 ; 7.095 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.219 ; 7.219 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.335 ; 7.335 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.193 ; 7.193 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.754 ; 7.754 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.631 ; 7.631 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.204 ; 7.204 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.364 ; 7.364 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.240 ; 7.240 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.705 ; 7.705 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.512 ; 7.512 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.320 ; 7.320 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.250 ; 7.250 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.639 ; 7.639 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.424 ; 7.424 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.382 ; 7.382 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.531 ; 7.531 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.366 ; 7.366 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.279 ; 7.279 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.293 ; 7.293 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 7.371 ; 7.371 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.725 ; 7.725 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.870 ; 5.870 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.870 ; 5.870 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.935 ; 5.935 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.938 ; 5.938 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.912 ; 5.912 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.691 ; 6.691 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.392 ; 6.392 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.742 ; 6.742 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 6.203 ; 6.203 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.108 ; 6.108 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 6.077 ; 6.077 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.969 ; 5.969 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 6.198 ; 6.198 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 6.003 ; 6.003 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.932 ; 5.932 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.210 ; 6.210 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.060 ; 6.060 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.109 ; 6.109 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.061 ; 6.061 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.050 ; 6.050 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.227 ; 6.227 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.021 ; 6.021 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.223 ; 6.223 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.451 ; 6.451 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.889 ; 5.889 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.353 ; 6.353 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.073 ; 6.073 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.073 ; 6.073 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.236 ; 6.236 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.071 ; 6.071 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.048 ; 6.048 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.336 ; 6.336 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.237 ; 6.237 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.941 ; 5.941 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.287 ; 6.287 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.211 ; 6.211 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.148 ; 6.148 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.585 ; 6.585 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.134 ; 7.134 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.513 ; 7.513 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.585 ; 6.585 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.065 ; 7.065 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.908 ; 6.908 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.248 ; 7.248 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.872 ; 6.872 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.539 ; 7.539 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.345 ; 7.345 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 161782   ; 6922337  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 161782   ; 6922337  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 246   ; 246  ;
; Unconstrained Output Port Paths ; 6964  ; 6964 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Dec 09 00:06:03 2024
Info: Command: quartus_sta MIC1 -c MIC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -33.954
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -33.954     -6044.564 CLOCK 
Info (332146): Worst-case hold slack is -3.397
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.397       -47.665 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277      -624.441 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.500     -1888.064 CLOCK 
Info (332146): Worst-case hold slack is -1.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.409       -22.051 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -412.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4565 megabytes
    Info: Processing ended: Mon Dec 09 00:06:04 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


