<html>
   <head>
      <meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
      <title>Test plan ehl_timer</title>
   </head>
   <body bgcolor="white" text="black" link="#0000FF" vlink="#840084" alink="#0000FF">
      <h2>Тестовый план ehl_timer</h2>
<!--
      <p>В процессе верификации должны быть выполнены следующие проверки:</p>
      <p> 1. Совместимость контроллера со стандартными интерфейсами.</p>
      <p> 2. Соответствие модели утверждениям из спецификации (Design Correctness / Functionality).</p>
      <p> 3. Отсутствие в RTL модели неисправных состояний.</p>
      <p> 4. Выполнение требований к пропускной способности/производительности контроллера (Design Performance / Timing).</p>
      <p> 5. Проверка соответствия требованиям по тактовой частоте.</p>
      <p> 6. Проверка соответствия требованиям по покрытию дефектов типа Stuck-at.</p>
      <p> Процесс верификации должен быть автоматизирован. Все этапы вместе или по отдельности должны запускаться с помощью makefile. Результат должен быть наглядным с выводом финальной диагностики (PASS / FAIL). Диагностика по каждому тесту должна выводиться в отчет, с обозначением проваленных тестов. Тест должен быть помечен как пройденный, если успешно выполнены все проверки. Тест провален, если не выполнена хотя бы одна проверка, не удалось запустить тест по причине отсутствия файлов, лицензий или САПР, нештатно завершенной работы САПР. Отчеты запуска каждой проверки должны сохраняться для последующего мониторинга. Проверка должна запускаться на версии, хранящейся в системе контроля версий (svn) для специфичной ревизии. Результаты верификации должны сохраняться во внешний (external) относительно репозитория контроллера репозиторий с указанием ревизии, на которой они проводились.</p>
      <p> Тестовое окружение должно поставляться как законченная часть в составе дистрибутива контроллера.</p>
      <p> Поскольку контроллер имеет набор конфигурационных параметров, верификация должна проводиться для всех допустимых наборов параметров. Верификация должна проводиться для выбранного набора параметров тестового окружения (тактовые частоты интерфейсов). Полная верификация должна проводиться для RTL кода контроллера. Для синтезированного и топологического представлений должны проводиться проверки, относящиеся к данным представлениям.</p>
      <p> Каждый тип проверки может использовать собственное тестовое окружение.</p>
      <h3 class="title"> 1. Совместимость контроллера со стандартными интерфейсами.</h3>
      <p> Проверка должна проводиться путем построения тестового окружения с использованием собственных и сторонних СФ-блоков и мониторинга в процессе моделирования сообщений от них о нарушениях протоколов.</p>
      <p> Ожидаемые сообщения об ошибках должны сопровождаться выводом с ними информации о причинах их появления и отсутствии последствий для корректного функционирования дизайна.</p>
      <h3 class="title"> 1.1. Используемые IP и САПР</h3>
      <p> В процессе проверки совместимости со стандартными интерфейсами используются следующие IP блоки:</p>
-->
<!--
      <table summary="Test plan: ip" cellpadding="4" width="60%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Наименование</th>
               <th>Разработчик</th>
               <th>Версия</th>
               <th>Источник</th>
            </tr>
         </thead>
         <tbody>
            <tr>
               <td>Monitor</td>
               <td>Cadence</td>
               <td>N/A</td>
               <td>N/A</td>
            </tr>
         </tbody>
      </table>
-->

      <h3 class="title"> 2. Соответствие модели утверждениям из спецификации</h3>
      <p> Данная проверка подразумевает верификацию соответствия RTL модели спецификации контроллера. Каждое утверждение имеет ID, отражаемый в процессе моделирования. ID служит для построения соответствия между спецификацией контроллера, спецификацией тестирования и тестом.</p>

      <table summary="Test plan: assert" cellpadding="4" width="80%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>ID</th>
               <th>Утверждение</th>
               <th>Тип проверки</th>
            </tr>
         </thead>
         <tbody>
            <tr>
               <td>RST-1-0</td>
               <td>Сброс работающего (считает, прерывания разрешены) таймера может привести (и приводит) к генерации прерывания при сброса таймера.</td>
               <td>Мониторинг появления прерывания при выполнении условий теста.</td>
            </tr>
         </tbody>
      </table>
<!--
      <h3 class="title"> 3. Отсутствие в RTL неисправных состояний.</h3>
      <p> Данная проверка направлена на поиск и устранение состояний RTL модели, не отраженных в спецификации и являющихся деталями реализации. Начальный перечень проверок осуществляется на основании предполагаемой архитектуры контроллера. В процессе верификации на основании метрик тестового покрытия в перечень должны вноситься дополнительные тесты до достижения 100% покрытия кода (block, expression) и максимально возможного функционального покрытия (assertions).</p>

      <table summary="Test plan: req" cellpadding="4" width="90%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>ID</th>
               <th>Требование</th>
               <th>Тип проверки</th>
            </tr>
         </thead>
         <tbody>
         </tbody>
      </table>
-->
      <h3>3.1. Проверка свойств контроллера</h3>
<!--
      <h4>3.1.1. Контроллер Шины (Bus Controller)</h4>
-->
      <table summary="Test plan: tests" cellpadding="4" width="90%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Тест</th>
               <th>Описание</th>
               <th>Проверяемые свойства</th>
            </tr>
         </thead>
         <tbody>
<!--
TODO: check cross timers mode - when more than 1 timer started and completed at the different times... based on N timers...
-->
            <tr>
               <td>ONESHOT</td>
               <td>Таймер загружается различными значениями и запускается на счет в режиме "Таймер".</td>
               <td>
			      <li>Остановка по окончании счета в однократном режиме.</li>
				  <li>Перезапуск по окончании интервала в циклическом режиме.</li>
				  <li>Длительность интервала счета.</li>
			   </td>
            </tr>

         </tbody>
      </table>
<!--
      <h4>3.1.2. Оконечное Устройство (Remote Terminal)</h4>
      <table summary="Test plan: tests" cellpadding="4" width="90%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Тест</th>
               <th>Описание</th>
               <th>Проверяемые свойства</th>
               <th>ГОСТ</th>
            </tr>
         </thead>
         <tbody>
            <tr>
               <td style="color: #0000FF">RT_SA_CFG</td>
               <td>ОУ принимает команды по нескофигурированному для приема данных субадресам. Устанавливается статус MESSAGE_ERROR и данные не передаются / принимаются.</td>
               <td>ОУ трактует команды, поступившие на несконфигурированный Subaddress как INVALID.</td>
               <td></td>
            </tr>
         </tbody>
      </table>
-->
<!--
      <h3 class="title"> 4. Выполнение требований к пропускной способности/производительности контроллера</h3>
      <p> Данная проверка проводит оценку пропускной способности контроллера в различных режимах функционирования. Результат должен сравниваться с требованиями технического задания (если таковые имеются).</p>
      <table summary="Test plan: tests" cellpadding="4" width="90%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Тест</th>
               <th>Описание</th>
               <th>Проверяемое свойство</th>
            </tr>
         </thead>
         <tbody>
            <tr>
               <td>TEST</td>
               <td>DESCRIPTION</td>
               <td>PROPERTY</td>
            </tr>
         </tbody>
      </table>
-->

<!--
      <h3 class="title">5. Проверка соответствия требованиям по тактовой частоте</h3>
      <p> Для проведения оценки по тактовой частоте требуется провести логический синтез на заданной технологии (синтез топологии не требуется). Синтез должен проводиться с учетом временных ограничений и с интеграцией структур DFT. Функциональная корректность синтезированного представления должна проверяться с помощью проверки логической эквивалентности.</p>
      <h3 class="title">5.1. Используемые САПР</h3>

      <table summary="Test plan: cad_syn" cellpadding="4" width="40%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Наименование</th>
               <th>Разработчик</th>
               <th>Версия</th>
            </tr>
         </thead>
         <tbody>
         </tbody>
      </table>
-->
   </body>
</html>
