- [ ] 搞清楚内联汇编
- [ ] 把goldenmodule可以对单独几条指令拉出结果
- [ ] 除了gcc，尝试llvm编译出需要的指令
- [ ] 添加存储与跳转进行测试
- [ ] 完善stall跟not jump

## 测试框架
我需要把一个外部的程序，放到spike，让她生成tracefile，
然后我再把这段程序放到核的仿真环境，比较两个的差别

阅读baremental的代码框架，选择编译选项让他可以在目前的核运行
让他可以在仿真环境直接运行
然后使用pcie传到FPGA，裸机运行程序
给FPGA核加PLL，加DDR

## 增加扩展集
### Zicsr
所有的指令都读csr，然后写csr,最后把结果生成到rf中
最后的提交阶段要放到一起，但是读写寄存器的阶段要放到哪里
进行stall，放到mem阶段


现在设计的对CSR的读写都在mem阶段完成的，提交只提交regfile

- [ ] 先在top层实现对sram的支持
- [ ] 再在仿真层实现

需要在exe阶段加入起泡，检查是不是有数据在mem或者wb

在mem阶段，要阻塞流水线
实现对各种指令的拉波形测试

可以采用这样的检验方式，如果值不相等，就使用自定义寄存器打印出来