Timing Analyzer report for uart_led_btn
Sun Jan 25 19:47:11 2026
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'EXTCLK_i'
 14. Slow 1200mV 85C Model Hold: 'EXTCLK_i'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'EXTCLK_i'
 23. Slow 1200mV 0C Model Hold: 'EXTCLK_i'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'EXTCLK_i'
 31. Fast 1200mV 0C Model Hold: 'EXTCLK_i'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                             ;
+-----------------------+-------------------------------------------------------------+
; Quartus Prime Version ; Version 25.1std.0 Build 1129 10/21/2025 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                      ;
; Revision Name         ; uart_led_btn                                                ;
; Device Family         ; Cyclone IV E                                                ;
; Device Name           ; EP4CE22F17C6                                                ;
; Timing Models         ; Final                                                       ;
; Delay Model           ; Combined                                                    ;
; Rise/Fall Delays      ; Enabled                                                     ;
+-----------------------+-------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------+
; SDC File List                                                             ;
+---------------------------------------+--------+--------------------------+
; SDC File Path                         ; Status ; Read at                  ;
+---------------------------------------+--------+--------------------------+
; ../constraints/timing_de0nano_brd.sdc ; OK     ; Sun Jan 25 19:47:10 2026 ;
+---------------------------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; EXTCLK_i   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EXTCLK_i } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 278.32 MHz ; 250.0 MHz       ; EXTCLK_i   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; EXTCLK_i ; 16.407 ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; EXTCLK_i ; 0.343 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; EXTCLK_i ; 9.588 ; 0.000                          ;
+----------+-------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'EXTCLK_i'                                                                                                                                ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.407 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.527      ;
; 16.414 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.520      ;
; 16.478 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.456      ;
; 16.490 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.444      ;
; 16.578 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.356      ;
; 16.583 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.351      ;
; 16.583 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.351      ;
; 16.583 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.351      ;
; 16.583 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.351      ;
; 16.583 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.351      ;
; 16.583 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.351      ;
; 16.583 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.351      ;
; 16.590 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.344      ;
; 16.590 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.344      ;
; 16.590 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.344      ;
; 16.590 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.344      ;
; 16.590 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.344      ;
; 16.590 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.344      ;
; 16.590 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.344      ;
; 16.610 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.060     ; 3.325      ;
; 16.629 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.305      ;
; 16.642 ; uart_com:uart_com_inst|tx_bit_counter[1]   ; uart_com:uart_com_inst|uart_tx_o           ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.292      ;
; 16.644 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.295      ;
; 16.644 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.295      ;
; 16.644 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.295      ;
; 16.644 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.295      ;
; 16.644 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.295      ;
; 16.644 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.295      ;
; 16.644 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.295      ;
; 16.644 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.295      ;
; 16.645 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.294      ;
; 16.645 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.294      ;
; 16.645 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.294      ;
; 16.645 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.294      ;
; 16.645 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.294      ;
; 16.645 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.294      ;
; 16.645 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.294      ;
; 16.645 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.294      ;
; 16.654 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.280      ;
; 16.654 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.280      ;
; 16.654 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.280      ;
; 16.654 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.280      ;
; 16.654 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.280      ;
; 16.654 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.280      ;
; 16.654 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.280      ;
; 16.656 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.277      ;
; 16.656 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.277      ;
; 16.656 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.277      ;
; 16.656 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.277      ;
; 16.656 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.277      ;
; 16.656 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.277      ;
; 16.656 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.277      ;
; 16.656 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.277      ;
; 16.656 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.277      ;
; 16.656 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.277      ;
; 16.665 ; uart_com:uart_com_inst|rx_clk_counter[9]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.269      ;
; 16.665 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.274      ;
; 16.665 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.274      ;
; 16.665 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.274      ;
; 16.665 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.274      ;
; 16.665 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.274      ;
; 16.665 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.274      ;
; 16.665 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.274      ;
; 16.665 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.274      ;
; 16.665 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.268      ;
; 16.665 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.268      ;
; 16.665 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.268      ;
; 16.665 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.268      ;
; 16.665 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.268      ;
; 16.665 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.268      ;
; 16.665 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.268      ;
; 16.665 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.268      ;
; 16.665 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.268      ;
; 16.665 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.268      ;
; 16.670 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.264      ;
; 16.670 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.264      ;
; 16.670 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.264      ;
; 16.670 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.264      ;
; 16.670 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.264      ;
; 16.670 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.264      ;
; 16.670 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.264      ;
; 16.675 ; uart_com:uart_com_inst|rx_clk_counter[15]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.259      ;
; 16.711 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.222      ;
; 16.711 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.222      ;
; 16.711 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.222      ;
; 16.711 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.222      ;
; 16.711 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.222      ;
; 16.711 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.222      ;
; 16.711 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.222      ;
; 16.711 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.222      ;
; 16.711 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.222      ;
; 16.711 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.222      ;
; 16.724 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.215      ;
; 16.724 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.215      ;
; 16.724 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.215      ;
; 16.724 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.215      ;
; 16.724 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.215      ;
; 16.724 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.215      ;
; 16.724 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.215      ;
; 16.724 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 3.215      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'EXTCLK_i'                                                                                                                                                                ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; uart_com:uart_com_inst|tx_busy_o                           ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_data_buf[7]                      ; uart_com:uart_com_inst|rx_data_buf[7]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_data_buf[6]                      ; uart_com:uart_com_inst|rx_data_buf[6]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_data_buf[5]                      ; uart_com:uart_com_inst|rx_data_buf[5]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_data_buf[4]                      ; uart_com:uart_com_inst|rx_data_buf[4]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_data_buf[3]                      ; uart_com:uart_com_inst|rx_data_buf[3]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_data_buf[2]                      ; uart_com:uart_com_inst|rx_data_buf[2]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_data_buf[1]                      ; uart_com:uart_com_inst|rx_data_buf[1]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_data_buf[0]                      ; uart_com:uart_com_inst|rx_data_buf[0]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_ready_o                          ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_tx_o                           ; uart_com:uart_com_inst|uart_tx_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; debounce:debounce_btn_inst|deb_o                           ; debounce:debounce_btn_inst|deb_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; uart_tx_data[0]                                            ; uart_tx_data[0]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; uart_com:uart_com_inst|rx_data_o[5]                        ; LEDG_o[5]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; uart_com:uart_com_inst|rx_data_o[0]                        ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; uart_com:uart_com_inst|rx_data_o[7]                        ; LEDG_o[7]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; uart_com:uart_com_inst|rx_data_o[3]                        ; LEDG_o[3]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; uart_com:uart_com_inst|rx_data_o[1]                        ; LEDG_o[1]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; uart_com:uart_com_inst|rx_data_o[6]                        ; LEDG_o[6]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; uart_com:uart_com_inst|rx_data_o[2]                        ; LEDG_o[2]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.594      ;
; 0.376 ; uart_com:uart_com_inst|rx_data_o[4]                        ; LEDG_o[4]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.595      ;
; 0.391 ; uart_tx_data[7]                                            ; uart_tx_data[7]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.610      ;
; 0.391 ; debounce:debounce_btn_inst|deb_counter[18]                 ; debounce:debounce_btn_inst|deb_counter[18]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.610      ;
; 0.414 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.633      ;
; 0.423 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.642      ;
; 0.458 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.398      ; 1.013      ;
; 0.501 ; debounce:debounce_btn_inst|deb_sync_0                      ; debounce:debounce_btn_inst|deb_sync_1                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.720      ;
; 0.512 ; uart_com:uart_com_inst|rx_data_buf[0]                      ; uart_com:uart_com_inst|rx_data_o[0]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.731      ;
; 0.532 ; uart_com:uart_com_inst|rx_data_buf[6]                      ; uart_com:uart_com_inst|rx_data_o[6]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.751      ;
; 0.534 ; uart_com:uart_com_inst|rx_data_buf[5]                      ; uart_com:uart_com_inst|rx_data_o[5]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.753      ;
; 0.535 ; uart_com:uart_com_inst|rx_data_buf[7]                      ; uart_com:uart_com_inst|rx_data_o[7]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.754      ;
; 0.536 ; uart_tx_data[6]                                            ; uart_com:uart_com_inst|tx_data_buf[6]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.754      ;
; 0.542 ; uart_tx_start                                              ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.398      ; 1.097      ;
; 0.549 ; uart_tx_data[0]                                            ; uart_com:uart_com_inst|tx_data_buf[0]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.767      ;
; 0.557 ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; debounce:debounce_btn_inst|deb_counter[8]                  ; debounce:debounce_btn_inst|deb_counter[8]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; debounce:debounce_btn_inst|deb_counter[12]                 ; debounce:debounce_btn_inst|deb_counter[12]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; debounce:debounce_btn_inst|deb_counter[4]                  ; debounce:debounce_btn_inst|deb_counter[4]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; debounce:debounce_btn_inst|deb_counter[7]                  ; debounce:debounce_btn_inst|deb_counter[7]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; debounce:debounce_btn_inst|deb_counter[6]                  ; debounce:debounce_btn_inst|deb_counter[6]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; debounce:debounce_btn_inst|deb_counter[11]                 ; debounce:debounce_btn_inst|deb_counter[11]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; debounce:debounce_btn_inst|deb_counter[15]                 ; debounce:debounce_btn_inst|deb_counter[15]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; debounce:debounce_btn_inst|deb_counter[5]                  ; debounce:debounce_btn_inst|deb_counter[5]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; debounce:debounce_btn_inst|deb_counter[10]                 ; debounce:debounce_btn_inst|deb_counter[10]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; debounce:debounce_btn_inst|deb_counter[14]                 ; debounce:debounce_btn_inst|deb_counter[14]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; debounce:debounce_btn_inst|deb_counter[13]                 ; debounce:debounce_btn_inst|deb_counter[13]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; debounce:debounce_btn_inst|deb_counter[2]                  ; debounce:debounce_btn_inst|deb_counter[2]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; debounce:debounce_btn_inst|deb_counter[17]                 ; debounce:debounce_btn_inst|deb_counter[17]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; debounce:debounce_btn_inst|deb_counter[16]                 ; debounce:debounce_btn_inst|deb_counter[16]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.782      ;
; 0.570 ; debounce:debounce_btn_inst|deb_counter[9]                  ; debounce:debounce_btn_inst|deb_counter[9]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.789      ;
; 0.572 ; debounce:debounce_btn_inst|deb_counter[1]                  ; debounce:debounce_btn_inst|deb_counter[1]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; debounce:debounce_btn_inst|deb_counter[3]                  ; debounce:debounce_btn_inst|deb_counter[3]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.791      ;
; 0.578 ; uart_tx_data[2]                                            ; uart_tx_data[2]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; uart_tx_data[5]                                            ; uart_tx_data[5]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.800      ;
; 0.594 ; debounce:debounce_btn_inst|deb_counter[0]                  ; debounce:debounce_btn_inst|deb_counter[0]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.813      ;
; 0.598 ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.817      ;
; 0.610 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.829      ;
; 0.619 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_DONE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.838      ;
; 0.630 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.399      ; 1.186      ;
; 0.638 ; uart_tx_data[2]                                            ; uart_com:uart_com_inst|tx_data_buf[2]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.061      ; 0.856      ;
; 0.643 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.862      ;
; 0.665 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.884      ;
; 0.665 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.884      ;
; 0.665 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.884      ;
; 0.665 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.884      ;
; 0.665 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.884      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 304.51 MHz ; 250.0 MHz       ; EXTCLK_i   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; EXTCLK_i ; 16.716 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; EXTCLK_i ; 0.299 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; EXTCLK_i ; 9.593 ; 0.000                         ;
+----------+-------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'EXTCLK_i'                                                                                                                                 ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.716 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.225      ;
; 16.722 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.219      ;
; 16.780 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.161      ;
; 16.858 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.083      ;
; 16.860 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.081      ;
; 16.864 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.077      ;
; 16.887 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.054      ;
; 16.887 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.054      ;
; 16.887 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.054      ;
; 16.887 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.054      ;
; 16.887 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.054      ;
; 16.887 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.054      ;
; 16.887 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.054      ;
; 16.893 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.048      ;
; 16.893 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.048      ;
; 16.893 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.048      ;
; 16.893 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.048      ;
; 16.893 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.048      ;
; 16.893 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.048      ;
; 16.893 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.048      ;
; 16.914 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.027      ;
; 16.939 ; uart_com:uart_com_inst|rx_clk_counter[9]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 3.002      ;
; 16.951 ; uart_com:uart_com_inst|rx_clk_counter[15]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.990      ;
; 16.951 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.990      ;
; 16.951 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.990      ;
; 16.951 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.990      ;
; 16.951 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.990      ;
; 16.951 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.990      ;
; 16.951 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.990      ;
; 16.951 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.990      ;
; 16.964 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.983      ;
; 16.964 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.983      ;
; 16.964 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.983      ;
; 16.964 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.983      ;
; 16.964 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.983      ;
; 16.964 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.983      ;
; 16.964 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.983      ;
; 16.964 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.983      ;
; 16.970 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.977      ;
; 16.970 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.977      ;
; 16.970 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.977      ;
; 16.970 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.977      ;
; 16.970 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.977      ;
; 16.970 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.977      ;
; 16.970 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.977      ;
; 16.970 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.977      ;
; 16.985 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.955      ;
; 16.985 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.955      ;
; 16.985 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.955      ;
; 16.985 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.955      ;
; 16.985 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.955      ;
; 16.985 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.955      ;
; 16.985 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.955      ;
; 16.985 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.955      ;
; 16.985 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.955      ;
; 16.985 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.955      ;
; 16.990 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.950      ;
; 16.990 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.950      ;
; 16.990 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.950      ;
; 16.990 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.950      ;
; 16.990 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.950      ;
; 16.990 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.950      ;
; 16.990 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.950      ;
; 16.990 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.950      ;
; 16.990 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.950      ;
; 16.990 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.950      ;
; 16.994 ; uart_com:uart_com_inst|tx_bit_counter[1]   ; uart_com:uart_com_inst|uart_tx_o           ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.947      ;
; 17.014 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.933      ;
; 17.014 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.933      ;
; 17.014 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.933      ;
; 17.014 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.933      ;
; 17.014 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.933      ;
; 17.014 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.933      ;
; 17.014 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.933      ;
; 17.014 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.933      ;
; 17.015 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.926      ;
; 17.015 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.926      ;
; 17.015 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.926      ;
; 17.015 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.926      ;
; 17.015 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.926      ;
; 17.015 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.926      ;
; 17.015 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.926      ;
; 17.028 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.919      ;
; 17.028 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.919      ;
; 17.028 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.919      ;
; 17.028 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.919      ;
; 17.028 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.919      ;
; 17.028 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.919      ;
; 17.028 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.919      ;
; 17.028 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.048     ; 2.919      ;
; 17.031 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.910      ;
; 17.031 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.910      ;
; 17.031 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.910      ;
; 17.031 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.910      ;
; 17.031 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.910      ;
; 17.031 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.910      ;
; 17.031 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.910      ;
; 17.035 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.906      ;
; 17.035 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.906      ;
; 17.035 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.906      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'EXTCLK_i'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; uart_com:uart_com_inst|tx_busy_o                           ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.067      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_data_buf[7]                      ; uart_com:uart_com_inst|rx_data_buf[7]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_data_buf[6]                      ; uart_com:uart_com_inst|rx_data_buf[6]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_data_buf[5]                      ; uart_com:uart_com_inst|rx_data_buf[5]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_data_buf[4]                      ; uart_com:uart_com_inst|rx_data_buf[4]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_data_buf[3]                      ; uart_com:uart_com_inst|rx_data_buf[3]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_data_buf[2]                      ; uart_com:uart_com_inst|rx_data_buf[2]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_data_buf[1]                      ; uart_com:uart_com_inst|rx_data_buf[1]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_data_buf[0]                      ; uart_com:uart_com_inst|rx_data_buf[0]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_ready_o                          ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_tx_o                           ; uart_com:uart_com_inst|uart_tx_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:debounce_btn_inst|deb_o                           ; debounce:debounce_btn_inst|deb_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; uart_tx_data[0]                                            ; uart_tx_data[0]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.519      ;
; 0.338 ; uart_com:uart_com_inst|rx_data_o[5]                        ; LEDG_o[5]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; uart_com:uart_com_inst|rx_data_o[1]                        ; LEDG_o[1]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; uart_com:uart_com_inst|rx_data_o[0]                        ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; uart_com:uart_com_inst|rx_data_o[7]                        ; LEDG_o[7]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; uart_com:uart_com_inst|rx_data_o[6]                        ; LEDG_o[6]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; uart_com:uart_com_inst|rx_data_o[3]                        ; LEDG_o[3]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; uart_com:uart_com_inst|rx_data_o[4]                        ; LEDG_o[4]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; uart_com:uart_com_inst|rx_data_o[2]                        ; LEDG_o[2]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.540      ;
; 0.348 ; uart_tx_data[7]                                            ; uart_tx_data[7]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.547      ;
; 0.348 ; debounce:debounce_btn_inst|deb_counter[18]                 ; debounce:debounce_btn_inst|deb_counter[18]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.547      ;
; 0.376 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.575      ;
; 0.381 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.580      ;
; 0.413 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.354      ; 0.911      ;
; 0.444 ; debounce:debounce_btn_inst|deb_sync_0                      ; debounce:debounce_btn_inst|deb_sync_1                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.643      ;
; 0.473 ; uart_com:uart_com_inst|rx_data_buf[0]                      ; uart_com:uart_com_inst|rx_data_o[0]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.672      ;
; 0.489 ; uart_com:uart_com_inst|rx_data_buf[6]                      ; uart_com:uart_com_inst|rx_data_o[6]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.688      ;
; 0.490 ; uart_tx_data[6]                                            ; uart_com:uart_com_inst|tx_data_buf[6]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.689      ;
; 0.491 ; uart_com:uart_com_inst|rx_data_buf[5]                      ; uart_com:uart_com_inst|rx_data_o[5]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.690      ;
; 0.492 ; uart_com:uart_com_inst|rx_data_buf[7]                      ; uart_com:uart_com_inst|rx_data_o[7]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.691      ;
; 0.499 ; uart_tx_data[0]                                            ; uart_com:uart_com_inst|tx_data_buf[0]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; debounce:debounce_btn_inst|deb_counter[6]                  ; debounce:debounce_btn_inst|deb_counter[6]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; debounce:debounce_btn_inst|deb_counter[5]                  ; debounce:debounce_btn_inst|deb_counter[5]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; debounce:debounce_btn_inst|deb_counter[4]                  ; debounce:debounce_btn_inst|deb_counter[4]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; debounce:debounce_btn_inst|deb_counter[8]                  ; debounce:debounce_btn_inst|deb_counter[8]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; debounce:debounce_btn_inst|deb_counter[11]                 ; debounce:debounce_btn_inst|deb_counter[11]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; debounce:debounce_btn_inst|deb_counter[12]                 ; debounce:debounce_btn_inst|deb_counter[12]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; debounce:debounce_btn_inst|deb_counter[15]                 ; debounce:debounce_btn_inst|deb_counter[15]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; debounce:debounce_btn_inst|deb_counter[7]                  ; debounce:debounce_btn_inst|deb_counter[7]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; debounce:debounce_btn_inst|deb_counter[10]                 ; debounce:debounce_btn_inst|deb_counter[10]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; debounce:debounce_btn_inst|deb_counter[13]                 ; debounce:debounce_btn_inst|deb_counter[13]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; debounce:debounce_btn_inst|deb_counter[14]                 ; debounce:debounce_btn_inst|deb_counter[14]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; debounce:debounce_btn_inst|deb_counter[17]                 ; debounce:debounce_btn_inst|deb_counter[17]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; debounce:debounce_btn_inst|deb_counter[2]                  ; debounce:debounce_btn_inst|deb_counter[2]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; debounce:debounce_btn_inst|deb_counter[16]                 ; debounce:debounce_btn_inst|deb_counter[16]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.705      ;
; 0.512 ; uart_tx_start                                              ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.354      ; 1.010      ;
; 0.512 ; debounce:debounce_btn_inst|deb_counter[9]                  ; debounce:debounce_btn_inst|deb_counter[9]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.711      ;
; 0.514 ; debounce:debounce_btn_inst|deb_counter[1]                  ; debounce:debounce_btn_inst|deb_counter[1]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; debounce:debounce_btn_inst|deb_counter[3]                  ; debounce:debounce_btn_inst|deb_counter[3]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.713      ;
; 0.518 ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.717      ;
; 0.520 ; uart_tx_data[2]                                            ; uart_tx_data[2]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; uart_tx_data[5]                                            ; uart_tx_data[5]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.720      ;
; 0.532 ; debounce:debounce_btn_inst|deb_counter[0]                  ; debounce:debounce_btn_inst|deb_counter[0]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.731      ;
; 0.536 ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.735      ;
; 0.550 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.749      ;
; 0.551 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_DONE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.750      ;
; 0.570 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.769      ;
; 0.578 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.355      ; 1.077      ;
; 0.585 ; uart_tx_data[2]                                            ; uart_com:uart_com_inst|tx_data_buf[2]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.784      ;
; 0.605 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.804      ;
; 0.605 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.804      ;
; 0.605 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.804      ;
; 0.605 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.804      ;
; 0.605 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.804      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; EXTCLK_i ; 18.015 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; EXTCLK_i ; 0.179 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; EXTCLK_i ; 9.249 ; 0.000                         ;
+----------+-------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'EXTCLK_i'                                                                                                                                 ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.015 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.936      ;
; 18.015 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.936      ;
; 18.026 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.925      ;
; 18.056 ; uart_com:uart_com_inst|tx_bit_counter[1]   ; uart_com:uart_com_inst|uart_tx_o           ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.034     ; 1.897      ;
; 18.066 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.885      ;
; 18.079 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.035     ; 1.873      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.100 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.856      ;
; 18.104 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.847      ;
; 18.111 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.845      ;
; 18.111 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.845      ;
; 18.111 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.845      ;
; 18.111 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.845      ;
; 18.111 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.845      ;
; 18.111 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.845      ;
; 18.111 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.845      ;
; 18.111 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.845      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.121 ; uart_com:uart_com_inst|rx_clk_counter[12]  ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.830      ;
; 18.129 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.821      ;
; 18.129 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.821      ;
; 18.129 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.821      ;
; 18.129 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.821      ;
; 18.129 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.821      ;
; 18.129 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.821      ;
; 18.129 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.821      ;
; 18.129 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.821      ;
; 18.129 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.821      ;
; 18.129 ; debounce:debounce_btn_inst|deb_counter[11] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.821      ;
; 18.132 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.819      ;
; 18.132 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.819      ;
; 18.132 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.819      ;
; 18.132 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.819      ;
; 18.132 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.819      ;
; 18.132 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.819      ;
; 18.132 ; uart_com:uart_com_inst|rx_clk_counter[7]   ; uart_com:uart_com_inst|rx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.819      ;
; 18.132 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.818      ;
; 18.132 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.818      ;
; 18.132 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.818      ;
; 18.132 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.818      ;
; 18.132 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.818      ;
; 18.132 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.818      ;
; 18.132 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.818      ;
; 18.132 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.818      ;
; 18.132 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.818      ;
; 18.132 ; debounce:debounce_btn_inst|deb_counter[12] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.818      ;
; 18.151 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.805      ;
; 18.151 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.805      ;
; 18.151 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.805      ;
; 18.151 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.805      ;
; 18.151 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.805      ;
; 18.151 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.805      ;
; 18.151 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.805      ;
; 18.151 ; uart_com:uart_com_inst|rx_clk_counter[10]  ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.031     ; 1.805      ;
; 18.155 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.795      ;
; 18.155 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.795      ;
; 18.155 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.795      ;
; 18.155 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.795      ;
; 18.155 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.795      ;
; 18.155 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.795      ;
; 18.155 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.795      ;
; 18.155 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.795      ;
; 18.155 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.795      ;
; 18.155 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.795      ;
; 18.160 ; uart_com:uart_com_inst|rx_clk_counter[15]  ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.791      ;
; 18.163 ; uart_com:uart_com_inst|rx_clk_counter[9]   ; uart_com:uart_com_inst|rx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.788      ;
; 18.164 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_data_o[7]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.030     ; 1.793      ;
; 18.164 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_data_o[6]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.030     ; 1.793      ;
; 18.164 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_data_o[5]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.030     ; 1.793      ;
; 18.164 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_data_o[4]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.030     ; 1.793      ;
; 18.164 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_data_o[3]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.030     ; 1.793      ;
; 18.164 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_data_o[2]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.030     ; 1.793      ;
; 18.164 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_data_o[1]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.030     ; 1.793      ;
; 18.164 ; uart_com:uart_com_inst|rx_clk_counter[4]   ; uart_com:uart_com_inst|rx_data_o[0]        ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.030     ; 1.793      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'EXTCLK_i'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_com:uart_com_inst|tx_busy_o                           ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_data_buf[7]                      ; uart_com:uart_com_inst|rx_data_buf[7]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_data_buf[6]                      ; uart_com:uart_com_inst|rx_data_buf[6]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_data_buf[5]                      ; uart_com:uart_com_inst|rx_data_buf[5]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_data_buf[4]                      ; uart_com:uart_com_inst|rx_data_buf[4]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_data_buf[3]                      ; uart_com:uart_com_inst|rx_data_buf[3]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_data_buf[2]                      ; uart_com:uart_com_inst|rx_data_buf[2]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_data_buf[1]                      ; uart_com:uart_com_inst|rx_data_buf[1]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_data_buf[0]                      ; uart_com:uart_com_inst|rx_data_buf[0]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:debounce_btn_inst|deb_o                           ; debounce:debounce_btn_inst|deb_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|rx_ready_o                          ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|uart_tx_o                           ; uart_com:uart_com_inst|uart_tx_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_com:uart_com_inst|rx_data_o[5]                        ; LEDG_o[5]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_com:uart_com_inst|rx_data_o[1]                        ; LEDG_o[1]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_com:uart_com_inst|rx_data_o[0]                        ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_tx_data[0]                                            ; uart_tx_data[0]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_com:uart_com_inst|rx_data_o[7]                        ; LEDG_o[7]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; uart_com:uart_com_inst|rx_data_o[6]                        ; LEDG_o[6]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; uart_com:uart_com_inst|rx_data_o[3]                        ; LEDG_o[3]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; uart_com:uart_com_inst|rx_data_o[2]                        ; LEDG_o[2]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; uart_com:uart_com_inst|rx_data_o[4]                        ; LEDG_o[4]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.317      ;
; 0.204 ; uart_tx_data[7]                                            ; uart_tx_data[7]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; debounce:debounce_btn_inst|deb_counter[18]                 ; debounce:debounce_btn_inst|deb_counter[18]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.325      ;
; 0.221 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.341      ;
; 0.222 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.342      ;
; 0.244 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.218      ; 0.546      ;
; 0.262 ; uart_com:uart_com_inst|rx_data_buf[0]                      ; uart_com:uart_com_inst|rx_data_o[0]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.383      ;
; 0.267 ; debounce:debounce_btn_inst|deb_sync_0                      ; debounce:debounce_btn_inst|deb_sync_1                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.388      ;
; 0.271 ; uart_com:uart_com_inst|rx_data_buf[7]                      ; uart_com:uart_com_inst|rx_data_o[7]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.392      ;
; 0.271 ; uart_com:uart_com_inst|rx_data_buf[6]                      ; uart_com:uart_com_inst|rx_data_o[6]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.392      ;
; 0.271 ; uart_com:uart_com_inst|rx_data_buf[5]                      ; uart_com:uart_com_inst|rx_data_o[5]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; uart_tx_start                                              ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.218      ; 0.574      ;
; 0.283 ; uart_tx_data[6]                                            ; uart_com:uart_com_inst|tx_data_buf[6]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.403      ;
; 0.286 ; uart_tx_data[0]                                            ; uart_com:uart_com_inst|tx_data_buf[0]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.406      ;
; 0.296 ; debounce:debounce_btn_inst|deb_counter[7]                  ; debounce:debounce_btn_inst|deb_counter[7]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; debounce:debounce_btn_inst|deb_counter[8]                  ; debounce:debounce_btn_inst|deb_counter[8]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; debounce:debounce_btn_inst|deb_counter[6]                  ; debounce:debounce_btn_inst|deb_counter[6]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; debounce:debounce_btn_inst|deb_counter[10]                 ; debounce:debounce_btn_inst|deb_counter[10]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; debounce:debounce_btn_inst|deb_counter[11]                 ; debounce:debounce_btn_inst|deb_counter[11]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; debounce:debounce_btn_inst|deb_counter[15]                 ; debounce:debounce_btn_inst|deb_counter[15]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[5]                  ; debounce:debounce_btn_inst|deb_counter[5]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[4]                  ; debounce:debounce_btn_inst|deb_counter[4]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[12]                 ; debounce:debounce_btn_inst|deb_counter[12]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[17]                 ; debounce:debounce_btn_inst|deb_counter[17]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; debounce:debounce_btn_inst|deb_counter[2]                  ; debounce:debounce_btn_inst|deb_counter[2]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; debounce:debounce_btn_inst|deb_counter[13]                 ; debounce:debounce_btn_inst|deb_counter[13]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; debounce:debounce_btn_inst|deb_counter[14]                 ; debounce:debounce_btn_inst|deb_counter[14]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; debounce:debounce_btn_inst|deb_counter[16]                 ; debounce:debounce_btn_inst|deb_counter[16]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.420      ;
; 0.301 ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; debounce:debounce_btn_inst|deb_counter[9]                  ; debounce:debounce_btn_inst|deb_counter[9]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; debounce:debounce_btn_inst|deb_counter[1]                  ; debounce:debounce_btn_inst|deb_counter[1]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; debounce:debounce_btn_inst|deb_counter[3]                  ; debounce:debounce_btn_inst|deb_counter[3]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.426      ;
; 0.309 ; uart_tx_data[2]                                            ; uart_tx_data[2]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; uart_tx_data[5]                                            ; uart_tx_data[5]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.431      ;
; 0.317 ; debounce:debounce_btn_inst|deb_counter[0]                  ; debounce:debounce_btn_inst|deb_counter[0]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.438      ;
; 0.320 ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.440      ;
; 0.329 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.449      ;
; 0.332 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.220      ; 0.636      ;
; 0.333 ; uart_tx_data[2]                                            ; uart_com:uart_com_inst|tx_data_buf[2]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.453      ;
; 0.333 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_DONE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.453      ;
; 0.344 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.464      ;
; 0.344 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.464      ;
; 0.344 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.464      ;
; 0.344 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.464      ;
; 0.344 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.464      ;
; 0.344 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.464      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.407 ; 0.179 ; N/A      ; N/A     ; 9.249               ;
;  EXTCLK_i        ; 16.407 ; 0.179 ; N/A      ; N/A     ; 9.249               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  EXTCLK_i        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; UART_TX_o          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_CRC_ERROR~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; EXTCLK_i                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY_i[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RX_i               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY_i[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TX_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDG_o[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDG_o[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDG_o[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDG_o[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDG_o[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDG_o[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDG_o[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_CRC_ERROR~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_nCEO~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TX_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDG_o[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDG_o[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_CRC_ERROR~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TX_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG_o[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG_o[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG_o[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG_o[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG_o[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDG_o[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDG_o[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDG_o[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_CRC_ERROR~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_nCEO~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; EXTCLK_i   ; EXTCLK_i ; 2515     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; EXTCLK_i   ; EXTCLK_i ; 2515     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; EXTCLK_i ; EXTCLK_i ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_TX_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG_o[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_TX_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 25.1std.0 Build 1129 10/21/2025 SC Standard Edition
    Info: Processing started: Sun Jan 25 19:47:09 2026
Info: Command: quartus_sta uart_led_btn -c uart_led_btn
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../constraints/timing_de0nano_brd.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 16.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.407               0.000 EXTCLK_i 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 EXTCLK_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.588
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.588               0.000 EXTCLK_i 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.716
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.716               0.000 EXTCLK_i 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 EXTCLK_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.593
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.593               0.000 EXTCLK_i 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 18.015
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.015               0.000 EXTCLK_i 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 EXTCLK_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.249
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.249               0.000 EXTCLK_i 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4901 megabytes
    Info: Processing ended: Sun Jan 25 19:47:11 2026
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


