TimeQuest Timing Analyzer report for an9134_test
Wed Aug 09 13:43:22 2017
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Recovery: 'clk'
 17. Slow 1200mV 85C Model Removal: 'clk'
 18. Slow 1200mV 85C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Recovery: 'clk'
 38. Slow 1200mV 0C Model Removal: 'clk'
 39. Slow 1200mV 0C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Setup: 'clk'
 54. Fast 1200mV 0C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Recovery: 'clk'
 58. Fast 1200mV 0C Model Removal: 'clk'
 59. Fast 1200mV 0C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Fast 1200mV 0C Model Metastability Report
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; an9134_test                                       ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE75F23C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------+--------------------------------------------------------------+
; clk                                                      ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                            ; { clk }                                                      ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 6.736  ; 148.46 MHz ; 0.000 ; 3.368  ; 50.00      ; 32        ; 95          ;       ;        ;           ;            ; false    ; clk    ; video_pll_m0|altpll_component|auto_generated|pll1|inclk[0] ; { video_pll_m0|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                             ;
+------------+-----------------+----------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note ;
+------------+-----------------+----------------------------------------------------------+------+
; 128.98 MHz ; 128.98 MHz      ; clk                                                      ;      ;
; 157.23 MHz ; 157.23 MHz      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                               ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -9.655 ; -220.280      ;
; clk                                                      ; 12.247 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                               ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.425 ; 0.000         ;
; clk                                                      ; 0.446 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -7.858 ; -2059.623     ;
; clk                                                      ; 15.907 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                            ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; clk                                                      ; 3.463 ; 0.000         ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 5.702 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 3.023 ; 0.000         ;
; clk                                                      ; 9.775 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                          ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -9.655 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 6.351      ;
; -9.519 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.368     ; 6.190      ;
; -9.518 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.354     ; 6.203      ;
; -9.482 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.338     ; 6.183      ;
; -9.430 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 6.105      ;
; -9.411 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.337     ; 6.113      ;
; -9.341 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 6.037      ;
; -9.334 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.368     ; 6.005      ;
; -9.329 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.354     ; 6.014      ;
; -9.286 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.354     ; 5.971      ;
; -9.280 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 5.955      ;
; -9.269 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.351     ; 5.957      ;
; -9.265 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.337     ; 5.967      ;
; -9.227 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.345     ; 5.921      ;
; -9.220 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 5.895      ;
; -9.190 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.368     ; 5.861      ;
; -9.175 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.338     ; 5.876      ;
; -9.153 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.338     ; 5.854      ;
; -9.138 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.348     ; 5.829      ;
; -9.101 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 5.776      ;
; -9.058 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.338     ; 5.759      ;
; -9.046 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 5.742      ;
; -9.036 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 5.732      ;
; -9.033 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.339     ; 5.733      ;
; -9.022 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.354     ; 5.707      ;
; -9.022 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.354     ; 5.707      ;
; -9.021 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.369     ; 5.691      ;
; -9.000 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.354     ; 5.685      ;
; -8.952 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.338     ; 5.653      ;
; -8.951 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 5.647      ;
; -8.942 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.339     ; 5.642      ;
; -8.936 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.337     ; 5.638      ;
; -8.929 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.345     ; 5.623      ;
; -8.917 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.354     ; 5.602      ;
; -8.867 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.337     ; 5.569      ;
; -8.810 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.337     ; 5.512      ;
; -8.737 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.351     ; 5.425      ;
; -8.729 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 5.425      ;
; -8.719 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.339     ; 5.419      ;
; -8.718 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.369     ; 5.388      ;
; -8.704 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.339     ; 5.404      ;
; -8.691 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.339     ; 5.391      ;
; -8.667 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.338     ; 5.368      ;
; -8.665 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.351     ; 5.353      ;
; -8.652 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.378     ; 5.313      ;
; -8.624 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.369     ; 5.294      ;
; -8.623 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 5.319      ;
; -8.621 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.339     ; 5.321      ;
; -8.617 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 5.313      ;
; -8.606 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.351     ; 5.294      ;
; -8.598 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 5.273      ;
; -8.553 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.337     ; 5.255      ;
; -8.515 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 5.190      ;
; -8.420 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 5.116      ;
; -8.416 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.337     ; 5.118      ;
; -8.414 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.378     ; 5.075      ;
; -8.404 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.345     ; 5.098      ;
; -8.373 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.354     ; 5.058      ;
; -8.355 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.378     ; 5.016      ;
; -8.303 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.345     ; 4.997      ;
; -8.298 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.345     ; 4.992      ;
; -8.255 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 4.951      ;
; -8.216 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.348     ; 4.907      ;
; -8.173 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 4.869      ;
; -8.116 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.337     ; 4.818      ;
; -8.084 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.351     ; 4.772      ;
; -7.997 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.337     ; 4.699      ;
; -7.964 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.354     ; 4.649      ;
; -7.759 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.343     ; 4.455      ;
; -7.632 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.348     ; 4.323      ;
; -7.462 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.345     ; 4.156      ;
; -7.117 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.351     ; 3.805      ;
; 0.376  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.121     ; 6.110      ;
; 0.450  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.113     ; 6.044      ;
; 0.463  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.114     ; 6.030      ;
; 0.485  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]   ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.678     ; 5.444      ;
; 0.538  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.124     ; 5.945      ;
; 0.545  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.638     ; 5.554      ;
; 0.554  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]   ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.650     ; 5.403      ;
; 0.557  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.640     ; 5.410      ;
; 0.560  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.122     ; 5.925      ;
; 0.565  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6] ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.641     ; 5.531      ;
; 0.584  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6] ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.641     ; 5.512      ;
; 0.585  ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.619     ; 5.403      ;
; 0.585  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.104     ; 6.048      ;
; 0.587  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.108     ; 5.912      ;
; 0.595  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.612     ; 5.400      ;
; 0.598  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.634     ; 5.375      ;
; 0.601  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.637     ; 5.369      ;
; 0.608  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.612     ; 5.387      ;
; 0.620  ; mv_pattern:mv_pattern_m0|mv_pattern3:mv_pattern3_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.119     ; 5.868      ;
; 0.626  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.612     ; 5.369      ;
; 0.631  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.606     ; 5.370      ;
; 0.638  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.125     ; 5.844      ;
; 0.645  ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[1]   ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.105     ; 5.857      ;
; 0.653  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.617     ; 5.337      ;
; 0.659  ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.699     ; 5.249      ;
; 0.662  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.104     ; 5.971      ;
; 0.668  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.125     ; 5.814      ;
; 0.698  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.633     ; 5.276      ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.247 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.089     ; 7.665      ;
; 12.822 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]     ; clk          ; clk         ; 20.000       ; -0.090     ; 7.089      ;
; 12.822 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]     ; clk          ; clk         ; 20.000       ; -0.090     ; 7.089      ;
; 12.861 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[3]                                       ; clk          ; clk         ; 20.000       ; -0.087     ; 7.053      ;
; 12.861 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                       ; clk          ; clk         ; 20.000       ; -0.087     ; 7.053      ;
; 12.981 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.089     ; 6.931      ;
; 13.009 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]         ; clk          ; clk         ; 20.000       ; -0.090     ; 6.902      ;
; 13.011 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ; clk          ; clk         ; 20.000       ; -0.090     ; 6.900      ;
; 13.011 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]        ; clk          ; clk         ; 20.000       ; -0.090     ; 6.900      ;
; 13.012 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]         ; clk          ; clk         ; 20.000       ; -0.090     ; 6.899      ;
; 13.014 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]        ; clk          ; clk         ; 20.000       ; -0.090     ; 6.897      ;
; 13.015 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]         ; clk          ; clk         ; 20.000       ; -0.090     ; 6.896      ;
; 13.027 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]        ; clk          ; clk         ; 20.000       ; -0.090     ; 6.884      ;
; 13.046 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]         ; clk          ; clk         ; 20.000       ; -0.090     ; 6.865      ;
; 13.052 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]         ; clk          ; clk         ; 20.000       ; -0.090     ; 6.859      ;
; 13.053 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]         ; clk          ; clk         ; 20.000       ; -0.090     ; 6.858      ;
; 13.054 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]         ; clk          ; clk         ; 20.000       ; -0.090     ; 6.857      ;
; 13.055 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]         ; clk          ; clk         ; 20.000       ; -0.090     ; 6.856      ;
; 13.055 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]         ; clk          ; clk         ; 20.000       ; -0.090     ; 6.856      ;
; 13.074 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.088     ; 6.839      ;
; 13.266 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.088     ; 6.647      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[10] ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[12] ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.328 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[13] ; clk          ; clk         ; 20.000       ; -0.090     ; 6.583      ;
; 13.389 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]        ; clk          ; clk         ; 20.000       ; -0.088     ; 6.524      ;
; 13.390 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]        ; clk          ; clk         ; 20.000       ; -0.088     ; 6.523      ;
; 13.390 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]        ; clk          ; clk         ; 20.000       ; -0.088     ; 6.523      ;
; 13.392 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.089     ; 6.520      ;
; 13.393 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13]    ; clk          ; clk         ; 20.000       ; -0.088     ; 6.520      ;
; 13.393 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]        ; clk          ; clk         ; 20.000       ; -0.088     ; 6.520      ;
; 13.441 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.087     ; 6.473      ;
; 13.455 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.086     ; 6.460      ;
; 13.480 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]     ; clk          ; clk         ; 20.000       ; -0.090     ; 6.431      ;
; 13.480 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]     ; clk          ; clk         ; 20.000       ; -0.090     ; 6.431      ;
; 13.480 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; clk          ; clk         ; 20.000       ; -0.090     ; 6.431      ;
; 13.498 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]     ; clk          ; clk         ; 20.000       ; -0.089     ; 6.414      ;
; 13.511 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.087     ; 6.403      ;
; 13.520 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.087     ; 6.394      ;
; 13.525 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.086     ; 6.390      ;
; 13.527 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                       ; clk          ; clk         ; 20.000       ; -0.087     ; 6.387      ;
; 13.556 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]     ; clk          ; clk         ; 20.000       ; -0.089     ; 6.356      ;
; 13.556 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]     ; clk          ; clk         ; 20.000       ; -0.089     ; 6.356      ;
; 13.560 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.354      ;
; 13.574 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.087     ; 6.340      ;
; 13.590 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.087     ; 6.324      ;
; 13.618 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en         ; clk          ; clk         ; 20.000       ; -0.088     ; 6.295      ;
; 13.742 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ; clk          ; clk         ; 20.000       ; -0.087     ; 6.172      ;
; 13.748 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]     ; clk          ; clk         ; 20.000       ; -0.089     ; 6.164      ;
; 13.748 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10]    ; clk          ; clk         ; 20.000       ; -0.089     ; 6.164      ;
; 13.748 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]     ; clk          ; clk         ; 20.000       ; -0.089     ; 6.164      ;
; 13.774 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ; clk          ; clk         ; 20.000       ; -0.090     ; 6.137      ;
; 13.787 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12]    ; clk          ; clk         ; 20.000       ; -0.088     ; 6.126      ;
; 13.787 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_chk        ; clk          ; clk         ; 20.000       ; -0.088     ; 6.126      ;
; 13.787 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14]    ; clk          ; clk         ; 20.000       ; -0.088     ; 6.126      ;
; 13.800 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                  ; clk          ; clk         ; 20.000       ; -0.087     ; 6.114      ;
; 13.810 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ld                                                ; clk          ; clk         ; 20.000       ; -0.087     ; 6.104      ;
; 13.854 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.087     ; 6.060      ;
; 13.864 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.086     ; 6.051      ;
; 13.902 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.012      ;
; 13.919 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.089     ; 5.993      ;
; 13.921 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.087     ; 5.993      ;
; 13.925 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.089     ; 5.987      ;
; 13.926 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                         ; clk          ; clk         ; 20.000       ; -0.036     ; 6.039      ;
; 13.948 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[1]        ; clk          ; clk         ; 20.000       ; -0.090     ; 5.963      ;
; 13.948 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ; clk          ; clk         ; 20.000       ; -0.090     ; 5.963      ;
; 13.948 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]        ; clk          ; clk         ; 20.000       ; -0.090     ; 5.963      ;
; 13.948 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ; clk          ; clk         ; 20.000       ; -0.090     ; 5.963      ;
; 13.948 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]        ; clk          ; clk         ; 20.000       ; -0.090     ; 5.963      ;
; 13.948 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.086     ; 5.967      ;
; 13.975 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.087     ; 5.939      ;
; 14.086 ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                      ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                         ; clk          ; clk         ; 20.000       ; -0.036     ; 5.879      ;
; 14.088 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.088     ; 5.825      ;
; 14.089 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ; clk          ; clk         ; 20.000       ; -0.087     ; 5.825      ;
; 14.127 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ; clk          ; clk         ; 20.000       ; -0.089     ; 5.785      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[1]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[7]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[9]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                         ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[11]                                                                                                         ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[12]                                                                                                         ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                         ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[14]                                                                                                         ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
; 14.135 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[15]                                                                                                         ; clk          ; clk         ; 20.000       ; -0.085     ; 5.781      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.425 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.746      ;
; 0.425 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.746      ;
; 0.425 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.746      ;
; 0.425 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.746      ;
; 0.425 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.746      ;
; 0.425 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.746      ;
; 0.425 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.746      ;
; 0.428 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.746      ;
; 0.428 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.746      ;
; 0.428 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.746      ;
; 0.428 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.746      ;
; 0.428 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 0.746      ;
; 0.429 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.105      ; 0.746      ;
; 0.448 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.746      ;
; 0.448 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.746      ;
; 0.448 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.746      ;
; 0.448 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.746      ;
; 0.448 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.746      ;
; 0.488 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.786      ;
; 0.537 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 0.836      ;
; 0.543 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.585      ; 1.340      ;
; 0.624 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.583      ; 1.419      ;
; 0.633 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.583      ; 1.428      ;
; 0.637 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.584      ; 1.433      ;
; 0.646 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.944      ;
; 0.647 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.584      ; 1.443      ;
; 0.663 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.584      ; 1.459      ;
; 0.685 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d0           ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.003      ;
; 0.716 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.015      ;
; 0.721 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[1]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.587      ; 1.520      ;
; 0.736 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.054      ;
; 0.736 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.054      ;
; 0.736 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.034      ;
; 0.737 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.055      ;
; 0.737 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.055      ;
; 0.737 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.055      ;
; 0.737 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.055      ;
; 0.737 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.055      ;
; 0.738 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.056      ;
; 0.738 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.056      ;
; 0.738 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.056      ;
; 0.738 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.056      ;
; 0.738 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.056      ;
; 0.738 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.056      ;
; 0.739 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.057      ;
; 0.739 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.057      ;
; 0.739 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.057      ;
; 0.739 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.057      ;
; 0.739 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.057      ;
; 0.740 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.058      ;
; 0.740 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.058      ;
; 0.740 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.058      ;
; 0.740 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.058      ;
; 0.740 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.058      ;
; 0.741 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.059      ;
; 0.741 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.059      ;
; 0.741 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.059      ;
; 0.741 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.039      ;
; 0.741 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.059      ;
; 0.743 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.061      ;
; 0.744 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.042      ;
; 0.754 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.636      ; 1.602      ;
; 0.758 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.057      ;
; 0.758 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.056      ;
; 0.759 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.058      ;
; 0.761 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.079      ;
; 0.761 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.058      ;
; 0.761 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.079      ;
; 0.764 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.082      ;
; 0.769 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.087      ;
; 0.770 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.088      ;
; 0.773 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.583      ; 1.568      ;
; 0.774 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[5]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.584      ; 1.570      ;
; 0.775 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.620      ; 1.607      ;
; 0.776 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.075      ;
; 0.777 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.584      ; 1.573      ;
; 0.778 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.076      ;
; 0.779 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.078      ;
; 0.780 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.079      ;
; 0.780 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.079      ;
; 0.780 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.078      ;
; 0.782 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.081      ;
; 0.782 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.080      ;
; 0.783 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.108      ; 1.103      ;
; 0.784 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.082      ;
; 0.784 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.082      ;
; 0.784 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[8]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[8]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.083      ;
; 0.787 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.584      ; 1.583      ;
; 0.789 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.632      ; 1.633      ;
; 0.790 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.089      ;
; 0.790 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.088      ;
; 0.791 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.089      ;
; 0.796 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.584      ; 1.592      ;
; 0.797 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[3]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.582      ; 1.591      ;
; 0.801 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[10]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[10]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.100      ;
; 0.803 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.633      ; 1.648      ;
; 0.815 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[5]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.589      ; 1.616      ;
; 0.818 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[4]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.582      ; 1.612      ;
; 0.821 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.632      ; 1.665      ;
; 0.827 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[5]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.620      ; 1.659      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                       ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.446 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                  ; clk          ; clk         ; 0.000        ; 0.088      ; 0.746      ;
; 0.446 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; clk          ; clk         ; 0.000        ; 0.088      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                 ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                          ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                          ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                 ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.447 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.746      ;
; 0.448 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; clk          ; clk         ; 0.000        ; 0.086      ; 0.746      ;
; 0.449 ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.085      ; 0.746      ;
; 0.459 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                          ; clk          ; clk         ; 0.000        ; 0.087      ; 0.758      ;
; 0.459 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]    ; clk          ; clk         ; 0.000        ; 0.087      ; 0.758      ;
; 0.479 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dSDA          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sto_condition ; clk          ; clk         ; 0.000        ; 0.087      ; 0.778      ;
; 0.479 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dscl_oen      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; clk          ; clk         ; 0.000        ; 0.087      ; 0.778      ;
; 0.488 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dSCL          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; clk          ; clk         ; 0.000        ; 0.087      ; 0.787      ;
; 0.491 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_negedge                                                                                                       ; clk          ; clk         ; 0.000        ; 0.086      ; 0.789      ;
; 0.495 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.794      ;
; 0.496 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL          ; clk          ; clk         ; 0.000        ; 0.087      ; 0.795      ;
; 0.496 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.795      ;
; 0.497 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.796      ;
; 0.503 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.802      ;
; 0.503 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA          ; clk          ; clk         ; 0.000        ; 0.087      ; 0.802      ;
; 0.505 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.804      ;
; 0.509 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_out_d0                                                                                                        ; clk          ; clk         ; 0.000        ; 0.086      ; 0.807      ;
; 0.513 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]    ; clk          ; clk         ; 0.000        ; 0.087      ; 0.812      ;
; 0.518 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                   ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; clk          ; clk         ; 0.000        ; 0.087      ; 0.817      ;
; 0.518 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                   ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; clk          ; clk         ; 0.000        ; 0.087      ; 0.817      ;
; 0.520 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.819      ;
; 0.521 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.087      ; 0.820      ;
; 0.526 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10]   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.825      ;
; 0.526 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.825      ;
; 0.527 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.826      ;
; 0.529 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.828      ;
; 0.533 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.832      ;
; 0.560 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.086      ; 0.858      ;
; 0.561 ; ax_debounce:ax_debounce_m0|DFF1                                                                                                                 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.086      ; 0.859      ;
; 0.562 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.861      ;
; 0.563 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.862      ;
; 0.565 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.864      ;
; 0.576 ; ax_debounce:ax_debounce_m0|DFF1                                                                                                                 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.086      ; 0.874      ;
; 0.576 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; clk          ; clk         ; 0.000        ; 0.086      ; 0.874      ;
; 0.673 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.972      ;
; 0.677 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                 ; clk          ; clk         ; 0.000        ; 0.087      ; 0.976      ;
; 0.678 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                  ; clk          ; clk         ; 0.000        ; 0.088      ; 0.978      ;
; 0.678 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.978      ;
; 0.684 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.983      ;
; 0.685 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.984      ;
; 0.699 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.998      ;
; 0.732 ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.029      ;
; 0.732 ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.029      ;
; 0.733 ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.030      ;
; 0.733 ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.030      ;
; 0.734 ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.031      ;
; 0.734 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[0]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[1]                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 1.033      ;
; 0.734 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[3]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[4]                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 1.033      ;
; 0.735 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]       ; clk          ; clk         ; 0.000        ; 0.087      ; 1.034      ;
; 0.735 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[4]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 1.034      ;
; 0.735 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[7]                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 1.034      ;
; 0.736 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[1]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[2]                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 1.035      ;
; 0.736 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[2]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[3]                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 1.035      ;
; 0.736 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 1.035      ;
; 0.739 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.038      ;
; 0.740 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.039      ;
; 0.741 ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                        ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.085      ; 1.038      ;
; 0.741 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.040      ;
; 0.741 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.040      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+--------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -7.858 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_hs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.370     ; 4.527      ;
; -7.858 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_vs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.370     ; 4.527      ;
; -7.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.381     ; 4.515      ;
; -7.857 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_de                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.381     ; 4.515      ;
; -7.856 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.405     ; 4.490      ;
; -7.853 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.391     ; 4.501      ;
; -7.849 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.370     ; 4.518      ;
; -7.846 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 4.521      ;
; -7.846 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.395     ; 4.490      ;
; -7.846 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.396     ; 4.489      ;
; -7.846 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.370     ; 4.515      ;
; -7.846 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.370     ; 4.515      ;
; -7.846 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 4.521      ;
; -7.846 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 4.521      ;
; -7.846 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.370     ; 4.515      ;
; -7.845 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.391     ; 4.493      ;
; -7.845 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.372     ; 4.512      ;
; -7.845 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.375     ; 4.509      ;
; -7.844 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.378     ; 4.505      ;
; -7.844 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.378     ; 4.505      ;
; -7.843 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.381     ; 4.501      ;
; -7.843 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.381     ; 4.501      ;
; -7.841 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 4.515      ;
; -7.841 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 4.515      ;
; -7.833 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.372     ; 4.500      ;
; -7.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.366     ; 4.500      ;
; -7.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.366     ; 4.500      ;
; -7.205 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 4.010      ;
; -7.205 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 4.010      ;
; -7.205 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 4.010      ;
; -7.205 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.366     ; 4.008      ;
; -7.205 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 4.010      ;
; -7.205 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 4.010      ;
; -7.205 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.364     ; 4.010      ;
; -7.205 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.366     ; 4.008      ;
; -7.205 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.366     ; 4.008      ;
; -7.205 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_r_out[7]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.366     ; 4.008      ;
; -7.203 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_de_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.367     ; 4.005      ;
; -7.195 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.383     ; 3.981      ;
; -7.195 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.351     ; 4.013      ;
; -7.195 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.351     ; 4.013      ;
; -7.195 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.351     ; 4.013      ;
; -7.195 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[15]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.351     ; 4.013      ;
; -7.195 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.348     ; 4.016      ;
; -7.195 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.348     ; 4.016      ;
; -7.195 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hs_out    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.383     ; 3.981      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.384     ; 3.979      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.379     ; 3.984      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vsync_reg ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.379     ; 3.984      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.362     ; 4.001      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.371     ; 3.992      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.352     ; 4.011      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.371     ; 3.992      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.371     ; 3.992      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.369     ; 3.994      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[3]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.369     ; 3.994      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[6]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.369     ; 3.994      ;
; -7.194 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_hs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.376     ; 3.987      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[8]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[10]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.349     ; 4.013      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.346     ; 4.016      ;
; -7.193 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.346     ; 4.016      ;
; -7.192 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.347     ; 4.014      ;
; -7.192 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.367     ; 3.994      ;
; -7.192 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.347     ; 4.014      ;
; -7.192 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.367     ; 3.994      ;
; -7.192 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.373     ; 3.988      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.367     ; 3.993      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.367     ; 3.993      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.367     ; 3.993      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.368     ; 3.992      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.368     ; 3.992      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.368     ; 3.992      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.368     ; 3.992      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.368     ; 3.992      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.368     ; 3.992      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.363     ; 3.997      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.363     ; 3.997      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.363     ; 3.997      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.363     ; 3.997      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.363     ; 3.997      ;
; -7.191 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.342     ; 4.018      ;
; -7.189 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 3.993      ;
; -7.189 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 3.993      ;
; -7.189 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 3.993      ;
; -7.189 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 3.993      ;
; -7.189 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 3.993      ;
; -7.189 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 3.993      ;
; -7.189 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 3.993      ;
; -7.189 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 3.993      ;
; -7.189 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -3.365     ; 3.993      ;
+--------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                   ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.907 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 20.000       ; -0.087     ; 4.007      ;
; 15.907 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 20.000       ; -0.087     ; 4.007      ;
; 15.907 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 20.000       ; -0.087     ; 4.007      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 20.000       ; -0.090     ; 3.992      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.919 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 20.000       ; -0.088     ; 3.994      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
; 15.920 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 20.000       ; -0.088     ; 3.993      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                   ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 0.000        ; 0.084      ; 3.759      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.463 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 0.000        ; 0.086      ; 3.761      ;
; 3.478 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 0.000        ; 0.087      ; 3.777      ;
; 3.478 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 0.000        ; 0.087      ; 3.777      ;
; 3.478 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 0.000        ; 0.088      ; 3.778      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+-------+------------------------------------------+---------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                             ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 5.702 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.168     ; 3.756      ;
; 5.702 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.168     ; 3.756      ;
; 5.702 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.168     ; 3.756      ;
; 5.702 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.168     ; 3.756      ;
; 5.702 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.168     ; 3.756      ;
; 5.702 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.168     ; 3.756      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[12] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.170     ; 3.755      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.171     ; 3.754      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.171     ; 3.754      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.171     ; 3.754      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.171     ; 3.754      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.171     ; 3.754      ;
; 5.703 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.171     ; 3.754      ;
; 5.711 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.161     ; 3.772      ;
; 5.711 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.161     ; 3.772      ;
; 5.711 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.161     ; 3.772      ;
; 5.711 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.161     ; 3.772      ;
; 5.711 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.161     ; 3.772      ;
; 5.711 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.161     ; 3.772      ;
; 5.711 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[13] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.161     ; 3.772      ;
; 5.711 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[12] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.161     ; 3.772      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.150     ; 3.785      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[1]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[2]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[3]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[13] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[12] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.779      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.151     ; 3.784      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.151     ; 3.784      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.151     ; 3.784      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.151     ; 3.784      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.151     ; 3.784      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.151     ; 3.784      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.150     ; 3.785      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.150     ; 3.785      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.151     ; 3.784      ;
; 5.713 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.149     ; 3.786      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.780      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.780      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[15] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.780      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.780      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.780      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.780      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.780      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.780      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.780      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.147     ; 3.789      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.147     ; 3.789      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.147     ; 3.789      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.147     ; 3.789      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.147     ; 3.789      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.147     ; 3.789      ;
; 5.714 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.147     ; 3.789      ;
; 5.715 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|hactive[10]                                ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.781      ;
; 5.715 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.781      ;
; 5.715 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.156     ; 3.781      ;
; 5.715 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.149     ; 3.788      ;
; 5.715 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.149     ; 3.788      ;
; 5.715 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.161     ; 3.776      ;
; 5.715 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.161     ; 3.776      ;
; 5.716 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.158     ; 3.780      ;
; 5.716 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.155     ; 3.783      ;
; 5.716 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.155     ; 3.783      ;
; 5.716 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.155     ; 3.783      ;
; 5.716 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.155     ; 3.783      ;
; 5.716 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.155     ; 3.783      ;
; 5.740 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.194     ; 3.768      ;
; 5.740 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.194     ; 3.768      ;
; 5.740 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.194     ; 3.768      ;
; 5.744 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.215     ; 3.751      ;
; 5.744 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.214     ; 3.752      ;
; 5.744 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.214     ; 3.752      ;
; 5.745 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.213     ; 3.754      ;
; 5.745 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.211     ; 3.756      ;
; 5.745 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.211     ; 3.756      ;
; 5.745 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.211     ; 3.756      ;
; 5.745 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.211     ; 3.756      ;
; 5.745 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.219     ; 3.748      ;
; 5.745 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.219     ; 3.748      ;
; 5.745 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.219     ; 3.748      ;
; 5.745 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -2.219     ; 3.748      ;
+-------+------------------------------------------+---------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+------------------------------------------------------------------------+
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[10]    ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[11]    ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[12]    ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13]    ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14]    ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[4]     ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]     ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[6]     ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[7]     ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[8]     ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[9]     ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[3]       ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]       ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]       ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]       ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[4]       ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[5]       ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[0]    ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[10]   ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[2]    ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[5]    ;
; 3.023 ; 3.243        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[6]    ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15]    ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[5]     ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[6]     ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[7]     ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]     ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[9]     ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[0]       ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[1]       ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[2]       ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]    ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]   ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]   ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]   ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]   ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]   ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]    ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]    ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]    ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]    ;
; 3.025 ; 3.245        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]    ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[0]         ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]        ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]         ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]         ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]         ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]         ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[11]   ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[3]    ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[4]    ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[7]    ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg  ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]   ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]   ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]   ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]   ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]   ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]    ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]    ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]    ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]    ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]    ;
; 3.026 ; 3.246        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]    ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]       ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[0]     ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[5]     ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[0] ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[1] ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[2] ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[3] ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[4] ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[5] ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[6] ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[7] ;
; 3.027 ; 3.247        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|de_out     ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000        ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001        ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010        ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011        ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.100        ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]     ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]       ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]       ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]       ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]       ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]       ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]       ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|de_d0            ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d0            ;
; 3.028 ; 3.248        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out     ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[0]     ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[10]    ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[11]    ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[12]    ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1]     ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[2]     ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[3]     ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[4]     ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[5]     ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                             ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                        ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                       ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                      ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[11]                                                                                                      ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[12]                                                                                                      ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[13]                                                                                                      ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[14]                                                                                                      ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[15]                                                                                                      ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[1]                                                                                                       ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                       ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                       ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                       ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                       ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                       ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[7]                                                                                                       ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ;
; 9.775 ; 9.963        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[9]                                                                                                       ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[15]                                                                                                          ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in                                                                              ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                 ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                               ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                        ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                    ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[1]                                    ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_txd                                       ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]     ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]     ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]     ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                        ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT                                                                        ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                     ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                 ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                 ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                 ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                     ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]                                                                              ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]                                                                              ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]                                                                              ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]                                                                              ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]                                                                              ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]                                                                              ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]                                                                              ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                              ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                        ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                         ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                         ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                         ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                         ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                       ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                 ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                  ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[16]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[17]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[18]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[19]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[20]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[21]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[22]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[23]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[24]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[25]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[26]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[27]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[28]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[29]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[30]                                                                                                      ;
; 9.777 ; 9.965        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|cnt[31]                                                                                                      ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[16]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[17]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[18]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[19]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[20]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[21]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[22]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[23]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ack_out                                        ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                               ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                    ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[3]                                    ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                        ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                        ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                        ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al          ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15] ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]  ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ;
; 9.778 ; 9.966        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hdmi_scl  ; clk        ; 2.595 ; 2.948 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; 2.837 ; 3.208 ; Rise       ; clk             ;
; key[*]    ; clk        ; 2.713 ; 2.987 ; Rise       ; clk             ;
;  key[0]   ; clk        ; 2.713 ; 2.987 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hdmi_scl  ; clk        ; -2.061 ; -2.390 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; -2.214 ; -2.543 ; Rise       ; clk             ;
; key[*]    ; clk        ; -2.174 ; -2.429 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -2.174 ; -2.429 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 11.558 ; 11.719 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 10.291 ; 10.119 ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 9.584  ; 9.351  ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 3.241  ;        ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 3.697  ; 3.580  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 3.680  ; 3.563  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 3.697  ; 3.580  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 3.696  ; 3.579  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 3.465  ; 3.362  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 3.644  ; 3.527  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 3.694  ; 3.577  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 3.649  ; 3.532  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 3.644  ; 3.527  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 3.691  ; 3.574  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 3.691  ; 3.574  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 3.687  ; 3.570  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 3.687  ; 3.570  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 3.691  ; 3.574  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 3.689  ; 3.572  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 3.520  ; 3.417  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 3.656  ; 3.539  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 3.671  ; 3.554  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 3.679  ; 3.562  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 3.676  ; 3.559  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 3.674  ; 3.557  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 3.689  ; 3.572  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 3.689  ; 3.572  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 3.662  ; 3.545  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 3.662  ; 3.545  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 3.680  ; 3.563  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 3.691  ; 3.574  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 3.681  ; 3.564  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;        ; 3.068  ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 11.128 ; 11.288 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 9.918  ; 9.748  ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 9.240  ; 9.011  ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 2.632  ;        ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 2.933  ; 2.830  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 3.146  ; 3.029  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 3.163  ; 3.046  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 3.162  ; 3.045  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 2.933  ; 2.830  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 3.112  ; 2.995  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 3.161  ; 3.044  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 3.116  ; 2.999  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 3.111  ; 2.994  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 3.157  ; 3.040  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 3.157  ; 3.040  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 3.153  ; 3.036  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 3.153  ; 3.036  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 3.157  ; 3.040  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 3.155  ; 3.038  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 2.987  ; 2.884  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 3.122  ; 3.005  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 3.137  ; 3.020  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 3.145  ; 3.028  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 3.142  ; 3.025  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 3.141  ; 3.024  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 3.156  ; 3.039  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 3.156  ; 3.039  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 3.129  ; 3.012  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 3.129  ; 3.012  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 3.146  ; 3.029  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 3.157  ; 3.040  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 3.147  ; 3.030  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;        ; 2.461  ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                              ;
+------------+-----------------+----------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note ;
+------------+-----------------+----------------------------------------------------------+------+
; 137.99 MHz ; 137.99 MHz      ; clk                                                      ;      ;
; 164.83 MHz ; 164.83 MHz      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -8.907 ; -201.705      ;
; clk                                                      ; 12.753 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.375 ; 0.000         ;
; clk                                                      ; 0.395 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                             ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -7.020 ; -1827.914     ;
; clk                                                      ; 16.270 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                             ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; clk                                                      ; 3.103 ; 0.000         ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 5.009 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 3.003 ; 0.000         ;
; clk                                                      ; 9.783 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                          ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -8.907 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 6.048      ;
; -8.737 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.915     ; 5.866      ;
; -8.722 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 5.838      ;
; -8.689 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.898     ; 5.835      ;
; -8.659 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 5.779      ;
; -8.580 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 5.721      ;
; -8.576 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.915     ; 5.705      ;
; -8.553 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.897     ; 5.700      ;
; -8.552 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 5.668      ;
; -8.539 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 5.659      ;
; -8.510 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.915     ; 5.639      ;
; -8.490 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 5.623      ;
; -8.473 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 5.593      ;
; -8.467 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.897     ; 5.614      ;
; -8.432 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 5.548      ;
; -8.429 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 5.567      ;
; -8.399 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.898     ; 5.545      ;
; -8.397 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.908     ; 5.533      ;
; -8.369 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 5.489      ;
; -8.339 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.898     ; 5.485      ;
; -8.315 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 5.456      ;
; -8.286 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.915     ; 5.415      ;
; -8.282 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.898     ; 5.428      ;
; -8.281 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.915     ; 5.410      ;
; -8.278 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 5.394      ;
; -8.275 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 5.416      ;
; -8.241 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 5.382      ;
; -8.226 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.915     ; 5.355      ;
; -8.224 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.898     ; 5.370      ;
; -8.204 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.900     ; 5.348      ;
; -8.177 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.897     ; 5.324      ;
; -8.164 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 5.302      ;
; -8.132 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.897     ; 5.279      ;
; -8.132 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.915     ; 5.261      ;
; -8.106 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.900     ; 5.250      ;
; -8.094 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.897     ; 5.241      ;
; -8.068 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 5.209      ;
; -8.011 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.900     ; 5.155      ;
; -7.988 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 5.104      ;
; -7.987 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 5.120      ;
; -7.982 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 5.115      ;
; -7.915 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.940     ; 5.019      ;
; -7.914 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.900     ; 5.058      ;
; -7.912 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.898     ; 5.058      ;
; -7.911 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.900     ; 5.055      ;
; -7.905 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 5.021      ;
; -7.897 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 5.038      ;
; -7.895 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 5.036      ;
; -7.847 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.897     ; 4.994      ;
; -7.845 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 4.978      ;
; -7.844 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 4.964      ;
; -7.763 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.900     ; 4.907      ;
; -7.721 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 4.841      ;
; -7.708 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 4.849      ;
; -7.701 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.897     ; 4.848      ;
; -7.684 ; mode[0]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.940     ; 4.788      ;
; -7.628 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.915     ; 4.757      ;
; -7.625 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.940     ; 4.729      ;
; -7.612 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 4.750      ;
; -7.588 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 4.726      ;
; -7.538 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 4.679      ;
; -7.520 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 4.658      ;
; -7.484 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 4.625      ;
; -7.444 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.908     ; 4.580      ;
; -7.432 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.897     ; 4.579      ;
; -7.342 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.897     ; 4.489      ;
; -7.337 ; mode[2]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 4.470      ;
; -7.213 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.915     ; 4.342      ;
; -7.004 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.903     ; 4.145      ;
; -6.906 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.908     ; 4.042      ;
; -6.730 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.906     ; 3.868      ;
; -6.442 ; mode[1]                                                            ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                        ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 3.575      ;
; 0.669  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.108     ; 5.835      ;
; 0.693  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.100     ; 5.819      ;
; 0.709  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.102     ; 5.801      ;
; 0.798  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]   ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.631     ; 5.183      ;
; 0.829  ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.576     ; 5.207      ;
; 0.833  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]   ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.607     ; 5.172      ;
; 0.833  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.112     ; 5.667      ;
; 0.841  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.110     ; 5.661      ;
; 0.860  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.598     ; 5.154      ;
; 0.877  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.095     ; 5.640      ;
; 0.889  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.594     ; 5.129      ;
; 0.902  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.591     ; 5.119      ;
; 0.904  ; mv_pattern:mv_pattern_m0|mv_pattern3:mv_pattern3_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.109     ; 5.599      ;
; 0.910  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.566     ; 5.136      ;
; 0.911  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6] ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.598     ; 5.229      ;
; 0.919  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.566     ; 5.127      ;
; 0.927  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.114     ; 5.571      ;
; 0.931  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6] ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.598     ; 5.209      ;
; 0.942  ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[1]   ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.092     ; 5.578      ;
; 0.949  ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.653     ; 5.010      ;
; 0.949  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.594     ; 5.195      ;
; 0.957  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.566     ; 5.089      ;
; 0.961  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.571     ; 5.080      ;
; 0.963  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.114     ; 5.535      ;
; 0.964  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.560     ; 5.088      ;
; 0.976  ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]     ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.091     ; 5.671      ;
; 1.010  ; mv_pattern:mv_pattern_m0|mv_pattern3:mv_pattern3_m0|rgb_b_out[0]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.091     ; 5.511      ;
; 1.011  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7]   ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.587     ; 5.014      ;
+--------+--------------------------------------------------------------------+------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.753 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.080     ; 7.169      ;
; 13.147 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[3]                                       ; clk          ; clk         ; 20.000       ; -0.078     ; 6.777      ;
; 13.147 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                       ; clk          ; clk         ; 20.000       ; -0.078     ; 6.777      ;
; 13.160 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]     ; clk          ; clk         ; 20.000       ; -0.081     ; 6.761      ;
; 13.162 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]     ; clk          ; clk         ; 20.000       ; -0.081     ; 6.759      ;
; 13.251 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]         ; clk          ; clk         ; 20.000       ; -0.081     ; 6.670      ;
; 13.252 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]        ; clk          ; clk         ; 20.000       ; -0.081     ; 6.669      ;
; 13.253 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ; clk          ; clk         ; 20.000       ; -0.081     ; 6.668      ;
; 13.254 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]         ; clk          ; clk         ; 20.000       ; -0.081     ; 6.667      ;
; 13.256 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]        ; clk          ; clk         ; 20.000       ; -0.081     ; 6.665      ;
; 13.258 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]         ; clk          ; clk         ; 20.000       ; -0.081     ; 6.663      ;
; 13.276 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]         ; clk          ; clk         ; 20.000       ; -0.081     ; 6.645      ;
; 13.281 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]        ; clk          ; clk         ; 20.000       ; -0.081     ; 6.640      ;
; 13.283 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]         ; clk          ; clk         ; 20.000       ; -0.081     ; 6.638      ;
; 13.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]         ; clk          ; clk         ; 20.000       ; -0.081     ; 6.635      ;
; 13.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]         ; clk          ; clk         ; 20.000       ; -0.081     ; 6.635      ;
; 13.287 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]         ; clk          ; clk         ; 20.000       ; -0.081     ; 6.634      ;
; 13.288 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]         ; clk          ; clk         ; 20.000       ; -0.081     ; 6.633      ;
; 13.486 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.080     ; 6.436      ;
; 13.563 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.079     ; 6.360      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[10] ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[12] ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.587 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[13] ; clk          ; clk         ; 20.000       ; -0.081     ; 6.334      ;
; 13.646 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]        ; clk          ; clk         ; 20.000       ; -0.080     ; 6.276      ;
; 13.647 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]        ; clk          ; clk         ; 20.000       ; -0.080     ; 6.275      ;
; 13.648 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]        ; clk          ; clk         ; 20.000       ; -0.080     ; 6.274      ;
; 13.650 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]        ; clk          ; clk         ; 20.000       ; -0.080     ; 6.272      ;
; 13.667 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13]    ; clk          ; clk         ; 20.000       ; -0.079     ; 6.256      ;
; 13.707 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.080     ; 6.215      ;
; 13.720 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]     ; clk          ; clk         ; 20.000       ; -0.081     ; 6.201      ;
; 13.720 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]     ; clk          ; clk         ; 20.000       ; -0.081     ; 6.201      ;
; 13.720 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; clk          ; clk         ; 20.000       ; -0.081     ; 6.201      ;
; 13.728 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.079     ; 6.195      ;
; 13.779 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                       ; clk          ; clk         ; 20.000       ; -0.078     ; 6.145      ;
; 13.794 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.128      ;
; 13.799 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.123      ;
; 13.799 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]     ; clk          ; clk         ; 20.000       ; -0.080     ; 6.123      ;
; 13.802 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ; clk          ; clk         ; 20.000       ; -0.078     ; 6.122      ;
; 13.850 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en         ; clk          ; clk         ; 20.000       ; -0.080     ; 6.072      ;
; 13.913 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.079     ; 6.010      ;
; 13.931 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.993      ;
; 13.954 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.970      ;
; 13.989 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.933      ;
; 13.989 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10]    ; clk          ; clk         ; 20.000       ; -0.080     ; 5.933      ;
; 13.989 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]     ; clk          ; clk         ; 20.000       ; -0.080     ; 5.933      ;
; 14.004 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ; clk          ; clk         ; 20.000       ; -0.081     ; 5.917      ;
; 14.012 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.912      ;
; 14.018 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.079     ; 5.905      ;
; 14.026 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.898      ;
; 14.028 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12]    ; clk          ; clk         ; 20.000       ; -0.079     ; 5.895      ;
; 14.028 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_chk        ; clk          ; clk         ; 20.000       ; -0.079     ; 5.895      ;
; 14.028 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14]    ; clk          ; clk         ; 20.000       ; -0.079     ; 5.895      ;
; 14.038 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                  ; clk          ; clk         ; 20.000       ; -0.078     ; 5.886      ;
; 14.044 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ld                                                ; clk          ; clk         ; 20.000       ; -0.078     ; 5.880      ;
; 14.051 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ; clk          ; clk         ; 20.000       ; -0.079     ; 5.872      ;
; 14.068 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.079     ; 5.855      ;
; 14.126 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                   ; clk          ; clk         ; 20.000       ; -0.078     ; 5.798      ;
; 14.178 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[1]        ; clk          ; clk         ; 20.000       ; -0.082     ; 5.742      ;
; 14.178 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ; clk          ; clk         ; 20.000       ; -0.082     ; 5.742      ;
; 14.178 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]        ; clk          ; clk         ; 20.000       ; -0.082     ; 5.742      ;
; 14.178 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ; clk          ; clk         ; 20.000       ; -0.082     ; 5.742      ;
; 14.178 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]        ; clk          ; clk         ; 20.000       ; -0.082     ; 5.742      ;
; 14.221 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.079     ; 5.702      ;
; 14.255 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.669      ;
; 14.260 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.664      ;
; 14.264 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                         ; clk          ; clk         ; 20.000       ; -0.029     ; 5.709      ;
; 14.265 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.079     ; 5.658      ;
; 14.280 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.080     ; 5.642      ;
; 14.347 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.080     ; 5.575      ;
; 14.351 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                    ; clk          ; clk         ; 20.000       ; -0.081     ; 5.570      ;
; 14.359 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ; clk          ; clk         ; 20.000       ; -0.079     ; 5.564      ;
; 14.388 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.536      ;
; 14.398 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ; clk          ; clk         ; 20.000       ; -0.078     ; 5.526      ;
; 14.405 ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                      ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                         ; clk          ; clk         ; 20.000       ; -0.029     ; 5.568      ;
; 14.438 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ; clk          ; clk         ; 20.000       ; -0.080     ; 5.484      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                           ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                           ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                           ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[0]                                             ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[1]                                             ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[2]                                             ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[3]                                             ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[4]                                             ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                             ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                             ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.458 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[7]                                             ; clk          ; clk         ; 20.000       ; -0.080     ; 5.464      ;
; 14.474 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[1]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.077     ; 5.451      ;
; 14.474 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.077     ; 5.451      ;
; 14.474 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                          ; clk          ; clk         ; 20.000       ; -0.077     ; 5.451      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.375 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.669      ;
; 0.375 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.669      ;
; 0.375 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.669      ;
; 0.375 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.669      ;
; 0.375 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.669      ;
; 0.375 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.669      ;
; 0.375 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.669      ;
; 0.377 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.669      ;
; 0.377 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.669      ;
; 0.377 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.669      ;
; 0.377 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.669      ;
; 0.378 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.669      ;
; 0.379 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 0.669      ;
; 0.396 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.396 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.396 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.397 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.669      ;
; 0.397 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.669      ;
; 0.451 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.723      ;
; 0.483 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.544      ; 1.222      ;
; 0.503 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[15]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.776      ;
; 0.557 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.297      ;
; 0.573 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.313      ;
; 0.580 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.317      ;
; 0.582 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.319      ;
; 0.595 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.868      ;
; 0.604 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.341      ;
; 0.619 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[1]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.547      ; 1.361      ;
; 0.634 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d0            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.925      ;
; 0.649 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.593      ; 1.437      ;
; 0.653 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.926      ;
; 0.662 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.581      ; 1.438      ;
; 0.676 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.591      ; 1.462      ;
; 0.680 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.952      ;
; 0.681 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.972      ;
; 0.682 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.973      ;
; 0.682 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.973      ;
; 0.682 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.973      ;
; 0.683 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.974      ;
; 0.683 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.974      ;
; 0.683 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.974      ;
; 0.683 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.975      ;
; 0.683 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.974      ;
; 0.684 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.975      ;
; 0.684 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.975      ;
; 0.684 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.975      ;
; 0.685 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.976      ;
; 0.685 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.976      ;
; 0.685 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.976      ;
; 0.685 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.976      ;
; 0.685 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.976      ;
; 0.686 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.977      ;
; 0.687 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.978      ;
; 0.687 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.978      ;
; 0.688 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.979      ;
; 0.688 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.979      ;
; 0.688 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.979      ;
; 0.688 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.979      ;
; 0.688 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.979      ;
; 0.688 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.979      ;
; 0.689 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.591      ; 1.475      ;
; 0.689 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.980      ;
; 0.690 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.962      ;
; 0.690 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.427      ;
; 0.691 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[3]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.544      ; 1.430      ;
; 0.691 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.982      ;
; 0.694 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.966      ;
; 0.695 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.435      ;
; 0.696 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.433      ;
; 0.701 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[4]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.544      ; 1.440      ;
; 0.702 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.975      ;
; 0.703 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.976      ;
; 0.704 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[5]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.550      ; 1.449      ;
; 0.704 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.996      ;
; 0.704 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.441      ;
; 0.705 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.978      ;
; 0.707 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.979      ;
; 0.708 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.581      ; 1.484      ;
; 0.709 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.001      ;
; 0.710 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.001      ;
; 0.711 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.589      ; 1.495      ;
; 0.712 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.004      ;
; 0.714 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.006      ;
; 0.720 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.457      ;
; 0.721 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.994      ;
; 0.722 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.995      ;
; 0.722 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[1] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.546      ; 1.463      ;
; 0.723 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.996      ;
; 0.723 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.995      ;
; 0.724 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.997      ;
; 0.725 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.997      ;
; 0.725 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.997      ;
; 0.726 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.999      ;
; 0.729 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.001      ;
; 0.729 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.001      ;
; 0.729 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[8]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[8]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.002      ;
; 0.730 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.023      ;
; 0.733 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.005      ;
; 0.735 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.008      ;
; 0.735 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.007      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                       ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.395 ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.396 ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.396 ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.396 ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.396 ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.396 ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.396 ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.396 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.396 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.396 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.397 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; clk          ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.397 ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.410 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.684      ;
; 0.411 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.684      ;
; 0.443 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dSDA          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sto_condition ; clk          ; clk         ; 0.000        ; 0.079      ; 0.717      ;
; 0.443 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dscl_oen      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.717      ;
; 0.450 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dSCL          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.724      ;
; 0.455 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_negedge                                                                                                       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.727      ;
; 0.464 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.738      ;
; 0.465 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.739      ;
; 0.465 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.739      ;
; 0.465 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.739      ;
; 0.470 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.744      ;
; 0.471 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.745      ;
; 0.472 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.745      ;
; 0.475 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.749      ;
; 0.477 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_out_d0                                                                                                        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.749      ;
; 0.482 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.756      ;
; 0.483 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.757      ;
; 0.483 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.757      ;
; 0.484 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.758      ;
; 0.484 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.758      ;
; 0.484 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                   ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.758      ;
; 0.485 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                   ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.759      ;
; 0.485 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.759      ;
; 0.488 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.762      ;
; 0.522 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.796      ;
; 0.523 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.797      ;
; 0.525 ; ax_debounce:ax_debounce_m0|DFF1                                                                                                                 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.077      ; 0.797      ;
; 0.525 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.799      ;
; 0.526 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.077      ; 0.798      ;
; 0.545 ; ax_debounce:ax_debounce_m0|DFF1                                                                                                                 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.817      ;
; 0.548 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; clk          ; clk         ; 0.000        ; 0.077      ; 0.820      ;
; 0.620 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.894      ;
; 0.625 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.899      ;
; 0.630 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.904      ;
; 0.631 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.905      ;
; 0.631 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.905      ;
; 0.636 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.910      ;
; 0.637 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.911      ;
; 0.679 ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.951      ;
; 0.681 ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.953      ;
; 0.681 ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.953      ;
; 0.681 ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.953      ;
; 0.682 ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.954      ;
; 0.682 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[0]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[1]                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.955      ;
; 0.683 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.957      ;
; 0.683 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[3]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[4]                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.956      ;
; 0.683 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[4]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.956      ;
; 0.683 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[7]                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.956      ;
; 0.684 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[2]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[3]                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.957      ;
; 0.685 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[1]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[2]                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.958      ;
; 0.686 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.959      ;
; 0.687 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.961      ;
; 0.687 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.961      ;
; 0.688 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.962      ;
; 0.689 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.963      ;
; 0.689 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.963      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+--------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -7.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.941     ; 4.123      ;
; -7.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.966     ; 4.098      ;
; -7.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_hs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.929     ; 4.135      ;
; -7.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_vs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.929     ; 4.135      ;
; -7.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_de                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.941     ; 4.123      ;
; -7.019 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.950     ; 4.113      ;
; -7.015 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.929     ; 4.130      ;
; -7.012 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.923     ; 4.133      ;
; -7.012 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.923     ; 4.133      ;
; -7.012 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.923     ; 4.133      ;
; -7.011 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.950     ; 4.105      ;
; -7.011 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.929     ; 4.126      ;
; -7.011 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.929     ; 4.126      ;
; -7.011 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.929     ; 4.126      ;
; -7.011 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.932     ; 4.123      ;
; -7.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.934     ; 4.120      ;
; -7.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.941     ; 4.113      ;
; -7.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.941     ; 4.113      ;
; -7.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.937     ; 4.117      ;
; -7.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.937     ; 4.117      ;
; -7.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.954     ; 4.099      ;
; -7.008 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.954     ; 4.098      ;
; -7.004 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 4.124      ;
; -7.004 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.924     ; 4.124      ;
; -6.999 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.932     ; 4.111      ;
; -6.995 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 4.113      ;
; -6.995 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 4.113      ;
; -6.406 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.923     ; 3.653      ;
; -6.406 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.923     ; 3.653      ;
; -6.406 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.923     ; 3.653      ;
; -6.406 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.923     ; 3.653      ;
; -6.406 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.923     ; 3.653      ;
; -6.406 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.923     ; 3.653      ;
; -6.405 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_de_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.927     ; 3.648      ;
; -6.404 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.925     ; 3.649      ;
; -6.404 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.925     ; 3.649      ;
; -6.404 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.925     ; 3.649      ;
; -6.404 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_r_out[7]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.925     ; 3.649      ;
; -6.402 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_hs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.938     ; 3.634      ;
; -6.401 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.947     ; 3.624      ;
; -6.401 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.941     ; 3.630      ;
; -6.401 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vsync_reg ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.941     ; 3.630      ;
; -6.400 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.945     ; 3.625      ;
; -6.400 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hs_out    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.945     ; 3.625      ;
; -6.398 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.659      ;
; -6.398 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.909     ; 3.659      ;
; -6.397 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 3.656      ;
; -6.397 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.655      ;
; -6.397 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.655      ;
; -6.397 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.904     ; 3.663      ;
; -6.397 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.911     ; 3.656      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[8]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[10]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.914     ; 3.652      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.914     ; 3.652      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.914     ; 3.652      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[15]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.914     ; 3.652      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.912     ; 3.654      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.638      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.638      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.638      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.638      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.638      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.638      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.925     ; 3.641      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.925     ; 3.641      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.921     ; 3.645      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.925     ; 3.641      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.925     ; 3.641      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.925     ; 3.641      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.930     ; 3.636      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.930     ; 3.636      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.930     ; 3.636      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.926     ; 3.640      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.638      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[3]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.638      ;
; -6.396 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[6]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.638      ;
; -6.395 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.637      ;
; -6.395 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.637      ;
; -6.395 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.928     ; 3.637      ;
; -6.395 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.916     ; 3.649      ;
; -6.395 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -2.932     ; 3.633      ;
+--------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                    ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.270 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 20.000       ; -0.078     ; 3.654      ;
; 16.270 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 20.000       ; -0.078     ; 3.654      ;
; 16.270 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 20.000       ; -0.078     ; 3.654      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.279 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 20.000       ; -0.079     ; 3.644      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 20.000       ; -0.081     ; 3.641      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
; 16.280 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 20.000       ; -0.079     ; 3.643      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                    ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 0.000        ; 0.076      ; 3.374      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.103 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 0.000        ; 0.078      ; 3.376      ;
; 3.104 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 3.376      ;
; 3.104 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 3.376      ;
; 3.104 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 3.376      ;
; 3.104 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 3.376      ;
; 3.104 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 3.376      ;
; 3.104 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 3.376      ;
; 3.116 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 0.000        ; 0.079      ; 3.390      ;
; 3.116 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 0.000        ; 0.079      ; 3.390      ;
; 3.116 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 0.000        ; 0.079      ; 3.390      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+------------------------------------------+---------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                             ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[12] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.009 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.842     ; 3.372      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.841     ; 3.374      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.841     ; 3.374      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.841     ; 3.374      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.841     ; 3.374      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.841     ; 3.374      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.841     ; 3.374      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.844     ; 3.371      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.844     ; 3.371      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.844     ; 3.371      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.844     ; 3.371      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.844     ; 3.371      ;
; 5.010 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.844     ; 3.371      ;
; 5.015 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.822     ; 3.398      ;
; 5.015 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.822     ; 3.398      ;
; 5.015 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.822     ; 3.398      ;
; 5.015 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.822     ; 3.398      ;
; 5.015 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.822     ; 3.398      ;
; 5.015 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.822     ; 3.398      ;
; 5.015 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.822     ; 3.398      ;
; 5.015 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.820     ; 3.400      ;
; 5.016 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.821     ; 3.400      ;
; 5.016 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.821     ; 3.400      ;
; 5.016 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.821     ; 3.400      ;
; 5.017 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.819     ; 3.403      ;
; 5.017 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.819     ; 3.403      ;
; 5.017 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.819     ; 3.403      ;
; 5.017 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.819     ; 3.403      ;
; 5.017 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.819     ; 3.403      ;
; 5.017 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.819     ; 3.403      ;
; 5.017 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.819     ; 3.403      ;
; 5.017 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.821     ; 3.401      ;
; 5.017 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.821     ; 3.401      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.828     ; 3.397      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.828     ; 3.397      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.828     ; 3.397      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.828     ; 3.397      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.828     ; 3.397      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[1]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[2]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[3]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[13] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[12] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.396      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.835     ; 3.390      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.835     ; 3.390      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.835     ; 3.390      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.835     ; 3.390      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.835     ; 3.390      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.835     ; 3.390      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[13] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.835     ; 3.390      ;
; 5.020 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[12] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.835     ; 3.390      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.832     ; 3.394      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|hactive[10]                                ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.830     ; 3.396      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.830     ; 3.396      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.397      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.397      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[15] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.397      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.397      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.397      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.397      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.830     ; 3.396      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.397      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.397      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.829     ; 3.397      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.835     ; 3.391      ;
; 5.021 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.835     ; 3.391      ;
; 5.045 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.868     ; 3.382      ;
; 5.045 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.868     ; 3.382      ;
; 5.045 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.868     ; 3.382      ;
; 5.053 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.887     ; 3.371      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.866     ; 3.393      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.866     ; 3.393      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.866     ; 3.393      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.885     ; 3.374      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.887     ; 3.372      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.887     ; 3.372      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.891     ; 3.368      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.891     ; 3.368      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.891     ; 3.368      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.891     ; 3.368      ;
; 5.054 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.891     ; 3.368      ;
+-------+------------------------------------------+---------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 3.003 ; 3.219        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[0]   ;
; 3.003 ; 3.219        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[3]     ;
; 3.003 ; 3.219        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[7]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[10]  ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[11]  ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[12]  ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13]  ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14]  ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[4]   ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]   ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[6]   ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[7]   ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[8]   ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[9]   ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[3]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[0]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[2]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[4]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[5]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[6]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[7]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[4]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[5]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[6]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[1]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[2]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[7]     ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000      ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001      ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010      ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011      ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101      ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110      ;
; 3.004 ; 3.220        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111      ;
; 3.005 ; 3.221        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15]  ;
; 3.005 ; 3.221        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[5]   ;
; 3.005 ; 3.221        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[6]   ;
; 3.005 ; 3.221        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[7]   ;
; 3.005 ; 3.221        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]   ;
; 3.005 ; 3.221        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[9]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|hactive[10]                                 ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[0]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[10]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[4]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[7]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[9]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[10]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[11]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[15]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[4]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[5]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[6]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[7]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[8]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[9]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[0]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[10]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[11]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[12]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[13]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[1]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[2]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[3]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[4]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[5]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[6]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[7]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[9]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[3]     ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[4]     ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[8]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[9]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[11]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[12]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[13]  ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[8]   ;
; 3.007 ; 3.223        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[9]   ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]       ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]  ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10] ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12] ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13] ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14] ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15] ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]  ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]  ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]  ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]  ;
; 3.008 ; 3.224        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]  ;
; 3.010 ; 3.226        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[0]   ;
; 3.010 ; 3.226        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[2]   ;
; 3.010 ; 3.226        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[3]   ;
; 3.010 ; 3.226        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[4]   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                 ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                           ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[15]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[16]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[17]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[18]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[19]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[20]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[21]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[22]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[23]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[24]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[25]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[26]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[27]                                                                                                             ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mode[0]                                                                                                                                          ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mode[1]                                                                                                                                          ;
; 9.783 ; 9.967        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mode[2]                                                                                                                                          ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[10]                                                                                                             ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[11]                                                                                                             ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[12]                                                                                                             ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[13]                                                                                                             ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[14]                                                                                                             ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[1]                                                                                                              ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[4]                                                                                                              ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[5]                                                                                                              ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[6]                                                                                                              ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[7]                                                                                                              ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[8]                                                                                                              ;
; 9.784 ; 9.968        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[9]                                                                                                              ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|DFF1                                                                                                                  ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                  ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|button_negedge                                                                                                        ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|button_out                                                                                                            ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|button_out_d0                                                                                                         ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                              ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[28]                                                                                                             ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[29]                                                                                                             ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                              ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[30]                                                                                                             ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[31]                                                                                                             ;
; 9.785 ; 9.969        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[3]                                                                                                              ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in                                                                                 ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                    ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_txd                                          ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al             ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]     ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10]    ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]     ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]     ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]     ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]     ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]     ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]         ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dSCL           ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dSDA           ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout           ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dscl_oen       ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[1]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]        ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[0]  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[10] ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[12] ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[13] ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1]  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2]  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3]  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9]  ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL           ;
; 9.786 ; 9.970        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA           ;
+-------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hdmi_scl  ; clk        ; 2.369 ; 2.509 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; 2.600 ; 2.744 ; Rise       ; clk             ;
; key[*]    ; clk        ; 2.490 ; 2.542 ; Rise       ; clk             ;
;  key[0]   ; clk        ; 2.490 ; 2.542 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hdmi_scl  ; clk        ; -1.886 ; -2.014 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; -2.031 ; -2.150 ; Rise       ; clk             ;
; key[*]    ; clk        ; -2.005 ; -2.049 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -2.005 ; -2.049 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 10.319 ; 10.899 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 9.498  ; 9.048  ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 8.849  ; 8.353  ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 3.002  ;        ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 3.391  ; 3.267  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 3.373  ; 3.249  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 3.391  ; 3.267  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 3.391  ; 3.267  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 3.214  ; 3.128  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 3.339  ; 3.215  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 3.389  ; 3.265  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 3.344  ; 3.220  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 3.339  ; 3.215  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 3.385  ; 3.261  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 3.385  ; 3.261  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 3.381  ; 3.257  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 3.381  ; 3.257  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 3.385  ; 3.261  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 3.382  ; 3.258  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 3.271  ; 3.185  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 3.350  ; 3.226  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 3.365  ; 3.241  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 3.372  ; 3.248  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 3.371  ; 3.247  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 3.369  ; 3.245  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 3.382  ; 3.258  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 3.382  ; 3.258  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 3.356  ; 3.232  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 3.356  ; 3.232  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 3.373  ; 3.249  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 3.385  ; 3.261  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 3.375  ; 3.251  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;        ; 2.798  ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 9.917 ; 10.480 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 9.136 ; 8.698  ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 8.513 ; 8.030  ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 2.447 ;        ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 2.747 ; 2.660  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 2.905 ; 2.780  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 2.923 ; 2.798  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 2.922 ; 2.797  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 2.747 ; 2.660  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 2.872 ; 2.747  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 2.920 ; 2.795  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 2.876 ; 2.751  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 2.872 ; 2.747  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 2.917 ; 2.792  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 2.917 ; 2.792  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 2.913 ; 2.788  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 2.913 ; 2.788  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 2.917 ; 2.792  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 2.914 ; 2.789  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 2.803 ; 2.716  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 2.882 ; 2.757  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 2.897 ; 2.772  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 2.904 ; 2.779  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 2.902 ; 2.777  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 2.900 ; 2.775  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 2.915 ; 2.790  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 2.915 ; 2.790  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 2.889 ; 2.764  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 2.889 ; 2.764  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 2.905 ; 2.780  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 2.917 ; 2.792  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 2.907 ; 2.782  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 2.245  ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+--------+------------+----------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -4.525 ; -103.213      ;
; clk                                                      ; 16.502 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.175 ; 0.000         ;
; clk                                                      ; 0.182 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                             ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -3.679 ; -984.996      ;
; clk                                                      ; 18.072 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                             ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; clk                                                      ; 1.610 ; 0.000         ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 2.809 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 3.148 ; 0.000         ;
; clk                                                      ; 9.272 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------+-------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                   ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+-------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -4.525 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.943      ;
; -4.483 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.701     ; 2.890      ;
; -4.461 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.714     ; 2.855      ;
; -4.458 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 2.857      ;
; -4.434 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.683     ; 2.859      ;
; -4.426 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.684     ; 2.850      ;
; -4.419 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.837      ;
; -4.401 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.701     ; 2.808      ;
; -4.401 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.714     ; 2.795      ;
; -4.394 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.692     ; 2.810      ;
; -4.377 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 2.776      ;
; -4.367 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 2.766      ;
; -4.340 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.698     ; 2.750      ;
; -4.322 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.701     ; 2.729      ;
; -4.302 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.694     ; 2.716      ;
; -4.291 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.709      ;
; -4.283 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.684     ; 2.707      ;
; -4.281 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.686     ; 2.703      ;
; -4.277 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.684     ; 2.701      ;
; -4.252 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.714     ; 2.646      ;
; -4.247 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.683     ; 2.672      ;
; -4.238 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.701     ; 2.645      ;
; -4.233 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.701     ; 2.640      ;
; -4.231 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.649      ;
; -4.228 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 2.627      ;
; -4.217 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.635      ;
; -4.183 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.683     ; 2.608      ;
; -4.179 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.701     ; 2.586      ;
; -4.178 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.715     ; 2.571      ;
; -4.173 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.701     ; 2.580      ;
; -4.165 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.684     ; 2.589      ;
; -4.155 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.684     ; 2.579      ;
; -4.151 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.686     ; 2.573      ;
; -4.142 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.686     ; 2.564      ;
; -4.135 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.686     ; 2.557      ;
; -4.125 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.692     ; 2.541      ;
; -4.116 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.698     ; 2.526      ;
; -4.098 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.683     ; 2.523      ;
; -4.089 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.507      ;
; -4.079 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.698     ; 2.489      ;
; -4.073 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.491      ;
; -4.072 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 2.471      ;
; -4.068 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.686     ; 2.490      ;
; -4.066 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 2.465      ;
; -4.062 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.684     ; 2.486      ;
; -4.045 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.692     ; 2.461      ;
; -4.039 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.683     ; 2.464      ;
; -4.031 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.683     ; 2.456      ;
; -4.029 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.715     ; 2.422      ;
; -4.016 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.698     ; 2.426      ;
; -4.015 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.433      ;
; -4.013 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.726     ; 2.395      ;
; -4.004 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.726     ; 2.386      ;
; -4.002 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.686     ; 2.424      ;
; -3.982 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.692     ; 2.398      ;
; -3.969 ; mode[0]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.715     ; 2.362      ;
; -3.968 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.386      ;
; -3.967 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.683     ; 2.392      ;
; -3.909 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.692     ; 2.325      ;
; -3.908 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.701     ; 2.315      ;
; -3.891 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.309      ;
; -3.864 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.726     ; 2.246      ;
; -3.854 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.694     ; 2.268      ;
; -3.809 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.227      ;
; -3.802 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.698     ; 2.212      ;
; -3.776 ; mode[2]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.683     ; 2.201      ;
; -3.715 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.701     ; 2.122      ;
; -3.709 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.683     ; 2.134      ;
; -3.666 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.690     ; 2.084      ;
; -3.594 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.694     ; 2.008      ;
; -3.545 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.692     ; 1.961      ;
; -3.377 ; mode[1]                                                          ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7] ; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.698     ; 1.787      ;
; 3.802  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.056     ; 2.818      ;
; 3.858  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4] ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.288     ; 2.530      ;
; 3.892  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.048     ; 2.736      ;
; 3.893  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.057     ; 2.726      ;
; 3.895  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.059     ; 2.722      ;
; 3.899  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6] ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.270     ; 2.507      ;
; 3.906  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.049     ; 2.721      ;
; 3.921  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.042     ; 2.713      ;
; 3.921  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7] ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.251     ; 2.504      ;
; 3.924  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7] ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.255     ; 2.497      ;
; 3.931  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.262     ; 2.483      ;
; 3.937  ; mv_pattern:mv_pattern_m0|mv_pattern3:mv_pattern3_m0|rgb_b_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.056     ; 2.683      ;
; 3.939  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.060     ; 2.677      ;
; 3.944  ; mv_pattern:mv_pattern_m0|mv_pattern3:mv_pattern3_m0|rgb_b_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.082     ; 2.650      ;
; 3.947  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7] ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.251     ; 2.478      ;
; 3.948  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7] ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.244     ; 2.484      ;
; 3.952  ; mv_pattern:mv_pattern_m0|mv_pattern3:mv_pattern3_m0|rgb_b_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.038     ; 2.686      ;
; 3.956  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.045     ; 2.675      ;
; 3.957  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7] ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.270     ; 2.449      ;
; 3.958  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[3] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.247     ; 2.471      ;
; 3.968  ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_g_out[7] ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.255     ; 2.453      ;
; 3.969  ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.256     ; 2.451      ;
; 3.972  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.067     ; 2.637      ;
; 3.977  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.060     ; 2.639      ;
; 3.981  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.042     ; 2.653      ;
; 3.983  ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[5] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.049     ; 2.644      ;
; 3.986  ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.051     ; 2.639      ;
; 3.989  ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0] ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6.736        ; -0.048     ; 2.639      ;
+--------+------------------------------------------------------------------+-------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.502 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.042     ; 3.443      ;
; 16.704 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[3]                                       ; clk          ; clk         ; 20.000       ; -0.040     ; 3.243      ;
; 16.704 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                       ; clk          ; clk         ; 20.000       ; -0.040     ; 3.243      ;
; 16.706 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]     ; clk          ; clk         ; 20.000       ; -0.043     ; 3.238      ;
; 16.707 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]     ; clk          ; clk         ; 20.000       ; -0.043     ; 3.237      ;
; 16.715 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]         ; clk          ; clk         ; 20.000       ; -0.042     ; 3.230      ;
; 16.716 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]        ; clk          ; clk         ; 20.000       ; -0.042     ; 3.229      ;
; 16.717 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]         ; clk          ; clk         ; 20.000       ; -0.042     ; 3.228      ;
; 16.718 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]         ; clk          ; clk         ; 20.000       ; -0.042     ; 3.227      ;
; 16.720 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]        ; clk          ; clk         ; 20.000       ; -0.042     ; 3.225      ;
; 16.722 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]         ; clk          ; clk         ; 20.000       ; -0.042     ; 3.223      ;
; 16.722 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]         ; clk          ; clk         ; 20.000       ; -0.042     ; 3.223      ;
; 16.730 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]         ; clk          ; clk         ; 20.000       ; -0.042     ; 3.215      ;
; 16.733 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]         ; clk          ; clk         ; 20.000       ; -0.042     ; 3.212      ;
; 16.734 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]         ; clk          ; clk         ; 20.000       ; -0.042     ; 3.211      ;
; 16.734 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]         ; clk          ; clk         ; 20.000       ; -0.042     ; 3.211      ;
; 16.735 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]         ; clk          ; clk         ; 20.000       ; -0.042     ; 3.210      ;
; 16.759 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]        ; clk          ; clk         ; 20.000       ; -0.043     ; 3.185      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[10] ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11] ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[12] ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.889 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[13] ; clk          ; clk         ; 20.000       ; -0.043     ; 3.055      ;
; 16.892 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]        ; clk          ; clk         ; 20.000       ; -0.041     ; 3.054      ;
; 16.893 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]        ; clk          ; clk         ; 20.000       ; -0.041     ; 3.053      ;
; 16.894 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]        ; clk          ; clk         ; 20.000       ; -0.041     ; 3.052      ;
; 16.897 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]        ; clk          ; clk         ; 20.000       ; -0.041     ; 3.049      ;
; 16.942 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13]    ; clk          ; clk         ; 20.000       ; -0.042     ; 3.003      ;
; 16.957 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.042     ; 2.988      ;
; 16.983 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]     ; clk          ; clk         ; 20.000       ; -0.042     ; 2.962      ;
; 16.987 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en         ; clk          ; clk         ; 20.000       ; -0.041     ; 2.959      ;
; 16.989 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.955      ;
; 16.989 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.955      ;
; 16.989 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]     ; clk          ; clk         ; 20.000       ; -0.043     ; 2.955      ;
; 16.994 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                       ; clk          ; clk         ; 20.000       ; -0.040     ; 2.953      ;
; 17.021 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.926      ;
; 17.035 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]     ; clk          ; clk         ; 20.000       ; -0.042     ; 2.910      ;
; 17.035 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]     ; clk          ; clk         ; 20.000       ; -0.042     ; 2.910      ;
; 17.055 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.042     ; 2.890      ;
; 17.093 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.854      ;
; 17.102 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                  ; clk          ; clk         ; 20.000       ; -0.043     ; 2.842      ;
; 17.102 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]     ; clk          ; clk         ; 20.000       ; -0.042     ; 2.843      ;
; 17.102 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10]    ; clk          ; clk         ; 20.000       ; -0.042     ; 2.843      ;
; 17.102 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 2.843      ;
; 17.102 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.041     ; 2.844      ;
; 17.103 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ld                                                ; clk          ; clk         ; 20.000       ; -0.040     ; 2.844      ;
; 17.125 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12]    ; clk          ; clk         ; 20.000       ; -0.042     ; 2.820      ;
; 17.125 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_chk        ; clk          ; clk         ; 20.000       ; -0.042     ; 2.820      ;
; 17.125 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14]    ; clk          ; clk         ; 20.000       ; -0.042     ; 2.820      ;
; 17.144 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[1]        ; clk          ; clk         ; 20.000       ; -0.043     ; 2.800      ;
; 17.144 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]        ; clk          ; clk         ; 20.000       ; -0.043     ; 2.800      ;
; 17.144 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]        ; clk          ; clk         ; 20.000       ; -0.043     ; 2.800      ;
; 17.144 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]        ; clk          ; clk         ; 20.000       ; -0.043     ; 2.800      ;
; 17.144 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]        ; clk          ; clk         ; 20.000       ; -0.043     ; 2.800      ;
; 17.162 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.785      ;
; 17.188 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.041     ; 2.758      ;
; 17.201 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.040     ; 2.746      ;
; 17.210 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.039     ; 2.738      ;
; 17.236 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.040     ; 2.711      ;
; 17.244 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.700      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                           ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                           ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                           ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[0]                                             ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[1]                                             ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[2]                                             ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[3]                                             ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[4]                                             ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                             ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                             ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.286 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[7]                                             ; clk          ; clk         ; 20.000       ; -0.042     ; 2.659      ;
; 17.295 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.040     ; 2.652      ;
; 17.304 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.039     ; 2.644      ;
; 17.311 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.040     ; 2.636      ;
; 17.330 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.040     ; 2.617      ;
; 17.331 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15]    ; clk          ; clk         ; 20.000       ; -0.041     ; 2.615      ;
; 17.331 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11]    ; clk          ; clk         ; 20.000       ; -0.041     ; 2.615      ;
; 17.343 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ; clk          ; clk         ; 20.000       ; -0.042     ; 2.602      ;
; 17.347 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|shift                                             ; clk          ; clk         ; 20.000       ; -0.042     ; 2.598      ;
; 17.362 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.039     ; 2.586      ;
; 17.396 ; reset_power_on:reset_power_on_m0|cnt[8]                                                                                                       ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                         ; clk          ; clk         ; 20.000       ; 0.009      ; 2.600      ;
; 17.402 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                           ; clk          ; clk         ; 20.000       ; -0.041     ; 2.544      ;
; 17.413 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack        ; clk          ; clk         ; 20.000       ; -0.040     ; 2.534      ;
; 17.440 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.042     ; 2.505      ;
; 17.443 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.040     ; 2.504      ;
; 17.451 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.042     ; 2.494      ;
; 17.456 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen        ; clk          ; clk         ; 20.000       ; -0.039     ; 2.492      ;
; 17.462 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.040     ; 2.485      ;
; 17.466 ; reset_power_on:reset_power_on_m0|cnt[10]                                                                                                      ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                         ; clk          ; clk         ; 20.000       ; 0.009      ; 2.530      ;
; 17.481 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen        ; clk          ; clk         ; 20.000       ; -0.040     ; 2.466      ;
; 17.509 ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL           ; clk          ; clk         ; 20.000       ; -0.043     ; 2.435      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.010        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.000        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.011        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.001        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound.101        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.177 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hsync_reg  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.307      ;
; 0.184 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.196 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.319      ;
; 0.212 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[15]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.336      ;
; 0.214 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[7]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.242      ; 0.540      ;
; 0.262 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.585      ;
; 0.262 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.385      ;
; 0.262 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.586      ;
; 0.264 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out    ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d0            ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.395      ;
; 0.265 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.588      ;
; 0.273 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.597      ;
; 0.275 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[1]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.605      ;
; 0.278 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.402      ;
; 0.280 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.604      ;
; 0.287 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.410      ;
; 0.293 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.424      ;
; 0.294 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[15]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.424      ;
; 0.294 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[3]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[11]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[13]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[4]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.425      ;
; 0.295 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[1]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[5]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[13]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[7]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[2]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[3]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[6]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.426      ;
; 0.296 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[2]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[6]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[4]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[14]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[2]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[5]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[9]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.426      ;
; 0.297 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[14]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.420      ;
; 0.297 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[7]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[10]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.427      ;
; 0.298 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]  ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.428      ;
; 0.298 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.641      ;
; 0.299 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.422      ;
; 0.302 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.426      ;
; 0.305 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.437      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[0]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.437      ;
; 0.307 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[10]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.438      ;
; 0.308 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[3]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.243      ; 0.635      ;
; 0.309 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.253      ; 0.646      ;
; 0.311 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[1]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.442      ;
; 0.311 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[3]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.442      ;
; 0.311 ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.435      ;
; 0.313 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.437      ;
; 0.313 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.437      ;
; 0.313 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.437      ;
; 0.313 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.436      ;
; 0.314 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.438      ;
; 0.314 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.437      ;
; 0.314 ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.437      ;
; 0.315 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.658      ;
; 0.315 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[8]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[8]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.439      ;
; 0.316 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.448      ;
; 0.316 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.439      ;
; 0.316 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.439      ;
; 0.319 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.443      ;
; 0.319 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.442      ;
; 0.319 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[5]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 0.647      ;
; 0.320 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.663      ;
; 0.320 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.443      ;
; 0.324 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[10]       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[10]        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.448      ;
; 0.324 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[4]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.243      ; 0.651      ;
; 0.326 ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.241      ; 0.651      ;
; 0.327 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]    ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[5]     ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.253      ; 0.664      ;
; 0.330 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[7]         ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.654      ;
; 0.331 ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_y_offset[1] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.245      ; 0.660      ;
; 0.331 ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[12]   ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.654      ;
; 0.336 ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.678      ;
; 0.339 ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15]   ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13]    ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.682      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                       ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                           ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[2]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[3]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[4]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[5]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[7]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]        ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[9]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[10]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[11]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.190 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[2]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.193 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.317      ;
; 0.194 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.318      ;
; 0.195 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dSDA          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sto_condition ; clk          ; clk         ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dSCL          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dout          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|dscl_oen      ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.319      ;
; 0.197 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[1]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.321      ;
; 0.199 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_out_d0                                                                                                        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.322      ;
; 0.201 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                   ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                   ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.203 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; ax_debounce:ax_debounce_m0|button_negedge                                                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.326      ;
; 0.210 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.334      ;
; 0.211 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[13]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.335      ;
; 0.212 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[12]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.336      ;
; 0.213 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.337      ;
; 0.216 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.340      ;
; 0.216 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_wait    ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[14]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.340      ;
; 0.221 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.345      ;
; 0.223 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.347      ;
; 0.225 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.349      ;
; 0.234 ; ax_debounce:ax_debounce_m0|DFF1                                                                                                                 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.357      ;
; 0.235 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; ax_debounce:ax_debounce_m0|q_reg[2]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.358      ;
; 0.235 ; ax_debounce:ax_debounce_m0|DFF2                                                                                                                 ; ax_debounce:ax_debounce_m0|button_out                                                                                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.358      ;
; 0.236 ; ax_debounce:ax_debounce_m0|DFF1                                                                                                                 ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.359      ;
; 0.266 ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                          ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.390      ;
; 0.267 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.391      ;
; 0.271 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                                 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.395      ;
; 0.281 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.405      ;
; 0.282 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                  ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.406      ;
; 0.283 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.407      ;
; 0.284 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                   ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.408      ;
; 0.290 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[0]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[1]                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[3]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[4]                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.291 ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[6]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[1]       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.415      ;
; 0.292 ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                         ; reset_power_on:reset_power_on_m0|cnt[5]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[1]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[2]                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[4]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[7]                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.293 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[2]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[3]                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                            ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.417      ;
; 0.294 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[4] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3] ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+--------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -3.679 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_hs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.715     ; 2.072      ;
; -3.679 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_vs                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.715     ; 2.072      ;
; -3.677 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[0]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.726     ; 2.059      ;
; -3.677 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_de                                   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.726     ; 2.059      ;
; -3.676 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[3]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.751     ; 2.033      ;
; -3.674 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[6]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.734     ; 2.048      ;
; -3.672 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[0]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.715     ; 2.065      ;
; -3.670 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[0]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.715     ; 2.063      ;
; -3.670 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[1]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.715     ; 2.063      ;
; -3.670 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[4]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.715     ; 2.063      ;
; -3.669 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[2]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 2.068      ;
; -3.669 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[2]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 2.068      ;
; -3.668 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[1]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.708     ; 2.068      ;
; -3.668 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[2]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.708     ; 2.068      ;
; -3.668 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[3]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.708     ; 2.068      ;
; -3.667 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[5]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.717     ; 2.058      ;
; -3.667 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_g[7]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 2.056      ;
; -3.667 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[6]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.723     ; 2.052      ;
; -3.667 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[7]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.723     ; 2.052      ;
; -3.666 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[6]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.734     ; 2.040      ;
; -3.666 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[7]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.740     ; 2.034      ;
; -3.666 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[4]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.726     ; 2.048      ;
; -3.666 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[5]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.726     ; 2.048      ;
; -3.664 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[4]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.739     ; 2.033      ;
; -3.664 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[1]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.717     ; 2.055      ;
; -3.660 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_b[5]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.711     ; 2.057      ;
; -3.660 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|pattern_rgb_r[3]                             ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.711     ; 2.057      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.716     ; 1.868      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.716     ; 1.868      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.716     ; 1.868      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.718     ; 1.866      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.716     ; 1.868      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.716     ; 1.868      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.716     ; 1.868      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_de_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.720     ; 1.864      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.718     ; 1.866      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.718     ; 1.866      ;
; -3.429 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_r_out[7]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.718     ; 1.866      ;
; -3.424 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.706     ; 1.873      ;
; -3.424 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.706     ; 1.873      ;
; -3.424 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.708     ; 1.871      ;
; -3.424 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.708     ; 1.871      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[8]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]        ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[10]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.711     ; 1.867      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.707     ; 1.871      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.711     ; 1.867      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.711     ; 1.867      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[15]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.711     ; 1.867      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.709     ; 1.869      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.705     ; 1.873      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.707     ; 1.871      ;
; -3.423 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.712     ; 1.866      ;
; -3.422 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.741     ; 1.836      ;
; -3.422 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.745     ; 1.832      ;
; -3.422 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vsync_reg ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.741     ; 1.836      ;
; -3.422 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hs_out    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.745     ; 1.832      ;
; -3.422 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_hs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.738     ; 1.839      ;
; -3.421 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.746     ; 1.830      ;
; -3.420 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.856      ;
; -3.420 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.723     ; 1.852      ;
; -3.420 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.723     ; 1.852      ;
; -3.420 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[12]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.723     ; 1.852      ;
; -3.420 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.856      ;
; -3.420 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.854      ;
; -3.420 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[3]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.854      ;
; -3.420 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[6]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.854      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.853      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.855      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.853      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.853      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.853      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.855      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.853      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.855      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.853      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.855      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.718     ; 1.856      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.855      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.855      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.718     ; 1.856      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[8]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.714     ; 1.860      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.855      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.855      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[9]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.718     ; 1.856      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.719     ; 1.855      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[10]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.718     ; 1.856      ;
; -3.419 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[11]   ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.718     ; 1.856      ;
; -3.417 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.851      ;
; -3.417 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.851      ;
; -3.417 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.721     ; 1.851      ;
; -3.417 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 0.208        ; -1.725     ; 1.847      ;
+--------+------------------------------------------+-----------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                    ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.072 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 20.000       ; -0.040     ; 1.875      ;
; 18.072 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 20.000       ; -0.040     ; 1.875      ;
; 18.072 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 20.000       ; -0.040     ; 1.875      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 20.000       ; -0.043     ; 1.865      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.079 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 20.000       ; -0.041     ; 1.867      ;
; 18.080 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 20.000       ; -0.041     ; 1.866      ;
; 18.080 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 20.000       ; -0.041     ; 1.866      ;
; 18.080 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 20.000       ; -0.041     ; 1.866      ;
; 18.080 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 20.000       ; -0.041     ; 1.866      ;
; 18.080 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 20.000       ; -0.041     ; 1.866      ;
; 18.080 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 20.000       ; -0.041     ; 1.866      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                    ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.610 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[0]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 1.734      ;
; 1.610 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[4]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 1.734      ;
; 1.610 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[5]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 1.734      ;
; 1.610 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[7]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 1.734      ;
; 1.610 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[8]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 1.734      ;
; 1.610 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[9]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 1.734      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK      ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in              ; clk          ; clk         ; 0.000        ; 0.038      ; 1.733      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[1]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[2]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[3]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|lut_index[6]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|state.S_WR_I2C                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT        ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE        ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA     ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP     ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]              ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]              ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]              ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]              ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]              ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]              ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]              ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.611 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]              ; clk          ; clk         ; 0.000        ; 0.040      ; 1.735      ;
; 1.617 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.742      ;
; 1.617 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.742      ;
; 1.617 ; reset_power_on:reset_power_on_m0|rst_reg ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                ; clk          ; clk         ; 0.000        ; 0.041      ; 1.742      ;
+-------+------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+------------------------------------------+---------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                             ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[13] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[12] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.809 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[14] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.181     ; 1.722      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.180     ; 1.724      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.180     ; 1.724      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.180     ; 1.724      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.180     ; 1.724      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.180     ; 1.724      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[15] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.180     ; 1.724      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.183     ; 1.721      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.183     ; 1.721      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.183     ; 1.721      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.183     ; 1.721      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.183     ; 1.721      ;
; 2.810 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.183     ; 1.721      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.739      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.739      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[15] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.739      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.739      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.739      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.739      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.739      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.739      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.739      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.177     ; 1.734      ;
; 2.817 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.177     ; 1.734      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[0]      ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.176     ; 1.736      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|hactive[10]                                ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.173     ; 1.739      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.173     ; 1.739      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.173     ; 1.739      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.173     ; 1.739      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[15] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.173     ; 1.739      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.173     ; 1.739      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[5]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[6]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[7]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[1]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[2]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[3]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[10] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[13] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[12] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_8th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.179     ; 1.733      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.179     ; 1.733      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.179     ; 1.733      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[9]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.179     ; 1.733      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_6th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.179     ; 1.733      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[11] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.179     ; 1.733      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[13] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.179     ; 1.733      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[12] ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.179     ; 1.733      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.741      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.741      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.741      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[4]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[5]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.741      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.741      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.741      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001     ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.171     ; 1.741      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[3]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.173     ; 1.739      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[6]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.740      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.173     ; 1.739      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.174     ; 1.738      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.172     ; 1.740      ;
; 2.818 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[7]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.173     ; 1.739      ;
; 2.821 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[0]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.188     ; 1.727      ;
; 2.821 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[1]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.188     ; 1.727      ;
; 2.821 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[2]    ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.188     ; 1.727      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vs_out  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.200     ; 1.721      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.199     ; 1.722      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.197     ; 1.724      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[0]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.192     ; 1.729      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[2]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.196     ; 1.725      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[1]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.192     ; 1.729      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[2]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.197     ; 1.724      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[2]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.192     ; 1.729      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[8]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.196     ; 1.725      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[3]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.197     ; 1.724      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[3]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.192     ; 1.729      ;
; 2.827 ; reset_power_on:reset_power_on_m0|rst_reg ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[4]  ; clk          ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -0.080       ; -1.197     ; 1.724      ;
+-------+------------------------------------------+---------------------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'video_pll_m0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                                ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+-----------------------------------------------------------------------+
; 3.148 ; 3.364        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hactive   ;
; 3.148 ; 3.364        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hcnt[8]   ;
; 3.148 ; 3.364        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|hs_out    ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_7th[8]    ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[0]      ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[0]      ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|timing_vs_d1      ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern3:mv_pattern3_m0|rgb_b_out[0]      ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_hs_d0      ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_vs_d0      ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|de_d1           ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|vs_d1           ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vactive   ;
; 3.149 ; 3.365        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_video_timing:mv_video_timing_m0|vsync_reg ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[4]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_3rd[7]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[1]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[2]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[3]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[4]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[8]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_4th[9]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[10]   ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[1]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[2]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[3]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[4]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[7]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[8]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_5th[9]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[10]   ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[11]   ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[1]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[7]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[8]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|v_bound_6th[9]    ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|frame_cnt[1]      ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[1]      ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[2]      ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern2:mv_pattern2_m0|rgb_r_out[5]      ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[1]      ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[3]      ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[6]      ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|rgb_b_out[0]      ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[11]       ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[4]        ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[5]        ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[6]        ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[8]        ;
; 3.150 ; 3.366        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|y_cnt[9]        ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[8]    ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[15]   ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[5]    ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_b_out[0]      ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_g_out[0]      ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|rgb_r_out[0]      ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_b_out[0]      ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern1:mv_pattern1_m0|rgb_r_out[7]      ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_5th[10]   ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[10]   ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[11]   ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_7th[12]   ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_8th[10]   ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern6:mv_pattern6_m0|timing_de_d0      ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[10]       ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[11]       ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[1]        ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[2]        ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[3]        ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[4]        ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[5]        ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[6]        ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[7]        ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[8]        ;
; 3.151 ; 3.367        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_timing_xy:mv_timing_xy_m0|x_cnt[9]        ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[15]   ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[5]    ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_3rd[7]    ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[5]    ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_5th[8]    ;
; 3.152 ; 3.368        ; 0.216          ; High Pulse Width ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound_4th[8]    ;
; 3.154 ; 3.338        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_r_out[7]      ;
; 3.154 ; 3.338        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.000       ;
; 3.154 ; 3.338        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.001       ;
; 3.154 ; 3.338        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.010       ;
; 3.154 ; 3.338        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.011       ;
; 3.154 ; 3.338        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.101       ;
; 3.154 ; 3.338        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.110       ;
; 3.154 ; 3.338        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|v_bound.111       ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_4th[0]    ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_6th[0]    ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_7th[0]    ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern0:mv_pattern0_m0|h_bound_8th[0]    ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[0]      ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[2]      ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[4]      ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[5]      ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[6]      ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_b_out[7]      ;
; 3.155 ; 3.339        ; 0.184          ; Low Pulse Width  ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mv_pattern:mv_pattern_m0|mv_pattern5:mv_pattern5_m0|rgb_g_out[3]      ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                              ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                        ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|ack_in                                                                              ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ack_out                                        ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_ACK                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                               ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_STOP                                ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                               ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|cmd_ack                                        ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[0]                                    ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[1]                                    ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[2]                                    ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_cmd[3]                                    ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|core_txd                                       ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[0]                                        ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[1]                                        ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|dcnt[2]                                        ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]     ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[1]     ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15] ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack     ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop    ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]     ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen     ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_chk     ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen     ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|ld                                             ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|shift                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[0]                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[1]                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[2]                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[3]                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[4]                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[5]                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[6]                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|i2c_master_byte_ctrl:byte_controller|sr[7]                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|start                                                                               ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_IDLE                                                                        ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WAIT                                                                        ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ACK                                                                      ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DATA                                                                     ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_DEV_ADDR                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_ERR_NACK                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_REG_ADDR                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|state.S_WR_STOP                                                                     ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|stop                                                                                ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[0]                                                                              ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[1]                                                                              ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[2]                                                                              ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[3]                                                                              ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[4]                                                                              ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[5]                                                                              ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[6]                                                                              ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|txr[7]                                                                              ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_master_top:i2c_master_top_m0|write                                                                               ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|i2c_write_req                                                                                                        ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[0]                                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[1]                                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[2]                                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[3]                                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[4]                                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[5]                                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[6]                                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[7]                                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[8]                                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|lut_index[9]                                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C                                                                                                       ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C_CHECK                                                                                                 ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_config:i2c_config_m0|state.S_WR_I2C_DONE                                                                                                  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mode[0]                                                                                                                                       ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mode[1]                                                                                                                                       ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mode[2]                                                                                                                                       ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reset_power_on:reset_power_on_m0|rst_reg                                                                                                      ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|DFF1                                                                                                               ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|DFF2                                                                                                               ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|button_negedge                                                                                                     ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|button_out                                                                                                         ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|button_out_d0                                                                                                      ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[0]                                                                                                           ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[16]                                                                                                          ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[17]                                                                                                          ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[18]                                                                                                          ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[19]                                                                                                          ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[20]                                                                                                          ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ax_debounce:ax_debounce_m0|q_reg[21]                                                                                                          ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hdmi_scl  ; clk        ; 1.125 ; 1.974 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; 1.243 ; 2.108 ; Rise       ; clk             ;
; key[*]    ; clk        ; 1.184 ; 2.028 ; Rise       ; clk             ;
;  key[0]   ; clk        ; 1.184 ; 2.028 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hdmi_scl  ; clk        ; -0.889 ; -1.721 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; -0.968 ; -1.802 ; Rise       ; clk             ;
; key[*]    ; clk        ; -0.948 ; -1.774 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -0.948 ; -1.774 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 5.713 ; 5.421 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 4.826 ; 5.003 ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 4.483 ; 4.597 ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 1.563 ;       ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 1.784 ; 1.712 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 1.765 ; 1.693 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 1.784 ; 1.712 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 1.783 ; 1.711 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 1.629 ; 1.578 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 1.731 ; 1.659 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 1.780 ; 1.708 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 1.736 ; 1.664 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 1.731 ; 1.659 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 1.776 ; 1.704 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 1.776 ; 1.704 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 1.774 ; 1.702 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 1.774 ; 1.702 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 1.776 ; 1.704 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 1.774 ; 1.702 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 1.686 ; 1.635 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 1.742 ; 1.670 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 1.756 ; 1.684 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 1.764 ; 1.692 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 1.763 ; 1.691 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 1.760 ; 1.688 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 1.775 ; 1.703 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 1.775 ; 1.703 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 1.748 ; 1.676 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 1.748 ; 1.676 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 1.765 ; 1.693 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 1.777 ; 1.705 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 1.767 ; 1.695 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 1.522 ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 5.510 ; 5.232 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 4.663 ; 4.830 ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 4.334 ; 4.441 ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 1.274 ;       ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 1.370 ; 1.320 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 1.505 ; 1.434 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 1.523 ; 1.452 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 1.522 ; 1.451 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 1.370 ; 1.320 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 1.472 ; 1.401 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 1.520 ; 1.449 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 1.477 ; 1.406 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 1.471 ; 1.400 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 1.516 ; 1.445 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 1.516 ; 1.445 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 1.513 ; 1.442 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 1.513 ; 1.442 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 1.516 ; 1.445 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 1.514 ; 1.443 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 1.427 ; 1.377 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 1.482 ; 1.411 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 1.496 ; 1.425 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 1.504 ; 1.433 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 1.502 ; 1.431 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 1.500 ; 1.429 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 1.515 ; 1.444 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 1.515 ; 1.444 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 1.488 ; 1.417 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 1.488 ; 1.417 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 1.505 ; 1.434 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 1.516 ; 1.445 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 1.506 ; 1.435 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 1.232 ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+-----------------------------------------------------------+----------+-------+-----------+---------+---------------------+
; Clock                                                     ; Setup    ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+----------+-------+-----------+---------+---------------------+
; Worst-case Slack                                          ; -9.655   ; 0.175 ; -7.858    ; 1.610   ; 3.003               ;
;  clk                                                      ; 12.247   ; 0.182 ; 15.907    ; 1.610   ; 9.272               ;
;  video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -9.655   ; 0.175 ; -7.858    ; 2.809   ; 3.003               ;
; Design-wide TNS                                           ; -220.28  ; 0.0   ; -2059.623 ; 0.0     ; 0.0                 ;
;  clk                                                      ; 0.000    ; 0.000 ; 0.000     ; 0.000   ; 0.000               ;
;  video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; -220.280 ; 0.000 ; -2059.623 ; 0.000   ; 0.000               ;
+-----------------------------------------------------------+----------+-------+-----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hdmi_scl  ; clk        ; 2.595 ; 2.948 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; 2.837 ; 3.208 ; Rise       ; clk             ;
; key[*]    ; clk        ; 2.713 ; 2.987 ; Rise       ; clk             ;
;  key[0]   ; clk        ; 2.713 ; 2.987 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hdmi_scl  ; clk        ; -0.889 ; -1.721 ; Rise       ; clk             ;
; hdmi_sda  ; clk        ; -0.968 ; -1.802 ; Rise       ; clk             ;
; key[*]    ; clk        ; -0.948 ; -1.774 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -0.948 ; -1.774 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 11.558 ; 11.719 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 10.291 ; 10.119 ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 9.584  ; 9.351  ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 3.241  ;        ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 3.697  ; 3.580  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 3.680  ; 3.563  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 3.697  ; 3.580  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 3.696  ; 3.579  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 3.465  ; 3.362  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 3.644  ; 3.527  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 3.694  ; 3.577  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 3.649  ; 3.532  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 3.644  ; 3.527  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 3.691  ; 3.574  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 3.691  ; 3.574  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 3.687  ; 3.570  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 3.687  ; 3.570  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 3.691  ; 3.574  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 3.689  ; 3.572  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 3.520  ; 3.417  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 3.656  ; 3.539  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 3.671  ; 3.554  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 3.679  ; 3.562  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 3.676  ; 3.559  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 3.674  ; 3.557  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 3.689  ; 3.572  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 3.689  ; 3.572  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 3.662  ; 3.545  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 3.662  ; 3.545  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 3.680  ; 3.563  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 3.691  ; 3.574  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 3.681  ; 3.564  ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;        ; 3.068  ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+
; hdmi_nreset ; clk        ; 5.510 ; 5.232 ; Rise       ; clk                                                      ;
; hdmi_scl    ; clk        ; 4.663 ; 4.830 ; Rise       ; clk                                                      ;
; hdmi_sda    ; clk        ; 4.334 ; 4.441 ; Rise       ; clk                                                      ;
; hdmi_clk    ; clk        ; 1.274 ;       ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_d[*]   ; clk        ; 1.370 ; 1.320 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[0]  ; clk        ; 1.505 ; 1.434 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[1]  ; clk        ; 1.523 ; 1.452 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[2]  ; clk        ; 1.522 ; 1.451 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[3]  ; clk        ; 1.370 ; 1.320 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[4]  ; clk        ; 1.472 ; 1.401 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[5]  ; clk        ; 1.520 ; 1.449 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[6]  ; clk        ; 1.477 ; 1.406 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[7]  ; clk        ; 1.471 ; 1.400 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[8]  ; clk        ; 1.516 ; 1.445 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[9]  ; clk        ; 1.516 ; 1.445 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[10] ; clk        ; 1.513 ; 1.442 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[11] ; clk        ; 1.513 ; 1.442 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[12] ; clk        ; 1.516 ; 1.445 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[13] ; clk        ; 1.514 ; 1.443 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[14] ; clk        ; 1.427 ; 1.377 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[15] ; clk        ; 1.482 ; 1.411 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[16] ; clk        ; 1.496 ; 1.425 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[17] ; clk        ; 1.504 ; 1.433 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[18] ; clk        ; 1.502 ; 1.431 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[19] ; clk        ; 1.500 ; 1.429 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[20] ; clk        ; 1.515 ; 1.444 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[21] ; clk        ; 1.515 ; 1.444 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[22] ; clk        ; 1.488 ; 1.417 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
;  hdmi_d[23] ; clk        ; 1.488 ; 1.417 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_de     ; clk        ; 1.505 ; 1.434 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_hs     ; clk        ; 1.516 ; 1.445 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_vs     ; clk        ; 1.506 ; 1.435 ; Rise       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_clk    ; clk        ;       ; 1.232 ; Fall       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin         ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hdmi_nreset ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_clk    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_hs     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_vs     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_de     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[13]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[14]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[15]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[16]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[17]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[18]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[19]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[20]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[21]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[22]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_d[23]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_scl    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hdmi_sda    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; key[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; hdmi_scl ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; hdmi_sda ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hdmi_nreset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_clk    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_hs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_vs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_de     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; hdmi_d[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[13]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[14]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; hdmi_d[15]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[16]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[17]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[18]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[19]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[20]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[21]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[22]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_d[23]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_scl    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; hdmi_sda    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hdmi_nreset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_clk    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_hs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_vs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_de     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[13]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[14]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[15]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[16]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[17]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[18]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[19]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[20]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[21]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[22]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_d[23]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_scl    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; hdmi_sda    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hdmi_nreset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_clk    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_hs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_vs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_de     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; hdmi_d[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[13]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[14]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; hdmi_d[15]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[16]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[17]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[18]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[19]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[20]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[21]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[22]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_d[23]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_scl    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; hdmi_sda    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                 ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; clk                                                      ; clk                                                      ; 4595     ; 0        ; 0        ; 0        ;
; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 224      ; 0        ; 0        ; 0        ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6070     ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                  ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; clk                                                      ; clk                                                      ; 4595     ; 0        ; 0        ; 0        ;
; clk                                                      ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 224      ; 0        ; 0        ; 0        ;
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 6070     ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                                      ; 33       ; 0        ; 0        ; 0        ;
; clk        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 297      ; 0        ; 0        ; 0        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                 ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                                      ; 33       ; 0        ; 0        ; 0        ;
; clk        ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 297      ; 0        ; 0        ; 0        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed Aug 09 13:43:11 2017
Info: Command: quartus_sta an9134_test -c an9134_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'an9134_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {video_pll_m0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 32 -multiply_by 95 -duty_cycle 50.00 -name {video_pll_m0|altpll_component|auto_generated|pll1|clk[0]} {video_pll_m0|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.655
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.655      -220.280 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    12.247         0.000 clk 
Info (332146): Worst-case hold slack is 0.425
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.425         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.446         0.000 clk 
Info (332146): Worst-case recovery slack is -7.858
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.858     -2059.623 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    15.907         0.000 clk 
Info (332146): Worst-case removal slack is 3.463
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.463         0.000 clk 
    Info (332119):     5.702         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 3.023
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.023         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.775         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.907
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.907      -201.705 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    12.753         0.000 clk 
Info (332146): Worst-case hold slack is 0.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.375         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.395         0.000 clk 
Info (332146): Worst-case recovery slack is -7.020
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.020     -1827.914 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.270         0.000 clk 
Info (332146): Worst-case removal slack is 3.103
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.103         0.000 clk 
    Info (332119):     5.009         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 3.003
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.003         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.783         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.525
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.525      -103.213 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.502         0.000 clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.175         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.182         0.000 clk 
Info (332146): Worst-case recovery slack is -3.679
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.679      -984.996 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    18.072         0.000 clk 
Info (332146): Worst-case removal slack is 1.610
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.610         0.000 clk 
    Info (332119):     2.809         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 3.148
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.148         0.000 video_pll_m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.272         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 514 megabytes
    Info: Processing ended: Wed Aug 09 13:43:22 2017
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:05


