http://www.ict.cas.cn/kycg/cg/200905/t20090531_2371751.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
         "龙芯2号高性能通用处理器"是在"十五"863计算机软硬件技术主题重点课题"高性能通用CPU芯片全定制实现及系统集成（项目编号：2002AA110010）"和中国科学院知识创新工程重大项目"高性能通用CPU芯片研制（项目编号：KGCX2－109）"支持下完成的重大成果。        项目的研究目标是研制出具有自主知识产权、达到国内领先水平和国际先进水平的64位高性能通用处理器芯片龙芯2号（Godson-2），初步解决我国要害部门和关键应用领域因为缺乏自主的高性能通用CPU芯片而造成的信息系统安全隐患；同时，形成自主的64位通用CPU芯核，为建立国产通用CPU芯片和SOC芯片产业奠定基础。        主要研究内容包括：（1）高性能CPU的结构设计技术，包括超流水和超标量技术、乱序执行技术、高性能处理器的存储层次技术等。（2）高性能CPU的设计与验证技术。利用先进的EDA工具和设计验证方法，对所设计的Godson-2 CPU进行正确性测试和性能验证。（3）高性能CPU的全定制物理设计。主要包括：根据Godson-2 CPU的结构和性能要求，建立深亚微米高速集成电路的设计流程；研究保障设计成功的设计方法学，如可重用设计、可扩展设计、物理综合方法等；根据代工厂家提供的单元库和设计规划，完成CPU芯片的物理综合、布局布线和版图设计；进行相关的深亚微米设计技术研究，探索建立深亚微米高速CPU芯片的设计流程；对某些单元进行全定制实现。        龙芯2号完成的主要技术指标和参数：  主频达到500MHZ；兼容MIPS III指令系统，字长64位。  9级指令流水线，包括取指、预译码、译码、重命名、进入队列、发射、读寄存器、执行、提交等流水阶段，功能部件间实现Forward机制。  采用四发射结构，5个功能部件，包括两个定点部件、两个浮点部件、以及一个访存部件。浮点部件与IEEE 754标准兼容，全流水浮点加减乘运算，硬件实现的浮点除法和开方运算。对浮点部件进行了功能扩充，实现了64位和32位的定点功能以及与SSE2类似的媒体处理功能。  实现乱序执行技术。使用Group保留站+ROB的动态调度结构，定点和 浮点保留站各为16项，Reorder Buffer为32 项；通过物理寄存器到逻辑寄存器映射进行寄存器重命名，定点和浮点物理寄存器各为64项；使用混合预测+Gshare + BTB + RAS的转移猜测方式，BHT表2K项，BTB表16项，RAS 4项。  64项TLB，每项进行两页的虚实地址转化，页大小在4KB到4MB之间可变。一个独立的16项指令TLB。在TLB中增加可执行位抵御缓冲区溢出的攻击。  片上有分离的一级指令和数据CACHE各64KB，4路组相联。支持多达8MB的片外二级Cache。        实现Non-blocking的CACHE访问结构、Load Speculation、动态Memory Disambiguation、Miss操作的关键字优先访问等访存优化技术、提高访存性能。        龙芯2号高性能通用处理器是中国科学院知识创新工程重大项目和863重点项目的阶段性成果，它以高端嵌入式应用、桌面应用和服务器应用为主要目标，是一款与主流微处理器系列兼容的通用CPU芯片。龙芯2号的成功推广应用，不仅可以消除我国信息产业长期缺"芯"所造成的安全隐患，而且必将改变我国信息产业由于缺少自主核心技术所带来的低利润问题。        龙芯2号高性能通用处理器芯片，运行稳定可靠，主频已经达到500MHZ，实际性能测试结果表明，完全满足中低端PC和低端服务器需求。龙芯2号的应用领域极为广泛，包括：Linux桌面PC、低端服务器、网络防火墙、路由器交换机、网络计算机、无盘工作站等。
