0.6
2018.2
Jun 14 2018
20:41:02
D:/MyCodes/vivado/ALU_4bits/ALU_4bits.sim/sim_1/behav/xsim/glbl.v,1507081072,verilog,,,,glbl,,,,,,,,
D:/MyCodes/vivado/ALU_4bits/ALU_4bits.srcs/sim_1/new/ALU_4bits_tb.sv,1650890846,systemVerilog,,,,ALU_4bits_tb,,,,,,,,
D:/MyCodes/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/new/alu.sv,1650891084,systemVerilog,,D:/MyCodes/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/new/fulladder.sv,,alu,,,,,,,,
D:/MyCodes/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/new/fulladder.sv,1650813549,systemVerilog,,D:/MyCodes/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/new/rca.sv,,fulladder,,,,,,,,
D:/MyCodes/vivado/ALU_4bits/ALU_4bits.srcs/sources_1/new/rca.sv,1650879696,systemVerilog,,D:/MyCodes/vivado/ALU_4bits/ALU_4bits.srcs/sim_1/new/ALU_4bits_tb.sv,,rca,,,,,,,,
