# 时序检查

- 建立时间检查

  ***要保证Launch路径延时 <u>小于等于</u> Capture路径***

  ![image-20220416231046682](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416231046682.png)

- 保持时间检查

  ***要保证Launch路径时间 <u>超过</u> Capture路径***

  ![image-20220416231309743](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416231309743.png)

> 静态时序分析的路径有两种起点和两种终点
>
> - 路径起点
>   - Cell/Pin_CLK
>   - Design/Input_Port
> - 路径终点
>   - Cell/Pin_D
>   - Design/Output_Port

1. **建立时间检查**（Setup Timing Check）

   - Reg-to-Reg模型

      > 两条网络
      >
      > - launch网络
      >
      >***Launch 网络时序分析的计算结果为Data Arrival Time***
      >
      > - capture网络
      >
      >   ***Capture 网络时序分析的计算结果为 Slack***

      ![image-20220416210515126](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416210515126.png)

      ***要求数据路径延时要小于时钟偏斜与建立时间之和 —— Launch端延迟要小于Capture端采样时间点***

      ***<font color=blue size=5>对Tdp取最大值，若能满足公式，则其他Tdp都能满足时序，不会发生时序违例</font>***

   - **InputPort-to-reg模型**

      ![image-20220416213201119](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416213201119.png)

     > 约束：
     >
     > ```tcl
     > # 约束一个虚拟时钟
     > create_clock -name VIRTUAL_CLKM -period 10 -waveform {0 5}
     > # 对虚拟时钟域约束Input Port Delay
     > set_input_delay -clock VIRTUAL_CLKM -max 2.55 [get_ports INA]
     > ```

     <font color=red size=5>***Input Port Delay算在Launch网络中，用于计算 Data Arrival Time***</font>

   - **Reg-to-OutputPort**

      ![image-20220416213946716](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416213946716.png)

     > 除了约束OutputDelay，还需要对负载进行约束
     >
     > ```tcl
     > # 约束OutputDelay
     > set_output_delay -clock VIRTUAL_CLKP -max 5.1 [get_ports ROUT]
     > # 约束负载 set_load
     > set_load 0.02 [get_ports ROUT]
     > ```

     ![image-20220416214217971](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416214217971.png)

     <font color=red size=5>***Output Delay具体体现在Capture路径中，包含了Capture DFF的Setup Time***</font>

   - **Input-to-Output Path**

     ![image-20220416214859977](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416214859977.png)

     > 约束
     >
     > ```tcl
     > set_input_delay -clock VIRTUAL_CLKM -max 3.6 [get_ports INB]
     > set_output_delay -clock VIRTUAL_CLKM -max 5.8 [get_ports ROUT]
     > ```
     >
     > 

2. **保持时间检查**（Hold Timing Check）

   > Hold Timing Check 也是分Launch Path和Capture Path
   >
   > - 保持时间检查是从LaunchPath的有效时钟边沿到CapturePath的相同时钟边沿
   > - 保持时间检查独立于时钟周期
   > - 保持时间检查对CapturePath的有效时钟边沿执行

   - **Reg-to-Reg**

     ![image-20220416225141369](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416225141369.png)

     ![image-20220416225414146](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416225414146.png)

     ***<font color=blue size=5>对Tdp取最小值，若能满足公式，则其他Tdp都能满足时序，不会发生时序违例</font>***

     <u>***<font color=green size=6>建立时间检查中Tdp取最大值，保持时间检查中Tdp取最小值</font>***</u>

     > PT工具中使用大值减去小值，在保持时间检查中使用Launch端的DataArrivalTime减去Capture端的Tskew与Thold

   - Reg-to-OutputPort

     ![image-20220416230349497](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416230349497.png)

     > 约束
     >
     > ```tcl
     > set_output_delay -clock VIRTUAL_CLKP -min 2.5 [get_ports ROUT]
     > ```

   - InputPort-to-OutputPort

     ![image-20220416230557046](C:\Users\Jiazm556\AppData\Roaming\Typora\typora-user-images\image-20220416230557046.png)

     > 约束
     >
     > ```tcl
     > # Input Constrain
     > set_input_delay -clock VIRTUAL_CLKM -min 1.8 [get_ports INB]
     > set_input_transition 0.8 [get_ports INB]
     > 
     > # Output Constrain
     > set_output_delay -clock VIRTUAL_CLKM -min 3.2 [get_ports POUT]
     > set_load -pin_load 0.15 [get_ports POUT]
     > ```
     >
     > 
