TimeQuest Timing Analyzer report for SeqShiftUnit_Demo
Fri Mar 24 14:43:50 2017
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst3|clkOut'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst3|clkOut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; SeqShiftUnit_Demo                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst3|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst3|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 200.2 MHz  ; 200.2 MHz       ; CLOCK_50                 ;                                                ;
; 563.38 MHz ; 437.64 MHz      ; ClkDividerN:inst3|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.995 ; -77.995       ;
; ClkDividerN:inst3|clkOut ; -0.775 ; -3.161        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK_50                 ; 0.449 ; 0.000         ;
; ClkDividerN:inst3|clkOut ; 0.462 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst3|clkOut ; -1.285 ; -10.280       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.995 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.914      ;
; -3.982 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.901      ;
; -3.878 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.797      ;
; -3.736 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.655      ;
; -3.715 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.634      ;
; -3.684 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.602      ;
; -3.680 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.599      ;
; -3.659 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.578      ;
; -3.650 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.568      ;
; -3.639 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.557      ;
; -3.610 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.529      ;
; -3.587 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.506      ;
; -3.559 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.478      ;
; -3.523 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.441      ;
; -3.514 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.432      ;
; -3.430 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.349      ;
; -3.415 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.333      ;
; -3.373 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.291      ;
; -3.335 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.253      ;
; -3.289 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.207      ;
; -3.246 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.165      ;
; -3.219 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.217 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.135      ;
; -3.183 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.101      ;
; -3.176 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.094      ;
; -3.042 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.959      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.933 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.850      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.931 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.848      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.838 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.755      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.784 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.702      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.771 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.689      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
; -2.710 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.627      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst3|clkOut'                                                                                                                   ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.775 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.696      ;
; -0.771 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.692      ;
; -0.618 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.539      ;
; -0.610 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.531      ;
; -0.331 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.252      ;
; -0.273 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.194      ;
; -0.270 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.191      ;
; -0.269 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.190      ;
; -0.259 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.180      ;
; -0.258 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.179      ;
; -0.254 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.175      ;
; -0.251 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.172      ;
; -0.247 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.168      ;
; -0.190 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 1.111      ;
; -0.052 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 0.973      ;
; 0.086  ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 0.835      ;
; 0.096  ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 0.825      ;
; 0.096  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.077     ; 0.825      ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                            ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.449 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.716      ;
; 0.641 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.647 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.647 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.653 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.920      ;
; 0.656 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.659 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.665 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.933      ;
; 0.673 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.940      ;
; 0.675 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.942      ;
; 0.959 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.228      ;
; 0.968 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.969 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; ClkDividerN:inst3|clkOut           ; ClkDividerN:inst3|clkOut           ; ClkDividerN:inst3|clkOut ; CLOCK_50    ; 0.000        ; 3.086      ; 4.504      ;
; 0.970 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.979 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.979 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.982 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.249      ;
; 0.983 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.986 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.991 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.000 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.267      ;
; 1.005 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.272      ;
; 1.080 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.082 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.349      ;
; 1.085 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.087 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.354      ;
; 1.091 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.358      ;
; 1.095 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.100 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.103 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.370      ;
; 1.105 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.106 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.108 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.375      ;
; 1.109 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.110 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.110 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.112 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.379      ;
; 1.113 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.117 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.384      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst3|clkOut'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.462 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.725      ;
; 0.463 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.726      ;
; 0.470 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.733      ;
; 0.645 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.908      ;
; 0.673 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.936      ;
; 0.676 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.939      ;
; 0.681 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.944      ;
; 0.681 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.944      ;
; 0.688 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.951      ;
; 0.714 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.977      ;
; 0.732 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 0.995      ;
; 0.818 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 1.081      ;
; 0.819 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 1.082      ;
; 0.848 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 1.111      ;
; 0.939 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 1.202      ;
; 1.022 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 1.285      ;
; 1.024 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 1.287      ;
; 1.138 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.077      ; 1.401      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 219.35 MHz ; 219.35 MHz      ; CLOCK_50                 ;                                                ;
; 626.96 MHz ; 437.64 MHz      ; ClkDividerN:inst3|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.559 ; -69.545       ;
; ClkDividerN:inst3|clkOut ; -0.595 ; -2.010        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK_50                 ; 0.405 ; 0.000         ;
; ClkDividerN:inst3|clkOut ; 0.426 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst3|clkOut ; -1.285 ; -10.280       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.559 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.487      ;
; -3.546 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.474      ;
; -3.458 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.386      ;
; -3.359 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.287      ;
; -3.309 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.237      ;
; -3.309 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.237      ;
; -3.282 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.209      ;
; -3.252 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.179      ;
; -3.242 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.170      ;
; -3.239 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.166      ;
; -3.228 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.156      ;
; -3.208 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.136      ;
; -3.196 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.124      ;
; -3.165 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.092      ;
; -3.157 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.084      ;
; -3.087 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.015      ;
; -3.041 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.968      ;
; -3.006 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.933      ;
; -3.005 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.932      ;
; -2.925 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.852      ;
; -2.894 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.821      ;
; -2.890 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.818      ;
; -2.880 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.807      ;
; -2.836 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.763      ;
; -2.824 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.751      ;
; -2.708 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.634      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.641 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.567      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.558 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.484      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.463 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.390      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.461 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.388      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.441 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'                                                                                                                    ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.595 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.525      ;
; -0.592 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.522      ;
; -0.451 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.381      ;
; -0.445 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.375      ;
; -0.188 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.118      ;
; -0.143 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.073      ;
; -0.141 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.071      ;
; -0.138 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.068      ;
; -0.129 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.059      ;
; -0.128 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.058      ;
; -0.123 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.053      ;
; -0.122 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.052      ;
; -0.118 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 1.048      ;
; -0.065 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 0.995      ;
; 0.047  ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 0.883      ;
; 0.179  ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 0.751      ;
; 0.188  ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 0.742      ;
; 0.188  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.069     ; 0.742      ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.405 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.649      ;
; 0.584 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.828      ;
; 0.586 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.589 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.833      ;
; 0.591 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.591 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.591 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.596 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.840      ;
; 0.598 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.603 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.607 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.851      ;
; 0.608 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.852      ;
; 0.614 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.858      ;
; 0.617 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 0.861      ;
; 0.872 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.872 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.872 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.874 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.874 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.874 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.875 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.875 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.875 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.876 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.120      ;
; 0.879 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.879 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.879 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.883 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.127      ;
; 0.883 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.127      ;
; 0.885 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.885 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.886 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.890 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.890 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.890 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.895 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.139      ;
; 0.895 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.139      ;
; 0.897 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.898 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.898 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.902 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.902 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.902 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.913 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.157      ;
; 0.971 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.215      ;
; 0.971 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.215      ;
; 0.973 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.217      ;
; 0.974 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.974 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.974 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.975 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.219      ;
; 0.981 ; ClkDividerN:inst3|clkOut           ; ClkDividerN:inst3|clkOut           ; ClkDividerN:inst3|clkOut ; CLOCK_50    ; 0.000        ; 2.804      ; 4.199      ;
; 0.982 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.982 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.982 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.984 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.984 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.984 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.985 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.986 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.230      ;
; 0.987 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.994 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.237      ;
; 0.994 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.995 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.239      ;
; 0.995 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.239      ;
; 0.996 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.240      ;
; 0.997 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.241      ;
; 0.998 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.998 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 1.000 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.000 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.001 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.001 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.005 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.249      ;
; 1.007 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.251      ;
; 1.008 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.008 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.252      ;
; 1.012 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.073      ; 1.256      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'                                                                                                                    ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.426 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.666      ;
; 0.426 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.666      ;
; 0.433 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.673      ;
; 0.582 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.822      ;
; 0.615 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.855      ;
; 0.619 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.859      ;
; 0.622 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.862      ;
; 0.623 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.863      ;
; 0.628 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.868      ;
; 0.652 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.892      ;
; 0.667 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.907      ;
; 0.755 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.995      ;
; 0.756 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 0.996      ;
; 0.783 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 1.023      ;
; 0.864 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 1.104      ;
; 0.938 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 1.178      ;
; 0.941 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 1.181      ;
; 1.044 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.069      ; 1.284      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -1.404 ; -24.207       ;
; ClkDividerN:inst3|clkOut ; 0.131  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst3|clkOut ; 0.203 ; 0.000         ;
; CLOCK_50                 ; 0.204 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -31.620       ;
; ClkDividerN:inst3|clkOut ; -1.000 ; -8.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.404 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.350      ;
; -1.399 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.345      ;
; -1.374 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.320      ;
; -1.340 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.286      ;
; -1.322 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.268      ;
; -1.281 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.227      ;
; -1.279 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.225      ;
; -1.275 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.221      ;
; -1.249 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.194      ;
; -1.240 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.186      ;
; -1.236 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.182      ;
; -1.216 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.161      ;
; -1.216 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.161      ;
; -1.214 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.159      ;
; -1.214 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.159      ;
; -1.192 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.137      ;
; -1.169 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.115      ;
; -1.137 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.083      ;
; -1.128 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.073      ;
; -1.111 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.056      ;
; -1.081 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.026      ;
; -1.071 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.016      ;
; -1.070 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.015      ;
; -1.065 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.010      ;
; -1.014 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.959      ;
; -1.011 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.956      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.924 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.919 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.864      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.843 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.789      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.838 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.784 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.131 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.813      ;
; 0.136 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.808      ;
; 0.205 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.739      ;
; 0.208 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.736      ;
; 0.334 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.610      ;
; 0.372 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.572      ;
; 0.374 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.570      ;
; 0.374 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.570      ;
; 0.375 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.569      ;
; 0.377 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.567      ;
; 0.380 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.564      ;
; 0.384 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.560      ;
; 0.386 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.558      ;
; 0.410 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.534      ;
; 0.474 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.470      ;
; 0.547 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.397      ;
; 0.551 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.393      ;
; 0.552 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.043     ; 0.392      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'                                                                                                                    ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.203 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.330      ;
; 0.204 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.331      ;
; 0.207 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.334      ;
; 0.277 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.404      ;
; 0.304 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.431      ;
; 0.308 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.435      ;
; 0.309 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.436      ;
; 0.310 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.437      ;
; 0.312 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.439      ;
; 0.326 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.453      ;
; 0.336 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.463      ;
; 0.360 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.487      ;
; 0.362 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.489      ;
; 0.379 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.506      ;
; 0.419 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.546      ;
; 0.460 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.587      ;
; 0.460 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.587      ;
; 0.516 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.043      ; 0.643      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.204 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.330      ;
; 0.224 ; ClkDividerN:inst3|clkOut           ; ClkDividerN:inst3|clkOut           ; ClkDividerN:inst3|clkOut ; CLOCK_50    ; 0.000        ; 1.654      ; 2.097      ;
; 0.292 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.298 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.308 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.310 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.436      ;
; 0.441 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.447 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.468 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.594      ;
; 0.471 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.597      ;
; 0.504 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.507 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.510 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
; 0.512 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.515 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.521 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.521 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.523 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.524 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.527 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -3.995  ; 0.203 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -3.995  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst3|clkOut ; -0.775  ; 0.203 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -81.156 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                 ; -77.995 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst3|clkOut ; -3.161  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0        ; 0        ; 0        ; 19       ;
; ClkDividerN:inst3|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0        ; 0        ; 0        ; 19       ;
; ClkDividerN:inst3|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition
    Info: Processing started: Fri Mar 24 14:43:48 2017
Info: Command: quartus_sta SeqShiftUnit_Demo -c SeqShiftUnit_Demo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqShiftUnit_Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst3|clkOut ClkDividerN:inst3|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.995
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.995             -77.995 CLOCK_50 
    Info (332119):    -0.775              -3.161 ClkDividerN:inst3|clkOut 
Info (332146): Worst-case hold slack is 0.449
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.449               0.000 CLOCK_50 
    Info (332119):     0.462               0.000 ClkDividerN:inst3|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:inst3|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.559
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.559             -69.545 CLOCK_50 
    Info (332119):    -0.595              -2.010 ClkDividerN:inst3|clkOut 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 CLOCK_50 
    Info (332119):     0.426               0.000 ClkDividerN:inst3|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:inst3|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.404             -24.207 CLOCK_50 
    Info (332119):     0.131               0.000 ClkDividerN:inst3|clkOut 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.203               0.000 ClkDividerN:inst3|clkOut 
    Info (332119):     0.204               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.620 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:inst3|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 867 megabytes
    Info: Processing ended: Fri Mar 24 14:43:50 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


