# REPOSITÍRIOS DE CÓDIGO EM VERILOG HDL




###  Repositório onde compartilho meus códigos em verilog HDL
### Repository where I share my codes in verilog HDL
```
                *************************************************************** 
                *    * * * * *       * * * * *       * * * * *       * * *    *  
                *   *               *       *       *               *     *   *   
                *  * * * * *       * *  *  *       *    * * *      * * * * *  *   
                * *               *               *       *       *         * *   
                **               *               * * * * *       *           **   
                *************************************************************** 
```
    



OLÁ, MEU NOME É TARCÍSIO, E ESTOU CURSANDO ENGENHARIA DE COMPUTAÇÃO
NO CEFET-MG.
RESOLVI ABRIR ESSE ESPAÇO PARA COMPARTILHAR ALGUNS 
CÓDIGOS EM VERILOG QUE DESENVOLVI AO LONGO DO CURSO DE SISTEMAS DIGITAIS.

COMO SOU UM ENTUSIASTA DA ÁREA DE HARDWARE, ADQUIRI UMA FPGA, SEMELHANTE 
A QUE USAMOS NOS LABORATÓRIOS DA UNIVERSIDADE, PARA BRINCAR E FAZER ALGUNS PROJETOS.
NO INÍCIO DO CURSO DE SISTEMAS DIGITAIS, ACHEI A DOCUMENTAÇÃO, DE VERILOG, EM PORTUGUÊS, 
POUCO INTUITIVA ENTÃO COMENTEI EM TODOS OS CÓDIGOS O PASSO A PASSO DO DESENVOLVIMETO.

ALGUMAS EXPECIFICAÇÕES DA MINHA FPGA:

MODELO: PLACA RZ-EASYFPGA ALTERA CYCLONE IV EP4CE6
CRISTAL OSCILADOR: 50MHZ
Memória: 64 MBits

[AQUI] (https://www.embarcados.com.br/placa-de-fpga-com-cyclone-iv/) UM LINK COM MAIS DETALHES 
[AQUI] (http://bit.ly/3rV8QjT ONDE IMPORTEI) A PEÇA
 

*****************
*   ARQUIVOS    *
*****************

1 - Clock_50MHZ_to_1HZ
    * DIVISOR DE CLOCK( CLOCK DIVIDER). RECEBE UM CLOCK DE 50MHZ E GERA UMA SAÍDA DE 1HZ.

2 - Contador_com_led
    * CONTADOR DE 0 ATÉ 15 EM BINÁRIO. O CONTAGEM É EXIBIDO NOS LEDS.

3 - Contador_com_display
    *CONTADOR DE 0 ATÉ 15 EM BINÁRIO. O CONTAGEM É EXIBIDO NOS LEDS e no LCD.

4 - assignments.txt
    * ALGUMAS PINAGENS PARA O MODELO DA MINHA PLACA.