TimeQuest Timing Analyzer report for 230_Project_Master
Thu Mar 31 00:33:25 2016
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clock'
 24. Fast Model Hold: 'Clock'
 25. Fast Model Minimum Pulse Width: 'Clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Web Edition ;
; Revision Name      ; 230_Project_Master                               ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C15AF484C6                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------+
; Slow Model Fmax Summary                       ;
+---------+-----------------+------------+------+
; Fmax    ; Restricted Fmax ; Clock Name ; Note ;
+---------+-----------------+------------+------+
; 7.0 MHz ; 7.0 MHz         ; Clock      ;      ;
+---------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; Clock ; -141.914 ; -7075.911     ;
+-------+----------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -387.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                          ;
+----------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -141.914 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.954    ;
; -141.914 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.954    ;
; -141.870 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 142.906    ;
; -141.870 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 142.906    ;
; -141.748 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.788    ;
; -141.748 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.788    ;
; -141.699 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.739    ;
; -141.699 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.739    ;
; -141.333 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.362    ;
; -141.333 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.362    ;
; -141.326 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.355    ;
; -141.326 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.355    ;
; -141.273 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.302    ;
; -141.273 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.302    ;
; -141.266 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.295    ;
; -141.266 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.295    ;
; -141.195 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.224    ;
; -141.195 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.224    ;
; -141.108 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.148    ;
; -141.104 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.144    ;
; -141.101 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.141    ;
; -141.097 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.137    ;
; -141.064 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; 0.000      ; 142.100    ;
; -141.060 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 142.096    ;
; -141.057 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 142.093    ;
; -141.053 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 142.089    ;
; -141.026 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.066    ;
; -141.026 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 142.066    ;
; -141.001 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.030    ;
; -141.001 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 142.030    ;
; -140.942 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.982    ;
; -140.938 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.978    ;
; -140.935 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.975    ;
; -140.931 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.971    ;
; -140.927 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.956    ;
; -140.927 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.956    ;
; -140.893 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.933    ;
; -140.889 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.929    ;
; -140.886 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.926    ;
; -140.882 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.922    ;
; -140.871 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.904    ;
; -140.871 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.904    ;
; -140.709 ; ControlUnit:ControlUn|stage[20] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.749    ;
; -140.709 ; ControlUnit:ControlUn|stage[20] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.749    ;
; -140.527 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.556    ;
; -140.523 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.552    ;
; -140.520 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.549    ;
; -140.520 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.549    ;
; -140.516 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.545    ;
; -140.516 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.545    ;
; -140.513 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.542    ;
; -140.510 ; ControlUnit:ControlUn|stage[16] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.543    ;
; -140.510 ; ControlUnit:ControlUn|stage[16] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.543    ;
; -140.509 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.538    ;
; -140.508 ; ControlUnit:ControlUn|stage[21] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.548    ;
; -140.508 ; ControlUnit:ControlUn|stage[21] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.548    ;
; -140.487 ; ControlUnit:ControlUn|stage[10] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.520    ;
; -140.487 ; ControlUnit:ControlUn|stage[10] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.520    ;
; -140.467 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.496    ;
; -140.463 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.492    ;
; -140.460 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.489    ;
; -140.460 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.489    ;
; -140.456 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.485    ;
; -140.456 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.485    ;
; -140.453 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.482    ;
; -140.449 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.478    ;
; -140.423 ; ControlUnit:ControlUn|stage[11] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.456    ;
; -140.423 ; ControlUnit:ControlUn|stage[11] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.456    ;
; -140.422 ; ControlUnit:ControlUn|stage[15] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.455    ;
; -140.422 ; ControlUnit:ControlUn|stage[15] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.455    ;
; -140.420 ; ControlUnit:ControlUn|stage[17] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.453    ;
; -140.420 ; ControlUnit:ControlUn|stage[17] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.453    ;
; -140.389 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.418    ;
; -140.385 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.414    ;
; -140.382 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.411    ;
; -140.378 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.407    ;
; -140.361 ; ControlUnit:ControlUn|stage[12] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.394    ;
; -140.361 ; ControlUnit:ControlUn|stage[12] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.394    ;
; -140.276 ; ControlUnit:ControlUn|stage[13] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.309    ;
; -140.276 ; ControlUnit:ControlUn|stage[13] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.309    ;
; -140.220 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.260    ;
; -140.216 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.256    ;
; -140.213 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.253    ;
; -140.209 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 141.249    ;
; -140.208 ; ControlUnit:ControlUn|stage[14] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.241    ;
; -140.208 ; ControlUnit:ControlUn|stage[14] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.241    ;
; -140.195 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.224    ;
; -140.191 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.220    ;
; -140.188 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.217    ;
; -140.184 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.213    ;
; -140.121 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.150    ;
; -140.117 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.146    ;
; -140.114 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.143    ;
; -140.110 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.139    ;
; -140.065 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.098    ;
; -140.061 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.094    ;
; -140.058 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.091    ;
; -140.054 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 141.087    ;
; -140.035 ; ControlUnit:ControlUn|stage[28] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.064    ;
; -140.035 ; ControlUnit:ControlUn|stage[28] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 141.064    ;
+----------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                             ;
+-------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ControlUnit:ControlUn|stage[1]                    ; ControlUnit:ControlUn|stage[1]                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[0]                    ; ControlUnit:ControlUn|stage[0]                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|ir_enable                   ; ControlUnit:ControlUn|ir_enable                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[28]                   ; ControlUnit:ControlUn|stage[28]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[27]                   ; ControlUnit:ControlUn|stage[27]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[26]                   ; ControlUnit:ControlUn|stage[26]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[25]                   ; ControlUnit:ControlUn|stage[25]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[3]                    ; ControlUnit:ControlUn|stage[3]                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[4]                    ; ControlUnit:ControlUn|stage[4]                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[6]                    ; ControlUnit:ControlUn|stage[6]                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[5]                    ; ControlUnit:ControlUn|stage[5]                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[7]                    ; ControlUnit:ControlUn|stage[7]                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[10]                   ; ControlUnit:ControlUn|stage[10]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[8]                    ; ControlUnit:ControlUn|stage[8]                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[15]                   ; ControlUnit:ControlUn|stage[15]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[18]                   ; ControlUnit:ControlUn|stage[18]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[11]                   ; ControlUnit:ControlUn|stage[11]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[14]                   ; ControlUnit:ControlUn|stage[14]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[24]                   ; ControlUnit:ControlUn|stage[24]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|stage[23]                   ; ControlUnit:ControlUn|stage[23]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|b_inv                       ; ControlUnit:ControlUn|b_inv                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|extend[1]                   ; ControlUnit:ControlUn|extend[1]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:ControlUn|rf_write                    ; ControlUnit:ControlUn|rf_write                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; buffReg16:RB|output[8]                            ; buffReg16:RM|output[8]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.527 ; buffReg16:RB|output[10]                           ; buffReg16:RM|output[10]                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; buffReg16:RA|output[7]                            ; buffReg16:RZ|output[7]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; buffReg16:RB|output[3]                            ; buffReg16:RM|output[3]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; buffReg16:RZ|output[11]                           ; buffReg16:RY|output[11]                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; buffReg16:RZ|output[12]                           ; buffReg16:RY|output[12]                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; buffReg16:RZ|output[7]                            ; buffReg16:RY|output[7]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.536 ; buffReg16:RB|output[2]                            ; buffReg16:RM|output[2]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.802      ;
; 0.667 ; buffReg16:RB|output[4]                            ; buffReg16:RM|output[4]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.677 ; buffReg16:RB|output[1]                            ; buffReg16:RM|output[1]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.943      ;
; 0.677 ; buffReg16:RB|output[0]                            ; buffReg16:RM|output[0]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.943      ;
; 0.752 ; buffReg16:RA|output[1]                            ; buffReg16:RZ|output[1]                             ; Clock        ; Clock       ; 0.000        ; -0.009     ; 1.009      ;
; 0.767 ; buffReg16:RA|output[9]                            ; buffReg16:RZ|output[9]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.033      ;
; 0.816 ; buffReg16:RA|output[11]                           ; buffReg16:RZ|output[11]                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.082      ;
; 0.824 ; buffReg16:RA|output[6]                            ; buffReg16:RZ|output[6]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.837 ; buffReg16:RA|output[12]                           ; buffReg16:RZ|output[12]                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.103      ;
; 0.994 ; buffReg16:RA|output[14]                           ; buffReg16:RZ|output[14]                            ; Clock        ; Clock       ; 0.000        ; -0.010     ; 1.250      ;
; 1.167 ; buffReg16:RY|output[14]                           ; SixteenRegisterFile:inst11|Reg16:inst15|output[14] ; Clock        ; Clock       ; -0.500       ; 0.000      ; 0.933      ;
; 1.168 ; buffReg16:RY|output[4]                            ; SixteenRegisterFile:inst11|Reg16:inst15|output[4]  ; Clock        ; Clock       ; -0.500       ; 0.000      ; 0.934      ;
; 1.169 ; buffReg16:RY|output[3]                            ; SixteenRegisterFile:inst11|Reg16:inst11|output[3]  ; Clock        ; Clock       ; -0.500       ; 0.000      ; 0.935      ;
; 1.170 ; buffReg16:RY|output[15]                           ; SixteenRegisterFile:inst11|Reg16:inst15|output[15] ; Clock        ; Clock       ; -0.500       ; 0.000      ; 0.936      ;
; 1.171 ; buffReg16:RY|output[11]                           ; SixteenRegisterFile:inst11|Reg16:inst3|output[11]  ; Clock        ; Clock       ; -0.500       ; 0.000      ; 0.937      ;
; 1.176 ; buffReg16:RY|output[13]                           ; SixteenRegisterFile:inst11|Reg16:inst11|output[13] ; Clock        ; Clock       ; -0.500       ; 0.000      ; 0.942      ;
; 1.221 ; buffReg16:RZ|output[10]                           ; buffReg16:RY|output[10]                            ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.488      ;
; 1.225 ; buffReg16:RA|output[8]                            ; buffReg16:RZ|output[8]                             ; Clock        ; Clock       ; 0.000        ; -0.007     ; 1.484      ;
; 1.231 ; buffReg16:RZ|output[9]                            ; buffReg16:RY|output[9]                             ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.498      ;
; 1.240 ; buffReg16:RZ|output[1]                            ; buffReg16:RY|output[1]                             ; Clock        ; Clock       ; 0.000        ; 0.013      ; 1.519      ;
; 1.244 ; buffReg16:RB|output[15]                           ; buffReg16:RM|output[15]                            ; Clock        ; Clock       ; 0.000        ; -0.006     ; 1.504      ;
; 1.254 ; buffReg16:RZ|output[0]                            ; buffReg16:RY|output[0]                             ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.529      ;
; 1.257 ; buffReg16:RZ|output[3]                            ; buffReg16:RY|output[3]                             ; Clock        ; Clock       ; 0.000        ; 0.019      ; 1.542      ;
; 1.260 ; buffReg16:RZ|output[8]                            ; buffReg16:RY|output[8]                             ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.535      ;
; 1.277 ; buffReg16:RZ|output[6]                            ; buffReg16:RY|output[6]                             ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.540      ;
; 1.281 ; SixteenRegisterFile:inst11|Reg16:inst2|output[8]  ; buffReg16:RB|output[8]                             ; Clock        ; Clock       ; -0.500       ; 0.000      ; 1.047      ;
; 1.291 ; buffReg16:RZ|output[5]                            ; buffReg16:RY|output[5]                             ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.554      ;
; 1.341 ; ControlUnit:ControlUn|stage[21]                   ; ControlUnit:ControlUn|stage[21]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.607      ;
; 1.342 ; IR24:IR3|output[9]                                ; buffReg16:RA|output[2]                             ; Clock        ; Clock       ; 0.000        ; -0.017     ; 1.591      ;
; 1.343 ; buffReg16:RY|output[13]                           ; SixteenRegisterFile:inst11|Reg16:inst8|output[13]  ; Clock        ; Clock       ; -0.500       ; -0.001     ; 1.108      ;
; 1.345 ; buffReg16:RY|output[13]                           ; SixteenRegisterFile:inst11|Reg16:inst10|output[13] ; Clock        ; Clock       ; -0.500       ; -0.001     ; 1.110      ;
; 1.346 ; ControlUnit:ControlUn|stage[13]                   ; ControlUnit:ControlUn|stage[13]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.612      ;
; 1.355 ; IR24:IR3|output[9]                                ; buffReg16:RA|output[5]                             ; Clock        ; Clock       ; 0.000        ; -0.017     ; 1.604      ;
; 1.361 ; buffReg16:RY|output[15]                           ; SixteenRegisterFile:inst11|Reg16:inst14|output[15] ; Clock        ; Clock       ; -0.500       ; 0.017      ; 1.144      ;
; 1.365 ; buffReg16:RA|output[0]                            ; buffReg16:RZ|output[0]                             ; Clock        ; Clock       ; 0.000        ; -0.007     ; 1.624      ;
; 1.373 ; buffReg16:RZ|output[2]                            ; buffReg16:RY|output[2]                             ; Clock        ; Clock       ; 0.000        ; 0.013      ; 1.652      ;
; 1.376 ; IR24:IR3|output[9]                                ; buffReg16:RA|output[3]                             ; Clock        ; Clock       ; 0.000        ; -0.017     ; 1.625      ;
; 1.378 ; buffReg16:RA|output[3]                            ; buffReg16:RZ|output[3]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.644      ;
; 1.380 ; IR24:IR3|output[9]                                ; buffReg16:RA|output[4]                             ; Clock        ; Clock       ; 0.000        ; -0.017     ; 1.629      ;
; 1.385 ; IR24:IR3|output[9]                                ; buffReg16:RA|output[15]                            ; Clock        ; Clock       ; 0.000        ; -0.017     ; 1.634      ;
; 1.385 ; buffReg16:RZ|output[14]                           ; buffReg16:RY|output[14]                            ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.652      ;
; 1.395 ; ControlUnit:ControlUn|stage[30]                   ; ControlUnit:ControlUn|stage[30]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.661      ;
; 1.408 ; ControlUnit:ControlUn|stage[31]                   ; ControlUnit:ControlUn|stage[31]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.674      ;
; 1.414 ; ControlUnit:ControlUn|stage[20]                   ; ControlUnit:ControlUn|stage[20]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.680      ;
; 1.416 ; buffReg16:RA|output[14]                           ; ProcessorStatusRegister:inst12|C_Out               ; Clock        ; Clock       ; 0.000        ; -0.010     ; 1.672      ;
; 1.421 ; SixteenRegisterFile:inst11|Reg16:inst2|output[5]  ; buffReg16:RB|output[5]                             ; Clock        ; Clock       ; -0.500       ; 0.000      ; 1.187      ;
; 1.446 ; buffReg16:RB|output[14]                           ; buffReg16:RM|output[14]                            ; Clock        ; Clock       ; 0.000        ; -0.006     ; 1.706      ;
; 1.449 ; buffReg16:RB|output[11]                           ; buffReg16:RM|output[11]                            ; Clock        ; Clock       ; 0.000        ; -0.006     ; 1.709      ;
; 1.459 ; buffReg16:RZ|output[15]                           ; buffReg16:RY|output[15]                            ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.723      ;
; 1.479 ; buffReg16:RA|output[4]                            ; buffReg16:RZ|output[4]                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.745      ;
; 1.502 ; buffReg16:RB|output[12]                           ; buffReg16:RM|output[12]                            ; Clock        ; Clock       ; 0.000        ; -0.006     ; 1.762      ;
; 1.540 ; ControlUnit:ControlUn|stage[22]                   ; ControlUnit:ControlUn|stage[22]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.806      ;
; 1.551 ; SixteenRegisterFile:inst11|Reg16:inst3|output[7]  ; buffReg16:RA|output[7]                             ; Clock        ; Clock       ; -0.500       ; 0.000      ; 1.317      ;
; 1.557 ; ControlUnit:ControlUn|stage[9]                    ; ControlUnit:ControlUn|stage[9]                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.823      ;
; 1.560 ; SixteenRegisterFile:inst11|Reg16:inst2|output[7]  ; buffReg16:RB|output[7]                             ; Clock        ; Clock       ; -0.500       ; 0.000      ; 1.326      ;
; 1.561 ; buffReg16:RB|output[13]                           ; buffReg16:RM|output[13]                            ; Clock        ; Clock       ; 0.000        ; -0.006     ; 1.821      ;
; 1.561 ; SixteenRegisterFile:inst11|Reg16:inst2|output[9]  ; buffReg16:RB|output[9]                             ; Clock        ; Clock       ; -0.500       ; 0.000      ; 1.327      ;
; 1.561 ; SixteenRegisterFile:inst11|Reg16:inst2|output[6]  ; buffReg16:RB|output[6]                             ; Clock        ; Clock       ; -0.500       ; 0.000      ; 1.327      ;
; 1.563 ; buffReg16:RZ|output[13]                           ; buffReg16:RY|output[13]                            ; Clock        ; Clock       ; 0.000        ; 0.020      ; 1.849      ;
; 1.564 ; SixteenRegisterFile:inst11|Reg16:inst3|output[10] ; buffReg16:RA|output[10]                            ; Clock        ; Clock       ; -0.500       ; 0.000      ; 1.330      ;
; 1.568 ; IR24:IR3|output[8]                                ; buffReg16:RA|output[5]                             ; Clock        ; Clock       ; 0.000        ; -0.017     ; 1.817      ;
; 1.571 ; ControlUnit:ControlUn|stage[2]                    ; ControlUnit:ControlUn|alu_op[1]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.837      ;
; 1.572 ; ControlUnit:ControlUn|stage[2]                    ; ControlUnit:ControlUn|alu_op[0]                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.838      ;
; 1.574 ; buffReg16:RA|output[9]                            ; buffReg16:RZ|output[10]                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.840      ;
; 1.576 ; ControlUnit:ControlUn|stage[2]                    ; ControlUnit:ControlUn|stage[2]                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.842      ;
; 1.584 ; buffReg16:RY|output[3]                            ; SixteenRegisterFile:inst11|Reg16:inst9|output[3]   ; Clock        ; Clock       ; -0.500       ; 0.000      ; 1.350      ;
; 1.589 ; buffReg16:RA|output[10]                           ; buffReg16:RZ|output[10]                            ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.858      ;
; 1.594 ; buffReg16:RA|output[13]                           ; buffReg16:RZ|output[13]                            ; Clock        ; Clock       ; 0.000        ; -0.010     ; 1.850      ;
; 1.596 ; SixteenRegisterFile:inst11|Reg16:inst2|output[12] ; buffReg16:RA|output[12]                            ; Clock        ; Clock       ; -0.500       ; 0.000      ; 1.362      ;
; 1.596 ; buffReg16:RY|output[14]                           ; SixteenRegisterFile:inst11|Reg16:inst14|output[14] ; Clock        ; Clock       ; -0.500       ; 0.017      ; 1.379      ;
+-------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|alu_op[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|alu_op[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|alu_op[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|alu_op[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|b_inv     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|b_inv     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|extend[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|extend[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|ir_enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|ir_enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|rf_write  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|rf_write  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[12]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[12]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[13]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[13]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[14]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[14]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[15]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[15]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[16]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[16]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[17]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[17]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[18]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[18]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[19]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[19]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[1]              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; Instruction[*]   ; Clock      ; 4.272   ; 4.272   ; Rise       ; Clock           ;
;  Instruction[0]  ; Clock      ; 3.742   ; 3.742   ; Rise       ; Clock           ;
;  Instruction[1]  ; Clock      ; 4.173   ; 4.173   ; Rise       ; Clock           ;
;  Instruction[2]  ; Clock      ; 4.272   ; 4.272   ; Rise       ; Clock           ;
;  Instruction[3]  ; Clock      ; 4.053   ; 4.053   ; Rise       ; Clock           ;
;  Instruction[4]  ; Clock      ; 4.073   ; 4.073   ; Rise       ; Clock           ;
;  Instruction[5]  ; Clock      ; 4.207   ; 4.207   ; Rise       ; Clock           ;
;  Instruction[6]  ; Clock      ; 4.211   ; 4.211   ; Rise       ; Clock           ;
;  Instruction[7]  ; Clock      ; 3.912   ; 3.912   ; Rise       ; Clock           ;
;  Instruction[8]  ; Clock      ; 3.765   ; 3.765   ; Rise       ; Clock           ;
;  Instruction[9]  ; Clock      ; 4.129   ; 4.129   ; Rise       ; Clock           ;
;  Instruction[10] ; Clock      ; 3.758   ; 3.758   ; Rise       ; Clock           ;
;  Instruction[11] ; Clock      ; 4.174   ; 4.174   ; Rise       ; Clock           ;
;  Instruction[12] ; Clock      ; 3.762   ; 3.762   ; Rise       ; Clock           ;
;  Instruction[13] ; Clock      ; 3.976   ; 3.976   ; Rise       ; Clock           ;
;  Instruction[14] ; Clock      ; 3.512   ; 3.512   ; Rise       ; Clock           ;
;  Instruction[15] ; Clock      ; 3.684   ; 3.684   ; Rise       ; Clock           ;
;  Instruction[16] ; Clock      ; 3.663   ; 3.663   ; Rise       ; Clock           ;
;  Instruction[17] ; Clock      ; 3.647   ; 3.647   ; Rise       ; Clock           ;
;  Instruction[18] ; Clock      ; 3.520   ; 3.520   ; Rise       ; Clock           ;
;  Instruction[19] ; Clock      ; 3.756   ; 3.756   ; Rise       ; Clock           ;
;  Instruction[20] ; Clock      ; 4.086   ; 4.086   ; Rise       ; Clock           ;
;  Instruction[21] ; Clock      ; 3.962   ; 3.962   ; Rise       ; Clock           ;
;  Instruction[22] ; Clock      ; -0.310  ; -0.310  ; Rise       ; Clock           ;
;  Instruction[23] ; Clock      ; -0.400  ; -0.400  ; Rise       ; Clock           ;
; Reset            ; Clock      ; 143.384 ; 143.384 ; Rise       ; Clock           ;
; mfc              ; Clock      ; 9.880   ; 9.880   ; Rise       ; Clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Instruction[*]   ; Clock      ; 0.630  ; 0.630  ; Rise       ; Clock           ;
;  Instruction[0]  ; Clock      ; -3.512 ; -3.512 ; Rise       ; Clock           ;
;  Instruction[1]  ; Clock      ; -3.943 ; -3.943 ; Rise       ; Clock           ;
;  Instruction[2]  ; Clock      ; -4.042 ; -4.042 ; Rise       ; Clock           ;
;  Instruction[3]  ; Clock      ; -3.823 ; -3.823 ; Rise       ; Clock           ;
;  Instruction[4]  ; Clock      ; -3.843 ; -3.843 ; Rise       ; Clock           ;
;  Instruction[5]  ; Clock      ; -3.977 ; -3.977 ; Rise       ; Clock           ;
;  Instruction[6]  ; Clock      ; -3.981 ; -3.981 ; Rise       ; Clock           ;
;  Instruction[7]  ; Clock      ; -3.682 ; -3.682 ; Rise       ; Clock           ;
;  Instruction[8]  ; Clock      ; -3.535 ; -3.535 ; Rise       ; Clock           ;
;  Instruction[9]  ; Clock      ; -3.899 ; -3.899 ; Rise       ; Clock           ;
;  Instruction[10] ; Clock      ; -3.528 ; -3.528 ; Rise       ; Clock           ;
;  Instruction[11] ; Clock      ; -3.944 ; -3.944 ; Rise       ; Clock           ;
;  Instruction[12] ; Clock      ; -3.532 ; -3.532 ; Rise       ; Clock           ;
;  Instruction[13] ; Clock      ; -3.746 ; -3.746 ; Rise       ; Clock           ;
;  Instruction[14] ; Clock      ; -3.282 ; -3.282 ; Rise       ; Clock           ;
;  Instruction[15] ; Clock      ; -3.454 ; -3.454 ; Rise       ; Clock           ;
;  Instruction[16] ; Clock      ; -3.433 ; -3.433 ; Rise       ; Clock           ;
;  Instruction[17] ; Clock      ; -3.417 ; -3.417 ; Rise       ; Clock           ;
;  Instruction[18] ; Clock      ; -3.290 ; -3.290 ; Rise       ; Clock           ;
;  Instruction[19] ; Clock      ; -3.526 ; -3.526 ; Rise       ; Clock           ;
;  Instruction[20] ; Clock      ; -3.856 ; -3.856 ; Rise       ; Clock           ;
;  Instruction[21] ; Clock      ; -3.732 ; -3.732 ; Rise       ; Clock           ;
;  Instruction[22] ; Clock      ; 0.540  ; 0.540  ; Rise       ; Clock           ;
;  Instruction[23] ; Clock      ; 0.630  ; 0.630  ; Rise       ; Clock           ;
; Reset            ; Clock      ; -0.478 ; -0.478 ; Rise       ; Clock           ;
; mfc              ; Clock      ; -4.544 ; -4.544 ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ALU_Out[*]    ; Clock      ; 24.338 ; 24.338 ; Rise       ; Clock           ;
;  ALU_Out[0]   ; Clock      ; 11.791 ; 11.791 ; Rise       ; Clock           ;
;  ALU_Out[1]   ; Clock      ; 13.236 ; 13.236 ; Rise       ; Clock           ;
;  ALU_Out[2]   ; Clock      ; 14.033 ; 14.033 ; Rise       ; Clock           ;
;  ALU_Out[3]   ; Clock      ; 13.851 ; 13.851 ; Rise       ; Clock           ;
;  ALU_Out[4]   ; Clock      ; 15.607 ; 15.607 ; Rise       ; Clock           ;
;  ALU_Out[5]   ; Clock      ; 15.429 ; 15.429 ; Rise       ; Clock           ;
;  ALU_Out[6]   ; Clock      ; 16.450 ; 16.450 ; Rise       ; Clock           ;
;  ALU_Out[7]   ; Clock      ; 17.529 ; 17.529 ; Rise       ; Clock           ;
;  ALU_Out[8]   ; Clock      ; 17.434 ; 17.434 ; Rise       ; Clock           ;
;  ALU_Out[9]   ; Clock      ; 19.002 ; 19.002 ; Rise       ; Clock           ;
;  ALU_Out[10]  ; Clock      ; 18.945 ; 18.945 ; Rise       ; Clock           ;
;  ALU_Out[11]  ; Clock      ; 21.579 ; 21.579 ; Rise       ; Clock           ;
;  ALU_Out[12]  ; Clock      ; 21.819 ; 21.819 ; Rise       ; Clock           ;
;  ALU_Out[13]  ; Clock      ; 22.854 ; 22.854 ; Rise       ; Clock           ;
;  ALU_Out[14]  ; Clock      ; 22.374 ; 22.374 ; Rise       ; Clock           ;
;  ALU_Out[15]  ; Clock      ; 24.338 ; 24.338 ; Rise       ; Clock           ;
; ALU_op[*]     ; Clock      ; 6.858  ; 6.858  ; Rise       ; Clock           ;
;  ALU_op[0]    ; Clock      ; 6.673  ; 6.673  ; Rise       ; Clock           ;
;  ALU_op[1]    ; Clock      ; 6.858  ; 6.858  ; Rise       ; Clock           ;
; B_Inv         ; Clock      ; 6.686  ; 6.686  ; Rise       ; Clock           ;
; C_Out         ; Clock      ; 7.707  ; 7.707  ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 17.292 ; 17.292 ; Rise       ; Clock           ;
;  DataS[0]     ; Clock      ; 16.741 ; 16.741 ; Rise       ; Clock           ;
;  DataS[1]     ; Clock      ; 16.799 ; 16.799 ; Rise       ; Clock           ;
;  DataS[2]     ; Clock      ; 16.850 ; 16.850 ; Rise       ; Clock           ;
;  DataS[3]     ; Clock      ; 17.292 ; 17.292 ; Rise       ; Clock           ;
;  DataS[4]     ; Clock      ; 17.090 ; 17.090 ; Rise       ; Clock           ;
;  DataS[5]     ; Clock      ; 16.372 ; 16.372 ; Rise       ; Clock           ;
;  DataS[6]     ; Clock      ; 16.763 ; 16.763 ; Rise       ; Clock           ;
;  DataS[7]     ; Clock      ; 16.686 ; 16.686 ; Rise       ; Clock           ;
;  DataS[8]     ; Clock      ; 16.272 ; 16.272 ; Rise       ; Clock           ;
;  DataS[9]     ; Clock      ; 16.823 ; 16.823 ; Rise       ; Clock           ;
;  DataS[10]    ; Clock      ; 16.125 ; 16.125 ; Rise       ; Clock           ;
;  DataS[11]    ; Clock      ; 17.187 ; 17.187 ; Rise       ; Clock           ;
;  DataS[12]    ; Clock      ; 16.662 ; 16.662 ; Rise       ; Clock           ;
;  DataS[13]    ; Clock      ; 16.422 ; 16.422 ; Rise       ; Clock           ;
;  DataS[14]    ; Clock      ; 17.218 ; 17.218 ; Rise       ; Clock           ;
;  DataS[15]    ; Clock      ; 16.585 ; 16.585 ; Rise       ; Clock           ;
; DataT[*]      ; Clock      ; 17.190 ; 17.190 ; Rise       ; Clock           ;
;  DataT[0]     ; Clock      ; 15.899 ; 15.899 ; Rise       ; Clock           ;
;  DataT[1]     ; Clock      ; 16.255 ; 16.255 ; Rise       ; Clock           ;
;  DataT[2]     ; Clock      ; 16.231 ; 16.231 ; Rise       ; Clock           ;
;  DataT[3]     ; Clock      ; 17.190 ; 17.190 ; Rise       ; Clock           ;
;  DataT[4]     ; Clock      ; 15.494 ; 15.494 ; Rise       ; Clock           ;
;  DataT[5]     ; Clock      ; 16.099 ; 16.099 ; Rise       ; Clock           ;
;  DataT[6]     ; Clock      ; 16.235 ; 16.235 ; Rise       ; Clock           ;
;  DataT[7]     ; Clock      ; 15.418 ; 15.418 ; Rise       ; Clock           ;
;  DataT[8]     ; Clock      ; 15.784 ; 15.784 ; Rise       ; Clock           ;
;  DataT[9]     ; Clock      ; 15.810 ; 15.810 ; Rise       ; Clock           ;
;  DataT[10]    ; Clock      ; 16.435 ; 16.435 ; Rise       ; Clock           ;
;  DataT[11]    ; Clock      ; 16.383 ; 16.383 ; Rise       ; Clock           ;
;  DataT[12]    ; Clock      ; 16.206 ; 16.206 ; Rise       ; Clock           ;
;  DataT[13]    ; Clock      ; 15.746 ; 15.746 ; Rise       ; Clock           ;
;  DataT[14]    ; Clock      ; 15.710 ; 15.710 ; Rise       ; Clock           ;
;  DataT[15]    ; Clock      ; 16.192 ; 16.192 ; Rise       ; Clock           ;
; IR[*]         ; Clock      ; 8.543  ; 8.543  ; Rise       ; Clock           ;
;  IR[0]        ; Clock      ; 7.249  ; 7.249  ; Rise       ; Clock           ;
;  IR[1]        ; Clock      ; 8.543  ; 8.543  ; Rise       ; Clock           ;
;  IR[2]        ; Clock      ; 7.625  ; 7.625  ; Rise       ; Clock           ;
;  IR[3]        ; Clock      ; 7.583  ; 7.583  ; Rise       ; Clock           ;
;  IR[4]        ; Clock      ; 7.695  ; 7.695  ; Rise       ; Clock           ;
;  IR[5]        ; Clock      ; 7.029  ; 7.029  ; Rise       ; Clock           ;
;  IR[6]        ; Clock      ; 7.251  ; 7.251  ; Rise       ; Clock           ;
;  IR[7]        ; Clock      ; 7.301  ; 7.301  ; Rise       ; Clock           ;
;  IR[8]        ; Clock      ; 7.246  ; 7.246  ; Rise       ; Clock           ;
;  IR[9]        ; Clock      ; 7.489  ; 7.489  ; Rise       ; Clock           ;
;  IR[10]       ; Clock      ; 8.222  ; 8.222  ; Rise       ; Clock           ;
;  IR[11]       ; Clock      ; 7.284  ; 7.284  ; Rise       ; Clock           ;
;  IR[12]       ; Clock      ; 7.457  ; 7.457  ; Rise       ; Clock           ;
;  IR[13]       ; Clock      ; 7.469  ; 7.469  ; Rise       ; Clock           ;
;  IR[14]       ; Clock      ; 6.723  ; 6.723  ; Rise       ; Clock           ;
;  IR[15]       ; Clock      ; 6.974  ; 6.974  ; Rise       ; Clock           ;
;  IR[16]       ; Clock      ; 7.128  ; 7.128  ; Rise       ; Clock           ;
;  IR[17]       ; Clock      ; 6.707  ; 6.707  ; Rise       ; Clock           ;
;  IR[18]       ; Clock      ; 7.149  ; 7.149  ; Rise       ; Clock           ;
;  IR[19]       ; Clock      ; 8.448  ; 8.448  ; Rise       ; Clock           ;
;  IR[20]       ; Clock      ; 6.686  ; 6.686  ; Rise       ; Clock           ;
;  IR[21]       ; Clock      ; 8.345  ; 8.345  ; Rise       ; Clock           ;
;  IR[22]       ; Clock      ; 7.144  ; 7.144  ; Rise       ; Clock           ;
;  IR[23]       ; Clock      ; 7.877  ; 7.877  ; Rise       ; Clock           ;
; IR_Enable     ; Clock      ; 8.628  ; 8.628  ; Rise       ; Clock           ;
; Immediate[*]  ; Clock      ; 11.378 ; 11.378 ; Rise       ; Clock           ;
;  Immediate[0] ; Clock      ; 9.904  ; 9.904  ; Rise       ; Clock           ;
;  Immediate[1] ; Clock      ; 8.920  ; 8.920  ; Rise       ; Clock           ;
;  Immediate[2] ; Clock      ; 11.378 ; 11.378 ; Rise       ; Clock           ;
;  Immediate[3] ; Clock      ; 9.538  ; 9.538  ; Rise       ; Clock           ;
;  Immediate[4] ; Clock      ; 9.649  ; 9.649  ; Rise       ; Clock           ;
; InA[*]        ; Clock      ; 9.000  ; 9.000  ; Rise       ; Clock           ;
;  InA[0]       ; Clock      ; 7.623  ; 7.623  ; Rise       ; Clock           ;
;  InA[1]       ; Clock      ; 7.257  ; 7.257  ; Rise       ; Clock           ;
;  InA[2]       ; Clock      ; 7.836  ; 7.836  ; Rise       ; Clock           ;
;  InA[3]       ; Clock      ; 8.227  ; 8.227  ; Rise       ; Clock           ;
;  InA[4]       ; Clock      ; 8.213  ; 8.213  ; Rise       ; Clock           ;
;  InA[5]       ; Clock      ; 9.000  ; 9.000  ; Rise       ; Clock           ;
;  InA[6]       ; Clock      ; 7.211  ; 7.211  ; Rise       ; Clock           ;
;  InA[7]       ; Clock      ; 7.656  ; 7.656  ; Rise       ; Clock           ;
;  InA[8]       ; Clock      ; 7.267  ; 7.267  ; Rise       ; Clock           ;
;  InA[9]       ; Clock      ; 7.883  ; 7.883  ; Rise       ; Clock           ;
;  InA[10]      ; Clock      ; 7.250  ; 7.250  ; Rise       ; Clock           ;
;  InA[11]      ; Clock      ; 8.023  ; 8.023  ; Rise       ; Clock           ;
;  InA[12]      ; Clock      ; 8.245  ; 8.245  ; Rise       ; Clock           ;
;  InA[13]      ; Clock      ; 7.210  ; 7.210  ; Rise       ; Clock           ;
;  InA[14]      ; Clock      ; 8.417  ; 8.417  ; Rise       ; Clock           ;
;  InA[15]      ; Clock      ; 7.224  ; 7.224  ; Rise       ; Clock           ;
; InB[*]        ; Clock      ; 11.057 ; 11.057 ; Rise       ; Clock           ;
;  InB[0]       ; Clock      ; 9.258  ; 9.258  ; Rise       ; Clock           ;
;  InB[1]       ; Clock      ; 9.009  ; 9.009  ; Rise       ; Clock           ;
;  InB[2]       ; Clock      ; 9.916  ; 9.916  ; Rise       ; Clock           ;
;  InB[3]       ; Clock      ; 9.572  ; 9.572  ; Rise       ; Clock           ;
;  InB[4]       ; Clock      ; 9.406  ; 9.406  ; Rise       ; Clock           ;
;  InB[5]       ; Clock      ; 9.864  ; 9.864  ; Rise       ; Clock           ;
;  InB[6]       ; Clock      ; 10.567 ; 10.567 ; Rise       ; Clock           ;
;  InB[7]       ; Clock      ; 11.057 ; 11.057 ; Rise       ; Clock           ;
;  InB[8]       ; Clock      ; 9.344  ; 9.344  ; Rise       ; Clock           ;
;  InB[9]       ; Clock      ; 8.924  ; 8.924  ; Rise       ; Clock           ;
;  InB[10]      ; Clock      ; 10.334 ; 10.334 ; Rise       ; Clock           ;
;  InB[11]      ; Clock      ; 9.933  ; 9.933  ; Rise       ; Clock           ;
;  InB[12]      ; Clock      ; 9.928  ; 9.928  ; Rise       ; Clock           ;
;  InB[13]      ; Clock      ; 10.124 ; 10.124 ; Rise       ; Clock           ;
;  InB[14]      ; Clock      ; 9.212  ; 9.212  ; Rise       ; Clock           ;
;  InB[15]      ; Clock      ; 9.631  ; 9.631  ; Rise       ; Clock           ;
; N_Out         ; Clock      ; 7.252  ; 7.252  ; Rise       ; Clock           ;
; RB_Out[*]     ; Clock      ; 9.230  ; 9.230  ; Rise       ; Clock           ;
;  RB_Out[0]    ; Clock      ; 7.704  ; 7.704  ; Rise       ; Clock           ;
;  RB_Out[1]    ; Clock      ; 7.410  ; 7.410  ; Rise       ; Clock           ;
;  RB_Out[2]    ; Clock      ; 7.536  ; 7.536  ; Rise       ; Clock           ;
;  RB_Out[3]    ; Clock      ; 7.273  ; 7.273  ; Rise       ; Clock           ;
;  RB_Out[4]    ; Clock      ; 7.249  ; 7.249  ; Rise       ; Clock           ;
;  RB_Out[5]    ; Clock      ; 8.932  ; 8.932  ; Rise       ; Clock           ;
;  RB_Out[6]    ; Clock      ; 8.689  ; 8.689  ; Rise       ; Clock           ;
;  RB_Out[7]    ; Clock      ; 8.413  ; 8.413  ; Rise       ; Clock           ;
;  RB_Out[8]    ; Clock      ; 7.514  ; 7.514  ; Rise       ; Clock           ;
;  RB_Out[9]    ; Clock      ; 9.230  ; 9.230  ; Rise       ; Clock           ;
;  RB_Out[10]   ; Clock      ; 7.030  ; 7.030  ; Rise       ; Clock           ;
;  RB_Out[11]   ; Clock      ; 7.848  ; 7.848  ; Rise       ; Clock           ;
;  RB_Out[12]   ; Clock      ; 7.344  ; 7.344  ; Rise       ; Clock           ;
;  RB_Out[13]   ; Clock      ; 7.040  ; 7.040  ; Rise       ; Clock           ;
;  RB_Out[14]   ; Clock      ; 7.553  ; 7.553  ; Rise       ; Clock           ;
;  RB_Out[15]   ; Clock      ; 7.015  ; 7.015  ; Rise       ; Clock           ;
; RM_Out[*]     ; Clock      ; 8.291  ; 8.291  ; Rise       ; Clock           ;
;  RM_Out[0]    ; Clock      ; 7.028  ; 7.028  ; Rise       ; Clock           ;
;  RM_Out[1]    ; Clock      ; 7.583  ; 7.583  ; Rise       ; Clock           ;
;  RM_Out[2]    ; Clock      ; 7.309  ; 7.309  ; Rise       ; Clock           ;
;  RM_Out[3]    ; Clock      ; 7.183  ; 7.183  ; Rise       ; Clock           ;
;  RM_Out[4]    ; Clock      ; 7.320  ; 7.320  ; Rise       ; Clock           ;
;  RM_Out[5]    ; Clock      ; 6.642  ; 6.642  ; Rise       ; Clock           ;
;  RM_Out[6]    ; Clock      ; 6.648  ; 6.648  ; Rise       ; Clock           ;
;  RM_Out[7]    ; Clock      ; 6.663  ; 6.663  ; Rise       ; Clock           ;
;  RM_Out[8]    ; Clock      ; 8.291  ; 8.291  ; Rise       ; Clock           ;
;  RM_Out[9]    ; Clock      ; 6.650  ; 6.650  ; Rise       ; Clock           ;
;  RM_Out[10]   ; Clock      ; 7.353  ; 7.353  ; Rise       ; Clock           ;
;  RM_Out[11]   ; Clock      ; 7.350  ; 7.350  ; Rise       ; Clock           ;
;  RM_Out[12]   ; Clock      ; 6.800  ; 6.800  ; Rise       ; Clock           ;
;  RM_Out[13]   ; Clock      ; 6.797  ; 6.797  ; Rise       ; Clock           ;
;  RM_Out[14]   ; Clock      ; 7.078  ; 7.078  ; Rise       ; Clock           ;
;  RM_Out[15]   ; Clock      ; 7.575  ; 7.575  ; Rise       ; Clock           ;
; RY_Out[*]     ; Clock      ; 7.864  ; 7.864  ; Rise       ; Clock           ;
;  RY_Out[0]    ; Clock      ; 7.340  ; 7.340  ; Rise       ; Clock           ;
;  RY_Out[1]    ; Clock      ; 7.237  ; 7.237  ; Rise       ; Clock           ;
;  RY_Out[2]    ; Clock      ; 7.326  ; 7.326  ; Rise       ; Clock           ;
;  RY_Out[3]    ; Clock      ; 7.079  ; 7.079  ; Rise       ; Clock           ;
;  RY_Out[4]    ; Clock      ; 7.753  ; 7.753  ; Rise       ; Clock           ;
;  RY_Out[5]    ; Clock      ; 7.255  ; 7.255  ; Rise       ; Clock           ;
;  RY_Out[6]    ; Clock      ; 7.038  ; 7.038  ; Rise       ; Clock           ;
;  RY_Out[7]    ; Clock      ; 7.629  ; 7.629  ; Rise       ; Clock           ;
;  RY_Out[8]    ; Clock      ; 6.842  ; 6.842  ; Rise       ; Clock           ;
;  RY_Out[9]    ; Clock      ; 7.322  ; 7.322  ; Rise       ; Clock           ;
;  RY_Out[10]   ; Clock      ; 7.067  ; 7.067  ; Rise       ; Clock           ;
;  RY_Out[11]   ; Clock      ; 7.758  ; 7.758  ; Rise       ; Clock           ;
;  RY_Out[12]   ; Clock      ; 7.366  ; 7.366  ; Rise       ; Clock           ;
;  RY_Out[13]   ; Clock      ; 6.973  ; 6.973  ; Rise       ; Clock           ;
;  RY_Out[14]   ; Clock      ; 7.864  ; 7.864  ; Rise       ; Clock           ;
;  RY_Out[15]   ; Clock      ; 7.528  ; 7.528  ; Rise       ; Clock           ;
; RZ_Out[*]     ; Clock      ; 8.349  ; 8.349  ; Rise       ; Clock           ;
;  RZ_Out[0]    ; Clock      ; 7.788  ; 7.788  ; Rise       ; Clock           ;
;  RZ_Out[1]    ; Clock      ; 7.920  ; 7.920  ; Rise       ; Clock           ;
;  RZ_Out[2]    ; Clock      ; 7.468  ; 7.468  ; Rise       ; Clock           ;
;  RZ_Out[3]    ; Clock      ; 8.349  ; 8.349  ; Rise       ; Clock           ;
;  RZ_Out[4]    ; Clock      ; 7.881  ; 7.881  ; Rise       ; Clock           ;
;  RZ_Out[5]    ; Clock      ; 8.084  ; 8.084  ; Rise       ; Clock           ;
;  RZ_Out[6]    ; Clock      ; 7.524  ; 7.524  ; Rise       ; Clock           ;
;  RZ_Out[7]    ; Clock      ; 7.583  ; 7.583  ; Rise       ; Clock           ;
;  RZ_Out[8]    ; Clock      ; 7.276  ; 7.276  ; Rise       ; Clock           ;
;  RZ_Out[9]    ; Clock      ; 7.513  ; 7.513  ; Rise       ; Clock           ;
;  RZ_Out[10]   ; Clock      ; 7.208  ; 7.208  ; Rise       ; Clock           ;
;  RZ_Out[11]   ; Clock      ; 7.554  ; 7.554  ; Rise       ; Clock           ;
;  RZ_Out[12]   ; Clock      ; 7.353  ; 7.353  ; Rise       ; Clock           ;
;  RZ_Out[13]   ; Clock      ; 7.432  ; 7.432  ; Rise       ; Clock           ;
;  RZ_Out[14]   ; Clock      ; 7.667  ; 7.667  ; Rise       ; Clock           ;
;  RZ_Out[15]   ; Clock      ; 8.081  ; 8.081  ; Rise       ; Clock           ;
; RegS[*]       ; Clock      ; 11.010 ; 11.010 ; Rise       ; Clock           ;
;  RegS[0]      ; Clock      ; 11.010 ; 11.010 ; Rise       ; Clock           ;
;  RegS[1]      ; Clock      ; 9.962  ; 9.962  ; Rise       ; Clock           ;
;  RegS[2]      ; Clock      ; 10.171 ; 10.171 ; Rise       ; Clock           ;
;  RegS[3]      ; Clock      ; 10.128 ; 10.128 ; Rise       ; Clock           ;
; RegT[*]       ; Clock      ; 11.567 ; 11.567 ; Rise       ; Clock           ;
;  RegT[0]      ; Clock      ; 9.540  ; 9.540  ; Rise       ; Clock           ;
;  RegT[1]      ; Clock      ; 9.880  ; 9.880  ; Rise       ; Clock           ;
;  RegT[2]      ; Clock      ; 10.239 ; 10.239 ; Rise       ; Clock           ;
;  RegT[3]      ; Clock      ; 11.567 ; 11.567 ; Rise       ; Clock           ;
; V_Out         ; Clock      ; 7.413  ; 7.413  ; Rise       ; Clock           ;
; Z_Out         ; Clock      ; 7.363  ; 7.363  ; Rise       ; Clock           ;
; b_Select      ; Clock      ; 6.896  ; 6.896  ; Rise       ; Clock           ;
; rf_write      ; Clock      ; 7.463  ; 7.463  ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 12.670 ; 12.670 ; Fall       ; Clock           ;
;  DataS[0]     ; Clock      ; 11.822 ; 11.822 ; Fall       ; Clock           ;
;  DataS[1]     ; Clock      ; 11.672 ; 11.672 ; Fall       ; Clock           ;
;  DataS[2]     ; Clock      ; 11.847 ; 11.847 ; Fall       ; Clock           ;
;  DataS[3]     ; Clock      ; 12.248 ; 12.248 ; Fall       ; Clock           ;
;  DataS[4]     ; Clock      ; 12.629 ; 12.629 ; Fall       ; Clock           ;
;  DataS[5]     ; Clock      ; 11.925 ; 11.925 ; Fall       ; Clock           ;
;  DataS[6]     ; Clock      ; 11.846 ; 11.846 ; Fall       ; Clock           ;
;  DataS[7]     ; Clock      ; 12.193 ; 12.193 ; Fall       ; Clock           ;
;  DataS[8]     ; Clock      ; 11.659 ; 11.659 ; Fall       ; Clock           ;
;  DataS[9]     ; Clock      ; 12.083 ; 12.083 ; Fall       ; Clock           ;
;  DataS[10]    ; Clock      ; 12.092 ; 12.092 ; Fall       ; Clock           ;
;  DataS[11]    ; Clock      ; 12.395 ; 12.395 ; Fall       ; Clock           ;
;  DataS[12]    ; Clock      ; 12.670 ; 12.670 ; Fall       ; Clock           ;
;  DataS[13]    ; Clock      ; 12.211 ; 12.211 ; Fall       ; Clock           ;
;  DataS[14]    ; Clock      ; 12.155 ; 12.155 ; Fall       ; Clock           ;
;  DataS[15]    ; Clock      ; 11.875 ; 11.875 ; Fall       ; Clock           ;
; DataT[*]      ; Clock      ; 13.042 ; 13.042 ; Fall       ; Clock           ;
;  DataT[0]     ; Clock      ; 11.859 ; 11.859 ; Fall       ; Clock           ;
;  DataT[1]     ; Clock      ; 12.319 ; 12.319 ; Fall       ; Clock           ;
;  DataT[2]     ; Clock      ; 12.443 ; 12.443 ; Fall       ; Clock           ;
;  DataT[3]     ; Clock      ; 12.964 ; 12.964 ; Fall       ; Clock           ;
;  DataT[4]     ; Clock      ; 12.461 ; 12.461 ; Fall       ; Clock           ;
;  DataT[5]     ; Clock      ; 12.061 ; 12.061 ; Fall       ; Clock           ;
;  DataT[6]     ; Clock      ; 12.470 ; 12.470 ; Fall       ; Clock           ;
;  DataT[7]     ; Clock      ; 11.976 ; 11.976 ; Fall       ; Clock           ;
;  DataT[8]     ; Clock      ; 12.653 ; 12.653 ; Fall       ; Clock           ;
;  DataT[9]     ; Clock      ; 12.367 ; 12.367 ; Fall       ; Clock           ;
;  DataT[10]    ; Clock      ; 12.906 ; 12.906 ; Fall       ; Clock           ;
;  DataT[11]    ; Clock      ; 12.498 ; 12.498 ; Fall       ; Clock           ;
;  DataT[12]    ; Clock      ; 12.447 ; 12.447 ; Fall       ; Clock           ;
;  DataT[13]    ; Clock      ; 11.862 ; 11.862 ; Fall       ; Clock           ;
;  DataT[14]    ; Clock      ; 12.417 ; 12.417 ; Fall       ; Clock           ;
;  DataT[15]    ; Clock      ; 13.042 ; 13.042 ; Fall       ; Clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ALU_Out[*]    ; Clock      ; 7.997  ; 7.997  ; Rise       ; Clock           ;
;  ALU_Out[0]   ; Clock      ; 8.989  ; 8.989  ; Rise       ; Clock           ;
;  ALU_Out[1]   ; Clock      ; 8.122  ; 8.122  ; Rise       ; Clock           ;
;  ALU_Out[2]   ; Clock      ; 10.714 ; 10.714 ; Rise       ; Clock           ;
;  ALU_Out[3]   ; Clock      ; 8.530  ; 8.530  ; Rise       ; Clock           ;
;  ALU_Out[4]   ; Clock      ; 9.882  ; 9.882  ; Rise       ; Clock           ;
;  ALU_Out[5]   ; Clock      ; 9.099  ; 9.099  ; Rise       ; Clock           ;
;  ALU_Out[6]   ; Clock      ; 8.852  ; 8.852  ; Rise       ; Clock           ;
;  ALU_Out[7]   ; Clock      ; 8.181  ; 8.181  ; Rise       ; Clock           ;
;  ALU_Out[8]   ; Clock      ; 8.393  ; 8.393  ; Rise       ; Clock           ;
;  ALU_Out[9]   ; Clock      ; 8.350  ; 8.350  ; Rise       ; Clock           ;
;  ALU_Out[10]  ; Clock      ; 8.993  ; 8.993  ; Rise       ; Clock           ;
;  ALU_Out[11]  ; Clock      ; 9.288  ; 9.288  ; Rise       ; Clock           ;
;  ALU_Out[12]  ; Clock      ; 7.997  ; 7.997  ; Rise       ; Clock           ;
;  ALU_Out[13]  ; Clock      ; 9.626  ; 9.626  ; Rise       ; Clock           ;
;  ALU_Out[14]  ; Clock      ; 8.345  ; 8.345  ; Rise       ; Clock           ;
;  ALU_Out[15]  ; Clock      ; 9.715  ; 9.715  ; Rise       ; Clock           ;
; ALU_op[*]     ; Clock      ; 6.673  ; 6.673  ; Rise       ; Clock           ;
;  ALU_op[0]    ; Clock      ; 6.673  ; 6.673  ; Rise       ; Clock           ;
;  ALU_op[1]    ; Clock      ; 6.858  ; 6.858  ; Rise       ; Clock           ;
; B_Inv         ; Clock      ; 6.686  ; 6.686  ; Rise       ; Clock           ;
; C_Out         ; Clock      ; 7.707  ; 7.707  ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 9.179  ; 9.179  ; Rise       ; Clock           ;
;  DataS[0]     ; Clock      ; 9.452  ; 9.452  ; Rise       ; Clock           ;
;  DataS[1]     ; Clock      ; 9.438  ; 9.438  ; Rise       ; Clock           ;
;  DataS[2]     ; Clock      ; 9.384  ; 9.384  ; Rise       ; Clock           ;
;  DataS[3]     ; Clock      ; 10.021 ; 10.021 ; Rise       ; Clock           ;
;  DataS[4]     ; Clock      ; 9.929  ; 9.929  ; Rise       ; Clock           ;
;  DataS[5]     ; Clock      ; 9.179  ; 9.179  ; Rise       ; Clock           ;
;  DataS[6]     ; Clock      ; 9.820  ; 9.820  ; Rise       ; Clock           ;
;  DataS[7]     ; Clock      ; 10.408 ; 10.408 ; Rise       ; Clock           ;
;  DataS[8]     ; Clock      ; 9.691  ; 9.691  ; Rise       ; Clock           ;
;  DataS[9]     ; Clock      ; 9.957  ; 9.957  ; Rise       ; Clock           ;
;  DataS[10]    ; Clock      ; 10.090 ; 10.090 ; Rise       ; Clock           ;
;  DataS[11]    ; Clock      ; 9.716  ; 9.716  ; Rise       ; Clock           ;
;  DataS[12]    ; Clock      ; 9.426  ; 9.426  ; Rise       ; Clock           ;
;  DataS[13]    ; Clock      ; 9.211  ; 9.211  ; Rise       ; Clock           ;
;  DataS[14]    ; Clock      ; 9.775  ; 9.775  ; Rise       ; Clock           ;
;  DataS[15]    ; Clock      ; 9.780  ; 9.780  ; Rise       ; Clock           ;
; DataT[*]      ; Clock      ; 8.542  ; 8.542  ; Rise       ; Clock           ;
;  DataT[0]     ; Clock      ; 9.701  ; 9.701  ; Rise       ; Clock           ;
;  DataT[1]     ; Clock      ; 10.174 ; 10.174 ; Rise       ; Clock           ;
;  DataT[2]     ; Clock      ; 8.907  ; 8.907  ; Rise       ; Clock           ;
;  DataT[3]     ; Clock      ; 9.364  ; 9.364  ; Rise       ; Clock           ;
;  DataT[4]     ; Clock      ; 8.844  ; 8.844  ; Rise       ; Clock           ;
;  DataT[5]     ; Clock      ; 8.542  ; 8.542  ; Rise       ; Clock           ;
;  DataT[6]     ; Clock      ; 10.569 ; 10.569 ; Rise       ; Clock           ;
;  DataT[7]     ; Clock      ; 9.187  ; 9.187  ; Rise       ; Clock           ;
;  DataT[8]     ; Clock      ; 9.778  ; 9.778  ; Rise       ; Clock           ;
;  DataT[9]     ; Clock      ; 9.948  ; 9.948  ; Rise       ; Clock           ;
;  DataT[10]    ; Clock      ; 10.014 ; 10.014 ; Rise       ; Clock           ;
;  DataT[11]    ; Clock      ; 9.890  ; 9.890  ; Rise       ; Clock           ;
;  DataT[12]    ; Clock      ; 9.327  ; 9.327  ; Rise       ; Clock           ;
;  DataT[13]    ; Clock      ; 9.918  ; 9.918  ; Rise       ; Clock           ;
;  DataT[14]    ; Clock      ; 9.875  ; 9.875  ; Rise       ; Clock           ;
;  DataT[15]    ; Clock      ; 9.406  ; 9.406  ; Rise       ; Clock           ;
; IR[*]         ; Clock      ; 6.686  ; 6.686  ; Rise       ; Clock           ;
;  IR[0]        ; Clock      ; 7.249  ; 7.249  ; Rise       ; Clock           ;
;  IR[1]        ; Clock      ; 8.543  ; 8.543  ; Rise       ; Clock           ;
;  IR[2]        ; Clock      ; 7.625  ; 7.625  ; Rise       ; Clock           ;
;  IR[3]        ; Clock      ; 7.583  ; 7.583  ; Rise       ; Clock           ;
;  IR[4]        ; Clock      ; 7.695  ; 7.695  ; Rise       ; Clock           ;
;  IR[5]        ; Clock      ; 7.029  ; 7.029  ; Rise       ; Clock           ;
;  IR[6]        ; Clock      ; 7.251  ; 7.251  ; Rise       ; Clock           ;
;  IR[7]        ; Clock      ; 7.301  ; 7.301  ; Rise       ; Clock           ;
;  IR[8]        ; Clock      ; 7.246  ; 7.246  ; Rise       ; Clock           ;
;  IR[9]        ; Clock      ; 7.489  ; 7.489  ; Rise       ; Clock           ;
;  IR[10]       ; Clock      ; 8.222  ; 8.222  ; Rise       ; Clock           ;
;  IR[11]       ; Clock      ; 7.284  ; 7.284  ; Rise       ; Clock           ;
;  IR[12]       ; Clock      ; 7.457  ; 7.457  ; Rise       ; Clock           ;
;  IR[13]       ; Clock      ; 7.469  ; 7.469  ; Rise       ; Clock           ;
;  IR[14]       ; Clock      ; 6.723  ; 6.723  ; Rise       ; Clock           ;
;  IR[15]       ; Clock      ; 6.974  ; 6.974  ; Rise       ; Clock           ;
;  IR[16]       ; Clock      ; 7.128  ; 7.128  ; Rise       ; Clock           ;
;  IR[17]       ; Clock      ; 6.707  ; 6.707  ; Rise       ; Clock           ;
;  IR[18]       ; Clock      ; 7.149  ; 7.149  ; Rise       ; Clock           ;
;  IR[19]       ; Clock      ; 8.448  ; 8.448  ; Rise       ; Clock           ;
;  IR[20]       ; Clock      ; 6.686  ; 6.686  ; Rise       ; Clock           ;
;  IR[21]       ; Clock      ; 8.345  ; 8.345  ; Rise       ; Clock           ;
;  IR[22]       ; Clock      ; 7.144  ; 7.144  ; Rise       ; Clock           ;
;  IR[23]       ; Clock      ; 7.877  ; 7.877  ; Rise       ; Clock           ;
; IR_Enable     ; Clock      ; 8.628  ; 8.628  ; Rise       ; Clock           ;
; Immediate[*]  ; Clock      ; 7.487  ; 7.487  ; Rise       ; Clock           ;
;  Immediate[0] ; Clock      ; 8.210  ; 8.210  ; Rise       ; Clock           ;
;  Immediate[1] ; Clock      ; 7.487  ; 7.487  ; Rise       ; Clock           ;
;  Immediate[2] ; Clock      ; 9.768  ; 9.768  ; Rise       ; Clock           ;
;  Immediate[3] ; Clock      ; 8.290  ; 8.290  ; Rise       ; Clock           ;
;  Immediate[4] ; Clock      ; 8.006  ; 8.006  ; Rise       ; Clock           ;
; InA[*]        ; Clock      ; 7.210  ; 7.210  ; Rise       ; Clock           ;
;  InA[0]       ; Clock      ; 7.623  ; 7.623  ; Rise       ; Clock           ;
;  InA[1]       ; Clock      ; 7.257  ; 7.257  ; Rise       ; Clock           ;
;  InA[2]       ; Clock      ; 7.836  ; 7.836  ; Rise       ; Clock           ;
;  InA[3]       ; Clock      ; 8.227  ; 8.227  ; Rise       ; Clock           ;
;  InA[4]       ; Clock      ; 8.213  ; 8.213  ; Rise       ; Clock           ;
;  InA[5]       ; Clock      ; 9.000  ; 9.000  ; Rise       ; Clock           ;
;  InA[6]       ; Clock      ; 7.211  ; 7.211  ; Rise       ; Clock           ;
;  InA[7]       ; Clock      ; 7.656  ; 7.656  ; Rise       ; Clock           ;
;  InA[8]       ; Clock      ; 7.267  ; 7.267  ; Rise       ; Clock           ;
;  InA[9]       ; Clock      ; 7.883  ; 7.883  ; Rise       ; Clock           ;
;  InA[10]      ; Clock      ; 7.250  ; 7.250  ; Rise       ; Clock           ;
;  InA[11]      ; Clock      ; 8.023  ; 8.023  ; Rise       ; Clock           ;
;  InA[12]      ; Clock      ; 8.245  ; 8.245  ; Rise       ; Clock           ;
;  InA[13]      ; Clock      ; 7.210  ; 7.210  ; Rise       ; Clock           ;
;  InA[14]      ; Clock      ; 8.417  ; 8.417  ; Rise       ; Clock           ;
;  InA[15]      ; Clock      ; 7.224  ; 7.224  ; Rise       ; Clock           ;
; InB[*]        ; Clock      ; 7.301  ; 7.301  ; Rise       ; Clock           ;
;  InB[0]       ; Clock      ; 7.306  ; 7.306  ; Rise       ; Clock           ;
;  InB[1]       ; Clock      ; 7.301  ; 7.301  ; Rise       ; Clock           ;
;  InB[2]       ; Clock      ; 7.742  ; 7.742  ; Rise       ; Clock           ;
;  InB[3]       ; Clock      ; 7.660  ; 7.660  ; Rise       ; Clock           ;
;  InB[4]       ; Clock      ; 7.492  ; 7.492  ; Rise       ; Clock           ;
;  InB[5]       ; Clock      ; 8.160  ; 8.160  ; Rise       ; Clock           ;
;  InB[6]       ; Clock      ; 9.565  ; 9.565  ; Rise       ; Clock           ;
;  InB[7]       ; Clock      ; 10.225 ; 10.225 ; Rise       ; Clock           ;
;  InB[8]       ; Clock      ; 8.682  ; 8.682  ; Rise       ; Clock           ;
;  InB[9]       ; Clock      ; 8.281  ; 8.281  ; Rise       ; Clock           ;
;  InB[10]      ; Clock      ; 9.839  ; 9.839  ; Rise       ; Clock           ;
;  InB[11]      ; Clock      ; 8.804  ; 8.804  ; Rise       ; Clock           ;
;  InB[12]      ; Clock      ; 8.634  ; 8.634  ; Rise       ; Clock           ;
;  InB[13]      ; Clock      ; 8.828  ; 8.828  ; Rise       ; Clock           ;
;  InB[14]      ; Clock      ; 8.134  ; 8.134  ; Rise       ; Clock           ;
;  InB[15]      ; Clock      ; 8.621  ; 8.621  ; Rise       ; Clock           ;
; N_Out         ; Clock      ; 7.252  ; 7.252  ; Rise       ; Clock           ;
; RB_Out[*]     ; Clock      ; 7.015  ; 7.015  ; Rise       ; Clock           ;
;  RB_Out[0]    ; Clock      ; 7.704  ; 7.704  ; Rise       ; Clock           ;
;  RB_Out[1]    ; Clock      ; 7.410  ; 7.410  ; Rise       ; Clock           ;
;  RB_Out[2]    ; Clock      ; 7.536  ; 7.536  ; Rise       ; Clock           ;
;  RB_Out[3]    ; Clock      ; 7.273  ; 7.273  ; Rise       ; Clock           ;
;  RB_Out[4]    ; Clock      ; 7.249  ; 7.249  ; Rise       ; Clock           ;
;  RB_Out[5]    ; Clock      ; 8.932  ; 8.932  ; Rise       ; Clock           ;
;  RB_Out[6]    ; Clock      ; 8.689  ; 8.689  ; Rise       ; Clock           ;
;  RB_Out[7]    ; Clock      ; 8.413  ; 8.413  ; Rise       ; Clock           ;
;  RB_Out[8]    ; Clock      ; 7.514  ; 7.514  ; Rise       ; Clock           ;
;  RB_Out[9]    ; Clock      ; 9.230  ; 9.230  ; Rise       ; Clock           ;
;  RB_Out[10]   ; Clock      ; 7.030  ; 7.030  ; Rise       ; Clock           ;
;  RB_Out[11]   ; Clock      ; 7.848  ; 7.848  ; Rise       ; Clock           ;
;  RB_Out[12]   ; Clock      ; 7.344  ; 7.344  ; Rise       ; Clock           ;
;  RB_Out[13]   ; Clock      ; 7.040  ; 7.040  ; Rise       ; Clock           ;
;  RB_Out[14]   ; Clock      ; 7.553  ; 7.553  ; Rise       ; Clock           ;
;  RB_Out[15]   ; Clock      ; 7.015  ; 7.015  ; Rise       ; Clock           ;
; RM_Out[*]     ; Clock      ; 6.642  ; 6.642  ; Rise       ; Clock           ;
;  RM_Out[0]    ; Clock      ; 7.028  ; 7.028  ; Rise       ; Clock           ;
;  RM_Out[1]    ; Clock      ; 7.583  ; 7.583  ; Rise       ; Clock           ;
;  RM_Out[2]    ; Clock      ; 7.309  ; 7.309  ; Rise       ; Clock           ;
;  RM_Out[3]    ; Clock      ; 7.183  ; 7.183  ; Rise       ; Clock           ;
;  RM_Out[4]    ; Clock      ; 7.320  ; 7.320  ; Rise       ; Clock           ;
;  RM_Out[5]    ; Clock      ; 6.642  ; 6.642  ; Rise       ; Clock           ;
;  RM_Out[6]    ; Clock      ; 6.648  ; 6.648  ; Rise       ; Clock           ;
;  RM_Out[7]    ; Clock      ; 6.663  ; 6.663  ; Rise       ; Clock           ;
;  RM_Out[8]    ; Clock      ; 8.291  ; 8.291  ; Rise       ; Clock           ;
;  RM_Out[9]    ; Clock      ; 6.650  ; 6.650  ; Rise       ; Clock           ;
;  RM_Out[10]   ; Clock      ; 7.353  ; 7.353  ; Rise       ; Clock           ;
;  RM_Out[11]   ; Clock      ; 7.350  ; 7.350  ; Rise       ; Clock           ;
;  RM_Out[12]   ; Clock      ; 6.800  ; 6.800  ; Rise       ; Clock           ;
;  RM_Out[13]   ; Clock      ; 6.797  ; 6.797  ; Rise       ; Clock           ;
;  RM_Out[14]   ; Clock      ; 7.078  ; 7.078  ; Rise       ; Clock           ;
;  RM_Out[15]   ; Clock      ; 7.575  ; 7.575  ; Rise       ; Clock           ;
; RY_Out[*]     ; Clock      ; 6.842  ; 6.842  ; Rise       ; Clock           ;
;  RY_Out[0]    ; Clock      ; 7.340  ; 7.340  ; Rise       ; Clock           ;
;  RY_Out[1]    ; Clock      ; 7.237  ; 7.237  ; Rise       ; Clock           ;
;  RY_Out[2]    ; Clock      ; 7.326  ; 7.326  ; Rise       ; Clock           ;
;  RY_Out[3]    ; Clock      ; 7.079  ; 7.079  ; Rise       ; Clock           ;
;  RY_Out[4]    ; Clock      ; 7.753  ; 7.753  ; Rise       ; Clock           ;
;  RY_Out[5]    ; Clock      ; 7.255  ; 7.255  ; Rise       ; Clock           ;
;  RY_Out[6]    ; Clock      ; 7.038  ; 7.038  ; Rise       ; Clock           ;
;  RY_Out[7]    ; Clock      ; 7.629  ; 7.629  ; Rise       ; Clock           ;
;  RY_Out[8]    ; Clock      ; 6.842  ; 6.842  ; Rise       ; Clock           ;
;  RY_Out[9]    ; Clock      ; 7.322  ; 7.322  ; Rise       ; Clock           ;
;  RY_Out[10]   ; Clock      ; 7.067  ; 7.067  ; Rise       ; Clock           ;
;  RY_Out[11]   ; Clock      ; 7.758  ; 7.758  ; Rise       ; Clock           ;
;  RY_Out[12]   ; Clock      ; 7.366  ; 7.366  ; Rise       ; Clock           ;
;  RY_Out[13]   ; Clock      ; 6.973  ; 6.973  ; Rise       ; Clock           ;
;  RY_Out[14]   ; Clock      ; 7.864  ; 7.864  ; Rise       ; Clock           ;
;  RY_Out[15]   ; Clock      ; 7.528  ; 7.528  ; Rise       ; Clock           ;
; RZ_Out[*]     ; Clock      ; 7.208  ; 7.208  ; Rise       ; Clock           ;
;  RZ_Out[0]    ; Clock      ; 7.788  ; 7.788  ; Rise       ; Clock           ;
;  RZ_Out[1]    ; Clock      ; 7.920  ; 7.920  ; Rise       ; Clock           ;
;  RZ_Out[2]    ; Clock      ; 7.468  ; 7.468  ; Rise       ; Clock           ;
;  RZ_Out[3]    ; Clock      ; 8.349  ; 8.349  ; Rise       ; Clock           ;
;  RZ_Out[4]    ; Clock      ; 7.881  ; 7.881  ; Rise       ; Clock           ;
;  RZ_Out[5]    ; Clock      ; 8.084  ; 8.084  ; Rise       ; Clock           ;
;  RZ_Out[6]    ; Clock      ; 7.524  ; 7.524  ; Rise       ; Clock           ;
;  RZ_Out[7]    ; Clock      ; 7.583  ; 7.583  ; Rise       ; Clock           ;
;  RZ_Out[8]    ; Clock      ; 7.276  ; 7.276  ; Rise       ; Clock           ;
;  RZ_Out[9]    ; Clock      ; 7.513  ; 7.513  ; Rise       ; Clock           ;
;  RZ_Out[10]   ; Clock      ; 7.208  ; 7.208  ; Rise       ; Clock           ;
;  RZ_Out[11]   ; Clock      ; 7.554  ; 7.554  ; Rise       ; Clock           ;
;  RZ_Out[12]   ; Clock      ; 7.353  ; 7.353  ; Rise       ; Clock           ;
;  RZ_Out[13]   ; Clock      ; 7.432  ; 7.432  ; Rise       ; Clock           ;
;  RZ_Out[14]   ; Clock      ; 7.667  ; 7.667  ; Rise       ; Clock           ;
;  RZ_Out[15]   ; Clock      ; 8.081  ; 8.081  ; Rise       ; Clock           ;
; RegS[*]       ; Clock      ; 7.551  ; 7.551  ; Rise       ; Clock           ;
;  RegS[0]      ; Clock      ; 8.955  ; 8.955  ; Rise       ; Clock           ;
;  RegS[1]      ; Clock      ; 8.062  ; 8.062  ; Rise       ; Clock           ;
;  RegS[2]      ; Clock      ; 7.839  ; 7.839  ; Rise       ; Clock           ;
;  RegS[3]      ; Clock      ; 7.551  ; 7.551  ; Rise       ; Clock           ;
; RegT[*]       ; Clock      ; 7.206  ; 7.206  ; Rise       ; Clock           ;
;  RegT[0]      ; Clock      ; 7.206  ; 7.206  ; Rise       ; Clock           ;
;  RegT[1]      ; Clock      ; 7.550  ; 7.550  ; Rise       ; Clock           ;
;  RegT[2]      ; Clock      ; 7.918  ; 7.918  ; Rise       ; Clock           ;
;  RegT[3]      ; Clock      ; 9.233  ; 9.233  ; Rise       ; Clock           ;
; V_Out         ; Clock      ; 7.413  ; 7.413  ; Rise       ; Clock           ;
; Z_Out         ; Clock      ; 7.363  ; 7.363  ; Rise       ; Clock           ;
; b_Select      ; Clock      ; 6.896  ; 6.896  ; Rise       ; Clock           ;
; rf_write      ; Clock      ; 7.463  ; 7.463  ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 8.156  ; 8.156  ; Fall       ; Clock           ;
;  DataS[0]     ; Clock      ; 8.712  ; 8.712  ; Fall       ; Clock           ;
;  DataS[1]     ; Clock      ; 8.776  ; 8.776  ; Fall       ; Clock           ;
;  DataS[2]     ; Clock      ; 9.072  ; 9.072  ; Fall       ; Clock           ;
;  DataS[3]     ; Clock      ; 9.034  ; 9.034  ; Fall       ; Clock           ;
;  DataS[4]     ; Clock      ; 8.750  ; 8.750  ; Fall       ; Clock           ;
;  DataS[5]     ; Clock      ; 8.156  ; 8.156  ; Fall       ; Clock           ;
;  DataS[6]     ; Clock      ; 8.482  ; 8.482  ; Fall       ; Clock           ;
;  DataS[7]     ; Clock      ; 8.553  ; 8.553  ; Fall       ; Clock           ;
;  DataS[8]     ; Clock      ; 8.209  ; 8.209  ; Fall       ; Clock           ;
;  DataS[9]     ; Clock      ; 8.762  ; 8.762  ; Fall       ; Clock           ;
;  DataS[10]    ; Clock      ; 8.740  ; 8.740  ; Fall       ; Clock           ;
;  DataS[11]    ; Clock      ; 9.087  ; 9.087  ; Fall       ; Clock           ;
;  DataS[12]    ; Clock      ; 9.005  ; 9.005  ; Fall       ; Clock           ;
;  DataS[13]    ; Clock      ; 8.925  ; 8.925  ; Fall       ; Clock           ;
;  DataS[14]    ; Clock      ; 8.898  ; 8.898  ; Fall       ; Clock           ;
;  DataS[15]    ; Clock      ; 8.915  ; 8.915  ; Fall       ; Clock           ;
; DataT[*]      ; Clock      ; 8.324  ; 8.324  ; Fall       ; Clock           ;
;  DataT[0]     ; Clock      ; 8.470  ; 8.470  ; Fall       ; Clock           ;
;  DataT[1]     ; Clock      ; 9.261  ; 9.261  ; Fall       ; Clock           ;
;  DataT[2]     ; Clock      ; 9.033  ; 9.033  ; Fall       ; Clock           ;
;  DataT[3]     ; Clock      ; 9.793  ; 9.793  ; Fall       ; Clock           ;
;  DataT[4]     ; Clock      ; 8.760  ; 8.760  ; Fall       ; Clock           ;
;  DataT[5]     ; Clock      ; 8.677  ; 8.677  ; Fall       ; Clock           ;
;  DataT[6]     ; Clock      ; 9.357  ; 9.357  ; Fall       ; Clock           ;
;  DataT[7]     ; Clock      ; 8.324  ; 8.324  ; Fall       ; Clock           ;
;  DataT[8]     ; Clock      ; 8.483  ; 8.483  ; Fall       ; Clock           ;
;  DataT[9]     ; Clock      ; 8.812  ; 8.812  ; Fall       ; Clock           ;
;  DataT[10]    ; Clock      ; 9.441  ; 9.441  ; Fall       ; Clock           ;
;  DataT[11]    ; Clock      ; 9.436  ; 9.436  ; Fall       ; Clock           ;
;  DataT[12]    ; Clock      ; 8.643  ; 8.643  ; Fall       ; Clock           ;
;  DataT[13]    ; Clock      ; 8.638  ; 8.638  ; Fall       ; Clock           ;
;  DataT[14]    ; Clock      ; 8.648  ; 8.648  ; Fall       ; Clock           ;
;  DataT[15]    ; Clock      ; 9.347  ; 9.347  ; Fall       ; Clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; Clock ; -64.233 ; -3123.499     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -387.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                         ;
+---------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -64.233 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 65.269     ;
; -64.233 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 65.269     ;
; -64.219 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 65.251     ;
; -64.219 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 65.251     ;
; -64.162 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 65.198     ;
; -64.162 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 65.198     ;
; -64.142 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 65.178     ;
; -64.142 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 65.178     ;
; -63.991 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 65.017     ;
; -63.991 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 65.017     ;
; -63.977 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 65.003     ;
; -63.977 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 65.003     ;
; -63.963 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.989     ;
; -63.963 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.989     ;
; -63.944 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.970     ;
; -63.944 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.970     ;
; -63.919 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.945     ;
; -63.919 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.945     ;
; -63.799 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.835     ;
; -63.799 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.835     ;
; -63.798 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.834     ;
; -63.797 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.833     ;
; -63.795 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.831     ;
; -63.795 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.821     ;
; -63.795 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.821     ;
; -63.791 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.827     ;
; -63.784 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; 0.000      ; 64.816     ;
; -63.783 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 64.815     ;
; -63.781 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 64.813     ;
; -63.777 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 64.809     ;
; -63.766 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.792     ;
; -63.766 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.792     ;
; -63.727 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.763     ;
; -63.726 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.762     ;
; -63.724 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.760     ;
; -63.720 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.756     ;
; -63.707 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.743     ;
; -63.706 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.742     ;
; -63.704 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.740     ;
; -63.700 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.736     ;
; -63.692 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.721     ;
; -63.692 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.721     ;
; -63.657 ; ControlUnit:ControlUn|stage[20] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.693     ;
; -63.657 ; ControlUnit:ControlUn|stage[20] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.693     ;
; -63.557 ; ControlUnit:ControlUn|stage[10] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.586     ;
; -63.557 ; ControlUnit:ControlUn|stage[10] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.586     ;
; -63.556 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.582     ;
; -63.555 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.581     ;
; -63.553 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.579     ;
; -63.549 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.575     ;
; -63.542 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.568     ;
; -63.541 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.567     ;
; -63.539 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.565     ;
; -63.535 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.561     ;
; -63.534 ; ControlUnit:ControlUn|stage[21] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.570     ;
; -63.534 ; ControlUnit:ControlUn|stage[21] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.570     ;
; -63.532 ; ControlUnit:ControlUn|stage[16] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.561     ;
; -63.532 ; ControlUnit:ControlUn|stage[16] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.561     ;
; -63.530 ; ControlUnit:ControlUn|stage[11] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.559     ;
; -63.530 ; ControlUnit:ControlUn|stage[11] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.559     ;
; -63.528 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.554     ;
; -63.527 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.553     ;
; -63.526 ; ControlUnit:ControlUn|stage[15] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.555     ;
; -63.526 ; ControlUnit:ControlUn|stage[15] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.555     ;
; -63.525 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.551     ;
; -63.521 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.547     ;
; -63.509 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.535     ;
; -63.508 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.534     ;
; -63.506 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.532     ;
; -63.502 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.528     ;
; -63.495 ; ControlUnit:ControlUn|stage[12] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.524     ;
; -63.495 ; ControlUnit:ControlUn|stage[12] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.524     ;
; -63.484 ; ControlUnit:ControlUn|stage[17] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.513     ;
; -63.484 ; ControlUnit:ControlUn|stage[17] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.513     ;
; -63.484 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.510     ;
; -63.483 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.509     ;
; -63.481 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.507     ;
; -63.477 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.503     ;
; -63.458 ; ControlUnit:ControlUn|stage[13] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.487     ;
; -63.458 ; ControlUnit:ControlUn|stage[13] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.487     ;
; -63.422 ; ControlUnit:ControlUn|stage[14] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.451     ;
; -63.422 ; ControlUnit:ControlUn|stage[14] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.451     ;
; -63.364 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.400     ;
; -63.363 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.399     ;
; -63.361 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.397     ;
; -63.360 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.386     ;
; -63.359 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.385     ;
; -63.357 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.383     ;
; -63.357 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 64.393     ;
; -63.353 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.379     ;
; -63.331 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.357     ;
; -63.330 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.356     ;
; -63.328 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.354     ;
; -63.324 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.350     ;
; -63.265 ; ControlUnit:ControlUn|stage[28] ; ControlUnit:ControlUn|alu_op[1] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.291     ;
; -63.265 ; ControlUnit:ControlUn|stage[28] ; ControlUnit:ControlUn|alu_op[0] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 64.291     ;
; -63.257 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|ir_enable ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.286     ;
; -63.256 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|b_inv     ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.285     ;
; -63.254 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|rf_write  ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.283     ;
; -63.250 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|extend[1] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 64.279     ;
+---------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                             ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ControlUnit:ControlUn|stage[1]  ; ControlUnit:ControlUn|stage[1]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[0]  ; ControlUnit:ControlUn|stage[0]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|ir_enable ; ControlUnit:ControlUn|ir_enable      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[28] ; ControlUnit:ControlUn|stage[28]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[27] ; ControlUnit:ControlUn|stage[27]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[26] ; ControlUnit:ControlUn|stage[26]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[25] ; ControlUnit:ControlUn|stage[25]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[3]  ; ControlUnit:ControlUn|stage[3]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[4]  ; ControlUnit:ControlUn|stage[4]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[6]  ; ControlUnit:ControlUn|stage[6]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[5]  ; ControlUnit:ControlUn|stage[5]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[7]  ; ControlUnit:ControlUn|stage[7]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[10] ; ControlUnit:ControlUn|stage[10]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[8]  ; ControlUnit:ControlUn|stage[8]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[15] ; ControlUnit:ControlUn|stage[15]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[18] ; ControlUnit:ControlUn|stage[18]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[11] ; ControlUnit:ControlUn|stage[11]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[14] ; ControlUnit:ControlUn|stage[14]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[24] ; ControlUnit:ControlUn|stage[24]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|stage[23] ; ControlUnit:ControlUn|stage[23]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|b_inv     ; ControlUnit:ControlUn|b_inv          ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|extend[1] ; ControlUnit:ControlUn|extend[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:ControlUn|rf_write  ; ControlUnit:ControlUn|rf_write       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; buffReg16:RB|output[8]          ; buffReg16:RM|output[8]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.242 ; buffReg16:RA|output[7]          ; buffReg16:RZ|output[7]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; buffReg16:RB|output[10]         ; buffReg16:RM|output[10]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; buffReg16:RZ|output[11]         ; buffReg16:RY|output[11]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; buffReg16:RB|output[3]          ; buffReg16:RM|output[3]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; buffReg16:RZ|output[12]         ; buffReg16:RY|output[12]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; buffReg16:RZ|output[7]          ; buffReg16:RY|output[7]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; buffReg16:RB|output[2]          ; buffReg16:RM|output[2]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.327 ; buffReg16:RB|output[4]          ; buffReg16:RM|output[4]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.334 ; buffReg16:RB|output[1]          ; buffReg16:RM|output[1]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.334 ; buffReg16:RB|output[0]          ; buffReg16:RM|output[0]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.351 ; buffReg16:RA|output[1]          ; buffReg16:RZ|output[1]               ; Clock        ; Clock       ; 0.000        ; -0.008     ; 0.495      ;
; 0.358 ; buffReg16:RA|output[9]          ; buffReg16:RZ|output[9]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.372 ; buffReg16:RA|output[12]         ; buffReg16:RZ|output[12]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; buffReg16:RA|output[11]         ; buffReg16:RZ|output[11]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; buffReg16:RA|output[6]          ; buffReg16:RZ|output[6]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.462 ; buffReg16:RA|output[14]         ; buffReg16:RZ|output[14]              ; Clock        ; Clock       ; 0.000        ; -0.009     ; 0.605      ;
; 0.550 ; buffReg16:RZ|output[10]         ; buffReg16:RY|output[10]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.560 ; buffReg16:RZ|output[9]          ; buffReg16:RY|output[9]               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; buffReg16:RA|output[8]          ; buffReg16:RZ|output[8]               ; Clock        ; Clock       ; 0.000        ; -0.007     ; 0.705      ;
; 0.562 ; buffReg16:RZ|output[1]          ; buffReg16:RY|output[1]               ; Clock        ; Clock       ; 0.000        ; 0.011      ; 0.725      ;
; 0.571 ; buffReg16:RB|output[15]         ; buffReg16:RM|output[15]              ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.717      ;
; 0.577 ; buffReg16:RZ|output[0]          ; buffReg16:RY|output[0]               ; Clock        ; Clock       ; 0.000        ; 0.010      ; 0.739      ;
; 0.580 ; buffReg16:RZ|output[3]          ; buffReg16:RY|output[3]               ; Clock        ; Clock       ; 0.000        ; 0.016      ; 0.748      ;
; 0.581 ; buffReg16:RZ|output[8]          ; buffReg16:RY|output[8]               ; Clock        ; Clock       ; 0.000        ; 0.010      ; 0.743      ;
; 0.599 ; buffReg16:RZ|output[6]          ; buffReg16:RY|output[6]               ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.749      ;
; 0.607 ; buffReg16:RZ|output[5]          ; buffReg16:RY|output[5]               ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.757      ;
; 0.613 ; ControlUnit:ControlUn|stage[21] ; ControlUnit:ControlUn|stage[21]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.765      ;
; 0.618 ; ControlUnit:ControlUn|stage[13] ; ControlUnit:ControlUn|stage[13]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.770      ;
; 0.628 ; buffReg16:RA|output[0]          ; buffReg16:RZ|output[0]               ; Clock        ; Clock       ; 0.000        ; -0.007     ; 0.773      ;
; 0.637 ; ControlUnit:ControlUn|stage[30] ; ControlUnit:ControlUn|stage[30]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; ControlUnit:ControlUn|stage[31] ; ControlUnit:ControlUn|stage[31]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; buffReg16:RA|output[14]         ; ProcessorStatusRegister:inst12|C_Out ; Clock        ; Clock       ; 0.000        ; -0.009     ; 0.783      ;
; 0.643 ; ControlUnit:ControlUn|stage[20] ; ControlUnit:ControlUn|stage[20]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; buffReg16:RZ|output[2]          ; buffReg16:RY|output[2]               ; Clock        ; Clock       ; 0.000        ; 0.011      ; 0.808      ;
; 0.649 ; IR24:IR3|output[9]              ; buffReg16:RA|output[2]               ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.788      ;
; 0.654 ; buffReg16:RA|output[3]          ; buffReg16:RZ|output[3]               ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.805      ;
; 0.656 ; buffReg16:RZ|output[14]         ; buffReg16:RY|output[14]              ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.810      ;
; 0.657 ; IR24:IR3|output[9]              ; buffReg16:RA|output[3]               ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.796      ;
; 0.658 ; buffReg16:RB|output[14]         ; buffReg16:RM|output[14]              ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.804      ;
; 0.662 ; IR24:IR3|output[9]              ; buffReg16:RA|output[5]               ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.801      ;
; 0.662 ; IR24:IR3|output[9]              ; buffReg16:RA|output[4]               ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.801      ;
; 0.663 ; buffReg16:RB|output[11]         ; buffReg16:RM|output[11]              ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.809      ;
; 0.664 ; IR24:IR3|output[9]              ; buffReg16:RA|output[15]              ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.803      ;
; 0.693 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|alu_op[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.845      ;
; 0.693 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|alu_op[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.845      ;
; 0.697 ; buffReg16:RA|output[9]          ; buffReg16:RZ|output[10]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.849      ;
; 0.699 ; buffReg16:RZ|output[15]         ; buffReg16:RY|output[15]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.851      ;
; 0.705 ; ControlUnit:ControlUn|stage[9]  ; ControlUnit:ControlUn|stage[9]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.857      ;
; 0.709 ; ControlUnit:ControlUn|stage[22] ; ControlUnit:ControlUn|stage[22]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.861      ;
; 0.710 ; buffReg16:RB|output[12]         ; buffReg16:RM|output[12]              ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.856      ;
; 0.714 ; buffReg16:RA|output[4]          ; buffReg16:RZ|output[4]               ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.865      ;
; 0.718 ; IR24:IR3|output[8]              ; buffReg16:RA|output[5]               ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.857      ;
; 0.725 ; buffReg16:RZ|output[13]         ; buffReg16:RY|output[13]              ; Clock        ; Clock       ; 0.000        ; 0.017      ; 0.894      ;
; 0.727 ; ControlUnit:ControlUn|stage[2]  ; ControlUnit:ControlUn|stage[2]       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.879      ;
; 0.728 ; buffReg16:RA|output[13]         ; buffReg16:RZ|output[13]              ; Clock        ; Clock       ; 0.000        ; -0.009     ; 0.871      ;
; 0.730 ; ControlUnit:ControlUn|stage[16] ; ControlUnit:ControlUn|stage[16]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; buffReg16:RA|output[10]         ; buffReg16:RZ|output[10]              ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.884      ;
; 0.734 ; buffReg16:RB|output[13]         ; buffReg16:RM|output[13]              ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.880      ;
; 0.770 ; ControlUnit:ControlUn|stage[19] ; ControlUnit:ControlUn|stage[19]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.774 ; ControlUnit:ControlUn|stage[29] ; ControlUnit:ControlUn|stage[29]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.926      ;
; 0.775 ; buffReg16:RA|output[15]         ; ProcessorStatusRegister:inst12|C_Out ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.925      ;
; 0.780 ; buffReg16:RA|output[15]         ; ProcessorStatusRegister:inst12|N_Out ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.932      ;
; 0.780 ; buffReg16:RA|output[0]          ; ProcessorStatusRegister:inst12|Z_Out ; Clock        ; Clock       ; 0.000        ; -0.007     ; 0.925      ;
; 0.782 ; buffReg16:RA|output[15]         ; ProcessorStatusRegister:inst12|V_Out ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.934      ;
; 0.786 ; buffReg16:RA|output[15]         ; buffReg16:RZ|output[15]              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.938      ;
; 0.786 ; IR24:IR3|output[9]              ; buffReg16:RA|output[10]              ; Clock        ; Clock       ; 0.000        ; -0.008     ; 0.930      ;
; 0.796 ; buffReg16:RA|output[5]          ; buffReg16:RZ|output[5]               ; Clock        ; Clock       ; 0.000        ; 0.005      ; 0.953      ;
; 0.797 ; IR24:IR3|output[8]              ; buffReg16:RA|output[2]               ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.936      ;
; 0.803 ; IR24:IR3|output[13]             ; buffReg16:RA|output[2]               ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.942      ;
; 0.804 ; buffReg16:RZ|output[4]          ; buffReg16:RY|output[4]               ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.957      ;
; 0.808 ; ControlUnit:ControlUn|alu_op[0] ; buffReg16:RZ|output[5]               ; Clock        ; Clock       ; 0.000        ; 0.017      ; 0.977      ;
; 0.811 ; IR24:IR3|output[13]             ; buffReg16:RA|output[3]               ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.950      ;
; 0.816 ; ControlUnit:ControlUn|stage[12] ; ControlUnit:ControlUn|stage[12]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; IR24:IR3|output[13]             ; buffReg16:RA|output[5]               ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.955      ;
; 0.816 ; IR24:IR3|output[13]             ; buffReg16:RA|output[4]               ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.955      ;
; 0.818 ; IR24:IR3|output[13]             ; buffReg16:RA|output[15]              ; Clock        ; Clock       ; 0.000        ; -0.013     ; 0.957      ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|alu_op[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|alu_op[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|alu_op[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|alu_op[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|b_inv     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|b_inv     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|extend[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|extend[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|ir_enable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|ir_enable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|rf_write  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|rf_write  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ControlUnit:ControlUn|stage[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ControlUnit:ControlUn|stage[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[12]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[12]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[13]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[13]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[14]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[14]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[15]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[15]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[16]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[16]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[17]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[17]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[18]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[18]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[19]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; IR24:IR3|output[19]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; IR24:IR3|output[1]              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Instruction[*]   ; Clock      ; 2.183  ; 2.183  ; Rise       ; Clock           ;
;  Instruction[0]  ; Clock      ; 1.925  ; 1.925  ; Rise       ; Clock           ;
;  Instruction[1]  ; Clock      ; 2.088  ; 2.088  ; Rise       ; Clock           ;
;  Instruction[2]  ; Clock      ; 2.183  ; 2.183  ; Rise       ; Clock           ;
;  Instruction[3]  ; Clock      ; 2.079  ; 2.079  ; Rise       ; Clock           ;
;  Instruction[4]  ; Clock      ; 2.105  ; 2.105  ; Rise       ; Clock           ;
;  Instruction[5]  ; Clock      ; 2.107  ; 2.107  ; Rise       ; Clock           ;
;  Instruction[6]  ; Clock      ; 2.123  ; 2.123  ; Rise       ; Clock           ;
;  Instruction[7]  ; Clock      ; 1.958  ; 1.958  ; Rise       ; Clock           ;
;  Instruction[8]  ; Clock      ; 1.928  ; 1.928  ; Rise       ; Clock           ;
;  Instruction[9]  ; Clock      ; 2.115  ; 2.115  ; Rise       ; Clock           ;
;  Instruction[10] ; Clock      ; 1.899  ; 1.899  ; Rise       ; Clock           ;
;  Instruction[11] ; Clock      ; 2.096  ; 2.096  ; Rise       ; Clock           ;
;  Instruction[12] ; Clock      ; 1.903  ; 1.903  ; Rise       ; Clock           ;
;  Instruction[13] ; Clock      ; 2.013  ; 2.013  ; Rise       ; Clock           ;
;  Instruction[14] ; Clock      ; 1.779  ; 1.779  ; Rise       ; Clock           ;
;  Instruction[15] ; Clock      ; 1.842  ; 1.842  ; Rise       ; Clock           ;
;  Instruction[16] ; Clock      ; 1.842  ; 1.842  ; Rise       ; Clock           ;
;  Instruction[17] ; Clock      ; 1.863  ; 1.863  ; Rise       ; Clock           ;
;  Instruction[18] ; Clock      ; 1.747  ; 1.747  ; Rise       ; Clock           ;
;  Instruction[19] ; Clock      ; 1.889  ; 1.889  ; Rise       ; Clock           ;
;  Instruction[20] ; Clock      ; 2.033  ; 2.033  ; Rise       ; Clock           ;
;  Instruction[21] ; Clock      ; 2.020  ; 2.020  ; Rise       ; Clock           ;
;  Instruction[22] ; Clock      ; -0.574 ; -0.574 ; Rise       ; Clock           ;
;  Instruction[23] ; Clock      ; -0.638 ; -0.638 ; Rise       ; Clock           ;
; Reset            ; Clock      ; 65.079 ; 65.079 ; Rise       ; Clock           ;
; mfc              ; Clock      ; 4.737  ; 4.737  ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Instruction[*]   ; Clock      ; 0.758  ; 0.758  ; Rise       ; Clock           ;
;  Instruction[0]  ; Clock      ; -1.805 ; -1.805 ; Rise       ; Clock           ;
;  Instruction[1]  ; Clock      ; -1.968 ; -1.968 ; Rise       ; Clock           ;
;  Instruction[2]  ; Clock      ; -2.063 ; -2.063 ; Rise       ; Clock           ;
;  Instruction[3]  ; Clock      ; -1.959 ; -1.959 ; Rise       ; Clock           ;
;  Instruction[4]  ; Clock      ; -1.985 ; -1.985 ; Rise       ; Clock           ;
;  Instruction[5]  ; Clock      ; -1.987 ; -1.987 ; Rise       ; Clock           ;
;  Instruction[6]  ; Clock      ; -2.003 ; -2.003 ; Rise       ; Clock           ;
;  Instruction[7]  ; Clock      ; -1.838 ; -1.838 ; Rise       ; Clock           ;
;  Instruction[8]  ; Clock      ; -1.808 ; -1.808 ; Rise       ; Clock           ;
;  Instruction[9]  ; Clock      ; -1.995 ; -1.995 ; Rise       ; Clock           ;
;  Instruction[10] ; Clock      ; -1.779 ; -1.779 ; Rise       ; Clock           ;
;  Instruction[11] ; Clock      ; -1.976 ; -1.976 ; Rise       ; Clock           ;
;  Instruction[12] ; Clock      ; -1.783 ; -1.783 ; Rise       ; Clock           ;
;  Instruction[13] ; Clock      ; -1.893 ; -1.893 ; Rise       ; Clock           ;
;  Instruction[14] ; Clock      ; -1.659 ; -1.659 ; Rise       ; Clock           ;
;  Instruction[15] ; Clock      ; -1.722 ; -1.722 ; Rise       ; Clock           ;
;  Instruction[16] ; Clock      ; -1.722 ; -1.722 ; Rise       ; Clock           ;
;  Instruction[17] ; Clock      ; -1.743 ; -1.743 ; Rise       ; Clock           ;
;  Instruction[18] ; Clock      ; -1.627 ; -1.627 ; Rise       ; Clock           ;
;  Instruction[19] ; Clock      ; -1.769 ; -1.769 ; Rise       ; Clock           ;
;  Instruction[20] ; Clock      ; -1.913 ; -1.913 ; Rise       ; Clock           ;
;  Instruction[21] ; Clock      ; -1.900 ; -1.900 ; Rise       ; Clock           ;
;  Instruction[22] ; Clock      ; 0.694  ; 0.694  ; Rise       ; Clock           ;
;  Instruction[23] ; Clock      ; 0.758  ; 0.758  ; Rise       ; Clock           ;
; Reset            ; Clock      ; 0.184  ; 0.184  ; Rise       ; Clock           ;
; mfc              ; Clock      ; -2.226 ; -2.226 ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ALU_Out[*]    ; Clock      ; 11.656 ; 11.656 ; Rise       ; Clock           ;
;  ALU_Out[0]   ; Clock      ; 6.284  ; 6.284  ; Rise       ; Clock           ;
;  ALU_Out[1]   ; Clock      ; 6.883  ; 6.883  ; Rise       ; Clock           ;
;  ALU_Out[2]   ; Clock      ; 7.240  ; 7.240  ; Rise       ; Clock           ;
;  ALU_Out[3]   ; Clock      ; 7.149  ; 7.149  ; Rise       ; Clock           ;
;  ALU_Out[4]   ; Clock      ; 7.947  ; 7.947  ; Rise       ; Clock           ;
;  ALU_Out[5]   ; Clock      ; 7.787  ; 7.787  ; Rise       ; Clock           ;
;  ALU_Out[6]   ; Clock      ; 8.231  ; 8.231  ; Rise       ; Clock           ;
;  ALU_Out[7]   ; Clock      ; 8.742  ; 8.742  ; Rise       ; Clock           ;
;  ALU_Out[8]   ; Clock      ; 8.730  ; 8.730  ; Rise       ; Clock           ;
;  ALU_Out[9]   ; Clock      ; 9.367  ; 9.367  ; Rise       ; Clock           ;
;  ALU_Out[10]  ; Clock      ; 9.339  ; 9.339  ; Rise       ; Clock           ;
;  ALU_Out[11]  ; Clock      ; 10.620 ; 10.620 ; Rise       ; Clock           ;
;  ALU_Out[12]  ; Clock      ; 10.716 ; 10.716 ; Rise       ; Clock           ;
;  ALU_Out[13]  ; Clock      ; 11.124 ; 11.124 ; Rise       ; Clock           ;
;  ALU_Out[14]  ; Clock      ; 10.865 ; 10.865 ; Rise       ; Clock           ;
;  ALU_Out[15]  ; Clock      ; 11.656 ; 11.656 ; Rise       ; Clock           ;
; ALU_op[*]     ; Clock      ; 4.001  ; 4.001  ; Rise       ; Clock           ;
;  ALU_op[0]    ; Clock      ; 3.935  ; 3.935  ; Rise       ; Clock           ;
;  ALU_op[1]    ; Clock      ; 4.001  ; 4.001  ; Rise       ; Clock           ;
; B_Inv         ; Clock      ; 3.928  ; 3.928  ; Rise       ; Clock           ;
; C_Out         ; Clock      ; 4.414  ; 4.414  ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 8.754  ; 8.754  ; Rise       ; Clock           ;
;  DataS[0]     ; Clock      ; 8.472  ; 8.472  ; Rise       ; Clock           ;
;  DataS[1]     ; Clock      ; 8.524  ; 8.524  ; Rise       ; Clock           ;
;  DataS[2]     ; Clock      ; 8.465  ; 8.465  ; Rise       ; Clock           ;
;  DataS[3]     ; Clock      ; 8.754  ; 8.754  ; Rise       ; Clock           ;
;  DataS[4]     ; Clock      ; 8.615  ; 8.615  ; Rise       ; Clock           ;
;  DataS[5]     ; Clock      ; 8.391  ; 8.391  ; Rise       ; Clock           ;
;  DataS[6]     ; Clock      ; 8.449  ; 8.449  ; Rise       ; Clock           ;
;  DataS[7]     ; Clock      ; 8.416  ; 8.416  ; Rise       ; Clock           ;
;  DataS[8]     ; Clock      ; 8.205  ; 8.205  ; Rise       ; Clock           ;
;  DataS[9]     ; Clock      ; 8.516  ; 8.516  ; Rise       ; Clock           ;
;  DataS[10]    ; Clock      ; 8.234  ; 8.234  ; Rise       ; Clock           ;
;  DataS[11]    ; Clock      ; 8.696  ; 8.696  ; Rise       ; Clock           ;
;  DataS[12]    ; Clock      ; 8.455  ; 8.455  ; Rise       ; Clock           ;
;  DataS[13]    ; Clock      ; 8.367  ; 8.367  ; Rise       ; Clock           ;
;  DataS[14]    ; Clock      ; 8.709  ; 8.709  ; Rise       ; Clock           ;
;  DataS[15]    ; Clock      ; 8.428  ; 8.428  ; Rise       ; Clock           ;
; DataT[*]      ; Clock      ; 8.716  ; 8.716  ; Rise       ; Clock           ;
;  DataT[0]     ; Clock      ; 8.062  ; 8.062  ; Rise       ; Clock           ;
;  DataT[1]     ; Clock      ; 8.268  ; 8.268  ; Rise       ; Clock           ;
;  DataT[2]     ; Clock      ; 8.266  ; 8.266  ; Rise       ; Clock           ;
;  DataT[3]     ; Clock      ; 8.716  ; 8.716  ; Rise       ; Clock           ;
;  DataT[4]     ; Clock      ; 7.967  ; 7.967  ; Rise       ; Clock           ;
;  DataT[5]     ; Clock      ; 8.321  ; 8.321  ; Rise       ; Clock           ;
;  DataT[6]     ; Clock      ; 8.267  ; 8.267  ; Rise       ; Clock           ;
;  DataT[7]     ; Clock      ; 7.878  ; 7.878  ; Rise       ; Clock           ;
;  DataT[8]     ; Clock      ; 8.061  ; 8.061  ; Rise       ; Clock           ;
;  DataT[9]     ; Clock      ; 8.061  ; 8.061  ; Rise       ; Clock           ;
;  DataT[10]    ; Clock      ; 8.440  ; 8.440  ; Rise       ; Clock           ;
;  DataT[11]    ; Clock      ; 8.252  ; 8.252  ; Rise       ; Clock           ;
;  DataT[12]    ; Clock      ; 8.240  ; 8.240  ; Rise       ; Clock           ;
;  DataT[13]    ; Clock      ; 8.051  ; 8.051  ; Rise       ; Clock           ;
;  DataT[14]    ; Clock      ; 8.047  ; 8.047  ; Rise       ; Clock           ;
;  DataT[15]    ; Clock      ; 8.216  ; 8.216  ; Rise       ; Clock           ;
; IR[*]         ; Clock      ; 4.760  ; 4.760  ; Rise       ; Clock           ;
;  IR[0]        ; Clock      ; 4.129  ; 4.129  ; Rise       ; Clock           ;
;  IR[1]        ; Clock      ; 4.717  ; 4.717  ; Rise       ; Clock           ;
;  IR[2]        ; Clock      ; 4.354  ; 4.354  ; Rise       ; Clock           ;
;  IR[3]        ; Clock      ; 4.368  ; 4.368  ; Rise       ; Clock           ;
;  IR[4]        ; Clock      ; 4.417  ; 4.417  ; Rise       ; Clock           ;
;  IR[5]        ; Clock      ; 4.048  ; 4.048  ; Rise       ; Clock           ;
;  IR[6]        ; Clock      ; 4.145  ; 4.145  ; Rise       ; Clock           ;
;  IR[7]        ; Clock      ; 4.231  ; 4.231  ; Rise       ; Clock           ;
;  IR[8]        ; Clock      ; 4.205  ; 4.205  ; Rise       ; Clock           ;
;  IR[9]        ; Clock      ; 4.325  ; 4.325  ; Rise       ; Clock           ;
;  IR[10]       ; Clock      ; 4.710  ; 4.710  ; Rise       ; Clock           ;
;  IR[11]       ; Clock      ; 4.237  ; 4.237  ; Rise       ; Clock           ;
;  IR[12]       ; Clock      ; 4.301  ; 4.301  ; Rise       ; Clock           ;
;  IR[13]       ; Clock      ; 4.304  ; 4.304  ; Rise       ; Clock           ;
;  IR[14]       ; Clock      ; 3.964  ; 3.964  ; Rise       ; Clock           ;
;  IR[15]       ; Clock      ; 4.090  ; 4.090  ; Rise       ; Clock           ;
;  IR[16]       ; Clock      ; 4.065  ; 4.065  ; Rise       ; Clock           ;
;  IR[17]       ; Clock      ; 3.957  ; 3.957  ; Rise       ; Clock           ;
;  IR[18]       ; Clock      ; 4.155  ; 4.155  ; Rise       ; Clock           ;
;  IR[19]       ; Clock      ; 4.760  ; 4.760  ; Rise       ; Clock           ;
;  IR[20]       ; Clock      ; 3.932  ; 3.932  ; Rise       ; Clock           ;
;  IR[21]       ; Clock      ; 4.728  ; 4.728  ; Rise       ; Clock           ;
;  IR[22]       ; Clock      ; 4.185  ; 4.185  ; Rise       ; Clock           ;
;  IR[23]       ; Clock      ; 4.523  ; 4.523  ; Rise       ; Clock           ;
; IR_Enable     ; Clock      ; 4.909  ; 4.909  ; Rise       ; Clock           ;
; Immediate[*]  ; Clock      ; 6.154  ; 6.154  ; Rise       ; Clock           ;
;  Immediate[0] ; Clock      ; 5.453  ; 5.453  ; Rise       ; Clock           ;
;  Immediate[1] ; Clock      ; 4.991  ; 4.991  ; Rise       ; Clock           ;
;  Immediate[2] ; Clock      ; 6.154  ; 6.154  ; Rise       ; Clock           ;
;  Immediate[3] ; Clock      ; 5.291  ; 5.291  ; Rise       ; Clock           ;
;  Immediate[4] ; Clock      ; 5.356  ; 5.356  ; Rise       ; Clock           ;
; InA[*]        ; Clock      ; 4.961  ; 4.961  ; Rise       ; Clock           ;
;  InA[0]       ; Clock      ; 4.444  ; 4.444  ; Rise       ; Clock           ;
;  InA[1]       ; Clock      ; 4.219  ; 4.219  ; Rise       ; Clock           ;
;  InA[2]       ; Clock      ; 4.483  ; 4.483  ; Rise       ; Clock           ;
;  InA[3]       ; Clock      ; 4.620  ; 4.620  ; Rise       ; Clock           ;
;  InA[4]       ; Clock      ; 4.695  ; 4.695  ; Rise       ; Clock           ;
;  InA[5]       ; Clock      ; 4.961  ; 4.961  ; Rise       ; Clock           ;
;  InA[6]       ; Clock      ; 4.182  ; 4.182  ; Rise       ; Clock           ;
;  InA[7]       ; Clock      ; 4.351  ; 4.351  ; Rise       ; Clock           ;
;  InA[8]       ; Clock      ; 4.164  ; 4.164  ; Rise       ; Clock           ;
;  InA[9]       ; Clock      ; 4.518  ; 4.518  ; Rise       ; Clock           ;
;  InA[10]      ; Clock      ; 4.169  ; 4.169  ; Rise       ; Clock           ;
;  InA[11]      ; Clock      ; 4.543  ; 4.543  ; Rise       ; Clock           ;
;  InA[12]      ; Clock      ; 4.657  ; 4.657  ; Rise       ; Clock           ;
;  InA[13]      ; Clock      ; 4.195  ; 4.195  ; Rise       ; Clock           ;
;  InA[14]      ; Clock      ; 4.736  ; 4.736  ; Rise       ; Clock           ;
;  InA[15]      ; Clock      ; 4.122  ; 4.122  ; Rise       ; Clock           ;
; InB[*]        ; Clock      ; 5.998  ; 5.998  ; Rise       ; Clock           ;
;  InB[0]       ; Clock      ; 5.143  ; 5.143  ; Rise       ; Clock           ;
;  InB[1]       ; Clock      ; 5.037  ; 5.037  ; Rise       ; Clock           ;
;  InB[2]       ; Clock      ; 5.450  ; 5.450  ; Rise       ; Clock           ;
;  InB[3]       ; Clock      ; 5.238  ; 5.238  ; Rise       ; Clock           ;
;  InB[4]       ; Clock      ; 5.228  ; 5.228  ; Rise       ; Clock           ;
;  InB[5]       ; Clock      ; 5.434  ; 5.434  ; Rise       ; Clock           ;
;  InB[6]       ; Clock      ; 5.672  ; 5.672  ; Rise       ; Clock           ;
;  InB[7]       ; Clock      ; 5.998  ; 5.998  ; Rise       ; Clock           ;
;  InB[8]       ; Clock      ; 5.187  ; 5.187  ; Rise       ; Clock           ;
;  InB[9]       ; Clock      ; 5.004  ; 5.004  ; Rise       ; Clock           ;
;  InB[10]      ; Clock      ; 5.587  ; 5.587  ; Rise       ; Clock           ;
;  InB[11]      ; Clock      ; 5.411  ; 5.411  ; Rise       ; Clock           ;
;  InB[12]      ; Clock      ; 5.434  ; 5.434  ; Rise       ; Clock           ;
;  InB[13]      ; Clock      ; 5.473  ; 5.473  ; Rise       ; Clock           ;
;  InB[14]      ; Clock      ; 5.154  ; 5.154  ; Rise       ; Clock           ;
;  InB[15]      ; Clock      ; 5.325  ; 5.325  ; Rise       ; Clock           ;
; N_Out         ; Clock      ; 4.221  ; 4.221  ; Rise       ; Clock           ;
; RB_Out[*]     ; Clock      ; 5.045  ; 5.045  ; Rise       ; Clock           ;
;  RB_Out[0]    ; Clock      ; 4.423  ; 4.423  ; Rise       ; Clock           ;
;  RB_Out[1]    ; Clock      ; 4.271  ; 4.271  ; Rise       ; Clock           ;
;  RB_Out[2]    ; Clock      ; 4.379  ; 4.379  ; Rise       ; Clock           ;
;  RB_Out[3]    ; Clock      ; 4.235  ; 4.235  ; Rise       ; Clock           ;
;  RB_Out[4]    ; Clock      ; 4.211  ; 4.211  ; Rise       ; Clock           ;
;  RB_Out[5]    ; Clock      ; 5.035  ; 5.035  ; Rise       ; Clock           ;
;  RB_Out[6]    ; Clock      ; 4.822  ; 4.822  ; Rise       ; Clock           ;
;  RB_Out[7]    ; Clock      ; 4.798  ; 4.798  ; Rise       ; Clock           ;
;  RB_Out[8]    ; Clock      ; 4.373  ; 4.373  ; Rise       ; Clock           ;
;  RB_Out[9]    ; Clock      ; 5.045  ; 5.045  ; Rise       ; Clock           ;
;  RB_Out[10]   ; Clock      ; 4.110  ; 4.110  ; Rise       ; Clock           ;
;  RB_Out[11]   ; Clock      ; 4.507  ; 4.507  ; Rise       ; Clock           ;
;  RB_Out[12]   ; Clock      ; 4.200  ; 4.200  ; Rise       ; Clock           ;
;  RB_Out[13]   ; Clock      ; 4.061  ; 4.061  ; Rise       ; Clock           ;
;  RB_Out[14]   ; Clock      ; 4.300  ; 4.300  ; Rise       ; Clock           ;
;  RB_Out[15]   ; Clock      ; 4.032  ; 4.032  ; Rise       ; Clock           ;
; RM_Out[*]     ; Clock      ; 4.665  ; 4.665  ; Rise       ; Clock           ;
;  RM_Out[0]    ; Clock      ; 4.050  ; 4.050  ; Rise       ; Clock           ;
;  RM_Out[1]    ; Clock      ; 4.425  ; 4.425  ; Rise       ; Clock           ;
;  RM_Out[2]    ; Clock      ; 4.175  ; 4.175  ; Rise       ; Clock           ;
;  RM_Out[3]    ; Clock      ; 4.183  ; 4.183  ; Rise       ; Clock           ;
;  RM_Out[4]    ; Clock      ; 4.193  ; 4.193  ; Rise       ; Clock           ;
;  RM_Out[5]    ; Clock      ; 3.908  ; 3.908  ; Rise       ; Clock           ;
;  RM_Out[6]    ; Clock      ; 3.914  ; 3.914  ; Rise       ; Clock           ;
;  RM_Out[7]    ; Clock      ; 3.921  ; 3.921  ; Rise       ; Clock           ;
;  RM_Out[8]    ; Clock      ; 4.665  ; 4.665  ; Rise       ; Clock           ;
;  RM_Out[9]    ; Clock      ; 3.918  ; 3.918  ; Rise       ; Clock           ;
;  RM_Out[10]   ; Clock      ; 4.205  ; 4.205  ; Rise       ; Clock           ;
;  RM_Out[11]   ; Clock      ; 4.197  ; 4.197  ; Rise       ; Clock           ;
;  RM_Out[12]   ; Clock      ; 3.955  ; 3.955  ; Rise       ; Clock           ;
;  RM_Out[13]   ; Clock      ; 3.957  ; 3.957  ; Rise       ; Clock           ;
;  RM_Out[14]   ; Clock      ; 4.075  ; 4.075  ; Rise       ; Clock           ;
;  RM_Out[15]   ; Clock      ; 4.380  ; 4.380  ; Rise       ; Clock           ;
; RY_Out[*]     ; Clock      ; 4.448  ; 4.448  ; Rise       ; Clock           ;
;  RY_Out[0]    ; Clock      ; 4.255  ; 4.255  ; Rise       ; Clock           ;
;  RY_Out[1]    ; Clock      ; 4.159  ; 4.159  ; Rise       ; Clock           ;
;  RY_Out[2]    ; Clock      ; 4.238  ; 4.238  ; Rise       ; Clock           ;
;  RY_Out[3]    ; Clock      ; 4.080  ; 4.080  ; Rise       ; Clock           ;
;  RY_Out[4]    ; Clock      ; 4.372  ; 4.372  ; Rise       ; Clock           ;
;  RY_Out[5]    ; Clock      ; 4.143  ; 4.143  ; Rise       ; Clock           ;
;  RY_Out[6]    ; Clock      ; 4.111  ; 4.111  ; Rise       ; Clock           ;
;  RY_Out[7]    ; Clock      ; 4.354  ; 4.354  ; Rise       ; Clock           ;
;  RY_Out[8]    ; Clock      ; 4.043  ; 4.043  ; Rise       ; Clock           ;
;  RY_Out[9]    ; Clock      ; 4.188  ; 4.188  ; Rise       ; Clock           ;
;  RY_Out[10]   ; Clock      ; 4.078  ; 4.078  ; Rise       ; Clock           ;
;  RY_Out[11]   ; Clock      ; 4.448  ; 4.448  ; Rise       ; Clock           ;
;  RY_Out[12]   ; Clock      ; 4.196  ; 4.196  ; Rise       ; Clock           ;
;  RY_Out[13]   ; Clock      ; 4.029  ; 4.029  ; Rise       ; Clock           ;
;  RY_Out[14]   ; Clock      ; 4.445  ; 4.445  ; Rise       ; Clock           ;
;  RY_Out[15]   ; Clock      ; 4.299  ; 4.299  ; Rise       ; Clock           ;
; RZ_Out[*]     ; Clock      ; 4.721  ; 4.721  ; Rise       ; Clock           ;
;  RZ_Out[0]    ; Clock      ; 4.465  ; 4.465  ; Rise       ; Clock           ;
;  RZ_Out[1]    ; Clock      ; 4.505  ; 4.505  ; Rise       ; Clock           ;
;  RZ_Out[2]    ; Clock      ; 4.303  ; 4.303  ; Rise       ; Clock           ;
;  RZ_Out[3]    ; Clock      ; 4.721  ; 4.721  ; Rise       ; Clock           ;
;  RZ_Out[4]    ; Clock      ; 4.511  ; 4.511  ; Rise       ; Clock           ;
;  RZ_Out[5]    ; Clock      ; 4.619  ; 4.619  ; Rise       ; Clock           ;
;  RZ_Out[6]    ; Clock      ; 4.306  ; 4.306  ; Rise       ; Clock           ;
;  RZ_Out[7]    ; Clock      ; 4.408  ; 4.408  ; Rise       ; Clock           ;
;  RZ_Out[8]    ; Clock      ; 4.224  ; 4.224  ; Rise       ; Clock           ;
;  RZ_Out[9]    ; Clock      ; 4.255  ; 4.255  ; Rise       ; Clock           ;
;  RZ_Out[10]   ; Clock      ; 4.186  ; 4.186  ; Rise       ; Clock           ;
;  RZ_Out[11]   ; Clock      ; 4.342  ; 4.342  ; Rise       ; Clock           ;
;  RZ_Out[12]   ; Clock      ; 4.275  ; 4.275  ; Rise       ; Clock           ;
;  RZ_Out[13]   ; Clock      ; 4.282  ; 4.282  ; Rise       ; Clock           ;
;  RZ_Out[14]   ; Clock      ; 4.418  ; 4.418  ; Rise       ; Clock           ;
;  RZ_Out[15]   ; Clock      ; 4.659  ; 4.659  ; Rise       ; Clock           ;
; RegS[*]       ; Clock      ; 5.966  ; 5.966  ; Rise       ; Clock           ;
;  RegS[0]      ; Clock      ; 5.966  ; 5.966  ; Rise       ; Clock           ;
;  RegS[1]      ; Clock      ; 5.484  ; 5.484  ; Rise       ; Clock           ;
;  RegS[2]      ; Clock      ; 5.531  ; 5.531  ; Rise       ; Clock           ;
;  RegS[3]      ; Clock      ; 5.504  ; 5.504  ; Rise       ; Clock           ;
; RegT[*]       ; Clock      ; 6.210  ; 6.210  ; Rise       ; Clock           ;
;  RegT[0]      ; Clock      ; 5.204  ; 5.204  ; Rise       ; Clock           ;
;  RegT[1]      ; Clock      ; 5.375  ; 5.375  ; Rise       ; Clock           ;
;  RegT[2]      ; Clock      ; 5.552  ; 5.552  ; Rise       ; Clock           ;
;  RegT[3]      ; Clock      ; 6.210  ; 6.210  ; Rise       ; Clock           ;
; V_Out         ; Clock      ; 4.255  ; 4.255  ; Rise       ; Clock           ;
; Z_Out         ; Clock      ; 4.270  ; 4.270  ; Rise       ; Clock           ;
; b_Select      ; Clock      ; 4.025  ; 4.025  ; Rise       ; Clock           ;
; rf_write      ; Clock      ; 4.347  ; 4.347  ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 6.576  ; 6.576  ; Fall       ; Clock           ;
;  DataS[0]     ; Clock      ; 6.215  ; 6.215  ; Fall       ; Clock           ;
;  DataS[1]     ; Clock      ; 6.135  ; 6.135  ; Fall       ; Clock           ;
;  DataS[2]     ; Clock      ; 6.163  ; 6.163  ; Fall       ; Clock           ;
;  DataS[3]     ; Clock      ; 6.417  ; 6.417  ; Fall       ; Clock           ;
;  DataS[4]     ; Clock      ; 6.568  ; 6.568  ; Fall       ; Clock           ;
;  DataS[5]     ; Clock      ; 6.329  ; 6.329  ; Fall       ; Clock           ;
;  DataS[6]     ; Clock      ; 6.180  ; 6.180  ; Fall       ; Clock           ;
;  DataS[7]     ; Clock      ; 6.328  ; 6.328  ; Fall       ; Clock           ;
;  DataS[8]     ; Clock      ; 6.104  ; 6.104  ; Fall       ; Clock           ;
;  DataS[9]     ; Clock      ; 6.299  ; 6.299  ; Fall       ; Clock           ;
;  DataS[10]    ; Clock      ; 6.356  ; 6.356  ; Fall       ; Clock           ;
;  DataS[11]    ; Clock      ; 6.482  ; 6.482  ; Fall       ; Clock           ;
;  DataS[12]    ; Clock      ; 6.576  ; 6.576  ; Fall       ; Clock           ;
;  DataS[13]    ; Clock      ; 6.403  ; 6.403  ; Fall       ; Clock           ;
;  DataS[14]    ; Clock      ; 6.392  ; 6.392  ; Fall       ; Clock           ;
;  DataS[15]    ; Clock      ; 6.261  ; 6.261  ; Fall       ; Clock           ;
; DataT[*]      ; Clock      ; 6.766  ; 6.766  ; Fall       ; Clock           ;
;  DataT[0]     ; Clock      ; 6.182  ; 6.182  ; Fall       ; Clock           ;
;  DataT[1]     ; Clock      ; 6.408  ; 6.408  ; Fall       ; Clock           ;
;  DataT[2]     ; Clock      ; 6.485  ; 6.485  ; Fall       ; Clock           ;
;  DataT[3]     ; Clock      ; 6.740  ; 6.740  ; Fall       ; Clock           ;
;  DataT[4]     ; Clock      ; 6.552  ; 6.552  ; Fall       ; Clock           ;
;  DataT[5]     ; Clock      ; 6.401  ; 6.401  ; Fall       ; Clock           ;
;  DataT[6]     ; Clock      ; 6.499  ; 6.499  ; Fall       ; Clock           ;
;  DataT[7]     ; Clock      ; 6.222  ; 6.222  ; Fall       ; Clock           ;
;  DataT[8]     ; Clock      ; 6.636  ; 6.636  ; Fall       ; Clock           ;
;  DataT[9]     ; Clock      ; 6.403  ; 6.403  ; Fall       ; Clock           ;
;  DataT[10]    ; Clock      ; 6.766  ; 6.766  ; Fall       ; Clock           ;
;  DataT[11]    ; Clock      ; 6.415  ; 6.415  ; Fall       ; Clock           ;
;  DataT[12]    ; Clock      ; 6.465  ; 6.465  ; Fall       ; Clock           ;
;  DataT[13]    ; Clock      ; 6.233  ; 6.233  ; Fall       ; Clock           ;
;  DataT[14]    ; Clock      ; 6.479  ; 6.479  ; Fall       ; Clock           ;
;  DataT[15]    ; Clock      ; 6.722  ; 6.722  ; Fall       ; Clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ALU_Out[*]    ; Clock      ; 4.565 ; 4.565 ; Rise       ; Clock           ;
;  ALU_Out[0]   ; Clock      ; 5.001 ; 5.001 ; Rise       ; Clock           ;
;  ALU_Out[1]   ; Clock      ; 4.603 ; 4.603 ; Rise       ; Clock           ;
;  ALU_Out[2]   ; Clock      ; 5.791 ; 5.791 ; Rise       ; Clock           ;
;  ALU_Out[3]   ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  ALU_Out[4]   ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  ALU_Out[5]   ; Clock      ; 5.004 ; 5.004 ; Rise       ; Clock           ;
;  ALU_Out[6]   ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  ALU_Out[7]   ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  ALU_Out[8]   ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  ALU_Out[9]   ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  ALU_Out[10]  ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  ALU_Out[11]  ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  ALU_Out[12]  ; Clock      ; 4.565 ; 4.565 ; Rise       ; Clock           ;
;  ALU_Out[13]  ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  ALU_Out[14]  ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
;  ALU_Out[15]  ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
; ALU_op[*]     ; Clock      ; 3.935 ; 3.935 ; Rise       ; Clock           ;
;  ALU_op[0]    ; Clock      ; 3.935 ; 3.935 ; Rise       ; Clock           ;
;  ALU_op[1]    ; Clock      ; 4.001 ; 4.001 ; Rise       ; Clock           ;
; B_Inv         ; Clock      ; 3.928 ; 3.928 ; Rise       ; Clock           ;
; C_Out         ; Clock      ; 4.414 ; 4.414 ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  DataS[0]     ; Clock      ; 5.227 ; 5.227 ; Rise       ; Clock           ;
;  DataS[1]     ; Clock      ; 5.231 ; 5.231 ; Rise       ; Clock           ;
;  DataS[2]     ; Clock      ; 5.149 ; 5.149 ; Rise       ; Clock           ;
;  DataS[3]     ; Clock      ; 5.478 ; 5.478 ; Rise       ; Clock           ;
;  DataS[4]     ; Clock      ; 5.409 ; 5.409 ; Rise       ; Clock           ;
;  DataS[5]     ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  DataS[6]     ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  DataS[7]     ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  DataS[8]     ; Clock      ; 5.275 ; 5.275 ; Rise       ; Clock           ;
;  DataS[9]     ; Clock      ; 5.452 ; 5.452 ; Rise       ; Clock           ;
;  DataS[10]    ; Clock      ; 5.543 ; 5.543 ; Rise       ; Clock           ;
;  DataS[11]    ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  DataS[12]    ; Clock      ; 5.192 ; 5.192 ; Rise       ; Clock           ;
;  DataS[13]    ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  DataS[14]    ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  DataS[15]    ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
; DataT[*]      ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  DataT[0]     ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  DataT[1]     ; Clock      ; 5.544 ; 5.544 ; Rise       ; Clock           ;
;  DataT[2]     ; Clock      ; 4.988 ; 4.988 ; Rise       ; Clock           ;
;  DataT[3]     ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  DataT[4]     ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  DataT[5]     ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  DataT[6]     ; Clock      ; 5.763 ; 5.763 ; Rise       ; Clock           ;
;  DataT[7]     ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  DataT[8]     ; Clock      ; 5.399 ; 5.399 ; Rise       ; Clock           ;
;  DataT[9]     ; Clock      ; 5.431 ; 5.431 ; Rise       ; Clock           ;
;  DataT[10]    ; Clock      ; 5.546 ; 5.546 ; Rise       ; Clock           ;
;  DataT[11]    ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  DataT[12]    ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  DataT[13]    ; Clock      ; 5.450 ; 5.450 ; Rise       ; Clock           ;
;  DataT[14]    ; Clock      ; 5.429 ; 5.429 ; Rise       ; Clock           ;
;  DataT[15]    ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
; IR[*]         ; Clock      ; 3.932 ; 3.932 ; Rise       ; Clock           ;
;  IR[0]        ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
;  IR[1]        ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  IR[2]        ; Clock      ; 4.354 ; 4.354 ; Rise       ; Clock           ;
;  IR[3]        ; Clock      ; 4.368 ; 4.368 ; Rise       ; Clock           ;
;  IR[4]        ; Clock      ; 4.417 ; 4.417 ; Rise       ; Clock           ;
;  IR[5]        ; Clock      ; 4.048 ; 4.048 ; Rise       ; Clock           ;
;  IR[6]        ; Clock      ; 4.145 ; 4.145 ; Rise       ; Clock           ;
;  IR[7]        ; Clock      ; 4.231 ; 4.231 ; Rise       ; Clock           ;
;  IR[8]        ; Clock      ; 4.205 ; 4.205 ; Rise       ; Clock           ;
;  IR[9]        ; Clock      ; 4.325 ; 4.325 ; Rise       ; Clock           ;
;  IR[10]       ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  IR[11]       ; Clock      ; 4.237 ; 4.237 ; Rise       ; Clock           ;
;  IR[12]       ; Clock      ; 4.301 ; 4.301 ; Rise       ; Clock           ;
;  IR[13]       ; Clock      ; 4.304 ; 4.304 ; Rise       ; Clock           ;
;  IR[14]       ; Clock      ; 3.964 ; 3.964 ; Rise       ; Clock           ;
;  IR[15]       ; Clock      ; 4.090 ; 4.090 ; Rise       ; Clock           ;
;  IR[16]       ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  IR[17]       ; Clock      ; 3.957 ; 3.957 ; Rise       ; Clock           ;
;  IR[18]       ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  IR[19]       ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  IR[20]       ; Clock      ; 3.932 ; 3.932 ; Rise       ; Clock           ;
;  IR[21]       ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  IR[22]       ; Clock      ; 4.185 ; 4.185 ; Rise       ; Clock           ;
;  IR[23]       ; Clock      ; 4.523 ; 4.523 ; Rise       ; Clock           ;
; IR_Enable     ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
; Immediate[*]  ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Immediate[0] ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Immediate[1] ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Immediate[2] ; Clock      ; 5.380 ; 5.380 ; Rise       ; Clock           ;
;  Immediate[3] ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  Immediate[4] ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
; InA[*]        ; Clock      ; 4.122 ; 4.122 ; Rise       ; Clock           ;
;  InA[0]       ; Clock      ; 4.444 ; 4.444 ; Rise       ; Clock           ;
;  InA[1]       ; Clock      ; 4.219 ; 4.219 ; Rise       ; Clock           ;
;  InA[2]       ; Clock      ; 4.483 ; 4.483 ; Rise       ; Clock           ;
;  InA[3]       ; Clock      ; 4.620 ; 4.620 ; Rise       ; Clock           ;
;  InA[4]       ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  InA[5]       ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  InA[6]       ; Clock      ; 4.182 ; 4.182 ; Rise       ; Clock           ;
;  InA[7]       ; Clock      ; 4.351 ; 4.351 ; Rise       ; Clock           ;
;  InA[8]       ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  InA[9]       ; Clock      ; 4.518 ; 4.518 ; Rise       ; Clock           ;
;  InA[10]      ; Clock      ; 4.169 ; 4.169 ; Rise       ; Clock           ;
;  InA[11]      ; Clock      ; 4.543 ; 4.543 ; Rise       ; Clock           ;
;  InA[12]      ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  InA[13]      ; Clock      ; 4.195 ; 4.195 ; Rise       ; Clock           ;
;  InA[14]      ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  InA[15]      ; Clock      ; 4.122 ; 4.122 ; Rise       ; Clock           ;
; InB[*]        ; Clock      ; 4.243 ; 4.243 ; Rise       ; Clock           ;
;  InB[0]       ; Clock      ; 4.243 ; 4.243 ; Rise       ; Clock           ;
;  InB[1]       ; Clock      ; 4.246 ; 4.246 ; Rise       ; Clock           ;
;  InB[2]       ; Clock      ; 4.442 ; 4.442 ; Rise       ; Clock           ;
;  InB[3]       ; Clock      ; 4.350 ; 4.350 ; Rise       ; Clock           ;
;  InB[4]       ; Clock      ; 4.337 ; 4.337 ; Rise       ; Clock           ;
;  InB[5]       ; Clock      ; 4.643 ; 4.643 ; Rise       ; Clock           ;
;  InB[6]       ; Clock      ; 5.182 ; 5.182 ; Rise       ; Clock           ;
;  InB[7]       ; Clock      ; 5.615 ; 5.615 ; Rise       ; Clock           ;
;  InB[8]       ; Clock      ; 4.844 ; 4.844 ; Rise       ; Clock           ;
;  InB[9]       ; Clock      ; 4.687 ; 4.687 ; Rise       ; Clock           ;
;  InB[10]      ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  InB[11]      ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  InB[12]      ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  InB[13]      ; Clock      ; 4.846 ; 4.846 ; Rise       ; Clock           ;
;  InB[14]      ; Clock      ; 4.605 ; 4.605 ; Rise       ; Clock           ;
;  InB[15]      ; Clock      ; 4.818 ; 4.818 ; Rise       ; Clock           ;
; N_Out         ; Clock      ; 4.221 ; 4.221 ; Rise       ; Clock           ;
; RB_Out[*]     ; Clock      ; 4.032 ; 4.032 ; Rise       ; Clock           ;
;  RB_Out[0]    ; Clock      ; 4.423 ; 4.423 ; Rise       ; Clock           ;
;  RB_Out[1]    ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  RB_Out[2]    ; Clock      ; 4.379 ; 4.379 ; Rise       ; Clock           ;
;  RB_Out[3]    ; Clock      ; 4.235 ; 4.235 ; Rise       ; Clock           ;
;  RB_Out[4]    ; Clock      ; 4.211 ; 4.211 ; Rise       ; Clock           ;
;  RB_Out[5]    ; Clock      ; 5.035 ; 5.035 ; Rise       ; Clock           ;
;  RB_Out[6]    ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  RB_Out[7]    ; Clock      ; 4.798 ; 4.798 ; Rise       ; Clock           ;
;  RB_Out[8]    ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  RB_Out[9]    ; Clock      ; 5.045 ; 5.045 ; Rise       ; Clock           ;
;  RB_Out[10]   ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  RB_Out[11]   ; Clock      ; 4.507 ; 4.507 ; Rise       ; Clock           ;
;  RB_Out[12]   ; Clock      ; 4.200 ; 4.200 ; Rise       ; Clock           ;
;  RB_Out[13]   ; Clock      ; 4.061 ; 4.061 ; Rise       ; Clock           ;
;  RB_Out[14]   ; Clock      ; 4.300 ; 4.300 ; Rise       ; Clock           ;
;  RB_Out[15]   ; Clock      ; 4.032 ; 4.032 ; Rise       ; Clock           ;
; RM_Out[*]     ; Clock      ; 3.908 ; 3.908 ; Rise       ; Clock           ;
;  RM_Out[0]    ; Clock      ; 4.050 ; 4.050 ; Rise       ; Clock           ;
;  RM_Out[1]    ; Clock      ; 4.425 ; 4.425 ; Rise       ; Clock           ;
;  RM_Out[2]    ; Clock      ; 4.175 ; 4.175 ; Rise       ; Clock           ;
;  RM_Out[3]    ; Clock      ; 4.183 ; 4.183 ; Rise       ; Clock           ;
;  RM_Out[4]    ; Clock      ; 4.193 ; 4.193 ; Rise       ; Clock           ;
;  RM_Out[5]    ; Clock      ; 3.908 ; 3.908 ; Rise       ; Clock           ;
;  RM_Out[6]    ; Clock      ; 3.914 ; 3.914 ; Rise       ; Clock           ;
;  RM_Out[7]    ; Clock      ; 3.921 ; 3.921 ; Rise       ; Clock           ;
;  RM_Out[8]    ; Clock      ; 4.665 ; 4.665 ; Rise       ; Clock           ;
;  RM_Out[9]    ; Clock      ; 3.918 ; 3.918 ; Rise       ; Clock           ;
;  RM_Out[10]   ; Clock      ; 4.205 ; 4.205 ; Rise       ; Clock           ;
;  RM_Out[11]   ; Clock      ; 4.197 ; 4.197 ; Rise       ; Clock           ;
;  RM_Out[12]   ; Clock      ; 3.955 ; 3.955 ; Rise       ; Clock           ;
;  RM_Out[13]   ; Clock      ; 3.957 ; 3.957 ; Rise       ; Clock           ;
;  RM_Out[14]   ; Clock      ; 4.075 ; 4.075 ; Rise       ; Clock           ;
;  RM_Out[15]   ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
; RY_Out[*]     ; Clock      ; 4.029 ; 4.029 ; Rise       ; Clock           ;
;  RY_Out[0]    ; Clock      ; 4.255 ; 4.255 ; Rise       ; Clock           ;
;  RY_Out[1]    ; Clock      ; 4.159 ; 4.159 ; Rise       ; Clock           ;
;  RY_Out[2]    ; Clock      ; 4.238 ; 4.238 ; Rise       ; Clock           ;
;  RY_Out[3]    ; Clock      ; 4.080 ; 4.080 ; Rise       ; Clock           ;
;  RY_Out[4]    ; Clock      ; 4.372 ; 4.372 ; Rise       ; Clock           ;
;  RY_Out[5]    ; Clock      ; 4.143 ; 4.143 ; Rise       ; Clock           ;
;  RY_Out[6]    ; Clock      ; 4.111 ; 4.111 ; Rise       ; Clock           ;
;  RY_Out[7]    ; Clock      ; 4.354 ; 4.354 ; Rise       ; Clock           ;
;  RY_Out[8]    ; Clock      ; 4.043 ; 4.043 ; Rise       ; Clock           ;
;  RY_Out[9]    ; Clock      ; 4.188 ; 4.188 ; Rise       ; Clock           ;
;  RY_Out[10]   ; Clock      ; 4.078 ; 4.078 ; Rise       ; Clock           ;
;  RY_Out[11]   ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
;  RY_Out[12]   ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  RY_Out[13]   ; Clock      ; 4.029 ; 4.029 ; Rise       ; Clock           ;
;  RY_Out[14]   ; Clock      ; 4.445 ; 4.445 ; Rise       ; Clock           ;
;  RY_Out[15]   ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
; RZ_Out[*]     ; Clock      ; 4.186 ; 4.186 ; Rise       ; Clock           ;
;  RZ_Out[0]    ; Clock      ; 4.465 ; 4.465 ; Rise       ; Clock           ;
;  RZ_Out[1]    ; Clock      ; 4.505 ; 4.505 ; Rise       ; Clock           ;
;  RZ_Out[2]    ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  RZ_Out[3]    ; Clock      ; 4.721 ; 4.721 ; Rise       ; Clock           ;
;  RZ_Out[4]    ; Clock      ; 4.511 ; 4.511 ; Rise       ; Clock           ;
;  RZ_Out[5]    ; Clock      ; 4.619 ; 4.619 ; Rise       ; Clock           ;
;  RZ_Out[6]    ; Clock      ; 4.306 ; 4.306 ; Rise       ; Clock           ;
;  RZ_Out[7]    ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  RZ_Out[8]    ; Clock      ; 4.224 ; 4.224 ; Rise       ; Clock           ;
;  RZ_Out[9]    ; Clock      ; 4.255 ; 4.255 ; Rise       ; Clock           ;
;  RZ_Out[10]   ; Clock      ; 4.186 ; 4.186 ; Rise       ; Clock           ;
;  RZ_Out[11]   ; Clock      ; 4.342 ; 4.342 ; Rise       ; Clock           ;
;  RZ_Out[12]   ; Clock      ; 4.275 ; 4.275 ; Rise       ; Clock           ;
;  RZ_Out[13]   ; Clock      ; 4.282 ; 4.282 ; Rise       ; Clock           ;
;  RZ_Out[14]   ; Clock      ; 4.418 ; 4.418 ; Rise       ; Clock           ;
;  RZ_Out[15]   ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
; RegS[*]       ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  RegS[0]      ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  RegS[1]      ; Clock      ; 4.575 ; 4.575 ; Rise       ; Clock           ;
;  RegS[2]      ; Clock      ; 4.459 ; 4.459 ; Rise       ; Clock           ;
;  RegS[3]      ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
; RegT[*]       ; Clock      ; 4.130 ; 4.130 ; Rise       ; Clock           ;
;  RegT[0]      ; Clock      ; 4.130 ; 4.130 ; Rise       ; Clock           ;
;  RegT[1]      ; Clock      ; 4.305 ; 4.305 ; Rise       ; Clock           ;
;  RegT[2]      ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  RegT[3]      ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
; V_Out         ; Clock      ; 4.255 ; 4.255 ; Rise       ; Clock           ;
; Z_Out         ; Clock      ; 4.270 ; 4.270 ; Rise       ; Clock           ;
; b_Select      ; Clock      ; 4.025 ; 4.025 ; Rise       ; Clock           ;
; rf_write      ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 4.585 ; 4.585 ; Fall       ; Clock           ;
;  DataS[0]     ; Clock      ; 4.866 ; 4.866 ; Fall       ; Clock           ;
;  DataS[1]     ; Clock      ; 4.920 ; 4.920 ; Fall       ; Clock           ;
;  DataS[2]     ; Clock      ; 4.978 ; 4.978 ; Fall       ; Clock           ;
;  DataS[3]     ; Clock      ; 5.018 ; 5.018 ; Fall       ; Clock           ;
;  DataS[4]     ; Clock      ; 4.848 ; 4.848 ; Fall       ; Clock           ;
;  DataS[5]     ; Clock      ; 4.679 ; 4.679 ; Fall       ; Clock           ;
;  DataS[6]     ; Clock      ; 4.754 ; 4.754 ; Fall       ; Clock           ;
;  DataS[7]     ; Clock      ; 4.754 ; 4.754 ; Fall       ; Clock           ;
;  DataS[8]     ; Clock      ; 4.585 ; 4.585 ; Fall       ; Clock           ;
;  DataS[9]     ; Clock      ; 4.898 ; 4.898 ; Fall       ; Clock           ;
;  DataS[10]    ; Clock      ; 4.910 ; 4.910 ; Fall       ; Clock           ;
;  DataS[11]    ; Clock      ; 5.049 ; 5.049 ; Fall       ; Clock           ;
;  DataS[12]    ; Clock      ; 4.983 ; 4.983 ; Fall       ; Clock           ;
;  DataS[13]    ; Clock      ; 4.989 ; 4.989 ; Fall       ; Clock           ;
;  DataS[14]    ; Clock      ; 4.983 ; 4.983 ; Fall       ; Clock           ;
;  DataS[15]    ; Clock      ; 5.003 ; 5.003 ; Fall       ; Clock           ;
; DataT[*]      ; Clock      ; 4.665 ; 4.665 ; Fall       ; Clock           ;
;  DataT[0]     ; Clock      ; 4.733 ; 4.733 ; Fall       ; Clock           ;
;  DataT[1]     ; Clock      ; 5.099 ; 5.099 ; Fall       ; Clock           ;
;  DataT[2]     ; Clock      ; 5.036 ; 5.036 ; Fall       ; Clock           ;
;  DataT[3]     ; Clock      ; 5.398 ; 5.398 ; Fall       ; Clock           ;
;  DataT[4]     ; Clock      ; 4.945 ; 4.945 ; Fall       ; Clock           ;
;  DataT[5]     ; Clock      ; 4.953 ; 4.953 ; Fall       ; Clock           ;
;  DataT[6]     ; Clock      ; 5.181 ; 5.181 ; Fall       ; Clock           ;
;  DataT[7]     ; Clock      ; 4.665 ; 4.665 ; Fall       ; Clock           ;
;  DataT[8]     ; Clock      ; 4.784 ; 4.784 ; Fall       ; Clock           ;
;  DataT[9]     ; Clock      ; 4.888 ; 4.888 ; Fall       ; Clock           ;
;  DataT[10]    ; Clock      ; 5.262 ; 5.262 ; Fall       ; Clock           ;
;  DataT[11]    ; Clock      ; 5.124 ; 5.124 ; Fall       ; Clock           ;
;  DataT[12]    ; Clock      ; 4.842 ; 4.842 ; Fall       ; Clock           ;
;  DataT[13]    ; Clock      ; 4.846 ; 4.846 ; Fall       ; Clock           ;
;  DataT[14]    ; Clock      ; 4.862 ; 4.862 ; Fall       ; Clock           ;
;  DataT[15]    ; Clock      ; 5.132 ; 5.132 ; Fall       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -141.914  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  Clock           ; -141.914  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -7075.911 ; 0.0   ; 0.0      ; 0.0     ; -387.38             ;
;  Clock           ; -7075.911 ; 0.000 ; N/A      ; N/A     ; -387.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; Instruction[*]   ; Clock      ; 4.272   ; 4.272   ; Rise       ; Clock           ;
;  Instruction[0]  ; Clock      ; 3.742   ; 3.742   ; Rise       ; Clock           ;
;  Instruction[1]  ; Clock      ; 4.173   ; 4.173   ; Rise       ; Clock           ;
;  Instruction[2]  ; Clock      ; 4.272   ; 4.272   ; Rise       ; Clock           ;
;  Instruction[3]  ; Clock      ; 4.053   ; 4.053   ; Rise       ; Clock           ;
;  Instruction[4]  ; Clock      ; 4.073   ; 4.073   ; Rise       ; Clock           ;
;  Instruction[5]  ; Clock      ; 4.207   ; 4.207   ; Rise       ; Clock           ;
;  Instruction[6]  ; Clock      ; 4.211   ; 4.211   ; Rise       ; Clock           ;
;  Instruction[7]  ; Clock      ; 3.912   ; 3.912   ; Rise       ; Clock           ;
;  Instruction[8]  ; Clock      ; 3.765   ; 3.765   ; Rise       ; Clock           ;
;  Instruction[9]  ; Clock      ; 4.129   ; 4.129   ; Rise       ; Clock           ;
;  Instruction[10] ; Clock      ; 3.758   ; 3.758   ; Rise       ; Clock           ;
;  Instruction[11] ; Clock      ; 4.174   ; 4.174   ; Rise       ; Clock           ;
;  Instruction[12] ; Clock      ; 3.762   ; 3.762   ; Rise       ; Clock           ;
;  Instruction[13] ; Clock      ; 3.976   ; 3.976   ; Rise       ; Clock           ;
;  Instruction[14] ; Clock      ; 3.512   ; 3.512   ; Rise       ; Clock           ;
;  Instruction[15] ; Clock      ; 3.684   ; 3.684   ; Rise       ; Clock           ;
;  Instruction[16] ; Clock      ; 3.663   ; 3.663   ; Rise       ; Clock           ;
;  Instruction[17] ; Clock      ; 3.647   ; 3.647   ; Rise       ; Clock           ;
;  Instruction[18] ; Clock      ; 3.520   ; 3.520   ; Rise       ; Clock           ;
;  Instruction[19] ; Clock      ; 3.756   ; 3.756   ; Rise       ; Clock           ;
;  Instruction[20] ; Clock      ; 4.086   ; 4.086   ; Rise       ; Clock           ;
;  Instruction[21] ; Clock      ; 3.962   ; 3.962   ; Rise       ; Clock           ;
;  Instruction[22] ; Clock      ; -0.310  ; -0.310  ; Rise       ; Clock           ;
;  Instruction[23] ; Clock      ; -0.400  ; -0.400  ; Rise       ; Clock           ;
; Reset            ; Clock      ; 143.384 ; 143.384 ; Rise       ; Clock           ;
; mfc              ; Clock      ; 9.880   ; 9.880   ; Rise       ; Clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Instruction[*]   ; Clock      ; 0.758  ; 0.758  ; Rise       ; Clock           ;
;  Instruction[0]  ; Clock      ; -1.805 ; -1.805 ; Rise       ; Clock           ;
;  Instruction[1]  ; Clock      ; -1.968 ; -1.968 ; Rise       ; Clock           ;
;  Instruction[2]  ; Clock      ; -2.063 ; -2.063 ; Rise       ; Clock           ;
;  Instruction[3]  ; Clock      ; -1.959 ; -1.959 ; Rise       ; Clock           ;
;  Instruction[4]  ; Clock      ; -1.985 ; -1.985 ; Rise       ; Clock           ;
;  Instruction[5]  ; Clock      ; -1.987 ; -1.987 ; Rise       ; Clock           ;
;  Instruction[6]  ; Clock      ; -2.003 ; -2.003 ; Rise       ; Clock           ;
;  Instruction[7]  ; Clock      ; -1.838 ; -1.838 ; Rise       ; Clock           ;
;  Instruction[8]  ; Clock      ; -1.808 ; -1.808 ; Rise       ; Clock           ;
;  Instruction[9]  ; Clock      ; -1.995 ; -1.995 ; Rise       ; Clock           ;
;  Instruction[10] ; Clock      ; -1.779 ; -1.779 ; Rise       ; Clock           ;
;  Instruction[11] ; Clock      ; -1.976 ; -1.976 ; Rise       ; Clock           ;
;  Instruction[12] ; Clock      ; -1.783 ; -1.783 ; Rise       ; Clock           ;
;  Instruction[13] ; Clock      ; -1.893 ; -1.893 ; Rise       ; Clock           ;
;  Instruction[14] ; Clock      ; -1.659 ; -1.659 ; Rise       ; Clock           ;
;  Instruction[15] ; Clock      ; -1.722 ; -1.722 ; Rise       ; Clock           ;
;  Instruction[16] ; Clock      ; -1.722 ; -1.722 ; Rise       ; Clock           ;
;  Instruction[17] ; Clock      ; -1.743 ; -1.743 ; Rise       ; Clock           ;
;  Instruction[18] ; Clock      ; -1.627 ; -1.627 ; Rise       ; Clock           ;
;  Instruction[19] ; Clock      ; -1.769 ; -1.769 ; Rise       ; Clock           ;
;  Instruction[20] ; Clock      ; -1.913 ; -1.913 ; Rise       ; Clock           ;
;  Instruction[21] ; Clock      ; -1.900 ; -1.900 ; Rise       ; Clock           ;
;  Instruction[22] ; Clock      ; 0.694  ; 0.694  ; Rise       ; Clock           ;
;  Instruction[23] ; Clock      ; 0.758  ; 0.758  ; Rise       ; Clock           ;
; Reset            ; Clock      ; 0.184  ; 0.184  ; Rise       ; Clock           ;
; mfc              ; Clock      ; -2.226 ; -2.226 ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ALU_Out[*]    ; Clock      ; 24.338 ; 24.338 ; Rise       ; Clock           ;
;  ALU_Out[0]   ; Clock      ; 11.791 ; 11.791 ; Rise       ; Clock           ;
;  ALU_Out[1]   ; Clock      ; 13.236 ; 13.236 ; Rise       ; Clock           ;
;  ALU_Out[2]   ; Clock      ; 14.033 ; 14.033 ; Rise       ; Clock           ;
;  ALU_Out[3]   ; Clock      ; 13.851 ; 13.851 ; Rise       ; Clock           ;
;  ALU_Out[4]   ; Clock      ; 15.607 ; 15.607 ; Rise       ; Clock           ;
;  ALU_Out[5]   ; Clock      ; 15.429 ; 15.429 ; Rise       ; Clock           ;
;  ALU_Out[6]   ; Clock      ; 16.450 ; 16.450 ; Rise       ; Clock           ;
;  ALU_Out[7]   ; Clock      ; 17.529 ; 17.529 ; Rise       ; Clock           ;
;  ALU_Out[8]   ; Clock      ; 17.434 ; 17.434 ; Rise       ; Clock           ;
;  ALU_Out[9]   ; Clock      ; 19.002 ; 19.002 ; Rise       ; Clock           ;
;  ALU_Out[10]  ; Clock      ; 18.945 ; 18.945 ; Rise       ; Clock           ;
;  ALU_Out[11]  ; Clock      ; 21.579 ; 21.579 ; Rise       ; Clock           ;
;  ALU_Out[12]  ; Clock      ; 21.819 ; 21.819 ; Rise       ; Clock           ;
;  ALU_Out[13]  ; Clock      ; 22.854 ; 22.854 ; Rise       ; Clock           ;
;  ALU_Out[14]  ; Clock      ; 22.374 ; 22.374 ; Rise       ; Clock           ;
;  ALU_Out[15]  ; Clock      ; 24.338 ; 24.338 ; Rise       ; Clock           ;
; ALU_op[*]     ; Clock      ; 6.858  ; 6.858  ; Rise       ; Clock           ;
;  ALU_op[0]    ; Clock      ; 6.673  ; 6.673  ; Rise       ; Clock           ;
;  ALU_op[1]    ; Clock      ; 6.858  ; 6.858  ; Rise       ; Clock           ;
; B_Inv         ; Clock      ; 6.686  ; 6.686  ; Rise       ; Clock           ;
; C_Out         ; Clock      ; 7.707  ; 7.707  ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 17.292 ; 17.292 ; Rise       ; Clock           ;
;  DataS[0]     ; Clock      ; 16.741 ; 16.741 ; Rise       ; Clock           ;
;  DataS[1]     ; Clock      ; 16.799 ; 16.799 ; Rise       ; Clock           ;
;  DataS[2]     ; Clock      ; 16.850 ; 16.850 ; Rise       ; Clock           ;
;  DataS[3]     ; Clock      ; 17.292 ; 17.292 ; Rise       ; Clock           ;
;  DataS[4]     ; Clock      ; 17.090 ; 17.090 ; Rise       ; Clock           ;
;  DataS[5]     ; Clock      ; 16.372 ; 16.372 ; Rise       ; Clock           ;
;  DataS[6]     ; Clock      ; 16.763 ; 16.763 ; Rise       ; Clock           ;
;  DataS[7]     ; Clock      ; 16.686 ; 16.686 ; Rise       ; Clock           ;
;  DataS[8]     ; Clock      ; 16.272 ; 16.272 ; Rise       ; Clock           ;
;  DataS[9]     ; Clock      ; 16.823 ; 16.823 ; Rise       ; Clock           ;
;  DataS[10]    ; Clock      ; 16.125 ; 16.125 ; Rise       ; Clock           ;
;  DataS[11]    ; Clock      ; 17.187 ; 17.187 ; Rise       ; Clock           ;
;  DataS[12]    ; Clock      ; 16.662 ; 16.662 ; Rise       ; Clock           ;
;  DataS[13]    ; Clock      ; 16.422 ; 16.422 ; Rise       ; Clock           ;
;  DataS[14]    ; Clock      ; 17.218 ; 17.218 ; Rise       ; Clock           ;
;  DataS[15]    ; Clock      ; 16.585 ; 16.585 ; Rise       ; Clock           ;
; DataT[*]      ; Clock      ; 17.190 ; 17.190 ; Rise       ; Clock           ;
;  DataT[0]     ; Clock      ; 15.899 ; 15.899 ; Rise       ; Clock           ;
;  DataT[1]     ; Clock      ; 16.255 ; 16.255 ; Rise       ; Clock           ;
;  DataT[2]     ; Clock      ; 16.231 ; 16.231 ; Rise       ; Clock           ;
;  DataT[3]     ; Clock      ; 17.190 ; 17.190 ; Rise       ; Clock           ;
;  DataT[4]     ; Clock      ; 15.494 ; 15.494 ; Rise       ; Clock           ;
;  DataT[5]     ; Clock      ; 16.099 ; 16.099 ; Rise       ; Clock           ;
;  DataT[6]     ; Clock      ; 16.235 ; 16.235 ; Rise       ; Clock           ;
;  DataT[7]     ; Clock      ; 15.418 ; 15.418 ; Rise       ; Clock           ;
;  DataT[8]     ; Clock      ; 15.784 ; 15.784 ; Rise       ; Clock           ;
;  DataT[9]     ; Clock      ; 15.810 ; 15.810 ; Rise       ; Clock           ;
;  DataT[10]    ; Clock      ; 16.435 ; 16.435 ; Rise       ; Clock           ;
;  DataT[11]    ; Clock      ; 16.383 ; 16.383 ; Rise       ; Clock           ;
;  DataT[12]    ; Clock      ; 16.206 ; 16.206 ; Rise       ; Clock           ;
;  DataT[13]    ; Clock      ; 15.746 ; 15.746 ; Rise       ; Clock           ;
;  DataT[14]    ; Clock      ; 15.710 ; 15.710 ; Rise       ; Clock           ;
;  DataT[15]    ; Clock      ; 16.192 ; 16.192 ; Rise       ; Clock           ;
; IR[*]         ; Clock      ; 8.543  ; 8.543  ; Rise       ; Clock           ;
;  IR[0]        ; Clock      ; 7.249  ; 7.249  ; Rise       ; Clock           ;
;  IR[1]        ; Clock      ; 8.543  ; 8.543  ; Rise       ; Clock           ;
;  IR[2]        ; Clock      ; 7.625  ; 7.625  ; Rise       ; Clock           ;
;  IR[3]        ; Clock      ; 7.583  ; 7.583  ; Rise       ; Clock           ;
;  IR[4]        ; Clock      ; 7.695  ; 7.695  ; Rise       ; Clock           ;
;  IR[5]        ; Clock      ; 7.029  ; 7.029  ; Rise       ; Clock           ;
;  IR[6]        ; Clock      ; 7.251  ; 7.251  ; Rise       ; Clock           ;
;  IR[7]        ; Clock      ; 7.301  ; 7.301  ; Rise       ; Clock           ;
;  IR[8]        ; Clock      ; 7.246  ; 7.246  ; Rise       ; Clock           ;
;  IR[9]        ; Clock      ; 7.489  ; 7.489  ; Rise       ; Clock           ;
;  IR[10]       ; Clock      ; 8.222  ; 8.222  ; Rise       ; Clock           ;
;  IR[11]       ; Clock      ; 7.284  ; 7.284  ; Rise       ; Clock           ;
;  IR[12]       ; Clock      ; 7.457  ; 7.457  ; Rise       ; Clock           ;
;  IR[13]       ; Clock      ; 7.469  ; 7.469  ; Rise       ; Clock           ;
;  IR[14]       ; Clock      ; 6.723  ; 6.723  ; Rise       ; Clock           ;
;  IR[15]       ; Clock      ; 6.974  ; 6.974  ; Rise       ; Clock           ;
;  IR[16]       ; Clock      ; 7.128  ; 7.128  ; Rise       ; Clock           ;
;  IR[17]       ; Clock      ; 6.707  ; 6.707  ; Rise       ; Clock           ;
;  IR[18]       ; Clock      ; 7.149  ; 7.149  ; Rise       ; Clock           ;
;  IR[19]       ; Clock      ; 8.448  ; 8.448  ; Rise       ; Clock           ;
;  IR[20]       ; Clock      ; 6.686  ; 6.686  ; Rise       ; Clock           ;
;  IR[21]       ; Clock      ; 8.345  ; 8.345  ; Rise       ; Clock           ;
;  IR[22]       ; Clock      ; 7.144  ; 7.144  ; Rise       ; Clock           ;
;  IR[23]       ; Clock      ; 7.877  ; 7.877  ; Rise       ; Clock           ;
; IR_Enable     ; Clock      ; 8.628  ; 8.628  ; Rise       ; Clock           ;
; Immediate[*]  ; Clock      ; 11.378 ; 11.378 ; Rise       ; Clock           ;
;  Immediate[0] ; Clock      ; 9.904  ; 9.904  ; Rise       ; Clock           ;
;  Immediate[1] ; Clock      ; 8.920  ; 8.920  ; Rise       ; Clock           ;
;  Immediate[2] ; Clock      ; 11.378 ; 11.378 ; Rise       ; Clock           ;
;  Immediate[3] ; Clock      ; 9.538  ; 9.538  ; Rise       ; Clock           ;
;  Immediate[4] ; Clock      ; 9.649  ; 9.649  ; Rise       ; Clock           ;
; InA[*]        ; Clock      ; 9.000  ; 9.000  ; Rise       ; Clock           ;
;  InA[0]       ; Clock      ; 7.623  ; 7.623  ; Rise       ; Clock           ;
;  InA[1]       ; Clock      ; 7.257  ; 7.257  ; Rise       ; Clock           ;
;  InA[2]       ; Clock      ; 7.836  ; 7.836  ; Rise       ; Clock           ;
;  InA[3]       ; Clock      ; 8.227  ; 8.227  ; Rise       ; Clock           ;
;  InA[4]       ; Clock      ; 8.213  ; 8.213  ; Rise       ; Clock           ;
;  InA[5]       ; Clock      ; 9.000  ; 9.000  ; Rise       ; Clock           ;
;  InA[6]       ; Clock      ; 7.211  ; 7.211  ; Rise       ; Clock           ;
;  InA[7]       ; Clock      ; 7.656  ; 7.656  ; Rise       ; Clock           ;
;  InA[8]       ; Clock      ; 7.267  ; 7.267  ; Rise       ; Clock           ;
;  InA[9]       ; Clock      ; 7.883  ; 7.883  ; Rise       ; Clock           ;
;  InA[10]      ; Clock      ; 7.250  ; 7.250  ; Rise       ; Clock           ;
;  InA[11]      ; Clock      ; 8.023  ; 8.023  ; Rise       ; Clock           ;
;  InA[12]      ; Clock      ; 8.245  ; 8.245  ; Rise       ; Clock           ;
;  InA[13]      ; Clock      ; 7.210  ; 7.210  ; Rise       ; Clock           ;
;  InA[14]      ; Clock      ; 8.417  ; 8.417  ; Rise       ; Clock           ;
;  InA[15]      ; Clock      ; 7.224  ; 7.224  ; Rise       ; Clock           ;
; InB[*]        ; Clock      ; 11.057 ; 11.057 ; Rise       ; Clock           ;
;  InB[0]       ; Clock      ; 9.258  ; 9.258  ; Rise       ; Clock           ;
;  InB[1]       ; Clock      ; 9.009  ; 9.009  ; Rise       ; Clock           ;
;  InB[2]       ; Clock      ; 9.916  ; 9.916  ; Rise       ; Clock           ;
;  InB[3]       ; Clock      ; 9.572  ; 9.572  ; Rise       ; Clock           ;
;  InB[4]       ; Clock      ; 9.406  ; 9.406  ; Rise       ; Clock           ;
;  InB[5]       ; Clock      ; 9.864  ; 9.864  ; Rise       ; Clock           ;
;  InB[6]       ; Clock      ; 10.567 ; 10.567 ; Rise       ; Clock           ;
;  InB[7]       ; Clock      ; 11.057 ; 11.057 ; Rise       ; Clock           ;
;  InB[8]       ; Clock      ; 9.344  ; 9.344  ; Rise       ; Clock           ;
;  InB[9]       ; Clock      ; 8.924  ; 8.924  ; Rise       ; Clock           ;
;  InB[10]      ; Clock      ; 10.334 ; 10.334 ; Rise       ; Clock           ;
;  InB[11]      ; Clock      ; 9.933  ; 9.933  ; Rise       ; Clock           ;
;  InB[12]      ; Clock      ; 9.928  ; 9.928  ; Rise       ; Clock           ;
;  InB[13]      ; Clock      ; 10.124 ; 10.124 ; Rise       ; Clock           ;
;  InB[14]      ; Clock      ; 9.212  ; 9.212  ; Rise       ; Clock           ;
;  InB[15]      ; Clock      ; 9.631  ; 9.631  ; Rise       ; Clock           ;
; N_Out         ; Clock      ; 7.252  ; 7.252  ; Rise       ; Clock           ;
; RB_Out[*]     ; Clock      ; 9.230  ; 9.230  ; Rise       ; Clock           ;
;  RB_Out[0]    ; Clock      ; 7.704  ; 7.704  ; Rise       ; Clock           ;
;  RB_Out[1]    ; Clock      ; 7.410  ; 7.410  ; Rise       ; Clock           ;
;  RB_Out[2]    ; Clock      ; 7.536  ; 7.536  ; Rise       ; Clock           ;
;  RB_Out[3]    ; Clock      ; 7.273  ; 7.273  ; Rise       ; Clock           ;
;  RB_Out[4]    ; Clock      ; 7.249  ; 7.249  ; Rise       ; Clock           ;
;  RB_Out[5]    ; Clock      ; 8.932  ; 8.932  ; Rise       ; Clock           ;
;  RB_Out[6]    ; Clock      ; 8.689  ; 8.689  ; Rise       ; Clock           ;
;  RB_Out[7]    ; Clock      ; 8.413  ; 8.413  ; Rise       ; Clock           ;
;  RB_Out[8]    ; Clock      ; 7.514  ; 7.514  ; Rise       ; Clock           ;
;  RB_Out[9]    ; Clock      ; 9.230  ; 9.230  ; Rise       ; Clock           ;
;  RB_Out[10]   ; Clock      ; 7.030  ; 7.030  ; Rise       ; Clock           ;
;  RB_Out[11]   ; Clock      ; 7.848  ; 7.848  ; Rise       ; Clock           ;
;  RB_Out[12]   ; Clock      ; 7.344  ; 7.344  ; Rise       ; Clock           ;
;  RB_Out[13]   ; Clock      ; 7.040  ; 7.040  ; Rise       ; Clock           ;
;  RB_Out[14]   ; Clock      ; 7.553  ; 7.553  ; Rise       ; Clock           ;
;  RB_Out[15]   ; Clock      ; 7.015  ; 7.015  ; Rise       ; Clock           ;
; RM_Out[*]     ; Clock      ; 8.291  ; 8.291  ; Rise       ; Clock           ;
;  RM_Out[0]    ; Clock      ; 7.028  ; 7.028  ; Rise       ; Clock           ;
;  RM_Out[1]    ; Clock      ; 7.583  ; 7.583  ; Rise       ; Clock           ;
;  RM_Out[2]    ; Clock      ; 7.309  ; 7.309  ; Rise       ; Clock           ;
;  RM_Out[3]    ; Clock      ; 7.183  ; 7.183  ; Rise       ; Clock           ;
;  RM_Out[4]    ; Clock      ; 7.320  ; 7.320  ; Rise       ; Clock           ;
;  RM_Out[5]    ; Clock      ; 6.642  ; 6.642  ; Rise       ; Clock           ;
;  RM_Out[6]    ; Clock      ; 6.648  ; 6.648  ; Rise       ; Clock           ;
;  RM_Out[7]    ; Clock      ; 6.663  ; 6.663  ; Rise       ; Clock           ;
;  RM_Out[8]    ; Clock      ; 8.291  ; 8.291  ; Rise       ; Clock           ;
;  RM_Out[9]    ; Clock      ; 6.650  ; 6.650  ; Rise       ; Clock           ;
;  RM_Out[10]   ; Clock      ; 7.353  ; 7.353  ; Rise       ; Clock           ;
;  RM_Out[11]   ; Clock      ; 7.350  ; 7.350  ; Rise       ; Clock           ;
;  RM_Out[12]   ; Clock      ; 6.800  ; 6.800  ; Rise       ; Clock           ;
;  RM_Out[13]   ; Clock      ; 6.797  ; 6.797  ; Rise       ; Clock           ;
;  RM_Out[14]   ; Clock      ; 7.078  ; 7.078  ; Rise       ; Clock           ;
;  RM_Out[15]   ; Clock      ; 7.575  ; 7.575  ; Rise       ; Clock           ;
; RY_Out[*]     ; Clock      ; 7.864  ; 7.864  ; Rise       ; Clock           ;
;  RY_Out[0]    ; Clock      ; 7.340  ; 7.340  ; Rise       ; Clock           ;
;  RY_Out[1]    ; Clock      ; 7.237  ; 7.237  ; Rise       ; Clock           ;
;  RY_Out[2]    ; Clock      ; 7.326  ; 7.326  ; Rise       ; Clock           ;
;  RY_Out[3]    ; Clock      ; 7.079  ; 7.079  ; Rise       ; Clock           ;
;  RY_Out[4]    ; Clock      ; 7.753  ; 7.753  ; Rise       ; Clock           ;
;  RY_Out[5]    ; Clock      ; 7.255  ; 7.255  ; Rise       ; Clock           ;
;  RY_Out[6]    ; Clock      ; 7.038  ; 7.038  ; Rise       ; Clock           ;
;  RY_Out[7]    ; Clock      ; 7.629  ; 7.629  ; Rise       ; Clock           ;
;  RY_Out[8]    ; Clock      ; 6.842  ; 6.842  ; Rise       ; Clock           ;
;  RY_Out[9]    ; Clock      ; 7.322  ; 7.322  ; Rise       ; Clock           ;
;  RY_Out[10]   ; Clock      ; 7.067  ; 7.067  ; Rise       ; Clock           ;
;  RY_Out[11]   ; Clock      ; 7.758  ; 7.758  ; Rise       ; Clock           ;
;  RY_Out[12]   ; Clock      ; 7.366  ; 7.366  ; Rise       ; Clock           ;
;  RY_Out[13]   ; Clock      ; 6.973  ; 6.973  ; Rise       ; Clock           ;
;  RY_Out[14]   ; Clock      ; 7.864  ; 7.864  ; Rise       ; Clock           ;
;  RY_Out[15]   ; Clock      ; 7.528  ; 7.528  ; Rise       ; Clock           ;
; RZ_Out[*]     ; Clock      ; 8.349  ; 8.349  ; Rise       ; Clock           ;
;  RZ_Out[0]    ; Clock      ; 7.788  ; 7.788  ; Rise       ; Clock           ;
;  RZ_Out[1]    ; Clock      ; 7.920  ; 7.920  ; Rise       ; Clock           ;
;  RZ_Out[2]    ; Clock      ; 7.468  ; 7.468  ; Rise       ; Clock           ;
;  RZ_Out[3]    ; Clock      ; 8.349  ; 8.349  ; Rise       ; Clock           ;
;  RZ_Out[4]    ; Clock      ; 7.881  ; 7.881  ; Rise       ; Clock           ;
;  RZ_Out[5]    ; Clock      ; 8.084  ; 8.084  ; Rise       ; Clock           ;
;  RZ_Out[6]    ; Clock      ; 7.524  ; 7.524  ; Rise       ; Clock           ;
;  RZ_Out[7]    ; Clock      ; 7.583  ; 7.583  ; Rise       ; Clock           ;
;  RZ_Out[8]    ; Clock      ; 7.276  ; 7.276  ; Rise       ; Clock           ;
;  RZ_Out[9]    ; Clock      ; 7.513  ; 7.513  ; Rise       ; Clock           ;
;  RZ_Out[10]   ; Clock      ; 7.208  ; 7.208  ; Rise       ; Clock           ;
;  RZ_Out[11]   ; Clock      ; 7.554  ; 7.554  ; Rise       ; Clock           ;
;  RZ_Out[12]   ; Clock      ; 7.353  ; 7.353  ; Rise       ; Clock           ;
;  RZ_Out[13]   ; Clock      ; 7.432  ; 7.432  ; Rise       ; Clock           ;
;  RZ_Out[14]   ; Clock      ; 7.667  ; 7.667  ; Rise       ; Clock           ;
;  RZ_Out[15]   ; Clock      ; 8.081  ; 8.081  ; Rise       ; Clock           ;
; RegS[*]       ; Clock      ; 11.010 ; 11.010 ; Rise       ; Clock           ;
;  RegS[0]      ; Clock      ; 11.010 ; 11.010 ; Rise       ; Clock           ;
;  RegS[1]      ; Clock      ; 9.962  ; 9.962  ; Rise       ; Clock           ;
;  RegS[2]      ; Clock      ; 10.171 ; 10.171 ; Rise       ; Clock           ;
;  RegS[3]      ; Clock      ; 10.128 ; 10.128 ; Rise       ; Clock           ;
; RegT[*]       ; Clock      ; 11.567 ; 11.567 ; Rise       ; Clock           ;
;  RegT[0]      ; Clock      ; 9.540  ; 9.540  ; Rise       ; Clock           ;
;  RegT[1]      ; Clock      ; 9.880  ; 9.880  ; Rise       ; Clock           ;
;  RegT[2]      ; Clock      ; 10.239 ; 10.239 ; Rise       ; Clock           ;
;  RegT[3]      ; Clock      ; 11.567 ; 11.567 ; Rise       ; Clock           ;
; V_Out         ; Clock      ; 7.413  ; 7.413  ; Rise       ; Clock           ;
; Z_Out         ; Clock      ; 7.363  ; 7.363  ; Rise       ; Clock           ;
; b_Select      ; Clock      ; 6.896  ; 6.896  ; Rise       ; Clock           ;
; rf_write      ; Clock      ; 7.463  ; 7.463  ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 12.670 ; 12.670 ; Fall       ; Clock           ;
;  DataS[0]     ; Clock      ; 11.822 ; 11.822 ; Fall       ; Clock           ;
;  DataS[1]     ; Clock      ; 11.672 ; 11.672 ; Fall       ; Clock           ;
;  DataS[2]     ; Clock      ; 11.847 ; 11.847 ; Fall       ; Clock           ;
;  DataS[3]     ; Clock      ; 12.248 ; 12.248 ; Fall       ; Clock           ;
;  DataS[4]     ; Clock      ; 12.629 ; 12.629 ; Fall       ; Clock           ;
;  DataS[5]     ; Clock      ; 11.925 ; 11.925 ; Fall       ; Clock           ;
;  DataS[6]     ; Clock      ; 11.846 ; 11.846 ; Fall       ; Clock           ;
;  DataS[7]     ; Clock      ; 12.193 ; 12.193 ; Fall       ; Clock           ;
;  DataS[8]     ; Clock      ; 11.659 ; 11.659 ; Fall       ; Clock           ;
;  DataS[9]     ; Clock      ; 12.083 ; 12.083 ; Fall       ; Clock           ;
;  DataS[10]    ; Clock      ; 12.092 ; 12.092 ; Fall       ; Clock           ;
;  DataS[11]    ; Clock      ; 12.395 ; 12.395 ; Fall       ; Clock           ;
;  DataS[12]    ; Clock      ; 12.670 ; 12.670 ; Fall       ; Clock           ;
;  DataS[13]    ; Clock      ; 12.211 ; 12.211 ; Fall       ; Clock           ;
;  DataS[14]    ; Clock      ; 12.155 ; 12.155 ; Fall       ; Clock           ;
;  DataS[15]    ; Clock      ; 11.875 ; 11.875 ; Fall       ; Clock           ;
; DataT[*]      ; Clock      ; 13.042 ; 13.042 ; Fall       ; Clock           ;
;  DataT[0]     ; Clock      ; 11.859 ; 11.859 ; Fall       ; Clock           ;
;  DataT[1]     ; Clock      ; 12.319 ; 12.319 ; Fall       ; Clock           ;
;  DataT[2]     ; Clock      ; 12.443 ; 12.443 ; Fall       ; Clock           ;
;  DataT[3]     ; Clock      ; 12.964 ; 12.964 ; Fall       ; Clock           ;
;  DataT[4]     ; Clock      ; 12.461 ; 12.461 ; Fall       ; Clock           ;
;  DataT[5]     ; Clock      ; 12.061 ; 12.061 ; Fall       ; Clock           ;
;  DataT[6]     ; Clock      ; 12.470 ; 12.470 ; Fall       ; Clock           ;
;  DataT[7]     ; Clock      ; 11.976 ; 11.976 ; Fall       ; Clock           ;
;  DataT[8]     ; Clock      ; 12.653 ; 12.653 ; Fall       ; Clock           ;
;  DataT[9]     ; Clock      ; 12.367 ; 12.367 ; Fall       ; Clock           ;
;  DataT[10]    ; Clock      ; 12.906 ; 12.906 ; Fall       ; Clock           ;
;  DataT[11]    ; Clock      ; 12.498 ; 12.498 ; Fall       ; Clock           ;
;  DataT[12]    ; Clock      ; 12.447 ; 12.447 ; Fall       ; Clock           ;
;  DataT[13]    ; Clock      ; 11.862 ; 11.862 ; Fall       ; Clock           ;
;  DataT[14]    ; Clock      ; 12.417 ; 12.417 ; Fall       ; Clock           ;
;  DataT[15]    ; Clock      ; 13.042 ; 13.042 ; Fall       ; Clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ALU_Out[*]    ; Clock      ; 4.565 ; 4.565 ; Rise       ; Clock           ;
;  ALU_Out[0]   ; Clock      ; 5.001 ; 5.001 ; Rise       ; Clock           ;
;  ALU_Out[1]   ; Clock      ; 4.603 ; 4.603 ; Rise       ; Clock           ;
;  ALU_Out[2]   ; Clock      ; 5.791 ; 5.791 ; Rise       ; Clock           ;
;  ALU_Out[3]   ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  ALU_Out[4]   ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  ALU_Out[5]   ; Clock      ; 5.004 ; 5.004 ; Rise       ; Clock           ;
;  ALU_Out[6]   ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  ALU_Out[7]   ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  ALU_Out[8]   ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  ALU_Out[9]   ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  ALU_Out[10]  ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  ALU_Out[11]  ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  ALU_Out[12]  ; Clock      ; 4.565 ; 4.565 ; Rise       ; Clock           ;
;  ALU_Out[13]  ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  ALU_Out[14]  ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
;  ALU_Out[15]  ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
; ALU_op[*]     ; Clock      ; 3.935 ; 3.935 ; Rise       ; Clock           ;
;  ALU_op[0]    ; Clock      ; 3.935 ; 3.935 ; Rise       ; Clock           ;
;  ALU_op[1]    ; Clock      ; 4.001 ; 4.001 ; Rise       ; Clock           ;
; B_Inv         ; Clock      ; 3.928 ; 3.928 ; Rise       ; Clock           ;
; C_Out         ; Clock      ; 4.414 ; 4.414 ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  DataS[0]     ; Clock      ; 5.227 ; 5.227 ; Rise       ; Clock           ;
;  DataS[1]     ; Clock      ; 5.231 ; 5.231 ; Rise       ; Clock           ;
;  DataS[2]     ; Clock      ; 5.149 ; 5.149 ; Rise       ; Clock           ;
;  DataS[3]     ; Clock      ; 5.478 ; 5.478 ; Rise       ; Clock           ;
;  DataS[4]     ; Clock      ; 5.409 ; 5.409 ; Rise       ; Clock           ;
;  DataS[5]     ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  DataS[6]     ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  DataS[7]     ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  DataS[8]     ; Clock      ; 5.275 ; 5.275 ; Rise       ; Clock           ;
;  DataS[9]     ; Clock      ; 5.452 ; 5.452 ; Rise       ; Clock           ;
;  DataS[10]    ; Clock      ; 5.543 ; 5.543 ; Rise       ; Clock           ;
;  DataS[11]    ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  DataS[12]    ; Clock      ; 5.192 ; 5.192 ; Rise       ; Clock           ;
;  DataS[13]    ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  DataS[14]    ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  DataS[15]    ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
; DataT[*]      ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  DataT[0]     ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  DataT[1]     ; Clock      ; 5.544 ; 5.544 ; Rise       ; Clock           ;
;  DataT[2]     ; Clock      ; 4.988 ; 4.988 ; Rise       ; Clock           ;
;  DataT[3]     ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  DataT[4]     ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  DataT[5]     ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  DataT[6]     ; Clock      ; 5.763 ; 5.763 ; Rise       ; Clock           ;
;  DataT[7]     ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  DataT[8]     ; Clock      ; 5.399 ; 5.399 ; Rise       ; Clock           ;
;  DataT[9]     ; Clock      ; 5.431 ; 5.431 ; Rise       ; Clock           ;
;  DataT[10]    ; Clock      ; 5.546 ; 5.546 ; Rise       ; Clock           ;
;  DataT[11]    ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  DataT[12]    ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  DataT[13]    ; Clock      ; 5.450 ; 5.450 ; Rise       ; Clock           ;
;  DataT[14]    ; Clock      ; 5.429 ; 5.429 ; Rise       ; Clock           ;
;  DataT[15]    ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
; IR[*]         ; Clock      ; 3.932 ; 3.932 ; Rise       ; Clock           ;
;  IR[0]        ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
;  IR[1]        ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  IR[2]        ; Clock      ; 4.354 ; 4.354 ; Rise       ; Clock           ;
;  IR[3]        ; Clock      ; 4.368 ; 4.368 ; Rise       ; Clock           ;
;  IR[4]        ; Clock      ; 4.417 ; 4.417 ; Rise       ; Clock           ;
;  IR[5]        ; Clock      ; 4.048 ; 4.048 ; Rise       ; Clock           ;
;  IR[6]        ; Clock      ; 4.145 ; 4.145 ; Rise       ; Clock           ;
;  IR[7]        ; Clock      ; 4.231 ; 4.231 ; Rise       ; Clock           ;
;  IR[8]        ; Clock      ; 4.205 ; 4.205 ; Rise       ; Clock           ;
;  IR[9]        ; Clock      ; 4.325 ; 4.325 ; Rise       ; Clock           ;
;  IR[10]       ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  IR[11]       ; Clock      ; 4.237 ; 4.237 ; Rise       ; Clock           ;
;  IR[12]       ; Clock      ; 4.301 ; 4.301 ; Rise       ; Clock           ;
;  IR[13]       ; Clock      ; 4.304 ; 4.304 ; Rise       ; Clock           ;
;  IR[14]       ; Clock      ; 3.964 ; 3.964 ; Rise       ; Clock           ;
;  IR[15]       ; Clock      ; 4.090 ; 4.090 ; Rise       ; Clock           ;
;  IR[16]       ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  IR[17]       ; Clock      ; 3.957 ; 3.957 ; Rise       ; Clock           ;
;  IR[18]       ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  IR[19]       ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  IR[20]       ; Clock      ; 3.932 ; 3.932 ; Rise       ; Clock           ;
;  IR[21]       ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  IR[22]       ; Clock      ; 4.185 ; 4.185 ; Rise       ; Clock           ;
;  IR[23]       ; Clock      ; 4.523 ; 4.523 ; Rise       ; Clock           ;
; IR_Enable     ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
; Immediate[*]  ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Immediate[0] ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Immediate[1] ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  Immediate[2] ; Clock      ; 5.380 ; 5.380 ; Rise       ; Clock           ;
;  Immediate[3] ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  Immediate[4] ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
; InA[*]        ; Clock      ; 4.122 ; 4.122 ; Rise       ; Clock           ;
;  InA[0]       ; Clock      ; 4.444 ; 4.444 ; Rise       ; Clock           ;
;  InA[1]       ; Clock      ; 4.219 ; 4.219 ; Rise       ; Clock           ;
;  InA[2]       ; Clock      ; 4.483 ; 4.483 ; Rise       ; Clock           ;
;  InA[3]       ; Clock      ; 4.620 ; 4.620 ; Rise       ; Clock           ;
;  InA[4]       ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  InA[5]       ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  InA[6]       ; Clock      ; 4.182 ; 4.182 ; Rise       ; Clock           ;
;  InA[7]       ; Clock      ; 4.351 ; 4.351 ; Rise       ; Clock           ;
;  InA[8]       ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  InA[9]       ; Clock      ; 4.518 ; 4.518 ; Rise       ; Clock           ;
;  InA[10]      ; Clock      ; 4.169 ; 4.169 ; Rise       ; Clock           ;
;  InA[11]      ; Clock      ; 4.543 ; 4.543 ; Rise       ; Clock           ;
;  InA[12]      ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  InA[13]      ; Clock      ; 4.195 ; 4.195 ; Rise       ; Clock           ;
;  InA[14]      ; Clock      ; 4.736 ; 4.736 ; Rise       ; Clock           ;
;  InA[15]      ; Clock      ; 4.122 ; 4.122 ; Rise       ; Clock           ;
; InB[*]        ; Clock      ; 4.243 ; 4.243 ; Rise       ; Clock           ;
;  InB[0]       ; Clock      ; 4.243 ; 4.243 ; Rise       ; Clock           ;
;  InB[1]       ; Clock      ; 4.246 ; 4.246 ; Rise       ; Clock           ;
;  InB[2]       ; Clock      ; 4.442 ; 4.442 ; Rise       ; Clock           ;
;  InB[3]       ; Clock      ; 4.350 ; 4.350 ; Rise       ; Clock           ;
;  InB[4]       ; Clock      ; 4.337 ; 4.337 ; Rise       ; Clock           ;
;  InB[5]       ; Clock      ; 4.643 ; 4.643 ; Rise       ; Clock           ;
;  InB[6]       ; Clock      ; 5.182 ; 5.182 ; Rise       ; Clock           ;
;  InB[7]       ; Clock      ; 5.615 ; 5.615 ; Rise       ; Clock           ;
;  InB[8]       ; Clock      ; 4.844 ; 4.844 ; Rise       ; Clock           ;
;  InB[9]       ; Clock      ; 4.687 ; 4.687 ; Rise       ; Clock           ;
;  InB[10]      ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  InB[11]      ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  InB[12]      ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  InB[13]      ; Clock      ; 4.846 ; 4.846 ; Rise       ; Clock           ;
;  InB[14]      ; Clock      ; 4.605 ; 4.605 ; Rise       ; Clock           ;
;  InB[15]      ; Clock      ; 4.818 ; 4.818 ; Rise       ; Clock           ;
; N_Out         ; Clock      ; 4.221 ; 4.221 ; Rise       ; Clock           ;
; RB_Out[*]     ; Clock      ; 4.032 ; 4.032 ; Rise       ; Clock           ;
;  RB_Out[0]    ; Clock      ; 4.423 ; 4.423 ; Rise       ; Clock           ;
;  RB_Out[1]    ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  RB_Out[2]    ; Clock      ; 4.379 ; 4.379 ; Rise       ; Clock           ;
;  RB_Out[3]    ; Clock      ; 4.235 ; 4.235 ; Rise       ; Clock           ;
;  RB_Out[4]    ; Clock      ; 4.211 ; 4.211 ; Rise       ; Clock           ;
;  RB_Out[5]    ; Clock      ; 5.035 ; 5.035 ; Rise       ; Clock           ;
;  RB_Out[6]    ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  RB_Out[7]    ; Clock      ; 4.798 ; 4.798 ; Rise       ; Clock           ;
;  RB_Out[8]    ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  RB_Out[9]    ; Clock      ; 5.045 ; 5.045 ; Rise       ; Clock           ;
;  RB_Out[10]   ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  RB_Out[11]   ; Clock      ; 4.507 ; 4.507 ; Rise       ; Clock           ;
;  RB_Out[12]   ; Clock      ; 4.200 ; 4.200 ; Rise       ; Clock           ;
;  RB_Out[13]   ; Clock      ; 4.061 ; 4.061 ; Rise       ; Clock           ;
;  RB_Out[14]   ; Clock      ; 4.300 ; 4.300 ; Rise       ; Clock           ;
;  RB_Out[15]   ; Clock      ; 4.032 ; 4.032 ; Rise       ; Clock           ;
; RM_Out[*]     ; Clock      ; 3.908 ; 3.908 ; Rise       ; Clock           ;
;  RM_Out[0]    ; Clock      ; 4.050 ; 4.050 ; Rise       ; Clock           ;
;  RM_Out[1]    ; Clock      ; 4.425 ; 4.425 ; Rise       ; Clock           ;
;  RM_Out[2]    ; Clock      ; 4.175 ; 4.175 ; Rise       ; Clock           ;
;  RM_Out[3]    ; Clock      ; 4.183 ; 4.183 ; Rise       ; Clock           ;
;  RM_Out[4]    ; Clock      ; 4.193 ; 4.193 ; Rise       ; Clock           ;
;  RM_Out[5]    ; Clock      ; 3.908 ; 3.908 ; Rise       ; Clock           ;
;  RM_Out[6]    ; Clock      ; 3.914 ; 3.914 ; Rise       ; Clock           ;
;  RM_Out[7]    ; Clock      ; 3.921 ; 3.921 ; Rise       ; Clock           ;
;  RM_Out[8]    ; Clock      ; 4.665 ; 4.665 ; Rise       ; Clock           ;
;  RM_Out[9]    ; Clock      ; 3.918 ; 3.918 ; Rise       ; Clock           ;
;  RM_Out[10]   ; Clock      ; 4.205 ; 4.205 ; Rise       ; Clock           ;
;  RM_Out[11]   ; Clock      ; 4.197 ; 4.197 ; Rise       ; Clock           ;
;  RM_Out[12]   ; Clock      ; 3.955 ; 3.955 ; Rise       ; Clock           ;
;  RM_Out[13]   ; Clock      ; 3.957 ; 3.957 ; Rise       ; Clock           ;
;  RM_Out[14]   ; Clock      ; 4.075 ; 4.075 ; Rise       ; Clock           ;
;  RM_Out[15]   ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
; RY_Out[*]     ; Clock      ; 4.029 ; 4.029 ; Rise       ; Clock           ;
;  RY_Out[0]    ; Clock      ; 4.255 ; 4.255 ; Rise       ; Clock           ;
;  RY_Out[1]    ; Clock      ; 4.159 ; 4.159 ; Rise       ; Clock           ;
;  RY_Out[2]    ; Clock      ; 4.238 ; 4.238 ; Rise       ; Clock           ;
;  RY_Out[3]    ; Clock      ; 4.080 ; 4.080 ; Rise       ; Clock           ;
;  RY_Out[4]    ; Clock      ; 4.372 ; 4.372 ; Rise       ; Clock           ;
;  RY_Out[5]    ; Clock      ; 4.143 ; 4.143 ; Rise       ; Clock           ;
;  RY_Out[6]    ; Clock      ; 4.111 ; 4.111 ; Rise       ; Clock           ;
;  RY_Out[7]    ; Clock      ; 4.354 ; 4.354 ; Rise       ; Clock           ;
;  RY_Out[8]    ; Clock      ; 4.043 ; 4.043 ; Rise       ; Clock           ;
;  RY_Out[9]    ; Clock      ; 4.188 ; 4.188 ; Rise       ; Clock           ;
;  RY_Out[10]   ; Clock      ; 4.078 ; 4.078 ; Rise       ; Clock           ;
;  RY_Out[11]   ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
;  RY_Out[12]   ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  RY_Out[13]   ; Clock      ; 4.029 ; 4.029 ; Rise       ; Clock           ;
;  RY_Out[14]   ; Clock      ; 4.445 ; 4.445 ; Rise       ; Clock           ;
;  RY_Out[15]   ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
; RZ_Out[*]     ; Clock      ; 4.186 ; 4.186 ; Rise       ; Clock           ;
;  RZ_Out[0]    ; Clock      ; 4.465 ; 4.465 ; Rise       ; Clock           ;
;  RZ_Out[1]    ; Clock      ; 4.505 ; 4.505 ; Rise       ; Clock           ;
;  RZ_Out[2]    ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  RZ_Out[3]    ; Clock      ; 4.721 ; 4.721 ; Rise       ; Clock           ;
;  RZ_Out[4]    ; Clock      ; 4.511 ; 4.511 ; Rise       ; Clock           ;
;  RZ_Out[5]    ; Clock      ; 4.619 ; 4.619 ; Rise       ; Clock           ;
;  RZ_Out[6]    ; Clock      ; 4.306 ; 4.306 ; Rise       ; Clock           ;
;  RZ_Out[7]    ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  RZ_Out[8]    ; Clock      ; 4.224 ; 4.224 ; Rise       ; Clock           ;
;  RZ_Out[9]    ; Clock      ; 4.255 ; 4.255 ; Rise       ; Clock           ;
;  RZ_Out[10]   ; Clock      ; 4.186 ; 4.186 ; Rise       ; Clock           ;
;  RZ_Out[11]   ; Clock      ; 4.342 ; 4.342 ; Rise       ; Clock           ;
;  RZ_Out[12]   ; Clock      ; 4.275 ; 4.275 ; Rise       ; Clock           ;
;  RZ_Out[13]   ; Clock      ; 4.282 ; 4.282 ; Rise       ; Clock           ;
;  RZ_Out[14]   ; Clock      ; 4.418 ; 4.418 ; Rise       ; Clock           ;
;  RZ_Out[15]   ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
; RegS[*]       ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  RegS[0]      ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  RegS[1]      ; Clock      ; 4.575 ; 4.575 ; Rise       ; Clock           ;
;  RegS[2]      ; Clock      ; 4.459 ; 4.459 ; Rise       ; Clock           ;
;  RegS[3]      ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
; RegT[*]       ; Clock      ; 4.130 ; 4.130 ; Rise       ; Clock           ;
;  RegT[0]      ; Clock      ; 4.130 ; 4.130 ; Rise       ; Clock           ;
;  RegT[1]      ; Clock      ; 4.305 ; 4.305 ; Rise       ; Clock           ;
;  RegT[2]      ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  RegT[3]      ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
; V_Out         ; Clock      ; 4.255 ; 4.255 ; Rise       ; Clock           ;
; Z_Out         ; Clock      ; 4.270 ; 4.270 ; Rise       ; Clock           ;
; b_Select      ; Clock      ; 4.025 ; 4.025 ; Rise       ; Clock           ;
; rf_write      ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
; DataS[*]      ; Clock      ; 4.585 ; 4.585 ; Fall       ; Clock           ;
;  DataS[0]     ; Clock      ; 4.866 ; 4.866 ; Fall       ; Clock           ;
;  DataS[1]     ; Clock      ; 4.920 ; 4.920 ; Fall       ; Clock           ;
;  DataS[2]     ; Clock      ; 4.978 ; 4.978 ; Fall       ; Clock           ;
;  DataS[3]     ; Clock      ; 5.018 ; 5.018 ; Fall       ; Clock           ;
;  DataS[4]     ; Clock      ; 4.848 ; 4.848 ; Fall       ; Clock           ;
;  DataS[5]     ; Clock      ; 4.679 ; 4.679 ; Fall       ; Clock           ;
;  DataS[6]     ; Clock      ; 4.754 ; 4.754 ; Fall       ; Clock           ;
;  DataS[7]     ; Clock      ; 4.754 ; 4.754 ; Fall       ; Clock           ;
;  DataS[8]     ; Clock      ; 4.585 ; 4.585 ; Fall       ; Clock           ;
;  DataS[9]     ; Clock      ; 4.898 ; 4.898 ; Fall       ; Clock           ;
;  DataS[10]    ; Clock      ; 4.910 ; 4.910 ; Fall       ; Clock           ;
;  DataS[11]    ; Clock      ; 5.049 ; 5.049 ; Fall       ; Clock           ;
;  DataS[12]    ; Clock      ; 4.983 ; 4.983 ; Fall       ; Clock           ;
;  DataS[13]    ; Clock      ; 4.989 ; 4.989 ; Fall       ; Clock           ;
;  DataS[14]    ; Clock      ; 4.983 ; 4.983 ; Fall       ; Clock           ;
;  DataS[15]    ; Clock      ; 5.003 ; 5.003 ; Fall       ; Clock           ;
; DataT[*]      ; Clock      ; 4.665 ; 4.665 ; Fall       ; Clock           ;
;  DataT[0]     ; Clock      ; 4.733 ; 4.733 ; Fall       ; Clock           ;
;  DataT[1]     ; Clock      ; 5.099 ; 5.099 ; Fall       ; Clock           ;
;  DataT[2]     ; Clock      ; 5.036 ; 5.036 ; Fall       ; Clock           ;
;  DataT[3]     ; Clock      ; 5.398 ; 5.398 ; Fall       ; Clock           ;
;  DataT[4]     ; Clock      ; 4.945 ; 4.945 ; Fall       ; Clock           ;
;  DataT[5]     ; Clock      ; 4.953 ; 4.953 ; Fall       ; Clock           ;
;  DataT[6]     ; Clock      ; 5.181 ; 5.181 ; Fall       ; Clock           ;
;  DataT[7]     ; Clock      ; 4.665 ; 4.665 ; Fall       ; Clock           ;
;  DataT[8]     ; Clock      ; 4.784 ; 4.784 ; Fall       ; Clock           ;
;  DataT[9]     ; Clock      ; 4.888 ; 4.888 ; Fall       ; Clock           ;
;  DataT[10]    ; Clock      ; 5.262 ; 5.262 ; Fall       ; Clock           ;
;  DataT[11]    ; Clock      ; 5.124 ; 5.124 ; Fall       ; Clock           ;
;  DataT[12]    ; Clock      ; 4.842 ; 4.842 ; Fall       ; Clock           ;
;  DataT[13]    ; Clock      ; 4.846 ; 4.846 ; Fall       ; Clock           ;
;  DataT[14]    ; Clock      ; 4.862 ; 4.862 ; Fall       ; Clock           ;
;  DataT[15]    ; Clock      ; 5.132 ; 5.132 ; Fall       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; Clock      ; Clock    ; > 2147483647 ; 480      ; 7200     ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; Clock      ; Clock    ; > 2147483647 ; 480      ; 7200     ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 448   ; 448  ;
; Unconstrained Output Ports      ; 191   ; 191  ;
; Unconstrained Output Port Paths ; 1551  ; 1551 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
    Info: Processing started: Thu Mar 31 00:33:13 2016
Info: Command: quartus_sta 230_Project_Master -c 230_Project_Master
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: '230_Project_Master.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -141.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -141.914     -7075.911 Clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -387.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -64.233
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -64.233     -3123.499 Clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -387.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 384 megabytes
    Info: Processing ended: Thu Mar 31 00:33:25 2016
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:10


