+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                               ; 53    ; 0              ; 2            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_im0_cma_delay                  ; 33    ; 1              ; 2            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_im3_cma_delay                  ; 29    ; 1              ; 2            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated|altsyncram1 ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated             ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_13                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_13_mem_dmem|auto_generated|altsyncram1         ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_13_mem_dmem|auto_generated                     ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_16                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_15                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core                                                        ; 44    ; 16             ; 0            ; 16             ; 59     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|intf_ctrl                                                                               ; 6     ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|source|\backpressure_support:scfifo                                                     ; 96    ; 46             ; 0            ; 46             ; 58     ; 46              ; 46            ; 46              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|source                                                                                  ; 57    ; 1              ; 2            ; 1              ; 57     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst|sink                                                                                    ; 40    ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst|fir_0002_ast_inst                                                                                         ; 40    ; 5              ; 0            ; 5              ; 57     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test|fir_inst                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_test                                                                                                                    ; 38    ; 4              ; 0            ; 4              ; 54     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|output2                                                                                                         ; 55    ; 0              ; 2            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo|dcfifo_component|auto_generated|wrfull_eq_comp                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo|dcfifo_component|auto_generated|rdempty_eq_comp                                                            ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe9                                                           ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo|dcfifo_component|auto_generated|ws_dgrp                                                                    ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                           ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo|dcfifo_component|auto_generated|rs_dgwp                                                                    ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo|dcfifo_component|auto_generated|fifo_ram                                                                   ; 75    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo|dcfifo_component|auto_generated|wrptr_g1p                                                                  ; 2     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo|dcfifo_component|auto_generated|rdptr_g1p                                                                  ; 2     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo|dcfifo_component|auto_generated                                                                            ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|fifo                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter|entry2                                                                                                          ; 63    ; 0              ; 9            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; out_adapter                                                                                                                 ; 62    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|output                                                                                                           ; 38    ; 6              ; 2            ; 6              ; 42     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf|dcfifo_component|auto_generated|wrfull_eq_comp                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf|dcfifo_component|auto_generated|rdempty_eq_comp                                                              ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                            ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf|dcfifo_component|auto_generated|ws_dgrp                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                            ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf|dcfifo_component|auto_generated|rs_dgwp                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf|dcfifo_component|auto_generated|fifo_ram                                                                     ; 57    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf|dcfifo_component|auto_generated|wrptr_g1p                                                                    ; 2     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf|dcfifo_component|auto_generated|rdptr_g1p                                                                    ; 2     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf|dcfifo_component|auto_generated                                                                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|buf                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter|entry                                                                                                            ; 37    ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in_adapter                                                                                                                  ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
