CMU_REG9_WORD_LEN_20BIT,VAR_0
MAX_LANE,VAR_1
RXTX_REG0,VAR_2
RXTX_REG0_CTLE_EQ_FR_SET,FUNC_0
RXTX_REG0_CTLE_EQ_HR_SET,FUNC_1
RXTX_REG0_CTLE_EQ_QR_SET,FUNC_2
RXTX_REG1,VAR_3
RXTX_REG102,VAR_4
RXTX_REG102_FREQLOOP_LIMIT_SET,FUNC_3
RXTX_REG11,VAR_5
RXTX_REG114,VAR_6
RXTX_REG11_PHASE_ADJUST_LIMIT_SET,FUNC_4
RXTX_REG12,VAR_7
RXTX_REG125,VAR_8
RXTX_REG125_PHZ_MANUAL_SET,FUNC_5
RXTX_REG125_PQ_REG_SET,FUNC_6
RXTX_REG125_SIGN_PQ_SET,FUNC_7
RXTX_REG127,VAR_9
RXTX_REG127_LATCH_MAN_CAL_ENA_SET,FUNC_8
RXTX_REG128,VAR_10
RXTX_REG128_LATCH_CAL_WAIT_SEL_SET,FUNC_9
RXTX_REG12_LATCH_OFF_ENA_SET,FUNC_10
RXTX_REG12_RX_DET_TERM_ENABLE_SET,FUNC_11
RXTX_REG12_SUMOS_ENABLE_SET,FUNC_12
RXTX_REG145,VAR_11
RXTX_REG145_RXDFE_CONFIG_SET,FUNC_13
RXTX_REG145_RXES_ENA_SET,FUNC_14
RXTX_REG145_RXVWES_LATENA_SET,FUNC_15
RXTX_REG145_TX_IDLE_SATA_SET,FUNC_16
RXTX_REG147,VAR_12
RXTX_REG148,VAR_13
RXTX_REG1_CTLE_EQ_SET,FUNC_17
RXTX_REG1_RXACVCM_SET,FUNC_18
RXTX_REG1_RXIREF_ADJ_SET,FUNC_19
RXTX_REG1_RXVREG1_SET,FUNC_20
RXTX_REG2,VAR_14
RXTX_REG26,VAR_15
RXTX_REG26_BLWC_ENA_SET,FUNC_21
RXTX_REG26_PERIOD_ERROR_LATCH_SET,FUNC_22
RXTX_REG28,VAR_16
RXTX_REG2_TX_FIFO_ENA_SET,FUNC_23
RXTX_REG2_VTT_ENA_SET,FUNC_24
RXTX_REG2_VTT_SEL_SET,FUNC_25
RXTX_REG31,VAR_17
RXTX_REG4,VAR_18
RXTX_REG4_TX_WORD_MODE_SET,FUNC_26
RXTX_REG5,VAR_19
RXTX_REG5_TX_CN1_SET,FUNC_27
RXTX_REG5_TX_CN2_SET,FUNC_28
RXTX_REG5_TX_CP1_SET,FUNC_29
RXTX_REG6,VAR_20
RXTX_REG61,VAR_21
RXTX_REG61_EYE_COUNT_WIDTH_SEL_SET,FUNC_30
RXTX_REG61_ISCAN_INBERT_SET,FUNC_31
RXTX_REG61_LOADFREQ_SHIFT_SET,FUNC_32
RXTX_REG62,VAR_22
RXTX_REG62_PERIOD_H1_QLATCH_SET,FUNC_33
RXTX_REG6_RX_BIST_ERRCNT_RD_SET,FUNC_34
RXTX_REG6_RX_BIST_RESYNC_SET,FUNC_35
RXTX_REG6_TXAMP_CNTL_SET,FUNC_36
RXTX_REG6_TXAMP_ENA_SET,FUNC_37
RXTX_REG6_TX_IDLE_SET,FUNC_38
RXTX_REG7,VAR_23
RXTX_REG7_BIST_ENA_RX_SET,FUNC_39
RXTX_REG7_RX_WORD_MODE_SET,FUNC_40
RXTX_REG8,VAR_24
RXTX_REG81,VAR_25
RXTX_REG89_MU_TH7_SET,FUNC_41
RXTX_REG89_MU_TH8_SET,FUNC_42
RXTX_REG89_MU_TH9_SET,FUNC_43
RXTX_REG8_CDR_BYPASS_RXLOS_SET,FUNC_44
RXTX_REG8_CDR_LOOP_ENA_SET,FUNC_45
RXTX_REG8_SD_DISABLE_SET,FUNC_46
RXTX_REG8_SD_VREF_SET,FUNC_47
RXTX_REG8_SSC_ENABLE_SET,FUNC_48
RXTX_REG96,VAR_26
RXTX_REG96_MU_FREQ1_SET,FUNC_49
RXTX_REG96_MU_FREQ2_SET,FUNC_50
RXTX_REG96_MU_FREQ3_SET,FUNC_51
RXTX_REG99,VAR_27
RXTX_REG99_MU_PHASE1_SET,FUNC_52
RXTX_REG99_MU_PHASE2_SET,FUNC_53
RXTX_REG99_MU_PHASE3_SET,FUNC_54
preA3Chip,VAR_28
serdes_rd,FUNC_55
serdes_wr,FUNC_56
xgene_phy_sata_cfg_lanes,FUNC_57
ctx,VAR_29
val,VAR_30
reg,VAR_31
i,VAR_32
lane,VAR_33
