Fitter report for CMDSCI
Sun Feb 25 21:00:07 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Feb 25 21:00:07 2024       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; CMDSCI                                      ;
; Top-level Entity Name           ; CMDSCI                                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEFA9F23I7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,497 / 113,560 ( 3 % )                     ;
; Total registers                 ; 5961                                        ;
; Total pins                      ; 30 / 224 ( 13 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 6,957,088 / 12,492,800 ( 56 % )             ;
; Total RAM Blocks                ; 851 / 1,220 ( 70 % )                        ;
; Total DSP Blocks                ; 0 / 342 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 8 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEFA9F23I7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.45        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.6%      ;
;     Processor 3            ;   7.2%      ;
;     Processor 4            ;   7.0%      ;
;     Processor 5            ;   5.8%      ;
;     Processor 6            ;   5.8%      ;
;     Processor 7            ;   5.7%      ;
;     Processor 8            ;   5.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a0                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a0~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a0~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|STATE.WR_STATE                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|STATE.WR_STATE~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|STATE.WR_TO_RD_FIFO                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|STATE.WR_TO_RD_FIFO~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|counter:c1|cnt[0]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|counter:c1|cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|counter:c1|cnt[10]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|counter:c1|cnt[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|rd_ptr[13]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|rd_ptr[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[5]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[6]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; UART:inst10|Baud_rx:s_baud_rx|cnt[3]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_rx:s_baud_rx|cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART:inst10|Baud_rx:s_baud_rx|cnt[6]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_rx:s_baud_rx|cnt[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART:inst10|Baud_tx:s_baud_tx|cnt[2]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_tx:s_baud_tx|cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART:inst10|Baud_tx:s_baud_tx|cnt[8]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_tx:s_baud_tx|cnt[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART:inst10|Uart_Rx:m_rx|num[1]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:m_rx|num[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; UART:inst10|Uart_Rx:m_rx|num[2]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:m_rx|num[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; UART:inst10|Uart_Rx:m_rx|rx_data[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:m_rx|rx_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; UART:inst10|Uart_Tx:m_tx|num[1]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Tx:m_tx|num[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; cmdfifo:inst6|rd_ptr_depth_ture[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|rd_ptr_depth_ture[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; cmdfifo:inst6|rd_ptr_length[7]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|rd_ptr_length[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cmdfifo:inst6|wr_ptr_depth_ture[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|wr_ptr_depth_ture[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; cmdstatus:inst11|STATE.ST1                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdstatus:inst11|STATE.ST1~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; cmdstatus:inst11|STATE.ST6                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdstatus:inst11|STATE.ST6~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; fifo:inst30|wr_ptr[1]                                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst30|wr_ptr[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; fifo:inst30|wr_ptr[7]                                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst30|wr_ptr[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; reply:inst16|counter:overtime_cnt|cnt[4]                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reply:inst16|counter:overtime_cnt|cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; reply:inst16|counter:overtime_cnt|cnt[9]                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reply:inst16|counter:overtime_cnt|cnt[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; reply:inst16|counter:waitreply_cnt|cnt[3]                                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reply:inst16|counter:waitreply_cnt|cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; rx_stop:inst21|counter:c10|cnt[0]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rx_stop:inst21|counter:c10|cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; rx_stop:inst21|counter:c10|cnt[1]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rx_stop:inst21|counter:c10|cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; rx_stop:inst21|counter:c10|cnt[3]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rx_stop:inst21|counter:c10|cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; rx_stop:inst21|data_30bits[23]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rx_stop:inst21|data_30bits[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; rx_stop:inst21|lvds_reg3                                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rx_stop:inst21|lvds_reg3~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena_pipe_reg[1]                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena_pipe_reg[1]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[63]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[63]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[82]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[82]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[102]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[102]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[108]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[108]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[137]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[137]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[188]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[188]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[191]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[191]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[196]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[196]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[208]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[208]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[214]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[214]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[218]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[218]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[221]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[221]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[227]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[227]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[237]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[237]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[251]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[251]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[264]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[264]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[303]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[303]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[311]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[311]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[317]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[317]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[319]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[319]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[333]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[333]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[341]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[341]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[346]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[346]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[348]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[348]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[366]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[366]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[379]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[379]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[385]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[385]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[404]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[404]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[405]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[405]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[428]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[428]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[444]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[444]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[469]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[469]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[477]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[477]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pai:auto_generated|counter_reg_bit[0]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pai:auto_generated|counter_reg_bit[0]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pai:auto_generated|counter_reg_bit[1]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pai:auto_generated|counter_reg_bit[1]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][15]                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][15]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][21]                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][21]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; strxctrl:inst14|counter:wrsthead_cnt|cnt[1]                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; strxctrl:inst14|counter:wrsthead_cnt|cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; timingctrl:inst9|STATE.ST0                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|STATE.ST0~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; timingctrl:inst9|counter:c1|cnt[8]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|counter:c1|cnt[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; timingctrl:inst9|counter:c1|cnt[9]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|counter:c1|cnt[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; timingctrl:inst9|counter:c1|cnt[10]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|counter:c1|cnt[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; timingctrl:inst9|counter:c1|cnt[14]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|counter:c1|cnt[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; timingctrl:inst9|pulsed_reg:p1|temp[0]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|pulsed_reg:p1|temp[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; valid_data:inst23|k_r                                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; valid_data:inst23|k_r~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; CLKOUT     ; PIN_V15       ; QSF Assignment ;
; Location ;                ;              ; OE_N       ; PIN_F7        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9693 ) ; 0.00 % ( 0 / 9693 )        ; 0.00 % ( 0 / 9693 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9693 ) ; 0.00 % ( 0 / 9693 )        ; 0.00 % ( 0 / 9693 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5399 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 180 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 4081 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 33 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/KY_quartus/CMD_SCI_20240114/output_files/CMDSCI.pin.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,497 / 113,560        ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 3,497                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,071 / 113,560        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 817                    ;       ;
;         [b] ALMs used for LUT logic                         ; 1,236                  ;       ;
;         [c] ALMs used for registers                         ; 2,018                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,276 / 113,560        ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 702 / 113,560          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 644                    ;       ;
;         [c] Due to LAB input limits                         ; 58                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 708 / 11,356           ; 6 %   ;
;     -- Logic LABs                                           ; 708                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 2,871                  ;       ;
;     -- 7 input functions                                    ; 6                      ;       ;
;     -- 6 input functions                                    ; 1,434                  ;       ;
;     -- 5 input functions                                    ; 397                    ;       ;
;     -- 4 input functions                                    ; 385                    ;       ;
;     -- <=3 input functions                                  ; 649                    ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,910                  ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 5,961                  ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- Primary logic registers                          ; 5,669 / 227,120        ; 2 %   ;
;         -- Secondary logic registers                        ; 292 / 227,120          ; < 1 % ;
;     -- By function:                                         ;                        ;       ;
;         -- Design implementation registers                  ; 5,874                  ;       ;
;         -- Routing optimization registers                   ; 87                     ;       ;
;                                                             ;                        ;       ;
; Virtual pins                                                ; 0                      ;       ;
; I/O pins                                                    ; 30 / 224               ; 13 %  ;
;     -- Clock pins                                           ; 3 / 9                  ; 33 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                 ; 27 %  ;
;                                                             ;                        ;       ;
; M10K blocks                                                 ; 851 / 1,220            ; 70 %  ;
; Total MLAB memory bits                                      ; 0                      ;       ;
; Total block memory bits                                     ; 6,957,088 / 12,492,800 ; 56 %  ;
; Total block memory implementation bits                      ; 8,714,240 / 12,492,800 ; 70 %  ;
;                                                             ;                        ;       ;
; Total DSP Blocks                                            ; 0 / 342                ; 0 %   ;
;                                                             ;                        ;       ;
; Fractional PLLs                                             ; 2 / 8                  ; 25 %  ;
; Global signals                                              ; 5                      ;       ;
;     -- Global clocks                                        ; 3 / 16                 ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                 ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 24                 ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 140                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 140                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                  ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                  ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                  ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                  ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                  ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                  ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                  ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.1% / 5.0% / 5.2%     ;       ;
; Peak interconnect usage (total/H/V)                         ; 37.5% / 37.6% / 37.1%  ;       ;
; Maximum fan-out                                             ; 5441                   ;       ;
; Highest non-global fan-out                                  ; 2614                   ;       ;
; Total fan-out                                               ; 63861                  ;       ;
; Average fan-out                                             ; 5.47                   ;       ;
+-------------------------------------------------------------+------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                    ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2513 / 113560 ( 2 % )  ; 65 / 113560 ( < 1 % ) ; 920 / 113560 ( < 1 % )         ; 0 / 113560 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 2513                   ; 65                    ; 920                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2501 / 113560 ( 2 % )  ; 78 / 113560 ( < 1 % ) ; 1493 / 113560 ( 1 % )          ; 0 / 113560 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 553                    ; 18                    ; 246                            ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1025                   ; 33                    ; 178                            ; 0                              ;
;         [c] ALMs used for registers                         ; 923                    ; 27                    ; 1069                           ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                     ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 636 / 113560 ( < 1 % ) ; 14 / 113560 ( < 1 % ) ; 627 / 113560 ( < 1 % )         ; 0 / 113560 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 648 / 113560 ( < 1 % ) ; 1 / 113560 ( < 1 % )  ; 54 / 113560 ( < 1 % )          ; 0 / 113560 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                      ; 0                     ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 642                    ; 1                     ; 2                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 6                      ; 0                     ; 52                             ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                   ; Low                            ; Low                            ;
;                                                             ;                        ;                       ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 403 / 11356 ( 4 % )    ; 12 / 11356 ( < 1 % )  ; 313 / 11356 ( 3 % )            ; 0 / 11356 ( 0 % )              ;
;     -- Logic LABs                                           ; 403                    ; 12                    ; 313                            ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 2148                   ; 90                    ; 633                            ; 0                              ;
;     -- 7 input functions                                    ; 5                      ; 1                     ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 1175                   ; 13                    ; 246                            ; 0                              ;
;     -- 5 input functions                                    ; 162                    ; 24                    ; 211                            ; 0                              ;
;     -- 4 input functions                                    ; 349                    ; 15                    ; 21                             ; 0                              ;
;     -- <=3 input functions                                  ; 457                    ; 37                    ; 155                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 922                    ; 25                    ; 963                            ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- By type:                                             ;                        ;                       ;                                ;                                ;
;         -- Primary logic registers                          ; 2950 / 227120 ( 1 % )  ; 90 / 227120 ( < 1 % ) ; 2629 / 227120 ( 1 % )          ; 0 / 227120 ( 0 % )             ;
;         -- Secondary logic registers                        ; 82 / 227120 ( < 1 % )  ; 3 / 227120 ( < 1 % )  ; 207 / 227120 ( < 1 % )         ; 0 / 227120 ( 0 % )             ;
;     -- By function:                                         ;                        ;                       ;                                ;                                ;
;         -- Design implementation registers                  ; 2990                   ; 90                    ; 2794                           ; 0                              ;
;         -- Routing optimization registers                   ; 42                     ; 3                     ; 42                             ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
;                                                             ;                        ;                       ;                                ;                                ;
; Virtual pins                                                ; 0                      ; 0                     ; 0                              ; 0                              ;
; I/O pins                                                    ; 24                     ; 0                     ; 0                              ; 6                              ;
; I/O registers                                               ; 0                      ; 0                     ; 0                              ; 0                              ;
; Total block memory bits                                     ; 1583136                ; 0                     ; 5373952                        ; 0                              ;
; Total block memory implementation bits                      ; 1996800                ; 0                     ; 6717440                        ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 195 / 1220 ( 15 % )    ; 0 / 1220 ( 0 % )      ; 656 / 1220 ( 53 % )            ; 0 / 1220 ( 0 % )               ;
; Clock enable block                                          ; 0 / 128 ( 0 % )        ; 0 / 128 ( 0 % )       ; 0 / 128 ( 0 % )                ; 3 / 128 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )                  ; 2 / 8 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 72 ( 0 % )         ; 0 / 72 ( 0 % )        ; 0 / 72 ( 0 % )                 ; 3 / 72 ( 4 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )                  ; 2 / 8 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )                  ; 2 / 8 ( 25 % )                 ;
;                                                             ;                        ;                       ;                                ;                                ;
; Connections                                                 ;                        ;                       ;                                ;                                ;
;     -- Input Connections                                    ; 3537                   ; 136                   ; 5401                           ; 2                              ;
;     -- Registered Input Connections                         ; 3234                   ; 103                   ; 3043                           ; 0                              ;
;     -- Output Connections                                   ; 329                    ; 898                   ; 34                             ; 7815                           ;
;     -- Registered Output Connections                        ; 296                    ; 898                   ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Internal Connections                                        ;                        ;                       ;                                ;                                ;
;     -- Total Connections                                    ; 34207                  ; 1575                  ; 42837                          ; 7912                           ;
;     -- Registered Connections                               ; 18831                  ; 1369                  ; 35476                          ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; External Connections                                        ;                        ;                       ;                                ;                                ;
;     -- Top                                                  ; 0                      ; 0                     ; 328                            ; 3538                           ;
;     -- sld_hub:auto_hub                                     ; 0                      ; 20                    ; 889                            ; 125                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 328                    ; 889                   ; 64                             ; 4154                           ;
;     -- hard_block:auto_generated_inst                       ; 3538                   ; 125                   ; 4154                           ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Partition Interface                                         ;                        ;                       ;                                ;                                ;
;     -- Input Ports                                          ; 9                      ; 45                    ; 561                            ; 7                              ;
;     -- Output Ports                                         ; 184                    ; 62                    ; 343                            ; 19                             ;
;     -- Bidir Ports                                          ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Registered Ports                                            ;                        ;                       ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 4                     ; 177                            ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 29                    ; 329                            ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Port Connectivity                                           ;                        ;                       ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                     ; 10                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 28                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                     ; 22                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 25                    ; 168                            ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 30                    ; 182                            ; 1                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 29                    ; 331                            ; 0                              ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK   ; N9    ; 3B       ; 54           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; LVDS  ; B5    ; 8A       ; 48           ; 115          ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; M_RX  ; D9    ; 8A       ; 42           ; 115          ; 17           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; RXF_N ; N21   ; 5B       ; 121          ; 51           ; 94           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; S_RX  ; A5    ; 8A       ; 48           ; 115          ; 74           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; TXE_N ; C6    ; 8A       ; 44           ; 115          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLK12         ; R14   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CLK12_        ; K21   ; 5B       ; 121          ; 57           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CLK30         ; E15   ; 7A       ; 82           ; 115          ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CLK80         ; U15   ; 4A       ; 75           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; D[0]          ; J7    ; 8A       ; 52           ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[1]          ; K7    ; 8A       ; 54           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[2]          ; L7    ; 8A       ; 54           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[3]          ; M8    ; 3B       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[4]          ; M7    ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[5]          ; M6    ; 3A       ; 14           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[6]          ; N6    ; 3A       ; 10           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[7]          ; P6    ; 3A       ; 10           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LK            ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MONITOR_LVDS  ; W19   ; 4A       ; 77           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MONITOR_RS422 ; R22   ; 5A       ; 121          ; 14           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MONITOR_TX_EN ; N20   ; 5B       ; 121          ; 51           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; M_TX          ; C9    ; 8A       ; 48           ; 115          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RD_N          ; D6    ; 8A       ; 44           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RESET_N       ; Y21   ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; RESET_N_      ; W16   ; 4A       ; 79           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SIWU_N        ; E7    ; 8A       ; 40           ; 115          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; S_TX          ; B6    ; 8A       ; 46           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TX_EN         ; B7    ; 8A       ; 46           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WR_N          ; D7    ; 8A       ; 42           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B3L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 1 / 64 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 13 / 32 ( 41 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 632        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 634        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 544        ; 8A       ; S_RX                            ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A7       ; 553        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 551        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 542        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 540        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 522        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 510        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 498        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 496        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 61         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 135        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 138        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 145        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 143        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 161        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA17     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA22     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 63         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 65         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 132        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 137        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 140        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 154        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 156        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 546        ; 8A       ; LVDS                            ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B6       ; 548        ; 8A       ; S_TX                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 550        ; 8A       ; TX_EN                           ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 543        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 530        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 520        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 508        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 505        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 484        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 462        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 460        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B20      ; 458        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 465        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 636        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 552        ; 8A       ; TXE_N                           ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C8       ; 558        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 545        ; 8A       ; M_TX                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C11      ; 528        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C13      ; 521        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 503        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 486        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ; 456        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 463        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 554        ; 8A       ; RD_N                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 556        ; 8A       ; WR_N                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 557        ; 8A       ; M_RX                            ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 527        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 519        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D17      ; 487        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ; 457        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ; 454        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 633        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 562        ; 8A       ; SIWU_N                          ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E9       ; 555        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 547        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E12      ; 529        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 511        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 495        ; 7A       ; CLK30                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; E16      ; 489        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E19      ; 455        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 635        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 560        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 549        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 518        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 513        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 506        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 497        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 434        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F22      ; 466        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 631        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 559        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G8       ; 538        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 516        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 525        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 517        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 504        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 490        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 488        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 491        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ; 453        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 464        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 630        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 561        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 541        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 514        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 523        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 515        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 507        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 501        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 499        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H18      ; 493        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 629        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 535        ; 8A       ; D[0]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 539        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 512        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 509        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 500        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 494        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 492        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ; 459        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 461        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 628        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 534        ; 8A       ; D[1]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 526        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 502        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 346        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ; 485        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 483        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 351        ; 5B       ; CLK12_                          ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 353        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 627        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 532        ; 8A       ; D[2]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 524        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 348        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 352        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 350        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 345        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 56         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; M6       ; 78         ; 3A       ; D[5]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 80         ; 3A       ; D[4]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 142        ; 3B       ; D[3]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 144        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 340        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M18      ; 344        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M20      ; 347        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 349        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 343        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 72         ; 3A       ; D[6]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 136        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 160        ; 3B       ; CLK                             ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 338        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N19      ; 342        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 339        ; 5B       ; MONITOR_TX_EN                   ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 341        ; 5B       ; RXF_N                           ; input  ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 58         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; P6       ; 70         ; 3A       ; D[7]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P7       ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 134        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 158        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 153        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 271        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 273        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 272        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 270        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 268        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 57         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R9       ; 149        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 155        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 157        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 151        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 200        ; 4A       ; CLK12                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 265        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 267        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 266        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 264        ; 5A       ; MONITOR_RS422                   ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 59         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T7       ; 74         ; 3A       ; LK                              ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 139        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 147        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T12      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 263        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 261        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 259        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 258        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 260        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 262        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 141        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 150        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 152        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U15      ; 184        ; 4A       ; CLK80                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 64         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 60         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; V6       ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 133        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 62         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W16      ; 192        ; 4A       ; RESET_N_                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 189        ; 4A       ; MONITOR_LVDS                    ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W21      ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y9       ; 148        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 146        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 159        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y14      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 199        ; 4A       ; RESET_N                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; M_TX          ; Incomplete set of assignments ;
; S_TX          ; Incomplete set of assignments ;
; CLK12         ; Incomplete set of assignments ;
; RESET_N       ; Incomplete set of assignments ;
; CLK12_        ; Incomplete set of assignments ;
; TX_EN         ; Incomplete set of assignments ;
; MONITOR_TX_EN ; Incomplete set of assignments ;
; MONITOR_RS422 ; Incomplete set of assignments ;
; CLK80         ; Incomplete set of assignments ;
; CLK30         ; Incomplete set of assignments ;
; LK            ; Incomplete set of assignments ;
; RD_N          ; Incomplete set of assignments ;
; WR_N          ; Incomplete set of assignments ;
; SIWU_N        ; Incomplete set of assignments ;
; MONITOR_LVDS  ; Incomplete set of assignments ;
; RESET_N_      ; Incomplete set of assignments ;
; D[7]          ; Incomplete set of assignments ;
; D[6]          ; Incomplete set of assignments ;
; D[5]          ; Incomplete set of assignments ;
; D[4]          ; Incomplete set of assignments ;
; D[3]          ; Incomplete set of assignments ;
; D[2]          ; Incomplete set of assignments ;
; D[1]          ; Incomplete set of assignments ;
; D[0]          ; Incomplete set of assignments ;
; S_RX          ; Incomplete set of assignments ;
; LVDS          ; Incomplete set of assignments ;
; CLK           ; Incomplete set of assignments ;
; RXF_N         ; Incomplete set of assignments ;
; TXE_N         ; Incomplete set of assignments ;
; M_RX          ; Incomplete set of assignments ;
; CLK12         ; Missing location assignment   ;
; RESET_N       ; Missing location assignment   ;
; CLK12_        ; Missing location assignment   ;
; CLK80         ; Missing location assignment   ;
; CLK30         ; Missing location assignment   ;
; LK            ; Missing location assignment   ;
; RESET_N_      ; Missing location assignment   ;
; RXF_N         ; Missing location assignment   ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                   ;                            ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                          ;                            ;
;     -- PLL Type                                                                                                   ; Integer PLL                ;
;     -- PLL Location                                                                                               ; FRACTIONALPLL_X0_Y22_N0    ;
;     -- PLL Feedback clock type                                                                                    ; Global Clock               ;
;     -- PLL Bandwidth                                                                                              ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                    ; 800000 to 400000 Hz        ;
;     -- Reference Clock Frequency                                                                                  ; 12.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                 ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                          ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                         ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                          ; 12.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                          ; 32.000000 MHz              ;
;     -- PLL Enable                                                                                                 ; On                         ;
;     -- PLL Fractional Division                                                                                    ; N/A                        ;
;     -- M Counter                                                                                                  ; 50                         ;
;     -- N Counter                                                                                                  ; 2                          ;
;     -- PLL Refclk Select                                                                                          ;                            ;
;             -- PLL Refclk Select Location                                                                         ; PLLREFCLKSELECT_X0_Y28_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                 ; clk_1                      ;
;             -- PLL Reference Clock Input 1 source                                                                 ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                    ; N/A                        ;
;             -- CORECLKIN source                                                                                   ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                 ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                  ; N/A                        ;
;             -- RXIQCLKIN source                                                                                   ; N/A                        ;
;             -- CLKIN(0) source                                                                                    ; N/A                        ;
;             -- CLKIN(1) source                                                                                    ; CLK~input                  ;
;             -- CLKIN(2) source                                                                                    ; N/A                        ;
;             -- CLKIN(3) source                                                                                    ; N/A                        ;
;     -- PLL Output Counter                                                                                         ;                            ;
;         -- PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER           ;                            ;
;             -- Output Clock Frequency                                                                             ; 12.0 MHz                   ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y27_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; On                         ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 25                         ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;                                                                                                                   ;                            ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                   ; Integer PLL                ;
;     -- PLL Location                                                                                               ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                    ; Global Clock               ;
;     -- PLL Bandwidth                                                                                              ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                    ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                  ; 12.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                 ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                          ; 480.0 MHz                  ;
;     -- PLL Operation Mode                                                                                         ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                          ; 10.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                          ; 20.000000 MHz              ;
;     -- PLL Enable                                                                                                 ; On                         ;
;     -- PLL Fractional Division                                                                                    ; N/A                        ;
;     -- M Counter                                                                                                  ; 80                         ;
;     -- N Counter                                                                                                  ; 2                          ;
;     -- PLL Refclk Select                                                                                          ;                            ;
;             -- PLL Refclk Select Location                                                                         ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                 ; clk_1                      ;
;             -- PLL Reference Clock Input 1 source                                                                 ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                    ; N/A                        ;
;             -- CORECLKIN source                                                                                   ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                 ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                  ; N/A                        ;
;             -- RXIQCLKIN source                                                                                   ; N/A                        ;
;             -- CLKIN(0) source                                                                                    ; N/A                        ;
;             -- CLKIN(1) source                                                                                    ; CLK~input                  ;
;             -- CLKIN(2) source                                                                                    ; N/A                        ;
;             -- CLKIN(3) source                                                                                    ; N/A                        ;
;     -- PLL Output Counter                                                                                         ;                            ;
;         -- PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                             ; 80.0 MHz                   ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y5_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; Off                        ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 6                          ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;         -- PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                             ; 30.0 MHz                   ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y8_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; Off                        ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 16                         ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;                                                                                                                   ;                            ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |CMDSCI                                                                                                                                 ; 3497.0 (1.7)         ; 4070.0 (1.8)                     ; 1274.5 (0.2)                                      ; 701.5 (0.0)                      ; 0.0 (0.0)            ; 2871 (4)            ; 5961 (0)                  ; 0 (0)         ; 6957088           ; 851   ; 0          ; 30   ; 0            ; |CMDSCI                                                                                                                                                                                                                                                                                                                                            ; CMDSCI                            ; work         ;
;    |CDC:inst24|                                                                                                                         ; 12.9 (0.0)           ; 17.7 (0.0)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 37 (0)                    ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24                                                                                                                                                                                                                                                                                                                                 ; CDC                               ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                         ; 12.9 (0.0)           ; 17.7 (0.0)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 37 (0)                    ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                         ; dcfifo                            ; work         ;
;          |dcfifo_5ok1:auto_generated|                                                                                                   ; 12.9 (3.8)           ; 17.7 (5.7)                       ; 4.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (5)              ; 37 (13)                   ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated                                                                                                                                                                                                                                                                              ; dcfifo_5ok1                       ; work         ;
;             |a_graycounter_3ub:wrptr_g1p|                                                                                               ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p                                                                                                                                                                                                                                                  ; a_graycounter_3ub                 ; work         ;
;             |a_graycounter_7g6:rdptr_g1p|                                                                                               ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p                                                                                                                                                                                                                                                  ; a_graycounter_7g6                 ; work         ;
;             |alt_synch_pipe_b9l:rs_dgwp|                                                                                                ; 1.2 (0.0)            ; 1.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_b9l:rs_dgwp                                                                                                                                                                                                                                                   ; alt_synch_pipe_b9l                ; work         ;
;                |dffpipe_su8:dffpipe10|                                                                                                  ; 1.2 (1.2)            ; 1.9 (1.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_b9l:rs_dgwp|dffpipe_su8:dffpipe10                                                                                                                                                                                                                             ; dffpipe_su8                       ; work         ;
;             |alt_synch_pipe_c9l:ws_dgrp|                                                                                                ; 0.2 (0.0)            ; 2.1 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_c9l:ws_dgrp                                                                                                                                                                                                                                                   ; alt_synch_pipe_c9l                ; work         ;
;                |dffpipe_tu8:dffpipe13|                                                                                                  ; 0.2 (0.2)            ; 2.1 (2.1)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_c9l:ws_dgrp|dffpipe_tu8:dffpipe13                                                                                                                                                                                                                             ; dffpipe_tu8                       ; work         ;
;             |altsyncram_8fa1:fifo_ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|altsyncram_8fa1:fifo_ram                                                                                                                                                                                                                                                     ; altsyncram_8fa1                   ; work         ;
;             |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                ; mux_5r7                           ; work         ;
;             |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                ; mux_5r7                           ; work         ;
;             |mux_5r7:wrfull_eq_comp_lsb_mux|                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                               ; mux_5r7                           ; work         ;
;             |mux_5r7:wrfull_eq_comp_msb_mux|                                                                                            ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                               ; mux_5r7                           ; work         ;
;    |FIFO2Usb_Asyn:inst25|                                                                                                               ; 147.0 (14.1)         ; 158.0 (15.3)                     ; 16.0 (1.8)                                        ; 5.0 (0.6)                        ; 0.0 (0.0)            ; 216 (21)            ; 167 (17)                  ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25                                                                                                                                                                                                                                                                                                                       ; FIFO2Usb_Asyn                     ; work         ;
;       |counter:c1|                                                                                                                      ; 10.5 (10.5)          ; 11.0 (11.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|counter:c1                                                                                                                                                                                                                                                                                                            ; counter                           ; work         ;
;       |counter:sendcnt|                                                                                                                 ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|counter:sendcnt                                                                                                                                                                                                                                                                                                       ; counter                           ; work         ;
;       |fifo:rd|                                                                                                                         ; 7.0 (7.0)            ; 7.2 (7.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:rd                                                                                                                                                                                                                                                                                                               ; fifo                              ; work         ;
;       |fifo:wr|                                                                                                                         ; 107.2 (55.1)         ; 116.3 (65.2)                     ; 13.5 (12.0)                                       ; 4.4 (1.9)                        ; 0.0 (0.0)            ; 146 (87)            ; 108 (100)                 ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr                                                                                                                                                                                                                                                                                                               ; fifo                              ; work         ;
;          |altsyncram:buffer_rtl_0|                                                                                                      ; 52.2 (0.0)           ; 51.2 (0.0)                       ; 1.5 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 8 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0                                                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;             |altsyncram_3vo1:auto_generated|                                                                                            ; 52.2 (3.6)           ; 51.2 (3.3)                       ; 1.5 (0.2)                                         ; 2.5 (0.4)                        ; 0.0 (0.0)            ; 59 (4)              ; 8 (8)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_3vo1                   ; work         ;
;                |decode_tma:decode2|                                                                                                     ; 7.8 (7.8)            ; 8.5 (8.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2                                                                                                                                                                                                                                     ; decode_tma                        ; work         ;
;                |mux_dhb:mux3|                                                                                                           ; 40.8 (40.8)          ; 39.3 (39.3)                      ; 0.7 (0.7)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|mux_dhb:mux3                                                                                                                                                                                                                                           ; mux_dhb                           ; work         ;
;    |PLL12:inst1|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL12:inst1                                                                                                                                                                                                                                                                                                                                ; PLL12                             ; PLL12        ;
;       |PLL12_0002:pll12_inst|                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL12:inst1|PLL12_0002:pll12_inst                                                                                                                                                                                                                                                                                                          ; PLL12_0002                        ; PLL12        ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                  ; altera_pll                        ; work         ;
;    |PLL80_30:inst18|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL80_30:inst18                                                                                                                                                                                                                                                                                                                            ; PLL80_30                          ; PLL80_30     ;
;       |PLL80_30_0002:pll80_30_inst|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL80_30:inst18|PLL80_30_0002:pll80_30_inst                                                                                                                                                                                                                                                                                                ; PLL80_30_0002                     ; PLL80_30     ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                        ; altera_pll                        ; work         ;
;    |Send_interval:inst12|                                                                                                               ; 34.0 (1.7)           ; 34.2 (1.7)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (4)              ; 36 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Send_interval:inst12                                                                                                                                                                                                                                                                                                                       ; Send_interval                     ; work         ;
;       |counter_32b:c1|                                                                                                                  ; 32.3 (32.3)          ; 32.5 (32.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Send_interval:inst12|counter_32b:c1                                                                                                                                                                                                                                                                                                        ; counter_32b                       ; work         ;
;    |UART:inst10|                                                                                                                        ; 84.4 (0.0)           ; 86.4 (0.0)                       ; 4.2 (0.0)                                         ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 142 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10                                                                                                                                                                                                                                                                                                                                ; UART                              ; work         ;
;       |Baud_rx:m_baud_rx|                                                                                                               ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_rx:m_baud_rx                                                                                                                                                                                                                                                                                                              ; Baud_rx                           ; work         ;
;       |Baud_rx:s_baud_rx|                                                                                                               ; 9.3 (9.3)            ; 9.5 (9.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_rx:s_baud_rx                                                                                                                                                                                                                                                                                                              ; Baud_rx                           ; work         ;
;       |Baud_tx:m_baud_tx|                                                                                                               ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_tx:m_baud_tx                                                                                                                                                                                                                                                                                                              ; Baud_tx                           ; work         ;
;       |Baud_tx:s_baud_tx|                                                                                                               ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_tx:s_baud_tx                                                                                                                                                                                                                                                                                                              ; Baud_tx                           ; work         ;
;       |Uart_Rx:m_rx|                                                                                                                    ; 11.2 (11.2)          ; 13.7 (13.7)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Rx:m_rx                                                                                                                                                                                                                                                                                                                   ; Uart_Rx                           ; work         ;
;       |Uart_Rx:s_rx|                                                                                                                    ; 12.1 (12.1)          ; 12.1 (12.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Rx:s_rx                                                                                                                                                                                                                                                                                                                   ; Uart_Rx                           ; work         ;
;       |Uart_Tx:m_tx|                                                                                                                    ; 10.3 (10.3)          ; 11.2 (11.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Tx:m_tx                                                                                                                                                                                                                                                                                                                   ; Uart_Tx                           ; work         ;
;       |Uart_Tx:s_tx|                                                                                                                    ; 13.9 (13.9)          ; 12.8 (12.8)                      ; 1.0 (1.0)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 18 (18)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Tx:s_tx                                                                                                                                                                                                                                                                                                                   ; Uart_Tx                           ; work         ;
;    |Uart_config:inst4|                                                                                                                  ; 30.5 (30.5)          ; 45.8 (45.8)                      ; 15.3 (15.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 107 (107)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Uart_config:inst4                                                                                                                                                                                                                                                                                                                          ; Uart_config                       ; work         ;
;    |Uart_rst_n:inst|                                                                                                                    ; 13.8 (12.7)          ; 15.5 (14.2)                      ; 1.7 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (9)              ; 42 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Uart_rst_n:inst                                                                                                                                                                                                                                                                                                                            ; Uart_rst_n                        ; work         ;
;       |pulsed_reg:p1|                                                                                                                   ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Uart_rst_n:inst|pulsed_reg:p1                                                                                                                                                                                                                                                                                                              ; pulsed_reg                        ; work         ;
;    |cmdfifo:inst6|                                                                                                                      ; 1997.2 (1974.6)      ; 1899.1 (1875.8)                  ; 542.8 (541.8)                                     ; 640.9 (640.6)                    ; 0.0 (0.0)            ; 1353 (1329)         ; 2104 (2101)               ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6                                                                                                                                                                                                                                                                                                                              ; cmdfifo                           ; work         ;
;       |altsyncram:buffer_rtl_0|                                                                                                         ; 22.6 (0.0)           ; 23.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0                                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;          |altsyncram_6ak1:auto_generated|                                                                                               ; 22.6 (1.3)           ; 23.3 (1.3)                       ; 1.0 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 24 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated                                                                                                                                                                                                                                                                       ; altsyncram_6ak1                   ; work         ;
;             |decode_dla:decode2|                                                                                                        ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|decode_dla:decode2                                                                                                                                                                                                                                                    ; decode_dla                        ; work         ;
;             |mux_tfb:mux3|                                                                                                              ; 15.3 (15.3)          ; 16.0 (16.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|mux_tfb:mux3                                                                                                                                                                                                                                                          ; mux_tfb                           ; work         ;
;    |cmdstatus:inst11|                                                                                                                   ; 47.3 (12.3)          ; 71.8 (16.4)                      ; 24.5 (4.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (24)             ; 109 (12)                  ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11                                                                                                                                                                                                                                                                                                                           ; cmdstatus                         ; work         ;
;       |counter:c1|                                                                                                                      ; 9.8 (9.8)            ; 10.2 (10.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|counter:c1                                                                                                                                                                                                                                                                                                                ; counter                           ; work         ;
;       |fifo:f1|                                                                                                                         ; 24.2 (24.2)          ; 36.8 (36.8)                      ; 12.7 (12.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 61 (61)                   ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|fifo:f1                                                                                                                                                                                                                                                                                                                   ; fifo                              ; work         ;
;          |altsyncram:buffer_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0                                                                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;             |altsyncram_1jo1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated                                                                                                                                                                                                                                                            ; altsyncram_1jo1                   ; work         ;
;       |sync:s1|                                                                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|sync:s1                                                                                                                                                                                                                                                                                                                   ; sync                              ; work         ;
;       |sync:s2|                                                                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|sync:s2                                                                                                                                                                                                                                                                                                                   ; sync                              ; work         ;
;       |sync:s3|                                                                                                                         ; -0.2 (-0.2)          ; 7.4 (7.4)                        ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|sync:s3                                                                                                                                                                                                                                                                                                                   ; sync                              ; work         ;
;    |cmdtxctrl:inst5|                                                                                                                    ; 2.3 (1.6)            ; 2.3 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdtxctrl:inst5                                                                                                                                                                                                                                                                                                                            ; cmdtxctrl                         ; work         ;
;       |pulsed_reg:p1|                                                                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdtxctrl:inst5|pulsed_reg:p1                                                                                                                                                                                                                                                                                                              ; pulsed_reg                        ; work         ;
;    |decoder_8b10b:inst22|                                                                                                               ; 9.6 (9.6)            ; 10.0 (10.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|decoder_8b10b:inst22                                                                                                                                                                                                                                                                                                                       ; decoder_8b10b                     ; work         ;
;    |fifo:inst30|                                                                                                                        ; 35.5 (35.5)          ; 44.0 (44.0)                      ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 71 (71)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|fifo:inst30                                                                                                                                                                                                                                                                                                                                ; fifo                              ; work         ;
;       |altsyncram:buffer_rtl_0|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|fifo:inst30|altsyncram:buffer_rtl_0                                                                                                                                                                                                                                                                                                        ; altsyncram                        ; work         ;
;          |altsyncram_7oo1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|fifo:inst30|altsyncram:buffer_rtl_0|altsyncram_7oo1:auto_generated                                                                                                                                                                                                                                                                         ; altsyncram_7oo1                   ; work         ;
;    |reply:inst16|                                                                                                                       ; 29.8 (3.7)           ; 31.0 (4.3)                       ; 1.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (6)              ; 51 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16                                                                                                                                                                                                                                                                                                                               ; reply                             ; work         ;
;       |counter:eng_cnt|                                                                                                                 ; 6.8 (6.8)            ; 7.1 (7.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16|counter:eng_cnt                                                                                                                                                                                                                                                                                                               ; counter                           ; work         ;
;       |counter:overtime_cnt|                                                                                                            ; 10.0 (10.0)          ; 10.7 (10.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16|counter:overtime_cnt                                                                                                                                                                                                                                                                                                          ; counter                           ; work         ;
;       |counter:waitreply_cnt|                                                                                                           ; 8.9 (8.9)            ; 8.9 (8.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16|counter:waitreply_cnt                                                                                                                                                                                                                                                                                                         ; counter                           ; work         ;
;    |rx_stop:inst21|                                                                                                                     ; 17.9 (13.4)          ; 26.0 (20.8)                      ; 8.1 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (9)              ; 60 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|rx_stop:inst21                                                                                                                                                                                                                                                                                                                             ; rx_stop                           ; work         ;
;       |counter:c10|                                                                                                                     ; 3.5 (3.5)            ; 4.2 (4.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|rx_stop:inst21|counter:c10                                                                                                                                                                                                                                                                                                                 ; counter                           ; work         ;
;       |counter:c3|                                                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|rx_stop:inst21|counter:c3                                                                                                                                                                                                                                                                                                                  ; counter                           ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 64.8 (0.5)           ; 77.5 (0.5)                       ; 13.0 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 90 (1)              ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 64.3 (0.0)           ; 77.0 (0.0)                       ; 13.0 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 64.3 (0.0)           ; 77.0 (0.0)                       ; 13.0 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 64.3 (1.7)           ; 77.0 (2.7)                       ; 13.0 (1.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 89 (1)              ; 93 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 62.6 (0.0)           ; 74.3 (0.0)                       ; 12.0 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 88 (0)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 62.6 (42.8)          ; 74.3 (49.3)                      ; 12.0 (6.8)                                        ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 88 (55)             ; 88 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.2 (9.2)            ; 10.8 (10.8)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 14.2 (14.2)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 919.7 (65.5)         ; 1492.5 (142.2)                   ; 626.0 (76.7)                                      ; 53.3 (0.1)                       ; 0.0 (0.0)            ; 633 (2)             ; 2836 (328)                ; 0 (0)         ; 5373952           ; 656   ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 854.2 (0.0)          ; 1350.3 (0.0)                     ; 549.3 (0.0)                                       ; 53.2 (0.0)                       ; 0.0 (0.0)            ; 631 (0)             ; 2508 (0)                  ; 0 (0)         ; 5373952           ; 656   ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 854.2 (138.8)        ; 1350.3 (539.5)                   ; 549.3 (401.5)                                     ; 53.2 (0.9)                       ; 0.0 (0.0)            ; 631 (69)            ; 2508 (1147)               ; 0 (0)         ; 5373952           ; 656   ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 32.5 (32.0)          ; 44.0 (43.3)                      ; 11.5 (11.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                   ; decode_vnf                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 2.2 (0.0)            ; 4.0 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 5373952           ; 656   ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_oo84:auto_generated|                                                                                         ; 2.2 (0.5)            ; 4.0 (1.0)                        ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (2)                     ; 0 (0)         ; 5373952           ; 656   ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated                                                                                                                                                 ; altsyncram_oo84                   ; work         ;
;                   |decode_8la:decode2|                                                                                                  ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|decode_8la:decode2                                                                                                                              ; decode_8la                        ; work         ;
;                   |mux_rib:mux3|                                                                                                        ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|mux_rib:mux3                                                                                                                                    ; mux_rib                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.1 (9.1)            ; 9.1 (9.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 5.5 (5.5)            ; 8.2 (8.2)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 55.7 (55.7)          ; 69.0 (69.0)                      ; 13.3 (13.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (103)           ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 315.1 (0.5)          ; 423.5 (0.5)                      ; 108.5 (0.0)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 200 (1)             ; 869 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 285.1 (0.0)          ; 395.4 (0.0)                      ; 110.4 (0.0)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 853 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 115.8 (115.8)        ; 218.4 (218.4)                    ; 102.5 (102.5)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 525 (525)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 169.3 (0.0)          ; 177.1 (0.0)                      ; 7.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 328 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                          ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                                                          ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                                                          ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 26.5 (22.6)          ; 26.5 (22.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 3.9 (3.9)            ; 3.9 (3.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 277.4 (6.3)          ; 232.9 (6.7)                      ; 6.8 (0.3)                                         ; 51.2 (0.0)                       ; 0.0 (0.0)            ; 211 (11)            ; 257 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 8.8 (0.0)            ; 9.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_pai:auto_generated|                                                                                             ; 8.8 (8.8)            ; 9.5 (9.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pai:auto_generated                                                             ; cntr_pai                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_34j:auto_generated|                                                                                             ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated                                                                                      ; cntr_34j                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_v8i:auto_generated|                                                                                             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_v8i:auto_generated                                                                            ; cntr_v8i                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                               ; cntr_kri                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 15.5 (15.5)          ; 15.5 (15.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 215.2 (215.2)        ; 169.7 (169.7)                    ; 5.8 (5.8)                                         ; 51.2 (51.2)                      ; 0.0 (0.0)            ; 164 (164)           ; 164 (164)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 13.7 (13.7)          ; 16.3 (16.3)                      ; 3.7 (3.7)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |strxctrl:inst14|                                                                                                                    ; 9.8 (8.2)            ; 10.0 (8.3)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (20)             ; 8 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|strxctrl:inst14                                                                                                                                                                                                                                                                                                                            ; strxctrl                          ; work         ;
;       |counter:wrsthead_cnt|                                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|strxctrl:inst14|counter:wrsthead_cnt                                                                                                                                                                                                                                                                                                       ; counter                           ; work         ;
;       |pulsed_reg:p1|                                                                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|strxctrl:inst14|pulsed_reg:p1                                                                                                                                                                                                                                                                                                              ; pulsed_reg                        ; work         ;
;    |sttype:inst3|                                                                                                                       ; 14.2 (13.7)          ; 19.4 (18.4)                      ; 5.2 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (14)             ; 38 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sttype:inst3                                                                                                                                                                                                                                                                                                                               ; sttype                            ; work         ;
;       |pulsed_reg:p1|                                                                                                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sttype:inst3|pulsed_reg:p1                                                                                                                                                                                                                                                                                                                 ; pulsed_reg                        ; work         ;
;    |sync1:inst26|                                                                                                                       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sync1:inst26                                                                                                                                                                                                                                                                                                                               ; sync1                             ; work         ;
;    |timingctrl:inst9|                                                                                                                   ; 22.7 (3.0)           ; 25.0 (3.5)                       ; 2.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (5)              ; 42 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9                                                                                                                                                                                                                                                                                                                           ; timingctrl                        ; work         ;
;       |counter:c1|                                                                                                                      ; 9.8 (9.8)            ; 11.0 (11.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9|counter:c1                                                                                                                                                                                                                                                                                                                ; counter                           ; work         ;
;       |counter:c2|                                                                                                                      ; 9.2 (9.2)            ; 9.5 (9.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9|counter:c2                                                                                                                                                                                                                                                                                                                ; counter                           ; work         ;
;       |pulsed_reg:p1|                                                                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9|pulsed_reg:p1                                                                                                                                                                                                                                                                                                             ; pulsed_reg                        ; work         ;
;    |valid_data:inst23|                                                                                                                  ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|valid_data:inst23                                                                                                                                                                                                                                                                                                                          ; valid_data                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; M_TX          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; S_TX          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK12         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESET_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK12_        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TX_EN         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MONITOR_TX_EN ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MONITOR_RS422 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK80         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK30         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LK            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RD_N          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WR_N          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SIWU_N        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MONITOR_LVDS  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESET_N_      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; S_RX          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LVDS          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RXF_N         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TXE_N         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; M_RX          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; S_RX                                                        ;                   ;         ;
;      - UART:inst10|Uart_Rx:s_rx|rs422_rx0                   ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|bps_en~0                    ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[1]~0              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[2]~1              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[3]~2              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[8]~3              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[7]~4              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[6]~5              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[5]~6              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[4]~7              ; 0                 ; 0       ;
;      - MONITOR_RS422~output                                 ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3] ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]    ; 0                 ; 0       ;
; LVDS                                                        ;                   ;         ;
;      - rx_stop:inst21|lvds_reg0~0                           ; 1                 ; 0       ;
;      - MONITOR_LVDS~output                                  ; 1                 ; 0       ;
; CLK                                                         ;                   ;         ;
; RXF_N                                                       ;                   ;         ;
;      - FIFO2Usb_Asyn:inst25|Selector1~0                     ; 1                 ; 0       ;
;      - FIFO2Usb_Asyn:inst25|Selector0~0                     ; 1                 ; 0       ;
;      - FIFO2Usb_Asyn:inst25|RXF_N_r~0                       ; 1                 ; 0       ;
; TXE_N                                                       ;                   ;         ;
;      - FIFO2Usb_Asyn:inst25|always2~0                       ; 0                 ; 0       ;
;      - FIFO2Usb_Asyn:inst25|TXE_N_r~0                       ; 0                 ; 0       ;
; M_RX                                                        ;                   ;         ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[1]~0              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[2]~1              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[3]~2              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[4]~3              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[5]~4              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[6]~5              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[7]~6              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[8]~7              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rs422_rx0                   ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|bps_en~0                    ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0] ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]    ; 1                 ; 0       ;
+-------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                ; MLABCELL_X73_Y60_N30       ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|FLAG                                                                                                                                                                                                                                                                                                                                  ; FF_X44_Y64_N26             ; 9       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|counter:c1|always0~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X44_Y64_N42        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|counter:sendcnt|Equal0~2                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y63_N48        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:rd|always0~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X43_Y64_N21        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1099w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N39        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1109w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N36        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1119w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N57        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1129w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N45        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1139w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N48        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1149w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N6         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1159w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N0         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1178w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N33        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1189w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N51        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1199w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N54        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1209w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N24        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1219w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N30        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1229w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N3         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1239w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N27        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1249w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X81_Y66_N18        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|always0~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X77_Y64_N0         ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|always1~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X77_Y64_N57        ; 178     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|buffer~25                                                                                                                                                                                                                                                                                                                     ; LABCELL_X81_Y66_N42        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|buffer~29                                                                                                                                                                                                                                                                                                                     ; LABCELL_X81_Y66_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                   ; PLLOUTPUTCOUNTER_X0_Y27_N1 ; 5377    ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|locked_wire[0]                                                                                                                                                                                                                                                                         ; FRACTIONALPLL_X0_Y1_N0     ; 219     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y5_N1  ; 95      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y8_N1  ; 316     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Send_interval:inst12|counter_32b:c1|always0~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X19_Y12_N18        ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_rx:m_baud_rx|always0~0                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X41_Y24_N45       ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_rx:s_baud_rx|always0~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X80_Y28_N45        ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_tx:m_baud_tx|always0~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X67_Y47_N45        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_tx:s_baud_tx|always0~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X84_Y19_N42        ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:m_rx|Equal0~1                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X36_Y22_N21       ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:m_rx|valid                                                                                                                                                                                                                                                                                                                             ; FF_X36_Y22_N44             ; 121     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:s_rx|Equal0~1                                                                                                                                                                                                                                                                                                                          ; LABCELL_X76_Y47_N30        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:s_rx|valid                                                                                                                                                                                                                                                                                                                             ; FF_X76_Y47_N20             ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Tx:m_tx|temp[7]~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y47_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Tx:s_tx|temp[7]~0                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X92_Y45_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Uart_config:inst4|WideNor0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X19_Y22_N54        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3              ; 1685    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3              ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~1                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X83_Y33_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~100                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X86_Y45_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~101                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y46_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~102                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y40_N9        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~103                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X93_Y44_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~104                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y43_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~105                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X85_Y46_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~106                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X90_Y43_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~107                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X91_Y45_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~108                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y44_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~109                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X86_Y42_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~11                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X95_Y40_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~110                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X92_Y44_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~111                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y44_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~112                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y41_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~113                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y44_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~114                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X85_Y43_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~115                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X93_Y37_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~116                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X89_Y44_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~117                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y44_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~118                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X93_Y40_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~119                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X91_Y43_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~120                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y43_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~121                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y45_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~122                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y42_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~123                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y37_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~124                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X86_Y44_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~125                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y44_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~126                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X91_Y43_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~127                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X89_Y42_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~128                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X69_Y33_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~129                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y37_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~13                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y36_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~130                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y37_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~131                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y37_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~132                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X79_Y36_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~133                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y37_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~134                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y37_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~135                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y37_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~136                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X76_Y38_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~137                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y40_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~138                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y36_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~139                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y38_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~140                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X79_Y36_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~141                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y40_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~142                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X76_Y39_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~143                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y44_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~144                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y34_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~145                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y37_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~146                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y36_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~147                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X75_Y38_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~148                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y38_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~149                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y37_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~15                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y33_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~150                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y36_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~151                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y37_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~152                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y38_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~153                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X83_Y44_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~154                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X74_Y38_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~155                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X76_Y38_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~156                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X75_Y38_N9        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~157                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X76_Y39_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~158                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y44_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~159                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y40_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~160                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y36_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~161                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X98_Y36_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~162                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y34_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~163                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X89_Y36_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~164                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y38_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~165                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X86_Y38_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~166                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y42_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~167                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X89_Y39_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~168                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X91_Y36_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~169                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X95_Y36_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~17                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X98_Y36_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~170                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X93_Y39_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~171                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X93_Y37_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~172                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X95_Y41_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~173                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X93_Y40_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~174                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X92_Y39_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~175                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y39_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~176                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X95_Y36_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~177                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X89_Y38_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~178                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X83_Y38_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~179                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X90_Y38_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~180                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X91_Y35_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~181                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X90_Y35_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~182                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y38_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~183                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y40_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~184                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X91_Y36_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~185                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X92_Y38_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~186                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X91_Y40_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~187                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X91_Y40_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~188                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X92_Y37_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~189                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X91_Y43_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~19                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X90_Y34_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~190                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y37_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~191                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X89_Y42_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~192                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X73_Y43_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~193                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y40_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~194                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y42_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~195                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y41_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~196                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X75_Y40_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~197                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y41_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~198                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X74_Y40_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~199                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X73_Y44_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~200                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y39_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~201                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y41_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~202                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y42_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~203                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y42_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~204                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y44_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~205                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y44_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~206                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X73_Y42_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~207                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X75_Y42_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~208                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y40_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~209                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X79_Y46_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~21                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X84_Y40_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~210                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X79_Y41_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~211                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X83_Y44_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~212                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y40_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~213                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y44_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~214                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y41_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~215                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y44_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~216                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X75_Y42_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~217                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X76_Y39_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~218                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X75_Y41_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~219                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y41_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~220                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X76_Y40_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~221                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y44_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~222                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X74_Y41_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~223                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y44_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~224                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y42_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~225                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y40_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~226                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y39_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~227                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y39_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~228                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X95_Y41_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~229                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y41_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~23                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X84_Y34_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~230                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y43_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~231                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X79_Y39_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~232                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X79_Y38_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~233                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X83_Y45_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~234                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y39_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~235                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X83_Y39_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~236                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y37_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~237                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X83_Y41_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~238                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X86_Y37_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~239                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X86_Y38_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~240                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y38_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~241                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y41_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~242                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X93_Y41_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~243                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X86_Y44_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~244                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y44_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~245                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X85_Y41_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~246                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X93_Y41_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~247                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y40_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~248                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y40_N6        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~249                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X89_Y40_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~25                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X83_Y35_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~250                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X93_Y40_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~251                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X91_Y40_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~252                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X86_Y42_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~253                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y40_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~254                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X89_Y42_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~255                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X89_Y42_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~256                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X69_Y45_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~257                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X75_Y46_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~258                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y43_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~259                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X74_Y45_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~260                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y40_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~261                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X73_Y43_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~262                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X76_Y44_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~263                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X83_Y44_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~264                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X76_Y46_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~265                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X75_Y43_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~266                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X73_Y43_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~267                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X79_Y45_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~268                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y43_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~269                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X75_Y41_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~27                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y37_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~270                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y42_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~271                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y41_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~272                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y45_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~273                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X69_Y42_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~274                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y41_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~275                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y45_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~276                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X79_Y44_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~277                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X79_Y45_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~278                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X73_Y44_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~279                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X74_Y45_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~280                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X84_Y44_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~281                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y42_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~282                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y44_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~283                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y44_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~284                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X75_Y44_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~285                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y45_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~286                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y44_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~287                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y44_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~29                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X83_Y37_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~3                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X89_Y34_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~31                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y33_N18       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~33                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X86_Y33_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~35                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y36_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~37                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X90_Y33_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~39                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X84_Y35_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~41                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X81_Y36_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~43                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y37_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~45                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X84_Y36_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~47                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y37_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~49                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X83_Y35_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~5                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X85_Y34_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~51                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X86_Y37_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~53                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y36_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~55                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X88_Y37_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~57                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y36_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~59                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X83_Y37_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~61                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X85_Y37_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~63                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X83_Y37_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~64                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y36_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~65                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X88_Y38_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~66                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X68_Y33_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~67                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y34_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~68                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y34_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~69                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X76_Y34_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~7                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X88_Y34_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~70                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y36_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~71                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X75_Y34_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~72                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y36_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~73                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y33_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~74                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y36_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~75                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y33_N21       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~76                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y35_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~77                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y37_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~78                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X83_Y37_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~79                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y35_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~80                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y33_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~81                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y36_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~82                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X69_Y34_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~83                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y36_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~84                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y33_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~85                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y37_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~86                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y36_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~87                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y37_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~88                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X75_Y33_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~89                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X85_Y34_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~9                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X89_Y34_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~90                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y36_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~91                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y36_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~92                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y35_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~93                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y37_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~94                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X76_Y35_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~95                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y37_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~96                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X85_Y45_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~97                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X88_Y46_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~98                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X90_Y46_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~99                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X84_Y43_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|decode_dla:decode2|w_anode560w[3]                                                                                                                                                                                                                                                     ; LABCELL_X96_Y44_N42        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|decode_dla:decode2|w_anode577w[3]~0                                                                                                                                                                                                                                                   ; LABCELL_X96_Y44_N48        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|decode_dla:decode2|w_anode587w[3]~0                                                                                                                                                                                                                                                   ; LABCELL_X96_Y44_N39        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|decode_dla:decode2|w_anode597w[3]~0                                                                                                                                                                                                                                                   ; LABCELL_X96_Y44_N6         ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|decode_dla:decode2|w_anode607w[3]~0                                                                                                                                                                                                                                                   ; LABCELL_X96_Y44_N36        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|decode_dla:decode2|w_anode617w[3]~0                                                                                                                                                                                                                                                   ; LABCELL_X96_Y44_N30        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|decode_dla:decode2|w_anode627w[3]~0                                                                                                                                                                                                                                                   ; LABCELL_X96_Y44_N33        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|decode_dla:decode2|w_anode637w[3]~0                                                                                                                                                                                                                                                   ; LABCELL_X96_Y44_N24        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|always1~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X92_Y42_N3        ; 70      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|rd_ptr_length[3]~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X91_Y42_N24        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|rx_done~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X73_Y32_N12       ; 58      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[0][7]~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X83_Y33_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[100][7]~194                                                                                                                                                                                                                                                                                                                             ; LABCELL_X84_Y39_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[101][7]~216                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X88_Y40_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[102][7]~202                                                                                                                                                                                                                                                                                                                             ; LABCELL_X77_Y39_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[103][7]~220                                                                                                                                                                                                                                                                                                                             ; LABCELL_X86_Y42_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[104][7]~196                                                                                                                                                                                                                                                                                                                             ; LABCELL_X95_Y41_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[105][7]~210                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X92_Y41_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[106][7]~204                                                                                                                                                                                                                                                                                                                             ; LABCELL_X83_Y37_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[107][7]~214                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X92_Y41_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[108][7]~198                                                                                                                                                                                                                                                                                                                             ; LABCELL_X81_Y43_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[109][7]~218                                                                                                                                                                                                                                                                                                                             ; LABCELL_X93_Y40_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[10][7]~10                                                                                                                                                                                                                                                                                                                               ; LABCELL_X89_Y36_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[110][7]~206                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X78_Y39_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[111][7]~222                                                                                                                                                                                                                                                                                                                             ; LABCELL_X86_Y42_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[112][7]~193                                                                                                                                                                                                                                                                                                                             ; LABCELL_X81_Y40_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[113][7]~209                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X88_Y41_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[114][7]~201                                                                                                                                                                                                                                                                                                                             ; LABCELL_X84_Y41_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[115][7]~213                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X85_Y41_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[116][7]~195                                                                                                                                                                                                                                                                                                                             ; LABCELL_X81_Y39_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[117][7]~217                                                                                                                                                                                                                                                                                                                             ; LABCELL_X89_Y40_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[118][7]~203                                                                                                                                                                                                                                                                                                                             ; LABCELL_X83_Y39_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[119][7]~221                                                                                                                                                                                                                                                                                                                             ; LABCELL_X84_Y40_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[11][7]~11                                                                                                                                                                                                                                                                                                                               ; LABCELL_X84_Y34_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[120][7]~197                                                                                                                                                                                                                                                                                                                             ; LABCELL_X79_Y41_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[121][7]~211                                                                                                                                                                                                                                                                                                                             ; LABCELL_X86_Y44_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[122][7]~205                                                                                                                                                                                                                                                                                                                             ; LABCELL_X83_Y41_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[123][7]~215                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X85_Y44_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[124][7]~199                                                                                                                                                                                                                                                                                                                             ; LABCELL_X79_Y39_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[125][7]~219                                                                                                                                                                                                                                                                                                                             ; LABCELL_X91_Y40_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[126][7]~207                                                                                                                                                                                                                                                                                                                             ; LABCELL_X83_Y40_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[127][7]~223                                                                                                                                                                                                                                                                                                                             ; LABCELL_X89_Y42_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[128][7]~32                                                                                                                                                                                                                                                                                                                              ; LABCELL_X80_Y36_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[129][7]~33                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X88_Y38_N12       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[12][7]~24                                                                                                                                                                                                                                                                                                                               ; LABCELL_X83_Y35_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[130][7]~34                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X68_Y33_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[131][7]~35                                                                                                                                                                                                                                                                                                                              ; LABCELL_X69_Y35_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[132][7]~48                                                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y33_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[133][7]~52                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X78_Y33_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[134][7]~49                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X73_Y34_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[135][7]~53                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X78_Y34_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[136][7]~36                                                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y34_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[137][7]~37                                                                                                                                                                                                                                                                                                                              ; LABCELL_X76_Y34_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[138][7]~38                                                                                                                                                                                                                                                                                                                              ; LABCELL_X74_Y36_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[139][7]~39                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X75_Y34_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[13][7]~28                                                                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y36_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[140][7]~50                                                                                                                                                                                                                                                                                                                              ; LABCELL_X69_Y34_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[141][7]~54                                                                                                                                                                                                                                                                                                                              ; LABCELL_X76_Y32_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[142][7]~51                                                                                                                                                                                                                                                                                                                              ; LABCELL_X74_Y34_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[143][7]~55                                                                                                                                                                                                                                                                                                                              ; LABCELL_X80_Y37_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[144][7]~40                                                                                                                                                                                                                                                                                                                              ; LABCELL_X76_Y33_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[145][7]~41                                                                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y33_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[146][7]~42                                                                                                                                                                                                                                                                                                                              ; LABCELL_X74_Y33_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[147][7]~43                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X73_Y33_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[148][7]~56                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X75_Y33_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[149][7]~60                                                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y35_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[14][7]~25                                                                                                                                                                                                                                                                                                                               ; LABCELL_X86_Y37_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[150][7]~57                                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y35_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[151][7]~61                                                                                                                                                                                                                                                                                                                              ; LABCELL_X80_Y37_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[152][7]~44                                                                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y35_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[153][7]~45                                                                                                                                                                                                                                                                                                                              ; LABCELL_X76_Y33_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[154][7]~46                                                                                                                                                                                                                                                                                                                              ; LABCELL_X74_Y35_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[155][7]~47                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X73_Y35_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[156][7]~58                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X78_Y36_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[157][7]~62                                                                                                                                                                                                                                                                                                                              ; LABCELL_X76_Y35_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[158][7]~59                                                                                                                                                                                                                                                                                                                              ; LABCELL_X74_Y35_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[159][7]~63                                                                                                                                                                                                                                                                                                                              ; LABCELL_X77_Y37_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[15][7]~29                                                                                                                                                                                                                                                                                                                               ; LABCELL_X83_Y37_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[160][7]~160                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y43_N39       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[161][7]~164                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y40_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[162][7]~168                                                                                                                                                                                                                                                                                                                             ; LABCELL_X66_Y39_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[163][7]~172                                                                                                                                                                                                                                                                                                                             ; LABCELL_X80_Y44_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[164][7]~162                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y42_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[165][7]~166                                                                                                                                                                                                                                                                                                                             ; LABCELL_X74_Y40_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[166][7]~170                                                                                                                                                                                                                                                                                                                             ; LABCELL_X81_Y42_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[167][7]~174                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y42_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[168][7]~161                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y40_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[169][7]~165                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y41_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[16][7]~4                                                                                                                                                                                                                                                                                                                                ; LABCELL_X89_Y33_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[170][7]~169                                                                                                                                                                                                                                                                                                                             ; LABCELL_X77_Y41_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[171][7]~173                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y43_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[172][7]~163                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y41_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[173][7]~167                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y41_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[174][7]~171                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y42_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[175][7]~175                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y42_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[176][7]~176                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X78_Y40_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[177][7]~180                                                                                                                                                                                                                                                                                                                             ; LABCELL_X77_Y40_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[178][7]~177                                                                                                                                                                                                                                                                                                                             ; LABCELL_X79_Y46_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[179][7]~181                                                                                                                                                                                                                                                                                                                             ; LABCELL_X81_Y44_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[17][7]~5                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X88_Y33_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[180][7]~184                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y42_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[181][7]~188                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y40_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[182][7]~185                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y42_N12       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[183][7]~189                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X78_Y42_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[184][7]~178                                                                                                                                                                                                                                                                                                                             ; LABCELL_X79_Y41_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[185][7]~182                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X78_Y41_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[186][7]~179                                                                                                                                                                                                                                                                                                                             ; LABCELL_X79_Y43_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[187][7]~183                                                                                                                                                                                                                                                                                                                             ; LABCELL_X77_Y39_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[188][7]~186                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y41_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[189][7]~190                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y41_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[18][7]~6                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X85_Y33_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[190][7]~187                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y41_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[191][7]~191                                                                                                                                                                                                                                                                                                                             ; LABCELL_X77_Y40_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[192][7]~96                                                                                                                                                                                                                                                                                                                              ; LABCELL_X69_Y33_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[193][7]~97                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X68_Y37_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[194][7]~104                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y38_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[195][7]~105                                                                                                                                                                                                                                                                                                                             ; LABCELL_X66_Y38_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[196][7]~98                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X75_Y37_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[197][7]~99                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X68_Y37_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[198][7]~106                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y36_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[199][7]~107                                                                                                                                                                                                                                                                                                                             ; LABCELL_X67_Y38_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[19][7]~7                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y32_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[1][7]~1                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y34_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[200][7]~112                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y34_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[201][7]~116                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y38_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[202][7]~120                                                                                                                                                                                                                                                                                                                             ; LABCELL_X77_Y38_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[203][7]~124                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y38_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[204][7]~114                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y36_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[205][7]~118                                                                                                                                                                                                                                                                                                                             ; LABCELL_X69_Y37_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[206][7]~122                                                                                                                                                                                                                                                                                                                             ; LABCELL_X74_Y38_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[207][7]~126                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y38_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[208][7]~100                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y37_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[209][7]~101                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y37_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[20][7]~18                                                                                                                                                                                                                                                                                                                               ; LABCELL_X90_Y33_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[210][7]~108                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y40_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[211][7]~109                                                                                                                                                                                                                                                                                                                             ; LABCELL_X67_Y40_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[212][7]~102                                                                                                                                                                                                                                                                                                                             ; LABCELL_X77_Y37_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[213][7]~103                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y37_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[214][7]~110                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y39_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[215][7]~111                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X68_Y40_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[216][7]~113                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y37_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[217][7]~117                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y37_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[218][7]~121                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y39_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[219][7]~125                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y39_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[21][7]~22                                                                                                                                                                                                                                                                                                                               ; LABCELL_X84_Y36_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[220][7]~115                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y38_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[221][7]~119                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y39_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[222][7]~123                                                                                                                                                                                                                                                                                                                             ; LABCELL_X74_Y39_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[223][7]~127                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y39_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[224][7]~224                                                                                                                                                                                                                                                                                                                             ; LABCELL_X69_Y45_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[225][7]~240                                                                                                                                                                                                                                                                                                                             ; LABCELL_X67_Y45_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[226][7]~226                                                                                                                                                                                                                                                                                                                             ; LABCELL_X66_Y43_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[227][7]~248                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y44_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[228][7]~232                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y46_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[229][7]~242                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y43_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[22][7]~19                                                                                                                                                                                                                                                                                                                               ; LABCELL_X84_Y35_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[230][7]~234                                                                                                                                                                                                                                                                                                                             ; LABCELL_X69_Y45_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[231][7]~250                                                                                                                                                                                                                                                                                                                             ; LABCELL_X67_Y44_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[232][7]~228                                                                                                                                                                                                                                                                                                                             ; LABCELL_X69_Y43_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[233][7]~244                                                                                                                                                                                                                                                                                                                             ; LABCELL_X79_Y44_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[234][7]~230                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y44_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[235][7]~252                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y44_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[236][7]~236                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y43_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[237][7]~246                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y44_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[238][7]~238                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y44_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[239][7]~254                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y44_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[23][7]~23                                                                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y34_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[240][7]~225                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y46_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[241][7]~241                                                                                                                                                                                                                                                                                                                             ; LABCELL_X67_Y43_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[242][7]~227                                                                                                                                                                                                                                                                                                                             ; LABCELL_X74_Y46_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[243][7]~249                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y42_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[244][7]~233                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y43_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[245][7]~243                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y45_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[246][7]~235                                                                                                                                                                                                                                                                                                                             ; LABCELL_X79_Y45_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[247][7]~251                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y46_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[248][7]~229                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y43_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[249][7]~245                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X78_Y45_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[24][7]~12                                                                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y35_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[250][7]~231                                                                                                                                                                                                                                                                                                                             ; LABCELL_X76_Y45_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[251][7]~253                                                                                                                                                                                                                                                                                                                             ; LABCELL_X80_Y44_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[252][7]~237                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X75_Y41_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[253][7]~247                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X78_Y45_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[254][7]~239                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y40_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[255][7]~255                                                                                                                                                                                                                                                                                                                             ; LABCELL_X74_Y46_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[25][7]~13                                                                                                                                                                                                                                                                                                                               ; LABCELL_X91_Y34_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[26][7]~14                                                                                                                                                                                                                                                                                                                               ; LABCELL_X83_Y37_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[27][7]~15                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X75_Y35_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[28][7]~26                                                                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y37_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[29][7]~30                                                                                                                                                                                                                                                                                                                               ; LABCELL_X84_Y36_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[2][7]~2                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X85_Y34_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[30][7]~27                                                                                                                                                                                                                                                                                                                               ; LABCELL_X83_Y37_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[31][7]~31                                                                                                                                                                                                                                                                                                                               ; LABCELL_X83_Y37_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[32][7]~128                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X88_Y36_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[33][7]~132                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X88_Y38_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[34][7]~130                                                                                                                                                                                                                                                                                                                              ; LABCELL_X90_Y36_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[35][7]~134                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X88_Y39_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[36][7]~136                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X92_Y36_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[37][7]~140                                                                                                                                                                                                                                                                                                                              ; LABCELL_X96_Y42_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[38][7]~138                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X92_Y39_N9        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[39][7]~142                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X92_Y39_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[3][7]~3                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X88_Y34_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[40][7]~129                                                                                                                                                                                                                                                                                                                              ; LABCELL_X96_Y36_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[41][7]~133                                                                                                                                                                                                                                                                                                                              ; LABCELL_X86_Y38_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[42][7]~131                                                                                                                                                                                                                                                                                                                              ; LABCELL_X89_Y36_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[43][7]~135                                                                                                                                                                                                                                                                                                                              ; LABCELL_X89_Y39_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[44][7]~137                                                                                                                                                                                                                                                                                                                              ; LABCELL_X96_Y38_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[45][7]~141                                                                                                                                                                                                                                                                                                                              ; LABCELL_X93_Y40_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[46][7]~139                                                                                                                                                                                                                                                                                                                              ; LABCELL_X93_Y37_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[47][7]~143                                                                                                                                                                                                                                                                                                                              ; LABCELL_X91_Y39_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[48][7]~144                                                                                                                                                                                                                                                                                                                              ; LABCELL_X95_Y36_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[49][7]~145                                                                                                                                                                                                                                                                                                                              ; LABCELL_X89_Y38_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[4][7]~16                                                                                                                                                                                                                                                                                                                                ; LABCELL_X86_Y33_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[50][7]~148                                                                                                                                                                                                                                                                                                                              ; LABCELL_X89_Y35_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[51][7]~149                                                                                                                                                                                                                                                                                                                              ; LABCELL_X90_Y35_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[52][7]~152                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X92_Y36_N9        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[53][7]~153                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X92_Y38_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[54][7]~156                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X92_Y37_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[55][7]~157                                                                                                                                                                                                                                                                                                                              ; LABCELL_X90_Y37_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[56][7]~146                                                                                                                                                                                                                                                                                                                              ; LABCELL_X83_Y38_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[57][7]~147                                                                                                                                                                                                                                                                                                                              ; LABCELL_X86_Y38_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[58][7]~150                                                                                                                                                                                                                                                                                                                              ; LABCELL_X84_Y38_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[59][7]~151                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X85_Y38_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[5][7]~20                                                                                                                                                                                                                                                                                                                                ; LABCELL_X81_Y36_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[60][7]~154                                                                                                                                                                                                                                                                                                                              ; LABCELL_X95_Y38_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[61][7]~155                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X92_Y41_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[62][7]~158                                                                                                                                                                                                                                                                                                                              ; LABCELL_X83_Y37_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[63][7]~159                                                                                                                                                                                                                                                                                                                              ; LABCELL_X89_Y42_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[64][7]~64                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X85_Y45_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[65][7]~68                                                                                                                                                                                                                                                                                                                               ; LABCELL_X86_Y45_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[66][7]~72                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X88_Y43_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[67][7]~76                                                                                                                                                                                                                                                                                                                               ; LABCELL_X84_Y44_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[68][7]~66                                                                                                                                                                                                                                                                                                                               ; LABCELL_X90_Y46_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[69][7]~70                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X88_Y40_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[6][7]~17                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X85_Y35_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[70][7]~74                                                                                                                                                                                                                                                                                                                               ; LABCELL_X90_Y43_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[71][7]~78                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X92_Y44_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[72][7]~80                                                                                                                                                                                                                                                                                                                               ; LABCELL_X84_Y45_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[73][7]~84                                                                                                                                                                                                                                                                                                                               ; LABCELL_X89_Y44_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[74][7]~81                                                                                                                                                                                                                                                                                                                               ; LABCELL_X89_Y44_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[75][7]~85                                                                                                                                                                                                                                                                                                                               ; LABCELL_X89_Y44_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[76][7]~82                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X85_Y43_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[77][7]~86                                                                                                                                                                                                                                                                                                                               ; LABCELL_X93_Y40_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[78][7]~83                                                                                                                                                                                                                                                                                                                               ; LABCELL_X93_Y37_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[79][7]~87                                                                                                                                                                                                                                                                                                                               ; LABCELL_X91_Y43_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[7][7]~21                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y34_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[80][7]~65                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X88_Y46_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[81][7]~69                                                                                                                                                                                                                                                                                                                               ; LABCELL_X84_Y46_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[82][7]~73                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X85_Y46_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[83][7]~77                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X85_Y45_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[84][7]~67                                                                                                                                                                                                                                                                                                                               ; LABCELL_X86_Y43_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[85][7]~71                                                                                                                                                                                                                                                                                                                               ; LABCELL_X93_Y44_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[86][7]~75                                                                                                                                                                                                                                                                                                                               ; LABCELL_X89_Y43_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[87][7]~79                                                                                                                                                                                                                                                                                                                               ; LABCELL_X90_Y44_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[88][7]~88                                                                                                                                                                                                                                                                                                                               ; LABCELL_X84_Y43_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[89][7]~92                                                                                                                                                                                                                                                                                                                               ; LABCELL_X86_Y44_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[8][7]~8                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X86_Y35_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[90][7]~89                                                                                                                                                                                                                                                                                                                               ; LABCELL_X76_Y45_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[91][7]~93                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X85_Y44_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[92][7]~90                                                                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y43_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[93][7]~94                                                                                                                                                                                                                                                                                                                               ; LABCELL_X95_Y44_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[94][7]~91                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X73_Y40_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[95][7]~95                                                                                                                                                                                                                                                                                                                               ; LABCELL_X89_Y42_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[96][7]~192                                                                                                                                                                                                                                                                                                                              ; LABCELL_X81_Y42_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[97][7]~208                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X88_Y38_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[98][7]~200                                                                                                                                                                                                                                                                                                                              ; LABCELL_X79_Y38_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[99][7]~212                                                                                                                                                                                                                                                                                                                              ; LABCELL_X83_Y42_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[9][7]~9                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X90_Y34_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|tx_done~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X92_Y42_N54       ; 57      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|wr_ptr_length[7]~0                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X73_Y32_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|always4~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X90_Y32_N0         ; 37      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|counter:c1|always0~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X90_Y32_N48        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|counter:c1|cnt[2]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X90_Y32_N12        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|always0~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X96_Y37_N42        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|always1~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X96_Y37_N45        ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|buffer~23                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X97_Y37_N39       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|comb~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X95_Y37_N57        ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fifo:inst30|always0~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X69_Y47_N51        ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo:inst30|always1~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X70_Y47_N54        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:inst30|buffer~25                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X69_Y47_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst29~0                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X71_Y60_N0         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst31                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X92_Y45_N21       ; 2614    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; reply:inst16|counter:eng_cnt|always0~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X76_Y49_N15        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reply:inst16|counter:eng_cnt|cnt[0]~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X76_Y49_N27        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reply:inst16|counter:overtime_cnt|always0~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X74_Y49_N57        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reply:inst16|counter:waitreply_cnt|always0~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y49_N57        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rx_stop:inst21|counter:c10|pulse                                                                                                                                                                                                                                                                                                                           ; FF_X69_Y56_N59             ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_stop:inst21|data_30bits[22]~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X69_Y56_N24        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_stop:inst21|valid                                                                                                                                                                                                                                                                                                                                       ; FF_X68_Y56_N17             ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X4_Y6_N26               ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; MLABCELL_X6_Y1_N30         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X1_Y1_N12          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X4_Y5_N51          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                             ; FF_X3_Y2_N38               ; 664     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X3_Y2_N32               ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                             ; LABCELL_X4_Y2_N21          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~0                             ; MLABCELL_X3_Y1_N3          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; MLABCELL_X3_Y3_N42         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X1_Y1_N18          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X1_Y1_N57          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X6_Y1_N5                ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X1_Y1_N4                ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y2_N14               ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; MLABCELL_X6_Y1_N15         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X6_Y1_N44               ; 57      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y1_N6           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                      ; LABCELL_X10_Y5_N21         ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                      ; LABCELL_X10_Y5_N18         ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X7_Y2_N20               ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|decode_8la:decode2|w_anode281w[2]                                                                                                                               ; LABCELL_X11_Y6_N0          ; 164     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|decode_8la:decode2|w_anode294w[2]                                                                                                                               ; LABCELL_X11_Y6_N33         ; 164     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|decode_8la:decode2|w_anode302w[2]                                                                                                                               ; LABCELL_X10_Y3_N18         ; 164     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|decode_8la:decode2|w_anode310w[2]                                                                                                                               ; LABCELL_X11_Y6_N30         ; 164     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; LABCELL_X4_Y4_N9           ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; MLABCELL_X6_Y3_N54         ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; LABCELL_X2_Y4_N57          ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; LABCELL_X2_Y4_N54          ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X4_Y6_N11               ; 856     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; MLABCELL_X6_Y4_N54         ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]~1                                                                                                                                                                                              ; LABCELL_X4_Y4_N36          ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[14]~1                                                                                                                                                                                       ; MLABCELL_X6_Y3_N30         ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                 ; MLABCELL_X6_Y3_N48         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; MLABCELL_X6_Y3_N51         ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                 ; MLABCELL_X6_Y3_N33         ; 47      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; MLABCELL_X6_Y4_N15         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; MLABCELL_X6_Y4_N9          ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pai:auto_generated|cout_actual                                                                 ; LABCELL_X7_Y8_N42          ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_v8i:auto_generated|cout_actual                                                                                ; MLABCELL_X6_Y4_N48         ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                   ; LABCELL_X4_Y4_N54          ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; LABCELL_X4_Y4_N30          ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; LABCELL_X7_Y8_N15          ; 163     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; LABCELL_X7_Y8_N0           ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; MLABCELL_X6_Y4_N6          ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; MLABCELL_X6_Y4_N0          ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; MLABCELL_X6_Y4_N3          ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~5                                                                                                                                                                                                             ; LABCELL_X4_Y2_N36          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~1                                                                                                                                                                                                        ; LABCELL_X4_Y2_N39          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; LABCELL_X4_Y4_N48          ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[3]~0                                                                                                                                                                                                                           ; LABCELL_X4_Y4_N18          ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                         ; LABCELL_X4_Y4_N6           ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; LABCELL_X4_Y4_N27          ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; LABCELL_X1_Y3_N42          ; 554     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c1|always0~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X84_Y47_N12        ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c1|cnt[10]~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X83_Y47_N57        ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c2|always0~0                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X85_Y47_N45       ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c2|cnt[0]~0                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X85_Y47_N51       ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|fboutclk_wire[0]           ; FRACTIONALPLL_X0_Y22_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]             ; PLLOUTPUTCOUNTER_X0_Y27_N1 ; 5377    ; Global Clock         ; GCLK7            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y1_N0     ; 1       ; Global Clock         ; --               ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y5_N1  ; 95      ; Global Clock         ; GCLK6            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X0_Y8_N1  ; 316     ; Global Clock         ; GCLK4            ; --                        ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; inst31                                                                                                                                                                                                                                                                                                                         ; 2614    ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                   ; 1685    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                          ; 856     ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4] ; 664     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][16]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][17]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][18]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][19]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][20]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][22]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][23]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][24]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][25]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][26]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][27]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][28]                                                                                                                                                                                        ; 658     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][21]~DUPLICATE                                                                                                                                                                              ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[12]                                                      ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[11]                                                      ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[10]                                                      ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[9]                                                       ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[8]                                                       ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[7]                                                       ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[6]                                                       ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[5]                                                       ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[4]                                                       ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[3]                                                       ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[2]                                                       ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[1]                                                       ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[0]                                                       ; 657     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                  ; 554     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|altsyncram_8fa1:fifo_ram|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32      ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1           ; 0     ; None ; M10K_X72_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 131072       ; 8            ; 131072       ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1048576 ; 131072                      ; 8                           ; 131072                      ; 8                           ; 1048576             ; 128         ; 0     ; None ; M10K_X87_Y75_N0, M10K_X103_Y79_N0, M10K_X118_Y73_N0, M10K_X118_Y69_N0, M10K_X94_Y69_N0, M10K_X72_Y71_N0, M10K_X103_Y59_N0, M10K_X87_Y76_N0, M10K_X87_Y61_N0, M10K_X72_Y79_N0, M10K_X118_Y75_N0, M10K_X72_Y74_N0, M10K_X103_Y71_N0, M10K_X103_Y67_N0, M10K_X118_Y74_N0, M10K_X118_Y71_N0, M10K_X94_Y75_N0, M10K_X103_Y77_N0, M10K_X52_Y75_N0, M10K_X94_Y79_N0, M10K_X87_Y83_N0, M10K_X52_Y77_N0, M10K_X87_Y81_N0, M10K_X94_Y82_N0, M10K_X72_Y81_N0, M10K_X72_Y63_N0, M10K_X72_Y77_N0, M10K_X57_Y80_N0, M10K_X94_Y83_N0, M10K_X103_Y75_N0, M10K_X57_Y74_N0, M10K_X52_Y79_N0, M10K_X87_Y70_N0, M10K_X72_Y82_N0, M10K_X72_Y68_N0, M10K_X87_Y66_N0, M10K_X87_Y77_N0, M10K_X72_Y80_N0, M10K_X72_Y65_N0, M10K_X57_Y76_N0, M10K_X57_Y69_N0, M10K_X94_Y63_N0, M10K_X103_Y66_N0, M10K_X94_Y61_N0, M10K_X57_Y75_N0, M10K_X103_Y81_N0, M10K_X57_Y79_N0, M10K_X87_Y79_N0, M10K_X87_Y58_N0, M10K_X103_Y64_N0, M10K_X72_Y61_N0, M10K_X72_Y64_N0, M10K_X72_Y69_N0, M10K_X94_Y65_N0, M10K_X103_Y63_N0, M10K_X94_Y67_N0, M10K_X72_Y62_N0, M10K_X94_Y58_N0, M10K_X103_Y58_N0, M10K_X72_Y66_N0, M10K_X72_Y73_N0, M10K_X94_Y73_N0, M10K_X72_Y72_N0, M10K_X103_Y73_N0, M10K_X87_Y62_N0, M10K_X118_Y66_N0, M10K_X118_Y65_N0, M10K_X118_Y68_N0, M10K_X103_Y65_N0, M10K_X87_Y65_N0, M10K_X94_Y60_N0, M10K_X118_Y67_N0, M10K_X87_Y63_N0, M10K_X87_Y67_N0, M10K_X87_Y60_N0, M10K_X87_Y64_N0, M10K_X72_Y67_N0, M10K_X87_Y68_N0, M10K_X94_Y66_N0, M10K_X94_Y64_N0, M10K_X87_Y74_N0, M10K_X94_Y78_N0, M10K_X94_Y70_N0, M10K_X87_Y80_N0, M10K_X103_Y82_N0, M10K_X94_Y80_N0, M10K_X103_Y78_N0, M10K_X87_Y82_N0, M10K_X103_Y62_N0, M10K_X103_Y60_N0, M10K_X72_Y75_N0, M10K_X94_Y81_N0, M10K_X103_Y80_N0, M10K_X94_Y74_N0, M10K_X94_Y62_N0, M10K_X103_Y70_N0, M10K_X87_Y59_N0, M10K_X87_Y72_N0, M10K_X72_Y70_N0, M10K_X57_Y77_N0, M10K_X87_Y78_N0, M10K_X57_Y78_N0, M10K_X94_Y59_N0, M10K_X57_Y73_N0, M10K_X52_Y73_N0, M10K_X72_Y78_N0, M10K_X57_Y70_N0, M10K_X87_Y73_N0, M10K_X87_Y69_N0, M10K_X87_Y71_N0, M10K_X57_Y72_N0, M10K_X57_Y71_N0, M10K_X94_Y71_N0, M10K_X103_Y69_N0, M10K_X94_Y72_N0, M10K_X72_Y76_N0, M10K_X118_Y77_N0, M10K_X94_Y68_N0, M10K_X94_Y76_N0, M10K_X103_Y74_N0, M10K_X118_Y78_N0, M10K_X103_Y61_N0, M10K_X118_Y70_N0, M10K_X103_Y76_N0, M10K_X103_Y68_N0, M10K_X118_Y76_N0, M10K_X103_Y72_N0, M10K_X94_Y77_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_6ak1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 65536        ; 8            ; 65536        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 524288  ; 65536                       ; 8                           ; 65536                       ; 8                           ; 524288              ; 64          ; 0     ; None ; M10K_X103_Y40_N0, M10K_X103_Y44_N0, M10K_X118_Y40_N0, M10K_X118_Y43_N0, M10K_X103_Y43_N0, M10K_X103_Y42_N0, M10K_X118_Y44_N0, M10K_X103_Y45_N0, M10K_X94_Y41_N0, M10K_X94_Y53_N0, M10K_X94_Y42_N0, M10K_X94_Y44_N0, M10K_X103_Y41_N0, M10K_X94_Y43_N0, M10K_X103_Y54_N0, M10K_X103_Y53_N0, M10K_X94_Y48_N0, M10K_X87_Y48_N0, M10K_X103_Y47_N0, M10K_X87_Y45_N0, M10K_X94_Y46_N0, M10K_X94_Y47_N0, M10K_X87_Y47_N0, M10K_X94_Y45_N0, M10K_X118_Y55_N0, M10K_X103_Y55_N0, M10K_X103_Y51_N0, M10K_X118_Y52_N0, M10K_X118_Y41_N0, M10K_X118_Y42_N0, M10K_X118_Y53_N0, M10K_X103_Y52_N0, M10K_X118_Y57_N0, M10K_X103_Y57_N0, M10K_X118_Y51_N0, M10K_X118_Y49_N0, M10K_X94_Y55_N0, M10K_X118_Y54_N0, M10K_X94_Y52_N0, M10K_X103_Y56_N0, M10K_X103_Y49_N0, M10K_X103_Y48_N0, M10K_X118_Y48_N0, M10K_X94_Y51_N0, M10K_X94_Y49_N0, M10K_X118_Y50_N0, M10K_X87_Y49_N0, M10K_X87_Y51_N0, M10K_X94_Y54_N0, M10K_X94_Y56_N0, M10K_X94_Y50_N0, M10K_X87_Y50_N0, M10K_X87_Y56_N0, M10K_X87_Y55_N0, M10K_X87_Y53_N0, M10K_X87_Y54_N0, M10K_X118_Y46_N0, M10K_X87_Y44_N0, M10K_X118_Y47_N0, M10K_X118_Y45_N0, M10K_X87_Y52_N0, M10K_X103_Y50_N0, M10K_X103_Y46_N0, M10K_X87_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated|ALTSYNCRAM                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None ; M10K_X94_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; fifo:inst30|altsyncram:buffer_rtl_0|altsyncram_7oo1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192    ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X72_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32768        ; 164          ; 32768        ; 164          ; yes                    ; no                      ; yes                    ; no                      ; 5373952 ; 32768                       ; 164                         ; 32768                       ; 164                         ; 5373952             ; 656         ; 0     ; None ; M10K_X25_Y4_N0, M10K_X25_Y1_N0, M10K_X25_Y3_N0, M10K_X25_Y2_N0, M10K_X103_Y30_N0, M10K_X103_Y25_N0, M10K_X94_Y30_N0, M10K_X103_Y24_N0, M10K_X12_Y33_N0, M10K_X25_Y32_N0, M10K_X40_Y32_N0, M10K_X12_Y32_N0, M10K_X94_Y19_N0, M10K_X87_Y23_N0, M10K_X103_Y22_N0, M10K_X103_Y20_N0, M10K_X118_Y14_N0, M10K_X118_Y18_N0, M10K_X118_Y17_N0, M10K_X103_Y18_N0, M10K_X25_Y21_N0, M10K_X25_Y24_N0, M10K_X40_Y24_N0, M10K_X52_Y26_N0, M10K_X52_Y21_N0, M10K_X52_Y19_N0, M10K_X52_Y20_N0, M10K_X57_Y16_N0, M10K_X94_Y16_N0, M10K_X87_Y24_N0, M10K_X87_Y26_N0, M10K_X87_Y20_N0, M10K_X57_Y64_N0, M10K_X40_Y62_N0, M10K_X25_Y66_N0, M10K_X52_Y64_N0, M10K_X12_Y18_N0, M10K_X12_Y20_N0, M10K_X12_Y17_N0, M10K_X12_Y19_N0, M10K_X118_Y22_N0, M10K_X118_Y21_N0, M10K_X118_Y19_N0, M10K_X118_Y20_N0, M10K_X12_Y56_N0, M10K_X25_Y54_N0, M10K_X25_Y56_N0, M10K_X25_Y57_N0, M10K_X25_Y37_N0, M10K_X25_Y36_N0, M10K_X25_Y34_N0, M10K_X25_Y35_N0, M10K_X12_Y53_N0, M10K_X12_Y52_N0, M10K_X5_Y53_N0, M10K_X5_Y48_N0, M10K_X52_Y55_N0, M10K_X12_Y57_N0, M10K_X40_Y57_N0, M10K_X12_Y55_N0, M10K_X5_Y49_N0, M10K_X5_Y50_N0, M10K_X5_Y46_N0, M10K_X5_Y47_N0, M10K_X57_Y55_N0, M10K_X72_Y55_N0, M10K_X57_Y56_N0, M10K_X52_Y51_N0, M10K_X12_Y45_N0, M10K_X25_Y46_N0, M10K_X12_Y46_N0, M10K_X25_Y45_N0, M10K_X87_Y19_N0, M10K_X40_Y18_N0, M10K_X40_Y15_N0, M10K_X87_Y21_N0, M10K_X57_Y14_N0, M10K_X72_Y13_N0, M10K_X57_Y15_N0, M10K_X72_Y14_N0, M10K_X72_Y25_N0, M10K_X72_Y24_N0, M10K_X72_Y23_N0, M10K_X57_Y25_N0, M10K_X25_Y62_N0, M10K_X5_Y61_N0, M10K_X5_Y62_N0, M10K_X12_Y64_N0, M10K_X52_Y37_N0, M10K_X52_Y36_N0, M10K_X40_Y34_N0, M10K_X40_Y36_N0, M10K_X52_Y28_N0, M10K_X57_Y27_N0, M10K_X52_Y30_N0, M10K_X52_Y27_N0, M10K_X12_Y68_N0, M10K_X12_Y69_N0, M10K_X12_Y66_N0, M10K_X12_Y67_N0, M10K_X52_Y61_N0, M10K_X57_Y66_N0, M10K_X52_Y66_N0, M10K_X57_Y62_N0, M10K_X12_Y71_N0, M10K_X12_Y73_N0, M10K_X12_Y74_N0, M10K_X12_Y72_N0, M10K_X25_Y39_N0, M10K_X40_Y38_N0, M10K_X25_Y38_N0, M10K_X52_Y38_N0, M10K_X25_Y42_N0, M10K_X25_Y41_N0, M10K_X25_Y40_N0, M10K_X40_Y42_N0, M10K_X25_Y44_N0, M10K_X52_Y42_N0, M10K_X52_Y46_N0, M10K_X40_Y46_N0, M10K_X72_Y30_N0, M10K_X87_Y22_N0, M10K_X25_Y30_N0, M10K_X25_Y28_N0, M10K_X52_Y65_N0, M10K_X25_Y70_N0, M10K_X40_Y71_N0, M10K_X52_Y62_N0, M10K_X25_Y58_N0, M10K_X40_Y70_N0, M10K_X52_Y71_N0, M10K_X52_Y70_N0, M10K_X94_Y5_N0, M10K_X87_Y6_N0, M10K_X94_Y6_N0, M10K_X87_Y16_N0, M10K_X103_Y1_N0, M10K_X94_Y1_N0, M10K_X87_Y4_N0, M10K_X87_Y3_N0, M10K_X25_Y15_N0, M10K_X52_Y15_N0, M10K_X25_Y14_N0, M10K_X40_Y14_N0, M10K_X52_Y8_N0, M10K_X52_Y7_N0, M10K_X52_Y13_N0, M10K_X52_Y14_N0, M10K_X103_Y5_N0, M10K_X57_Y13_N0, M10K_X103_Y10_N0, M10K_X103_Y4_N0, M10K_X52_Y48_N0, M10K_X52_Y52_N0, M10K_X52_Y47_N0, M10K_X52_Y50_N0, M10K_X40_Y65_N0, M10K_X40_Y67_N0, M10K_X40_Y64_N0, M10K_X40_Y66_N0, M10K_X52_Y53_N0, M10K_X57_Y51_N0, M10K_X57_Y50_N0, M10K_X72_Y53_N0, M10K_X94_Y34_N0, M10K_X103_Y33_N0, M10K_X103_Y31_N0, M10K_X103_Y34_N0, M10K_X118_Y23_N0, M10K_X94_Y23_N0, M10K_X94_Y29_N0, M10K_X118_Y24_N0, M10K_X87_Y33_N0, M10K_X94_Y33_N0, M10K_X87_Y28_N0, M10K_X94_Y32_N0, M10K_X40_Y43_N0, M10K_X40_Y35_N0, M10K_X52_Y43_N0, M10K_X40_Y45_N0, M10K_X52_Y16_N0, M10K_X52_Y12_N0, M10K_X57_Y12_N0, M10K_X87_Y12_N0, M10K_X57_Y48_N0, M10K_X72_Y43_N0, M10K_X57_Y60_N0, M10K_X72_Y58_N0, M10K_X118_Y12_N0, M10K_X118_Y9_N0, M10K_X94_Y9_N0, M10K_X118_Y11_N0, M10K_X94_Y39_N0, M10K_X57_Y37_N0, M10K_X87_Y38_N0, M10K_X87_Y37_N0, M10K_X40_Y58_N0, M10K_X5_Y57_N0, M10K_X12_Y60_N0, M10K_X5_Y60_N0, M10K_X25_Y61_N0, M10K_X25_Y67_N0, M10K_X40_Y50_N0, M10K_X52_Y60_N0, M10K_X57_Y42_N0, M10K_X40_Y44_N0, M10K_X40_Y37_N0, M10K_X57_Y38_N0, M10K_X57_Y61_N0, M10K_X52_Y59_N0, M10K_X57_Y54_N0, M10K_X57_Y52_N0, M10K_X40_Y51_N0, M10K_X25_Y50_N0, M10K_X40_Y49_N0, M10K_X40_Y52_N0, M10K_X72_Y12_N0, M10K_X40_Y16_N0, M10K_X57_Y17_N0, M10K_X72_Y16_N0, M10K_X103_Y7_N0, M10K_X118_Y7_N0, M10K_X118_Y10_N0, M10K_X118_Y6_N0, M10K_X103_Y29_N0, M10K_X94_Y20_N0, M10K_X103_Y28_N0, M10K_X94_Y24_N0, M10K_X12_Y48_N0, M10K_X12_Y49_N0, M10K_X12_Y51_N0, M10K_X12_Y50_N0, M10K_X12_Y29_N0, M10K_X12_Y25_N0, M10K_X12_Y30_N0, M10K_X12_Y28_N0, M10K_X57_Y29_N0, M10K_X52_Y29_N0, M10K_X40_Y30_N0, M10K_X40_Y31_N0, M10K_X87_Y35_N0, M10K_X25_Y31_N0, M10K_X87_Y34_N0, M10K_X12_Y35_N0, M10K_X25_Y43_N0, M10K_X40_Y47_N0, M10K_X52_Y40_N0, M10K_X25_Y47_N0, M10K_X12_Y75_N0, M10K_X12_Y85_N0, M10K_X25_Y75_N0, M10K_X25_Y85_N0, M10K_X5_Y81_N0, M10K_X5_Y90_N0, M10K_X5_Y82_N0, M10K_X5_Y89_N0, M10K_X72_Y34_N0, M10K_X57_Y35_N0, M10K_X72_Y35_N0, M10K_X72_Y31_N0, M10K_X40_Y60_N0, M10K_X40_Y59_N0, M10K_X40_Y61_N0, M10K_X40_Y63_N0, M10K_X57_Y31_N0, M10K_X57_Y30_N0, M10K_X52_Y32_N0, M10K_X57_Y28_N0, M10K_X52_Y49_N0, M10K_X25_Y48_N0, M10K_X25_Y49_N0, M10K_X40_Y48_N0, M10K_X12_Y36_N0, M10K_X12_Y34_N0, M10K_X12_Y37_N0, M10K_X12_Y31_N0, M10K_X5_Y44_N0, M10K_X5_Y45_N0, M10K_X12_Y43_N0, M10K_X12_Y44_N0, M10K_X25_Y76_N0, M10K_X40_Y77_N0, M10K_X12_Y76_N0, M10K_X40_Y79_N0, M10K_X12_Y79_N0, M10K_X12_Y84_N0, M10K_X25_Y79_N0, M10K_X25_Y84_N0, M10K_X5_Y41_N0, M10K_X5_Y42_N0, M10K_X5_Y43_N0, M10K_X5_Y40_N0, M10K_X5_Y16_N0, M10K_X25_Y16_N0, M10K_X12_Y16_N0, M10K_X12_Y15_N0, M10K_X5_Y20_N0, M10K_X5_Y19_N0, M10K_X25_Y19_N0, M10K_X25_Y20_N0, M10K_X118_Y16_N0, M10K_X103_Y16_N0, M10K_X118_Y13_N0, M10K_X118_Y15_N0, M10K_X52_Y34_N0, M10K_X57_Y34_N0, M10K_X52_Y33_N0, M10K_X52_Y35_N0, M10K_X25_Y74_N0, M10K_X25_Y81_N0, M10K_X40_Y80_N0, M10K_X40_Y81_N0, M10K_X12_Y62_N0, M10K_X25_Y60_N0, M10K_X12_Y61_N0, M10K_X12_Y59_N0, M10K_X12_Y38_N0, M10K_X12_Y40_N0, M10K_X40_Y39_N0, M10K_X40_Y40_N0, M10K_X94_Y28_N0, M10K_X94_Y17_N0, M10K_X94_Y22_N0, M10K_X94_Y18_N0, M10K_X57_Y67_N0, M10K_X57_Y68_N0, M10K_X40_Y76_N0, M10K_X40_Y74_N0, M10K_X57_Y9_N0, M10K_X87_Y9_N0, M10K_X87_Y10_N0, M10K_X87_Y7_N0, M10K_X57_Y20_N0, M10K_X57_Y21_N0, M10K_X57_Y18_N0, M10K_X40_Y20_N0, M10K_X40_Y56_N0, M10K_X40_Y55_N0, M10K_X40_Y54_N0, M10K_X52_Y54_N0, M10K_X72_Y27_N0, M10K_X57_Y24_N0, M10K_X72_Y26_N0, M10K_X72_Y28_N0, M10K_X87_Y32_N0, M10K_X52_Y31_N0, M10K_X72_Y32_N0, M10K_X103_Y32_N0, M10K_X40_Y22_N0, M10K_X52_Y18_N0, M10K_X52_Y17_N0, M10K_X52_Y22_N0, M10K_X25_Y12_N0, M10K_X40_Y12_N0, M10K_X40_Y10_N0, M10K_X25_Y11_N0, M10K_X25_Y25_N0, M10K_X12_Y27_N0, M10K_X25_Y27_N0, M10K_X25_Y23_N0, M10K_X25_Y63_N0, M10K_X12_Y65_N0, M10K_X12_Y63_N0, M10K_X5_Y63_N0, M10K_X103_Y27_N0, M10K_X87_Y27_N0, M10K_X94_Y26_N0, M10K_X94_Y27_N0, M10K_X87_Y43_N0, M10K_X57_Y41_N0, M10K_X57_Y49_N0, M10K_X87_Y41_N0, M10K_X12_Y54_N0, M10K_X5_Y56_N0, M10K_X5_Y55_N0, M10K_X5_Y54_N0, M10K_X57_Y36_N0, M10K_X94_Y36_N0, M10K_X87_Y36_N0, M10K_X94_Y38_N0, M10K_X72_Y11_N0, M10K_X87_Y15_N0, M10K_X72_Y15_N0, M10K_X87_Y17_N0, M10K_X103_Y23_N0, M10K_X87_Y25_N0, M10K_X94_Y25_N0, M10K_X103_Y17_N0, M10K_X72_Y29_N0, M10K_X87_Y30_N0, M10K_X87_Y29_N0, M10K_X87_Y31_N0, M10K_X40_Y29_N0, M10K_X25_Y29_N0, M10K_X25_Y33_N0, M10K_X40_Y33_N0, M10K_X72_Y49_N0, M10K_X72_Y52_N0, M10K_X72_Y51_N0, M10K_X72_Y50_N0, M10K_X25_Y64_N0, M10K_X25_Y71_N0, M10K_X25_Y72_N0, M10K_X40_Y68_N0, M10K_X5_Y15_N0, M10K_X5_Y17_N0, M10K_X12_Y14_N0, M10K_X5_Y18_N0, M10K_X5_Y59_N0, M10K_X25_Y59_N0, M10K_X12_Y58_N0, M10K_X5_Y58_N0, M10K_X57_Y39_N0, M10K_X72_Y46_N0, M10K_X72_Y45_N0, M10K_X52_Y39_N0, M10K_X40_Y23_N0, M10K_X72_Y22_N0, M10K_X57_Y23_N0, M10K_X25_Y22_N0, M10K_X87_Y13_N0, M10K_X94_Y14_N0, M10K_X87_Y14_N0, M10K_X94_Y15_N0, M10K_X5_Y21_N0, M10K_X12_Y23_N0, M10K_X12_Y21_N0, M10K_X12_Y22_N0, M10K_X12_Y47_N0, M10K_X5_Y51_N0, M10K_X5_Y52_N0, M10K_X25_Y53_N0, M10K_X87_Y18_N0, M10K_X94_Y21_N0, M10K_X103_Y19_N0, M10K_X103_Y21_N0, M10K_X72_Y37_N0, M10K_X72_Y36_N0, M10K_X72_Y39_N0, M10K_X72_Y38_N0, M10K_X52_Y10_N0, M10K_X52_Y11_N0, M10K_X57_Y11_N0, M10K_X57_Y10_N0, M10K_X40_Y41_N0, M10K_X72_Y33_N0, M10K_X52_Y41_N0, M10K_X72_Y41_N0, M10K_X40_Y17_N0, M10K_X40_Y19_N0, M10K_X25_Y17_N0, M10K_X25_Y18_N0, M10K_X57_Y47_N0, M10K_X72_Y40_N0, M10K_X57_Y46_N0, M10K_X72_Y48_N0, M10K_X94_Y7_N0, M10K_X94_Y11_N0, M10K_X94_Y13_N0, M10K_X87_Y11_N0, M10K_X40_Y73_N0, M10K_X40_Y75_N0, M10K_X52_Y72_N0, M10K_X52_Y74_N0, M10K_X25_Y51_N0, M10K_X25_Y52_N0, M10K_X25_Y55_N0, M10K_X40_Y53_N0, M10K_X57_Y63_N0, M10K_X57_Y65_N0, M10K_X25_Y65_N0, M10K_X52_Y63_N0, M10K_X40_Y27_N0, M10K_X40_Y28_N0, M10K_X40_Y21_N0, M10K_X40_Y25_N0, M10K_X57_Y8_N0, M10K_X72_Y10_N0, M10K_X72_Y8_N0, M10K_X72_Y6_N0, M10K_X5_Y14_N0, M10K_X5_Y13_N0, M10K_X12_Y13_N0, M10K_X5_Y10_N0, M10K_X94_Y10_N0, M10K_X103_Y26_N0, M10K_X118_Y26_N0, M10K_X94_Y31_N0, M10K_X94_Y12_N0, M10K_X94_Y35_N0, M10K_X103_Y11_N0, M10K_X103_Y35_N0, M10K_X52_Y56_N0, M10K_X52_Y58_N0, M10K_X57_Y53_N0, M10K_X72_Y57_N0, M10K_X52_Y24_N0, M10K_X52_Y23_N0, M10K_X72_Y20_N0, M10K_X72_Y19_N0, M10K_X12_Y5_N0, M10K_X25_Y5_N0, M10K_X12_Y6_N0, M10K_X12_Y7_N0, M10K_X5_Y2_N0, M10K_X12_Y4_N0, M10K_X5_Y5_N0, M10K_X12_Y2_N0, M10K_X118_Y1_N0, M10K_X103_Y3_N0, M10K_X118_Y3_N0, M10K_X118_Y2_N0, M10K_X72_Y3_N0, M10K_X57_Y3_N0, M10K_X57_Y6_N0, M10K_X57_Y5_N0, M10K_X25_Y7_N0, M10K_X25_Y8_N0, M10K_X25_Y10_N0, M10K_X25_Y9_N0, M10K_X12_Y82_N0, M10K_X12_Y78_N0, M10K_X5_Y85_N0, M10K_X5_Y84_N0, M10K_X57_Y58_N0, M10K_X57_Y33_N0, M10K_X57_Y32_N0, M10K_X57_Y40_N0, M10K_X103_Y2_N0, M10K_X57_Y4_N0, M10K_X94_Y2_N0, M10K_X87_Y2_N0, M10K_X52_Y44_N0, M10K_X57_Y43_N0, M10K_X57_Y44_N0, M10K_X72_Y44_N0, M10K_X25_Y77_N0, M10K_X40_Y72_N0, M10K_X40_Y78_N0, M10K_X25_Y78_N0, M10K_X72_Y56_N0, M10K_X72_Y54_N0, M10K_X57_Y59_N0, M10K_X72_Y59_N0, M10K_X25_Y26_N0, M10K_X12_Y24_N0, M10K_X12_Y26_N0, M10K_X52_Y25_N0, M10K_X12_Y80_N0, M10K_X12_Y83_N0, M10K_X25_Y80_N0, M10K_X25_Y83_N0, M10K_X40_Y9_N0, M10K_X40_Y13_N0, M10K_X40_Y11_N0, M10K_X25_Y13_N0, M10K_X52_Y67_N0, M10K_X40_Y69_N0, M10K_X52_Y68_N0, M10K_X52_Y69_N0, M10K_X103_Y13_N0, M10K_X103_Y15_N0, M10K_X103_Y14_N0, M10K_X103_Y12_N0, M10K_X103_Y9_N0, M10K_X87_Y5_N0, M10K_X103_Y6_N0, M10K_X94_Y4_N0, M10K_X118_Y4_N0, M10K_X94_Y3_N0, M10K_X72_Y4_N0, M10K_X118_Y5_N0, M10K_X12_Y81_N0, M10K_X5_Y87_N0, M10K_X25_Y86_N0, M10K_X5_Y86_N0, M10K_X12_Y77_N0, M10K_X25_Y88_N0, M10K_X12_Y86_N0, M10K_X5_Y88_N0, M10K_X57_Y22_N0, M10K_X72_Y17_N0, M10K_X57_Y19_N0, M10K_X72_Y21_N0, M10K_X52_Y9_N0, M10K_X57_Y7_N0, M10K_X72_Y7_N0, M10K_X72_Y9_N0, M10K_X94_Y8_N0, M10K_X118_Y8_N0, M10K_X103_Y8_N0, M10K_X87_Y8_N0, M10K_X5_Y83_N0, M10K_X12_Y88_N0, M10K_X25_Y87_N0, M10K_X25_Y89_N0, M10K_X52_Y4_N0, M10K_X40_Y1_N0, M10K_X52_Y3_N0, M10K_X40_Y3_N0, M10K_X87_Y39_N0, M10K_X72_Y42_N0, M10K_X87_Y42_N0, M10K_X87_Y40_N0, M10K_X25_Y68_N0, M10K_X25_Y69_N0, M10K_X12_Y70_N0, M10K_X25_Y73_N0, M10K_X52_Y57_N0, M10K_X52_Y45_N0, M10K_X57_Y57_N0, M10K_X57_Y45_N0, M10K_X5_Y1_N0, M10K_X12_Y1_N0, M10K_X5_Y3_N0, M10K_X12_Y3_N0, M10K_X57_Y1_N0, M10K_X52_Y1_N0, M10K_X52_Y2_N0, M10K_X57_Y2_N0, M10K_X25_Y82_N0, M10K_X12_Y90_N0, M10K_X12_Y87_N0, M10K_X12_Y89_N0, M10K_X40_Y6_N0, M10K_X40_Y8_N0, M10K_X40_Y7_N0, M10K_X40_Y5_N0, M10K_X40_Y2_N0, M10K_X52_Y6_N0, M10K_X40_Y4_N0, M10K_X52_Y5_N0, M10K_X72_Y1_N0, M10K_X25_Y6_N0, M10K_X72_Y2_N0, M10K_X87_Y1_N0, M10K_X5_Y4_N0, M10K_X5_Y7_N0, M10K_X5_Y6_N0, M10K_X5_Y8_N0, M10K_X12_Y39_N0, M10K_X12_Y42_N0, M10K_X5_Y39_N0, M10K_X12_Y41_N0, M10K_X12_Y8_N0, M10K_X12_Y9_N0, M10K_X12_Y10_N0, M10K_X12_Y11_N0, M10K_X72_Y5_N0, M10K_X72_Y18_N0, M10K_X57_Y26_N0, M10K_X40_Y26_N0, M10K_X12_Y12_N0, M10K_X5_Y12_N0, M10K_X5_Y11_N0, M10K_X5_Y9_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 37,990 / 721,028 ( 5 % )  ;
; C12 interconnects            ; 1,964 / 30,780 ( 6 % )    ;
; C2 interconnects             ; 10,421 / 303,248 ( 3 % )  ;
; C4 interconnects             ; 8,486 / 140,620 ( 6 % )   ;
; DQS bus muxes                ; 0 / 35 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 35 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 35 ( 0 % )            ;
; Direct links                 ; 993 / 721,028 ( < 1 % )   ;
; Global clocks                ; 3 / 16 ( 19 % )           ;
; Horizontal periphery clocks  ; 0 / 96 ( 0 % )            ;
; Local interconnects          ; 2,214 / 227,120 ( < 1 % ) ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 2,540 / 30,168 ( 8 % )    ;
; R14/C12 interconnect drivers ; 3,606 / 53,952 ( 7 % )    ;
; R3 interconnects             ; 12,786 / 331,920 ( 4 % )  ;
; R6 interconnects             ; 27,286 / 622,512 ( 4 % )  ;
; Spine clocks                 ; 25 / 480 ( 5 % )          ;
; Wire stub REs                ; 0 / 40,996 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 22           ; 0            ; 22           ; 0            ; 0            ; 34        ; 22           ; 0            ; 34        ; 34        ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 12           ; 34           ; 12           ; 34           ; 34           ; 0         ; 12           ; 34           ; 0         ; 0         ; 34           ; 10           ; 34           ; 34           ; 34           ; 34           ; 10           ; 34           ; 34           ; 34           ; 34           ; 10           ; 34           ; 34           ; 34           ; 34           ; 34           ; 34           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; M_TX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S_TX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK12               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK12_              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_EN               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MONITOR_TX_EN       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MONITOR_RS422       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK80               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK30               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LK                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RD_N                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WR_N                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIWU_N              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MONITOR_LVDS        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N_            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S_RX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LVDS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXF_N               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TXE_N               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M_RX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                         ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                         ; Destination Clock(s)                                                    ; Delay Added in ns ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                     ; altera_reserved_tck                                                     ; 3634.4            ;
; inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 490.9             ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|ram_block1a227~portb_address_reg0                                                                                                                         ; 1.544             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]                                                                                                                                                                                                    ; 1.343             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                ; 1.305             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][6]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]                                                                                                                                                                                                    ; 1.299             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.280             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.280             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 1.239             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.226             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                         ; 1.225             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                         ; 1.225             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 1.222             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 1.208             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                         ; 1.206             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                ; 1.206             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 1.205             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][9]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.198             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                ; 1.195             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.191             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 1.189             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.186             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.186             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.186             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.175             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.175             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.175             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.175             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.175             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.174             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                     ; 1.173             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.171             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                ; 1.169             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                             ; 1.169             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 1.166             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 1.164             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[13]                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|address_reg_b[0]                                                                                                                                          ; 1.159             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                ; 1.155             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[14]                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|address_reg_b[1]                                                                                                                                          ; 1.152             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.151             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.150             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                     ; 1.150             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.150             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.147             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                          ; 1.135             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 1.127             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                     ; 1.099             ;
; cmdfifo:inst6|rd_ptr_depth_ture[0]                                                                                                                                                                                                                                                                                                                       ; cmdtxctrl:inst5|STATE.ST1                                                                                                                                                                                                                                                                                                                            ; 1.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[9]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|ram_block1a211~portb_address_reg0                                                                                                                         ; 1.084             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                     ; 1.066             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[12]                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|ram_block1a211~portb_address_reg0                                                                                                                         ; 1.059             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[11]                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|ram_block1a211~portb_address_reg0                                                                                                                         ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.059             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[10]                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|ram_block1a211~portb_address_reg0                                                                                                                         ; 1.059             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[8]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|ram_block1a211~portb_address_reg0                                                                                                                         ; 1.050             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[3]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|ram_block1a311~portb_address_reg0                                                                                                                         ; 1.044             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[4]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|ram_block1a311~portb_address_reg0                                                                                                                         ; 1.042             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[374]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[373]                                                                  ; 1.029             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[375]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[374]                                                                  ; 1.026             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[368]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[367]                                                                  ; 1.024             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]       ; 1.022             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]       ; 1.022             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[347]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[346]                                                                  ; 1.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[119]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[118]                                                                  ; 1.012             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[97]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[96]                                                                   ; 1.012             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[350]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[349]                                                                  ; 1.011             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[88]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[87]                                                                   ; 1.011             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.009             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.009             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[121]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[120]                                                                  ; 1.008             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[96]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[95]                                                                   ; 1.008             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[222]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[221]                                                                  ; 1.007             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[29]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[28]                                                                                                               ; 1.006             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[27]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[26]                                                                                                               ; 1.006             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[25]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[24]                                                                                                               ; 1.006             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[23]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[22]                                                                                                               ; 1.006             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[21]                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[20]                                                                                                               ; 1.006             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                                                                   ; 1.005             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[241]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[240]                                                                  ; 1.004             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[320]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[319]                                                                  ; 1.003             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[240]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[239]                                                                  ; 1.003             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[365]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[364]                                                                  ; 1.002             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[357]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[356]                                                                  ; 1.002             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[267]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[266]                                                                  ; 1.002             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[78]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]                                                                   ; 1.002             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[22]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]                                                                   ; 1.002             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[15]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                                                                   ; 1.002             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[332]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[331]                                                                  ; 1.001             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[328]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[327]                                                                  ; 1.001             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_34j:auto_generated|counter_reg_bit[1]                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_oo84:auto_generated|ram_block1a211~portb_address_reg0                                                                                                                         ; 1.001             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[272]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[271]                                                                  ; 1.000             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[253]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[252]                                                                  ; 1.000             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                     ; 1.000             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[335]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[334]                                                                  ; 0.999             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[118]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[117]                                                                  ; 0.998             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[89]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[88]                                                                   ; 0.998             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[228]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[227]                                                                  ; 0.998             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[455]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[454]                                                                  ; 0.997             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CEFA9F23I7 for design "CMDSCI"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning: RST port on the PLL is not properly connected on instance PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 30 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y22_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 5426 fanout uses global clock CLKCTRL_G7
    Info (11162): PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 95 fanout uses global clock CLKCTRL_G6
    Info (11162): PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 313 fanout uses global clock CLKCTRL_G4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): The Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_5ok1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_tu8:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_su8:dffpipe10|dffe11a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CMDSCI.out.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[1]  to: clkout
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst1|pll12_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[1]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   83.333          CLK
    Info (332111):    3.333 inst1|pll12_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   83.333 inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    2.083 inst18|pll80_30_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   12.499 inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   33.333 inst18|pll80_30_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OE_N" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:31
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:19
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X0_Y0 to location X11_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:37
Info (11888): Total time spent on timing analysis during the Fitter is 23.96 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:25
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file E:/KY_quartus/CMD_SCI_20240114/output_files/CMDSCI.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 7722 megabytes
    Info: Processing ended: Sun Feb 25 21:00:11 2024
    Info: Elapsed time: 00:03:25
    Info: Total CPU time (on all processors): 00:12:57


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/KY_quartus/CMD_SCI_20240114/output_files/CMDSCI.fit.smsg.


