JAPANESE 日本語(UTF-8)

DE0拡張基板 DE0EC8のデバッグ情報

2013年2月4日

発注した基板がまもなく到着。しかし、だ。不具合に気付いてしまった。
アルテラのCycloneはFPGA内部でPLLのカスケードができないのを忘れていた。
仕方がないので、OSCが載っている基板の配線を変更してPLLをフィードバックしよう。
修正の方針はDE0EC8_DEBUGのような感じ。

欲しい周波数はNTSCの3.57MHz。
27MHzからは以下の計算でPPMの誤差しか出ない。

27MHz*5*7/3/11 =28.63MHz =8fsc(NTSC)

実際に使うのは15fsc=53.69MHzとそれを7分周した7.67MHz。
50MHzからは以下の計算で出てくる。
DE0に搭載のCyclone3なら、PLLを2段で作成可能。

50MHz*3*7/4/11=23.86MHz 23.86MHz*9/4=53.69MHz

いきなり基板の修正を始めるのはアレなので、代わりに54MHzを作ってデバッグを進める。
ちなみに15fscはメガドラ兄さんの腹時計。

