Simulator report for out_set_reg
Thu Mar 25 16:36:47 2021
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------+
; Simulator Summary                              ;
+-----------------------------+------------------+
; Type                        ; Value            ;
+-----------------------------+------------------+
; Simulation Start Time       ; 0 ps             ;
; Simulation End Time         ; 1.0 ms           ;
; Simulation Netlist Size     ; 145 nodes        ;
; Simulation Coverage         ;      11.81 %     ;
; Total Number of Transitions ; 16067            ;
; Simulation Breakpoints      ; 0                ;
; Family                      ; FLEX10KE         ;
; Device                      ; EPF10K50SQC240-3 ;
+-----------------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                     ;
+--------------------------------------------------------------------------------------------+---------------------------+---------------+
; Option                                                                                     ; Setting                   ; Default Value ;
+--------------------------------------------------------------------------------------------+---------------------------+---------------+
; Simulation mode                                                                            ; Timing                    ; Timing        ;
; Start time                                                                                 ; 0 ns                      ; 0 ns          ;
; Simulation results format                                                                  ; VWF                       ;               ;
; Vector input source                                                                        ; General_block_diagram.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                        ; On            ;
; Check outputs                                                                              ; Off                       ; Off           ;
; Report simulation coverage                                                                 ; On                        ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                        ; On            ;
; Display missing 1-value coverage report                                                    ; On                        ; On            ;
; Display missing 0-value coverage report                                                    ; On                        ; On            ;
; Detect setup and hold time violations                                                      ; Off                       ; Off           ;
; Detect glitches                                                                            ; Off                       ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                       ; Off           ;
; Generate Signal Activity File                                                              ; Off                       ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                       ; Off           ;
; Group bus channels in simulation results                                                   ; Off                       ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                        ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                       ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                       ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                      ; Auto          ;
+--------------------------------------------------------------------------------------------+---------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      11.81 % ;
; Total nodes checked                                 ; 145          ;
; Total output ports checked                          ; 144          ;
; Total output ports with complete 1/0-value coverage ; 17           ;
; Total output ports with no 1/0-value coverage       ; 103          ;
; Total output ports with no 1-value coverage         ; 113          ;
; Total output ports with no 0-value coverage         ; 117          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                                  ; Output Port Name                                                                                                           ; Output Port Type ;
+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------+
; |General_block_diagram|control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_2|Q_out                                    ; |General_block_diagram|control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_2|Q_out                                    ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_3|Q_out                                    ; |General_block_diagram|control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_3|Q_out                                    ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[0]~31 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[0]~31 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[3]~4    ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[3]~4    ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[0]~8    ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[0]~8    ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_1|Q_out                                    ; |General_block_diagram|control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_1|Q_out                                    ; data_out0        ;
; |General_block_diagram|data_in[12]                                                                                         ; |General_block_diagram|data_in[12]~corein                                                                                  ; dataout          ;
; |General_block_diagram|SYS_CLK                                                                                             ; |General_block_diagram|SYS_CLK~corein                                                                                      ; dataout          ;
; |General_block_diagram|data_in[7]                                                                                          ; |General_block_diagram|data_in[7]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[0]                                                                                          ; |General_block_diagram|data_in[0]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[6]                                                                                          ; |General_block_diagram|data_in[6]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[5]                                                                                          ; |General_block_diagram|data_in[5]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[2]                                                                                          ; |General_block_diagram|data_in[2]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[1]                                                                                          ; |General_block_diagram|data_in[1]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[14]                                                                                         ; |General_block_diagram|data_in[14]~corein                                                                                  ; dataout          ;
; |General_block_diagram|strob_out_to_reg[0]                                                                                 ; |General_block_diagram|strob_out_to_reg[0]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_dir[0]                                                                                 ; |General_block_diagram|strob_out_to_dir[0]                                                                                 ; padio            ;
+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                                   ; Output Port Name                                                                                                            ; Output Port Type ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~0              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~0              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[15]~16 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[15]~16 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~1              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~1              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[14]~17 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[14]~17 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~2              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~2              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[13]~18 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[13]~18 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~3              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~3              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[12]~19 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[12]~19 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~4              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~4              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[11]~20 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[11]~20 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~5              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~5              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[10]~21 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[10]~21 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~6              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~6              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[9]~22  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[9]~22  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~7              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~7              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[8]~23  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[8]~23  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~8              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~8              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[7]~24  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[7]~24  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~9              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~9              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[6]~25  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[6]~25  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~10             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~10             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[5]~26  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[5]~26  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~11             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~11             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[4]~27  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[4]~27  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~12             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~12             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[3]~28  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[3]~28  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~13             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~13             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[2]~29  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[2]~29  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~14             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~14             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[1]~30  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[1]~30  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~15             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~15             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[3]~5     ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[3]~5     ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[2]~6     ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[2]~6     ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[1]~7     ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[1]~7     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[4]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[4]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[3]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[3]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[7]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[7]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[6]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[6]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[5]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[5]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[4]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[4]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[3]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[3]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[2]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[2]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[1]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[1]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[0]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[0]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[7]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[7]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[2]                           ; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[2]                           ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[6]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[6]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[5]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[5]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[4]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[4]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[3]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[3]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[2]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[2]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[1]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[1]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[0]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[0]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[7]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[7]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[3]                           ; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[3]                           ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[6]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[6]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[5]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[5]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[4]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[4]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[3]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[3]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[2]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[2]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[1]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[1]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[0]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[0]                     ; data_out0        ;
; |General_block_diagram|data_in[8]                                                                                           ; |General_block_diagram|data_in[8]~corein                                                                                    ; dataout          ;
; |General_block_diagram|data_in[9]                                                                                           ; |General_block_diagram|data_in[9]~corein                                                                                    ; dataout          ;
; |General_block_diagram|data_in[10]                                                                                          ; |General_block_diagram|data_in[10]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[11]                                                                                          ; |General_block_diagram|data_in[11]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[15]                                                                                          ; |General_block_diagram|data_in[15]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[4]                                                                                           ; |General_block_diagram|data_in[4]~corein                                                                                    ; dataout          ;
; |General_block_diagram|data_in[3]                                                                                           ; |General_block_diagram|data_in[3]~corein                                                                                    ; dataout          ;
; |General_block_diagram|data_5_1[4]                                                                                          ; |General_block_diagram|data_5_1[4]                                                                                          ; padio            ;
; |General_block_diagram|data_5_1[3]                                                                                          ; |General_block_diagram|data_5_1[3]                                                                                          ; padio            ;
; |General_block_diagram|strob_out_to_reg[15]                                                                                 ; |General_block_diagram|strob_out_to_reg[15]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[14]                                                                                 ; |General_block_diagram|strob_out_to_reg[14]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[13]                                                                                 ; |General_block_diagram|strob_out_to_reg[13]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[12]                                                                                 ; |General_block_diagram|strob_out_to_reg[12]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[11]                                                                                 ; |General_block_diagram|strob_out_to_reg[11]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[10]                                                                                 ; |General_block_diagram|strob_out_to_reg[10]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[9]                                                                                  ; |General_block_diagram|strob_out_to_reg[9]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[8]                                                                                  ; |General_block_diagram|strob_out_to_reg[8]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[7]                                                                                  ; |General_block_diagram|strob_out_to_reg[7]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[6]                                                                                  ; |General_block_diagram|strob_out_to_reg[6]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[5]                                                                                  ; |General_block_diagram|strob_out_to_reg[5]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[4]                                                                                  ; |General_block_diagram|strob_out_to_reg[4]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[3]                                                                                  ; |General_block_diagram|strob_out_to_reg[3]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[2]                                                                                  ; |General_block_diagram|strob_out_to_reg[2]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[1]                                                                                  ; |General_block_diagram|strob_out_to_reg[1]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_dir[3]                                                                                  ; |General_block_diagram|strob_out_to_dir[3]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_dir[2]                                                                                  ; |General_block_diagram|strob_out_to_dir[2]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_dir[1]                                                                                  ; |General_block_diagram|strob_out_to_dir[1]                                                                                  ; padio            ;
; |General_block_diagram|data_5_2[7]                                                                                          ; |General_block_diagram|data_5_2[7]                                                                                          ; padio            ;
; |General_block_diagram|data_5_2[6]                                                                                          ; |General_block_diagram|data_5_2[6]                                                                                          ; padio            ;
; |General_block_diagram|data_5_2[5]                                                                                          ; |General_block_diagram|data_5_2[5]                                                                                          ; padio            ;
; |General_block_diagram|data_5_2[4]                                                                                          ; |General_block_diagram|data_5_2[4]                                                                                          ; padio            ;
; |General_block_diagram|data_5_2[3]                                                                                          ; |General_block_diagram|data_5_2[3]                                                                                          ; padio            ;
; |General_block_diagram|data_5_2[2]                                                                                          ; |General_block_diagram|data_5_2[2]                                                                                          ; padio            ;
; |General_block_diagram|data_5_2[1]                                                                                          ; |General_block_diagram|data_5_2[1]                                                                                          ; padio            ;
; |General_block_diagram|data_5_2[0]                                                                                          ; |General_block_diagram|data_5_2[0]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[7]                                                                                          ; |General_block_diagram|data_6_1[7]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[6]                                                                                          ; |General_block_diagram|data_6_1[6]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[5]                                                                                          ; |General_block_diagram|data_6_1[5]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[4]                                                                                          ; |General_block_diagram|data_6_1[4]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[3]                                                                                          ; |General_block_diagram|data_6_1[3]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[2]                                                                                          ; |General_block_diagram|data_6_1[2]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[1]                                                                                          ; |General_block_diagram|data_6_1[1]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[0]                                                                                          ; |General_block_diagram|data_6_1[0]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[7]                                                                                          ; |General_block_diagram|data_6_2[7]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[6]                                                                                          ; |General_block_diagram|data_6_2[6]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[5]                                                                                          ; |General_block_diagram|data_6_2[5]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[4]                                                                                          ; |General_block_diagram|data_6_2[4]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[3]                                                                                          ; |General_block_diagram|data_6_2[3]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[2]                                                                                          ; |General_block_diagram|data_6_2[2]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[1]                                                                                          ; |General_block_diagram|data_6_2[1]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[0]                                                                                          ; |General_block_diagram|data_6_2[0]                                                                                          ; padio            ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                                   ; Output Port Name                                                                                                            ; Output Port Type ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~0              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~0              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[15]~16 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[15]~16 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~1              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~1              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[14]~17 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[14]~17 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~2              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~2              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[13]~18 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[13]~18 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~3              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~3              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[12]~19 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[12]~19 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~4              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~4              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[11]~20 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[11]~20 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~5              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~5              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[10]~21 ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[10]~21 ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~6              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~6              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[9]~22  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[9]~22  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~7              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~7              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[8]~23  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[8]~23  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~8              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~8              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[7]~24  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[7]~24  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~9              ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~9              ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[6]~25  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[6]~25  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~10             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~10             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[5]~26  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[5]~26  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~11             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~11             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[4]~27  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[4]~27  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~12             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~12             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[3]~28  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[3]~28  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~13             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~13             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[2]~29  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[2]~29  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~14             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~14             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[1]~30  ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[1]~30  ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~15             ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~15             ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[3]~5     ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[3]~5     ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[2]~6     ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[2]~6     ; data_out0        ;
; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[1]~7     ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[1]~7     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[7]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[7]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[0]                           ; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[0]                           ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[6]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[6]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[5]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[5]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[4]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[4]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[3]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[3]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[2]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[2]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[1]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[1]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[0]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[0]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[7]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[7]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[1]                           ; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[1]                           ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[6]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[6]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[5]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[5]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[4]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[4]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[3]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[3]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[2]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[2]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[1]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[1]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[0]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[0]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[7]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[7]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[2]                           ; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[2]                           ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[6]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[6]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[5]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[5]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[4]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[4]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[3]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[3]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[2]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[2]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[1]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[1]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[0]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[0]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[7]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[7]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[3]                           ; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[3]                           ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[6]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[6]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[5]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[5]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[4]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[4]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[3]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[3]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[2]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[2]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[1]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[1]                     ; data_out0        ;
; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[0]                     ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[0]                     ; data_out0        ;
; |General_block_diagram|data_in[8]                                                                                           ; |General_block_diagram|data_in[8]~corein                                                                                    ; dataout          ;
; |General_block_diagram|data_in[9]                                                                                           ; |General_block_diagram|data_in[9]~corein                                                                                    ; dataout          ;
; |General_block_diagram|data_in[10]                                                                                          ; |General_block_diagram|data_in[10]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[11]                                                                                          ; |General_block_diagram|data_in[11]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[15]                                                                                          ; |General_block_diagram|data_in[15]~corein                                                                                   ; dataout          ;
; |General_block_diagram|data_in[4]                                                                                           ; |General_block_diagram|data_in[4]~corein                                                                                    ; dataout          ;
; |General_block_diagram|data_in[3]                                                                                           ; |General_block_diagram|data_in[3]~corein                                                                                    ; dataout          ;
; |General_block_diagram|data_5_1[7]                                                                                          ; |General_block_diagram|data_5_1[7]                                                                                          ; padio            ;
; |General_block_diagram|data_5_1[6]                                                                                          ; |General_block_diagram|data_5_1[6]                                                                                          ; padio            ;
; |General_block_diagram|data_5_1[5]                                                                                          ; |General_block_diagram|data_5_1[5]                                                                                          ; padio            ;
; |General_block_diagram|data_5_1[2]                                                                                          ; |General_block_diagram|data_5_1[2]                                                                                          ; padio            ;
; |General_block_diagram|data_5_1[1]                                                                                          ; |General_block_diagram|data_5_1[1]                                                                                          ; padio            ;
; |General_block_diagram|data_5_1[0]                                                                                          ; |General_block_diagram|data_5_1[0]                                                                                          ; padio            ;
; |General_block_diagram|strob_out_to_reg[15]                                                                                 ; |General_block_diagram|strob_out_to_reg[15]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[14]                                                                                 ; |General_block_diagram|strob_out_to_reg[14]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[13]                                                                                 ; |General_block_diagram|strob_out_to_reg[13]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[12]                                                                                 ; |General_block_diagram|strob_out_to_reg[12]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[11]                                                                                 ; |General_block_diagram|strob_out_to_reg[11]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[10]                                                                                 ; |General_block_diagram|strob_out_to_reg[10]                                                                                 ; padio            ;
; |General_block_diagram|strob_out_to_reg[9]                                                                                  ; |General_block_diagram|strob_out_to_reg[9]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[8]                                                                                  ; |General_block_diagram|strob_out_to_reg[8]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[7]                                                                                  ; |General_block_diagram|strob_out_to_reg[7]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[6]                                                                                  ; |General_block_diagram|strob_out_to_reg[6]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[5]                                                                                  ; |General_block_diagram|strob_out_to_reg[5]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[4]                                                                                  ; |General_block_diagram|strob_out_to_reg[4]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[3]                                                                                  ; |General_block_diagram|strob_out_to_reg[3]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[2]                                                                                  ; |General_block_diagram|strob_out_to_reg[2]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_reg[1]                                                                                  ; |General_block_diagram|strob_out_to_reg[1]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_dir[3]                                                                                  ; |General_block_diagram|strob_out_to_dir[3]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_dir[2]                                                                                  ; |General_block_diagram|strob_out_to_dir[2]                                                                                  ; padio            ;
; |General_block_diagram|strob_out_to_dir[1]                                                                                  ; |General_block_diagram|strob_out_to_dir[1]                                                                                  ; padio            ;
; |General_block_diagram|data_6_1[7]                                                                                          ; |General_block_diagram|data_6_1[7]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[6]                                                                                          ; |General_block_diagram|data_6_1[6]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[5]                                                                                          ; |General_block_diagram|data_6_1[5]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[4]                                                                                          ; |General_block_diagram|data_6_1[4]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[3]                                                                                          ; |General_block_diagram|data_6_1[3]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[2]                                                                                          ; |General_block_diagram|data_6_1[2]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[1]                                                                                          ; |General_block_diagram|data_6_1[1]                                                                                          ; padio            ;
; |General_block_diagram|data_6_1[0]                                                                                          ; |General_block_diagram|data_6_1[0]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[7]                                                                                          ; |General_block_diagram|data_6_2[7]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[6]                                                                                          ; |General_block_diagram|data_6_2[6]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[5]                                                                                          ; |General_block_diagram|data_6_2[5]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[4]                                                                                          ; |General_block_diagram|data_6_2[4]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[3]                                                                                          ; |General_block_diagram|data_6_2[3]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[2]                                                                                          ; |General_block_diagram|data_6_2[2]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[1]                                                                                          ; |General_block_diagram|data_6_2[1]                                                                                          ; padio            ;
; |General_block_diagram|data_6_2[0]                                                                                          ; |General_block_diagram|data_6_2[0]                                                                                          ; padio            ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 25 16:36:47 2021
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off out_set_reg -c out_set_reg
Info: Using vector source file "C:/Users/HFE-RM/Desktop/MKDS V2_old/General_block_diagram.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      11.81 %
Info: Number of transitions in simulation is 16067
Info: Vector file out_set_reg.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 162 megabytes
    Info: Processing ended: Thu Mar 25 16:36:47 2021
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


