TimeQuest Timing Analyzer report for 2073_II
Sun Oct 14 23:08:21 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'statectrl:U14|enalu_latch'
 13. Slow 1200mV 85C Model Setup: 'statectrl:U14|enirin_latch'
 14. Slow 1200mV 85C Model Setup: 'statectrl:U14|dbfbin_latch'
 15. Slow 1200mV 85C Model Setup: 'statectrl:U14|ramin_latch'
 16. Slow 1200mV 85C Model Setup: 'ir:U5|instruction[10]'
 17. Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_led'
 18. Slow 1200mV 85C Model Setup: 'statectrl:U14|ramwt_latch'
 19. Slow 1200mV 85C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'
 20. Slow 1200mV 85C Model Setup: 'statectrl:U14|enled_latch'
 21. Slow 1200mV 85C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'
 22. Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_out'
 23. Slow 1200mV 85C Model Setup: 'clk_input'
 24. Slow 1200mV 85C Model Setup: 'statectrl:U14|ramrd_latch'
 25. Slow 1200mV 85C Model Setup: 'statectrl:U14|nextn_latch'
 26. Slow 1200mV 85C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'
 27. Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_out'
 28. Slow 1200mV 85C Model Hold: 'ir:U5|instruction[10]'
 29. Slow 1200mV 85C Model Hold: 'statectrl:U14|enalu_latch'
 30. Slow 1200mV 85C Model Hold: 'statectrl:U14|dbfbin_latch'
 31. Slow 1200mV 85C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'
 32. Slow 1200mV 85C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'
 33. Slow 1200mV 85C Model Hold: 'clk_input'
 34. Slow 1200mV 85C Model Hold: 'statectrl:U14|ramwt_latch'
 35. Slow 1200mV 85C Model Hold: 'statectrl:U14|enirin_latch'
 36. Slow 1200mV 85C Model Hold: 'statectrl:U14|nextn_latch'
 37. Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_led'
 38. Slow 1200mV 85C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'
 39. Slow 1200mV 85C Model Hold: 'statectrl:U14|enled_latch'
 40. Slow 1200mV 85C Model Hold: 'statectrl:U14|ramin_latch'
 41. Slow 1200mV 85C Model Hold: 'statectrl:U14|ramrd_latch'
 42. Slow 1200mV 85C Model Recovery: 'clk_input'
 43. Slow 1200mV 85C Model Recovery: 'statectrl:U14|romin_latch'
 44. Slow 1200mV 85C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'
 45. Slow 1200mV 85C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'
 46. Slow 1200mV 85C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'
 47. Slow 1200mV 85C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'
 48. Slow 1200mV 85C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'
 49. Slow 1200mV 85C Model Removal: 'clk_input'
 50. Slow 1200mV 85C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'
 51. Slow 1200mV 85C Model Removal: 'statectrl:U14|romin_latch'
 52. Slow 1200mV 85C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'
 53. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'
 54. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'
 55. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'
 56. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_input'
 57. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'
 58. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'
 59. Slow 1200mV 85C Model Minimum Pulse Width: 'ir:U5|instruction[10]'
 60. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'
 61. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'
 62. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'
 63. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'
 64. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'
 65. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'
 66. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'
 67. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'
 68. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Slow 1200mV 85C Model Metastability Summary
 74. Slow 1200mV 0C Model Fmax Summary
 75. Slow 1200mV 0C Model Setup Summary
 76. Slow 1200mV 0C Model Hold Summary
 77. Slow 1200mV 0C Model Recovery Summary
 78. Slow 1200mV 0C Model Removal Summary
 79. Slow 1200mV 0C Model Minimum Pulse Width Summary
 80. Slow 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'
 81. Slow 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'
 82. Slow 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'
 83. Slow 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'
 84. Slow 1200mV 0C Model Setup: 'ir:U5|instruction[10]'
 85. Slow 1200mV 0C Model Setup: 'statectrl:U14|ramwt_latch'
 86. Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'
 87. Slow 1200mV 0C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'
 88. Slow 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'
 89. Slow 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'
 90. Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'
 91. Slow 1200mV 0C Model Setup: 'clk_input'
 92. Slow 1200mV 0C Model Setup: 'statectrl:U14|ramrd_latch'
 93. Slow 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'
 94. Slow 1200mV 0C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'
 95. Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'
 96. Slow 1200mV 0C Model Hold: 'ir:U5|instruction[10]'
 97. Slow 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'
 98. Slow 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'
 99. Slow 1200mV 0C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'
100. Slow 1200mV 0C Model Hold: 'clk_input'
101. Slow 1200mV 0C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'
102. Slow 1200mV 0C Model Hold: 'statectrl:U14|ramwt_latch'
103. Slow 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'
104. Slow 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'
105. Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'
106. Slow 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'
107. Slow 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'
108. Slow 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'
109. Slow 1200mV 0C Model Hold: 'statectrl:U14|ramrd_latch'
110. Slow 1200mV 0C Model Recovery: 'clk_input'
111. Slow 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'
112. Slow 1200mV 0C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'
113. Slow 1200mV 0C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'
114. Slow 1200mV 0C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'
115. Slow 1200mV 0C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'
116. Slow 1200mV 0C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'
117. Slow 1200mV 0C Model Removal: 'clk_input'
118. Slow 1200mV 0C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'
119. Slow 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'
120. Slow 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'
121. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'
122. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'
123. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'
124. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_input'
125. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'
126. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'
127. Slow 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'
128. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'
129. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'
130. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'
131. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'
132. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'
133. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'
134. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'
135. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'
136. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'
137. Setup Times
138. Hold Times
139. Clock to Output Times
140. Minimum Clock to Output Times
141. Slow 1200mV 0C Model Metastability Summary
142. Fast 1200mV 0C Model Setup Summary
143. Fast 1200mV 0C Model Hold Summary
144. Fast 1200mV 0C Model Recovery Summary
145. Fast 1200mV 0C Model Removal Summary
146. Fast 1200mV 0C Model Minimum Pulse Width Summary
147. Fast 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'
148. Fast 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'
149. Fast 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'
150. Fast 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'
151. Fast 1200mV 0C Model Setup: 'ir:U5|instruction[10]'
152. Fast 1200mV 0C Model Setup: 'statectrl:U14|ramwt_latch'
153. Fast 1200mV 0C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'
154. Fast 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'
155. Fast 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'
156. Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'
157. Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'
158. Fast 1200mV 0C Model Setup: 'clk_input'
159. Fast 1200mV 0C Model Setup: 'statectrl:U14|ramrd_latch'
160. Fast 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'
161. Fast 1200mV 0C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'
162. Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'
163. Fast 1200mV 0C Model Hold: 'ir:U5|instruction[10]'
164. Fast 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'
165. Fast 1200mV 0C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'
166. Fast 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'
167. Fast 1200mV 0C Model Hold: 'statectrl:U14|ramwt_latch'
168. Fast 1200mV 0C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'
169. Fast 1200mV 0C Model Hold: 'clk_input'
170. Fast 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'
171. Fast 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'
172. Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'
173. Fast 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'
174. Fast 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'
175. Fast 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'
176. Fast 1200mV 0C Model Hold: 'statectrl:U14|ramrd_latch'
177. Fast 1200mV 0C Model Recovery: 'clk_input'
178. Fast 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'
179. Fast 1200mV 0C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'
180. Fast 1200mV 0C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'
181. Fast 1200mV 0C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'
182. Fast 1200mV 0C Model Removal: 'clk_input'
183. Fast 1200mV 0C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'
184. Fast 1200mV 0C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'
185. Fast 1200mV 0C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'
186. Fast 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'
187. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_input'
188. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'
189. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'
190. Fast 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'
191. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'
192. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'
193. Fast 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'
194. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'
195. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'
196. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'
197. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'
198. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'
199. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'
200. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'
201. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'
202. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'
203. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'
204. Setup Times
205. Hold Times
206. Clock to Output Times
207. Minimum Clock to Output Times
208. Fast 1200mV 0C Model Metastability Summary
209. Multicorner Timing Analysis Summary
210. Setup Times
211. Hold Times
212. Clock to Output Times
213. Minimum Clock to Output Times
214. Board Trace Model Assignments
215. Input Transition Times
216. Signal Integrity Metrics (Slow 1200mv 0c Model)
217. Signal Integrity Metrics (Slow 1200mv 85c Model)
218. Signal Integrity Metrics (Fast 1200mv 0c Model)
219. Setup Transfers
220. Hold Transfers
221. Recovery Transfers
222. Removal Transfers
223. Report TCCS
224. Report RSKM
225. Unconstrained Paths
226. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; 2073_II                                             ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk_divider:U1|clk_led                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:U1|clk_led }                    ;
; clk_divider:U1|clk_out                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:U1|clk_out }                    ;
; clk_input                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_input }                                 ;
; ir:U5|instruction[10]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ir:U5|instruction[10] }                     ;
; rom_new:U4|monostable_trigger:inst3|pulse ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rom_new:U4|monostable_trigger:inst3|pulse } ;
; statectrl:U14|dbfbin_latch                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|dbfbin_latch }                ;
; statectrl:U14|enalu_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|enalu_latch }                 ;
; statectrl:U14|enirin_latch                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|enirin_latch }                ;
; statectrl:U14|enled_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|enled_latch }                 ;
; statectrl:U14|nextn_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|nextn_latch }                 ;
; statectrl:U14|ramin_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|ramin_latch }                 ;
; statectrl:U14|ramrd_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|ramrd_latch }                 ;
; statectrl:U14|ramwt_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|ramwt_latch }                 ;
; statectrl:U14|romin_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|romin_latch }                 ;
; uart:uart_inst|baud_gen:inst|bclk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart_inst|baud_gen:inst|bclk }         ;
; uart:uart_inst|rxd:inst1|r_ready          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart_inst|rxd:inst1|r_ready }          ;
; uart:uart_inst|txd:inst2|txd_done         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart_inst|txd:inst2|txd_done }         ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 31.76 MHz  ; 31.76 MHz       ; statectrl:U14|enalu_latch                 ;                                                ;
; 82.18 MHz  ; 82.18 MHz       ; ir:U5|instruction[10]                     ;                                                ;
; 142.33 MHz ; 142.33 MHz      ; statectrl:U14|enirin_latch                ;                                                ;
; 168.07 MHz ; 168.07 MHz      ; uart:uart_inst|baud_gen:inst|bclk         ;                                                ;
; 176.34 MHz ; 176.34 MHz      ; statectrl:U14|dbfbin_latch                ;                                                ;
; 178.83 MHz ; 178.83 MHz      ; clk_divider:U1|clk_out                    ;                                                ;
; 197.39 MHz ; 197.39 MHz      ; rom_new:U4|monostable_trigger:inst3|pulse ;                                                ;
; 202.02 MHz ; 202.02 MHz      ; clk_input                                 ;                                                ;
; 433.65 MHz ; 402.09 MHz      ; statectrl:U14|nextn_latch                 ; limit due to minimum period restriction (tmin) ;
; 481.7 MHz  ; 402.09 MHz      ; clk_divider:U1|clk_led                    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                 ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; statectrl:U14|enalu_latch                 ; -16.502 ; -177.110      ;
; statectrl:U14|enirin_latch                ; -6.987  ; -98.096       ;
; statectrl:U14|dbfbin_latch                ; -6.517  ; -48.929       ;
; statectrl:U14|ramin_latch                 ; -5.876  ; -43.635       ;
; ir:U5|instruction[10]                     ; -5.584  ; -136.197      ;
; clk_divider:U1|clk_led                    ; -5.576  ; -43.091       ;
; statectrl:U14|ramwt_latch                 ; -5.524  ; -5.788        ;
; uart:uart_inst|baud_gen:inst|bclk         ; -5.200  ; -353.442      ;
; statectrl:U14|enled_latch                 ; -5.132  ; -5.132        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -4.940  ; -25.596       ;
; clk_divider:U1|clk_out                    ; -4.592  ; -161.808      ;
; clk_input                                 ; -3.950  ; -500.494      ;
; statectrl:U14|ramrd_latch                 ; -3.029  ; -24.232       ;
; statectrl:U14|nextn_latch                 ; -1.905  ; -15.240       ;
; uart:uart_inst|rxd:inst1|r_ready          ; -0.219  ; -1.198        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_divider:U1|clk_out                    ; -2.151 ; -2.151        ;
; ir:U5|instruction[10]                     ; -1.109 ; -4.901        ;
; statectrl:U14|enalu_latch                 ; -0.015 ; -0.015        ;
; statectrl:U14|dbfbin_latch                ; 0.007  ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready          ; 0.396  ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk         ; 0.415  ; 0.000         ;
; clk_input                                 ; 0.443  ; 0.000         ;
; statectrl:U14|ramwt_latch                 ; 0.444  ; 0.000         ;
; statectrl:U14|enirin_latch                ; 0.497  ; 0.000         ;
; statectrl:U14|nextn_latch                 ; 0.524  ; 0.000         ;
; clk_divider:U1|clk_led                    ; 0.774  ; 0.000         ;
; rom_new:U4|monostable_trigger:inst3|pulse ; 1.197  ; 0.000         ;
; statectrl:U14|enled_latch                 ; 1.345  ; 0.000         ;
; statectrl:U14|ramin_latch                 ; 1.881  ; 0.000         ;
; statectrl:U14|ramrd_latch                 ; 3.453  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_input                         ; -2.188 ; -110.018      ;
; statectrl:U14|romin_latch         ; -0.901 ; -0.901        ;
; uart:uart_inst|txd:inst2|txd_done ; -0.782 ; -0.782        ;
; uart:uart_inst|baud_gen:inst|bclk ; -0.527 ; -5.880        ;
; uart:uart_inst|rxd:inst1|r_ready  ; 0.001  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                     ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; uart:uart_inst|rxd:inst1|r_ready  ; 0.397 ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk ; 0.605 ; 0.000         ;
; clk_input                         ; 0.640 ; 0.000         ;
; uart:uart_inst|txd:inst2|txd_done ; 1.191 ; 0.000         ;
; statectrl:U14|romin_latch         ; 1.312 ; 0.000         ;
+-----------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; rom_new:U4|monostable_trigger:inst3|pulse ; -3.201 ; -28.809       ;
; statectrl:U14|ramrd_latch                 ; -3.201 ; -25.608       ;
; statectrl:U14|ramwt_latch                 ; -3.201 ; -6.402        ;
; statectrl:U14|enled_latch                 ; -3.201 ; -3.201        ;
; clk_input                                 ; -3.000 ; -229.024      ;
; uart:uart_inst|baud_gen:inst|bclk         ; -1.487 ; -162.083      ;
; clk_divider:U1|clk_out                    ; -1.487 ; -120.447      ;
; ir:U5|instruction[10]                     ; -1.487 ; -74.964       ;
; statectrl:U14|enirin_latch                ; -1.487 ; -25.279       ;
; clk_divider:U1|clk_led                    ; -1.487 ; -19.331       ;
; uart:uart_inst|rxd:inst1|r_ready          ; -1.487 ; -13.383       ;
; statectrl:U14|enalu_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|nextn_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|ramin_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|romin_latch                 ; -1.487 ; -1.487        ;
; uart:uart_inst|txd:inst2|txd_done         ; -1.487 ; -1.487        ;
; statectrl:U14|dbfbin_latch                ; 0.423  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|enalu_latch'                                                                                                                                                                                                  ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -16.502 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.235     ; 13.768     ;
; -16.366 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.236     ; 13.631     ;
; -16.266 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.267     ; 13.500     ;
; -16.259 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.035     ; 13.725     ;
; -16.110 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.892     ; 13.719     ;
; -16.082 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.268     ; 13.315     ;
; -16.075 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.036     ; 13.540     ;
; -15.952 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.267     ; 13.186     ;
; -15.882 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.164     ; 13.719     ;
; -15.850 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.924     ; 13.427     ;
; -15.843 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.692     ; 13.652     ;
; -15.783 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.244     ; 13.040     ;
; -15.768 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.268     ; 13.001     ;
; -15.751 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.244     ; 13.008     ;
; -15.734 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.234     ; 13.001     ;
; -15.656 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.777     ; 15.880     ;
; -15.622 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.196     ; 13.427     ;
; -15.621 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.854     ; 13.768     ;
; -15.615 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.964     ; 13.652     ;
; -15.609 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.907     ; 14.713     ;
; -15.595 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.276     ; 12.820     ;
; -15.588 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.044     ; 13.045     ;
; -15.563 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.276     ; 12.788     ;
; -15.556 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.044     ; 13.013     ;
; -15.546 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.266     ; 12.781     ;
; -15.539 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.034     ; 13.006     ;
; -15.536 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.924     ; 13.113     ;
; -15.494 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.244     ; 12.751     ;
; -15.468 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.809     ; 15.660     ;
; -15.461 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.577     ; 15.885     ;
; -15.423 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.894     ; 13.030     ;
; -15.391 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.907     ; 14.495     ;
; -15.389 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.022     ; 12.868     ;
; -15.385 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.886     ; 13.500     ;
; -15.378 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.654     ; 13.725     ;
; -15.376 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.885     ; 12.992     ;
; -15.321 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.939     ; 14.393     ;
; -15.314 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.707     ; 14.618     ;
; -15.308 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.196     ; 13.113     ;
; -15.306 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.276     ; 12.531     ;
; -15.299 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.044     ; 12.756     ;
; -15.281 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.276     ; 12.506     ;
; -15.275 ; statectrl:U14|enrom_latch                                                                         ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.733     ; 15.543     ;
; -15.258 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.036     ; 16.233     ;
; -15.249 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.276     ; 12.474     ;
; -15.245 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -2.012     ; 13.734     ;
; -15.243 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -2.010     ; 13.734     ;
; -15.235 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.926     ; 12.810     ;
; -15.232 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.266     ; 12.467     ;
; -15.228 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.694     ; 13.035     ;
; -15.216 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.234     ; 12.483     ;
; -15.205 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.023     ; 12.683     ;
; -15.203 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.939     ; 14.275     ;
; -15.196 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.707     ; 14.500     ;
; -15.195 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.166     ; 13.030     ;
; -15.177 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.917     ; 12.761     ;
; -15.170 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.685     ; 12.986     ;
; -15.154 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.809     ; 15.346     ;
; -15.150 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.230     ; 12.421     ;
; -15.148 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.157     ; 12.992     ;
; -15.146 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.907     ; 14.250     ;
; -15.071 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.886     ; 13.186     ;
; -15.070 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.068     ; 16.013     ;
; -15.063 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; 0.164      ; 16.238     ;
; -15.048 ; statectrl:U14|enpcout_latch                                                                       ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.773     ; 15.276     ;
; -15.048 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.900     ; 12.649     ;
; -15.046 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.774     ; 15.273     ;
; -15.034 ; statectrl:U14|dbfaout_latch                                                                       ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.777     ; 15.258     ;
; -15.007 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.198     ; 12.810     ;
; -15.007 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.939     ; 14.079     ;
; -15.000 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.966     ; 13.035     ;
; -14.999 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.231     ; 12.269     ;
; -14.998 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.963     ; 12.536     ;
; -14.992 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.276     ; 12.217     ;
; -14.990 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.266     ; 12.225     ;
; -14.987 ; statectrl:U14|enrom_latch                                                                         ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.765     ; 15.223     ;
; -14.983 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.034     ; 12.450     ;
; -14.980 ; statectrl:U14|enrom_latch                                                                         ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.533     ; 15.448     ;
; -14.973 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.679     ; 12.795     ;
; -14.958 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.939     ; 14.030     ;
; -14.957 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -2.044     ; 13.414     ;
; -14.955 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -2.042     ; 13.414     ;
; -14.951 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.707     ; 14.255     ;
; -14.950 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -1.812     ; 13.639     ;
; -14.949 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -3.189     ; 12.761     ;
; -14.948 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -1.810     ; 13.639     ;
; -14.942 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.957     ; 12.986     ;
; -14.921 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.926     ; 12.496     ;
; -14.905 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.907     ; 14.009     ;
; -14.902 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.863     ; 13.040     ;
; -14.889 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.939     ; 13.961     ;
; -14.864 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.036     ; 15.839     ;
; -14.863 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.917     ; 12.447     ;
; -14.863 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -3.232     ; 12.132     ;
; -14.862 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.964     ; 12.399     ;
; -14.860 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.932     ; 12.429     ;
; -14.858 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.806     ; 15.053     ;
; -14.853 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.853     ; 13.001     ;
; -14.853 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.700     ; 12.654     ;
; -14.851 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.574     ; 15.278     ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|enirin_latch'                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node               ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -6.987 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.403     ; 4.095      ;
; -6.789 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.404     ; 3.896      ;
; -6.747 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.413     ; 3.845      ;
; -6.734 ; gr:U12|gra_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.405     ; 3.840      ;
; -6.657 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.287     ; 3.881      ;
; -6.427 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.946     ; 6.492      ;
; -6.417 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.297     ; 3.631      ;
; -6.358 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.410     ; 3.459      ;
; -6.301 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.069     ; 3.743      ;
; -6.288 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.061     ; 3.738      ;
; -6.281 ; gr:U12|gra_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.344     ; 3.448      ;
; -6.268 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.323     ; 3.456      ;
; -6.243 ; gr:U12|gra_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.405     ; 3.349      ;
; -6.221 ; gr:U12|grc_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.344     ; 3.388      ;
; -6.195 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.946     ; 6.260      ;
; -6.177 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.946     ; 6.242      ;
; -6.158 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ir:U5|instruction[11] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -2.076     ; 5.103      ;
; -6.153 ; gr:U12|gra_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.318     ; 3.346      ;
; -6.142 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.054     ; 3.599      ;
; -6.107 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[8]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.877     ; 6.241      ;
; -6.106 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.022     ; 4.095      ;
; -6.103 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.946     ; 6.168      ;
; -6.102 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.830     ; 6.283      ;
; -6.097 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.830     ; 6.278      ;
; -6.081 ; gr:U12|grc_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.403     ; 3.189      ;
; -6.073 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.341     ; 3.743      ;
; -6.060 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.333     ; 3.738      ;
; -6.054 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.055     ; 3.510      ;
; -6.049 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.938     ; 3.622      ;
; -6.045 ; gr:U12|gra_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.297     ; 3.259      ;
; -6.026 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.202     ; 6.845      ;
; -6.017 ; gr:U12|grc_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.287     ; 3.241      ;
; -6.014 ; gr:U12|grc_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.297     ; 3.228      ;
; -6.013 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[4]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.859     ; 6.165      ;
; -5.971 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.953     ; 3.529      ;
; -5.964 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.968     ; 3.507      ;
; -5.957 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[14] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -2.076     ; 4.902      ;
; -5.935 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[8]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -2.007     ; 4.949      ;
; -5.914 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.326     ; 3.599      ;
; -5.912 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.994     ; 3.429      ;
; -5.908 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.023     ; 3.896      ;
; -5.905 ; gr:U12|grc_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.403     ; 3.013      ;
; -5.903 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.943     ; 5.971      ;
; -5.887 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.830     ; 6.068      ;
; -5.864 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[6]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.960     ; 4.925      ;
; -5.857 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.338     ; 3.030      ;
; -5.848 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.288     ; 3.071      ;
; -5.842 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[10] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.880     ; 5.973      ;
; -5.828 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ir:U5|instruction[3]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.960     ; 4.889      ;
; -5.826 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.327     ; 3.510      ;
; -5.821 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.210     ; 3.622      ;
; -5.811 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[12] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -2.076     ; 4.756      ;
; -5.799 ; gr:U12|gra_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.289     ; 3.021      ;
; -5.794 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.202     ; 6.613      ;
; -5.791 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.988     ; 3.314      ;
; -5.789 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[2]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.830     ; 5.970      ;
; -5.778 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.202     ; 6.597      ;
; -5.778 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.288     ; 3.001      ;
; -5.776 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.906     ; 3.881      ;
; -5.743 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.225     ; 3.529      ;
; -5.743 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[15] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -2.076     ; 4.688      ;
; -5.738 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.938     ; 3.311      ;
; -5.736 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.240     ; 3.507      ;
; -5.728 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.202     ; 6.547      ;
; -5.726 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.943     ; 5.794      ;
; -5.721 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[4]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.989     ; 4.753      ;
; -5.717 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.943     ; 5.785      ;
; -5.709 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.136     ; 6.594      ;
; -5.709 ; gr:U12|gra_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.339     ; 2.881      ;
; -5.702 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.202     ; 6.521      ;
; -5.699 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[0]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.960     ; 4.760      ;
; -5.684 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.266     ; 3.429      ;
; -5.676 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.947     ; 3.240      ;
; -5.671 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.056     ; 6.636      ;
; -5.666 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.056     ; 6.631      ;
; -5.664 ; gr:U12|gra_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.399     ; 2.776      ;
; -5.652 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[13] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -2.076     ; 4.597      ;
; -5.639 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.202     ; 6.458      ;
; -5.633 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.827     ; 5.817      ;
; -5.624 ; gr:U12|gra_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.283     ; 2.852      ;
; -5.622 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.902     ; 5.731      ;
; -5.617 ; gr:U12|gra_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.289     ; 2.839      ;
; -5.608 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.111     ; 6.518      ;
; -5.604 ; gr:U12|grc_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.337     ; 2.778      ;
; -5.592 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.202     ; 6.411      ;
; -5.583 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.202     ; 6.402      ;
; -5.573 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.827     ; 5.757      ;
; -5.572 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ir:U5|instruction[10] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -2.010     ; 4.583      ;
; -5.567 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[11] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.902     ; 5.676      ;
; -5.563 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.260     ; 3.314      ;
; -5.551 ; gr:U12|grc_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.287     ; 2.775      ;
; -5.545 ; gr:U12|gra_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.398     ; 2.658      ;
; -5.541 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.202     ; 6.360      ;
; -5.539 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.902     ; 5.648      ;
; -5.532 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.202     ; 6.351      ;
; -5.529 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.786     ; 5.754      ;
; -5.520 ; gr:U12|grd_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.260     ; 5.271      ;
; -5.519 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ir:U5|instruction[2]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.960     ; 4.580      ;
; -5.510 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.210     ; 3.311      ;
; -5.509 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.151     ; 6.379      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -6.517 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.256      ; 7.106      ;
; -6.403 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.301     ; 4.523      ;
; -6.396 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.109      ; 6.964      ;
; -6.364 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.111      ; 6.926      ;
; -6.236 ; gr:U12|grb_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.124     ; 4.445      ;
; -6.142 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.991     ; 4.572      ;
; -6.130 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.044     ; 5.517      ;
; -6.127 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.021     ; 5.575      ;
; -6.120 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.109      ; 6.864      ;
; -6.119 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.997      ; 7.459      ;
; -6.094 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.019     ; 5.536      ;
; -6.085 ; gr:U12|grb_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.269     ; 4.267      ;
; -6.075 ; gr:U12|grc_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.967     ; 4.567      ;
; -6.067 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.086      ; 6.574      ;
; -6.048 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.259      ; 6.640      ;
; -6.042 ; gr:U12|grb_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.286     ; 4.215      ;
; -6.023 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.372     ; 4.572      ;
; -5.998 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.850      ; 7.317      ;
; -5.966 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.852      ; 7.279      ;
; -5.956 ; gr:U12|grc_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.348     ; 4.567      ;
; -5.948 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.021     ; 5.572      ;
; -5.917 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.997      ; 7.257      ;
; -5.903 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.155      ; 6.509      ;
; -5.898 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.114      ; 6.463      ;
; -5.887 ; gr:U12|gra_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.373     ; 4.435      ;
; -5.872 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.112      ; 6.443      ;
; -5.866 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.997      ; 7.206      ;
; -5.832 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.080      ; 6.403      ;
; -5.796 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.130      ; 6.347      ;
; -5.767 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.852      ; 7.080      ;
; -5.750 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.850      ; 7.069      ;
; -5.739 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.086      ; 6.317      ;
; -5.725 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.997      ; 7.065      ;
; -5.722 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.850      ; 7.217      ;
; -5.716 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.852      ; 7.029      ;
; -5.716 ; gr:U12|gra_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.358     ; 4.317      ;
; -5.700 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.850      ; 7.019      ;
; -5.697 ; gr:U12|grb_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.280     ; 4.052      ;
; -5.673 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.827      ; 6.931      ;
; -5.631 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.029     ; 4.523      ;
; -5.616 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 2.048      ; 7.007      ;
; -5.611 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.850      ; 6.930      ;
; -5.572 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.852      ; 6.885      ;
; -5.569 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.090      ; 6.080      ;
; -5.558 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.434      ; 6.532      ;
; -5.555 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.086      ; 6.062      ;
; -5.548 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.089      ; 6.058      ;
; -5.536 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.153      ; 6.148      ;
; -5.522 ; gr:U12|grc_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.820     ; 4.035      ;
; -5.510 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.112      ; 6.257      ;
; -5.481 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.901      ; 6.851      ;
; -5.466 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.903      ; 6.830      ;
; -5.464 ; gr:U12|grb_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.852     ; 4.445      ;
; -5.462 ; gr:U12|grb_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.295     ; 3.659      ;
; -5.453 ; gr:U12|grc_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.996     ; 3.948      ;
; -5.441 ; gr:U12|grb_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.953     ; 4.028      ;
; -5.403 ; gr:U12|grc_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.201     ; 4.035      ;
; -5.385 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.050     ; 4.836      ;
; -5.380 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.821      ; 6.702      ;
; -5.372 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.083      ; 5.946      ;
; -5.355 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.111      ; 5.917      ;
; -5.353 ; gr:U12|grc_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.977     ; 4.011      ;
; -5.341 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.827      ; 6.670      ;
; -5.335 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.044     ; 4.793      ;
; -5.334 ; gr:U12|grc_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.377     ; 3.948      ;
; -5.329 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.153      ; 6.117      ;
; -5.328 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.850      ; 6.823      ;
; -5.316 ; gr:U12|grd_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.772      ; 5.509      ;
; -5.315 ; gr:U12|grd_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.795      ; 5.745      ;
; -5.314 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.827      ; 6.572      ;
; -5.313 ; gr:U12|grb_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.997     ; 4.267      ;
; -5.297 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.827      ; 6.555      ;
; -5.294 ; gr:U12|gra_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.358     ; 4.071      ;
; -5.289 ; gr:U12|grc_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.643     ; 4.186      ;
; -5.287 ; gr:U12|grb_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.300     ; 3.478      ;
; -5.286 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 2.045      ; 6.674      ;
; -5.270 ; gr:U12|grb_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.014     ; 4.215      ;
; -5.266 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.109      ; 5.834      ;
; -5.263 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.827      ; 6.521      ;
; -5.245 ; gr:U12|grc_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.965     ; 3.731      ;
; -5.241 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.821      ; 6.563      ;
; -5.234 ; gr:U12|grc_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.358     ; 4.011      ;
; -5.220 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.113      ; 5.792      ;
; -5.212 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.109      ; 5.956      ;
; -5.190 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.821      ; 6.512      ;
; -5.170 ; gr:U12|grc_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.024     ; 4.186      ;
; -5.165 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.898      ; 6.532      ;
; -5.163 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.126      ; 4.632      ;
; -5.145 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.850      ; 6.640      ;
; -5.133 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.900      ; 6.494      ;
; -5.129 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.089      ; 5.710      ;
; -5.126 ; gr:U12|grc_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.346     ; 3.731      ;
; -5.115 ; gr:U12|gra_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.025     ; 4.130      ;
; -5.113 ; gr:U12|grc_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.997     ; 3.608      ;
; -5.098 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.437      ; 6.075      ;
; -5.094 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.850      ; 6.589      ;
; -5.063 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.130      ; 5.685      ;
; -5.019 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.878      ; 6.328      ;
; -4.994 ; gr:U12|grc_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.378     ; 3.608      ;
; -4.993 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.821      ; 6.315      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -5.876 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.056     ; 3.331      ;
; -5.828 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.102     ; 3.237      ;
; -5.714 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.729     ; 5.006      ;
; -5.692 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.103     ; 3.100      ;
; -5.671 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.145     ; 3.037      ;
; -5.632 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.146     ; 2.997      ;
; -5.509 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.101     ; 2.919      ;
; -5.500 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.051     ; 2.960      ;
; -5.439 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.063     ; 2.887      ;
; -5.436 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.759     ; 3.188      ;
; -5.374 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.599     ; 5.786      ;
; -5.312 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.058     ; 2.765      ;
; -5.289 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.111     ; 2.689      ;
; -5.238 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.599     ; 5.650      ;
; -5.217 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.088     ; 2.640      ;
; -5.208 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.031     ; 3.188      ;
; -5.199 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.088     ; 2.622      ;
; -5.161 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.646     ; 5.526      ;
; -5.160 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.708     ; 2.963      ;
; -5.135 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.802     ; 2.844      ;
; -5.108 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.754     ; 2.865      ;
; -5.092 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.687     ; 5.416      ;
; -5.092 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.103     ; 2.500      ;
; -5.090 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.621     ; 5.480      ;
; -5.057 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.707     ; 2.861      ;
; -4.995 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.675     ; 3.331      ;
; -4.949 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.644     ; 5.316      ;
; -4.947 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.721     ; 3.237      ;
; -4.935 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.774     ; 4.182      ;
; -4.934 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.646     ; 5.299      ;
; -4.932 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.980     ; 2.963      ;
; -4.923 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.776     ; 4.168      ;
; -4.922 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.142      ; 6.085      ;
; -4.914 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.596     ; 5.329      ;
; -4.907 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.074     ; 2.844      ;
; -4.883 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.754     ; 2.640      ;
; -4.880 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.026     ; 2.865      ;
; -4.880 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.729     ; 4.172      ;
; -4.872 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.644     ; 5.239      ;
; -4.857 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.738     ; 2.630      ;
; -4.853 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.751     ; 4.123      ;
; -4.840 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.142      ; 6.003      ;
; -4.829 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.979     ; 2.861      ;
; -4.823 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.767     ; 2.567      ;
; -4.790 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.764     ; 3.037      ;
; -4.783 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.142      ; 5.946      ;
; -4.763 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.095      ; 5.879      ;
; -4.732 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.142      ; 5.895      ;
; -4.699 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.099     ; 2.111      ;
; -4.696 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.103     ; 2.104      ;
; -4.692 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.120      ; 5.833      ;
; -4.692 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.643     ; 5.060      ;
; -4.680 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.774     ; 3.927      ;
; -4.664 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.776     ; 3.909      ;
; -4.655 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.026     ; 2.640      ;
; -4.632 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.684     ; 4.959      ;
; -4.629 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.010     ; 2.630      ;
; -4.628 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.596     ; 5.043      ;
; -4.628 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.720     ; 2.919      ;
; -4.613 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -3.099     ; 2.025      ;
; -4.608 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.555     ; 5.064      ;
; -4.603 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.595     ; 5.019      ;
; -4.601 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.600     ; 5.012      ;
; -4.595 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -3.039     ; 2.567      ;
; -4.589 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.599     ; 5.001      ;
; -4.588 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.602     ; 4.997      ;
; -4.571 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; 0.500        ; -1.879     ; 3.203      ;
; -4.569 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; 0.500        ; -1.877     ; 3.203      ;
; -4.561 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.095      ; 5.677      ;
; -4.558 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.682     ; 2.887      ;
; -4.551 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.097      ; 5.669      ;
; -4.536 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.095      ; 5.652      ;
; -4.535 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.142      ; 5.698      ;
; -4.510 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.095      ; 5.626      ;
; -4.501 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.054      ; 5.576      ;
; -4.485 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.817     ; 3.689      ;
; -4.482 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.193      ; 5.696      ;
; -4.480 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.618     ; 4.873      ;
; -4.478 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.097      ; 5.596      ;
; -4.473 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.602     ; 4.882      ;
; -4.468 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.643     ; 4.836      ;
; -4.450 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.054      ; 5.525      ;
; -4.446 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.142      ; 5.609      ;
; -4.436 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.555     ; 4.892      ;
; -4.425 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.641     ; 4.795      ;
; -4.422 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.142      ; 5.585      ;
; -4.374 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.640     ; 4.745      ;
; -4.371 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.142      ; 5.534      ;
; -4.370 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.001     ; 4.380      ;
; -4.369 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.095      ; 5.485      ;
; -4.360 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.644     ; 4.727      ;
; -4.353 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.641     ; 4.723      ;
; -4.337 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.095      ; 5.453      ;
; -4.336 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.707     ; 2.640      ;
; -4.320 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.054      ; 5.395      ;
; -4.316 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramin_latch ; 1.000        ; -1.649     ; 3.678      ;
; -4.303 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.097      ; 5.421      ;
; -4.298 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.120      ; 5.439      ;
; -4.286 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.095      ; 5.402      ;
; -4.260 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.146      ; 5.427      ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ir:U5|instruction[10]'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; -5.584 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.486     ; 3.599      ;
; -5.441 ; gr:U12|grc_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.487     ; 3.455      ;
; -5.399 ; gr:U12|grc_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.493     ; 3.407      ;
; -5.386 ; gr:U12|gra_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.488     ; 3.399      ;
; -5.351 ; gr:U12|grc_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.487     ; 3.365      ;
; -5.344 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.496     ; 3.349      ;
; -5.284 ; gr:U12|gra_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.488     ; 3.297      ;
; -5.215 ; gr:U12|gra_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.488     ; 3.228      ;
; -5.144 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.029     ; 6.116      ;
; -5.104 ; gr:U12|gra_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.496     ; 3.109      ;
; -5.095 ; gr:U12|grb_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.138     ; 3.458      ;
; -5.045 ; gr:U12|grc_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.496     ; 3.050      ;
; -5.024 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.029     ; 5.996      ;
; -4.959 ; gr:U12|grb_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.144     ; 3.316      ;
; -4.945 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.029     ; 5.917      ;
; -4.940 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.144     ; 3.297      ;
; -4.930 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.029     ; 5.902      ;
; -4.898 ; gr:U12|grb_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.152     ; 3.247      ;
; -4.892 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.137     ; 3.256      ;
; -4.883 ; gr:U12|grc_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.486     ; 2.898      ;
; -4.867 ; gr:U12|grb_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.410     ; 3.458      ;
; -4.852 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grd_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.159     ; 4.704      ;
; -4.831 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[5] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.029     ; 5.803      ;
; -4.758 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grd_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.159     ; 4.610      ;
; -4.755 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; gr:U12|grd_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.159     ; 4.607      ;
; -4.746 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.469      ;
; -4.735 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.146     ; 3.090      ;
; -4.731 ; gr:U12|grb_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.416     ; 3.316      ;
; -4.712 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.416     ; 3.297      ;
; -4.707 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; gr:U12|grd_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.159     ; 4.559      ;
; -4.703 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.105     ; 3.599      ;
; -4.670 ; gr:U12|grb_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.424     ; 3.247      ;
; -4.664 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.409     ; 3.256      ;
; -4.626 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.349      ;
; -4.580 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.015      ; 5.596      ;
; -4.571 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.029     ; 5.543      ;
; -4.560 ; gr:U12|grc_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.106     ; 3.455      ;
; -4.547 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.270      ;
; -4.534 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.026     ; 5.509      ;
; -4.532 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.255      ;
; -4.521 ; gr:U12|grc_latch[7]                                                                               ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.486     ; 2.536      ;
; -4.520 ; gr:U12|grb_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.137     ; 2.884      ;
; -4.518 ; gr:U12|grc_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.112     ; 3.407      ;
; -4.507 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.418     ; 3.090      ;
; -4.500 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.026     ; 5.475      ;
; -4.490 ; gr:U12|gra_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.482     ; 2.509      ;
; -4.478 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.904      ; 6.883      ;
; -4.476 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.026     ; 5.451      ;
; -4.470 ; gr:U12|grc_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.106     ; 3.365      ;
; -4.458 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; gr:U12|grd_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.159     ; 4.310      ;
; -4.411 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.902      ; 6.814      ;
; -4.395 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[1] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.029     ; 5.367      ;
; -4.387 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.110      ;
; -4.378 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.101      ;
; -4.372 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.015      ; 5.388      ;
; -4.371 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[5] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.026     ; 5.346      ;
; -4.367 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.911      ; 6.779      ;
; -4.359 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; gr:U12|grd_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.159     ; 4.211      ;
; -4.352 ; ir:U5|instruction[0]                                                                              ; gr:U12|grd_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.075      ;
; -4.345 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.068      ;
; -4.336 ; ir:U5|instruction[3]                                                                              ; gr:U12|grd_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.059      ;
; -4.333 ; gr:U12|grc_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.486     ; 2.348      ;
; -4.328 ; ir:U5|instruction[3]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.051      ;
; -4.320 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.026     ; 5.295      ;
; -4.319 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.902      ; 6.722      ;
; -4.304 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; gr:U12|grd_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.159     ; 4.156      ;
; -4.301 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; gr:U12|grd_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.159     ; 4.153      ;
; -4.294 ; ir:U5|instruction[3]                                                                              ; gr:U12|grd_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 6.017      ;
; -4.292 ; gr:U12|grb_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.409     ; 2.884      ;
; -4.276 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.917      ; 6.694      ;
; -4.274 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.461     ; 4.314      ;
; -4.240 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 5.963      ;
; -4.239 ; ir:U5|instruction[0]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 5.962      ;
; -4.222 ; gr:U12|gra_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.482     ; 2.241      ;
; -4.195 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grb_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.781      ; 5.487      ;
; -4.189 ; ir:U5|instruction[3]                                                                              ; gr:U12|grd_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 5.912      ;
; -4.188 ; gr:U12|gra_latch[7]                                                                               ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.481     ; 2.208      ;
; -4.186 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grb_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.774      ; 5.471      ;
; -4.173 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 5.896      ;
; -4.166 ; gr:U12|grd_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -0.337     ; 4.830      ;
; -4.164 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.015      ; 5.180      ;
; -4.164 ; gr:U12|grc_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.115     ; 3.050      ;
; -4.157 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.594     ; 4.064      ;
; -4.153 ; ir:U5|instruction[0]                                                                              ; gr:U12|grd_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 5.876      ;
; -4.141 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; gr:U12|grb_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.772      ; 5.424      ;
; -4.139 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.015      ; 5.155      ;
; -4.138 ; ir:U5|instruction[0]                                                                              ; gr:U12|grd_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 5.861      ;
; -4.124 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[1] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.015      ; 5.140      ;
; -4.119 ; gr:U12|grd_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -0.337     ; 4.783      ;
; -4.110 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.015      ; 5.126      ;
; -4.109 ; ir:U5|instruction[9]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.763      ; 5.883      ;
; -4.105 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.026     ; 5.080      ;
; -4.099 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.712      ; 5.822      ;
; -4.099 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grc_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 2.201      ; 6.801      ;
; -4.099 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[5] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.910      ; 6.510      ;
; -4.094 ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grd_latch[1] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.500        ; -1.264     ; 3.331      ;
; -4.092 ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grd_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.500        ; -1.262     ; 3.331      ;
; -4.086 ; ir:U5|instruction[9]                                                                              ; gr:U12|grd_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.763      ; 5.860      ;
; -4.085 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|gra_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.912      ; 6.498      ;
; -4.081 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; gr:U12|grb_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.772      ; 5.364      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_led'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; -5.576 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.776     ; 5.801      ;
; -5.398 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.776     ; 5.623      ;
; -5.034 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.776     ; 5.259      ;
; -4.966 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.776     ; 5.191      ;
; -4.925 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.776     ; 5.150      ;
; -4.878 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.304     ; 5.575      ;
; -4.851 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.776     ; 5.076      ;
; -4.840 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.776     ; 5.065      ;
; -1.076 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.997      ;
; -1.018 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.939      ;
; -1.016 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.937      ;
; -0.990 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.910      ;
; -0.988 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.908      ;
; -0.983 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.903      ;
; -0.980 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.900      ;
; -0.979 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.899      ;
; -0.977 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.897      ;
; -0.901 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.822      ;
; -0.900 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.821      ;
; -0.891 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.812      ;
; -0.881 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.802      ;
; -0.821 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.741      ;
; -0.806 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.726      ;
; -0.679 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.600      ;
; -0.651 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.392      ; 2.044      ;
; -0.573 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.493      ;
; -0.569 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.489      ;
; -0.505 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.391      ; 1.897      ;
; -0.395 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.315      ;
; -0.280 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.201      ;
; -0.268 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.189      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                                                   ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -5.524 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.702     ; 3.380      ;
; -5.379 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.703     ; 3.234      ;
; -5.353 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.709     ; 3.202      ;
; -5.324 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.704     ; 3.178      ;
; -5.284 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.712     ; 3.130      ;
; -5.273 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.702     ; 3.129      ;
; -5.238 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.704     ; 3.092      ;
; -5.194 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.703     ; 3.049      ;
; -5.184 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.245     ; 5.997      ;
; -5.131 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.353     ; 3.336      ;
; -5.111 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.375     ; 4.804      ;
; -5.081 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.712     ; 2.927      ;
; -5.070 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.702     ; 2.926      ;
; -5.058 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.704     ; 2.912      ;
; -5.049 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.354     ; 3.253      ;
; -5.047 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.712     ; 2.893      ;
; -4.946 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.375     ; 4.639      ;
; -4.903 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.625     ; 3.336      ;
; -4.897 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.697     ; 2.758      ;
; -4.878 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.360     ; 3.076      ;
; -4.877 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.353     ; 3.082      ;
; -4.838 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.368     ; 3.028      ;
; -4.821 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.626     ; 3.253      ;
; -4.806 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.375     ; 4.499      ;
; -4.802 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.360     ; 3.000      ;
; -4.786 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.496      ; 6.350      ;
; -4.735 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.375     ; 4.428      ;
; -4.715 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.242     ; 5.531      ;
; -4.712 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.362     ; 2.908      ;
; -4.695 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.375     ; 4.388      ;
; -4.690 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.702     ; 2.546      ;
; -4.658 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.375     ; 4.351      ;
; -4.655 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.698     ; 2.515      ;
; -4.650 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.632     ; 3.076      ;
; -4.649 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.625     ; 3.082      ;
; -4.643 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.321     ; 3.380      ;
; -4.611 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.201     ; 5.468      ;
; -4.610 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.640     ; 3.028      ;
; -4.584 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.496      ; 6.148      ;
; -4.574 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.632     ; 3.000      ;
; -4.569 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.698     ; 2.429      ;
; -4.533 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.496      ; 6.097      ;
; -4.498 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.322     ; 3.234      ;
; -4.484 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.634     ; 2.908      ;
; -4.472 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.328     ; 3.202      ;
; -4.454 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.353     ; 2.659      ;
; -4.392 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.496      ; 5.956      ;
; -4.392 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.321     ; 3.129      ;
; -4.313 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.322     ; 3.049      ;
; -4.301 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.375     ; 3.994      ;
; -4.283 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.547      ; 5.898      ;
; -4.242 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.375     ; 3.935      ;
; -4.226 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.625     ; 2.659      ;
; -4.189 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.321     ; 2.926      ;
; -4.166 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.331     ; 2.893      ;
; -4.110 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.559     ; 4.609      ;
; -4.102 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.559     ; 4.601      ;
; -4.017 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; 2.181      ; 7.017      ;
; -4.000 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.241     ; 4.817      ;
; -3.999 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.245     ; 4.812      ;
; -3.953 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.544      ; 5.565      ;
; -3.937 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.480     ; 3.015      ;
; -3.935 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.478     ; 3.015      ;
; -3.809 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.321     ; 2.546      ;
; -3.775 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.506     ; 2.827      ;
; -3.773 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.504     ; 2.827      ;
; -3.713 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.295     ; 3.476      ;
; -3.698 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.559     ; 4.197      ;
; -3.642 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.559     ; 4.141      ;
; -3.628 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.474     ; 2.712      ;
; -3.626 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.472     ; 2.712      ;
; -3.626 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; 2.181      ; 7.126      ;
; -3.576 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.250     ; 4.384      ;
; -3.536 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.370      ; 4.974      ;
; -3.497 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.370      ; 4.935      ;
; -3.487 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.559     ; 3.986      ;
; -3.319 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.245     ; 4.132      ;
; -3.257 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.496      ; 4.821      ;
; -3.253 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.370      ; 4.691      ;
; -3.244 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.504     ; 2.298      ;
; -3.242 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.502     ; 2.298      ;
; -3.223 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.559     ; 3.722      ;
; -3.203 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.559     ; 3.702      ;
; -3.186 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.868     ; 1.876      ;
; -3.184 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.866     ; 1.876      ;
; -3.177 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.295     ; 2.940      ;
; -3.174 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.658     ; 2.074      ;
; -3.172 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.656     ; 2.074      ;
; -3.161 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.551      ; 4.780      ;
; -3.132 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.295     ; 2.895      ;
; -3.128 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.295     ; 2.891      ;
; -3.128 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.370      ; 4.566      ;
; -3.108 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.295     ; 2.871      ;
; -3.102 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.370      ; 4.540      ;
; -3.085 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.370      ; 4.523      ;
; -3.048 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.504     ; 2.102      ;
; -3.046 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.502     ; 2.102      ;
; -3.037 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.370      ; 4.475      ;
; -3.033 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.370      ; 4.471      ;
; -3.031 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.295     ; 2.794      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                 ; Launch Clock                              ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; -5.200 ; gr:U12|grc_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.585     ; 4.116      ;
; -4.966 ; gr:U12|grc_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.593     ; 3.874      ;
; -4.960 ; gr:U12|gra_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.595     ; 3.866      ;
; -4.950 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.082     ; 5.869      ;
; -4.950 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.082     ; 5.869      ;
; -4.900 ; gr:U12|grc_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.586     ; 3.815      ;
; -4.861 ; gr:U12|gra_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.587     ; 3.775      ;
; -4.851 ; gr:U12|gra_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.588     ; 3.764      ;
; -4.733 ; gr:U12|grc_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.586     ; 3.648      ;
; -4.711 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.871      ; 6.583      ;
; -4.695 ; gr:U12|gra_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.595     ; 3.601      ;
; -4.662 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.238     ; 3.925      ;
; -4.640 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[3] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.872      ; 6.513      ;
; -4.635 ; gr:U12|grc_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.595     ; 3.541      ;
; -4.597 ; gr:U12|gra_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.587     ; 3.511      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[0]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.544 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.465      ;
; -4.521 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[0] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.872      ; 6.394      ;
; -4.514 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.251     ; 3.764      ;
; -4.512 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.938      ;
; -4.512 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.938      ;
; -4.440 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[6] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.872      ; 6.313      ;
; -4.434 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.510     ; 3.925      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.432 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.393      ; 5.826      ;
; -4.419 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; uart:uart_inst|txd:inst2|txd_content[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.259     ; 5.171      ;
; -4.418 ; uart:uart_inst|txd:inst2|xbitcnt[18]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.844      ;
; -4.418 ; uart:uart_inst|txd:inst2|xbitcnt[18]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.844      ;
; -4.387 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.236     ; 3.652      ;
; -4.383 ; uart:uart_inst|txd:inst2|xbitcnt[20]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.304      ;
; -4.383 ; uart:uart_inst|txd:inst2|xbitcnt[20]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.304      ;
; -4.377 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.243     ; 3.635      ;
; -4.373 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[2] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.872      ; 6.246      ;
; -4.371 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; uart:uart_inst|txd:inst2|txd_content[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.258     ; 5.124      ;
; -4.349 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; uart:uart_inst|txd:inst2|txd_content[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.258     ; 5.102      ;
; -4.345 ; gr:U12|grc_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.585     ; 3.261      ;
; -4.341 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.243     ; 3.599      ;
; -4.326 ; gr:U12|grb_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.245     ; 3.582      ;
; -4.322 ; gr:U12|grb_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.236     ; 3.587      ;
; -4.321 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[5] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.872      ; 6.194      ;
; -4.319 ; gr:U12|grc_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.204     ; 4.116      ;
; -4.313 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.612      ; 6.936      ;
; -4.301 ; uart:uart_inst|txd:inst2|xbitcnt[22]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.727      ;
; -4.301 ; uart:uart_inst|txd:inst2|xbitcnt[22]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.727      ;
; -4.286 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.523     ; 3.764      ;
; -4.268 ; uart:uart_inst|txd:inst2|xbitcnt[30]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.694      ;
; -4.268 ; uart:uart_inst|txd:inst2|xbitcnt[30]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.694      ;
; -4.242 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.613      ; 6.866      ;
; -4.232 ; uart:uart_inst|txd:inst2|xbitcnt[17]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.658      ;
; -4.232 ; uart:uart_inst|txd:inst2|xbitcnt[17]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.658      ;
; -4.228 ; uart:uart_inst|txd:inst2|xbitcnt[21]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.654      ;
; -4.228 ; uart:uart_inst|txd:inst2|xbitcnt[21]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.654      ;
; -4.224 ; uart:uart_inst|txd:inst2|xbitcnt[19]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.145      ;
; -4.224 ; uart:uart_inst|txd:inst2|xbitcnt[19]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.080     ; 5.145      ;
; -4.220 ; uart:uart_inst|txd:inst2|xbitcnt[28]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.646      ;
; -4.220 ; uart:uart_inst|txd:inst2|xbitcnt[28]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.646      ;
; -4.202 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; uart:uart_inst|txd:inst2|txd_content[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.258     ; 4.955      ;
; -4.193 ; gr:U12|grc_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.586     ; 3.108      ;
; -4.159 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.508     ; 3.652      ;
; -4.149 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.515     ; 3.635      ;
; -4.147 ; statectrl:U14|enrom_latch                                                                         ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.915      ; 6.063      ;
; -4.146 ; uart:uart_inst|txd:inst2|xbitcnt[31]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.572      ;
; -4.146 ; uart:uart_inst|txd:inst2|xbitcnt[31]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.575     ; 4.572      ;
; -4.135 ; gr:U12|grc_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.585     ; 3.051      ;
; -4.123 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.613      ; 6.747      ;
; -4.116 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[3] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.875      ; 5.992      ;
; -4.113 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.515     ; 3.599      ;
; -4.106 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.573     ; 4.534      ;
; -4.106 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[0]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.573     ; 4.534      ;
; -4.106 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.573     ; 4.534      ;
; -4.106 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.573     ; 4.534      ;
; -4.106 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.573     ; 4.534      ;
; -4.106 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.573     ; 4.534      ;
; -4.106 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.573     ; 4.534      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -5.132 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.949     ; 3.731      ;
; -4.931 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.950     ; 3.529      ;
; -4.892 ; gr:U12|gra_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.959     ; 3.481      ;
; -4.876 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.956     ; 3.468      ;
; -4.876 ; gr:U12|gra_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.951     ; 3.473      ;
; -4.776 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.950     ; 3.374      ;
; -4.761 ; gr:U12|gra_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.951     ; 3.358      ;
; -4.713 ; gr:U12|gra_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.959     ; 3.302      ;
; -4.653 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.959     ; 3.242      ;
; -4.640 ; gr:U12|gra_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.951     ; 3.237      ;
; -4.621 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.508      ; 6.177      ;
; -4.572 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.601     ; 3.519      ;
; -4.446 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.615     ; 3.379      ;
; -4.439 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.949     ; 3.038      ;
; -4.430 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.607     ; 3.371      ;
; -4.384 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.607     ; 3.325      ;
; -4.367 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.622     ; 4.803      ;
; -4.344 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.873     ; 3.519      ;
; -4.344 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.609     ; 3.283      ;
; -4.341 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.600     ; 3.289      ;
; -4.329 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.622     ; 4.765      ;
; -4.303 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.622     ; 4.739      ;
; -4.280 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.949     ; 2.879      ;
; -4.277 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.622     ; 4.713      ;
; -4.251 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.568     ; 3.731      ;
; -4.223 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.249      ; 6.530      ;
; -4.218 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.887     ; 3.379      ;
; -4.202 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.879     ; 3.371      ;
; -4.156 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.879     ; 3.325      ;
; -4.156 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.622     ; 4.592      ;
; -4.125 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.600     ; 3.073      ;
; -4.116 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.881     ; 3.283      ;
; -4.113 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.872     ; 3.289      ;
; -4.063 ; gr:U12|gra_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.944     ; 2.667      ;
; -4.057 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.552      ; 5.657      ;
; -4.050 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.569     ; 3.529      ;
; -4.048 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.511      ; 5.607      ;
; -3.995 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.575     ; 3.468      ;
; -3.938 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.949     ; 2.537      ;
; -3.926 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.249      ; 6.233      ;
; -3.906 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.622     ; 4.342      ;
; -3.897 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.872     ; 3.073      ;
; -3.895 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.569     ; 3.374      ;
; -3.883 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.622     ; 4.319      ;
; -3.880 ; gr:U12|gra_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.945     ; 2.483      ;
; -3.876 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.249      ; 6.183      ;
; -3.829 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.249      ; 6.136      ;
; -3.803 ; gr:U12|gra_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.945     ; 2.406      ;
; -3.794 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.622     ; 4.230      ;
; -3.772 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.578     ; 3.242      ;
; -3.734 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.194      ; 4.976      ;
; -3.662 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.194      ; 4.904      ;
; -3.657 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.300      ; 6.015      ;
; -3.631 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.508      ; 5.187      ;
; -3.620 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.600     ; 2.568      ;
; -3.558 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.568     ; 3.038      ;
; -3.519 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.727     ; 3.340      ;
; -3.517 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.725     ; 3.340      ;
; -3.405 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 2.934      ; 7.148      ;
; -3.399 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.568     ; 2.879      ;
; -3.396 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.512      ; 4.956      ;
; -3.392 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.872     ; 2.568      ;
; -3.390 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.297      ; 5.745      ;
; -3.221 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.194      ; 4.463      ;
; -3.129 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.123      ; 5.310      ;
; -3.069 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.194      ; 4.311      ;
; -3.057 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.568     ; 2.537      ;
; -3.047 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 2.934      ; 7.290      ;
; -3.023 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.753     ; 2.818      ;
; -3.021 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.751     ; 2.818      ;
; -2.879 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.542     ; 3.385      ;
; -2.861 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.123      ; 5.042      ;
; -2.852 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.751     ; 2.649      ;
; -2.852 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.194      ; 4.094      ;
; -2.850 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.749     ; 2.649      ;
; -2.831 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.194      ; 4.073      ;
; -2.809 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.249      ; 5.116      ;
; -2.794 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.721     ; 2.621      ;
; -2.792 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.719     ; 2.621      ;
; -2.742 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.503      ; 4.293      ;
; -2.738 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -1.115     ; 2.171      ;
; -2.736 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -1.113     ; 2.171      ;
; -2.710 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.123      ; 4.891      ;
; -2.702 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.123      ; 4.883      ;
; -2.700 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.542     ; 3.206      ;
; -2.684 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.542     ; 3.190      ;
; -2.680 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.751     ; 2.477      ;
; -2.678 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.749     ; 2.477      ;
; -2.657 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.542     ; 3.163      ;
; -2.637 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.123      ; 4.818      ;
; -2.625 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.123      ; 4.806      ;
; -2.613 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.542     ; 3.119      ;
; -2.529 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.508      ; 4.085      ;
; -2.451 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.194      ; 3.693      ;
; -2.384 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.905     ; 2.027      ;
; -2.382 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.903     ; 2.027      ;
; -2.376 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.542     ; 2.882      ;
; -2.358 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.727     ; 2.179      ;
; -2.356 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.725     ; 2.179      ;
; -2.327 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.304      ; 4.689      ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -4.940 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.430     ; 4.068      ;
; -4.818 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.431     ; 3.945      ;
; -4.763 ; gr:U12|gra_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.432     ; 3.889      ;
; -4.715 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.437     ; 3.836      ;
; -4.700 ; gr:U12|gra_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.440     ; 3.818      ;
; -4.641 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.431     ; 3.768      ;
; -4.600 ; gr:U12|gra_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.432     ; 3.726      ;
; -4.505 ; gr:U12|gra_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.432     ; 3.631      ;
; -4.460 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.027      ; 6.545      ;
; -4.411 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.082     ; 3.887      ;
; -4.330 ; gr:U12|gra_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.440     ; 3.448      ;
; -4.317 ; gr:U12|grb_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.088     ; 3.787      ;
; -4.288 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.430     ; 3.416      ;
; -4.270 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.440     ; 3.388      ;
; -4.254 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.096     ; 3.716      ;
; -4.251 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.081     ; 3.728      ;
; -4.249 ; gr:U12|grb_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.088     ; 3.719      ;
; -4.237 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.081     ; 3.714      ;
; -4.183 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.354     ; 3.887      ;
; -4.176 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.430     ; 3.304      ;
; -4.089 ; gr:U12|grb_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.360     ; 3.787      ;
; -4.066 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 5.133      ;
; -4.064 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.430     ; 3.192      ;
; -4.062 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.768      ; 6.898      ;
; -4.059 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.049     ; 4.068      ;
; -4.026 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.368     ; 3.716      ;
; -4.024 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 5.091      ;
; -4.023 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.353     ; 3.728      ;
; -4.021 ; gr:U12|grb_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.360     ; 3.719      ;
; -4.009 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.353     ; 3.714      ;
; -4.009 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 5.076      ;
; -3.961 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.090     ; 3.429      ;
; -3.950 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 5.017      ;
; -3.937 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.050     ; 3.945      ;
; -3.930 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 4.997      ;
; -3.920 ; gr:U12|gra_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.426     ; 3.052      ;
; -3.912 ; gr:U12|gra_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.425     ; 3.045      ;
; -3.896 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.071      ; 6.025      ;
; -3.882 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 4.949      ;
; -3.856 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.030      ; 5.944      ;
; -3.834 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.056     ; 3.836      ;
; -3.760 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.050     ; 3.768      ;
; -3.749 ; gr:U12|gra_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.426     ; 2.881      ;
; -3.734 ; ir:U5|instruction[1]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.768      ; 6.570      ;
; -3.733 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.362     ; 3.429      ;
; -3.684 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.768      ; 6.520      ;
; -3.668 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.768      ; 6.504      ;
; -3.646 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 4.713      ;
; -3.579 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.001     ; 4.646      ;
; -3.549 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.713      ; 5.320      ;
; -3.469 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.081     ; 2.946      ;
; -3.465 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.819      ; 6.352      ;
; -3.407 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.049     ; 3.416      ;
; -3.389 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.059     ; 3.388      ;
; -3.384 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.208     ; 3.734      ;
; -3.382 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.206     ; 3.734      ;
; -3.351 ; gr:U12|grd_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.713      ; 5.122      ;
; -3.295 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.049     ; 3.304      ;
; -3.293 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.027      ; 5.378      ;
; -3.241 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.353     ; 2.946      ;
; -3.236 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 3.453      ; 7.508      ;
; -3.229 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.816      ; 6.113      ;
; -3.204 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.031      ; 5.293      ;
; -3.183 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.049     ; 3.192      ;
; -3.149 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.234     ; 3.473      ;
; -3.147 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.232     ; 3.473      ;
; -3.060 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.713      ; 4.831      ;
; -2.934 ; gr:U12|grd_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.713      ; 4.705      ;
; -2.873 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 3.453      ; 7.645      ;
; -2.795 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.022      ; 4.875      ;
; -2.748 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.713      ; 4.519      ;
; -2.746 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.642      ; 5.456      ;
; -2.728 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.023     ; 3.763      ;
; -2.696 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.768      ; 5.532      ;
; -2.669 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.642      ; 5.379      ;
; -2.660 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.232     ; 2.986      ;
; -2.658 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.230     ; 2.986      ;
; -2.643 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.202     ; 2.999      ;
; -2.641 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.200     ; 2.999      ;
; -2.639 ; gr:U12|grd_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.713      ; 4.410      ;
; -2.625 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.596     ; 2.587      ;
; -2.623 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.594     ; 2.587      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.090     ; 3.428      ;
; -2.577 ; gr:U12|grd_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.713      ; 4.348      ;
; -2.575 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.642      ; 5.285      ;
; -2.571 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.023     ; 3.606      ;
; -2.551 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.642      ; 5.261      ;
; -2.539 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.023     ; 3.574      ;
; -2.524 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.642      ; 5.234      ;
; -2.502 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.023     ; 3.537      ;
; -2.478 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.023     ; 3.513      ;
; -2.475 ; statectrl:U14|enuart_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.027      ; 4.560      ;
; -2.464 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.642      ; 5.174      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_out'                                                                                                                                         ;
+--------+-----------------------------------------------+--------------------------------+-----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                        ; Launch Clock                      ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------+-----------------------------------+------------------------+--------------+------------+------------+
; -4.592 ; statectrl:U14|current_state.t2                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 5.513      ;
; -4.284 ; ir:U5|instruction[14]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.749      ; 6.044      ;
; -4.279 ; ir:U5|instruction[14]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 6.028      ;
; -4.171 ; ir:U5|instruction[11]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.920      ;
; -4.147 ; ir:U5|instruction[11]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.749      ; 5.907      ;
; -4.142 ; ir:U5|instruction[14]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.746      ; 5.899      ;
; -4.069 ; ir:U5|instruction[15]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.749      ; 5.829      ;
; -4.052 ; ir:U5|instruction[14]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.801      ;
; -4.039 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.084     ; 4.956      ;
; -4.008 ; ir:U5|instruction[13]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.749      ; 5.768      ;
; -4.005 ; ir:U5|instruction[11]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.746      ; 5.762      ;
; -3.990 ; ir:U5|instruction[13]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.739      ;
; -3.927 ; ir:U5|instruction[12]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.676      ;
; -3.918 ; ir:U5|instruction[11]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.667      ;
; -3.879 ; statectrl:U14|current_state.t1                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 4.800      ;
; -3.852 ; ir:U5|instruction[12]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.749      ; 5.612      ;
; -3.841 ; statectrl:U14|current_state.t12               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.084     ; 4.758      ;
; -3.819 ; statectrl:U14|current_state.t15               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.079     ; 4.741      ;
; -3.783 ; uart:uart_inst|monostable_trigger:inst8|pulse ; statectrl:U14|regrd1_latch     ; uart:uart_inst|rxd:inst1|r_ready  ; clk_divider:U1|clk_out ; 1.000        ; -1.158     ; 3.626      ;
; -3.761 ; ir:U5|instruction[14]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 5.513      ;
; -3.760 ; ir:U5|instruction[15]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.509      ;
; -3.753 ; ir:U5|instruction[14]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.502      ;
; -3.737 ; ir:U5|instruction[13]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.486      ;
; -3.710 ; ir:U5|instruction[12]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.746      ; 5.467      ;
; -3.688 ; ir:U5|instruction[13]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.746      ; 5.445      ;
; -3.687 ; statectrl:U14|current_state.t14               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.095     ; 4.593      ;
; -3.669 ; statectrl:U14|current_state.t6                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 4.590      ;
; -3.657 ; statectrl:U14|current_state.t13               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 4.578      ;
; -3.632 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.081     ; 4.552      ;
; -3.624 ; ir:U5|instruction[11]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 5.376      ;
; -3.620 ; ir:U5|instruction[11]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.369      ;
; -3.595 ; ir:U5|instruction[14]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 5.347      ;
; -3.594 ; ir:U5|instruction[12]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.343      ;
; -3.571 ; ir:U5|instruction[14]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.320      ;
; -3.559 ; statectrl:U14|current_state.t11               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 4.480      ;
; -3.546 ; statectrl:U14|current_state.t7                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 4.467      ;
; -3.507 ; statectrl:U14|current_state.t17               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.081     ; 4.427      ;
; -3.502 ; statectrl:U14|counter[6]                      ; statectrl:U14|next_state.t18   ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 4.423      ;
; -3.498 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|ramrd_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.079     ; 4.420      ;
; -3.471 ; statectrl:U14|counter[6]                      ; statectrl:U14|next_state.t1    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 4.392      ;
; -3.470 ; ir:U5|instruction[15]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.737      ; 5.218      ;
; -3.463 ; ir:U5|instruction[11]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.212      ;
; -3.458 ; ir:U5|instruction[11]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 5.210      ;
; -3.445 ; ir:U5|instruction[12]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 5.197      ;
; -3.439 ; ir:U5|instruction[13]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.188      ;
; -3.439 ; ir:U5|instruction[11]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.737      ; 5.187      ;
; -3.434 ; statectrl:U14|current_state.t12               ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.081     ; 4.354      ;
; -3.430 ; statectrl:U14|current_state.t17               ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.078     ; 4.353      ;
; -3.426 ; ir:U5|instruction[13]                         ; statectrl:U14|enled_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.755      ; 5.192      ;
; -3.425 ; statectrl:U14|current_state.t_rst_2           ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.079     ; 4.347      ;
; -3.415 ; ir:U5|instruction[14]                         ; statectrl:U14|uart_reset_latch ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 5.167      ;
; -3.413 ; statectrl:U14|current_state.t13               ; statectrl:U14|ramwt_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.078     ; 4.336      ;
; -3.408 ; ir:U5|instruction[11]                         ; statectrl:U14|uart_reset_latch ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 5.160      ;
; -3.407 ; ir:U5|instruction[11]                         ; statectrl:U14|txd_cmd_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 5.159      ;
; -3.397 ; ir:U5|instruction[12]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.737      ; 5.145      ;
; -3.387 ; statectrl:U14|current_state.t13               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 4.308      ;
; -3.376 ; ir:U5|instruction[12]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.125      ;
; -3.370 ; statectrl:U14|current_state.t14               ; statectrl:U14|ramrd_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.078     ; 4.293      ;
; -3.367 ; ir:U5|instruction[13]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.737      ; 5.115      ;
; -3.367 ; statectrl:U14|current_state.t14               ; statectrl:U14|ramwt_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.081     ; 4.287      ;
; -3.366 ; statectrl:U14|current_state.t17               ; statectrl:U14|uart_reset_latch ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.078     ; 4.289      ;
; -3.332 ; ir:U5|instruction[14]                         ; statectrl:U14|enled_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.755      ; 5.098      ;
; -3.320 ; statectrl:U14|current_state.t14               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.095     ; 4.226      ;
; -3.307 ; ir:U5|instruction[13]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 5.059      ;
; -3.290 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|ramwt_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.209      ;
; -3.289 ; statectrl:U14|current_state.t11               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 4.210      ;
; -3.284 ; ir:U5|instruction[15]                         ; statectrl:U14|enpcout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.033      ;
; -3.284 ; ir:U5|instruction[13]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 5.033      ;
; -3.284 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[17]      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.203      ;
; -3.271 ; ir:U5|instruction[15]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.746      ; 5.028      ;
; -3.267 ; ir:U5|instruction[13]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 5.019      ;
; -3.263 ; statectrl:U14|current_state.t12               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.084     ; 4.180      ;
; -3.243 ; ir:U5|instruction[14]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.737      ; 4.991      ;
; -3.225 ; ir:U5|instruction[13]                         ; statectrl:U14|uart_reset_latch ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 4.977      ;
; -3.219 ; statectrl:U14|counter[3]                      ; statectrl:U14|next_state.t18   ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.079     ; 4.141      ;
; -3.214 ; ir:U5|instruction[14]                         ; statectrl:U14|ramin_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 4.963      ;
; -3.212 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|regrd1_latch     ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.081     ; 4.132      ;
; -3.203 ; statectrl:U14|current_state.t16               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.095     ; 4.109      ;
; -3.198 ; ir:U5|instruction[12]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 4.950      ;
; -3.195 ; statectrl:U14|current_state.t14               ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.092     ; 4.104      ;
; -3.194 ; ir:U5|instruction[13]                         ; statectrl:U14|enpcout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 4.943      ;
; -3.188 ; statectrl:U14|counter[3]                      ; statectrl:U14|next_state.t1    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.079     ; 4.110      ;
; -3.181 ; ir:U5|instruction[15]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 4.933      ;
; -3.181 ; statectrl:U14|counter[1]                      ; statectrl:U14|next_state.t1    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.079     ; 4.103      ;
; -3.180 ; ir:U5|instruction[15]                         ; statectrl:U14|enled_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.755      ; 4.946      ;
; -3.176 ; statectrl:U14|counter[1]                      ; statectrl:U14|next_state.t18   ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.079     ; 4.098      ;
; -3.176 ; uart:uart_inst|monostable_trigger:inst7|pulse ; statectrl:U14|txd_cmd_latch    ; uart:uart_inst|txd:inst2|txd_done ; clk_divider:U1|clk_out ; 1.000        ; -0.188     ; 3.999      ;
; -3.152 ; ir:U5|instruction[15]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 4.901      ;
; -3.142 ; uart:uart_inst|monostable_trigger:inst8|pulse ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|r_ready  ; clk_divider:U1|clk_out ; 1.000        ; -1.158     ; 2.985      ;
; -3.141 ; ir:U5|instruction[15]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.738      ; 4.890      ;
; -3.139 ; uart:uart_inst|monostable_trigger:inst8|pulse ; statectrl:U14|next_state.t17   ; uart:uart_inst|rxd:inst1|r_ready  ; clk_divider:U1|clk_out ; 1.000        ; -1.158     ; 2.982      ;
; -3.138 ; statectrl:U14|current_state.t10               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.084     ; 4.055      ;
; -3.132 ; ir:U5|instruction[15]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 4.884      ;
; -3.114 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[16]      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.033      ;
; -3.113 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[19]      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.032      ;
; -3.113 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[18]      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.032      ;
; -3.113 ; statectrl:U14|current_state.t10               ; statectrl:U14|uart_reset_latch ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.081     ; 4.033      ;
; -3.112 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[14]      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 4.031      ;
; -3.109 ; ir:U5|instruction[15]                         ; statectrl:U14|uart_reset_latch ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.741      ; 4.861      ;
; -3.107 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|uart_reset_latch ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.081     ; 4.027      ;
+--------+-----------------------------------------------+--------------------------------+-----------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_input'                                                                                                                                                  ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.950 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; clk_input    ; clk_input   ; 1.000        ; -0.581     ; 4.370      ;
; -3.950 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; clk_input    ; clk_input   ; 1.000        ; -0.581     ; 4.370      ;
; -3.950 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; clk_input    ; clk_input   ; 1.000        ; -0.581     ; 4.370      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.777 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.681      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[18]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[16]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[19]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[20]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[21]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[22]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[24]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[23]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[28]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[25]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[26]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[27]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[30]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.683      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[18]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[16]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[19]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[20]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[21]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[22]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[24]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[23]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[28]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[25]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[26]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[27]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.758 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[30]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.677      ;
; -3.751 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; clk_input    ; clk_input   ; 1.000        ; -0.096     ; 4.656      ;
; -3.742 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.646      ;
; -3.736 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; clk_input    ; clk_input   ; 1.000        ; -0.581     ; 4.156      ;
; -3.736 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; clk_input    ; clk_input   ; 1.000        ; -0.581     ; 4.156      ;
; -3.736 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; clk_input    ; clk_input   ; 1.000        ; -0.581     ; 4.156      ;
; -3.727 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.646      ;
; -3.717 ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.636      ;
; -3.695 ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.617      ;
; -3.695 ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.617      ;
; -3.695 ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; clk_input    ; clk_input   ; 1.000        ; -0.079     ; 4.617      ;
; -3.693 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; clk_input    ; clk_input   ; 1.000        ; -0.581     ; 4.113      ;
; -3.693 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; clk_input    ; clk_input   ; 1.000        ; -0.581     ; 4.113      ;
; -3.693 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; clk_input    ; clk_input   ; 1.000        ; -0.581     ; 4.113      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[1]   ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[2]   ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[3]   ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[4]   ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[5]   ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[6]   ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[7]   ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[8]   ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[9]   ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[10]  ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[11]  ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[12]  ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[13]  ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[14]  ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.689 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[15]  ; clk_input    ; clk_input   ; 1.000        ; -0.582     ; 4.108      ;
; -3.680 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; clk_input    ; clk_input   ; 1.000        ; -0.581     ; 4.100      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.666 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; clk_input    ; clk_input   ; 1.000        ; -0.097     ; 4.570      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[18]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[16]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[19]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[20]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[21]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[22]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[24]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[23]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[28]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[25]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[26]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[27]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[30]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
; -3.656 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[18]                 ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 4.575      ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -3.029 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.537     ; 3.428      ;
; -3.029 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.537     ; 3.428      ;
; -3.029 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.537     ; 3.428      ;
; -3.029 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.537     ; 3.428      ;
; -3.029 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.537     ; 3.428      ;
; -3.029 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.537     ; 3.428      ;
; -3.029 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.537     ; 3.428      ;
; -3.029 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.537     ; 3.428      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|nextn_latch'                                                                                                   ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; -1.905 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.997     ; 1.919      ;
; -1.905 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.997     ; 1.919      ;
; -1.905 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.997     ; 1.919      ;
; -1.905 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.997     ; 1.919      ;
; -1.905 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.997     ; 1.919      ;
; -1.905 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.997     ; 1.919      ;
; -1.905 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.997     ; 1.919      ;
; -1.905 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.997     ; 1.919      ;
; -1.455 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.000     ; 1.466      ;
; -1.455 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.000     ; 1.466      ;
; -1.455 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.000     ; 1.466      ;
; -1.455 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.000     ; 1.466      ;
; -1.455 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.000     ; 1.466      ;
; -1.455 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.000     ; 1.466      ;
; -1.455 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.000     ; 1.466      ;
; -1.455 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.000     ; 1.466      ;
; -1.306 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.272      ;
; -1.274 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.240      ;
; -1.244 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.210      ;
; -1.180 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.146      ;
; -1.162 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.128      ;
; -1.160 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.126      ;
; -1.129 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.095      ;
; -1.128 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.094      ;
; -1.099 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.065      ;
; -1.098 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.064      ;
; -1.037 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.003      ;
; -1.034 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 2.000      ;
; -1.016 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.982      ;
; -1.014 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.980      ;
; -1.013 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.979      ;
; -0.990 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.956      ;
; -0.983 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.949      ;
; -0.982 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.948      ;
; -0.960 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.926      ;
; -0.953 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.919      ;
; -0.952 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.918      ;
; -0.943 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.259     ; 1.705      ;
; -0.916 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.259     ; 1.678      ;
; -0.897 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.863      ;
; -0.891 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.857      ;
; -0.888 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.854      ;
; -0.871 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.837      ;
; -0.870 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.836      ;
; -0.868 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.834      ;
; -0.867 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.055     ; 1.833      ;
; -0.865 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.259     ; 1.627      ;
; -0.864 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.259     ; 1.626      ;
; -0.850 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.259     ; 1.612      ;
; -0.764 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.229     ; 1.556      ;
; -0.699 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.204     ; 1.516      ;
; -0.562 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.259     ; 1.324      ;
; -0.307 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.279      ;
; -0.300 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.272      ;
; -0.299 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.271      ;
; -0.297 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.269      ;
; -0.285 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.257      ;
; -0.279 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.251      ;
; -0.278 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.250      ;
; 0.066  ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 0.906      ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                            ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; -0.219 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.153     ; 1.067      ;
; -0.219 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.153     ; 1.067      ;
; -0.219 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.153     ; 1.067      ;
; -0.219 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.153     ; 1.067      ;
; -0.218 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.153     ; 1.066      ;
; -0.036 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.153     ; 0.884      ;
; -0.034 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.153     ; 0.882      ;
; -0.034 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.153     ; 0.882      ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_out'                                                                                                                              ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -2.151 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; 0.000        ; 2.422      ; 0.764      ;
; -1.669 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; -0.500       ; 2.422      ; 0.746      ;
; 0.097  ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.422      ; 3.002      ;
; 0.343  ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 2.422      ; 3.248      ;
; 0.344  ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.422      ; 3.249      ;
; 0.361  ; ir:U5|instruction[10]               ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.426      ; 3.280      ;
; 0.400  ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.422      ; 2.805      ;
; 0.453  ; statectrl:U14|enuart_latch          ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; statectrl:U14|regrd2_latch          ; statectrl:U14|regrd2_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; statectrl:U14|txd_cmd_latch         ; statectrl:U14|txd_cmd_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.460  ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.423      ; 3.366      ;
; 0.485  ; statectrl:U14|enrom_latch           ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.049      ; 0.746      ;
; 0.502  ; statectrl:U14|next_state.t5         ; statectrl:U14|current_state.t5      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.794      ;
; 0.502  ; ir:U5|instruction[10]               ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.423      ; 3.418      ;
; 0.503  ; statectrl:U14|next_state.t4         ; statectrl:U14|current_state.t4      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.795      ;
; 0.503  ; statectrl:U14|next_state.t15        ; statectrl:U14|current_state.t15     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.795      ;
; 0.504  ; statectrl:U14|next_state.t13        ; statectrl:U14|current_state.t13     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.796      ;
; 0.530  ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.422      ; 3.445      ;
; 0.532  ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.431      ; 3.446      ;
; 0.535  ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.440      ; 3.468      ;
; 0.580  ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.433      ; 3.496      ;
; 0.623  ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.422      ; 3.028      ;
; 0.637  ; ir:U5|instruction[10]               ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.423      ; 3.553      ;
; 0.641  ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; -0.500       ; 2.422      ; 3.046      ;
; 0.642  ; statectrl:U14|next_state.t9         ; statectrl:U14|current_state.t9      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.934      ;
; 0.658  ; ir:U5|instruction[10]               ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.426      ; 3.577      ;
; 0.676  ; statectrl:U14|current_state.t5      ; statectrl:U14|next_state.t6         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.968      ;
; 0.676  ; statectrl:U14|current_state.t4      ; statectrl:U14|next_state.t5         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.968      ;
; 0.683  ; statectrl:U14|next_state.t8         ; statectrl:U14|current_state.t8      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.975      ;
; 0.699  ; statectrl:U14|next_state.t16        ; statectrl:U14|current_state.t16     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.992      ;
; 0.699  ; statectrl:U14|next_state.t_rst_2    ; statectrl:U14|current_state.t_rst_2 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.991      ;
; 0.700  ; statectrl:U14|next_state.t12        ; statectrl:U14|current_state.t12     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.993      ;
; 0.702  ; statectrl:U14|next_state.t7         ; statectrl:U14|current_state.t7      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.994      ;
; 0.707  ; statectrl:U14|current_state.t9      ; statectrl:U14|next_state.t10        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.999      ;
; 0.710  ; statectrl:U14|current_state.t6      ; statectrl:U14|next_state.t7         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.002      ;
; 0.754  ; ir:U5|instruction[10]               ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.426      ; 3.173      ;
; 0.755  ; ir:U5|instruction[10]               ; statectrl:U14|uart_reset_latch      ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.426      ; 3.674      ;
; 0.761  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.053      ;
; 0.762  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.054      ;
; 0.762  ; statectrl:U14|counter[5]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.054      ;
; 0.763  ; statectrl:U14|counter[15]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.055      ;
; 0.764  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; statectrl:U14|counter[1]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.056      ;
; 0.765  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.057      ;
; 0.787  ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.440      ; 3.220      ;
; 0.798  ; statectrl:U14|current_state.t11     ; statectrl:U14|dbfbin_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.090      ;
; 0.806  ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.422      ; 3.221      ;
; 0.824  ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.431      ; 3.238      ;
; 0.855  ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.423      ; 3.261      ;
; 0.858  ; statectrl:U14|current_state.t1      ; statectrl:U14|enpcout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.150      ;
; 0.885  ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.433      ; 3.301      ;
; 0.889  ; statectrl:U14|next_state.t1         ; statectrl:U14|current_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.182      ;
; 0.905  ; ir:U5|instruction[10]               ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.423      ; 3.321      ;
; 0.925  ; statectrl:U14|current_state.t8      ; statectrl:U14|next_state.t9         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.217      ;
; 0.937  ; statectrl:U14|next_state.t18        ; statectrl:U14|current_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.230      ;
; 0.947  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.239      ;
; 0.951  ; statectrl:U14|current_state.t3      ; statectrl:U14|next_state.t4         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.243      ;
; 0.967  ; ir:U5|instruction[10]               ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.426      ; 3.386      ;
; 0.973  ; statectrl:U14|next_state.t3         ; statectrl:U14|current_state.t3      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.392     ; 0.793      ;
; 0.982  ; ir:U5|instruction[10]               ; statectrl:U14|nextn_latch           ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.423      ; 3.898      ;
; 1.028  ; statectrl:U14|current_state.t2      ; statectrl:U14|next_state.t3         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.572      ; 1.812      ;
; 1.042  ; ir:U5|instruction[10]               ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.423      ; 3.458      ;
; 1.066  ; statectrl:U14|dbfaout_latch         ; statectrl:U14|dbfaout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.359      ;
; 1.069  ; ir:U5|instruction[15]               ; statectrl:U14|dbfbout_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.951      ; 2.242      ;
; 1.087  ; statectrl:U14|counter[17]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.379      ;
; 1.097  ; statectrl:U14|regrd1_latch          ; statectrl:U14|regrd1_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.390      ;
; 1.099  ; ir:U5|instruction[10]               ; statectrl:U14|uart_reset_latch      ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.426      ; 3.518      ;
; 1.117  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.079      ; 1.408      ;
; 1.117  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.409      ;
; 1.125  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.417      ;
; 1.125  ; statectrl:U14|counter[0]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.417      ;
; 1.126  ; statectrl:U14|current_state.t12     ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.419      ;
; 1.126  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.418      ;
; 1.127  ; statectrl:U14|counter[14]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.419      ;
; 1.128  ; statectrl:U14|counter[4]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.420      ;
; 1.129  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.421      ;
; 1.134  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.426      ;
; 1.139  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.079      ; 1.430      ;
; 1.145  ; statectrl:U14|counter[19]           ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.437      ;
; 1.147  ; statectrl:U14|counter[18]           ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.439      ;
; 1.150  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.442      ;
; 1.160  ; statectrl:U14|next_state.t17        ; statectrl:U14|current_state.t17     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.078      ; 1.450      ;
; 1.173  ; statectrl:U14|current_state.t14     ; statectrl:U14|dbfbout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.466      ;
; 1.186  ; statectrl:U14|ldpc_latch            ; statectrl:U14|ldpc_latch            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.479      ;
; 1.187  ; statectrl:U14|counter[19]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.479      ;
; 1.189  ; statectrl:U14|counter[18]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.481      ;
; 1.190  ; statectrl:U14|current_state.t_rst_2 ; statectrl:U14|next_state.t1         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.482      ;
; 1.229  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.521      ;
; 1.229  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.521      ;
; 1.229  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.521      ;
; 1.238  ; statectrl:U14|next_state.t2         ; statectrl:U14|current_state.t2      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.530      ;
; 1.248  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.079      ; 1.539      ;
; 1.248  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.540      ;
; 1.248  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.540      ;
; 1.249  ; statectrl:U14|counter[3]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.541      ;
; 1.251  ; statectrl:U14|counter[7]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.543      ;
; 1.257  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.079      ; 1.548      ;
; 1.261  ; statectrl:U14|counter[7]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.079      ; 1.552      ;
; 1.265  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.557      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ir:U5|instruction[10]'                                                                                                      ;
+--------+-----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node             ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+
; -1.109 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.884      ; 4.258      ;
; -0.580 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.878      ; 4.781      ;
; -0.560 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.885      ; 4.808      ;
; -0.537 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.503      ; 4.449      ;
; -0.467 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.879      ; 4.895      ;
; -0.418 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.884      ; 4.449      ;
; -0.416 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.885      ; 4.952      ;
; -0.336 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.883      ; 5.030      ;
; -0.295 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.885      ; 5.073      ;
; -0.255 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.879      ; 5.107      ;
; -0.243 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.893      ; 5.133      ;
; -0.235 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.890      ; 5.138      ;
; -0.228 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.503      ; 4.258      ;
; -0.183 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.893      ; 5.193      ;
; -0.160 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.884      ; 5.207      ;
; -0.093 ; ir:U5|instruction[10]       ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.884      ; 5.264      ;
; -0.029 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.883      ; 5.337      ;
; -0.021 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.883      ; 5.345      ;
; -0.008 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.893      ; 5.368      ;
; -0.004 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.883      ; 5.362      ;
; -0.001 ; pc:U7|addr_latch[5]         ; gr:U12|grc_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.077      ; 3.298      ;
; 0.118  ; pc:U7|addr_latch[5]         ; gr:U12|grc_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.458      ; 3.298      ;
; 0.174  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.534      ; 5.191      ;
; 0.188  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.541      ; 5.212      ;
; 0.217  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.541      ; 5.241      ;
; 0.228  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.885      ; 5.096      ;
; 0.229  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.806      ; 5.518      ;
; 0.252  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.821      ; 5.556      ;
; 0.253  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.813      ; 5.549      ;
; 0.259  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.878      ; 5.120      ;
; 0.261  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.813      ; 5.557      ;
; 0.264  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.549      ; 5.296      ;
; 0.301  ; dbufferb:U10|data_latch[5]  ; gr:U12|grc_latch[5] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.024      ; 1.557      ;
; 0.303  ; dbufferb:U10|data_latch[5]  ; gr:U12|grc_latch[5] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.022      ; 1.557      ;
; 0.341  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.502      ; 5.326      ;
; 0.347  ; ir:U5|instruction[10]       ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.503      ; 5.323      ;
; 0.347  ; pc:U7|addr_latch[4]         ; gr:U12|gra_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.459      ; 3.528      ;
; 0.351  ; ir:U5|instruction[10]       ; gr:U12|gra_latch[2] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.879      ; 5.703      ;
; 0.368  ; pc:U7|addr_latch[4]         ; gr:U12|grb_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.381      ; 3.971      ;
; 0.370  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.879      ; 5.232      ;
; 0.377  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.535      ; 5.395      ;
; 0.381  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.885      ; 5.249      ;
; 0.397  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.534      ; 5.414      ;
; 0.402  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.806      ; 5.191      ;
; 0.409  ; pc:U7|addr_latch[4]         ; gr:U12|grc_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.083      ; 3.714      ;
; 0.416  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.813      ; 5.212      ;
; 0.445  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.813      ; 5.241      ;
; 0.446  ; ir:U5|instruction[10]       ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; -0.500       ; 4.884      ; 5.323      ;
; 0.460  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.883      ; 5.326      ;
; 0.464  ; ir:U5|instruction[10]       ; gr:U12|gra_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.885      ; 5.822      ;
; 0.465  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.806      ; 5.754      ;
; 0.472  ; statectrl:U14|dbfbout_latch ; gr:U12|grc_latch[5] ; clk_divider:U1|clk_out     ; ir:U5|instruction[10] ; 0.000        ; 2.192      ; 2.896      ;
; 0.472  ; pc:U7|addr_latch[7]         ; gr:U12|grb_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.380      ; 4.074      ;
; 0.477  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.503      ; 5.463      ;
; 0.486  ; ir:U5|instruction[10]       ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.885      ; 5.844      ;
; 0.490  ; pc:U7|addr_latch[7]         ; gr:U12|gra_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.452      ; 3.664      ;
; 0.491  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.893      ; 5.367      ;
; 0.492  ; pc:U7|addr_latch[6]         ; gr:U12|grb_latch[6] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.380      ; 4.094      ;
; 0.492  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.821      ; 5.296      ;
; 0.493  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.807      ; 5.783      ;
; 0.502  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.885      ; 5.370      ;
; 0.528  ; pc:U7|addr_latch[4]         ; gr:U12|grc_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.464      ; 3.714      ;
; 0.533  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.543      ; 5.559      ;
; 0.534  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.509      ; 5.526      ;
; 0.537  ; dbufferb:U10|data_latch[4]  ; gr:U12|gra_latch[4] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.373      ; 2.142      ;
; 0.539  ; dbufferb:U10|data_latch[4]  ; gr:U12|gra_latch[4] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.371      ; 2.142      ;
; 0.545  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.502      ; 5.030      ;
; 0.567  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.534      ; 5.584      ;
; 0.579  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.879      ; 5.441      ;
; 0.580  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.815      ; 5.878      ;
; 0.588  ; pc:U7|addr_latch[3]         ; gr:U12|grb_latch[3] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.395      ; 4.205      ;
; 0.590  ; pc:U7|addr_latch[1]         ; gr:U12|grb_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.387      ; 4.199      ;
; 0.591  ; statectrl:U14|dbfbout_latch ; gr:U12|grc_latch[5] ; clk_divider:U1|clk_out     ; ir:U5|instruction[10] ; -0.500       ; 2.573      ; 2.896      ;
; 0.596  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.884      ; 5.463      ;
; 0.599  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.893      ; 5.475      ;
; 0.604  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.502      ; 5.589      ;
; 0.605  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.807      ; 5.395      ;
; 0.612  ; pc:U7|addr_latch[6]         ; gr:U12|gra_latch[6] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.453      ; 3.787      ;
; 0.615  ; pc:U7|addr_latch[7]         ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.076      ; 3.913      ;
; 0.621  ; ir:U5|instruction[10]       ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.884      ; 5.978      ;
; 0.625  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.806      ; 5.414      ;
; 0.636  ; pc:U7|addr_latch[2]         ; gr:U12|gra_latch[2] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.453      ; 3.811      ;
; 0.643  ; pc:U7|addr_latch[5]         ; gr:U12|grb_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.387      ; 4.252      ;
; 0.646  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.509      ; 5.138      ;
; 0.653  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.890      ; 5.526      ;
; 0.656  ; ir:U5|instruction[10]       ; gr:U12|gra_latch[3] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.893      ; 6.022      ;
; 0.657  ; ir:U5|instruction[10]       ; gr:U12|gra_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.878      ; 6.008      ;
; 0.660  ; statectrl:U14|enuart_latch  ; gr:U12|grc_latch[5] ; clk_divider:U1|clk_out     ; ir:U5|instruction[10] ; 0.000        ; 2.197      ; 3.089      ;
; 0.667  ; pc:U7|addr_latch[5]         ; gr:U12|gra_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.459      ; 3.848      ;
; 0.677  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.512      ; 5.672      ;
; 0.681  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.806      ; 5.970      ;
; 0.718  ; dbufferb:U10|data_latch[4]  ; gr:U12|grc_latch[4] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.378      ; 2.328      ;
; 0.720  ; dbufferb:U10|data_latch[4]  ; gr:U12|grc_latch[4] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.376      ; 2.328      ;
; 0.721  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.503      ; 5.207      ;
; 0.723  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.883      ; 5.589      ;
; 0.734  ; pc:U7|addr_latch[7]         ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.457      ; 3.913      ;
; 0.744  ; pc:U7|addr_latch[6]         ; gr:U12|grc_latch[6] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.076      ; 4.042      ;
; 0.744  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.502      ; 5.729      ;
; 0.761  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.815      ; 5.559      ;
; 0.768  ; ir:U5|instruction[10]       ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; -0.500       ; 4.503      ; 5.264      ;
+--------+-----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|enalu_latch'                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; -0.015 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.839      ; 4.105      ;
; 0.083  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 4.049      ; 4.413      ;
; 0.191  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.685      ; 4.157      ;
; 0.235  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.687      ; 4.203      ;
; 0.256  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.685      ; 4.222      ;
; 0.422  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.661      ; 4.364      ;
; 0.443  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 4.049      ; 4.763      ;
; 0.513  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.661      ; 4.455      ;
; 0.545  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.655      ; 4.481      ;
; 0.656  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.839      ; 4.766      ;
; 0.745  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.685      ; 4.211      ;
; 0.757  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.839      ; 4.377      ;
; 0.770  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 4.049      ; 4.600      ;
; 0.865  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.661      ; 4.797      ;
; 0.868  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.655      ; 4.794      ;
; 0.889  ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.068      ; 2.477      ;
; 0.899  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.687      ; 4.367      ;
; 0.919  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.685      ; 4.385      ;
; 0.927  ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.070      ; 2.517      ;
; 0.931  ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.812      ; 2.263      ;
; 0.974  ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.222      ; 2.716      ;
; 1.035  ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.128      ; 2.683      ;
; 1.141  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.661      ; 4.583      ;
; 1.144  ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.036      ; 2.700      ;
; 1.197  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.661      ; 4.639      ;
; 1.211  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 4.049      ; 5.031      ;
; 1.246  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.655      ; 4.682      ;
; 1.379  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 3.839      ; 4.989      ;
; 1.405  ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.002      ; 2.927      ;
; 1.463  ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.799      ; 2.782      ;
; 1.523  ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.413      ; 3.446      ;
; 1.591  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.685      ; 5.547      ;
; 1.607  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.265      ; 2.094      ;
; 1.610  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.685      ; 5.566      ;
; 1.628  ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.235      ; 3.373      ;
; 1.631  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 3.655      ; 5.057      ;
; 1.654  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 3.661      ; 5.086      ;
; 1.670  ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.623      ; 3.803      ;
; 1.680  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.544      ; 2.446      ;
; 1.718  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.687      ; 5.676      ;
; 1.725  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.483      ; 2.430      ;
; 1.815  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.661      ; 5.747      ;
; 1.848  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.469      ; 2.539      ;
; 1.863  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 4.049      ; 6.193      ;
; 1.879  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.469      ; 2.570      ;
; 1.906  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.228      ; 2.356      ;
; 1.916  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.746      ; 3.182      ;
; 1.923  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.265      ; 2.410      ;
; 1.938  ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.229      ; 3.677      ;
; 1.988  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.544      ; 2.754      ;
; 2.041  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.228      ; 2.491      ;
; 2.046  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.743      ; 3.309      ;
; 2.118  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.149      ; 2.287      ;
; 2.198  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.228      ; 2.648      ;
; 2.215  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.261      ; 2.698      ;
; 2.234  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.053      ; 2.287      ;
; 2.297  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.544      ; 3.063      ;
; 2.298  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.189      ; 2.507      ;
; 2.320  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.469      ; 3.011      ;
; 2.328  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.228      ; 2.778      ;
; 2.346  ; ir:U5|instruction[6]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 2.243      ; 4.099      ;
; 2.375  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 3.685      ; 5.831      ;
; 2.386  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.544      ; 3.152      ;
; 2.388  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.536      ; 3.444      ;
; 2.400  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.107      ; 4.017      ;
; 2.413  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.228      ; 2.863      ;
; 2.414  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.093      ; 2.507      ;
; 2.417  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 3.685      ; 5.873      ;
; 2.431  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.352      ; 3.303      ;
; 2.441  ; ir:U5|instruction[4]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 2.094      ; 4.045      ;
; 2.443  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.149      ; 2.612      ;
; 2.444  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; -0.500       ; 4.049      ; 6.274      ;
; 2.461  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.483      ; 3.166      ;
; 2.470  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 3.685      ; 6.436      ;
; 2.499  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.483      ; 3.204      ;
; 2.504  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.355      ; 3.379      ;
; 2.516  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 3.687      ; 6.484      ;
; 2.517  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.228      ; 2.967      ;
; 2.526  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.355      ; 3.401      ;
; 2.539  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.228      ; 2.989      ;
; 2.548  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.483      ; 3.253      ;
; 2.553  ; alu:U8|alu_result_latch[3]                                                                        ; alu:U8|zero_flag_latch     ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 0.398      ; 2.471      ;
; 2.559  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.053      ; 2.612      ;
; 2.571  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.228      ; 3.021      ;
; 2.576  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 3.661      ; 6.518      ;
; 2.579  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.157      ; 2.756      ;
; 2.588  ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.738      ; 3.846      ;
; 2.592  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 3.661      ; 6.534      ;
; 2.597  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.265      ; 3.084      ;
; 2.604  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.261      ; 3.087      ;
; 2.617  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 3.687      ; 6.075      ;
; 2.622  ; alu:U8|alu_result_latch[0]                                                                        ; alu:U8|zero_flag_latch     ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 0.430      ; 2.572      ;
; 2.639  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.317      ; 4.466      ;
; 2.641  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.228      ; 3.091      ;
; 2.651  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.469      ; 3.342      ;
; 2.659  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.261      ; 3.142      ;
; 2.670  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.261      ; 3.153      ;
; 2.687  ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.259      ; 4.456      ;
; 2.691  ; ir:U5|instruction[7]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 2.113      ; 4.314      ;
; 2.693  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.533      ; 3.746      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.007 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.837      ; 4.105      ;
; 0.105 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 4.047      ; 4.413      ;
; 0.213 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.683      ; 4.157      ;
; 0.257 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.685      ; 4.203      ;
; 0.278 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.683      ; 4.222      ;
; 0.444 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.659      ; 4.364      ;
; 0.445 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 4.047      ; 4.763      ;
; 0.535 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.659      ; 4.455      ;
; 0.567 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.653      ; 4.481      ;
; 0.658 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.837      ; 4.766      ;
; 0.747 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.683      ; 4.211      ;
; 0.759 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.837      ; 4.377      ;
; 0.772 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 4.047      ; 4.600      ;
; 0.867 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.659      ; 4.797      ;
; 0.870 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.653      ; 4.794      ;
; 0.891 ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.066      ; 2.477      ;
; 0.901 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.685      ; 4.367      ;
; 0.921 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.683      ; 4.385      ;
; 0.929 ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.068      ; 2.517      ;
; 0.933 ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.810      ; 2.263      ;
; 0.976 ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.220      ; 2.716      ;
; 1.037 ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.126      ; 2.683      ;
; 1.143 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.659      ; 4.583      ;
; 1.146 ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.034      ; 2.700      ;
; 1.199 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.659      ; 4.639      ;
; 1.213 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 4.047      ; 5.031      ;
; 1.248 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.653      ; 4.682      ;
; 1.381 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.837      ; 4.989      ;
; 1.407 ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.000      ; 2.927      ;
; 1.465 ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.797      ; 2.782      ;
; 1.525 ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.411      ; 3.446      ;
; 1.593 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.683      ; 5.547      ;
; 1.612 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.683      ; 5.566      ;
; 1.630 ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.233      ; 3.373      ;
; 1.633 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.653      ; 5.057      ;
; 1.656 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.659      ; 5.086      ;
; 1.672 ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.621      ; 3.803      ;
; 1.720 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.685      ; 5.676      ;
; 1.817 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.659      ; 5.747      ;
; 1.865 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 4.047      ; 6.193      ;
; 1.918 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.744      ; 3.182      ;
; 1.940 ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.227      ; 3.677      ;
; 2.048 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.741      ; 3.309      ;
; 2.122 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.145      ; 2.287      ;
; 2.234 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.053      ; 2.287      ;
; 2.302 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.185      ; 2.507      ;
; 2.348 ; ir:U5|instruction[6]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.241      ; 4.099      ;
; 2.377 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.683      ; 5.831      ;
; 2.390 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.534      ; 3.444      ;
; 2.402 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.105      ; 4.017      ;
; 2.414 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.093      ; 2.507      ;
; 2.419 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.683      ; 5.873      ;
; 2.433 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.350      ; 3.303      ;
; 2.443 ; ir:U5|instruction[4]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.092      ; 4.045      ;
; 2.446 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 4.047      ; 6.274      ;
; 2.447 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.145      ; 2.612      ;
; 2.472 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.683      ; 6.436      ;
; 2.506 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.353      ; 3.379      ;
; 2.518 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.685      ; 6.484      ;
; 2.528 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.353      ; 3.401      ;
; 2.559 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.053      ; 2.612      ;
; 2.578 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.659      ; 6.518      ;
; 2.583 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.153      ; 2.756      ;
; 2.590 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.736      ; 3.846      ;
; 2.594 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.659      ; 6.534      ;
; 2.619 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.685      ; 6.075      ;
; 2.641 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.315      ; 4.466      ;
; 2.689 ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.257      ; 4.456      ;
; 2.693 ; ir:U5|instruction[7]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.111      ; 4.314      ;
; 2.695 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.531      ; 3.746      ;
; 2.695 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.061      ; 2.756      ;
; 2.718 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.659      ; 6.148      ;
; 2.736 ; ir:U5|instruction[5]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.451      ; 4.697      ;
; 2.749 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.146      ; 2.915      ;
; 2.775 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.653      ; 6.709      ;
; 2.778 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.741      ; 4.039      ;
; 2.823 ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.259      ; 4.592      ;
; 2.839 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.744      ; 4.103      ;
; 2.847 ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.257      ; 4.614      ;
; 2.860 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.055      ; 2.915      ;
; 2.885 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.927      ; 4.322      ;
; 2.888 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.683      ; 6.852      ;
; 2.918 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.372      ; 3.810      ;
; 2.938 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.837      ; 7.056      ;
; 2.962 ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.233      ; 4.705      ;
; 2.966 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.347      ; 3.833      ;
; 2.968 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.146      ; 3.134      ;
; 3.003 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.356      ; 3.879      ;
; 3.015 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.683      ; 6.479      ;
; 3.032 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.501      ; 5.043      ;
; 3.043 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.921      ; 4.474      ;
; 3.079 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.055      ; 3.134      ;
; 3.081 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.685      ; 6.547      ;
; 3.124 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.348      ; 3.992      ;
; 3.124 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.659      ; 6.564      ;
; 3.135 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.534      ; 4.189      ;
; 3.142 ; gr:U12|grd_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.256      ; 3.918      ;
; 3.152 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.531      ; 4.203      ;
; 3.159 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.659      ; 6.599      ;
; 3.167 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.342      ; 4.029      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                            ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; 0.396 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.167      ; 0.795      ;
; 0.396 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.167      ; 0.795      ;
; 0.398 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.167      ; 0.797      ;
; 0.536 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.167      ; 0.935      ;
; 0.536 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.167      ; 0.935      ;
; 0.537 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.167      ; 0.936      ;
; 0.537 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.167      ; 0.936      ;
; 0.537 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.167      ; 0.936      ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.415 ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 3.459      ; 4.357      ;
; 0.452 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart:uart_inst|txd:inst2|txds           ; uart:uart_inst|txd:inst2|txds           ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|txd:inst2|state.x_idle   ; uart:uart_inst|txd:inst2|state.x_idle   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_inst|txd:inst2|xcnt16[2]      ; uart:uart_inst|txd:inst2|xcnt16[2]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_inst|txd:inst2|xcnt16[0]      ; uart:uart_inst|txd:inst2|xcnt16[0]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_inst|txd:inst2|xcnt16[1]      ; uart:uart_inst|txd:inst2|xcnt16[1]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_inst|txd:inst2|xcnt16[3]      ; uart:uart_inst|txd:inst2|xcnt16[3]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.758      ;
; 0.501 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.794      ;
; 0.518 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.811      ;
; 0.518 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.811      ;
; 0.519 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 0.812      ;
; 0.623 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.573      ; 1.408      ;
; 0.632 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.575      ; 1.419      ;
; 0.641 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.575      ; 1.428      ;
; 0.642 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.573      ; 1.427      ;
; 0.662 ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done ; uart:uart_inst|baud_gen:inst|bclk ; -0.500       ; 3.459      ; 4.104      ;
; 0.732 ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready  ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 3.465      ; 4.690      ;
; 0.735 ; statectrl:U14|txd_cmd_latch             ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.153      ; 2.120      ;
; 0.743 ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.056      ;
; 0.745 ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.058      ;
; 0.747 ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.100      ; 1.059      ;
; 0.753 ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.575      ; 1.540      ;
; 0.754 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.573      ; 1.539      ;
; 0.756 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.049      ;
; 0.760 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.575      ; 1.549      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.573      ; 1.548      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.573      ; 1.549      ;
; 0.765 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.080      ; 1.058      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_input'                                                                                                                                                 ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.443 ; clk_divider:U1|counter[0]                           ; clk_divider:U1|counter[0]                           ; clk_input    ; clk_input   ; 0.000        ; 0.103      ; 0.758      ;
; 0.508 ; clk_divider:U1|counter[5]                           ; clk_divider:U1|clk_out                              ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 0.802      ;
; 0.510 ; clk_divider:U1|counter[17]                          ; clk_divider:U1|counter[17]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 0.803      ;
; 0.618 ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.581      ; 1.411      ;
; 0.625 ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.581      ; 1.418      ;
; 0.628 ; uart:uart_inst|baud_gen:inst|cnt[30]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.579      ; 1.419      ;
; 0.629 ; uart:uart_inst|baud_gen:inst|cnt[28]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.579      ; 1.420      ;
; 0.634 ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.581      ; 1.427      ;
; 0.734 ; clk_divider:U1|counter[8]                           ; clk_divider:U1|counter[8]                           ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.028      ;
; 0.735 ; clk_divider:U1|counter[6]                           ; clk_divider:U1|counter[6]                           ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; clk_divider:U1|counter[4]                           ; clk_divider:U1|counter[4]                           ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.029      ;
; 0.737 ; clk_divider:U1|counter[14]                          ; clk_divider:U1|counter[14]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_divider:U1|counter[12]                          ; clk_divider:U1|counter[12]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_divider:U1|counter[10]                          ; clk_divider:U1|counter[10]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_divider:U1|counter[2]                           ; clk_divider:U1|counter[2]                           ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; clk_divider:U1|counter[7]                           ; clk_divider:U1|counter[7]                           ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.032      ;
; 0.739 ; clk_divider:U1|counter[16]                          ; clk_divider:U1|counter[16]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clk_divider:U1|counter[9]                           ; clk_divider:U1|counter[9]                           ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clk_divider:U1|counter[3]                           ; clk_divider:U1|counter[3]                           ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; clk_divider:U1|counter[15]                          ; clk_divider:U1|counter[15]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; clk_divider:U1|counter[13]                          ; clk_divider:U1|counter[13]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; clk_divider:U1|counter[11]                          ; clk_divider:U1|counter[11]                          ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; uart:uart_inst|baud_gen:inst|cnt[29]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.102      ; 1.055      ;
; 0.742 ; uart:uart_inst|baud_gen:inst|cnt[31]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.102      ; 1.056      ;
; 0.743 ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; uart:uart_inst|monostable_trigger:inst8|counter[20] ; uart:uart_inst|monostable_trigger:inst8|counter[20] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; uart:uart_inst|monostable_trigger:inst8|counter[30] ; uart:uart_inst|monostable_trigger:inst8|counter[30] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.056      ;
; 0.745 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_inst|monostable_trigger:inst8|counter[26] ; uart:uart_inst|monostable_trigger:inst8|counter[26] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_inst|monostable_trigger:inst8|counter[28] ; uart:uart_inst|monostable_trigger:inst8|counter[28] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.058      ;
; 0.746 ; clk_divider:U1|counter[5]                           ; clk_divider:U1|counter[5]                           ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.581      ; 1.539      ;
; 0.747 ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.100      ; 1.059      ;
; 0.749 ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; uart:uart_inst|monostable_trigger:inst8|counter[26] ; clk_input    ; clk_input   ; 0.000        ; 0.581      ; 1.542      ;
; 0.750 ; uart:uart_inst|baud_gen:inst|cnt[27]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.579      ; 1.541      ;
; 0.755 ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.581      ; 1.548      ;
; 0.757 ; clk_divider:U1|counter[1]                           ; clk_divider:U1|counter[1]                           ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.051      ;
; 0.758 ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; clk_input    ; clk_input   ; 0.000        ; 0.581      ; 1.551      ;
; 0.759 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; uart:uart_inst|baud_gen:inst|cnt[15]                ; uart:uart_inst|baud_gen:inst|cnt[15]                ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_inst|baud_gen:inst|cnt[0]                 ; uart:uart_inst|baud_gen:inst|cnt[0]                 ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_inst|baud_gen:inst|cnt[11]                ; uart:uart_inst|baud_gen:inst|cnt[11]                ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_inst|baud_gen:inst|cnt[13]                ; uart:uart_inst|baud_gen:inst|cnt[13]                ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_inst|baud_gen:inst|cnt[19]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; rom_new:U4|monostable_trigger:inst3|counter[18]     ; rom_new:U4|monostable_trigger:inst3|counter[18]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart:uart_inst|baud_gen:inst|cnt[21]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart:uart_inst|baud_gen:inst|cnt[27]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[19]     ; rom_new:U4|monostable_trigger:inst3|counter[19]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[20]     ; rom_new:U4|monostable_trigger:inst3|counter[20]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; rom_new:U4|monostable_trigger:inst3|counter[30]     ; rom_new:U4|monostable_trigger:inst3|counter[30]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|baud_gen:inst|cnt[2]                 ; uart:uart_inst|baud_gen:inst|cnt[2]                 ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|baud_gen:inst|cnt[7]                 ; uart:uart_inst|baud_gen:inst|cnt[7]                 ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|baud_gen:inst|cnt[16]                ; uart:uart_inst|baud_gen:inst|cnt[16]                ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.582      ; 1.556      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; uart:uart_inst|monostable_trigger:inst7|counter[20] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; uart:uart_inst|monostable_trigger:inst7|counter[30] ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[28]     ; rom_new:U4|monostable_trigger:inst3|counter[28]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[17]     ; rom_new:U4|monostable_trigger:inst3|counter[17]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[21]     ; rom_new:U4|monostable_trigger:inst3|counter[21]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[24]     ; rom_new:U4|monostable_trigger:inst3|counter[24]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[26]     ; rom_new:U4|monostable_trigger:inst3|counter[26]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; rom_new:U4|monostable_trigger:inst3|counter[29]     ; rom_new:U4|monostable_trigger:inst3|counter[29]     ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart:uart_inst|baud_gen:inst|cnt[18]                ; uart:uart_inst|baud_gen:inst|cnt[18]                ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.057      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.444 ; ram_new:U3|ram_ctrl:inst1|address_latch[7]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.442      ; 1.140      ;
; 0.478 ; ram_new:U3|ram_ctrl:inst1|address_latch[4]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.442      ; 1.174      ;
; 0.497 ; ram_new:U3|ram_ctrl:inst1|address_latch[0]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.464      ; 1.215      ;
; 0.719 ; ram_new:U3|ram_ctrl:inst1|address_latch[5]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.530      ; 1.503      ;
; 0.739 ; ram_new:U3|ram_ctrl:inst1|address_latch[6]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.489      ; 1.482      ;
; 0.769 ; ram_new:U3|ram_ctrl:inst1|address_latch[2]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.489      ; 1.512      ;
; 0.781 ; ram_new:U3|ram_ctrl:inst1|address_latch[3]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.487      ; 1.522      ;
; 0.798 ; ram_new:U3|ram_ctrl:inst1|address_latch[1]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.487      ; 1.539      ;
; 1.889 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 2.276      ; 4.680      ;
; 2.010 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.850      ; 3.114      ;
; 2.128 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; 2.276      ; 4.419      ;
; 2.308 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.850      ; 3.412      ;
; 2.316 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.850      ; 3.420      ;
; 2.328 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.850      ; 3.432      ;
; 2.355 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.850      ; 3.459      ;
; 2.450 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.850      ; 3.554      ;
; 2.505 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 2.276      ; 5.306      ;
; 2.541 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.850      ; 3.645      ;
; 2.557 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.035     ; 2.786      ;
; 2.586 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.850      ; 3.690      ;
; 2.608 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.030     ; 2.842      ;
; 2.823 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.709      ; 3.786      ;
; 2.885 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.680      ; 3.819      ;
; 2.924 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; 2.276      ; 5.225      ;
; 3.006 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -1.040     ; 2.230      ;
; 3.055 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.121     ; 3.198      ;
; 3.088 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.727      ; 4.069      ;
; 3.091 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.730      ; 4.075      ;
; 3.125 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.030     ; 3.359      ;
; 3.139 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.680      ; 4.073      ;
; 3.193 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.544      ; 3.991      ;
; 3.200 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.236     ; 1.728      ;
; 3.202 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.238     ; 1.728      ;
; 3.222 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.121     ; 3.365      ;
; 3.223 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.544      ; 4.021      ;
; 3.265 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.544      ; 4.063      ;
; 3.278 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.680      ; 4.212      ;
; 3.294 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.734      ; 4.282      ;
; 3.294 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.680      ; 4.228      ;
; 3.324 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.544      ; 4.122      ;
; 3.339 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.121     ; 3.482      ;
; 3.346 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.544      ; 4.144      ;
; 3.352 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.680      ; 4.286      ;
; 3.363 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -1.040     ; 2.587      ;
; 3.366 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -1.040     ; 2.590      ;
; 3.409 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.544      ; 4.207      ;
; 3.414 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -1.040     ; 2.638      ;
; 3.419 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.680      ; 4.353      ;
; 3.425 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.027     ; 3.662      ;
; 3.484 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -1.040     ; 2.708      ;
; 3.486 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.259     ; 1.991      ;
; 3.488 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.261     ; 1.991      ;
; 3.498 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -1.040     ; 2.722      ;
; 3.500 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -1.040     ; 2.724      ;
; 3.522 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.027     ; 3.759      ;
; 3.522 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.121     ; 3.665      ;
; 3.538 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.584     ; 1.718      ;
; 3.540 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.586     ; 1.718      ;
; 3.564 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.406     ; 1.922      ;
; 3.566 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.408     ; 1.922      ;
; 3.605 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.259     ; 2.110      ;
; 3.607 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.261     ; 2.110      ;
; 3.632 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.030     ; 3.866      ;
; 3.636 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.121     ; 3.779      ;
; 3.644 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.544      ; 4.442      ;
; 3.651 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.544      ; 4.449      ;
; 3.672 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.121     ; 3.815      ;
; 3.926 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; 0.012      ; 4.202      ;
; 3.936 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.230     ; 2.470      ;
; 3.937 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -1.040     ; 3.161      ;
; 3.938 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.232     ; 2.470      ;
; 4.087 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.121     ; 4.230      ;
; 4.122 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.261     ; 2.625      ;
; 4.124 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.263     ; 2.625      ;
; 4.147 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.121     ; 4.290      ;
; 4.160 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.023     ; 2.401      ;
; 4.181 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.236     ; 2.709      ;
; 4.183 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.238     ; 2.709      ;
; 4.436 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.134     ; 3.556      ;
; 4.467 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.033     ; 2.698      ;
; 4.472 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.134     ; 3.592      ;
; 4.531 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.023     ; 2.772      ;
; 4.542 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.024     ; 2.782      ;
; 4.555 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.296     ; 2.523      ;
; 4.573 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.023     ; 2.814      ;
; 4.616 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -2.062     ; 2.318      ;
; 4.710 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -2.062     ; 2.412      ;
; 4.746 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.024     ; 2.986      ;
; 4.751 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.029     ; 2.986      ;
; 4.754 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.134     ; 3.874      ;
; 4.781 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.305     ; 2.740      ;
; 4.803 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.296     ; 2.771      ;
; 4.811 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -2.052     ; 2.523      ;
; 4.826 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.134     ; 3.946      ;
; 4.856 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.023     ; 3.097      ;
; 4.869 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.134     ; 3.989      ;
; 4.887 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.304     ; 2.847      ;
; 4.894 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.134     ; 4.014      ;
; 4.922 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.311     ; 2.875      ;
; 4.941 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -2.061     ; 2.644      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|enirin_latch'                                                                                                                                                                             ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.497 ; ir:U5|state                                                                                       ; ir:U5|state           ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.049      ; 0.758      ;
; 1.648 ; ir:U5|state                                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.159      ; 2.019      ;
; 1.648 ; ir:U5|state                                                                                       ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.159      ; 2.019      ;
; 1.648 ; ir:U5|state                                                                                       ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.159      ; 2.019      ;
; 1.648 ; ir:U5|state                                                                                       ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.159      ; 2.019      ;
; 1.648 ; ir:U5|state                                                                                       ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.159      ; 2.019      ;
; 1.648 ; ir:U5|state                                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.159      ; 2.019      ;
; 1.653 ; ir:U5|state                                                                                       ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.103      ; 1.968      ;
; 1.735 ; ir:U5|state                                                                                       ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.108      ; 2.055      ;
; 1.735 ; ir:U5|state                                                                                       ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.108      ; 2.055      ;
; 2.350 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 4.508      ;
; 2.379 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.630      ; 4.482      ;
; 2.402 ; ir:U5|state                                                                                       ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.129      ; 2.743      ;
; 2.413 ; ir:U5|state                                                                                       ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.096      ; 2.721      ;
; 2.438 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 4.596      ;
; 2.549 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[9]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.634      ; 4.656      ;
; 2.590 ; ir:U5|state                                                                                       ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.039      ; 2.841      ;
; 2.590 ; ir:U5|state                                                                                       ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.039      ; 2.841      ;
; 2.590 ; ir:U5|state                                                                                       ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.039      ; 2.841      ;
; 2.590 ; ir:U5|state                                                                                       ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.039      ; 2.841      ;
; 2.590 ; ir:U5|state                                                                                       ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.039      ; 2.841      ;
; 2.590 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.685      ; 4.248      ;
; 2.630 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.630      ; 4.233      ;
; 2.700 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[7]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.204      ; 3.116      ;
; 2.740 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.685      ; 4.398      ;
; 2.817 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[5]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.259      ; 3.288      ;
; 2.847 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[9]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.634      ; 4.454      ;
; 2.885 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[1]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.259      ; 3.356      ;
; 2.890 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[15] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.565      ; 4.928      ;
; 2.910 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[4]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.229      ; 3.351      ;
; 2.966 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.655      ; 5.094      ;
; 2.985 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[2]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 5.143      ;
; 2.992 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[9]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.208      ; 3.412      ;
; 2.998 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[3]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 5.156      ;
; 3.002 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 5.160      ;
; 3.019 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[12] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.139      ; 3.370      ;
; 3.039 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[10] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.634      ; 5.146      ;
; 3.059 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[12] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.565      ; 5.097      ;
; 3.082 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 5.250      ;
; 3.142 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[15] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.565      ; 4.680      ;
; 3.147 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.655      ; 4.775      ;
; 3.155 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 5.313      ;
; 3.162 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[2]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.685      ; 4.820      ;
; 3.175 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 5.343      ;
; 3.189 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[9]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.634      ; 5.306      ;
; 3.212 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[15] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.139      ; 3.563      ;
; 3.214 ; gr:U12|grd_latch[7]                                                                               ; ir:U5|instruction[7]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; -0.767     ; 2.669      ;
; 3.216 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[10] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.634      ; 4.823      ;
; 3.235 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.637      ; 5.345      ;
; 3.244 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[6]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.259      ; 3.715      ;
; 3.255 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[3]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.685      ; 4.913      ;
; 3.256 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[12] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.565      ; 4.794      ;
; 3.265 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[2]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.259      ; 3.736      ;
; 3.272 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[14] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.565      ; 5.310      ;
; 3.277 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.685      ; 4.935      ;
; 3.279 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[13] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.565      ; 5.317      ;
; 3.284 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.676     ; 2.830      ;
; 3.290 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.626     ; 2.886      ;
; 3.319 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[10] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.208      ; 3.739      ;
; 3.320 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[14] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.139      ; 3.671      ;
; 3.340 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.565      ; 5.378      ;
; 3.351 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[3]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.259      ; 3.822      ;
; 3.377 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.685      ; 5.035      ;
; 3.407 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.626     ; 3.003      ;
; 3.424 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.630      ; 5.537      ;
; 3.429 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.637      ; 5.039      ;
; 3.453 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[14] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.565      ; 4.991      ;
; 3.461 ; ir:U5|instruction[7]                                                                              ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.080      ; 3.753      ;
; 3.473 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[13] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.565      ; 5.011      ;
; 3.478 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.621     ; 3.079      ;
; 3.501 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; -0.500       ; 1.685      ; 5.169      ;
; 3.508 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[4]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.651     ; 3.079      ;
; 3.512 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[0]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.259      ; 3.983      ;
; 3.514 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.677     ; 3.059      ;
; 3.523 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[2]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 5.691      ;
; 3.577 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.634      ; 5.694      ;
; 3.580 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.626     ; 3.176      ;
; 3.584 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.673     ; 3.133      ;
; 3.594 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.621     ; 3.195      ;
; 3.594 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; -0.500       ; 1.685      ; 5.262      ;
; 3.608 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[9]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; -0.500       ; 1.634      ; 5.225      ;
; 3.616 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.676     ; 3.162      ;
; 3.617 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.741     ; 3.098      ;
; 3.631 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.565      ; 5.169      ;
; 3.664 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[8]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.211      ; 4.087      ;
; 3.677 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[3]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.685      ; 5.845      ;
; 3.690 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.117      ; 4.019      ;
; 3.700 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[13] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.139      ; 4.051      ;
; 3.701 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.672     ; 3.251      ;
; 3.726 ; gr:U12|grd_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; -0.832     ; 3.116      ;
; 3.727 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[11] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.139      ; 4.078      ;
; 3.730 ; ir:U5|instruction[4]                                                                              ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.081      ; 4.023      ;
; 3.783 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.117      ; 4.112      ;
; 3.786 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; -0.047     ; 3.951      ;
; 3.796 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[15] ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.741     ; 3.277      ;
; 3.803 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; -0.102     ; 3.913      ;
; 3.808 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.055      ; 4.075      ;
; 3.812 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.073      ; 4.097      ;
; 3.817 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.681     ; 3.358      ;
; 3.827 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.136      ; 4.175      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|nextn_latch'                                                                                                   ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.524 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 0.785      ;
; 0.775 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.036      ;
; 0.776 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.037      ;
; 0.779 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.040      ;
; 0.779 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.040      ;
; 0.781 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.042      ;
; 0.781 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.042      ;
; 0.801 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.062      ;
; 1.124 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.391      ;
; 1.125 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.392      ;
; 1.127 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.394      ;
; 1.133 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.400      ;
; 1.134 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.401      ;
; 1.136 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.403      ;
; 1.136 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.403      ;
; 1.141 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.087     ; 1.266      ;
; 1.142 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.409      ;
; 1.143 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.410      ;
; 1.145 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.412      ;
; 1.255 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.522      ;
; 1.256 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.523      ;
; 1.258 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.525      ;
; 1.262 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.033     ; 1.441      ;
; 1.264 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.531      ;
; 1.265 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.532      ;
; 1.273 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.540      ;
; 1.274 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.541      ;
; 1.276 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.543      ;
; 1.282 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.549      ;
; 1.285 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.552      ;
; 1.332 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.058     ; 1.486      ;
; 1.395 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.662      ;
; 1.396 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.663      ;
; 1.404 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.671      ;
; 1.413 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.680      ;
; 1.416 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.683      ;
; 1.422 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.689      ;
; 1.427 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.087     ; 1.552      ;
; 1.429 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.087     ; 1.554      ;
; 1.438 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.087     ; 1.563      ;
; 1.487 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.087     ; 1.612      ;
; 1.510 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.087     ; 1.635      ;
; 1.535 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.802      ;
; 1.553 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.055      ; 1.820      ;
; 1.990 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.797     ; 1.415      ;
; 1.990 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.797     ; 1.415      ;
; 1.990 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.797     ; 1.415      ;
; 1.990 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.797     ; 1.415      ;
; 1.990 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.797     ; 1.415      ;
; 1.990 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.797     ; 1.415      ;
; 1.990 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.797     ; 1.415      ;
; 1.990 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.797     ; 1.415      ;
; 2.330 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.794     ; 1.758      ;
; 2.330 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.794     ; 1.758      ;
; 2.330 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.794     ; 1.758      ;
; 2.330 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.794     ; 1.758      ;
; 2.330 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.794     ; 1.758      ;
; 2.330 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.794     ; 1.758      ;
; 2.330 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.794     ; 1.758      ;
; 2.330 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.794     ; 1.758      ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_led'                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; 0.774 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.572      ; 1.558      ;
; 0.801 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.094      ;
; 0.819 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.112      ;
; 0.840 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.133      ;
; 0.902 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.080      ; 1.194      ;
; 0.910 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.080      ; 1.202      ;
; 0.914 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.080      ; 1.206      ;
; 0.933 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.080      ; 1.225      ;
; 1.017 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.572      ; 1.801      ;
; 1.110 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.080      ; 1.402      ;
; 1.117 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.080      ; 1.409      ;
; 1.156 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.449      ;
; 1.159 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.452      ;
; 1.160 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.453      ;
; 1.203 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.496      ;
; 1.224 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.517      ;
; 1.327 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.620      ;
; 1.465 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.758      ;
; 1.467 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.760      ;
; 1.509 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.080      ; 1.801      ;
; 1.511 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.080      ; 1.803      ;
; 1.512 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.080      ; 1.804      ;
; 1.515 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.080      ; 1.807      ;
; 4.166 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.039     ; 4.359      ;
; 4.747 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.530     ; 4.449      ;
; 4.751 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.531     ; 4.452      ;
; 4.759 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.530     ; 4.461      ;
; 4.788 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.531     ; 4.489      ;
; 4.796 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.530     ; 4.498      ;
; 4.832 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.531     ; 4.533      ;
; 4.962 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.531     ; 4.663      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.197 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 3.602      ; 5.314      ;
; 1.248 ; pc:U7|addr_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.176      ; 3.678      ;
; 1.337 ; pc:U7|addr_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.176      ; 3.767      ;
; 1.359 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 3.602      ; 4.976      ;
; 1.429 ; pc:U7|addr_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.176      ; 3.859      ;
; 1.572 ; pc:U7|addr_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.176      ; 4.002      ;
; 1.617 ; pc:U7|addr_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.176      ; 4.047      ;
; 1.659 ; pc:U7|addr_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.176      ; 4.089      ;
; 1.667 ; pc:U7|addr_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.176      ; 4.097      ;
; 1.684 ; pc:U7|addr_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.176      ; 4.114      ;
; 1.801 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.291      ; 3.356      ;
; 1.814 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 3.602      ; 5.941      ;
; 1.846 ; statectrl:U14|enuart_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.296      ; 3.406      ;
; 1.943 ; gr:U12|grd_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.205      ; 3.412      ;
; 2.013 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.296      ; 3.573      ;
; 2.061 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.035      ; 4.350      ;
; 2.129 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.006      ; 4.389      ;
; 2.160 ; ir:U5|instruction[6]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.006      ; 4.420      ;
; 2.182 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.060      ; 4.496      ;
; 2.214 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.870      ; 4.338      ;
; 2.233 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 3.602      ; 5.860      ;
; 2.250 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.286      ; 2.800      ;
; 2.297 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.053      ; 4.604      ;
; 2.313 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.299      ; 3.876      ;
; 2.400 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.056      ; 4.710      ;
; 2.431 ; gr:U12|grd_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.205      ; 3.900      ;
; 2.432 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.870      ; 4.556      ;
; 2.435 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.286      ; 2.985      ;
; 2.438 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.090      ; 2.292      ;
; 2.440 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.088      ; 2.292      ;
; 2.450 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.006      ; 4.710      ;
; 2.461 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.286      ; 3.011      ;
; 2.503 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.006      ; 4.763      ;
; 2.503 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.870      ; 4.627      ;
; 2.532 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.870      ; 4.656      ;
; 2.583 ; gr:U12|grd_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.205      ; 4.052      ;
; 2.584 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.067      ; 2.415      ;
; 2.585 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.080     ; 2.269      ;
; 2.586 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.065      ; 2.415      ;
; 2.587 ; ir:U5|instruction[1]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.006      ; 4.847      ;
; 2.587 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.082     ; 2.269      ;
; 2.636 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.870      ; 4.760      ;
; 2.653 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.870      ; 4.777      ;
; 2.655 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.870      ; 4.779      ;
; 2.657 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.205      ; 4.126      ;
; 2.675 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.286      ; 3.225      ;
; 2.707 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.286      ; 3.257      ;
; 2.731 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.006      ; 4.991      ;
; 2.738 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.286      ; 3.288      ;
; 2.749 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.870      ; 4.873      ;
; 2.796 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.286      ; 3.346      ;
; 2.814 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.338      ; 4.416      ;
; 2.824 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.096      ; 2.684      ;
; 2.825 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.286      ; 3.375      ;
; 2.826 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.094      ; 2.684      ;
; 2.827 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.299      ; 4.390      ;
; 2.831 ; gr:U12|grd_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.205      ; 4.300      ;
; 2.849 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.067      ; 2.680      ;
; 2.850 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.258     ; 2.356      ;
; 2.851 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.065      ; 2.680      ;
; 2.852 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.260     ; 2.356      ;
; 2.870 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.296      ; 4.430      ;
; 2.910 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.205      ; 4.379      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.245 ; gr:U12|grd_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.205      ; 4.714      ;
; 3.331 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.065      ; 3.160      ;
; 3.333 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.063      ; 3.160      ;
; 3.369 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.697     ; 2.936      ;
; 3.399 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.205      ; 4.868      ;
; 3.443 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.970     ; 2.737      ;
; 3.461 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.697     ; 3.028      ;
; 3.490 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.090      ; 3.344      ;
; 3.492 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.088      ; 3.344      ;
; 3.552 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.697     ; 3.119      ;
; 3.581 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.707     ; 3.138      ;
; 3.699 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.726     ; 2.737      ;
; 3.742 ; gr:U12|gra_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.736     ; 2.770      ;
; 3.829 ; gr:U12|gra_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.735     ; 2.858      ;
; 3.842 ; gr:U12|gra_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.736     ; 2.870      ;
; 3.850 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.194      ;
; 3.851 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.698     ; 3.417      ;
; 3.879 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.979     ; 3.164      ;
; 3.883 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.227      ;
; 3.989 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.703     ; 3.550      ;
; 4.012 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.970     ; 3.306      ;
; 4.058 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.698     ; 3.624      ;
; 4.065 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.409      ;
; 4.069 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.413      ;
; 4.071 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.970     ; 3.365      ;
; 4.100 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.697     ; 3.667      ;
; 4.125 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.469      ;
; 4.135 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.735     ; 3.164      ;
; 4.165 ; gr:U12|gra_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.749     ; 3.180      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 1.345 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 3.061      ; 4.931      ;
; 1.469 ; pc:U7|addr_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.635      ; 3.368      ;
; 1.490 ; pc:U7|addr_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.635      ; 3.389      ;
; 1.530 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 3.061      ; 4.616      ;
; 1.633 ; pc:U7|addr_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.635      ; 3.532      ;
; 1.652 ; pc:U7|addr_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.635      ; 3.551      ;
; 1.780 ; pc:U7|addr_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.635      ; 3.679      ;
; 1.817 ; pc:U7|addr_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.635      ; 3.716      ;
; 1.823 ; pc:U7|addr_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.635      ; 3.722      ;
; 1.891 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 3.061      ; 5.487      ;
; 2.052 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.750      ; 3.076      ;
; 2.067 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.755      ; 3.096      ;
; 2.100 ; pc:U7|addr_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.635      ; 3.999      ;
; 2.166 ; gr:U12|grd_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.664      ; 3.104      ;
; 2.236 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.755      ; 3.265      ;
; 2.271 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.512      ; 4.047      ;
; 2.282 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.494      ; 4.040      ;
; 2.313 ; ir:U5|instruction[6]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.465      ; 4.042      ;
; 2.328 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 3.061      ; 5.424      ;
; 2.367 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.329      ; 3.960      ;
; 2.380 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.465      ; 4.109      ;
; 2.405 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.519      ; 4.188      ;
; 2.405 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.664      ; 3.343      ;
; 2.406 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.329      ; 3.999      ;
; 2.477 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.465      ; 4.206      ;
; 2.501 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.255     ; 2.520      ;
; 2.536 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.758      ; 3.568      ;
; 2.563 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.515      ; 4.342      ;
; 2.588 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.255     ; 2.607      ;
; 2.659 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.451     ; 1.982      ;
; 2.661 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.453     ; 1.982      ;
; 2.681 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.255     ; 2.700      ;
; 2.724 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.329      ; 4.317      ;
; 2.738 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.621     ; 1.891      ;
; 2.740 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.623     ; 1.891      ;
; 2.750 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.465      ; 4.479      ;
; 2.755 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.329      ; 4.348      ;
; 2.768 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.465      ; 4.497      ;
; 2.786 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.329      ; 4.379      ;
; 2.801 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.758      ; 3.833      ;
; 2.810 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.664      ; 3.748      ;
; 2.818 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.329      ; 4.411      ;
; 2.834 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.664      ; 3.772      ;
; 2.838 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.255     ; 2.857      ;
; 2.877 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.255     ; 2.896      ;
; 2.881 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.465      ; 4.610      ;
; 2.904 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.329      ; 4.497      ;
; 2.946 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.255     ; 2.965      ;
; 2.959 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.255     ; 2.978      ;
; 2.994 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.664      ; 3.932      ;
; 3.000 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.474     ; 2.300      ;
; 3.000 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.799     ; 1.975      ;
; 3.002 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.476     ; 2.300      ;
; 3.002 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.801     ; 1.975      ;
; 3.037 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.797      ; 4.108      ;
; 3.047 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.445     ; 2.376      ;
; 3.048 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.255     ; 3.067      ;
; 3.049 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.447     ; 2.376      ;
; 3.091 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.755      ; 4.120      ;
; 3.100 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.474     ; 2.400      ;
; 3.102 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.476     ; 2.400      ;
; 3.131 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.664      ; 4.069      ;
; 3.165 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.329      ; 4.758      ;
; 3.305 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.476     ; 2.603      ;
; 3.307 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.478     ; 2.603      ;
; 3.343 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.238     ; 2.379      ;
; 3.549 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.664      ; 4.487      ;
; 3.653 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.451     ; 2.976      ;
; 3.655 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.453     ; 2.976      ;
; 3.661 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.664      ; 4.599      ;
; 3.666 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.511     ; 2.429      ;
; 3.684 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.238     ; 2.720      ;
; 3.705 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.238     ; 2.741      ;
; 3.814 ; gr:U12|gra_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.277     ; 2.311      ;
; 3.871 ; gr:U12|gra_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.277     ; 2.368      ;
; 3.898 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.349     ; 3.813      ;
; 3.922 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.267     ; 2.429      ;
; 3.937 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.349     ; 3.852      ;
; 3.944 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.349     ; 3.859      ;
; 3.986 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.511     ; 2.749      ;
; 3.997 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.248     ; 3.023      ;
; 4.014 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.239     ; 3.049      ;
; 4.052 ; gr:U12|gra_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.276     ; 2.550      ;
; 4.171 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.566     ; 2.379      ;
; 4.208 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.239     ; 3.243      ;
; 4.210 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.244     ; 3.240      ;
; 4.224 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.511     ; 2.987      ;
; 4.232 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.349     ; 4.147      ;
; 4.242 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.267     ; 2.749      ;
; 4.246 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.349     ; 4.161      ;
; 4.295 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.520     ; 3.049      ;
; 4.321 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.349     ; 4.236      ;
; 4.351 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.238     ; 3.387      ;
; 4.353 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.349     ; 4.268      ;
; 4.359 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.519     ; 3.114      ;
; 4.383 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.349     ; 4.298      ;
; 4.410 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.519     ; 3.165      ;
; 4.417 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.526     ; 3.165      ;
; 4.418 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.513     ; 3.179      ;
; 4.480 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.267     ; 2.987      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                    ; Launch Clock                     ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; 1.881 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.879      ; 4.233      ;
; 2.118 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.926      ; 4.517      ;
; 2.137 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.835      ; 4.445      ;
; 2.148 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.878      ; 4.499      ;
; 2.167 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.500      ; 2.879      ;
; 2.191 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.904      ; 4.568      ;
; 2.239 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.878      ; 4.590      ;
; 2.241 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.879      ; 4.093      ;
; 2.337 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.453      ; 3.002      ;
; 2.341 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.452      ; 3.005      ;
; 2.371 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.878      ; 4.222      ;
; 2.404 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.926      ; 4.303      ;
; 2.445 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.835      ; 4.253      ;
; 2.474 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.452      ; 3.138      ;
; 2.474 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.878      ; 4.325      ;
; 2.498 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.879      ; 4.850      ;
; 2.522 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.904      ; 4.399      ;
; 2.566 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.432     ; 2.356      ;
; 2.663 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.879      ; 5.025      ;
; 2.672 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.409      ; 3.293      ;
; 2.732 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.878      ; 5.093      ;
; 2.738 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.879      ; 4.590      ;
; 2.757 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.478      ; 3.447      ;
; 2.765 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.380     ; 2.607      ;
; 2.818 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.926      ; 5.217      ;
; 2.883 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.453      ; 3.548      ;
; 2.894 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.283      ; 3.389      ;
; 2.961 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.427     ; 2.756      ;
; 2.980 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.359      ; 3.551      ;
; 2.999 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.926      ; 4.898      ;
; 3.001 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.835      ; 5.319      ;
; 3.015 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -1.437     ; 1.800      ;
; 3.069 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.500      ; 3.781      ;
; 3.080 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.879      ; 5.442      ;
; 3.101 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.879      ; 4.963      ;
; 3.112 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.329      ; 3.653      ;
; 3.145 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.476     ; 2.891      ;
; 3.164 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.282      ; 3.658      ;
; 3.169 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.878      ; 5.030      ;
; 3.179 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.428     ; 2.973      ;
; 3.187 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.402     ; 3.007      ;
; 3.218 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.428     ; 3.012      ;
; 3.218 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.146      ; 3.576      ;
; 3.223 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.433     ; 3.012      ;
; 3.246 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.519     ; 2.949      ;
; 3.247 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.146      ; 3.605      ;
; 3.268 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.333      ; 3.813      ;
; 3.298 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.904      ; 5.685      ;
; 3.318 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.282      ; 3.812      ;
; 3.333 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.471     ; 3.084      ;
; 3.348 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.518     ; 3.052      ;
; 3.357 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.586     ; 1.493      ;
; 3.359 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.588     ; 1.493      ;
; 3.361 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.385     ; 3.198      ;
; 3.376 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.878      ; 5.737      ;
; 3.393 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.407     ; 3.208      ;
; 3.405 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.432     ; 3.195      ;
; 3.415 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.428     ; 3.209      ;
; 3.418 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.147      ; 3.777      ;
; 3.422 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.194      ; 3.828      ;
; 3.439 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -1.438     ; 2.223      ;
; 3.442 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.835      ; 5.260      ;
; 3.479 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.425     ; 3.276      ;
; 3.491 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.926      ; 5.900      ;
; 3.499 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.879      ; 5.361      ;
; 3.518 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.425     ; 3.315      ;
; 3.522 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -1.438     ; 2.306      ;
; 3.523 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.308      ; 4.043      ;
; 3.534 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -1.412     ; 2.344      ;
; 3.551 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.428     ; 3.345      ;
; 3.560 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.380     ; 3.402      ;
; 3.567 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.283      ; 4.062      ;
; 3.583 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.471     ; 3.334      ;
; 3.589 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.804     ; 1.507      ;
; 3.591 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.806     ; 1.507      ;
; 3.592 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.427     ; 3.387      ;
; 3.609 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.289      ; 4.110      ;
; 3.609 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.282      ; 4.103      ;
; 3.614 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.427     ; 3.409      ;
; 3.614 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.656     ; 1.680      ;
; 3.616 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.658     ; 1.680      ;
; 3.632 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.631     ; 1.723      ;
; 3.634 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.633     ; 1.723      ;
; 3.641 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.103      ; 3.956      ;
; 3.642 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.425     ; 3.439      ;
; 3.653 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.380     ; 3.495      ;
; 3.657 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -1.390     ; 2.489      ;
; 3.661 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.433     ; 3.450      ;
; 3.661 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.519     ; 3.364      ;
; 3.666 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.333      ; 4.211      ;
; 3.678 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.355      ; 4.245      ;
; 3.716 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.424     ; 3.514      ;
; 3.736 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.239      ; 4.187      ;
; 3.756 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.329      ; 4.297      ;
; 3.758 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.286      ; 4.256      ;
; 3.760 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.904      ; 5.647      ;
; 3.776 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.377     ; 3.621      ;
; 3.778 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.402     ; 3.598      ;
; 3.789 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.380     ; 3.631      ;
; 3.793 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.926      ; 6.202      ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 3.453 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.363     ; 3.301      ;
; 3.453 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.363     ; 3.301      ;
; 3.453 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.363     ; 3.301      ;
; 3.453 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.363     ; 3.301      ;
; 3.453 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.363     ; 3.301      ;
; 3.453 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.363     ; 3.301      ;
; 3.453 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.363     ; 3.301      ;
; 3.453 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.363     ; 3.301      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_input'                                                                                                                                                                      ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.188 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.975     ; 2.204      ;
; -2.188 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.975     ; 2.204      ;
; -2.188 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.975     ; 2.204      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[15]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[14]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[13]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[12]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[11]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[10]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[9]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[8]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[7]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[6]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[5]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[4]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[3]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[2]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.839 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[1]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.976     ; 1.854      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[31]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[30]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[29]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[28]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[27]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[26]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[25]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[23]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[22]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[21]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[20]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[19]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.707 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[18]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.494     ; 2.204      ;
; -1.557 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.975     ; 1.573      ;
; -1.406 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[0]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.543     ; 1.854      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -1.146 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 2.150      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.853 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.003      ; 1.857      ;
; -0.595 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.002      ; 1.598      ;
; -0.578 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.520      ; 3.860      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.564 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.528      ; 3.854      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.534 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.519      ; 3.815      ;
; -0.524 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.530      ; 3.816      ;
; -0.210 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.520      ; 3.992      ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'statectrl:U14|romin_latch'                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.901 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 1.000        ; -0.338     ; 1.564      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                       ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -0.782 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 1.000        ; -0.219     ; 1.564      ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                     ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; -0.527 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.879      ; 2.407      ;
; -0.527 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.879      ; 2.407      ;
; -0.527 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.879      ; 2.407      ;
; -0.527 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.879      ; 2.407      ;
; -0.458 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.877      ; 2.336      ;
; -0.458 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.877      ; 2.336      ;
; -0.458 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.877      ; 2.336      ;
; -0.458 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.877      ; 2.336      ;
; -0.295 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.871      ; 2.167      ;
; -0.295 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.871      ; 2.167      ;
; -0.270 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.872      ; 2.143      ;
; -0.270 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.872      ; 2.143      ;
; -0.270 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.872      ; 2.143      ;
; -0.270 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.872      ; 2.143      ;
; -0.270 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.872      ; 2.143      ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.001 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; 0.720      ; 1.710      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                       ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.397 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.975      ; 1.614      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                     ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.605 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.153      ; 1.990      ;
; 0.605 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.153      ; 1.990      ;
; 0.605 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.153      ; 1.990      ;
; 0.605 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.153      ; 1.990      ;
; 0.605 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.153      ; 1.990      ;
; 0.631 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.151      ; 2.014      ;
; 0.631 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.151      ; 2.014      ;
; 0.725 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.158      ; 2.115      ;
; 0.725 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.158      ; 2.115      ;
; 0.725 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.158      ; 2.115      ;
; 0.725 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.158      ; 2.115      ;
; 0.811 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.159      ; 2.202      ;
; 0.811 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.159      ; 2.202      ;
; 0.811 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.159      ; 2.202      ;
; 0.811 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.159      ; 2.202      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_input'                                                                                                                                                                      ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.640 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.627      ; 3.760      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.644 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.753      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.652 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.625      ; 3.770      ;
; 0.681 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.616      ; 3.790      ;
; 1.004 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.627      ; 3.624      ;
; 1.009 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.219      ; 1.460      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.014 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.623      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.042 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.625      ; 3.660      ;
; 1.057 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.616      ; 3.666      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.286 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.220      ; 1.738      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.524 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.221      ; 1.977      ;
; 1.765 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[0]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.270     ; 1.737      ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                       ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 1.191 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 0.000        ; -0.002     ; 1.421      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'statectrl:U14|romin_latch'                                                                                                                               ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 1.312 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 0.000        ; -0.123     ; 1.421      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.126  ; 0.361        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.126  ; 0.361        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.126  ; 0.361        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.126  ; 0.361        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.126  ; 0.361        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.126  ; 0.361        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.126  ; 0.361        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.126  ; 0.361        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.128  ; 0.363        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.391  ; 0.626        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.392  ; 0.627        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.392  ; 0.627        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.392  ; 0.627        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.392  ; 0.627        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.392  ; 0.627        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.392  ; 0.627        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.392  ; 0.627        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.392  ; 0.627        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.256  ; 0.491        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.256  ; 0.491        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.256  ; 0.491        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.256  ; 0.491        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.256  ; 0.491        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.256  ; 0.491        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.256  ; 0.491        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.256  ; 0.491        ; 0.235          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.273  ; 0.508        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.273  ; 0.508        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.273  ; 0.508        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.273  ; 0.508        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.273  ; 0.508        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.273  ; 0.508        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.273  ; 0.508        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.273  ; 0.508        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.205  ; 0.440        ; 0.235          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.208  ; 0.443        ; 0.235          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.307  ; 0.542        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.309  ; 0.544        ; 0.235          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.585  ; 0.585        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.215  ; 0.450        ; 0.235          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.297  ; 0.532        ; 0.235          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_input'                                                                             ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_input ; Rise       ; clk_input                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_led                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_out                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[0]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[10]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[11]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[12]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[13]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[14]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[15]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[16]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[17]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[1]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[2]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[3]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[4]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[5]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[6]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[7]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[8]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[9]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[24]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[25]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[26]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[27]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[28]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[29]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[30]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[31]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|bclk                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[16]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[17]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[18]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[19]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[20]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[21]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[22]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[23]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[24]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[25]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[26]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[27]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[28]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[29]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[30]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[31]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[20] ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'                                                                 ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|r_ready        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_sample ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_start  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_stop   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_wait   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_idle   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_shift  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_start  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_stop   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_wait   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_done       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txds           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[20]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[21]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[22]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[23]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[24]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[25]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[26]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[27]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[28]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[29]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[30]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[31]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[5]     ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'                                                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t17     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t18     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t3      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t4      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t5      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t7      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t8      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t9      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfaout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enirin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enuart_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ldpc_latch            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t10        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t11        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t13        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t17        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t18        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t4         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t5         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t7         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t8         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t9         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|nextn_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd1_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd2_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|txd_cmd_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|uart_reset_latch      ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ir:U5|instruction[10]'                                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]              ;
; -0.316 ; -0.096       ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]              ;
; -0.316 ; -0.096       ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]              ;
; -0.314 ; -0.094       ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]              ;
; -0.313 ; -0.093       ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]              ;
; -0.313 ; -0.093       ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]              ;
; -0.313 ; -0.093       ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]              ;
; -0.313 ; -0.093       ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]              ;
; -0.313 ; -0.093       ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]              ;
; -0.073 ; 0.147        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]              ;
; -0.073 ; 0.147        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]              ;
; -0.073 ; 0.147        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]              ;
; -0.073 ; 0.147        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]              ;
; -0.073 ; 0.147        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]              ;
; -0.073 ; 0.147        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]              ;
; -0.073 ; 0.147        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]              ;
; -0.073 ; 0.147        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]              ;
; -0.067 ; -0.067       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U11|grc_grwt[0]~clkctrl|inclk[0] ;
; -0.067 ; -0.067       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U11|grc_grwt[0]~clkctrl|outclk   ;
; -0.047 ; -0.047       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[0]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[3]|clk             ;
; -0.045 ; -0.045       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[7]|clk             ;
; -0.044 ; -0.044       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[1]|clk             ;
; -0.044 ; -0.044       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[2]|clk             ;
; -0.044 ; -0.044       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[4]|clk             ;
; -0.044 ; -0.044       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[5]|clk             ;
; -0.044 ; -0.044       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[6]|clk             ;
; 0.051  ; 0.051        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U11|grc_grwt[0]|combout          ;
; 0.059  ; 0.279        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]              ;
; 0.061  ; 0.281        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]              ;
; 0.061  ; 0.281        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]              ;
; 0.061  ; 0.281        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]              ;
; 0.061  ; 0.281        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]              ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]              ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]              ;
; 0.064  ; 0.284        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]              ;
; 0.082  ; 0.270        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]              ;
; 0.082  ; 0.270        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]              ;
; 0.082  ; 0.270        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]              ;
; 0.082  ; 0.270        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]              ;
; 0.082  ; 0.270        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]              ;
; 0.082  ; 0.270        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]              ;
; 0.082  ; 0.270        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]              ;
; 0.082  ; 0.270        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]              ;
; 0.100  ; 0.320        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]              ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]              ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]              ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]              ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]              ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]              ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]              ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]              ;
; 0.113  ; 0.301        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]              ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'                                                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state            ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]  ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]  ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]  ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]  ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]  ;
; 0.225  ; 0.445        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]   ;
; 0.225  ; 0.445        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state            ;
; 0.227  ; 0.447        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]   ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]   ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]  ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]   ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]   ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]   ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]   ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]   ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]   ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]   ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]   ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]   ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]   ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]   ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]   ;
; 0.350  ; 0.538        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]   ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]   ;
; 0.361  ; 0.549        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]   ;
; 0.364  ; 0.552        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]   ;
; 0.365  ; 0.553        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]   ;
; 0.365  ; 0.553        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state            ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]  ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]  ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]  ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]  ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]  ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk  ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk  ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk  ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk  ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk  ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk  ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk  ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk  ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk           ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk  ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q     ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk  ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk  ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk  ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk           ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk  ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk  ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk  ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk  ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk  ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk  ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk  ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'                                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.245  ; 0.465        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.343  ; 0.531        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.343  ; 0.531        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.344  ; 0.532        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datad            ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.413  ; 0.601        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.460  ; 0.460        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datad                ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datad                ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.537  ; 0.537        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datad            ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.159  ; 0.379        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.165  ; 0.385        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.165  ; 0.385        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.172  ; 0.392        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.172  ; 0.392        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.397  ; 0.585        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.416  ; 0.604        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.416  ; 0.604        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.429  ; 0.617        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.537  ; 0.537        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'                                                                         ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.157  ; 0.377        ; 0.220          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'                                                                  ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 1.162 ; 1.418 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 1.444 ; 1.325 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 7.607 ; 7.756 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 7.607 ; 7.756 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 6.887 ; 6.964 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 7.056 ; 7.190 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 7.116 ; 7.258 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 7.113 ; 7.246 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 6.834 ; 6.934 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 6.891 ; 6.981 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 7.029 ; 7.180 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 8.421 ; 8.423 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 7.296 ; 7.157 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 8.421 ; 8.423 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 7.268 ; 7.108 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 9.138 ; 9.338 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 6.568 ; 6.665 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 7.311 ; 7.456 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 6.620 ; 6.695 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 6.782 ; 6.911 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 6.840 ; 6.979 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 6.831 ; 6.960 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 6.568 ; 6.665 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 6.622 ; 6.709 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 6.756 ; 6.901 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 6.986 ; 6.830 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 7.013 ; 6.877 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 8.152 ; 8.156 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 6.986 ; 6.830 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 8.780 ; 8.973 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 34.02 MHz  ; 34.02 MHz       ; statectrl:U14|enalu_latch                 ;                                                ;
; 89.13 MHz  ; 89.13 MHz       ; ir:U5|instruction[10]                     ;                                                ;
; 150.9 MHz  ; 150.9 MHz       ; statectrl:U14|enirin_latch                ;                                                ;
; 180.21 MHz ; 180.21 MHz      ; uart:uart_inst|baud_gen:inst|bclk         ;                                                ;
; 185.53 MHz ; 185.53 MHz      ; statectrl:U14|dbfbin_latch                ;                                                ;
; 188.22 MHz ; 188.22 MHz      ; clk_divider:U1|clk_out                    ;                                                ;
; 206.83 MHz ; 206.83 MHz      ; rom_new:U4|monostable_trigger:inst3|pulse ;                                                ;
; 215.1 MHz  ; 215.1 MHz       ; clk_input                                 ;                                                ;
; 480.77 MHz ; 402.09 MHz      ; statectrl:U14|nextn_latch                 ; limit due to minimum period restriction (tmin) ;
; 521.38 MHz ; 402.09 MHz      ; clk_divider:U1|clk_led                    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                  ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; statectrl:U14|enalu_latch                 ; -15.369 ; -165.523      ;
; statectrl:U14|enirin_latch                ; -6.437  ; -90.295       ;
; statectrl:U14|dbfbin_latch                ; -6.282  ; -46.843       ;
; statectrl:U14|ramin_latch                 ; -5.388  ; -39.807       ;
; ir:U5|instruction[10]                     ; -5.110  ; -127.726      ;
; statectrl:U14|ramwt_latch                 ; -5.092  ; -5.328        ;
; clk_divider:U1|clk_led                    ; -5.087  ; -38.661       ;
; uart:uart_inst|baud_gen:inst|bclk         ; -4.793  ; -324.891      ;
; statectrl:U14|enled_latch                 ; -4.790  ; -4.790        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -4.523  ; -22.563       ;
; clk_divider:U1|clk_out                    ; -4.313  ; -149.618      ;
; clk_input                                 ; -3.649  ; -457.130      ;
; statectrl:U14|ramrd_latch                 ; -2.690  ; -21.520       ;
; statectrl:U14|nextn_latch                 ; -1.646  ; -13.168       ;
; uart:uart_inst|rxd:inst1|r_ready          ; -0.111  ; -0.553        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_divider:U1|clk_out                    ; -1.963 ; -1.963        ;
; ir:U5|instruction[10]                     ; -1.097 ; -6.286        ;
; statectrl:U14|enalu_latch                 ; -0.036 ; -0.036        ;
; statectrl:U14|dbfbin_latch                ; -0.023 ; -0.023        ;
; uart:uart_inst|rxd:inst1|r_ready          ; 0.373  ; 0.000         ;
; clk_input                                 ; 0.395  ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk         ; 0.401  ; 0.000         ;
; statectrl:U14|ramwt_latch                 ; 0.432  ; 0.000         ;
; statectrl:U14|enirin_latch                ; 0.445  ; 0.000         ;
; statectrl:U14|nextn_latch                 ; 0.483  ; 0.000         ;
; clk_divider:U1|clk_led                    ; 0.718  ; 0.000         ;
; rom_new:U4|monostable_trigger:inst3|pulse ; 1.012  ; 0.000         ;
; statectrl:U14|enled_latch                 ; 1.342  ; 0.000         ;
; statectrl:U14|ramin_latch                 ; 1.811  ; 0.000         ;
; statectrl:U14|ramrd_latch                 ; 3.175  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_input                         ; -1.991 ; -96.403       ;
; statectrl:U14|romin_latch         ; -0.646 ; -0.646        ;
; uart:uart_inst|txd:inst2|txd_done ; -0.536 ; -0.536        ;
; uart:uart_inst|baud_gen:inst|bclk ; -0.415 ; -4.070        ;
; uart:uart_inst|rxd:inst1|r_ready  ; 0.125  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                      ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; uart:uart_inst|rxd:inst1|r_ready  ; 0.334 ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk ; 0.459 ; 0.000         ;
; clk_input                         ; 0.715 ; 0.000         ;
; uart:uart_inst|txd:inst2|txd_done ; 1.003 ; 0.000         ;
; statectrl:U14|romin_latch         ; 1.114 ; 0.000         ;
+-----------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; rom_new:U4|monostable_trigger:inst3|pulse ; -3.201 ; -28.841       ;
; statectrl:U14|ramrd_latch                 ; -3.201 ; -25.608       ;
; statectrl:U14|ramwt_latch                 ; -3.201 ; -6.402        ;
; statectrl:U14|enled_latch                 ; -3.201 ; -3.201        ;
; clk_input                                 ; -3.000 ; -229.024      ;
; uart:uart_inst|baud_gen:inst|bclk         ; -1.487 ; -162.083      ;
; clk_divider:U1|clk_out                    ; -1.487 ; -120.447      ;
; ir:U5|instruction[10]                     ; -1.487 ; -75.316       ;
; statectrl:U14|enirin_latch                ; -1.487 ; -25.279       ;
; clk_divider:U1|clk_led                    ; -1.487 ; -19.331       ;
; uart:uart_inst|rxd:inst1|r_ready          ; -1.487 ; -13.383       ;
; statectrl:U14|enalu_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|nextn_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|ramin_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|romin_latch                 ; -1.487 ; -1.487        ;
; uart:uart_inst|txd:inst2|txd_done         ; -1.487 ; -1.487        ;
; statectrl:U14|dbfbin_latch                ; 0.373  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'                                                                                                                                                                                                   ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -15.369 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.912     ; 12.959     ;
; -15.295 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.911     ; 12.886     ;
; -15.084 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.622     ; 12.964     ;
; -15.057 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.716     ; 12.843     ;
; -15.042 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.946     ; 12.598     ;
; -14.901 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.939     ; 12.964     ;
; -14.890 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.715     ; 12.677     ;
; -14.875 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.945     ; 12.432     ;
; -14.702 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.809     ; 13.905     ;
; -14.679 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.426     ; 12.755     ;
; -14.664 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.656     ; 12.510     ;
; -14.645 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.946     ; 12.201     ;
; -14.623 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.918     ; 12.207     ;
; -14.618 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.911     ; 12.209     ;
; -14.592 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.919     ; 12.175     ;
; -14.583 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.626     ; 12.959     ;
; -14.500 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.648     ; 14.854     ;
; -14.496 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.743     ; 12.755     ;
; -14.481 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.973     ; 12.510     ;
; -14.478 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.945     ; 12.035     ;
; -14.445 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.722     ; 12.225     ;
; -14.440 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.715     ; 12.227     ;
; -14.430 ; statectrl:U14|enrom_latch                                                                         ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.725     ; 14.707     ;
; -14.430 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.952     ; 11.980     ;
; -14.426 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.809     ; 13.629     ;
; -14.425 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.945     ; 11.982     ;
; -14.414 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.723     ; 12.193     ;
; -14.401 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.919     ; 11.984     ;
; -14.399 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.953     ; 11.948     ;
; -14.322 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.452     ; 14.872     ;
; -14.307 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.682     ; 14.627     ;
; -14.297 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.613     ; 13.696     ;
; -14.296 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.626     ; 12.172     ;
; -14.282 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.615     ; 12.169     ;
; -14.282 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.843     ; 13.451     ;
; -14.271 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.430     ; 12.843     ;
; -14.267 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.656     ; 12.113     ;
; -14.256 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.660     ; 12.598     ;
; -14.248 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.613     ; 13.647     ;
; -14.233 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.704     ; 12.031     ;
; -14.233 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.843     ; 13.402     ;
; -14.225 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.032     ; 15.205     ;
; -14.223 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.723     ; 12.002     ;
; -14.208 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.953     ; 11.757     ;
; -14.206 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -1.721     ; 12.987     ;
; -14.199 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -1.714     ; 12.987     ;
; -14.198 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.809     ; 13.401     ;
; -14.118 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.430     ; 12.190     ;
; -14.113 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.943     ; 12.172     ;
; -14.107 ; statectrl:U14|enpcout_latch                                                                       ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.646     ; 14.463     ;
; -14.104 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.419     ; 12.187     ;
; -14.103 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.660     ; 11.945     ;
; -14.100 ; statectrl:U14|dbfaout_latch                                                                       ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.648     ; 14.454     ;
; -14.099 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.932     ; 12.169     ;
; -14.092 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.911     ; 11.683     ;
; -14.089 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.649     ; 11.942     ;
; -14.084 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.973     ; 12.113     ;
; -14.080 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.647     ; 14.435     ;
; -14.066 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.703     ; 11.865     ;
; -14.033 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.952     ; 11.583     ;
; -14.028 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.945     ; 11.585     ;
; -14.025 ; statectrl:U14|enrom_latch                                                                         ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.529     ; 14.498     ;
; -14.023 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.630     ; 11.895     ;
; -14.020 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.613     ; 13.419     ;
; -14.010 ; statectrl:U14|enrom_latch                                                                         ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.759     ; 14.253     ;
; -14.006 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; 0.164      ; 15.182     ;
; -14.005 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.843     ; 13.174     ;
; -14.002 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.953     ; 11.551     ;
; -13.991 ; ir:U5|instruction[2]                                                                              ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.066     ; 14.937     ;
; -13.989 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.809     ; 13.192     ;
; -13.935 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.747     ; 12.190     ;
; -13.934 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.906     ; 11.530     ;
; -13.921 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.736     ; 12.187     ;
; -13.920 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.977     ; 11.945     ;
; -13.914 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.715     ; 11.701     ;
; -13.910 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.682     ; 14.230     ;
; -13.906 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.966     ; 11.942     ;
; -13.899 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.945     ; 11.456     ;
; -13.891 ; gr:U12|grd_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.033     ; 13.860     ;
; -13.885 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.843     ; 13.054     ;
; -13.876 ; ir:U5|instruction[0]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.032     ; 14.856     ;
; -13.859 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.660     ; 12.201     ;
; -13.855 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.414     ; 11.943     ;
; -13.851 ; gr:U12|grd_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.033     ; 13.820     ;
; -13.850 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.648     ; 11.704     ;
; -13.845 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.434     ; 11.913     ;
; -13.841 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.905     ; 11.438     ;
; -13.840 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.451     ; 14.391     ;
; -13.840 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.947     ; 11.895     ;
; -13.839 ; ir:U5|instruction[1]                                                                              ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 1.000        ; -0.032     ; 14.819     ;
; -13.836 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.843     ; 13.005     ;
; -13.832 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.625     ; 12.209     ;
; -13.830 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.664     ; 11.668     ;
; -13.825 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.681     ; 14.146     ;
; -13.811 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -2.953     ; 11.360     ;
; -13.811 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.613     ; 13.210     ;
; -13.806 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -2.633     ; 12.175     ;
; -13.801 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -1.525     ; 12.778     ;
; -13.796 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; alu:U8|alu_result_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -1.843     ; 12.965     ;
; -13.794 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -1.518     ; 12.778     ;
+---------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node               ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -6.437 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.061     ; 3.888      ;
; -6.220 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.069     ; 3.663      ;
; -6.213 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.062     ; 3.663      ;
; -6.207 ; gr:U12|gra_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.061     ; 3.658      ;
; -6.140 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.962     ; 3.690      ;
; -5.923 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.970     ; 3.465      ;
; -5.904 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.798     ; 6.118      ;
; -5.853 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.067     ; 3.298      ;
; -5.842 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.780     ; 3.574      ;
; -5.822 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.772     ; 3.562      ;
; -5.808 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ir:U5|instruction[11] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.959     ; 4.871      ;
; -5.807 ; gr:U12|gra_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.015     ; 3.304      ;
; -5.780 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.995     ; 3.297      ;
; -5.759 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.798     ; 5.973      ;
; -5.748 ; gr:U12|gra_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.061     ; 3.199      ;
; -5.727 ; gr:U12|grc_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.016     ; 3.223      ;
; -5.694 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.798     ; 5.908      ;
; -5.680 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.699     ; 5.993      ;
; -5.675 ; gr:U12|gra_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.989     ; 3.198      ;
; -5.659 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.097     ; 3.574      ;
; -5.652 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.765     ; 3.399      ;
; -5.651 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.775     ; 3.888      ;
; -5.639 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.089     ; 3.562      ;
; -5.627 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.178     ; 6.471      ;
; -5.613 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[14] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.959     ; 4.676      ;
; -5.610 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[8]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.906     ; 4.726      ;
; -5.607 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.699     ; 5.920      ;
; -5.587 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[8]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.745     ; 5.854      ;
; -5.573 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.666     ; 3.419      ;
; -5.571 ; gr:U12|grc_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.061     ; 3.022      ;
; -5.570 ; gr:U12|gra_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.969     ; 3.113      ;
; -5.564 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.798     ; 5.778      ;
; -5.549 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.767     ; 3.294      ;
; -5.545 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.681     ; 3.376      ;
; -5.534 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[6]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.860     ; 4.696      ;
; -5.511 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ir:U5|instruction[3]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.860     ; 4.673      ;
; -5.492 ; gr:U12|grc_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.962     ; 3.042      ;
; -5.491 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[4]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.726     ; 5.777      ;
; -5.490 ; gr:U12|grc_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.970     ; 3.032      ;
; -5.481 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[12] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.959     ; 4.544      ;
; -5.478 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.797     ; 5.693      ;
; -5.476 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.695     ; 3.293      ;
; -5.469 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.082     ; 3.399      ;
; -5.447 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[10] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.747     ; 5.712      ;
; -5.445 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.723     ; 3.234      ;
; -5.427 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.776     ; 3.663      ;
; -5.413 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[15] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.959     ; 4.476      ;
; -5.408 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[4]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.887     ; 4.543      ;
; -5.396 ; gr:U12|grc_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.061     ; 2.847      ;
; -5.395 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[2]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.699     ; 5.708      ;
; -5.390 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.983     ; 3.419      ;
; -5.373 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[0]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.860     ; 4.535      ;
; -5.370 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.178     ; 6.214      ;
; -5.366 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.084     ; 3.294      ;
; -5.362 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.998     ; 3.376      ;
; -5.354 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.676     ; 3.690      ;
; -5.350 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.699     ; 5.663      ;
; -5.350 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[13] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.959     ; 4.413      ;
; -5.343 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.875     ; 5.480      ;
; -5.339 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.714     ; 3.137      ;
; -5.333 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.797     ; 5.548      ;
; -5.330 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.178     ; 6.174      ;
; -5.322 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.963     ; 2.871      ;
; -5.316 ; gr:U12|gra_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.962     ; 2.866      ;
; -5.315 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.178     ; 6.159      ;
; -5.306 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.011     ; 2.807      ;
; -5.302 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.051     ; 6.273      ;
; -5.293 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.012     ; 3.293      ;
; -5.287 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.666     ; 3.133      ;
; -5.282 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[11] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.875     ; 5.419      ;
; -5.278 ; ir:U5|instruction[0]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.178     ; 6.122      ;
; -5.271 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.129     ; 6.164      ;
; -5.268 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.797     ; 5.483      ;
; -5.264 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.776     ; 5.500      ;
; -5.262 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.040     ; 3.234      ;
; -5.260 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.875     ; 5.397      ;
; -5.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ir:U5|instruction[10] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.908     ; 4.369      ;
; -5.254 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.698     ; 5.568      ;
; -5.244 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.178     ; 6.088      ;
; -5.232 ; gr:U12|gra_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.010     ; 2.734      ;
; -5.226 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.963     ; 2.775      ;
; -5.223 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.051     ; 6.194      ;
; -5.208 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.677     ; 3.043      ;
; -5.203 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ir:U5|instruction[2]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -1.860     ; 4.365      ;
; -5.194 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.178     ; 6.038      ;
; -5.187 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[4]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.803     ; 5.396      ;
; -5.181 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.698     ; 5.495      ;
; -5.170 ; gr:U12|grd_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.183     ; 4.999      ;
; -5.167 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.102     ; 6.087      ;
; -5.156 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -3.031     ; 3.137      ;
; -5.152 ; gr:U12|gra_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.962     ; 2.702      ;
; -5.151 ; gr:U12|gra_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.056     ; 2.607      ;
; -5.149 ; gr:U12|grc_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -3.010     ; 2.651      ;
; -5.148 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.178     ; 5.992      ;
; -5.129 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.178     ; 5.973      ;
; -5.122 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[10] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.824     ; 5.310      ;
; -5.112 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.128     ; 6.006      ;
; -5.105 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[8]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.744     ; 5.373      ;
; -5.104 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -2.983     ; 3.133      ;
; -5.097 ; gr:U12|grc_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -2.962     ; 2.647      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -6.282 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.102      ; 6.811      ;
; -6.169 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.349     ; 4.333      ;
; -6.122 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.965      ; 6.623      ;
; -6.086 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.963      ; 6.592      ;
; -5.992 ; gr:U12|grb_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.182     ; 4.237      ;
; -5.990 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.198     ; 5.345      ;
; -5.970 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.219     ; 5.274      ;
; -5.930 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.196     ; 5.280      ;
; -5.857 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.718      ; 7.012      ;
; -5.856 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.103      ; 6.386      ;
; -5.851 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.036     ; 4.328      ;
; -5.841 ; gr:U12|grb_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.336     ; 4.048      ;
; -5.833 ; gr:U12|grc_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.014     ; 4.362      ;
; -5.831 ; gr:U12|grb_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.319     ; 4.048      ;
; -5.816 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.197     ; 5.328      ;
; -5.813 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.579      ; 6.945      ;
; -5.797 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.888      ; 6.221      ;
; -5.793 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.964      ; 6.456      ;
; -5.736 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.942      ; 6.191      ;
; -5.721 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.718      ; 6.876      ;
; -5.698 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.865      ; 6.076      ;
; -5.696 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.966      ; 6.198      ;
; -5.694 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.581      ; 6.821      ;
; -5.675 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.718      ; 6.830      ;
; -5.660 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.964      ; 6.167      ;
; -5.637 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.322     ; 4.328      ;
; -5.636 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.938      ; 6.143      ;
; -5.619 ; gr:U12|grc_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.300     ; 4.362      ;
; -5.563 ; gr:U12|gra_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.321     ; 4.255      ;
; -5.561 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.581      ; 6.688      ;
; -5.556 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.579      ; 6.688      ;
; -5.515 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.581      ; 6.642      ;
; -5.503 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.718      ; 6.658      ;
; -5.501 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.579      ; 6.633      ;
; -5.493 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.558      ; 6.574      ;
; -5.477 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.580      ; 6.766      ;
; -5.468 ; gr:U12|grb_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.331     ; 3.836      ;
; -5.464 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.579      ; 6.596      ;
; -5.464 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.886      ; 5.893      ;
; -5.442 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.768      ; 6.647      ;
; -5.417 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.940      ; 5.927      ;
; -5.402 ; gr:U12|gra_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.308     ; 4.137      ;
; -5.375 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.944      ; 5.832      ;
; -5.368 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.942      ; 5.823      ;
; -5.352 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.032     ; 4.333      ;
; -5.348 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.943      ; 5.804      ;
; -5.339 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.581      ; 6.466      ;
; -5.315 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.254      ; 6.192      ;
; -5.311 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.965      ; 5.975      ;
; -5.308 ; gr:U12|grc_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.875     ; 3.860      ;
; -5.298 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.629      ; 6.480      ;
; -5.282 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.631      ; 6.459      ;
; -5.279 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.223     ; 4.635      ;
; -5.272 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.887      ; 5.858      ;
; -5.260 ; gr:U12|grb_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.037     ; 3.846      ;
; -5.238 ; gr:U12|grc_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.039     ; 3.768      ;
; -5.225 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.221     ; 4.584      ;
; -5.222 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.554      ; 6.355      ;
; -5.219 ; gr:U12|grb_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.346     ; 3.443      ;
; -5.210 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.939      ; 5.718      ;
; -5.206 ; gr:U12|grd_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.579      ; 5.484      ;
; -5.175 ; gr:U12|grb_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.865     ; 4.237      ;
; -5.162 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.965      ; 5.663      ;
; -5.159 ; gr:U12|grd_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.557      ; 5.229      ;
; -5.147 ; gr:U12|grc_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.021     ; 3.825      ;
; -5.144 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.558      ; 6.225      ;
; -5.121 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.580      ; 6.410      ;
; -5.112 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.766      ; 6.315      ;
; -5.107 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.558      ; 6.188      ;
; -5.102 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.963      ; 5.608      ;
; -5.101 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.556      ; 6.237      ;
; -5.100 ; gr:U12|grb_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.346     ; 3.323      ;
; -5.094 ; gr:U12|grc_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.161     ; 3.860      ;
; -5.075 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.554      ; 6.208      ;
; -5.065 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.965      ; 5.573      ;
; -5.052 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.558      ; 6.133      ;
; -5.048 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.964      ; 5.711      ;
; -5.048 ; gr:U12|grc_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.724     ; 3.947      ;
; -5.038 ; gr:U12|grc_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.012     ; 3.562      ;
; -5.029 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.554      ; 6.162      ;
; -5.024 ; gr:U12|grc_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.325     ; 3.768      ;
; -5.024 ; gr:U12|grb_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.019     ; 4.048      ;
; -5.022 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.059     ; 4.400      ;
; -5.016 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.627      ; 6.196      ;
; -5.014 ; gr:U12|grb_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.002     ; 4.048      ;
; -5.013 ; gr:U12|gra_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.306     ; 3.906      ;
; -5.004 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.863      ; 5.437      ;
; -4.949 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.629      ; 6.124      ;
; -4.935 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.941      ; 5.446      ;
; -4.933 ; gr:U12|grc_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.307     ; 3.825      ;
; -4.931 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.580      ; 6.220      ;
; -4.920 ; gr:U12|grc_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.043     ; 3.447      ;
; -4.918 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 3.305      ; 7.890      ;
; -4.902 ; gr:U12|grd_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.717      ; 5.046      ;
; -4.889 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.255      ; 5.767      ;
; -4.885 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.580      ; 6.174      ;
; -4.873 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.554      ; 6.006      ;
; -4.849 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.608      ; 5.980      ;
; -4.834 ; gr:U12|grc_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.010     ; 3.947      ;
; -4.828 ; gr:U12|gra_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.009     ; 3.942      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -5.388 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.627     ; 4.783      ;
; -5.371 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.729     ; 3.154      ;
; -5.305 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.788     ; 3.029      ;
; -5.231 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.787     ; 2.956      ;
; -5.083 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.830     ; 2.765      ;
; -5.077 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.829     ; 2.760      ;
; -5.023 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.787     ; 2.748      ;
; -5.020 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.498     ; 3.034      ;
; -5.008 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.722     ; 2.798      ;
; -4.983 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.466     ; 5.529      ;
; -4.945 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.735     ; 2.722      ;
; -4.840 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.729     ; 2.623      ;
; -4.837 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.815     ; 3.034      ;
; -4.806 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.795     ; 2.523      ;
; -4.769 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.518     ; 5.263      ;
; -4.734 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.765     ; 2.481      ;
; -4.692 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.540     ; 2.664      ;
; -4.662 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.485     ; 2.689      ;
; -4.656 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.466     ; 5.202      ;
; -4.654 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.766     ; 2.400      ;
; -4.641 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.435     ; 2.718      ;
; -4.638 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.685     ; 3.975      ;
; -4.630 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.433     ; 2.709      ;
; -4.623 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.679     ; 3.966      ;
; -4.622 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.566     ; 5.068      ;
; -4.585 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.443     ; 3.154      ;
; -4.581 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.781     ; 2.312      ;
; -4.573 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.627     ; 3.968      ;
; -4.569 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.150      ; 5.741      ;
; -4.560 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.518     ; 5.054      ;
; -4.558 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.495     ; 5.075      ;
; -4.557 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.465     ; 5.104      ;
; -4.537 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.656     ; 3.903      ;
; -4.519 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.502     ; 3.029      ;
; -4.509 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.857     ; 2.664      ;
; -4.490 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.524     ; 4.978      ;
; -4.479 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.802     ; 2.689      ;
; -4.458 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.752     ; 2.718      ;
; -4.452 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.485     ; 2.479      ;
; -4.447 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.750     ; 2.709      ;
; -4.428 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.506     ; 2.434      ;
; -4.422 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.150      ; 5.594      ;
; -4.404 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.524     ; 4.892      ;
; -4.394 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.685     ; 3.731      ;
; -4.376 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.150      ; 5.548      ;
; -4.372 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.473     ; 2.411      ;
; -4.368 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.679     ; 3.711      ;
; -4.366 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.601     ; 4.777      ;
; -4.353 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.595     ; 4.770      ;
; -4.352 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.543     ; 4.821      ;
; -4.344 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.098      ; 5.464      ;
; -4.343 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.517     ; 4.838      ;
; -4.340 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.150      ; 5.512      ;
; -4.297 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.544     ; 2.765      ;
; -4.269 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.802     ; 2.479      ;
; -4.262 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.781     ; 1.993      ;
; -4.261 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.464     ; 4.809      ;
; -4.254 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.466     ; 4.800      ;
; -4.245 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.823     ; 2.434      ;
; -4.242 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.121      ; 5.385      ;
; -4.237 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.501     ; 2.748      ;
; -4.235 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.595     ; 4.652      ;
; -4.220 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.150      ; 5.392      ;
; -4.220 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -1.727     ; 3.515      ;
; -4.217 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.092      ; 5.331      ;
; -4.208 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.098      ; 5.328      ;
; -4.199 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.543     ; 4.668      ;
; -4.196 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.565     ; 4.643      ;
; -4.189 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.790     ; 2.411      ;
; -4.174 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.465     ; 4.721      ;
; -4.174 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.776     ; 1.910      ;
; -4.162 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.098      ; 5.282      ;
; -4.161 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.092      ; 5.275      ;
; -4.159 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -2.449     ; 2.722      ;
; -4.143 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.200      ; 5.365      ;
; -4.142 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; 0.500        ; -1.597     ; 3.057      ;
; -4.135 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; 0.500        ; -1.590     ; 3.057      ;
; -4.134 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.517     ; 4.629      ;
; -4.132 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.098      ; 5.252      ;
; -4.102 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -2.776     ; 1.838      ;
; -4.076 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.494     ; 4.594      ;
; -4.064 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.523     ; 4.553      ;
; -4.061 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.050      ; 5.133      ;
; -4.043 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.522     ; 4.533      ;
; -4.040 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -0.951     ; 4.101      ;
; -4.036 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.524     ; 4.524      ;
; -4.016 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.523     ; 4.505      ;
; -4.015 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.050      ; 5.087      ;
; -3.999 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.098      ; 5.119      ;
; -3.993 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.572     ; 4.433      ;
; -3.990 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.098      ; 5.110      ;
; -3.985 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.150      ; 5.157      ;
; -3.984 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.150      ; 5.156      ;
; -3.974 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramin_latch ; 1.000        ; -1.485     ; 3.501      ;
; -3.960 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.092      ; 5.074      ;
; -3.953 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.098      ; 5.073      ;
; -3.949 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.643     ; 4.318      ;
; -3.941 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.050      ; 5.013      ;
; -3.939 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.150      ; 5.111      ;
; -3.929 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.148      ; 5.099      ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ir:U5|instruction[10]'                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; -5.110 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.193     ; 3.419      ;
; -4.956 ; gr:U12|grc_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.199     ; 3.259      ;
; -4.930 ; gr:U12|grc_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.194     ; 3.238      ;
; -4.924 ; gr:U12|gra_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.193     ; 3.233      ;
; -4.893 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.201     ; 3.194      ;
; -4.851 ; gr:U12|gra_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.193     ; 3.160      ;
; -4.845 ; gr:U12|grc_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.194     ; 3.153      ;
; -4.771 ; gr:U12|gra_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.193     ; 3.080      ;
; -4.672 ; gr:U12|gra_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.200     ; 2.974      ;
; -4.667 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.070      ; 5.739      ;
; -4.652 ; gr:U12|grb_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.899     ; 3.255      ;
; -4.592 ; gr:U12|grc_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.201     ; 2.893      ;
; -4.584 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grd_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.091     ; 4.505      ;
; -4.577 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.070      ; 5.649      ;
; -4.567 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.070      ; 5.639      ;
; -4.560 ; gr:U12|grb_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.904     ; 3.158      ;
; -4.539 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.904     ; 3.137      ;
; -4.515 ; gr:U12|grb_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.912     ; 3.105      ;
; -4.481 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; gr:U12|grd_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.091     ; 4.402      ;
; -4.475 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grd_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.091     ; 4.396      ;
; -4.469 ; gr:U12|grb_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.216     ; 3.255      ;
; -4.460 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.897     ; 3.065      ;
; -4.452 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.070      ; 5.524      ;
; -4.421 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; gr:U12|grd_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.091     ; 4.342      ;
; -4.411 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[5] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.070      ; 5.483      ;
; -4.379 ; gr:U12|grc_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.193     ; 2.688      ;
; -4.377 ; gr:U12|grb_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.221     ; 3.158      ;
; -4.363 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.007     ; 5.358      ;
; -4.356 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.221     ; 3.137      ;
; -4.351 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 6.049      ;
; -4.332 ; gr:U12|grb_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.229     ; 3.105      ;
; -4.324 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.907     ; 3.419      ;
; -4.310 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.908     ; 2.904      ;
; -4.304 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 6.002      ;
; -4.277 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.214     ; 3.065      ;
; -4.228 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.782      ; 6.512      ;
; -4.225 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.070      ; 5.297      ;
; -4.185 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.071      ; 5.258      ;
; -4.178 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; gr:U12|grd_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.091     ; 4.099      ;
; -4.175 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.784      ; 6.461      ;
; -4.170 ; gr:U12|grc_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.913     ; 3.259      ;
; -4.151 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.071      ; 5.224      ;
; -4.151 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.007     ; 5.146      ;
; -4.144 ; gr:U12|grc_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.908     ; 3.238      ;
; -4.142 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.840      ;
; -4.141 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.071      ; 5.214      ;
; -4.136 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[0] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.834      ;
; -4.127 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.225     ; 2.904      ;
; -4.125 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.782      ; 6.409      ;
; -4.117 ; gr:U12|grb_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.897     ; 2.722      ;
; -4.103 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; gr:U12|grd_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.091     ; 4.024      ;
; -4.094 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grb_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.631      ; 5.237      ;
; -4.092 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grb_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.623      ; 5.227      ;
; -4.086 ; gr:U12|grc_latch[7]                                                                               ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.193     ; 2.395      ;
; -4.071 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.792      ; 6.365      ;
; -4.067 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; gr:U12|grd_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.091     ; 3.988      ;
; -4.059 ; gr:U12|grc_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.908     ; 3.153      ;
; -4.047 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.745      ;
; -4.036 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; gr:U12|grb_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.621      ; 5.169      ;
; -4.033 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; gr:U12|grd_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -1.091     ; 3.954      ;
; -4.008 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.796      ; 6.306      ;
; -4.006 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.704      ;
; -3.996 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.694      ;
; -3.995 ; ir:U5|instruction[0]                                                                              ; gr:U12|grd_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.693      ;
; -3.992 ; ir:U5|instruction[3]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.690      ;
; -3.985 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[5] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.071      ; 5.058      ;
; -3.979 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; gr:U12|grb_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.621      ; 5.112      ;
; -3.970 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.071      ; 5.043      ;
; -3.960 ; ir:U5|instruction[3]                                                                              ; gr:U12|grd_latch[6] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.658      ;
; -3.960 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; gr:U12|grb_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.621      ; 5.093      ;
; -3.959 ; gr:U12|gra_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.188     ; 2.273      ;
; -3.958 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grc_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 2.033      ; 6.493      ;
; -3.955 ; ir:U5|instruction[0]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.653      ;
; -3.955 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.007     ; 4.950      ;
; -3.950 ; ir:U5|instruction[3]                                                                              ; gr:U12|grd_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.648      ;
; -3.950 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.358     ; 4.094      ;
; -3.944 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[1] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; 0.070      ; 5.016      ;
; -3.934 ; gr:U12|grb_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -2.214     ; 2.722      ;
; -3.931 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.007     ; 4.926      ;
; -3.927 ; gr:U12|grc_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -2.193     ; 2.236      ;
; -3.912 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; gr:U12|grb_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.635      ; 5.059      ;
; -3.906 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[1] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.007     ; 4.901      ;
; -3.903 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grb_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.705      ; 6.110      ;
; -3.900 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.007     ; 4.895      ;
; -3.896 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|gra_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.791      ; 6.189      ;
; -3.882 ; gr:U12|grd_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -0.310     ; 4.574      ;
; -3.871 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grb_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.707      ; 6.080      ;
; -3.870 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[5] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.789      ; 6.161      ;
; -3.864 ; gr:U12|grb_latch[4]                                                                               ; gr:U12|grb_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.389     ; 3.977      ;
; -3.860 ; gr:U12|grd_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -0.310     ; 4.552      ;
; -3.859 ; ir:U5|instruction[2]                                                                              ; gr:U12|grb_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.400      ; 6.771      ;
; -3.850 ; ir:U5|instruction[1]                                                                              ; gr:U12|grd_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.548      ;
; -3.847 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.480     ; 3.869      ;
; -3.824 ; gr:U12|grb_latch[2]                                                                               ; gr:U12|grb_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.389     ; 3.937      ;
; -3.812 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; gr:U12|grc_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.872      ; 5.196      ;
; -3.806 ; gr:U12|grc_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.915     ; 2.893      ;
; -3.804 ; ir:U5|instruction[3]                                                                              ; gr:U12|grd_latch[5] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.686      ; 5.502      ;
; -3.802 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|gra_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.803      ; 6.107      ;
; -3.802 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grb_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 1.783      ; 6.087      ;
; -3.800 ; ir:U5|instruction[2]                                                                              ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 0.500        ; 2.398      ; 6.710      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                                                   ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -5.092 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.432     ; 3.209      ;
; -4.941 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.438     ; 3.052      ;
; -4.916 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.433     ; 3.032      ;
; -4.910 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.432     ; 3.027      ;
; -4.875 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.440     ; 2.984      ;
; -4.874 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.330     ; 4.603      ;
; -4.857 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.432     ; 2.974      ;
; -4.850 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.169     ; 5.730      ;
; -4.836 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.432     ; 2.953      ;
; -4.743 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.136     ; 3.156      ;
; -4.738 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.433     ; 2.854      ;
; -4.704 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.330     ; 4.433      ;
; -4.692 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.439     ; 2.802      ;
; -4.664 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.432     ; 2.781      ;
; -4.662 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.432     ; 2.779      ;
; -4.637 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.138     ; 3.048      ;
; -4.612 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.440     ; 2.721      ;
; -4.569 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.330     ; 4.298      ;
; -4.560 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.453     ; 3.156      ;
; -4.525 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.143     ; 2.931      ;
; -4.506 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.136     ; 2.919      ;
; -4.497 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.151     ; 2.895      ;
; -4.495 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.330     ; 4.224      ;
; -4.494 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.425     ; 2.618      ;
; -4.463 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.330     ; 4.192      ;
; -4.454 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.455     ; 3.048      ;
; -4.453 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.143     ; 2.859      ;
; -4.434 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.246     ; 5.237      ;
; -4.425 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.447      ; 5.931      ;
; -4.424 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.168     ; 5.305      ;
; -4.422 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.330     ; 4.151      ;
; -4.342 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.460     ; 2.931      ;
; -4.330 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.147     ; 2.732      ;
; -4.323 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.453     ; 2.919      ;
; -4.316 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.432     ; 2.433      ;
; -4.314 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.468     ; 2.895      ;
; -4.306 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.146     ; 3.209      ;
; -4.289 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.447      ; 5.795      ;
; -4.270 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.460     ; 2.859      ;
; -4.243 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.447      ; 5.749      ;
; -4.242 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.427     ; 2.364      ;
; -4.156 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.427     ; 2.278      ;
; -4.155 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.152     ; 3.052      ;
; -4.147 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.464     ; 2.732      ;
; -4.130 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.147     ; 3.032      ;
; -4.116 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -2.136     ; 2.529      ;
; -4.071 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.447      ; 5.577      ;
; -4.071 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.146     ; 2.974      ;
; -4.071 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.330     ; 3.800      ;
; -4.053 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -1.330     ; 3.782      ;
; -4.010 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.497      ; 5.566      ;
; -3.952 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.147     ; 2.854      ;
; -3.933 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.453     ; 2.529      ;
; -3.885 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.554     ; 4.380      ;
; -3.876 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.146     ; 2.779      ;
; -3.873 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.554     ; 4.368      ;
; -3.826 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.154     ; 2.721      ;
; -3.747 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.167     ; 4.629      ;
; -3.740 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.169     ; 4.620      ;
; -3.735 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; 2.034      ; 6.558      ;
; -3.680 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.495      ; 5.234      ;
; -3.575 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.242     ; 2.882      ;
; -3.568 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.235     ; 2.882      ;
; -3.530 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -2.146     ; 2.433      ;
; -3.486 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; 2.034      ; 6.809      ;
; -3.479 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.554     ; 3.974      ;
; -3.470 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.554     ; 3.965      ;
; -3.460 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.188     ; 3.321      ;
; -3.426 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.266     ; 2.709      ;
; -3.419 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.259     ; 2.709      ;
; -3.332 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.367      ; 4.758      ;
; -3.326 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.176     ; 4.199      ;
; -3.273 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.367      ; 4.699      ;
; -3.268 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.237     ; 2.580      ;
; -3.261 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.230     ; 2.580      ;
; -3.260 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.554     ; 3.755      ;
; -3.107 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.447      ; 4.613      ;
; -3.068 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.169     ; 3.948      ;
; -3.052 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.554     ; 3.547      ;
; -3.044 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.367      ; 4.470      ;
; -3.042 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.554     ; 3.537      ;
; -3.033 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.502      ; 4.594      ;
; -2.937 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.188     ; 2.798      ;
; -2.923 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.264     ; 2.208      ;
; -2.921 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.367      ; 4.347      ;
; -2.919 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.367      ; 4.345      ;
; -2.917 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.367      ; 4.343      ;
; -2.916 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.257     ; 2.208      ;
; -2.899 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.188     ; 2.760      ;
; -2.896 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.188     ; 2.757      ;
; -2.883 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.188     ; 2.744      ;
; -2.854 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.367      ; 4.280      ;
; -2.835 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.367      ; 4.261      ;
; -2.834 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.409     ; 1.974      ;
; -2.832 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -1.591     ; 1.790      ;
; -2.827 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.402     ; 1.974      ;
; -2.825 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -1.584     ; 1.790      ;
; -2.816 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.447      ; 4.322      ;
; -2.816 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.554     ; 3.311      ;
; -2.806 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -1.188     ; 2.667      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; -5.087 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.708     ; 5.381      ;
; -4.902 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.708     ; 5.196      ;
; -4.556 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.708     ; 4.850      ;
; -4.492 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.708     ; 4.786      ;
; -4.448 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.708     ; 4.742      ;
; -4.416 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.264     ; 5.154      ;
; -4.382 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.708     ; 4.676      ;
; -4.373 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.708     ; 4.667      ;
; -0.918 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.848      ;
; -0.888 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.818      ;
; -0.885 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.815      ;
; -0.869 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.798      ;
; -0.867 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.796      ;
; -0.866 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.795      ;
; -0.863 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.792      ;
; -0.863 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.792      ;
; -0.861 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.790      ;
; -0.710 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.640      ;
; -0.709 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.639      ;
; -0.706 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.636      ;
; -0.696 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.626      ;
; -0.686 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.615      ;
; -0.636 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.565      ;
; -0.563 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.372      ; 1.937      ;
; -0.555 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.485      ;
; -0.484 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.413      ;
; -0.469 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.398      ;
; -0.416 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.371      ; 1.789      ;
; -0.259 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.188      ;
; -0.171 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.101      ;
; -0.157 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.087      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                 ; Launch Clock                              ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; -4.793 ; gr:U12|grc_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.404     ; 3.891      ;
; -4.588 ; gr:U12|grc_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.411     ; 3.679      ;
; -4.576 ; gr:U12|gra_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.412     ; 3.666      ;
; -4.549 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.073     ; 5.478      ;
; -4.549 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.073     ; 5.478      ;
; -4.483 ; gr:U12|gra_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.405     ; 3.580      ;
; -4.454 ; gr:U12|grc_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.405     ; 3.551      ;
; -4.448 ; gr:U12|gra_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.404     ; 3.546      ;
; -4.342 ; gr:U12|gra_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.411     ; 3.433      ;
; -4.323 ; gr:U12|grc_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.405     ; 3.420      ;
; -4.299 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.858      ; 6.159      ;
; -4.284 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.111     ; 3.675      ;
; -4.262 ; gr:U12|grc_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.412     ; 3.352      ;
; -4.260 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[3] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 6.121      ;
; -4.249 ; gr:U12|gra_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.404     ; 3.347      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[0]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.218 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.071     ; 5.149      ;
; -4.216 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; uart:uart_inst|txd:inst2|txd_content[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.303     ; 4.925      ;
; -4.198 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.123     ; 3.577      ;
; -4.164 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[6] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 6.025      ;
; -4.164 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; uart:uart_inst|txd:inst2|txd_content[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.302     ; 4.874      ;
; -4.145 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; uart:uart_inst|txd:inst2|txd_content[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.302     ; 4.855      ;
; -4.122 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[0] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 5.983      ;
; -4.101 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.428     ; 3.675      ;
; -4.099 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[2] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 5.960      ;
; -4.098 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.561      ;
; -4.098 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.561      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.064 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.375      ; 5.441      ;
; -4.063 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.115     ; 3.450      ;
; -4.057 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.108     ; 3.451      ;
; -4.038 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.115     ; 3.425      ;
; -4.018 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; uart:uart_inst|txd:inst2|txd_content[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.302     ; 4.728      ;
; -4.015 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.440     ; 3.577      ;
; -4.007 ; gr:U12|grc_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.118     ; 3.891      ;
; -3.995 ; statectrl:U14|enrom_latch                                                                         ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.781      ; 5.778      ;
; -3.995 ; uart:uart_inst|txd:inst2|xbitcnt[20]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.072     ; 4.925      ;
; -3.995 ; uart:uart_inst|txd:inst2|xbitcnt[20]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.072     ; 4.925      ;
; -3.994 ; uart:uart_inst|txd:inst2|xbitcnt[18]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.457      ;
; -3.994 ; uart:uart_inst|txd:inst2|xbitcnt[18]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.457      ;
; -3.991 ; gr:U12|grb_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.108     ; 3.385      ;
; -3.987 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.475      ; 6.474      ;
; -3.983 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.474      ; 6.469      ;
; -3.980 ; gr:U12|grb_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.119     ; 3.363      ;
; -3.976 ; gr:U12|grc_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.404     ; 3.074      ;
; -3.935 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[5] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 5.796      ;
; -3.907 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; uart:uart_inst|txd:inst2|txd_content[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.302     ; 4.617      ;
; -3.888 ; uart:uart_inst|txd:inst2|xbitcnt[22]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.351      ;
; -3.888 ; uart:uart_inst|txd:inst2|xbitcnt[22]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.351      ;
; -3.880 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.432     ; 3.450      ;
; -3.874 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.425     ; 3.451      ;
; -3.857 ; uart:uart_inst|txd:inst2|xbitcnt[30]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.320      ;
; -3.857 ; uart:uart_inst|txd:inst2|xbitcnt[30]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.320      ;
; -3.855 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.432     ; 3.425      ;
; -3.853 ; uart:uart_inst|txd:inst2|xbitcnt[19]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.072     ; 4.783      ;
; -3.853 ; uart:uart_inst|txd:inst2|xbitcnt[19]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.072     ; 4.783      ;
; -3.849 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; uart:uart_inst|txd:inst2|txd_content[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.303     ; 4.558      ;
; -3.834 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[3] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.860      ; 5.696      ;
; -3.832 ; gr:U12|grc_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.405     ; 2.929      ;
; -3.829 ; uart:uart_inst|txd:inst2|xbitcnt[17]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.292      ;
; -3.829 ; uart:uart_inst|txd:inst2|xbitcnt[17]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.292      ;
; -3.826 ; uart:uart_inst|txd:inst2|xbitcnt[21]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.289      ;
; -3.826 ; uart:uart_inst|txd:inst2|xbitcnt[21]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.289      ;
; -3.817 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 5.678      ;
; -3.813 ; uart:uart_inst|txd:inst2|xbitcnt[28]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.276      ;
; -3.813 ; uart:uart_inst|txd:inst2|xbitcnt[28]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.539     ; 4.276      ;
; -3.808 ; gr:U12|grb_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.425     ; 3.385      ;
; -3.806 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[0] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 1.475      ; 6.293      ;
; -3.802 ; gr:U12|grc_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.125     ; 3.679      ;
; -3.801 ; gr:U12|grc_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -1.404     ; 2.899      ;
; -3.797 ; gr:U12|grb_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -1.436     ; 3.363      ;
; -3.783 ; uart:uart_inst|txd:inst2|xbitcnt[7]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.073     ; 4.712      ;
; -3.783 ; uart:uart_inst|txd:inst2|xbitcnt[7]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.073     ; 4.712      ;
; -3.774 ; statectrl:U14|enrom_latch                                                                         ; uart:uart_inst|txd:inst2|txd_content[2] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.782      ; 5.558      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -4.790 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.790     ; 3.539      ;
; -4.573 ; gr:U12|gra_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.798     ; 3.314      ;
; -4.568 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.796     ; 3.311      ;
; -4.563 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.791     ; 3.311      ;
; -4.557 ; gr:U12|gra_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.790     ; 3.306      ;
; -4.463 ; gr:U12|gra_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.790     ; 3.212      ;
; -4.418 ; gr:U12|gra_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.797     ; 3.160      ;
; -4.417 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.791     ; 3.165      ;
; -4.343 ; gr:U12|gra_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.790     ; 3.092      ;
; -4.338 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.798     ; 3.079      ;
; -4.279 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.473      ; 5.791      ;
; -4.264 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.496     ; 3.307      ;
; -4.221 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.688     ; 4.582      ;
; -4.196 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.688     ; 4.557      ;
; -4.195 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.509     ; 3.225      ;
; -4.172 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.501     ; 3.210      ;
; -4.161 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.688     ; 4.522      ;
; -4.157 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.688     ; 4.518      ;
; -4.140 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.790     ; 2.889      ;
; -4.132 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.501     ; 3.170      ;
; -4.081 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.813     ; 3.307      ;
; -4.061 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.494     ; 3.106      ;
; -4.056 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.505     ; 3.090      ;
; -4.022 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.688     ; 4.383      ;
; -4.012 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.826     ; 3.225      ;
; -4.004 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.504     ; 3.539      ;
; -3.989 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.818     ; 3.210      ;
; -3.984 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.089      ; 6.122      ;
; -3.980 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.790     ; 2.729      ;
; -3.975 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.396      ; 5.410      ;
; -3.949 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.818     ; 3.170      ;
; -3.878 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.811     ; 3.106      ;
; -3.873 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.822     ; 3.090      ;
; -3.864 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.494     ; 2.909      ;
; -3.831 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.474      ; 5.344      ;
; -3.782 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.510     ; 3.311      ;
; -3.780 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.688     ; 4.141      ;
; -3.777 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.505     ; 3.311      ;
; -3.777 ; gr:U12|gra_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.783     ; 2.533      ;
; -3.750 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.688     ; 4.111      ;
; -3.727 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.089      ; 5.865      ;
; -3.700 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.688     ; 4.061      ;
; -3.681 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.811     ; 2.909      ;
; -3.674 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.790     ; 2.423      ;
; -3.672 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.089      ; 5.810      ;
; -3.635 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.089      ; 5.773      ;
; -3.631 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.505     ; 3.165      ;
; -3.611 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.088      ; 4.738      ;
; -3.560 ; gr:U12|gra_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.785     ; 2.314      ;
; -3.552 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.512     ; 3.079      ;
; -3.520 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.088      ; 4.647      ;
; -3.514 ; gr:U12|gra_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.785     ; 2.268      ;
; -3.469 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.139      ; 5.657      ;
; -3.453 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.473      ; 4.965      ;
; -3.399 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -1.494     ; 2.444      ;
; -3.354 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.504     ; 2.889      ;
; -3.254 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.600     ; 3.193      ;
; -3.247 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.593     ; 3.193      ;
; -3.236 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.475      ; 4.750      ;
; -3.218 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.137      ; 5.404      ;
; -3.216 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.811     ; 2.444      ;
; -3.194 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.504     ; 2.729      ;
; -3.183 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 2.676      ; 6.638      ;
; -3.106 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.088      ; 4.233      ;
; -2.999 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.009      ; 5.057      ;
; -2.970 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 2.676      ; 6.925      ;
; -2.939 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.088      ; 4.066      ;
; -2.888 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -1.504     ; 2.423      ;
; -2.788 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.088      ; 3.915      ;
; -2.784 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.624     ; 2.699      ;
; -2.777 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.617     ; 2.699      ;
; -2.754 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.089      ; 4.892      ;
; -2.750 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.088      ; 3.877      ;
; -2.743 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.546     ; 3.236      ;
; -2.742 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.009      ; 4.800      ;
; -2.621 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.622     ; 2.538      ;
; -2.615 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.009      ; 4.673      ;
; -2.614 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.615     ; 2.538      ;
; -2.609 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.466      ; 4.114      ;
; -2.600 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.009      ; 4.658      ;
; -2.564 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.546     ; 3.057      ;
; -2.564 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.009      ; 4.622      ;
; -2.551 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.595     ; 2.495      ;
; -2.546 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.546     ; 3.039      ;
; -2.546 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.009      ; 4.604      ;
; -2.544 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.588     ; 2.495      ;
; -2.532 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.546     ; 3.025      ;
; -2.485 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.546     ; 2.978      ;
; -2.479 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.949     ; 2.069      ;
; -2.472 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.942     ; 2.069      ;
; -2.444 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.623     ; 2.360      ;
; -2.437 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.616     ; 2.360      ;
; -2.400 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.088      ; 3.527      ;
; -2.386 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.473      ; 3.898      ;
; -2.316 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.144      ; 4.509      ;
; -2.254 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.546     ; 2.747      ;
; -2.201 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.546     ; 2.694      ;
; -2.193 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.009      ; 4.251      ;
; -2.172 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 1.009      ; 4.230      ;
; -2.164 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 1.117      ; 4.330      ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -4.523 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.199     ; 3.873      ;
; -4.360 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.200     ; 3.709      ;
; -4.354 ; gr:U12|gra_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.199     ; 3.704      ;
; -4.306 ; gr:U12|gra_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.207     ; 3.648      ;
; -4.304 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.205     ; 3.648      ;
; -4.199 ; gr:U12|gra_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.199     ; 3.549      ;
; -4.194 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.200     ; 3.543      ;
; -4.120 ; gr:U12|gra_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.199     ; 3.470      ;
; -4.015 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.064      ; 6.128      ;
; -4.000 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.905     ; 3.644      ;
; -3.972 ; gr:U12|gra_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.206     ; 3.315      ;
; -3.969 ; gr:U12|grb_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.910     ; 3.608      ;
; -3.928 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.918     ; 3.559      ;
; -3.909 ; gr:U12|grb_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.910     ; 3.548      ;
; -3.898 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.903     ; 3.544      ;
; -3.898 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.199     ; 3.248      ;
; -3.892 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.207     ; 3.234      ;
; -3.862 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.903     ; 3.508      ;
; -3.835 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.894      ;
; -3.818 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.877      ;
; -3.817 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.222     ; 3.644      ;
; -3.797 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.856      ;
; -3.786 ; gr:U12|grb_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.227     ; 3.608      ;
; -3.781 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.199     ; 3.131      ;
; -3.745 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.235     ; 3.559      ;
; -3.737 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.913     ; 3.873      ;
; -3.726 ; gr:U12|grb_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.227     ; 3.548      ;
; -3.726 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.785      ;
; -3.717 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.680      ; 6.456      ;
; -3.717 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.776      ;
; -3.715 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.220     ; 3.544      ;
; -3.711 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.987      ; 5.747      ;
; -3.708 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.199     ; 3.058      ;
; -3.679 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.220     ; 3.508      ;
; -3.678 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.737      ;
; -3.610 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.914     ; 3.245      ;
; -3.580 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.065      ; 5.694      ;
; -3.574 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.914     ; 3.709      ;
; -3.548 ; gr:U12|gra_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.194     ; 2.903      ;
; -3.535 ; gr:U12|gra_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.192     ; 2.892      ;
; -3.518 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.919     ; 3.648      ;
; -3.460 ; ir:U5|instruction[1]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.680      ; 6.199      ;
; -3.430 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.489      ;
; -3.427 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.231     ; 3.245      ;
; -3.408 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.914     ; 3.543      ;
; -3.405 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.680      ; 6.144      ;
; -3.400 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.000      ; 4.459      ;
; -3.368 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.680      ; 6.107      ;
; -3.361 ; gr:U12|gra_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.194     ; 2.716      ;
; -3.317 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.679      ; 5.045      ;
; -3.202 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.730      ; 5.991      ;
; -3.165 ; gr:U12|grd_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.679      ; 4.893      ;
; -3.157 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.903     ; 2.803      ;
; -3.112 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.913     ; 3.248      ;
; -3.106 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.921     ; 3.234      ;
; -3.046 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.064      ; 5.159      ;
; -3.031 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.009     ; 3.571      ;
; -3.024 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.002     ; 3.571      ;
; -2.995 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.913     ; 3.131      ;
; -2.974 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.220     ; 2.803      ;
; -2.969 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.066      ; 5.084      ;
; -2.954 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.728      ; 5.741      ;
; -2.922 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.913     ; 3.058      ;
; -2.916 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 3.267      ; 6.972      ;
; -2.842 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.679      ; 4.570      ;
; -2.818 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.033     ; 3.334      ;
; -2.811 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.026     ; 3.334      ;
; -2.716 ; gr:U12|grd_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.679      ; 4.444      ;
; -2.703 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 3.267      ; 7.259      ;
; -2.589 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.679      ; 4.317      ;
; -2.556 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.057      ; 4.662      ;
; -2.553 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.600      ; 5.212      ;
; -2.551 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.680      ; 5.290      ;
; -2.501 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.045      ; 3.595      ;
; -2.483 ; gr:U12|grd_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.679      ; 4.211      ;
; -2.475 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.600      ; 5.134      ;
; -2.434 ; gr:U12|grd_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.679      ; 4.162      ;
; -2.377 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.600      ; 5.036      ;
; -2.373 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.600      ; 5.032      ;
; -2.361 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.600      ; 5.020      ;
; -2.354 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.031     ; 2.872      ;
; -2.347 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.024     ; 2.872      ;
; -2.343 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.045      ; 3.437      ;
; -2.309 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.004     ; 2.854      ;
; -2.302 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 0.003      ; 2.854      ;
; -2.300 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.045      ; 3.394      ;
; -2.288 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.045      ; 3.382      ;
; -2.282 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.600      ; 4.941      ;
; -2.276 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.358     ; 2.467      ;
; -2.269 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.351     ; 2.467      ;
; -2.262 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.045      ; 3.356      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.255 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.080     ; 3.119      ;
; -2.236 ; statectrl:U14|enuart_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.064      ; 4.349      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'                                                                                                                                          ;
+--------+-----------------------------------------------+--------------------------------+-----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                        ; Launch Clock                      ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------+-----------------------------------+------------------------+--------------+------------+------------+
; -4.313 ; statectrl:U14|current_state.t2                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 5.244      ;
; -4.082 ; ir:U5|instruction[14]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.622      ; 5.716      ;
; -3.974 ; ir:U5|instruction[14]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 5.597      ;
; -3.963 ; ir:U5|instruction[11]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.622      ; 5.597      ;
; -3.948 ; ir:U5|instruction[14]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.619      ; 5.579      ;
; -3.869 ; ir:U5|instruction[11]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 5.492      ;
; -3.829 ; ir:U5|instruction[11]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.619      ; 5.460      ;
; -3.816 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.074     ; 4.744      ;
; -3.790 ; ir:U5|instruction[15]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.622      ; 5.424      ;
; -3.770 ; ir:U5|instruction[13]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.622      ; 5.404      ;
; -3.766 ; ir:U5|instruction[14]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 5.388      ;
; -3.686 ; ir:U5|instruction[11]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 5.308      ;
; -3.675 ; ir:U5|instruction[12]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.622      ; 5.309      ;
; -3.658 ; ir:U5|instruction[13]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 5.281      ;
; -3.608 ; statectrl:U14|current_state.t1                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 4.539      ;
; -3.579 ; uart:uart_inst|monostable_trigger:inst8|pulse ; statectrl:U14|regrd1_latch     ; uart:uart_inst|rxd:inst1|r_ready  ; clk_divider:U1|clk_out ; 1.000        ; -1.115     ; 3.466      ;
; -3.577 ; statectrl:U14|current_state.t12               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.074     ; 4.505      ;
; -3.573 ; ir:U5|instruction[12]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 5.196      ;
; -3.562 ; statectrl:U14|current_state.t15               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.070     ; 4.494      ;
; -3.541 ; ir:U5|instruction[12]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.619      ; 5.172      ;
; -3.520 ; ir:U5|instruction[14]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 5.144      ;
; -3.509 ; ir:U5|instruction[14]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 5.132      ;
; -3.500 ; ir:U5|instruction[13]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.619      ; 5.131      ;
; -3.472 ; statectrl:U14|current_state.t14               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.086     ; 4.388      ;
; -3.450 ; ir:U5|instruction[13]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 5.072      ;
; -3.434 ; ir:U5|instruction[12]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 5.056      ;
; -3.414 ; statectrl:U14|current_state.t6                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 4.345      ;
; -3.412 ; ir:U5|instruction[15]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 5.035      ;
; -3.401 ; ir:U5|instruction[11]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 5.025      ;
; -3.390 ; ir:U5|instruction[11]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 5.013      ;
; -3.387 ; ir:U5|instruction[14]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 5.011      ;
; -3.345 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.072     ; 4.275      ;
; -3.328 ; ir:U5|instruction[14]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 4.951      ;
; -3.326 ; ir:U5|instruction[12]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.950      ;
; -3.312 ; ir:U5|instruction[11]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 4.934      ;
; -3.312 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|ramrd_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.067     ; 4.247      ;
; -3.298 ; statectrl:U14|current_state.t7                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 4.229      ;
; -3.284 ; statectrl:U14|current_state.t13               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 4.215      ;
; -3.278 ; ir:U5|instruction[15]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 4.900      ;
; -3.268 ; ir:U5|instruction[13]                         ; statectrl:U14|enled_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.626      ; 4.906      ;
; -3.268 ; ir:U5|instruction[11]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.892      ;
; -3.261 ; statectrl:U14|current_state.t17               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.072     ; 4.191      ;
; -3.256 ; statectrl:U14|counter[6]                      ; statectrl:U14|next_state.t1    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 4.187      ;
; -3.242 ; ir:U5|instruction[11]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 4.865      ;
; -3.238 ; ir:U5|instruction[11]                         ; statectrl:U14|txd_cmd_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.862      ;
; -3.231 ; statectrl:U14|counter[6]                      ; statectrl:U14|next_state.t18   ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 4.162      ;
; -3.228 ; ir:U5|instruction[11]                         ; statectrl:U14|uart_reset_latch ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.852      ;
; -3.228 ; statectrl:U14|current_state.t13               ; statectrl:U14|ramwt_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.068     ; 4.162      ;
; -3.219 ; ir:U5|instruction[14]                         ; statectrl:U14|uart_reset_latch ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.843      ;
; -3.209 ; statectrl:U14|current_state.t_rst_2           ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.070     ; 4.141      ;
; -3.199 ; statectrl:U14|current_state.t14               ; statectrl:U14|ramrd_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.068     ; 4.133      ;
; -3.193 ; ir:U5|instruction[13]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 4.816      ;
; -3.192 ; statectrl:U14|current_state.t11               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 4.123      ;
; -3.189 ; statectrl:U14|current_state.t14               ; statectrl:U14|ramwt_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 4.120      ;
; -3.186 ; ir:U5|instruction[12]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 4.808      ;
; -3.176 ; ir:U5|instruction[14]                         ; statectrl:U14|enled_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.626      ; 4.814      ;
; -3.174 ; ir:U5|instruction[13]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 4.796      ;
; -3.148 ; statectrl:U14|current_state.t17               ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 4.079      ;
; -3.119 ; ir:U5|instruction[14]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 4.741      ;
; -3.115 ; ir:U5|instruction[15]                         ; statectrl:U14|enled_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.626      ; 4.753      ;
; -3.107 ; ir:U5|instruction[13]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 4.730      ;
; -3.106 ; statectrl:U14|current_state.t12               ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.072     ; 4.036      ;
; -3.106 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|ramwt_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.070     ; 4.038      ;
; -3.102 ; ir:U5|instruction[12]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 4.725      ;
; -3.082 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[17]      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.074     ; 4.010      ;
; -3.072 ; ir:U5|instruction[13]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.696      ;
; -3.064 ; statectrl:U14|current_state.t14               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.085     ; 3.981      ;
; -3.053 ; ir:U5|instruction[15]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.619      ; 4.684      ;
; -3.045 ; statectrl:U14|current_state.t17               ; statectrl:U14|uart_reset_latch ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.071     ; 3.976      ;
; -3.044 ; ir:U5|instruction[13]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.668      ;
; -3.036 ; statectrl:U14|current_state.t13               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.072     ; 3.966      ;
; -3.033 ; ir:U5|instruction[12]                         ; statectrl:U14|enled_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.626      ; 4.671      ;
; -3.032 ; ir:U5|instruction[14]                         ; statectrl:U14|ramin_latch      ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 4.655      ;
; -3.028 ; ir:U5|instruction[15]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 4.651      ;
; -3.028 ; statectrl:U14|current_state.t12               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.073     ; 3.957      ;
; -3.013 ; ir:U5|instruction[15]                         ; statectrl:U14|txd_cmd_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.637      ;
; -3.001 ; ir:U5|instruction[13]                         ; statectrl:U14|uart_reset_latch ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.625      ;
; -2.995 ; uart:uart_inst|monostable_trigger:inst7|pulse ; statectrl:U14|txd_cmd_latch    ; uart:uart_inst|txd:inst2|txd_done ; clk_divider:U1|clk_out ; 1.000        ; -0.278     ; 3.729      ;
; -2.992 ; statectrl:U14|counter[3]                      ; statectrl:U14|next_state.t1    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.070     ; 3.924      ;
; -2.988 ; ir:U5|instruction[15]                         ; statectrl:U14|enpcout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 4.610      ;
; -2.982 ; ir:U5|instruction[15]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.611      ; 4.605      ;
; -2.980 ; ir:U5|instruction[12]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.604      ;
; -2.967 ; statectrl:U14|counter[3]                      ; statectrl:U14|next_state.t18   ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.070     ; 3.899      ;
; -2.966 ; statectrl:U14|current_state.t14               ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.084     ; 3.884      ;
; -2.960 ; ir:U5|instruction[14]                         ; statectrl:U14|next_state.t15   ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 4.582      ;
; -2.956 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|regrd1_latch     ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.072     ; 3.886      ;
; -2.955 ; ir:U5|instruction[11]                         ; statectrl:U14|next_state.t18   ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 4.577      ;
; -2.954 ; ir:U5|instruction[15]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.578      ;
; -2.948 ; statectrl:U14|current_state.t10               ; statectrl:U14|uart_reset_latch ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.072     ; 3.878      ;
; -2.932 ; statectrl:U14|current_state.t11               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.072     ; 3.862      ;
; -2.925 ; statectrl:U14|current_state.t16               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.085     ; 3.842      ;
; -2.922 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[16]      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.074     ; 3.850      ;
; -2.921 ; ir:U5|instruction[15]                         ; statectrl:U14|next_state.t18   ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 4.543      ;
; -2.921 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[19]      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.074     ; 3.849      ;
; -2.921 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[18]      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.074     ; 3.849      ;
; -2.920 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[14]      ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.074     ; 3.848      ;
; -2.919 ; ir:U5|instruction[15]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.543      ;
; -2.916 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|uart_reset_latch ; clk_divider:U1|clk_out            ; clk_divider:U1|clk_out ; 1.000        ; -0.072     ; 3.846      ;
; -2.914 ; ir:U5|instruction[11]                         ; statectrl:U14|next_state.t17   ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.612      ; 4.538      ;
; -2.912 ; ir:U5|instruction[13]                         ; statectrl:U14|enpcout_latch    ; statectrl:U14|enirin_latch        ; clk_divider:U1|clk_out ; 1.000        ; 0.610      ; 4.534      ;
+--------+-----------------------------------------------+--------------------------------+-----------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_input'                                                                                                                                                  ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.649 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 4.111      ;
; -3.649 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 4.111      ;
; -3.649 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 4.111      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[18]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[16]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[20]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[24]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[23]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[28]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[25]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[26]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.480 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[30]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.409      ;
; -3.477 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 3.939      ;
; -3.477 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 3.939      ;
; -3.477 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 3.939      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[18]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[16]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[20]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[24]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[23]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[28]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[25]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[26]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.463 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[30]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.392      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[7]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[6]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[9]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.452 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.368      ;
; -3.441 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[0]      ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.370      ;
; -3.433 ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; rom_new:U4|monostable_trigger:inst3|counter[0]      ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.362      ;
; -3.427 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[15]     ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.343      ;
; -3.411 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 3.873      ;
; -3.411 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 3.873      ;
; -3.411 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 3.873      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[1]  ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[5]  ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.387 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.541     ; 3.848      ;
; -3.384 ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.316      ;
; -3.384 ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.316      ;
; -3.384 ; uart:uart_inst|monostable_trigger:inst8|counter[4]  ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.070     ; 4.316      ;
; -3.372 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 3.834      ;
; -3.372 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 3.834      ;
; -3.372 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; clk_input    ; clk_input   ; 1.000        ; -0.540     ; 3.834      ;
; -3.371 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[0]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.287      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[18]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[16]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[20]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[24]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[23]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[28]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[25]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[26]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.361 ; uart:uart_inst|baud_gen:inst|cnt[24]                ; uart:uart_inst|baud_gen:inst|cnt[30]                ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 4.290      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[7]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[6]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[9]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
; -3.360 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; clk_input    ; clk_input   ; 1.000        ; -0.086     ; 4.276      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.690 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.515     ; 3.119      ;
; -2.690 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.515     ; 3.119      ;
; -2.690 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.515     ; 3.119      ;
; -2.690 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.515     ; 3.119      ;
; -2.690 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.515     ; 3.119      ;
; -2.690 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.515     ; 3.119      ;
; -2.690 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.515     ; 3.119      ;
; -2.690 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.515     ; 3.119      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'                                                                                                    ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; -1.646 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.860     ; 1.798      ;
; -1.646 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.860     ; 1.798      ;
; -1.646 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.860     ; 1.798      ;
; -1.646 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.860     ; 1.798      ;
; -1.646 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.860     ; 1.798      ;
; -1.646 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.860     ; 1.798      ;
; -1.646 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.860     ; 1.798      ;
; -1.646 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.860     ; 1.798      ;
; -1.230 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.861     ; 1.381      ;
; -1.230 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.861     ; 1.381      ;
; -1.230 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.861     ; 1.381      ;
; -1.230 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.861     ; 1.381      ;
; -1.230 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.861     ; 1.381      ;
; -1.230 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.861     ; 1.381      ;
; -1.230 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.861     ; 1.381      ;
; -1.230 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.861     ; 1.381      ;
; -1.080 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 2.054      ;
; -1.030 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 2.004      ;
; -0.991 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.965      ;
; -0.956 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.930      ;
; -0.954 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.928      ;
; -0.945 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.919      ;
; -0.905 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.879      ;
; -0.904 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.878      ;
; -0.866 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.840      ;
; -0.865 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.839      ;
; -0.834 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.245     ; 1.611      ;
; -0.830 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.804      ;
; -0.828 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.802      ;
; -0.824 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.798      ;
; -0.821 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.795      ;
; -0.819 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.793      ;
; -0.806 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.245     ; 1.583      ;
; -0.786 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.760      ;
; -0.779 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.753      ;
; -0.778 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.752      ;
; -0.765 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.245     ; 1.542      ;
; -0.763 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.245     ; 1.540      ;
; -0.747 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.721      ;
; -0.743 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.245     ; 1.520      ;
; -0.740 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.714      ;
; -0.739 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.713      ;
; -0.704 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.678      ;
; -0.704 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.678      ;
; -0.702 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.676      ;
; -0.701 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.675      ;
; -0.698 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.672      ;
; -0.695 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.669      ;
; -0.693 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.048     ; 1.667      ;
; -0.658 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.217     ; 1.463      ;
; -0.598 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.190     ; 1.430      ;
; -0.451 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.245     ; 1.228      ;
; -0.177 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.155      ;
; -0.171 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.149      ;
; -0.171 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.149      ;
; -0.169 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.147      ;
; -0.159 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.137      ;
; -0.154 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.132      ;
; -0.153 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.131      ;
; 0.154  ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 0.824      ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                             ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; -0.111 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.145     ; 0.968      ;
; -0.111 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.145     ; 0.968      ;
; -0.111 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.145     ; 0.968      ;
; -0.110 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.145     ; 0.967      ;
; -0.110 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.145     ; 0.967      ;
; 0.059  ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.145     ; 0.798      ;
; 0.061  ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.145     ; 0.796      ;
; 0.061  ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.145     ; 0.796      ;
+--------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'                                                                                                                               ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -1.963 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; 0.000        ; 2.201      ; 0.693      ;
; -1.487 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; -0.500       ; 2.201      ; 0.669      ;
; 0.240  ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.201      ; 2.886      ;
; 0.362  ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.201      ; 2.508      ;
; 0.375  ; ir:U5|instruction[10]               ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.203      ; 3.033      ;
; 0.402  ; statectrl:U14|enuart_latch          ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; statectrl:U14|regrd2_latch          ; statectrl:U14|regrd2_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; statectrl:U14|txd_cmd_latch         ; statectrl:U14|txd_cmd_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.430  ; statectrl:U14|enrom_latch           ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.044      ; 0.669      ;
; 0.463  ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 2.201      ; 3.109      ;
; 0.471  ; statectrl:U14|next_state.t5         ; statectrl:U14|current_state.t5      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.738      ;
; 0.472  ; statectrl:U14|next_state.t4         ; statectrl:U14|current_state.t4      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.739      ;
; 0.472  ; statectrl:U14|next_state.t15        ; statectrl:U14|current_state.t15     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.738      ;
; 0.474  ; statectrl:U14|next_state.t13        ; statectrl:U14|current_state.t13     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.740      ;
; 0.475  ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.201      ; 3.121      ;
; 0.528  ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.202      ; 3.175      ;
; 0.537  ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.201      ; 2.683      ;
; 0.565  ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; -0.500       ; 2.201      ; 2.711      ;
; 0.571  ; ir:U5|instruction[10]               ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.202      ; 3.228      ;
; 0.598  ; statectrl:U14|next_state.t9         ; statectrl:U14|current_state.t9      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.865      ;
; 0.605  ; statectrl:U14|next_state.t8         ; statectrl:U14|current_state.t8      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.872      ;
; 0.627  ; ir:U5|instruction[10]               ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.202      ; 3.284      ;
; 0.628  ; statectrl:U14|current_state.t4      ; statectrl:U14|next_state.t5         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.895      ;
; 0.629  ; statectrl:U14|current_state.t5      ; statectrl:U14|next_state.t6         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.896      ;
; 0.646  ; statectrl:U14|next_state.t_rst_2    ; statectrl:U14|current_state.t_rst_2 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.912      ;
; 0.646  ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.201      ; 3.302      ;
; 0.647  ; statectrl:U14|next_state.t16        ; statectrl:U14|current_state.t16     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.913      ;
; 0.647  ; statectrl:U14|next_state.t12        ; statectrl:U14|current_state.t12     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.914      ;
; 0.649  ; statectrl:U14|next_state.t7         ; statectrl:U14|current_state.t7      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.916      ;
; 0.654  ; statectrl:U14|current_state.t9      ; statectrl:U14|next_state.t10        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.921      ;
; 0.655  ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.210      ; 3.310      ;
; 0.657  ; statectrl:U14|current_state.t6      ; statectrl:U14|next_state.t7         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.924      ;
; 0.680  ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.213      ; 3.338      ;
; 0.681  ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; 0.000        ; 2.217      ; 3.353      ;
; 0.686  ; ir:U5|instruction[10]               ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.203      ; 3.344      ;
; 0.688  ; ir:U5|instruction[10]               ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.203      ; 2.846      ;
; 0.702  ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.217      ; 2.874      ;
; 0.705  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.972      ;
; 0.706  ; statectrl:U14|counter[15]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; statectrl:U14|counter[5]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.973      ;
; 0.707  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.974      ;
; 0.708  ; statectrl:U14|counter[1]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.975      ;
; 0.710  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.977      ;
; 0.711  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.978      ;
; 0.725  ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.201      ; 2.881      ;
; 0.738  ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.210      ; 2.893      ;
; 0.741  ; statectrl:U14|current_state.t11     ; statectrl:U14|dbfbin_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.007      ;
; 0.781  ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.213      ; 2.939      ;
; 0.800  ; statectrl:U14|current_state.t1      ; statectrl:U14|enpcout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.067      ;
; 0.824  ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; -0.500       ; 2.202      ; 2.971      ;
; 0.825  ; ir:U5|instruction[10]               ; statectrl:U14|uart_reset_latch      ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.203      ; 3.483      ;
; 0.830  ; statectrl:U14|next_state.t1         ; statectrl:U14|current_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.097      ;
; 0.841  ; statectrl:U14|current_state.t3      ; statectrl:U14|next_state.t4         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.108      ;
; 0.857  ; statectrl:U14|next_state.t18        ; statectrl:U14|current_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.124      ;
; 0.863  ; statectrl:U14|current_state.t8      ; statectrl:U14|next_state.t9         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.130      ;
; 0.864  ; ir:U5|instruction[10]               ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.202      ; 3.021      ;
; 0.873  ; ir:U5|instruction[10]               ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.203      ; 3.031      ;
; 0.889  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.156      ;
; 0.892  ; statectrl:U14|current_state.t2      ; statectrl:U14|next_state.t3         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.533      ; 1.620      ;
; 0.913  ; statectrl:U14|next_state.t3         ; statectrl:U14|current_state.t3      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.371     ; 0.737      ;
; 0.924  ; ir:U5|instruction[10]               ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.202      ; 3.081      ;
; 1.001  ; statectrl:U14|dbfaout_latch         ; statectrl:U14|dbfaout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.268      ;
; 1.018  ; statectrl:U14|counter[17]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.285      ;
; 1.020  ; ir:U5|instruction[10]               ; statectrl:U14|uart_reset_latch      ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 2.203      ; 3.178      ;
; 1.025  ; statectrl:U14|current_state.t12     ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.292      ;
; 1.025  ; ir:U5|instruction[10]               ; statectrl:U14|nextn_latch           ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 2.202      ; 3.682      ;
; 1.026  ; statectrl:U14|counter[0]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.293      ;
; 1.028  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.294      ;
; 1.028  ; statectrl:U14|counter[14]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.295      ;
; 1.029  ; statectrl:U14|regrd1_latch          ; statectrl:U14|regrd1_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.296      ;
; 1.029  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.296      ;
; 1.031  ; statectrl:U14|counter[4]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.298      ;
; 1.031  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.298      ;
; 1.032  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.299      ;
; 1.044  ; statectrl:U14|next_state.t17        ; statectrl:U14|current_state.t17     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.310      ;
; 1.044  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.311      ;
; 1.048  ; statectrl:U14|current_state.t14     ; statectrl:U14|dbfbout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.314      ;
; 1.049  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.315      ;
; 1.059  ; ir:U5|instruction[15]               ; statectrl:U14|dbfbout_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.805      ; 2.069      ;
; 1.059  ; statectrl:U14|counter[19]           ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.326      ;
; 1.064  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.331      ;
; 1.064  ; statectrl:U14|counter[18]           ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.331      ;
; 1.066  ; statectrl:U14|current_state.t_rst_2 ; statectrl:U14|next_state.t1         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.332      ;
; 1.071  ; statectrl:U14|current_state.t14     ; statectrl:U14|regwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.192      ; 1.458      ;
; 1.084  ; statectrl:U14|ldpc_latch            ; statectrl:U14|ldpc_latch            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.351      ;
; 1.108  ; statectrl:U14|counter[19]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.375      ;
; 1.111  ; statectrl:U14|counter[18]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.378      ;
; 1.121  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.387      ;
; 1.121  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.388      ;
; 1.122  ; statectrl:U14|counter[3]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.389      ;
; 1.123  ; statectrl:U14|next_state.t2         ; statectrl:U14|current_state.t2      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.389      ;
; 1.126  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.393      ;
; 1.130  ; statectrl:U14|counter[7]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.397      ;
; 1.142  ; statectrl:U14|current_state.t7      ; statectrl:U14|next_state.t8         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.409      ;
; 1.146  ; statectrl:U14|next_state.t11        ; statectrl:U14|current_state.t11     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.070      ; 1.411      ;
; 1.150  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.416      ;
; 1.150  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.417      ;
; 1.151  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.418      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ir:U5|instruction[10]'                                                                                                       ;
+--------+-----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node             ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+
; -1.097 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.467      ; 3.815      ;
; -0.652 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.459      ; 4.252      ;
; -0.627 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.466      ; 4.284      ;
; -0.548 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.461      ; 4.358      ;
; -0.491 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.466      ; 4.420      ;
; -0.419 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.466      ; 4.492      ;
; -0.390 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.466      ; 4.521      ;
; -0.368 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.181      ; 4.258      ;
; -0.355 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.461      ; 4.551      ;
; -0.341 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.472      ; 4.576      ;
; -0.321 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.474      ; 4.598      ;
; -0.311 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.181      ; 3.815      ;
; -0.285 ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.473      ; 4.633      ;
; -0.245 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.467      ; 4.667      ;
; -0.154 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.467      ; 4.258      ;
; -0.149 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.466      ; 4.762      ;
; -0.130 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.466      ; 4.781      ;
; -0.125 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.466      ; 4.786      ;
; -0.117 ; ir:U5|instruction[10]       ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.467      ; 4.785      ;
; -0.111 ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.474      ; 4.808      ;
; -0.067 ; pc:U7|addr_latch[5]         ; gr:U12|grc_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.839      ; 2.977      ;
; 0.016  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.170      ; 4.631      ;
; 0.029  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.177      ; 4.651      ;
; 0.060  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.177      ; 4.682      ;
; 0.111  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.185      ; 4.741      ;
; 0.147  ; pc:U7|addr_latch[5]         ; gr:U12|grc_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.125      ; 2.977      ;
; 0.182  ; dbufferb:U10|data_latch[5]  ; gr:U12|grc_latch[5] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.017      ; 1.414      ;
; 0.189  ; dbufferb:U10|data_latch[5]  ; gr:U12|grc_latch[5] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.010      ; 1.414      ;
; 0.199  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.487      ; 4.631      ;
; 0.207  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.172      ; 4.824      ;
; 0.210  ; pc:U7|addr_latch[4]         ; gr:U12|grb_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.147      ; 3.562      ;
; 0.212  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.494      ; 4.651      ;
; 0.234  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.170      ; 4.849      ;
; 0.243  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.494      ; 4.682      ;
; 0.265  ; pc:U7|addr_latch[4]         ; gr:U12|grc_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.844      ; 3.314      ;
; 0.279  ; ir:U5|instruction[10]       ; gr:U12|gra_latch[2] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.461      ; 5.175      ;
; 0.294  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.502      ; 4.741      ;
; 0.296  ; pc:U7|addr_latch[7]         ; gr:U12|grb_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.145      ; 3.646      ;
; 0.320  ; statectrl:U14|dbfbout_latch ; gr:U12|grc_latch[5] ; clk_divider:U1|clk_out     ; ir:U5|instruction[10] ; 0.000        ; 2.078      ; 2.613      ;
; 0.327  ; pc:U7|addr_latch[6]         ; gr:U12|grb_latch[6] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.145      ; 3.677      ;
; 0.329  ; pc:U7|addr_latch[4]         ; gr:U12|gra_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.124      ; 3.158      ;
; 0.340  ; ir:U5|instruction[10]       ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.181      ; 4.956      ;
; 0.343  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.502      ; 5.290      ;
; 0.348  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.494      ; 5.287      ;
; 0.353  ; ir:U5|instruction[10]       ; gr:U12|gra_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.466      ; 5.254      ;
; 0.359  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.487      ; 5.291      ;
; 0.366  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.181      ; 4.992      ;
; 0.367  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.180      ; 4.492      ;
; 0.368  ; ir:U5|instruction[10]       ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.466      ; 5.269      ;
; 0.374  ; dbufferb:U10|data_latch[4]  ; gr:U12|gra_latch[4] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.330      ; 1.919      ;
; 0.379  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.170      ; 4.994      ;
; 0.381  ; dbufferb:U10|data_latch[4]  ; gr:U12|gra_latch[4] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.323      ; 1.919      ;
; 0.390  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.489      ; 4.824      ;
; 0.399  ; pc:U7|addr_latch[1]         ; gr:U12|grb_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.152      ; 3.756      ;
; 0.404  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.494      ; 5.343      ;
; 0.406  ; pc:U7|addr_latch[3]         ; gr:U12|grb_latch[3] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.160      ; 3.771      ;
; 0.417  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.487      ; 4.849      ;
; 0.445  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.186      ; 4.576      ;
; 0.445  ; pc:U7|addr_latch[7]         ; gr:U12|gra_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.117      ; 3.267      ;
; 0.456  ; pc:U7|addr_latch[5]         ; gr:U12|grb_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 3.152      ; 3.813      ;
; 0.464  ; pc:U7|addr_latch[7]         ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.838      ; 3.507      ;
; 0.476  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.180      ; 5.101      ;
; 0.479  ; pc:U7|addr_latch[4]         ; gr:U12|grc_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.130      ; 3.314      ;
; 0.480  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.466      ; 4.891      ;
; 0.483  ; statectrl:U14|enuart_latch  ; gr:U12|grc_latch[5] ; clk_divider:U1|clk_out     ; ir:U5|instruction[10] ; 0.000        ; 2.085      ; 2.783      ;
; 0.511  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.459      ; 4.915      ;
; 0.513  ; ir:U5|instruction[10]       ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.467      ; 5.415      ;
; 0.515  ; ir:U5|instruction[10]       ; gr:U12|gra_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.459      ; 5.409      ;
; 0.524  ; dbufferb:U10|data_latch[4]  ; gr:U12|grc_latch[4] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.336      ; 2.075      ;
; 0.531  ; dbufferb:U10|data_latch[4]  ; gr:U12|grc_latch[4] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.329      ; 2.075      ;
; 0.534  ; statectrl:U14|dbfbout_latch ; gr:U12|grc_latch[5] ; clk_divider:U1|clk_out     ; ir:U5|instruction[10] ; -0.500       ; 2.364      ; 2.613      ;
; 0.534  ; ir:U5|instruction[10]       ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; -0.500       ; 4.467      ; 4.956      ;
; 0.541  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.181      ; 4.667      ;
; 0.547  ; ir:U5|instruction[10]       ; gr:U12|gra_latch[3] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.474      ; 5.456      ;
; 0.549  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.498      ; 4.992      ;
; 0.555  ; pc:U7|addr_latch[6]         ; gr:U12|gra_latch[6] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.119      ; 3.379      ;
; 0.562  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.487      ; 4.994      ;
; 0.566  ; pc:U7|addr_latch[6]         ; gr:U12|grc_latch[6] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.838      ; 3.609      ;
; 0.569  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.181      ; 5.195      ;
; 0.571  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.487      ; 5.503      ;
; 0.575  ; statectrl:U14|dbfbout_latch ; gr:U12|grb_latch[3] ; clk_divider:U1|clk_out     ; ir:U5|instruction[10] ; 0.000        ; 2.399      ; 3.189      ;
; 0.577  ; pc:U7|addr_latch[2]         ; gr:U12|gra_latch[2] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.119      ; 3.401      ;
; 0.595  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.489      ; 5.529      ;
; 0.595  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.466      ; 5.006      ;
; 0.609  ; statectrl:U14|ramrd_latch   ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.461      ; 5.015      ;
; 0.617  ; pc:U7|addr_latch[5]         ; gr:U12|gra_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.124      ; 3.446      ;
; 0.637  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.180      ; 4.762      ;
; 0.649  ; ir:U5|instruction[10]       ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; -0.500       ; 4.181      ; 4.785      ;
; 0.652  ; dbufferb:U10|data_latch[5]  ; gr:U12|gra_latch[5] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.016      ; 1.883      ;
; 0.656  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.180      ; 4.781      ;
; 0.658  ; statectrl:U14|ramrd_latch   ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 4.498      ; 5.601      ;
; 0.659  ; dbufferb:U10|data_latch[5]  ; gr:U12|gra_latch[5] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.009      ; 1.883      ;
; 0.661  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.180      ; 4.786      ;
; 0.668  ; dbufferb:U10|data_latch[6]  ; gr:U12|gra_latch[6] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.163      ; 2.046      ;
; 0.672  ; ir:U5|instruction[10]       ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.494      ; 5.601      ;
; 0.675  ; statectrl:U14|ramrd_latch   ; gr:U12|grc_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 4.188      ; 4.808      ;
; 0.675  ; dbufferb:U10|data_latch[6]  ; gr:U12|gra_latch[6] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.156      ; 2.046      ;
; 0.676  ; dbufferb:U10|data_latch[7]  ; gr:U12|gra_latch[7] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.325      ; 2.216      ;
; 0.678  ; ir:U5|instruction[10]       ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 4.466      ; 5.579      ;
; 0.678  ; pc:U7|addr_latch[7]         ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 3.124      ; 3.507      ;
+--------+-----------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; -0.036 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.436      ; 3.660      ;
; 0.070  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 3.948      ;
; 0.153  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.292      ; 3.705      ;
; 0.201  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.293      ; 3.754      ;
; 0.212  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.291      ; 3.763      ;
; 0.363  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 4.231      ;
; 0.389  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.269      ; 3.918      ;
; 0.466  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.266      ; 3.992      ;
; 0.474  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 3.264      ; 3.998      ;
; 0.565  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.436      ; 4.251      ;
; 0.751  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.266      ; 4.267      ;
; 0.756  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.264      ; 4.270      ;
; 0.911  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.292      ; 3.963      ;
; 0.912  ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.771      ; 2.203      ;
; 0.922  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.436      ; 4.118      ;
; 0.941  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 4.319      ;
; 0.965  ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.772      ; 2.257      ;
; 0.992  ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.518      ; 2.030      ;
; 1.000  ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.914      ; 2.434      ;
; 1.067  ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.799      ; 2.386      ;
; 1.073  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.293      ; 4.126      ;
; 1.084  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.291      ; 4.135      ;
; 1.159  ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.736      ; 2.415      ;
; 1.283  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.266      ; 4.309      ;
; 1.353  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.269      ; 4.382      ;
; 1.370  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 3.264      ; 4.394      ;
; 1.395  ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.702      ; 2.617      ;
; 1.410  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.291      ; 4.951      ;
; 1.422  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.292      ; 4.964      ;
; 1.440  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.242      ; 1.887      ;
; 1.468  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.510      ; 2.183      ;
; 1.468  ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.503      ; 2.491      ;
; 1.472  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 4.840      ;
; 1.475  ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.094      ; 3.079      ;
; 1.528  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.293      ; 5.071      ;
; 1.530  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.452      ; 2.187      ;
; 1.571  ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.924      ; 3.005      ;
; 1.579  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 3.436      ; 4.765      ;
; 1.607  ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.276      ; 3.393      ;
; 1.615  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 3.269      ; 5.134      ;
; 1.636  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.440      ; 2.281      ;
; 1.650  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.440      ; 2.295      ;
; 1.705  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 5.583      ;
; 1.708  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.199      ; 2.112      ;
; 1.734  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.242      ; 2.181      ;
; 1.752  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.510      ; 2.467      ;
; 1.806  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.523      ; 2.849      ;
; 1.844  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 3.264      ; 4.858      ;
; 1.853  ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.922      ; 3.285      ;
; 1.859  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.201      ; 2.265      ;
; 1.862  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 3.266      ; 4.878      ;
; 1.906  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.123      ; 2.049      ;
; 1.921  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.522      ; 2.963      ;
; 1.969  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.201      ; 2.375      ;
; 1.983  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.235      ; 2.423      ;
; 2.003  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.046      ; 2.049      ;
; 2.036  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.510      ; 2.751      ;
; 2.060  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.161      ; 2.241      ;
; 2.067  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.440      ; 2.712      ;
; 2.073  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.199      ; 2.477      ;
; 2.125  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.510      ; 2.840      ;
; 2.157  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.084      ; 2.241      ;
; 2.180  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.201      ; 2.586      ;
; 2.192  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.123      ; 2.335      ;
; 2.201  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.452      ; 2.858      ;
; 2.211  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.341      ; 3.072      ;
; 2.223  ; ir:U5|instruction[6]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.932      ; 3.665      ;
; 2.230  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.836      ; 3.576      ;
; 2.235  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.452      ; 2.892      ;
; 2.254  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.199      ; 2.658      ;
; 2.258  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 3.291      ; 5.809      ;
; 2.261  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.169      ; 2.950      ;
; 2.263  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.201      ; 2.669      ;
; 2.274  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.452      ; 2.931      ;
; 2.289  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.046      ; 2.335      ;
; 2.297  ; ir:U5|instruction[4]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.789      ; 3.596      ;
; 2.306  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.131      ; 2.457      ;
; 2.322  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.242      ; 2.769      ;
; 2.326  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.199      ; 2.730      ;
; 2.335  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 3.293      ; 5.888      ;
; 2.338  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.235      ; 2.778      ;
; 2.341  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.170      ; 3.031      ;
; 2.353  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.170      ; 3.043      ;
; 2.353  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 3.269      ; 5.882      ;
; 2.366  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.235      ; 2.806      ;
; 2.369  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.440      ; 3.014      ;
; 2.376  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.199      ; 2.780      ;
; 2.376  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 5.754      ;
; 2.391  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 3.266      ; 5.917      ;
; 2.400  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.235      ; 2.840      ;
; 2.403  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.054      ; 2.457      ;
; 2.405  ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.515      ; 3.440      ;
; 2.415  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.452      ; 3.072      ;
; 2.421  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.242      ; 2.868      ;
; 2.423  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.199      ; 2.827      ;
; 2.423  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.510      ; 3.138      ;
; 2.440  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 2.018      ; 3.968      ;
; 2.456  ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.125      ; 2.601      ;
; 2.471  ; alu:U8|alu_result_latch[3]                                                                        ; alu:U8|zero_flag_latch     ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 0.266      ; 2.257      ;
; 2.483  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 1.340      ; 3.343      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.023 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.443      ; 3.660      ;
; 0.083  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.625      ; 3.948      ;
; 0.166  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.299      ; 3.705      ;
; 0.214  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.300      ; 3.754      ;
; 0.225  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.298      ; 3.763      ;
; 0.356  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.625      ; 4.231      ;
; 0.402  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.276      ; 3.918      ;
; 0.479  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.273      ; 3.992      ;
; 0.487  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.271      ; 3.998      ;
; 0.558  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.443      ; 4.251      ;
; 0.744  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.273      ; 4.267      ;
; 0.749  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.271      ; 4.270      ;
; 0.904  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.299      ; 3.963      ;
; 0.905  ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.778      ; 2.203      ;
; 0.915  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.443      ; 4.118      ;
; 0.934  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.625      ; 4.319      ;
; 0.958  ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.779      ; 2.257      ;
; 0.985  ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.525      ; 2.030      ;
; 0.993  ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.921      ; 2.434      ;
; 1.060  ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.806      ; 2.386      ;
; 1.066  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.300      ; 4.126      ;
; 1.077  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.298      ; 4.135      ;
; 1.152  ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.743      ; 2.415      ;
; 1.276  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.273      ; 4.309      ;
; 1.346  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.276      ; 4.382      ;
; 1.363  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.271      ; 4.394      ;
; 1.388  ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.709      ; 2.617      ;
; 1.403  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.298      ; 4.951      ;
; 1.415  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.299      ; 4.964      ;
; 1.461  ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.510      ; 2.491      ;
; 1.465  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.625      ; 4.840      ;
; 1.468  ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.101      ; 3.079      ;
; 1.521  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.300      ; 5.071      ;
; 1.564  ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.931      ; 3.005      ;
; 1.572  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.443      ; 4.765      ;
; 1.600  ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.283      ; 3.393      ;
; 1.608  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.276      ; 5.134      ;
; 1.698  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.625      ; 5.583      ;
; 1.799  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.530      ; 2.849      ;
; 1.837  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.271      ; 4.858      ;
; 1.846  ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.929      ; 3.285      ;
; 1.855  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.273      ; 4.878      ;
; 1.892  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.137      ; 2.049      ;
; 1.914  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.529      ; 2.963      ;
; 2.003  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.046      ; 2.049      ;
; 2.046  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.175      ; 2.241      ;
; 2.157  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.084      ; 2.241      ;
; 2.178  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.137      ; 2.335      ;
; 2.204  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.348      ; 3.072      ;
; 2.216  ; ir:U5|instruction[6]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.939      ; 3.665      ;
; 2.223  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.843      ; 3.576      ;
; 2.251  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.298      ; 5.809      ;
; 2.254  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.176      ; 2.950      ;
; 2.289  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.046      ; 2.335      ;
; 2.290  ; ir:U5|instruction[4]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.796      ; 3.596      ;
; 2.292  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.145      ; 2.457      ;
; 2.328  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.300      ; 5.888      ;
; 2.334  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.177      ; 3.031      ;
; 2.346  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.177      ; 3.043      ;
; 2.346  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.276      ; 5.882      ;
; 2.369  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.625      ; 5.754      ;
; 2.384  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.273      ; 5.917      ;
; 2.398  ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.522      ; 3.440      ;
; 2.403  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.054      ; 2.457      ;
; 2.433  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.025      ; 3.968      ;
; 2.442  ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.139      ; 2.601      ;
; 2.476  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.347      ; 3.343      ;
; 2.515  ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.956      ; 3.981      ;
; 2.517  ; ir:U5|instruction[7]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.820      ; 3.847      ;
; 2.518  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.271      ; 6.049      ;
; 2.533  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.298      ; 5.581      ;
; 2.548  ; ir:U5|instruction[5]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.121      ; 4.179      ;
; 2.552  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.299      ; 5.601      ;
; 2.553  ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.048      ; 2.601      ;
; 2.561  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.529      ; 3.610      ;
; 2.601  ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.531      ; 3.652      ;
; 2.633  ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.139      ; 2.792      ;
; 2.637  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.299      ; 6.196      ;
; 2.638  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.443      ; 6.341      ;
; 2.646  ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.958      ; 4.114      ;
; 2.654  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.673      ; 3.837      ;
; 2.656  ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.957      ; 4.123      ;
; 2.684  ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.195      ; 3.399      ;
; 2.727  ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.175      ; 3.422      ;
; 2.744  ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.048      ; 2.792      ;
; 2.763  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.178      ; 3.461      ;
; 2.764  ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.934      ; 4.208      ;
; 2.778  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.300      ; 5.828      ;
; 2.807  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.671      ; 3.988      ;
; 2.864  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.276      ; 5.890      ;
; 2.869  ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.349      ; 3.738      ;
; 2.884  ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.170      ; 3.574      ;
; 2.884  ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.347      ; 3.751      ;
; 2.900  ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.168      ; 3.588      ;
; 2.904  ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.169      ; 4.583      ;
; 2.910  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.298      ; 5.968      ;
; 2.940  ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.340      ; 3.800      ;
; 2.963  ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.179      ; 3.662      ;
; 2.963  ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.529      ; 4.012      ;
; 2.970  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.300      ; 6.030      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                             ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; 0.373 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.151      ; 0.739      ;
; 0.373 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.151      ; 0.739      ;
; 0.374 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.151      ; 0.740      ;
; 0.501 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.151      ; 0.867      ;
; 0.501 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.151      ; 0.867      ;
; 0.501 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.151      ; 0.867      ;
; 0.501 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.151      ; 0.867      ;
; 0.501 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.151      ; 0.867      ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_input'                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.395 ; clk_divider:U1|counter[0]                           ; clk_divider:U1|counter[0]                           ; clk_input    ; clk_input   ; 0.000        ; 0.094      ; 0.684      ;
; 0.469 ; clk_divider:U1|counter[17]                          ; clk_divider:U1|counter[17]                          ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.737      ;
; 0.478 ; clk_divider:U1|counter[5]                           ; clk_divider:U1|clk_out                              ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.746      ;
; 0.560 ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.540      ; 1.295      ;
; 0.563 ; uart:uart_inst|baud_gen:inst|cnt[30]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.297      ;
; 0.563 ; uart:uart_inst|baud_gen:inst|cnt[28]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.297      ;
; 0.566 ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.540      ; 1.301      ;
; 0.576 ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.540      ; 1.311      ;
; 0.655 ; uart:uart_inst|baud_gen:inst|cnt[27]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.389      ;
; 0.658 ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.540      ; 1.393      ;
; 0.661 ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; uart:uart_inst|monostable_trigger:inst8|counter[26] ; clk_input    ; clk_input   ; 0.000        ; 0.540      ; 1.396      ;
; 0.679 ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.541      ; 1.415      ;
; 0.682 ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; uart:uart_inst|monostable_trigger:inst8|counter[20] ; clk_input    ; clk_input   ; 0.000        ; 0.540      ; 1.417      ;
; 0.683 ; clk_divider:U1|counter[8]                           ; clk_divider:U1|counter[8]                           ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; clk_divider:U1|counter[6]                           ; clk_divider:U1|counter[6]                           ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; clk_divider:U1|counter[12]                          ; clk_divider:U1|counter[12]                          ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; clk_divider:U1|counter[4]                           ; clk_divider:U1|counter[4]                           ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; clk_divider:U1|counter[14]                          ; clk_divider:U1|counter[14]                          ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; uart:uart_inst|baud_gen:inst|cnt[28]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.419      ;
; 0.685 ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.540      ; 1.420      ;
; 0.685 ; uart:uart_inst|baud_gen:inst|cnt[26]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.539      ; 1.419      ;
; 0.686 ; clk_divider:U1|counter[10]                          ; clk_divider:U1|counter[10]                          ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; uart:uart_inst|baud_gen:inst|cnt[29]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.092      ; 0.973      ;
; 0.687 ; clk_divider:U1|counter[15]                          ; clk_divider:U1|counter[15]                          ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; clk_divider:U1|counter[2]                           ; clk_divider:U1|counter[2]                           ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; clk_divider:U1|counter[16]                          ; clk_divider:U1|counter[16]                          ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; clk_divider:U1|counter[9]                           ; clk_divider:U1|counter[9]                           ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; clk_input    ; clk_input   ; 0.000        ; 0.540      ; 1.423      ;
; 0.688 ; uart:uart_inst|baud_gen:inst|cnt[31]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.092      ; 0.975      ;
; 0.689 ; clk_divider:U1|counter[11]                          ; clk_divider:U1|counter[11]                          ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; clk_divider:U1|counter[7]                           ; clk_divider:U1|counter[7]                           ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.975      ;
; 0.690 ; clk_divider:U1|counter[13]                          ; clk_divider:U1|counter[13]                          ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; uart:uart_inst|monostable_trigger:inst8|counter[28] ; uart:uart_inst|monostable_trigger:inst8|counter[28] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_inst|monostable_trigger:inst8|counter[30] ; uart:uart_inst|monostable_trigger:inst8|counter[30] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; clk_divider:U1|counter[3]                           ; clk_divider:U1|counter[3]                           ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; uart:uart_inst|monostable_trigger:inst8|counter[26] ; uart:uart_inst|monostable_trigger:inst8|counter[26] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_inst|monostable_trigger:inst8|counter[20] ; uart:uart_inst|monostable_trigger:inst8|counter[20] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.976      ;
; 0.691 ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.977      ;
; 0.693 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.091      ; 0.979      ;
; 0.694 ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.541      ; 1.430      ;
; 0.695 ; clk_divider:U1|counter[5]                           ; clk_divider:U1|counter[5]                           ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.071      ; 0.962      ;
; 0.698 ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; clk_input    ; clk_input   ; 0.000        ; 0.540      ; 1.433      ;
; 0.704 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|baud_gen:inst|cnt[13]                ; uart:uart_inst|baud_gen:inst|cnt[13]                ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|baud_gen:inst|cnt[15]                ; uart:uart_inst|baud_gen:inst|cnt[15]                ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_inst|baud_gen:inst|cnt[11]                ; uart:uart_inst|baud_gen:inst|cnt[11]                ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_inst|baud_gen:inst|cnt[19]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_inst|baud_gen:inst|cnt[21]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|baud_gen:inst|cnt[27]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[18]     ; rom_new:U4|monostable_trigger:inst3|counter[18]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[19]     ; rom_new:U4|monostable_trigger:inst3|counter[19]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[21]     ; rom_new:U4|monostable_trigger:inst3|counter[21]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; rom_new:U4|monostable_trigger:inst3|counter[29]     ; rom_new:U4|monostable_trigger:inst3|counter[29]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; clk_input    ; clk_input   ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; uart:uart_inst|monostable_trigger:inst7|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; uart:uart_inst|monostable_trigger:inst7|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; uart:uart_inst|monostable_trigger:inst7|counter[21] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; uart:uart_inst|monostable_trigger:inst7|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rom_new:U4|monostable_trigger:inst3|counter[28]     ; rom_new:U4|monostable_trigger:inst3|counter[28]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; rom_new:U4|monostable_trigger:inst3|counter[20]     ; rom_new:U4|monostable_trigger:inst3|counter[20]     ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.976      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|txds           ; uart:uart_inst|txd:inst2|txds           ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|xcnt16[2]      ; uart:uart_inst|txd:inst2|xcnt16[2]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|xcnt16[0]      ; uart:uart_inst|txd:inst2|xcnt16[0]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|xcnt16[1]      ; uart:uart_inst|txd:inst2|xcnt16[1]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|xcnt16[3]      ; uart:uart_inst|txd:inst2|xcnt16[3]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|txd:inst2|state.x_idle   ; uart:uart_inst|txd:inst2|state.x_idle   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.684      ;
; 0.465 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.732      ;
; 0.478 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.745      ;
; 0.488 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.755      ;
; 0.513 ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done ; uart:uart_inst|baud_gen:inst|bclk ; -0.500       ; 3.210      ; 3.668      ;
; 0.518 ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 3.210      ; 4.173      ;
; 0.562 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.537      ; 1.294      ;
; 0.562 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.539      ; 1.296      ;
; 0.565 ; statectrl:U14|txd_cmd_latch             ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.114      ; 1.894      ;
; 0.579 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.539      ; 1.313      ;
; 0.579 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.537      ; 1.311      ;
; 0.645 ; statectrl:U14|uart_reset_latch          ; uart:uart_inst|rxd:inst1|r_ready        ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.121      ; 1.981      ;
; 0.654 ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.539      ; 1.388      ;
; 0.655 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.537      ; 1.387      ;
; 0.683 ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.539      ; 1.417      ;
; 0.684 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.537      ; 1.416      ;
; 0.684 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.539      ; 1.418      ;
; 0.684 ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.537      ; 1.416      ;
; 0.685 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.537      ; 1.417      ;
; 0.687 ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.973      ;
; 0.688 ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.974      ;
; 0.689 ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.975      ;
; 0.690 ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.976      ;
; 0.691 ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.977      ;
; 0.692 ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.978      ;
; 0.693 ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.979      ;
; 0.694 ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.091      ; 0.980      ;
; 0.701 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.537      ; 1.433      ;
; 0.701 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.539      ; 1.435      ;
; 0.702 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.969      ;
; 0.702 ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.537      ; 1.434      ;
; 0.704 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.973      ;
; 0.708 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.975      ;
; 0.710 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.073      ; 0.980      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.432 ; ram_new:U3|ram_ctrl:inst1|address_latch[7]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.378      ; 1.040      ;
; 0.462 ; ram_new:U3|ram_ctrl:inst1|address_latch[4]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.378      ; 1.070      ;
; 0.471 ; ram_new:U3|ram_ctrl:inst1|address_latch[0]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.407      ; 1.108      ;
; 0.656 ; ram_new:U3|ram_ctrl:inst1|address_latch[5]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.478      ; 1.364      ;
; 0.686 ; ram_new:U3|ram_ctrl:inst1|address_latch[6]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.430      ; 1.346      ;
; 0.711 ; ram_new:U3|ram_ctrl:inst1|address_latch[2]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.430      ; 1.371      ;
; 0.717 ; ram_new:U3|ram_ctrl:inst1|address_latch[3]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.436      ; 1.383      ;
; 0.734 ; ram_new:U3|ram_ctrl:inst1|address_latch[1]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.436      ; 1.400      ;
; 1.798 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.779      ; 2.807      ;
; 1.864 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; 2.121      ; 3.955      ;
; 1.882 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 2.121      ; 4.473      ;
; 2.057 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.779      ; 3.066      ;
; 2.066 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.779      ; 3.075      ;
; 2.084 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.779      ; 3.093      ;
; 2.108 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.779      ; 3.117      ;
; 2.188 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.779      ; 3.197      ;
; 2.253 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; 0.018      ; 2.511      ;
; 2.269 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.779      ; 3.278      ;
; 2.297 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; 0.025      ; 2.562      ;
; 2.310 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 2.121      ; 4.911      ;
; 2.318 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.779      ; 3.327      ;
; 2.524 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.644      ; 3.398      ;
; 2.588 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.617      ; 3.435      ;
; 2.639 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; 2.121      ; 4.740      ;
; 2.726 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.953     ; 2.013      ;
; 2.752 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; 0.025      ; 3.017      ;
; 2.794 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.152     ; 2.882      ;
; 2.814 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.617      ; 3.661      ;
; 2.821 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.521      ; 3.572      ;
; 2.841 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.663      ; 3.734      ;
; 2.843 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.015     ; 1.568      ;
; 2.845 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.665      ; 3.740      ;
; 2.850 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.022     ; 1.568      ;
; 2.853 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.521      ; 3.604      ;
; 2.888 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.521      ; 3.639      ;
; 2.926 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.617      ; 3.773      ;
; 2.937 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.617      ; 3.784      ;
; 2.938 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.152     ; 3.026      ;
; 2.940 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.670      ; 3.840      ;
; 2.941 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.521      ; 3.692      ;
; 2.967 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.521      ; 3.718      ;
; 3.001 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.617      ; 3.848      ;
; 3.024 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.521      ; 3.775      ;
; 3.025 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; 0.026      ; 3.291      ;
; 3.047 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.953     ; 2.334      ;
; 3.047 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.953     ; 2.334      ;
; 3.056 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.617      ; 3.903      ;
; 3.058 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.152     ; 3.146      ;
; 3.089 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.953     ; 2.376      ;
; 3.104 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.039     ; 1.805      ;
; 3.109 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; 0.027      ; 3.376      ;
; 3.111 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.046     ; 1.805      ;
; 3.143 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.329     ; 1.554      ;
; 3.150 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.336     ; 1.554      ;
; 3.162 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.953     ; 2.449      ;
; 3.176 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.953     ; 2.463      ;
; 3.179 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.177     ; 1.742      ;
; 3.184 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.953     ; 2.471      ;
; 3.186 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.184     ; 1.742      ;
; 3.202 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.038     ; 1.904      ;
; 3.209 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.045     ; 1.904      ;
; 3.215 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; 0.025      ; 3.480      ;
; 3.220 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.152     ; 3.308      ;
; 3.230 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.521      ; 3.981      ;
; 3.243 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.521      ; 3.994      ;
; 3.304 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.152     ; 3.392      ;
; 3.358 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.152     ; 3.446      ;
; 3.500 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.013     ; 2.227      ;
; 3.507 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.020     ; 2.227      ;
; 3.557 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.953     ; 2.844      ;
; 3.581 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.048     ; 3.773      ;
; 3.681 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.040     ; 2.381      ;
; 3.688 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.047     ; 2.381      ;
; 3.723 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -1.017     ; 2.446      ;
; 3.725 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.152     ; 3.813      ;
; 3.730 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -1.024     ; 2.446      ;
; 3.796 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.152     ; 3.884      ;
; 3.802 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.873     ; 2.169      ;
; 4.058 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.106     ; 3.182      ;
; 4.094 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.881     ; 2.453      ;
; 4.097 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.106     ; 3.221      ;
; 4.138 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.873     ; 2.505      ;
; 4.149 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.874     ; 2.515      ;
; 4.162 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.873     ; 2.529      ;
; 4.190 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.147     ; 2.283      ;
; 4.247 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.873     ; 2.114      ;
; 4.332 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.874     ; 2.698      ;
; 4.338 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.873     ; 2.205      ;
; 4.342 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.879     ; 2.703      ;
; 4.345 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.106     ; 3.469      ;
; 4.399 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.147     ; 2.492      ;
; 4.407 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.864     ; 2.283      ;
; 4.413 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.106     ; 3.537      ;
; 4.416 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.157     ; 2.499      ;
; 4.425 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -1.873     ; 2.792      ;
; 4.455 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.106     ; 3.579      ;
; 4.474 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -1.106     ; 3.598      ;
; 4.490 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.154     ; 2.576      ;
; 4.517 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; -1.872     ; 2.385      ;
; 4.529 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -2.161     ; 2.608      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.445 ; ir:U5|state                                                                                       ; ir:U5|state           ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.044      ; 0.684      ;
; 1.489 ; ir:U5|state                                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.152      ; 1.836      ;
; 1.489 ; ir:U5|state                                                                                       ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.152      ; 1.836      ;
; 1.489 ; ir:U5|state                                                                                       ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.152      ; 1.836      ;
; 1.489 ; ir:U5|state                                                                                       ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.152      ; 1.836      ;
; 1.489 ; ir:U5|state                                                                                       ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.152      ; 1.836      ;
; 1.489 ; ir:U5|state                                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.152      ; 1.836      ;
; 1.490 ; ir:U5|state                                                                                       ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.096      ; 1.781      ;
; 1.563 ; ir:U5|state                                                                                       ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.102      ; 1.860      ;
; 1.563 ; ir:U5|state                                                                                       ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.102      ; 1.860      ;
; 2.169 ; ir:U5|state                                                                                       ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.124      ; 2.488      ;
; 2.185 ; ir:U5|state                                                                                       ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.089      ; 2.469      ;
; 2.262 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.587      ; 3.784      ;
; 2.307 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.532      ; 3.774      ;
; 2.318 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.587      ; 4.340      ;
; 2.319 ; ir:U5|state                                                                                       ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.049      ; 2.563      ;
; 2.319 ; ir:U5|state                                                                                       ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.049      ; 2.563      ;
; 2.319 ; ir:U5|state                                                                                       ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.049      ; 2.563      ;
; 2.319 ; ir:U5|state                                                                                       ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.049      ; 2.563      ;
; 2.319 ; ir:U5|state                                                                                       ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.049      ; 2.563      ;
; 2.328 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.532      ; 4.295      ;
; 2.355 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.587      ; 4.377      ;
; 2.404 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[7]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.190      ; 2.789      ;
; 2.409 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.587      ; 3.931      ;
; 2.455 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[9]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.537      ; 4.427      ;
; 2.506 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[5]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.245      ; 2.946      ;
; 2.523 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[9]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.537      ; 3.995      ;
; 2.565 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[1]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.245      ; 3.005      ;
; 2.600 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[4]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.217      ; 3.012      ;
; 2.679 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[9]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.195      ; 3.069      ;
; 2.689 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[12] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.142      ; 3.026      ;
; 2.768 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[15] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.484      ; 4.187      ;
; 2.777 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[2]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.587      ; 4.299      ;
; 2.780 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.559      ; 4.274      ;
; 2.794 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[15] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.484      ; 4.713      ;
; 2.818 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.587      ; 4.850      ;
; 2.830 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[10] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.537      ; 4.302      ;
; 2.864 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[3]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.587      ; 4.386      ;
; 2.865 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[15] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.142      ; 3.202      ;
; 2.869 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[12] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.484      ; 4.288      ;
; 2.878 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.559      ; 4.872      ;
; 2.886 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.587      ; 4.908      ;
; 2.887 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.564     ; 2.528      ;
; 2.888 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[6]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.245      ; 3.328      ;
; 2.893 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.516     ; 2.582      ;
; 2.893 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.587      ; 4.925      ;
; 2.896 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.587      ; 4.418      ;
; 2.897 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[3]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.587      ; 4.919      ;
; 2.902 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[2]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.245      ; 3.342      ;
; 2.909 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[2]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.587      ; 4.931      ;
; 2.929 ; gr:U12|grd_latch[7]                                                                               ; ir:U5|instruction[7]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; -0.741     ; 2.393      ;
; 2.932 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[9]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.537      ; 4.914      ;
; 2.954 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[12] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.484      ; 4.873      ;
; 2.955 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[10] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.195      ; 3.345      ;
; 2.959 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[14] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.142      ; 3.296      ;
; 2.962 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[10] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.537      ; 4.934      ;
; 2.976 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[3]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.245      ; 3.416      ;
; 2.978 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.587      ; 4.500      ;
; 3.005 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.516     ; 2.694      ;
; 3.028 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.539      ; 4.502      ;
; 3.049 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[14] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.484      ; 4.468      ;
; 3.056 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.509     ; 2.752      ;
; 3.062 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.587      ; 5.084      ;
; 3.066 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[13] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.484      ; 4.485      ;
; 3.083 ; ir:U5|instruction[7]                                                                              ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.073      ; 3.351      ;
; 3.099 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[4]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.537     ; 2.767      ;
; 3.119 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.566     ; 2.758      ;
; 3.120 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.539      ; 5.094      ;
; 3.125 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.532      ; 5.102      ;
; 3.137 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[0]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.245      ; 3.577      ;
; 3.145 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.516     ; 2.834      ;
; 3.147 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; -0.500       ; 1.587      ; 4.679      ;
; 3.160 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.563     ; 2.802      ;
; 3.166 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[14] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.484      ; 5.085      ;
; 3.167 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.509     ; 2.863      ;
; 3.184 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.564     ; 2.825      ;
; 3.188 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.612     ; 2.781      ;
; 3.197 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[13] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.484      ; 5.116      ;
; 3.206 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 1.484      ; 5.125      ;
; 3.217 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 1.484      ; 4.636      ;
; 3.222 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; -0.500       ; 1.587      ; 4.754      ;
; 3.226 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[2]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.587      ; 5.258      ;
; 3.261 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[9]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; -0.500       ; 1.537      ; 4.743      ;
; 3.269 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[8]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.197      ; 3.661      ;
; 3.279 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.537      ; 5.261      ;
; 3.281 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.559     ; 2.927      ;
; 3.310 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[13] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.142      ; 3.647      ;
; 3.329 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[11] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.142      ; 3.666      ;
; 3.334 ; ir:U5|instruction[4]                                                                              ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.074      ; 3.603      ;
; 3.339 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; -0.013     ; 3.521      ;
; 3.348 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[15] ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.612     ; 2.941      ;
; 3.357 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.571     ; 2.991      ;
; 3.365 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; -0.068     ; 3.492      ;
; 3.371 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[3]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 1.587      ; 5.403      ;
; 3.375 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.109      ; 3.679      ;
; 3.390 ; gr:U12|grd_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; -0.789     ; 2.806      ;
; 3.419 ; ir:U5|instruction[4]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.003      ; 3.617      ;
; 3.450 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.109      ; 3.754      ;
; 3.454 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; -0.500       ; 1.532      ; 4.931      ;
; 3.466 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.051      ; 3.712      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'                                                                                                    ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.483 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.722      ;
; 0.719 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.958      ;
; 0.719 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.958      ;
; 0.722 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.961      ;
; 0.725 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.964      ;
; 0.727 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.966      ;
; 0.727 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.966      ;
; 0.749 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.988      ;
; 1.037 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.280      ;
; 1.037 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.280      ;
; 1.037 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.280      ;
; 1.040 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.283      ;
; 1.042 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.285      ;
; 1.042 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.285      ;
; 1.045 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.288      ;
; 1.052 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.295      ;
; 1.053 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.085     ; 1.163      ;
; 1.055 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.298      ;
; 1.057 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.300      ;
; 1.132 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.375      ;
; 1.133 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.376      ;
; 1.141 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.384      ;
; 1.145 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.032     ; 1.308      ;
; 1.159 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.402      ;
; 1.159 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.402      ;
; 1.159 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.402      ;
; 1.162 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.405      ;
; 1.164 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.407      ;
; 1.177 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.420      ;
; 1.179 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.422      ;
; 1.206 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.058     ; 1.343      ;
; 1.254 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.497      ;
; 1.255 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.498      ;
; 1.281 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.524      ;
; 1.284 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.527      ;
; 1.286 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.529      ;
; 1.298 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.085     ; 1.408      ;
; 1.299 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.542      ;
; 1.300 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.085     ; 1.410      ;
; 1.306 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.085     ; 1.416      ;
; 1.349 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.085     ; 1.459      ;
; 1.367 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.085     ; 1.477      ;
; 1.376 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.619      ;
; 1.406 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.048      ; 1.649      ;
; 1.769 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.677     ; 1.297      ;
; 1.769 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.677     ; 1.297      ;
; 1.769 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.677     ; 1.297      ;
; 1.769 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.677     ; 1.297      ;
; 1.769 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.677     ; 1.297      ;
; 1.769 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.677     ; 1.297      ;
; 1.769 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.677     ; 1.297      ;
; 1.769 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.677     ; 1.297      ;
; 2.070 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.676     ; 1.599      ;
; 2.070 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.676     ; 1.599      ;
; 2.070 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.676     ; 1.599      ;
; 2.070 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.676     ; 1.599      ;
; 2.070 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.676     ; 1.599      ;
; 2.070 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.676     ; 1.599      ;
; 2.070 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.676     ; 1.599      ;
; 2.070 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.676     ; 1.599      ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; 0.718 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.535      ; 1.448      ;
; 0.734 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.002      ;
; 0.760 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.028      ;
; 0.778 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.046      ;
; 0.850 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.117      ;
; 0.858 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.125      ;
; 0.863 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.130      ;
; 0.878 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.145      ;
; 0.883 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.535      ; 1.613      ;
; 0.983 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.250      ;
; 1.008 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.275      ;
; 1.032 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.300      ;
; 1.036 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.304      ;
; 1.038 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.306      ;
; 1.105 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.373      ;
; 1.138 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.406      ;
; 1.208 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.476      ;
; 1.319 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.587      ;
; 1.321 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.589      ;
; 1.346 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.613      ;
; 1.348 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.615      ;
; 1.349 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.616      ;
; 1.352 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.072      ; 1.619      ;
; 3.746 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.025     ; 3.936      ;
; 4.303 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.487     ; 4.031      ;
; 4.307 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.488     ; 4.034      ;
; 4.315 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.487     ; 4.043      ;
; 4.336 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.488     ; 4.063      ;
; 4.345 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.487     ; 4.073      ;
; 4.375 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.488     ; 4.102      ;
; 4.488 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.488     ; 4.215      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.012 ; pc:U7|addr_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.062      ; 3.304      ;
; 1.085 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 3.404      ; 4.459      ;
; 1.099 ; pc:U7|addr_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.062      ; 3.391      ;
; 1.182 ; pc:U7|addr_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.062      ; 3.474      ;
; 1.225 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 3.404      ; 5.099      ;
; 1.305 ; pc:U7|addr_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.062      ; 3.597      ;
; 1.338 ; pc:U7|addr_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.062      ; 3.630      ;
; 1.384 ; pc:U7|addr_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.062      ; 3.676      ;
; 1.400 ; pc:U7|addr_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.062      ; 3.692      ;
; 1.405 ; pc:U7|addr_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.062      ; 3.697      ;
; 1.474 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.301      ; 3.015      ;
; 1.511 ; statectrl:U14|enuart_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.308      ; 3.059      ;
; 1.591 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 3.404      ; 5.475      ;
; 1.665 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.308      ; 3.213      ;
; 1.707 ; gr:U12|grd_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.131      ; 3.078      ;
; 1.738 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.927      ; 3.895      ;
; 1.809 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.900      ; 3.939      ;
; 1.847 ; ir:U5|instruction[6]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.900      ; 3.977      ;
; 1.853 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.953      ; 4.036      ;
; 1.854 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.804      ; 3.888      ;
; 1.920 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 3.404      ; 5.304      ;
; 1.938 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.309      ; 3.487      ;
; 1.947 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.330      ; 2.517      ;
; 2.037 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.946      ; 4.213      ;
; 2.049 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.804      ; 4.083      ;
; 2.057 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.268      ; 2.065      ;
; 2.064 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.261      ; 2.065      ;
; 2.088 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.900      ; 4.218      ;
; 2.102 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.804      ; 4.136      ;
; 2.122 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.330      ; 2.692      ;
; 2.126 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.948      ; 4.304      ;
; 2.133 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.900      ; 4.263      ;
; 2.134 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.330      ; 2.704      ;
; 2.134 ; gr:U12|grd_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.131      ; 3.505      ;
; 2.143 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.804      ; 4.177      ;
; 2.191 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.244      ; 2.175      ;
; 2.198 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.237      ; 2.175      ;
; 2.207 ; ir:U5|instruction[1]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.900      ; 4.337      ;
; 2.212 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.106      ; 2.058      ;
; 2.219 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.099      ; 2.058      ;
; 2.233 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.804      ; 4.267      ;
; 2.245 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.804      ; 4.279      ;
; 2.248 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.804      ; 4.282      ;
; 2.279 ; gr:U12|grd_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.131      ; 3.650      ;
; 2.328 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.330      ; 2.898      ;
; 2.330 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.804      ; 4.364      ;
; 2.337 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.131      ; 3.708      ;
; 2.348 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.900      ; 4.478      ;
; 2.372 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.330      ; 2.942      ;
; 2.385 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.310      ; 3.935      ;
; 2.398 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.330      ; 2.968      ;
; 2.413 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.270      ; 2.423      ;
; 2.420 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.263      ; 2.423      ;
; 2.423 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.245      ; 2.408      ;
; 2.429 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.308      ; 3.977      ;
; 2.430 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.238      ; 2.408      ;
; 2.435 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.046     ; 2.129      ;
; 2.442 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.053     ; 2.129      ;
; 2.454 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.330      ; 3.024      ;
; 2.470 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.330      ; 3.040      ;
; 2.494 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.235      ; 3.969      ;
; 2.501 ; gr:U12|grd_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.131      ; 3.872      ;
; 2.572 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.131      ; 3.943      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.877 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.243      ; 2.860      ;
; 2.883 ; gr:U12|grd_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.131      ; 4.254      ;
; 2.884 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.236      ; 2.860      ;
; 2.998 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.590     ; 2.648      ;
; 3.004 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.266      ; 3.010      ;
; 3.011 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 0.259      ; 3.010      ;
; 3.017 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.131      ; 4.388      ;
; 3.075 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.590     ; 2.725      ;
; 3.103 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.864     ; 2.479      ;
; 3.171 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.590     ; 2.821      ;
; 3.181 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.598     ; 2.823      ;
; 3.320 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.581     ; 2.479      ;
; 3.371 ; gr:U12|gra_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.590     ; 2.521      ;
; 3.430 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.591     ; 3.079      ;
; 3.430 ; gr:U12|gra_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.589     ; 2.581      ;
; 3.443 ; gr:U12|gra_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.590     ; 2.593      ;
; 3.447 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.757      ;
; 3.475 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.785      ;
; 3.503 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.874     ; 2.869      ;
; 3.556 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.596     ; 3.200      ;
; 3.595 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.864     ; 2.971      ;
; 3.624 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.591     ; 3.273      ;
; 3.638 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.948      ;
; 3.639 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.949      ;
; 3.646 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.590     ; 3.296      ;
; 3.655 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.864     ; 3.031      ;
; 3.692 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 4.002      ;
; 3.720 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.591     ; 2.869      ;
; 3.724 ; gr:U12|gra_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.602     ; 2.862      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 1.342 ; pc:U7|addr_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.447      ; 3.029      ;
; 1.360 ; pc:U7|addr_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.447      ; 3.047      ;
; 1.365 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 2.789      ; 4.134      ;
; 1.463 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.789      ; 4.732      ;
; 1.490 ; pc:U7|addr_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.447      ; 3.177      ;
; 1.500 ; pc:U7|addr_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.447      ; 3.187      ;
; 1.622 ; pc:U7|addr_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.447      ; 3.309      ;
; 1.663 ; pc:U7|addr_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.447      ; 3.350      ;
; 1.670 ; pc:U7|addr_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.447      ; 3.357      ;
; 1.814 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 2.789      ; 5.093      ;
; 1.839 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.686      ; 2.775      ;
; 1.841 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.693      ; 2.784      ;
; 1.921 ; pc:U7|addr_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.447      ; 3.608      ;
; 1.983 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.693      ; 2.926      ;
; 2.025 ; gr:U12|grd_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 2.791      ;
; 2.068 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.312      ; 3.620      ;
; 2.108 ; ir:U5|instruction[6]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.285      ; 3.633      ;
; 2.115 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.189      ; 3.544      ;
; 2.143 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.331      ; 3.714      ;
; 2.155 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.189      ; 3.584      ;
; 2.171 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.338      ; 3.749      ;
; 2.172 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 2.789      ; 4.951      ;
; 2.174 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.285      ; 3.699      ;
; 2.239 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.285      ; 3.764      ;
; 2.240 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 3.006      ;
; 2.256 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.694      ; 3.200      ;
; 2.312 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.285     ; 2.277      ;
; 2.383 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.285     ; 2.348      ;
; 2.387 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.347     ; 1.790      ;
; 2.394 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.354     ; 1.790      ;
; 2.410 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.333      ; 3.983      ;
; 2.432 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.189      ; 3.861      ;
; 2.461 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.189      ; 3.890      ;
; 2.473 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.509     ; 1.714      ;
; 2.478 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.285     ; 2.443      ;
; 2.480 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.516     ; 1.714      ;
; 2.491 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.285      ; 4.016      ;
; 2.491 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.695      ; 3.436      ;
; 2.496 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.189      ; 3.925      ;
; 2.532 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.189      ; 3.961      ;
; 2.598 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.285      ; 4.123      ;
; 2.598 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 3.364      ;
; 2.610 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.189      ; 4.039      ;
; 2.611 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.285      ; 4.136      ;
; 2.612 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.285     ; 2.577      ;
; 2.644 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 3.410      ;
; 2.650 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.285     ; 2.615      ;
; 2.698 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.661     ; 1.787      ;
; 2.705 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.668     ; 1.787      ;
; 2.707 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.371     ; 2.086      ;
; 2.714 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.378     ; 2.086      ;
; 2.717 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.285     ; 2.682      ;
; 2.728 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.285     ; 2.693      ;
; 2.731 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.345     ; 2.136      ;
; 2.738 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.352     ; 2.136      ;
; 2.759 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.693      ; 3.702      ;
; 2.785 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 3.551      ;
; 2.788 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.285     ; 2.753      ;
; 2.788 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.370     ; 2.168      ;
; 2.795 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.377     ; 2.168      ;
; 2.812 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.620      ; 3.682      ;
; 2.846 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.189      ; 4.275      ;
; 2.902 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 3.668      ;
; 2.983 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.372     ; 2.361      ;
; 2.990 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.379     ; 2.361      ;
; 3.104 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.205     ; 2.149      ;
; 3.280 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 4.046      ;
; 3.288 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.349     ; 2.689      ;
; 3.295 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.356     ; 2.689      ;
; 3.393 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.205     ; 2.438      ;
; 3.399 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.516      ; 4.165      ;
; 3.421 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.479     ; 2.192      ;
; 3.432 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.205     ; 2.477      ;
; 3.549 ; gr:U12|gra_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.205     ; 2.094      ;
; 3.613 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.438     ; 3.415      ;
; 3.632 ; gr:U12|gra_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.205     ; 2.177      ;
; 3.638 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.196     ; 2.192      ;
; 3.647 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.438     ; 3.449      ;
; 3.662 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.438     ; 3.464      ;
; 3.697 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.213     ; 2.734      ;
; 3.701 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.479     ; 2.472      ;
; 3.714 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.206     ; 2.758      ;
; 3.748 ; gr:U12|gra_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.204     ; 2.294      ;
; 3.846 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.447     ; 2.149      ;
; 3.886 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.211     ; 2.925      ;
; 3.887 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.206     ; 2.931      ;
; 3.913 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.438     ; 3.715      ;
; 3.915 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.438     ; 3.717      ;
; 3.916 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.479     ; 2.687      ;
; 3.918 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.196     ; 2.472      ;
; 3.999 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.438     ; 3.801      ;
; 4.011 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.205     ; 3.056      ;
; 4.018 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.438     ; 3.820      ;
; 4.019 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.489     ; 2.780      ;
; 4.055 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.486     ; 2.819      ;
; 4.058 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.438     ; 3.860      ;
; 4.096 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.486     ; 2.860      ;
; 4.097 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.481     ; 2.866      ;
; 4.115 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.493     ; 2.872      ;
; 4.133 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.196     ; 2.687      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                    ; Launch Clock                     ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; 1.811 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.769      ; 4.015      ;
; 1.900 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.488      ; 2.583      ;
; 1.958 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.769      ; 3.662      ;
; 2.037 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.830      ; 4.302      ;
; 2.056 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.776      ; 3.767      ;
; 2.061 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.434      ; 2.690      ;
; 2.070 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.427      ; 2.692      ;
; 2.080 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.830      ; 3.845      ;
; 2.085 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.800      ; 4.320      ;
; 2.092 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.776      ; 4.303      ;
; 2.093 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.726      ; 4.254      ;
; 2.149 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.726      ; 3.810      ;
; 2.151 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.776      ; 3.862      ;
; 2.176 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.776      ; 4.387      ;
; 2.181 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.434      ; 2.810      ;
; 2.219 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.800      ; 3.954      ;
; 2.239 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.334     ; 2.110      ;
; 2.390 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.769      ; 4.094      ;
; 2.393 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.384      ; 2.972      ;
; 2.399 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.266     ; 2.338      ;
; 2.421 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.769      ; 4.625      ;
; 2.460 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.458      ; 3.113      ;
; 2.465 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.769      ; 4.679      ;
; 2.505 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.776      ; 4.726      ;
; 2.546 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.427      ; 3.168      ;
; 2.574 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.265      ; 3.034      ;
; 2.592 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.327     ; 2.470      ;
; 2.609 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 1.830      ; 4.374      ;
; 2.626 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.353      ; 3.174      ;
; 2.706 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.488      ; 3.389      ;
; 2.712 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -1.305     ; 1.612      ;
; 2.728 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 1.830      ; 4.993      ;
; 2.771 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.320     ; 2.656      ;
; 2.780 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.377     ; 2.608      ;
; 2.780 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.726      ; 4.951      ;
; 2.799 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.769      ; 5.013      ;
; 2.806 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.769      ; 4.520      ;
; 2.809 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.272      ; 3.276      ;
; 2.809 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.320     ; 2.694      ;
; 2.809 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.296     ; 2.718      ;
; 2.816 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.176      ; 3.187      ;
; 2.822 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.327     ; 2.700      ;
; 2.834 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.318      ; 3.347      ;
; 2.846 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.176      ; 3.217      ;
; 2.863 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.776      ; 4.584      ;
; 2.930 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.272      ; 3.397      ;
; 2.931 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.497     ; 2.639      ;
; 2.937 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.273     ; 2.869      ;
; 2.943 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.370     ; 2.778      ;
; 2.945 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.306     ; 1.344      ;
; 2.952 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.313     ; 1.344      ;
; 2.986 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.334     ; 2.857      ;
; 2.987 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.303     ; 2.889      ;
; 2.990 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.320     ; 2.875      ;
; 2.990 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.230      ; 3.415      ;
; 3.010 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.169      ; 3.374      ;
; 3.012 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.313      ; 3.520      ;
; 3.044 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.319     ; 2.930      ;
; 3.044 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.504     ; 2.745      ;
; 3.059 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.800      ; 5.304      ;
; 3.082 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.319     ; 2.968      ;
; 3.084 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -1.298     ; 1.991      ;
; 3.108 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.320     ; 2.993      ;
; 3.108 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.776      ; 5.329      ;
; 3.109 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.726      ; 4.780      ;
; 3.111 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.266     ; 3.050      ;
; 3.128 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 1.769      ; 4.842      ;
; 3.143 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.296      ; 3.634      ;
; 3.148 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.327     ; 3.026      ;
; 3.169 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -1.298     ; 2.076      ;
; 3.172 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 1.830      ; 5.447      ;
; 3.174 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.522     ; 1.357      ;
; 3.179 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.327     ; 3.057      ;
; 3.181 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.529     ; 1.357      ;
; 3.182 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.318     ; 3.069      ;
; 3.188 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.390     ; 1.503      ;
; 3.189 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.266     ; 3.128      ;
; 3.189 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -1.274     ; 2.120      ;
; 3.195 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.397     ; 1.503      ;
; 3.226 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.327     ; 3.104      ;
; 3.226 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.126      ; 3.547      ;
; 3.231 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.443     ; 2.993      ;
; 3.246 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enalu_latch        ; statectrl:U14|ramin_latch ; -0.500       ; -1.360     ; 1.591      ;
; 3.253 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|dbfbin_latch       ; statectrl:U14|ramin_latch ; -0.500       ; -1.367     ; 1.591      ;
; 3.285 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.265      ; 3.745      ;
; 3.286 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -1.244     ; 2.247      ;
; 3.289 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.272      ; 3.756      ;
; 3.292 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.326     ; 3.171      ;
; 3.299 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.264     ; 3.240      ;
; 3.299 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.497     ; 3.007      ;
; 3.315 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.270      ; 3.780      ;
; 3.317 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.266     ; 3.256      ;
; 3.334 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.313      ; 3.842      ;
; 3.335 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.296     ; 3.244      ;
; 3.341 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.222      ; 3.758      ;
; 3.377 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.379      ; 3.951      ;
; 3.384 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.265     ; 3.324      ;
; 3.385 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.200      ; 3.780      ;
; 3.388 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.342      ; 3.925      ;
; 3.394 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.368     ; 3.231      ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 3.175 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.362     ; 3.003      ;
; 3.175 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.362     ; 3.003      ;
; 3.175 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.362     ; 3.003      ;
; 3.175 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.362     ; 3.003      ;
; 3.175 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.362     ; 3.003      ;
; 3.175 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.362     ; 3.003      ;
; 3.175 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.362     ; 3.003      ;
; 3.175 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.362     ; 3.003      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_input'                                                                                                                                                                       ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -1.991 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.921     ; 2.062      ;
; -1.991 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.921     ; 2.062      ;
; -1.991 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.921     ; 2.062      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[15]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[14]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[13]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[12]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[11]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[10]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[9]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[8]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[7]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[6]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[5]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[4]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[3]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[2]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.654 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[1]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.724      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[31]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[30]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[29]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[28]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[27]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[26]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[25]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[23]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[22]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[21]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[20]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[19]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.542 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[18]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.472     ; 2.062      ;
; -1.347 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.922     ; 1.417      ;
; -1.255 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[0]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.523     ; 1.724      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -1.079 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.075     ; 2.006      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.805 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.077     ; 1.730      ;
; -0.515 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; -0.078     ; 1.439      ;
; -0.400 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.460      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.386 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.326      ; 3.454      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.359 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.318      ; 3.419      ;
; -0.352 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.329      ; 3.423      ;
; -0.249 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.318      ; 3.809      ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'                                                                                                                                ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.646 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 1.000        ; -0.231     ; 1.417      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                        ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -0.536 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 1.000        ; -0.121     ; 1.417      ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                      ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; -0.415 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.866      ; 2.283      ;
; -0.415 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.866      ; 2.283      ;
; -0.415 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.866      ; 2.283      ;
; -0.415 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.866      ; 2.283      ;
; -0.347 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.863      ; 2.212      ;
; -0.347 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.863      ; 2.212      ;
; -0.347 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.863      ; 2.212      ;
; -0.347 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.863      ; 2.212      ;
; -0.161 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.858      ; 2.021      ;
; -0.161 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.858      ; 2.021      ;
; -0.140 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 2.001      ;
; -0.140 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 2.001      ;
; -0.140 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 2.001      ;
; -0.140 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 2.001      ;
; -0.140 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.859      ; 2.001      ;
+--------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                       ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.125 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; 0.690      ; 1.557      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                        ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.334 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.922      ; 1.481      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.459 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.114      ; 1.788      ;
; 0.459 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.114      ; 1.788      ;
; 0.459 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.114      ; 1.788      ;
; 0.459 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.114      ; 1.788      ;
; 0.459 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.114      ; 1.788      ;
; 0.477 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.113      ; 1.805      ;
; 0.477 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.113      ; 1.805      ;
; 0.560 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.118      ; 1.893      ;
; 0.560 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.118      ; 1.893      ;
; 0.560 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.118      ; 1.893      ;
; 0.560 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.118      ; 1.893      ;
; 0.630 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.121      ; 1.966      ;
; 0.630 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.121      ; 1.966      ;
; 0.630 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.121      ; 1.966      ;
; 0.630 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.121      ; 1.966      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_input'                                                                                                                                                                       ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.715 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.415      ; 3.585      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.725 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.584      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.726 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.412      ; 3.593      ;
; 0.757 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.404      ; 3.616      ;
; 0.883 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.415      ; 3.253      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.891 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.250      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.916 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.412      ; 3.283      ;
; 0.930 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.404      ; 3.289      ;
; 1.000 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.121      ; 1.336      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.223 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.123      ; 1.561      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.438 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.124      ; 1.777      ;
; 1.613 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[0]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.274     ; 1.564      ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                        ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 1.003 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 0.000        ; 0.078      ; 1.296      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'                                                                                                                                ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 1.114 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 0.000        ; -0.033     ; 1.296      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.004 ; 0.226        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; -0.004 ; 0.226        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; -0.004 ; 0.226        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; -0.004 ; 0.226        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; -0.004 ; 0.226        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; -0.004 ; 0.226        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; -0.004 ; 0.226        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; -0.004 ; 0.226        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.002  ; 0.232        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.178  ; 0.178        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.537  ; 0.767        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.541  ; 0.771        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.541  ; 0.771        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.541  ; 0.771        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.541  ; 0.771        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.541  ; 0.771        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.541  ; 0.771        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.541  ; 0.771        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.541  ; 0.771        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.673  ; 0.673        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.811  ; 0.811        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.236  ; 0.466        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.236  ; 0.466        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.236  ; 0.466        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.236  ; 0.466        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.236  ; 0.466        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.236  ; 0.466        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.236  ; 0.466        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.236  ; 0.466        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.303  ; 0.533        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.303  ; 0.533        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.303  ; 0.533        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.303  ; 0.533        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.303  ; 0.533        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.303  ; 0.533        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.303  ; 0.533        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.303  ; 0.533        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.567  ; 0.567        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.169  ; 0.399        ; 0.230          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.170  ; 0.400        ; 0.230          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.364  ; 0.594        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.366  ; 0.596        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.241  ; 0.471        ; 0.230          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.288  ; 0.518        ; 0.230          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_input'                                                                              ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_input ; Rise       ; clk_input                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_led                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_out                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[0]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[10]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[11]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[12]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[13]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[14]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[15]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[16]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[17]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[1]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[2]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[3]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[4]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[5]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[6]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[7]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[8]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[9]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[24]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[25]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[26]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[27]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[28]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[29]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[30]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[31]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|bclk                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[16]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[17]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[18]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[19]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[20]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[21]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[22]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[23]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[24]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[25]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[26]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[27]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[28]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[29]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[30]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[31]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[20] ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'                                                                  ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|r_ready        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_sample ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_start  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_stop   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_wait   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_idle   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_shift  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_start  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_stop   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_wait   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_done       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txds           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[20]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[21]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[22]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[23]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[24]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[25]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[26]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[27]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[28]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[29]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[30]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[31]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[5]     ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t17     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t18     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t3      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t4      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t5      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t7      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t8      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t9      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfaout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enirin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enuart_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ldpc_latch            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t10        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t11        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t13        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t17        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t18        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t4         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t5         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t7         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t8         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t9         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|nextn_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd1_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd2_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|txd_cmd_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|uart_reset_latch      ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; 0.101  ; 0.317        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[7]            ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[8]            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'                                                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]              ;
; -0.290 ; -0.074       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]              ;
; -0.289 ; -0.073       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]              ;
; -0.288 ; -0.072       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]              ;
; -0.288 ; -0.072       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]              ;
; -0.288 ; -0.072       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]              ;
; -0.287 ; -0.071       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]              ;
; -0.287 ; -0.071       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]              ;
; -0.287 ; -0.071       ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]              ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]              ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]              ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]              ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]              ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]              ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]              ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]              ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]              ;
; -0.042 ; -0.042       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U11|grc_grwt[0]~clkctrl|inclk[0] ;
; -0.042 ; -0.042       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U11|grc_grwt[0]~clkctrl|outclk   ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[3]|clk             ;
; -0.019 ; -0.019       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[0]|clk             ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[1]|clk             ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[4]|clk             ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[5]|clk             ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[2]|clk             ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[6]|clk             ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U12|gra_latch[7]|clk             ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]              ;
; -0.016 ; 0.200        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]              ;
; -0.014 ; 0.202        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]              ;
; -0.014 ; 0.202        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]              ;
; -0.013 ; 0.203        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]              ;
; -0.013 ; 0.203        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]              ;
; -0.013 ; 0.203        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]              ;
; -0.013 ; 0.203        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]              ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]              ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]              ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]              ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]              ;
; 0.033  ; 0.249        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]              ;
; 0.033  ; 0.249        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]              ;
; 0.033  ; 0.249        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]              ;
; 0.033  ; 0.249        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]              ;
; 0.084  ; 0.300        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]              ;
; 0.085  ; 0.301        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]              ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]              ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]              ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]              ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]              ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]              ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]              ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U11|grc_grwt[3]|combout          ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[0]|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'                                                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state            ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]  ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]  ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]  ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]  ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]  ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]   ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]   ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]   ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]   ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]   ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]   ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]   ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]   ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]   ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state            ;
; 0.180  ; 0.396        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]  ;
; 0.180  ; 0.396        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]   ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]  ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]   ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state            ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]   ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]   ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]   ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]   ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]   ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]   ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]   ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]   ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]   ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk  ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk  ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk  ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk  ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk  ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk  ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk  ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk  ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk  ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk           ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]  ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]  ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]  ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]  ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]  ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q     ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk  ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk           ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk  ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk  ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk  ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk  ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk  ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk  ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk  ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk  ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk  ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'                                                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.101  ; 0.317        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.101  ; 0.317        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.101  ; 0.317        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.101  ; 0.317        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.101  ; 0.317        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.101  ; 0.317        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.101  ; 0.317        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.101  ; 0.317        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
; 0.490  ; 0.674        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.491  ; 0.675        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.491  ; 0.675        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.491  ; 0.675        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.491  ; 0.675        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.491  ; 0.675        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.491  ; 0.675        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.491  ; 0.675        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.491  ; 0.675        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.646  ; 0.646        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.646  ; 0.646        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datad            ;
; 0.276  ; 0.276        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.411  ; 0.595        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datad                ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.476  ; 0.660        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.477  ; 0.661        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datad                ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.657  ; 0.657        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.671  ; 0.671        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.711  ; 0.711        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.711  ; 0.711        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.714  ; 0.714        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.715  ; 0.715        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.715  ; 0.715        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.716  ; 0.716        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datad            ;
; 0.780  ; 0.780        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'                                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.074  ; 0.290        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.074  ; 0.290        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.095  ; 0.311        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.469  ; 0.653        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.469  ; 0.653        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.474  ; 0.658        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.496  ; 0.680        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.497  ; 0.681        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.497  ; 0.681        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.517  ; 0.701        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.515  ; 0.699        ; 0.184          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.052  ; 0.268        ; 0.216          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.538  ; 0.722        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.671  ; 0.671        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.622 ; 0.622        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 1.018 ; 1.456 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 1.349 ; 1.172 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 6.857 ; 7.095 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 6.857 ; 7.095 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 6.183 ; 6.358 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 6.331 ; 6.580 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 6.400 ; 6.627 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 6.393 ; 6.606 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 6.139 ; 6.310 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 6.186 ; 6.368 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 6.311 ; 6.565 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 7.608 ; 7.499 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 6.664 ; 6.426 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 7.608 ; 7.499 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 6.636 ; 6.393 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 8.265 ; 8.673 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 5.878 ; 6.044 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 6.569 ; 6.799 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 5.923 ; 6.093 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 6.066 ; 6.306 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 6.130 ; 6.350 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 6.121 ; 6.325 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 5.878 ; 6.044 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 5.925 ; 6.101 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 6.046 ; 6.292 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 6.357 ; 6.122 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 6.383 ; 6.154 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 7.342 ; 7.238 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 6.357 ; 6.122 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 7.921 ; 8.315 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; statectrl:U14|enalu_latch                 ; -6.711 ; -70.007       ;
; statectrl:U14|enirin_latch                ; -2.828 ; -38.883       ;
; statectrl:U14|dbfbin_latch                ; -2.408 ; -18.046       ;
; statectrl:U14|ramin_latch                 ; -2.331 ; -17.174       ;
; ir:U5|instruction[10]                     ; -2.268 ; -51.785       ;
; statectrl:U14|ramwt_latch                 ; -2.200 ; -2.200        ;
; uart:uart_inst|baud_gen:inst|bclk         ; -2.015 ; -99.345       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -2.012 ; -4.444        ;
; statectrl:U14|enled_latch                 ; -2.006 ; -2.006        ;
; clk_divider:U1|clk_led                    ; -1.654 ; -11.200       ;
; clk_divider:U1|clk_out                    ; -1.378 ; -35.914       ;
; clk_input                                 ; -1.067 ; -123.080      ;
; statectrl:U14|ramrd_latch                 ; -0.484 ; -3.872        ;
; statectrl:U14|nextn_latch                 ; -0.296 ; -2.368        ;
; uart:uart_inst|rxd:inst1|r_ready          ; 0.476  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_divider:U1|clk_out                    ; -0.986 ; -1.213        ;
; ir:U5|instruction[10]                     ; -0.465 ; -1.369        ;
; statectrl:U14|enalu_latch                 ; -0.015 ; -0.015        ;
; uart:uart_inst|baud_gen:inst|bclk         ; 0.022  ; 0.000         ;
; statectrl:U14|dbfbin_latch                ; 0.026  ; 0.000         ;
; statectrl:U14|ramwt_latch                 ; 0.126  ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready          ; 0.133  ; 0.000         ;
; clk_input                                 ; 0.184  ; 0.000         ;
; statectrl:U14|enirin_latch                ; 0.208  ; 0.000         ;
; statectrl:U14|nextn_latch                 ; 0.211  ; 0.000         ;
; clk_divider:U1|clk_led                    ; 0.317  ; 0.000         ;
; statectrl:U14|enled_latch                 ; 0.342  ; 0.000         ;
; rom_new:U4|monostable_trigger:inst3|pulse ; 0.373  ; 0.000         ;
; statectrl:U14|ramin_latch                 ; 0.703  ; 0.000         ;
; statectrl:U14|ramrd_latch                 ; 1.204  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_input                         ; -0.407 ; -11.978       ;
; statectrl:U14|romin_latch         ; 0.049  ; 0.000         ;
; uart:uart_inst|txd:inst2|txd_done ; 0.127  ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk ; 0.262  ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready  ; 0.493  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                      ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clk_input                         ; 0.158 ; 0.000         ;
; uart:uart_inst|rxd:inst1|r_ready  ; 0.170 ; 0.000         ;
; uart:uart_inst|baud_gen:inst|bclk ; 0.257 ; 0.000         ;
; uart:uart_inst|txd:inst2|txd_done ; 0.586 ; 0.000         ;
; statectrl:U14|romin_latch         ; 0.665 ; 0.000         ;
+-----------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_input                                 ; -3.000 ; -165.283      ;
; uart:uart_inst|baud_gen:inst|bclk         ; -1.000 ; -109.000      ;
; clk_divider:U1|clk_out                    ; -1.000 ; -81.000       ;
; ir:U5|instruction[10]                     ; -1.000 ; -48.000       ;
; statectrl:U14|enirin_latch                ; -1.000 ; -17.000       ;
; clk_divider:U1|clk_led                    ; -1.000 ; -13.000       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -1.000 ; -9.000        ;
; uart:uart_inst|rxd:inst1|r_ready          ; -1.000 ; -9.000        ;
; statectrl:U14|enalu_latch                 ; -1.000 ; -8.000        ;
; statectrl:U14|nextn_latch                 ; -1.000 ; -8.000        ;
; statectrl:U14|ramin_latch                 ; -1.000 ; -8.000        ;
; statectrl:U14|ramrd_latch                 ; -1.000 ; -8.000        ;
; statectrl:U14|ramwt_latch                 ; -1.000 ; -2.000        ;
; statectrl:U14|enled_latch                 ; -1.000 ; -1.000        ;
; statectrl:U14|romin_latch                 ; -1.000 ; -1.000        ;
; uart:uart_inst|txd:inst2|txd_done         ; -1.000 ; -1.000        ;
; statectrl:U14|dbfbin_latch                ; 0.321  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -6.711 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.466     ; 5.732      ;
; -6.688 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.468     ; 5.707      ;
; -6.641 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.395     ; 5.733      ;
; -6.617 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.397     ; 5.707      ;
; -6.590 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.472     ; 5.605      ;
; -6.566 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.474     ; 5.579      ;
; -6.550 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.293     ; 5.744      ;
; -6.496 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.472     ; 5.511      ;
; -6.479 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.222     ; 5.744      ;
; -6.472 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.474     ; 5.485      ;
; -6.428 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.299     ; 5.616      ;
; -6.419 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.465     ; 5.441      ;
; -6.414 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.471     ; 5.430      ;
; -6.398 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.469     ; 5.416      ;
; -6.372 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.394     ; 5.465      ;
; -6.367 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.400     ; 5.454      ;
; -6.363 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.287     ; 5.563      ;
; -6.360 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.471     ; 5.376      ;
; -6.351 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.398     ; 5.440      ;
; -6.342 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.465     ; 5.364      ;
; -6.334 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.299     ; 5.522      ;
; -6.321 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.471     ; 5.337      ;
; -6.316 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.477     ; 5.326      ;
; -6.315 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.464     ; 5.338      ;
; -6.313 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.400     ; 5.400      ;
; -6.300 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.475     ; 5.312      ;
; -6.285 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -1.051     ; 5.721      ;
; -6.264 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -1.030     ; 5.721      ;
; -6.264 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.464     ; 5.287      ;
; -6.263 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.382     ; 5.368      ;
; -6.262 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.477     ; 5.272      ;
; -6.244 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.372     ; 5.359      ;
; -6.241 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.466     ; 5.262      ;
; -6.239 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.384     ; 5.342      ;
; -6.227 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.471     ; 5.243      ;
; -6.222 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.477     ; 5.232      ;
; -6.221 ; gr:U12|gra_latch[1]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.374     ; 5.334      ;
; -6.214 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -0.980     ; 5.721      ;
; -6.206 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.475     ; 5.218      ;
; -6.205 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.293     ; 5.399      ;
; -6.197 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.216     ; 5.468      ;
; -6.193 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -0.959     ; 5.721      ;
; -6.184 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.463     ; 5.208      ;
; -6.176 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.394     ; 5.269      ;
; -6.168 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.477     ; 5.178      ;
; -6.163 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -1.057     ; 5.593      ;
; -6.159 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.401     ; 6.745      ;
; -6.158 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.222     ; 5.423      ;
; -6.149 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.393     ; 5.243      ;
; -6.146 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.293     ; 5.340      ;
; -6.142 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -1.036     ; 5.593      ;
; -6.125 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.469     ; 5.143      ;
; -6.125 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.471     ; 5.141      ;
; -6.122 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.296     ; 5.313      ;
; -6.115 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.358     ; 5.744      ;
; -6.107 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.299     ; 5.295      ;
; -6.103 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.291     ; 5.299      ;
; -6.101 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.209     ; 5.379      ;
; -6.098 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.470     ; 5.115      ;
; -6.086 ; dbufferb:U10|data_latch[2]                                                                        ; alu:U8|alu_result_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -1.065     ; 5.508      ;
; -6.083 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.199     ; 5.371      ;
; -6.075 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.225     ; 5.337      ;
; -6.069 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -1.057     ; 5.499      ;
; -6.065 ; dbufferb:U10|data_latch[2]                                                                        ; alu:U8|alu_result_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -1.044     ; 5.508      ;
; -6.052 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.293     ; 5.246      ;
; -6.048 ; dbufferb:U10|data_latch[1]                                                                        ; alu:U8|alu_result_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -1.036     ; 5.499      ;
; -6.044 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.287     ; 5.744      ;
; -6.031 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.471     ; 5.047      ;
; -6.024 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.302     ; 5.209      ;
; -6.013 ; gr:U12|grb_latch[0]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.299     ; 5.201      ;
; -6.009 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.285     ; 5.211      ;
; -6.004 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.470     ; 5.021      ;
; -5.994 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.381     ; 5.100      ;
; -5.993 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.330     ; 6.650      ;
; -5.993 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.364     ; 5.616      ;
; -5.989 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.244     ; 5.732      ;
; -5.989 ; gr:U12|gra_latch[0]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.387     ; 5.089      ;
; -5.989 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.193     ; 5.283      ;
; -5.988 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.463     ; 5.012      ;
; -5.979 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -0.802     ; 6.174      ;
; -5.973 ; gr:U12|grc_latch[0]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.385     ; 5.075      ;
; -5.971 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -0.802     ; 6.166      ;
; -5.968 ; gr:U12|grc_latch[2]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.371     ; 5.084      ;
; -5.961 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.462     ; 4.986      ;
; -5.960 ; gr:U12|grc_latch[3]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.371     ; 5.076      ;
; -5.947 ; statectrl:U14|enrom_latch                                                                         ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.314     ; 6.620      ;
; -5.942 ; statectrl:U14|regrd1_latch                                                                        ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.407     ; 6.522      ;
; -5.941 ; ir:U5|instruction[10]                                                                             ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; 0.685      ; 7.218      ;
; -5.941 ; gr:U12|gra_latch[2]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.370     ; 5.058      ;
; -5.940 ; statectrl:U14|regrd2_latch                                                                        ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; 1.000        ; -0.400     ; 6.527      ;
; -5.935 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.387     ; 5.035      ;
; -5.930 ; gr:U12|grb_latch[3]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.302     ; 5.115      ;
; -5.928 ; gr:U12|grb_latch[2]                                                                               ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.352     ; 5.563      ;
; -5.920 ; dbufferb:U10|data_latch[2]                                                                        ; alu:U8|alu_result_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.500        ; -0.994     ; 5.413      ;
; -5.919 ; gr:U12|grc_latch[1]                                                                               ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.173     ; 5.733      ;
; -5.901 ; gr:U12|gra_latch[3]                                                                               ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.500        ; -1.377     ; 5.011      ;
; -5.900 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; alu:U8|alu_result_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -0.731     ; 6.166      ;
; -5.899 ; dbufferb:U10|data_latch[2]                                                                        ; alu:U8|alu_result_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.500        ; -0.973     ; 5.413      ;
; -5.899 ; gr:U12|grb_latch[1]                                                                               ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 1.000        ; -1.364     ; 5.522      ;
; -5.897 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; alu:U8|alu_result_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; 1.000        ; -0.802     ; 6.092      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node               ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -2.828 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.547     ; 1.778      ;
; -2.769 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.553     ; 1.713      ;
; -2.755 ; gr:U12|gra_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.550     ; 1.702      ;
; -2.741 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.548     ; 1.690      ;
; -2.676 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.486     ; 1.687      ;
; -2.617 ; gr:U12|gra_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.492     ; 1.622      ;
; -2.546 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.552     ; 1.491      ;
; -2.536 ; gr:U12|gra_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.507     ; 1.526      ;
; -2.531 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.378     ; 1.650      ;
; -2.525 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.375     ; 1.647      ;
; -2.520 ; gr:U12|grc_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.505     ; 1.512      ;
; -2.495 ; gr:U12|gra_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.550     ; 1.442      ;
; -2.488 ; gr:U12|grc_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.507     ; 1.478      ;
; -2.454 ; gr:U12|gra_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.492     ; 1.459      ;
; -2.438 ; gr:U12|grc_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.490     ; 1.445      ;
; -2.437 ; gr:U12|gra_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.505     ; 1.429      ;
; -2.426 ; gr:U12|grc_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.486     ; 1.437      ;
; -2.421 ; gr:U12|grc_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.547     ; 1.371      ;
; -2.379 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.317     ; 1.559      ;
; -2.375 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.308     ; 1.564      ;
; -2.370 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.369     ; 1.498      ;
; -2.354 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.371     ; 1.480      ;
; -2.345 ; gr:U12|gra_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.489     ; 1.353      ;
; -2.331 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.483     ; 2.845      ;
; -2.331 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.487     ; 1.341      ;
; -2.327 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.329     ; 1.495      ;
; -2.296 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.326     ; 1.467      ;
; -2.292 ; gr:U12|grc_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.547     ; 1.242      ;
; -2.282 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.503     ; 1.276      ;
; -2.272 ; gr:U12|grc_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.487     ; 1.282      ;
; -2.259 ; gr:U12|gra_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.505     ; 1.251      ;
; -2.249 ; gr:U12|gra_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.489     ; 1.257      ;
; -2.248 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.324     ; 1.421      ;
; -2.245 ; gr:U12|grb_latch[0]                                                                               ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.314     ; 1.428      ;
; -2.243 ; gr:U12|gra_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.485     ; 1.255      ;
; -2.238 ; gr:U12|gra_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.546     ; 1.189      ;
; -2.229 ; gr:U12|grb_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.308     ; 1.418      ;
; -2.227 ; gr:U12|grc_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.502     ; 1.222      ;
; -2.208 ; gr:U12|grc_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.486     ; 1.219      ;
; -2.200 ; gr:U12|gra_latch[2]                                                                               ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.501     ; 1.196      ;
; -2.192 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.483     ; 2.706      ;
; -2.192 ; gr:U12|gra_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.544     ; 1.145      ;
; -2.181 ; gr:U12|gra_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.485     ; 1.193      ;
; -2.179 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.422     ; 2.754      ;
; -2.164 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.422     ; 2.739      ;
; -2.159 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.483     ; 2.673      ;
; -2.143 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.603      ; 3.348      ;
; -2.121 ; gr:U12|grb_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.330     ; 1.288      ;
; -2.115 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.314     ; 1.298      ;
; -2.115 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ir:U5|instruction[11] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.884     ; 2.238      ;
; -2.114 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[8]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.437     ; 2.674      ;
; -2.112 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[11] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.482     ; 2.627      ;
; -2.111 ; gr:U12|grb_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.314     ; 1.294      ;
; -2.106 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.325     ; 1.778      ;
; -2.102 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.483     ; 2.616      ;
; -2.096 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.443     ; 1.650      ;
; -2.090 ; gr:U12|grb_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.440     ; 1.647      ;
; -2.085 ; gr:U12|grc_latch[7]                                                                               ; ir:U5|instruction[7]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.515     ; 1.067      ;
; -2.044 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[4]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.438     ; 2.603      ;
; -2.044 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[10] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.438     ; 2.603      ;
; -2.038 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.097     ; 2.948      ;
; -2.032 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.422     ; 2.607      ;
; -2.025 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[2]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.422     ; 2.600      ;
; -2.019 ; gr:U12|grc_latch[5]                                                                               ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.326     ; 1.690      ;
; -2.019 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[8]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.838     ; 2.188      ;
; -2.008 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[6]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.823     ; 2.192      ;
; -2.003 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[14] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.884     ; 2.126      ;
; -1.992 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.649      ; 3.243      ;
; -1.991 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.664      ; 3.257      ;
; -1.985 ; gr:U12|gra_latch[7]                                                                               ; ir:U5|instruction[7]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.512     ; 0.970      ;
; -1.980 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.603      ; 3.185      ;
; -1.973 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.482     ; 2.488      ;
; -1.971 ; dbufferb:U10|data_latch[2]                                                                        ; ir:U5|instruction[10] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; 0.500        ; -1.102     ; 1.366      ;
; -1.963 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ir:U5|instruction[3]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.823     ; 2.147      ;
; -1.960 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.421     ; 2.536      ;
; -1.956 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.664      ; 3.222      ;
; -1.954 ; gr:U12|grc_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.264     ; 1.687      ;
; -1.954 ; gr:U12|grb_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; -1.369     ; 1.082      ;
; -1.952 ; dbufferb:U10|data_latch[2]                                                                        ; ir:U5|instruction[2]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; 0.500        ; -1.086     ; 1.363      ;
; -1.951 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.603      ; 3.156      ;
; -1.950 ; dbufferb:U10|data_latch[2]                                                                        ; ir:U5|instruction[10] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; 0.500        ; -1.081     ; 1.366      ;
; -1.950 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.603      ; 3.155      ;
; -1.948 ; dbufferb:U10|data_latch[3]                                                                        ; ir:U5|instruction[11] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; 0.500        ; -1.145     ; 1.300      ;
; -1.946 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.097     ; 2.856      ;
; -1.945 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.421     ; 2.521      ;
; -1.944 ; gr:U12|grb_latch[3]                                                                               ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.382     ; 1.559      ;
; -1.940 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[14] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.482     ; 2.455      ;
; -1.940 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.373     ; 1.564      ;
; -1.937 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[0]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.823     ; 2.121      ;
; -1.935 ; gr:U12|grb_latch[6]                                                                               ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.434     ; 1.498      ;
; -1.931 ; dbufferb:U10|data_latch[2]                                                                        ; ir:U5|instruction[2]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; 0.500        ; -1.065     ; 1.363      ;
; -1.927 ; dbufferb:U10|data_latch[3]                                                                        ; ir:U5|instruction[11] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; 0.500        ; -1.124     ; 1.300      ;
; -1.925 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 1.000        ; -0.097     ; 2.835      ;
; -1.922 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.648      ; 3.172      ;
; -1.919 ; gr:U12|grb_latch[4]                                                                               ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 1.000        ; -1.436     ; 1.480      ;
; -1.917 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[8]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.436     ; 2.478      ;
; -1.910 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[11] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.396     ; 2.511      ;
; -1.910 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.500        ; 0.664      ; 3.176      ;
; -1.908 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[12] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 1.000        ; -0.884     ; 2.031      ;
; -1.905 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 1.000        ; -0.482     ; 2.420      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; -2.408 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.574      ; 3.021      ;
; -2.398 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.630      ; 3.019      ;
; -2.386 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.576      ; 2.995      ;
; -2.334 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.395     ; 1.958      ;
; -2.224 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.575      ; 2.926      ;
; -2.215 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.560      ; 2.826      ;
; -2.208 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.281     ; 1.946      ;
; -2.206 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.175      ; 2.424      ;
; -2.201 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.562      ; 2.782      ;
; -2.192 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.173      ; 2.414      ;
; -2.190 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.161      ; 2.380      ;
; -2.189 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.575      ; 2.803      ;
; -2.183 ; gr:U12|grc_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.268     ; 1.954      ;
; -2.179 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.631      ; 2.801      ;
; -2.174 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.663      ; 2.870      ;
; -2.174 ; gr:U12|grb_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.321     ; 1.844      ;
; -2.173 ; gr:U12|grb_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.386     ; 1.826      ;
; -2.167 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.577      ; 2.777      ;
; -2.155 ; gr:U12|grb_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.375     ; 1.813      ;
; -2.129 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.174      ; 2.440      ;
; -2.117 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.958      ; 3.124      ;
; -2.113 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.649      ; 2.781      ;
; -2.092 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.014      ; 3.107      ;
; -2.075 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.561      ; 2.689      ;
; -2.070 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.960      ; 3.073      ;
; -2.055 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.562      ; 2.636      ;
; -2.043 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.563      ; 2.625      ;
; -2.042 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.564      ; 2.625      ;
; -2.027 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.576      ; 2.730      ;
; -2.025 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.958      ; 3.032      ;
; -2.014 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.014      ; 3.029      ;
; -2.006 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.712      ; 2.802      ;
; -2.006 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.576      ; 2.615      ;
; -2.004 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.958      ; 3.011      ;
; -2.002 ; gr:U12|grb_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.382     ; 1.747      ;
; -1.996 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.960      ; 2.999      ;
; -1.996 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.561      ; 2.608      ;
; -1.993 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.014      ; 3.008      ;
; -1.987 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.661      ; 2.687      ;
; -1.976 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.946      ; 2.951      ;
; -1.975 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.960      ; 2.978      ;
; -1.969 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.959      ; 3.065      ;
; -1.946 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.958      ; 2.953      ;
; -1.939 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.575      ; 2.641      ;
; -1.938 ; gr:U12|grc_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.212     ; 1.717      ;
; -1.934 ; statectrl:U14|dbfaout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.574      ; 2.547      ;
; -1.930 ; gr:U12|grc_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.503     ; 1.946      ;
; -1.921 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.014      ; 2.936      ;
; -1.908 ; gr:U12|grc_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.271     ; 1.764      ;
; -1.907 ; gr:U12|gra_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.505     ; 1.921      ;
; -1.905 ; gr:U12|grc_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.490     ; 1.954      ;
; -1.904 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.974      ; 2.927      ;
; -1.904 ; gr:U12|grb_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.245     ; 1.743      ;
; -1.901 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.662      ; 2.690      ;
; -1.899 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.960      ; 2.902      ;
; -1.897 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.576      ; 2.512      ;
; -1.896 ; gr:U12|grc_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.282     ; 1.665      ;
; -1.893 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.030      ; 2.924      ;
; -1.892 ; gr:U12|grb_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.392     ; 1.553      ;
; -1.884 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.159      ; 2.104      ;
; -1.878 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.562      ; 2.493      ;
; -1.875 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.976      ; 2.894      ;
; -1.873 ; gr:U12|grd_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.553      ; 2.553      ;
; -1.847 ; gr:U12|grc_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.266     ; 1.614      ;
; -1.846 ; gr:U12|gra_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.496     ; 1.889      ;
; -1.845 ; gr:U12|grb_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.391     ; 1.505      ;
; -1.837 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.945      ; 2.845      ;
; -1.834 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.944      ; 2.839      ;
; -1.833 ; gr:U12|grc_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.131     ; 1.786      ;
; -1.828 ; gr:U12|grd_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.540      ; 2.387      ;
; -1.822 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.160      ; 2.045      ;
; -1.819 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.573      ; 2.425      ;
; -1.818 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.946      ; 2.793      ;
; -1.815 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.229      ; 2.045      ;
; -1.805 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.946      ; 2.780      ;
; -1.798 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.959      ; 2.894      ;
; -1.797 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.946      ; 2.772      ;
; -1.797 ; gr:U12|grc_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.286     ; 1.564      ;
; -1.787 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.713      ; 2.584      ;
; -1.782 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.944      ; 2.787      ;
; -1.773 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.578      ; 2.384      ;
; -1.769 ; gr:U12|grb_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.330     ; 1.958      ;
; -1.766 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.648      ; 2.467      ;
; -1.760 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.944      ; 2.765      ;
; -1.752 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.868      ; 2.649      ;
; -1.745 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.973      ; 2.767      ;
; -1.743 ; ir:U5|instruction[1]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.959      ; 2.839      ;
; -1.722 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.959      ; 2.818      ;
; -1.720 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.029      ; 2.750      ;
; -1.715 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; dbufferb:U10|data_latch[1] ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.125      ; 1.859      ;
; -1.711 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.577      ; 2.415      ;
; -1.709 ; statectrl:U14|enrom_latch                                                                         ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.717      ; 2.417      ;
; -1.698 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.975      ; 2.716      ;
; -1.697 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.962      ; 2.688      ;
; -1.673 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.960      ; 2.694      ;
; -1.666 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.945      ; 2.674      ;
; -1.663 ; ir:U5|instruction[0]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.944      ; 2.668      ;
; -1.660 ; gr:U12|grc_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.434     ; 1.717      ;
; -1.648 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.880      ; 2.577      ;
; -1.646 ; gr:U12|gra_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.495     ; 1.778      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -2.331 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.413     ; 1.415      ;
; -2.322 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.415     ; 1.404      ;
; -2.299 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.417     ; 1.379      ;
; -2.260 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.454     ; 1.303      ;
; -2.246 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.452     ; 1.291      ;
; -2.231 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.410     ; 1.318      ;
; -2.193 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.418     ; 1.272      ;
; -2.176 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.414     ; 1.259      ;
; -2.161 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.242     ; 1.416      ;
; -2.142 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.416     ; 1.223      ;
; -2.117 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.420     ; 1.194      ;
; -2.043 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.408     ; 1.132      ;
; -2.030 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.279     ; 1.248      ;
; -2.027 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.406     ; 1.118      ;
; -2.002 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.419     ; 1.080      ;
; -2.001 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.237     ; 1.261      ;
; -1.993 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.235     ; 1.255      ;
; -1.951 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.241     ; 1.207      ;
; -1.928 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.349     ; 2.576      ;
; -1.920 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.750     ; 2.177      ;
; -1.896 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; 0.500        ; -1.000     ; 1.393      ;
; -1.879 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.245     ; 1.131      ;
; -1.875 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; 0.500        ; -0.979     ; 1.393      ;
; -1.847 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.241     ; 1.103      ;
; -1.834 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.230     ; 1.101      ;
; -1.826 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.419     ; 0.904      ;
; -1.819 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.418     ; 0.898      ;
; -1.799 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; -1.418     ; 0.878      ;
; -1.791 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; 0.500        ; -0.997     ; 1.291      ;
; -1.770 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; 0.500        ; -0.976     ; 1.291      ;
; -1.749 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.349     ; 2.397      ;
; -1.740 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.355     ; 2.382      ;
; -1.726 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.307     ; 1.416      ;
; -1.709 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.348     ; 2.358      ;
; -1.697 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.387     ; 2.307      ;
; -1.679 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.350     ; 2.326      ;
; -1.661 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.737      ; 3.000      ;
; -1.643 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.355     ; 2.285      ;
; -1.627 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.737      ; 2.966      ;
; -1.621 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.338     ; 2.280      ;
; -1.609 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.191     ; 1.415      ;
; -1.600 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.193     ; 1.404      ;
; -1.595 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.344     ; 1.248      ;
; -1.593 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.350     ; 2.240      ;
; -1.584 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.756     ; 1.835      ;
; -1.582 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.751     ; 1.838      ;
; -1.570 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; 0.500        ; -1.019     ; 1.048      ;
; -1.566 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.302     ; 1.261      ;
; -1.558 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.300     ; 1.255      ;
; -1.555 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.750     ; 1.812      ;
; -1.552 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.348     ; 2.201      ;
; -1.549 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; 0.500        ; -0.998     ; 1.048      ;
; -1.547 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.035      ; 2.589      ;
; -1.532 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.731      ; 2.865      ;
; -1.526 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.739     ; 1.794      ;
; -1.524 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.230     ; 1.291      ;
; -1.521 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.354     ; 2.164      ;
; -1.516 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.306     ; 1.207      ;
; -1.515 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.349     ; 2.163      ;
; -1.511 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.035      ; 2.553      ;
; -1.505 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.263     ; 2.239      ;
; -1.502 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.347     ; 2.152      ;
; -1.499 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.262     ; 2.234      ;
; -1.499 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.748      ; 2.849      ;
; -1.495 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.035      ; 2.537      ;
; -1.491 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.736      ; 2.829      ;
; -1.478 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.268     ; 2.207      ;
; -1.478 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.386     ; 2.089      ;
; -1.473 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.035      ; 2.515      ;
; -1.471 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.196     ; 1.272      ;
; -1.463 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.756     ; 1.714      ;
; -1.463 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 1.000        ; -0.751     ; 1.719      ;
; -1.460 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.349     ; 2.108      ;
; -1.455 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.699      ; 2.756      ;
; -1.454 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.192     ; 1.259      ;
; -1.447 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.350     ; 2.094      ;
; -1.444 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.310     ; 1.131      ;
; -1.441 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.736      ; 2.779      ;
; -1.435 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.349     ; 2.083      ;
; -1.434 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.029      ; 2.470      ;
; -1.434 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.348     ; 2.083      ;
; -1.432 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramin_latch ; 1.000        ; -0.786     ; 1.643      ;
; -1.431 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.268     ; 2.160      ;
; -1.425 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.500        ; 0.731      ; 2.758      ;
; -1.424 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.354     ; 2.067      ;
; -1.424 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.337     ; 2.084      ;
; -1.412 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.306     ; 1.103      ;
; -1.399 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 1.000        ; -1.295     ; 1.101      ;
; -1.389 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.262     ; 2.124      ;
; -1.388 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.034      ; 2.429      ;
; -1.387 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.352     ; 2.032      ;
; -1.386 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.051      ; 2.444      ;
; -1.386 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; 0.500        ; -1.204     ; 0.679      ;
; -1.376 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.035      ; 2.418      ;
; -1.368 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.034      ; 2.409      ;
; -1.366 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.046      ; 2.419      ;
; -1.365 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; 0.500        ; -1.183     ; 0.679      ;
; -1.356 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.029      ; 2.392      ;
; -1.340 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 1.000        ; 0.035      ; 2.382      ;
; -1.336 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 1.000        ; -0.338     ; 1.995      ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ir:U5|instruction[10]'                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; -2.268 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.177     ; 1.578      ;
; -2.234 ; gr:U12|gra_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.180     ; 1.541      ;
; -2.220 ; gr:U12|grc_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.178     ; 1.529      ;
; -2.209 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.183     ; 1.513      ;
; -2.185 ; gr:U12|grc_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.182     ; 1.490      ;
; -2.152 ; gr:U12|grc_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.178     ; 1.461      ;
; -2.134 ; gr:U12|gra_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.180     ; 1.441      ;
; -2.129 ; gr:U12|gra_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.180     ; 1.436      ;
; -2.089 ; gr:U12|gra_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.183     ; 1.393      ;
; -2.073 ; gr:U12|grc_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.181     ; 1.379      ;
; -2.004 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.005     ; 1.486      ;
; -1.993 ; gr:U12|grb_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.001     ; 1.479      ;
; -1.991 ; gr:U12|grb_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.005     ; 1.473      ;
; -1.971 ; gr:U12|grb_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.008     ; 1.450      ;
; -1.948 ; gr:U12|grc_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.177     ; 1.258      ;
; -1.897 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.999     ; 1.385      ;
; -1.880 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.005     ; 1.362      ;
; -1.771 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.113     ; 2.645      ;
; -1.765 ; gr:U12|gra_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.176     ; 1.076      ;
; -1.750 ; gr:U12|grc_latch[7]                                                                               ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.177     ; 1.060      ;
; -1.741 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.113     ; 2.615      ;
; -1.726 ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grd_latch[1] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.500        ; -0.763     ; 1.450      ;
; -1.722 ; gr:U12|grb_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.999     ; 1.210      ;
; -1.705 ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grd_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.500        ; -0.742     ; 1.450      ;
; -1.701 ; gr:U12|grc_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.177     ; 1.011      ;
; -1.690 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.805      ; 2.982      ;
; -1.686 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.113     ; 2.560      ;
; -1.674 ; gr:U12|gra_latch[2]                                                                               ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.176     ; 0.985      ;
; -1.671 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[5] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.113     ; 2.545      ;
; -1.667 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.113     ; 2.541      ;
; -1.657 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.796      ; 2.940      ;
; -1.650 ; gr:U12|gra_latch[7]                                                                               ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -1.174     ; 0.963      ;
; -1.635 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.258     ; 1.864      ;
; -1.635 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.798      ; 2.920      ;
; -1.630 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.796      ; 2.913      ;
; -1.627 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.315     ; 1.799      ;
; -1.621 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grb_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.193     ; 1.915      ;
; -1.619 ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; 0.973      ; 3.184      ;
; -1.607 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.801      ; 2.895      ;
; -1.606 ; gr:U12|gra_latch[5]                                                                               ; gr:U12|grb_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.208     ; 1.885      ;
; -1.600 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[5] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.802      ; 2.889      ;
; -1.583 ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; 0.973      ; 3.148      ;
; -1.583 ; gr:U12|grc_latch[5]                                                                               ; gr:U12|grb_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.197     ; 1.873      ;
; -1.572 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grd_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -0.514     ; 2.055      ;
; -1.571 ; gr:U12|gra_latch[3]                                                                               ; gr:U12|grb_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.208     ; 1.850      ;
; -1.569 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.070     ; 1.486      ;
; -1.558 ; gr:U12|grb_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.066     ; 1.479      ;
; -1.556 ; gr:U12|grb_latch[1]                                                                               ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.070     ; 1.473      ;
; -1.555 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; gr:U12|grd_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -0.514     ; 2.038      ;
; -1.552 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.112     ; 2.427      ;
; -1.547 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grd_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -0.514     ; 2.030      ;
; -1.546 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -0.955     ; 1.578      ;
; -1.545 ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; 0.973      ; 3.110      ;
; -1.544 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.112     ; 2.419      ;
; -1.536 ; gr:U12|grb_latch[3]                                                                               ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.073     ; 1.450      ;
; -1.530 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; gr:U12|grd_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 1.000        ; -0.514     ; 2.013      ;
; -1.520 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|gra_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.809      ; 2.816      ;
; -1.518 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grd_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.113     ; 2.392      ;
; -1.516 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|gra_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.802      ; 2.805      ;
; -1.513 ; gr:U12|grc_latch[4]                                                                               ; gr:U12|grb_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.205     ; 1.795      ;
; -1.512 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grb_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.400      ; 2.409      ;
; -1.503 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[4] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.271      ; 2.771      ;
; -1.502 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|gra_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.806      ; 2.795      ;
; -1.500 ; gr:U12|grc_latch[4]                                                                               ; gr:U12|grc_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.258     ; 1.729      ;
; -1.500 ; gr:U12|gra_latch[4]                                                                               ; gr:U12|grc_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.307     ; 1.680      ;
; -1.500 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grc_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.947      ; 2.934      ;
; -1.498 ; gr:U12|grc_latch[5]                                                                               ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -0.956     ; 1.529      ;
; -1.497 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grc_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.947      ; 2.931      ;
; -1.491 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grd_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.026     ; 2.452      ;
; -1.483 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|gra_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.809      ; 2.779      ;
; -1.482 ; gr:U12|gra_latch[1]                                                                               ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.311     ; 1.658      ;
; -1.480 ; ir:U5|instruction[2]                                                                              ; gr:U12|grd_latch[3] ; statectrl:U14|enirin_latch                ; ir:U5|instruction[10] ; 1.000        ; 0.271      ; 2.748      ;
; -1.478 ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; 0.973      ; 3.043      ;
; -1.477 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; gr:U12|grb_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.395      ; 2.369      ;
; -1.474 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; gr:U12|grb_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.404      ; 2.375      ;
; -1.474 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; gr:U12|grb_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.395      ; 2.366      ;
; -1.473 ; gr:U12|grc_latch[1]                                                                               ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.197     ; 1.763      ;
; -1.472 ; gr:U12|gra_latch[0]                                                                               ; gr:U12|grb_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.212     ; 1.747      ;
; -1.471 ; gr:U12|gra_latch[4]                                                                               ; gr:U12|grb_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.212     ; 1.746      ;
; -1.471 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grb_latch[3] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.806      ; 2.764      ;
; -1.470 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[0] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.112     ; 2.345      ;
; -1.467 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[6] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.112     ; 2.342      ;
; -1.463 ; gr:U12|grc_latch[4]                                                                               ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -0.960     ; 1.490      ;
; -1.462 ; gr:U12|grb_latch[6]                                                                               ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.064     ; 1.385      ;
; -1.461 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[7] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.796      ; 2.744      ;
; -1.459 ; gr:U12|gra_latch[1]                                                                               ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.208     ; 1.738      ;
; -1.456 ; gr:U12|grc_latch[3]                                                                               ; gr:U12|grb_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.028     ; 1.915      ;
; -1.454 ; gr:U12|grc_latch[1]                                                                               ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.258     ; 1.683      ;
; -1.454 ; gr:U12|gra_latch[0]                                                                               ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.311     ; 1.630      ;
; -1.453 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; gr:U12|grb_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.395      ; 2.345      ;
; -1.452 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grd_latch[5] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 1.000        ; -0.112     ; 2.327      ;
; -1.447 ; gr:U12|grc_latch[0]                                                                               ; gr:U12|grb_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.201     ; 1.733      ;
; -1.445 ; dbufferb:U10|data_latch[2]                                                                        ; gr:U12|grd_latch[2] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.500        ; -0.777     ; 1.155      ;
; -1.445 ; gr:U12|grb_latch[0]                                                                               ; gr:U12|grd_latch[0] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 1.000        ; -1.070     ; 1.362      ;
; -1.445 ; statectrl:U14|enrom_latch                                                                         ; gr:U12|grb_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.883      ; 2.815      ;
; -1.444 ; gr:U12|grb_latch[5]                                                                               ; gr:U12|grb_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.500        ; -0.101     ; 1.830      ;
; -1.441 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grb_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.500        ; 0.397      ; 2.335      ;
; -1.438 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grb_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.797      ; 2.722      ;
; -1.438 ; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grb_latch[4] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.799      ; 2.724      ;
; -1.436 ; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grc_latch[2] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.500        ; 0.947      ; 2.870      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                                                   ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -2.200 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.224     ; 1.495      ;
; -2.157 ; gr:U12|gra_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.227     ; 1.449      ;
; -2.143 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.225     ; 1.437      ;
; -2.141 ; gr:U12|gra_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.230     ; 1.430      ;
; -2.136 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.229     ; 1.426      ;
; -2.085 ; gr:U12|gra_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.227     ; 1.377      ;
; -2.061 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.224     ; 1.356      ;
; -2.040 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.225     ; 1.334      ;
; -2.037 ; gr:U12|gra_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.230     ; 1.326      ;
; -2.021 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.228     ; 1.312      ;
; -2.017 ; gr:U12|gra_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.227     ; 1.309      ;
; -2.007 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.224     ; 1.302      ;
; -1.961 ; gr:U12|gra_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.221     ; 1.259      ;
; -1.956 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.046     ; 1.429      ;
; -1.944 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.048     ; 1.415      ;
; -1.927 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.052     ; 1.394      ;
; -1.903 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.055     ; 1.367      ;
; -1.879 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.052     ; 1.346      ;
; -1.848 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.046     ; 1.321      ;
; -1.828 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.052     ; 1.295      ;
; -1.827 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.224     ; 1.122      ;
; -1.824 ; gr:U12|gra_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.223     ; 1.120      ;
; -1.800 ; gr:U12|gra_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.223     ; 1.096      ;
; -1.745 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.160     ; 2.604      ;
; -1.723 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; -1.046     ; 1.196      ;
; -1.650 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.561     ; 2.118      ;
; -1.614 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.810     ; 1.323      ;
; -1.593 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.789     ; 1.323      ;
; -1.589 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.561     ; 2.057      ;
; -1.571 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.824     ; 1.266      ;
; -1.570 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.500        ; 0.926      ; 3.120      ;
; -1.550 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.803     ; 1.266      ;
; -1.526 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.159     ; 2.386      ;
; -1.521 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.808     ; 1.232      ;
; -1.521 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.111     ; 1.429      ;
; -1.520 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.561     ; 1.988      ;
; -1.509 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.113     ; 1.415      ;
; -1.500 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.787     ; 1.232      ;
; -1.498 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.561     ; 1.966      ;
; -1.492 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.117     ; 1.394      ;
; -1.487 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.561     ; 1.955      ;
; -1.483 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.073     ; 2.429      ;
; -1.478 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.002     ; 1.495      ;
; -1.468 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.120     ; 1.367      ;
; -1.464 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.561     ; 1.932      ;
; -1.454 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.224      ; 2.707      ;
; -1.444 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.117     ; 1.346      ;
; -1.421 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.003     ; 1.437      ;
; -1.414 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.007     ; 1.426      ;
; -1.413 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.111     ; 1.321      ;
; -1.393 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.117     ; 1.295      ;
; -1.361 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.224      ; 2.614      ;
; -1.340 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.224      ; 2.593      ;
; -1.339 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.002     ; 1.356      ;
; -1.330 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.160     ; 2.189      ;
; -1.320 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.822     ; 1.017      ;
; -1.318 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.003     ; 1.334      ;
; -1.300 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.561     ; 1.768      ;
; -1.299 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.801     ; 1.017      ;
; -1.299 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.006     ; 1.312      ;
; -1.288 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.111     ; 1.196      ;
; -1.285 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.002     ; 1.302      ;
; -1.283 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.224      ; 2.536      ;
; -1.283 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.977     ; 0.825      ;
; -1.275 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.881     ; 0.913      ;
; -1.264 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.182     ; 2.101      ;
; -1.262 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.956     ; 0.825      ;
; -1.258 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.823     ; 0.954      ;
; -1.254 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.860     ; 0.913      ;
; -1.240 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.240      ; 2.509      ;
; -1.237 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.802     ; 0.954      ;
; -1.232 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.158     ; 2.093      ;
; -1.223 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.182     ; 2.060      ;
; -1.218 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 1.000        ; -0.561     ; 1.686      ;
; -1.162 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -0.597     ; 1.584      ;
; -1.131 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; -0.809     ; 0.841      ;
; -1.117 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.163     ; 1.973      ;
; -1.110 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; 0.500        ; -0.788     ; 0.841      ;
; -1.105 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -1.002     ; 1.122      ;
; -1.082 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.239      ; 2.350      ;
; -1.024 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.146      ; 2.199      ;
; -1.018 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.182     ; 1.855      ;
; -1.015 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.146      ; 2.190      ;
; -1.003 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 1.000        ; -0.160     ; 1.862      ;
; -0.956 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.182     ; 1.793      ;
; -0.943 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.146      ; 2.118      ;
; -0.938 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.182     ; 1.775      ;
; -0.904 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; 0.926      ; 2.954      ;
; -0.895 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -0.597     ; 1.317      ;
; -0.882 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -0.597     ; 1.304      ;
; -0.869 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -0.597     ; 1.291      ;
; -0.866 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 1.000        ; 0.224      ; 2.119      ;
; -0.862 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.146      ; 2.037      ;
; -0.860 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -0.597     ; 1.282      ;
; -0.834 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 1.000        ; -0.182     ; 1.671      ;
; -0.825 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -0.597     ; 1.247      ;
; -0.825 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 1.000        ; -0.597     ; 1.247      ;
; -0.822 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.500        ; 0.926      ; 2.382      ;
; -0.809 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.146      ; 1.984      ;
; -0.795 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 1.000        ; 0.146      ; 1.970      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                 ; Launch Clock                              ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+
; -2.015 ; gr:U12|grc_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.709     ; 1.793      ;
; -1.956 ; gr:U12|gra_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.715     ; 1.728      ;
; -1.938 ; gr:U12|gra_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.712     ; 1.713      ;
; -1.924 ; gr:U12|grc_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.710     ; 1.701      ;
; -1.908 ; gr:U12|grc_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.715     ; 1.680      ;
; -1.857 ; gr:U12|gra_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.713     ; 1.631      ;
; -1.830 ; gr:U12|grc_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.710     ; 1.607      ;
; -1.829 ; gr:U12|gra_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.715     ; 1.601      ;
; -1.813 ; gr:U12|grc_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.713     ; 1.587      ;
; -1.807 ; gr:U12|gra_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.712     ; 1.582      ;
; -1.718 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.540     ; 1.665      ;
; -1.716 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.534     ; 1.669      ;
; -1.708 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.537     ; 1.658      ;
; -1.669 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.537     ; 1.619      ;
; -1.663 ; gr:U12|grc_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.709     ; 1.441      ;
; -1.620 ; gr:U12|grb_latch[0]                                                                               ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.537     ; 1.570      ;
; -1.615 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.037     ; 2.565      ;
; -1.615 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.037     ; 2.565      ;
; -1.612 ; gr:U12|grb_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.531     ; 1.568      ;
; -1.598 ; gr:U12|grb_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.531     ; 1.554      ;
; -1.577 ; gr:U12|grc_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.709     ; 1.355      ;
; -1.550 ; gr:U12|gra_latch[2]                                                                               ; uart:uart_inst|txd:inst2|txd_content[2] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.708     ; 1.329      ;
; -1.527 ; gr:U12|grc_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.710     ; 1.304      ;
; -1.518 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[3] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 2.860      ;
; -1.480 ; gr:U12|gra_latch[6]                                                                               ; uart:uart_inst|txd:inst2|txd_content[6] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.708     ; 1.259      ;
; -1.464 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.354      ; 2.805      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[0]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.452 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.403      ;
; -1.427 ; gr:U12|gra_latch[7]                                                                               ; uart:uart_inst|txd:inst2|txd_content[7] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.707     ; 1.207      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.409 ; uart:uart_inst|txd:inst2|xbitcnt[0]                                                               ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.154      ; 2.550      ;
; -1.407 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[0] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 2.749      ;
; -1.404 ; dbufferb:U10|data_latch[1]                                                                        ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|enalu_latch                 ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.295     ; 1.596      ;
; -1.401 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[6] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 2.743      ;
; -1.394 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[2] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 2.736      ;
; -1.383 ; dbufferb:U10|data_latch[1]                                                                        ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|dbfbin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.274     ; 1.596      ;
; -1.375 ; statectrl:U14|regrd1_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[5] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 2.717      ;
; -1.359 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 2.111      ;
; -1.359 ; uart:uart_inst|txd:inst2|xbitcnt[29]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 2.111      ;
; -1.342 ; ir:U5|instruction[10]                                                                             ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; 1.440      ; 3.374      ;
; -1.330 ; ir:U5|instruction[10]                                                                             ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; 1.441      ; 3.363      ;
; -1.321 ; dbufferb:U10|data_latch[2]                                                                        ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|enalu_latch                 ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.309     ; 1.499      ;
; -1.320 ; uart:uart_inst|txd:inst2|xbitcnt[20]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.271      ;
; -1.320 ; uart:uart_inst|txd:inst2|xbitcnt[20]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.271      ;
; -1.312 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; uart:uart_inst|txd:inst2|txd_content[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.046     ; 2.263      ;
; -1.305 ; uart:uart_inst|txd:inst2|xbitcnt[18]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 2.057      ;
; -1.305 ; uart:uart_inst|txd:inst2|xbitcnt[18]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 2.057      ;
; -1.302 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; uart:uart_inst|txd:inst2|txd_content[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.046     ; 2.253      ;
; -1.300 ; dbufferb:U10|data_latch[2]                                                                        ; uart:uart_inst|txd:inst2|txd_content[2] ; statectrl:U14|dbfbin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; -0.288     ; 1.499      ;
; -1.299 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[3] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.356      ; 2.642      ;
; -1.293 ; gr:U12|grc_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.487     ; 1.793      ;
; -1.285 ; ir:U5|instruction[10]                                                                             ; uart:uart_inst|txd:inst2|txd_content[0] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 0.500        ; 1.441      ; 3.318      ;
; -1.283 ; gr:U12|grb_latch[3]                                                                               ; uart:uart_inst|txd:inst2|txd_content[3] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.605     ; 1.665      ;
; -1.281 ; gr:U12|grb_latch[4]                                                                               ; uart:uart_inst|txd:inst2|txd_content[4] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.599     ; 1.669      ;
; -1.273 ; gr:U12|grb_latch[5]                                                                               ; uart:uart_inst|txd:inst2|txd_content[5] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.602     ; 1.658      ;
; -1.270 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; uart:uart_inst|txd:inst2|txd_content[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.047     ; 2.220      ;
; -1.267 ; statectrl:U14|regrd2_latch                                                                        ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 2.609      ;
; -1.266 ; uart:uart_inst|txd:inst2|xbitcnt[22]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 2.018      ;
; -1.266 ; uart:uart_inst|txd:inst2|xbitcnt[22]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 2.018      ;
; -1.252 ; uart:uart_inst|txd:inst2|xbitcnt[19]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.203      ;
; -1.252 ; uart:uart_inst|txd:inst2|xbitcnt[19]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.036     ; 2.203      ;
; -1.245 ; uart:uart_inst|txd:inst2|xbitcnt[30]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 1.997      ;
; -1.245 ; uart:uart_inst|txd:inst2|xbitcnt[30]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 1.997      ;
; -1.245 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; uart:uart_inst|txd:inst2|txd_content[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.046     ; 2.196      ;
; -1.234 ; gr:U12|grb_latch[1]                                                                               ; uart:uart_inst|txd:inst2|txd_content[1] ; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.602     ; 1.619      ;
; -1.227 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[3] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.739      ; 2.963      ;
; -1.226 ; ir:U5|instruction[2]                                                                              ; uart:uart_inst|txd:inst2|txd_content[4] ; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.738      ; 2.961      ;
; -1.223 ; uart:uart_inst|txd:inst2|xbitcnt[17]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 1.975      ;
; -1.223 ; uart:uart_inst|txd:inst2|xbitcnt[17]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 1.975      ;
; -1.221 ; uart:uart_inst|txd:inst2|xbitcnt[28]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 1.973      ;
; -1.221 ; uart:uart_inst|txd:inst2|xbitcnt[28]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 1.973      ;
; -1.220 ; uart:uart_inst|txd:inst2|xbitcnt[21]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 1.972      ;
; -1.220 ; uart:uart_inst|txd:inst2|xbitcnt[21]                                                              ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; -0.235     ; 1.972      ;
; -1.214 ; statectrl:U14|enrom_latch                                                                         ; uart:uart_inst|txd:inst2|txd_content[4] ; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.441      ; 2.642      ;
+--------+---------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.012 ; gr:U12|gra_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.719     ; 1.812      ;
; -1.998 ; gr:U12|grc_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.717     ; 1.800      ;
; -1.993 ; gr:U12|grc_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.716     ; 1.796      ;
; -1.934 ; gr:U12|gra_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.722     ; 1.731      ;
; -1.909 ; gr:U12|grc_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.721     ; 1.707      ;
; -1.872 ; gr:U12|grc_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.717     ; 1.674      ;
; -1.858 ; gr:U12|gra_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.719     ; 1.658      ;
; -1.849 ; gr:U12|gra_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.719     ; 1.649      ;
; -1.782 ; gr:U12|grb_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.544     ; 1.757      ;
; -1.753 ; gr:U12|gra_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.722     ; 1.550      ;
; -1.737 ; gr:U12|grc_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.720     ; 1.536      ;
; -1.717 ; gr:U12|grb_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.540     ; 1.696      ;
; -1.711 ; gr:U12|grb_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.544     ; 1.686      ;
; -1.698 ; gr:U12|grc_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.716     ; 1.501      ;
; -1.696 ; gr:U12|grb_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.547     ; 1.668      ;
; -1.670 ; gr:U12|grc_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.716     ; 1.473      ;
; -1.647 ; gr:U12|grb_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.538     ; 1.628      ;
; -1.636 ; gr:U12|grb_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.538     ; 1.617      ;
; -1.615 ; gr:U12|grc_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.716     ; 1.418      ;
; -1.588 ; gr:U12|gra_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.715     ; 1.392      ;
; -1.570 ; gr:U12|gra_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.713     ; 1.376      ;
; -1.544 ; gr:U12|grb_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.544     ; 1.519      ;
; -1.515 ; gr:U12|gra_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.715     ; 1.319      ;
; -1.496 ; statectrl:U14|regrd1_latch                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.348      ; 2.863      ;
; -1.446 ; dbufferb:U10|data_latch[1]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.302     ; 1.663      ;
; -1.425 ; dbufferb:U10|data_latch[1]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.281     ; 1.663      ;
; -1.359 ; dbufferb:U10|data_latch[2]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.316     ; 1.562      ;
; -1.347 ; gr:U12|grb_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.609     ; 1.757      ;
; -1.343 ; ir:U5|instruction[10]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 1.434      ; 3.401      ;
; -1.338 ; dbufferb:U10|data_latch[2]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.295     ; 1.562      ;
; -1.332 ; gr:U12|grb_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.538     ; 1.313      ;
; -1.282 ; gr:U12|grb_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.605     ; 1.696      ;
; -1.277 ; statectrl:U14|regrd2_latch                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.349      ; 2.645      ;
; -1.276 ; gr:U12|grb_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.609     ; 1.686      ;
; -1.276 ; gr:U12|grc_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.495     ; 1.800      ;
; -1.271 ; gr:U12|grc_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.494     ; 1.796      ;
; -1.261 ; gr:U12|grb_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.612     ; 1.668      ;
; -1.239 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.256      ;
; -1.239 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.256      ;
; -1.230 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.247      ;
; -1.227 ; ir:U5|instruction[2]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.732      ; 2.988      ;
; -1.220 ; statectrl:U14|enrom_latch                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.435      ; 2.674      ;
; -1.218 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.235      ;
; -1.212 ; gr:U12|grb_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.603     ; 1.628      ;
; -1.211 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.228      ;
; -1.201 ; gr:U12|grb_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.603     ; 1.617      ;
; -1.195 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.212      ;
; -1.187 ; gr:U12|grc_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.499     ; 1.707      ;
; -1.150 ; gr:U12|grc_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.495     ; 1.674      ;
; -1.138 ; dbufferb:U10|data_latch[5]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.469     ; 1.188      ;
; -1.130 ; dbufferb:U10|data_latch[7]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.300     ; 1.349      ;
; -1.117 ; dbufferb:U10|data_latch[5]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.448     ; 1.188      ;
; -1.113 ; ir:U5|instruction[1]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.732      ; 2.874      ;
; -1.113 ; dbufferb:U10|data_latch[3]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.314     ; 1.318      ;
; -1.109 ; dbufferb:U10|data_latch[7]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.279     ; 1.349      ;
; -1.109 ; gr:U12|grb_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.609     ; 1.519      ;
; -1.092 ; ir:U5|instruction[3]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.732      ; 2.853      ;
; -1.092 ; dbufferb:U10|data_latch[3]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.293     ; 1.318      ;
; -1.091 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.108      ;
; -1.078 ; gr:U12|grd_latch[5]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.326      ; 2.423      ;
; -1.056 ; ir:U5|instruction[0]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.732      ; 2.817      ;
; -1.052 ; statectrl:U14|dbfaout_latch                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.348      ; 2.419      ;
; -1.032 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.012     ; 2.049      ;
; -1.015 ; gr:U12|grc_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.498     ; 1.536      ;
; -0.992 ; ir:U5|instruction[9]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.748      ; 2.769      ;
; -0.985 ; statectrl:U14|enpcout_latch                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.350      ; 2.354      ;
; -0.980 ; gr:U12|grd_latch[0]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.326      ; 2.325      ;
; -0.976 ; gr:U12|grc_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.494     ; 1.501      ;
; -0.974 ; dbufferb:U10|data_latch[0]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.315     ; 1.178      ;
; -0.966 ; dbufferb:U10|data_latch[6]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.373     ; 1.112      ;
; -0.953 ; dbufferb:U10|data_latch[0]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.294     ; 1.178      ;
; -0.948 ; gr:U12|grc_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.494     ; 1.473      ;
; -0.945 ; dbufferb:U10|data_latch[6]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.352     ; 1.112      ;
; -0.904 ; dbufferb:U10|data_latch[4]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.301     ; 1.122      ;
; -0.897 ; gr:U12|grb_latch[7]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.603     ; 1.313      ;
; -0.893 ; gr:U12|grc_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.494     ; 1.418      ;
; -0.883 ; dbufferb:U10|data_latch[4]                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.280     ; 1.122      ;
; -0.865 ; statectrl:U14|dbfbout_latch                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.345      ; 2.229      ;
; -0.855 ; ir:U5|instruction[8]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.747      ; 2.631      ;
; -0.791 ; gr:U12|grd_latch[4]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.326      ; 2.136      ;
; -0.771 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.089     ; 1.701      ;
; -0.770 ; gr:U12|grd_latch[1]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.326      ; 2.115      ;
; -0.740 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.654      ; 2.423      ;
; -0.736 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.654      ; 2.419      ;
; -0.724 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.089     ; 1.654      ;
; -0.721 ; ir:U5|instruction[5]                                                                              ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.732      ; 2.482      ;
; -0.694 ; statectrl:U14|enuart_latch                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.348      ; 2.061      ;
; -0.694 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.654      ; 2.377      ;
; -0.677 ; ir:U5|instruction[10]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 1.434      ; 3.235      ;
; -0.670 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.089     ; 1.600      ;
; -0.668 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.089     ; 1.598      ;
; -0.657 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.089     ; 1.587      ;
; -0.647 ; gr:U12|grd_latch[6]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.326      ; 1.992      ;
; -0.647 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.654      ; 2.330      ;
; -0.627 ; gr:U12|grd_latch[3]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.326      ; 1.972      ;
; -0.624 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.654      ; 2.307      ;
; -0.597 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.654      ; 2.280      ;
; -0.566 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.654      ; 2.249      ;
; -0.557 ; statectrl:U14|ramrd_latch                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; 1.434      ; 2.625      ;
; -0.552 ; gr:U12|grd_latch[2]                                                                               ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.326      ; 1.897      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -2.006 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.850     ; 1.665      ;
; -1.947 ; gr:U12|gra_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.856     ; 1.600      ;
; -1.944 ; gr:U12|gra_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.853     ; 1.600      ;
; -1.930 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.851     ; 1.588      ;
; -1.908 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.855     ; 1.562      ;
; -1.857 ; gr:U12|gra_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.853     ; 1.513      ;
; -1.853 ; gr:U12|gra_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.856     ; 1.506      ;
; -1.837 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.854     ; 1.492      ;
; -1.836 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.851     ; 1.494      ;
; -1.813 ; gr:U12|gra_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.853     ; 1.469      ;
; -1.716 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.674     ; 1.551      ;
; -1.714 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.678     ; 1.545      ;
; -1.709 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.681     ; 1.537      ;
; -1.675 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.678     ; 1.506      ;
; -1.647 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.850     ; 1.306      ;
; -1.644 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.678     ; 1.475      ;
; -1.636 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.850     ; 1.295      ;
; -1.585 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.672     ; 1.422      ;
; -1.547 ; gr:U12|gra_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.847     ; 1.209      ;
; -1.509 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.214      ; 2.732      ;
; -1.483 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.672     ; 1.320      ;
; -1.462 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.850     ; 1.121      ;
; -1.453 ; gr:U12|gra_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.849     ; 1.113      ;
; -1.435 ; gr:U12|gra_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.849     ; 1.095      ;
; -1.410 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.436     ; 1.483      ;
; -1.389 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.415     ; 1.483      ;
; -1.342 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; 1.300      ; 3.256      ;
; -1.336 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.187     ; 2.168      ;
; -1.309 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.500        ; -0.672     ; 1.146      ;
; -1.293 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.187     ; 2.125      ;
; -1.290 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.215      ; 2.514      ;
; -1.284 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.628     ; 1.665      ;
; -1.281 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.739     ; 1.551      ;
; -1.279 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.743     ; 1.545      ;
; -1.274 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.746     ; 1.537      ;
; -1.270 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.187     ; 2.102      ;
; -1.240 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.743     ; 1.506      ;
; -1.236 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.187     ; 2.068      ;
; -1.226 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.598      ; 2.843      ;
; -1.218 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.187     ; 2.050      ;
; -1.214 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.301      ; 2.524      ;
; -1.209 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.743     ; 1.475      ;
; -1.208 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.629     ; 1.588      ;
; -1.206 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.450     ; 1.265      ;
; -1.186 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.633     ; 1.562      ;
; -1.185 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.429     ; 1.265      ;
; -1.150 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.737     ; 1.422      ;
; -1.146 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.214      ; 2.369      ;
; -1.126 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.598      ; 2.743      ;
; -1.126 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.448     ; 1.187      ;
; -1.115 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.632     ; 1.492      ;
; -1.114 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.629     ; 1.494      ;
; -1.107 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.434     ; 1.182      ;
; -1.105 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.598      ; 2.722      ;
; -1.105 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.427     ; 1.187      ;
; -1.099 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.187     ; 1.931      ;
; -1.096 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.187     ; 1.928      ;
; -1.086 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.413     ; 1.182      ;
; -1.080 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.192      ; 2.281      ;
; -1.074 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.449     ; 1.134      ;
; -1.070 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.603     ; 0.976      ;
; -1.055 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.598      ; 2.672      ;
; -1.053 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.428     ; 1.134      ;
; -1.049 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.582     ; 0.976      ;
; -1.048 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.737     ; 1.320      ;
; -1.010 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.192      ; 2.211      ;
; -1.005 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.614      ; 2.638      ;
; -1.005 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 1.000        ; -0.187     ; 1.837      ;
; -0.998 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.216      ; 2.223      ;
; -0.925 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.628     ; 1.306      ;
; -0.914 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.628     ; 1.295      ;
; -0.904 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.507     ; 0.906      ;
; -0.903 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; 0.500        ; -0.435     ; 0.977      ;
; -0.883 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.486     ; 0.906      ;
; -0.882 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; 0.500        ; -0.414     ; 0.977      ;
; -0.874 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.737     ; 1.146      ;
; -0.854 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.613      ; 2.486      ;
; -0.840 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.520      ; 2.379      ;
; -0.790 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.192      ; 1.991      ;
; -0.749 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.520      ; 2.288      ;
; -0.748 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.223     ; 1.534      ;
; -0.740 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; -0.628     ; 1.121      ;
; -0.734 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.192      ; 1.935      ;
; -0.712 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.211      ; 1.932      ;
; -0.676 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 1.300      ; 3.090      ;
; -0.667 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.223     ; 1.453      ;
; -0.658 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.520      ; 2.197      ;
; -0.656 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.223     ; 1.442      ;
; -0.653 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 1.000        ; 0.598      ; 2.270      ;
; -0.641 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.223     ; 1.427      ;
; -0.640 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.192      ; 1.841      ;
; -0.632 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 1.000        ; 0.214      ; 1.855      ;
; -0.621 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.223     ; 1.407      ;
; -0.601 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.520      ; 2.140      ;
; -0.592 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.500        ; 1.300      ; 2.516      ;
; -0.585 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 1.000        ; 0.192      ; 1.786      ;
; -0.579 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.520      ; 2.118      ;
; -0.565 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 1.000        ; 0.520      ; 2.104      ;
; -0.517 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.223     ; 1.303      ;
; -0.489 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 1.000        ; -0.223     ; 1.275      ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; -1.654 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.340     ; 2.301      ;
; -1.563 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.341     ; 2.209      ;
; -1.394 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.341     ; 2.040      ;
; -1.367 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.341     ; 2.013      ;
; -1.342 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.341     ; 1.988      ;
; -1.309 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.149     ; 2.147      ;
; -1.287 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.340     ; 1.934      ;
; -1.284 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.340     ; 1.931      ;
; 0.075  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.035     ; 0.877      ;
; 0.109  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.035     ; 0.843      ;
; 0.112  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.035     ; 0.840      ;
; 0.116  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.834      ;
; 0.120  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.830      ;
; 0.121  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.829      ;
; 0.123  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.827      ;
; 0.133  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.818      ;
; 0.135  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.816      ;
; 0.170  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.781      ;
; 0.172  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.779      ;
; 0.174  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.777      ;
; 0.179  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.772      ;
; 0.206  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.745      ;
; 0.213  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.738      ;
; 0.233  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.156      ; 0.910      ;
; 0.258  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.035     ; 0.694      ;
; 0.285  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.665      ;
; 0.292  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.658      ;
; 0.315  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.155      ; 0.827      ;
; 0.383  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.568      ;
; 0.428  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.035     ; 0.524      ;
; 0.433  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.035     ; 0.519      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'                                                                                                                                         ;
+--------+-----------------------------------------------+--------------------------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                        ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------+----------------------------------+------------------------+--------------+------------+------------+
; -1.378 ; statectrl:U14|current_state.t2                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 2.330      ;
; -1.161 ; ir:U5|instruction[14]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.392      ; 2.550      ;
; -1.161 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 2.110      ;
; -1.150 ; ir:U5|instruction[14]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.398      ; 2.545      ;
; -1.114 ; ir:U5|instruction[11]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.392      ; 2.503      ;
; -1.110 ; ir:U5|instruction[14]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.396      ; 2.503      ;
; -1.103 ; ir:U5|instruction[11]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.398      ; 2.498      ;
; -1.098 ; statectrl:U14|current_state.t1                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 2.050      ;
; -1.082 ; statectrl:U14|current_state.t14               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.045     ; 2.024      ;
; -1.063 ; ir:U5|instruction[11]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.396      ; 2.456      ;
; -1.054 ; ir:U5|instruction[13]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.398      ; 2.449      ;
; -1.053 ; statectrl:U14|current_state.t15               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.034     ; 2.006      ;
; -1.048 ; uart:uart_inst|monostable_trigger:inst8|pulse ; statectrl:U14|regrd1_latch     ; uart:uart_inst|rxd:inst1|r_ready ; clk_divider:U1|clk_out ; 1.000        ; -0.485     ; 1.550      ;
; -1.038 ; statectrl:U14|counter[6]                      ; statectrl:U14|next_state.t1    ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.989      ;
; -1.033 ; ir:U5|instruction[14]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.391      ; 2.421      ;
; -1.016 ; ir:U5|instruction[13]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.392      ; 2.405      ;
; -1.016 ; ir:U5|instruction[15]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.398      ; 2.411      ;
; -1.014 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.965      ;
; -1.011 ; statectrl:U14|current_state.t12               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 1.960      ;
; -1.009 ; statectrl:U14|current_state.t6                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.961      ;
; -1.006 ; ir:U5|instruction[12]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.392      ; 2.395      ;
; -1.006 ; statectrl:U14|counter[6]                      ; statectrl:U14|next_state.t18   ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.957      ;
; -0.995 ; ir:U5|instruction[12]                         ; statectrl:U14|ramrd_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.398      ; 2.390      ;
; -0.995 ; ir:U5|instruction[11]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.391      ; 2.383      ;
; -0.970 ; ir:U5|instruction[15]                         ; statectrl:U14|nextn_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.392      ; 2.359      ;
; -0.968 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[17]      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 1.917      ;
; -0.965 ; ir:U5|instruction[13]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.396      ; 2.358      ;
; -0.955 ; ir:U5|instruction[12]                         ; statectrl:U14|ramwt_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.396      ; 2.348      ;
; -0.953 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|ramrd_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.905      ;
; -0.947 ; statectrl:U14|current_state.t7                ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.899      ;
; -0.941 ; ir:U5|instruction[14]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.392      ; 2.330      ;
; -0.940 ; statectrl:U14|current_state.t17               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.891      ;
; -0.938 ; statectrl:U14|current_state.t13               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.890      ;
; -0.937 ; statectrl:U14|current_state.t13               ; statectrl:U14|ramwt_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.889      ;
; -0.927 ; ir:U5|instruction[12]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.391      ; 2.315      ;
; -0.921 ; statectrl:U14|current_state.t_rst_2           ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.034     ; 1.874      ;
; -0.911 ; statectrl:U14|current_state.t14               ; statectrl:U14|ramwt_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.862      ;
; -0.907 ; statectrl:U14|current_state.t17               ; statectrl:U14|uart_reset_latch ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.859      ;
; -0.906 ; ir:U5|instruction[14]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.296      ;
; -0.904 ; statectrl:U14|current_state.t11               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.856      ;
; -0.899 ; statectrl:U14|current_state.t14               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.044     ; 1.842      ;
; -0.894 ; ir:U5|instruction[11]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.392      ; 2.283      ;
; -0.893 ; ir:U5|instruction[14]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.283      ;
; -0.888 ; ir:U5|instruction[13]                         ; statectrl:U14|enalu_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.391      ; 2.276      ;
; -0.883 ; ir:U5|instruction[12]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.273      ;
; -0.883 ; ir:U5|instruction[14]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.273      ;
; -0.876 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|ramwt_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.826      ;
; -0.875 ; ir:U5|instruction[11]                         ; statectrl:U14|dbfaout_latch    ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.265      ;
; -0.875 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[16]      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 1.824      ;
; -0.874 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[19]      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 1.823      ;
; -0.874 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[18]      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 1.823      ;
; -0.873 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[14]      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 1.822      ;
; -0.872 ; statectrl:U14|current_state.t14               ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.043     ; 1.816      ;
; -0.871 ; statectrl:U14|current_state.t17               ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.823      ;
; -0.864 ; ir:U5|instruction[15]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.390      ; 2.251      ;
; -0.864 ; statectrl:U14|current_state.t12               ; statectrl:U14|dbfaout_latch    ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.815      ;
; -0.860 ; statectrl:U14|current_state.t10               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.810      ;
; -0.859 ; statectrl:U14|current_state.t12               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.809      ;
; -0.856 ; statectrl:U14|current_state.t14               ; statectrl:U14|ramrd_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.034     ; 1.809      ;
; -0.854 ; statectrl:U14|counter[3]                      ; statectrl:U14|next_state.t1    ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.806      ;
; -0.852 ; statectrl:U14|current_state.t13               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.803      ;
; -0.847 ; alu:U8|zero_flag_latch                        ; statectrl:U14|nextn_latch      ; statectrl:U14|enalu_latch        ; clk_divider:U1|clk_out ; 0.500        ; 0.061      ; 1.395      ;
; -0.846 ; ir:U5|instruction[11]                         ; statectrl:U14|regrd1_latch     ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.236      ;
; -0.846 ; statectrl:U14|current_state.t16               ; statectrl:U14|nextn_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.044     ; 1.789      ;
; -0.838 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[4]       ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.788      ;
; -0.837 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[2]       ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.787      ;
; -0.837 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[7]       ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.787      ;
; -0.836 ; ir:U5|instruction[11]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.226      ;
; -0.836 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[0]       ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.786      ;
; -0.835 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[3]       ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.785      ;
; -0.835 ; statectrl:U14|counter[6]                      ; statectrl:U14|counter[8]       ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.785      ;
; -0.827 ; ir:U5|instruction[11]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.390      ; 2.214      ;
; -0.822 ; statectrl:U14|counter[3]                      ; statectrl:U14|next_state.t18   ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.774      ;
; -0.821 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|regrd1_latch     ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.772      ;
; -0.818 ; statectrl:U14|current_state.t11               ; statectrl:U14|enalu_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.769      ;
; -0.816 ; ir:U5|instruction[13]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.390      ; 2.203      ;
; -0.815 ; ir:U5|instruction[12]                         ; statectrl:U14|next_state.t1    ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.390      ; 2.202      ;
; -0.814 ; statectrl:U14|current_state.t10               ; statectrl:U14|uart_reset_latch ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.765      ;
; -0.811 ; ir:U5|instruction[11]                         ; statectrl:U14|txd_cmd_latch    ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.201      ;
; -0.811 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|uart_reset_latch ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.036     ; 1.762      ;
; -0.807 ; statectrl:U14|counter[14]                     ; statectrl:U14|next_state.t1    ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.034     ; 1.760      ;
; -0.802 ; statectrl:U14|counter[8]                      ; statectrl:U14|next_state.t1    ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.754      ;
; -0.800 ; ir:U5|instruction[13]                         ; statectrl:U14|enled_latch      ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.401      ; 2.198      ;
; -0.799 ; statectrl:U14|counter[1]                      ; statectrl:U14|next_state.t18   ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.751      ;
; -0.796 ; ir:U5|instruction[13]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.392      ; 2.185      ;
; -0.793 ; statectrl:U14|current_state.t_rst_1           ; statectrl:U14|ramin_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 1.742      ;
; -0.791 ; ir:U5|instruction[11]                         ; statectrl:U14|uart_reset_latch ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.181      ;
; -0.786 ; ir:U5|instruction[12]                         ; statectrl:U14|ldpc_latch       ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.392      ; 2.175      ;
; -0.784 ; statectrl:U14|counter[3]                      ; statectrl:U14|counter[17]      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.734      ;
; -0.783 ; ir:U5|instruction[15]                         ; statectrl:U14|txd_cmd_latch    ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.173      ;
; -0.780 ; uart:uart_inst|monostable_trigger:inst8|pulse ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|r_ready ; clk_divider:U1|clk_out ; 1.000        ; -0.485     ; 1.282      ;
; -0.779 ; statectrl:U14|current_state.t12               ; statectrl:U14|ramin_latch      ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 1.728      ;
; -0.777 ; ir:U5|instruction[15]                         ; statectrl:U14|enpcout_latch    ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.391      ; 2.165      ;
; -0.777 ; uart:uart_inst|monostable_trigger:inst8|pulse ; statectrl:U14|next_state.t17   ; uart:uart_inst|rxd:inst1|r_ready ; clk_divider:U1|clk_out ; 1.000        ; -0.485     ; 1.279      ;
; -0.776 ; ir:U5|instruction[14]                         ; statectrl:U14|uart_reset_latch ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.166      ;
; -0.775 ; statectrl:U14|counter[14]                     ; statectrl:U14|next_state.t18   ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.034     ; 1.728      ;
; -0.774 ; alu:U8|zero_flag_latch                        ; statectrl:U14|next_state.t1    ; statectrl:U14|enalu_latch        ; clk_divider:U1|clk_out ; 0.500        ; 0.059      ; 1.320      ;
; -0.773 ; ir:U5|instruction[15]                         ; statectrl:U14|regrd2_latch     ; statectrl:U14|enirin_latch       ; clk_divider:U1|clk_out ; 1.000        ; 0.393      ; 2.163      ;
; -0.772 ; statectrl:U14|counter[1]                      ; statectrl:U14|next_state.t1    ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.035     ; 1.724      ;
; -0.771 ; statectrl:U14|counter[10]                     ; statectrl:U14|next_state.t18   ; clk_divider:U1|clk_out           ; clk_divider:U1|clk_out ; 1.000        ; -0.034     ; 1.724      ;
+--------+-----------------------------------------------+--------------------------------+----------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_input'                                                                                                                                                   ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.067 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.818      ;
; -1.067 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.818      ;
; -1.067 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.818      ;
; -1.010 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.950      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -1.004 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.944      ;
; -0.995 ; rom_new:U4|monostable_trigger:inst3|counter[27]     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.935      ;
; -0.987 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.738      ;
; -0.987 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.738      ;
; -0.987 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.738      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[18]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[16]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[19]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[20]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[21]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[22]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[24]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[23]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[28]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[25]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[26]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[27]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; uart:uart_inst|baud_gen:inst|cnt[20]                ; uart:uart_inst|baud_gen:inst|cnt[30]                 ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.933      ;
; -0.982 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.733      ;
; -0.971 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.722      ;
; -0.971 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.722      ;
; -0.971 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.722      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[1]   ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[2]   ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[3]   ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[4]   ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[5]   ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[6]   ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[7]   ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[8]   ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[9]   ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[10]  ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[11]  ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[12]  ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[13]  ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[14]  ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.967 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[15]  ; clk_input    ; clk_input   ; 1.000        ; -0.237     ; 1.717      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.963 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.903      ;
; -0.959 ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.910      ;
; -0.957 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.908      ;
; -0.954 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.894      ;
; -0.953 ; rom_new:U4|monostable_trigger:inst3|counter[23]     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; clk_input    ; clk_input   ; 1.000        ; -0.047     ; 1.893      ;
; -0.950 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.701      ;
; -0.950 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.701      ;
; -0.950 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; clk_input    ; clk_input   ; 1.000        ; -0.236     ; 1.701      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.942 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; clk_input    ; clk_input   ; 1.000        ; -0.034     ; 1.895      ;
; -0.940 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.891      ;
; -0.940 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.891      ;
; -0.940 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.891      ;
; -0.940 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.891      ;
; -0.940 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.891      ;
; -0.940 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.891      ;
; -0.940 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.891      ;
; -0.940 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.891      ;
; -0.940 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; clk_input    ; clk_input   ; 1.000        ; -0.036     ; 1.891      ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.484 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.227     ; 1.232      ;
; -0.484 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.227     ; 1.232      ;
; -0.484 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.227     ; 1.232      ;
; -0.484 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.227     ; 1.232      ;
; -0.484 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.227     ; 1.232      ;
; -0.484 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.227     ; 1.232      ;
; -0.484 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.227     ; 1.232      ;
; -0.484 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 1.000        ; -0.227     ; 1.232      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'                                                                                                    ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; -0.296 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.503     ; 0.790      ;
; -0.296 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.503     ; 0.790      ;
; -0.296 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.503     ; 0.790      ;
; -0.296 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.503     ; 0.790      ;
; -0.296 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.503     ; 0.790      ;
; -0.296 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.503     ; 0.790      ;
; -0.296 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.503     ; 0.790      ;
; -0.296 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.503     ; 0.790      ;
; -0.103 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.504     ; 0.596      ;
; -0.103 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.504     ; 0.596      ;
; -0.103 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.504     ; 0.596      ;
; -0.103 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.504     ; 0.596      ;
; -0.103 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.504     ; 0.596      ;
; -0.103 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.504     ; 0.596      ;
; -0.103 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.504     ; 0.596      ;
; -0.103 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.504     ; 0.596      ;
; 0.018  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.966      ;
; 0.022  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.962      ;
; 0.030  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.954      ;
; 0.066  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.918      ;
; 0.086  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.898      ;
; 0.087  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.897      ;
; 0.090  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.894      ;
; 0.091  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.893      ;
; 0.096  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.888      ;
; 0.098  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.886      ;
; 0.133  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.851      ;
; 0.134  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.850      ;
; 0.149  ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.835      ;
; 0.150  ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.120     ; 0.737      ;
; 0.153  ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.831      ;
; 0.154  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.830      ;
; 0.155  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.829      ;
; 0.158  ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.120     ; 0.729      ;
; 0.158  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.826      ;
; 0.159  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.825      ;
; 0.164  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.820      ;
; 0.166  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.818      ;
; 0.166  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.818      ;
; 0.184  ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.120     ; 0.703      ;
; 0.189  ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.120     ; 0.698      ;
; 0.191  ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.120     ; 0.696      ;
; 0.201  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.783      ;
; 0.202  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.782      ;
; 0.204  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.780      ;
; 0.232  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.752      ;
; 0.234  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.750      ;
; 0.234  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.750      ;
; 0.234  ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.023     ; 0.750      ;
; 0.255  ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.104     ; 0.648      ;
; 0.282  ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.091     ; 0.634      ;
; 0.335  ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.120     ; 0.552      ;
; 0.438  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.547      ;
; 0.439  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.546      ;
; 0.439  ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.546      ;
; 0.440  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.545      ;
; 0.447  ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.538      ;
; 0.451  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.534      ;
; 0.452  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.533      ;
; 0.607  ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.378      ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                            ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; 0.476 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.063     ; 0.448      ;
; 0.476 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.063     ; 0.448      ;
; 0.476 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.063     ; 0.448      ;
; 0.476 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.063     ; 0.448      ;
; 0.477 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.063     ; 0.447      ;
; 0.548 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.063     ; 0.376      ;
; 0.549 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.063     ; 0.375      ;
; 0.550 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; -0.063     ; 0.374      ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'                                                                                                                               ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -0.986 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; 0.000        ; 1.084      ; 0.307      ;
; -0.478 ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; -0.500       ; 1.084      ; 0.315      ;
; -0.158 ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.084      ; 1.125      ;
; -0.035 ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.084      ; 1.248      ;
; -0.034 ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 1.085      ; 1.250      ;
; 0.034  ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.095      ; 1.338      ;
; 0.035  ; ir:U5|instruction[10]               ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.086      ; 1.330      ;
; 0.048  ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.085      ; 1.332      ;
; 0.049  ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.084      ; 1.342      ;
; 0.054  ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch           ; statectrl:U14|ramwt_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.089      ; 1.342      ;
; 0.072  ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch           ; statectrl:U14|ramrd_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.091      ; 1.362      ;
; 0.079  ; ir:U5|instruction[10]               ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.085      ; 1.373      ;
; 0.113  ; ir:U5|instruction[10]               ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.086      ; 1.408      ;
; 0.137  ; ir:U5|instruction[10]               ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.085      ; 1.431      ;
; 0.172  ; ir:U5|instruction[10]               ; statectrl:U14|uart_reset_latch      ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.086      ; 1.467      ;
; 0.187  ; statectrl:U14|enuart_latch          ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; statectrl:U14|txd_cmd_latch         ; statectrl:U14|txd_cmd_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; statectrl:U14|regrd2_latch          ; statectrl:U14|regrd2_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.307      ;
; 0.194  ; statectrl:U14|next_state.t5         ; statectrl:U14|current_state.t5      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; statectrl:U14|next_state.t4         ; statectrl:U14|current_state.t4      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; statectrl:U14|next_state.t15        ; statectrl:U14|current_state.t15     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.314      ;
; 0.196  ; statectrl:U14|next_state.t13        ; statectrl:U14|current_state.t13     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.316      ;
; 0.201  ; statectrl:U14|enrom_latch           ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.022      ; 0.307      ;
; 0.217  ; ir:U5|instruction[10]               ; statectrl:U14|nextn_latch           ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.085      ; 1.511      ;
; 0.252  ; statectrl:U14|next_state.t9         ; statectrl:U14|current_state.t9      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.372      ;
; 0.258  ; statectrl:U14|next_state.t8         ; statectrl:U14|current_state.t8      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.379      ;
; 0.266  ; statectrl:U14|next_state.t_rst_2    ; statectrl:U14|current_state.t_rst_2 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.386      ;
; 0.267  ; statectrl:U14|next_state.t16        ; statectrl:U14|current_state.t16     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.387      ;
; 0.268  ; statectrl:U14|next_state.t12        ; statectrl:U14|current_state.t12     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.388      ;
; 0.269  ; statectrl:U14|current_state.t4      ; statectrl:U14|next_state.t5         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.389      ;
; 0.270  ; statectrl:U14|current_state.t5      ; statectrl:U14|next_state.t6         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.390      ;
; 0.270  ; statectrl:U14|next_state.t7         ; statectrl:U14|current_state.t7      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.390      ;
; 0.272  ; statectrl:U14|current_state.t9      ; statectrl:U14|next_state.t10        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.392      ;
; 0.275  ; statectrl:U14|current_state.t6      ; statectrl:U14|next_state.t7         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.395      ;
; 0.303  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.423      ;
; 0.305  ; statectrl:U14|counter[15]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; statectrl:U14|counter[5]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; statectrl:U14|counter[1]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.427      ;
; 0.324  ; statectrl:U14|current_state.t11     ; statectrl:U14|dbfbin_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.444      ;
; 0.331  ; statectrl:U14|next_state.t1         ; statectrl:U14|current_state.t1      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.452      ;
; 0.344  ; statectrl:U14|next_state.t18        ; statectrl:U14|current_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.465      ;
; 0.346  ; statectrl:U14|current_state.t1      ; statectrl:U14|enpcout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.466      ;
; 0.347  ; statectrl:U14|current_state.t8      ; statectrl:U14|next_state.t9         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.467      ;
; 0.367  ; ir:U5|instruction[15]               ; statectrl:U14|dbfbout_latch         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.486      ; 0.947      ;
; 0.377  ; statectrl:U14|current_state.t3      ; statectrl:U14|next_state.t4         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.497      ;
; 0.385  ; statectrl:U14|next_state.t3         ; statectrl:U14|current_state.t3      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.155     ; 0.314      ;
; 0.385  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.505      ;
; 0.420  ; statectrl:U14|dbfaout_latch         ; statectrl:U14|dbfaout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.540      ;
; 0.429  ; statectrl:U14|current_state.t2      ; statectrl:U14|next_state.t3         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.236      ; 0.749      ;
; 0.435  ; statectrl:U14|regrd1_latch          ; statectrl:U14|regrd1_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.555      ;
; 0.442  ; statectrl:U14|next_state.t17        ; statectrl:U14|current_state.t17     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.561      ;
; 0.445  ; statectrl:U14|counter[17]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.565      ;
; 0.447  ; statectrl:U14|current_state.t12     ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.567      ;
; 0.452  ; statectrl:U14|counter[19]           ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.572      ;
; 0.452  ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 1.084      ; 1.235      ;
; 0.453  ; statectrl:U14|counter[18]           ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.572      ;
; 0.454  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; ir:U5|instruction[15]               ; statectrl:U14|enuart_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.483      ; 1.032      ;
; 0.455  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.575      ;
; 0.464  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; statectrl:U14|counter[0]            ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; statectrl:U14|counter[14]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; statectrl:U14|counter[12]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.585      ;
; 0.467  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; statectrl:U14|counter[4]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; statectrl:U14|ldpc_latch            ; statectrl:U14|ldpc_latch            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.588      ;
; 0.471  ; statectrl:U14|current_state.t14     ; statectrl:U14|dbfbout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.591      ;
; 0.471  ; statectrl:U14|counter[8]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.590      ;
; 0.476  ; statectrl:U14|next_state.t2         ; statectrl:U14|current_state.t2      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.596      ;
; 0.477  ; statectrl:U14|current_state.t_rst_2 ; statectrl:U14|next_state.t1         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.597      ;
; 0.487  ; statectrl:U14|counter[19]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.607      ;
; 0.488  ; statectrl:U14|counter[18]           ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.608      ;
; 0.495  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.615      ;
; 0.495  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.615      ;
; 0.495  ; statectrl:U14|counter[16]           ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.615      ;
; 0.501  ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t1         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.480      ; 1.075      ;
; 0.503  ; statectrl:U14|current_state.t17     ; statectrl:U14|enuart_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.624      ;
; 0.508  ; statectrl:U14|regwt_latch           ; statectrl:U14|regwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.049      ; 0.641      ;
; 0.510  ; ir:U5|instruction[15]               ; statectrl:U14|uart_reset_latch      ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.483      ; 1.087      ;
; 0.511  ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t13        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.481      ; 1.086      ;
; 0.515  ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t2         ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.481      ; 1.090      ;
; 0.516  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.635      ;
; 0.517  ; statectrl:U14|counter[13]           ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; statectrl:U14|counter[11]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; statectrl:U14|counter[3]            ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.637      ;
; 0.519  ; statectrl:U14|counter[9]            ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t11        ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 0.483      ; 1.097      ;
; 0.521  ; statectrl:U14|counter[7]            ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|txd_cmd_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.641      ;
; 0.525  ; statectrl:U14|counter[7]            ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.035      ; 0.644      ;
; 0.526  ; statectrl:U14|counter[14]           ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.646      ;
; 0.528  ; statectrl:U14|next_state.t11        ; statectrl:U14|current_state.t11     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.034      ; 0.646      ;
; 0.528  ; statectrl:U14|current_state.t7      ; statectrl:U14|next_state.t8         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.648      ;
; 0.530  ; statectrl:U14|counter[10]           ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.650      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ir:U5|instruction[10]'                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+
; -0.465 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.151      ; 1.885      ;
; -0.418 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.929      ; 1.710      ;
; -0.168 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.147      ; 2.178      ;
; -0.167 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.153      ; 2.185      ;
; -0.150 ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grc_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.347      ; 1.291      ;
; -0.140 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.151      ; 1.710      ;
; -0.131 ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.151      ; 2.209      ;
; -0.122 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.149      ; 2.226      ;
; -0.085 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.153      ; 2.267      ;
; -0.081 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.150      ; 2.268      ;
; -0.073 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.928      ; 2.054      ;
; -0.067 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.037      ; 2.169      ;
; -0.058 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.043      ; 2.184      ;
; -0.041 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.043      ; 2.201      ;
; -0.036 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.153      ; 2.316      ;
; -0.030 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.149      ; 2.318      ;
; -0.024 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.046      ; 2.221      ;
; -0.019 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.156      ; 2.336      ;
; -0.006 ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.039      ; 2.232      ;
; 0.005  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 1.929      ; 2.123      ;
; 0.015  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.933      ; 2.147      ;
; 0.017  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.929      ; 2.145      ;
; 0.019  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.155      ; 2.373      ;
; 0.023  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.037      ; 2.259      ;
; 0.025  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.151      ; 2.375      ;
; 0.035  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.156      ; 2.390      ;
; 0.065  ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grb_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.457      ; 1.616      ;
; 0.075  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.928      ; 2.202      ;
; 0.075  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.043      ; 2.317      ;
; 0.079  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.037      ; 2.315      ;
; 0.086  ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grc_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.351      ; 1.531      ;
; 0.086  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.932      ; 2.217      ;
; 0.090  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.928      ; 2.217      ;
; 0.093  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.154      ; 2.446      ;
; 0.097  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.150      ; 2.446      ;
; 0.098  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.150      ; 2.447      ;
; 0.112  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.928      ; 2.239      ;
; 0.120  ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.346      ; 1.560      ;
; 0.121  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.153      ; 1.973      ;
; 0.126  ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grb_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.455      ; 1.675      ;
; 0.127  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.147      ; 1.973      ;
; 0.127  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 2.150      ; 2.476      ;
; 0.128  ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grc_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 1.569      ; 1.291      ;
; 0.130  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.153      ; 2.472      ;
; 0.145  ; pc:U7|addr_latch[6]                                                                               ; gr:U12|grb_latch[6] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.455      ; 1.694      ;
; 0.146  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[2] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.149      ; 2.484      ;
; 0.147  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.153      ; 2.489      ;
; 0.151  ; dbufferb:U10|data_latch[5]                                                                        ; gr:U12|grc_latch[5] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 0.353      ; 0.608      ;
; 0.168  ; statectrl:U14|dbfbout_latch                                                                       ; gr:U12|grc_latch[5] ; clk_divider:U1|clk_out     ; ir:U5|instruction[10] ; 0.000        ; 0.894      ; 1.166      ;
; 0.171  ; dbufferb:U10|data_latch[5]                                                                        ; gr:U12|grc_latch[5] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 0.333      ; 0.608      ;
; 0.176  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[2] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.149      ; 2.024      ;
; 0.197  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.151      ; 2.537      ;
; 0.198  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[3] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.156      ; 2.543      ;
; 0.205  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.150      ; 2.054      ;
; 0.207  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.153      ; 2.059      ;
; 0.208  ; pc:U7|addr_latch[1]                                                                               ; gr:U12|grb_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.461      ; 1.763      ;
; 0.210  ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grb_latch[5] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.461      ; 1.765      ;
; 0.212  ; pc:U7|addr_latch[6]                                                                               ; gr:U12|grc_latch[6] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.346      ; 1.652      ;
; 0.217  ; pc:U7|addr_latch[3]                                                                               ; gr:U12|grb_latch[3] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.464      ; 1.775      ;
; 0.218  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.147      ; 2.554      ;
; 0.236  ; statectrl:U14|enuart_latch                                                                        ; gr:U12|grc_latch[5] ; clk_divider:U1|clk_out     ; ir:U5|instruction[10] ; 0.000        ; 0.897      ; 1.237      ;
; 0.242  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.156      ; 2.097      ;
; 0.245  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.153      ; 2.097      ;
; 0.246  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[7] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.972      ; 2.417      ;
; 0.251  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.978      ; 2.428      ;
; 0.257  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 1.929      ; 1.885      ;
; 0.261  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.149      ; 2.109      ;
; 0.263  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; -0.500       ; 2.151      ; 2.123      ;
; 0.263  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.978      ; 2.440      ;
; 0.266  ; pc:U7|addr_latch[1]                                                                               ; gr:U12|grc_latch[1] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.347      ; 1.707      ;
; 0.275  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.043      ; 2.507      ;
; 0.275  ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grb_latch[2] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.455      ; 1.824      ;
; 0.275  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.974      ; 2.448      ;
; 0.278  ; pc:U7|addr_latch[4]                                                                               ; gr:U12|gra_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 1.571      ; 1.443      ;
; 0.280  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|gra_latch[4] ; statectrl:U14|dbfbin_latch ; ir:U5|instruction[10] ; 0.000        ; 0.506      ; 0.890      ;
; 0.293  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[4] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.155      ; 2.147      ;
; 0.295  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[1] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.151      ; 2.145      ;
; 0.296  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.150      ; 2.635      ;
; 0.300  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|gra_latch[4] ; statectrl:U14|enalu_latch  ; ir:U5|instruction[10] ; 0.000        ; 0.486      ; 0.890      ;
; 0.304  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.981      ; 2.484      ;
; 0.308  ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grc_latch[2] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.346      ; 1.748      ;
; 0.309  ; ir:U5|instruction[5]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.265      ; 1.668      ;
; 0.309  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[3] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.150      ; 2.648      ;
; 0.309  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|gra_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.156      ; 2.164      ;
; 0.310  ; ir:U5|instruction[9]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.281      ; 1.685      ;
; 0.312  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[6] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.972      ; 2.483      ;
; 0.316  ; pc:U7|addr_latch[3]                                                                               ; gr:U12|grc_latch[3] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.346      ; 1.756      ;
; 0.320  ; pc:U7|addr_latch[7]                                                                               ; gr:U12|gra_latch[7] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 1.565      ; 1.479      ;
; 0.322  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; gr:U12|grc_latch[5] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.183      ; 1.599      ;
; 0.333  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 1.929      ; 2.451      ;
; 0.338  ; pc:U7|addr_latch[0]                                                                               ; gr:U12|grb_latch[0] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.461      ; 1.893      ;
; 0.345  ; ir:U5|instruction[8]                                                                              ; gr:U12|grc_latch[5] ; statectrl:U14|enirin_latch ; ir:U5|instruction[10] ; 0.000        ; 1.280      ; 1.719      ;
; 0.345  ; gr:U12|grd_latch[7]                                                                               ; gr:U12|grc_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 0.955      ; 1.384      ;
; 0.346  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[3] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.046      ; 2.581      ;
; 0.349  ; pc:U7|addr_latch[0]                                                                               ; gr:U12|grc_latch[0] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; 0.000        ; 1.350      ; 1.793      ;
; 0.351  ; gr:U12|grd_latch[7]                                                                               ; gr:U12|grb_latch[7] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 1.064      ; 1.499      ;
; 0.353  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[3] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.150      ; 2.202      ;
; 0.360  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]      ; ir:U5|instruction[10] ; 0.000        ; 2.150      ; 2.699      ;
; 0.364  ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grc_latch[4] ; statectrl:U14|nextn_latch  ; ir:U5|instruction[10] ; -0.500       ; 1.573      ; 1.531      ;
; 0.364  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grc_latch[0] ; statectrl:U14|ramrd_latch  ; ir:U5|instruction[10] ; -0.500       ; 2.154      ; 2.217      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+----------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+
; -0.015 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 1.807      ; 1.917      ;
; 0.005  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 1.903      ; 2.033      ;
; 0.037  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 1.749      ; 1.911      ;
; 0.102  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 1.750      ; 1.977      ;
; 0.106  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 1.748      ; 1.979      ;
; 0.140  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 1.903      ; 2.158      ;
; 0.219  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 1.735      ; 2.079      ;
; 0.228  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 1.736      ; 2.089      ;
; 0.236  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 1.807      ; 2.158      ;
; 0.248  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 1.734      ; 2.107      ;
; 0.300  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.807      ; 1.732      ;
; 0.320  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 1.735      ; 2.170      ;
; 0.335  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 1.734      ; 2.184      ;
; 0.356  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.903      ; 1.884      ;
; 0.370  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.749      ; 1.744      ;
; 0.392  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.750      ; 1.767      ;
; 0.397  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.748      ; 1.770      ;
; 0.402  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.903      ; 1.920      ;
; 0.409  ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 0.980      ; 0.909      ;
; 0.425  ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.071      ; 1.016      ;
; 0.430  ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.070      ; 1.020      ;
; 0.445  ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.124      ; 1.089      ;
; 0.469  ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.130      ; 1.119      ;
; 0.506  ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.063      ; 1.089      ;
; 0.520  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.807      ; 1.942      ;
; 0.523  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.736      ; 1.884      ;
; 0.533  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.734      ; 1.892      ;
; 0.540  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.735      ; 1.900      ;
; 0.562  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 1.903      ; 2.590      ;
; 0.604  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.735      ; 1.954      ;
; 0.612  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.734      ; 1.961      ;
; 0.629  ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.047      ; 1.196      ;
; 0.638  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.124      ; 0.856      ;
; 0.642  ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.225      ; 1.377      ;
; 0.669  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 1.749      ; 2.533      ;
; 0.670  ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.321      ; 1.501      ;
; 0.671  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 1.748      ; 2.534      ;
; 0.675  ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.153      ; 1.338      ;
; 0.683  ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 0.966      ; 1.169      ;
; 0.718  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.219      ; 1.031      ;
; 0.724  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.209      ; 1.027      ;
; 0.743  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 1.750      ; 2.608      ;
; 0.746  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.195      ; 1.035      ;
; 0.766  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.115      ; 0.975      ;
; 0.776  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 1.736      ; 2.627      ;
; 0.777  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.124      ; 0.995      ;
; 0.801  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.195      ; 1.090      ;
; 0.804  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.088      ; 0.912      ;
; 0.805  ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.152      ; 1.467      ;
; 0.820  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.219      ; 1.133      ;
; 0.821  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.112      ; 1.027      ;
; 0.841  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 1.748      ; 2.714      ;
; 0.869  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.105      ; 0.994      ;
; 0.869  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 1.735      ; 2.729      ;
; 0.881  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 0.871      ; 1.272      ;
; 0.888  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.024      ; 0.912      ;
; 0.897  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.112      ; 1.103      ;
; 0.905  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.748      ; 2.268      ;
; 0.908  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 1.736      ; 2.769      ;
; 0.932  ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 0.871      ; 1.323      ;
; 0.933  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.121      ; 1.148      ;
; 0.936  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.749      ; 2.300      ;
; 0.937  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.088      ; 1.045      ;
; 0.950  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 1.750      ; 2.825      ;
; 0.953  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.041      ; 0.994      ;
; 0.962  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.219      ; 1.275      ;
; 0.964  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 1.734      ; 2.823      ;
; 0.966  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.195      ; 1.255      ;
; 0.976  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.115      ; 1.185      ;
; 0.976  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.112      ; 1.182      ;
; 0.976  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; -0.500       ; 1.903      ; 2.504      ;
; 0.997  ; ir:U5|instruction[6]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.143      ; 1.650      ;
; 1.000  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.750      ; 2.365      ;
; 1.005  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 1.749      ; 2.879      ;
; 1.006  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.091      ; 1.117      ;
; 1.014  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.219      ; 1.327      ;
; 1.021  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.024      ; 1.045      ;
; 1.023  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.115      ; 1.232      ;
; 1.026  ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.736      ; 2.377      ;
; 1.031  ; ir:U5|instruction[4]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.087      ; 1.628      ;
; 1.032  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.209      ; 1.335      ;
; 1.048  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.124      ; 1.266      ;
; 1.058  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.209      ; 1.361      ;
; 1.061  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.209      ; 1.364      ;
; 1.070  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.115      ; 1.279      ;
; 1.070  ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.088      ; 1.178      ;
; 1.074  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.112      ; 1.280      ;
; 1.076  ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enalu_latch ; -0.500       ; 1.061      ; 1.647      ;
; 1.080  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.115      ; 1.289      ;
; 1.081  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]      ; statectrl:U14|enalu_latch ; 0.000        ; 1.807      ; 3.013      ;
; 1.090  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|enalu_latch ; 0.000        ; 0.027      ; 1.117      ;
; 1.095  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.121      ; 1.310      ;
; 1.095  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.121      ; 1.310      ;
; 1.101  ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|enalu_latch ; -0.500       ; 0.702      ; 1.323      ;
; 1.108  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.115      ; 1.317      ;
; 1.113  ; ir:U5|instruction[11]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.121      ; 1.328      ;
; 1.115  ; ir:U5|instruction[12]                                                                             ; alu:U8|alu_result_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.124      ; 1.333      ;
; 1.123  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.209      ; 1.426      ;
; 1.129  ; ir:U5|instruction[5]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; -0.500       ; 1.239      ; 1.878      ;
; 1.130  ; ir:U5|instruction[13]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|enalu_latch ; 0.000        ; 0.195      ; 1.419      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.022 ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done       ; uart:uart_inst|txd:inst2|txd_done ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.511      ; 1.732      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|txds           ; uart:uart_inst|txd:inst2|txds           ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|txd:inst2|xcnt16[4]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|xcnt16[2]      ; uart:uart_inst|txd:inst2|xcnt16[2]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|xcnt16[0]      ; uart:uart_inst|txd:inst2|xcnt16[0]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|xcnt16[1]      ; uart:uart_inst|txd:inst2|xcnt16[1]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|xcnt16[3]      ; uart:uart_inst|txd:inst2|xcnt16[3]      ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|txd:inst2|state.x_start  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|txd:inst2|state.x_wait   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|txd:inst2|state.x_idle   ; uart:uart_inst|txd:inst2|state.x_idle   ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.314      ;
; 0.203 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.324      ;
; 0.211 ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready        ; uart:uart_inst|rxd:inst1|r_ready  ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.511      ; 1.931      ;
; 0.214 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.334      ;
; 0.214 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.334      ;
; 0.250 ; statectrl:U14|ramrd_latch               ; uart:uart_inst|txd:inst2|txd_content[7] ; statectrl:U14|ramrd_latch         ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.510      ; 1.959      ;
; 0.254 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.234      ; 0.572      ;
; 0.266 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.235      ; 0.585      ;
; 0.269 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.235      ; 0.588      ;
; 0.269 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.234      ; 0.587      ;
; 0.275 ; statectrl:U14|ramrd_latch               ; uart:uart_inst|txd:inst2|txd_content[5] ; statectrl:U14|ramrd_latch         ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.511      ; 1.985      ;
; 0.296 ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|txd:inst2|xbitcnt[31]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; statectrl:U14|txd_cmd_latch             ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out            ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.479      ; 0.880      ;
; 0.297 ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|txd:inst2|xbitcnt[17]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|txd:inst2|xbitcnt[27]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|txd:inst2|xbitcnt[29]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|txd:inst2|xbitcnt[21]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|txd:inst2|xbitcnt[23]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|txd:inst2|xbitcnt[25]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|txd:inst2|xbitcnt[16]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|txd:inst2|xbitcnt[22]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|txd:inst2|xbitcnt[18]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|txd:inst2|xbitcnt[24]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|txd:inst2|xbitcnt[30]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|txd:inst2|xbitcnt[26]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|txd:inst2|xbitcnt[28]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.044      ; 0.428      ;
; 0.302 ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|txd:inst2|xbitcnt[15]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|txd:inst2|xbitcnt[3]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|txd:inst2|xbitcnt[5]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|txd:inst2|xbitcnt[13]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|txd:inst2|xbitcnt[1]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|txd:inst2|xbitcnt[6]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|txd:inst2|xbitcnt[7]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|txd:inst2|xbitcnt[11]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|txd:inst2|xbitcnt[19]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|txd:inst2|xbitcnt[2]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|txd:inst2|xbitcnt[8]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|txd:inst2|xbitcnt[9]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|txd:inst2|xbitcnt[14]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|txd:inst2|xbitcnt[4]     ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|txd:inst2|xbitcnt[10]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|txd:inst2|xbitcnt[12]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|txd:inst2|xbitcnt[20]    ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.428      ;
; 0.312 ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; statectrl:U14|ramrd_latch               ; uart:uart_inst|txd:inst2|txd_content[1] ; statectrl:U14|ramrd_latch         ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 1.511      ; 2.022      ;
; 0.315 ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.036      ; 0.436      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.026 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.786      ; 1.917      ;
; 0.046 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.882      ; 2.033      ;
; 0.078 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.728      ; 1.911      ;
; 0.143 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.729      ; 1.977      ;
; 0.147 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.727      ; 1.979      ;
; 0.161 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.882      ; 2.158      ;
; 0.257 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.786      ; 2.158      ;
; 0.260 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.714      ; 2.079      ;
; 0.269 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.715      ; 2.089      ;
; 0.289 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.713      ; 2.107      ;
; 0.321 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.786      ; 1.732      ;
; 0.341 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.714      ; 2.170      ;
; 0.356 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.713      ; 2.184      ;
; 0.377 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.882      ; 1.884      ;
; 0.391 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.728      ; 1.744      ;
; 0.413 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.729      ; 1.767      ;
; 0.418 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.727      ; 1.770      ;
; 0.423 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.882      ; 1.920      ;
; 0.430 ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.959      ; 0.909      ;
; 0.446 ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.050      ; 1.016      ;
; 0.451 ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.049      ; 1.020      ;
; 0.466 ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.103      ; 1.089      ;
; 0.490 ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.109      ; 1.119      ;
; 0.527 ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.042      ; 1.089      ;
; 0.541 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.786      ; 1.942      ;
; 0.544 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.715      ; 1.884      ;
; 0.554 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.713      ; 1.892      ;
; 0.561 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.714      ; 1.900      ;
; 0.583 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.882      ; 2.590      ;
; 0.625 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.714      ; 1.954      ;
; 0.633 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.713      ; 1.961      ;
; 0.650 ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.026      ; 1.196      ;
; 0.663 ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.204      ; 1.377      ;
; 0.690 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.728      ; 2.533      ;
; 0.691 ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.300      ; 1.501      ;
; 0.692 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.727      ; 2.534      ;
; 0.696 ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.132      ; 1.338      ;
; 0.704 ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.945      ; 1.169      ;
; 0.764 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.729      ; 2.608      ;
; 0.797 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.715      ; 2.627      ;
; 0.826 ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.131      ; 1.467      ;
; 0.845 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.047      ; 0.912      ;
; 0.862 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.727      ; 2.714      ;
; 0.888 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 0.912      ;
; 0.890 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.714      ; 2.729      ;
; 0.902 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.850      ; 1.272      ;
; 0.910 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.064      ; 0.994      ;
; 0.926 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.727      ; 2.268      ;
; 0.929 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.715      ; 2.769      ;
; 0.953 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.850      ; 1.323      ;
; 0.953 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.041      ; 0.994      ;
; 0.957 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.728      ; 2.300      ;
; 0.971 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.729      ; 2.825      ;
; 0.978 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.047      ; 1.045      ;
; 0.985 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.713      ; 2.823      ;
; 0.997 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.882      ; 2.504      ;
; 1.018 ; ir:U5|instruction[6]                                                                              ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.122      ; 1.650      ;
; 1.021 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 1.045      ;
; 1.021 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.729      ; 2.365      ;
; 1.026 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.728      ; 2.879      ;
; 1.047 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.050      ; 1.117      ;
; 1.047 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[1] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.715      ; 2.377      ;
; 1.052 ; ir:U5|instruction[4]                                                                              ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.066      ; 1.628      ;
; 1.090 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.027      ; 1.117      ;
; 1.097 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.040      ; 1.647      ;
; 1.102 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.786      ; 3.013      ;
; 1.111 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.047      ; 1.178      ;
; 1.122 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.681      ; 1.323      ;
; 1.150 ; ir:U5|instruction[5]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.218      ; 1.878      ;
; 1.154 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.754      ; 1.428      ;
; 1.154 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 1.178      ;
; 1.156 ; ir:U5|instruction[7]                                                                              ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.078      ; 1.744      ;
; 1.163 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.136      ; 1.809      ;
; 1.167 ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.145      ; 1.822      ;
; 1.169 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.682      ; 1.371      ;
; 1.177 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.682      ; 1.379      ;
; 1.185 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.847      ; 1.552      ;
; 1.205 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch  ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.047      ; 1.272      ;
; 1.217 ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.147      ; 1.874      ;
; 1.220 ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.146      ; 1.876      ;
; 1.248 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 1.272      ;
; 1.253 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.850      ; 1.623      ;
; 1.276 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.727      ; 2.628      ;
; 1.280 ; statectrl:U14|regrd1_latch                                                                        ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.754      ; 1.554      ;
; 1.282 ; statectrl:U14|enpcout_latch                                                                       ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.852      ; 1.654      ;
; 1.284 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.968      ; 1.762      ;
; 1.296 ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.133      ; 1.939      ;
; 1.304 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.714      ; 2.643      ;
; 1.312 ; gr:U12|grd_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.740      ; 1.572      ;
; 1.322 ; ir:U5|instruction[9]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.234      ; 2.066      ;
; 1.341 ; statectrl:U14|dbfbout_latch                                                                       ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.692      ; 1.553      ;
; 1.343 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.715      ; 2.683      ;
; 1.352 ; statectrl:U14|enuart_latch                                                                        ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.681      ; 1.553      ;
; 1.357 ; ir:U5|instruction[8]                                                                              ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.233      ; 2.100      ;
; 1.362 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramrd_latch  ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.967      ; 1.839      ;
; 1.375 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.729      ; 2.729      ;
; 1.386 ; gr:U12|gra_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.102     ; 1.304      ;
; 1.394 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.682      ; 1.596      ;
; 1.399 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]      ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.713      ; 2.737      ;
; 1.402 ; ir:U5|instruction[3]                                                                              ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.063      ; 1.975      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|ramwt_latch'                                                                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.126 ; ram_new:U3|ram_ctrl:inst1|address_latch[7]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.236      ; 0.466      ;
; 0.139 ; ram_new:U3|ram_ctrl:inst1|address_latch[4]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.236      ; 0.479      ;
; 0.170 ; ram_new:U3|ram_ctrl:inst1|address_latch[0]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.225      ; 0.499      ;
; 0.247 ; ram_new:U3|ram_ctrl:inst1|address_latch[5]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.274      ; 0.625      ;
; 0.274 ; ram_new:U3|ram_ctrl:inst1|address_latch[6]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.242      ; 0.620      ;
; 0.280 ; ram_new:U3|ram_ctrl:inst1|address_latch[2]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.242      ; 0.626      ;
; 0.299 ; ram_new:U3|ram_ctrl:inst1|address_latch[3]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.237      ; 0.640      ;
; 0.306 ; ram_new:U3|ram_ctrl:inst1|address_latch[1]                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.237      ; 0.647      ;
; 0.625 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.975      ; 1.809      ;
; 0.788 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.393      ; 1.285      ;
; 0.893 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.393      ; 1.390      ;
; 0.896 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.393      ; 1.393      ;
; 0.916 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.393      ; 1.413      ;
; 0.920 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.393      ; 1.417      ;
; 0.938 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.393      ; 1.435      ;
; 0.943 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 0.975      ; 2.137      ;
; 0.990 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.393      ; 1.487      ;
; 1.015 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.393      ; 1.512      ;
; 1.094 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.060     ; 1.148      ;
; 1.134 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.057     ; 1.191      ;
; 1.144 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.327      ; 1.575      ;
; 1.155 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.311      ; 1.570      ;
; 1.195 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 0.002      ; 1.311      ;
; 1.262 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 0.002      ; 1.378      ;
; 1.268 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.327      ; 1.699      ;
; 1.271 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.311      ; 1.686      ;
; 1.272 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.477     ; 0.909      ;
; 1.281 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.326      ; 1.711      ;
; 1.305 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 0.002      ; 1.421      ;
; 1.307 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.311      ; 1.722      ;
; 1.320 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.340      ; 1.764      ;
; 1.325 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.311      ; 1.740      ;
; 1.332 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.229      ; 1.665      ;
; 1.336 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; 0.975      ; 2.020      ;
; 1.343 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.057     ; 1.400      ;
; 1.350 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.229      ; 1.683      ;
; 1.352 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.311      ; 1.767      ;
; 1.357 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch ; 0.000        ; 0.311      ; 1.772      ;
; 1.364 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 0.002      ; 1.480      ;
; 1.365 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.229      ; 1.698      ;
; 1.376 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.229      ; 1.709      ;
; 1.381 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.229      ; 1.714      ;
; 1.418 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.477     ; 1.055      ;
; 1.428 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 0.002      ; 1.544      ;
; 1.429 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.477     ; 1.066      ;
; 1.441 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.229      ; 1.774      ;
; 1.455 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.477     ; 1.092      ;
; 1.457 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 0.002      ; 1.573      ;
; 1.462 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.057     ; 1.519      ;
; 1.465 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.477     ; 1.102      ;
; 1.473 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.477     ; 1.110      ;
; 1.484 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.055     ; 1.543      ;
; 1.499 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.477     ; 1.136      ;
; 1.526 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.229      ; 1.859      ;
; 1.529 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; -0.500       ; 0.975      ; 2.223      ;
; 1.534 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch ; 0.000        ; 0.229      ; 1.867      ;
; 1.541 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; -0.057     ; 1.598      ;
; 1.581 ; statectrl:U14|enrom_latch                                                                         ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch ; 0.000        ; 0.026      ; 1.721      ;
; 1.618 ; gr:U12|grd_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 0.002      ; 1.734      ;
; 1.674 ; gr:U12|grd_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; 0.002      ; 1.790      ;
; 1.675 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch ; 0.000        ; -0.477     ; 1.312      ;
; 1.710 ; gr:U12|grc_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.866     ; 0.958      ;
; 1.790 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.672     ; 0.732      ;
; 1.806 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.442     ; 1.468      ;
; 1.810 ; dbufferb:U10|data_latch[4]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.692     ; 0.732      ;
; 1.829 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.442     ; 1.491      ;
; 1.834 ; gr:U12|grc_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.870     ; 1.078      ;
; 1.855 ; gr:U12|grc_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.866     ; 1.103      ;
; 1.872 ; gr:U12|grb_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.964     ; 1.022      ;
; 1.877 ; gr:U12|grc_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.867     ; 1.124      ;
; 1.886 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.686     ; 0.814      ;
; 1.906 ; dbufferb:U10|data_latch[0]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.706     ; 0.814      ;
; 1.913 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.741     ; 0.786      ;
; 1.916 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.823     ; 0.707      ;
; 1.929 ; gr:U12|grc_latch[7]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.866     ; 1.177      ;
; 1.933 ; dbufferb:U10|data_latch[6]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.761     ; 0.786      ;
; 1.936 ; dbufferb:U10|data_latch[5]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.843     ; 0.707      ;
; 1.938 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.685     ; 0.867      ;
; 1.958 ; dbufferb:U10|data_latch[3]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.705     ; 0.867      ;
; 1.961 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.442     ; 1.623      ;
; 1.968 ; gr:U12|grc_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.867     ; 1.215      ;
; 1.974 ; gr:U12|grb_latch[0]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.969     ; 1.119      ;
; 1.996 ; gr:U12|grc_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.871     ; 1.239      ;
; 1.999 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.442     ; 1.661      ;
; 2.002 ; gr:U12|grb_latch[1]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.970     ; 1.146      ;
; 2.004 ; gr:U12|grb_latch[2]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.964     ; 1.154      ;
; 2.024 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.442     ; 1.686      ;
; 2.026 ; gr:U12|grb_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.973     ; 1.167      ;
; 2.035 ; gr:U12|grb_latch[5]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.970     ; 1.179      ;
; 2.037 ; gr:U12|grc_latch[3]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.866     ; 1.285      ;
; 2.042 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.442     ; 1.704      ;
; 2.070 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.671     ; 1.013      ;
; 2.070 ; gr:U12|grb_latch[4]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.966     ; 1.218      ;
; 2.090 ; dbufferb:U10|data_latch[7]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.691     ; 1.013      ;
; 2.093 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.442     ; 1.755      ;
; 2.097 ; gr:U12|grb_latch[6]                                                                               ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch ; 0.000        ; -0.964     ; 1.247      ;
; 2.132 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch ; 0.000        ; -0.442     ; 1.794      ;
; 2.153 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.687     ; 1.080      ;
; 2.173 ; dbufferb:U10|data_latch[2]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch ; -0.500       ; -0.707     ; 1.080      ;
; 2.191 ; dbufferb:U10|data_latch[1]                                                                        ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch ; -0.500       ; -0.673     ; 1.132      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                             ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                        ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; 0.133 ; uart:uart_inst|rxd:inst1|rbuf[7] ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.078      ; 0.315      ;
; 0.133 ; uart:uart_inst|rxd:inst1|rbuf[4] ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.078      ; 0.315      ;
; 0.134 ; uart:uart_inst|rxd:inst1|rbuf[6] ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.078      ; 0.316      ;
; 0.192 ; uart:uart_inst|rxd:inst1|rbuf[0] ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.078      ; 0.374      ;
; 0.193 ; uart:uart_inst|rxd:inst1|rbuf[5] ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.078      ; 0.375      ;
; 0.193 ; uart:uart_inst|rxd:inst1|rbuf[2] ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.078      ; 0.375      ;
; 0.193 ; uart:uart_inst|rxd:inst1|rbuf[1] ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.078      ; 0.375      ;
; 0.193 ; uart:uart_inst|rxd:inst1|rbuf[3] ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ; uart:uart_inst|baud_gen:inst|bclk ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.078      ; 0.375      ;
+-------+----------------------------------+------------------------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_input'                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.184 ; clk_divider:U1|counter[0]                           ; clk_divider:U1|counter[0]                           ; clk_input    ; clk_input   ; 0.000        ; 0.046      ; 0.314      ;
; 0.198 ; clk_divider:U1|counter[5]                           ; clk_divider:U1|clk_out                              ; clk_input    ; clk_input   ; 0.000        ; 0.038      ; 0.320      ;
; 0.204 ; clk_divider:U1|counter[17]                          ; clk_divider:U1|counter[17]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.325      ;
; 0.255 ; uart:uart_inst|monostable_trigger:inst8|counter[24] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.236      ; 0.575      ;
; 0.263 ; uart:uart_inst|baud_gen:inst|cnt[30]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.238      ; 0.585      ;
; 0.264 ; uart:uart_inst|baud_gen:inst|cnt[28]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.238      ; 0.586      ;
; 0.264 ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.236      ; 0.584      ;
; 0.267 ; uart:uart_inst|monostable_trigger:inst8|counter[17] ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.236      ; 0.587      ;
; 0.290 ; clk_divider:U1|counter[8]                           ; clk_divider:U1|counter[8]                           ; clk_input    ; clk_input   ; 0.000        ; 0.038      ; 0.412      ;
; 0.291 ; clk_divider:U1|counter[6]                           ; clk_divider:U1|counter[6]                           ; clk_input    ; clk_input   ; 0.000        ; 0.038      ; 0.413      ;
; 0.292 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; uart:uart_inst|baud_gen:inst|cnt[1]                 ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; clk_divider:U1|counter[4]                           ; clk_divider:U1|counter[4]                           ; clk_input    ; clk_input   ; 0.000        ; 0.038      ; 0.414      ;
; 0.293 ; clk_divider:U1|counter[14]                          ; clk_divider:U1|counter[14]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_divider:U1|counter[12]                          ; clk_divider:U1|counter[12]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_divider:U1|counter[10]                          ; clk_divider:U1|counter[10]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_divider:U1|counter[7]                           ; clk_divider:U1|counter[7]                           ; clk_input    ; clk_input   ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; clk_divider:U1|counter[2]                           ; clk_divider:U1|counter[2]                           ; clk_input    ; clk_input   ; 0.000        ; 0.038      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[16]                          ; clk_divider:U1|counter[16]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[15]                          ; clk_divider:U1|counter[15]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[9]                           ; clk_divider:U1|counter[9]                           ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[3]                           ; clk_divider:U1|counter[3]                           ; clk_input    ; clk_input   ; 0.000        ; 0.038      ; 0.416      ;
; 0.295 ; clk_divider:U1|counter[13]                          ; clk_divider:U1|counter[13]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clk_divider:U1|counter[11]                          ; clk_divider:U1|counter[11]                          ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; uart:uart_inst|baud_gen:inst|cnt[31]                ; uart:uart_inst|baud_gen:inst|cnt[31]                ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; uart:uart_inst|monostable_trigger:inst8|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; uart:uart_inst|monostable_trigger:inst8|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; clk_divider:U1|counter[5]                           ; clk_divider:U1|counter[5]                           ; clk_input    ; clk_input   ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; uart:uart_inst|baud_gen:inst|cnt[29]                ; uart:uart_inst|baud_gen:inst|cnt[29]                ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; uart:uart_inst|monostable_trigger:inst7|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; uart:uart_inst|monostable_trigger:inst7|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[20] ; uart:uart_inst|monostable_trigger:inst8|counter[20] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; uart:uart_inst|monostable_trigger:inst8|counter[21] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; uart:uart_inst|monostable_trigger:inst8|counter[27] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; uart:uart_inst|monostable_trigger:inst8|counter[29] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[30] ; uart:uart_inst|monostable_trigger:inst8|counter[30] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; clk_divider:U1|counter[1]                           ; clk_divider:U1|counter[1]                           ; clk_input    ; clk_input   ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; uart:uart_inst|monostable_trigger:inst8|counter[18] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; uart:uart_inst|monostable_trigger:inst8|counter[19] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; rom_new:U4|monostable_trigger:inst3|counter[2]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; rom_new:U4|monostable_trigger:inst3|counter[3]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; uart:uart_inst|monostable_trigger:inst8|counter[2]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; uart:uart_inst|monostable_trigger:inst8|counter[3]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; uart:uart_inst|monostable_trigger:inst8|counter[23] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_inst|monostable_trigger:inst8|counter[26] ; uart:uart_inst|monostable_trigger:inst8|counter[26] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_inst|monostable_trigger:inst8|counter[28] ; uart:uart_inst|monostable_trigger:inst8|counter[28] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; uart:uart_inst|monostable_trigger:inst8|counter[25] ; clk_input    ; clk_input   ; 0.000        ; 0.044      ; 0.427      ;
; 0.302 ; uart:uart_inst|baud_gen:inst|cnt[15]                ; uart:uart_inst|baud_gen:inst|cnt[15]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; uart:uart_inst|monostable_trigger:inst7|counter[15] ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; uart:uart_inst|baud_gen:inst|cnt[3]                 ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; uart:uart_inst|baud_gen:inst|cnt[5]                 ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_inst|baud_gen:inst|cnt[13]                ; uart:uart_inst|baud_gen:inst|cnt[13]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; rom_new:U4|monostable_trigger:inst3|counter[1]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; uart:uart_inst|monostable_trigger:inst7|counter[5]  ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; uart:uart_inst|monostable_trigger:inst7|counter[8]  ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; uart:uart_inst|monostable_trigger:inst7|counter[13] ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; uart:uart_inst|monostable_trigger:inst7|counter[14] ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|baud_gen:inst|cnt[0]                 ; uart:uart_inst|baud_gen:inst|cnt[0]                 ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; uart:uart_inst|baud_gen:inst|cnt[6]                 ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|baud_gen:inst|cnt[7]                 ; uart:uart_inst|baud_gen:inst|cnt[7]                 ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|baud_gen:inst|cnt[11]                ; uart:uart_inst|baud_gen:inst|cnt[11]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|baud_gen:inst|cnt[19]                ; uart:uart_inst|baud_gen:inst|cnt[19]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|baud_gen:inst|cnt[21]                ; uart:uart_inst|baud_gen:inst|cnt[21]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|baud_gen:inst|cnt[27]                ; uart:uart_inst|baud_gen:inst|cnt[27]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|monostable_trigger:inst8|counter[1]  ; uart:uart_inst|monostable_trigger:inst8|counter[1]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; uart:uart_inst|monostable_trigger:inst8|counter[6]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; uart:uart_inst|monostable_trigger:inst8|counter[15] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; rom_new:U4|monostable_trigger:inst3|counter[5]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; rom_new:U4|monostable_trigger:inst3|counter[8]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; rom_new:U4|monostable_trigger:inst3|counter[13]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; rom_new:U4|monostable_trigger:inst3|counter[14]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; uart:uart_inst|monostable_trigger:inst7|counter[31] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; uart:uart_inst|monostable_trigger:inst7|counter[22] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; uart:uart_inst|monostable_trigger:inst7|counter[4]  ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[7]  ; uart:uart_inst|monostable_trigger:inst7|counter[7]  ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; uart:uart_inst|monostable_trigger:inst7|counter[10] ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; uart:uart_inst|monostable_trigger:inst7|counter[11] ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; uart:uart_inst|monostable_trigger:inst7|counter[12] ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; uart:uart_inst|monostable_trigger:inst7|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[31]     ; rom_new:U4|monostable_trigger:inst3|counter[31]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; rom_new:U4|monostable_trigger:inst3|counter[16]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; rom_new:U4|monostable_trigger:inst3|counter[22]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[2]                 ; uart:uart_inst|baud_gen:inst|cnt[2]                 ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[8]                 ; uart:uart_inst|baud_gen:inst|cnt[8]                 ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; uart:uart_inst|baud_gen:inst|cnt[9]                 ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[14]                ; uart:uart_inst|baud_gen:inst|cnt[14]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[16]                ; uart:uart_inst|baud_gen:inst|cnt[16]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[22]                ; uart:uart_inst|baud_gen:inst|cnt[22]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[23]                ; uart:uart_inst|baud_gen:inst|cnt[23]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|baud_gen:inst|cnt[25]                ; uart:uart_inst|baud_gen:inst|cnt[25]                ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst8|counter[5]  ; uart:uart_inst|monostable_trigger:inst8|counter[5]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst8|counter[8]  ; uart:uart_inst|monostable_trigger:inst8|counter[8]  ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst8|counter[13] ; uart:uart_inst|monostable_trigger:inst8|counter[13] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst8|counter[14] ; uart:uart_inst|monostable_trigger:inst8|counter[14] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; uart:uart_inst|monostable_trigger:inst8|counter[16] ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; rom_new:U4|monostable_trigger:inst3|counter[7]      ; rom_new:U4|monostable_trigger:inst3|counter[7]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; rom_new:U4|monostable_trigger:inst3|counter[4]      ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; rom_new:U4|monostable_trigger:inst3|counter[11]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; rom_new:U4|monostable_trigger:inst3|counter[10]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; rom_new:U4|monostable_trigger:inst3|counter[12]     ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.426      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.208 ; ir:U5|state                                                                                       ; ir:U5|state           ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.022      ; 0.314      ;
; 0.670 ; ir:U5|state                                                                                       ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.042      ; 0.796      ;
; 0.685 ; ir:U5|state                                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.061      ; 0.830      ;
; 0.685 ; ir:U5|state                                                                                       ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.061      ; 0.830      ;
; 0.685 ; ir:U5|state                                                                                       ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.061      ; 0.830      ;
; 0.685 ; ir:U5|state                                                                                       ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.061      ; 0.830      ;
; 0.685 ; ir:U5|state                                                                                       ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.061      ; 0.830      ;
; 0.685 ; ir:U5|state                                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.061      ; 0.830      ;
; 0.701 ; ir:U5|state                                                                                       ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.045      ; 0.830      ;
; 0.701 ; ir:U5|state                                                                                       ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.045      ; 0.830      ;
; 0.834 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 1.725      ;
; 0.875 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.673      ; 1.737      ;
; 0.897 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 1.788      ;
; 0.929 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[9]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.686      ; 1.804      ;
; 1.026 ; ir:U5|state                                                                                       ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.045      ; 1.155      ;
; 1.029 ; ir:U5|state                                                                                       ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.028      ; 1.141      ;
; 1.068 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[7]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.091      ; 1.243      ;
; 1.082 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[15] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.639      ; 1.910      ;
; 1.086 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.686      ; 1.961      ;
; 1.102 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[5]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.120      ; 1.306      ;
; 1.110 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[2]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 2.001      ;
; 1.116 ; ir:U5|state                                                                                       ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; -0.002     ; 1.198      ;
; 1.116 ; ir:U5|state                                                                                       ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; -0.002     ; 1.198      ;
; 1.116 ; ir:U5|state                                                                                       ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; -0.002     ; 1.198      ;
; 1.116 ; ir:U5|state                                                                                       ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; -0.002     ; 1.198      ;
; 1.116 ; ir:U5|state                                                                                       ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; -0.002     ; 1.198      ;
; 1.129 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[10] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.686      ; 2.004      ;
; 1.135 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[3]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 2.026      ;
; 1.136 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[12] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.639      ; 1.964      ;
; 1.146 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[1]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.120      ; 1.350      ;
; 1.151 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 2.042      ;
; 1.157 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[4]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.104      ; 1.345      ;
; 1.178 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[9]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.104      ; 1.366      ;
; 1.193 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 2.094      ;
; 1.193 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 2.084      ;
; 1.207 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[12] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.057      ; 1.348      ;
; 1.219 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[13] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.639      ; 2.047      ;
; 1.225 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[9]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.686      ; 2.110      ;
; 1.226 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[14] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.639      ; 2.054      ;
; 1.226 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.687      ; 2.102      ;
; 1.237 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 2.138      ;
; 1.273 ; gr:U12|grd_latch[7]                                                                               ; ir:U5|instruction[7]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; -0.300     ; 1.067      ;
; 1.275 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[15] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.057      ; 1.416      ;
; 1.290 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[11] ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.639      ; 2.118      ;
; 1.306 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[2]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.120      ; 1.510      ;
; 1.315 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[6]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.120      ; 1.519      ;
; 1.325 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[10] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.104      ; 1.513      ;
; 1.348 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[14] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.057      ; 1.489      ;
; 1.360 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.673      ; 2.232      ;
; 1.376 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[3]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.120      ; 1.580      ;
; 1.402 ; ir:U5|instruction[7]                                                                              ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.034      ; 1.520      ;
; 1.414 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[0]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.120      ; 1.618      ;
; 1.420 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.333     ; 1.181      ;
; 1.421 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.359     ; 1.156      ;
; 1.464 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[2]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 2.365      ;
; 1.466 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.333     ; 1.227      ;
; 1.480 ; gr:U12|grd_latch[7]                                                                               ; ir:U5|instruction[15] ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; -0.334     ; 1.240      ;
; 1.483 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.686      ; 2.368      ;
; 1.485 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[3]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 2.386      ;
; 1.487 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[13] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.057      ; 1.628      ;
; 1.488 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.330     ; 1.252      ;
; 1.489 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[8]  ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.105      ; 1.678      ;
; 1.498 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.349     ; 1.243      ;
; 1.503 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[4]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.346     ; 1.251      ;
; 1.517 ; ir:U5|instruction[4]                                                                              ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.034      ; 1.635      ;
; 1.518 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[1]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.330     ; 1.282      ;
; 1.526 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 0.702      ; 1.917      ;
; 1.528 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.044      ; 1.656      ;
; 1.531 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[11] ; statectrl:U14|nextn_latch  ; statectrl:U14|enirin_latch ; 0.000        ; 0.057      ; 1.672      ;
; 1.540 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.359     ; 1.275      ;
; 1.542 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.359     ; 1.277      ;
; 1.545 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.053      ; 1.682      ;
; 1.550 ; statectrl:U14|dbfbout_latch                                                                       ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.333     ; 1.311      ;
; 1.550 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.346     ; 1.298      ;
; 1.553 ; statectrl:U14|enuart_latch                                                                        ; ir:U5|instruction[12] ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.393     ; 1.254      ;
; 1.560 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 0.673      ; 1.922      ;
; 1.564 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.024      ; 1.672      ;
; 1.565 ; ir:U5|instruction[4]                                                                              ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; -0.011     ; 1.638      ;
; 1.567 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[15] ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.639      ; 2.405      ;
; 1.572 ; ir:U5|instruction[9]                                                                              ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.044      ; 1.700      ;
; 1.574 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ir:U5|instruction[5]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; -0.044     ; 1.614      ;
; 1.575 ; ir:U5|instruction[5]                                                                              ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.024      ; 1.683      ;
; 1.577 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.037      ; 1.698      ;
; 1.587 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 0.702      ; 1.978      ;
; 1.589 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.024      ; 1.697      ;
; 1.597 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.053      ; 1.734      ;
; 1.604 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; ir:U5|instruction[7]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; -0.073     ; 1.615      ;
; 1.605 ; ir:U5|instruction[7]                                                                              ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.004      ; 1.693      ;
; 1.609 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[9]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; -0.500       ; 0.686      ; 1.984      ;
; 1.614 ; gr:U12|grd_latch[1]                                                                               ; ir:U5|instruction[1]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; -0.271     ; 1.437      ;
; 1.617 ; ir:U5|instruction[1]                                                                              ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.012      ; 1.713      ;
; 1.621 ; ir:U5|instruction[8]                                                                              ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.020      ; 1.725      ;
; 1.622 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[13] ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.639      ; 2.460      ;
; 1.625 ; ir:U5|instruction[3]                                                                              ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch ; statectrl:U14|enirin_latch ; 0.000        ; 0.024      ; 1.733      ;
; 1.628 ; statectrl:U14|regrd1_latch                                                                        ; ir:U5|instruction[15] ; clk_divider:U1|clk_out     ; statectrl:U14|enirin_latch ; 0.000        ; -0.393     ; 1.329      ;
; 1.630 ; gr:U12|grd_latch[2]                                                                               ; ir:U5|instruction[2]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; -0.271     ; 1.453      ;
; 1.631 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ir:U5|instruction[1]  ; statectrl:U14|ramrd_latch  ; statectrl:U14|enirin_latch ; 0.000        ; -0.044     ; 1.671      ;
; 1.634 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.702      ; 2.535      ;
; 1.640 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[11] ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; 0.639      ; 2.478      ;
; 1.646 ; gr:U12|grd_latch[1]                                                                               ; ir:U5|instruction[9]  ; ir:U5|instruction[10]      ; statectrl:U14|enirin_latch ; 0.000        ; -0.287     ; 1.453      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'                                                                                                    ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.211 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.317      ;
; 0.311 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.417      ;
; 0.312 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.418      ;
; 0.313 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.419      ;
; 0.314 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.420      ;
; 0.315 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.421      ;
; 0.325 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.431      ;
; 0.447 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.047     ; 0.484      ;
; 0.459 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.566      ;
; 0.460 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.567      ;
; 0.461 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.568      ;
; 0.470 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.577      ;
; 0.471 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.578      ;
; 0.471 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.578      ;
; 0.472 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.579      ;
; 0.473 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.580      ;
; 0.474 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.581      ;
; 0.475 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.582      ;
; 0.496 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.018     ; 0.562      ;
; 0.519 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.031     ; 0.572      ;
; 0.522 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.629      ;
; 0.523 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.630      ;
; 0.524 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.631      ;
; 0.525 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.632      ;
; 0.526 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.633      ;
; 0.536 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.643      ;
; 0.537 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.644      ;
; 0.538 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.645      ;
; 0.540 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.647      ;
; 0.541 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.648      ;
; 0.571 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.047     ; 0.608      ;
; 0.571 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.047     ; 0.608      ;
; 0.573 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.047     ; 0.610      ;
; 0.588 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.695      ;
; 0.589 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.696      ;
; 0.591 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.698      ;
; 0.593 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.047     ; 0.630      ;
; 0.598 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.047     ; 0.635      ;
; 0.603 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.710      ;
; 0.604 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.711      ;
; 0.606 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.713      ;
; 0.654 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.761      ;
; 0.669 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.023      ; 0.776      ;
; 0.868 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.415     ; 0.547      ;
; 0.868 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.415     ; 0.547      ;
; 0.868 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.415     ; 0.547      ;
; 0.868 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.415     ; 0.547      ;
; 0.868 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.415     ; 0.547      ;
; 0.868 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.415     ; 0.547      ;
; 0.868 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.415     ; 0.547      ;
; 0.868 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.415     ; 0.547      ;
; 1.015 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.414     ; 0.695      ;
; 1.015 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.414     ; 0.695      ;
; 1.015 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.414     ; 0.695      ;
; 1.015 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.414     ; 0.695      ;
; 1.015 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.414     ; 0.695      ;
; 1.015 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.414     ; 0.695      ;
; 1.015 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.414     ; 0.695      ;
; 1.015 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.414     ; 0.695      ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; 0.317 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.438      ;
; 0.319 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.440      ;
; 0.332 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.236      ; 0.652      ;
; 0.342 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.462      ;
; 0.371 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.491      ;
; 0.380 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.500      ;
; 0.383 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.503      ;
; 0.393 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.235      ; 0.712      ;
; 0.396 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.516      ;
; 0.441 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.035      ; 0.560      ;
; 0.443 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.035      ; 0.562      ;
; 0.457 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.583      ;
; 0.475 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.596      ;
; 0.500 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.620      ;
; 0.520 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.640      ;
; 0.575 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.695      ;
; 0.576 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.036      ; 0.696      ;
; 0.593 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.035      ; 0.712      ;
; 0.594 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.035      ; 0.713      ;
; 0.596 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.035      ; 0.715      ;
; 0.599 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.035      ; 0.718      ;
; 1.512 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.022     ; 1.594      ;
; 1.766 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.222     ; 1.648      ;
; 1.769 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.221     ; 1.652      ;
; 1.775 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.221     ; 1.658      ;
; 1.784 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.222     ; 1.666      ;
; 1.784 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.221     ; 1.667      ;
; 1.797 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.222     ; 1.679      ;
; 1.858 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.222     ; 1.740      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.342 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.366      ; 1.927      ;
; 0.497 ; pc:U7|addr_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.784      ; 1.395      ;
; 0.508 ; pc:U7|addr_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.784      ; 1.406      ;
; 0.538 ; pc:U7|addr_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.784      ; 1.436      ;
; 0.549 ; pc:U7|addr_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.784      ; 1.447      ;
; 0.626 ; pc:U7|addr_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.784      ; 1.524      ;
; 0.637 ; pc:U7|addr_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.784      ; 1.535      ;
; 0.668 ; pc:U7|addr_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.784      ; 1.566      ;
; 0.684 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 1.366      ; 2.279      ;
; 0.754 ; gr:U12|grd_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.393      ; 1.271      ;
; 0.764 ; pc:U7|addr_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.784      ; 1.662      ;
; 0.842 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.331      ; 1.297      ;
; 0.843 ; statectrl:U14|enuart_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.334      ; 1.301      ;
; 0.853 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.718      ; 1.685      ;
; 0.862 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.393      ; 1.379      ;
; 0.863 ; ir:U5|instruction[6]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.702      ; 1.679      ;
; 0.879 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.731      ; 1.724      ;
; 0.881 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.717      ; 1.712      ;
; 0.902 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.334      ; 1.360      ;
; 0.903 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.702      ; 1.719      ;
; 0.907 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.702      ; 1.723      ;
; 0.932 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.620      ; 1.666      ;
; 0.942 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.620      ; 1.676      ;
; 1.009 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.718      ; 1.841      ;
; 1.020 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.086     ; 1.058      ;
; 1.020 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.393      ; 1.537      ;
; 1.021 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.334      ; 1.479      ;
; 1.047 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.086     ; 1.085      ;
; 1.049 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 1.366      ; 2.134      ;
; 1.053 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.393      ; 1.570      ;
; 1.058 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.702      ; 1.874      ;
; 1.066 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.702      ; 1.882      ;
; 1.073 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.086     ; 1.111      ;
; 1.085 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.702      ; 1.901      ;
; 1.085 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.620      ; 1.819      ;
; 1.085 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.620      ; 1.819      ;
; 1.098 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.620      ; 1.832      ;
; 1.105 ; gr:U12|grd_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.393      ; 1.622      ;
; 1.122 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.620      ; 1.856      ;
; 1.130 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.336      ; 1.590      ;
; 1.140 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.417      ; 1.681      ;
; 1.159 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.086     ; 1.197      ;
; 1.166 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.393      ; 1.683      ;
; 1.178 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.086     ; 1.216      ;
; 1.189 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.620      ; 1.923      ;
; 1.198 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.086     ; 1.236      ;
; 1.208 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.086     ; 1.246      ;
; 1.234 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch ; 0.000        ; -0.086     ; 1.272      ;
; 1.250 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.334      ; 1.708      ;
; 1.270 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 1.366      ; 2.365      ;
; 1.283 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.620      ; 2.017      ;
; 1.310 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.475     ; 0.959      ;
; 1.351 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.393      ; 1.868      ;
; 1.423 ; gr:U12|grd_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 0.393      ; 1.940      ;
; 1.431 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.573     ; 0.982      ;
; 1.447 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.475     ; 1.096      ;
; 1.488 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.475     ; 1.137      ;
; 1.499 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.281     ; 0.842      ;
; 1.505 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.350     ; 0.779      ;
; 1.519 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.301     ; 0.842      ;
; 1.525 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.370     ; 0.779      ;
; 1.539 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.051     ; 1.602      ;
; 1.561 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.051     ; 1.624      ;
; 1.570 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.051     ; 1.633      ;
; 1.583 ; gr:U12|grc_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.479     ; 1.228      ;
; 1.604 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.573     ; 1.155      ;
; 1.618 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.476     ; 1.266      ;
; 1.629 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.280     ; 0.973      ;
; 1.635 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.295     ; 0.964      ;
; 1.649 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.432     ; 0.841      ;
; 1.649 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.300     ; 0.973      ;
; 1.655 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.315     ; 0.964      ;
; 1.669 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.452     ; 0.841      ;
; 1.685 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.051     ; 1.748      ;
; 1.686 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.294     ; 1.016      ;
; 1.689 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.573     ; 1.240      ;
; 1.691 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.051     ; 1.754      ;
; 1.701 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.476     ; 1.349      ;
; 1.705 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.480     ; 1.349      ;
; 1.706 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.314     ; 1.016      ;
; 1.723 ; gr:U12|grb_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.578     ; 1.269      ;
; 1.743 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.579     ; 1.288      ;
; 1.747 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.051     ; 1.810      ;
; 1.751 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.051     ; 1.814      ;
; 1.753 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.296     ; 1.081      ;
; 1.768 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.579     ; 1.313      ;
; 1.773 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.316     ; 1.081      ;
; 1.773 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; -0.051     ; 1.836      ;
; 1.774 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.582     ; 1.316      ;
; 1.779 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.575     ; 1.328      ;
; 1.785 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.475     ; 1.434      ;
; 1.823 ; gr:U12|gra_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -0.522     ; 0.925      ;
; 1.852 ; gr:U12|gra_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -0.522     ; 0.954      ;
; 1.874 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -0.516     ; 0.982      ;
; 1.917 ; gr:U12|gra_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -0.520     ; 1.021      ;
; 1.932 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.282     ; 1.274      ;
; 1.952 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.302     ; 1.274      ;
; 2.002 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -0.667     ; 0.959      ;
; 2.047 ; gr:U12|grb_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -0.516     ; 1.155      ;
; 2.132 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -0.516     ; 1.240      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.373 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.505      ; 2.087      ;
; 0.496 ; pc:U7|addr_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.923      ; 1.523      ;
; 0.552 ; pc:U7|addr_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.923      ; 1.579      ;
; 0.566 ; pc:U7|addr_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.923      ; 1.593      ;
; 0.644 ; pc:U7|addr_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.923      ; 1.671      ;
; 0.657 ; pc:U7|addr_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.923      ; 1.684      ;
; 0.665 ; pc:U7|addr_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.923      ; 1.692      ;
; 0.675 ; pc:U7|addr_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.923      ; 1.702      ;
; 0.678 ; pc:U7|addr_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.923      ; 1.705      ;
; 0.704 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.505      ; 2.428      ;
; 0.771 ; gr:U12|grd_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.532      ; 1.417      ;
; 0.818 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.470      ; 1.402      ;
; 0.842 ; statectrl:U14|enuart_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.473      ; 1.429      ;
; 0.852 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.857      ; 1.813      ;
; 0.879 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.841      ; 1.824      ;
; 0.896 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.870      ; 1.870      ;
; 0.907 ; ir:U5|instruction[6]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.841      ; 1.852      ;
; 0.919 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.473      ; 1.506      ;
; 0.986 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.759      ; 1.849      ;
; 0.989 ; gr:U12|grd_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.532      ; 1.635      ;
; 0.996 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.053      ; 1.163      ;
; 1.008 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.856      ; 1.968      ;
; 1.020 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.841      ; 1.965      ;
; 1.029 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.857      ; 1.990      ;
; 1.029 ; gr:U12|grd_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.532      ; 1.675      ;
; 1.034 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.841      ; 1.979      ;
; 1.038 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.473      ; 1.625      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.059 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.759      ; 1.922      ;
; 1.064 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.532      ; 1.710      ;
; 1.084 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.759      ; 1.947      ;
; 1.086 ; ir:U5|instruction[1]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.841      ; 2.031      ;
; 1.091 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.053      ; 1.258      ;
; 1.092 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.053      ; 1.259      ;
; 1.102 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.759      ; 1.965      ;
; 1.109 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 1.505      ; 2.323      ;
; 1.125 ; gr:U12|grd_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.532      ; 1.771      ;
; 1.134 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.841      ; 2.079      ;
; 1.142 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.759      ; 2.005      ;
; 1.147 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.759      ; 2.010      ;
; 1.157 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.556      ; 1.827      ;
; 1.165 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.532      ; 1.811      ;
; 1.165 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.759      ; 2.028      ;
; 1.179 ; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.053      ; 1.346      ;
; 1.197 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.759      ; 2.060      ;
; 1.200 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.053      ; 1.367      ;
; 1.207 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.053      ; 1.374      ;
; 1.247 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.475      ; 1.836      ;
; 1.247 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.053      ; 1.414      ;
; 1.249 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.473      ; 1.836      ;
; 1.251 ; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                                             ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.053      ; 1.418      ;
; 1.290 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 1.505      ; 2.514      ;
; 1.337 ; gr:U12|grd_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.532      ; 1.983      ;
; 1.400 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.532      ; 2.046      ;
; 1.437 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.336     ; 1.215      ;
; 1.448 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.434     ; 1.128      ;
; 1.491 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.336     ; 1.269      ;
; 1.497 ; gr:U12|grc_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.340     ; 1.271      ;
; 1.498 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.142     ; 0.970      ;
; 1.505 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.336     ; 1.283      ;
; 1.518 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.162     ; 0.970      ;
; 1.549 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.156     ; 1.007      ;
; 1.549 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.211     ; 0.952      ;
; 1.569 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.176     ; 1.007      ;
; 1.569 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.231     ; 0.952      ;
; 1.629 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.780      ;
; 1.631 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.782      ;
; 1.637 ; gr:U12|grb_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.439     ; 1.312      ;
; 1.638 ; gr:U12|grc_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.337     ; 1.415      ;
; 1.646 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.141     ; 1.119      ;
; 1.662 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.155     ; 1.121      ;
; 1.666 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.161     ; 1.119      ;
; 1.682 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.175     ; 1.121      ;
; 1.698 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.293     ; 1.019      ;
; 1.704 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.341     ; 1.477      ;
; 1.718 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.313     ; 1.019      ;
; 1.728 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.879      ;
; 1.729 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.880      ;
; 1.731 ; gr:U12|grb_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.434     ; 1.411      ;
; 1.733 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.434     ; 1.413      ;
; 1.749 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.900      ;
; 1.750 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.443     ; 1.421      ;
; 1.750 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.337     ; 1.527      ;
; 1.761 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.336     ; 1.539      ;
; 1.763 ; gr:U12|grb_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.440     ; 1.437      ;
; 1.764 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.915      ;
; 1.770 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.921      ;
; 1.778 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.436     ; 1.456      ;
; 1.791 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.942      ;
; 1.817 ; gr:U12|grb_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.440     ; 1.491      ;
; 1.880 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.157     ; 1.337      ;
; 1.891 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.377     ; 1.128      ;
; 1.896 ; gr:U12|gra_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.383     ; 1.127      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                    ; Launch Clock                     ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+
; 0.703 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.777      ; 1.669      ;
; 0.778 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.739      ; 1.706      ;
; 0.786 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.772      ; 1.747      ;
; 0.792 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.779      ; 1.760      ;
; 0.817 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.790      ; 1.796      ;
; 0.828 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.772      ; 1.789      ;
; 0.863 ; pc:U7|addr_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.197      ; 1.144      ;
; 0.924 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.777      ; 1.890      ;
; 0.944 ; pc:U7|addr_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.195      ; 1.223      ;
; 0.950 ; pc:U7|addr_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.190      ; 1.224      ;
; 0.982 ; pc:U7|addr_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.190      ; 1.256      ;
; 1.046 ; pc:U7|addr_latch[5]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.157      ; 1.287      ;
; 1.053 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.777      ; 2.029      ;
; 1.065 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.779      ; 2.033      ;
; 1.080 ; pc:U7|addr_latch[0]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.208      ; 1.372      ;
; 1.118 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.258     ; 0.954      ;
; 1.140 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.772      ; 2.111      ;
; 1.173 ; pc:U7|addr_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.195      ; 1.452      ;
; 1.179 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.113      ; 1.376      ;
; 1.181 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.739      ; 2.119      ;
; 1.209 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.253     ; 1.050      ;
; 1.219 ; ir:U5|instruction[4]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.131      ; 1.434      ;
; 1.220 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.777      ; 2.196      ;
; 1.258 ; pc:U7|addr_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|nextn_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.197      ; 1.539      ;
; 1.283 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.255     ; 1.122      ;
; 1.296 ; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.675     ; 0.715      ;
; 1.300 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.790      ; 2.289      ;
; 1.305 ; ir:U5|instruction[6]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.108      ; 1.497      ;
; 1.306 ; gr:U12|grd_latch[2]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.201     ; 1.199      ;
; 1.325 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.123      ; 1.532      ;
; 1.329 ; gr:U12|grd_latch[3]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.196     ; 1.227      ;
; 1.351 ; ir:U5|instruction[2]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.108      ; 1.543      ;
; 1.360 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.242     ; 1.212      ;
; 1.364 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.296     ; 1.162      ;
; 1.370 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.129      ; 1.583      ;
; 1.376 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.026      ; 1.486      ;
; 1.384 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.026      ; 1.494      ;
; 1.389 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.260     ; 1.223      ;
; 1.389 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.777      ; 1.855      ;
; 1.406 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.779      ; 2.384      ;
; 1.410 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.260     ; 1.244      ;
; 1.418 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.263     ; 1.249      ;
; 1.422 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.126      ; 1.632      ;
; 1.422 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.772      ; 2.393      ;
; 1.432 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.293     ; 1.233      ;
; 1.443 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.245     ; 1.292      ;
; 1.451 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.033      ; 1.568      ;
; 1.452 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.739      ; 1.880      ;
; 1.453 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.772      ; 1.914      ;
; 1.461 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.256     ; 1.299      ;
; 1.462 ; gr:U12|grd_latch[6]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.201     ; 1.355      ;
; 1.463 ; gr:U12|grd_latch[7]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.194     ; 1.363      ;
; 1.465 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.031      ; 1.580      ;
; 1.467 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.779      ; 1.935      ;
; 1.475 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.260     ; 1.309      ;
; 1.489 ; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.680     ; 0.903      ;
; 1.489 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.790      ; 1.968      ;
; 1.490 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.113      ; 1.687      ;
; 1.493 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.258     ; 1.329      ;
; 1.494 ; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.662     ; 0.926      ;
; 1.501 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.772      ; 1.962      ;
; 1.502 ; ir:U5|instruction[0]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.108      ; 1.694      ;
; 1.505 ; ir:U5|instruction[5]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.075      ; 1.664      ;
; 1.506 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.091      ; 1.681      ;
; 1.508 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.260     ; 1.342      ;
; 1.517 ; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.680     ; 0.931      ;
; 1.518 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; -0.007     ; 1.595      ;
; 1.529 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.260     ; 1.363      ;
; 1.531 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.141      ; 1.756      ;
; 1.532 ; gr:U12|grd_latch[4]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.194     ; 1.432      ;
; 1.541 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.090      ; 1.715      ;
; 1.545 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.129      ; 1.758      ;
; 1.545 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.255     ; 1.384      ;
; 1.549 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.253     ; 1.390      ;
; 1.550 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; 0.779      ; 2.528      ;
; 1.558 ; statectrl:U14|enuart_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.260     ; 1.392      ;
; 1.572 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.128      ; 1.784      ;
; 1.574 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.258     ; 1.410      ;
; 1.574 ; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.673     ; 0.995      ;
; 1.588 ; ir:U5|instruction[7]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.144      ; 1.816      ;
; 1.588 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.255     ; 1.427      ;
; 1.595 ; statectrl:U14|regrd2_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.255     ; 1.434      ;
; 1.599 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.044      ; 1.727      ;
; 1.602 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.113      ; 1.799      ;
; 1.611 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.253     ; 1.452      ;
; 1.612 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.123      ; 1.819      ;
; 1.613 ; statectrl:U14|dbfbout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.263     ; 1.444      ;
; 1.614 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.251     ; 1.457      ;
; 1.616 ; statectrl:U14|dbfaout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.253     ; 1.457      ;
; 1.618 ; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; uart:uart_inst|rxd:inst1|r_ready ; statectrl:U14|ramin_latch ; 0.000        ; -0.713     ; 0.999      ;
; 1.625 ; ir:U5|instruction[9]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.142      ; 1.851      ;
; 1.627 ; ir:U5|instruction[8]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.130      ; 1.841      ;
; 1.629 ; statectrl:U14|ramrd_latch                                                                         ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; -0.500       ; 0.777      ; 2.095      ;
; 1.631 ; ir:U5|instruction[1]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.075      ; 1.790      ;
; 1.632 ; statectrl:U14|regrd1_latch                                                                        ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.242     ; 1.484      ;
; 1.637 ; statectrl:U14|enpcout_latch                                                                       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; clk_divider:U1|clk_out           ; statectrl:U14|ramin_latch ; 0.000        ; -0.291     ; 1.440      ;
; 1.638 ; ir:U5|instruction[3]                                                                              ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ; statectrl:U14|enirin_latch       ; statectrl:U14|ramin_latch ; 0.000        ; 0.075      ; 1.797      ;
; 1.639 ; ir:U5|instruction[10]                                                                             ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; -0.500       ; 0.777      ; 2.115      ;
; 1.641 ; gr:U12|grd_latch[1]                                                                               ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; ir:U5|instruction[10]            ; statectrl:U14|ramin_latch ; 0.000        ; -0.196     ; 1.539      ;
; 1.658 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramin_latch ; 0.000        ; 0.031      ; 1.773      ;
+-------+---------------------------------------------------------------------------------------------------+--------------------------------------------+----------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|ramrd_latch'                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 1.204 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.143     ; 1.151      ;
; 1.204 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.143     ; 1.151      ;
; 1.204 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.143     ; 1.151      ;
; 1.204 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.143     ; 1.151      ;
; 1.204 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.143     ; 1.151      ;
; 1.204 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.143     ; 1.151      ;
; 1.204 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.143     ; 1.151      ;
; 1.204 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; statectrl:U14|ramwt_latch ; statectrl:U14|ramrd_latch ; 0.000        ; -0.143     ; 1.151      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_input'                                                                                                                                                                       ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.407 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[24]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.392     ; 0.992      ;
; -0.407 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[17]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.392     ; 0.992      ;
; -0.407 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[16]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.392     ; 0.992      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[15]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[14]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[13]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[12]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[11]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[10]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[9]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[8]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[7]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[6]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[5]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[4]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[3]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[2]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.250 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[1]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.393     ; 0.834      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[31]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[30]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[29]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[28]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[27]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[26]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[25]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[23]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[22]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[21]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[20]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[19]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.215 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[18]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.200     ; 0.992      ;
; -0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.899      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.124 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.865      ;
; -0.121 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.149      ; 1.862      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.117 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.142      ; 1.851      ;
; -0.113 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.392     ; 0.698      ;
; -0.074 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[0]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 1.000        ; -0.217     ; 0.834      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.105  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.080      ; 0.962      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.232  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.832      ;
; 0.356  ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 1.000        ; 0.077      ; 0.708      ;
; 0.553  ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 1.142      ; 1.681      ;
+--------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'                                                                                                                               ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 0.049 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 1.000        ; -0.252     ; 0.686      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                       ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.127 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 1.000        ; -0.174     ; 0.686      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                     ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.262 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 1.080      ;
; 0.262 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 1.080      ;
; 0.262 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 1.080      ;
; 0.262 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 1.080      ;
; 0.306 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.354      ; 1.035      ;
; 0.306 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.354      ; 1.035      ;
; 0.306 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.354      ; 1.035      ;
; 0.306 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.354      ; 1.035      ;
; 0.346 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.354      ; 0.995      ;
; 0.346 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.354      ; 0.995      ;
; 0.362 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 0.980      ;
; 0.362 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 0.980      ;
; 0.362 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 0.980      ;
; 0.362 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 0.980      ;
; 0.362 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 1.000        ; 0.355      ; 0.980      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                       ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.493 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 1.000        ; 0.277      ; 0.761      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_input'                                                                                                                                                                       ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                              ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.158 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.194      ; 1.561      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.163 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.186      ; 1.558      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[28]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[27]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[26]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[25]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[24]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[23]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[22]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[21]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[20]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[19]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[18]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[17]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.165 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[16]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.193      ; 1.567      ;
; 0.191 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[15]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.187      ; 1.587      ;
; 0.340 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.174      ; 0.618      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[15]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[14]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[13]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[12]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[11]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[10]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[9]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[8]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[7]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[6]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[5]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[4]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[3]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[2]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[1]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.435 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[0]   ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.175      ; 0.714      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[31]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[30]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[29]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[28]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[27]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[26]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[25]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[24]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[23]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[22]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[21]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[20]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[19]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[18]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[17]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.552 ; uart:uart_inst|monostable_trigger:inst7|pulse ; uart:uart_inst|monostable_trigger:inst7|counter[16]  ; uart:uart_inst|txd:inst2|txd_done         ; clk_input   ; 0.000        ; 0.177      ; 0.833      ;
; 0.692 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[0]   ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.095     ; 0.711      ;
; 0.771 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.277     ; 0.608      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[31]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[30]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[29]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[28]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[27]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[26]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[25]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[23]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[22]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[21]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[20]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[19]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.810 ; uart:uart_inst|monostable_trigger:inst8|pulse ; uart:uart_inst|monostable_trigger:inst8|counter[18]  ; uart:uart_inst|rxd:inst1|r_ready          ; clk_input   ; 0.000        ; -0.077     ; 0.847      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[14]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[13]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[12]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[11]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[10]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[9]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[8]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[7]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[6]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[5]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[4]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[3]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[2]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[1]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.861 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[0]       ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.186      ; 1.756      ;
; 0.863 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|stop_counter     ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.194      ; 1.766      ;
; 0.867 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[31]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.193      ; 1.769      ;
; 0.867 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[30]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.193      ; 1.769      ;
; 0.867 ; rom_new:U4|monostable_trigger:inst3|pulse     ; rom_new:U4|monostable_trigger:inst3|counter[29]      ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.193      ; 1.769      ;
+-------+-----------------------------------------------+------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:uart_inst|rxd:inst1|r_ready'                                                                                                                                        ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.170 ; uart:uart_inst|monostable_trigger:inst8|stop_counter ; uart:uart_inst|monostable_trigger:inst8|pulse ; clk_input    ; uart:uart_inst|rxd:inst1|r_ready ; 0.000        ; 0.392      ; 0.676      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:uart_inst|baud_gen:inst|bclk'                                                                                                                      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                 ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.257 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txds           ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.479      ; 0.840      ;
; 0.257 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|txd_done       ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.479      ; 0.840      ;
; 0.257 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_shift  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.479      ; 0.840      ;
; 0.257 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.479      ; 0.840      ;
; 0.257 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_idle   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.479      ; 0.840      ;
; 0.266 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.478      ; 0.848      ;
; 0.266 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|txd:inst2|state.x_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.478      ; 0.848      ;
; 0.312 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[2] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.478      ; 0.894      ;
; 0.312 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[0] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.478      ; 0.894      ;
; 0.312 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[3] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.478      ; 0.894      ;
; 0.312 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|\pro2:count[1] ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.478      ; 0.894      ;
; 0.342 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_stop   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.479      ; 0.925      ;
; 0.342 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_wait   ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.479      ; 0.925      ;
; 0.342 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_sample ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.479      ; 0.925      ;
; 0.342 ; statectrl:U14|uart_reset_latch ; uart:uart_inst|rxd:inst1|state.r_start  ; clk_divider:U1|clk_out ; uart:uart_inst|baud_gen:inst|bclk ; 0.000        ; 0.479      ; 0.925      ;
+-------+--------------------------------+-----------------------------------------+------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:uart_inst|txd:inst2|txd_done'                                                                                                                                        ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                       ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.586 ; uart:uart_inst|monostable_trigger:inst7|stop_counter ; uart:uart_inst|monostable_trigger:inst7|pulse ; clk_input    ; uart:uart_inst|txd:inst2|txd_done ; 0.000        ; -0.077     ; 0.613      ;
+-------+------------------------------------------------------+-----------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'                                                                                                                                ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 0.665 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 0.000        ; -0.157     ; 0.612      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_input'                                                                              ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_input ; Rise       ; clk_input                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_led                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|clk_out                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[16]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[17]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; clk_divider:U1|counter[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[25]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[26]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[27]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[28]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[29]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[30]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[31]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|bclk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[16]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[17]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[18]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[19]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[20]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[21]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[22]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[23]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[24]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[25]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[26]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[27]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[28]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[29]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[30]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[31]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|baud_gen:inst|cnt[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_input ; Rise       ; uart:uart_inst|monostable_trigger:inst7|counter[20] ;
+--------+--------------+----------------+------------+-----------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|baud_gen:inst|bclk'                                                                  ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rbufs[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|\pro2:rcnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|r_ready        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|rbuf[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_sample ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_start  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_stop   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|rxd:inst1|state.r_wait   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_idle   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_shift  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_start  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_stop   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|state.x_wait   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_content[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txd_done       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|txds           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[25]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[26]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[27]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[28]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[29]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[30]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[31]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; uart:uart_inst|baud_gen:inst|bclk ; Rise       ; uart:uart_inst|txd:inst2|xbitcnt[5]     ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'                                                                   ;
+--------+--------------+----------------+-----------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t17     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t18     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t9      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfaout_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbin_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enirin_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enuart_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ldpc_latch            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t7         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t8         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t9         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|nextn_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramin_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd1_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd2_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|txd_cmd_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|uart_reset_latch      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
+--------+--------------+----------------+-----------------+------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'                                                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]     ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]     ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]     ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]     ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]     ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]     ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]     ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]     ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]     ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]     ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]     ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]     ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]     ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]     ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]     ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]     ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]     ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]     ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]     ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]     ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]     ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]     ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]     ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]     ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]     ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]     ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; U11|grc_grwt[0]|combout ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[0]|clk    ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[1]|clk    ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[2]|clk    ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[3]|clk    ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[4]|clk    ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[5]|clk    ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[6]|clk    ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[7]|clk    ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'                                                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state            ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]   ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]  ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]   ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]   ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]   ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]   ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state            ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]  ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]  ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]  ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]  ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]  ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state            ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]   ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]   ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]  ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]   ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]   ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]   ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]   ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]   ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]   ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]   ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk  ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk  ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk  ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk  ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk           ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q     ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk  ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk  ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk  ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk  ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk  ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk  ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk  ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk  ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk  ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk  ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'                                                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.129  ; 0.359        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.131  ; 0.361        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.131  ; 0.361        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.131  ; 0.361        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.131  ; 0.361        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.131  ; 0.361        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.131  ; 0.361        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.131  ; 0.361        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.131  ; 0.361        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.410  ; 0.640        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|rxd:inst1|r_ready'                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[0] ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[1] ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[2] ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[3] ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[4] ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[5] ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[6] ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|latch_8bits:inst3|data_latch[7] ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart:uart_inst|monostable_trigger:inst8|pulse  ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready|q                      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|inclk[0]       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst1|r_ready~clkctrl|outclk         ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[0]|clk              ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[1]|clk              ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[2]|clk              ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[3]|clk              ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[4]|clk              ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[5]|clk              ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[6]|clk              ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst3|data_latch[7]|clk              ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; uart:uart_inst|rxd:inst1|r_ready ; Rise       ; uart_inst|inst8|pulse|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datad            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datad                ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|combout              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|process_1~1|datad                ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; alu:U8|zero_flag_latch              ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|zero_flag_latch|datad            ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.671  ; 0.671        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'                                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[5] ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[2] ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[6] ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[1] ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[3] ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[4] ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[7] ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram_new:U3|ram_ctrl:inst1|address_latch[0] ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q                          ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[5]|clk              ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[2]|clk              ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[6]|clk              ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[1]|clk              ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[3]|clk              ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[4]|clk              ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[7]|clk              ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|inst1|address_latch[0]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramrd_latch'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.221  ; 0.451        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.221  ; 0.451        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.221  ; 0.451        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.221  ; 0.451        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.221  ; 0.451        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.221  ; 0.451        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.221  ; 0.451        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.221  ; 0.451        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramrd_latch ; Rise       ; U14|ramrd_latch|q                                                                                 ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; statectrl:U14|ramrd_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramwt_latch'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.196  ; 0.426        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.198  ; 0.428        ; 0.230          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.342  ; 0.572        ; 0.230          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.342  ; 0.572        ; 0.230          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramwt_latch ; Rise       ; U14|ramwt_latch|q                                                                                                          ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; statectrl:U14|ramwt_latch ; Rise       ; U3|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.201  ; 0.431        ; 0.230          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart_inst|txd:inst2|txd_done'                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart:uart_inst|monostable_trigger:inst7|pulse ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst2|txd_done|q                    ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; uart:uart_inst|txd:inst2|txd_done ; Rise       ; uart_inst|inst7|pulse|clk                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.641 ; 0.641        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.644 ; 0.644        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.645 ; 0.645        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.647 ; 0.647        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.647 ; 0.647        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.648 ; 0.648        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.648 ; 0.648        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datac             ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.658 ; 0.658        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 0.617 ; 0.860 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 0.569 ; 0.252 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 3.641 ; 3.559 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 3.641 ; 3.559 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 3.341 ; 3.251 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 3.426 ; 3.328 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 3.448 ; 3.367 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 3.443 ; 3.349 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 3.286 ; 3.215 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 3.349 ; 3.252 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 3.414 ; 3.316 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 4.165 ; 4.296 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 3.356 ; 3.448 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 4.165 ; 4.296 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 3.352 ; 3.433 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 4.393 ; 4.234 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 3.167 ; 3.099 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 3.509 ; 3.430 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 3.225 ; 3.138 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 3.307 ; 3.212 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 3.324 ; 3.246 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 3.321 ; 3.230 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 3.167 ; 3.099 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 3.233 ; 3.139 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 3.296 ; 3.201 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 3.231 ; 3.308 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 3.235 ; 3.322 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 4.048 ; 4.177 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 3.231 ; 3.308 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 4.236 ; 4.082 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+--------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                      ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                           ; -16.502   ; -2.151 ; -2.188   ; 0.158   ; -3.201              ;
;  clk_divider:U1|clk_led                    ; -5.576    ; 0.317  ; N/A      ; N/A     ; -1.487              ;
;  clk_divider:U1|clk_out                    ; -4.592    ; -2.151 ; N/A      ; N/A     ; -1.487              ;
;  clk_input                                 ; -3.950    ; 0.184  ; -2.188   ; 0.158   ; -3.000              ;
;  ir:U5|instruction[10]                     ; -5.584    ; -1.109 ; N/A      ; N/A     ; -1.487              ;
;  rom_new:U4|monostable_trigger:inst3|pulse ; -4.940    ; 0.373  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|dbfbin_latch                ; -6.517    ; -0.023 ; N/A      ; N/A     ; 0.321               ;
;  statectrl:U14|enalu_latch                 ; -16.502   ; -0.036 ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|enirin_latch                ; -6.987    ; 0.208  ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|enled_latch                 ; -5.132    ; 0.342  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|nextn_latch                 ; -1.905    ; 0.211  ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|ramin_latch                 ; -5.876    ; 0.703  ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|ramrd_latch                 ; -3.029    ; 1.204  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|ramwt_latch                 ; -5.524    ; 0.126  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|romin_latch                 ; N/A       ; N/A    ; -0.901   ; 0.665   ; -1.487              ;
;  uart:uart_inst|baud_gen:inst|bclk         ; -5.200    ; 0.022  ; -0.527   ; 0.257   ; -1.487              ;
;  uart:uart_inst|rxd:inst1|r_ready          ; -0.219    ; 0.133  ; 0.001    ; 0.170   ; -1.487              ;
;  uart:uart_inst|txd:inst2|txd_done         ; N/A       ; N/A    ; -0.782   ; 0.586   ; -1.487              ;
; Design-wide TNS                            ; -1639.988 ; -8.308 ; -117.581 ; 0.0     ; -747.577            ;
;  clk_divider:U1|clk_led                    ; -43.091   ; 0.000  ; N/A      ; N/A     ; -19.331             ;
;  clk_divider:U1|clk_out                    ; -161.808  ; -2.151 ; N/A      ; N/A     ; -120.447            ;
;  clk_input                                 ; -500.494  ; 0.000  ; -110.018 ; 0.000   ; -229.024            ;
;  ir:U5|instruction[10]                     ; -136.197  ; -6.286 ; N/A      ; N/A     ; -75.316             ;
;  rom_new:U4|monostable_trigger:inst3|pulse ; -25.596   ; 0.000  ; N/A      ; N/A     ; -28.841             ;
;  statectrl:U14|dbfbin_latch                ; -48.929   ; -0.023 ; N/A      ; N/A     ; 0.000               ;
;  statectrl:U14|enalu_latch                 ; -177.110  ; -0.036 ; N/A      ; N/A     ; -11.896             ;
;  statectrl:U14|enirin_latch                ; -98.096   ; 0.000  ; N/A      ; N/A     ; -25.279             ;
;  statectrl:U14|enled_latch                 ; -5.132    ; 0.000  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|nextn_latch                 ; -15.240   ; 0.000  ; N/A      ; N/A     ; -11.896             ;
;  statectrl:U14|ramin_latch                 ; -43.635   ; 0.000  ; N/A      ; N/A     ; -11.896             ;
;  statectrl:U14|ramrd_latch                 ; -24.232   ; 0.000  ; N/A      ; N/A     ; -25.608             ;
;  statectrl:U14|ramwt_latch                 ; -5.788    ; 0.000  ; N/A      ; N/A     ; -6.402              ;
;  statectrl:U14|romin_latch                 ; N/A       ; N/A    ; -0.901   ; 0.000   ; -1.487              ;
;  uart:uart_inst|baud_gen:inst|bclk         ; -353.442  ; 0.000  ; -5.880   ; 0.000   ; -162.083            ;
;  uart:uart_inst|rxd:inst1|r_ready          ; -1.198    ; 0.000  ; 0.000    ; 0.000   ; -13.383             ;
;  uart:uart_inst|txd:inst2|txd_done         ; N/A       ; N/A    ; -0.782   ; 0.000   ; -1.487              ;
+--------------------------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 1.162 ; 1.456 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; rxd       ; uart:uart_inst|baud_gen:inst|bclk ; 1.444 ; 1.325 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 7.607 ; 7.756 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 7.607 ; 7.756 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 6.887 ; 6.964 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 7.056 ; 7.190 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 7.116 ; 7.258 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 7.113 ; 7.246 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 6.834 ; 6.934 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 6.891 ; 6.981 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 7.029 ; 7.180 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 8.421 ; 8.423 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 7.296 ; 7.157 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 8.421 ; 8.423 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 7.268 ; 7.108 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 9.138 ; 9.338 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig[*]    ; clk_divider:U1|clk_led            ; 3.167 ; 3.099 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[0]   ; clk_divider:U1|clk_led            ; 3.509 ; 3.430 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[1]   ; clk_divider:U1|clk_led            ; 3.225 ; 3.138 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[2]   ; clk_divider:U1|clk_led            ; 3.307 ; 3.212 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[3]   ; clk_divider:U1|clk_led            ; 3.324 ; 3.246 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[4]   ; clk_divider:U1|clk_led            ; 3.321 ; 3.230 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[5]   ; clk_divider:U1|clk_led            ; 3.167 ; 3.099 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[6]   ; clk_divider:U1|clk_led            ; 3.233 ; 3.139 ; Rise       ; clk_divider:U1|clk_led            ;
;  dig[7]   ; clk_divider:U1|clk_led            ; 3.296 ; 3.201 ; Rise       ; clk_divider:U1|clk_led            ;
; sel[*]    ; clk_divider:U1|clk_led            ; 3.231 ; 3.308 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[0]   ; clk_divider:U1|clk_led            ; 3.235 ; 3.322 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[1]   ; clk_divider:U1|clk_led            ; 4.048 ; 4.177 ; Rise       ; clk_divider:U1|clk_led            ;
;  sel[2]   ; clk_divider:U1|clk_led            ; 3.231 ; 3.308 ; Rise       ; clk_divider:U1|clk_led            ;
; txd       ; uart:uart_inst|baud_gen:inst|bclk ; 4.236 ; 4.082 ; Rise       ; uart:uart_inst|baud_gen:inst|bclk ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sel[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_input               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dig[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dig[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dig[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk_divider:U1|clk_led                    ; clk_divider:U1|clk_led                    ; 31       ; 0        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_led                    ; 24       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; clk_divider:U1|clk_out                    ; 707      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; clk_divider:U1|clk_out                    ; 26       ; 26       ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 19       ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; clk_divider:U1|clk_out                    ; 882      ; 1        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; clk_divider:U1|clk_out                    ; 2        ; 2        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramwt_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|romin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; clk_divider:U1|clk_out                    ; 5        ; 0        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; clk_divider:U1|clk_out                    ; 5        ; 0        ; 0        ; 0        ;
; clk_input                                 ; clk_input                                 ; 6446     ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; ir:U5|instruction[10]                     ; 580      ; 0        ; 580      ; 0        ;
; ir:U5|instruction[10]                     ; ir:U5|instruction[10]                     ; 300      ; 300      ; 300      ; 300      ;
; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enirin_latch                ; ir:U5|instruction[10]                     ; 460      ; 0        ; 460      ; 0        ;
; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|ramrd_latch                 ; ir:U5|instruction[10]                     ; 80       ; 40       ; 80       ; 40       ;
; uart:uart_inst|rxd:inst1|r_ready          ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 60       ; 60       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 16       ; 8        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch                 ; 296417   ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch                 ; 152075   ; 152075   ; 60       ; 60       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch                 ; 20386    ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch                 ; 0        ; 86151    ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch                 ; 0        ; 86151    ; 16       ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch                 ; 234011   ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch                 ; 20386    ; 0        ; 8        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enalu_latch                 ; 40772    ; 20386    ; 16       ; 8        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enalu_latch                 ; 20386    ; 0        ; 8        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch                ; 232      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch                ; 120      ; 120      ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch                ; 201      ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enirin_latch                ; 32       ; 16       ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|nextn_latch                 ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|nextn_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|nextn_latch                 ; 36       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramin_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramwt_latch                 ; statectrl:U14|ramrd_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk         ; 237      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk         ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk         ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; uart:uart_inst|baud_gen:inst|bclk         ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk         ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk         ; 2961     ; 0        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; uart:uart_inst|baud_gen:inst|bclk         ; 9        ; 1        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; uart:uart_inst|baud_gen:inst|bclk         ; 1        ; 1        ; 0        ; 0        ;
; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|rxd:inst1|r_ready          ; 8        ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk_divider:U1|clk_led                    ; clk_divider:U1|clk_led                    ; 31       ; 0        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_led                    ; 24       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; clk_divider:U1|clk_out                    ; 707      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; clk_divider:U1|clk_out                    ; 26       ; 26       ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 19       ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; clk_divider:U1|clk_out                    ; 882      ; 1        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; clk_divider:U1|clk_out                    ; 2        ; 2        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramwt_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|romin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; clk_divider:U1|clk_out                    ; 5        ; 0        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; clk_divider:U1|clk_out                    ; 5        ; 0        ; 0        ; 0        ;
; clk_input                                 ; clk_input                                 ; 6446     ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; ir:U5|instruction[10]                     ; 580      ; 0        ; 580      ; 0        ;
; ir:U5|instruction[10]                     ; ir:U5|instruction[10]                     ; 300      ; 300      ; 300      ; 300      ;
; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enirin_latch                ; ir:U5|instruction[10]                     ; 460      ; 0        ; 460      ; 0        ;
; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|ramrd_latch                 ; ir:U5|instruction[10]                     ; 80       ; 40       ; 80       ; 40       ;
; uart:uart_inst|rxd:inst1|r_ready          ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; rom_new:U4|monostable_trigger:inst3|pulse ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 60       ; 60       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 16       ; 8        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch                 ; 296417   ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch                 ; 152075   ; 152075   ; 60       ; 60       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch                 ; 20386    ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch                 ; 0        ; 86151    ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch                 ; 0        ; 86151    ; 16       ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch                 ; 234011   ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch                 ; 20386    ; 0        ; 8        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enalu_latch                 ; 40772    ; 20386    ; 16       ; 8        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enalu_latch                 ; 20386    ; 0        ; 8        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch                ; 232      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch                ; 120      ; 120      ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch                ; 201      ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enirin_latch                ; 32       ; 16       ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|enled_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|nextn_latch                 ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|nextn_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|nextn_latch                 ; 36       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramin_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramin_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramwt_latch                 ; statectrl:U14|ramrd_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|ramwt_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|ramwt_latch                 ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramwt_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|ramwt_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|ramwt_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; statectrl:U14|ramwt_latch                 ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; statectrl:U14|ramwt_latch                 ; 8        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk         ; 237      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; uart:uart_inst|baud_gen:inst|bclk         ; 60       ; 60       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; uart:uart_inst|baud_gen:inst|bclk         ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; uart:uart_inst|baud_gen:inst|bclk         ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; uart:uart_inst|baud_gen:inst|bclk         ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramrd_latch                 ; uart:uart_inst|baud_gen:inst|bclk         ; 16       ; 8        ; 0        ; 0        ;
; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|baud_gen:inst|bclk         ; 2961     ; 0        ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; uart:uart_inst|baud_gen:inst|bclk         ; 9        ; 1        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; uart:uart_inst|baud_gen:inst|bclk         ; 1        ; 1        ; 0        ; 0        ;
; uart:uart_inst|baud_gen:inst|bclk         ; uart:uart_inst|rxd:inst1|r_ready          ; 8        ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                        ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input                         ; 33       ; 33       ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; clk_input                         ; 33       ; 0        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; clk_input                         ; 33       ; 0        ; 0        ; 0        ;
; clk_input                                 ; statectrl:U14|romin_latch         ; 1        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 15       ; 0        ; 0        ; 0        ;
; clk_input                                 ; uart:uart_inst|rxd:inst1|r_ready  ; 1        ; 0        ; 0        ; 0        ;
; clk_input                                 ; uart:uart_inst|txd:inst2|txd_done ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                         ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input                         ; 33       ; 33       ; 0        ; 0        ;
; uart:uart_inst|rxd:inst1|r_ready          ; clk_input                         ; 33       ; 0        ; 0        ; 0        ;
; uart:uart_inst|txd:inst2|txd_done         ; clk_input                         ; 33       ; 0        ; 0        ; 0        ;
; clk_input                                 ; statectrl:U14|romin_latch         ; 1        ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; uart:uart_inst|baud_gen:inst|bclk ; 15       ; 0        ; 0        ; 0        ;
; clk_input                                 ; uart:uart_inst|rxd:inst1|r_ready  ; 1        ; 0        ; 0        ; 0        ;
; clk_input                                 ; uart:uart_inst|txd:inst2|txd_done ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Sun Oct 14 23:07:58 2018
Info: Command: quartus_sta 2073_II -c 2073_II
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: '2073_II.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name statectrl:U14|enled_latch statectrl:U14|enled_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|enirin_latch statectrl:U14|enirin_latch
    Info (332105): create_clock -period 1.000 -name clk_divider:U1|clk_out clk_divider:U1|clk_out
    Info (332105): create_clock -period 1.000 -name clk_input clk_input
    Info (332105): create_clock -period 1.000 -name statectrl:U14|dbfbin_latch statectrl:U14|dbfbin_latch
    Info (332105): create_clock -period 1.000 -name uart:uart_inst|rxd:inst1|r_ready uart:uart_inst|rxd:inst1|r_ready
    Info (332105): create_clock -period 1.000 -name uart:uart_inst|baud_gen:inst|bclk uart:uart_inst|baud_gen:inst|bclk
    Info (332105): create_clock -period 1.000 -name statectrl:U14|enalu_latch statectrl:U14|enalu_latch
    Info (332105): create_clock -period 1.000 -name ir:U5|instruction[10] ir:U5|instruction[10]
    Info (332105): create_clock -period 1.000 -name uart:uart_inst|txd:inst2|txd_done uart:uart_inst|txd:inst2|txd_done
    Info (332105): create_clock -period 1.000 -name statectrl:U14|nextn_latch statectrl:U14|nextn_latch
    Info (332105): create_clock -period 1.000 -name rom_new:U4|monostable_trigger:inst3|pulse rom_new:U4|monostable_trigger:inst3|pulse
    Info (332105): create_clock -period 1.000 -name statectrl:U14|romin_latch statectrl:U14|romin_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|ramrd_latch statectrl:U14|ramrd_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|ramwt_latch statectrl:U14|ramwt_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|ramin_latch statectrl:U14|ramin_latch
    Info (332105): create_clock -period 1.000 -name clk_divider:U1|clk_led clk_divider:U1|clk_led
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U5|ir_grcode[2]  from: datad  to: combout
    Info (332098): Cell: U5|ir_grcode[3]  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -16.502
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.502            -177.110 statectrl:U14|enalu_latch 
    Info (332119):    -6.987             -98.096 statectrl:U14|enirin_latch 
    Info (332119):    -6.517             -48.929 statectrl:U14|dbfbin_latch 
    Info (332119):    -5.876             -43.635 statectrl:U14|ramin_latch 
    Info (332119):    -5.584            -136.197 ir:U5|instruction[10] 
    Info (332119):    -5.576             -43.091 clk_divider:U1|clk_led 
    Info (332119):    -5.524              -5.788 statectrl:U14|ramwt_latch 
    Info (332119):    -5.200            -353.442 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -5.132              -5.132 statectrl:U14|enled_latch 
    Info (332119):    -4.940             -25.596 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -4.592            -161.808 clk_divider:U1|clk_out 
    Info (332119):    -3.950            -500.494 clk_input 
    Info (332119):    -3.029             -24.232 statectrl:U14|ramrd_latch 
    Info (332119):    -1.905             -15.240 statectrl:U14|nextn_latch 
    Info (332119):    -0.219              -1.198 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case hold slack is -2.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.151              -2.151 clk_divider:U1|clk_out 
    Info (332119):    -1.109              -4.901 ir:U5|instruction[10] 
    Info (332119):    -0.015              -0.015 statectrl:U14|enalu_latch 
    Info (332119):     0.007               0.000 statectrl:U14|dbfbin_latch 
    Info (332119):     0.396               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     0.415               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.443               0.000 clk_input 
    Info (332119):     0.444               0.000 statectrl:U14|ramwt_latch 
    Info (332119):     0.497               0.000 statectrl:U14|enirin_latch 
    Info (332119):     0.524               0.000 statectrl:U14|nextn_latch 
    Info (332119):     0.774               0.000 clk_divider:U1|clk_led 
    Info (332119):     1.197               0.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):     1.345               0.000 statectrl:U14|enled_latch 
    Info (332119):     1.881               0.000 statectrl:U14|ramin_latch 
    Info (332119):     3.453               0.000 statectrl:U14|ramrd_latch 
Info (332146): Worst-case recovery slack is -2.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.188            -110.018 clk_input 
    Info (332119):    -0.901              -0.901 statectrl:U14|romin_latch 
    Info (332119):    -0.782              -0.782 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):    -0.527              -5.880 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.001               0.000 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case removal slack is 0.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.397               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     0.605               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.640               0.000 clk_input 
    Info (332119):     1.191               0.000 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     1.312               0.000 statectrl:U14|romin_latch 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -28.809 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -3.201             -25.608 statectrl:U14|ramrd_latch 
    Info (332119):    -3.201              -6.402 statectrl:U14|ramwt_latch 
    Info (332119):    -3.201              -3.201 statectrl:U14|enled_latch 
    Info (332119):    -3.000            -229.024 clk_input 
    Info (332119):    -1.487            -162.083 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -1.487            -120.447 clk_divider:U1|clk_out 
    Info (332119):    -1.487             -74.964 ir:U5|instruction[10] 
    Info (332119):    -1.487             -25.279 statectrl:U14|enirin_latch 
    Info (332119):    -1.487             -19.331 clk_divider:U1|clk_led 
    Info (332119):    -1.487             -13.383 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):    -1.487             -11.896 statectrl:U14|enalu_latch 
    Info (332119):    -1.487             -11.896 statectrl:U14|nextn_latch 
    Info (332119):    -1.487             -11.896 statectrl:U14|ramin_latch 
    Info (332119):    -1.487              -1.487 statectrl:U14|romin_latch 
    Info (332119):    -1.487              -1.487 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     0.423               0.000 statectrl:U14|dbfbin_latch 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U5|ir_grcode[2]  from: datad  to: combout
    Info (332098): Cell: U5|ir_grcode[3]  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.369
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.369            -165.523 statectrl:U14|enalu_latch 
    Info (332119):    -6.437             -90.295 statectrl:U14|enirin_latch 
    Info (332119):    -6.282             -46.843 statectrl:U14|dbfbin_latch 
    Info (332119):    -5.388             -39.807 statectrl:U14|ramin_latch 
    Info (332119):    -5.110            -127.726 ir:U5|instruction[10] 
    Info (332119):    -5.092              -5.328 statectrl:U14|ramwt_latch 
    Info (332119):    -5.087             -38.661 clk_divider:U1|clk_led 
    Info (332119):    -4.793            -324.891 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -4.790              -4.790 statectrl:U14|enled_latch 
    Info (332119):    -4.523             -22.563 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -4.313            -149.618 clk_divider:U1|clk_out 
    Info (332119):    -3.649            -457.130 clk_input 
    Info (332119):    -2.690             -21.520 statectrl:U14|ramrd_latch 
    Info (332119):    -1.646             -13.168 statectrl:U14|nextn_latch 
    Info (332119):    -0.111              -0.553 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case hold slack is -1.963
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.963              -1.963 clk_divider:U1|clk_out 
    Info (332119):    -1.097              -6.286 ir:U5|instruction[10] 
    Info (332119):    -0.036              -0.036 statectrl:U14|enalu_latch 
    Info (332119):    -0.023              -0.023 statectrl:U14|dbfbin_latch 
    Info (332119):     0.373               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     0.395               0.000 clk_input 
    Info (332119):     0.401               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.432               0.000 statectrl:U14|ramwt_latch 
    Info (332119):     0.445               0.000 statectrl:U14|enirin_latch 
    Info (332119):     0.483               0.000 statectrl:U14|nextn_latch 
    Info (332119):     0.718               0.000 clk_divider:U1|clk_led 
    Info (332119):     1.012               0.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):     1.342               0.000 statectrl:U14|enled_latch 
    Info (332119):     1.811               0.000 statectrl:U14|ramin_latch 
    Info (332119):     3.175               0.000 statectrl:U14|ramrd_latch 
Info (332146): Worst-case recovery slack is -1.991
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.991             -96.403 clk_input 
    Info (332119):    -0.646              -0.646 statectrl:U14|romin_latch 
    Info (332119):    -0.536              -0.536 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):    -0.415              -4.070 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.125               0.000 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case removal slack is 0.334
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.334               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     0.459               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.715               0.000 clk_input 
    Info (332119):     1.003               0.000 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     1.114               0.000 statectrl:U14|romin_latch 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -28.841 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -3.201             -25.608 statectrl:U14|ramrd_latch 
    Info (332119):    -3.201              -6.402 statectrl:U14|ramwt_latch 
    Info (332119):    -3.201              -3.201 statectrl:U14|enled_latch 
    Info (332119):    -3.000            -229.024 clk_input 
    Info (332119):    -1.487            -162.083 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -1.487            -120.447 clk_divider:U1|clk_out 
    Info (332119):    -1.487             -75.316 ir:U5|instruction[10] 
    Info (332119):    -1.487             -25.279 statectrl:U14|enirin_latch 
    Info (332119):    -1.487             -19.331 clk_divider:U1|clk_led 
    Info (332119):    -1.487             -13.383 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):    -1.487             -11.896 statectrl:U14|enalu_latch 
    Info (332119):    -1.487             -11.896 statectrl:U14|nextn_latch 
    Info (332119):    -1.487             -11.896 statectrl:U14|ramin_latch 
    Info (332119):    -1.487              -1.487 statectrl:U14|romin_latch 
    Info (332119):    -1.487              -1.487 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     0.373               0.000 statectrl:U14|dbfbin_latch 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U5|ir_grcode[2]  from: datad  to: combout
    Info (332098): Cell: U5|ir_grcode[3]  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.711
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.711             -70.007 statectrl:U14|enalu_latch 
    Info (332119):    -2.828             -38.883 statectrl:U14|enirin_latch 
    Info (332119):    -2.408             -18.046 statectrl:U14|dbfbin_latch 
    Info (332119):    -2.331             -17.174 statectrl:U14|ramin_latch 
    Info (332119):    -2.268             -51.785 ir:U5|instruction[10] 
    Info (332119):    -2.200              -2.200 statectrl:U14|ramwt_latch 
    Info (332119):    -2.015             -99.345 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -2.012              -4.444 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -2.006              -2.006 statectrl:U14|enled_latch 
    Info (332119):    -1.654             -11.200 clk_divider:U1|clk_led 
    Info (332119):    -1.378             -35.914 clk_divider:U1|clk_out 
    Info (332119):    -1.067            -123.080 clk_input 
    Info (332119):    -0.484              -3.872 statectrl:U14|ramrd_latch 
    Info (332119):    -0.296              -2.368 statectrl:U14|nextn_latch 
    Info (332119):     0.476               0.000 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case hold slack is -0.986
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.986              -1.213 clk_divider:U1|clk_out 
    Info (332119):    -0.465              -1.369 ir:U5|instruction[10] 
    Info (332119):    -0.015              -0.015 statectrl:U14|enalu_latch 
    Info (332119):     0.022               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.026               0.000 statectrl:U14|dbfbin_latch 
    Info (332119):     0.126               0.000 statectrl:U14|ramwt_latch 
    Info (332119):     0.133               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     0.184               0.000 clk_input 
    Info (332119):     0.208               0.000 statectrl:U14|enirin_latch 
    Info (332119):     0.211               0.000 statectrl:U14|nextn_latch 
    Info (332119):     0.317               0.000 clk_divider:U1|clk_led 
    Info (332119):     0.342               0.000 statectrl:U14|enled_latch 
    Info (332119):     0.373               0.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):     0.703               0.000 statectrl:U14|ramin_latch 
    Info (332119):     1.204               0.000 statectrl:U14|ramrd_latch 
Info (332146): Worst-case recovery slack is -0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.407             -11.978 clk_input 
    Info (332119):     0.049               0.000 statectrl:U14|romin_latch 
    Info (332119):     0.127               0.000 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     0.262               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.493               0.000 uart:uart_inst|rxd:inst1|r_ready 
Info (332146): Worst-case removal slack is 0.158
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.158               0.000 clk_input 
    Info (332119):     0.170               0.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):     0.257               0.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):     0.586               0.000 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     0.665               0.000 statectrl:U14|romin_latch 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -165.283 clk_input 
    Info (332119):    -1.000            -109.000 uart:uart_inst|baud_gen:inst|bclk 
    Info (332119):    -1.000             -81.000 clk_divider:U1|clk_out 
    Info (332119):    -1.000             -48.000 ir:U5|instruction[10] 
    Info (332119):    -1.000             -17.000 statectrl:U14|enirin_latch 
    Info (332119):    -1.000             -13.000 clk_divider:U1|clk_led 
    Info (332119):    -1.000              -9.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -1.000              -9.000 uart:uart_inst|rxd:inst1|r_ready 
    Info (332119):    -1.000              -8.000 statectrl:U14|enalu_latch 
    Info (332119):    -1.000              -8.000 statectrl:U14|nextn_latch 
    Info (332119):    -1.000              -8.000 statectrl:U14|ramin_latch 
    Info (332119):    -1.000              -8.000 statectrl:U14|ramrd_latch 
    Info (332119):    -1.000              -2.000 statectrl:U14|ramwt_latch 
    Info (332119):    -1.000              -1.000 statectrl:U14|enled_latch 
    Info (332119):    -1.000              -1.000 statectrl:U14|romin_latch 
    Info (332119):    -1.000              -1.000 uart:uart_inst|txd:inst2|txd_done 
    Info (332119):     0.321               0.000 statectrl:U14|dbfbin_latch 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4872 megabytes
    Info: Processing ended: Sun Oct 14 23:08:21 2018
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:10


