## ReadMe
### 浙江大学数字逻辑设计课程设计

- 小组成员:**LYH,ZGC**
  本次课程设计由**LYH和ZGC**共同协作完成,完成的内容在仓库中显示.
- 设计内容:
  利用**verilog**实现一个简单的汇编语言的**机器码指令控制器**，我们的想法主要来源于**计算机系统概论**这门暑期课程，设计了一些简单的指令设计，使得完成的全部工程可以对我们设计的机器指令进行正确的运行，可以正确显示出在一段指令输入执行后对应的寄存器结果，同时也可以对指令单步运行,并显示寄存器的结果.

