第一章
1.二转八或16时，从小数点开始向左右开始分组，在MSB前面和LSB后面可以加0，
2.16或者8转2时，MSB和前面的LSB后面的0可以不写
3.10进制数转换为BCD码应一位一位来
4.余3码求法：求法：8421BCD码+0011，即加十进制的3
5.如果让写十进制数的余3码：1.先转换成8421BCD码2.再每一位都加0011
6.给定二进制数去求对应的典型格雷码：1.复制最高位
				 2.从最高位开始，两两比较相邻位，相同取0，不同取1（异或）
				3.转换前后位宽不变
7.十进制数求格雷码：1.转换成二进制数
		 2.用第一种办法求
第二章
1.逻辑运算符的逻辑符号（与、或、非、与非、或非、异或、同或），大于等于1时或们，1为非门，等于1是异或门，
2.n个输入变量有2的n次方种取值组合
3.如果两个逻辑表达式的真值表相等，则两个逻辑表达式相等
4.一个逻辑运算的真值表是唯一的，但是对应的逻辑图不唯一，因为逻辑运算的逻辑表达式有很多种，
每一个逻辑表达式都会有对应的逻辑图
5.重点逻辑代数定理和规则：第二分配律，消除律（用第二分配律证明），蕴含律（消除冗余项），德摩根定理
6.对偶规则：1.变量不变，2.与变或，或变与，同或变异或，异或变同或，3.并且不改变优先级
7.两个表达式相等，他们的对偶也相等
8.最简表达式方法：卡诺图法，代数法。
9.注意代数法化简：还可以使用两次取反，或者蕴含律反着用，即主动添加冗余项进行求解。
10.一个逻辑函数表达式的最简形式不是唯一的（如果填充冗余项不一样，结果就有可能不一样）
11.如果原式为或与式化简，可以对偶过去变成与或式便于化简，最后在对偶回去
第三章
组合电路设计方法：1根据设计要求确定真值表
		2根据真值表画卡诺图
		3化简
		4.按照设计要求变换逻辑表达式
		5.画出逻辑图
1.根据真值表写出标准与或式：写出所有，注意是所有，真值表中输出值为1的取值组合的乘积之和，并且取值组合中，1写原变量，0取反变量
2.根据真值表写出标准或与式：写出表中所有，注意是所有，输出值为0的取值组合的和之积，取值组合这种，0为原变量，1反变量
3.在设计组合逻辑电路时，列真值表之前一定要先假设投票与不投票时0还是1.
4.最小项：与项，包含每个变量，mi
  最大项：或项，包含每个变量都出现，Mi
  下标i的确定：将abc输入的值所构成的二进制数转换成十进制数字
5.最小项的反是最大项，最大项的反是最小项，并且下标没有变化
6.最小项之和和恒为1，原因：对于给定的输入取值组合，只有一个最小项为1，其他全是0
  最大项之积恒为0，原因：对于给定的输入取值组合，只有一个最大项为0，其他全是1
7.一部分最小项的和的反等于其余所有最小项的和，
	原因：最小项只有一个1，不在左式，就在右式，所以必相等
8.最小项表达式：将标准与或式的每一项都写成最小项，
	最大项表达式：将标准或与式每一项写成最大项。
9.原函数最大项（最小项）表达式与反函数与最小项（最大项）表达式相同（指的是下标）
	原因：一个逻辑函数的最大项表达式和最小项表达式序号互补，最小项表达式关注的是1的情况，最大项表达式关注的是0的情况。
10.以上的关键在于，最小项表达式（标准或与式）关注的是取值为1的情况，最大项表达式（标准或与式）关注的是取0的情况。
11.不完全给定函数：在最大项最小项表达式子中，无关项用d来表示。
第四章
1.卡诺图中每个格子代表一个最小项
2.对应的最小项按照格雷码拜访
3.将表达式变成与或式子之后就可以直接填写卡诺图
4.给了两个逻辑表达式的卡诺图，让求两个逻辑表达式的逻辑运算，其实就是卡诺图中对应小方格的逻辑运算
5.利用卡诺图化简最简与或式：针对数值为1的方格，小方格可以重复使用，并且1为原变量，0为反变量
6.利用卡诺图化简最简或与式：针对为0的方格，小方格可以重复使用，并且0为原变量，1为反变量
7.利用卡诺图化简最简与或非式：对F‘求出最简与或式再取反。
8.求解最简与或式时画圈技巧：优先找奇异1单元——仅被单一首要蕴含项覆盖的1
9.更多变量卡诺图时：可以利用香农展开定理展开成两个n-1变量的逻辑函数进行求解。
10.带无关项的卡诺图处理：满足圈中数量最多的前提，尽量利用无关项。



1-4章非常重要



第五章（理解）
1门的级数：电路输入与输出之间串联的门的最大数值
2.与或式两次取反变成与非式，并且只需要用单一逻辑门与非门就可以实现
3.或与式两次取反就变成或非式，并且只需要用单一逻辑门或非门就能实现
4.二级电路有：与或电路，或与电路（任何逻辑都可以用二级们电路实现，即任何逻辑函数都可以化成最简与或式或者或与式）
5.用与非门和或非门的原因：与非门和或非门速度更快，节省空间和们延迟
6.若在给定最简与或式的情况下，使用单一逻辑门与非门设计最简二阶电路，
	方法一：对F进行两次取反，得到的就是用单一逻辑门与非门设计的最简二级门电路
	方法二：1.找出F的最简与或式
		2.画出与或电路
		3.用与非门替换所有逻辑门
		4.将连接输出门的所有单个变量取反
7.若给定最简最简与或式的情况下，使用单一逻辑门或非门设计最简二级电路
	方法一：已知最简与或式，利用卡诺图得到最简或与式，然后两次取反得到或非式
	方法二：1.找出F的最简或与式
		2.画出二级或与电路
		3.用或非门替换所有逻辑门
		4.将连接输出门的所有单个变量取反

8.给定最简与或式，设计单一逻辑门与或非门的二级电路
	方法：先求F’的与或式，在取反就为与或非式

第六章
1.扇入系数：逻辑门最大输入端的个数
2.使用有限扇入门（比如扇入系数为2）设计组合电路方法：将二级电路转化成多级电路：
						1.提取公因子
						2.将与或式变成或与式
3.冒险：因输入端的竞争导致输出了不该有的尖峰脉冲（门延迟）
4.静态冒险：输入信号发生一次变化只引起一个错误信号脉冲
  动态冒险（主要是对多级电路）：信号发生一次改变引起多个错误信号脉冲
  功能冒险：多个信号发生变化产生的错误信号脉冲
5.静态一冒险：就是看A+A’=1
   静态0冒险：AA'=0
6.现象的判断以及消除方法：1.代数法2.卡诺图法
7.代数法判断：检查表达式中是否有变量同时以原变量和反变量的形式出现
	 有的话则将其他变量去不同的取值组合看是否出现静态冒险
	消除：根据蕴含律来添加冗余项消除。
8.卡诺图法判断：看化简后是否存在相切的卡诺圈，注意：：：：第一行和第四行的卡诺圈也可以相邻
	消除：在相切的地方添添加卡诺圈

第七章
1。数据选择器，多路复用器：相当于多路开关，2的n次方选一，选择控制端产生的最小项来选择哪一路输出。
	输出Z=ΣmkIk，控制端最小项的序号k指向第k路数据输入端Ik
2.三态门中为0.1.Z（高组态），当使能端没有有效信号时为高组态，相当于断开的状态
3.用三态门设计组合逻辑电路，相当于设计三态门的使能端
4.译码器功能：多输入多输出，将一种编码转换成另一种编码，输出线编号值等于输入线编号值。
5.3-8译码器：每个最小项输入，只能使8根输出线中的一个输出有效，为最小项译码器。
	       注意：38译码器是每一段时间只有一个值凸显出来，
6.译码器输出公式：低有效：yi=（mi)'，高有效·：yi(mi)
6.二进制译码器重要应用：地址译码
7.编码器：多输入多输出；与译码器互逆。
8.二进制编码器（8-3编码器）：任何时刻从8根输入线中只能有一个有效，输出3位二进制码
9.优先编码器：允许同时输入两个以上的有效编码输入信号，按照先设定的优先级别，只对其中优先级最高的输入进行编码
10.奇偶校验器：检测包含1的个数是奇数还是偶数
	      被校验的原始数据加上1位校验位，组成n+1位校验码。
11.奇校验：校验码中有奇数个1，偶校验：校验码中有偶数个1.
12.异或门特性：n个二进制数种有奇数个1，输出为1.偶数个1，输出为0。
13。比较器：自高位从低位进行比较，只有在高位相等时才比较低位。
14.用数据选择器来实现组合逻辑电路：n为选择控制端个数，m为组合电路输入变量个数
	1.m=n时，把逻辑函数的最小项表达式写出来，直接把数据输入端相对应的最小项需要送入高电平1，
		剩下的送入低电平0，然后再把数据选择器的选择控制端送入相应的输入变量。
	2.当m=n+1时：利用香农展开定理对卡诺图降维到m=n在进行m=n时的方法：送入相应的变量。
	3.m=n+2时：降维2次
15.用3-8译码器来实现组合逻辑电路：.译码器输出公式：低有效：yi=（mi)'，高有效·：yi(mi)
	1.当译码器为低有效时：由输出公式可以得到：将最小项表达式的每一项用与非门连接起来。
	2.如果为高有效时，由输出公式得：将最小项表达式用或门连接起来。
   总结，用译码器设计电路，只要先求出逻辑函数的最小项表达式，然后高有效用或门，低有效用与非门，将每一项连起来即			可

第八章
1：一个锁存器或触发器只能存放一位二进制数
注意：锁存器没有时钟输入端，是电平触发
2.触发器有两个稳态，0态和1态。
2.与非门对低电平敏感，或非门对高电平敏感
3.RS锁存器，R端是置0段，S端是置1端
4.看RS锁存器对高电平敏感还是低电平敏感，对高电平敏感的话就将置1端调成1，对低电平敏感就将置1段调成0，
5.RS锁存器次态方程：Q+=S+R'Q
6.空翻现象：一个时钟内，触发器状态改变多次
7.D触发器次态方程Qn+1=D
8.RS触发器：如果是高电平敏感，当S等于1时，Qn+1等于1
	次态方程：Qn+1=S+R'Qn并且，SR=0，有约束限制
9.JK触发器：J是置1端，K是置0段，
	次态方程：Qn+1=JQn'+K‘Qn
	都为0时保持，j=1，k=0时置1，j=0，k=1时置0；j=k=1时翻转
10.T触发器：是JK触发器的特例，将j和k段都接T，
	所以次态方程为：Q+=TQ’+T'Q
	T等于1时翻转，T等于0时保持
11.T‘触发器：是T触发器的特例，只考虑T为1的部分，所以只起到翻转的作用
	Q+=Q'
	具有二分频的特点
12.触发器类型转换：代数法：利用次态方程
		  卡诺图法：以T——>jk为例子 T=f（j,k,Qn）


第九章
1.寄存器：有若干个触发器和控制门组成
2.基本寄存器操作：读出、写入、复位（清0）、保持
3.移位寄存器功能：在以上的功能之外，还多个移位功能。
4.一个n位寄存器有n个触发器组成，能存放n位二进制数！
5.右移寄存器串行输入串行输出：先送最低位，从左往右送，从入口到出口，滞后四个时间周期。
6.左移寄存器：从最高位送起，从右往左送
7.计数器：一种能在输入信号作用下依次循环通过预定状态的时序逻辑电路
8.环形计数器：2的n次方个状态只用了n个，不能自启动，需要预置，具有二进制译码的特点。
9.扭环形计数器：2的n次方使用了2n个，电路具有格雷码输出的特点，不能自启动，需要预置
9。时序逻辑电路按照分类可以分为：同步时序和异步时序，moore和mealy型电路
	异步时序即没有统一的时钟脉冲，容易产生毛刺
10.摩尔型电路：输出仅与现态有关，与输入无关
	mealy型电路：不仅与状态有关，还与输入有关。
11.计数器的模：一次循环中包含的状态总数
12.包含n个触发器的最大模值为2的n次方
13.节拍发生器：在时钟脉冲的作用下，产生一组在时间上有先后顺序的脉冲信号
14.时序逻辑电路的分析办法和步骤：
	1.先看电路是摩尔还是mealy，是同步还是异步
	2.列写输入、次态、输出方程
	3.列写状态转换表
	4.化成状态图
	5.结论：是模几的计数器，只有当取值为多少的时候输出为1、看是否能够自启动
15.同步mealy型电路写状态转换表时，应该按顺序写出所有输入及现态的取值组合，然后将每一个取值组合带入次态方程和输出方程得到次态值和输出值。moore型只需要管现态和次态和输出。
16.同步mealy型电路状态图的时候，输入和输出写在状态转换线的上方；
17.异步电路在写次态方程的时候一定要写时钟信号等于什么并且上升还是下降沿触发
18.异步电路在列写状态转换表时，一定要加上各个时钟沿；并且从全0开始，开始一个一个写。知道写成一个循环，然后再将剩下的也写进去。一定要写满2的n次方个2状态

第十章
1.利用触发器设计同步时序逻辑的方法：
	（1）根据需求获得原始状态表和状态图
	（2）最小化状态图、状态表
	（3）状态分配和触发器特征获得3状态转移真值表
	（4）卡诺图化简得到输入函数表达式和输出函数表达式
	（5）电路实现（逻辑电路图）
	（6）检查无关项
2.状态转移真值表也需要将无关项列出，并且多了一列触发器引脚，各个引脚的输入方程是关于现态和输入X的的方程
3.序列检测原始状态图构造方法：检测器接收到一位数据的时候，有两种可能0或1，分别用·S0和S1进行标记，后面开始只标记感兴趣的子串。之后采用直接构图法画原始状态图
4.N位码制检测电路原始状态图构造方法：从初始状态S0开始，这个初始状态没有任何含义，仅仅代表一个起点。
				   每来一个输入，次态总是分为左右两种情况。
				  状态图总共n+1层，n代表检测器接收到n位数据。
5.最小化状态表方法：蕴含表法
6.蕴含表法：1.两两比较原始状态表中的所有状态，确定原始状态表中的所有等价状态对（竖列横排，掐头去尾）。
	   2.基于等价状态对确定最大等价状态类，或者原始状态表的最小覆盖集，建立最简状态表。
		
7.等价状态的判定条件：1.在所有不同现输入下，现输出分别相同。
		2.在所有不同的现输入下，次态分别满足下列情况之一：
		（1）两个次态完全相同
		（2）两个次态为其现态本身或者交错
		（3）两个次态为状态封闭链中的一个状态对
		（4）两个次态的某一后续状态对可以合并
8.状态分配：解决两个问题，1.确定触发器的数量K，2.为每一个状态分配二进制编码
	分配规则：1.同一输入的情况下，相同的次态对应的现态应该给予相邻（卡诺图的相邻）编码——（列）
		2.同一现态在不同输入下所对应的次态给予相应编码——行	
		4.初始状态一般写在0号单元格里		
9.设计moorl型电路状态图将输出和状态写在一起，状态转移线上只写输入

第十一章——利用中规模芯片设计时序逻辑电路
一、同步加法计数器
1.用清0法设计一个M制计数器时，
	（1）异步清0：应该需要m+1个状态。
	原因：第m+1个状态只在极端的瞬间出现，不包含在稳定的循环当中（异步清0只要给有效信号就会回0）
	做法：eg：设置模10计数器的话，是0000-1001，但是需要到1010，所以就将1010中的1的输出端接到异步清0端		（	高有效接与门，低有效接与非门），并且需要将计数使能输入有效信号，写入使能输入无效信号
	（2）同步清0：需要m个状态
	原因：不仅需要有效信号，还需要始终边沿到来
2.置0法设计一个m制计数器时：需要m个状态
	做法：所以就将1001中的1的输出端接到置0端（高有效接与门，低有效接与非门），并且将abcd输入端都置0。
		并且需要将计数使能输入有效信号，置0端输入无效信号
3.计数器芯片的级联：
	（1）.同步并行：用低位的进位控制高位的计数使能，以模60计数器用置数法为例子，只需要将高位的“5”中的1和低位的进位标志位与一起即可。
	（2）异步串行：低位的进位控制接一个非门接到高位的时钟信号

4.节拍发生器可以用一个计数器芯片+一个38译码器来进行分实现
二、异步二五十加分计数器
1.实现模10功能：将模2计数的输出作为模5计数的时钟沿
2.此计数器的级联：将低位的最高位输出Qd作为高位中模2计数的时钟沿可变成模100的计数器
三，移位寄存器
四、序列信号发生器
1.设计序列信号发生器的思路：1.实现序列信号一个周期内的波形--——组合逻辑电路
			 2.将次波形循环在现：时序逻辑电路
3.序列信号发生器设计类型分类：以110100数据选择器为例子
（1）使用D触发器设计：序列信号长度为L，则取L个不同状态，每个状态下时序电路的输出都是序列信号中的一位，然后根据设计电路的步骤做。（不用最小化，并且按顺序编号，要检查无关项）
（2）使用计数器+数据选择器设计：将数据选择器D0-D5接成110100，将计数器接成模6,6信号长度的加法计数器；计数器输出连接到数据选择的选择控制端中
（3）用移位寄存器和反馈电路（包括逻辑门or译码器or数据选择器）设计：试探法：		
	（1）先确定移位寄存器位数：2的n次方>=L，n为位数
	（2）状态转移图（注意左移方向），将序列数据循环左移，直到画出L个状态		
	（3）左移串行输入端的真值表
	（4）卡诺图化简
	（5）分别用组合逻辑的办法对串行输入端进行表示






















