					***逻辑设计和硬件控制语言HCL***



大多数现代电路技术都是用信号线上的高压或低压来表示不同的位值。在当前技术中，逻辑1是用1.0伏特左右的高电压表示的，而逻辑0是用0.0伏特左右的低电压表示的。要实现一个数字系统需要三个主要的组成部分：计算机对位进行操作的函数组合逻辑、存储位的存储器单元，以及控制存储器单元更新的时钟信号。

将很多的逻辑门组合成一个网，就能构建计算块，称为组合电路。如何构建这些网有几个限制：

- 每个逻辑门的输入必须连接到下述选项之一：1）一个系统输入(称为主输入)，2）某个存储器单元的输出，3）某个逻辑门的输出。

- 两个或者多个逻辑门的输出不能连接在一起。否则它们可能会使线上的信号矛盾，可能导致一个不合法的电压或者电路故障。

- 这个网必须是无环的。也就是在网中不能有路径经过一系列的门而形成一个回路，这样的回路会导致该网络计算的函数有歧义。

  HCL表达式很清楚的表明了组合逻辑电路和C语言中逻辑表达式的对应之处。它们都是用布尔操作来对输入进行计算的函数。值得注意的是，这两种表达计算的方法之间有以下区别：

- 因为组合电路是由一系列的逻辑门组成，它的属性是输出会持续的相应输入的变化。如果电路的输入变化了，在一定的延迟之后，输出也会相应地变化。相比之下，C表达式只会在程序执行过程中被遇到时才进行求值。

- C的逻辑表达式允许参数是任意整数，0表示FALSE，其他任何值都表示TRUE。而逻辑门只对位值0和1进行操作。

- C的逻辑表达式有个属性就是它们可能只被部分求值。如果一个AND或OR操作的结果只用对第一个参数求值就能确定，那么就不会对第二个参数求值了。

  组合电路从本质上讲，不存储任何信息。相反，它们只是简单的响应输入信号，产生等于输入的某个函数的输出。为了产生时序电路，也就是有状态并且在这个状态上进行计算的系统， 我们必须引入按位存储信息的设备。存储设备都是由同一个时钟控制的，时钟是一个周期性信号，决定什么时候要把新值加载到设备中。考虑两类存储器设备：

- 时钟寄存器(简称寄存器)存储单个位或字。时钟信号控制寄存器加载输入值。

- 随机访问存储器(简称内存)存储多个字，用地址来选择该读或该写哪个字。随机访问存储器的例子包括：1)处理器的虚拟内存系统，硬件和操作系统软件结合起来使处理器可以在一个很大的地址空间内访问任意的字；2)寄存器文件，在此，寄存器标识符作为地址。



