#define NULL ((void*)0)
typedef unsigned long size_t;  // Customize by platform.
typedef long intptr_t; typedef unsigned long uintptr_t;
typedef long scalar_t__;  // Either arithmetic or pointer type.
/* By default, we understand bool (as a convenience). */
typedef int bool;
#define false 0
#define true 1

/* Forward declarations */

/* Type definitions */
struct device {int dummy; } ;

/* Variables and functions */
#define  MLXPLAT_CPLD_LPC_REG_AGGRCO_MASK_OFFSET 157 
#define  MLXPLAT_CPLD_LPC_REG_AGGRLO_MASK_OFFSET 156 
#define  MLXPLAT_CPLD_LPC_REG_AGGR_MASK_OFFSET 155 
#define  MLXPLAT_CPLD_LPC_REG_ASIC_EVENT_OFFSET 154 
#define  MLXPLAT_CPLD_LPC_REG_ASIC_MASK_OFFSET 153 
#define  MLXPLAT_CPLD_LPC_REG_FAN_EVENT_OFFSET 152 
#define  MLXPLAT_CPLD_LPC_REG_FAN_MASK_OFFSET 151 
#define  MLXPLAT_CPLD_LPC_REG_GP1_OFFSET 150 
#define  MLXPLAT_CPLD_LPC_REG_GP2_OFFSET 149 
#define  MLXPLAT_CPLD_LPC_REG_LED1_OFFSET 148 
#define  MLXPLAT_CPLD_LPC_REG_LED2_OFFSET 147 
#define  MLXPLAT_CPLD_LPC_REG_LED3_OFFSET 146 
#define  MLXPLAT_CPLD_LPC_REG_LED4_OFFSET 145 
#define  MLXPLAT_CPLD_LPC_REG_LED5_OFFSET 144 
#define  MLXPLAT_CPLD_LPC_REG_PSU_EVENT_OFFSET 143 
#define  MLXPLAT_CPLD_LPC_REG_PSU_MASK_OFFSET 142 
#define  MLXPLAT_CPLD_LPC_REG_PWM1_OFFSET 141 
#define  MLXPLAT_CPLD_LPC_REG_PWM_CONTROL_OFFSET 140 
#define  MLXPLAT_CPLD_LPC_REG_PWR_EVENT_OFFSET 139 
#define  MLXPLAT_CPLD_LPC_REG_PWR_MASK_OFFSET 138 
#define  MLXPLAT_CPLD_LPC_REG_WD1_ACT_OFFSET 137 
#define  MLXPLAT_CPLD_LPC_REG_WD1_TMR_OFFSET 136 
#define  MLXPLAT_CPLD_LPC_REG_WD2_ACT_OFFSET 135 
#define  MLXPLAT_CPLD_LPC_REG_WD2_TMR_OFFSET 134 
#define  MLXPLAT_CPLD_LPC_REG_WD3_ACT_OFFSET 133 
#define  MLXPLAT_CPLD_LPC_REG_WD3_TMR_OFFSET 132 
#define  MLXPLAT_CPLD_LPC_REG_WD_CLEAR_OFFSET 131 
#define  MLXPLAT_CPLD_LPC_REG_WD_CLEAR_WP_OFFSET 130 
#define  MLXPLAT_CPLD_LPC_REG_WP1_OFFSET 129 
#define  MLXPLAT_CPLD_LPC_REG_WP2_OFFSET 128 

__attribute__((used)) static bool mlxplat_mlxcpld_writeable_reg(struct device *dev, unsigned int reg)
{
	switch (reg) {
	case MLXPLAT_CPLD_LPC_REG_LED1_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_LED2_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_LED3_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_LED4_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_LED5_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_GP1_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_WP1_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_GP2_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_WP2_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_AGGR_MASK_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_AGGRLO_MASK_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_AGGRCO_MASK_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_ASIC_EVENT_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_ASIC_MASK_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_PSU_EVENT_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_PSU_MASK_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_PWR_EVENT_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_PWR_MASK_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_FAN_EVENT_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_FAN_MASK_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_WD_CLEAR_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_WD_CLEAR_WP_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_WD1_TMR_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_WD1_ACT_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_WD2_TMR_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_WD2_ACT_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_WD3_TMR_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_WD3_ACT_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_PWM1_OFFSET:
	case MLXPLAT_CPLD_LPC_REG_PWM_CONTROL_OFFSET:
		return true;
	}
	return false;
}