<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014/ http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tut.fi</ipxact:vendor>
	<ipxact:library>core</ipxact:library>
	<ipxact:name>memory_controller</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>memory_interface</ipxact:name>
			<ipxact:busType vendor="tut.fi" library="interface" name="mem_control_bus_example" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tut.fi" library="interface" name="mem_control_bus_example.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>address</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>mem_address_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>data_ms</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>mem_data_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>data_sm</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>mem_data_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>we</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>mem_we_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>master_rdy</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>mem_master_rdy</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>slave_rdy</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>mem_slave_rdy</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master>
				<ipxact:addressSpaceRef ipxact:addressSpaceRef="default">
					<ipxact:baseAddress ipxact:addressSpaceRef="default">uuid_e3b353a9_9c84_4f26_a9bf_8271de5b015c</ipxact:baseAddress>
				</ipxact:addressSpaceRef>
			</ipxact:master>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>cpu_clk_sink</ipxact:name>
			<ipxact:busType vendor="tut.fi" library="interface" name="interCPU_bus_example" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tut.fi" library="interface" name="interCPU_bus_example.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>clk</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clk_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>rst</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>rst_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:system>
				<ipxact:group>ClockSink</ipxact:group>
			</ipxact:system>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>cpu_system</ipxact:name>
			<ipxact:busType vendor="tut.fi" library="interface" name="interCPU_bus_example" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tut.fi" library="interface" name="interCPU_bus_example.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>mem_rdy</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>mem_rdy_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>load_value</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>load_value_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>mem_we</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>we_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>address</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>address_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>register_value_1</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>register_value_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>mem_active</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>mem_active_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:system>
				<ipxact:group>MemoryControl</ipxact:group>
			</ipxact:system>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:addressSpaces>
		<ipxact:addressSpace>
			<ipxact:name>default</ipxact:name>
			<ipxact:range>uuid_e835eae8_6310_47c7_a791_8ee2df766ed3</ipxact:range>
			<ipxact:width>uuid_11795f77_041d_4548_bcf3_cd41b67482a1</ipxact:width>
			<ipxact:segments>
				<ipxact:segment>
					<ipxact:name>LocalConfig</ipxact:name>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:range>'h40</ipxact:range>
				</ipxact:segment>
				<ipxact:segment>
					<ipxact:name>Peripherals</ipxact:name>
					<ipxact:addressOffset>uuid_e3b353a9_9c84_4f26_a9bf_8271de5b015c</ipxact:addressOffset>
					<ipxact:range>uuid_e835eae8_6310_47c7_a791_8ee2df766ed3-uuid_e3b353a9_9c84_4f26_a9bf_8271de5b015c</ipxact:range>
				</ipxact:segment>
				<ipxact:segment>
					<ipxact:name>LocalData</ipxact:name>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:range>uuid_e3b353a9_9c84_4f26_a9bf_8271de5b015c-'h40</ipxact:range>
				</ipxact:segment>
			</ipxact:segments>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
			<ipxact:localMemoryMap>
				<ipxact:name>CPU_local_memory</ipxact:name>
				<ipxact:addressBlock>
					<ipxact:name>ResetVector</ipxact:name>
					<ipxact:baseAddress>'h8</ipxact:baseAddress>
					<ipxact:range>12</ipxact:range>
					<ipxact:width>32</ipxact:width>
					<ipxact:usage>register</ipxact:usage>
				</ipxact:addressBlock>
				<ipxact:addressBlock>
					<ipxact:name>InterruptVector</ipxact:name>
					<ipxact:baseAddress>'h14</ipxact:baseAddress>
					<ipxact:range>12</ipxact:range>
					<ipxact:width>32</ipxact:width>
					<ipxact:usage>register</ipxact:usage>
				</ipxact:addressBlock>
				<ipxact:addressBlock>
					<ipxact:name>DATA</ipxact:name>
					<ipxact:baseAddress>'h40</ipxact:baseAddress>
					<ipxact:range>uuid_e3b353a9_9c84_4f26_a9bf_8271de5b015c-'h40</ipxact:range>
					<ipxact:width>32</ipxact:width>
					<ipxact:usage>register</ipxact:usage>
				</ipxact:addressBlock>
			</ipxact:localMemoryMap>
		</ipxact:addressSpace>
	</ipxact:addressSpaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
			</ipxact:view>
		</ipxact:views>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>we_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>mem_active_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>load_value_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_11795f77_041d_4548_bcf3_cd41b67482a1-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>mem_rdy_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>mem_address_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_b6bb8c34_3d40_4189_b91d_6cdce56c33f1-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>mem_data_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_11795f77_041d_4548_bcf3_cd41b67482a1-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>mem_data_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_11795f77_041d_4548_bcf3_cd41b67482a1-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>mem_we_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clk_i</ipxact:name>
				<ipxact:description>The mandatory clock, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst_i</ipxact:name>
				<ipxact:description>The mandatory reset, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>register_value_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_11795f77_041d_4548_bcf3_cd41b67482a1-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>address_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_b6bb8c34_3d40_4189_b91d_6cdce56c33f1-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>mem_slave_rdy</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>mem_master_rdy</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:choices>
		<ipxact:choice>
			<ipxact:name>ekavaitoka</ipxact:name>
			<ipxact:enumeration text="kaks">1</ipxact:enumeration>
		</ipxact:choice>
	</ipxact:choices>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>verilogSource</ipxact:name>
			<ipxact:file>
				<ipxact:name>memory_controller.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:description>Generated at 15:18:52 on 03.04.2017 by Kactus2. </ipxact:description>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:parameters>
		<ipxact:parameter parameterId="uuid_11795f77_041d_4548_bcf3_cd41b67482a1" resolve="user" usageCount="5">
			<ipxact:name>DATA_WIDTH</ipxact:name>
			<ipxact:description>Width for data in registers and instructions.</ipxact:description>
			<ipxact:value>16</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_b6bb8c34_3d40_4189_b91d_6cdce56c33f1" resolve="user" usageCount="2">
			<ipxact:name>ADDR_WIDTH</ipxact:name>
			<ipxact:description>Width of the addresses.</ipxact:description>
			<ipxact:value>16</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_e835eae8_6310_47c7_a791_8ee2df766ed3" resolve="user" usageCount="2">
			<ipxact:name>MEMORY_SIZE</ipxact:name>
			<ipxact:description>How many bytes are in memory at total.</ipxact:description>
			<ipxact:value>256</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_e3b353a9_9c84_4f26_a9bf_8271de5b015c" resolve="user" usageCount="5">
			<ipxact:name>PERIPHERAL_BASE</ipxact:name>
			<ipxact:description>The first address for peripherals.</ipxact:description>
			<ipxact:value>128</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_13bb2f35_a7cd_4792_ba5d_7b91ffe4e882" resolve="immediate">
			<ipxact:name>AUB</ipxact:name>
			<ipxact:description>Addressable unit bits</ipxact:description>
			<ipxact:value>8</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>IP</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:component>
