////////////////////////////////////////////////////////////////////////DUT/////////////////////////////////////////////////////////////////////////////////////////

// Code your design here
module d_latch(input d,
              input clk, 
              input rst,
              output reg q,
              output reg q_b);
  
  always @(*)
    begin 
      if (!rst) 
        begin
          q = 0;
          q_b = 1;
        end
      
      if (clk & rst)
        begin 
          q = d;
          q_b = ~d;
        end
    end
  
endmodule

/////////////////////////////////////////////////////////////////////Test Bench////////////////////////////////////////////////////////////////////////////////////////

// Code your testbench here
// or browse Examples
`timescale 1ns/1ps

module d_latch_tb();
  
  reg d, rst, clk;
  wire q, q_b;
  
  d_latch d_latch_first(d, clk, rst, q, q_b);
  
  initial 
    begin 
      d = 0;
      rst = 0;
      clk = 0;
  end 
  
  always #10 clk = ~clk;
  always #7 d = ~d;
  always #13 rst = ~rst;
    
  
  initial 
    begin 
      #50 $finish;
    end
  
  initial
    begin
       $dumpfile("d_latch.vcd");
      $dumpvars(0, d_latch_tb);
    end
  
endmodule
  
 

//////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
