

================================================================
== Vitis HLS Report for 'Loop_loop12_proc1'
================================================================
* Date:           Sat Sep 28 14:07:19 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        hls_ResidualBlock
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplusHBM
* Target device:  xcu280-fsvh2892-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  2.722 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+---------+---------+---------+
    |  Latency (cycles) |  Latency (absolute) |      Interval     | Pipeline|
    |   min   |   max   |    min   |    max   |   min   |   max   |   Type  |
    +---------+---------+----------+----------+---------+---------+---------+
    |  1806363|  1806363|  6.015 ms|  6.015 ms|  1806363|  1806363|       no|
    +---------+---------+----------+----------+---------+---------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------------------------------+---------+---------+----------+-----------+-----------+--------+----------+
        |                                             |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip  |          |
        |                  Loop Name                  |   min   |   max   |  Latency |  achieved |   target  |  Count | Pipelined|
        +---------------------------------------------+---------+---------+----------+-----------+-----------+--------+----------+
        |- loop12_loop13_loop14_loop15_loop16_loop17  |  1806361|  1806361|        28|          2|          1|  903168|       yes|
        +---------------------------------------------+---------+---------+----------+-----------+-----------+--------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     2|        -|        -|    -|
|Expression           |        -|     -|        0|     1164|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|    20|     1844|     1127|    -|
|Memory               |      100|     -|        0|        0|    0|
|Multiplexer          |        -|     -|        -|      620|    -|
|Register             |        -|     -|     2275|      384|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |      100|    22|     4119|     3295|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3008|   869120|   434560|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        7|    ~0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9024|  2607360|  1303680|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |        2|    ~0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |              Instance              |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_7_full_dsp_1_U28  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U29  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U30  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U31  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U32   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U33   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U34   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U35   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |mul_4ns_6ns_9_1_1_U36               |mul_4ns_6ns_9_1_1               |        0|   0|    0|   23|    0|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                               |                                |        0|  20| 1844| 1127|    0|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    +------------------------------------------+--------------------------------------+---------------------+
    |                 Instance                 |                Module                |      Expression     |
    +------------------------------------------+--------------------------------------+---------------------+
    |ama_addmuladd_9ns_5ns_6ns_6ns_14_4_1_U37  |ama_addmuladd_9ns_5ns_6ns_6ns_14_4_1  |  (i0 + i1) * i2 + i3|
    |ama_addmuladd_9ns_6ns_6ns_6ns_14_4_1_U38  |ama_addmuladd_9ns_6ns_6ns_6ns_14_4_1  |  (i0 + i1) * i2 + i3|
    +------------------------------------------+--------------------------------------+---------------------+

    * Memory: 
    +---------+---------------------------------------+---------+---+----+-----+-------+-----+------+-------------+
    |  Memory |                 Module                | BRAM_18K| FF| LUT| URAM| Words | Bits| Banks| W*Bits*Banks|
    +---------+---------------------------------------+---------+---+----+-----+-------+-----+------+-------------+
    |v18_1_U  |Loop_loop12_proc1_v18_1_RAM_AUTO_1R1W  |       25|  0|   0|    0|  12544|   32|     1|       401408|
    |v18_3_U  |Loop_loop12_proc1_v18_1_RAM_AUTO_1R1W  |       25|  0|   0|    0|  12544|   32|     1|       401408|
    |v18_U    |Loop_loop12_proc1_v18_RAM_AUTO_1R1W    |       25|  0|   0|    0|  12544|   32|     1|       401408|
    |v18_2_U  |Loop_loop12_proc1_v18_RAM_AUTO_1R1W    |       25|  0|   0|    0|  12544|   32|     1|       401408|
    +---------+---------------------------------------+---------+---+----+-----+-------+-----+------+-------------+
    |Total    |                                       |      100|  0|   0|    0|  50176|  128|     4|      1605632|
    +---------+---------------------------------------+---------+---+----+-----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+----+---+----+------------+------------+
    |            Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+----+---+----+------------+------------+
    |add_ln66_1_fu_551_p2                |         +|   0|  0|  27|          20|           1|
    |add_ln66_fu_998_p2                  |         +|   0|  0|  12|           4|           1|
    |add_ln67_1_fu_668_p2                |         +|   0|  0|  25|          18|           1|
    |add_ln67_fu_744_p2                  |         +|   0|  0|  12|           4|           1|
    |add_ln68_1_fu_654_p2                |         +|   0|  0|  21|          14|           1|
    |add_ln68_fu_777_p2                  |         +|   0|  0|  12|           5|           1|
    |add_ln69_1_fu_640_p2                |         +|   0|  0|  17|          10|           1|
    |add_ln69_fu_819_p2                  |         +|   0|  0|   9|           2|           1|
    |add_ln70_1_fu_956_p2                |         +|   0|  0|  15|           8|           1|
    |add_ln70_fu_874_p2                  |         +|   0|  0|   9|           2|           1|
    |add_ln71_fu_950_p2                  |         +|   0|  0|  13|           6|           1|
    |add_ln80_fu_1494_p2                 |         +|   0|  0|  13|           6|           6|
    |add_ln85_1_fu_1488_p2               |         +|   0|  0|  16|          14|          14|
    |add_ln85_fu_1394_p2                 |         +|   0|  0|  18|          11|          11|
    |empty_223_fu_1151_p2                |         +|   0|  0|  19|          12|          12|
    |empty_226_fu_1259_p2                |         +|   0|  0|  19|          12|          12|
    |empty_229_fu_1157_p2                |         +|   0|  0|  19|          12|          12|
    |empty_232_fu_1286_p2                |         +|   0|  0|  19|          12|          12|
    |empty_235_fu_1306_p2                |         +|   0|  0|  17|          12|          12|
    |empty_236_fu_1317_p2                |         +|   0|  0|  17|          12|          12|
    |empty_237_fu_1328_p2                |         +|   0|  0|  17|          12|          12|
    |empty_238_fu_1339_p2                |         +|   0|  0|  17|          12|          12|
    |empty_241_fu_944_p2                 |         +|   0|  0|  12|           5|           5|
    |empty_242_fu_1038_p2                |         +|   0|  0|  14|           7|           7|
    |empty_218_fu_1102_p2                |         -|   0|  0|  18|          11|          11|
    |empty_219_fu_1138_p2                |         -|   0|  0|  18|          11|          11|
    |empty_221_fu_1205_p2                |         -|   0|  0|  18|          11|          11|
    |empty_222_fu_1239_p2                |         -|   0|  0|  18|          11|          11|
    |empty_225_fu_1254_p2                |         -|   0|  0|  17|          12|          12|
    |empty_228_fu_1270_p2                |         -|   0|  0|  17|          12|          12|
    |empty_231_fu_1281_p2                |         -|   0|  0|  17|          12|          12|
    |empty_234_fu_1297_p2                |         -|   0|  0|  17|          12|          12|
    |sub_ln85_1_fu_1420_p2               |         -|   0|  0|  16|          14|          14|
    |sub_ln85_fu_1372_p2                 |         -|   0|  0|  17|          10|          10|
    |and_ln66_1_fu_739_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln66_2_fu_616_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln66_3_fu_592_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln66_fu_728_p2                  |       and|   0|  0|   2|           1|           1|
    |and_ln67_1_fu_766_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln67_2_fu_622_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln67_fu_761_p2                  |       and|   0|  0|   2|           1|           1|
    |and_ln68_1_fu_806_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln68_fu_800_p2                  |       and|   0|  0|   2|           1|           1|
    |and_ln69_fu_860_p2                  |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage1_01001           |       and|   0|  0|   2|           1|           1|
    |ap_condition_1580                   |       and|   0|  0|   2|           1|           1|
    |ap_condition_1592                   |       and|   0|  0|   2|           1|           1|
    |ap_condition_1595                   |       and|   0|  0|   2|           1|           1|
    |ap_condition_653                    |       and|   0|  0|   2|           1|           1|
    |ap_condition_665                    |       and|   0|  0|   2|           1|           1|
    |ap_condition_686                    |       and|   0|  0|   2|           1|           1|
    |cmp246_1_not_fu_1382_p2             |      icmp|   0|  0|  12|           4|           3|
    |cmp250_1616_not_fu_1436_p2          |      icmp|   0|  0|  10|           2|           3|
    |cmp254_1622_not_fu_1468_p2          |      icmp|   0|  0|  10|           2|           3|
    |empty_244_fu_1462_p2                |      icmp|   0|  0|  10|           3|           1|
    |icmp_ln66_fu_545_p2                 |      icmp|   0|  0|  27|          20|          19|
    |icmp_ln67_fu_560_p2                 |      icmp|   0|  0|  25|          18|          17|
    |icmp_ln68_fu_586_p2                 |      icmp|   0|  0|  21|          14|          13|
    |icmp_ln69_fu_580_p2                 |      icmp|   0|  0|  17|          10|           9|
    |icmp_ln70_fu_733_p2                 |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln71_fu_722_p2                 |      icmp|   0|  0|  13|           6|           5|
    |ap_block_pp0_stage0_11001           |        or|   0|  0|   2|           1|           1|
    |ap_block_state28_pp0_stage1_iter13  |        or|   0|  0|   2|           1|           1|
    |brmerge963_fu_1479_p2               |        or|   0|  0|   2|           1|           1|
    |empty_215_fu_1068_p2                |        or|   0|  0|   4|           4|           1|
    |empty_220_fu_1171_p2                |        or|   0|  0|   4|           4|           1|
    |empty_240_fu_1022_p2                |        or|   0|  0|   6|           6|           1|
    |empty_243_fu_1448_p2                |        or|   0|  0|   2|           2|           2|
    |or_ln66_fu_717_p2                   |        or|   0|  0|   2|           1|           1|
    |or_ln67_1_fu_756_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln67_2_fu_610_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln67_fu_598_p2                   |        or|   0|  0|   2|           1|           1|
    |or_ln68_1_fu_790_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln68_2_fu_634_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln68_fu_628_p2                   |        or|   0|  0|   2|           1|           1|
    |or_ln69_1_fu_843_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln69_2_fu_855_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln69_3_fu_829_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln69_fu_825_p2                   |        or|   0|  0|   2|           1|           1|
    |or_ln70_1_fu_886_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_2_fu_892_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_3_fu_897_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln70_fu_880_p2                   |        or|   0|  0|   2|           1|           1|
    |tmp1_fu_1473_p2                     |        or|   0|  0|   2|           1|           1|
    |tmp_fu_1444_p2                      |        or|   0|  0|   2|           2|           2|
    |add2321145_fu_1610_p3               |    select|   0|  0|  32|           1|          32|
    |add232_11227_fu_1621_p3             |    select|   0|  0|  32|           1|          32|
    |select_ln66_1_fu_1004_p3            |    select|   0|  0|   4|           1|           4|
    |select_ln66_fu_566_p3               |    select|   0|  0|   4|           1|           1|
    |select_ln67_1_fu_771_p3             |    select|   0|  0|   4|           1|           4|
    |select_ln67_2_fu_674_p3             |    select|   0|  0|  18|           1|           1|
    |select_ln67_fu_749_p3               |    select|   0|  0|   5|           1|           1|
    |select_ln68_1_fu_812_p3             |    select|   0|  0|   5|           1|           5|
    |select_ln68_2_fu_660_p3             |    select|   0|  0|  14|           1|           1|
    |select_ln68_fu_783_p3               |    select|   0|  0|   2|           1|           1|
    |select_ln69_1_fu_866_p3             |    select|   0|  0|   2|           1|           2|
    |select_ln69_2_fu_646_p3             |    select|   0|  0|  10|           1|           1|
    |select_ln69_fu_835_p3               |    select|   0|  0|   2|           1|           1|
    |select_ln70_1_fu_910_p3             |    select|   0|  0|   2|           1|           2|
    |select_ln70_2_fu_962_p3             |    select|   0|  0|   8|           1|           1|
    |select_ln70_fu_902_p3               |    select|   0|  0|   6|           1|           1|
    |v32_1_fu_1583_p3                    |    select|   0|  0|  32|           1|          32|
    |v32_2_fu_1544_p3                    |    select|   0|  0|  32|           1|          32|
    |v32_3_fu_1590_p3                    |    select|   0|  0|  32|           1|          32|
    |v32_fu_1537_p3                      |    select|   0|  0|  32|           1|          32|
    |v34_2_fu_1615_p3                    |    select|   0|  0|  32|           1|          32|
    |v34_fu_1604_p3                      |    select|   0|  0|  32|           1|          32|
    |ap_enable_pp0                       |       xor|   0|  0|   2|           1|           2|
    |xor_ln66_fu_574_p2                  |       xor|   0|  0|   2|           1|           2|
    |xor_ln67_fu_604_p2                  |       xor|   0|  0|   2|           1|           2|
    |xor_ln68_fu_795_p2                  |       xor|   0|  0|   2|           2|           1|
    |xor_ln69_fu_849_p2                  |       xor|   0|  0|   2|           2|           1|
    +------------------------------------+----------+----+---+----+------------+------------+
    |Total                               |          |   0|  0|1164|         518|         680|
    +------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------+----+-----------+-----+-----------+
    |                   Name                  | LUT| Input Size| Bits| Total Bits|
    +-----------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                |  14|          3|    1|          3|
    |ap_done_int                              |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0                  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                  |   9|          2|    1|          2|
    |ap_sig_allocacmp_indvar_flatten129_load  |   9|          2|   20|         40|
    |ap_sig_allocacmp_indvar_flatten24_load   |   9|          2|   10|         20|
    |ap_sig_allocacmp_indvar_flatten50_load   |   9|          2|   14|         28|
    |ap_sig_allocacmp_indvar_flatten85_load   |   9|          2|   18|         36|
    |ap_sig_allocacmp_indvar_flatten_load     |   9|          2|    8|         16|
    |ap_sig_allocacmp_v20_load                |   9|          2|    4|          8|
    |ap_sig_allocacmp_v21_load                |   9|          2|    4|          8|
    |ap_sig_allocacmp_v22_load                |   9|          2|    5|         10|
    |ap_sig_allocacmp_v23_load                |   9|          2|    2|          4|
    |ap_sig_allocacmp_v24_load                |   9|          2|    2|          4|
    |ap_sig_allocacmp_v25_load                |   9|          2|    6|         12|
    |grp_fu_446_p0                            |  14|          3|   32|         96|
    |grp_fu_446_p1                            |  14|          3|   32|         96|
    |grp_fu_450_p0                            |  14|          3|   32|         96|
    |grp_fu_450_p1                            |  14|          3|   32|         96|
    |grp_fu_454_p0                            |  14|          3|   32|         96|
    |grp_fu_454_p1                            |  14|          3|   32|         96|
    |grp_fu_458_p0                            |  14|          3|   32|         96|
    |grp_fu_458_p1                            |  14|          3|   32|         96|
    |grp_fu_462_p0                            |  14|          3|   32|         96|
    |grp_fu_462_p1                            |  14|          3|   32|         96|
    |grp_fu_466_p0                            |  14|          3|   32|         96|
    |grp_fu_466_p1                            |  14|          3|   32|         96|
    |grp_fu_470_p0                            |  14|          3|   32|         96|
    |grp_fu_470_p1                            |  14|          3|   32|         96|
    |grp_fu_474_p0                            |  14|          3|   32|         96|
    |grp_fu_474_p1                            |  14|          3|   32|         96|
    |indvar_flatten129_fu_192                 |   9|          2|   20|         40|
    |indvar_flatten24_fu_168                  |   9|          2|   10|         20|
    |indvar_flatten50_fu_176                  |   9|          2|   14|         28|
    |indvar_flatten85_fu_184                  |   9|          2|   18|         36|
    |indvar_flatten_fu_160                    |   9|          2|    8|         16|
    |real_start                               |   9|          2|    1|          2|
    |v18_1_address0                           |  14|          3|   14|         42|
    |v18_3_address0                           |  14|          3|   14|         42|
    |v19_1_blk_n                              |   9|          2|    1|          2|
    |v19_2_blk_n                              |   9|          2|    1|          2|
    |v19_3_blk_n                              |   9|          2|    1|          2|
    |v19_blk_n                                |   9|          2|    1|          2|
    |v1_address0                              |  14|          3|   12|         36|
    |v1_address1                              |  14|          3|   12|         36|
    |v20_fu_188                               |   9|          2|    4|          8|
    |v21_fu_180                               |   9|          2|    4|          8|
    |v22_fu_172                               |   9|          2|    5|         10|
    |v23_fu_164                               |   9|          2|    2|          4|
    |v24_fu_156                               |   9|          2|    2|          4|
    |v25_fu_152                               |   9|          2|    6|         12|
    |v4_1_address0                            |  14|          3|   14|         42|
    |v4_2_address0                            |  14|          3|   14|         42|
    |v4_3_address0                            |  14|          3|   14|         42|
    |v4_address0                              |  14|          3|   14|         42|
    +-----------------------------------------+----+-----------+-----+-----------+
    |Total                                    | 620|        135|  815|       2251|
    +-----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------------------+----+----+-----+-----------+
    |                       Name                       | FF | LUT| Bits| Const Bits|
    +--------------------------------------------------+----+----+-----+-----------+
    |add2321145_reg_2160                               |  32|   0|   32|          0|
    |add232_11227_reg_2175                             |  32|   0|   32|          0|
    |add232_s_reg_2150                                 |  32|   0|   32|          0|
    |add_ln85_1_reg_1966                               |  14|   0|   14|          0|
    |add_ln85_1_reg_1966_pp0_iter3_reg                 |  14|   0|   14|          0|
    |add_reg_2140                                      |  32|   0|   32|          0|
    |and_ln66_3_reg_1785                               |   1|   0|    1|          0|
    |and_ln67_2_reg_1803                               |   1|   0|    1|          0|
    |ap_CS_fsm                                         |   2|   0|    2|          0|
    |ap_condition_exit_pp0_iter0_stage1_pp0_iter1_reg  |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage1_pp0_iter2_reg  |   1|   0|    1|          0|
    |ap_done_reg                                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0_reg                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9                           |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter10_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter11_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter12_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter8_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter9_reg                  |   1|   0|    1|          0|
    |ap_loop_init_pp0_iter1_reg                        |   1|   0|    1|          0|
    |brmerge963_reg_1962                               |   1|   0|    1|          0|
    |empty_215_reg_1902                                |   3|   0|    4|          1|
    |empty_216_reg_1863                                |   3|   0|    3|          0|
    |empty_223_reg_1914                                |  12|   0|   12|          0|
    |empty_229_reg_1920                                |  12|   0|   12|          0|
    |empty_241_reg_1877                                |   5|   0|    5|          0|
    |empty_244_reg_1954                                |   1|   0|    1|          0|
    |empty_reg_1889                                    |   3|   0|    3|          0|
    |icmp_ln66_reg_1762                                |   1|   0|    1|          0|
    |icmp_ln67_reg_1766                                |   1|   0|    1|          0|
    |indvar_flatten129_fu_192                          |  20|   0|   20|          0|
    |indvar_flatten24_fu_168                           |  10|   0|   10|          0|
    |indvar_flatten50_fu_176                           |  14|   0|   14|          0|
    |indvar_flatten85_fu_184                           |  18|   0|   18|          0|
    |indvar_flatten_fu_160                             |   8|   0|    8|          0|
    |mul_ln80_reg_1871                                 |   9|   0|    9|          0|
    |or_ln67_2_reg_1797                                |   1|   0|    1|          0|
    |or_ln67_reg_1791                                  |   1|   0|    1|          0|
    |or_ln68_2_reg_1817                                |   1|   0|    1|          0|
    |or_ln68_reg_1812                                  |   1|   0|    1|          0|
    |or_ln70_reg_1844                                  |   1|   0|    1|          0|
    |select_ln66_1_reg_1882                            |   4|   0|    4|          0|
    |select_ln66_reg_1773                              |   4|   0|    4|          0|
    |select_ln67_1_reg_1822                            |   4|   0|    4|          0|
    |select_ln67_1_reg_1822_pp0_iter1_reg              |   4|   0|    4|          0|
    |select_ln68_1_reg_1829                            |   5|   0|    5|          0|
    |select_ln68_1_reg_1829_pp0_iter1_reg              |   5|   0|    5|          0|
    |select_ln69_1_cast_reg_1908                       |   2|   0|   12|         10|
    |select_ln69_1_reg_1835                            |   2|   0|    2|          0|
    |select_ln69_1_reg_1835_pp0_iter1_reg              |   2|   0|    2|          0|
    |select_ln70_1_reg_1854                            |   2|   0|    2|          0|
    |select_ln70_1_reg_1854_pp0_iter1_reg              |   2|   0|    2|          0|
    |select_ln70_reg_1848                              |   6|   0|    6|          0|
    |select_ln70_reg_1848_pp0_iter1_reg                |   6|   0|    6|          0|
    |start_once_reg                                    |   1|   0|    1|          0|
    |tmp2_reg_2180                                     |  32|   0|   32|          0|
    |tmp3_reg_2165                                     |  32|   0|   32|          0|
    |tmp_82_reg_1897                                   |   6|   0|    6|          0|
    |trunc_ln69_reg_1946                               |   1|   0|    1|          0|
    |trunc_ln69_reg_1946_pp0_iter3_reg                 |   1|   0|    1|          0|
    |v18_1_addr_reg_2067                               |  14|   0|   14|          0|
    |v18_1_load_reg_2088                               |  32|   0|   32|          0|
    |v18_2_addr_reg_2072                               |  14|   0|   14|          0|
    |v18_2_load_reg_2135                               |  32|   0|   32|          0|
    |v18_3_addr_reg_2078                               |  14|   0|   14|          0|
    |v18_3_load_reg_2083                               |  32|   0|   32|          0|
    |v18_addr_reg_2061                                 |  14|   0|   14|          0|
    |v18_load_reg_2145                                 |  32|   0|   32|          0|
    |v1_addr_1_reg_1931                                |  12|   0|   12|          0|
    |v1_addr_3_reg_1941                                |  12|   0|   12|          0|
    |v1_load7_fu_208                                   |  32|   0|   32|          0|
    |v1_load_15_fu_204                                 |  32|   0|   32|          0|
    |v1_load_23_fu_200                                 |  32|   0|   32|          0|
    |v1_load_31_fu_196                                 |  32|   0|   32|          0|
    |v20_fu_188                                        |   4|   0|    4|          0|
    |v21_fu_180                                        |   4|   0|    4|          0|
    |v22_fu_172                                        |   5|   0|    5|          0|
    |v23_fu_164                                        |   2|   0|    2|          0|
    |v24_fu_156                                        |   2|   0|    2|          0|
    |v25_fu_152                                        |   6|   0|    6|          0|
    |v32_1_reg_2049                                    |  32|   0|   32|          0|
    |v32_2_reg_2023                                    |  32|   0|   32|          0|
    |v32_3_reg_2055                                    |  32|   0|   32|          0|
    |v32_reg_2017                                      |  32|   0|   32|          0|
    |v33_1_reg_2034                                    |  32|   0|   32|          0|
    |v33_2_reg_2039                                    |  32|   0|   32|          0|
    |v33_3_reg_2044                                    |  32|   0|   32|          0|
    |v33_reg_2029                                      |  32|   0|   32|          0|
    |v34_2_reg_2170                                    |  32|   0|   32|          0|
    |v34_reg_2155                                      |  32|   0|   32|          0|
    |v35_1_reg_2099                                    |  32|   0|   32|          0|
    |v35_2_reg_2120                                    |  32|   0|   32|          0|
    |v35_5_reg_2125                                    |  32|   0|   32|          0|
    |v35_6_reg_2110                                    |  32|   0|   32|          0|
    |v35_7_reg_2130                                    |  32|   0|   32|          0|
    |v35_reg_2115                                      |  32|   0|   32|          0|
    |v36_6_reg_2104                                    |  32|   0|   32|          0|
    |v36_7_reg_2185                                    |  32|   0|   32|          0|
    |v36_8_reg_2093                                    |  32|   0|   32|          0|
    |v36_reg_2191                                      |  32|   0|   32|          0|
    |v37_2_reg_2203                                    |  32|   0|   32|          0|
    |v37_reg_2197                                      |  32|   0|   32|          0|
    |xor_ln66_reg_1779                                 |   1|   0|    1|          0|
    |zext_ln80_3_reg_1971                              |   6|   0|   14|          8|
    |brmerge963_reg_1962                               |  64|  32|    1|          0|
    |empty_244_reg_1954                                |  64|  32|    1|          0|
    |icmp_ln66_reg_1762                                |  64|  32|    1|          0|
    |or_ln70_reg_1844                                  |  64|  32|    1|          0|
    |v18_1_addr_reg_2067                               |  64|  32|   14|          0|
    |v18_2_addr_reg_2072                               |  64|  32|   14|          0|
    |v18_3_addr_reg_2078                               |  64|  32|   14|          0|
    |v18_addr_reg_2061                                 |  64|  32|   14|          0|
    |v35_1_reg_2099                                    |  64|  32|   32|          0|
    |v35_6_reg_2110                                    |  64|  32|   32|          0|
    |v36_6_reg_2104                                    |  64|  32|   32|          0|
    |v36_8_reg_2093                                    |  64|  32|   32|          0|
    +--------------------------------------------------+----+----+-----+-----------+
    |Total                                             |2275| 384| 1714|         19|
    +--------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------------+-----+-----+------------+-------------------+--------------+
|       RTL Ports      | Dir | Bits|  Protocol  |   Source Object   |    C Type    |
+----------------------+-----+-----+------------+-------------------+--------------+
|ap_clk                |   in|    1|  ap_ctrl_hs|  Loop_loop12_proc1|  return value|
|ap_rst                |   in|    1|  ap_ctrl_hs|  Loop_loop12_proc1|  return value|
|ap_start              |   in|    1|  ap_ctrl_hs|  Loop_loop12_proc1|  return value|
|start_full_n          |   in|    1|  ap_ctrl_hs|  Loop_loop12_proc1|  return value|
|ap_done               |  out|    1|  ap_ctrl_hs|  Loop_loop12_proc1|  return value|
|ap_continue           |   in|    1|  ap_ctrl_hs|  Loop_loop12_proc1|  return value|
|ap_idle               |  out|    1|  ap_ctrl_hs|  Loop_loop12_proc1|  return value|
|ap_ready              |  out|    1|  ap_ctrl_hs|  Loop_loop12_proc1|  return value|
|start_out             |  out|    1|  ap_ctrl_hs|  Loop_loop12_proc1|  return value|
|start_write           |  out|    1|  ap_ctrl_hs|  Loop_loop12_proc1|  return value|
|v19_din               |  out|   32|     ap_fifo|                v19|       pointer|
|v19_num_data_valid    |   in|   15|     ap_fifo|                v19|       pointer|
|v19_fifo_cap          |   in|   15|     ap_fifo|                v19|       pointer|
|v19_full_n            |   in|    1|     ap_fifo|                v19|       pointer|
|v19_write             |  out|    1|     ap_fifo|                v19|       pointer|
|v19_1_din             |  out|   32|     ap_fifo|              v19_1|       pointer|
|v19_1_num_data_valid  |   in|   15|     ap_fifo|              v19_1|       pointer|
|v19_1_fifo_cap        |   in|   15|     ap_fifo|              v19_1|       pointer|
|v19_1_full_n          |   in|    1|     ap_fifo|              v19_1|       pointer|
|v19_1_write           |  out|    1|     ap_fifo|              v19_1|       pointer|
|v19_2_din             |  out|   32|     ap_fifo|              v19_2|       pointer|
|v19_2_num_data_valid  |   in|   15|     ap_fifo|              v19_2|       pointer|
|v19_2_fifo_cap        |   in|   15|     ap_fifo|              v19_2|       pointer|
|v19_2_full_n          |   in|    1|     ap_fifo|              v19_2|       pointer|
|v19_2_write           |  out|    1|     ap_fifo|              v19_2|       pointer|
|v19_3_din             |  out|   32|     ap_fifo|              v19_3|       pointer|
|v19_3_num_data_valid  |   in|   15|     ap_fifo|              v19_3|       pointer|
|v19_3_fifo_cap        |   in|   15|     ap_fifo|              v19_3|       pointer|
|v19_3_full_n          |   in|    1|     ap_fifo|              v19_3|       pointer|
|v19_3_write           |  out|    1|     ap_fifo|              v19_3|       pointer|
|v1_address0           |  out|   12|   ap_memory|                 v1|         array|
|v1_ce0                |  out|    1|   ap_memory|                 v1|         array|
|v1_q0                 |   in|   32|   ap_memory|                 v1|         array|
|v1_address1           |  out|   12|   ap_memory|                 v1|         array|
|v1_ce1                |  out|    1|   ap_memory|                 v1|         array|
|v1_q1                 |   in|   32|   ap_memory|                 v1|         array|
|v4_2_address0         |  out|   14|   ap_memory|               v4_2|         array|
|v4_2_ce0              |  out|    1|   ap_memory|               v4_2|         array|
|v4_2_q0               |   in|   32|   ap_memory|               v4_2|         array|
|v4_3_address0         |  out|   14|   ap_memory|               v4_3|         array|
|v4_3_ce0              |  out|    1|   ap_memory|               v4_3|         array|
|v4_3_q0               |   in|   32|   ap_memory|               v4_3|         array|
|v4_address0           |  out|   14|   ap_memory|                 v4|         array|
|v4_ce0                |  out|    1|   ap_memory|                 v4|         array|
|v4_q0                 |   in|   32|   ap_memory|                 v4|         array|
|v4_1_address0         |  out|   14|   ap_memory|               v4_1|         array|
|v4_1_ce0              |  out|    1|   ap_memory|               v4_1|         array|
|v4_1_q0               |   in|   32|   ap_memory|               v4_1|         array|
+----------------------+-----+-----+------------+-------------------+--------------+

