41 2 0
38 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 157 40 0 \NUL
Ensminger, James
22 8 96 83 72 0 \NUL
jensming
22 64 272 289 248 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 323 189 0
in_3
20 336 208 395 189 0
in_2
20 408 208 467 189 0
in_1
8 424 184 473 135 1 0
20 480 208 539 189 0
in_0
19 80 312 139 293 0
a_3
19 64 336 123 317 0
a_2
19 48 360 107 341 0
a_1
19 32 384 91 365 0
a_0
22 64 472 374 448 0 \NUL
7 segment display component lights up
22 64 496 291 472 0 \NUL
w/ hexadecimal between 0-F
22 448 472 783 448 0 \NUL
b_2 and b_1 light up LEDs when equal to 1
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 272 592 331 573 0
c_2
19 272 632 331 613 0
c_1
19 272 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 448 496 642 472 0 \NUL
 b_0 never lights up LED
22 272 744 581 720 0 \NUL
if two inputs are 1, all the LEDs light up
22 272 768 507 744 0 \NUL
otherwise they never light up
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 416 392 475 373 0
b_2
19 488 392 547 373 0
b_1
19 560 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 625 112 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
1 481 198 470 159
1 398 159 409 198
1 326 159 337 198
1 262 159 265 198
1 136 302 169 390
1 120 326 169 396
1 104 350 169 402
1 88 374 169 408
1 361 639 328 622
1 361 679 328 662
1 473 335 472 382
1 545 335 544 382
1 617 335 616 382
1 361 599 328 582
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 157 40 0 \NUL
Ensminger, James
22 8 96 83 72 0 \NUL
jensming
22 24 600 472 576 0 \NUL
these are only present so circuit simulates without error
22 24 624 344 600 0 \NUL
remove these once logic is implemented
22 32 184 312 160 0 \NUL
placeholder senders and receivers
22 209 350 736 326 0 \NUL
We suggest building each part on a new page using the -/+ buttons
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 157 40 0 \NUL
Ensminger, James
22 8 96 83 72 0 \NUL
jensming
20 247 254 306 235 0
a_3
20 262 287 321 268 0
a_2
20 245 327 304 308 0
a_1
20 259 364 318 345 0
a_0
22 347 126 401 102 0 \NUL
Part A
22 46 246 82 222 0 \NUL
in_3
22 45 297 81 273 0 \NUL
in_2
22 576 180 671 156 0 \NUL
Truth Table
22 520 209 565 185 0 \NUL
Input
22 676 210 735 186 0 \NUL
Output
22 598 312 611 288 0 \NUL
1
22 470 311 483 287 0 \NUL
0
22 513 313 526 289 0 \NUL
0
22 554 312 567 288 0 \NUL
0
22 638 244 780 220 0 \NUL
Hexadecimals 0-F
22 696 280 709 256 0 \NUL
0
22 698 313 711 289 0 \NUL
1
22 698 344 711 320 0 \NUL
2
22 699 377 712 353 0 \NUL
3
22 699 412 712 388 0 \NUL
4
22 700 445 713 421 0 \NUL
5
22 700 477 713 453 0 \NUL
6
22 701 507 714 483 0 \NUL
7
22 701 536 714 512 0 \NUL
8
22 702 565 715 541 0 \NUL
9
22 599 344 612 320 0 \NUL
0
22 471 343 484 319 0 \NUL
0
22 514 345 527 321 0 \NUL
0
22 555 344 568 320 0 \NUL
1
22 600 378 613 354 0 \NUL
1
22 472 377 485 353 0 \NUL
0
22 515 379 528 355 0 \NUL
0
22 556 378 569 354 0 \NUL
1
22 600 410 613 386 0 \NUL
0
22 472 409 485 385 0 \NUL
0
22 515 411 528 387 0 \NUL
1
22 556 410 569 386 0 \NUL
0
22 600 441 613 417 0 \NUL
1
22 472 440 485 416 0 \NUL
0
22 515 442 528 418 0 \NUL
1
22 556 441 569 417 0 \NUL
0
22 597 278 610 254 0 \NUL
0
22 469 277 482 253 0 \NUL
0
22 512 279 525 255 0 \NUL
0
22 553 278 566 254 0 \NUL
0
22 557 472 570 448 0 \NUL
1
22 516 473 529 449 0 \NUL
1
22 473 471 486 447 0 \NUL
0
22 601 472 614 448 0 \NUL
0
22 558 504 571 480 0 \NUL
1
22 517 505 530 481 0 \NUL
1
22 474 503 487 479 0 \NUL
0
22 602 504 615 480 0 \NUL
1
22 558 538 571 514 0 \NUL
0
22 517 539 530 515 0 \NUL
0
22 474 537 487 513 0 \NUL
1
22 602 538 615 514 0 \NUL
0
22 602 567 615 543 0 \NUL
1
22 474 566 487 542 0 \NUL
1
22 517 568 530 544 0 \NUL
0
22 558 567 571 543 0 \NUL
0
22 67 470 308 446 0 \NUL
w/ a hexadecimal between 0-F
22 67 446 377 422 0 \NUL
7 segment display component lights up
22 45 344 81 320 0 \NUL
in_1
22 45 389 81 365 0 \NUL
in_0
22 458 244 494 220 0 \NUL
in_3
22 501 244 537 220 0 \NUL
in_2
22 543 244 579 220 0 \NUL
in_1
22 585 244 621 220 0 \NUL
in_0
22 602 597 615 573 0 \NUL
0
22 474 596 487 572 0 \NUL
1
22 517 598 530 574 0 \NUL
0
22 558 597 571 573 0 \NUL
1
22 603 627 616 603 0 \NUL
1
22 475 626 488 602 0 \NUL
1
22 518 628 531 604 0 \NUL
0
22 559 627 572 603 0 \NUL
1
22 602 657 615 633 0 \NUL
0
22 517 658 530 634 0 \NUL
1
22 558 657 571 633 0 \NUL
0
22 602 688 615 664 0 \NUL
1
22 517 689 530 665 0 \NUL
1
22 558 688 571 664 0 \NUL
0
22 559 719 572 695 0 \NUL
1
22 518 720 531 696 0 \NUL
1
22 603 719 616 695 0 \NUL
0
22 560 751 573 727 0 \NUL
1
22 519 752 532 728 0 \NUL
1
22 604 751 617 727 0 \NUL
1
22 476 660 489 636 0 \NUL
1
22 476 689 489 665 0 \NUL
1
22 476 719 489 695 0 \NUL
1
22 477 749 490 725 0 \NUL
1
22 702 598 718 574 0 \NUL
A
22 703 631 719 607 0 \NUL
B
22 703 663 719 639 0 \NUL
C
22 704 693 720 669 0 \NUL
D
22 704 722 719 698 0 \NUL
E
22 705 751 719 727 0 \NUL
F
19 146 365 205 346 0
in_0
19 163 327 222 308 0
in_1
19 160 290 219 271 0
in_2
19 156 257 215 238 0
in_3
1 212 247 248 244
1 219 317 246 317
1 216 280 263 277
1 202 355 260 354
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 157 40 0 \NUL
Ensminger, James
22 8 96 83 72 0 \NUL
jensming
20 347 320 406 301 0
b_1
20 347 357 406 338 0
b_0
20 345 285 404 266 0
b_2
22 366 136 420 112 0 \NUL
Part B
14 270 379 319 330
35 238 300 287 251 0 0
8 93 244 142 195 1 0
8 93 295 142 246 1 0
8 94 346 143 297 1 0
8 94 397 143 348 1 0
22 53 232 89 208 0 \NUL
in_3
22 52 283 88 259 0 \NUL
in_2
22 52 331 88 307 0 \NUL
in_1
22 52 381 88 357 0 \NUL
in_0
22 73 187 232 163 0 \NUL
user input switches
22 572 183 667 159 0 \NUL
Truth Table
22 516 215 561 191 0 \NUL
Input
22 669 216 728 192 0 \NUL
Output
22 461 250 497 226 0 \NUL
in_3
22 581 250 617 226 0 \NUL
in_0
22 541 250 577 226 0 \NUL
in_1
22 502 249 538 225 0 \NUL
in_2
22 647 249 679 225 0 \NUL
b_2
22 684 250 716 226 0 \NUL
b_1
22 718 250 750 226 0 \NUL
b_0
22 473 282 486 258 0 \NUL
0
22 592 284 605 260 0 \NUL
0
22 553 283 566 259 0 \NUL
0
22 511 283 524 259 0 \NUL
0
22 658 282 671 258 0 \NUL
0
22 691 281 704 257 0 \NUL
0
22 727 281 740 257 0 \NUL
0
22 473 315 486 291 0 \NUL
0
22 511 316 524 292 0 \NUL
0
22 473 348 486 324 0 \NUL
0
22 511 349 524 325 0 \NUL
0
22 475 381 488 357 0 \NUL
0
22 513 382 526 358 0 \NUL
0
22 727 313 740 289 0 \NUL
0
22 728 344 741 320 0 \NUL
0
22 729 375 742 351 0 \NUL
0
22 658 314 671 290 0 \NUL
1
22 692 313 705 289 0 \NUL
1
22 593 316 606 292 0 \NUL
1
22 555 349 568 325 0 \NUL
1
22 556 380 569 356 0 \NUL
1
22 595 380 608 356 0 \NUL
1
22 692 343 705 319 0 \NUL
0
22 553 315 566 291 0 \NUL
0
22 593 348 606 324 0 \NUL
0
22 660 342 673 318 0 \NUL
1
22 660 374 673 350 0 \NUL
0
22 693 375 706 351 0 \NUL
1
22 475 413 488 389 0 \NUL
0
22 513 412 526 388 0 \NUL
1
22 475 444 488 420 0 \NUL
0
22 513 443 526 419 0 \NUL
1
22 476 474 489 450 0 \NUL
0
22 514 473 527 449 0 \NUL
1
22 477 502 490 478 0 \NUL
0
22 515 501 528 477 0 \NUL
1
22 555 441 568 417 0 \NUL
0
22 593 440 606 416 0 \NUL
1
22 556 411 569 387 0 \NUL
0
22 594 412 607 388 0 \NUL
0
22 662 409 675 385 0 \NUL
0
22 695 408 708 384 0 \NUL
0
22 731 408 744 384 0 \NUL
0
22 731 440 744 416 0 \NUL
0
22 732 471 745 447 0 \NUL
0
22 733 502 746 478 0 \NUL
0
22 662 441 675 417 0 \NUL
1
22 696 440 709 416 0 \NUL
1
22 696 470 709 446 0 \NUL
0
22 664 469 677 445 0 \NUL
1
22 664 501 677 477 0 \NUL
0
22 697 502 710 478 0 \NUL
1
22 556 472 569 448 0 \NUL
1
22 557 503 570 479 0 \NUL
1
22 596 503 609 479 0 \NUL
1
22 594 471 607 447 0 \NUL
0
22 478 530 491 506 0 \NUL
1
22 516 529 529 505 0 \NUL
0
22 478 561 491 537 0 \NUL
1
22 516 560 529 536 0 \NUL
0
22 479 591 492 567 0 \NUL
1
22 517 590 530 566 0 \NUL
0
22 480 619 493 595 0 \NUL
1
22 518 618 531 594 0 \NUL
0
22 557 560 570 536 0 \NUL
0
22 595 559 608 535 0 \NUL
1
22 558 530 571 506 0 \NUL
0
22 596 531 609 507 0 \NUL
0
22 558 591 571 567 0 \NUL
1
22 559 622 572 598 0 \NUL
1
22 598 622 611 598 0 \NUL
1
22 596 590 609 566 0 \NUL
0
22 664 530 677 506 0 \NUL
0
22 697 529 710 505 0 \NUL
0
22 733 529 746 505 0 \NUL
0
22 733 561 746 537 0 \NUL
0
22 734 592 747 568 0 \NUL
0
22 735 623 748 599 0 \NUL
0
22 664 562 677 538 0 \NUL
1
22 698 561 711 537 0 \NUL
1
22 698 591 711 567 0 \NUL
0
22 666 590 679 566 0 \NUL
1
22 666 622 679 598 0 \NUL
0
22 699 622 712 598 0 \NUL
1
22 479 651 492 627 0 \NUL
1
22 479 682 492 658 0 \NUL
1
22 480 712 493 688 0 \NUL
1
22 481 740 494 716 0 \NUL
1
22 558 681 571 657 0 \NUL
0
22 596 680 609 656 0 \NUL
1
22 559 651 572 627 0 \NUL
0
22 597 652 610 628 0 \NUL
0
22 559 712 572 688 0 \NUL
1
22 560 743 573 719 0 \NUL
1
22 599 743 612 719 0 \NUL
1
22 597 711 610 687 0 \NUL
0
22 519 652 532 628 0 \NUL
1
22 519 683 532 659 0 \NUL
1
22 520 713 533 689 0 \NUL
1
22 521 741 534 717 0 \NUL
1
22 666 652 679 628 0 \NUL
0
22 699 651 712 627 0 \NUL
0
22 735 651 748 627 0 \NUL
0
22 735 683 748 659 0 \NUL
0
22 736 714 749 690 0 \NUL
0
22 737 745 750 721 0 \NUL
0
22 666 684 679 660 0 \NUL
1
22 700 683 713 659 0 \NUL
1
22 700 713 713 689 0 \NUL
0
22 668 712 681 688 0 \NUL
1
22 668 744 681 720 0 \NUL
0
22 701 744 714 720 0 \NUL
1
22 73 442 410 418 0 \NUL
circuit w/ XOR gate determines b_2 output
22 73 467 291 443 0 \NUL
in_0 determines b_1 output
22 73 492 440 468 0 \NUL
b_0 always outputs 0 due to it being grounded
1 316 354 348 347
1 239 261 140 321
1 239 289 140 372
1 346 275 284 275
1 348 310 140 372
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 157 40 0 \NUL
Ensminger, James
22 8 96 83 72 0 \NUL
jensming
20 582 263 641 244 0
c_0
22 348 130 460 106 0 \NUL
Part C for c_0
8 63 258 112 209 1 0
8 61 360 110 311 1 0
8 63 461 112 412 1 0
22 44 196 203 172 0 \NUL
user input switches
22 24 247 60 223 0 \NUL
in_2
22 21 349 57 325 0 \NUL
in_1
22 23 448 59 424 0 \NUL
in_0
4 500 278 549 229 2 0
5 186 497 235 448 0
5 124 390 173 341 0
3 358 390 407 341 1 0
3 356 449 405 400 1 0
3 358 264 407 215 1 0
5 211 235 260 186 0
3 356 325 405 276 1 0
22 588 404 683 380 0 \NUL
Truth Table
22 560 438 605 414 0 \NUL
Input
22 664 438 723 414 0 \NUL
Output
22 617 539 630 515 0 \NUL
1
22 532 540 545 516 0 \NUL
0
22 573 539 586 515 0 \NUL
0
22 676 472 707 448 0 \NUL
c_0
22 684 508 697 484 0 \NUL
1
22 686 541 699 517 0 \NUL
0
22 686 572 699 548 0 \NUL
0
22 687 605 700 581 0 \NUL
1
22 687 640 700 616 0 \NUL
0
22 688 673 701 649 0 \NUL
1
22 688 705 701 681 0 \NUL
1
22 689 735 702 711 0 \NUL
0
22 618 571 631 547 0 \NUL
0
22 533 572 546 548 0 \NUL
0
22 574 571 587 547 0 \NUL
1
22 619 605 632 581 0 \NUL
1
22 534 606 547 582 0 \NUL
0
22 575 605 588 581 0 \NUL
1
22 619 637 632 613 0 \NUL
0
22 534 638 547 614 0 \NUL
1
22 575 637 588 613 0 \NUL
0
22 619 668 632 644 0 \NUL
1
22 534 669 547 645 0 \NUL
1
22 575 668 588 644 0 \NUL
0
22 616 505 629 481 0 \NUL
0
22 531 506 544 482 0 \NUL
0
22 572 505 585 481 0 \NUL
0
22 576 699 589 675 0 \NUL
1
22 535 700 548 676 0 \NUL
1
22 620 699 633 675 0 \NUL
0
22 577 731 590 707 0 \NUL
1
22 536 732 549 708 0 \NUL
1
22 621 731 634 707 0 \NUL
1
22 520 471 556 447 0 \NUL
in_2
22 562 471 598 447 0 \NUL
in_1
22 604 471 640 447 0 \NUL
in_0
22 101 553 193 529 0 \NUL
SOP circuit
22 101 576 428 552 0 \NUL
if two switches input 1, then c_0 ouputs 1
22 101 599 294 575 0 \NUL
otherwise c_0 outputs 0
22 100 642 488 618 0 \NUL
boolean expression: (ABC)' + A'BC + AB'C + ABC'
22 101 665 359 641 0 \NUL
where A = in_2, B = in_1, C = in_0
1 546 253 583 253
1 109 436 187 472
1 107 335 125 365
1 109 233 359 351
1 170 365 359 365
1 404 365 501 258
1 107 335 357 424
1 232 472 357 438
1 402 424 501 267
1 109 233 357 410
1 109 436 359 379
1 107 335 359 239
1 109 436 359 253
1 404 239 501 239
1 257 210 359 225
1 109 233 212 210
1 257 210 357 286
1 170 365 357 300
1 232 472 357 314
1 402 300 501 248
38 6
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 157 40 0 \NUL
Ensminger, James
22 8 96 83 72 0 \NUL
jensming
20 655 347 714 328 0
c_1
22 348 130 460 106 0 \NUL
Part C for c_1
22 101 553 425 529 0 \NUL
SOP circuit w/ only NAND gates (12 total)
22 101 576 428 552 0 \NUL
if two switches input 1, then c_0 ouputs 1
22 101 599 294 575 0 \NUL
otherwise c_0 outputs 0
8 60 263 109 214 1 0
8 61 360 110 311 1 0
8 63 461 112 412 1 0
22 44 196 203 172 0 \NUL
user input switches
22 21 251 57 227 0 \NUL
in_2
22 21 349 57 325 0 \NUL
in_1
22 23 448 59 424 0 \NUL
in_0
3 123 296 172 247 0 1
3 123 490 172 441 0 1
3 121 398 170 349 0 1
3 355 288 404 239 1 1
3 356 336 405 287 1 1
3 356 384 405 335 1 1
3 355 440 404 391 1 1
3 453 406 502 357 0 1
3 453 313 502 264 0 1
3 524 406 573 357 0 1
3 525 314 574 265 0 1
3 591 362 640 313 0 1
1 124 257 106 238
1 124 285 106 238
1 122 359 107 335
1 122 387 107 335
1 124 451 109 436
1 124 479 109 436
1 356 249 169 271
1 356 263 167 373
1 356 277 169 465
1 357 297 169 271
1 357 311 107 335
1 357 325 109 436
1 357 359 167 373
1 357 345 106 238
1 357 373 109 436
1 356 429 169 465
1 356 415 107 335
1 356 401 106 238
1 454 367 402 359
1 454 395 401 415
1 454 274 401 263
1 454 302 402 311
1 526 275 499 288
1 526 303 499 288
1 525 367 499 381
1 525 395 499 381
1 592 323 571 289
1 592 351 570 381
1 656 337 637 337
38 7
20 653 354 712 335 0
c_2
22 8 32 55 8 0 \NUL
Lab 1
22 8 64 157 40 0 \NUL
Ensminger, James
22 8 96 83 72 0 \NUL
jensming
22 348 130 460 106 0 \NUL
Part C for c_2
8 61 265 110 216 1 0
8 61 360 110 311 1 0
8 63 461 112 412 1 0
22 44 196 203 172 0 \NUL
user input switches
22 22 254 58 230 0 \NUL
in_2
22 21 349 57 325 0 \NUL
in_1
22 23 448 59 424 0 \NUL
in_0
22 101 553 414 529 0 \NUL
SOP circuit w/ only NOR gates (12 total)
22 101 576 428 552 0 \NUL
if two switches input 1, then c_0 ouputs 1
22 101 599 294 575 0 \NUL
otherwise c_0 outputs 0
4 125 299 174 250 0 1
4 127 400 176 351 0 1
4 133 499 182 450 0 1
4 358 288 407 239 1 1
4 358 340 407 291 1 1
4 441 314 490 265 0 1
4 358 448 407 399 1 1
4 358 392 407 343 1 1
4 580 369 629 320 0 1
4 448 420 497 371 0 1
4 514 422 563 373 0 1
4 507 317 556 268 0 1
1 126 260 107 240
1 126 288 107 240
1 128 361 107 335
1 128 389 107 335
1 134 460 109 436
1 134 488 109 436
1 359 249 171 274
1 359 263 173 375
1 359 277 179 474
1 359 301 171 274
1 359 315 107 335
1 359 329 109 436
1 359 367 173 375
1 359 353 107 240
1 359 381 109 436
1 359 437 179 474
1 359 423 107 335
1 359 409 107 240
1 442 275 404 263
1 442 303 404 315
1 508 278 487 289
1 508 306 487 289
1 449 381 404 367
1 449 409 404 423
1 515 383 494 395
1 515 411 494 395
1 581 330 553 292
1 581 358 560 397
1 654 344 626 344
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
