Timing Analyzer report for add_isa
Tue Apr 23 09:10:28 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock'
 22. Slow 1200mV 0C Model Hold: 'clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock'
 30. Fast 1200mV 0C Model Hold: 'clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; add_isa                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.19        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.3%      ;
;     Processor 3            ;   4.1%      ;
;     Processor 4            ;   4.0%      ;
;     Processors 5-16        ;   0.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 191.39 MHz ; 191.39 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.225 ; -169.160           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.440 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -125.075                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                  ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.225 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 5.182      ;
; -4.192 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 5.149      ;
; -4.142 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 5.099      ;
; -4.135 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 5.092      ;
; -4.109 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 5.066      ;
; -4.102 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 5.059      ;
; -4.068 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 5.025      ;
; -4.052 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 5.009      ;
; -4.035 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.992      ;
; -4.032 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.058     ; 4.992      ;
; -4.019 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.976      ;
; -3.999 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.058     ; 4.959      ;
; -3.989 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.946      ;
; -3.956 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.913      ;
; -3.938 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.895      ;
; -3.932 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.889      ;
; -3.914 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.871      ;
; -3.914 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.871      ;
; -3.909 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.866      ;
; -3.905 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.862      ;
; -3.899 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.856      ;
; -3.883 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.840      ;
; -3.881 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.838      ;
; -3.876 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.833      ;
; -3.836 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.793      ;
; -3.831 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.788      ;
; -3.803 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.760      ;
; -3.748 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.705      ;
; -3.741 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.698      ;
; -3.734 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.058     ; 4.694      ;
; -3.701 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.058     ; 4.661      ;
; -3.674 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.631      ;
; -3.658 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.615      ;
; -3.652 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.058     ; 4.612      ;
; -3.651 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.608      ;
; -3.638 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.058     ; 4.598      ;
; -3.619 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.058     ; 4.579      ;
; -3.618 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.575      ;
; -3.595 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.552      ;
; -3.544 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.501      ;
; -3.538 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.495      ;
; -3.520 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.477      ;
; -3.520 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.477      ;
; -3.515 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.472      ;
; -3.475 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 4.341      ;
; -3.474 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 4.340      ;
; -3.442 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.399      ;
; -3.427 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.102     ; 4.343      ;
; -3.401 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 4.267      ;
; -3.399 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.102     ; 4.315      ;
; -3.353 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 4.219      ;
; -3.348 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.102     ; 4.264      ;
; -3.340 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.058     ; 4.300      ;
; -3.331 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 4.197      ;
; -3.315 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.102     ; 4.231      ;
; -3.315 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.102     ; 4.231      ;
; -3.282 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.102     ; 4.198      ;
; -3.271 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 4.137      ;
; -3.258 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.058     ; 4.218      ;
; -3.257 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.214      ;
; -3.242 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 4.108      ;
; -3.233 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 4.099      ;
; -3.199 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.020     ; 4.197      ;
; -3.178 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 4.044      ;
; -3.166 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.020     ; 4.164      ;
; -3.161 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 4.027      ;
; -3.132 ; Reg1bit:ID_EX9|Q      ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.102     ; 4.048      ;
; -3.099 ; Reg1bit:ID_EX9|Q      ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.102     ; 4.015      ;
; -3.080 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 3.946      ;
; -3.075 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 3.941      ;
; -3.016 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.102     ; 3.932      ;
; -2.968 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.149     ; 3.837      ;
; -2.954 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.102     ; 3.870      ;
; -2.935 ; Reg32bit:IF_ID2|Q[18] ; Reg4bit:ID_EX6|Q[1]            ; clock        ; clock       ; 1.000        ; -0.076     ; 3.877      ;
; -2.921 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.102     ; 3.837      ;
; -2.900 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.149     ; 3.769      ;
; -2.869 ; Reg4bit:EX_MEM3|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.047     ; 3.840      ;
; -2.848 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.152     ; 3.714      ;
; -2.836 ; Reg4bit:EX_MEM3|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.047     ; 3.807      ;
; -2.808 ; Reg4bit:MEM_WB3|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.102     ; 3.724      ;
; -2.805 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.020     ; 3.803      ;
; -2.775 ; Reg4bit:MEM_WB3|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.102     ; 3.691      ;
; -2.738 ; Reg1bit:ID_EX9|Q      ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.102     ; 3.654      ;
; -2.725 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.197     ; 3.546      ;
; -2.700 ; Reg32bit:IF_ID2|Q[21] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 1.000        ; 0.238      ; 3.956      ;
; -2.694 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.197     ; 3.515      ;
; -2.663 ; Reg32bit:IF_ID2|Q[18] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 1.000        ; -0.076     ; 3.605      ;
; -2.612 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.149     ; 3.481      ;
; -2.594 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[2] ; clock        ; clock       ; 1.000        ; -0.176     ; 3.436      ;
; -2.594 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[0] ; clock        ; clock       ; 1.000        ; -0.176     ; 3.436      ;
; -2.594 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 1.000        ; -0.176     ; 3.436      ;
; -2.594 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[3] ; clock        ; clock       ; 1.000        ; -0.176     ; 3.436      ;
; -2.525 ; Reg32bit:IF_ID2|Q[16] ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 1.000        ; -0.047     ; 3.496      ;
; -2.495 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.048     ; 3.465      ;
; -2.485 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.197     ; 3.306      ;
; -2.478 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.087     ; 3.409      ;
; -2.475 ; Reg4bit:EX_MEM3|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.047     ; 3.446      ;
; -2.449 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; -0.087     ; 3.380      ;
; -2.447 ; Reg32bit:IF_ID2|Q[18] ; Reg4bit:ID_EX6|Q[0]            ; clock        ; clock       ; 1.000        ; -0.076     ; 3.389      ;
; -2.445 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r13|Q[2] ; clock        ; clock       ; 1.000        ; -0.053     ; 3.410      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                           ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; regN:pc|Q[3]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.445 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.674      ;
; 0.461 ; Reg32bit:IF_ID2|Q[12]          ; Reg4bit:ID_EX12|Q[1]           ; clock        ; clock       ; 0.000        ; 0.049      ; 0.696      ;
; 0.461 ; Reg32bit:IF_ID2|Q[13]          ; Reg4bit:ID_EX12|Q[2]           ; clock        ; clock       ; 0.000        ; 0.049      ; 0.696      ;
; 0.501 ; regN:pc|Q[2]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.051      ; 0.738      ;
; 0.503 ; regN:pc|Q[1]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.051      ; 0.740      ;
; 0.518 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.051      ; 0.755      ;
; 0.608 ; Reg32bit:IF_ID2|Q[21]          ; Reg2bit:ID_EX10|Q[0]           ; clock        ; clock       ; 0.000        ; 0.049      ; 0.843      ;
; 0.621 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.047      ; 0.854      ;
; 0.631 ; Reg32bit:IF_ID2|Q[11]          ; Reg4bit:ID_EX12|Q[0]           ; clock        ; clock       ; 0.000        ; 0.049      ; 0.866      ;
; 0.648 ; Reg4bit:EX_MEM5|Q[0]           ; Reg4bit:MEM_WB4|Q[0]           ; clock        ; clock       ; 0.000        ; 0.048      ; 0.882      ;
; 0.667 ; Reg1bit:EX_MEM6|Q              ; Reg1bit:MEM_WB5|Q              ; clock        ; clock       ; 0.000        ; 0.049      ; 0.902      ;
; 0.718 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.047      ; 0.951      ;
; 0.723 ; regN:pc|Q[1]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.051      ; 0.960      ;
; 0.732 ; regN:pc|Q[0]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.051      ; 0.969      ;
; 0.733 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.051      ; 0.970      ;
; 0.747 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.047      ; 0.980      ;
; 0.755 ; Reg4bit:EX_MEM3|Q[0]           ; Reg4bit:MEM_WB3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.102      ; 1.043      ;
; 0.833 ; Reg4bit:ID_EX12|Q[1]           ; Reg4bit:EX_MEM5|Q[1]           ; clock        ; clock       ; 0.000        ; 0.384      ; 1.403      ;
; 0.903 ; Reg4bit:EX_MEM3|Q[1]           ; Reg4bit:MEM_WB3|Q[1]           ; clock        ; clock       ; 0.000        ; 0.197      ; 1.286      ;
; 0.929 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[0]            ; clock        ; clock       ; 0.000        ; 0.082      ; 1.197      ;
; 0.929 ; register_file:rf|regN:r15|Q[0] ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.066      ; 1.181      ;
; 0.936 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.082      ; 1.204      ;
; 0.951 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[2]            ; clock        ; clock       ; 0.000        ; 0.082      ; 1.219      ;
; 0.952 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[1]            ; clock        ; clock       ; 0.000        ; 0.082      ; 1.220      ;
; 1.012 ; Reg4bit:ID_EX11|Q[1]           ; Reg4bit:EX_MEM5|Q[3]           ; clock        ; clock       ; 0.000        ; 0.384      ; 1.582      ;
; 1.016 ; Reg4bit:EX_MEM5|Q[3]           ; Reg4bit:MEM_WB4|Q[3]           ; clock        ; clock       ; 0.000        ; 0.048      ; 1.250      ;
; 1.033 ; Reg4bit:EX_MEM5|Q[2]           ; Reg4bit:MEM_WB4|Q[2]           ; clock        ; clock       ; 0.000        ; 0.048      ; 1.267      ;
; 1.051 ; Reg4bit:EX_MEM3|Q[2]           ; Reg4bit:MEM_WB3|Q[2]           ; clock        ; clock       ; 0.000        ; 0.047      ; 1.284      ;
; 1.074 ; Reg4bit:ID_EX11|Q[1]           ; Reg4bit:EX_MEM5|Q[1]           ; clock        ; clock       ; 0.000        ; 0.384      ; 1.644      ;
; 1.076 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.082      ; 1.344      ;
; 1.087 ; regN:pc|Q[3]                   ; Reg32bit:IF_ID2|Q[18]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.320      ;
; 1.093 ; regN:pc|Q[3]                   ; Reg32bit:IF_ID2|Q[16]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.326      ;
; 1.093 ; regN:pc|Q[3]                   ; Reg32bit:IF_ID2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.047      ; 1.326      ;
; 1.106 ; Reg4bit:EX_MEM5|Q[1]           ; Reg4bit:MEM_WB4|Q[1]           ; clock        ; clock       ; 0.000        ; 0.048      ; 1.340      ;
; 1.116 ; register_file:rf|regN:r15|Q[3] ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.066      ; 1.368      ;
; 1.120 ; Reg4bit:EX_MEM3|Q[3]           ; Reg4bit:MEM_WB3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.020      ; 1.326      ;
; 1.121 ; regN:pc|Q[1]                   ; Reg32bit:IF_ID2|Q[18]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.354      ;
; 1.125 ; regN:pc|Q[1]                   ; Reg32bit:IF_ID2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.047      ; 1.358      ;
; 1.126 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 0.000        ; 0.347      ; 1.659      ;
; 1.165 ; regN:pc|Q[1]                   ; Reg32bit:IF_ID2|Q[16]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.398      ;
; 1.189 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.411      ; 1.786      ;
; 1.190 ; register_file:rf|regN:r15|Q[1] ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.066      ; 1.442      ;
; 1.198 ; Reg32bit:IF_ID2|Q[16]          ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.047      ; 1.431      ;
; 1.214 ; regN:pc|Q[0]                   ; Reg32bit:IF_ID2|Q[18]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.447      ;
; 1.217 ; regN:pc|Q[0]                   ; Reg32bit:IF_ID2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.047      ; 1.450      ;
; 1.283 ; register_file:rf|regN:r13|Q[2] ; Reg4bit:ID_EX6|Q[2]            ; clock        ; clock       ; 0.000        ; 0.026      ; 1.495      ;
; 1.292 ; regN:pc|Q[0]                   ; Reg32bit:IF_ID2|Q[16]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.525      ;
; 1.307 ; register_file:rf|regN:r5|Q[3]  ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.171      ; 1.664      ;
; 1.342 ; Reg1bit:ID_EX9|Q               ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.059      ; 1.587      ;
; 1.355 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.411      ; 1.952      ;
; 1.359 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 0.000        ; 0.411      ; 1.956      ;
; 1.372 ; Reg1bit:ID_EX14|Q              ; Reg4bit:EX_MEM5|Q[2]           ; clock        ; clock       ; 0.000        ; 0.384      ; 1.942      ;
; 1.381 ; register_file:rf|regN:r15|Q[3] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.069      ; 1.636      ;
; 1.447 ; Reg1bit:ID_EX9|Q               ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.059      ; 1.692      ;
; 1.450 ; Reg4bit:MEM_WB3|Q[1]           ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.050      ; 1.686      ;
; 1.466 ; register_file:rf|regN:r14|Q[3] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.085      ; 1.737      ;
; 1.468 ; Reg32bit:IF_ID2|Q[0]           ; Reg2bit:ID_EX10|Q[0]           ; clock        ; clock       ; 0.000        ; -0.235     ; 1.419      ;
; 1.475 ; Reg32bit:IF_ID2|Q[0]           ; Reg1bit:ID_EX14|Q              ; clock        ; clock       ; 0.000        ; -0.235     ; 1.426      ;
; 1.478 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX11|Q[1]           ; clock        ; clock       ; 0.000        ; -0.235     ; 1.429      ;
; 1.487 ; Reg1bit:ID_EX14|Q              ; Reg1bit:EX_MEM6|Q              ; clock        ; clock       ; 0.000        ; 0.433      ; 2.106      ;
; 1.495 ; register_file:rf|regN:r5|Q[0]  ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.171      ; 1.852      ;
; 1.496 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX11|Q[2]           ; clock        ; clock       ; 0.000        ; -0.235     ; 1.447      ;
; 1.503 ; Reg1bit:ID_EX14|Q              ; Reg4bit:EX_MEM5|Q[0]           ; clock        ; clock       ; 0.000        ; 0.384      ; 2.073      ;
; 1.505 ; Reg4bit:ID_EX12|Q[2]           ; Reg4bit:EX_MEM5|Q[2]           ; clock        ; clock       ; 0.000        ; 0.384      ; 2.075      ;
; 1.532 ; register_file:rf|regN:r1|Q[0]  ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.140      ; 1.858      ;
; 1.537 ; Reg32bit:IF_ID2|Q[16]          ; Reg4bit:ID_EX11|Q[0]           ; clock        ; clock       ; 0.000        ; -0.235     ; 1.488      ;
; 1.539 ; Reg4bit:MEM_WB3|Q[2]           ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.023      ; 1.748      ;
; 1.569 ; register_file:rf|regN:r1|Q[3]  ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.140      ; 1.895      ;
; 1.572 ; Reg1bit:ID_EX14|Q              ; Reg4bit:EX_MEM5|Q[1]           ; clock        ; clock       ; 0.000        ; 0.384      ; 2.142      ;
; 1.575 ; register_file:rf|regN:r15|Q[1] ; Reg4bit:ID_EX6|Q[1]            ; clock        ; clock       ; 0.000        ; 0.069      ; 1.830      ;
; 1.587 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r14|Q[3] ; clock        ; clock       ; 0.000        ; 0.150      ; 1.923      ;
; 1.589 ; register_file:rf|regN:r4|Q[1]  ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.089      ; 1.864      ;
; 1.589 ; register_file:rf|regN:r0|Q[0]  ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.083      ; 1.858      ;
; 1.590 ; register_file:rf|regN:r12|Q[2] ; Reg4bit:ID_EX6|Q[2]            ; clock        ; clock       ; 0.000        ; 0.060      ; 1.836      ;
; 1.596 ; register_file:rf|regN:r15|Q[0] ; Reg4bit:ID_EX6|Q[0]            ; clock        ; clock       ; 0.000        ; 0.069      ; 1.851      ;
; 1.621 ; Reg4bit:EX_MEM3|Q[1]           ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 0.000        ; 0.048      ; 1.855      ;
; 1.624 ; register_file:rf|regN:r1|Q[2]  ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.143      ; 1.953      ;
; 1.635 ; Reg4bit:ID_EX11|Q[2]           ; Reg4bit:EX_MEM5|Q[2]           ; clock        ; clock       ; 0.000        ; 0.384      ; 2.205      ;
; 1.640 ; regN:pc|Q[2]                   ; Reg32bit:IF_ID2|Q[12]          ; clock        ; clock       ; 0.000        ; -0.267     ; 1.559      ;
; 1.642 ; register_file:rf|regN:r11|Q[0] ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.173      ; 2.001      ;
; 1.660 ; Reg4bit:ID_EX11|Q[0]           ; Reg4bit:EX_MEM5|Q[0]           ; clock        ; clock       ; 0.000        ; 0.384      ; 2.230      ;
; 1.663 ; register_file:rf|regN:r15|Q[2] ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.069      ; 1.918      ;
; 1.669 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r5|Q[3]  ; clock        ; clock       ; 0.000        ; 0.058      ; 1.913      ;
; 1.673 ; Reg4bit:MEM_WB3|Q[1]           ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 0.000        ; -0.024     ; 1.835      ;
; 1.676 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 0.000        ; 0.114      ; 1.976      ;
; 1.684 ; Reg32bit:IF_ID2|Q[16]          ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.047      ; 1.917      ;
; 1.687 ; register_file:rf|regN:r11|Q[2] ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.176      ; 2.049      ;
; 1.688 ; register_file:rf|regN:r10|Q[3] ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.047      ; 1.921      ;
; 1.694 ; regN:pc|Q[2]                   ; Reg32bit:IF_ID2|Q[1]           ; clock        ; clock       ; 0.000        ; -0.267     ; 1.613      ;
; 1.695 ; Reg4bit:MEM_WB3|Q[0]           ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 0.000        ; 0.034      ; 1.915      ;
; 1.708 ; Reg4bit:MEM_WB3|Q[3]           ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.175      ; 2.069      ;
; 1.709 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 0.000        ; 0.023      ; 1.918      ;
; 1.735 ; register_file:rf|regN:r4|Q[2]  ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.115      ; 2.036      ;
; 1.736 ; Reg4bit:MEM_WB3|Q[0]           ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.059      ; 1.981      ;
; 1.743 ; Reg4bit:ID_EX12|Q[0]           ; Reg4bit:EX_MEM5|Q[0]           ; clock        ; clock       ; 0.000        ; 0.384      ; 2.313      ;
; 1.744 ; register_file:rf|regN:r11|Q[3] ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.173      ; 2.103      ;
; 1.750 ; regN:pc|Q[2]                   ; Reg32bit:IF_ID2|Q[13]          ; clock        ; clock       ; 0.000        ; -0.267     ; 1.669      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 209.78 MHz ; 209.78 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -3.767 ; -149.108          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.387 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -125.075                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                   ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.767 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.721      ;
; -3.730 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.684      ;
; -3.725 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.679      ;
; -3.723 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.677      ;
; -3.688 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.642      ;
; -3.681 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.635      ;
; -3.651 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.605      ;
; -3.625 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.579      ;
; -3.609 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.563      ;
; -3.583 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.059     ; 4.543      ;
; -3.583 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.537      ;
; -3.568 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.522      ;
; -3.559 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.513      ;
; -3.541 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.059     ; 4.501      ;
; -3.526 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.480      ;
; -3.517 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.471      ;
; -3.517 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.471      ;
; -3.513 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.467      ;
; -3.475 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.429      ;
; -3.471 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.425      ;
; -3.450 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.404      ;
; -3.424 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.378      ;
; -3.419 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.373      ;
; -3.408 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.362      ;
; -3.380 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.334      ;
; -3.375 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.329      ;
; -3.374 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.328      ;
; -3.337 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.291      ;
; -3.330 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.284      ;
; -3.289 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.059     ; 4.249      ;
; -3.285 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.059     ; 4.245      ;
; -3.258 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.212      ;
; -3.247 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.059     ; 4.207      ;
; -3.243 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.059     ; 4.203      ;
; -3.240 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.194      ;
; -3.230 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.184      ;
; -3.190 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.059     ; 4.150      ;
; -3.186 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.140      ;
; -3.175 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.129      ;
; -3.166 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.120      ;
; -3.128 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.082      ;
; -3.124 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.078      ;
; -3.110 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.994      ;
; -3.103 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.987      ;
; -3.057 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.011      ;
; -3.050 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 4.004      ;
; -3.045 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 3.999      ;
; -3.036 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.959      ;
; -3.031 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.915      ;
; -3.005 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.889      ;
; -2.994 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.917      ;
; -2.980 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.903      ;
; -2.948 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.832      ;
; -2.939 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.823      ;
; -2.938 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.861      ;
; -2.919 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.842      ;
; -2.897 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.781      ;
; -2.896 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.059     ; 3.856      ;
; -2.893 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.777      ;
; -2.892 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.059     ; 3.852      ;
; -2.877 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.800      ;
; -2.862 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 3.850      ;
; -2.856 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.065     ; 3.810      ;
; -2.830 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.714      ;
; -2.820 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 3.808      ;
; -2.800 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.684      ;
; -2.749 ; Reg1bit:ID_EX9|Q      ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.672      ;
; -2.707 ; Reg1bit:ID_EX9|Q      ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.630      ;
; -2.672 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.556      ;
; -2.667 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.551      ;
; -2.643 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.566      ;
; -2.616 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.129     ; 3.506      ;
; -2.594 ; Reg32bit:IF_ID2|Q[18] ; Reg4bit:ID_EX6|Q[1]            ; clock        ; clock       ; 1.000        ; -0.068     ; 3.545      ;
; -2.587 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.510      ;
; -2.576 ; Reg4bit:EX_MEM3|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.044     ; 3.551      ;
; -2.544 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.129     ; 3.434      ;
; -2.534 ; Reg4bit:EX_MEM3|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.044     ; 3.509      ;
; -2.526 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.449      ;
; -2.522 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.135     ; 3.406      ;
; -2.504 ; Reg4bit:MEM_WB3|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.427      ;
; -2.469 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 3.457      ;
; -2.462 ; Reg4bit:MEM_WB3|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.385      ;
; -2.425 ; Reg32bit:IF_ID2|Q[21] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 1.000        ; 0.224      ; 3.668      ;
; -2.384 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.169     ; 3.234      ;
; -2.384 ; Reg32bit:IF_ID2|Q[18] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 1.000        ; -0.068     ; 3.335      ;
; -2.363 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.169     ; 3.213      ;
; -2.356 ; Reg1bit:ID_EX9|Q      ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.096     ; 3.279      ;
; -2.320 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[2] ; clock        ; clock       ; 1.000        ; -0.163     ; 3.176      ;
; -2.320 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[0] ; clock        ; clock       ; 1.000        ; -0.163     ; 3.176      ;
; -2.320 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 1.000        ; -0.163     ; 3.176      ;
; -2.320 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[3] ; clock        ; clock       ; 1.000        ; -0.163     ; 3.176      ;
; -2.318 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.129     ; 3.208      ;
; -2.274 ; Reg32bit:IF_ID2|Q[16] ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 1.000        ; -0.046     ; 3.247      ;
; -2.228 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.083     ; 3.164      ;
; -2.196 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; -0.076     ; 3.139      ;
; -2.196 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r13|Q[2] ; clock        ; clock       ; 1.000        ; -0.050     ; 3.165      ;
; -2.193 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; -0.099     ; 3.113      ;
; -2.185 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.044     ; 3.160      ;
; -2.183 ; Reg4bit:EX_MEM3|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.044     ; 3.158      ;
; -2.177 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.169     ; 3.027      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; regN:pc|Q[3]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.398 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.608      ;
; 0.423 ; Reg32bit:IF_ID2|Q[12]          ; Reg4bit:ID_EX12|Q[1]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.639      ;
; 0.423 ; Reg32bit:IF_ID2|Q[13]          ; Reg4bit:ID_EX12|Q[2]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.639      ;
; 0.453 ; regN:pc|Q[2]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.669      ;
; 0.455 ; regN:pc|Q[1]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.671      ;
; 0.475 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.691      ;
; 0.555 ; Reg32bit:IF_ID2|Q[21]          ; Reg2bit:ID_EX10|Q[0]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.771      ;
; 0.558 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.046      ; 0.775      ;
; 0.575 ; Reg32bit:IF_ID2|Q[11]          ; Reg4bit:ID_EX12|Q[0]           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.791      ;
; 0.591 ; Reg4bit:EX_MEM5|Q[0]           ; Reg4bit:MEM_WB4|Q[0]           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.806      ;
; 0.609 ; Reg1bit:EX_MEM6|Q              ; Reg1bit:MEM_WB5|Q              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.825      ;
; 0.652 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.046      ; 0.869      ;
; 0.660 ; regN:pc|Q[1]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.876      ;
; 0.673 ; regN:pc|Q[0]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.889      ;
; 0.674 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.890      ;
; 0.675 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.046      ; 0.892      ;
; 0.696 ; Reg4bit:EX_MEM3|Q[0]           ; Reg4bit:MEM_WB3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.096      ; 0.963      ;
; 0.733 ; Reg4bit:ID_EX12|Q[1]           ; Reg4bit:EX_MEM5|Q[1]           ; clock        ; clock       ; 0.000        ; 0.360      ; 1.264      ;
; 0.809 ; register_file:rf|regN:r15|Q[0] ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.070      ; 1.050      ;
; 0.851 ; Reg4bit:EX_MEM3|Q[1]           ; Reg4bit:MEM_WB3|Q[1]           ; clock        ; clock       ; 0.000        ; 0.169      ; 1.191      ;
; 0.853 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[0]            ; clock        ; clock       ; 0.000        ; 0.080      ; 1.104      ;
; 0.861 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.080      ; 1.112      ;
; 0.870 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[2]            ; clock        ; clock       ; 0.000        ; 0.080      ; 1.121      ;
; 0.875 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[1]            ; clock        ; clock       ; 0.000        ; 0.080      ; 1.126      ;
; 0.922 ; Reg4bit:ID_EX11|Q[1]           ; Reg4bit:EX_MEM5|Q[3]           ; clock        ; clock       ; 0.000        ; 0.360      ; 1.453      ;
; 0.939 ; Reg4bit:ID_EX11|Q[1]           ; Reg4bit:EX_MEM5|Q[1]           ; clock        ; clock       ; 0.000        ; 0.360      ; 1.470      ;
; 0.941 ; Reg4bit:EX_MEM5|Q[3]           ; Reg4bit:MEM_WB4|Q[3]           ; clock        ; clock       ; 0.000        ; 0.044      ; 1.156      ;
; 0.948 ; Reg4bit:EX_MEM5|Q[2]           ; Reg4bit:MEM_WB4|Q[2]           ; clock        ; clock       ; 0.000        ; 0.044      ; 1.163      ;
; 0.958 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.080      ; 1.209      ;
; 0.969 ; Reg4bit:EX_MEM3|Q[2]           ; Reg4bit:MEM_WB3|Q[2]           ; clock        ; clock       ; 0.000        ; 0.044      ; 1.184      ;
; 0.995 ; regN:pc|Q[3]                   ; Reg32bit:IF_ID2|Q[18]          ; clock        ; clock       ; 0.000        ; 0.044      ; 1.210      ;
; 1.000 ; regN:pc|Q[3]                   ; Reg32bit:IF_ID2|Q[16]          ; clock        ; clock       ; 0.000        ; 0.044      ; 1.215      ;
; 1.002 ; regN:pc|Q[3]                   ; Reg32bit:IF_ID2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.044      ; 1.217      ;
; 1.007 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 0.000        ; 0.329      ; 1.507      ;
; 1.008 ; Reg4bit:EX_MEM5|Q[1]           ; Reg4bit:MEM_WB4|Q[1]           ; clock        ; clock       ; 0.000        ; 0.044      ; 1.223      ;
; 1.011 ; regN:pc|Q[1]                   ; Reg32bit:IF_ID2|Q[18]          ; clock        ; clock       ; 0.000        ; 0.044      ; 1.226      ;
; 1.014 ; regN:pc|Q[1]                   ; Reg32bit:IF_ID2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.044      ; 1.229      ;
; 1.014 ; Reg4bit:EX_MEM3|Q[3]           ; Reg4bit:MEM_WB3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.031      ; 1.216      ;
; 1.027 ; register_file:rf|regN:r15|Q[3] ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.070      ; 1.268      ;
; 1.059 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.376      ; 1.606      ;
; 1.083 ; regN:pc|Q[1]                   ; Reg32bit:IF_ID2|Q[16]          ; clock        ; clock       ; 0.000        ; 0.044      ; 1.298      ;
; 1.093 ; regN:pc|Q[0]                   ; Reg32bit:IF_ID2|Q[18]          ; clock        ; clock       ; 0.000        ; 0.044      ; 1.308      ;
; 1.094 ; register_file:rf|regN:r15|Q[1] ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.070      ; 1.335      ;
; 1.096 ; Reg32bit:IF_ID2|Q[16]          ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.046      ; 1.313      ;
; 1.097 ; regN:pc|Q[0]                   ; Reg32bit:IF_ID2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.044      ; 1.312      ;
; 1.129 ; register_file:rf|regN:r13|Q[2] ; Reg4bit:ID_EX6|Q[2]            ; clock        ; clock       ; 0.000        ; 0.034      ; 1.334      ;
; 1.157 ; regN:pc|Q[0]                   ; Reg32bit:IF_ID2|Q[16]          ; clock        ; clock       ; 0.000        ; 0.044      ; 1.372      ;
; 1.197 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.376      ; 1.744      ;
; 1.202 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 0.000        ; 0.376      ; 1.749      ;
; 1.220 ; Reg1bit:ID_EX9|Q               ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.445      ;
; 1.223 ; Reg1bit:ID_EX14|Q              ; Reg4bit:EX_MEM5|Q[2]           ; clock        ; clock       ; 0.000        ; 0.360      ; 1.754      ;
; 1.224 ; register_file:rf|regN:r5|Q[3]  ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.151      ; 1.546      ;
; 1.243 ; register_file:rf|regN:r15|Q[3] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.076      ; 1.490      ;
; 1.298 ; register_file:rf|regN:r14|Q[3] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.084      ; 1.553      ;
; 1.309 ; Reg1bit:ID_EX9|Q               ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.534      ;
; 1.324 ; Reg4bit:MEM_WB3|Q[1]           ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.042      ; 1.537      ;
; 1.325 ; register_file:rf|regN:r5|Q[0]  ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.151      ; 1.647      ;
; 1.326 ; Reg1bit:ID_EX14|Q              ; Reg1bit:EX_MEM6|Q              ; clock        ; clock       ; 0.000        ; 0.397      ; 1.894      ;
; 1.330 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX11|Q[1]           ; clock        ; clock       ; 0.000        ; -0.218     ; 1.283      ;
; 1.342 ; Reg1bit:ID_EX14|Q              ; Reg4bit:EX_MEM5|Q[0]           ; clock        ; clock       ; 0.000        ; 0.360      ; 1.873      ;
; 1.347 ; Reg32bit:IF_ID2|Q[0]           ; Reg2bit:ID_EX10|Q[0]           ; clock        ; clock       ; 0.000        ; -0.218     ; 1.300      ;
; 1.349 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX11|Q[2]           ; clock        ; clock       ; 0.000        ; -0.218     ; 1.302      ;
; 1.354 ; Reg32bit:IF_ID2|Q[0]           ; Reg1bit:ID_EX14|Q              ; clock        ; clock       ; 0.000        ; -0.218     ; 1.307      ;
; 1.370 ; Reg4bit:MEM_WB3|Q[2]           ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.024      ; 1.565      ;
; 1.372 ; register_file:rf|regN:r1|Q[0]  ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.123      ; 1.666      ;
; 1.382 ; Reg1bit:ID_EX14|Q              ; Reg4bit:EX_MEM5|Q[1]           ; clock        ; clock       ; 0.000        ; 0.360      ; 1.913      ;
; 1.384 ; Reg4bit:ID_EX12|Q[2]           ; Reg4bit:EX_MEM5|Q[2]           ; clock        ; clock       ; 0.000        ; 0.360      ; 1.915      ;
; 1.389 ; Reg32bit:IF_ID2|Q[16]          ; Reg4bit:ID_EX11|Q[0]           ; clock        ; clock       ; 0.000        ; -0.218     ; 1.342      ;
; 1.393 ; register_file:rf|regN:r1|Q[3]  ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.123      ; 1.687      ;
; 1.398 ; register_file:rf|regN:r15|Q[0] ; Reg4bit:ID_EX6|Q[0]            ; clock        ; clock       ; 0.000        ; 0.076      ; 1.645      ;
; 1.399 ; register_file:rf|regN:r4|Q[1]  ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.087      ; 1.657      ;
; 1.400 ; register_file:rf|regN:r15|Q[1] ; Reg4bit:ID_EX6|Q[1]            ; clock        ; clock       ; 0.000        ; 0.076      ; 1.647      ;
; 1.402 ; register_file:rf|regN:r12|Q[2] ; Reg4bit:ID_EX6|Q[2]            ; clock        ; clock       ; 0.000        ; 0.067      ; 1.640      ;
; 1.430 ; register_file:rf|regN:r0|Q[0]  ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.077      ; 1.678      ;
; 1.437 ; register_file:rf|regN:r1|Q[2]  ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.129      ; 1.737      ;
; 1.458 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r14|Q[3] ; clock        ; clock       ; 0.000        ; 0.128      ; 1.757      ;
; 1.481 ; Reg4bit:MEM_WB3|Q[1]           ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 0.000        ; -0.013     ; 1.639      ;
; 1.481 ; Reg4bit:EX_MEM3|Q[1]           ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 0.000        ; 0.044      ; 1.696      ;
; 1.488 ; Reg4bit:ID_EX11|Q[2]           ; Reg4bit:EX_MEM5|Q[2]           ; clock        ; clock       ; 0.000        ; 0.360      ; 2.019      ;
; 1.494 ; register_file:rf|regN:r15|Q[2] ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.076      ; 1.741      ;
; 1.496 ; register_file:rf|regN:r11|Q[2] ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.163      ; 1.830      ;
; 1.498 ; regN:pc|Q[2]                   ; Reg32bit:IF_ID2|Q[12]          ; clock        ; clock       ; 0.000        ; -0.248     ; 1.421      ;
; 1.498 ; Reg32bit:IF_ID2|Q[16]          ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.046      ; 1.715      ;
; 1.499 ; register_file:rf|regN:r11|Q[0] ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.157      ; 1.827      ;
; 1.504 ; Reg4bit:ID_EX11|Q[0]           ; Reg4bit:EX_MEM5|Q[0]           ; clock        ; clock       ; 0.000        ; 0.360      ; 2.035      ;
; 1.511 ; Reg4bit:MEM_WB3|Q[0]           ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 0.000        ; 0.034      ; 1.716      ;
; 1.511 ; register_file:rf|regN:r10|Q[3] ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.045      ; 1.727      ;
; 1.525 ; Reg4bit:MEM_WB3|Q[3]           ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.148      ; 1.844      ;
; 1.528 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r5|Q[3]  ; clock        ; clock       ; 0.000        ; 0.052      ; 1.751      ;
; 1.547 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 0.000        ; 0.094      ; 1.812      ;
; 1.549 ; regN:pc|Q[2]                   ; Reg32bit:IF_ID2|Q[1]           ; clock        ; clock       ; 0.000        ; -0.248     ; 1.472      ;
; 1.557 ; Reg4bit:MEM_WB3|Q[1]           ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 0.000        ; -0.048     ; 1.680      ;
; 1.560 ; register_file:rf|regN:r4|Q[2]  ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.113      ; 1.844      ;
; 1.561 ; Reg4bit:MEM_WB3|Q[0]           ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.786      ;
; 1.566 ; register_file:rf|regN:r11|Q[3] ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.157      ; 1.894      ;
; 1.567 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 0.000        ; 0.017      ; 1.755      ;
; 1.577 ; Reg4bit:ID_EX12|Q[0]           ; Reg4bit:EX_MEM5|Q[0]           ; clock        ; clock       ; 0.000        ; 0.360      ; 2.108      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.581 ; -44.489           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.201 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -109.519                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                   ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.581 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.557      ;
; -1.572 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.548      ;
; -1.522 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.498      ;
; -1.513 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.489      ;
; -1.509 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.485      ;
; -1.500 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.476      ;
; -1.478 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.028     ; 2.457      ;
; -1.471 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.447      ;
; -1.469 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.028     ; 2.448      ;
; -1.462 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.438      ;
; -1.445 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.421      ;
; -1.437 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.413      ;
; -1.436 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.412      ;
; -1.428 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.404      ;
; -1.426 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.402      ;
; -1.417 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.393      ;
; -1.400 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.376      ;
; -1.397 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.373      ;
; -1.391 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.367      ;
; -1.391 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.367      ;
; -1.388 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.364      ;
; -1.375 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.351      ;
; -1.374 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.350      ;
; -1.374 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.350      ;
; -1.366 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.342      ;
; -1.365 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.341      ;
; -1.365 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.341      ;
; -1.332 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.308      ;
; -1.319 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.295      ;
; -1.317 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.028     ; 2.296      ;
; -1.308 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.028     ; 2.287      ;
; -1.293 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.028     ; 2.272      ;
; -1.288 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.028     ; 2.267      ;
; -1.284 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.028     ; 2.263      ;
; -1.281 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.257      ;
; -1.255 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.231      ;
; -1.247 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.223      ;
; -1.236 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.212      ;
; -1.235 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.211      ;
; -1.226 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.202      ;
; -1.210 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.186      ;
; -1.207 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.183      ;
; -1.193 ; Reg4bit:ID_EX6|Q[0]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 2.111      ;
; -1.185 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.161      ;
; -1.184 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.160      ;
; -1.184 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.160      ;
; -1.180 ; Reg4bit:EX_MEM5|Q[1]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 2.098      ;
; -1.142 ; Reg4bit:ID_EX6|Q[3]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 2.060      ;
; -1.127 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.047     ; 2.087      ;
; -1.127 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.028     ; 2.106      ;
; -1.123 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.047     ; 2.083      ;
; -1.118 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.047     ; 2.078      ;
; -1.116 ; Reg4bit:EX_MEM5|Q[0]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 2.034      ;
; -1.114 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.047     ; 2.074      ;
; -1.108 ; Reg4bit:MEM_WB4|Q[1]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 2.026      ;
; -1.103 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.028     ; 2.082      ;
; -1.102 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.047     ; 2.062      ;
; -1.097 ; Reg4bit:EX_MEM5|Q[2]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 2.015      ;
; -1.093 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.047     ; 2.053      ;
; -1.074 ; Reg4bit:MEM_WB4|Q[0]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 1.992      ;
; -1.051 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.058      ;
; -1.046 ; Reg4bit:ID_EX6|Q[1]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 1.964      ;
; -1.045 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.021      ;
; -1.045 ; Reg4bit:ID_EX6|Q[2]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 1.963      ;
; -1.045 ; Reg4bit:MEM_WB4|Q[3]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 1.963      ;
; -1.042 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.049      ;
; -1.022 ; Reg4bit:MEM_WB4|Q[2]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 1.940      ;
; -1.021 ; Reg1bit:ID_EX9|Q      ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.981      ;
; -1.019 ; Reg4bit:ID_EX7|Q[2]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 1.937      ;
; -1.012 ; Reg1bit:ID_EX9|Q      ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.972      ;
; -0.971 ; Reg4bit:ID_EX7|Q[0]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.086     ; 1.892      ;
; -0.969 ; Reg32bit:IF_ID2|Q[18] ; Reg4bit:ID_EX6|Q[1]            ; clock        ; clock       ; 1.000        ; -0.036     ; 1.940      ;
; -0.939 ; Reg4bit:ID_EX7|Q[3]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.086     ; 1.860      ;
; -0.937 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.897      ;
; -0.933 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.893      ;
; -0.912 ; Reg4bit:MEM_WB3|Q[0]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.872      ;
; -0.906 ; Reg4bit:EX_MEM3|Q[0]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.024     ; 1.889      ;
; -0.897 ; Reg4bit:EX_MEM3|Q[0]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.024     ; 1.880      ;
; -0.883 ; Reg4bit:MEM_WB3|Q[1]  ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.843      ;
; -0.878 ; Reg4bit:EX_MEM5|Q[3]  ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.089     ; 1.796      ;
; -0.874 ; Reg4bit:MEM_WB3|Q[1]  ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.834      ;
; -0.861 ; Reg4bit:EX_MEM3|Q[1]  ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; 0.000      ; 1.868      ;
; -0.858 ; Reg32bit:IF_ID2|Q[21] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 1.000        ; 0.132      ; 1.997      ;
; -0.851 ; Reg32bit:IF_ID2|Q[18] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 1.000        ; -0.036     ; 1.822      ;
; -0.831 ; Reg1bit:ID_EX9|Q      ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.791      ;
; -0.823 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[2] ; clock        ; clock       ; 1.000        ; -0.111     ; 1.719      ;
; -0.823 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[0] ; clock        ; clock       ; 1.000        ; -0.111     ; 1.719      ;
; -0.823 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 1.000        ; -0.111     ; 1.719      ;
; -0.823 ; Reg4bit:MEM_WB4|Q[1]  ; register_file:rf|regN:r11|Q[3] ; clock        ; clock       ; 1.000        ; -0.111     ; 1.719      ;
; -0.800 ; Reg1bit:MEM_WB5|Q     ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.107     ; 1.700      ;
; -0.796 ; Reg1bit:EX_MEM6|Q     ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.107     ; 1.696      ;
; -0.790 ; Reg32bit:IF_ID2|Q[16] ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 1.000        ; -0.024     ; 1.773      ;
; -0.786 ; Reg4bit:ID_EX7|Q[1]   ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 1.000        ; -0.086     ; 1.707      ;
; -0.762 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; -0.057     ; 1.712      ;
; -0.761 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; -0.054     ; 1.714      ;
; -0.748 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; -0.050     ; 1.705      ;
; -0.747 ; Reg4bit:MEM_WB3|Q[2]  ; register_file:rf|regN:r13|Q[2] ; clock        ; clock       ; 1.000        ; -0.039     ; 1.715      ;
; -0.740 ; Reg1bit:MEM_WB5|Q     ; register_file:rf|regN:r11|Q[0] ; clock        ; clock       ; 1.000        ; -0.129     ; 1.618      ;
; -0.740 ; Reg1bit:MEM_WB5|Q     ; register_file:rf|regN:r11|Q[1] ; clock        ; clock       ; 1.000        ; -0.129     ; 1.618      ;
; -0.740 ; Reg1bit:MEM_WB5|Q     ; register_file:rf|regN:r11|Q[2] ; clock        ; clock       ; 1.000        ; -0.129     ; 1.618      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; regN:pc|Q[3]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.204 ; Reg32bit:IF_ID2|Q[12]          ; Reg4bit:ID_EX12|Q[1]           ; clock        ; clock       ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; Reg32bit:IF_ID2|Q[13]          ; Reg4bit:ID_EX12|Q[2]           ; clock        ; clock       ; 0.000        ; 0.026      ; 0.314      ;
; 0.208 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.314      ;
; 0.232 ; regN:pc|Q[2]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.340      ;
; 0.235 ; regN:pc|Q[1]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.343      ;
; 0.248 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.356      ;
; 0.274 ; Reg32bit:IF_ID2|Q[21]          ; Reg2bit:ID_EX10|Q[0]           ; clock        ; clock       ; 0.000        ; 0.026      ; 0.384      ;
; 0.277 ; Reg32bit:IF_ID2|Q[11]          ; Reg4bit:ID_EX12|Q[0]           ; clock        ; clock       ; 0.000        ; 0.026      ; 0.387      ;
; 0.288 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.024      ; 0.396      ;
; 0.290 ; Reg4bit:EX_MEM5|Q[0]           ; Reg4bit:MEM_WB4|Q[0]           ; clock        ; clock       ; 0.000        ; 0.023      ; 0.397      ;
; 0.300 ; Reg1bit:EX_MEM6|Q              ; Reg1bit:MEM_WB5|Q              ; clock        ; clock       ; 0.000        ; 0.024      ; 0.408      ;
; 0.330 ; Reg4bit:EX_MEM3|Q[0]           ; Reg4bit:MEM_WB3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.047      ; 0.461      ;
; 0.333 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.024      ; 0.441      ;
; 0.338 ; regN:pc|Q[1]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.446      ;
; 0.345 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.024      ; 0.453      ;
; 0.347 ; regN:pc|Q[0]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.455      ;
; 0.347 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.455      ;
; 0.357 ; Reg4bit:ID_EX12|Q[1]           ; Reg4bit:EX_MEM5|Q[1]           ; clock        ; clock       ; 0.000        ; 0.204      ; 0.645      ;
; 0.386 ; Reg4bit:EX_MEM3|Q[1]           ; Reg4bit:MEM_WB3|Q[1]           ; clock        ; clock       ; 0.000        ; 0.107      ; 0.577      ;
; 0.413 ; register_file:rf|regN:r15|Q[0] ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.043      ; 0.540      ;
; 0.414 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[0]            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.540      ;
; 0.421 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.547      ;
; 0.425 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[2]            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.551      ;
; 0.426 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX6|Q[1]            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.552      ;
; 0.433 ; Reg4bit:ID_EX11|Q[1]           ; Reg4bit:EX_MEM5|Q[3]           ; clock        ; clock       ; 0.000        ; 0.204      ; 0.721      ;
; 0.448 ; Reg4bit:EX_MEM5|Q[3]           ; Reg4bit:MEM_WB4|Q[3]           ; clock        ; clock       ; 0.000        ; 0.023      ; 0.555      ;
; 0.454 ; Reg4bit:EX_MEM5|Q[2]           ; Reg4bit:MEM_WB4|Q[2]           ; clock        ; clock       ; 0.000        ; 0.023      ; 0.561      ;
; 0.462 ; Reg4bit:EX_MEM3|Q[2]           ; Reg4bit:MEM_WB3|Q[2]           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.570      ;
; 0.467 ; regN:pc|Q[3]                   ; Reg32bit:IF_ID2|Q[18]          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.593      ;
; 0.471 ; Reg4bit:ID_EX11|Q[1]           ; Reg4bit:EX_MEM5|Q[1]           ; clock        ; clock       ; 0.000        ; 0.204      ; 0.759      ;
; 0.472 ; regN:pc|Q[3]                   ; Reg32bit:IF_ID2|Q[16]          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.598      ;
; 0.473 ; regN:pc|Q[3]                   ; Reg32bit:IF_ID2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.042      ; 0.599      ;
; 0.482 ; Reg4bit:EX_MEM5|Q[1]           ; Reg4bit:MEM_WB4|Q[1]           ; clock        ; clock       ; 0.000        ; 0.023      ; 0.589      ;
; 0.486 ; register_file:rf|regN:r15|Q[3] ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.043      ; 0.613      ;
; 0.491 ; regN:pc|Q[1]                   ; Reg32bit:IF_ID2|Q[18]          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.617      ;
; 0.495 ; regN:pc|Q[1]                   ; Reg32bit:IF_ID2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.042      ; 0.621      ;
; 0.498 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.624      ;
; 0.502 ; Reg4bit:EX_MEM3|Q[3]           ; Reg4bit:MEM_WB3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.586      ;
; 0.505 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 0.000        ; 0.175      ; 0.764      ;
; 0.517 ; regN:pc|Q[1]                   ; Reg32bit:IF_ID2|Q[16]          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.643      ;
; 0.522 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.217      ; 0.823      ;
; 0.525 ; register_file:rf|regN:r15|Q[1] ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.043      ; 0.652      ;
; 0.528 ; regN:pc|Q[0]                   ; Reg32bit:IF_ID2|Q[18]          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.654      ;
; 0.531 ; regN:pc|Q[0]                   ; Reg32bit:IF_ID2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.042      ; 0.657      ;
; 0.547 ; Reg32bit:IF_ID2|Q[16]          ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.024      ; 0.655      ;
; 0.563 ; register_file:rf|regN:r5|Q[3]  ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.103      ; 0.750      ;
; 0.565 ; regN:pc|Q[0]                   ; Reg32bit:IF_ID2|Q[16]          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.691      ;
; 0.574 ; register_file:rf|regN:r13|Q[2] ; Reg4bit:ID_EX6|Q[2]            ; clock        ; clock       ; 0.000        ; 0.026      ; 0.684      ;
; 0.594 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.217      ; 0.895      ;
; 0.595 ; Reg2bit:ID_EX10|Q[0]           ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 0.000        ; 0.217      ; 0.896      ;
; 0.601 ; Reg1bit:ID_EX9|Q               ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.033      ; 0.718      ;
; 0.601 ; register_file:rf|regN:r15|Q[3] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.046      ; 0.731      ;
; 0.611 ; Reg1bit:ID_EX14|Q              ; Reg4bit:EX_MEM5|Q[2]           ; clock        ; clock       ; 0.000        ; 0.204      ; 0.899      ;
; 0.631 ; register_file:rf|regN:r14|Q[3] ; Reg4bit:ID_EX6|Q[3]            ; clock        ; clock       ; 0.000        ; 0.069      ; 0.784      ;
; 0.647 ; Reg1bit:ID_EX9|Q               ; Reg4bit:EX_MEM3|Q[3]           ; clock        ; clock       ; 0.000        ; 0.033      ; 0.764      ;
; 0.647 ; Reg4bit:MEM_WB3|Q[1]           ; register_file:rf|regN:r15|Q[1] ; clock        ; clock       ; 0.000        ; 0.017      ; 0.748      ;
; 0.654 ; Reg4bit:ID_EX12|Q[2]           ; Reg4bit:EX_MEM5|Q[2]           ; clock        ; clock       ; 0.000        ; 0.204      ; 0.942      ;
; 0.655 ; register_file:rf|regN:r1|Q[0]  ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.093      ; 0.832      ;
; 0.660 ; Reg1bit:ID_EX14|Q              ; Reg1bit:EX_MEM6|Q              ; clock        ; clock       ; 0.000        ; 0.224      ; 0.968      ;
; 0.668 ; register_file:rf|regN:r5|Q[0]  ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.103      ; 0.855      ;
; 0.681 ; register_file:rf|regN:r1|Q[3]  ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.093      ; 0.858      ;
; 0.684 ; Reg1bit:ID_EX14|Q              ; Reg4bit:EX_MEM5|Q[0]           ; clock        ; clock       ; 0.000        ; 0.204      ; 0.972      ;
; 0.686 ; register_file:rf|regN:r15|Q[1] ; Reg4bit:ID_EX6|Q[1]            ; clock        ; clock       ; 0.000        ; 0.046      ; 0.816      ;
; 0.694 ; register_file:rf|regN:r15|Q[0] ; Reg4bit:ID_EX6|Q[0]            ; clock        ; clock       ; 0.000        ; 0.046      ; 0.824      ;
; 0.700 ; register_file:rf|regN:r1|Q[2]  ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.096      ; 0.880      ;
; 0.707 ; Reg32bit:IF_ID2|Q[0]           ; Reg2bit:ID_EX10|Q[0]           ; clock        ; clock       ; 0.000        ; -0.129     ; 0.662      ;
; 0.707 ; Reg32bit:IF_ID2|Q[0]           ; Reg4bit:ID_EX11|Q[1]           ; clock        ; clock       ; 0.000        ; -0.129     ; 0.662      ;
; 0.713 ; Reg4bit:MEM_WB3|Q[2]           ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.012      ; 0.809      ;
; 0.713 ; Reg32bit:IF_ID2|Q[18]          ; Reg4bit:ID_EX11|Q[2]           ; clock        ; clock       ; 0.000        ; -0.129     ; 0.668      ;
; 0.713 ; register_file:rf|regN:r12|Q[2] ; Reg4bit:ID_EX6|Q[2]            ; clock        ; clock       ; 0.000        ; 0.041      ; 0.838      ;
; 0.714 ; Reg32bit:IF_ID2|Q[0]           ; Reg1bit:ID_EX14|Q              ; clock        ; clock       ; 0.000        ; -0.129     ; 0.669      ;
; 0.714 ; register_file:rf|regN:r11|Q[0] ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.108      ; 0.906      ;
; 0.715 ; Reg1bit:ID_EX14|Q              ; Reg4bit:EX_MEM5|Q[1]           ; clock        ; clock       ; 0.000        ; 0.204      ; 1.003      ;
; 0.718 ; Reg4bit:ID_EX11|Q[2]           ; Reg4bit:EX_MEM5|Q[2]           ; clock        ; clock       ; 0.000        ; 0.204      ; 1.006      ;
; 0.721 ; register_file:rf|regN:r0|Q[0]  ; Reg4bit:ID_EX7|Q[0]            ; clock        ; clock       ; 0.000        ; 0.041      ; 0.846      ;
; 0.725 ; register_file:rf|regN:r11|Q[2] ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.111      ; 0.920      ;
; 0.729 ; Reg4bit:ID_EX11|Q[0]           ; Reg4bit:EX_MEM5|Q[0]           ; clock        ; clock       ; 0.000        ; 0.204      ; 1.017      ;
; 0.730 ; Reg32bit:IF_ID2|Q[16]          ; Reg4bit:ID_EX11|Q[0]           ; clock        ; clock       ; 0.000        ; -0.129     ; 0.685      ;
; 0.730 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r4|Q[3]  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.884      ;
; 0.731 ; register_file:rf|regN:r4|Q[1]  ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.043      ; 0.858      ;
; 0.736 ; register_file:rf|regN:r15|Q[2] ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.046      ; 0.866      ;
; 0.741 ; Reg4bit:EX_MEM3|Q[1]           ; Reg4bit:EX_MEM3|Q[1]           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.849      ;
; 0.743 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r14|Q[3] ; clock        ; clock       ; 0.000        ; 0.060      ; 0.887      ;
; 0.755 ; regN:pc|Q[2]                   ; Reg32bit:IF_ID2|Q[12]          ; clock        ; clock       ; 0.000        ; -0.126     ; 0.713      ;
; 0.758 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r5|Q[3]  ; clock        ; clock       ; 0.000        ; 0.021      ; 0.863      ;
; 0.762 ; register_file:rf|regN:r11|Q[3] ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.108      ; 0.954      ;
; 0.762 ; Reg4bit:MEM_WB3|Q[3]           ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.100      ; 0.946      ;
; 0.773 ; register_file:rf|regN:r10|Q[3] ; Reg4bit:ID_EX7|Q[3]            ; clock        ; clock       ; 0.000        ; 0.029      ; 0.886      ;
; 0.773 ; Reg4bit:ID_EX12|Q[0]           ; Reg4bit:EX_MEM5|Q[0]           ; clock        ; clock       ; 0.000        ; 0.204      ; 1.061      ;
; 0.777 ; register_file:rf|regN:r4|Q[2]  ; Reg4bit:ID_EX7|Q[2]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.918      ;
; 0.777 ; Reg32bit:IF_ID2|Q[16]          ; Reg4bit:ID_EX7|Q[1]            ; clock        ; clock       ; 0.000        ; 0.024      ; 0.885      ;
; 0.777 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 0.000        ; 0.006      ; 0.867      ;
; 0.778 ; regN:pc|Q[2]                   ; Reg32bit:IF_ID2|Q[1]           ; clock        ; clock       ; 0.000        ; -0.126     ; 0.736      ;
; 0.778 ; Reg4bit:MEM_WB3|Q[1]           ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 0.000        ; -0.026     ; 0.836      ;
; 0.787 ; Reg4bit:MEM_WB3|Q[3]           ; register_file:rf|regN:r13|Q[3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.974      ;
; 0.792 ; Reg4bit:ID_EX6|Q[2]            ; Reg4bit:EX_MEM3|Q[2]           ; clock        ; clock       ; 0.000        ; 0.052      ; 0.928      ;
; 0.800 ; Reg4bit:MEM_WB3|Q[0]           ; Reg4bit:EX_MEM3|Q[0]           ; clock        ; clock       ; 0.000        ; 0.033      ; 0.917      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.225   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.225   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -169.16  ; 0.0   ; 0.0      ; 0.0     ; -125.075            ;
;  clock           ; -169.160 ; 0.000 ; N/A      ; N/A     ; -125.075            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; current_pc[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1455     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1455     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; current_pc[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; current_pc[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_pc[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Apr 23 09:10:26 2024
Info: Command: quartus_sta add_isa -c add_isa
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'add_isa.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.225
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.225            -169.160 clock 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.440               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -125.075 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.767
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.767            -149.108 clock 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -125.075 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.581
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.581             -44.489 clock 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.201               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -109.519 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4996 megabytes
    Info: Processing ended: Tue Apr 23 09:10:28 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


