`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 07/07/2020 07:46:28 AM
// Design Name: 
// Module Name: lab7_1_1
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module lab7_1_1(
    input [7:0] Port_A_in,
    output [7:0] Port_A
    );
    
    assign Port_A = Port_A_in;
    
endmodule
