<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="3"/>
      <a name="incoming" val="3"/>
    </tool>
    <tool name="Probe">
      <a name="facing" val="south"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="AND Gate">
      <a name="facing" val="north"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="Counter">
      <a name="width" val="4"/>
      <a name="max" val="0xf"/>
    </tool>
    <tool name="Shift Register">
      <a name="length" val="4"/>
    </tool>
    <tool name="RAM">
      <a name="addrWidth" val="4"/>
      <a name="dataWidth" val="4"/>
      <a name="bus" val="asynch"/>
    </tool>
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="left"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="transfer with J-K"/>
  <options>
    <a name="gateUndefined" val="error"/>
    <a name="simlimit" val="2000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="left"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate">
      <a name="size" val="20"/>
    </tool>
    <tool lib="1" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool lib="1" name="OR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool lib="1" name="NAND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool lib="1" name="NOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool lib="1" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool lib="1" name="XNOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool lib="1" name="Controlled Buffer"/>
  </toolbar>
  <circuit name="transfer with J-K">
    <a name="circuit" val="transfer with J-K"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(480,320)" to="(520,320)"/>
    <wire from="(460,190)" to="(460,200)"/>
    <wire from="(520,280)" to="(520,320)"/>
    <wire from="(500,280)" to="(500,300)"/>
    <wire from="(500,210)" to="(500,240)"/>
    <wire from="(390,200)" to="(390,300)"/>
    <wire from="(310,180)" to="(390,180)"/>
    <wire from="(420,180)" to="(420,290)"/>
    <wire from="(390,180)" to="(420,180)"/>
    <wire from="(460,280)" to="(460,290)"/>
    <wire from="(460,200)" to="(460,210)"/>
    <wire from="(350,320)" to="(480,320)"/>
    <wire from="(500,240)" to="(510,240)"/>
    <wire from="(390,300)" to="(500,300)"/>
    <wire from="(310,200)" to="(390,200)"/>
    <wire from="(390,170)" to="(390,180)"/>
    <wire from="(480,280)" to="(480,320)"/>
    <wire from="(460,190)" to="(470,190)"/>
    <wire from="(460,200)" to="(470,200)"/>
    <wire from="(480,210)" to="(480,240)"/>
    <wire from="(420,290)" to="(460,290)"/>
    <wire from="(460,180)" to="(460,190)"/>
    <wire from="(510,240)" to="(510,250)"/>
    <wire from="(510,180)" to="(550,180)"/>
    <wire from="(470,240)" to="(470,250)"/>
    <wire from="(470,240)" to="(480,240)"/>
    <wire from="(460,180)" to="(470,180)"/>
    <comp lib="1" loc="(510,250)" name="AND Gate">
      <a name="facing" val="north"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="4" loc="(510,180)" name="J-K Flip-Flop"/>
    <comp lib="0" loc="(460,210)" name="Ground"/>
    <comp lib="1" loc="(470,250)" name="AND Gate">
      <a name="facing" val="north"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="5" loc="(350,320)" name="Button">
      <a name="label" val="Transfer"/>
      <a name="labelloc" val="west"/>
    </comp>
    <comp lib="4" loc="(310,180)" name="J-K Flip-Flop"/>
    <comp lib="0" loc="(550,180)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Data Currently Being Stored"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(390,170)" name="Probe">
      <a name="facing" val="south"/>
      <a name="label" val="Data To Transfer"/>
      <a name="labelloc" val="north"/>
    </comp>
  </circuit>
</project>
