[TOC]



## 实验过程



> 运行环境：ubuntu 20.04 LTS	腾讯云轻量云服务器2核4G
>
> 工艺库：sky130
>
> 运行设计：gcd	uart	aes_cipher_top	picorv32
>
> 运行的中间log文件以及teminal记录都在打包文件中。

在实验开始时，我在自己的本地电脑的ubuntu 20.04系统上运行后端iFlow，遇到了各种问题（后端脚本的问题、下载网络的问题、ubuntu系统自身存在的不兼容等问题），带来了很大的困扰，花费了很多时间。出现了如以下问题： 

> 错误信息：CMake Error at /usr/share/cmake-3.18/ Modules/ FindPackageHandleStandardArgs. cmake:165 (message): Could NOT find SWIG (missing: 3.0) (found version "4.0.2")
>
> 解决措施：遵从班级群同学发现的bug解决方案，将`src` `OpenDB` `OpenSTA`里的三个Cmake文件中的`findpackage(SWIG REQUIRED 3.0)`语句改成 `findpackage(SWIG 3.0 REQUIRED)`后，顺利运行。
>
> 错误信息： fatal error: aux.h: No such file or directory 2 | #include "aux.h" | compilation terminated.

在我自己安装的Ubuntu 20.04和Windows双系统的联想拯救者R9000p机器上又出现了一系列的报错，让人崩溃，并且所安装的Ubuntu系统自身也存在一些bug，在花费到尝试到深夜之后，感觉到棘手，会花费很多时间处理一些无关痛痒的问题，然后就下决心购买了腾讯云的服务器继续进行试验，第一次使用腾讯云的服务器，没有进行GitHub的网络配置，下载速度非常慢，达到“KB/s”，最终经过一段时间的等待，顺利的完成了build任务，build过程总体上还是比较顺利的。

后来在跑iFlow流程时，在gcd的后端流程、uart的后端流程没有出现问题，但是在aes_cipher_top的后端流程、picorv32的后端流程中出现了问题，这两个设计的规模较大，运行时间过长，往往是运行一两个小时之后，突然报错，在实验了若干次之后。主要是出现下面两个问题，这是Floorplan的`CORE_AREA`、`DIE_AREA`设置不合理出现的问题。

<img src="https://cdn.jsdelivr.net/gh/WWeiying/Figurebed/blog-images/2022/04/25/c424ed350d48d0559df049406e01dceb-image-20220424084259424-d3d234.png" alt="image-20220424084259424" style="zoom: 50%;" />

<img src="https://cdn.jsdelivr.net/gh/WWeiying/Figurebed/blog-images/2022/04/25/9b026f20f4b9f301f7182ed0072cc0d5-image-20220424113941815-9884a1.png" alt="image-20220424113941815" style="zoom:73%;" />

看到群里老师的建议，跑route之前，前面floorplan和place的结果之前，要关注这两步的利用率，最好要把利用率保持在30%左右，我在后续aes_cipher_top设计的floorplan设置时遵从了这个建议，但是也出现了overflow和kill内存的问题，后来进行了多轮控制变量法的调整，最后利用率保持在26%左右时，然后也没有出现overflow和kill内存的报错，顺利地得到了aes_cipher_top的gds文件，达到了实验文档中的要求。

在运行picorv32的后端流程中，出现了较大的问题，在droute时，优化迭代的时间一轮花费两个多小时，然后出现上述的内存被killed的红色错误，在微调floorplan的`CORE_AREA`、`DIE_AREA`后，仍然无法解决问题，把`CORE_AREA`、`DIE_AREA`面积调小了之后，就出现Overflow的问题，把面积`CORE_AREA`、`DIE_AREA`调大了就出现内存被killed的问题，进行了若干轮之后，我认为这是电脑处理器性能过低、内存不足的原因，如果后续有更加优秀的平台，或许这个问题将得到有效解决，当前或许再花费更多的时间也并不会对结果有所改变。

在本次实验中，通过实验课老师的授课以及阅读文档资料用户手册，尤其是自己在后端工具链实际上运行具体设计的过程中，我对整个后端流程有了初步的认识和了解，增加了知识面，有益于自己的学习工作。在运行iFlow的实际过程中，也发现了该开源工具链存在的一些问题，在百门级设计gcd、千门级设计uart的运行中比较顺利，但是到了万门级的aes_cipher_top以及更大规模的picorv32的运行上，其优化算法可能效率存在一些问题，最终在我的机器上运行比较吃力，可见iFlow的后端工具链在优化效率、使用操作、用户手册建设、用户体验、兼容性等方面依然存在一些问题，需要持续不懈的继续努力。



下面进行iFlow的流程：

## 综合

iFlow 使用的综合工具是 yosys，版本号为 4be891e8，综合的目的是将RTL代码转化为网表。综合相关的命令包括综合、优化以及 mapping 三个主要步骤，在优化时读入时序约束sdc文件，这个文件放在“iFlow/rtl”目录中对应的设计目录下，用于综合时进行时序优化。运行以下命令：

`./run_flow.py -d gcd -s synth | tee ./temp/syn.txt`

## 布局

### floorplan

在 floorplan 这一步中，主要是进行芯片的面积以及形状的规划，配置参数选择合适的floorplan的`CORE_AREA`、`DIE_AREA`参数；

根据设定的`CORE_AREA`、`DIE_AREA`进行初始化，运行以下命令：

`./run_flow.py -d gcd -s floorplan -p synth | tee ./temp/floorplan.txt`

### tapcell

在 floorplan 初始化之后，需要在 core area 范围内插入 tapcell，tapcell 的作用是为所有标准单元的 N 阱和衬底提供偏置电源。

运行以下命令：

`./run_flow.py -d gcd -s tapcell -p floorplan | tee ./temp/tapcell.txt`

### PDN

 PDN 是构建为整个芯片供电的电源网络，芯片的电源网络质量直接影响整个芯片的性能。

运行以下命令：

`./run_flow.py -d gcd -s pdn -p tapcell | tee ./temp/pdn.txt`

运行过程中出现报错：

![image-20220423202333421](https://cdn.jsdelivr.net/gh/WWeiying/Figurebed/blog-images/2022/04/25/3fd5a042d7ba98468b02225b16fd9ff3-image-20220423202333421-6d51e2.png)

回到前步 floorplan ；

`vim floorplan.openroad_1.2.0.tcl`

调节 floorplan 的`DIE_AREA`和`CORE_AREA`

### gplace

gplace ( global place ) 将标准单元摆放到 core area 范围内。

运行以下命令：

`./run_flow.py -d gcd -s gplace -p pdn | tee ./temp/gplace.txt`

### resize

resize 这一步骤主要是在 dplace 前，进行一部分标准单元的更换及插入，其中包括将逻辑 0 和逻辑 1 的驱动端加上 Tie cell 和在需要 fix fanout 的驱动端加上 buffer 。

运行以下命令：

`./run_flow.py -d gcd -s resize -p gplace | tee ./temp/resize.txt`

### dplace

 dplace 的主要作用是对 gplace 阶段已经摆放的标准单元进行合法化，消除标准单元之间的重叠，将标准单元对齐到 core area 范围内的 Row 上，从而确保电源网络能为标准单元供电，又称为 detail place。

运行以下命令：

`./run_flow.py -d gcd -s dplace -p resize | tee ./temp/dplace.txt`

### CTS

CTS 的全称为 Clock Tree Synthesis，时钟树综合，这是后端物理设计的一个关键步骤，EDA 工具会根据时序约束文件，创建真实的时钟，并构建时钟树，目的是通过插入 buffer 或 inverter 的方法使得同一时钟域到各个寄存器时钟端的延迟尽可能保持一致，即时钟 skew 尽可能小。

运行以下命令：

`./run_flow.py -d gcd -s cts -p dplace | tee ./temp/CTS.txt`

### filler

在整个 core area 范围内填满 filler cell，主要作用是为了填充标准单元之间的空隙，将整个扩散层连接起来，以满足 DRC（ Design Rule Check ）要求，以构成 power rail，使电源和地线保持连接。

运行以下命令：

`./run_flow.py -d gcd -s filler -p cts | tee ./temp/filler.txt`

## 布线

### groute

groute 又称为 global route，这一步骤会做好布线资源分配，生成布线引导文件 “ route.guide ” 。

运行以下命令：

`./run_flow.py -d gcd -s groute -p filler | tee ./temp/groute.txt`

### droute

droute 流程是将 groute 输出的 route.guide 文件读入，并根据 guide 文件的描述去形成实际布线的过程，又称为 detail place。

运行以下命令：

`./run_flow.py -d gcd -s droute -p groute | tee ./temp/droute.txt`

##  版图

droute 完成后输出的是 def 文件，而不是 gds 文件，需要得到用于 foundry 生产的 gds 文件还需要一个 merge 的流程，在 iFlow 中，这一流程命名为“layout”。

运行以下命令：

`./run_flow.py -d gcd -s layout -p droute | tee ./temp/layout.txt`

用 klayout 工具加在 droute 后输出的 def 文件，并同时导入 design 中的标准单元、IO cell 以及 marco 的 lef 文件， def 的结果如下图所示：

<img src="https://cdn.jsdelivr.net/gh/WWeiying/Figurebed/blog-images/2022/04/25/a3a0a026c34c3c43ccfde1f7b7c9fd00-image-20220423210521352-15a2c0.png" alt="image-20220423210521352" style="zoom: 50%;" />

用`klayout gcd.gds`命令打开 gcd 绕线后的 GDS 如下图所示：

<img src="https://cdn.jsdelivr.net/gh/WWeiying/Figurebed/blog-images/2022/04/25/648fc628cd0b1406013bc60539fc46e5-image-20220423205722840-c3a8fc.png" alt="image-20220423205722840" style="zoom:50%;" />

## 更换设计

### uart设计

uart 设计是一种通用串行数据总线的设计，是一个百门级到千门级的设计，由百门级设计过渡到千门级设计。

运行以下命令：

`./run_flow.py -d uart -s synth,floorplan,tapcell,pdn,gplace,resize,dplace,cts,filler,groute,droute,layout -f sky130 -t HS -c TYP -v V1 -l V1 | tee ./temp/uart.txt`

用 klayout 工具加在 droute 后输出的 def 文件，并同时导入 design 中的标准单元、IO cell 以及 marco 的 lef 文件， def 的结果如下图所示：

<img src="https://cdn.jsdelivr.net/gh/WWeiying/Figurebed/blog-images/2022/04/25/35ddb234d98579c912dab04fb8297dde-image-20220423214050149-75c89a.png" alt="image-20220423214050149" style="zoom: 30%;" />

用`klayout uart.gds`命令打开 uart 绕线后的 GDS 如下图所示：

<img src="https://cdn.jsdelivr.net/gh/WWeiying/Figurebed/blog-images/2022/04/25/12e91ddabaf397ac5d6288fa7eea776f-image-20220423213857208-db51f6.png" alt="image-20220423213857208" style="zoom: 33%;" />

### aes_cipher_top 设计

aes_cipher_top 是一个加密算法的小模块，aes_cipher_top 是一个万门级的设计。由千门级设计过渡到万门级设计。

运行以下命令：

`./run_flow.py -d aes_cipher_top -s synth,floorplan,tapcell,pdn,gplace,resize,dplace,cts,filler,groute,droute,layout -f sky130 -t HS -c TYP -v V1 -l V1| tee ./temp/aes_cipher_top.txt`

用 klayout 工具加在 droute 后输出的 def 文件，并同时导入 design 中的标准单元、IO cell 以及 marco 的 lef 文件， def 的结果如下图所示：

<img src="https://cdn.jsdelivr.net/gh/WWeiying/Figurebed/blog-images/2022/04/25/bd40325365d25b1709417efe27ae9a21-image-20220424182657891-a1d401.png" alt="image-20220424182657891" style="zoom:30%;" />

用`klayout aes_cipher_top .gds`命令打开 aes_cipher_top 绕线后的 GDS 如下图所示：

<img src="https://cdn.jsdelivr.net/gh/WWeiying/Figurebed/blog-images/2022/04/25/09079028f6007887430c5c64bed9a367-image-20220424182514897-38ea48.png" alt="image-20220424182514897" style="zoom:30%;" />



### picorv32 设计

picorv32 是一个实现 RISC-V RV32IMC 指令集的 CPU 内核，尝试 picorv32 设计跑后端流程。

运行以下命令：

`./run_flow.py -d picorv32 -s synth,floorplan,tapcell,pdn,gplace,resize,dplace,cts,filler,groute,droute,layout -f sky130 -t HS -c TYP -v V1 -l V1| tee ./temp/picorv32.txt`

对这个设计进行了百般尝试，运行了若干时间，结果在我的机器上并没有最终得到gds结果，很遗憾。failed！😭我相信这是我机器的配置过低的问题，然后写实验报告记录这个过程，希望以后可以得到更加优异的平台，来运行iFlow的后端流程。

## 实验总结

这次实验总体上是比较成功的，经历了一个出现问题，解决问题的过程，成功地解决了一些问题，但是最终没有跑通picorv32依然是很遗憾的。这次实验，我学习到了很多，以前对linux下的相关工具使用并不是很熟，这次通过大作业熟悉了很多命令，是对工作学习很有益的一个过程。之前对后端流程也不熟悉，这次走了整个过程，对这样一个过程也有了初步了解，感谢老师提供的这样一个平台。在做作业的过程中，对开源工具链也进行了一些测试，发现了一些问题，希望iFlow的开发维护者在以后的工作中持续优化这些工具，加快建设用户手册、社区建设，提升优化效率、用户体验等，希望能够得到更多的公开资料供使用者研究使用，相信iFlow未来的表现。
