---
layout: default
title: "0.25µm 64M DRAM (3rd Gen) Startup Record (1998)"
---

---

# 📘 0.25µm 64M DRAM (3rd Gen) Startup Record (1998)

---

## 1️⃣ プロセス概要 / Process Overview

- **リソグラフィ**：初の **KrFステッパー** を導入し、0.25µm世代の量産露光技術を確立  
- **デバイス分離**：Semi-recess LOCOS による素子分離  
- **ウェル構成**：Triple-well、Deep N-Well によりセルの耐ノイズ性を強化  
- **ゲート電極（ワードライン）**：**Wシリサイド (WSi, CVD)** を用いた構造で、低抵抗化と微細化対応  
- **ビットライン**：**ビットラインコンタクトとビットラインを同時形成**、WSi-CVD導入により配線抵抗を低減し高密度配線化  
- **ストレージノード（キャパシタ）**：スタック型構造、粗面化処理により容量を 1.5〜1.8 倍に向上  
- **配線・封止**：AlCu/TiN配線、SOG平坦化、SiNまたはPIによるパッシベーション  

---

## 2️⃣ 立ち上げ方法 / Ramp-up Method

### 1. ベースフロー（SCF → 形状ロット → 本番ロット）

- **SCF（Short Cycle Feedback）**  
  各要素技術部門が立ち上げ仕様書に基づき、短サイクルロットを流して条件を素早く評価・修正し、処理条件を決定。

- **形状ロット（約10ロット）**  
  各要素技術には、**実製品ウエハでなければ評価できない項目**が多い。  
  形状ロットはそれらの部門にウエハを提供すると同時に、以下を並行して確認することを目的とした。  
  - 各フォトのパターン寸法  
  - エッチング後寸法とフォト→エッチの寸法変換差  
  - 各層間膜堆積後の断面観察  
  - 各要素技術担当による評価（拡散、CVD、エッチングなど）  
  → これらの結果を基に、後続ロット用のレシピを作成・更新。

- **本番ロット（信頼性確認）**  
  信頼性確認用に複数ロットを投入し、ウエハテストと長期信頼性試験（Burn-in等）で量産移行可否を判定。

---

### 2. 実務フロー（筆者の担当）

1. **条件データ受領**：移管元（三菱KD工場）から **フロッピー2枚分の処理条件データ** を受領  
2. **条件展開**：各要素技術（拡散・CVD・PVD・エッチング等）へ処理条件を展開  
3. **各工程SCF**：各担当が短サイクルロットで条件を確認し、修正・再投入を繰り返す  
4. **電子流動票作成**：最新条件を集約し、電子流動票へ反映  
5. **形状ロット投入（10ロット）**：  
   - 各部門へ実製品ウエハを提供  
   - フォトレジスト寸法、エッチ寸法、変換差を確認  
   - 各層間膜後の断面観察を実施  
   - 後続ロット用レシピを作成・更新  
6. **形状Fix**：狙い寸法・膜厚の達成を確認し、条件を確定  
7. **本番ロット投入（5ロット・信頼性用）**：  
   - ウエハテストを実施  
   - 信頼性試験結果を確認し、量産移行を判断  

---

### 3. 運用体制（スケジュール最適化）

初回ロットを**いち早く流して、後続ロットの標準パス（標準流動）を確立できるか**が、立ち上げスケジュールを決定した。  

そのため、酒田工場では通常の製造部門に加え、**技術側（プロセス開発・要素技術担当・立ち上げチーム）が日勤・夜勤の二交代制で常駐**し、  
24時間体制でモニタリングとフィードバックを行った。これにより、  
**SCF → 形状ロット → 本番ロット** の展開を短期間で回すことが可能となった。  

また、**毎朝の朝会**では以下を実施した：  
- **ラミネートした流動票をホワイトボードに掲示**し、各ロットの進捗を共有  
- 各ロットがオンスケジュールか、遅延がある場合は日数を明示して報告  
- 各要素技術担当者から、立ち上げ状況や課題の進捗を報告  

これにより、部門横断的に進捗を「見える化」し、全体最適の立場で迅速に調整を行うことができた。  

---

## 3️⃣ 不良解析と改善プロセス / Failure Analysis and Improvement Process

### ① 現状把握（不良解析 / Failure Analysis）

- **初期歩留まり**  
  - 立ち上げ直後の本番ロットで歩留まりは約65%に留まった。  
- **主不良モード**  
  - ウエハテストでは **Pause Refresh Fail (Bin5)** が支配的。  
- **分布特性**  
  - 不良はウエハ面内に均一に散在する単ビットエラーとして出現。  
  - ライン欠陥やエッジ集中型ではなく、クラスタリング傾向も薄い。  
- **構造・特性評価**  
  - ストレージノード容量は規格内。  
  - 不良セルのコンタクト断面もSEM観察では異常なし。  
  - 他の形状・膜厚・電気特性も規格範囲内で異常なし。  

**まとめ**  
通常の寸法外れや異物混入による欠陥ではなく、**観察上は健全に見えるが保持特性を劣化させる、極めてセンシティブな不具合**が原因と推定された。  

---

### ② 仮説（推定故障モデル / Hypothesized Failure Model）

- **前提確認**  
  - ストレージノード容量やセルプレートリークは正常。  
  - 直接測定可能なリークでは異常を検出できない。  
- **推定モデル**  
  - 問題は **ストレージノードコンタクト n⁺/p⁻ ジャンクションのリーク増大**にあると考えられる。  
- **劣化メカニズム**  
  - ゲートエッチング後、メモリセルS/Dアクティブ上に残存するゲート酸化膜が、  
    LDD形成工程での複数回のレジスト剥離アッシングに曝される。  
  - この繰り返しのプラズマダメージにより酸化膜が**ポーラス状に劣化**。  
  - 酸化膜下の拡散層にもダメージが及び、ジャンクションに微細なリークパスが形成される。  
- **現象との整合性**  
  - 局所的・ランダムに発生するため、ウエハ全体で単ビット不良が均一分布。  
  - SEMでは構造的異常を確認できず、リーク特性のみで歩留まりを低下させる。  

**まとめ**  
**「目に見えないプラズマダメージによるジャンクションリーク」**が真因であるとの仮説を構築した。  

---

### ③ 対策の立案 / Countermeasure Planning

- **重点ポイント**  
  - アッシング工程によるプラズマ曝露を最小化すること。  
- **具体策**  
  - LDD工程のレジスト除去を、従来のプラズマアッシングから  
    **ウェット処理（硫酸系剥離）主体**へ切り替え。  
- **狙い**  
  - プラズマ起因の酸化膜ダメージを根本的に排除。  
  - ジャンクションリークの発生を抑制し、セル保持特性を回復させる。  
- **補足**  
  - 他工程との整合性（後続フォトプロセスのクリーン度確保、残渣リスクの回避）も並行して検討。  

---

### ④ 効果の確認 / Effectiveness Verification

- **歩留まりの改善**  
  - 改善前: 約65%  
  - 改善後: **80%前後**へ向上。  
  - 均一に散在していた単ビット不良が顕著に減少。  
- **信頼性評価**  
  - バーンイン試験を含む高温動作・長期保持試験で規格を満足。  
  - 不良再発率も大幅に低下。  
- **量産適用**  
  - 改善条件をもって最終レシピをFix。  
  - 以後の量産立ち上げで安定した歩留まりを確保。  

**まとめ**  
解析 → 仮説 → 対策 → 効果確認という一連の改善サイクルにより、  
**原因の見えにくいセンシティブ不良を克服し、量産条件を確立**することに成功した。  
