#Substrate Graph
# noVertices
40
# noArcs
110
# Vertices: id availableCpu routingCapacity isCenter
0 591 591 1
1 624 624 1
2 279 279 1
3 436 436 1
4 279 279 1
5 279 279 1
6 1098 1098 1
7 279 279 1
8 418 418 1
9 436 436 1
10 150 150 0
11 37 37 0
12 673 673 1
13 423 423 1
14 37 37 0
15 349 349 1
16 37 37 0
17 404 404 1
18 37 37 0
19 37 37 0
20 150 150 0
21 367 367 1
22 125 125 0
23 37 37 0
24 205 205 1
25 149 149 1
26 125 125 0
27 37 37 0
28 99 99 1
29 37 37 0
30 150 150 0
31 279 279 1
32 261 261 1
33 37 37 0
34 37 37 0
35 37 37 0
36 37 37 0
37 150 150 0
38 37 37 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 2 156
1 0 2 156
0 2 2 93
2 0 2 93
0 4 1 93
4 0 1 93
0 6 1 156
6 0 1 156
0 31 4 93
31 0 4 93
1 3 2 125
3 1 2 125
1 5 1 93
5 1 1 93
1 9 2 125
9 1 2 125
1 17 7 125
17 1 7 125
2 7 1 93
7 2 1 93
2 17 1 93
17 2 1 93
3 4 3 93
4 3 3 93
3 31 4 93
31 3 4 93
3 6 4 125
6 3 4 125
4 9 8 93
9 4 8 93
5 13 1 93
13 5 1 93
5 17 4 93
17 5 4 93
6 8 1 125
8 6 1 125
6 10 2 75
10 6 2 75
6 11 4 37
11 6 4 37
6 12 1 250
12 6 1 250
6 18 4 37
18 6 4 37
6 20 7 75
20 6 7 75
6 9 8 125
9 6 8 125
6 32 8 93
32 6 8 93
7 13 2 93
13 7 2 93
7 17 3 93
17 7 3 93
8 30 4 75
30 8 4 75
8 32 1 93
32 8 1 93
8 12 7 125
12 8 7 125
9 31 1 93
31 9 1 93
10 13 3 75
13 10 3 75
12 14 4 37
14 12 4 37
12 16 4 37
16 12 4 37
12 23 1 37
23 12 1 37
12 39 4 37
39 12 4 37
12 30 5 75
30 12 5 75
12 37 8 75
37 12 8 75
13 15 21 125
15 13 21 125
13 19 13 37
19 13 13 37
15 21 32 125
21 15 32 125
15 28 37 62
28 15 37 62
15 33 2 37
33 15 2 37
20 25 40 75
25 20 40 75
21 22 1 75
22 21 1 75
21 24 4 93
24 21 4 93
21 36 3 37
36 21 3 37
21 38 1 37
38 21 1 37
22 26 1 50
26 22 1 50
24 29 1 37
29 24 1 37
24 26 5 75
26 24 5 75
25 27 1 37
27 25 1 37
25 35 1 37
35 25 1 37
28 34 1 37
34 28 1 37
32 37 1 75
37 32 1 75
