digraph "CFG for '_Z10grayScale2P15HIP_vector_typeIhLj3EES1_ii' function" {
	label="CFG for '_Z10grayScale2P15HIP_vector_typeIhLj3EES1_ii' function";

	Node0x4793490 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %6 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %7 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %8 = getelementptr i8, i8 addrspace(4)* %7, i64 4\l  %9 = bitcast i8 addrspace(4)* %8 to i16 addrspace(4)*\l  %10 = load i16, i16 addrspace(4)* %9, align 4, !range !5, !invariant.load !6\l  %11 = zext i16 %10 to i32\l  %12 = getelementptr inbounds i8, i8 addrspace(4)* %7, i64 12\l  %13 = bitcast i8 addrspace(4)* %12 to i32 addrspace(4)*\l  %14 = load i32, i32 addrspace(4)* %13, align 4, !tbaa !7\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %16 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %17 = getelementptr i8, i8 addrspace(4)* %7, i64 6\l  %18 = bitcast i8 addrspace(4)* %17 to i16 addrspace(4)*\l  %19 = load i16, i16 addrspace(4)* %18, align 2, !range !5, !invariant.load !6\l  %20 = zext i16 %19 to i32\l  %21 = mul i32 %16, %20\l  %22 = add i32 %21, %15\l  %23 = udiv i32 %14, %11\l  %24 = mul i32 %23, %11\l  %25 = icmp ugt i32 %14, %24\l  %26 = zext i1 %25 to i32\l  %27 = add i32 %23, %26\l  %28 = mul i32 %27, %22\l  %29 = add i32 %28, %6\l  %30 = mul i32 %29, %11\l  %31 = add i32 %30, %5\l  %32 = sext i32 %31 to i64\l  %33 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %0, i64 %32, i32 0, i32 0, i32 0, i32\l... 0, i64 0\l  %34 = load i8, i8 addrspace(1)* %33, align 1, !tbaa !16, !amdgpu.noclobber !6\l  %35 = zext i8 %34 to i16\l  %36 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %0, i64 %32, i32 0, i32 0, i32 0, i32\l... 0, i64 1\l  %37 = load i8, i8 addrspace(1)* %36, align 1, !tbaa !16, !amdgpu.noclobber !6\l  %38 = zext i8 %37 to i16\l  %39 = add nuw nsw i16 %38, %35\l  %40 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %0, i64 %32, i32 0, i32 0, i32 0, i32\l... 0, i64 2\l  %41 = load i8, i8 addrspace(1)* %40, align 1, !tbaa !16, !amdgpu.noclobber !6\l  %42 = zext i8 %41 to i16\l  %43 = add nuw nsw i16 %39, %42\l  %44 = udiv i16 %43, 3\l  %45 = trunc i16 %44 to i8\l  %46 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %1, i64 %32, i32 0, i32 0, i32 0, i32\l... 0, i64 0\l  store i8 %45, i8 addrspace(1)* %46, align 1, !tbaa !16\l  %47 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %1, i64 %32, i32 0, i32 0, i32 0, i32\l... 0, i64 1\l  store i8 %45, i8 addrspace(1)* %47, align 1, !tbaa !16\l  %48 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %1, i64 %32, i32 0, i32 0, i32 0, i32\l... 0, i64 2\l  store i8 %45, i8 addrspace(1)* %48, align 1, !tbaa !16\l  ret void\l}"];
}
