<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üö£üèΩ üà¥ üèÇüèæ M√©todos de optimizaci√≥n de c√≥digo para Redd. Parte 2: memoria no almacenable en cach√© y operaci√≥n de bus paralelo üí° üö≤ üïµüèæ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="En el √∫ltimo art√≠culo, descubrimos que el cach√© es ciertamente algo √∫til, pero con respecto a la l√≥gica del controlador, a veces crea dificultades. En...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>M√©todos de optimizaci√≥n de c√≥digo para Redd. Parte 2: memoria no almacenable en cach√© y operaci√≥n de bus paralelo</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/468027/">  En el <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">√∫ltimo art√≠culo,</a> descubrimos que el cach√© es ciertamente algo √∫til, pero con respecto a la l√≥gica del controlador, a veces crea dificultades.  En particular, introduce la imprevisibilidad de la duraci√≥n del pulso u otros retrasos en la formaci√≥n program√°tica de los diagramas de tiempo.  Bueno, y en el plan "program√°tico general", la mala ubicaci√≥n de la funci√≥n puede reducir la ganancia del cach√© a nada, provocando que se reinicie constantemente desde la memoria lenta.  Mencion√© que hace 15 a√±os ten√≠amos que hacer un preprocesador especial que solucionara los problemas que surgieron para el procesador SPARC-8, y promet√≠ decir cu√°n f√°cil ser√≠a solucionar esas dificultades al desarrollar un procesador Nios II sintetizado recomendado para usar en el paquete Redd.  Ha llegado el momento de cumplir la promesa. <br><br><img src="https://habrastorage.org/webt/pr/sx/ix/prsxixkamqwdpusqqagnx0xnh1q.png"><br><a name="habracut"></a><br><h4>  Art√≠culos anteriores de la serie: </h4><br><ol><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Desarrollo del "firmware" m√°s simple para FPGAs instalados en Redd, y depuraci√≥n utilizando la prueba de memoria como ejemplo.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Desarrollo del "firmware" m√°s simple para FPGAs instalados en Redd.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 2. C√≥digo del programa.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Desarrollo de su propio n√∫cleo para incrustar en un sistema de procesador basado en FPGA.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Desarrollo de programas para el procesador central Redd sobre el ejemplo de acceso a la FPGA.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Los primeros experimentos utilizando el protocolo de transmisi√≥n en el ejemplo de la conexi√≥n de la CPU y el procesador en el FPGA del complejo Redd.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Merry Quartusel, o c√≥mo el procesador ha llegado a tal vida.</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">M√©todos de optimizaci√≥n de c√≥digo para Redd.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 1: efecto cach√©.</a> </li></ol><br>  Hoy, nuestro libro de referencia ser√° el <b>Manual de dise√±o integrado</b> , o m√°s bien, su secci√≥n <b>7.5.</b>  <b>Uso de memoria estrechamente acoplada con el Tutorial del procesador Nios II</b> .  La secci√≥n en s√≠ es colorida.  Hoy dise√±amos sistemas de procesador para Intel FPGA en el programa Platform Designer.  En los d√≠as de Altera, se llamaba QSys (de ah√≠ la extensi√≥n <b>.qsys</b> del archivo del proyecto).  Pero antes de que apareciera QSsys, todos usaban su antepasado, SOPC Builder (en cuya memoria se <b>dej√≥ la</b> extensi√≥n de archivo <b>.sopcinfo</b> ).  Entonces, aunque el documento est√° marcado con el logotipo de Intel, pero las im√°genes que contiene son capturas de pantalla de este SOPC Builder.  Fue escrito claramente hace m√°s de diez a√±os, y desde entonces solo se han corregido los t√©rminos.  Es cierto que los textos son bastante modernos, por lo que este documento es bastante √∫til como manual de capacitaci√≥n. <br><br><h2>  Preparaci√≥n de equipos </h2><br>  Entonces  Queremos agregar memoria a nuestro sistema de procesador Spartan, que nunca se almacena en cach√© y al mismo tiempo se ejecuta a la velocidad m√°s alta posible.  Por supuesto, esta ser√° la memoria interna FPGA.  Agregaremos memoria tanto para el c√≥digo como para los datos, pero estos ser√°n bloques diferentes.  Comencemos con la memoria de datos como la m√°s simple.  <b>Agregamos la memoria OnChip</b> ya conocida al sistema. <br><br><img src="https://habrastorage.org/webt/4g/vv/nx/4gvvnxooo_8rfteiku1wm4l6yr8.png"><br><br>  Bueno, digamos que su volumen ser√° de 2 kilobytes (el principal problema con la memoria interna del FPGA es que es peque√±o, por lo que debe guardarlo).  El resto es memoria ordinaria, que ya hemos agregado. <br><br><img src="https://habrastorage.org/webt/jd/et/sj/jdetsj-2tvd6ou6xdr_rzggote4.png"><br><br>  Pero no lo conectaremos al bus de datos, sino a un bus especial.  Para que aparezca, accedemos a las propiedades del procesador, vamos a la pesta√±a <b>Cach√© e interfaces de memoria</b> y en la lista de selecci√≥n <b>N√∫mero de puertos maestros de datos estrechamente acoplados</b> seleccionamos el valor 1. <br><br><img src="https://habrastorage.org/webt/bt/rj/m4/btrjm4ihtix-btomqh6ttgyjifs.png"><br><br>  Aqu√≠ hay un nuevo puerto para el procesador: <br><br><img src="https://habrastorage.org/webt/lm/j7/xu/lmj7xu6jk4lofwv9kdmdi1m4--u.png"><br><br>  ¬°Recientemente conectamos el bloque de memoria reci√©n agregado! <br><br><img src="https://habrastorage.org/webt/ea/vf/t_/eavft_i05i9qb9sn5duyrxvgyda.png"><br><br>  Otro truco est√° en asignar direcciones a esta nueva memoria.  El documento tiene una larga l√≠nea de razonamiento sobre la optimizaci√≥n de la decodificaci√≥n de direcciones.  Establece que la memoria no almacenada en cach√© debe distinguirse de todos los dem√°s tipos de memoria mediante un bit expresado claramente de la direcci√≥n.  Por lo tanto, en el documento, toda la memoria no almacenable en cach√© pertenece al rango 0x2XXXXXXX.  Ingrese manualmente la direcci√≥n 0x2000000 y bloqu√©ela para que no cambie con las siguientes asignaciones autom√°ticas. <br><br><img src="https://habrastorage.org/webt/nf/l3/qn/nfl3qn1zegllimprcc6xtol3yim.png"><br><br>  Bueno, y puramente por est√©tica, cambie el nombre del bloque ... Llam√©moslo, digamos, <b>NonCachedData</b> . <br><br><img src="https://habrastorage.org/webt/7z/l-/8p/7zl-8pvknmn3thqgvx7cahpzzw8.png"><br><br>  Con hardware para memoria de datos no en cach√©, eso es todo.  Pasamos a la memoria para el almacenamiento de c√≥digo.  Aqu√≠ todo es casi igual, pero un poco m√°s complicado.  De hecho, todo se puede hacer de manera completamente id√©ntica, solo el puerto maestro del bus se abre en la lista <b>N√∫mero de puertos maestros de instrucciones estrechamente acoplados</b> , sin embargo, no ser√° posible depurar dicho sistema.  Cuando el programa se completa con el depurador, fluye all√≠ a trav√©s del bus de datos.  Cuando se detiene, el depurador tambi√©n lee el c√≥digo desmontado a trav√©s del bus de datos.  E incluso si el programa se carga desde un cargador externo (a√∫n no hemos considerado dicho m√©todo, especialmente porque en la versi√≥n gratuita del entorno de desarrollo estamos obligados a trabajar solo con el depurador JTAG conectado, pero en general, nadie proh√≠be hacerlo), el relleno tambi√©n pasa por el bus datos  Por lo tanto, la memoria tendr√° que hacer doble puerto.  A un puerto, conecte un asistente de instrucciones no almacenado en cach√© que funcione en el tiempo principal y al otro, un bus de datos auxiliar de tiempo completo.  Se utilizar√° para descargar el programa desde el exterior, as√≠ como para obtener el contenido de RAM del depurador.  El resto del tiempo este neum√°tico estar√° inactivo.  As√≠ es como se ve todo en la parte te√≥rica del documento: <br><br><img src="https://habrastorage.org/webt/ks/sv/vt/kssvvtij9hdnujtgehodhaqwjmu.png"><br><blockquote>  Tenga en cuenta que el documento no explica por qu√©, pero se observa que incluso con la memoria de doble puerto, solo se puede conectar un puerto a un maestro sin cach√©.  El segundo debe estar conectado a lo habitual. </blockquote>  Agreguemos 8 kilobytes de memoria, que sea de doble puerto, deje el resto por defecto: <br><br><img src="https://habrastorage.org/webt/kl/1q/_k/kl1q_kgyv67kvcjjzyiw-obrrm4.png"><br><br>  Agregue un puerto de instrucciones no almacenable en cach√© al procesador: <br><br><img src="https://habrastorage.org/webt/tk/ib/2y/tkib2ydvc6f_lfi9nprwkzai0cu.png"><br><br>  Llamamos a la memoria <b>NonCachedCode</b> , conectamos la memoria a los buses, le asignamos la direcci√≥n 0x20010000 y la bloqueamos (para ambos puertos).  Total, obtenemos algo como esto: <br><br><img src="https://habrastorage.org/webt/84/1d/o_/841do_ssmf-r_a4ibqdyr2kksly.png"><br><br>  Eso es todo.  Guardamos y generamos el sistema, recogemos el proyecto.  El hardware est√° listo.  Pasamos a la parte de software. <br><br><h2>  Preparaci√≥n de BSP en la parte de software. </h2><br>  Por lo general, despu√©s de cambiar el sistema del procesador, simplemente seleccione el elemento de men√∫ <b>Generar BSP</b> , pero hoy tenemos que abrir el Editor BSP.  Como rara vez hacemos esto, perm√≠tame recordarle d√≥nde se encuentra el elemento de men√∫ correspondiente: <br><br><img src="https://habrastorage.org/webt/x4/nk/ub/x4nkubzhbxq26krtzce8nhuxmcw.png"><br><br>  Ah√≠ vamos a la pesta√±a <b>Linker Script</b> .  Vemos que hemos agregado regiones que heredan nombres de los bloques de RAM: <br><br><img src="https://habrastorage.org/webt/qs/_t/af/qs_taf1wiql9vccnl_7s_frbqci.png"><br><br>  Mostrar√© c√≥mo agregar una secci√≥n en la que se colocar√° el c√≥digo.  En la secci√≥n secci√≥n, haga clic en Agregar: <br><br><img src="https://habrastorage.org/webt/qa/8o/lu/qa8olur0jjxjhj2oz-dqwzmf3iy.png"><br><br>  En la ventana que aparece, indique el nombre de la secci√≥n (para evitar confusiones en el art√≠culo, lo nombrar√© muy diferente al nombre de la regi√≥n, a saber, nccode) y as√≥cielo con la regi√≥n (seleccion√© <b>NonCachedCode</b> de la lista): <br><br><img src="https://habrastorage.org/webt/ji/eo/to/jieotoad61gc1i-xarabcynmqyy.png"><br><br>  Eso es todo, generar el BSP y cerrar el editor. <br><br><h2>  Colocar c√≥digo en una nueva secci√≥n de memoria </h2><br>  Perm√≠tame recordarle que tenemos dos funciones en el programa heredadas del art√≠culo anterior: <b>MagicFunction1 ()</b> y <b>MagicFunction2 ()</b> .  En la primera pasada, ambos cargaron sus cuerpos en el cach√©, que era visible en el osciloscopio.  Adem√°s, dependiendo de la situaci√≥n en el medio ambiente, trabajaron a la m√°xima velocidad o constantemente frot√°ndose entre s√≠ con sus cuerpos, provocando descargas constantes de SDRAM. <br><br>  Muevamos la primera funci√≥n a un nuevo segmento no almacenado en cach√©, dejemos la segunda en su lugar y luego realicemos un par de ejecuciones. <br><blockquote>  Para colocar una funci√≥n en una nueva secci√≥n, agr√©guele el atributo de <b>secci√≥n</b> . </blockquote>  Antes de definir la funci√≥n <b>MagicFunction1 ()</b> , tambi√©n colocamos su declaraci√≥n con este atributo: <br><br><pre><code class="plaintext hljs">void MagicFunction1()__attribute__ ((section("nccode"))); void MagicFunction1() { IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); ...</code> </pre> <br>  Realizamos la primera ejecuci√≥n de una iteraci√≥n del bucle (pongo un punto de interrupci√≥n en la l√≠nea while): <br><pre> <code class="plaintext hljs"> while (1) { MagicFunction1(); MagicFunction2(); }</code> </pre><br>  Vemos el siguiente resultado: <br><br><img src="https://habrastorage.org/webt/vh/1q/jx/vh1qjxzrvwbudd99po6eerz47ja.png"><br><br>  Como puede ver, la primera funci√≥n se ejecuta realmente a la velocidad m√°xima, la segunda se carga desde SDRAM.  Ejecute la segunda ejecuci√≥n: <br><br><img src="https://habrastorage.org/webt/l9/ce/iv/l9ceivh_xyn8ip_xtyqv18u4i2a.png"><br><br>  Ambas funciones operan a la velocidad m√°xima.  Y la primera funci√≥n no descarga la segunda del cach√©, a pesar de que entre ellas est√° la inserci√≥n que dej√© despu√©s de escribir el √∫ltimo art√≠culo: <br><br><pre> <code class="plaintext hljs">volatile void FuncBetween() { Nops256 Nops256 Nops256 Nops64 Nops64 Nops64 Nops16 Nops16 }</code> </pre><br>  Esta inserci√≥n ya no afecta la posici√≥n relativa de las dos funciones, ya que la primera dej√≥ en un √°rea de memoria completamente diferente. <br><br><h2>  Algunas palabras sobre datos </h2><br>  Del mismo modo, puede crear una secci√≥n de datos no almacenados en cach√© y colocar all√≠ variables globales, asign√°ndoles el mismo atributo, pero para ahorrar espacio, no dar√© tales ejemplos. <br><br>  Hemos creado una regi√≥n para dicha memoria, la asignaci√≥n a la secci√≥n se puede hacer de la misma manera que para la secci√≥n de c√≥digo.  Solo queda entender c√≥mo asignar el atributo correspondiente a una variable.  Aqu√≠ est√° el primer ejemplo de declarar tales datos encontrados en las entra√±as del c√≥digo generado autom√°ticamente: <br><br><pre> <code class="plaintext hljs">volatile alt_u32 alt_log_boot_on_flag \ __attribute__ ((section (".sdata"))) = ALT_LOG_BOOT_ON_FLAG_SETTING;</code> </pre><br><h2>  Que nos da </h2><br>  Bueno, en realidad, a partir de las cosas obvias: ahora podemos colocar la parte principal del c√≥digo en SDRAM, y en la secci√≥n no almacenable en cach√© podemos sacar aquellas funciones que forman diagramas de tiempo mediante programaci√≥n, o cuyo rendimiento deber√≠a ser m√°ximo, lo que significa que no deber√≠an ralentizarse debido a que alguna otra funci√≥n descarga constantemente el c√≥digo correspondiente de la memoria cach√©. <br><br><h2>  Mire de cerca las llantas. </h2><br>  Ahora observe de cerca los neum√°ticos en el sistema de procesador resultante.  Tenemos casi cuatro de ellos.  Rode√© en rojo el autob√∫s principal (que es la uni√≥n de los dos, por eso escrib√≠ "casi": f√≠sicamente, hay dos neum√°ticos, pero l√≥gicamente, uno).  Destaqu√© en verde el bus que conduce a la memoria de instrucciones no almacenada en cach√©, en azul, a la memoria de datos no almacenada en cach√©.  <b>¬°Estos tres neum√°ticos funcionan en paralelo e independientemente uno del otro!</b> <br><br><img src="https://habrastorage.org/webt/kg/rv/wf/kgrvwfw1kncypo4x6mn4uehagng.png"><br><br>  Recuerde, en el <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">art√≠culo sobre DMA,</a> argumentaba que uno de los factores limitantes del rendimiento es que los datos se transmiten en el mismo bus.  El bloque DMA lee datos del bus, los escribe e incluso al mismo tiempo, el n√∫cleo del procesador usa el mismo bus.  Como puede ver, este inconveniente de los sistemas cerrados se elimina por completo en el FPGA.  En los controladores listos para usar, los fabricantes, al colocar las conexiones, se ven obligados a dividir entre las necesidades y las capacidades.  El programador puede necesitar esta opci√≥n.  Y tal.  Y tal.  Y entonces ... Se pueden necesitar muchas cosas.  Pero los recursos cuestan dinero, y no siempre hay suficiente espacio para ellos en el cristal seleccionado.  No puedes publicar todo.  Tenemos que elegir lo que todo el mundo realmente necesita y lo que se necesita en casos aislados.  Y qu√© casos aislados deber√≠an introducirse y cu√°les deber√≠an olvidarse.  Y luego aparecen soluciones de compromiso, todas las sutilezas de las cuales, si hay un deseo de usarlas, el programador tiene que tener en cuenta.  En nuestro caso, podemos actuar sin m√°s pre√°mbulos.  Lo que necesitamos hoy es hoy puesto.  Nuestro recurso es flexible.  Lo gastamos para que el equipo sea √≥ptimo para nuestra tarea de hoy.  Para las tareas de ma√±ana y ayer, no es necesario reservar recursos.  Pero en el d√≠a de hoy pondremos todo de tal manera que el programa funcione de la manera m√°s eficiente posible, sin requerir delicias especiales de programaci√≥n. <br><br>  √ârase una vez, en una universidad en un curso sobre procesadores de se√±al, nos ense√±aron el arte de usar dos autobuses en paralelo con un equipo.  Hasta donde yo s√©, en los controladores ARM modernos, el conocimiento detallado de la matriz de bus tambi√©n permite la optimizaci√≥n.  Pero todo esto es bueno cuando un desarrollador ha estado trabajando con el mismo sistema durante a√±os.  Si tiene que montar piezas de hardware completamente diferentes de un proyecto a otro, no puede memorizar todo.  En el caso de los FPGA, no estudiamos las caracter√≠sticas del entorno, somos libres de personalizar el entorno por nosotros mismos. <br><blockquote>  En relaci√≥n con el enfoque "no dedicamos mucho tiempo al desarrollo", suena as√≠: <br>  No necesitamos hacer esfuerzos para optimizar el uso de neum√°ticos est√°ndar ya preparados, podemos colocarlos r√°pidamente de la manera m√°s √≥ptima para resolver la tarea, finalizar r√°pidamente este desarrollo auxiliar y garantizar r√°pidamente el proceso de depuraci√≥n o prueba del proyecto principal. </blockquote>  Echemos un vistazo a un ejemplo de inclusi√≥n de un bloque DMA de la <b>Gu√≠a del usuario de IP de perif√©ricos integrados</b> para consolidar el material. <br><br><img src="https://habrastorage.org/webt/ww/hw/yg/wwhwygxdtfoxpuyftp00h2p_xde.png"><br><br>  Vemos tres conexiones independientes.  Datos de entrada (en esta figura es un bus proyectado en la memoria), datos de salida (en esta figura es un tipo de bus completamente diferente, una interfaz de flujo) y comunicaci√≥n con el procesador de control.  Nadie se molesta en conectarlo todo a diferentes buses, entonces el trabajo ir√° en paralelo.  Los datos de entrada (por ejemplo, de SDRAM) ir√°n en una secuencia, con la que nadie interfiere;  la salida ir√° en un flujo diferente, digamos, al canal FT245-FIFO, que ya hemos considerado;  y el procesador central no comer√° lejos de estos buses de reloj, ya que el bus principal est√° aislado.  Aunque en este caso, por supuesto, la memoria en SDRAM, al estar en un bus separado, no estar√° disponible mediante programaci√≥n.  Pero nadie evitar√° que DMA lo lea.  Si el objetivo es lograr un alto rendimiento con el b√∫fer, entonces debe lograrse a toda costa.  A menos que todo el programa tenga que caber en la memoria integrada en el FPGA, ya que no hay otras unidades de almacenamiento en el hardware Redd. <br><br>  Para paralelizar llantas, tambi√©n puede usar llantas no almacenadas en cach√©, porque vimos que puede haber varias.  Se imponen varias restricciones a los esclavos conectados a estos autobuses: <br><br><ul><li>  el esclavo siempre es uno en el autob√∫s; </li><li>  el esclavo no usa el mecanismo de retraso del bus; </li><li>  la latencia de escritura es siempre cero; la latencia de lectura es siempre una. </li></ul><br>  Si se cumplen estas condiciones, dicho dispositivo esclavo se puede conectar a un bus sin cach√©.  Por supuesto, lo m√°s probable es que sea un bus de datos. <br><br>  En general, conociendo estos principios b√°sicos, ciertamente puede usarlos en tareas reales.  Pero, en general, puedes.  Puede prescindir de esto, si el resultado se logra por medios convencionales.  Pero tenlo en cuenta.  A veces, optimizar un sistema a trav√©s de estos mecanismos es m√°s sencillo que ajustar el programa. <br><br><h2>  Conclusi√≥n </h2><br>  Examinamos una t√©cnica para transferir secciones de c√≥digo cr√≠ticas para el rendimiento o para la previsibilidad de la ejecuci√≥n del procesamiento en la memoria no almacenable en cach√©.  En el camino, examinamos la posibilidad de optimizar el rendimiento mediante el uso de varios neum√°ticos que funcionan en paralelo e independientemente el uno del otro. <br><br>  Para terminar el tema, todav√≠a tenemos que aprender c√≥mo aumentar la frecuencia del reloj del sistema (ahora est√° limitado al componente que genera pulsos de reloj para el chip SDRAM).  Pero como los art√≠culos siguen el principio de "una cosa: un art√≠culo", lo haremos la pr√≥xima vez. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/468027/">https://habr.com/ru/post/468027/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../468017/index.html">The Maybe Monad a trav√©s de async / wait en C # (¬°sin Task ov!)</a></li>
<li><a href="../468019/index.html">Desarrollo de sitios web en WebAssembly usando NetCore 3 y Blazor</a></li>
<li><a href="../468021/index.html">PHP, ¬øcu√°nta abstracci√≥n para la gente?</a></li>
<li><a href="../468023/index.html">Inteligencia artificial en el juego de lucha Shadow Fight 3</a></li>
<li><a href="../468025/index.html">¬øC√≥mo configurar SNI en Zimbra OSE?</a></li>
<li><a href="../468031/index.html">Llevamos un juego multijugador de C ++ a la web con Cheerp, WebRTC y Firebase</a></li>
<li><a href="../468035/index.html">Descargue la prensa con un controlador de juego u 8 patentes inusuales para dispositivos de entrada</a></li>
<li><a href="../468039/index.html">Meetup de Mosc√∫ Kubernetes # 6 en Acronis (Fiztehpark) 10/03/2019</a></li>
<li><a href="../468041/index.html">Anuncio de la interfaz web de Kubernetes Web View (y una breve descripci√≥n de otras IU web para Kubernetes)</a></li>
<li><a href="../468043/index.html">C√≥mo crear un kit de interfaz de usuario que est√© a la venta. Etapas del desarrollo de un sistema de dise√±o comercial.</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>