+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; main_inst|main_entry_DCT8|altsyncram_component|auto_generated ; 84    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT8                                     ; 82    ; 9              ; 0            ; 9              ; 64     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT7|altsyncram_component|auto_generated ; 84    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT7                                     ; 82    ; 10             ; 0            ; 10             ; 64     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT6|altsyncram_component|auto_generated ; 84    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT6                                     ; 82    ; 10             ; 0            ; 10             ; 64     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT5|altsyncram_component|auto_generated ; 84    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT5                                     ; 82    ; 11             ; 0            ; 11             ; 64     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT4|altsyncram_component|auto_generated ; 84    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT4                                     ; 82    ; 37             ; 0            ; 37             ; 64     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT3|altsyncram_component|auto_generated ; 84    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT3                                     ; 82    ; 10             ; 0            ; 10             ; 64     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT2|altsyncram_component|auto_generated ; 84    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT2                                     ; 82    ; 10             ; 0            ; 10             ; 64     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT1|altsyncram_component|auto_generated ; 84    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst|main_entry_DCT1                                     ; 82    ; 12             ; 0            ; 12             ; 64     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; main_inst                                                     ; 3     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
