<stg><name>krnl_lut_tanh</name>


<trans_list>

<trans id="287" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="288" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="289" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="290" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="291" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="292" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="293" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="294" from="8" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="295" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="296" from="10" to="11">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="297" from="11" to="12">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="298" from="12" to="13">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="299" from="13" to="14">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="300" from="14" to="15">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="301" from="15" to="16">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="302" from="16" to="17">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="303" from="17" to="18">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="304" from="18" to="19">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="305" from="19" to="20">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="306" from="20" to="21">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="307" from="21" to="22">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="4" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:0 %n_read = read i32 @_ssdm_op_Read.ap_auto.float, i32 %n

]]></Node>
<StgValue><ssdm name="n_read"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="2" lat="2">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="64" op_0_bw="32">
<![CDATA[
entry:1 %conv1_i = fpext i32 %n_read

]]></Node>
<StgValue><ssdm name="conv1_i"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="25" st_id="2" stage="1" lat="2">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="64" op_0_bw="32">
<![CDATA[
entry:1 %conv1_i = fpext i32 %n_read

]]></Node>
<StgValue><ssdm name="conv1_i"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="26" st_id="3" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:187 %tmp_120 = fcmp_oge  i64 %conv1_i, i64 2.8

]]></Node>
<StgValue><ssdm name="tmp_120"/></StgValue>
</operation>

<operation id="27" st_id="3" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="193" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:189 %tmp_121 = fcmp_olt  i32 %n_read, i32 3

]]></Node>
<StgValue><ssdm name="tmp_121"/></StgValue>
</operation>

<operation id="28" st_id="3" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="196" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:192 %tmp_122 = fcmp_oge  i32 %n_read, i32 3

]]></Node>
<StgValue><ssdm name="tmp_122"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="29" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="32" op_0_bw="32">
<![CDATA[
entry:2 %bitcast_ln130 = bitcast i32 %n_read

]]></Node>
<StgValue><ssdm name="bitcast_ln130"/></StgValue>
</operation>

<operation id="30" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
entry:3 %tmp = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln130, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="31" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="23" op_0_bw="32">
<![CDATA[
entry:4 %trunc_ln130 = trunc i32 %bitcast_ln130

]]></Node>
<StgValue><ssdm name="trunc_ln130"/></StgValue>
</operation>

<operation id="32" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
entry:5 %icmp_ln130 = icmp_ne  i8 %tmp, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln130"/></StgValue>
</operation>

<operation id="33" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
entry:6 %icmp_ln130_4 = icmp_eq  i23 %trunc_ln130, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln130_4"/></StgValue>
</operation>

<operation id="34" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:7 %or_ln130 = or i1 %icmp_ln130_4, i1 %icmp_ln130

]]></Node>
<StgValue><ssdm name="or_ln130"/></StgValue>
</operation>

<operation id="35" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="64" op_0_bw="64">
<![CDATA[
entry:10 %bitcast_ln130_2 = bitcast i64 %conv1_i

]]></Node>
<StgValue><ssdm name="bitcast_ln130_2"/></StgValue>
</operation>

<operation id="36" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="11" op_0_bw="11" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
entry:11 %tmp_62 = partselect i11 @_ssdm_op_PartSelect.i11.i64.i32.i32, i64 %bitcast_ln130_2, i32 52, i32 62

]]></Node>
<StgValue><ssdm name="tmp_62"/></StgValue>
</operation>

<operation id="37" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="52" op_0_bw="64">
<![CDATA[
entry:12 %trunc_ln130_2 = trunc i64 %bitcast_ln130_2

]]></Node>
<StgValue><ssdm name="trunc_ln130_2"/></StgValue>
</operation>

<operation id="38" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
entry:13 %icmp_ln130_5 = icmp_ne  i11 %tmp_62, i11 2047

]]></Node>
<StgValue><ssdm name="icmp_ln130_5"/></StgValue>
</operation>

<operation id="39" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="1" op_0_bw="52" op_1_bw="52">
<![CDATA[
entry:14 %icmp_ln130_6 = icmp_eq  i52 %trunc_ln130_2, i52 0

]]></Node>
<StgValue><ssdm name="icmp_ln130_6"/></StgValue>
</operation>

<operation id="40" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:15 %or_ln130_2 = or i1 %icmp_ln130_6, i1 %icmp_ln130_5

]]></Node>
<StgValue><ssdm name="or_ln130_2"/></StgValue>
</operation>

<operation id="41" st_id="4" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:187 %tmp_120 = fcmp_oge  i64 %conv1_i, i64 2.8

]]></Node>
<StgValue><ssdm name="tmp_120"/></StgValue>
</operation>

<operation id="42" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="192" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:188 %and_ln217_3 = and i1 %or_ln130_2, i1 %tmp_120

]]></Node>
<StgValue><ssdm name="and_ln217_3"/></StgValue>
</operation>

<operation id="43" st_id="4" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="193" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:189 %tmp_121 = fcmp_olt  i32 %n_read, i32 3

]]></Node>
<StgValue><ssdm name="tmp_121"/></StgValue>
</operation>

<operation id="44" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="194" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:190 %and_ln217_4 = and i1 %or_ln130, i1 %tmp_121

]]></Node>
<StgValue><ssdm name="and_ln217_4"/></StgValue>
</operation>

<operation id="45" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="195" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:191 %and_ln217 = and i1 %and_ln217_3, i1 %and_ln217_4

]]></Node>
<StgValue><ssdm name="and_ln217"/></StgValue>
</operation>

<operation id="46" st_id="4" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="196" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:192 %tmp_122 = fcmp_oge  i32 %n_read, i32 3

]]></Node>
<StgValue><ssdm name="tmp_122"/></StgValue>
</operation>

<operation id="47" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="197" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:193 %and_ln220 = and i1 %or_ln130, i1 %tmp_122

]]></Node>
<StgValue><ssdm name="and_ln220"/></StgValue>
</operation>

<operation id="48" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="199" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:195 %or_ln220 = or i1 %and_ln220, i1 %and_ln217

]]></Node>
<StgValue><ssdm name="or_ln220"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="49" st_id="5" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:164 %tmp_112 = fcmp_oge  i32 %n_read, i32 2

]]></Node>
<StgValue><ssdm name="tmp_112"/></StgValue>
</operation>

<operation id="50" st_id="5" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:166 %tmp_113 = fcmp_olt  i64 %conv1_i, i64 2.2

]]></Node>
<StgValue><ssdm name="tmp_113"/></StgValue>
</operation>

<operation id="51" st_id="5" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:169 %tmp_114 = fcmp_oge  i64 %conv1_i, i64 2.2

]]></Node>
<StgValue><ssdm name="tmp_114"/></StgValue>
</operation>

<operation id="52" st_id="5" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:171 %tmp_115 = fcmp_olt  i64 %conv1_i, i64 2.4

]]></Node>
<StgValue><ssdm name="tmp_115"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="53" st_id="6" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:164 %tmp_112 = fcmp_oge  i32 %n_read, i32 2

]]></Node>
<StgValue><ssdm name="tmp_112"/></StgValue>
</operation>

<operation id="54" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:165 %and_ln205_3 = and i1 %or_ln130, i1 %tmp_112

]]></Node>
<StgValue><ssdm name="and_ln205_3"/></StgValue>
</operation>

<operation id="55" st_id="6" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:166 %tmp_113 = fcmp_olt  i64 %conv1_i, i64 2.2

]]></Node>
<StgValue><ssdm name="tmp_113"/></StgValue>
</operation>

<operation id="56" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:167 %and_ln205_4 = and i1 %or_ln130_2, i1 %tmp_113

]]></Node>
<StgValue><ssdm name="and_ln205_4"/></StgValue>
</operation>

<operation id="57" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:168 %and_ln205 = and i1 %and_ln205_3, i1 %and_ln205_4

]]></Node>
<StgValue><ssdm name="and_ln205"/></StgValue>
</operation>

<operation id="58" st_id="6" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:169 %tmp_114 = fcmp_oge  i64 %conv1_i, i64 2.2

]]></Node>
<StgValue><ssdm name="tmp_114"/></StgValue>
</operation>

<operation id="59" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:170 %and_ln208_2 = and i1 %or_ln130_2, i1 %tmp_114

]]></Node>
<StgValue><ssdm name="and_ln208_2"/></StgValue>
</operation>

<operation id="60" st_id="6" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:171 %tmp_115 = fcmp_olt  i64 %conv1_i, i64 2.4

]]></Node>
<StgValue><ssdm name="tmp_115"/></StgValue>
</operation>

<operation id="61" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:172 %and_ln208 = and i1 %and_ln208_2, i1 %tmp_115

]]></Node>
<StgValue><ssdm name="and_ln208"/></StgValue>
</operation>

<operation id="62" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:174 %or_ln208 = or i1 %and_ln208, i1 %and_ln205

]]></Node>
<StgValue><ssdm name="or_ln208"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="63" st_id="7" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:128 %tmp_100 = fcmp_oge  i64 %conv1_i, i64 0.8

]]></Node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="64" st_id="7" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:130 %tmp_101 = fcmp_olt  i32 %n_read, i32 1

]]></Node>
<StgValue><ssdm name="tmp_101"/></StgValue>
</operation>

<operation id="65" st_id="7" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:133 %tmp_102 = fcmp_oge  i32 %n_read, i32 1

]]></Node>
<StgValue><ssdm name="tmp_102"/></StgValue>
</operation>

<operation id="66" st_id="7" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:135 %tmp_103 = fcmp_olt  i64 %conv1_i, i64 1.2

]]></Node>
<StgValue><ssdm name="tmp_103"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="67" st_id="8" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:128 %tmp_100 = fcmp_oge  i64 %conv1_i, i64 0.8

]]></Node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="68" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:129 %and_ln187_3 = and i1 %or_ln130_2, i1 %tmp_100

]]></Node>
<StgValue><ssdm name="and_ln187_3"/></StgValue>
</operation>

<operation id="69" st_id="8" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:130 %tmp_101 = fcmp_olt  i32 %n_read, i32 1

]]></Node>
<StgValue><ssdm name="tmp_101"/></StgValue>
</operation>

<operation id="70" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:131 %and_ln187_4 = and i1 %or_ln130, i1 %tmp_101

]]></Node>
<StgValue><ssdm name="and_ln187_4"/></StgValue>
</operation>

<operation id="71" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:132 %and_ln187 = and i1 %and_ln187_3, i1 %and_ln187_4

]]></Node>
<StgValue><ssdm name="and_ln187"/></StgValue>
</operation>

<operation id="72" st_id="8" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:133 %tmp_102 = fcmp_oge  i32 %n_read, i32 1

]]></Node>
<StgValue><ssdm name="tmp_102"/></StgValue>
</operation>

<operation id="73" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:134 %and_ln190_3 = and i1 %or_ln130, i1 %tmp_102

]]></Node>
<StgValue><ssdm name="and_ln190_3"/></StgValue>
</operation>

<operation id="74" st_id="8" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:135 %tmp_103 = fcmp_olt  i64 %conv1_i, i64 1.2

]]></Node>
<StgValue><ssdm name="tmp_103"/></StgValue>
</operation>

<operation id="75" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:136 %and_ln190_4 = and i1 %or_ln130_2, i1 %tmp_103

]]></Node>
<StgValue><ssdm name="and_ln190_4"/></StgValue>
</operation>

<operation id="76" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:137 %and_ln190 = and i1 %and_ln190_3, i1 %and_ln190_4

]]></Node>
<StgValue><ssdm name="and_ln190"/></StgValue>
</operation>

<operation id="77" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:139 %or_ln190 = or i1 %and_ln190, i1 %and_ln187

]]></Node>
<StgValue><ssdm name="or_ln190"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="78" st_id="9" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:105 %tmp_92 = fcmp_oge  i32 %n_read, i32 0

]]></Node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="79" st_id="9" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:107 %tmp_93 = fcmp_olt  i64 %conv1_i, i64 0.2

]]></Node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="80" st_id="9" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:110 %tmp_94 = fcmp_oge  i64 %conv1_i, i64 0.2

]]></Node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="81" st_id="9" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:112 %tmp_95 = fcmp_olt  i64 %conv1_i, i64 0.4

]]></Node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="82" st_id="10" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:105 %tmp_92 = fcmp_oge  i32 %n_read, i32 0

]]></Node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="83" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:106 %and_ln175_3 = and i1 %or_ln130, i1 %tmp_92

]]></Node>
<StgValue><ssdm name="and_ln175_3"/></StgValue>
</operation>

<operation id="84" st_id="10" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:107 %tmp_93 = fcmp_olt  i64 %conv1_i, i64 0.2

]]></Node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="85" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:108 %and_ln175_4 = and i1 %or_ln130_2, i1 %tmp_93

]]></Node>
<StgValue><ssdm name="and_ln175_4"/></StgValue>
</operation>

<operation id="86" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:109 %and_ln175 = and i1 %and_ln175_3, i1 %and_ln175_4

]]></Node>
<StgValue><ssdm name="and_ln175"/></StgValue>
</operation>

<operation id="87" st_id="10" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:110 %tmp_94 = fcmp_oge  i64 %conv1_i, i64 0.2

]]></Node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="88" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:111 %and_ln178_2 = and i1 %or_ln130_2, i1 %tmp_94

]]></Node>
<StgValue><ssdm name="and_ln178_2"/></StgValue>
</operation>

<operation id="89" st_id="10" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:112 %tmp_95 = fcmp_olt  i64 %conv1_i, i64 0.4

]]></Node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="90" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:113 %and_ln178 = and i1 %and_ln178_2, i1 %tmp_95

]]></Node>
<StgValue><ssdm name="and_ln178"/></StgValue>
</operation>

<operation id="91" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:115 %or_ln178 = or i1 %and_ln178, i1 %and_ln175

]]></Node>
<StgValue><ssdm name="or_ln178"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="92" st_id="11" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:68 %tmp_80 = fcmp_oge  i64 %conv1_i, i64 -1.2

]]></Node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="93" st_id="11" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:70 %tmp_81 = fcmp_olt  i32 %n_read, i32 -1

]]></Node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="94" st_id="11" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:73 %tmp_82 = fcmp_oge  i32 %n_read, i32 -1

]]></Node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="95" st_id="11" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:75 %tmp_83 = fcmp_olt  i64 %conv1_i, i64 -0.8

]]></Node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="96" st_id="12" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:68 %tmp_80 = fcmp_oge  i64 %conv1_i, i64 -1.2

]]></Node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="97" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:69 %and_ln157_3 = and i1 %or_ln130_2, i1 %tmp_80

]]></Node>
<StgValue><ssdm name="and_ln157_3"/></StgValue>
</operation>

<operation id="98" st_id="12" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:70 %tmp_81 = fcmp_olt  i32 %n_read, i32 -1

]]></Node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="99" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:71 %and_ln157_4 = and i1 %or_ln130, i1 %tmp_81

]]></Node>
<StgValue><ssdm name="and_ln157_4"/></StgValue>
</operation>

<operation id="100" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:72 %and_ln157 = and i1 %and_ln157_3, i1 %and_ln157_4

]]></Node>
<StgValue><ssdm name="and_ln157"/></StgValue>
</operation>

<operation id="101" st_id="12" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:73 %tmp_82 = fcmp_oge  i32 %n_read, i32 -1

]]></Node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="102" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:74 %and_ln160_3 = and i1 %or_ln130, i1 %tmp_82

]]></Node>
<StgValue><ssdm name="and_ln160_3"/></StgValue>
</operation>

<operation id="103" st_id="12" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:75 %tmp_83 = fcmp_olt  i64 %conv1_i, i64 -0.8

]]></Node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="104" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:76 %and_ln160_4 = and i1 %or_ln130_2, i1 %tmp_83

]]></Node>
<StgValue><ssdm name="and_ln160_4"/></StgValue>
</operation>

<operation id="105" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:77 %and_ln160 = and i1 %and_ln160_3, i1 %and_ln160_4

]]></Node>
<StgValue><ssdm name="and_ln160"/></StgValue>
</operation>

<operation id="106" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:79 %or_ln160 = or i1 %and_ln160, i1 %and_ln157

]]></Node>
<StgValue><ssdm name="or_ln160"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="107" st_id="13" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:44 %tmp_72 = fcmp_oge  i32 %n_read, i32 -2

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="108" st_id="13" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:46 %tmp_73 = fcmp_olt  i64 %conv1_i, i64 -1.8

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="109" st_id="13" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:49 %tmp_74 = fcmp_oge  i64 %conv1_i, i64 -1.8

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="110" st_id="13" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:51 %tmp_75 = fcmp_olt  i64 %conv1_i, i64 -1.6

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="111" st_id="14" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:44 %tmp_72 = fcmp_oge  i32 %n_read, i32 -2

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="112" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:45 %and_ln145_3 = and i1 %or_ln130, i1 %tmp_72

]]></Node>
<StgValue><ssdm name="and_ln145_3"/></StgValue>
</operation>

<operation id="113" st_id="14" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:46 %tmp_73 = fcmp_olt  i64 %conv1_i, i64 -1.8

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="114" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:47 %and_ln145_4 = and i1 %or_ln130_2, i1 %tmp_73

]]></Node>
<StgValue><ssdm name="and_ln145_4"/></StgValue>
</operation>

<operation id="115" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:48 %and_ln145 = and i1 %and_ln145_3, i1 %and_ln145_4

]]></Node>
<StgValue><ssdm name="and_ln145"/></StgValue>
</operation>

<operation id="116" st_id="14" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:49 %tmp_74 = fcmp_oge  i64 %conv1_i, i64 -1.8

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="117" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:50 %and_ln148_2 = and i1 %or_ln130_2, i1 %tmp_74

]]></Node>
<StgValue><ssdm name="and_ln148_2"/></StgValue>
</operation>

<operation id="118" st_id="14" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:51 %tmp_75 = fcmp_olt  i64 %conv1_i, i64 -1.6

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="119" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:52 %and_ln148 = and i1 %and_ln148_2, i1 %tmp_75

]]></Node>
<StgValue><ssdm name="and_ln148"/></StgValue>
</operation>

<operation id="120" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:54 %or_ln148 = or i1 %and_ln148, i1 %and_ln145

]]></Node>
<StgValue><ssdm name="or_ln148"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="121" st_id="15" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:20 %tmp_64 = fcmp_oge  i64 %conv1_i, i64 -2.8

]]></Node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="122" st_id="15" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:22 %tmp_65 = fcmp_olt  i64 %conv1_i, i64 -2.6

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="123" st_id="15" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:24 %tmp_66 = fcmp_oge  i64 %conv1_i, i64 -2.6

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="124" st_id="15" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:26 %tmp_67 = fcmp_olt  i64 %conv1_i, i64 -2.4

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="125" st_id="16" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:20 %tmp_64 = fcmp_oge  i64 %conv1_i, i64 -2.8

]]></Node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="126" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:21 %and_ln133_2 = and i1 %or_ln130_2, i1 %tmp_64

]]></Node>
<StgValue><ssdm name="and_ln133_2"/></StgValue>
</operation>

<operation id="127" st_id="16" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:22 %tmp_65 = fcmp_olt  i64 %conv1_i, i64 -2.6

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="128" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:23 %and_ln133 = and i1 %and_ln133_2, i1 %tmp_65

]]></Node>
<StgValue><ssdm name="and_ln133"/></StgValue>
</operation>

<operation id="129" st_id="16" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:24 %tmp_66 = fcmp_oge  i64 %conv1_i, i64 -2.6

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="130" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:25 %and_ln136_2 = and i1 %or_ln130_2, i1 %tmp_66

]]></Node>
<StgValue><ssdm name="and_ln136_2"/></StgValue>
</operation>

<operation id="131" st_id="16" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:26 %tmp_67 = fcmp_olt  i64 %conv1_i, i64 -2.4

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="132" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:27 %and_ln136 = and i1 %and_ln136_2, i1 %tmp_67

]]></Node>
<StgValue><ssdm name="and_ln136"/></StgValue>
</operation>

<operation id="133" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:29 %or_ln136 = or i1 %and_ln136, i1 %and_ln133

]]></Node>
<StgValue><ssdm name="or_ln136"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="134" st_id="17" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln136" val="0"/>
<literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="12" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:8 %tmp_s = fcmp_oge  i32 %n_read, i32 -3

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="135" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln136" val="0"/>
<literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:16 %tmp_63 = fcmp_olt  i64 %conv1_i, i64 -2.8

]]></Node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="136" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:32 %tmp_68 = fcmp_oge  i64 %conv1_i, i64 -2.4

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="137" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:34 %tmp_69 = fcmp_olt  i64 %conv1_i, i64 -2.2

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="138" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:36 %tmp_70 = fcmp_oge  i64 %conv1_i, i64 -2.2

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="139" st_id="17" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:38 %tmp_71 = fcmp_olt  i32 %n_read, i32 -2

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="140" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:57 %tmp_76 = fcmp_oge  i64 %conv1_i, i64 -1.6

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="141" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:59 %tmp_77 = fcmp_olt  i64 %conv1_i, i64 -1.4

]]></Node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="142" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:61 %tmp_78 = fcmp_oge  i64 %conv1_i, i64 -1.4

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="143" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:63 %tmp_79 = fcmp_olt  i64 %conv1_i, i64 -1.2

]]></Node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="144" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:81 %tmp_84 = fcmp_oge  i64 %conv1_i, i64 -0.8

]]></Node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="145" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:83 %tmp_85 = fcmp_olt  i64 %conv1_i, i64 -0.6

]]></Node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="146" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:85 %tmp_86 = fcmp_oge  i64 %conv1_i, i64 -0.6

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="147" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:87 %tmp_87 = fcmp_olt  i64 %conv1_i, i64 -0.4

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="148" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:92 %tmp_88 = fcmp_oge  i64 %conv1_i, i64 -0.4

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="149" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:94 %tmp_89 = fcmp_olt  i64 %conv1_i, i64 -0.2

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="150" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:96 %tmp_90 = fcmp_oge  i64 %conv1_i, i64 -0.2

]]></Node>
<StgValue><ssdm name="tmp_90"/></StgValue>
</operation>

<operation id="151" st_id="17" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:98 %tmp_91 = fcmp_olt  i32 %n_read, i32 0

]]></Node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="152" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:117 %tmp_96 = fcmp_oge  i64 %conv1_i, i64 0.4

]]></Node>
<StgValue><ssdm name="tmp_96"/></StgValue>
</operation>

<operation id="153" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:119 %tmp_97 = fcmp_olt  i64 %conv1_i, i64 0.6

]]></Node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="154" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:121 %tmp_98 = fcmp_oge  i64 %conv1_i, i64 0.6

]]></Node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="155" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:123 %tmp_99 = fcmp_olt  i64 %conv1_i, i64 0.8

]]></Node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>

<operation id="156" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:141 %tmp_104 = fcmp_oge  i64 %conv1_i, i64 1.2

]]></Node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="157" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:143 %tmp_105 = fcmp_olt  i64 %conv1_i, i64 1.4

]]></Node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="158" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:145 %tmp_106 = fcmp_oge  i64 %conv1_i, i64 1.4

]]></Node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="159" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:147 %tmp_107 = fcmp_olt  i64 %conv1_i, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="160" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:152 %tmp_108 = fcmp_oge  i64 %conv1_i, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="161" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:154 %tmp_109 = fcmp_olt  i64 %conv1_i, i64 1.8

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="162" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:156 %tmp_110 = fcmp_oge  i64 %conv1_i, i64 1.8

]]></Node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="163" st_id="17" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:158 %tmp_111 = fcmp_olt  i32 %n_read, i32 2

]]></Node>
<StgValue><ssdm name="tmp_111"/></StgValue>
</operation>

<operation id="164" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:176 %tmp_116 = fcmp_oge  i64 %conv1_i, i64 2.4

]]></Node>
<StgValue><ssdm name="tmp_116"/></StgValue>
</operation>

<operation id="165" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:178 %tmp_117 = fcmp_olt  i64 %conv1_i, i64 2.6

]]></Node>
<StgValue><ssdm name="tmp_117"/></StgValue>
</operation>

<operation id="166" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:180 %tmp_118 = fcmp_oge  i64 %conv1_i, i64 2.6

]]></Node>
<StgValue><ssdm name="tmp_118"/></StgValue>
</operation>

<operation id="167" st_id="17" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:182 %tmp_119 = fcmp_olt  i64 %conv1_i, i64 2.8

]]></Node>
<StgValue><ssdm name="tmp_119"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="168" st_id="18" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln136" val="0"/>
<literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="12" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:8 %tmp_s = fcmp_oge  i32 %n_read, i32 -3

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="169" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln136" val="0"/>
<literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="13" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:9 %and_ln130 = and i1 %or_ln130, i1 %tmp_s

]]></Node>
<StgValue><ssdm name="and_ln130"/></StgValue>
</operation>

<operation id="170" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln136" val="0"/>
<literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:16 %tmp_63 = fcmp_olt  i64 %conv1_i, i64 -2.8

]]></Node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="171" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln136" val="0"/>
<literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:17 %and_ln130_3 = and i1 %or_ln130_2, i1 %tmp_63

]]></Node>
<StgValue><ssdm name="and_ln130_3"/></StgValue>
</operation>

<operation id="172" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln136" val="0"/>
<literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:18 %lut_i = and i1 %and_ln130, i1 %and_ln130_3

]]></Node>
<StgValue><ssdm name="lut_i"/></StgValue>
</operation>

<operation id="173" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln136" val="0"/>
<literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="2" op_0_bw="1">
<![CDATA[
entry:19 %zext_ln120 = zext i1 %lut_i

]]></Node>
<StgValue><ssdm name="zext_ln120"/></StgValue>
</operation>

<operation id="174" st_id="18" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln136" val="1"/>
<literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
entry:28 %select_ln136 = select i1 %and_ln136, i2 3, i2 2

]]></Node>
<StgValue><ssdm name="select_ln136"/></StgValue>
</operation>

<operation id="175" st_id="18" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
entry:30 %lut_i_16 = select i1 %or_ln136, i2 %select_ln136, i2 %zext_ln120

]]></Node>
<StgValue><ssdm name="lut_i_16"/></StgValue>
</operation>

<operation id="176" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="3" op_0_bw="2">
<![CDATA[
entry:31 %zext_ln120_5 = zext i2 %lut_i_16

]]></Node>
<StgValue><ssdm name="zext_ln120_5"/></StgValue>
</operation>

<operation id="177" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:32 %tmp_68 = fcmp_oge  i64 %conv1_i, i64 -2.4

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="178" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:33 %and_ln139_2 = and i1 %or_ln130_2, i1 %tmp_68

]]></Node>
<StgValue><ssdm name="and_ln139_2"/></StgValue>
</operation>

<operation id="179" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:34 %tmp_69 = fcmp_olt  i64 %conv1_i, i64 -2.2

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="180" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:35 %and_ln139 = and i1 %and_ln139_2, i1 %tmp_69

]]></Node>
<StgValue><ssdm name="and_ln139"/></StgValue>
</operation>

<operation id="181" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:36 %tmp_70 = fcmp_oge  i64 %conv1_i, i64 -2.2

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="182" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:37 %and_ln142_3 = and i1 %or_ln130_2, i1 %tmp_70

]]></Node>
<StgValue><ssdm name="and_ln142_3"/></StgValue>
</operation>

<operation id="183" st_id="18" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:38 %tmp_71 = fcmp_olt  i32 %n_read, i32 -2

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="184" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:39 %and_ln142_4 = and i1 %or_ln130, i1 %tmp_71

]]></Node>
<StgValue><ssdm name="and_ln142_4"/></StgValue>
</operation>

<operation id="185" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:40 %and_ln142 = and i1 %and_ln142_3, i1 %and_ln142_4

]]></Node>
<StgValue><ssdm name="and_ln142"/></StgValue>
</operation>

<operation id="186" st_id="18" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
entry:41 %select_ln142 = select i1 %and_ln142, i3 5, i3 4

]]></Node>
<StgValue><ssdm name="select_ln142"/></StgValue>
</operation>

<operation id="187" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:42 %or_ln142 = or i1 %and_ln142, i1 %and_ln139

]]></Node>
<StgValue><ssdm name="or_ln142"/></StgValue>
</operation>

<operation id="188" st_id="18" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="0"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
entry:43 %lut_i_17 = select i1 %or_ln142, i3 %select_ln142, i3 %zext_ln120_5

]]></Node>
<StgValue><ssdm name="lut_i_17"/></StgValue>
</operation>

<operation id="189" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:57 %tmp_76 = fcmp_oge  i64 %conv1_i, i64 -1.6

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="190" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:59 %tmp_77 = fcmp_olt  i64 %conv1_i, i64 -1.4

]]></Node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="191" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:61 %tmp_78 = fcmp_oge  i64 %conv1_i, i64 -1.4

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="192" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:62 %and_ln154_2 = and i1 %or_ln130_2, i1 %tmp_78

]]></Node>
<StgValue><ssdm name="and_ln154_2"/></StgValue>
</operation>

<operation id="193" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:63 %tmp_79 = fcmp_olt  i64 %conv1_i, i64 -1.2

]]></Node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="194" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:64 %and_ln154 = and i1 %and_ln154_2, i1 %tmp_79

]]></Node>
<StgValue><ssdm name="and_ln154"/></StgValue>
</operation>

<operation id="195" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:81 %tmp_84 = fcmp_oge  i64 %conv1_i, i64 -0.8

]]></Node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="196" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:83 %tmp_85 = fcmp_olt  i64 %conv1_i, i64 -0.6

]]></Node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="197" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:85 %tmp_86 = fcmp_oge  i64 %conv1_i, i64 -0.6

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="198" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:86 %and_ln166_2 = and i1 %or_ln130_2, i1 %tmp_86

]]></Node>
<StgValue><ssdm name="and_ln166_2"/></StgValue>
</operation>

<operation id="199" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:87 %tmp_87 = fcmp_olt  i64 %conv1_i, i64 -0.4

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="200" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:88 %and_ln166 = and i1 %and_ln166_2, i1 %tmp_87

]]></Node>
<StgValue><ssdm name="and_ln166"/></StgValue>
</operation>

<operation id="201" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:92 %tmp_88 = fcmp_oge  i64 %conv1_i, i64 -0.4

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="202" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:94 %tmp_89 = fcmp_olt  i64 %conv1_i, i64 -0.2

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="203" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:96 %tmp_90 = fcmp_oge  i64 %conv1_i, i64 -0.2

]]></Node>
<StgValue><ssdm name="tmp_90"/></StgValue>
</operation>

<operation id="204" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:97 %and_ln172_3 = and i1 %or_ln130_2, i1 %tmp_90

]]></Node>
<StgValue><ssdm name="and_ln172_3"/></StgValue>
</operation>

<operation id="205" st_id="18" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:98 %tmp_91 = fcmp_olt  i32 %n_read, i32 0

]]></Node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="206" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:99 %and_ln172_4 = and i1 %or_ln130, i1 %tmp_91

]]></Node>
<StgValue><ssdm name="and_ln172_4"/></StgValue>
</operation>

<operation id="207" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:100 %and_ln172 = and i1 %and_ln172_3, i1 %and_ln172_4

]]></Node>
<StgValue><ssdm name="and_ln172"/></StgValue>
</operation>

<operation id="208" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:117 %tmp_96 = fcmp_oge  i64 %conv1_i, i64 0.4

]]></Node>
<StgValue><ssdm name="tmp_96"/></StgValue>
</operation>

<operation id="209" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:119 %tmp_97 = fcmp_olt  i64 %conv1_i, i64 0.6

]]></Node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="210" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:121 %tmp_98 = fcmp_oge  i64 %conv1_i, i64 0.6

]]></Node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="211" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:122 %and_ln184_2 = and i1 %or_ln130_2, i1 %tmp_98

]]></Node>
<StgValue><ssdm name="and_ln184_2"/></StgValue>
</operation>

<operation id="212" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:123 %tmp_99 = fcmp_olt  i64 %conv1_i, i64 0.8

]]></Node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>

<operation id="213" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:124 %and_ln184 = and i1 %and_ln184_2, i1 %tmp_99

]]></Node>
<StgValue><ssdm name="and_ln184"/></StgValue>
</operation>

<operation id="214" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:141 %tmp_104 = fcmp_oge  i64 %conv1_i, i64 1.2

]]></Node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="215" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:143 %tmp_105 = fcmp_olt  i64 %conv1_i, i64 1.4

]]></Node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="216" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:145 %tmp_106 = fcmp_oge  i64 %conv1_i, i64 1.4

]]></Node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="217" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:146 %and_ln196_2 = and i1 %or_ln130_2, i1 %tmp_106

]]></Node>
<StgValue><ssdm name="and_ln196_2"/></StgValue>
</operation>

<operation id="218" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:147 %tmp_107 = fcmp_olt  i64 %conv1_i, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="219" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:148 %and_ln196 = and i1 %and_ln196_2, i1 %tmp_107

]]></Node>
<StgValue><ssdm name="and_ln196"/></StgValue>
</operation>

<operation id="220" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:152 %tmp_108 = fcmp_oge  i64 %conv1_i, i64 1.6

]]></Node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="221" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:154 %tmp_109 = fcmp_olt  i64 %conv1_i, i64 1.8

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="222" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:156 %tmp_110 = fcmp_oge  i64 %conv1_i, i64 1.8

]]></Node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="223" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:157 %and_ln202_3 = and i1 %or_ln130_2, i1 %tmp_110

]]></Node>
<StgValue><ssdm name="and_ln202_3"/></StgValue>
</operation>

<operation id="224" st_id="18" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:158 %tmp_111 = fcmp_olt  i32 %n_read, i32 2

]]></Node>
<StgValue><ssdm name="tmp_111"/></StgValue>
</operation>

<operation id="225" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:159 %and_ln202_4 = and i1 %or_ln130, i1 %tmp_111

]]></Node>
<StgValue><ssdm name="and_ln202_4"/></StgValue>
</operation>

<operation id="226" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:160 %and_ln202 = and i1 %and_ln202_3, i1 %and_ln202_4

]]></Node>
<StgValue><ssdm name="and_ln202"/></StgValue>
</operation>

<operation id="227" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:176 %tmp_116 = fcmp_oge  i64 %conv1_i, i64 2.4

]]></Node>
<StgValue><ssdm name="tmp_116"/></StgValue>
</operation>

<operation id="228" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:178 %tmp_117 = fcmp_olt  i64 %conv1_i, i64 2.6

]]></Node>
<StgValue><ssdm name="tmp_117"/></StgValue>
</operation>

<operation id="229" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:180 %tmp_118 = fcmp_oge  i64 %conv1_i, i64 2.6

]]></Node>
<StgValue><ssdm name="tmp_118"/></StgValue>
</operation>

<operation id="230" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:181 %and_ln214_2 = and i1 %or_ln130_2, i1 %tmp_118

]]></Node>
<StgValue><ssdm name="and_ln214_2"/></StgValue>
</operation>

<operation id="231" st_id="18" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
entry:182 %tmp_119 = fcmp_olt  i64 %conv1_i, i64 2.8

]]></Node>
<StgValue><ssdm name="tmp_119"/></StgValue>
</operation>

<operation id="232" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:183 %and_ln214 = and i1 %and_ln214_2, i1 %tmp_119

]]></Node>
<StgValue><ssdm name="and_ln214"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="233" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln148" val="1"/>
<literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
entry:53 %select_ln148 = select i1 %and_ln148, i3 7, i3 6

]]></Node>
<StgValue><ssdm name="select_ln148"/></StgValue>
</operation>

<operation id="234" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
entry:55 %lut_i_18 = select i1 %or_ln148, i3 %select_ln148, i3 %lut_i_17

]]></Node>
<StgValue><ssdm name="lut_i_18"/></StgValue>
</operation>

<operation id="235" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="4" op_0_bw="3">
<![CDATA[
entry:56 %zext_ln120_6 = zext i3 %lut_i_18

]]></Node>
<StgValue><ssdm name="zext_ln120_6"/></StgValue>
</operation>

<operation id="236" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:58 %and_ln151_2 = and i1 %or_ln130_2, i1 %tmp_76

]]></Node>
<StgValue><ssdm name="and_ln151_2"/></StgValue>
</operation>

<operation id="237" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:60 %and_ln151 = and i1 %and_ln151_2, i1 %tmp_77

]]></Node>
<StgValue><ssdm name="and_ln151"/></StgValue>
</operation>

<operation id="238" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:65 %select_ln154 = select i1 %and_ln154, i4 9, i4 8

]]></Node>
<StgValue><ssdm name="select_ln154"/></StgValue>
</operation>

<operation id="239" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:66 %or_ln154 = or i1 %and_ln154, i1 %and_ln151

]]></Node>
<StgValue><ssdm name="or_ln154"/></StgValue>
</operation>

<operation id="240" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="0"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:67 %lut_i_19 = select i1 %or_ln154, i4 %select_ln154, i4 %zext_ln120_6

]]></Node>
<StgValue><ssdm name="lut_i_19"/></StgValue>
</operation>

<operation id="241" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln160" val="1"/>
<literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:78 %select_ln160 = select i1 %and_ln160, i4 11, i4 10

]]></Node>
<StgValue><ssdm name="select_ln160"/></StgValue>
</operation>

<operation id="242" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:80 %lut_i_20 = select i1 %or_ln160, i4 %select_ln160, i4 %lut_i_19

]]></Node>
<StgValue><ssdm name="lut_i_20"/></StgValue>
</operation>

<operation id="243" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:82 %and_ln163_2 = and i1 %or_ln130_2, i1 %tmp_84

]]></Node>
<StgValue><ssdm name="and_ln163_2"/></StgValue>
</operation>

<operation id="244" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:84 %and_ln163 = and i1 %and_ln163_2, i1 %tmp_85

]]></Node>
<StgValue><ssdm name="and_ln163"/></StgValue>
</operation>

<operation id="245" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:89 %select_ln166 = select i1 %and_ln166, i4 13, i4 12

]]></Node>
<StgValue><ssdm name="select_ln166"/></StgValue>
</operation>

<operation id="246" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:90 %or_ln166 = or i1 %and_ln166, i1 %and_ln163

]]></Node>
<StgValue><ssdm name="or_ln166"/></StgValue>
</operation>

<operation id="247" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:91 %lut_i_21 = select i1 %or_ln166, i4 %select_ln166, i4 %lut_i_20

]]></Node>
<StgValue><ssdm name="lut_i_21"/></StgValue>
</operation>

<operation id="248" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:93 %and_ln169_2 = and i1 %or_ln130_2, i1 %tmp_88

]]></Node>
<StgValue><ssdm name="and_ln169_2"/></StgValue>
</operation>

<operation id="249" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:95 %and_ln169 = and i1 %and_ln169_2, i1 %tmp_89

]]></Node>
<StgValue><ssdm name="and_ln169"/></StgValue>
</operation>

<operation id="250" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:101 %select_ln172 = select i1 %and_ln172, i4 15, i4 14

]]></Node>
<StgValue><ssdm name="select_ln172"/></StgValue>
</operation>

<operation id="251" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:102 %or_ln172 = or i1 %and_ln172, i1 %and_ln169

]]></Node>
<StgValue><ssdm name="or_ln172"/></StgValue>
</operation>

<operation id="252" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
entry:103 %lut_i_22 = select i1 %or_ln172, i4 %select_ln172, i4 %lut_i_21

]]></Node>
<StgValue><ssdm name="lut_i_22"/></StgValue>
</operation>

<operation id="253" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="0"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="5" op_0_bw="4">
<![CDATA[
entry:104 %zext_ln120_7 = zext i4 %lut_i_22

]]></Node>
<StgValue><ssdm name="zext_ln120_7"/></StgValue>
</operation>

<operation id="254" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln178" val="1"/>
<literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:114 %select_ln178 = select i1 %and_ln178, i5 17, i5 16

]]></Node>
<StgValue><ssdm name="select_ln178"/></StgValue>
</operation>

<operation id="255" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:116 %lut_i_23 = select i1 %or_ln178, i5 %select_ln178, i5 %zext_ln120_7

]]></Node>
<StgValue><ssdm name="lut_i_23"/></StgValue>
</operation>

<operation id="256" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:118 %and_ln181_2 = and i1 %or_ln130_2, i1 %tmp_96

]]></Node>
<StgValue><ssdm name="and_ln181_2"/></StgValue>
</operation>

<operation id="257" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:120 %and_ln181 = and i1 %and_ln181_2, i1 %tmp_97

]]></Node>
<StgValue><ssdm name="and_ln181"/></StgValue>
</operation>

<operation id="258" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:125 %select_ln184 = select i1 %and_ln184, i5 19, i5 18

]]></Node>
<StgValue><ssdm name="select_ln184"/></StgValue>
</operation>

<operation id="259" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:126 %or_ln184 = or i1 %and_ln184, i1 %and_ln181

]]></Node>
<StgValue><ssdm name="or_ln184"/></StgValue>
</operation>

<operation id="260" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="0"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:127 %lut_i_24 = select i1 %or_ln184, i5 %select_ln184, i5 %lut_i_23

]]></Node>
<StgValue><ssdm name="lut_i_24"/></StgValue>
</operation>

<operation id="261" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln190" val="1"/>
<literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:138 %select_ln190 = select i1 %and_ln190, i5 21, i5 20

]]></Node>
<StgValue><ssdm name="select_ln190"/></StgValue>
</operation>

<operation id="262" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:140 %lut_i_25 = select i1 %or_ln190, i5 %select_ln190, i5 %lut_i_24

]]></Node>
<StgValue><ssdm name="lut_i_25"/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="263" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:142 %and_ln193_2 = and i1 %or_ln130_2, i1 %tmp_104

]]></Node>
<StgValue><ssdm name="and_ln193_2"/></StgValue>
</operation>

<operation id="264" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:144 %and_ln193 = and i1 %and_ln193_2, i1 %tmp_105

]]></Node>
<StgValue><ssdm name="and_ln193"/></StgValue>
</operation>

<operation id="265" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:149 %select_ln196 = select i1 %and_ln196, i5 23, i5 22

]]></Node>
<StgValue><ssdm name="select_ln196"/></StgValue>
</operation>

<operation id="266" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:150 %or_ln196 = or i1 %and_ln196, i1 %and_ln193

]]></Node>
<StgValue><ssdm name="or_ln196"/></StgValue>
</operation>

<operation id="267" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:151 %lut_i_26 = select i1 %or_ln196, i5 %select_ln196, i5 %lut_i_25

]]></Node>
<StgValue><ssdm name="lut_i_26"/></StgValue>
</operation>

<operation id="268" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:153 %and_ln199_2 = and i1 %or_ln130_2, i1 %tmp_108

]]></Node>
<StgValue><ssdm name="and_ln199_2"/></StgValue>
</operation>

<operation id="269" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:155 %and_ln199 = and i1 %and_ln199_2, i1 %tmp_109

]]></Node>
<StgValue><ssdm name="and_ln199"/></StgValue>
</operation>

<operation id="270" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:161 %select_ln202 = select i1 %and_ln202, i5 25, i5 24

]]></Node>
<StgValue><ssdm name="select_ln202"/></StgValue>
</operation>

<operation id="271" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:162 %or_ln202 = or i1 %and_ln202, i1 %and_ln199

]]></Node>
<StgValue><ssdm name="or_ln202"/></StgValue>
</operation>

<operation id="272" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="0"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:163 %lut_i_27 = select i1 %or_ln202, i5 %select_ln202, i5 %lut_i_26

]]></Node>
<StgValue><ssdm name="lut_i_27"/></StgValue>
</operation>

<operation id="273" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln208" val="1"/>
<literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:173 %select_ln208 = select i1 %and_ln208, i5 27, i5 26

]]></Node>
<StgValue><ssdm name="select_ln208"/></StgValue>
</operation>

<operation id="274" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:175 %lut_i_28 = select i1 %or_ln208, i5 %select_ln208, i5 %lut_i_27

]]></Node>
<StgValue><ssdm name="lut_i_28"/></StgValue>
</operation>

<operation id="275" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:177 %and_ln211_2 = and i1 %or_ln130_2, i1 %tmp_116

]]></Node>
<StgValue><ssdm name="and_ln211_2"/></StgValue>
</operation>

<operation id="276" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:179 %and_ln211 = and i1 %and_ln211_2, i1 %tmp_117

]]></Node>
<StgValue><ssdm name="and_ln211"/></StgValue>
</operation>

<operation id="277" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:184 %select_ln214 = select i1 %and_ln214, i5 29, i5 28

]]></Node>
<StgValue><ssdm name="select_ln214"/></StgValue>
</operation>

<operation id="278" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:185 %or_ln214 = or i1 %and_ln214, i1 %and_ln211

]]></Node>
<StgValue><ssdm name="or_ln214"/></StgValue>
</operation>

<operation id="279" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:186 %lut_i_29 = select i1 %or_ln214, i5 %select_ln214, i5 %lut_i_28

]]></Node>
<StgValue><ssdm name="lut_i_29"/></StgValue>
</operation>

<operation id="280" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln220" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:194 %select_ln220 = select i1 %and_ln220, i5 31, i5 30

]]></Node>
<StgValue><ssdm name="select_ln220"/></StgValue>
</operation>

<operation id="281" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="200" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
entry:196 %lut_i_30 = select i1 %or_ln220, i5 %select_ln220, i5 %lut_i_29

]]></Node>
<StgValue><ssdm name="lut_i_30"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="282" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="201" bw="32" op_0_bw="5">
<![CDATA[
entry:197 %zext_ln120_8 = zext i5 %lut_i_30

]]></Node>
<StgValue><ssdm name="zext_ln120_8"/></StgValue>
</operation>

<operation id="283" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="202" bw="5" op_0_bw="32" op_1_bw="32" op_2_bw="32">
<![CDATA[
entry:198 %tanh_lut100_addr = getelementptr i32 %tanh_lut100, i32 0, i32 %zext_ln120_8

]]></Node>
<StgValue><ssdm name="tanh_lut100_addr"/></StgValue>
</operation>

<operation id="284" st_id="21" stage="2" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="203" bw="32" op_0_bw="5">
<![CDATA[
entry:199 %tanh_lut100_load = load i5 %tanh_lut100_addr

]]></Node>
<StgValue><ssdm name="tanh_lut100_load"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="285" st_id="22" stage="1" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="203" bw="32" op_0_bw="5">
<![CDATA[
entry:199 %tanh_lut100_load = load i5 %tanh_lut100_addr

]]></Node>
<StgValue><ssdm name="tanh_lut100_load"/></StgValue>
</operation>

<operation id="286" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="32">
<![CDATA[
entry:200 %ret_ln381 = ret i32 %tanh_lut100_load

]]></Node>
<StgValue><ssdm name="ret_ln381"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
