41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 787 395 0
wadr_0
20 654 414 721 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 547 395 0
adr2_1
20 546 414 613 395 0
adr2_0
20 366 414 433 395 0
adr1_0
20 300 414 367 395 0
adr1_1
19 166 108 233 89 0
reg0_2
19 154 84 221 65 0
reg0_3
19 190 156 257 137 0
reg0_0
19 178 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 322 108 389 89 0
reg1_2
19 310 84 377 65 0
reg1_3
19 346 156 413 137 0
reg1_0
19 334 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 478 108 545 89 0
reg2_2
19 466 84 533 65 0
reg2_3
19 502 156 569 137 0
reg2_0
19 490 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 634 108 701 89 0
reg3_2
19 622 84 689 65 0
reg3_3
19 658 156 725 137 0
reg3_0
19 646 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 640 264 707 245 0
alu_2
19 628 240 695 221 0
alu_3
19 664 312 731 293 0
alu_0
19 652 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 133 395 0
sel
20 60 210 127 191 0
clear
20 150 510 217 491 0
kpad_3
20 138 534 205 515 0
kpad_2
20 132 558 199 539 0
kpad_1
20 120 582 187 563 0
kpad_0
19 328 264 395 245 0
in1_2
19 316 240 383 221 0
in1_3
19 352 312 419 293 0
in1_0
19 340 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Sehgal, Rohan
22 12 54 73 34 0 \NUL
rsehgal1
19 166 264 233 245 0
kpad_2
19 154 240 221 221 0
kpad_3
19 190 312 257 293 0
kpad_0
19 178 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 127 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 484 264 551 245 0
in2_2
19 472 240 539 221 0
in2_3
19 508 312 575 293 0
in2_0
19 496 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Sehgal, Rohan
22 12 54 73 34 0 \NUL
rsehgal1
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
19 21 323 88 304 0
wadr_1
19 21 305 88 286 0
wadr_0
19 21 274 88 255 0
adr2_1
19 21 256 88 237 0
adr2_0
19 22 176 89 157 0
sel
19 22 158 89 139 0
update
19 22 140 89 121 0
clear
19 21 390 88 371 0
kpad_1
19 21 372 88 353 0
kpad_2
19 21 354 88 335 0
kpad_3
19 21 408 88 389 0
kpad_0
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Sehgal, Rohan
22 12 54 73 34 0 \NUL
rsehgal1
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 165 95 755 75 0 \NUL
Two Bit Multiplexor: Will either select the previous ALU output or an inputted keypad value
19 178 185 245 166 0
kpad_3
19 168 288 235 269 0
kpad_2
19 177 380 244 361 0
kpad_1
19 153 478 220 459 0
kpad_0
19 170 152 237 133 0
alu_3
19 167 254 234 235 0
alu_2
19 161 352 228 333 0
alu_1
19 165 449 232 430 0
alu_0
19 171 507 238 488 0
sel
31 349 212 398 127 0 2
31 347 521 396 436 0 2
31 339 409 388 324 0 2
31 333 314 382 229 0 2
19 180 220 247 201 0
sel
19 163 315 230 296 0
sel
19 164 405 231 386 0
sel
20 427 195 494 176 0
m3
20 431 303 498 284 0
m2
20 436 390 503 371 0
m1
20 442 470 509 451 0
m0
14 278 229 327 180
14 249 336 298 287
14 245 430 294 381
14 169 542 218 493
1 234 142 350 166
1 231 244 334 268
1 225 342 340 363
1 229 439 348 475
1 242 175 350 172
1 232 278 334 274
1 241 370 340 369
1 235 497 348 505
1 228 395 340 393
1 227 305 334 298
1 244 210 350 196
1 379 268 432 293
1 385 363 437 380
1 324 204 350 208
1 215 517 348 517
1 291 405 340 405
1 295 311 334 310
1 393 475 443 460
1 217 468 348 481
1 428 185 395 166
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Sehgal, Rohan
22 12 54 73 34 0 \NUL
rsehgal1
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
3 459 204 508 155 1 0
3 458 277 507 228 1 0
3 419 381 468 332 1 0
3 465 478 514 429 1 0
20 531 189 598 170 0
a_0
20 512 363 579 344 0
a_2
20 535 262 602 243 0
a_1
20 559 463 626 444 0
a_3
5 561 332 610 283 0
20 618 317 685 298 0
init
19 478 316 545 297 0
clear
19 372 208 439 189 0
update
19 298 398 365 379 0
update
19 293 507 360 488 0
update
19 297 296 364 277 0
update
19 294 474 361 455 0
wadr_1
19 297 374 364 355 0
wadr_1
19 294 437 361 418 0
wadr_0
19 88 240 155 221 0
wadr_0
5 312 281 361 232 0
19 197 267 264 248 0
wadr_1
5 277 217 326 168 0
19 192 203 259 184 0
wadr_1
5 152 168 201 119 0
20 209 100 276 81 0
t0
19 291 345 358 326 0
t0
19 341 163 408 144 0
t0
22 338 111 701 91 0 \NUL
Register Select Logic: Stores input into desired register
1 505 179 532 179
1 504 252 536 252
1 465 356 513 353
1 511 453 560 453
1 619 307 607 307
1 542 306 562 307
1 460 193 436 198
1 459 266 361 286
1 420 370 362 388
1 466 467 357 497
1 420 356 361 364
1 466 453 358 464
1 459 238 152 230
1 466 439 358 427
1 313 256 261 257
1 278 192 256 193
1 460 179 323 192
1 459 252 358 256
1 153 143 152 230
1 210 90 198 143
1 420 342 355 335
1 460 165 405 153
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Sehgal, Rohan
22 12 54 73 34 0 \NUL
rsehgal1
22 12 101 131 81 0 \NUL
CSE 12, Fall 2021
24 130 275 179 203 1 1 1
19 32 299 99 280 0
init
15 81 170 130 121
19 20 245 87 226 0
a_0
19 23 177 90 158 0
m0
24 297 244 346 172 1 1 1
19 212 315 279 296 0
init
15 257 146 306 97
19 202 274 269 255 0
a_0
19 204 204 271 185 0
m1
24 471 260 520 188 1 1 1
19 393 301 460 282 0
init
15 434 150 483 101
19 376 258 443 239 0
a_0
19 376 173 443 154 0
m2
24 645 251 694 179 1 1 1
19 571 312 638 293 0
init
15 602 124 651 75
19 541 274 608 255 0
a_0
19 546 221 613 202 0
m3
20 210 164 277 145 0
reg0_0
20 692 120 759 101 0
reg0_3
20 542 164 609 145 0
reg0_2
20 348 139 415 120 0
reg0_1
24 95 504 144 432 1 1 1
19 38 552 105 533 0
init
15 26 397 75 348
19 9 484 76 465 0
a_1
19 8 422 75 403 0
m0
24 307 486 356 414 1 1 1
19 218 540 285 521 0
init
15 224 397 273 348
19 218 490 285 471 0
a_1
19 219 441 286 422 0
m1
24 465 509 514 437 1 1 1
19 398 552 465 533 0
init
15 433 400 482 351
19 376 486 443 467 0
a_1
19 390 416 457 397 0
m2
24 651 506 700 434 1 1 1
19 597 569 664 550 0
init
15 621 411 670 362
19 543 518 610 499 0
a_1
19 554 458 621 439 0
m3
20 143 379 210 360 0
reg1_0
20 717 391 784 372 0
reg1_3
20 529 378 596 359 0
reg1_2
20 339 372 406 353 0
reg1_1
22 334 97 405 77 0 \NUL
Register 0
22 352 338 423 318 0 \NUL
Register 1
1 144 205 127 145
1 144 271 96 289
1 84 235 131 241
1 87 167 131 223
1 311 174 303 121
1 311 240 276 305
1 266 264 298 210
1 268 194 298 192
1 485 190 480 125
1 485 256 457 291
1 440 248 472 226
1 440 163 472 208
1 659 181 648 99
1 659 247 635 302
1 605 264 646 217
1 610 211 646 199
1 176 223 211 154
1 343 192 349 129
1 691 199 693 110
1 517 208 543 154
1 109 434 72 372
1 109 500 102 542
1 73 474 96 470
1 72 412 96 452
1 321 416 270 372
1 321 482 282 530
1 282 480 308 452
1 283 431 308 434
1 479 439 479 375
1 479 505 462 542
1 440 476 466 475
1 454 406 466 457
1 665 436 667 386
1 665 502 661 559
1 607 508 652 472
1 618 448 652 454
1 141 452 144 369
1 353 434 340 362
1 697 454 718 381
1 511 457 530 368
38 6
24 141 275 190 203 1 1 1
19 35 302 102 283 0
init
15 60 162 109 113
19 20 241 87 222 0
a_2
19 20 175 87 156 0
m0
24 332 242 381 170 1 1 1
19 231 284 298 265 0
init
15 294 120 343 71
19 230 244 297 225 0
a_2
19 222 161 289 142 0
m1
24 506 242 555 170 1 1 1
19 427 319 494 300 0
init
15 453 154 502 105
19 389 273 456 254 0
a_2
19 406 206 473 187 0
m2
24 661 253 710 181 1 1 1
19 575 293 642 274 0
init
15 613 122 662 73
19 568 233 635 214 0
a_2
19 573 176 640 157 0
m3
20 232 198 299 179 0
reg2_0
20 719 138 786 119 0
reg2_3
20 561 122 628 103 0
reg2_2
20 420 166 487 147 0
reg2_1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Sehgal, Rohan
22 12 54 73 34 0 \NUL
rsehgal1
22 12 101 131 81 0 \NUL
CSE 12, Fall 2021
24 124 425 173 353 1 1 1
19 31 495 98 476 0
init
15 81 379 130 330
19 42 421 109 402 0
a_3
19 16 382 83 363 0
m0
24 294 467 343 395 1 1 1
19 248 519 315 500 0
init
15 266 421 315 372
19 203 467 270 448 0
a_3
19 192 420 259 401 0
m1
24 464 461 513 389 1 1 1
19 417 509 484 490 0
init
15 420 407 469 358
19 379 477 446 458 0
a_3
19 373 433 440 414 0
m2
24 645 455 694 383 1 1 1
19 601 486 668 467 0
init
15 607 409 656 360
19 562 447 629 428 0
a_3
19 567 411 634 392 0
m3
20 236 368 303 349 0
reg3_0
20 710 384 777 365 0
reg3_3
20 537 384 604 365 0
reg3_2
20 352 402 419 383 0
reg3_1
22 373 82 444 62 0 \NUL
Register 2
22 309 323 380 303 0 \NUL
Register 3
1 155 205 106 137
1 155 271 99 292
1 84 231 142 241
1 84 165 142 223
1 346 172 340 95
1 346 238 295 274
1 294 234 333 208
1 286 151 333 190
1 520 172 499 129
1 520 238 491 309
1 453 263 507 208
1 470 196 507 190
1 675 183 659 97
1 675 249 639 283
1 632 223 662 219
1 637 166 662 201
1 187 223 233 188
1 378 190 421 156
1 707 201 720 128
1 552 190 562 112
1 138 355 127 354
1 138 421 95 485
1 106 411 125 391
1 80 372 125 373
1 308 397 312 396
1 308 463 312 509
1 267 457 295 433
1 256 410 295 415
1 478 391 466 382
1 478 457 481 499
1 443 467 465 427
1 437 423 465 409
1 659 385 653 384
1 659 451 665 476
1 626 437 646 421
1 631 401 646 403
1 170 373 237 358
1 340 415 353 392
1 691 403 711 374
1 510 409 538 374
38 7
31 226 454 275 369 0 1
19 76 409 143 390 0
reg0_1
19 96 382 163 363 0
reg1_1
19 129 332 196 313 0
reg3_1
19 111 357 178 338 0
reg2_1
20 315 403 382 384 0
in1_1
19 37 468 104 449 0
adr1_0
19 25 437 92 418 0
adr1_1
31 249 196 298 111 0 1
19 118 174 185 155 0
reg0_0
19 137 148 204 129 0
reg1_0
19 174 84 241 65 0
reg3_0
19 150 119 217 100 0
reg2_0
20 359 165 426 146 0
in1_0
19 88 237 155 218 0
adr1_0
19 83 207 150 188 0
adr1_1
31 600 199 649 114 0 1
19 465 160 532 141 0
reg0_2
19 480 128 547 109 0
reg1_2
19 501 75 568 56 0
reg3_2
19 489 101 556 82 0
reg2_2
20 720 176 787 157 0
in1_2
19 472 228 539 209 0
adr1_0
19 449 191 516 172 0
adr1_1
31 591 428 640 343 0 1
19 439 403 506 384 0
reg0_3
19 459 376 526 357 0
reg1_3
19 491 319 558 300 0
reg3_3
19 472 347 539 328 0
reg2_3
20 708 458 775 439 0
in1_3
19 429 471 496 452 0
adr1_0
19 423 435 490 416 0
adr1_1
14 172 260 221 211
14 151 530 200 481
14 559 286 608 237
14 520 514 569 465
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Sehgal, Rohan
22 12 54 73 34 0 \NUL
rsehgal1
22 12 101 131 81 0 \NUL
CSE 12, Fall 2021
22 199 42 573 22 0 \NUL
Multiplexor 1: Will select the desired register and read it.
1 140 399 227 414
1 160 372 227 408
1 175 347 227 402
1 193 322 227 396
1 272 408 316 393
1 89 427 227 432
1 101 458 227 438
1 182 164 250 156
1 201 138 250 150
1 214 109 250 144
1 238 74 250 138
1 295 150 360 155
1 529 150 601 159
1 544 118 601 153
1 553 91 601 147
1 565 65 601 141
1 646 153 721 166
1 513 181 601 177
1 536 218 601 183
1 503 393 592 388
1 523 366 592 382
1 536 337 592 376
1 555 309 592 370
1 637 382 709 448
1 487 425 592 406
1 493 461 592 412
1 218 235 250 192
1 197 505 227 450
1 605 261 601 195
1 566 489 592 424
1 147 197 250 174
1 152 227 250 180
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Sehgal, Rohan
22 12 54 73 34 0 \NUL
rsehgal1
22 12 101 131 81 0 \NUL
CSE 12, Fall 2021
31 577 208 626 123 0 1
19 401 177 468 158 0
reg0_1
19 460 150 527 131 0
reg1_1
19 481 98 548 79 0
reg3_1
19 474 123 541 104 0
reg2_1
20 698 172 765 153 0
in2_1
19 423 239 490 220 0
adr2_0
19 424 202 491 183 0
adr2_1
31 241 224 290 139 0 1
19 91 218 158 199 0
reg0_0
19 98 186 165 167 0
reg1_0
19 167 131 234 112 0
reg3_0
19 140 160 207 141 0
reg2_0
20 324 213 391 194 0
in2_0
19 164 307 231 288 0
adr2_0
19 93 270 160 251 0
adr2_1
31 215 458 264 373 0 1
19 38 475 105 456 0
reg0_2
19 23 449 90 430 0
reg1_2
19 56 377 123 358 0
reg3_2
19 33 411 100 392 0
reg2_2
20 338 457 405 438 0
in2_2
19 121 537 188 518 0
adr2_0
19 99 501 166 482 0
adr2_1
31 609 436 658 351 0 1
19 414 431 481 412 0
reg0_3
19 415 410 482 391 0
reg1_3
19 415 364 482 345 0
reg3_3
19 415 388 482 369 0
reg2_3
20 730 400 797 381 0
in2_3
19 497 482 564 463 0
adr2_0
19 490 443 557 424 0
adr2_1
14 207 337 256 288
14 509 282 558 233
14 177 565 226 516
14 524 535 573 486
22 199 42 573 22 0 \NUL
Multiplexor 2: Will select the desired register and read it.
1 465 167 578 168
1 524 140 578 162
1 538 113 578 156
1 545 88 578 150
1 623 162 699 162
1 488 192 578 186
1 487 229 578 192
1 155 208 242 184
1 162 176 242 178
1 204 150 242 172
1 231 121 242 166
1 287 178 325 203
1 157 260 242 202
1 228 297 242 208
1 102 465 216 418
1 87 439 216 412
1 97 401 216 406
1 120 367 216 400
1 261 412 339 447
1 163 491 216 436
1 185 527 216 442
1 478 421 610 396
1 479 400 610 390
1 479 378 610 384
1 479 354 610 378
1 655 390 731 390
1 554 433 610 414
1 561 472 610 420
1 253 312 242 220
1 555 257 578 204
1 223 540 216 454
1 570 510 610 432
38 9
22 141 213 343 193 0 \NUL
ALU Mux 1 (top) and 2 (bottom)
31 174 151 223 66 0 0
14 16 83 65 34
19 15 122 82 103 0
in1_0
19 9 191 76 172 0
in2_1
19 8 163 75 144 0
in2_2
19 14 219 81 200 0
in2_0
31 166 355 215 270 0 0
14 86 298 135 249
19 -3 347 64 328 0
in1_1
19 16 410 83 391 0
in2_1
19 -1 377 66 358 0
in2_2
19 41 439 108 420 0
in2_0
19 31 317 98 298 0
in1_0
5 140 49 189 0 0
19 48 34 115 15 0
in2_3
3 240 78 289 29 0 0
20 291 62 358 43 0
alu_0
5 169 264 218 215 0
19 61 251 128 232 0
in2_3
3 221 281 270 232 0 0
20 290 266 357 247 0
alu_1
14 110 186 159 137
14 89 467 138 418
31 570 175 619 90 0 0
14 416 65 465 16
19 392 145 459 126 0
in1_2
19 402 195 469 176 0
in2_1
19 396 170 463 151 0
in2_2
19 394 220 461 201 0
in2_0
19 389 121 456 102 0
in1_1
19 395 91 462 72 0
in1_0
5 585 83 634 34 0
19 454 32 521 13 0
in2_3
3 650 97 699 48 0 0
20 712 83 779 64 0
alu_2
14 479 246 528 197
5 517 336 566 287 0
19 443 321 510 302 0
in2_3
3 591 350 640 301 0 0
20 665 336 732 317 0
alu_3
31 505 424 554 339 0 0
14 366 351 415 302
19 306 450 373 431 0
in1_3
19 314 498 381 479 0
in2_1
19 301 475 368 456 0
in2_2
19 324 524 391 505 0
in2_0
19 308 422 375 403 0
in1_2
19 312 399 379 380 0
in1_1
19 337 374 404 355 0
in1_0
14 397 551 446 502
22 452 272 654 252 0 \NUL
ALU Mux 3 (top) and 4 (bottom)
22 26 499 232 479 0 \NUL
ALU: will shift left the ALU input
22 25 528 216 508 0 \NUL
 bit by number in ALU input 2
1 62 58 175 69
1 62 58 175 75
1 62 58 175 81
1 62 58 175 87
1 79 112 175 111
1 72 153 175 123
1 73 181 175 129
1 78 209 175 135
1 62 58 175 93
1 62 58 175 99
1 62 58 175 105
1 132 273 167 273
1 132 273 167 279
1 132 273 167 285
1 132 273 167 291
1 61 337 167 315
1 63 367 167 327
1 80 400 167 333
1 105 429 167 339
1 132 273 167 297
1 132 273 167 303
1 95 307 167 309
1 220 105 241 67
1 112 24 141 24
1 186 24 241 39
1 286 53 292 52
1 125 241 170 239
1 215 239 222 242
1 267 256 291 256
1 212 309 222 270
1 135 442 167 351
1 156 161 175 147
1 462 40 571 93
1 462 40 571 99
1 462 40 571 105
1 462 40 571 111
1 456 135 571 135
1 460 160 571 147
1 466 185 571 153
1 458 210 571 159
1 462 40 571 117
1 453 111 571 129
1 459 81 571 123
1 518 22 586 58
1 631 58 651 58
1 696 72 713 73
1 616 129 651 86
1 571 171 525 221
1 507 311 518 311
1 563 311 592 311
1 637 325 666 326
1 412 326 506 342
1 412 326 506 348
1 412 326 506 354
1 412 326 506 360
1 370 440 506 384
1 365 465 506 396
1 378 488 506 402
1 388 514 506 408
1 372 412 506 378
1 376 389 506 372
1 401 364 506 366
1 551 378 592 339
1 506 420 443 526
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
