module just_project(input  logic clk,
            input  logic d,
            output logic q);
  logic n1;
  always_ff @(posedge clk)
    begin
      n1 <= d; // неблокирующий
      q <= n1; // неблокирующий
    end
endmodule
