# Assignment 4 â€“ UART em VHDL (8-N-1, Paridade Par)

**Aluno**: Marcelo Santos
**Email**: [a79433@ualg.pt](mailto:a79433@ualg.pt)
**UC**: ComputaÃ§Ã£o ReconfigurÃ¡vel
**InstituiÃ§Ã£o**: Universidade do Algarve

---

## ğŸ“• Objetivo

Implementar em VHDL um **UART** assÃ­ncrono com as seguintes caracterÃ­sticas:

* **1 start bit**, **8 data bits (LSB first)**, **1 parity bit (even)**, **1 stop bit**.
* Dois processos separados: **Tx\_Process** e **Rx\_Process**.
* **Oversampling 8Ã—** no receptor para amostragem no meio de cada bit.
* ValidaÃ§Ã£o via **loopback** (TXâ†’RX) em testbench e simulaÃ§Ã£o no ModelSim.

---

## ğŸ“ Estrutura do Projeto

```
/
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ UART.vhd        â† CÃ³digo do mÃ³dulo UART
â”‚   â”œâ”€â”€ UART\_tb.vhd     â† Testbench em loopback
â””â”€â”€ README.md           â† Este documento
```

---

## âš™ï¸ ImplementaÃ§Ã£o

### UART.vhd

* **Transmissor (Tx\_Process)**

  * FSM: `IDLE â†’ START â†’ DATA â†’ PARITY â†’ STOP`
  * Envia 11 bits por frame com `BIT_TICKS = 16` ciclos/bit.
  * Calcula paridade par com XOR dos bits.

* **Receptor (Rx\_Process)**

  * FSM: `RX_IDLE â†’ RX_START â†’ RX_DATA â†’ RX_PARITY â†’ RX_STOP`
  * Amostragem sincronizada via oversampling 8Ã— (amostra no meio de cada bit).
  * Problema anterior: o estado `RX_STOP` esperava ticks demais, perdendo frames contÃ­nuos.
  * **CorreÃ§Ã£o aplicada**: reduzir `RX_STOP_COUNT` para `BIT_TICKS`, permitindo recepÃ§Ã£o contÃ­nua sem perda do segundo byte.

### tb\_uart.vhd

* Clock de 50 MHz (`20 ns` perÃ­odo).
* Reset inicial seguido do envio de dois bytes:

  * 1Âº byte = `0xAA` (`10101010â‚‚`)
  * 2Âº byte = `0xFF` (`11111111â‚‚`)
* Aguarda sinal `busy='0'` e depois `data_valid='1'` para checar `data_out`.
* Exibe no `Transcript` o sucesso ou erro da recepÃ§Ã£o.

---

## ğŸ§ª Resultados da SimulaÃ§Ã£o

ApÃ³s a correÃ§Ã£o do tempo de parada na FSM de recepÃ§Ã£o, os dois bytes foram recebidos corretamente em sequÃªncia.

### ğŸ–¼ï¸ Byte 1: `0xAA` Recebido com Sucesso

![Byte 1 recebido corretamente](byte_1.png)Â´

### ğŸ–¼ï¸ Byte 2: `0xFF` Recebido com Sucesso

![Byte 2 recebido corretamente](byte_2.png)

### ğŸ“œ Transcript da SimulaÃ§Ã£o

```
# ** Note: Byte 1 recebido corretamente: 0xAA
# ** Note: Byte 2 recebido corretamente: 0xFF
# ** Note: Teste concluÃ­do!
```

---

**[RepositÃ³rio GitHub](https://github.com/marcelo-m7/UART-em-VHDL---8-N-1--Paridade-Par)**
