<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Test imported from ivtest
rc: 0 (means success: 1)
should_fail: 0
tags: ivtest
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/ivtest /tmpfs/src/github/sv-tests/third_party/tests/ivtest/ivltests
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/ivtest/ivltests/memidx.v.html" target="file-frame">third_party/tests/ivtest/ivltests/memidx.v</a>
time_elapsed: 0.004s
ram usage: 9664 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/ivtest -I /tmpfs/src/github/sv-tests/third_party/tests/ivtest/ivltests -e wire_test_case <a href="../../../../third_party/tests/ivtest/ivltests/memidx.v.html" target="file-frame">third_party/tests/ivtest/ivltests/memidx.v</a>
proc %wire_test_case.always.241.0 (i1$ %clock, i1$ %reset) -&gt; (i4$ %readptr, i16$ %body) {
0:
    br %init
init:
    %clock1 = prb i1$ %clock
    wait %check, %clock
check:
    %clock2 = prb i1$ %clock
    %1 = const i1 0
    %2 = eq i1 %clock1, %1
    %3 = neq i1 %clock2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %4 = const i32 0
    %reset1 = prb i1$ %reset
    %5 = inss i32 %4, i1 %reset1, 0, 1
    %6 = const i32 0
    %7 = eq i32 %5, %6
    br %7, %if_false, %if_true
if_true:
    %8 = const i16 0
    %9 = exts i4, i16 %8, 0, 4
    %10 = const time 0s 1d
    drv i4$ %readptr, %9, %10
    %11 = const i32 0
    %12 = const i16 0
    %13 = sig i16 %12
    %14 = shr i16$ %body, i16$ %13, i32 %11
    %15 = exts i1$, i16$ %14, 0, 1
    %16 = const i16 1
    %17 = exts i1, i16 %16, 0, 1
    %18 = const time 0s 1d
    drv i1$ %15, %17, %18
    %19 = const i32 1
    %20 = const i16 0
    %21 = sig i16 %20
    %22 = shr i16$ %body, i16$ %21, i32 %19
    %23 = exts i1$, i16$ %22, 0, 1
    %24 = const i16 2
    %25 = exts i1, i16 %24, 0, 1
    %26 = const time 0s 1d
    drv i1$ %23, %25, %26
    %27 = const i32 2
    %28 = const i16 0
    %29 = sig i16 %28
    %30 = shr i16$ %body, i16$ %29, i32 %27
    %31 = exts i1$, i16$ %30, 0, 1
    %32 = const i16 3
    %33 = exts i1, i16 %32, 0, 1
    %34 = const time 0s 1d
    drv i1$ %31, %33, %34
    %35 = const i32 3
    %36 = const i16 0
    %37 = sig i16 %36
    %38 = shr i16$ %body, i16$ %37, i32 %35
    %39 = exts i1$, i16$ %38, 0, 1
    %40 = const i16 5
    %41 = exts i1, i16 %40, 0, 1
    %42 = const time 0s 1d
    drv i1$ %39, %41, %42
    %43 = const i32 4
    %44 = const i16 0
    %45 = sig i16 %44
    %46 = shr i16$ %body, i16$ %45, i32 %43
    %47 = exts i1$, i16$ %46, 0, 1
    %48 = const i16 8
    %49 = exts i1, i16 %48, 0, 1
    %50 = const time 0s 1d
    drv i1$ %47, %49, %50
    %51 = const i32 5
    %52 = const i16 0
    %53 = sig i16 %52
    %54 = shr i16$ %body, i16$ %53, i32 %51
    %55 = exts i1$, i16$ %54, 0, 1
    %56 = const i16 13
    %57 = exts i1, i16 %56, 0, 1
    %58 = const time 0s 1d
    drv i1$ %55, %57, %58
    %59 = const i32 6
    %60 = const i16 0
    %61 = sig i16 %60
    %62 = shr i16$ %body, i16$ %61, i32 %59
    %63 = exts i1$, i16$ %62, 0, 1
    %64 = const i16 21
    %65 = exts i1, i16 %64, 0, 1
    %66 = const time 0s 1d
    drv i1$ %63, %65, %66
    br %if_exit
if_false:
    %67 = const i16 0
    %readptr1 = prb i4$ %readptr
    %68 = inss i16 %67, i4 %readptr1, 0, 4
    %69 = const i16 1
    %70 = add i16 %68, %69
    %71 = exts i4, i16 %70, 0, 4
    %72 = const time 0s 1d
    drv i4$ %readptr, %71, %72
    br %if_exit
if_exit:
    br %0
}

entity @wire_test_case (i1$ %clock, i1$ %reset) -&gt; (i16$ %array_out) {
    %0 = const i4 0
    %readptr = sig i4 %0
    %1 = const i16 0
    %body = sig i16 %1
    %2 = const i16 0
    %array_out1 = sig i16 %2
    %3 = const i16 0
    %body1 = prb i16$ %body
    %readptr1 = prb i4$ %readptr
    %4 = const i16 0
    %5 = shr i16 %body1, i16 %4, i4 %readptr1
    %6 = exts i1, i16 %5, 0, 1
    %7 = inss i16 %3, i1 %6, 0, 1
    %8 = const time 0s 1e
    drv i16$ %array_out1, %7, %8
    inst %wire_test_case.always.241.0 (i1$ %clock, i1$ %reset) -&gt; (i4$ %readptr, i16$ %body)
    %9 = const i16 0
    %10 = const time 0s
    drv i16$ %array_out, %9, %10
}

</pre>
</body>