----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -4.947 

Tcl Command:
    report_timing -append -setup -show_routing -file output_files/timing_report/afu_default_MIN_fast_900mv_100c_setup.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -setup 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_MIN_fast_900mv_100c_setup.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Fast 900mV 100C Model

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -4.947 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.063     ;
; -4.945 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.060     ;
; -4.943 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.059     ;
; -4.943 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.059     ;
; -4.941 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.056     ;
; -4.941 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.056     ;
; -4.938 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.054     ;
; -4.936 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.051     ;
; -4.934 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.050     ;
; -4.934 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.050     ;
; -4.932 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.047     ;
; -4.932 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.047     ;
; -4.932 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.048     ;
; -4.931 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.047     ;
; -4.929 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.044     ;
; -4.929 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.044     ;
; -4.928 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.044     ;
; -4.928 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.044     ;
; -4.928 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.042     ;
; -4.927 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.031     ; 10.043     ;
+--------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Setup slack is -4.947 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.309                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.947 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.063 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 5.456       ; 54         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.788       ; 8          ; 0.788  ; 0.788 ;
;    Routing Element        ;        ; 63    ; 3.819       ; 38         ; 0.000  ; 0.212 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.309   ; 10.063   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.034  ;   0.788  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   7.034  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.065  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.126  ;   0.061  ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   7.275  ;   0.149  ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   7.376  ;   0.101  ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   7.588  ;   0.212  ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   7.674  ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.720  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.720  ;   0.000  ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   8.345  ;   0.625  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.345  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.448  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.530  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.615  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.714  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.775  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.774  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.599  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.599  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.629  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.706  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.806  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.888  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.983  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.046 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.112 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.139 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.139 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.843 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.843 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.875 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.946 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.028 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.112 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.210 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.270 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.271 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.096 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.096 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.127 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.204 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.305 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.387 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.482 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.545 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.611 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.638 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.637 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.341 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.341 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.373 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.444 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.526 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.612 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.709 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.769 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.769 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.579 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.579 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.611 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.683 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.764 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.848 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.944 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.004 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.005 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.861 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.861 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.893 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.948 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.022 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.050 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.050 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.123 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.128 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.128 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.157 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.225 ;   0.068  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.280 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   16.280 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   16.309 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   16.309 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   16.309 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -4.945 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.306                                                                                                        ;
; Data Required Time ; 11.361                                                                                                        ;
; Slack              ; -4.945 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.060 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 5.456       ; 54         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.788       ; 8          ; 0.788  ; 0.788 ;
;    Routing Element        ;        ; 63    ; 3.816       ; 38         ; 0.000  ; 0.212 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.306   ; 10.060   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.034  ;   0.788  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   7.034  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.065  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.126  ;   0.061  ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   7.275  ;   0.149  ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   7.376  ;   0.101  ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   7.588  ;   0.212  ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   7.674  ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.720  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.720  ;   0.000  ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   8.345  ;   0.625  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.345  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.448  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.530  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.615  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.714  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.775  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.774  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.599  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.599  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.629  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.706  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.806  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.888  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.983  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.046 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.112 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.139 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.139 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.843 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.843 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.875 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.946 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.028 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.112 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.210 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.270 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.271 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.096 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.096 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.127 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.204 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.305 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.387 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.482 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.545 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.611 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.638 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.637 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.341 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.341 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.373 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.444 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.526 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.612 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.709 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.769 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.769 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.579 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.579 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.611 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.683 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.764 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.848 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.944 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.004 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.005 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.861 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.861 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.893 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.948 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.022 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.050 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.050 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.123 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.128 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.128 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.157 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.222 ;   0.065  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.277 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   16.277 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   16.306 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   16.306 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   16.306 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.361   ; 0.296   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -4.943 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.305                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.943 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.059 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.552       ; 55         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765  ; 0.765 ;
;    Routing Element        ;        ; 64    ; 3.740       ; 37         ; 0.000  ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.305   ; 10.059   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.341  ;   0.721  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.341  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.373  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.444  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.526  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.611  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.710  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.771  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.770  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.595  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.595  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.625  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.702  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.802  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.884  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.979  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.042 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.108 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.135 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.135 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.839 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.839 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.871 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.942 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.024 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.108 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.206 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.266 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.267 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.092 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.092 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.123 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.200 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.301 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.383 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.478 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.541 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.607 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.634 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.633 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.337 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.337 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.369 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.440 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.522 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.608 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.705 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.765 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.765 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.575 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.575 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.607 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.679 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.760 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.844 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.940 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.000 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.001 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.857 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.857 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.889 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.944 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.018 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.046 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.046 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.119 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.124 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.124 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.153 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.221 ;   0.068  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.276 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   16.276 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   16.305 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   16.305 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   16.305 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -4.943 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.305                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.943 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.059 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.440       ; 54         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765  ; 0.765 ;
;    Routing Element        ;        ; 66    ; 3.851       ; 38         ; 0.000  ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.305   ; 10.059   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.347  ;   0.727  ; FR ; CELL ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[17]           ;
;   8.347  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y101_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.454  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.555  ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.637  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.732  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y99_N0_I32                   ; High Speed ; V4                                                                                                                        ;
;   8.795  ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   8.860  ;   0.065  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y102_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.888  ;   0.028  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.888  ;   0.000  ;    ; IC   ; 52     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|by[17]                ;
;   9.595  ;   0.707  ; RR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.595  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.625  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.702  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.802  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.884  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.979  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.042 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.108 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.135 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.135 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.839 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.839 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.871 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.942 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.024 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.108 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.206 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.266 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.267 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.092 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.092 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.123 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.200 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.301 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.383 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.478 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.541 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.607 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.634 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.633 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.337 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.337 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.369 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.440 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.522 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.608 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.705 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.765 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.765 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.575 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.575 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.607 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.679 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.760 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.844 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.940 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.000 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.001 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.857 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.857 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.889 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.944 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.018 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.046 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.046 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.119 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.124 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.124 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.153 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.221 ;   0.068  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.276 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   16.276 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   16.305 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   16.305 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   16.305 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -4.941 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.302                                                                                                        ;
; Data Required Time ; 11.361                                                                                                        ;
; Slack              ; -4.941 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.056 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.552       ; 55         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765  ; 0.765 ;
;    Routing Element        ;        ; 64    ; 3.737       ; 37         ; 0.000  ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.302   ; 10.056   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.341  ;   0.721  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.341  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.373  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.444  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.526  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.611  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.710  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.771  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.770  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.595  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.595  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.625  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.702  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.802  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.884  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.979  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.042 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.108 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.135 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.135 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.839 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.839 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.871 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.942 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.024 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.108 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.206 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.266 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.267 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.092 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.092 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.123 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.200 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.301 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.383 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.478 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.541 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.607 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.634 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.633 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.337 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.337 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.369 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.440 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.522 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.608 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.705 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.765 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.765 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.575 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.575 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.607 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.679 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.760 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.844 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.940 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.000 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.001 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.857 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.857 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.889 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.944 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.018 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.046 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.046 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.119 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.124 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.124 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.153 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.218 ;   0.065  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.273 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   16.273 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   16.302 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   16.302 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   16.302 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.361   ; 0.296   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -4.941 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.302                                                                                                        ;
; Data Required Time ; 11.361                                                                                                        ;
; Slack              ; -4.941 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.056 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.440       ; 54         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765  ; 0.765 ;
;    Routing Element        ;        ; 66    ; 3.848       ; 38         ; 0.000  ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.302   ; 10.056   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.347  ;   0.727  ; FR ; CELL ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[17]           ;
;   8.347  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y101_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.454  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.555  ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.637  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.732  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y99_N0_I32                   ; High Speed ; V4                                                                                                                        ;
;   8.795  ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   8.860  ;   0.065  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y102_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.888  ;   0.028  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.888  ;   0.000  ;    ; IC   ; 52     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|by[17]                ;
;   9.595  ;   0.707  ; RR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.595  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.625  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.702  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.802  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.884  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.979  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.042 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.108 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.135 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.135 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.839 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.839 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.871 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.942 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.024 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.108 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.206 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.266 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.267 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.092 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.092 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.123 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.200 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.301 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.383 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.478 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.541 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.607 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.634 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.633 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.337 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.337 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.369 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.440 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.522 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.608 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.705 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.765 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.765 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.575 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.575 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.607 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.679 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.760 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.844 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.940 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.000 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.001 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.857 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.857 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.889 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.944 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.018 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.046 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.046 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.119 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.124 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.124 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.153 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.218 ;   0.065  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.273 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   16.273 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   16.302 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   16.302 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   16.302 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.361   ; 0.296   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -4.938 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.300                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.938 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.054 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 5.445       ; 54         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.788       ; 8          ; 0.788  ; 0.788 ;
;    Routing Element        ;        ; 63    ; 3.820       ; 38         ; 0.000  ; 0.212 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.300   ; 10.054   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.034  ;   0.788  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   7.034  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.065  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.126  ;   0.061  ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   7.275  ;   0.149  ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   7.376  ;   0.101  ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   7.588  ;   0.212  ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   7.674  ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.720  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.720  ;   0.000  ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   8.345  ;   0.625  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.345  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.448  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.530  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.615  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.714  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.775  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.774  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.599  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.599  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.629  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.706  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.806  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.888  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.983  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.046 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.112 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.139 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.139 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.843 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.843 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.875 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.946 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.028 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.112 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.210 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.270 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.271 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.081 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   12.081 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.113 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.185 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.267 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.352 ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.450 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.510 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.510 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   13.326 ;   0.816  ; FR ; CELL ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[17]           ;
;   13.326 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.356 ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y105_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.433 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   13.534 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   13.616 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   13.711 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y103_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   13.775 ;   0.064  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   13.840 ;   0.065  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y106_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.868 ;   0.028  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.868 ;   0.000  ;    ; IC   ; 52     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|by[17]                ;
;   14.570 ;   0.702  ; RF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.570 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.602 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.674 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.755 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.839 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.935 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.995 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.996 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.852 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.852 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.884 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.939 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.013 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.041 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.041 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.114 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.119 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.119 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.148 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.216 ;   0.068  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.271 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   16.271 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   16.300 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   16.300 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   16.300 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -4.936 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.297                                                                                                        ;
; Data Required Time ; 11.361                                                                                                        ;
; Slack              ; -4.936 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.051 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 5.445       ; 54         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.788       ; 8          ; 0.788  ; 0.788 ;
;    Routing Element        ;        ; 63    ; 3.817       ; 38         ; 0.000  ; 0.212 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.297   ; 10.051   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.034  ;   0.788  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   7.034  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.065  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.126  ;   0.061  ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   7.275  ;   0.149  ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   7.376  ;   0.101  ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   7.588  ;   0.212  ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   7.674  ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.720  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.720  ;   0.000  ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   8.345  ;   0.625  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.345  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.448  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.530  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.615  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.714  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.775  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.774  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.599  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.599  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.629  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.706  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.806  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.888  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.983  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.046 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.112 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.139 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.139 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.843 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.843 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.875 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.946 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.028 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.112 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.210 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.270 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.271 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.081 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   12.081 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.113 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.185 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.267 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.352 ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.450 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.510 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.510 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   13.326 ;   0.816  ; FR ; CELL ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[17]           ;
;   13.326 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.356 ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y105_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.433 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   13.534 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   13.616 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   13.711 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y103_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   13.775 ;   0.064  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   13.840 ;   0.065  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y106_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.868 ;   0.028  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.868 ;   0.000  ;    ; IC   ; 52     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|by[17]                ;
;   14.570 ;   0.702  ; RF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.570 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.602 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.674 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.755 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.839 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.935 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.995 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.996 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.852 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.852 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.884 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.939 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.013 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.041 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.041 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.114 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.119 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.119 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.148 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.213 ;   0.065  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.268 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   16.268 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   16.297 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   16.297 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   16.297 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.361   ; 0.296   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -4.934 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.296                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.934 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.050 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.541       ; 55         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765  ; 0.765 ;
;    Routing Element        ;        ; 64    ; 3.741       ; 37         ; 0.000  ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.296   ; 10.050   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.341  ;   0.721  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.341  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.373  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.444  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.526  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.611  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.710  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.771  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.770  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.595  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.595  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.625  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.702  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.802  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.884  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.979  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.042 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.108 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.135 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.135 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.839 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.839 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.871 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.942 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.024 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.108 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.206 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.266 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.267 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.077 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   12.077 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.109 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.181 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.263 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.348 ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.446 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.506 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.506 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   13.322 ;   0.816  ; FR ; CELL ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[17]           ;
;   13.322 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.352 ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y105_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.429 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   13.530 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   13.612 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   13.707 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y103_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   13.771 ;   0.064  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   13.836 ;   0.065  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y106_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.864 ;   0.028  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.864 ;   0.000  ;    ; IC   ; 52     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|by[17]                ;
;   14.566 ;   0.702  ; RF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.566 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.598 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.670 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.751 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.835 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.931 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.991 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.992 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.848 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.848 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.880 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.935 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.009 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.037 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.037 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.110 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.115 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.115 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.144 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.212 ;   0.068  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.267 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   16.267 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   16.296 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   16.296 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   16.296 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -4.934 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.296                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.934 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay                ; 10.050 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246 ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.004       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.429       ; 54         ; 0.000 ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765 ; 0.765 ;
;    Routing Element        ;        ; 66    ; 3.852       ; 38         ; 0.000 ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444 ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.296   ; 10.050  ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.347  ;   0.727 ; FR ; CELL ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[17]           ;
;   8.347  ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.030 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y101_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.454  ;   0.077 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.555  ;   0.101 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.637  ;   0.082 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.732  ;   0.095 ; RR ; RE   ; 1      ; C4_X99_Y99_N0_I32                   ; High Speed ; V4                                                                                                                        ;
;   8.795  ;   0.063 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   8.860  ;   0.065 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y102_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.888  ;   0.028 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.888  ;   0.000 ;    ; IC   ; 52     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|by[17]                ;
;   9.595  ;   0.707 ; RR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.595  ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.625  ;   0.030 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.702  ;   0.077 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.802  ;   0.100 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.884  ;   0.082 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.979  ;   0.095 ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.042 ;   0.063 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.108 ;   0.066 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.135 ;   0.027 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.135 ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.839 ;   0.704 ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.839 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.871 ;   0.032 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.942 ;   0.071 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.024 ;   0.082 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.108 ;   0.084 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.206 ;   0.098 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.266 ;   0.060 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.267 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.077 ;   0.810 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   12.077 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.109 ;   0.032 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.181 ;   0.072 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.263 ;   0.082 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.348 ;   0.085 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.446 ;   0.098 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.506 ;   0.060 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.506 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   13.322 ;   0.816 ; FR ; CELL ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[17]           ;
;   13.322 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.352 ;   0.030 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y105_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.429 ;   0.077 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   13.530 ;   0.101 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   13.612 ;   0.082 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   13.707 ;   0.095 ; RR ; RE   ; 1      ; C4_X99_Y103_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   13.771 ;   0.064 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   13.836 ;   0.065 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y106_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.864 ;   0.028 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.864 ;   0.000 ;    ; IC   ; 52     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|by[17]                ;
;   14.566 ;   0.702 ; RF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.566 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.598 ;   0.032 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.670 ;   0.072 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.751 ;   0.081 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.835 ;   0.084 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.931 ;   0.096 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.991 ;   0.060 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.992 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.848 ;   0.856 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.848 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.880 ;   0.032 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.935 ;   0.055 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.009 ;   0.074 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.037 ;   0.028 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.037 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.110 ;   0.073 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.115 ;   0.005 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.115 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.144 ;   0.029 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.212 ;   0.068 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.267 ;   0.055 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   16.267 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   16.296 ;   0.029 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   16.296 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   16.296 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -4.932 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.293                                                                                                        ;
; Data Required Time ; 11.361                                                                                                        ;
; Slack              ; -4.932 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.047 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.541       ; 55         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765  ; 0.765 ;
;    Routing Element        ;        ; 64    ; 3.738       ; 37         ; 0.000  ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.293   ; 10.047   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.341  ;   0.721  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.341  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.373  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.444  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.526  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.611  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.710  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.771  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.770  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.595  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.595  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.625  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.702  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.802  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.884  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.979  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.042 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.108 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.135 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.135 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.839 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.839 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.871 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.942 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.024 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.108 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.206 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.266 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.267 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.077 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   12.077 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.109 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.181 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.263 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.348 ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.446 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.506 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.506 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   13.322 ;   0.816  ; FR ; CELL ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[17]           ;
;   13.322 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.352 ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y105_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.429 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   13.530 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   13.612 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   13.707 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y103_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   13.771 ;   0.064  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   13.836 ;   0.065  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y106_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.864 ;   0.028  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.864 ;   0.000  ;    ; IC   ; 52     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|by[17]                ;
;   14.566 ;   0.702  ; RF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.566 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.598 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.670 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.751 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.835 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.931 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.991 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.992 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.848 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.848 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.880 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.935 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.009 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.037 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.037 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.110 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.115 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.115 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.144 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.209 ;   0.065  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.264 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   16.264 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   16.293 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   16.293 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   16.293 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.361   ; 0.296   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -4.932 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.293                                                                                                        ;
; Data Required Time ; 11.361                                                                                                        ;
; Slack              ; -4.932 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay                ; 10.047 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246 ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.004       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.429       ; 54         ; 0.000 ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765 ; 0.765 ;
;    Routing Element        ;        ; 66    ; 3.849       ; 38         ; 0.000 ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444 ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.293   ; 10.047  ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.347  ;   0.727 ; FR ; CELL ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[17]           ;
;   8.347  ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.030 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y101_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.454  ;   0.077 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.555  ;   0.101 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.637  ;   0.082 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.732  ;   0.095 ; RR ; RE   ; 1      ; C4_X99_Y99_N0_I32                   ; High Speed ; V4                                                                                                                        ;
;   8.795  ;   0.063 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   8.860  ;   0.065 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y102_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.888  ;   0.028 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.888  ;   0.000 ;    ; IC   ; 52     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|by[17]                ;
;   9.595  ;   0.707 ; RR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.595  ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.625  ;   0.030 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.702  ;   0.077 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.802  ;   0.100 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.884  ;   0.082 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.979  ;   0.095 ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.042 ;   0.063 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.108 ;   0.066 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.135 ;   0.027 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.135 ;   0.000 ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.839 ;   0.704 ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.839 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.871 ;   0.032 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.942 ;   0.071 ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.024 ;   0.082 ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.108 ;   0.084 ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.206 ;   0.098 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.266 ;   0.060 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.267 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.077 ;   0.810 ; FF ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   12.077 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.109 ;   0.032 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.181 ;   0.072 ; FF ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   12.263 ;   0.082 ; FF ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   12.348 ;   0.085 ; FF ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   12.446 ;   0.098 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.506 ;   0.060 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.506 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   13.322 ;   0.816 ; FR ; CELL ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[17]           ;
;   13.322 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.352 ;   0.030 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y105_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.429 ;   0.077 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   13.530 ;   0.101 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   13.612 ;   0.082 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   13.707 ;   0.095 ; RR ; RE   ; 1      ; C4_X99_Y103_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   13.771 ;   0.064 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   13.836 ;   0.065 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y106_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.864 ;   0.028 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.864 ;   0.000 ;    ; IC   ; 52     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|by[17]                ;
;   14.566 ;   0.702 ; RF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.566 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.598 ;   0.032 ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.670 ;   0.072 ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.751 ;   0.081 ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.835 ;   0.084 ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.931 ;   0.096 ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.991 ;   0.060 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.992 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.848 ;   0.856 ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.848 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.880 ;   0.032 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.935 ;   0.055 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.009 ;   0.074 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.037 ;   0.028 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.037 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.110 ;   0.073 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.115 ;   0.005 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.115 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.144 ;   0.029 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.209 ;   0.065 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.264 ;   0.055 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   16.264 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   16.293 ;   0.029 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   16.293 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   16.293 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.361   ; 0.296   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -4.932 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.294                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.932 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.048 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 5.453       ; 54         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.788       ; 8          ; 0.788  ; 0.788 ;
;    Routing Element        ;        ; 63    ; 3.807       ; 38         ; 0.000  ; 0.212 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.294   ; 10.048   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.034  ;   0.788  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   7.034  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.065  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.126  ;   0.061  ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   7.275  ;   0.149  ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   7.376  ;   0.101  ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   7.588  ;   0.212  ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   7.674  ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.720  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.720  ;   0.000  ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   8.345  ;   0.625  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.345  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.448  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.530  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.615  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.714  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.775  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.774  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.599  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.599  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.629  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.706  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.806  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.888  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.983  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.046 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.112 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.139 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.139 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.843 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.843 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.875 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.946 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.028 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.112 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.210 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.270 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.271 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.096 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.096 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.127 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.204 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.305 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.387 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.482 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.545 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.611 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.638 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.637 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.341 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.341 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.373 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.444 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.526 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.612 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.709 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.769 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.769 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.579 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.579 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.611 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.683 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.764 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.848 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.944 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.004 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.005 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.861 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.861 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.893 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.948 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.022 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.050 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.050 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.123 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.127 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   16.127 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.156 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.215 ;   0.059  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.267 ;   0.052  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15              ; High Speed ; leimf1_[1]                                                                                                                ;
;   16.267 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   16.294 ;   0.027  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   16.294 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   16.294 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -4.931 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.293                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.931 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.047 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.541       ; 55         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765  ; 0.765 ;
;    Routing Element        ;        ; 64    ; 3.738       ; 37         ; 0.000  ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.293   ; 10.047   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.347  ;   0.727  ; FR ; CELL ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[17]           ;
;   8.347  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y101_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.454  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.555  ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.637  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.732  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y99_N0_I32                   ; High Speed ; V4                                                                                                                        ;
;   8.795  ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   8.860  ;   0.065  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y102_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.888  ;   0.028  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.888  ;   0.000  ;    ; IC   ; 52     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|by[17]                ;
;   9.590  ;   0.702  ; RF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   9.590  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.622  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.694  ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.776  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   9.861  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   9.957  ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.017 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.017 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   10.827 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.827 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.859 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.930 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.012 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.096 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.194 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.254 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.255 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.080 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.080 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.111 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.188 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.289 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.371 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.466 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.529 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.595 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.622 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.621 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.325 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.325 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.357 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.428 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.510 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.596 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.693 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.753 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.753 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.563 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.563 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.595 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.667 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.748 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.832 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.928 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.988 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.989 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.845 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.845 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.877 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.932 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.006 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.034 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.034 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.107 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.112 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.112 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.141 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.209 ;   0.068  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.264 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   16.264 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   16.293 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   16.293 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   16.293 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -4.929 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.290                                                                                                        ;
; Data Required Time ; 11.361                                                                                                        ;
; Slack              ; -4.929 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.044 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.541       ; 55         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765  ; 0.765 ;
;    Routing Element        ;        ; 64    ; 3.735       ; 37         ; 0.000  ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.290   ; 10.044   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.347  ;   0.727  ; FR ; CELL ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[17]           ;
;   8.347  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y101_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.454  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.555  ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.637  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.732  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y99_N0_I32                   ; High Speed ; V4                                                                                                                        ;
;   8.795  ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   8.860  ;   0.065  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y102_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.888  ;   0.028  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.888  ;   0.000  ;    ; IC   ; 52     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|by[17]                ;
;   9.590  ;   0.702  ; RF ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   9.590  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.622  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.694  ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   9.776  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   9.861  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   9.957  ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.017 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.017 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   10.827 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.827 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.859 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.930 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.012 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.096 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.194 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.254 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.255 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.080 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.080 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.111 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.188 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.289 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.371 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.466 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.529 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.595 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.622 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.621 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.325 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.325 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.357 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.428 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.510 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.596 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.693 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.753 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.753 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.563 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.563 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.595 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.667 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.748 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.832 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.928 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.988 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.989 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.845 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.845 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.877 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.932 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.006 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.034 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.034 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.107 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.112 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.112 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.141 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.206 ;   0.065  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.261 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   16.261 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   16.290 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   16.290 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   16.290 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.361   ; 0.296   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -4.929 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.290                                                                                                        ;
; Data Required Time ; 11.361                                                                                                        ;
; Slack              ; -4.929 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.044 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 5.453       ; 54         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.788       ; 8          ; 0.788  ; 0.788 ;
;    Routing Element        ;        ; 63    ; 3.803       ; 38         ; 0.000  ; 0.212 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.290   ; 10.044   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.034  ;   0.788  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   7.034  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.065  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.126  ;   0.061  ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   7.275  ;   0.149  ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   7.376  ;   0.101  ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   7.588  ;   0.212  ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   7.674  ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.720  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.720  ;   0.000  ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   8.345  ;   0.625  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.345  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.448  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.530  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.615  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.714  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.775  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.774  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.599  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.599  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.629  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.706  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.806  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.888  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.983  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.046 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.112 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.139 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.139 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.843 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.843 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.875 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.946 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.028 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.112 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.210 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.270 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.271 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.096 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.096 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.127 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.204 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.305 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.387 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.482 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.545 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.611 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.638 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.637 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.341 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.341 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.373 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.444 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.526 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.612 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.709 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.769 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.769 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.579 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.579 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.611 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.683 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.764 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.848 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.944 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.004 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.005 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.861 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.861 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.893 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.948 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.022 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.050 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.050 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.123 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.127 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   16.127 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.156 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.211 ;   0.055  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.263 ;   0.052  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                ;
;   16.263 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|dataf                      ;
;   16.290 ;   0.027  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|combout                    ;
;   16.290 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]|d                ;
;   16.290 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.361   ; 0.296   ;    ; uTsu ; 1      ; FF_X99_Y107_N22 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -4.928 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.290                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.928 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.044 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.549       ; 55         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765  ; 0.765 ;
;    Routing Element        ;        ; 64    ; 3.728       ; 37         ; 0.000  ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.290   ; 10.044   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.341  ;   0.721  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.341  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.373  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.444  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.526  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.611  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.710  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.771  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.770  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.595  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.595  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.625  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.702  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.802  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.884  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.979  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.042 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.108 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.135 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.135 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.839 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.839 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.871 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.942 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.024 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.108 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.206 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.266 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.267 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.092 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.092 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.123 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.200 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.301 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.383 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.478 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.541 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.607 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.634 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.633 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.337 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.337 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.369 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.440 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.522 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.608 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.705 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.765 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.765 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.575 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.575 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.607 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.679 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.760 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.844 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.940 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.000 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.001 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.857 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.857 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.889 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.944 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.018 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.046 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.046 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.119 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.123 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   16.123 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.152 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.211 ;   0.059  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.263 ;   0.052  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15              ; High Speed ; leimf1_[1]                                                                                                                ;
;   16.263 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   16.290 ;   0.027  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   16.290 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   16.290 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -4.928 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.290                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.928 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.044 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 12    ; 5.437       ; 54         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.765       ; 8          ; 0.765  ; 0.765 ;
;    Routing Element        ;        ; 66    ; 3.839       ; 38         ; 0.000  ; 0.113 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.290   ; 10.044   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.011  ;   0.765  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   7.011  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.042  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.155  ;   0.113  ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   7.246  ;   0.091  ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   7.323  ;   0.077  ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   7.405  ;   0.082  ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   7.508  ;   0.103  ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   7.572  ;   0.064  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.618  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.620  ;   0.002  ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   8.347  ;   0.727  ; FR ; CELL ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[17]           ;
;   8.347  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y101_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.454  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.555  ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.637  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.732  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y99_N0_I32                   ; High Speed ; V4                                                                                                                        ;
;   8.795  ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   8.860  ;   0.065  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y102_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.888  ;   0.028  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.888  ;   0.000  ;    ; IC   ; 52     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|by[17]                ;
;   9.595  ;   0.707  ; RR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.595  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.625  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.702  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.802  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.884  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.979  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.042 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.108 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.135 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.135 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.839 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.839 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.871 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.942 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.024 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.108 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.206 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.266 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.267 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.092 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.092 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.123 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.200 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.301 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.383 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.478 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.541 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.607 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.634 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.633 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.337 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.337 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.369 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.440 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.522 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.608 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.705 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.765 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.765 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.575 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.575 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.607 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.679 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.760 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.844 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.940 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.000 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.001 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.857 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.857 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.889 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.944 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.018 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.046 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.046 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.119 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.123 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   16.123 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.152 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.211 ;   0.059  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.263 ;   0.052  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15              ; High Speed ; leimf1_[1]                                                                                                                ;
;   16.263 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   16.290 ;   0.027  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   16.290 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   16.290 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -4.928 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.288                                                                                                        ;
; Data Required Time ; 11.360                                                                                                        ;
; Slack              ; -4.928 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.042 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 5.453       ; 54         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.788       ; 8          ; 0.788  ; 0.788 ;
;    Routing Element        ;        ; 63    ; 3.801       ; 38         ; 0.000  ; 0.212 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.288   ; 10.042   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.034  ;   0.788  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   7.034  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.065  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.126  ;   0.061  ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   7.275  ;   0.149  ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   7.376  ;   0.101  ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   7.588  ;   0.212  ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   7.674  ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.720  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.720  ;   0.000  ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   8.345  ;   0.625  ; FF ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   8.345  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.377  ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.448  ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   8.530  ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   8.615  ;   0.085  ; FF ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   8.714  ;   0.099  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.775  ;   0.061  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.774  ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   9.599  ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.599  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.629  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.706  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.806  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.888  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.983  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.046 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.112 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.139 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.139 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.843 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.843 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.875 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.946 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.028 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.112 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.210 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.270 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.271 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.096 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.096 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.127 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.204 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.305 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.387 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.482 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.545 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.611 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.638 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.637 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.341 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.341 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.373 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.444 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.526 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.612 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.709 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.769 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.769 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.579 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.579 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.611 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.683 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.764 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.848 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.944 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   15.004 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   15.005 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.861 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.861 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.893 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.948 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.022 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.050 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.050 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.123 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.127 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   16.127 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.156 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.209 ;   0.053  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.261 ;   0.052  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I39              ; High Speed ; leimf1_[4]                                                                                                                ;
;   16.261 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N27                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|dataf                      ;
;   16.288 ;   0.027  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N27                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|combout                    ;
;   16.288 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N28                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]|d                ;
;   16.288 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N28                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 11.360   ; 0.295   ;    ; uTsu ; 1      ; FF_X99_Y107_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -4.927 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 16.289                                                                                                        ;
; Data Required Time ; 11.362                                                                                                        ;
; Slack              ; -4.927 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.031 ;       ;             ;            ;        ;       ;
; Data Delay                ; 10.043 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 6.246       ; 100        ; 6.246  ; 6.246 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 5.324       ; 53         ; 0.000  ; 0.856 ;
;    uTco                   ;        ; 1     ; 0.788       ; 8          ; 0.788  ; 0.788 ;
;    Routing Element        ;        ; 65    ; 3.930       ; 39         ; 0.000  ; 0.212 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 5.444       ; 100        ; 5.444  ; 5.444 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 6.246    ; 6.246    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   6.246  ;   6.246  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   6.246  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 16.289   ; 10.043   ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   7.034  ;   0.788  ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[16]      ;
;   7.034  ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   7.065  ;   0.031  ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I230      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   7.126  ;   0.061  ; FF ; RE   ; 1      ; R6_X94_Y99_N0_I45                   ; High Speed ; H6                                                                                                                        ;
;   7.275  ;   0.149  ; FF ; RE   ; 1      ; C4_X97_Y95_N0_I29                   ; High Speed ; V4                                                                                                                        ;
;   7.376  ;   0.101  ; FF ; RE   ; 1      ; R6_X98_Y97_N0_I14                   ; High Speed ; H6                                                                                                                        ;
;   7.588  ;   0.212  ; FF ; RE   ; 1      ; C4_X99_Y98_N0_I2                    ; High Speed ; V4                                                                                                                        ;
;   7.674  ;   0.086  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I2  ; High Speed ; LAB_LINE                                                                                                                  ;
;   7.720  ;   0.046  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I70       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   7.720  ;   0.000  ;    ; IC   ; 54     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[16]                ;
;   8.331  ;   0.611  ; FR ; CELL ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[17]           ;
;   8.331  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   8.361  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y101_N0_I231     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   8.438  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   8.539  ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   8.621  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   8.716  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y99_N0_I32                   ; High Speed ; V4                                                                                                                        ;
;   8.779  ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I53                  ; High Speed ; H6                                                                                                                        ;
;   8.844  ;   0.065  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y102_N0_I7  ; High Speed ; LAB_LINE                                                                                                                  ;
;   8.872  ;   0.028  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I71       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   8.872  ;   0.000  ;    ; IC   ; 52     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|by[17]                ;
;   9.579  ;   0.707  ; RR ; CELL ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[18]           ;
;   9.579  ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   9.609  ;   0.030  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y102_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   9.686  ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   9.786  ;   0.100  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   9.868  ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   9.963  ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   10.026 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   10.092 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y103_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   10.119 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   10.119 ;   0.000  ;    ; IC   ; 48     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[0]                 ;
;   10.823 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   10.823 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   10.855 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   10.926 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   11.008 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   11.092 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   11.190 ;   0.098  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.250 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.251 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   12.076 ;   0.825  ; FR ; CELL ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[18]           ;
;   12.076 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   12.107 ;   0.031  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y104_N0_I232     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   12.184 ;   0.077  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I59                  ; High Speed ; H6                                                                                                                        ;
;   12.285 ;   0.101  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I11                  ; High Speed ; V4                                                                                                                        ;
;   12.367 ;   0.082  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I5                   ; High Speed ; H6                                                                                                                        ;
;   12.462 ;   0.095  ; RR ; RE   ; 1      ; C4_X99_Y102_N0_I32                  ; High Speed ; V4                                                                                                                        ;
;   12.525 ;   0.063  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I56                  ; High Speed ; H6                                                                                                                        ;
;   12.591 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y105_N0_I9  ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.618 ;   0.027  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I36       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.617 ;   -0.001 ;    ; IC   ; 48     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[0]                 ;
;   13.321 ;   0.704  ; RF ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   13.321 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   13.353 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   13.424 ;   0.071  ; FF ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   13.506 ;   0.082  ; FF ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   13.592 ;   0.086  ; FF ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   13.689 ;   0.097  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   13.749 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   13.749 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   14.559 ;   0.810  ; FF ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   14.559 ;   0.000  ; FR ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.591 ;   0.032  ; RF ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.663 ;   0.072  ; FF ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.744 ;   0.081  ; FF ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.828 ;   0.084  ; FF ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.924 ;   0.096  ; FF ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.984 ;   0.060  ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.985 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   15.841 ;   0.856  ; FR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   15.841 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   15.873 ;   0.032  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   15.928 ;   0.055  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   16.002 ;   0.074  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.030 ;   0.028  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   16.030 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   16.103 ;   0.073  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   16.108 ;   0.005  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   16.108 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   16.137 ;   0.029  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   16.205 ;   0.068  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   16.260 ;   0.055  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   16.260 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   16.289 ;   0.029  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   16.289 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   16.289 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 11.215   ; 6.215   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   10.444 ;   5.444 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   11.215 ;   0.771 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 11.065   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 11.362   ; 0.297   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


