高電壓橫向擴散金氧半場效電晶體其性能與熱載子可靠度之最佳化研究(Ⅰ) 
“Optimization of Performance and Hot-Carrier Reliability in High-Voltage LDMOS Transistors” 
計畫編號：NSC95-2221-E-006-429 
執行期間：95 年 08 月 01 日 至 96 年 07 月 31 日 
主持人：陳志方 國立成功大學微電子所副教授 
 
一、 中文摘要 
本計畫探討不同 n 型擴散區域(NDD)濃度
之 12V 高電壓橫向擴散金氧半(LDMOS)場效
電晶體的熱載子可靠度，結果顯示高的 NDD
濃度導致高的基極電流，然而元件導通電阻
(Ron)之退化卻變小，熱載子導致之元件損傷位
置往通道方向偏移是 Ron 退化變小的主要原
因，TCAD 元件模擬與 charge pumping 量測結
果也被用來確認元件損傷的位置。本計畫的分
析結果顯示，提高 NDD 濃度可有效改善
LDMOS 場效電晶體的可靠度。 
英文摘要 
    The hot-carrier reliability of 12 V 
high-voltage n-channel LDMOS transistors with 
various n-type drift diﬀusion (NDD) implant 
dosages is investigated. A high NDD implant 
dosage results in a high substrate current; 
however, on-resistance (Ron) degradation is low. 
The damage location shifting toward the channel 
is responsible for this unexpected low Ron 
degradation. TCAD simulation and charge 
pumping measurements are carried out to 
identify the damage location. Our analysis 
results reveal that an increase in NDD dosage is 
eﬀective for improving the reliability of the 
LDMOS transistors. 
 
二、 計畫的緣由與目的 
在最近的高壓元件發展趨勢中，低成本、
小尺寸、低功率消耗及高的元件密度是需要
的。為了達到這個趨勢，橫向擴散金氧半
(LDMOS)電晶體之類的高壓元件與次微米互
補式金氧半(CMOS)元件被整合入功率管理整
合電路、平面顯示板驅動器、和其他運用的整
合電路中。因為高壓元件都操作於高汲極電壓
(Vds)與高閘極電壓(Vgs)，熱載子可靠度很可能
成為嚴重的問題。近年來，LDMOS 電晶體的
熱載子可靠度已經吸引相當多的注意力
[1-9]，然而很少文獻探討 n 型擴散區域(NDD)
濃度對 LDMOS 電晶體可靠度之影響。 
在本計畫中，不同 NDD 濃度之 12 伏 n
型通道LDMOS電晶體的熱載子可靠度被深入
探討，TCAD 元件模擬與 charge pumping 量測
也用來確認元件退化的物理機制。本計畫的分
析結果顯示，提高 NDD 濃度對於改善 LDMOS
場效電晶體的可靠度是有效可行的。 
 
三、 研究方法及成果 
本研究中所用到的 n 型通道 LDMOS 電晶
體的側向概要圖顯示在圖一中，這個元件是以
0.5μm CMOS 製作流程所製成並以一個自我
調準 NDD 佈植的擴散區域為特徵。閘極長度
是固定的，閘極邊緣與 N+汲極的間距是用自
我調準的方法形成的，NDD 佈植濃度有低、
中、高三個濃度，元件的操作電壓 Vds 與 Vgs
都是 12V。Vds = 12V 與不同 Vgs下的直流熱載
子 stress 在室溫中進行，源極與基極同時接
地，stress 過程中會量測元件參數(例如導通電
阻 Ron，最大轉移電導 Gmmax，及飽和區電流
Idsat)的退化。Ron(亦即 Vds/Ids)是在 Vds = 0.1V
與圖四中高的 NDD 濃度導致高的 Isub 的趨勢
一致。此外，在 NDD 區域的 impact ionization 
rate 比在通道中的 impact ionization rate 高
103~104 倍，這解釋了為什麼 Ron 的退化比
Gmmax 的退化高許多的原因(圖二)，因為 Ron 的
退化主要被 NDD 區域的 damage 所影響。圖
六並顯示當 NDD 濃度增高，impact ionization
最大值的位置會往通道方向移動，顯示出
damage 的位置會隨 NDD 濃度不同而改變。 
 
 
圖五 NDD 濃度對於 Ron退化的影響，較高的 NDD 濃
度導致較低的 Ron退化。 
 
為了驗證 damage 位置的改變，圖五中的
元件在 stress 100 分鐘後，線性區的 Ids退化(在
Vds = 0.1V 下量測)與量測的 Vgs的關係也加以
分析，結果如圖七所示。對於低的 NDD 濃度
的元件，Ids的退化隨 Vgs上升而增加，如此的
現象顯示出 damage 位於 NDD 區域，且與參
考文獻[12]中的結果相似。然而，對於高的
NDD 濃度的元件，Ids的退化隨著 Vgs上升在一
開始先增加，但後來又變成減少，如此的趨勢
顯示出 damage 同時位於 NDD 區域與通道區
域，因此圖七的分析結果與圖六的 TCAD 模擬
結果，均顯示 damage 的位置會隨 NDD 濃度
不同而改變。 
 
 
圖六 在 NDD 區域的 impact ionization rate 比在通道中
的高很多，並且高的 NDD 濃度，impact ionization 
rate 最大值的位置會往通道方向移動。 
 
 
圖七 Ids退化 vs.量測的 Vgs值顯示對於低 NDD 濃度而
言，damage 位於 NDD 區域，但對於高 NDD 濃
度而言，damage 同時位於 NDD 區域與通道區域。 
 
為了量測由熱載子所造成之 interface state
之真實位置，本計畫也執行 charge pumping 之
量測，圖八為不同 NDD 摻雜濃度之元件在
stress 100 分鐘後，其ΔIcp 對 Vbase之關係圖，
其中ΔIcp 為 stress 所造成之 charge pumping 電
流的增加量。為了求出 stress所造成之 interface 
state 的橫向分佈情形，由熱載子所造成之在橫
向位置 X1 及 X2 之間的 interface state 密度(Dit)
可以由以下的方程式來求出:                     
 
                                   (1) 
 
 
 
( )1212 )( XXqfW
I
XXW
ND cpitit −
Δ=−
Δ=
五、參考文獻 
1. S. Manzini and C. Contiero, “Hot-electron-induced 
degradation in high-voltage submicron DMOS 
transistors,” in Proceedings of ISPSD, pp. 65-68, 
1996. 
2. R. Versari, A. Pieracci, S. Manzini, C. Contiero, and 
B. Ricco, “Hot-carrier reliability in submicrometer 
LDMOS transistors,” in IEDM Tech. Dig., pp. 
371-374, 1997. 
3. V. O’Donovan, S. Whiston, A. Deignan, and C. N. 
Chleirigh, “Hot carrier reliability of lateral DMOS 
transistors,” in Proceedings of IRPS, pp. 174-179, 
2000. 
4. P. Moens, M. Tack, R. Degraeve, and G. 
Groeseneken, “A novel hot-hole injection 
degradation model for lateral nDMOS transistors,” 
in IEDM Tech. Dig., pp. 877-880, 2001. 
5. D. Brisbin, A. Strachan, and P. Chaparala, “Hot 
carrier reliability of N-LDMOS transistor arrays for 
power BiCMOS applications,” in Proceedings of 
IRPS, pp. 105-110, 2002. 
6. P. Moens, G. V. den bosch, and G. Groeseneken, 
“Competing hot carrier degradation mechanisms in 
lateral n-type DMOS transistors,” in Proceedings of 
IRPS, pp. 214-221, 2003. 
7. P. Moens, G. V. den bosch, C. De Keukeleire, R. 
Degraeve, M. Tack, and G. Groeseneken, “Hot hole 
degradation effects in laternal nDMOS transistors,” 
IEEE Trans. Electron Devices, vol. 51, no. 10, pp. 
1704-1710, October 2004. 
8. P. L. Hower and S. Pendharkar, “Short and 
long-term safe operating area considerations in 
LDMOS transistors,” in Proceedings of IRPS, pp. 
545-550, 2005. 
9. J. F. Chen, K. M. Wu, K. W. Lin, Y. K. Su, and S. L. 
Hsu, “Hot-carrier reliability in submicrometer 40V 
LDMOS transistors with thick gate oxide,” in 
Proceedings of IRPS, pp. 560-564, 2005. 
10. G. Krieger, R. Sikora, P. P. Cuevas, and M. N. 
Misheloff, “Moderately doped NMOS (M-LDD)-hot 
electron and current drive optimization,” IEEE Trans. 
Electron Devices, vol. 38, no. 1, pp. 121-127, 1991. 
11. Y. Pan, K. K. Ng, and C. C. Wei, “Hot-carrier 
induced electron mobility and series resistance 
degradation in LDD NMOSFET's,” IEEE Electron 
Device Lett., vol. 15, no. 12, pp.499-501, 1994. 
12. S. H. Chen, J. Gong, M. C. Wu, T. Y. Huang, J. F. 
Huang, R. H. Liou, S. L. Hsu, L. L. Lee, and H. C. 
Lee, “Time-dependent drain- and source-series 
resistance of high-voltage lateral diffused 
metal-oxide-semiconductor field-effect transistors 
during hot-carrier stress,” Jpn. J. Appl. Phys., vol. 
42, part 1, no. 2A, pp. 409-413, Feb. 2003. 
 
