# **Pipeline com Previs√£o de Desvios**  
### Relat√≥rio ‚Äì Implementa√ß√£o da ISA REDUX V 

---

## **Integrantes**

## **Integrantes**

| Nome Completo | GRR | Respons√°vel por |
|----------------|:----:|-----------------|
| Jo√£o | GRR... | Implementa√ß√£o inicial da ISA REDUX V e integra√ß√£o dos m√≥dulos (ULA, Banco de Registradores, Mem√≥rias, Unidade de Controle) |
| Matheus | GRR... | Apoio na montagem da Unidade de Controle |
| Natan | GRR.. | Revis√£o da ISA e documenta√ß√£o do conjunto de instru√ß√µes |
| Pedro | GRR... | Apoio na simula√ß√£o e verifica√ß√£o dos sinais de controle |
| Rafael | GRR20244378 | Apoio nas an√°lises e valida√ß√£o da l√≥gica de controle |


---

## **1. Introdu√ß√£o**

Este relat√≥rio documenta a **primeira etapa** do projeto de um processador RISC de 8 bits baseado na arquitetura **REDUX V**, implementado no software **Logisim** (simulador de circuitos l√≥gicos).  
Nesta fase, o processador ainda n√£o √© pipeline ‚Äî o objetivo foi validar o funcionamento da **ISA (Instruction Set Architecture)** completa e garantir a execu√ß√£o correta de todas as instru√ß√µes b√°sicas, incluindo opera√ß√µes aritm√©ticas, l√≥gicas, de salto e de mem√≥ria.

---

## **2. ISA REDUX V**

A **ISA (Instruction Set Architecture)** define o conjunto de instru√ß√µes suportadas pelo processador, seus formatos e a sem√¢ntica de execu√ß√£o.  
A REDUX V possui **instru√ß√µes de 8 bits**, divididas em dois tipos principais:

| Tipo | Bits | Formato | Campos |
|------|------|----------|--------|
| **I (Imediato)** | 8 bits | `[7‚Äì4]: Opcode`  | `[3‚Äì0]: Imm (valor imediato)` |
| **R (Registrador)** | 8 bits | `[7‚Äì4]: Opcode`  | `[3‚Äì2]: Ra`  | `[1‚Äì0]: Rb` |

As instru√ß√µes **Tipo R** operam sobre registradores do banco interno, enquanto as **Tipo I** utilizam valores imediatos embutidos na pr√≥pria instru√ß√£o.

---

## **3. Conjunto de Instru√ß√µes (ISA)**

| Opcode | Tipo | Mnemonic | Nome | Opera√ß√£o |  
|:------:|:----:|:---------|:------|:-----------|  
| `0000` | R | **brzr** | Branch On Zero Register | if (R[ra] == 0) ‚Üí PC = R[rb] |
| `0001` | I | **ji** | Jump Immediate | PC = PC + Imm |
| `0010` | R | **ld** | Load | R[ra] = M[R[rb]] |
| `0011` | R | **st** | Store | M[R[rb]] = R[ra] |
| `0100` | I | **addi** | Add Immediate | R[0] = R[0] + Imm |
| `1000` | R | **not** | Not | R[ra] = ¬¨R[rb] |
| `1001` | R | **and** | And | R[ra] = R[ra] & R[rb] |
| `1010` | R | **or** | Or | R[ra] = R[ra] ‚à® R[rb] |
| `1011` | R | **xor** | Xor | R[ra] = R[ra] ‚äï R[rb] |
| `1100` | R | **add** | Add | R[ra] = R[ra] + R[rb] |
| `1101` | R | **sub** | Sub | R[ra] = R[ra] ‚àí R[rb] |
| `1110` | R | **slr** | Shift Left | R[ra] = R[ra] << R[rb] |
| `1111` | R | **srr** | Shift Right | R[ra] = R[ra] >> R[rb] |

---

## **4. Unidade de Controle**

A unidade de controle foi projetada para gerar os sinais que coordenam o fluxo de dados entre os blocos do processador:  
- **Banco de Registradores**  
- **ULA (Unidade L√≥gica e Aritm√©tica)**  
- **Mem√≥ria de Dados e de Instru√ß√µes**  
- **Atualiza√ß√£o do PC**

Cada instru√ß√£o aciona uma combina√ß√£o espec√≠fica de sinais, conforme a tabela de controle abaixo.

---

### **Tabela de Sinais de Controle**

| Instru√ß√£o | `pc_sel` | `reg_a` | `wbreg` | `mux_ula` | `dado_breg` | `wm` | `op_ula` |
|------------|:--------:|:-------:|:--------:|:-----------:|:-------------:|:-----:|:----------:|
| **brzr** (0000) | `10` | `0` | `0` | `0` | `0` | `0` | `000` |
| **ji** (0001) | `01` | `0` | `0` | `1` | `0` | `0` | `000` |
| **ld** (0010) | `00` | `1` | `1` | `0` | `1` | `0` | `000` |
| **st** (0011) | `00` | `0` | `0` | `0` | `0` | `1` | `000` |
| **addi** (0100) | `00` | `0` | `1` | `1` | `0` | `0` | `100` |
| **not** (1000) | `00` | `0` | `1` | `0` | `0` | `0` | `000` |
| **and** (1001) | `00` | `0` | `1` | `0` | `0` | `0` | `001` |
| **or** (1010) | `00` | `0` | `1` | `0` | `0` | `0` | `010` |
| **xor** (1011) | `00` | `0` | `1` | `0` | `0` | `0` | `011` |
| **add** (1100) | `00` | `0` | `1` | `0` | `0` | `0` | `100` |
| **sub** (1101) | `00` | `0` | `1` | `0` | `0` | `0` | `101` |
| **slr** (1110) | `00` | `0` | `1` | `0` | `0` | `0` | `110` |
| **srr** (1111) | `00` | `0` | `1` | `0` | `0` | `0` | `111` |

---

## **5. Circuitos Implementados**

### **5.1. Banco de Registradores**
O **Banco de Registradores** √© composto por quatro registradores de 8 bits (R0‚ÄìR3).  

**Entradas:** `DADO`, `CLK`, `WE`, `RS1`, `RS2`  
**Sa√≠das:** `A` e `B`  
**Fun√ß√£o:** Armazena valores intermedi√°rios e fornece operandos √† ULA.  
**Controle:** O registrador a ser escrito √© selecionado via decodificador; a leitura √© feita por multiplexadores para as sa√≠das `A` e `B`.

> üîπ Cada registrador tem entrada de dado comum e controle de escrita individual.  
> üîπ O sinal `YES_NO` define se escreve ou n√£o.

---

### **5.2. ULA (Unidade L√≥gica e Aritm√©tica)**
A **ULA** realiza as opera√ß√µes l√≥gicas e aritm√©ticas definidas pelo campo `op_ula` da unidade de controle.

| Opera√ß√£o | Sinal `op_ula` | Fun√ß√£o |
|:-----------|:---------------:|:--------|
| `000` | NOT | Inverte os bits de `A` |
| `001` | AND | `A & B` |
| `010` | OR | `A ‚à® B` |
| `011` | XOR | `A ‚äï B` |
| `100` | ADD | Soma (`A + B`) |
| `101` | SUB | Subtra√ß√£o (`A ‚àí B`) |
| `110` | SLR | Deslocamento l√≥gico √† esquerda |
| `111` | SRR | Deslocamento l√≥gico √† direita |

A ULA tamb√©m gera o sinal **ZERO**, indicando se o resultado foi igual a zero ‚Äî √∫til para instru√ß√µes condicionais como `brzr`.

---

### **5.3. Unidade de Controle**
Implementada com base no **opcode** das instru√ß√µes, a unidade gera todos os sinais de controle do processador.  
Seu papel √© coordenar:
- **Sele√ß√£o do PC** (`pc_sel`)
- **Fonte de dados da ULA** (`mux_ula`)
- **Escrita em registradores** (`wbreg`)
- **Leitura/Escrita de mem√≥ria** (`wm`)
- **Opera√ß√£o da ULA** (`op_ula`)

---

### **5.4. Mem√≥ria e Atualiza√ß√£o de PC**
- O **PC (Program Counter)** √© atualizado conforme o tipo de instru√ß√£o (sequencial, salto ou branch).  
- O circuito possui um **MUX** para sele√ß√£o da pr√≥xima instru√ß√£o (`PC+1`, `PC+Imm` ou `R[rb]`).  
- A **mem√≥ria de instru√ß√µes** e a **mem√≥ria de dados** s√£o separadas, permitindo execu√ß√£o Harvard simples.

---

## **6. Considera√ß√µes Finais (Parciais)**

Esta etapa conclui a implementa√ß√£o **completa da ISA REDUX V** no modelo sequencial.  
Todos os m√≥dulos funcionam corretamente em conjunto, e o processador √© capaz de executar instru√ß√µes b√°sicas de:
- **Controle de fluxo (brzr, ji)**  
- **Acesso √† mem√≥ria (ld, st)**  
- **Opera√ß√µes aritm√©ticas e l√≥gicas (add, sub, and, or, xor, etc.)**

A pr√≥xima etapa consistir√° em:
- Introduzir **pipeline de 5 est√°gios** (IF, ID, EX, MEM, WB).  
- Implementar **previs√£o de desvio (branch prediction)**.  
- Otimizar o controle de **hazards** e **forwarding**.

---


