+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                  ;
+------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; CORE_0|csr_unit_0      ; 168   ; 4              ; 95           ; 4              ; 66     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|memory_access_0 ; 109   ; 0              ; 5            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|branch_unit_0   ; 68    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|alu_0           ; 75    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|regfile_0       ; 50    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|control_unit_0  ; 5     ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 122   ; 0              ; 112          ; 0                ; 112               ;
; CORE_0|decoder_0       ; 32    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 122   ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|decode_bus      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 122   ; 0              ; 122          ; 0                ; 122               ;
; CORE_0|fetch_stm_0     ; 69    ; 0              ; 0            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0                 ; 70    ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; console_0|fifo_0       ; 11    ; 5              ; 0            ; 5              ; 14     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; console_0              ; 70    ; 25             ; 58           ; 25             ; 34     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_slave_0|fifo_0    ; 11    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_slave_0           ; 70    ; 25             ; 62           ; 25             ; 33     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MEMORY_RAM|RAM_0       ; 52    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MEMORY_RAM             ; 69    ; 0              ; 14           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wishbone_arbitrer_0    ; 173   ; 0              ; 6            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cross_bar_0            ; 174   ; 0              ; 8            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_wb             ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; uart_wb                ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; memory_mater_wb        ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; memory_wb              ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; data_bus               ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; inst_bus               ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; debounce_rst           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
