INST:    1100 0001 0000 0001 lbi r1, 1
ARCH:    REG: 1 VALUE: 0x0001  
VERILOG: REG: 1 VALUE: 0x0001
INST:    1100 0010 0000 0010 lbi r2, 2
ARCH:    REG: 2 VALUE: 0x0002  
VERILOG: REG: 2 VALUE: 0x0002
INST:    1100 0100 0000 0001 lbi r4, 1
ARCH:    REG: 4 VALUE: 0x0001  
VERILOG: REG: 4 VALUE: 0x0001
INST:    1110 1001 0100 1100 slt r3, r1, r2
ARCH:    REG: 3 VALUE: 0x0001  
VERILOG: REG: 3 VALUE: 0x0001
INST:    0110 0011 0000 0010 beqz r3, .label1
INST:    0100 0100 1000 0001 addi r4, r4, 1
ARCH:    REG: 4 VALUE: 0x0002  
VERILOG: REG: 4 VALUE: 0x0002
INST:    1100 0001 0000 0010 lbi r1, 2
ARCH:    REG: 1 VALUE: 0x0002  
VERILOG: REG: 1 VALUE: 0x0002
INST:    1100 0010 0000 0001 lbi r2, 1
ARCH:    REG: 2 VALUE: 0x0001  
VERILOG: REG: 2 VALUE: 0x0001
INST:    1110 1001 0100 1100 slt r3, r1,r2
ARCH:    REG: 3 VALUE: 0x0000  
VERILOG: REG: 3 VALUE: 0x0000
INST:    0110 0011 0000 0100 beqz r3, .label2
INST:    0100 0100 1000 0010 addi r4, r4, 2
ARCH:    REG: 4 VALUE: 0x0004 ***DIFF***
VERILOG: REG: 4 VALUE: 0x0006
INST:    0000 0000 0000 0000 halt
FAIL: 1 differences
