AArch64 SM+cachesync-isb


{
0:X0=0x14000001; 0:X1=P0:f;
}
 P0           ;
  STR W0,[X1] ;
  DC CVAU,X1  ;
  DSB ISH     ;
  IC IVAU,X1  ;
  DSB ISH     ;
  ISB         ;
  BL f        ;
  MOV W2,W10  ;
  B Lout      ;
f:            ;
   B l0       ;
l1:           ;
   MOV W10,#2 ;
   RET        ;
l0:           ;
   MOV W10,#1 ;
   RET        ;
Lout:         ;
~exists 0:X2=0
