---
Aliases: 
tags: 计算机/组成原理 
DateCreated: 2023-08-07T22:13
DateModified: 2023-08-08T15:14
---
# 数据通路 - 单总线结构

Top:: [[王道 - 计算机组成原理]] - 第五章 - 中央处理器 - 5.3.1

## 数据通路
---
- 数据通路
	- 数据在功能部件之间传送的路径。
		- 信息从哪里开始
		- 中间经过哪些部件
		- 最后传到哪里
- 数据通路的基本结构:
	1. CPU 内部单总线方式。
	2. CPU 内部多总线方式。
	3. 专用数据通路方式。

### CPU 内部单总线方式

- 内部总线
	- 是指同一部件,如 CPU 内部连接各寄存器及运算部件之间的总线;
- 系统总线
	- 是指同一台计算机系统的各部件,如 CPU、内存、通道和各类 l/0 接口间互相连接的总线。
 
![[数据通路 - 单总线结构_1.png]]

1. 寄存器之间数据传送
	- 比如把 PC 内容送至 MAR,实现传送操作的流程及控制信号为:
	1. (PC)→Bus
		- PCout 有效,PC 内容送总线
	2. Bus→MAR
		- MARin 有效,总线内容送 MAR
2. 主存与 CPU 之间的数据传送
	- 比如 CPU 从主存读取指令,实现传送操作的流程及控制信号为:
	1. (PC)→Bus→MAR
		- PCout 和 MARin 有效,现行指令地址→MAR
	2. 1→R
		- CU 发读命令 (通过控制总线发出,图中未画出)
	3. MEM(MAR)→MDR
		- MDRin 有效
	4. MDR -> Bus -> IR
		- MDRout 和 IRin 有效，现行指令 -> IR
  5. 执行算术或逻辑运算
	  - 比如一条加法指令,微操作序列及控制信号为:
	   1. AD(IR) -> Bus -> MAR
		   - MDRout 和 MARin 有效
	   2. 1→R
		   - CU 发读命令
	   3. MEM(MAR)→数据线→MDR
		   - MDRin 有效
	   4. MDR→Bus→Y
		- MDRout 和 Yin 有效,操作数→Y
	   5. (ACC)+(Y)→Z
		- ACCout 和 ALUin 有效,CU 向 ALU 发送加命令

## 例题
---
设有如图所示的单总线结构,分析指令 ADD (RO),R1 的指令流程和控制信号。

1. 分析指令功能和指令周期
	- 功能:((RO))+(R1)→(RO)
	- 取指周期、间址周期、执行周期
2. 写出各阶段的指令流程
	- 取指周期：公共操作
	- 间址周期: 完成取数操作,被加数在主存中,加数已经放在寄存器 R1 中。
	- 执行周期: 完成取数操作,被加数在主存中,加数 已经放在寄存器 R1 中。

### 取指周期

| 时序 | 微操作 | 有效控制信号 |
| :---: | :---: | :---: |
| 1 | $(\mathrm{PC}) \rightarrow \mathrm{MAR}$ | PCout, MARin |
| 2 | $\begin{array}{c}\mathrm{M}(\mathrm{MAR}) \rightarrow M D R \\(\mathrm{PC})+1 \rightarrow P C\end{array}$ | $\begin{array}{c}\text { MemR, MARout, } \\\text { MDRinE }\end{array}$ |
| 3 | (MDR) $\rightarrow \mathrm{IR}$ | MDRout, IRin |
| 4 | 指令译码 | - |

### 间址周期

| 时序 | 微操作 | 有效控制信号 |
| :---: | :---: | :---: |
| 1 | $(R 0) \rightarrow M A R$ | ROout, MARin |
| 2 | $M(M A R) \rightarrow M D R$ | $\begin{array}{c}\text { MemR, MARout, } \\\text { MDRinE }\end{array}$ |
| 3 | $(M D R) \rightarrow Y$ | MDRout, Yin |

### 执行周期

| 时序 | 微操作 | 有效控制信号 |
| :---: | :---: | :---: |
| 1 | (R1) $+(\mathrm{Y}) \rightarrow Z$ | $\begin{array}{c}\text { R1out, ALUin, CU向 } \\\text { ALU发ADD控制信号 }\end{array}$ |
| 2 | $(\mathrm{Z}) \rightarrow \mathrm{MDR}$ | Zout, MDRin |
| 3 | (MDR) $\rightarrow \mathrm{M}(\mathrm{MAR})$ | $\begin{array}{c}\text { MemW, MDRoutE, } \\\text { MARout }\end{array}$ |
