<शैली गुरु>
// SPDX-License-Identअगरier: GPL-2.0
/*
 * Xilinx Video IP Core
 *
 * Copyright (C) 2013-2015 Ideas on Board
 * Copyright (C) 2013-2015 Xilinx, Inc.
 *
 * Contacts: Hyun Kwon <hyun.kwon@xilinx.com>
 *           Laurent Pinअक्षरt <laurent.pinअक्षरt@ideasonboard.com>
 */

#अगर_अघोषित __DT_BINDINGS_MEDIA_XILINX_VIP_H__
#घोषणा __DT_BINDINGS_MEDIA_XILINX_VIP_H__

/*
 * Video क्रमmat codes as defined in "AXI4-Stream Video IP and System Design
 * Guide".
 */
#घोषणा XVIP_VF_YUV_422			0
#घोषणा XVIP_VF_YUV_444			1
#घोषणा XVIP_VF_RBG			2
#घोषणा XVIP_VF_YUV_420			3
#घोषणा XVIP_VF_YUVA_422		4
#घोषणा XVIP_VF_YUVA_444		5
#घोषणा XVIP_VF_RGBA			6
#घोषणा XVIP_VF_YUVA_420		7
#घोषणा XVIP_VF_YUVD_422		8
#घोषणा XVIP_VF_YUVD_444		9
#घोषणा XVIP_VF_RGBD			10
#घोषणा XVIP_VF_YUVD_420		11
#घोषणा XVIP_VF_MONO_SENSOR		12
#घोषणा XVIP_VF_CUSTOM2			13
#घोषणा XVIP_VF_CUSTOM3			14
#घोषणा XVIP_VF_CUSTOM4			15

#पूर्ण_अगर /* __DT_BINDINGS_MEDIA_XILINX_VIP_H__ */
