TimeQuest Timing Analyzer report for proc
Thu Mar 08 17:39:55 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 12. Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'clkDiv10Khz:U1|clkOut'
 15. Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'clkDiv10Khz:U1|clkOut'
 18. Slow 1200mV 85C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 35. Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 36. Slow 1200mV 0C Model Setup: 'clk'
 37. Slow 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'
 38. Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 39. Slow 1200mV 0C Model Hold: 'clk'
 40. Slow 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'
 41. Slow 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 57. Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 58. Fast 1200mV 0C Model Setup: 'clk'
 59. Fast 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'
 60. Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 61. Fast 1200mV 0C Model Hold: 'clk'
 62. Fast 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'
 63. Fast 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Fast 1200mV 0C Model Metastability Report
 73. Multicorner Timing Analysis Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Slow Corner Signal Integrity Metrics
 81. Fast Corner Signal Integrity Metrics
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; proc                                                            ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; clkDiv10Khz:U1|clkOut       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv10Khz:U1|clkOut }       ;
; clkDiv:U0|clkOut            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv:U0|clkOut }            ;
; ControlBlock:ctrlBlock|eALU ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlBlock:ctrlBlock|eALU } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                          ;
+------------+-----------------+-----------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note ;
+------------+-----------------+-----------------------+------+
; 107.69 MHz ; 107.69 MHz      ; clkDiv:U0|clkOut      ;      ;
; 244.38 MHz ; 244.38 MHz      ; clk                   ;      ;
; 265.96 MHz ; 265.96 MHz      ; clkDiv10Khz:U1|clkOut ;      ;
+------------+-----------------+-----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ControlBlock:ctrlBlock|eALU ; -5.920 ; -89.278       ;
; clkDiv:U0|clkOut            ; -4.189 ; -1463.296     ;
; clk                         ; -3.092 ; -132.564      ;
; clkDiv10Khz:U1|clkOut       ; -2.760 ; -83.066       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -0.337 ; -0.337        ;
; clk                         ; -0.101 ; -0.191        ;
; clkDiv10Khz:U1|clkOut       ; 0.314  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 1.189  ; 0.000         ;
+-----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -84.000       ;
; clkDiv:U0|clkOut            ; -1.000 ; -503.000      ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -44.000       ;
; ControlBlock:ctrlBlock|eALU ; 0.383  ; 0.000         ;
+-----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                            ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -5.920 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 5.374      ;
; -5.807 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 5.268      ;
; -5.700 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.041      ; 4.500      ;
; -5.674 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 5.135      ;
; -5.613 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 5.064      ;
; -5.587 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 5.039      ;
; -5.587 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.048      ; 4.394      ;
; -5.565 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 5.019      ;
; -5.487 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.948      ;
; -5.469 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 5.263      ;
; -5.446 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 4.898      ;
; -5.417 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.878      ;
; -5.416 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.048      ; 4.223      ;
; -5.410 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.864      ;
; -5.393 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.038      ; 4.190      ;
; -5.380 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.841      ;
; -5.367 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.039      ; 4.165      ;
; -5.356 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 5.157      ;
; -5.313 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.052      ; 5.084      ;
; -5.312 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.041      ; 4.112      ;
; -5.278 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.739      ;
; -5.267 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.048      ; 4.074      ;
; -5.249 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.039      ; 4.047      ;
; -5.247 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.041      ; 4.047      ;
; -5.223 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 5.024      ;
; -5.200 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.059      ; 4.978      ;
; -5.198 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.039      ; 3.996      ;
; -5.197 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.048      ; 4.004      ;
; -5.185 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.041      ; 3.985      ;
; -5.162 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 4.953      ;
; -5.153 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.041      ; 3.953      ;
; -5.152 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 4.604      ;
; -5.137 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.048      ; 3.944      ;
; -5.136 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 4.928      ;
; -5.127 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.038      ; 3.924      ;
; -5.126 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.587      ;
; -5.114 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.908      ;
; -5.085 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.041      ; 3.885      ;
; -5.083 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.048      ; 3.890      ;
; -5.080 ; MDR:mdr|MDRout[4]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.541      ;
; -5.077 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.038      ; 3.874      ;
; -5.058 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.041      ; 3.858      ;
; -5.041 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.041      ; 3.841      ;
; -5.038 ; IR:ir|IRout[4]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.492      ;
; -5.036 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.837      ;
; -5.035 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.048      ; 3.842      ;
; -5.029 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.059      ; 4.807      ;
; -5.027 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.481      ;
; -5.025 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.819      ;
; -5.018 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 4.810      ;
; -5.016 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.810      ;
; -5.006 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 4.457      ;
; -5.006 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.049      ; 4.774      ;
; -4.995 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 4.787      ;
; -4.985 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.779      ;
; -4.980 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.050      ; 4.749      ;
; -4.978 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.039      ; 4.746      ;
; -4.970 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.054      ; 4.569      ;
; -4.966 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.767      ;
; -4.959 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.753      ;
; -4.949 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.050      ; 4.719      ;
; -4.940 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 4.731      ;
; -4.932 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.039      ; 3.730      ;
; -4.929 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.064      ; 4.192      ;
; -4.929 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.730      ;
; -4.925 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.052      ; 4.696      ;
; -4.912 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.057      ; 4.168      ;
; -4.909 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 4.700      ;
; -4.906 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.048      ; 3.713      ;
; -4.886 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 4.337      ;
; -4.884 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.064      ; 4.147      ;
; -4.880 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.059      ; 4.658      ;
; -4.865 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.319      ;
; -4.862 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.050      ; 4.631      ;
; -4.861 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.054      ; 4.114      ;
; -4.860 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.050      ; 4.793      ;
; -4.860 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.052      ; 4.631      ;
; -4.858 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.319      ;
; -4.857 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.061      ; 4.463      ;
; -4.855 ; PC:pc|PCout[9]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.042      ; 3.656      ;
; -4.855 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.039      ; 3.653      ;
; -4.852 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.653      ;
; -4.840 ; IR:ir|IRout[7]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.039      ; 3.638      ;
; -4.838 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 4.289      ;
; -4.836 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.057      ; 4.613      ;
; -4.834 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 4.285      ;
; -4.832 ; AC:ac|ACout[13]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.041      ; 3.632      ;
; -4.827 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 4.628      ;
; -4.827 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.621      ;
; -4.822 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.032      ; 4.705      ;
; -4.811 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.050      ; 4.580      ;
; -4.810 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 4.604      ;
; -4.810 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.059      ; 4.588      ;
; -4.798 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.052      ; 4.569      ;
; -4.794 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.048      ; 3.601      ;
; -4.792 ; MDR:mdr|MDRout[5]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.048      ; 3.599      ;
; -4.780 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.057      ; 4.036      ;
; -4.775 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.043      ; 4.534      ;
; -4.772 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.039      ; 4.404      ;
; -4.771 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 4.222      ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'                                                                                                                 ;
+--------+----------------------------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; -4.189 ; Memory:mem|Mem[9][16]                  ; Memory:mem|DataOut[16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.089     ; 5.095      ;
; -4.143 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU    ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; 0.042      ; 4.680      ;
; -4.134 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 5.052      ;
; -4.078 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.988      ;
; -4.041 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.951      ;
; -4.009 ; Memory:mem|Mem[9][11]                  ; Memory:mem|DataOut[11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.936      ;
; -3.988 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[0]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.898      ;
; -3.924 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.842      ;
; -3.883 ; MAR:mar|MARout[0]~reg0                 ; Memory:mem|DataOut[16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.793      ;
; -3.864 ; MAR:mar|MARout[3]~reg0                 ; Memory:mem|DataOut[5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.782      ;
; -3.842 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[1]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.760      ;
; -3.839 ; Memory:mem|Mem[10][16]                 ; Memory:mem|DataOut[16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.094     ; 4.740      ;
; -3.793 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[14]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.703      ;
; -3.782 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[2]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.700      ;
; -3.770 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[0]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.680      ;
; -3.761 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.671      ;
; -3.761 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.671      ;
; -3.761 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.671      ;
; -3.761 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.671      ;
; -3.761 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.671      ;
; -3.761 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][8]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.671      ;
; -3.761 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.671      ;
; -3.761 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.671      ;
; -3.761 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][9]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.671      ;
; -3.757 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|cALU[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; 0.039      ; 4.291      ;
; -3.734 ; MAR:mar|MARout[0]~reg0                 ; Memory:mem|DataOut[1]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.652      ;
; -3.728 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.639      ;
; -3.728 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.639      ;
; -3.728 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.639      ;
; -3.728 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.639      ;
; -3.728 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.639      ;
; -3.728 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][8]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.639      ;
; -3.728 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.639      ;
; -3.728 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.639      ;
; -3.728 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][9]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.639      ;
; -3.727 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[3]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.645      ;
; -3.723 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.634      ;
; -3.723 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.634      ;
; -3.723 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.634      ;
; -3.723 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.634      ;
; -3.723 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.634      ;
; -3.723 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][8]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.634      ;
; -3.723 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.634      ;
; -3.723 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.634      ;
; -3.723 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][9]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.634      ;
; -3.721 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[13]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.631      ;
; -3.685 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[15][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.172     ; 4.008      ;
; -3.685 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[15][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.172     ; 4.008      ;
; -3.684 ; MAR:mar|MARout[0]~reg0                 ; Memory:mem|DataOut[17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.594      ;
; -3.679 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[7][17]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.190     ; 3.984      ;
; -3.676 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[15][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.073     ; 4.598      ;
; -3.676 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[15][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.073     ; 4.598      ;
; -3.676 ; Memory:mem|Mem[2][17]                  ; Memory:mem|DataOut[17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.081     ; 4.590      ;
; -3.658 ; MAR:mar|MARout[0]~reg0                 ; Memory:mem|DataOut[14]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.085     ; 4.568      ;
; -3.656 ; MAR:mar|MARout[3]~reg0                 ; Memory:mem|DataOut[11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.574      ;
; -3.653 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.571      ;
; -3.651 ; Memory:mem|Mem[9][14]                  ; Memory:mem|DataOut[14]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.089     ; 4.557      ;
; -3.646 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[7][17]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.579      ;
; -3.643 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[15][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 4.566      ;
; -3.643 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[15][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 4.566      ;
; -3.638 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[15][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 4.561      ;
; -3.638 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[15][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 4.561      ;
; -3.617 ; Memory:mem|Mem[5][2]                   ; Memory:mem|DataOut[2]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.086     ; 4.526      ;
; -3.617 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[15][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.173     ; 3.939      ;
; -3.617 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[15][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.173     ; 3.939      ;
; -3.613 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[7][17]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.547      ;
; -3.611 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[7][17]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.191     ; 3.915      ;
; -3.608 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[7][17]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.542      ;
; -3.608 ; MAR:mar|MARout[3]~reg0                 ; Memory:mem|DataOut[7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.526      ;
; -3.596 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.507      ;
; -3.596 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.507      ;
; -3.596 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.507      ;
; -3.596 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.507      ;
; -3.596 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.507      ;
; -3.596 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][8]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.507      ;
; -3.596 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.507      ;
; -3.596 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.507      ;
; -3.596 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][9]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.507      ;
; -3.591 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.502      ;
; -3.589 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][14]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.170     ; 3.914      ;
; -3.589 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][15]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.170     ; 3.914      ;
; -3.589 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][0]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.170     ; 3.914      ;
; -3.589 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.170     ; 3.914      ;
; -3.589 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][1]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.170     ; 3.914      ;
; -3.589 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][3]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.170     ; 3.914      ;
; -3.588 ; MAR:mar|MARout[9]~reg0                 ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.499      ;
; -3.588 ; MAR:mar|MARout[9]~reg0                 ; Memory:mem|Mem[10][11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.499      ;
; -3.588 ; MAR:mar|MARout[9]~reg0                 ; Memory:mem|Mem[10][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.499      ;
; -3.588 ; MAR:mar|MARout[9]~reg0                 ; Memory:mem|Mem[10][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.499      ;
; -3.588 ; MAR:mar|MARout[9]~reg0                 ; Memory:mem|Mem[10][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.499      ;
; -3.588 ; MAR:mar|MARout[9]~reg0                 ; Memory:mem|Mem[10][8]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.499      ;
; -3.588 ; MAR:mar|MARout[9]~reg0                 ; Memory:mem|Mem[10][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.499      ;
; -3.588 ; MAR:mar|MARout[9]~reg0                 ; Memory:mem|Mem[10][5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.499      ;
; -3.588 ; MAR:mar|MARout[9]~reg0                 ; Memory:mem|Mem[10][9]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.499      ;
; -3.585 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.167     ; 3.913      ;
; -3.585 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][13]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.167     ; 3.913      ;
; -3.585 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.167     ; 3.913      ;
; -3.585 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.167     ; 3.913      ;
; -3.585 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][2]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.167     ; 3.913      ;
; -3.581 ; MAR:mar|MARout[7]~reg0                 ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 4.492      ;
+--------+----------------------------------------+--------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.092 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 4.026      ;
; -2.913 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.847      ;
; -2.858 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.792      ;
; -2.788 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.722      ;
; -2.780 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.714      ;
; -2.738 ; clkDiv:U0|count1[25]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.057     ; 3.676      ;
; -2.737 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.057     ; 3.675      ;
; -2.726 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.660      ;
; -2.683 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.617      ;
; -2.681 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.615      ;
; -2.678 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.612      ;
; -2.614 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.547      ;
; -2.608 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.542      ;
; -2.608 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.542      ;
; -2.607 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.541      ;
; -2.599 ; clkDiv:U0|count1[18]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.057     ; 3.537      ;
; -2.570 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.057     ; 3.508      ;
; -2.570 ; clkDiv:U0|count1[19]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.504      ;
; -2.545 ; clkDiv:U0|count1[12]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.479      ;
; -2.544 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.478      ;
; -2.539 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.473      ;
; -2.515 ; clkDiv:U0|count1[24]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.057     ; 3.453      ;
; -2.512 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.442      ;
; -2.511 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.441      ;
; -2.511 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.441      ;
; -2.508 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.442      ;
; -2.507 ; clkDiv:U0|count1[16]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.057     ; 3.445      ;
; -2.505 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.439      ;
; -2.502 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.436      ;
; -2.483 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.416      ;
; -2.458 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.392      ;
; -2.458 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.392      ;
; -2.440 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.374      ;
; -2.436 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.370      ;
; -2.413 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[17]   ; clk          ; clk         ; 1.000        ; -0.063     ; 3.345      ;
; -2.413 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[16]   ; clk          ; clk         ; 1.000        ; -0.063     ; 3.345      ;
; -2.413 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[20]   ; clk          ; clk         ; 1.000        ; -0.063     ; 3.345      ;
; -2.413 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.348      ;
; -2.412 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.347      ;
; -2.411 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|clkOut       ; clk          ; clk         ; 1.000        ; -0.068     ; 3.338      ;
; -2.409 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.344      ;
; -2.409 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.344      ;
; -2.408 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.408 ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.343      ;
; -2.403 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.336      ;
; -2.400 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.333      ;
; -2.392 ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.327      ;
; -2.390 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.324      ;
; -2.387 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.321      ;
; -2.377 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.311      ;
; -2.368 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.298      ;
; -2.367 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.297      ;
; -2.367 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.297      ;
; -2.360 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.294      ;
; -2.351 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.285      ;
; -2.348 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.282      ;
; -2.335 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.269      ;
; -2.326 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.260      ;
; -2.306 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.239      ;
; -2.305 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.239      ;
; -2.305 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.239      ;
; -2.299 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.233      ;
; -2.299 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.233      ;
; -2.298 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.232      ;
; -2.294 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.229      ;
; -2.293 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.228      ;
; -2.290 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.220      ;
; -2.290 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.225      ;
; -2.290 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.225      ;
; -2.289 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.219      ;
; -2.289 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.219      ;
; -2.289 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.224      ;
; -2.285 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.219      ;
; -2.278 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.212      ;
; -2.275 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.209      ;
; -2.269 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.204      ;
; -2.268 ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.203      ;
; -2.258 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.257 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.191      ;
; -2.254 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.188      ;
; -2.246 ; clkDiv:U0|count1[17]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.180      ;
; -2.243 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.177      ;
; -2.233 ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[20]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.167      ;
; -2.233 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.167      ;
; -2.232 ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[17]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.166      ;
; -2.232 ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[16]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.166      ;
; -2.230 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.164      ;
; -2.227 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.161      ;
; -2.226 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.161      ;
; -2.225 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.160      ;
; -2.222 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.157      ;
; -2.222 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.157      ;
; -2.221 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.156      ;
; -2.215 ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|clkOut       ; clk          ; clk         ; 1.000        ; -0.066     ; 3.144      ;
; -2.208 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.138      ;
; -2.208 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.142      ;
; -2.207 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.137      ;
; -2.207 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.065     ; 3.137      ;
; -2.207 ; clkDivMed:U2|count1[0]    ; clkDivMed:U2|count1[17]   ; clk          ; clk         ; 1.000        ; -0.063     ; 3.139      ;
; -2.207 ; clkDivMed:U2|count1[0]    ; clkDivMed:U2|count1[16]   ; clk          ; clk         ; 1.000        ; -0.063     ; 3.139      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                       ;
+--------+----------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.760 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.681      ;
; -2.741 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.673      ;
; -2.741 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.673      ;
; -2.741 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.673      ;
; -2.741 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.673      ;
; -2.736 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.682      ;
; -2.736 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.682      ;
; -2.736 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.682      ;
; -2.736 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.049     ; 3.682      ;
; -2.735 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 3.677      ;
; -2.733 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.078     ; 3.650      ;
; -2.733 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.078     ; 3.650      ;
; -2.690 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.611      ;
; -2.690 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.611      ;
; -2.685 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.606      ;
; -2.668 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.587      ;
; -2.668 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.587      ;
; -2.665 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.584      ;
; -2.662 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.581      ;
; -2.650 ; LCD_Driver:lcd|iDataIn[13] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.571      ;
; -2.647 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 3.590      ;
; -2.644 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 3.587      ;
; -2.640 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 3.583      ;
; -2.632 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.560      ;
; -2.629 ; LCD_Driver:lcd|iDataIn[15] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.550      ;
; -2.627 ; LCD_Driver:lcd|bitNum[4]   ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.070     ; 3.552      ;
; -2.614 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.535      ;
; -2.590 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.522      ;
; -2.590 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.522      ;
; -2.590 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.522      ;
; -2.590 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.522      ;
; -2.585 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.513      ;
; -2.577 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.506      ;
; -2.576 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.505      ;
; -2.576 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.505      ;
; -2.566 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.078     ; 3.483      ;
; -2.566 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.078     ; 3.483      ;
; -2.542 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.474      ;
; -2.536 ; LCD_Driver:lcd|bitNum[7]   ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.073     ; 3.458      ;
; -2.536 ; LCD_Driver:lcd|bitNum[7]   ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.073     ; 3.458      ;
; -2.521 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.454      ;
; -2.520 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.457      ;
; -2.520 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.457      ;
; -2.520 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.457      ;
; -2.520 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.457      ;
; -2.517 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.436      ;
; -2.517 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.436      ;
; -2.514 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.433      ;
; -2.513 ; LCD_Driver:lcd|bitNum[5]   ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.434      ;
; -2.513 ; LCD_Driver:lcd|bitNum[5]   ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.434      ;
; -2.513 ; LCD_Driver:lcd|iDataIn[11] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.434      ;
; -2.511 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.430      ;
; -2.500 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.428      ;
; -2.497 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.429      ;
; -2.481 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.409      ;
; -2.478 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.410      ;
; -2.478 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.410      ;
; -2.478 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.410      ;
; -2.478 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.410      ;
; -2.458 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.391      ;
; -2.457 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.394      ;
; -2.457 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.394      ;
; -2.457 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.394      ;
; -2.457 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.394      ;
; -2.457 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.389      ;
; -2.454 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.078     ; 3.371      ;
; -2.454 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.078     ; 3.371      ;
; -2.435 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.078     ; 3.352      ;
; -2.435 ; LCD_Driver:lcd|iDataIn[2]  ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.074     ; 3.356      ;
; -2.433 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.367      ;
; -2.431 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.359      ;
; -2.430 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.364      ;
; -2.426 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.360      ;
; -2.426 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.355      ;
; -2.425 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.354      ;
; -2.425 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.354      ;
; -2.411 ; LCD_Driver:lcd|bitNum[0]   ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.078     ; 3.328      ;
; -2.411 ; LCD_Driver:lcd|bitNum[0]   ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.078     ; 3.328      ;
; -2.410 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.338      ;
; -2.405 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.324      ;
; -2.405 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.324      ;
; -2.402 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.333      ;
; -2.402 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.333      ;
; -2.402 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.321      ;
; -2.399 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.076     ; 3.318      ;
; -2.393 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.060     ; 3.328      ;
; -2.388 ; LCD_Driver:lcd|bitNum[7]   ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.321      ;
; -2.386 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.319      ;
; -2.386 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.319      ;
; -2.378 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.311      ;
; -2.377 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.310      ;
; -2.376 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.307      ;
; -2.376 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.307      ;
; -2.372 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.300      ;
; -2.370 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.304      ;
; -2.369 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.297      ;
; -2.367 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.301      ;
; -2.367 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.299      ;
; -2.365 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.295      ;
; -2.365 ; LCD_Driver:lcd|count[3]    ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.302      ;
+--------+----------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                              ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.337 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 2.712      ; 2.751      ;
; 0.068  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 2.712      ; 2.656      ;
; 0.357  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|lcdRst   ; ControlBlock:ctrlBlock|lcdRst          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.372  ; AC:ac|AC[6]                     ; AC:ac|ACout[6]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.592      ;
; 0.372  ; AC:ac|AC[15]                    ; AC:ac|ACout[15]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.592      ;
; 0.373  ; AC:ac|AC[14]                    ; AC:ac|ACout[14]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.593      ;
; 0.374  ; AC:ac|AC[7]                     ; AC:ac|ACout[7]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.593      ;
; 0.375  ; AC:ac|AC[10]                    ; AC:ac|ACout[10]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.595      ;
; 0.375  ; AC:ac|AC[5]                     ; AC:ac|ACout[5]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.595      ;
; 0.376  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.594      ;
; 0.376  ; AC:ac|AC[16]                    ; AC:ac|ACout[16]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.594      ;
; 0.376  ; MAR:mar|MAR[8]                  ; MAR:mar|MARout[8]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.594      ;
; 0.381  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.600      ;
; 0.382  ; PC:pc|PC[1]                     ; PC:pc|PCout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.601      ;
; 0.391  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.610      ;
; 0.417  ; ALU:alu|alu_out[13]$latch       ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.035     ; 0.059      ;
; 0.418  ; ALU:alu|alu_out[6]$latch        ; AC:ac|AC[6]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.036     ; 0.059      ;
; 0.419  ; ALU:alu|alu_out[14]$latch       ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.037     ; 0.059      ;
; 0.422  ; ALU:alu|alu_out[10]$latch       ; AC:ac|AC[10]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.040     ; 0.059      ;
; 0.422  ; ALU:alu|alu_out[1]$latch        ; AC:ac|AC[1]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.040     ; 0.059      ;
; 0.429  ; ALU:alu|alu_out[4]$latch        ; AC:ac|AC[4]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.047     ; 0.059      ;
; 0.429  ; ALU:alu|alu_out[8]$latch        ; AC:ac|AC[8]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.047     ; 0.059      ;
; 0.430  ; ALU:alu|alu_out[0]$latch        ; AC:ac|AC[0]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.048     ; 0.059      ;
; 0.430  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rPC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.649      ;
; 0.431  ; ALU:alu|alu_out[12]$latch       ; AC:ac|AC[12]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.049     ; 0.059      ;
; 0.432  ; ALU:alu|alu_out[16]$latch       ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.050     ; 0.059      ;
; 0.432  ; ALU:alu|alu_out[9]$latch        ; AC:ac|AC[9]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.050     ; 0.059      ;
; 0.432  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|wIR             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.651      ;
; 0.434  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|incPC           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.653      ;
; 0.437  ; ALU:alu|alu_out[2]$latch        ; AC:ac|AC[2]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.055     ; 0.059      ;
; 0.440  ; ALU:alu|alu_out[3]$latch        ; AC:ac|AC[3]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.058     ; 0.059      ;
; 0.440  ; ALU:alu|alu_out[11]$latch       ; AC:ac|AC[11]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.058     ; 0.059      ;
; 0.440  ; ALU:alu|alu_out[7]$latch        ; AC:ac|AC[7]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.058     ; 0.059      ;
; 0.478  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.697      ;
; 0.479  ; AC:ac|AC[1]                     ; AC:ac|ACout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.699      ;
; 0.485  ; PC:pc|PC[0]                     ; PC:pc|PCout[0]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.704      ;
; 0.511  ; AC:ac|AC[9]                     ; AC:ac|ACout[9]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.731      ;
; 0.516  ; Memory:mem|DataOut[11]          ; MDR:mdr|MDR[11]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.735      ;
; 0.516  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.735      ;
; 0.517  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.735      ;
; 0.517  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.736      ;
; 0.517  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.736      ;
; 0.518  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.736      ;
; 0.518  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.736      ;
; 0.518  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.736      ;
; 0.518  ; Memory:mem|DataOut[9]           ; MDR:mdr|MDR[9]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.737      ;
; 0.519  ; Memory:mem|DataOut[14]          ; MDR:mdr|MDR[14]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.737      ;
; 0.552  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.772      ;
; 0.552  ; AC:ac|AC[13]                    ; AC:ac|ACout[13]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.772      ;
; 0.554  ; AC:ac|AC[2]                     ; AC:ac|ACout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.773      ;
; 0.559  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.778      ;
; 0.561  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.780      ;
; 0.562  ; ALU:alu|alu_out[15]$latch       ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.180     ; 0.059      ;
; 0.566  ; ALU:alu|alu_out[5]$latch        ; AC:ac|AC[5]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.184     ; 0.059      ;
; 0.569  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.575  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.794      ;
; 0.695  ; ControlBlock:ctrlBlock|rAC      ; ControlBlock:ctrlBlock|rAC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.914      ;
; 0.699  ; AC:ac|AC[3]                     ; AC:ac|ACout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.918      ;
; 0.710  ; PC:pc|PC[3]                     ; PC:pc|PCout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.929      ;
; 0.713  ; PC:pc|PC[4]                     ; PC:pc|PCout[4]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.932      ;
; 0.725  ; PC:pc|PC[6]                     ; PC:pc|PCout[6]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.944      ;
; 0.729  ; PC:pc|PC[7]                     ; PC:pc|PCout[7]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.948      ;
; 0.735  ; AC:ac|AC[11]                    ; AC:ac|ACout[11]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.954      ;
; 0.751  ; ALU:alu|alu_out[0]$latch        ; Memory:mem|Mem[9][0]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.048     ; 0.380      ;
; 0.765  ; PC:pc|PC[5]                     ; PC:pc|PCout[5]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.984      ;
; 0.779  ; MAR:mar|MAR[11]                 ; MAR:mar|MARout[11]~reg0                ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 0.996      ;
; 0.782  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 0.999      ;
; 0.793  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 1.010      ;
; 0.794  ; IR:ir|IR[16]                    ; IR:ir|IRout[16]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.013      ;
; 0.794  ; IR:ir|IR[15]                    ; IR:ir|IRout[15]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.013      ;
; 0.794  ; IR:ir|IR[8]                     ; IR:ir|IRout[8]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.013      ;
; 0.794  ; IR:ir|IR[11]                    ; IR:ir|IRout[11]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.013      ;
; 0.795  ; MAR:mar|MAR[9]                  ; MAR:mar|MARout[9]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 1.012      ;
; 0.795  ; IR:ir|IR[5]                     ; IR:ir|IRout[5]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.014      ;
; 0.795  ; IR:ir|IR[3]                     ; IR:ir|IRout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.014      ;
; 0.795  ; IR:ir|IR[9]                     ; IR:ir|IRout[9]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.014      ;
; 0.796  ; IR:ir|IR[13]                    ; IR:ir|IRout[13]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.015      ;
; 0.796  ; IR:ir|IR[10]                    ; IR:ir|IRout[10]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.015      ;
; 0.798  ; MAR:mar|MAR[10]                 ; MAR:mar|MARout[10]~reg0                ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 1.015      ;
; 0.805  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 1.022      ;
; 0.814  ; ControlBlock:ctrlBlock|rMem     ; ControlBlock:ctrlBlock|rMem            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.033      ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.101 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 2.405      ; 2.690      ;
; -0.090 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 2.406      ; 2.702      ;
; 0.359  ; clkDivMed:U2|clkOut       ; clkDivMed:U2|clkOut       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.391  ; clkDivMed:U2|count1[25]   ; clkDivMed:U2|count1[25]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.391  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.395  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 2.405      ; 2.686      ;
; 0.444  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 2.406      ; 2.736      ;
; 0.557  ; clkDivMed:U2|count1[8]    ; clkDivMed:U2|count1[8]    ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.557  ; clkDivMed:U2|count1[10]   ; clkDivMed:U2|count1[10]   ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.557  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558  ; clkDivMed:U2|count1[11]   ; clkDivMed:U2|count1[11]   ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[11]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.569  ; clkDivMed:U2|count1[3]    ; clkDivMed:U2|count1[3]    ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[2]    ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[13]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[16]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clkDivMed:U2|count1[19]   ; clkDivMed:U2|count1[19]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDivMed:U2|count1[1]    ; clkDivMed:U2|count1[1]    ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; clkDivMed:U2|count1[5]    ; clkDivMed:U2|count1[5]    ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; clkDivMed:U2|count1[15]   ; clkDivMed:U2|count1[15]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[18]      ; clkDiv:U0|count1[18]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clkDivMed:U2|count1[18]   ; clkDivMed:U2|count1[18]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivMed:U2|count1[24]   ; clkDivMed:U2|count1[24]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDivMed:U2|count1[14]   ; clkDivMed:U2|count1[14]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; clkDivMed:U2|count1[23]   ; clkDivMed:U2|count1[23]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDivMed:U2|count1[21]   ; clkDivMed:U2|count1[21]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clkDivMed:U2|count1[22]   ; clkDivMed:U2|count1[22]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.576  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.832  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.833  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.844  ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[14]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.062      ;
; 0.845  ; clkDivMed:U2|count1[1]    ; clkDivMed:U2|count1[2]    ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; clkDivMed:U2|count1[10]   ; clkDivMed:U2|count1[11]   ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[11]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clkDivMed:U2|count1[8]    ; clkDivMed:U2|count1[10]   ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.847  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848  ; clkDivMed:U2|count1[17]   ; clkDivMed:U2|count1[18]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDivMed:U2|count1[23]   ; clkDivMed:U2|count1[24]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDivMed:U2|count1[21]   ; clkDivMed:U2|count1[22]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.858  ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[3]    ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.077      ;
; 0.858  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.859  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clkDivMed:U2|count1[0]    ; clkDivMed:U2|count1[1]    ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.859  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860  ; clkDivMed:U2|count1[24]   ; clkDivMed:U2|count1[25]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[18]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDivMed:U2|count1[18]   ; clkDivMed:U2|count1[19]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDivMed:U2|count1[14]   ; clkDivMed:U2|count1[15]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDivMed:U2|count1[20]   ; clkDivMed:U2|count1[21]   ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDivMed:U2|count1[0]    ; clkDivMed:U2|count1[2]    ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                                ;
+-------+-------------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                     ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; 0.314 ; ALU:alu|alu_out[12]$latch     ; LCD_Driver:lcd|iDataIn[12]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.247      ; 0.738      ;
; 0.345 ; ALU:alu|alu_out[13]$latch     ; LCD_Driver:lcd|iDataIn[13]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.272      ; 0.794      ;
; 0.358 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[3]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[6]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ALU:alu|alu_out[9]$latch      ; LCD_Driver:lcd|iDataIn[9]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.249      ; 0.785      ;
; 0.462 ; ALU:alu|alu_out[6]$latch      ; LCD_Driver:lcd|iDataIn[6]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.272      ; 0.911      ;
; 0.467 ; ALU:alu|alu_out[11]$latch     ; LCD_Driver:lcd|iDataIn[11]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.251      ; 0.895      ;
; 0.484 ; ALU:alu|alu_out[10]$latch     ; LCD_Driver:lcd|iDataIn[10]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.268      ; 0.929      ;
; 0.485 ; ALU:alu|alu_out[4]$latch      ; LCD_Driver:lcd|iDataIn[4]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.249      ; 0.911      ;
; 0.496 ; ALU:alu|alu_out[2]$latch      ; LCD_Driver:lcd|iDataIn[2]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.254      ; 0.927      ;
; 0.500 ; ALU:alu|alu_out[3]$latch      ; LCD_Driver:lcd|iDataIn[3]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.239      ; 0.916      ;
; 0.509 ; ALU:alu|alu_out[1]$latch      ; LCD_Driver:lcd|iDataIn[1]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.256      ; 0.942      ;
; 0.511 ; ALU:alu|alu_out[7]$latch      ; LCD_Driver:lcd|iDataIn[7]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.239      ; 0.927      ;
; 0.518 ; ALU:alu|alu_out[17]$latch     ; LCD_Driver:lcd|iDataIn[17]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.279      ; 0.974      ;
; 0.547 ; ALU:alu|alu_out[14]$latch     ; LCD_Driver:lcd|iDataIn[14]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.270      ; 0.994      ;
; 0.599 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.818      ;
; 0.609 ; ALU:alu|alu_out[0]$latch      ; LCD_Driver:lcd|iDataIn[0]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.256      ; 1.042      ;
; 0.631 ; ALU:alu|alu_out[5]$latch      ; LCD_Driver:lcd|iDataIn[5]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.115      ; 0.923      ;
; 0.644 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.330      ; 1.151      ;
; 0.649 ; ALU:alu|alu_out[16]$latch     ; LCD_Driver:lcd|iDataIn[16]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.257      ; 1.083      ;
; 0.653 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.872      ;
; 0.743 ; ALU:alu|alu_out[15]$latch     ; LCD_Driver:lcd|iDataIn[15]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.127      ; 1.047      ;
; 0.758 ; ALU:alu|alu_out[8]$latch      ; LCD_Driver:lcd|iDataIn[8]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.257      ; 1.192      ;
; 0.802 ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.021      ;
; 0.869 ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.088      ;
; 0.906 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|ienable      ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.571      ; 1.164      ;
; 0.963 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.173      ;
; 0.985 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.195      ;
; 0.988 ; LCD_Driver:lcd|enableOut      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.207      ;
; 1.024 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.234      ;
; 1.084 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|count[1]     ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.580      ; 1.351      ;
; 1.106 ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.325      ;
; 1.108 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.327      ;
; 1.130 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.349      ;
; 1.158 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.377      ;
; 1.166 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.385      ;
; 1.167 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.386      ;
; 1.171 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.330      ; 1.678      ;
; 1.184 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.403      ;
; 1.188 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.397      ;
; 1.191 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.410      ;
; 1.206 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.425      ;
; 1.218 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.437      ;
; 1.221 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|count[3]     ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.580      ; 1.488      ;
; 1.221 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|count[0]     ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.580      ; 1.488      ;
; 1.224 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.443      ;
; 1.238 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[3]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.330      ; 1.745      ;
; 1.255 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.474      ;
; 1.268 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.487      ;
; 1.271 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.490      ;
; 1.292 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.330      ; 1.799      ;
; 1.310 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 1.518      ;
; 1.310 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.529      ;
; 1.311 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.531      ;
; 1.311 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.529      ;
; 1.317 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.538      ;
; 1.320 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.541      ;
; 1.330 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|iDataIn[0]   ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.581      ; 1.598      ;
; 1.330 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|iDataIn[8]   ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.581      ; 1.598      ;
; 1.351 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 1.559      ;
; 1.352 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.562      ;
; 1.358 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 1.566      ;
; 1.364 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[2]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.321      ; 1.862      ;
; 1.404 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.614      ;
; 1.419 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.629      ;
; 1.432 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 1.640      ;
; 1.469 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|enableOut    ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.582      ; 1.738      ;
; 1.470 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|count[2]     ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.571      ; 1.728      ;
; 1.472 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.682      ;
; 1.484 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.703      ;
; 1.485 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.703      ;
; 1.487 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.707      ;
; 1.492 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.701      ;
; 1.509 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.719      ;
; 1.516 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.734      ;
; 1.520 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|dataOut[0]   ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.569      ; 1.776      ;
; 1.529 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.757      ;
; 1.534 ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.058      ; 1.749      ;
; 1.534 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.752      ;
; 1.544 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.754      ;
; 1.548 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.769      ;
; 1.550 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 1.758      ;
; 1.550 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|bitNum[7]    ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.580      ; 1.817      ;
; 1.552 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.773      ;
; 1.563 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.071      ; 1.791      ;
; 1.571 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|iDataIn[17]  ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.585      ; 1.843      ;
; 1.571 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|iDataIn[16]  ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.585      ; 1.843      ;
; 1.571 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|iDataIn[6]   ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.585      ; 1.843      ;
+-------+-------------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                    ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 1.189 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.166      ; 1.375      ;
; 1.351 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.182      ; 1.553      ;
; 1.384 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.159      ; 1.563      ;
; 1.402 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.166      ; 1.588      ;
; 1.426 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.168      ; 1.614      ;
; 1.458 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.182      ; 1.660      ;
; 1.500 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.170      ; 1.690      ;
; 1.502 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.178      ; 1.700      ;
; 1.576 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.178      ; 1.774      ;
; 1.577 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.179      ; 1.776      ;
; 1.658 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.170      ; 1.848      ;
; 1.702 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.188      ; 1.910      ;
; 1.711 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.167      ; 1.898      ;
; 1.714 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.159      ; 1.893      ;
; 1.735 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.171      ; 1.926      ;
; 1.736 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.167      ; 1.923      ;
; 1.739 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.178      ; 1.937      ;
; 1.741 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.188      ; 1.949      ;
; 1.742 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.188      ; 1.950      ;
; 1.779 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.179      ; 1.978      ;
; 1.780 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.177      ; 1.977      ;
; 1.781 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.317      ; 2.118      ;
; 1.788 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.317      ; 2.125      ;
; 1.790 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.171      ; 1.981      ;
; 1.797 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.178      ; 1.995      ;
; 1.799 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.179      ; 1.998      ;
; 1.809 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.188      ; 2.017      ;
; 1.815 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.188      ; 2.023      ;
; 1.826 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.179      ; 2.025      ;
; 1.833 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.291      ; 1.644      ;
; 1.847 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.188      ; 2.055      ;
; 1.859 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.185      ; 2.064      ;
; 1.872 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.177      ; 2.069      ;
; 1.901 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.185      ; 2.106      ;
; 1.933 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.291      ; 1.744      ;
; 2.015 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.283      ; 1.818      ;
; 2.058 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.288      ; 1.866      ;
; 2.075 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.273      ; 1.868      ;
; 2.076 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.317      ; 2.413      ;
; 2.084 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.272      ; 1.876      ;
; 2.128 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.317      ; 2.465      ;
; 2.141 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.168      ; 2.329      ;
; 2.143 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.422      ; 2.085      ;
; 2.189 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.291      ; 2.000      ;
; 2.262 ; AC:ac|ACout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.291      ; 2.073      ;
; 2.315 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.423      ; 2.258      ;
; 2.387 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.284      ; 2.191      ;
; 2.410 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.284      ; 2.214      ;
; 2.425 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.282      ; 2.227      ;
; 2.446 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.271      ; 2.237      ;
; 2.473 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.273      ; 2.266      ;
; 2.473 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.429      ; 2.422      ;
; 2.478 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.273      ; 2.271      ;
; 2.479 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.290      ; 2.289      ;
; 2.492 ; MDR:mdr|MDRout[3]~reg0         ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.300      ; 2.312      ;
; 2.501 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.291      ; 2.312      ;
; 2.501 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.280      ; 2.301      ;
; 2.507 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.287      ; 2.314      ;
; 2.508 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.270      ; 2.298      ;
; 2.534 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.297      ; 2.351      ;
; 2.536 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.290      ; 2.346      ;
; 2.538 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.423      ; 2.481      ;
; 2.542 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.294      ; 2.356      ;
; 2.549 ; MDR:mdr|MDRout[16]~reg0        ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.288      ; 2.357      ;
; 2.556 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.273      ; 2.349      ;
; 2.570 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.429      ; 2.519      ;
; 2.570 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.290      ; 2.380      ;
; 2.585 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.300      ; 2.405      ;
; 2.594 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.291      ; 2.405      ;
; 2.628 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.272      ; 2.420      ;
; 2.634 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.290      ; 2.444      ;
; 2.644 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.294      ; 2.458      ;
; 2.645 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.297      ; 2.462      ;
; 2.656 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.272      ; 2.448      ;
; 2.663 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.429      ; 2.612      ;
; 2.667 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.282      ; 2.469      ;
; 2.672 ; PC:pc|PCout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.290      ; 2.482      ;
; 2.682 ; PC:pc|PCout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.300      ; 2.502      ;
; 2.695 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.291      ; 2.506      ;
; 2.696 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.288      ; 2.504      ;
; 2.706 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.274      ; 2.500      ;
; 2.712 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.273      ; 2.505      ;
; 2.719 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.288      ; 2.527      ;
; 2.721 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.283      ; 2.524      ;
; 2.723 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.274      ; 2.517      ;
; 2.729 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.290      ; 2.539      ;
; 2.743 ; PC:pc|PCout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.288      ; 2.551      ;
; 2.748 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.276      ; 2.544      ;
; 2.772 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.274      ; 2.566      ;
; 2.784 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.294      ; 2.598      ;
; 2.792 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.300      ; 2.612      ;
; 2.796 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.287      ; 2.603      ;
; 2.802 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.281      ; 2.603      ;
; 2.804 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.300      ; 2.624      ;
; 2.812 ; AC:ac|ACout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.272      ; 2.604      ;
; 2.814 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.277      ; 2.611      ;
; 2.821 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.272      ; 2.613      ;
; 2.831 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.280      ; 2.631      ;
; 2.834 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.278      ; 2.632      ;
; 2.847 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.279      ; 2.646      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|clkOut       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[9]    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[10]                        ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[10]  ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[11]  ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[13]  ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[14]  ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[15]  ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[16]  ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[17]  ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[2]   ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[6]   ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[8]   ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[12]  ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[1]   ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[3]   ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[4]   ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[5]   ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[7]   ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[9]   ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[12]  ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[1]   ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[3]   ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[4]   ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[5]   ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[7]   ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[9]   ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datac      ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datad     ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.588 ; 0.588        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.588 ; 0.588        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datad     ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datad     ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datac      ;
; 0.612 ; 0.612        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 4.796 ; 5.319 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 3.909 ; 4.410 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -1.570 ; -2.070 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -1.638 ; -2.165 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 7.334 ; 7.397 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.880 ; 6.938 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.911 ; 6.963 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.838 ; 6.873 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 7.193 ; 7.206 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.946 ; 6.995 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.946 ; 6.995 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 7.333 ; 7.368 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 7.334 ; 7.397 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.972 ; 7.054 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.704 ; 6.763 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 4.550 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 4.661 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.645 ; 6.678 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.685 ; 6.740 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.715 ; 6.765 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.645 ; 6.678 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.986 ; 6.998 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.748 ; 6.795 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.748 ; 6.795 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 7.119 ; 7.152 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 7.121 ; 7.180 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.773 ; 6.852 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.515 ; 6.572 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 4.457 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 4.563 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                    ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                                          ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; 118.26 MHz ; 118.26 MHz      ; clkDiv:U0|clkOut      ;                                                               ;
; 271.52 MHz ; 250.0 MHz       ; clk                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 293.26 MHz ; 293.26 MHz      ; clkDiv10Khz:U1|clkOut ;                                                               ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ControlBlock:ctrlBlock|eALU ; -5.255 ; -79.019       ;
; clkDiv:U0|clkOut            ; -3.728 ; -1284.700     ;
; clk                         ; -2.683 ; -109.296      ;
; clkDiv10Khz:U1|clkOut       ; -2.410 ; -73.102       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -0.307 ; -0.307        ;
; clk                         ; -0.122 ; -0.224        ;
; clkDiv10Khz:U1|clkOut       ; 0.272  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 1.093  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -84.000       ;
; clkDiv:U0|clkOut            ; -1.000 ; -503.000      ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -44.000       ;
; ControlBlock:ctrlBlock|eALU ; 0.431  ; 0.000         ;
+-----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                             ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -5.255 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.132      ; 4.771      ;
; -5.195 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 4.716      ;
; -5.107 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 4.629      ;
; -5.032 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.002      ; 3.972      ;
; -5.011 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.132      ; 4.527      ;
; -4.989 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 4.500      ;
; -4.950 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.130      ; 4.464      ;
; -4.941 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 3.886      ;
; -4.899 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.130      ; 4.413      ;
; -4.892 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.132      ; 4.408      ;
; -4.860 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 4.382      ;
; -4.846 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 4.368      ;
; -4.836 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 4.674      ;
; -4.804 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 4.325      ;
; -4.788 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 4.631      ;
; -4.781 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.008      ; 3.727      ;
; -4.779 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.003     ; 3.714      ;
; -4.757 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 4.278      ;
; -4.740 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.000      ; 3.678      ;
; -4.706 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.002      ; 3.646      ;
; -4.688 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.140      ; 4.532      ;
; -4.670 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.008      ; 4.478      ;
; -4.650 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.008      ; 3.596      ;
; -4.648 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.000      ; 3.586      ;
; -4.647 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.002      ; 3.587      ;
; -4.605 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.000      ; 3.543      ;
; -4.594 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 3.539      ;
; -4.593 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.002      ; 3.533      ;
; -4.592 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 4.430      ;
; -4.584 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.002      ; 3.524      ;
; -4.579 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.013      ; 4.392      ;
; -4.573 ; MDR:mdr|MDRout[4]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 4.094      ;
; -4.570 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.129      ; 4.403      ;
; -4.562 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.131      ; 4.077      ;
; -4.559 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.003     ; 3.494      ;
; -4.550 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.132      ; 4.066      ;
; -4.545 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 4.066      ;
; -4.538 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.008      ; 3.484      ;
; -4.538 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 4.376      ;
; -4.537 ; IR:ir|IRout[4]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.132      ; 4.053      ;
; -4.531 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.132      ; 4.367      ;
; -4.531 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 4.369      ;
; -4.526 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.002      ; 3.466      ;
; -4.509 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.003     ; 3.444      ;
; -4.496 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 3.441      ;
; -4.491 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.002      ; 3.431      ;
; -4.490 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.128      ; 4.002      ;
; -4.480 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.132      ; 4.316      ;
; -4.479 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.129      ; 4.312      ;
; -4.473 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 4.311      ;
; -4.467 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.002      ; 3.407      ;
; -4.459 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 3.404      ;
; -4.441 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.140      ; 4.285      ;
; -4.441 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.129      ; 4.274      ;
; -4.439 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.132      ; 4.275      ;
; -4.438 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 4.276      ;
; -4.427 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.140      ; 4.271      ;
; -4.419 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.014      ; 4.233      ;
; -4.417 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.003      ; 4.220      ;
; -4.415 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.002     ; 4.213      ;
; -4.397 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 3.918      ;
; -4.385 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 4.228      ;
; -4.384 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.015      ; 4.039      ;
; -4.378 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.006      ; 4.184      ;
; -4.377 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.128      ; 3.889      ;
; -4.370 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.132      ; 3.886      ;
; -4.368 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.017      ; 3.712      ;
; -4.363 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.012      ; 3.702      ;
; -4.352 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.001      ; 3.291      ;
; -4.348 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.009      ; 4.158      ;
; -4.344 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.008      ; 4.152      ;
; -4.338 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 4.181      ;
; -4.335 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 3.280      ;
; -4.320 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.018      ; 3.665      ;
; -4.318 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 3.652      ;
; -4.309 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.000      ; 3.247      ;
; -4.303 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 4.247      ;
; -4.295 ; PC:pc|PCout[9]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.001      ; 3.234      ;
; -4.293 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.020      ; 3.953      ;
; -4.288 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.014      ; 4.102      ;
; -4.288 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.014      ; 4.103      ;
; -4.287 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.128      ; 3.799      ;
; -4.287 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 4.130      ;
; -4.286 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.006      ; 4.092      ;
; -4.285 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.008      ; 4.093      ;
; -4.283 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.128      ; 3.795      ;
; -4.282 ; IR:ir|IRout[7]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.001      ; 3.221      ;
; -4.282 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 4.120      ;
; -4.278 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.128      ; 3.790      ;
; -4.276 ; AC:ac|ACout[13]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.002      ; 3.216      ;
; -4.274 ; IR:ir|IRout[2]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.128      ; 3.786      ;
; -4.268 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 4.106      ;
; -4.251 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 3.196      ;
; -4.245 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.012      ; 3.584      ;
; -4.243 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.006      ; 4.049      ;
; -4.237 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; -0.008     ; 4.138      ;
; -4.237 ; MDR:mdr|MDRout[5]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 3.182      ;
; -4.232 ; AC:ac|ACout[15]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 4.070      ;
; -4.232 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.013      ; 4.045      ;
; -4.231 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.008      ; 4.039      ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                                                  ;
+--------+----------------------------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------+------------------+------------------+--------------+------------+------------+
; -3.728 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU    ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; 0.003      ; 4.226      ;
; -3.712 ; Memory:mem|Mem[9][16]                  ; Memory:mem|DataOut[16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.079     ; 4.628      ;
; -3.635 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.553      ;
; -3.602 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 4.528      ;
; -3.557 ; Memory:mem|Mem[9][11]                  ; Memory:mem|DataOut[11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.060     ; 4.492      ;
; -3.538 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.456      ;
; -3.536 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[0]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.454      ;
; -3.490 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 4.416      ;
; -3.417 ; MAR:mar|MARout[0]~reg0                 ; Memory:mem|DataOut[16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.335      ;
; -3.398 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|cALU[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; 0.000      ; 3.893      ;
; -3.376 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[14]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.294      ;
; -3.367 ; MAR:mar|MARout[3]~reg0                 ; Memory:mem|DataOut[5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 4.293      ;
; -3.357 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[1]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 4.283      ;
; -3.332 ; Memory:mem|Mem[10][16]                 ; Memory:mem|DataOut[16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.083     ; 4.244      ;
; -3.328 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[0]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.246      ;
; -3.322 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[2]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 4.248      ;
; -3.320 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.238      ;
; -3.320 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.238      ;
; -3.320 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.238      ;
; -3.320 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.238      ;
; -3.320 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.238      ;
; -3.320 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][8]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.238      ;
; -3.320 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.238      ;
; -3.320 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.238      ;
; -3.320 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[10][9]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.238      ;
; -3.291 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.210      ;
; -3.291 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.210      ;
; -3.291 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.210      ;
; -3.291 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.210      ;
; -3.291 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.210      ;
; -3.291 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][8]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.210      ;
; -3.291 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.210      ;
; -3.291 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.210      ;
; -3.291 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[10][9]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.210      ;
; -3.288 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.207      ;
; -3.288 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.207      ;
; -3.288 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.207      ;
; -3.288 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.207      ;
; -3.288 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.207      ;
; -3.288 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][8]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.207      ;
; -3.288 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.207      ;
; -3.288 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.207      ;
; -3.288 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[10][9]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.207      ;
; -3.279 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[15][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.116     ; 3.658      ;
; -3.279 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[15][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.116     ; 3.658      ;
; -3.268 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[7][17]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.131     ; 3.632      ;
; -3.265 ; MAR:mar|MARout[0]~reg0                 ; Memory:mem|DataOut[1]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 4.191      ;
; -3.263 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[13]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.181      ;
; -3.259 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[3]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 4.185      ;
; -3.257 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[15][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.186      ;
; -3.257 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[15][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.186      ;
; -3.257 ; MAR:mar|MARout[3]~reg0                 ; Memory:mem|DataOut[11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 4.183      ;
; -3.240 ; MAR:mar|MARout[0]~reg0                 ; Memory:mem|DataOut[17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.158      ;
; -3.207 ; MAR:mar|MARout[8]~reg0                 ; Memory:mem|Mem[7][17]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 4.147      ;
; -3.206 ; Memory:mem|Mem[2][17]                  ; Memory:mem|DataOut[17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 4.129      ;
; -3.194 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][14]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.114     ; 3.575      ;
; -3.194 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][15]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.114     ; 3.575      ;
; -3.194 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][0]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.114     ; 3.575      ;
; -3.194 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.114     ; 3.575      ;
; -3.194 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][1]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.114     ; 3.575      ;
; -3.194 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][3]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.114     ; 3.575      ;
; -3.192 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[15][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 4.122      ;
; -3.192 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[15][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 4.122      ;
; -3.189 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[15][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 4.119      ;
; -3.189 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[15][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 4.119      ;
; -3.187 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[15][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.116     ; 3.566      ;
; -3.187 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[15][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.116     ; 3.566      ;
; -3.185 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.110     ; 3.570      ;
; -3.185 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][13]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.110     ; 3.570      ;
; -3.185 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][17]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.110     ; 3.570      ;
; -3.185 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.110     ; 3.570      ;
; -3.185 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][2]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.110     ; 3.570      ;
; -3.183 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][16]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.116     ; 3.562      ;
; -3.182 ; Memory:mem|Mem[5][2]                   ; Memory:mem|DataOut[2]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.078     ; 4.099      ;
; -3.175 ; MAR:mar|MARout[0]~reg0                 ; Memory:mem|DataOut[14]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 4.093      ;
; -3.175 ; Memory:mem|Mem[9][14]                  ; Memory:mem|DataOut[14]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.079     ; 4.091      ;
; -3.173 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 4.099      ;
; -3.173 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][15]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.133     ; 3.535      ;
; -3.173 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.133     ; 3.535      ;
; -3.173 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.133     ; 3.535      ;
; -3.173 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][9]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.133     ; 3.535      ;
; -3.173 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.133     ; 3.535      ;
; -3.173 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][8]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.133     ; 3.535      ;
; -3.170 ; MAR:mar|MARout[5]~reg0                 ; Memory:mem|Mem[7][17]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 4.111      ;
; -3.169 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.088      ;
; -3.169 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.088      ;
; -3.169 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.088      ;
; -3.169 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.088      ;
; -3.169 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.088      ;
; -3.169 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][8]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.088      ;
; -3.169 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][7]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.088      ;
; -3.169 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][5]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.088      ;
; -3.169 ; MAR:mar|MARout[11]~reg0                ; Memory:mem|Mem[10][9]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.088      ;
; -3.169 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[7][17]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.131     ; 3.533      ;
; -3.167 ; MAR:mar|MARout[6]~reg0                 ; Memory:mem|Mem[7][17]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 4.108      ;
; -3.166 ; MAR:mar|MARout[7]~reg0                 ; Memory:mem|Mem[10][12]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.085      ;
; -3.166 ; MAR:mar|MARout[7]~reg0                 ; Memory:mem|Mem[10][11]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.085      ;
; -3.166 ; MAR:mar|MARout[7]~reg0                 ; Memory:mem|Mem[10][6]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.085      ;
; -3.166 ; MAR:mar|MARout[7]~reg0                 ; Memory:mem|Mem[10][10]         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.085      ;
; -3.166 ; MAR:mar|MARout[7]~reg0                 ; Memory:mem|Mem[10][4]          ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 4.085      ;
+--------+----------------------------------------+--------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.683 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.624      ;
; -2.532 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.473      ;
; -2.476 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.417      ;
; -2.391 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.332      ;
; -2.384 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.325      ;
; -2.379 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.320      ;
; -2.372 ; clkDiv:U0|count1[25]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.315      ;
; -2.358 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.301      ;
; -2.329 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.270      ;
; -2.328 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.269      ;
; -2.304 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.245      ;
; -2.275 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.216      ;
; -2.265 ; clkDiv:U0|count1[18]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.208      ;
; -2.241 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.182      ;
; -2.239 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.180      ;
; -2.219 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.160      ;
; -2.217 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.158      ;
; -2.217 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.158      ;
; -2.201 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.144      ;
; -2.197 ; clkDiv:U0|count1[19]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.138      ;
; -2.195 ; clkDiv:U0|count1[24]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.138      ;
; -2.177 ; clkDiv:U0|count1[12]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.118      ;
; -2.177 ; clkDiv:U0|count1[16]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.120      ;
; -2.175 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.057     ; 3.113      ;
; -2.175 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.057     ; 3.113      ;
; -2.174 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.057     ; 3.112      ;
; -2.163 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.104      ;
; -2.131 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.072      ;
; -2.129 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.070      ;
; -2.125 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.066      ;
; -2.108 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.049      ;
; -2.103 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 3.044      ;
; -2.102 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.043      ;
; -2.102 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.043      ;
; -2.100 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.041      ;
; -2.098 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.039      ;
; -2.097 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.038      ;
; -2.097 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.038      ;
; -2.085 ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 3.028      ;
; -2.079 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[17]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.018      ;
; -2.079 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[16]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.018      ;
; -2.079 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[20]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.018      ;
; -2.077 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 3.018      ;
; -2.073 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.014      ;
; -2.072 ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 3.015      ;
; -2.069 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|clkOut       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.002      ;
; -2.059 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.000      ;
; -2.042 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.980      ;
; -2.042 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.980      ;
; -2.041 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.979      ;
; -2.029 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.970      ;
; -2.026 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.967      ;
; -2.006 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.947      ;
; -2.000 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.941      ;
; -1.998 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.939      ;
; -1.998 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.939      ;
; -1.994 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.935      ;
; -1.993 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.934      ;
; -1.993 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.934      ;
; -1.985 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.923      ;
; -1.985 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.923      ;
; -1.984 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.922      ;
; -1.975 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.916      ;
; -1.970 ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.913      ;
; -1.964 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.905      ;
; -1.961 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.902      ;
; -1.954 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.895      ;
; -1.942 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.883      ;
; -1.942 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.883      ;
; -1.942 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.883      ;
; -1.939 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.880      ;
; -1.938 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.879      ;
; -1.938 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.879      ;
; -1.938 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.879      ;
; -1.937 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.878      ;
; -1.937 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.878      ;
; -1.933 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.876      ;
; -1.932 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.873      ;
; -1.931 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.872      ;
; -1.931 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.872      ;
; -1.920 ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[17]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.860      ;
; -1.920 ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[20]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.860      ;
; -1.919 ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[16]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.859      ;
; -1.913 ; clkDiv:U0|count1[17]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.854      ;
; -1.908 ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 2.842      ;
; -1.904 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.845      ;
; -1.892 ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.835      ;
; -1.890 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.831      ;
; -1.889 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.830      ;
; -1.887 ; clkDivMed:U2|count1[0]    ; clkDivMed:U2|count1[17]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.826      ;
; -1.887 ; clkDivMed:U2|count1[0]    ; clkDivMed:U2|count1[16]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.826      ;
; -1.887 ; clkDivMed:U2|count1[0]    ; clkDivMed:U2|count1[20]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.826      ;
; -1.886 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.827      ;
; -1.886 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.827      ;
; -1.884 ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.827      ;
; -1.884 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.825      ;
; -1.882 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.823      ;
; -1.881 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.822      ;
; -1.881 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.822      ;
; -1.879 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.820      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                      ;
+--------+----------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.410 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 3.362      ;
; -2.410 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 3.362      ;
; -2.410 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 3.362      ;
; -2.410 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 3.362      ;
; -2.399 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.327      ;
; -2.392 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.331      ;
; -2.392 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.331      ;
; -2.392 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.331      ;
; -2.392 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.331      ;
; -2.373 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 3.321      ;
; -2.359 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.283      ;
; -2.358 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.282      ;
; -2.339 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.267      ;
; -2.325 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.253      ;
; -2.324 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.252      ;
; -2.297 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.224      ;
; -2.297 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[4] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.224      ;
; -2.294 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.046     ; 3.243      ;
; -2.291 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.046     ; 3.240      ;
; -2.287 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[4]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.046     ; 3.236      ;
; -2.286 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[2] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.213      ;
; -2.285 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.212      ;
; -2.277 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|count[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.060     ; 3.212      ;
; -2.272 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.206      ;
; -2.263 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.202      ;
; -2.263 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.202      ;
; -2.263 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.202      ;
; -2.263 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.202      ;
; -2.260 ; LCD_Driver:lcd|iDataIn[13] ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.188      ;
; -2.238 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.176      ;
; -2.230 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.158      ;
; -2.229 ; LCD_Driver:lcd|iDataIn[15] ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.157      ;
; -2.228 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[4]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.164      ;
; -2.227 ; LCD_Driver:lcd|bitNum[4]   ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.159      ;
; -2.226 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.162      ;
; -2.225 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.161      ;
; -2.221 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.145      ;
; -2.220 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.144      ;
; -2.186 ; LCD_Driver:lcd|bitNum[7]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.115      ;
; -2.185 ; LCD_Driver:lcd|bitNum[7]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.114      ;
; -2.183 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.117      ;
; -2.178 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.122      ;
; -2.178 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.122      ;
; -2.178 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.122      ;
; -2.178 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.122      ;
; -2.174 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.114      ;
; -2.174 ; LCD_Driver:lcd|bitNum[5]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.102      ;
; -2.173 ; LCD_Driver:lcd|bitNum[5]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.101      ;
; -2.168 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.095      ;
; -2.168 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[4] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.095      ;
; -2.160 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.099      ;
; -2.160 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.099      ;
; -2.160 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.099      ;
; -2.160 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.099      ;
; -2.157 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[2] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.084      ;
; -2.154 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 3.081      ;
; -2.149 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.087      ;
; -2.148 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|count[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.087      ;
; -2.140 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.084      ;
; -2.140 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.084      ;
; -2.140 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.084      ;
; -2.140 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.084      ;
; -2.139 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|count[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.060     ; 3.074      ;
; -2.132 ; LCD_Driver:lcd|iDataIn[11] ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.060      ;
; -2.118 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.042      ;
; -2.117 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.041      ;
; -2.114 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.054      ;
; -2.101 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|RS         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.025      ;
; -2.099 ; LCD_Driver:lcd|bitNum[7]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.038      ;
; -2.099 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[4]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.035      ;
; -2.097 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.033      ;
; -2.096 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.032      ;
; -2.095 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.036      ;
; -2.092 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.033      ;
; -2.088 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[4]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.029      ;
; -2.087 ; LCD_Driver:lcd|bitNum[5]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.025      ;
; -2.080 ; LCD_Driver:lcd|bitNum[0]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.004      ;
; -2.080 ; LCD_Driver:lcd|bitNum[0]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.071     ; 3.004      ;
; -2.076 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.013      ;
; -2.075 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.012      ;
; -2.073 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.007      ;
; -2.065 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.006      ;
; -2.065 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 2.992      ;
; -2.065 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[4] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 2.992      ;
; -2.063 ; LCD_Driver:lcd|count[3]    ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.007      ;
; -2.063 ; LCD_Driver:lcd|count[3]    ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.007      ;
; -2.063 ; LCD_Driver:lcd|count[3]    ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.007      ;
; -2.063 ; LCD_Driver:lcd|count[3]    ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 3.007      ;
; -2.060 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|count[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 3.008      ;
; -2.054 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[2] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 2.981      ;
; -2.054 ; LCD_Driver:lcd|iDataIn[2]  ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 2.982      ;
; -2.051 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.068     ; 2.978      ;
; -2.050 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.060     ; 2.985      ;
; -2.048 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.988      ;
; -2.048 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[4] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.988      ;
; -2.047 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.987      ;
; -2.046 ; LCD_Driver:lcd|bitNum[4]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 2.989      ;
; -2.046 ; LCD_Driver:lcd|bitNum[4]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 2.989      ;
; -2.046 ; LCD_Driver:lcd|bitNum[4]   ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 2.989      ;
; -2.046 ; LCD_Driver:lcd|bitNum[4]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 2.989      ;
+--------+----------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                               ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.307 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 2.401      ; 2.438      ;
; 0.195  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 2.401      ; 2.440      ;
; 0.312  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; ControlBlock:ctrlBlock|lcdRst   ; ControlBlock:ctrlBlock|lcdRst          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.339  ; AC:ac|AC[6]                     ; AC:ac|ACout[6]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.538      ;
; 0.339  ; AC:ac|AC[15]                    ; AC:ac|ACout[15]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.538      ;
; 0.340  ; AC:ac|AC[14]                    ; AC:ac|ACout[14]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.539      ;
; 0.340  ; AC:ac|AC[7]                     ; AC:ac|ACout[7]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.539      ;
; 0.341  ; MAR:mar|MAR[8]                  ; MAR:mar|MARout[8]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.539      ;
; 0.341  ; AC:ac|AC[10]                    ; AC:ac|ACout[10]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.540      ;
; 0.341  ; AC:ac|AC[5]                     ; AC:ac|ACout[5]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.540      ;
; 0.342  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.540      ;
; 0.342  ; AC:ac|AC[16]                    ; AC:ac|ACout[16]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.540      ;
; 0.346  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.544      ;
; 0.346  ; PC:pc|PC[1]                     ; PC:pc|PCout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.544      ;
; 0.348  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.547      ;
; 0.382  ; ALU:alu|alu_out[6]$latch        ; AC:ac|AC[6]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.007      ; 0.053      ;
; 0.382  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rPC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.581      ;
; 0.384  ; ALU:alu|alu_out[13]$latch       ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.005      ; 0.053      ;
; 0.386  ; ALU:alu|alu_out[14]$latch       ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.003      ; 0.053      ;
; 0.386  ; ALU:alu|alu_out[10]$latch       ; AC:ac|AC[10]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.003      ; 0.053      ;
; 0.386  ; ALU:alu|alu_out[1]$latch        ; AC:ac|AC[1]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 0.003      ; 0.053      ;
; 0.390  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|wIR             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.589      ;
; 0.391  ; ALU:alu|alu_out[4]$latch        ; AC:ac|AC[4]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.002     ; 0.053      ;
; 0.391  ; ALU:alu|alu_out[8]$latch        ; AC:ac|AC[8]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.002     ; 0.053      ;
; 0.391  ; ALU:alu|alu_out[0]$latch        ; AC:ac|AC[0]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.002     ; 0.053      ;
; 0.392  ; ALU:alu|alu_out[12]$latch       ; AC:ac|AC[12]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.003     ; 0.053      ;
; 0.392  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|incPC           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.591      ;
; 0.398  ; ALU:alu|alu_out[9]$latch        ; AC:ac|AC[9]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.009     ; 0.053      ;
; 0.399  ; ALU:alu|alu_out[16]$latch       ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.010     ; 0.053      ;
; 0.399  ; ALU:alu|alu_out[2]$latch        ; AC:ac|AC[2]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.010     ; 0.053      ;
; 0.401  ; ALU:alu|alu_out[11]$latch       ; AC:ac|AC[11]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.012     ; 0.053      ;
; 0.401  ; ALU:alu|alu_out[7]$latch        ; AC:ac|AC[7]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.012     ; 0.053      ;
; 0.402  ; ALU:alu|alu_out[3]$latch        ; AC:ac|AC[3]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.013     ; 0.053      ;
; 0.433  ; AC:ac|AC[1]                     ; AC:ac|ACout[1]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.632      ;
; 0.433  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.631      ;
; 0.437  ; PC:pc|PC[0]                     ; PC:pc|PCout[0]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.635      ;
; 0.466  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.664      ;
; 0.466  ; Memory:mem|DataOut[11]          ; MDR:mdr|MDR[11]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.664      ;
; 0.466  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.664      ;
; 0.467  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.665      ;
; 0.467  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.665      ;
; 0.467  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.665      ;
; 0.467  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.665      ;
; 0.467  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.665      ;
; 0.468  ; Memory:mem|DataOut[9]           ; MDR:mdr|MDR[9]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.666      ;
; 0.468  ; AC:ac|AC[9]                     ; AC:ac|ACout[9]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.667      ;
; 0.469  ; Memory:mem|DataOut[14]          ; MDR:mdr|MDR[14]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.667      ;
; 0.496  ; AC:ac|AC[13]                    ; AC:ac|ACout[13]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.695      ;
; 0.497  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.696      ;
; 0.498  ; AC:ac|AC[2]                     ; AC:ac|ACout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.697      ;
; 0.504  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.702      ;
; 0.506  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.704      ;
; 0.512  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.716      ;
; 0.518  ; ALU:alu|alu_out[15]$latch       ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.129     ; 0.053      ;
; 0.521  ; ALU:alu|alu_out[5]$latch        ; AC:ac|AC[5]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.132     ; 0.053      ;
; 0.633  ; AC:ac|AC[3]                     ; AC:ac|ACout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.832      ;
; 0.633  ; ControlBlock:ctrlBlock|rAC      ; ControlBlock:ctrlBlock|rAC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.832      ;
; 0.657  ; PC:pc|PC[3]                     ; PC:pc|PCout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.856      ;
; 0.658  ; PC:pc|PC[4]                     ; PC:pc|PCout[4]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.857      ;
; 0.671  ; PC:pc|PC[6]                     ; PC:pc|PCout[6]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.870      ;
; 0.674  ; PC:pc|PC[7]                     ; PC:pc|PCout[7]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.873      ;
; 0.679  ; AC:ac|AC[11]                    ; AC:ac|ACout[11]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.878      ;
; 0.684  ; ALU:alu|alu_out[0]$latch        ; Memory:mem|Mem[9][0]                   ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.002     ; 0.346      ;
; 0.705  ; PC:pc|PC[5]                     ; PC:pc|PCout[5]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.904      ;
; 0.712  ; MAR:mar|MAR[11]                 ; MAR:mar|MARout[11]~reg0                ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.909      ;
; 0.713  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.910      ;
; 0.714  ; IR:ir|IR[16]                    ; IR:ir|IRout[16]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.912      ;
; 0.714  ; IR:ir|IR[15]                    ; IR:ir|IRout[15]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.912      ;
; 0.714  ; IR:ir|IR[8]                     ; IR:ir|IRout[8]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.912      ;
; 0.715  ; IR:ir|IR[11]                    ; IR:ir|IRout[11]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.913      ;
; 0.716  ; IR:ir|IR[5]                     ; IR:ir|IRout[5]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.914      ;
; 0.716  ; IR:ir|IR[3]                     ; IR:ir|IRout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.914      ;
; 0.716  ; IR:ir|IR[9]                     ; IR:ir|IRout[9]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.914      ;
; 0.717  ; IR:ir|IR[13]                    ; IR:ir|IRout[13]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.915      ;
; 0.717  ; IR:ir|IR[10]                    ; IR:ir|IRout[10]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.915      ;
; 0.722  ; MAR:mar|MAR[9]                  ; MAR:mar|MARout[9]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.919      ;
; 0.729  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.926      ;
; 0.733  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.930      ;
; 0.734  ; MAR:mar|MAR[10]                 ; MAR:mar|MARout[10]~reg0                ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.931      ;
; 0.738  ; ControlBlock:ctrlBlock|rMem     ; ControlBlock:ctrlBlock|rMem            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.937      ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.122 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 2.217      ; 2.449      ;
; -0.102 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 2.218      ; 2.470      ;
; 0.313  ; clkDivMed:U2|clkOut       ; clkDivMed:U2|clkOut       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.339  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 2.218      ; 2.411      ;
; 0.347  ; clkDivMed:U2|count1[25]   ; clkDivMed:U2|count1[25]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.348  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.427  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 2.217      ; 2.498      ;
; 0.500  ; clkDivMed:U2|count1[10]   ; clkDivMed:U2|count1[10]   ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.500  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.501  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.502  ; clkDivMed:U2|count1[8]    ; clkDivMed:U2|count1[8]    ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDivMed:U2|count1[11]   ; clkDivMed:U2|count1[11]   ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[11]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.511  ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[16]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clkDivMed:U2|count1[19]   ; clkDivMed:U2|count1[19]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDivMed:U2|count1[3]    ; clkDivMed:U2|count1[3]    ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[13]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDiv:U0|count1[18]      ; clkDiv:U0|count1[18]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; clkDivMed:U2|count1[18]   ; clkDivMed:U2|count1[18]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDivMed:U2|count1[24]   ; clkDivMed:U2|count1[24]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[2]    ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivMed:U2|count1[15]   ; clkDivMed:U2|count1[15]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivMed:U2|count1[1]    ; clkDivMed:U2|count1[1]    ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivMed:U2|count1[14]   ; clkDivMed:U2|count1[14]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clkDivMed:U2|count1[23]   ; clkDivMed:U2|count1[23]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clkDivMed:U2|count1[21]   ; clkDivMed:U2|count1[21]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDivMed:U2|count1[5]    ; clkDivMed:U2|count1[5]    ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; clkDivMed:U2|count1[22]   ; clkDivMed:U2|count1[22]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.518  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.745  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.943      ;
; 0.746  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.747  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.749  ; clkDivMed:U2|count1[10]   ; clkDivMed:U2|count1[11]   ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.947      ;
; 0.750  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.948      ;
; 0.750  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[11]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.948      ;
; 0.756  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.757  ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[14]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.956      ;
; 0.757  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.757  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; clkDivMed:U2|count1[8]    ; clkDivMed:U2|count1[10]   ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; clkDivMed:U2|count1[1]    ; clkDivMed:U2|count1[2]    ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.760  ; clkDivMed:U2|count1[23]   ; clkDivMed:U2|count1[24]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivMed:U2|count1[21]   ; clkDivMed:U2|count1[22]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; clkDivMed:U2|count1[17]   ; clkDivMed:U2|count1[18]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; clkDivMed:U2|count1[24]   ; clkDivMed:U2|count1[25]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762  ; clkDivMed:U2|count1[18]   ; clkDivMed:U2|count1[19]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762  ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[3]    ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDivMed:U2|count1[20]   ; clkDivMed:U2|count1[21]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDivMed:U2|count1[14]   ; clkDivMed:U2|count1[15]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.764  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.764  ; clkDivMed:U2|count1[0]    ; clkDivMed:U2|count1[1]    ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.764  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.766  ; clkDivMed:U2|count1[22]   ; clkDivMed:U2|count1[23]   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.766  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.767  ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[18]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.767  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.767  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.768  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.769  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.967      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                                 ;
+-------+-------------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                     ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; 0.272 ; ALU:alu|alu_out[12]$latch     ; LCD_Driver:lcd|iDataIn[12]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.218      ; 0.654      ;
; 0.311 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|dataOut[3]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|dataOut[6]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.329 ; ALU:alu|alu_out[13]$latch     ; LCD_Driver:lcd|iDataIn[13]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.238      ; 0.731      ;
; 0.344 ; ALU:alu|alu_out[9]$latch      ; LCD_Driver:lcd|iDataIn[9]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.217      ; 0.725      ;
; 0.416 ; ALU:alu|alu_out[6]$latch      ; LCD_Driver:lcd|iDataIn[6]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.240      ; 0.820      ;
; 0.434 ; ALU:alu|alu_out[11]$latch     ; LCD_Driver:lcd|iDataIn[11]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.224      ; 0.822      ;
; 0.443 ; ALU:alu|alu_out[10]$latch     ; LCD_Driver:lcd|iDataIn[10]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.236      ; 0.843      ;
; 0.449 ; ALU:alu|alu_out[4]$latch      ; LCD_Driver:lcd|iDataIn[4]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.219      ; 0.832      ;
; 0.455 ; ALU:alu|alu_out[2]$latch      ; LCD_Driver:lcd|iDataIn[2]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.226      ; 0.845      ;
; 0.466 ; ALU:alu|alu_out[3]$latch      ; LCD_Driver:lcd|iDataIn[3]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.211      ; 0.841      ;
; 0.468 ; ALU:alu|alu_out[1]$latch      ; LCD_Driver:lcd|iDataIn[1]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.224      ; 0.856      ;
; 0.477 ; ALU:alu|alu_out[7]$latch      ; LCD_Driver:lcd|iDataIn[7]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.212      ; 0.853      ;
; 0.478 ; ALU:alu|alu_out[17]$latch     ; LCD_Driver:lcd|iDataIn[17]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.246      ; 0.888      ;
; 0.493 ; ALU:alu|alu_out[14]$latch     ; LCD_Driver:lcd|iDataIn[14]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.236      ; 0.893      ;
; 0.537 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.736      ;
; 0.538 ; ALU:alu|alu_out[0]$latch      ; LCD_Driver:lcd|iDataIn[0]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.227      ; 0.929      ;
; 0.581 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 0.781      ;
; 0.593 ; ALU:alu|alu_out[5]$latch      ; LCD_Driver:lcd|iDataIn[5]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.094      ; 0.851      ;
; 0.605 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.289      ; 1.058      ;
; 0.615 ; ALU:alu|alu_out[16]$latch     ; LCD_Driver:lcd|iDataIn[16]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.223      ; 1.002      ;
; 0.674 ; ALU:alu|alu_out[15]$latch     ; LCD_Driver:lcd|iDataIn[15]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.104      ; 0.942      ;
; 0.701 ; ALU:alu|alu_out[8]$latch      ; LCD_Driver:lcd|iDataIn[8]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.227      ; 1.092      ;
; 0.727 ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.926      ;
; 0.787 ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.986      ;
; 0.874 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.066      ;
; 0.890 ; LCD_Driver:lcd|enableOut      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.089      ;
; 0.891 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.083      ;
; 0.926 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.118      ;
; 0.974 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|ienable      ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.416      ; 1.064      ;
; 1.002 ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.201      ;
; 1.002 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.201      ;
; 1.006 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.205      ;
; 1.035 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.234      ;
; 1.048 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.248      ;
; 1.058 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.258      ;
; 1.058 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.289      ; 1.511      ;
; 1.078 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.046      ; 1.268      ;
; 1.080 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.280      ;
; 1.081 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.280      ;
; 1.094 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.294      ;
; 1.101 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.300      ;
; 1.123 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|count[1]     ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.424      ; 1.221      ;
; 1.124 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.324      ;
; 1.124 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.324      ;
; 1.132 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[3]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.289      ; 1.585      ;
; 1.140 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.340      ;
; 1.146 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.345      ;
; 1.164 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.364      ;
; 1.166 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 1.354      ;
; 1.170 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.368      ;
; 1.179 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.379      ;
; 1.197 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.289      ; 1.650      ;
; 1.205 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.058      ; 1.407      ;
; 1.207 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.058      ; 1.409      ;
; 1.209 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.401      ;
; 1.220 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.045      ; 1.409      ;
; 1.227 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.045      ; 1.416      ;
; 1.240 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[2]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.281      ; 1.685      ;
; 1.258 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|count[3]     ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.424      ; 1.356      ;
; 1.258 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|count[0]     ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.424      ; 1.356      ;
; 1.267 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.459      ;
; 1.275 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.467      ;
; 1.301 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 1.489      ;
; 1.323 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.046      ; 1.513      ;
; 1.324 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.047      ; 1.515      ;
; 1.330 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.528      ;
; 1.331 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.531      ;
; 1.335 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.535      ;
; 1.346 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.544      ;
; 1.363 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.561      ;
; 1.363 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|iDataIn[0]   ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.425      ; 1.462      ;
; 1.363 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|iDataIn[8]   ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.425      ; 1.462      ;
; 1.373 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.565      ;
; 1.398 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.590      ;
; 1.398 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.048      ; 1.590      ;
; 1.400 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.607      ;
; 1.408 ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 1.603      ;
; 1.409 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.616      ;
; 1.416 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.045      ; 1.605      ;
; 1.420 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.058      ; 1.622      ;
; 1.422 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 1.610      ;
; 1.423 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.058      ; 1.625      ;
; 1.431 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.630      ;
; 1.443 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.057      ; 1.644      ;
; 1.447 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.043      ; 1.634      ;
; 1.450 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.650      ;
; 1.452 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.057      ; 1.653      ;
+-------+-------------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                     ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 1.093 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.146      ; 1.259      ;
; 1.242 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.423      ;
; 1.272 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.138      ; 1.430      ;
; 1.284 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.146      ; 1.450      ;
; 1.303 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.148      ; 1.471      ;
; 1.337 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.518      ;
; 1.378 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.148      ; 1.546      ;
; 1.385 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.153      ; 1.558      ;
; 1.449 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.153      ; 1.622      ;
; 1.450 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.154      ; 1.624      ;
; 1.519 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.148      ; 1.687      ;
; 1.561 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.742      ;
; 1.564 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.144      ; 1.728      ;
; 1.573 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.138      ; 1.731      ;
; 1.588 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.148      ; 1.756      ;
; 1.590 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.144      ; 1.754      ;
; 1.591 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.772      ;
; 1.595 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.776      ;
; 1.596 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.153      ; 1.769      ;
; 1.605 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.284      ; 1.909      ;
; 1.620 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.155      ; 1.795      ;
; 1.628 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.154      ; 1.802      ;
; 1.632 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.284      ; 1.936      ;
; 1.635 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.148      ; 1.803      ;
; 1.645 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.153      ; 1.818      ;
; 1.647 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.154      ; 1.821      ;
; 1.647 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.828      ;
; 1.649 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.830      ;
; 1.672 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.154      ; 1.846      ;
; 1.680 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.861      ;
; 1.696 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.158      ; 1.874      ;
; 1.726 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.155      ; 1.901      ;
; 1.733 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.219      ; 1.472      ;
; 1.744 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.158      ; 1.922      ;
; 1.834 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.219      ; 1.573      ;
; 1.910 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.286      ; 2.216      ;
; 1.920 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.212      ; 1.652      ;
; 1.939 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.213      ; 1.672      ;
; 1.956 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.286      ; 2.262      ;
; 1.958 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.203      ; 1.681      ;
; 1.965 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.148      ; 2.133      ;
; 1.984 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.203      ; 1.707      ;
; 1.992 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.343      ; 1.855      ;
; 2.090 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.219      ; 1.829      ;
; 2.157 ; AC:ac|ACout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.219      ; 1.896      ;
; 2.182 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 2.046      ;
; 2.281 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.213      ; 2.014      ;
; 2.294 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.213      ; 2.027      ;
; 2.298 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 2.027      ;
; 2.304 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.205      ; 2.029      ;
; 2.316 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.349      ; 2.185      ;
; 2.334 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.203      ; 2.057      ;
; 2.335 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.219      ; 2.074      ;
; 2.344 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.218      ; 2.082      ;
; 2.347 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.204      ; 2.071      ;
; 2.352 ; MDR:mdr|MDRout[3]~reg0         ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.226      ; 2.098      ;
; 2.358 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.213      ; 2.091      ;
; 2.368 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.220      ; 2.108      ;
; 2.383 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.223      ; 2.126      ;
; 2.388 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 2.252      ;
; 2.389 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.199      ; 2.108      ;
; 2.390 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.221      ; 2.131      ;
; 2.391 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.218      ; 2.129      ;
; 2.404 ; MDR:mdr|MDRout[16]~reg0        ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.220      ; 2.144      ;
; 2.405 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.349      ; 2.274      ;
; 2.416 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.207      ; 2.143      ;
; 2.421 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.219      ; 2.160      ;
; 2.430 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.218      ; 2.168      ;
; 2.440 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.226      ; 2.186      ;
; 2.471 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.205      ; 2.196      ;
; 2.484 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.218      ; 2.222      ;
; 2.493 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.221      ; 2.234      ;
; 2.500 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.206      ; 2.226      ;
; 2.506 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.212      ; 2.238      ;
; 2.507 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.223      ; 2.250      ;
; 2.518 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.349      ; 2.387      ;
; 2.520 ; PC:pc|PCout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.218      ; 2.258      ;
; 2.525 ; PC:pc|PCout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.226      ; 2.271      ;
; 2.530 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.206      ; 2.256      ;
; 2.534 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.219      ; 2.273      ;
; 2.540 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.213      ; 2.273      ;
; 2.548 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.214      ; 2.282      ;
; 2.549 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.207      ; 2.276      ;
; 2.564 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.203      ; 2.287      ;
; 2.567 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.218      ; 2.305      ;
; 2.570 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.221      ; 2.311      ;
; 2.581 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.208      ; 2.309      ;
; 2.581 ; PC:pc|PCout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.220      ; 2.321      ;
; 2.589 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.220      ; 2.329      ;
; 2.624 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.207      ; 2.351      ;
; 2.625 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.208      ; 2.353      ;
; 2.629 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.220      ; 2.369      ;
; 2.631 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.226      ; 2.377      ;
; 2.642 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.211      ; 2.373      ;
; 2.650 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.211      ; 2.381      ;
; 2.651 ; AC:ac|ACout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.206      ; 2.377      ;
; 2.660 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.226      ; 2.406      ;
; 2.661 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.213      ; 2.394      ;
; 2.664 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.205      ; 2.389      ;
; 2.681 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 2.410      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|clkOut       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[9]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[10]                        ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[10]  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[11]  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[13]  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[14]  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[15]  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[16]  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[17]  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[2]   ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[6]   ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[8]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[12]  ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[1]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[3]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[4]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[5]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[7]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[9]   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[12]  ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[1]   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[3]   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[4]   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[5]   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[7]   ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[9]   ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datac      ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datad     ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datad     ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datad     ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datad     ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datac      ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 4.352 ; 4.725 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 3.564 ; 3.985 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -1.397 ; -1.811 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -1.505 ; -1.957 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.832 ; 6.829 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.414 ; 6.424 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.436 ; 6.428 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.373 ; 6.350 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.700 ; 6.671 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.474 ; 6.458 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.474 ; 6.458 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.829 ; 6.829 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.832 ; 6.824 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.498 ; 6.503 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.246 ; 6.259 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 4.390 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 4.404 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.200 ; 6.177 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.239 ; 6.248 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.261 ; 6.253 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.200 ; 6.177 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.515 ; 6.487 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.297 ; 6.281 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.297 ; 6.281 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.637 ; 6.637 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.640 ; 6.632 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.320 ; 6.324 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.078 ; 6.090 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 4.303 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 4.317 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ControlBlock:ctrlBlock|eALU ; -3.229 ; -47.142       ;
; clkDiv:U0|clkOut            ; -2.109 ; -738.246      ;
; clk                         ; -1.296 ; -40.287       ;
; clkDiv10Khz:U1|clkOut       ; -1.166 ; -30.841       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -0.233 ; -0.233        ;
; clk                         ; -0.189 ; -0.349        ;
; clkDiv10Khz:U1|clkOut       ; 0.150  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 0.606  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -88.641       ;
; clkDiv:U0|clkOut            ; -1.000 ; -503.000      ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -44.000       ;
; ControlBlock:ctrlBlock|eALU ; 0.358  ; 0.000         ;
+-----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                             ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -3.229 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 3.157      ;
; -3.107 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.141      ; 3.038      ;
; -3.063 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.063      ; 2.586      ;
; -3.028 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.141      ; 2.959      ;
; -3.025 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 2.949      ;
; -3.003 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.136      ; 2.929      ;
; -3.000 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.066      ; 2.526      ;
; -2.976 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 2.904      ;
; -2.956 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.141      ; 2.887      ;
; -2.953 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 3.089      ;
; -2.903 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.136      ; 2.829      ;
; -2.899 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.141      ; 2.830      ;
; -2.890 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.142      ; 3.029      ;
; -2.872 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.141      ; 2.803      ;
; -2.863 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 2.791      ;
; -2.862 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.066      ; 2.388      ;
; -2.859 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.059      ; 2.378      ;
; -2.837 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.061      ; 2.358      ;
; -2.833 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.067      ; 2.959      ;
; -2.810 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.063      ; 2.333      ;
; -2.808 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.141      ; 2.739      ;
; -2.790 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.066      ; 2.316      ;
; -2.781 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.061      ; 2.302      ;
; -2.780 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.063      ; 2.303      ;
; -2.770 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.070      ; 2.899      ;
; -2.756 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.136      ; 2.682      ;
; -2.752 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.142      ; 2.891      ;
; -2.749 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 2.881      ;
; -2.745 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.063      ; 2.268      ;
; -2.741 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.141      ; 2.672      ;
; -2.737 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.061      ; 2.258      ;
; -2.733 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.066      ; 2.259      ;
; -2.730 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.063      ; 2.253      ;
; -2.727 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 2.861      ;
; -2.715 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.059      ; 2.234      ;
; -2.706 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.066      ; 2.232      ;
; -2.700 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 2.836      ;
; -2.699 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 2.627      ;
; -2.697 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.063      ; 2.220      ;
; -2.695 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.059      ; 2.214      ;
; -2.686 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.063      ; 2.209      ;
; -2.680 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.142      ; 2.819      ;
; -2.673 ; MDR:mdr|MDRout[4]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.141      ; 2.604      ;
; -2.671 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 2.805      ;
; -2.670 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 2.806      ;
; -2.668 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.062      ; 2.190      ;
; -2.667 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.066      ; 2.193      ;
; -2.643 ; IR:ir|IRout[4]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 2.570      ;
; -2.642 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.066      ; 2.168      ;
; -2.635 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 2.771      ;
; -2.632 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.070      ; 2.761      ;
; -2.629 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.063      ; 2.751      ;
; -2.627 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 2.761      ;
; -2.625 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.059      ; 2.747      ;
; -2.623 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.142      ; 2.762      ;
; -2.620 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 2.756      ;
; -2.618 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 2.543      ;
; -2.615 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.071      ; 2.637      ;
; -2.610 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.067      ; 2.736      ;
; -2.607 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.065      ; 2.731      ;
; -2.605 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 2.737      ;
; -2.596 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.142      ; 2.735      ;
; -2.590 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.072      ; 2.398      ;
; -2.590 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.061      ; 2.111      ;
; -2.587 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.137      ; 2.514      ;
; -2.587 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 2.723      ;
; -2.586 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.069      ; 2.391      ;
; -2.585 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 2.717      ;
; -2.580 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.141      ; 2.511      ;
; -2.580 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.067      ; 2.706      ;
; -2.576 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 2.712      ;
; -2.575 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.066      ; 2.101      ;
; -2.563 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.072      ; 2.371      ;
; -2.560 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.070      ; 2.689      ;
; -2.560 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.065      ; 2.361      ;
; -2.559 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.065      ; 2.777      ;
; -2.558 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 2.483      ;
; -2.558 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 2.693      ;
; -2.557 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 2.482      ;
; -2.557 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.142      ; 2.696      ;
; -2.554 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 2.479      ;
; -2.552 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.074      ; 2.577      ;
; -2.551 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.065      ; 2.675      ;
; -2.550 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.067      ; 2.676      ;
; -2.549 ; IR:ir|IRout[7]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.061      ; 2.070      ;
; -2.545 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.061      ; 2.066      ;
; -2.538 ; PC:pc|PCout[9]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.063      ; 2.061      ;
; -2.532 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.142      ; 2.671      ;
; -2.528 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.056      ; 2.718      ;
; -2.526 ; AC:ac|ACout[13]~reg0   ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.063      ; 2.049      ;
; -2.524 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.062      ; 2.640      ;
; -2.515 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.067      ; 2.641      ;
; -2.511 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.069      ; 2.316      ;
; -2.509 ; MDR:mdr|MDRout[5]~reg0 ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.066      ; 2.035      ;
; -2.507 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.065      ; 2.631      ;
; -2.503 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.066      ; 2.029      ;
; -2.503 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.070      ; 2.632      ;
; -2.498 ; AC:ac|ACout[15]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.139      ; 2.634      ;
; -2.497 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.061      ; 2.537      ;
; -2.491 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.071      ; 2.716      ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                                               ;
+--------+----------------------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                     ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+
; -2.109 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; 0.052      ; 2.648      ;
; -2.093 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[5]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 3.035      ;
; -2.089 ; Memory:mem|Mem[9][16]                  ; Memory:mem|DataOut[16]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 3.025      ;
; -2.023 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[15][16]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.132     ; 2.378      ;
; -2.023 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[15][17]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.132     ; 2.378      ;
; -2.016 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[7][17]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.361      ;
; -2.004 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[16]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.050     ; 2.941      ;
; -1.989 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[15][16]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.132     ; 2.344      ;
; -1.989 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[15][17]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.132     ; 2.344      ;
; -1.984 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[7][17]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.329      ;
; -1.983 ; Memory:mem|Mem[9][11]                  ; Memory:mem|DataOut[11]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.041     ; 2.929      ;
; -1.977 ; MAR:mar|MARout[1]~reg0                 ; Memory:mem|DataOut[17]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.050     ; 2.914      ;
; -1.975 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][14]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.332      ;
; -1.975 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][15]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.332      ;
; -1.975 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][0]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.332      ;
; -1.975 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][7]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.332      ;
; -1.975 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][1]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.332      ;
; -1.975 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][3]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.332      ;
; -1.969 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][15]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.314      ;
; -1.969 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][10]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.314      ;
; -1.969 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][12]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.314      ;
; -1.969 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][9]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.314      ;
; -1.969 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][4]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.314      ;
; -1.969 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][8]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.314      ;
; -1.963 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[1]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 2.905      ;
; -1.954 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][13]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.306      ;
; -1.954 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][14]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.306      ;
; -1.954 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][6]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.306      ;
; -1.954 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][2]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.306      ;
; -1.954 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][0]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.306      ;
; -1.954 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][5]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.306      ;
; -1.954 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][1]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.306      ;
; -1.954 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][11]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.306      ;
; -1.954 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][7]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.306      ;
; -1.954 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][3]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.306      ;
; -1.947 ; MAR:mar|MARout[3]~reg0                 ; Memory:mem|DataOut[5]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 2.889      ;
; -1.947 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[13][16]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.132     ; 2.302      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[10][12]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.284      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[10][11]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.284      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[10][6]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.284      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[10][10]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.284      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[10][4]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.284      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[10][8]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.284      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[10][7]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.284      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[10][5]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.284      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[10][9]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.284      ;
; -1.942 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][16]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.302      ;
; -1.942 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][13]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.302      ;
; -1.942 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][17]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.302      ;
; -1.942 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][6]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.302      ;
; -1.942 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[12][2]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.302      ;
; -1.941 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][14]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.298      ;
; -1.941 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][15]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.298      ;
; -1.941 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][0]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.298      ;
; -1.941 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][7]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.298      ;
; -1.941 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][1]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.298      ;
; -1.941 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][3]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.130     ; 2.298      ;
; -1.937 ; MAR:mar|MARout[2]~reg0                 ; Memory:mem|DataOut[0]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.050     ; 2.874      ;
; -1.935 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][15]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.280      ;
; -1.935 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][10]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.280      ;
; -1.935 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][12]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.280      ;
; -1.935 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][9]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.280      ;
; -1.935 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][4]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.280      ;
; -1.935 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][8]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.142     ; 2.280      ;
; -1.920 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][13]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.272      ;
; -1.920 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][14]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.272      ;
; -1.920 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][6]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.272      ;
; -1.920 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][2]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.272      ;
; -1.920 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][0]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.272      ;
; -1.920 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][5]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.272      ;
; -1.920 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][1]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.272      ;
; -1.920 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][11]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.272      ;
; -1.920 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][7]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.272      ;
; -1.920 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][3]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.272      ;
; -1.913 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[14][15]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.273      ;
; -1.913 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[14][17]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.273      ;
; -1.913 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[14][16]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.273      ;
; -1.913 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[14][13]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.273      ;
; -1.913 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[14][14]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.273      ;
; -1.913 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[14][0]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.273      ;
; -1.913 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[14][1]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.273      ;
; -1.913 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[14][3]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.273      ;
; -1.913 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[14][2]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.273      ;
; -1.913 ; ControlBlock:ctrlBlock|wMem            ; Memory:mem|Mem[14][5]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.273      ;
; -1.913 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[13][16]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.132     ; 2.268      ;
; -1.909 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[10][12]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.250      ;
; -1.909 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[10][11]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.250      ;
; -1.909 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[10][6]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.250      ;
; -1.909 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[10][10]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.250      ;
; -1.909 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[10][4]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.250      ;
; -1.909 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[10][8]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.250      ;
; -1.909 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[10][7]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.250      ;
; -1.909 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[10][5]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.250      ;
; -1.909 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[10][9]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.146     ; 2.250      ;
; -1.908 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][16]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.268      ;
; -1.908 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][13]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.268      ;
; -1.908 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][17]      ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.268      ;
; -1.908 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][6]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.268      ;
; -1.908 ; ControlBlock:ctrlBlock|rMem            ; Memory:mem|Mem[12][2]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.127     ; 2.268      ;
; -1.906 ; MAR:mar|MARout[0]~reg0                 ; Memory:mem|DataOut[1]       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 2.848      ;
+--------+----------------------------------------+-----------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.296 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.249      ;
; -1.196 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.149      ;
; -1.178 ; clkDiv:U0|count1[25]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.032     ; 2.133      ;
; -1.178 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.131      ;
; -1.170 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 2.122      ;
; -1.168 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.032     ; 2.123      ;
; -1.167 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 2.119      ;
; -1.110 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.062      ;
; -1.106 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 2.058      ;
; -1.085 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.038      ;
; -1.075 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.028      ;
; -1.073 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.024      ;
; -1.071 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.032     ; 2.026      ;
; -1.055 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.008      ;
; -1.054 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.007      ;
; -1.051 ; clkDiv:U0|count1[19]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 2.003      ;
; -1.041 ; clkDiv:U0|count1[18]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.032     ; 1.996      ;
; -1.033 ; clkDiv:U0|count1[12]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.985      ;
; -1.026 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.978      ;
; -1.017 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.970      ;
; -1.016 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.969      ;
; -1.014 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.966      ;
; -1.012 ; clkDiv:U0|count1[24]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.032     ; 1.967      ;
; -1.006 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.958      ;
; -1.004 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.957      ;
; -0.997 ; clkDiv:U0|count1[16]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.032     ; 1.952      ;
; -0.978 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.930      ;
; -0.967 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.920      ;
; -0.964 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.915      ;
; -0.960 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.910      ;
; -0.960 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.910      ;
; -0.959 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.909      ;
; -0.955 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.906      ;
; -0.954 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.906      ;
; -0.953 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.904      ;
; -0.951 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.904      ;
; -0.947 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.900      ;
; -0.943 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.896      ;
; -0.943 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.896      ;
; -0.938 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.891      ;
; -0.937 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.890      ;
; -0.937 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.890      ;
; -0.936 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.889      ;
; -0.923 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.876      ;
; -0.913 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[17]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[16]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[20]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.863      ;
; -0.912 ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|clkOut       ; clk          ; clk         ; 1.000        ; -0.039     ; 1.860      ;
; -0.910 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.863      ;
; -0.910 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.863      ;
; -0.906 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.859      ;
; -0.906 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.858      ;
; -0.906 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.858      ;
; -0.904 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.856      ;
; -0.901 ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.854      ;
; -0.901 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.852      ;
; -0.901 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.853      ;
; -0.900 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.852      ;
; -0.900 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.852      ;
; -0.895 ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.848      ;
; -0.889 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.841      ;
; -0.886 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.838      ;
; -0.881 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.834      ;
; -0.870 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.823      ;
; -0.869 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.821      ;
; -0.868 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.821      ;
; -0.862 ; clkDiv:U0|count1[17]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.814      ;
; -0.860 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.860 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.859 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.809      ;
; -0.859 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.812      ;
; -0.859 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.812      ;
; -0.859 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.812      ;
; -0.857 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.810      ;
; -0.854 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.807      ;
; -0.853 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.806      ;
; -0.853 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.806      ;
; -0.853 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.806      ;
; -0.847 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.800      ;
; -0.847 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.800      ;
; -0.842 ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.794      ;
; -0.842 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.794      ;
; -0.842 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.795      ;
; -0.842 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.795      ;
; -0.841 ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.793      ;
; -0.841 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.791      ;
; -0.841 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.794      ;
; -0.841 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.794      ;
; -0.839 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.792      ;
; -0.839 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.792      ;
; -0.836 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.034     ; 1.789      ;
; -0.834 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.783      ;
; -0.834 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.783      ;
; -0.834 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.787      ;
; -0.833 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.782      ;
; -0.833 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.786      ;
; -0.833 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.786      ;
; -0.832 ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.784      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                      ;
+--------+----------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.166 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 2.106      ;
; -1.124 ; LCD_Driver:lcd|bitNum[4]   ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.044     ; 2.067      ;
; -1.094 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.043      ;
; -1.094 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.043      ;
; -1.094 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.043      ;
; -1.094 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.043      ;
; -1.091 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.028     ; 2.050      ;
; -1.091 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.028     ; 2.050      ;
; -1.091 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.028     ; 2.050      ;
; -1.091 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.028     ; 2.050      ;
; -1.085 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 2.025      ;
; -1.078 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 2.014      ;
; -1.078 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 2.014      ;
; -1.069 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.032     ; 2.024      ;
; -1.069 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 2.008      ;
; -1.069 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[4] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 2.008      ;
; -1.068 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[2] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 2.007      ;
; -1.063 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 2.002      ;
; -1.060 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|count[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 2.005      ;
; -1.060 ; LCD_Driver:lcd|iDataIn[13] ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 2.000      ;
; -1.059 ; LCD_Driver:lcd|iDataIn[15] ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 1.999      ;
; -1.048 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 1.988      ;
; -1.041 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.980      ;
; -1.041 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.980      ;
; -1.016 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.031     ; 1.972      ;
; -1.012 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.031     ; 1.968      ;
; -1.009 ; LCD_Driver:lcd|count[2]    ; LCD_Driver:lcd|bitNum[4]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.031     ; 1.965      ;
; -1.008 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.957      ;
; -1.008 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.957      ;
; -1.008 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.957      ;
; -1.008 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.957      ;
; -1.007 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 1.951      ;
; -1.007 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[4]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.953      ;
; -1.007 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.956      ;
; -1.007 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.956      ;
; -1.005 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.954      ;
; -1.004 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.950      ;
; -1.003 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.949      ;
; -0.990 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 1.935      ;
; -0.988 ; LCD_Driver:lcd|iDataIn[11] ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 1.928      ;
; -0.984 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.931      ;
; -0.971 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 1.907      ;
; -0.971 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 1.907      ;
; -0.970 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.909      ;
; -0.970 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[4] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.909      ;
; -0.969 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[2] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.908      ;
; -0.967 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.917      ;
; -0.964 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.903      ;
; -0.961 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|count[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 1.906      ;
; -0.960 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 1.913      ;
; -0.960 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 1.913      ;
; -0.960 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 1.913      ;
; -0.960 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 1.913      ;
; -0.953 ; LCD_Driver:lcd|iDataIn[2]  ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 1.893      ;
; -0.945 ; LCD_Driver:lcd|bitNum[7]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 1.885      ;
; -0.945 ; LCD_Driver:lcd|bitNum[7]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.047     ; 1.885      ;
; -0.943 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 1.887      ;
; -0.942 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.891      ;
; -0.942 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.888      ;
; -0.941 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|count[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.889      ;
; -0.938 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.887      ;
; -0.937 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.883      ;
; -0.931 ; LCD_Driver:lcd|bitNum[5]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.870      ;
; -0.931 ; LCD_Driver:lcd|bitNum[5]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.870      ;
; -0.930 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|bitNum[4]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.876      ;
; -0.925 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 1.878      ;
; -0.925 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 1.878      ;
; -0.925 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 1.878      ;
; -0.925 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.034     ; 1.878      ;
; -0.925 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.871      ;
; -0.925 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.871      ;
; -0.921 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[4]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.867      ;
; -0.920 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.867      ;
; -0.918 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.864      ;
; -0.917 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 1.863      ;
; -0.915 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 1.851      ;
; -0.915 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 1.851      ;
; -0.914 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.853      ;
; -0.914 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[4] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.853      ;
; -0.913 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[2] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.852      ;
; -0.911 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|RS         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 1.847      ;
; -0.909 ; LCD_Driver:lcd|bitNum[2]   ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 1.854      ;
; -0.908 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.048     ; 1.847      ;
; -0.905 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|count[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 1.850      ;
; -0.903 ; LCD_Driver:lcd|count[0]    ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.852      ;
; -0.899 ; LCD_Driver:lcd|bitNum[7]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.847      ;
; -0.898 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.847      ;
; -0.898 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[4] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.847      ;
; -0.898 ; LCD_Driver:lcd|bitNum[1]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 1.842      ;
; -0.896 ; LCD_Driver:lcd|bitNum[0]   ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 1.832      ;
; -0.895 ; LCD_Driver:lcd|bitNum[0]   ; LCD_Driver:lcd|dataOut[6] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 1.831      ;
; -0.889 ; LCD_Driver:lcd|bitNum[5]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.836      ;
; -0.889 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 1.841      ;
; -0.889 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|bitNum[1]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 1.841      ;
; -0.888 ; LCD_Driver:lcd|bitNum[3]   ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.043     ; 1.832      ;
; -0.887 ; LCD_Driver:lcd|bitNum[6]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 1.839      ;
; -0.886 ; LCD_Driver:lcd|iDataIn[0]  ; LCD_Driver:lcd|ZeroOne    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.044     ; 1.829      ;
; -0.885 ; LCD_Driver:lcd|count[1]    ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.835      ;
; -0.885 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[2] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.834      ;
; -0.883 ; LCD_Driver:lcd|ienable     ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.832      ;
+--------+----------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                        ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.233 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 1.629      ; 1.605      ;
; 0.107  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 1.629      ; 1.445      ;
; 0.185  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|lcdRst   ; ControlBlock:ctrlBlock|lcdRst   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; AC:ac|AC[6]                     ; AC:ac|ACout[6]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; AC:ac|AC[15]                    ; AC:ac|ACout[15]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.313      ;
; 0.193  ; AC:ac|AC[7]                     ; AC:ac|ACout[7]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.314      ;
; 0.194  ; AC:ac|AC[14]                    ; AC:ac|ACout[14]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.314      ;
; 0.195  ; AC:ac|AC[10]                    ; AC:ac|ACout[10]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.316      ;
; 0.196  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; AC:ac|AC[16]                    ; AC:ac|ACout[16]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; MAR:mar|MAR[8]                  ; MAR:mar|MARout[8]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; AC:ac|AC[5]                     ; AC:ac|ACout[5]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.316      ;
; 0.197  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.318      ;
; 0.197  ; PC:pc|PC[1]                     ; PC:pc|PCout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.318      ;
; 0.205  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.325      ;
; 0.227  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|wIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.349      ;
; 0.229  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|incPC    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.351      ;
; 0.231  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rPC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.353      ;
; 0.252  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.373      ;
; 0.254  ; AC:ac|AC[1]                     ; AC:ac|ACout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.375      ;
; 0.256  ; PC:pc|PC[0]                     ; PC:pc|PCout[0]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.377      ;
; 0.263  ; AC:ac|AC[9]                     ; AC:ac|ACout[9]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.383      ;
; 0.266  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.386      ;
; 0.267  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.387      ;
; 0.267  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.387      ;
; 0.267  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.387      ;
; 0.267  ; Memory:mem|DataOut[11]          ; MDR:mdr|MDR[11]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.387      ;
; 0.268  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.388      ;
; 0.268  ; Memory:mem|DataOut[14]          ; MDR:mdr|MDR[14]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.388      ;
; 0.268  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.388      ;
; 0.269  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.389      ;
; 0.269  ; Memory:mem|DataOut[9]           ; MDR:mdr|MDR[9]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.389      ;
; 0.295  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; AC:ac|AC[13]                    ; AC:ac|ACout[13]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.415      ;
; 0.296  ; AC:ac|AC[2]                     ; AC:ac|ACout[2]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.417      ;
; 0.297  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.419      ;
; 0.304  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.427      ;
; 0.362  ; ControlBlock:ctrlBlock|rAC      ; ControlBlock:ctrlBlock|rAC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.484      ;
; 0.367  ; AC:ac|AC[3]                     ; AC:ac|ACout[3]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.488      ;
; 0.372  ; PC:pc|PC[3]                     ; PC:pc|PCout[3]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.493      ;
; 0.373  ; PC:pc|PC[4]                     ; PC:pc|PCout[4]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.494      ;
; 0.373  ; AC:ac|AC[11]                    ; AC:ac|ACout[11]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.494      ;
; 0.381  ; PC:pc|PC[7]                     ; PC:pc|PCout[7]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.502      ;
; 0.382  ; PC:pc|PC[6]                     ; PC:pc|PCout[6]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.503      ;
; 0.397  ; PC:pc|PC[5]                     ; PC:pc|PCout[5]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.518      ;
; 0.410  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.035      ; 0.529      ;
; 0.410  ; MAR:mar|MAR[11]                 ; MAR:mar|MARout[11]~reg0         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.035      ; 0.529      ;
; 0.411  ; IR:ir|IR[16]                    ; IR:ir|IRout[16]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.532      ;
; 0.411  ; IR:ir|IR[8]                     ; IR:ir|IRout[8]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.532      ;
; 0.411  ; IR:ir|IR[11]                    ; IR:ir|IRout[11]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.532      ;
; 0.412  ; IR:ir|IR[15]                    ; IR:ir|IRout[15]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.533      ;
; 0.412  ; IR:ir|IR[5]                     ; IR:ir|IRout[5]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.533      ;
; 0.412  ; IR:ir|IR[9]                     ; IR:ir|IRout[9]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.533      ;
; 0.413  ; IR:ir|IR[3]                     ; IR:ir|IRout[3]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.534      ;
; 0.414  ; IR:ir|IR[13]                    ; IR:ir|IRout[13]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.535      ;
; 0.414  ; IR:ir|IR[10]                    ; IR:ir|IRout[10]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.535      ;
; 0.415  ; MAR:mar|MAR[10]                 ; MAR:mar|MARout[10]~reg0         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.035      ; 0.534      ;
; 0.417  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.035      ; 0.536      ;
; 0.418  ; MAR:mar|MAR[9]                  ; MAR:mar|MARout[9]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.035      ; 0.537      ;
; 0.420  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.035      ; 0.539      ;
; 0.431  ; ControlBlock:ctrlBlock|rMem     ; ControlBlock:ctrlBlock|rMem     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.553      ;
; 0.439  ; Memory:mem|Mem[15][12]          ; Memory:mem|DataOut[12]          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.040      ; 0.563      ;
; 0.441  ; Memory:mem|Mem[15][8]           ; Memory:mem|DataOut[8]           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.040      ; 0.565      ;
; 0.446  ; PC:pc|PC[1]                     ; PC:pc|PC[2]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.567      ;
; 0.451  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.571      ;
; 0.453  ; PC:pc|PC[7]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; PC:pc|PC[5]                     ; PC:pc|PC[6]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; PC:pc|PC[3]                     ; PC:pc|PC[4]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; PC:pc|PC[9]                     ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; PC:pc|PC[15]                    ; PC:pc|PC[16]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; PC:pc|PC[11]                    ; PC:pc|PC[12]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; PC:pc|PC[2]                     ; PC:pc|PC[3]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; PC:pc|PC[13]                    ; PC:pc|PC[14]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.576      ;
; 0.457  ; PC:pc|PC[0]                     ; PC:pc|PC[1]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.578      ;
; 0.459  ; PC:pc|PC[2]                     ; PC:pc|PC[4]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; PC:pc|PC[0]                     ; PC:pc|PC[2]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.581      ;
; 0.462  ; PC:pc|PC[6]                     ; PC:pc|PC[7]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.583      ;
; 0.462  ; ControlBlock:ctrlBlock|rMDR     ; ControlBlock:ctrlBlock|rMDR     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.584      ;
; 0.463  ; PC:pc|PC[8]                     ; PC:pc|PC[9]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.583      ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.189 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 1.399      ; 1.429      ;
; -0.160 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 1.399      ; 1.458      ;
; 0.187  ; clkDivMed:U2|clkOut       ; clkDivMed:U2|clkOut       ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.205  ; clkDivMed:U2|count1[25]   ; clkDivMed:U2|count1[25]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.298  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[11]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; clkDivMed:U2|count1[11]   ; clkDivMed:U2|count1[11]   ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDivMed:U2|count1[10]   ; clkDivMed:U2|count1[10]   ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; clkDivMed:U2|count1[8]    ; clkDivMed:U2|count1[8]    ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.305  ; clkDivMed:U2|count1[19]   ; clkDivMed:U2|count1[19]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clkDivMed:U2|count1[3]    ; clkDivMed:U2|count1[3]    ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[13]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clkDivMed:U2|count1[18]   ; clkDivMed:U2|count1[18]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDivMed:U2|count1[21]   ; clkDivMed:U2|count1[21]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[2]    ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivMed:U2|count1[5]    ; clkDivMed:U2|count1[5]    ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivMed:U2|count1[14]   ; clkDivMed:U2|count1[14]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDivMed:U2|count1[15]   ; clkDivMed:U2|count1[15]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[16]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clkDivMed:U2|count1[24]   ; clkDivMed:U2|count1[24]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clkDivMed:U2|count1[23]   ; clkDivMed:U2|count1[23]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivMed:U2|count1[1]    ; clkDivMed:U2|count1[1]    ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[18]      ; clkDiv:U0|count1[18]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clkDivMed:U2|count1[22]   ; clkDivMed:U2|count1[22]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.404  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 1.399      ; 1.522      ;
; 0.436  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 1.399      ; 1.554      ;
; 0.447  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.454  ; clkDivMed:U2|count1[13]   ; clkDivMed:U2|count1[14]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDivMed:U2|count1[21]   ; clkDivMed:U2|count1[22]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clkDivMed:U2|count1[1]    ; clkDivMed:U2|count1[2]    ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDivMed:U2|count1[23]   ; clkDivMed:U2|count1[24]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[11]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDivMed:U2|count1[10]   ; clkDivMed:U2|count1[11]   ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDivMed:U2|count1[17]   ; clkDivMed:U2|count1[18]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.459  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461  ; clkDivMed:U2|count1[8]    ; clkDivMed:U2|count1[10]   ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.464  ; clkDivMed:U2|count1[18]   ; clkDivMed:U2|count1[19]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clkDivMed:U2|count1[2]    ; clkDivMed:U2|count1[3]    ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDivMed:U2|count1[14]   ; clkDivMed:U2|count1[15]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clkDivMed:U2|count1[24]   ; clkDivMed:U2|count1[25]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivMed:U2|count1[20]   ; clkDivMed:U2|count1[21]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivMed:U2|count1[0]    ; clkDivMed:U2|count1[1]    ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clkDivMed:U2|count1[22]   ; clkDivMed:U2|count1[23]   ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[18]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.586      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                                 ;
+-------+-------------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                     ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; 0.150 ; ALU:alu|alu_out[12]$latch     ; LCD_Driver:lcd|iDataIn[12]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.132      ; 0.386      ;
; 0.182 ; ALU:alu|alu_out[13]$latch     ; LCD_Driver:lcd|iDataIn[13]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.147      ; 0.433      ;
; 0.184 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|dataOut[3]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|dataOut[6]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.203 ; ALU:alu|alu_out[9]$latch      ; LCD_Driver:lcd|iDataIn[9]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.132      ; 0.439      ;
; 0.234 ; ALU:alu|alu_out[6]$latch      ; LCD_Driver:lcd|iDataIn[6]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.149      ; 0.487      ;
; 0.242 ; ALU:alu|alu_out[1]$latch      ; LCD_Driver:lcd|iDataIn[1]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.137      ; 0.483      ;
; 0.244 ; ALU:alu|alu_out[10]$latch     ; LCD_Driver:lcd|iDataIn[10]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.146      ; 0.494      ;
; 0.251 ; ALU:alu|alu_out[4]$latch      ; LCD_Driver:lcd|iDataIn[4]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.134      ; 0.489      ;
; 0.259 ; ALU:alu|alu_out[11]$latch     ; LCD_Driver:lcd|iDataIn[11]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.137      ; 0.500      ;
; 0.270 ; ALU:alu|alu_out[2]$latch      ; LCD_Driver:lcd|iDataIn[2]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.139      ; 0.513      ;
; 0.272 ; ALU:alu|alu_out[3]$latch      ; LCD_Driver:lcd|iDataIn[3]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.127      ; 0.503      ;
; 0.274 ; ALU:alu|alu_out[17]$latch     ; LCD_Driver:lcd|iDataIn[17]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.152      ; 0.530      ;
; 0.283 ; ALU:alu|alu_out[7]$latch      ; LCD_Driver:lcd|iDataIn[7]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.128      ; 0.515      ;
; 0.291 ; ALU:alu|alu_out[14]$latch     ; LCD_Driver:lcd|iDataIn[14]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.145      ; 0.540      ;
; 0.321 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.443      ;
; 0.321 ; ALU:alu|alu_out[0]$latch      ; LCD_Driver:lcd|iDataIn[0]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.139      ; 0.564      ;
; 0.338 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.190      ; 0.632      ;
; 0.345 ; ALU:alu|alu_out[5]$latch      ; LCD_Driver:lcd|iDataIn[5]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.510      ;
; 0.350 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.473      ;
; 0.353 ; ALU:alu|alu_out[16]$latch     ; LCD_Driver:lcd|iDataIn[16]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.137      ; 0.594      ;
; 0.390 ; ALU:alu|alu_out[15]$latch     ; LCD_Driver:lcd|iDataIn[15]  ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.069      ; 0.563      ;
; 0.407 ; ALU:alu|alu_out[8]$latch      ; LCD_Driver:lcd|iDataIn[8]   ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.140      ; 0.651      ;
; 0.425 ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.547      ;
; 0.462 ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.584      ;
; 0.514 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.631      ;
; 0.524 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.641      ;
; 0.527 ; LCD_Driver:lcd|enableOut      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.649      ;
; 0.543 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.660      ;
; 0.585 ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.707      ;
; 0.586 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.708      ;
; 0.614 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.736      ;
; 0.615 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.190      ; 0.909      ;
; 0.616 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.739      ;
; 0.619 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.742      ;
; 0.629 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.751      ;
; 0.629 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|ienable      ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.377      ; 0.620      ;
; 0.634 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.757      ;
; 0.640 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.762      ;
; 0.642 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.031      ; 0.757      ;
; 0.642 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.765      ;
; 0.648 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.771      ;
; 0.654 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.776      ;
; 0.658 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.781      ;
; 0.678 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.801      ;
; 0.679 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.801      ;
; 0.680 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[3]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.190      ; 0.974      ;
; 0.683 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.190      ; 0.977      ;
; 0.689 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.812      ;
; 0.705 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.829      ;
; 0.708 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.832      ;
; 0.711 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.832      ;
; 0.721 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.843      ;
; 0.729 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.030      ; 0.843      ;
; 0.729 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[2]     ; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.184      ; 1.017      ;
; 0.732 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.849      ;
; 0.733 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|count[1]     ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.383      ; 0.730      ;
; 0.735 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.030      ; 0.849      ;
; 0.743 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.029      ; 0.856      ;
; 0.746 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.863      ;
; 0.761 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.029      ; 0.874      ;
; 0.775 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.892      ;
; 0.798 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|count[3]     ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.383      ; 0.795      ;
; 0.798 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|count[0]     ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.383      ; 0.795      ;
; 0.799 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.922      ;
; 0.801 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.918      ;
; 0.807 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.929      ;
; 0.809 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.930      ;
; 0.810 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 0.938      ;
; 0.817 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.032      ; 0.933      ;
; 0.819 ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.034      ; 0.937      ;
; 0.820 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.944      ;
; 0.820 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.937      ;
; 0.824 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.030      ; 0.938      ;
; 0.824 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.948      ;
; 0.826 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.031      ; 0.941      ;
; 0.839 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.960      ;
; 0.841 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.965      ;
; 0.842 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.966      ;
; 0.844 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.968      ;
; 0.850 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.044      ; 0.978      ;
; 0.852 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.028      ; 0.964      ;
; 0.853 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|iDataIn[0]   ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.384      ; 0.851      ;
; 0.853 ; clkDivMed:U2|clkOut           ; LCD_Driver:lcd|iDataIn[8]   ; clk                         ; clkDiv10Khz:U1|clkOut ; -0.500       ; 0.384      ; 0.851      ;
; 0.855 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.033      ; 0.972      ;
; 0.865 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.987      ;
; 0.870 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.993      ;
+-------+-------------------------------+-----------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                     ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 0.606 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.109      ; 0.735      ;
; 0.714 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.120      ; 0.854      ;
; 0.731 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.104      ; 0.855      ;
; 0.737 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.109      ; 0.866      ;
; 0.750 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.111      ; 0.881      ;
; 0.764 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.120      ; 0.904      ;
; 0.778 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.110      ; 0.908      ;
; 0.788 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.113      ; 0.921      ;
; 0.831 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.113      ; 0.964      ;
; 0.831 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.115      ; 0.966      ;
; 0.878 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.110      ; 1.008      ;
; 0.906 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.106      ; 1.032      ;
; 0.908 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.104      ; 1.032      ;
; 0.912 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.120      ; 1.052      ;
; 0.915 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.113      ; 1.048      ;
; 0.922 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.106      ; 1.048      ;
; 0.923 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.110      ; 1.053      ;
; 0.934 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.120      ; 1.074      ;
; 0.939 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.114      ; 1.073      ;
; 0.940 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.120      ; 1.080      ;
; 0.950 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.189      ; 1.159      ;
; 0.951 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.115      ; 1.086      ;
; 0.951 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.115      ; 1.086      ;
; 0.951 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.110      ; 1.081      ;
; 0.952 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.113      ; 1.085      ;
; 0.956 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.189      ; 1.165      ;
; 0.962 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.120      ; 1.102      ;
; 0.968 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.114      ; 1.102      ;
; 0.969 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.120      ; 1.109      ;
; 0.982 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.117      ; 1.119      ;
; 0.985 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.120      ; 1.125      ;
; 0.989 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.115      ; 1.124      ;
; 1.014 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.117      ; 1.151      ;
; 1.096 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.190      ; 1.306      ;
; 1.127 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.190      ; 1.337      ;
; 1.136 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.208      ; 0.864      ;
; 1.138 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.111      ; 1.269      ;
; 1.193 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.208      ; 0.921      ;
; 1.261 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.204      ; 0.985      ;
; 1.267 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.202      ; 0.989      ;
; 1.307 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.195      ; 1.022      ;
; 1.307 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.197      ; 1.024      ;
; 1.320 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.278      ; 1.118      ;
; 1.322 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.208      ; 1.050      ;
; 1.367 ; AC:ac|ACout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.208      ; 1.095      ;
; 1.402 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.278      ; 1.200      ;
; 1.457 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.202      ; 1.179      ;
; 1.482 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.201      ; 1.203      ;
; 1.482 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.202      ; 1.204      ;
; 1.488 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.198      ; 1.206      ;
; 1.503 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.205      ; 1.228      ;
; 1.505 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.281      ; 1.306      ;
; 1.510 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.207      ; 1.237      ;
; 1.512 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.197      ; 1.229      ;
; 1.516 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 1.245      ;
; 1.520 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 1.249      ;
; 1.521 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.195      ; 1.236      ;
; 1.524 ; MDR:mdr|MDRout[3]~reg0         ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.212      ; 1.256      ;
; 1.528 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.205      ; 1.253      ;
; 1.533 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.203      ; 1.256      ;
; 1.534 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.278      ; 1.332      ;
; 1.538 ; MDR:mdr|MDRout[16]~reg0        ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 1.267      ;
; 1.542 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 1.271      ;
; 1.545 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.200      ; 1.265      ;
; 1.554 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.205      ; 1.279      ;
; 1.560 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.192      ; 1.272      ;
; 1.560 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.281      ; 1.361      ;
; 1.561 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.207      ; 1.288      ;
; 1.565 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.198      ; 1.283      ;
; 1.573 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 1.302      ;
; 1.576 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.212      ; 1.308      ;
; 1.586 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.205      ; 1.311      ;
; 1.595 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.198      ; 1.313      ;
; 1.596 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.210      ; 1.326      ;
; 1.601 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.203      ; 1.324      ;
; 1.610 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.281      ; 1.411      ;
; 1.611 ; PC:pc|PCout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.205      ; 1.336      ;
; 1.617 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.207      ; 1.344      ;
; 1.620 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.204      ; 1.344      ;
; 1.620 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.200      ; 1.340      ;
; 1.627 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 1.356      ;
; 1.629 ; PC:pc|PCout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.212      ; 1.361      ;
; 1.633 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.204      ; 1.357      ;
; 1.637 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.205      ; 1.362      ;
; 1.646 ; PC:pc|PCout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 1.375      ;
; 1.658 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.198      ; 1.376      ;
; 1.658 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.196      ; 1.374      ;
; 1.660 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.200      ; 1.380      ;
; 1.672 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.198      ; 1.390      ;
; 1.676 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.199      ; 1.395      ;
; 1.676 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 1.405      ;
; 1.677 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.212      ; 1.409      ;
; 1.680 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.209      ; 1.409      ;
; 1.680 ; AC:ac|ACout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.198      ; 1.398      ;
; 1.682 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.212      ; 1.414      ;
; 1.686 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.199      ; 1.405      ;
; 1.690 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.201      ; 1.411      ;
; 1.699 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.200      ; 1.419      ;
; 1.700 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.203      ; 1.423      ;
; 1.704 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.200      ; 1.424      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|clkOut       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivMed:U2|count1[9]    ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[10]                        ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[0]   ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[8]   ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[10]  ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[11]  ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[13]  ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[14]  ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[15]  ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[16]  ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[17]  ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[2]   ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[6]   ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[12]  ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[1]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[3]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[4]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[5]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[7]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[9]   ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[12]  ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[1]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[3]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[4]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[5]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[7]   ;
; 0.400  ; 0.584        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iDataIn[9]   ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datac      ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datad     ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datad     ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.625 ; 0.625        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datad     ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datad     ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datac      ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 2.685 ; 3.516 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 2.178 ; 2.858 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.889 ; -1.529 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -0.849 ; -1.513 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 4.459 ; 4.592 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 4.196 ; 4.294 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 4.197 ; 4.303 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 4.141 ; 4.229 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 4.349 ; 4.480 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 4.210 ; 4.308 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 4.210 ; 4.308 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 4.455 ; 4.592 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 4.459 ; 4.589 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 4.231 ; 4.330 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 4.095 ; 4.171 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 2.770 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 2.929 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 4.028 ; 4.112 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 4.080 ; 4.173 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 4.082 ; 4.182 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 4.028 ; 4.112 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 4.228 ; 4.353 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 4.094 ; 4.188 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 4.094 ; 4.188 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 4.328 ; 4.459 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 4.332 ; 4.456 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 4.115 ; 4.208 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 3.983 ; 4.056 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 2.718 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 2.870 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                        ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -5.920    ; -0.337 ; N/A      ; N/A     ; -3.000              ;
;  ControlBlock:ctrlBlock|eALU ; -5.920    ; 0.606  ; N/A      ; N/A     ; 0.358               ;
;  clk                         ; -3.092    ; -0.189 ; N/A      ; N/A     ; -3.000              ;
;  clkDiv10Khz:U1|clkOut       ; -2.760    ; 0.150  ; N/A      ; N/A     ; -1.000              ;
;  clkDiv:U0|clkOut            ; -4.189    ; -0.337 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS              ; -1768.204 ; -0.582 ; 0.0      ; 0.0     ; -635.641            ;
;  ControlBlock:ctrlBlock|eALU ; -89.278   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                         ; -132.564  ; -0.349 ; N/A      ; N/A     ; -88.641             ;
;  clkDiv10Khz:U1|clkOut       ; -83.066   ; 0.000  ; N/A      ; N/A     ; -44.000             ;
;  clkDiv:U0|clkOut            ; -1463.296 ; -0.337 ; N/A      ; N/A     ; -503.000            ;
+------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 4.796 ; 5.319 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 3.909 ; 4.410 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.889 ; -1.529 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -0.849 ; -1.513 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 7.334 ; 7.397 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.880 ; 6.938 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.911 ; 6.963 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.838 ; 6.873 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 7.193 ; 7.206 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.946 ; 6.995 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.946 ; 6.995 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 7.333 ; 7.368 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 7.334 ; 7.397 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.972 ; 7.054 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.704 ; 6.763 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 4.550 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 4.661 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 4.028 ; 4.112 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 4.080 ; 4.173 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 4.082 ; 4.182 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 4.028 ; 4.112 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 4.228 ; 4.353 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 4.094 ; 4.188 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 4.094 ; 4.188 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 4.328 ; 4.459 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 4.332 ; 4.456 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 4.115 ; 4.208 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 3.983 ; 4.056 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 2.718 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 2.870 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdRS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdRW         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdEn         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdRS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdRW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdEn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdRS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdRW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdEn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1860     ; 0        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut            ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clk                         ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 59       ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 1145     ;
; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 13       ;
; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 18       ;
; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut            ; 4576     ; 963      ; 397      ; 252      ;
; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut            ; 0        ; 342      ; 2        ; 2        ;
; clkDiv:U0|clkOut            ; ControlBlock:ctrlBlock|eALU ; 0        ; 0        ; 1134     ; 65       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1860     ; 0        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut            ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clk                         ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 59       ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 1145     ;
; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 13       ;
; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 18       ;
; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut            ; 4576     ; 963      ; 397      ; 252      ;
; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut            ; 0        ; 342      ; 2        ; 2        ;
; clkDiv:U0|clkOut            ; ControlBlock:ctrlBlock|eALU ; 0        ; 0        ; 1134     ; 65       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 498   ; 498  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Mar 08 17:39:50 2012
Info: Command: quartus_sta proc -c proc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "alu|alu_out[17]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[16]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[13]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[14]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[15]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[6]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[10]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[4]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[8]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[2]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[12]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[0]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[5]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[1]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[3]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[7]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[9]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[11]$latch|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDiv10Khz:U1|clkOut clkDiv10Khz:U1|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clkDiv:U0|clkOut clkDiv:U0|clkOut
    Info (332105): create_clock -period 1.000 -name ControlBlock:ctrlBlock|eALU ControlBlock:ctrlBlock|eALU
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.920
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.920       -89.278 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -4.189     -1463.296 clkDiv:U0|clkOut 
    Info (332119):    -3.092      -132.564 clk 
    Info (332119):    -2.760       -83.066 clkDiv10Khz:U1|clkOut 
Info (332146): Worst-case hold slack is -0.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.337        -0.337 clkDiv:U0|clkOut 
    Info (332119):    -0.101        -0.191 clk 
    Info (332119):     0.314         0.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     1.189         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -84.000 clk 
    Info (332119):    -1.000      -503.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -44.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.383         0.000 ControlBlock:ctrlBlock|eALU 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.255
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.255       -79.019 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -3.728     -1284.700 clkDiv:U0|clkOut 
    Info (332119):    -2.683      -109.296 clk 
    Info (332119):    -2.410       -73.102 clkDiv10Khz:U1|clkOut 
Info (332146): Worst-case hold slack is -0.307
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.307        -0.307 clkDiv:U0|clkOut 
    Info (332119):    -0.122        -0.224 clk 
    Info (332119):     0.272         0.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     1.093         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -84.000 clk 
    Info (332119):    -1.000      -503.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -44.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.431         0.000 ControlBlock:ctrlBlock|eALU 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.229       -47.142 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -2.109      -738.246 clkDiv:U0|clkOut 
    Info (332119):    -1.296       -40.287 clk 
    Info (332119):    -1.166       -30.841 clkDiv10Khz:U1|clkOut 
Info (332146): Worst-case hold slack is -0.233
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.233        -0.233 clkDiv:U0|clkOut 
    Info (332119):    -0.189        -0.349 clk 
    Info (332119):     0.150         0.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.606         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -88.641 clk 
    Info (332119):    -1.000      -503.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -44.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.358         0.000 ControlBlock:ctrlBlock|eALU 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 307 megabytes
    Info: Processing ended: Thu Mar 08 17:39:55 2012
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


