TimeQuest Timing Analyzer report for pipeline_risc
Thu Nov 29 18:01:22 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; pipeline_risc                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 99.11 MHz ; 99.11 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -9.090 ; -1446.107          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.321 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -9.069 ; -253.828              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.162 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -521.696                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                  ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -9.090 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.377     ;
; -9.082 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.369     ;
; -9.038 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.334     ;
; -9.031 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.327     ;
; -9.030 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.326     ;
; -9.023 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.319     ;
; -8.994 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.266      ; 10.255     ;
; -8.991 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.278     ;
; -8.986 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.266      ; 10.247     ;
; -8.967 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.286      ; 10.248     ;
; -8.959 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.286      ; 10.240     ;
; -8.956 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.243     ;
; -8.947 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.234     ;
; -8.947 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.234     ;
; -8.945 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.232     ;
; -8.945 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.241     ;
; -8.944 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.231     ;
; -8.939 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.235     ;
; -8.939 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.226     ;
; -8.939 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.226     ;
; -8.937 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.224     ;
; -8.937 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.233     ;
; -8.936 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.223     ;
; -8.934 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.230     ;
; -8.932 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.228     ;
; -8.926 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.222     ;
; -8.904 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.200     ;
; -8.897 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.193     ;
; -8.895 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.266      ; 10.156     ;
; -8.878 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.165     ;
; -8.868 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.286      ; 10.149     ;
; -8.861 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.148     ;
; -8.860 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.266      ; 10.121     ;
; -8.851 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.138     ;
; -8.848 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.144     ;
; -8.848 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.135     ;
; -8.848 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.135     ;
; -8.846 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.133     ;
; -8.846 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.142     ;
; -8.845 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.132     ;
; -8.840 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.136     ;
; -8.835 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.131     ;
; -8.833 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.286      ; 10.114     ;
; -8.830 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.117     ;
; -8.826 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.122     ;
; -8.819 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.115     ;
; -8.813 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.100     ;
; -8.813 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.100     ;
; -8.811 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.098     ;
; -8.811 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.107     ;
; -8.810 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.097     ;
; -8.809 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.105     ;
; -8.803 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.090     ;
; -8.802 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.098     ;
; -8.800 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.096     ;
; -8.799 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.095     ;
; -8.792 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.088     ;
; -8.782 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.266      ; 10.043     ;
; -8.778 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.074     ;
; -8.777 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.064     ;
; -8.771 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.067     ;
; -8.765 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.266      ; 10.026     ;
; -8.755 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.286      ; 10.036     ;
; -8.755 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.266      ; 10.016     ;
; -8.751 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.047     ;
; -8.749 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.045     ;
; -8.744 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.040     ;
; -8.738 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.286      ; 10.019     ;
; -8.735 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.022     ;
; -8.735 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.022     ;
; -8.734 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.266      ; 9.995      ;
; -8.733 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.020     ;
; -8.733 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.029     ;
; -8.732 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.019     ;
; -8.728 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.286      ; 10.009     ;
; -8.725 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.021     ;
; -8.722 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.018     ;
; -8.718 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.005     ;
; -8.718 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.005     ;
; -8.718 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.014     ;
; -8.716 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.003     ;
; -8.716 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.012     ;
; -8.715 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.292      ; 10.002     ;
; -8.714 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.010     ;
; -8.708 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.292      ; 9.995      ;
; -8.708 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.292      ; 9.995      ;
; -8.707 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.266      ; 9.968      ;
; -8.707 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.286      ; 9.988      ;
; -8.706 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.292      ; 9.993      ;
; -8.706 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.301      ; 10.002     ;
; -8.705 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.001     ;
; -8.705 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.292      ; 9.992      ;
; -8.703 ; reg3:PR2_rfa2|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.292      ; 9.990      ;
; -8.695 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.301      ; 9.991      ;
; -8.691 ; reg16:PR4_ctrl|Q[1] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.268      ; 9.954      ;
; -8.687 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR0_instr|Q[10]          ; clk          ; clk         ; 1.000        ; -0.063     ; 9.619      ;
; -8.687 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.292      ; 9.974      ;
; -8.687 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.292      ; 9.974      ;
; -8.685 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.292      ; 9.972      ;
; -8.685 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.301      ; 9.981      ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.321 ; reg16:PR3_newd2|Q[9]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.889      ;
; 0.338 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.906      ;
; 0.358 ; reg1:zero_flag|Q                                     ; reg1:zero_flag|Q                                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reg8:PR0_mux|Q[1]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reg8:PR0_mux|Q[2]                                    ; reg8:PR0_mux|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; reg1:carry_flag|Q                                    ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.374 ; reg16:PR2_LS7|Q[14]                                  ; reg16:PR3_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; reg16:PR0_pc|Q[6]                                    ; reg16:PR1_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[9]  ; reg16:PR4_memdout|Q[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.380 ; reg16:PR3_aluout|Q[10]                               ; reg16:PR4_aluout|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.599      ;
; 0.394 ; reg16:PR1_pc|Q[12]                                   ; reg16:PR2_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.399 ; reg16:PR2_ctrl|Q[11]                                 ; reg16:PR3_aluout|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.618      ;
; 0.408 ; reg8:PR0_mux|Q[0]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.627      ;
; 0.416 ; reg8:PR0_mux|Q[0]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.635      ;
; 0.476 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[10] ; reg16:PR4_memdout|Q[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.694      ;
; 0.497 ; reg16:PR3_LS7|Q[11]                                  ; reg16:PR3_newd2|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.455      ; 1.109      ;
; 0.505 ; reg16:PR0_pc|Q[8]                                    ; reg16:PR1_pc|Q[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.723      ;
; 0.505 ; reg8:PR0_mux|Q[1]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.724      ;
; 0.514 ; reg16:PR0_instr|Q[0]                                 ; reg16:PR1_LS7|Q[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.733      ;
; 0.515 ; reg16:PR0_instr|Q[3]                                 ; reg16:PR1_instr|Q[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.734      ;
; 0.517 ; reg16:PR0_instr|Q[11]                                ; reg16:PR1_instr|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; reg16:PR2_pc|Q[14]                                   ; reg16:PR3_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; reg16:PR0_instr|Q[10]                                ; reg16:PR1_instr|Q[10]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.518 ; reg16:PR0_instr|Q[9]                                 ; reg16:PR1_instr|Q[9]                                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.518 ; reg16:PR0_instr|Q[4]                                 ; reg16:PR1_instr|Q[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.518 ; reg16:PR0_pc|Q[4]                                    ; reg16:PR1_pc|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.736      ;
; 0.518 ; reg16:PR0_pc|Q[10]                                   ; reg16:PR1_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.522 ; reg16:PR0_pc|Q[15]                                   ; reg16:PR1_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.740      ;
; 0.522 ; reg16:PR3_LS7|Q[8]                                   ; reg16:PR4_LS7|Q[8]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.741      ;
; 0.523 ; reg16:PR3_LS7|Q[14]                                  ; reg16:PR4_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.742      ;
; 0.524 ; reg16:PR3_pc|Q[14]                                   ; reg16:PR4_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.524 ; reg3:PR3_rfa3|Q[0]                                   ; reg3:PR4_rfa3|Q[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.525 ; reg16:PR3_LS7|Q[15]                                  ; reg16:PR4_LS7|Q[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.744      ;
; 0.530 ; reg16:PR3_newd2|Q[2]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[13]                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.764      ;
; 0.531 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11]                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.765      ;
; 0.532 ; reg3:PR3_rfa3|Q[2]                                   ; reg3:PR4_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.751      ;
; 0.533 ; reg16:PR1_instr|Q[6]                                 ; reg16:PR2_LS7|Q[13]                                                                                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.751      ;
; 0.536 ; reg16:PR0_pc|Q[12]                                   ; reg16:PR1_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.756      ;
; 0.536 ; reg16:PR3_aluout|Q[11]                               ; reg16:PR4_aluout|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; reg16:PR3_newd2|Q[4]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[17]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.757      ;
; 0.538 ; reg16:PR3_LS7|Q[10]                                  ; reg16:PR4_LS7|Q[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.757      ;
; 0.544 ; reg16:PR3_ctrl|Q[2]                                  ; reg16:PR4_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.763      ;
; 0.545 ; reg3:PR3_rfa3|Q[1]                                   ; reg3:PR4_rfa3|Q[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.764      ;
; 0.552 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[39] ; reg16:PR4_memdout|Q[15]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[38] ; reg16:PR4_memdout|Q[14]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; reg16:PR2_pc|Q[15]                                   ; reg16:PR3_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.145      ;
; 0.553 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[25] ; reg16:PR4_memdout|Q[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[17] ; reg16:PR4_memdout|Q[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.558 ; reg16:PR3_newd2|Q[10]                                ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[29]                                                               ; clk          ; clk         ; 0.000        ; 0.418      ; 1.133      ;
; 0.562 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.565 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[40] ; reg16:PR4_memdout|Q[15]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.784      ;
; 0.566 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.785      ;
; 0.568 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[34] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; reg16:PR2_lmloop|Q[13]                               ; reg16:PR2_lmloop|Q[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; reg16:PR2_lmloop|Q[3]                                ; reg16:PR2_lmloop|Q[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; reg16:PR2_lmloop|Q[15]                               ; reg16:PR2_lmloop|Q[15]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; reg16:PR2_lmloop|Q[11]                               ; reg16:PR2_lmloop|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; reg16:PR2_lmloop|Q[5]                                ; reg16:PR2_lmloop|Q[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; reg16:PR2_lmloop|Q[1]                                ; reg16:PR2_lmloop|Q[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; reg16:PR2_lmloop|Q[6]                                ; reg16:PR2_lmloop|Q[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; reg16:PR2_lmloop|Q[9]                                ; reg16:PR2_lmloop|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; reg16:PR2_lmloop|Q[7]                                ; reg16:PR2_lmloop|Q[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; reg16:PR2_lmloop|Q[2]                                ; reg16:PR2_lmloop|Q[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; reg16:PR2_lmloop|Q[14]                               ; reg16:PR2_lmloop|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; reg16:PR2_lmloop|Q[12]                               ; reg16:PR2_lmloop|Q[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; reg16:PR2_lmloop|Q[10]                               ; reg16:PR2_lmloop|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; reg16:PR2_lmloop|Q[8]                                ; reg16:PR2_lmloop|Q[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; reg16:PR2_lmloop|Q[4]                                ; reg16:PR2_lmloop|Q[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.576 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[37] ; reg16:PR4_memdout|Q[14]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.578 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[35] ; reg16:PR4_memdout|Q[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.591 ; reg16:PR2_lmloop|Q[0]                                ; reg16:PR2_lmloop|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.620 ; reg16:PR3_ctrl|Q[1]                                  ; reg16:PR3_newd2|Q[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.429      ; 1.206      ;
; 0.625 ; reg16:PR2_ctrl|Q[11]                                 ; reg16:PR3_aluout|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.844      ;
; 0.639 ; reg16:PR3_newd2|Q[5]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.216      ;
; 0.640 ; reg16:PR2_pc|Q[7]                                    ; reg16:PR3_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.873      ;
; 0.648 ; reg16:PR2_ctrl|Q[8]                                  ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.866      ;
; 0.652 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.871      ;
; 0.654 ; reg16:PR2_pc|Q[3]                                    ; reg16:PR3_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.873      ;
; 0.655 ; reg16:PR0_pc|Q[3]                                    ; reg16:PR1_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.873      ;
; 0.656 ; reg16:PR0_instr|Q[5]                                 ; reg16:PR1_instr|Q[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.875      ;
; 0.656 ; reg16:PR2_pc|Q[9]                                    ; reg16:PR3_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.875      ;
; 0.657 ; reg8:PR0_mux|Q[3]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.876      ;
; 0.662 ; reg8:PR0_mux|Q[2]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.881      ;
; 0.663 ; reg16:PR2_pc|Q[6]                                    ; reg16:PR3_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.896      ;
; 0.664 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.883      ;
; 0.668 ; stage4:stage4_1|memory:data_mem|RAM~36               ; reg16:PR4_memdout|Q[14]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.887      ;
; 0.669 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.888      ;
; 0.671 ; reg16:PR3_pc|Q[5]                                    ; reg16:PR4_pc|Q[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.890      ;
; 0.672 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.891      ;
; 0.672 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.891      ;
; 0.674 ; reg16:PR0_pc|Q[13]                                   ; reg16:PR1_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.892      ;
; 0.674 ; reg16:PR3_pc|Q[9]                                    ; reg16:PR4_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.892      ;
; 0.675 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.894      ;
; 0.676 ; reg16:PR0_pc|Q[9]                                    ; reg16:PR1_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.894      ;
; 0.678 ; reg16:PR3_ctrl|Q[0]                                  ; reg16:PR3_newd2|Q[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.429      ; 1.264      ;
; 0.697 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.916      ;
; 0.702 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.921      ;
; 0.705 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.924      ;
; 0.705 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.924      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                     ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -9.069 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 10.002     ;
; -9.061 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.994      ;
; -9.015 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.957      ;
; -9.007 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.949      ;
; -8.970 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.903      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.960 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.892      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.952 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.884      ;
; -8.935 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.868      ;
; -8.916 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.858      ;
; -8.881 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.823      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.861 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.793      ;
; -8.857 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.790      ;
; -8.840 ; reg16:PR4_ctrl|Q[2] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.773      ;
; -8.830 ; reg3:PR2_rfa1|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.763      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.826 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.758      ;
; -8.809 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.742      ;
; -8.803 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.745      ;
; -8.786 ; reg16:PR4_ctrl|Q[2] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.728      ;
; -8.782 ; reg3:PR3_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.715      ;
; -8.776 ; reg3:PR2_rfa1|Q[0]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.718      ;
; -8.756 ; reg16:PR3_ctrl|Q[2] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.689      ;
; -8.755 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.697      ;
; -8.752 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.290      ; 10.037     ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.748 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.680      ;
; -8.744 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.290      ; 10.029     ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.731 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.663      ;
; -8.728 ; reg3:PR3_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.670      ;
; -8.721 ; reg3:PR2_rfa1|Q[0]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 9.653      ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 1.162 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.381      ;
; 1.162 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.381      ;
; 1.162 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.381      ;
; 1.162 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.381      ;
; 1.162 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.381      ;
; 1.162 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.381      ;
; 1.162 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.381      ;
; 1.162 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.381      ;
; 1.162 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.381      ;
; 1.162 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.381      ;
; 1.201 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.452      ; 1.810      ;
; 1.514 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.733      ;
; 1.567 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.776      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.741 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.950      ;
; 1.761 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.980      ;
; 1.761 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.980      ;
; 1.761 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.980      ;
; 1.761 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.980      ;
; 1.761 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.980      ;
; 1.761 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.980      ;
; 1.761 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.980      ;
; 1.761 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.980      ;
; 1.761 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.980      ;
; 1.761 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.980      ;
; 1.800 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.452      ; 2.409      ;
; 2.090 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.309      ;
; 2.163 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.372      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.400 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.618      ;
; 2.428 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.647      ;
; 2.428 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.647      ;
; 2.428 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.647      ;
; 2.428 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.647      ;
; 2.428 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.647      ;
; 2.428 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.062      ; 2.647      ;
; 2.428 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.647      ;
; 2.428 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.647      ;
; 2.428 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 2.647      ;
; 2.428 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.647      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.440 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.467 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.452      ; 3.076      ;
; 2.635 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.244      ;
; 2.665 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.884      ;
; 2.665 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.884      ;
; 2.675 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.452      ; 3.284      ;
; 2.705 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.924      ;
; 2.705 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.924      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.728 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.052      ; 2.937      ;
; 2.765 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.984      ;
; 2.767 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.985      ;
; 2.767 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.985      ;
; 2.767 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.985      ;
; 2.767 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.985      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.39 MHz ; 110.39 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.059 ; -1251.774         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -8.059 ; -224.674             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.038 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -521.696                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                   ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -8.059 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.318      ;
; -8.045 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.312      ;
; -8.044 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.311      ;
; -8.031 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.290      ;
; -8.019 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.241      ; 9.255      ;
; -8.017 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.284      ;
; -8.016 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.283      ;
; -7.996 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 9.252      ;
; -7.991 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.241      ; 9.227      ;
; -7.971 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.230      ;
; -7.968 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 9.224      ;
; -7.957 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.224      ;
; -7.956 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.223      ;
; -7.941 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.200      ;
; -7.940 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.199      ;
; -7.939 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.198      ;
; -7.939 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.206      ;
; -7.938 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.197      ;
; -7.933 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.200      ;
; -7.931 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.241      ; 9.167      ;
; -7.924 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.183      ;
; -7.913 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.172      ;
; -7.912 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.171      ;
; -7.911 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.170      ;
; -7.911 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.178      ;
; -7.910 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.177      ;
; -7.910 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.169      ;
; -7.909 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.176      ;
; -7.908 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 9.164      ;
; -7.905 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.172      ;
; -7.884 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.241      ; 9.120      ;
; -7.861 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 9.117      ;
; -7.854 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.113      ;
; -7.853 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.120      ;
; -7.853 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.112      ;
; -7.852 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.111      ;
; -7.851 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.110      ;
; -7.851 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.118      ;
; -7.850 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.109      ;
; -7.845 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.112      ;
; -7.840 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.107      ;
; -7.839 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.106      ;
; -7.833 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.092      ;
; -7.833 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.092      ;
; -7.832 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.091      ;
; -7.825 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.092      ;
; -7.819 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.086      ;
; -7.819 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.086      ;
; -7.818 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.085      ;
; -7.818 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.085      ;
; -7.818 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.085      ;
; -7.817 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.084      ;
; -7.814 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.241      ; 9.050      ;
; -7.813 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.072      ;
; -7.806 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.065      ;
; -7.805 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.064      ;
; -7.804 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.063      ;
; -7.804 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.071      ;
; -7.803 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.062      ;
; -7.799 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.066      ;
; -7.798 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.065      ;
; -7.798 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.065      ;
; -7.793 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.241      ; 9.029      ;
; -7.793 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.241      ; 9.029      ;
; -7.792 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.241      ; 9.028      ;
; -7.791 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 9.047      ;
; -7.789 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.264      ; 9.048      ;
; -7.775 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.042      ;
; -7.774 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.041      ;
; -7.773 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.241      ; 9.009      ;
; -7.770 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 9.026      ;
; -7.770 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 9.026      ;
; -7.769 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 9.025      ;
; -7.765 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.272      ; 9.032      ;
; -7.750 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 9.006      ;
; -7.749 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.241      ; 8.985      ;
; -7.741 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; 0.267      ; 9.003      ;
; -7.737 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.267      ; 8.999      ;
; -7.736 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.995      ;
; -7.735 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.994      ;
; -7.734 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.993      ;
; -7.734 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.272      ; 9.001      ;
; -7.733 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.992      ;
; -7.728 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 8.995      ;
; -7.726 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 8.982      ;
; -7.718 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.272      ; 8.985      ;
; -7.715 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.974      ;
; -7.715 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.974      ;
; -7.714 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.973      ;
; -7.714 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.973      ;
; -7.714 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.973      ;
; -7.713 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.972      ;
; -7.713 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.972      ;
; -7.713 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.272      ; 8.980      ;
; -7.713 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.972      ;
; -7.713 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.272      ; 8.980      ;
; -7.713 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; 0.267      ; 8.975      ;
; -7.712 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.971      ;
; -7.712 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.272      ; 8.979      ;
; -7.712 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.264      ; 8.971      ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; reg1:zero_flag|Q                                     ; reg1:zero_flag|Q                                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; reg1:carry_flag|Q                                    ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; reg8:PR0_mux|Q[1]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; reg8:PR0_mux|Q[2]                                    ; reg8:PR0_mux|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.314 ; reg16:PR3_newd2|Q[9]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 0.824      ;
; 0.326 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 0.836      ;
; 0.339 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[9]  ; reg16:PR4_memdout|Q[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; reg16:PR0_pc|Q[6]                                    ; reg16:PR1_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; reg16:PR2_LS7|Q[14]                                  ; reg16:PR3_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.345 ; reg16:PR3_aluout|Q[10]                               ; reg16:PR4_aluout|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.354 ; reg16:PR2_ctrl|Q[11]                                 ; reg16:PR3_aluout|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.356 ; reg16:PR1_pc|Q[12]                                   ; reg16:PR2_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.364 ; reg8:PR0_mux|Q[0]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.562      ;
; 0.378 ; reg8:PR0_mux|Q[0]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.576      ;
; 0.422 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[10] ; reg16:PR4_memdout|Q[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.621      ;
; 0.444 ; reg16:PR3_LS7|Q[11]                                  ; reg16:PR3_newd2|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.409      ; 0.997      ;
; 0.448 ; reg8:PR0_mux|Q[1]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.646      ;
; 0.465 ; reg16:PR0_instr|Q[3]                                 ; reg16:PR1_instr|Q[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; reg16:PR0_pc|Q[8]                                    ; reg16:PR1_pc|Q[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.663      ;
; 0.466 ; reg16:PR0_pc|Q[4]                                    ; reg16:PR1_pc|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; reg16:PR2_pc|Q[14]                                   ; reg16:PR3_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; reg16:PR0_instr|Q[11]                                ; reg16:PR1_instr|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; reg16:PR0_instr|Q[10]                                ; reg16:PR1_instr|Q[10]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; reg16:PR0_instr|Q[9]                                 ; reg16:PR1_instr|Q[9]                                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; reg16:PR0_instr|Q[4]                                 ; reg16:PR1_instr|Q[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.468 ; reg16:PR0_pc|Q[10]                                   ; reg16:PR1_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.666      ;
; 0.471 ; reg16:PR3_pc|Q[14]                                   ; reg16:PR4_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.471 ; reg16:PR3_LS7|Q[8]                                   ; reg16:PR4_LS7|Q[8]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.472 ; reg16:PR3_LS7|Q[14]                                  ; reg16:PR4_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; reg3:PR3_rfa3|Q[0]                                   ; reg3:PR4_rfa3|Q[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.670      ;
; 0.474 ; reg16:PR3_LS7|Q[15]                                  ; reg16:PR4_LS7|Q[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.673      ;
; 0.476 ; reg16:PR0_instr|Q[0]                                 ; reg16:PR1_LS7|Q[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.674      ;
; 0.476 ; reg16:PR3_newd2|Q[2]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[13]                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.689      ;
; 0.478 ; reg3:PR3_rfa3|Q[2]                                   ; reg3:PR4_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.676      ;
; 0.478 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11]                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.691      ;
; 0.479 ; reg16:PR0_pc|Q[15]                                   ; reg16:PR1_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.677      ;
; 0.480 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.678      ;
; 0.484 ; reg16:PR3_aluout|Q[11]                               ; reg16:PR4_aluout|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.485 ; reg16:PR3_LS7|Q[10]                                  ; reg16:PR4_LS7|Q[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.684      ;
; 0.489 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.687      ;
; 0.491 ; reg16:PR3_ctrl|Q[2]                                  ; reg16:PR4_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.689      ;
; 0.492 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.690      ;
; 0.493 ; reg16:PR0_pc|Q[12]                                   ; reg16:PR1_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.493 ; reg16:PR1_instr|Q[6]                                 ; reg16:PR2_LS7|Q[13]                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; reg3:PR3_rfa3|Q[1]                                   ; reg3:PR4_rfa3|Q[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.691      ;
; 0.494 ; reg16:PR3_newd2|Q[4]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[17]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.496 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[39] ; reg16:PR4_memdout|Q[15]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[38] ; reg16:PR4_memdout|Q[14]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[25] ; reg16:PR4_memdout|Q[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[17] ; reg16:PR4_memdout|Q[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.510 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[40] ; reg16:PR4_memdout|Q[15]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; reg16:PR2_lmloop|Q[13]                               ; reg16:PR2_lmloop|Q[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; reg16:PR2_lmloop|Q[3]                                ; reg16:PR2_lmloop|Q[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[34] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg16:PR2_lmloop|Q[15]                               ; reg16:PR2_lmloop|Q[15]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg16:PR2_lmloop|Q[11]                               ; reg16:PR2_lmloop|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg16:PR2_lmloop|Q[5]                                ; reg16:PR2_lmloop|Q[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; reg16:PR2_lmloop|Q[1]                                ; reg16:PR2_lmloop|Q[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; reg16:PR2_lmloop|Q[6]                                ; reg16:PR2_lmloop|Q[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; reg16:PR3_newd2|Q[10]                                ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[29]                                                               ; clk          ; clk         ; 0.000        ; 0.373      ; 1.032      ;
; 0.515 ; reg16:PR2_lmloop|Q[9]                                ; reg16:PR2_lmloop|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; reg16:PR2_lmloop|Q[7]                                ; reg16:PR2_lmloop|Q[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; reg16:PR2_lmloop|Q[2]                                ; reg16:PR2_lmloop|Q[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; reg16:PR2_lmloop|Q[14]                               ; reg16:PR2_lmloop|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; reg16:PR2_lmloop|Q[12]                               ; reg16:PR2_lmloop|Q[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; reg16:PR2_lmloop|Q[4]                                ; reg16:PR2_lmloop|Q[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[37] ; reg16:PR4_memdout|Q[14]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; reg16:PR2_lmloop|Q[10]                               ; reg16:PR2_lmloop|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; reg16:PR2_lmloop|Q[8]                                ; reg16:PR2_lmloop|Q[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.519 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[35] ; reg16:PR4_memdout|Q[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.521 ; reg16:PR2_pc|Q[15]                                   ; reg16:PR3_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.055      ;
; 0.530 ; reg16:PR2_lmloop|Q[0]                                ; reg16:PR2_lmloop|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.558 ; reg16:PR2_ctrl|Q[11]                                 ; reg16:PR3_aluout|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.757      ;
; 0.569 ; reg16:PR3_ctrl|Q[1]                                  ; reg16:PR3_newd2|Q[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.385      ; 1.098      ;
; 0.572 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.770      ;
; 0.579 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.777      ;
; 0.579 ; reg16:PR2_ctrl|Q[8]                                  ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.777      ;
; 0.579 ; reg16:PR2_pc|Q[7]                                    ; reg16:PR3_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.792      ;
; 0.582 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.780      ;
; 0.584 ; reg8:PR0_mux|Q[3]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.782      ;
; 0.585 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.783      ;
; 0.585 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.783      ;
; 0.588 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.786      ;
; 0.593 ; reg8:PR0_mux|Q[2]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.791      ;
; 0.597 ; stage4:stage4_1|memory:data_mem|RAM~36               ; reg16:PR4_memdout|Q[14]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.796      ;
; 0.599 ; reg16:PR0_instr|Q[5]                                 ; reg16:PR1_instr|Q[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.798      ;
; 0.601 ; reg16:PR0_pc|Q[3]                                    ; reg16:PR1_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.799      ;
; 0.601 ; reg16:PR2_pc|Q[9]                                    ; reg16:PR3_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.800      ;
; 0.601 ; reg16:PR2_pc|Q[3]                                    ; reg16:PR3_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.800      ;
; 0.605 ; reg16:PR3_newd2|Q[5]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.346      ; 1.120      ;
; 0.608 ; reg16:PR2_pc|Q[6]                                    ; reg16:PR3_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.819      ;
; 0.612 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.810      ;
; 0.615 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.813      ;
; 0.615 ; reg16:PR3_ctrl|Q[0]                                  ; reg16:PR3_newd2|Q[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.385      ; 1.144      ;
; 0.616 ; reg16:PR3_pc|Q[9]                                    ; reg16:PR4_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.815      ;
; 0.616 ; reg16:PR3_pc|Q[5]                                    ; reg16:PR4_pc|Q[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.815      ;
; 0.617 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.815      ;
; 0.618 ; reg16:PR0_pc|Q[13]                                   ; reg16:PR1_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.816      ;
; 0.619 ; reg16:PR0_pc|Q[9]                                    ; reg16:PR1_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.817      ;
; 0.637 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.836      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                      ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.059 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.001      ;
; -8.031 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.973      ;
; -7.985 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 8.934      ;
; -7.971 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.913      ;
; -7.967 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 8.916      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.962 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.904      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.934 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.876      ;
; -7.924 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.866      ;
; -7.897 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 8.846      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.874 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.816      ;
; -7.860 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 8.809      ;
; -7.854 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.796      ;
; -7.833 ; reg16:PR3_ctrl|Q[2] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.775      ;
; -7.833 ; reg16:PR4_ctrl|Q[2] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.775      ;
; -7.832 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.774      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.827 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.769      ;
; -7.817 ; reg3:PR2_rfa1|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.759      ;
; -7.813 ; reg3:PR3_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.755      ;
; -7.790 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 8.739      ;
; -7.780 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.265      ; 9.040      ;
; -7.769 ; reg16:PR4_ctrl|Q[2] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 8.718      ;
; -7.766 ; reg3:PR2_rfa1|Q[0]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 8.715      ;
; -7.764 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 8.713      ;
; -7.759 ; reg16:PR3_ctrl|Q[2] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 8.708      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.757 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.699      ;
; -7.752 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.265      ; 9.012      ;
; -7.739 ; reg3:PR3_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.046     ; 8.688      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
; -7.736 ; reg16:PR3_ctrl|Q[2] ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.053     ; 8.678      ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 1.038 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.090 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.406      ; 1.640      ;
; 1.351 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.549      ;
; 1.418 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.608      ;
; 1.568 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.767      ;
; 1.568 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.767      ;
; 1.568 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.767      ;
; 1.568 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.767      ;
; 1.568 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.767      ;
; 1.568 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.767      ;
; 1.568 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.767      ;
; 1.568 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.767      ;
; 1.568 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.767      ;
; 1.568 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.577 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.767      ;
; 1.619 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.406      ; 2.169      ;
; 1.870 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.068      ;
; 1.942 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.132      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.160 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.359      ;
; 2.181 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.380      ;
; 2.181 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.380      ;
; 2.181 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.380      ;
; 2.181 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.380      ;
; 2.181 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.380      ;
; 2.181 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.380      ;
; 2.181 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.380      ;
; 2.181 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.380      ;
; 2.181 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.380      ;
; 2.181 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.380      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.205 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.404      ;
; 2.233 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.406      ; 2.783      ;
; 2.390 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.406      ; 2.940      ;
; 2.424 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.622      ;
; 2.424 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.622      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.451 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.641      ;
; 2.453 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.406      ; 3.003      ;
; 2.466 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.664      ;
; 2.466 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.664      ;
; 2.495 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 2.693      ;
; 2.506 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.705      ;
; 2.506 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.705      ;
; 2.506 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.705      ;
; 2.506 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.705      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.873 ; -655.390          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.157 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -4.803 ; -132.624             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.640 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -549.134                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                   ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.873 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 6.013      ;
; -4.863 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 6.003      ;
; -4.840 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.986      ;
; -4.834 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.980      ;
; -4.830 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.976      ;
; -4.824 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.970      ;
; -4.804 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.944      ;
; -4.797 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.937      ;
; -4.795 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.935      ;
; -4.795 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.935      ;
; -4.793 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.939      ;
; -4.792 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.932      ;
; -4.790 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.930      ;
; -4.789 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.917      ;
; -4.787 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.927      ;
; -4.785 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.925      ;
; -4.783 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.929      ;
; -4.783 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.929      ;
; -4.782 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.922      ;
; -4.780 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.920      ;
; -4.779 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.907      ;
; -4.775 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.913      ;
; -4.773 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.919      ;
; -4.771 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.917      ;
; -4.765 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.911      ;
; -4.765 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.903      ;
; -4.762 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.908      ;
; -4.756 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.902      ;
; -4.747 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.887      ;
; -4.744 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.884      ;
; -4.728 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.868      ;
; -4.728 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.868      ;
; -4.726 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.866      ;
; -4.724 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.870      ;
; -4.723 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.863      ;
; -4.721 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.861      ;
; -4.720 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.848      ;
; -4.719 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.859      ;
; -4.717 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.857      ;
; -4.715 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.861      ;
; -4.714 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.860      ;
; -4.714 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.854      ;
; -4.714 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.860      ;
; -4.712 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.852      ;
; -4.711 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.857      ;
; -4.711 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.839      ;
; -4.708 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.854      ;
; -4.706 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.852      ;
; -4.706 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.844      ;
; -4.705 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.851      ;
; -4.705 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.851      ;
; -4.697 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.835      ;
; -4.696 ; reg3:PR2_rfa2|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.842      ;
; -4.695 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.841      ;
; -4.690 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.830      ;
; -4.689 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.835      ;
; -4.681 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.821      ;
; -4.671 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.811      ;
; -4.669 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.809      ;
; -4.668 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.808      ;
; -4.667 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.813      ;
; -4.666 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.806      ;
; -4.666 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.806      ;
; -4.664 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.810      ;
; -4.664 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.804      ;
; -4.663 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.803      ;
; -4.663 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.791      ;
; -4.661 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.801      ;
; -4.660 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.788      ;
; -4.657 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.803      ;
; -4.657 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.803      ;
; -4.657 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.797      ;
; -4.654 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.800      ;
; -4.652 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.792      ;
; -4.651 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.797      ;
; -4.650 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.790      ;
; -4.649 ; reg3:PR3_rfa3|Q[2]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.787      ;
; -4.648 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.794      ;
; -4.648 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.794      ;
; -4.647 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.787      ;
; -4.646 ; reg16:PR4_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.784      ;
; -4.645 ; reg3:PR2_rfa2|Q[0]  ; stage0:stage0_0|reg16:PC|Q[4]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.785      ;
; -4.645 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.785      ;
; -4.644 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[15] ; clk          ; clk         ; 1.000        ; 0.141      ; 5.772      ;
; -4.642 ; reg16:PR3_ctrl|Q[2] ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.788      ;
; -4.638 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[0]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.784      ;
; -4.637 ; reg3:PR3_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.783      ;
; -4.630 ; reg3:PR2_rfa2|Q[2]  ; stage0:stage0_0|reg16:PC|Q[14] ; clk          ; clk         ; 1.000        ; 0.151      ; 5.768      ;
; -4.628 ; reg3:PR4_rfa3|Q[1]  ; stage0:stage0_0|reg16:PC|Q[3]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.774      ;
; -4.624 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.770      ;
; -4.618 ; reg3:PR2_rfa1|Q[0]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.764      ;
; -4.616 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[11] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.758      ;
; -4.615 ; reg3:PR4_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[13] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.757      ;
; -4.614 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[9]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.754      ;
; -4.612 ; reg3:PR2_rfa2|Q[0]  ; stage0:stage0_0|reg16:PC|Q[2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 5.758      ;
; -4.612 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[5]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.752      ;
; -4.610 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[12] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.756      ;
; -4.609 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[7]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.749      ;
; -4.607 ; reg3:PR3_rfa3|Q[0]  ; stage0:stage0_0|reg16:PC|Q[6]  ; clk          ; clk         ; 1.000        ; 0.153      ; 5.747      ;
; -4.606 ; reg3:PR2_rfa2|Q[0]  ; stage0:stage0_0|reg16:PC|Q[10] ; clk          ; clk         ; 1.000        ; 0.159      ; 5.752      ;
+--------+---------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.157 ; reg16:PR3_newd2|Q[9]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.481      ;
; 0.164 ; reg16:PR3_newd2|Q[0]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.488      ;
; 0.186 ; reg1:zero_flag|Q                                     ; reg1:zero_flag|Q                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; reg1:carry_flag|Q                                    ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg8:PR0_mux|Q[1]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg8:PR0_mux|Q[2]                                    ; reg8:PR0_mux|Q[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; reg16:PR0_pc|Q[6]                                    ; reg16:PR1_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[9]  ; reg16:PR4_memdout|Q[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; reg16:PR2_LS7|Q[14]                                  ; reg16:PR3_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; reg16:PR3_aluout|Q[10]                               ; reg16:PR4_aluout|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.205 ; reg16:PR1_pc|Q[12]                                   ; reg16:PR2_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.212 ; reg16:PR2_ctrl|Q[11]                                 ; reg16:PR3_aluout|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.332      ;
; 0.217 ; reg8:PR0_mux|Q[0]                                    ; reg8:PR0_mux|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.220 ; reg8:PR0_mux|Q[0]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.252 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[10] ; reg16:PR4_memdout|Q[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.259 ; reg16:PR0_pc|Q[8]                                    ; reg16:PR1_pc|Q[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.378      ;
; 0.263 ; reg16:PR0_instr|Q[0]                                 ; reg16:PR1_LS7|Q[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.266 ; reg16:PR0_instr|Q[3]                                 ; reg16:PR1_instr|Q[3]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; reg16:PR0_pc|Q[15]                                   ; reg16:PR1_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.386      ;
; 0.267 ; reg16:PR3_LS7|Q[11]                                  ; reg16:PR3_newd2|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.245      ; 0.596      ;
; 0.268 ; reg16:PR0_instr|Q[9]                                 ; reg16:PR1_instr|Q[9]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; reg16:PR0_pc|Q[10]                                   ; reg16:PR1_pc|Q[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; reg16:PR2_pc|Q[14]                                   ; reg16:PR3_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; reg16:PR0_instr|Q[11]                                ; reg16:PR1_instr|Q[11]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; reg16:PR0_instr|Q[10]                                ; reg16:PR1_instr|Q[10]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; reg16:PR0_pc|Q[4]                                    ; reg16:PR1_pc|Q[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; reg16:PR3_LS7|Q[8]                                   ; reg16:PR4_LS7|Q[8]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; reg16:PR0_instr|Q[4]                                 ; reg16:PR1_instr|Q[4]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; reg16:PR3_LS7|Q[14]                                  ; reg16:PR4_LS7|Q[14]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; reg8:PR0_mux|Q[1]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; reg16:PR3_pc|Q[14]                                   ; reg16:PR4_pc|Q[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; reg3:PR3_rfa3|Q[0]                                   ; reg3:PR4_rfa3|Q[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; reg16:PR1_instr|Q[6]                                 ; reg16:PR2_LS7|Q[13]                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.274 ; reg16:PR0_pc|Q[12]                                   ; reg16:PR1_pc|Q[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.395      ;
; 0.274 ; reg16:PR3_LS7|Q[15]                                  ; reg16:PR4_LS7|Q[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.275 ; reg16:PR3_newd2|Q[4]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[17]                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.396      ;
; 0.275 ; reg16:PR3_newd2|Q[2]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[13]                                                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.403      ;
; 0.276 ; reg3:PR3_rfa3|Q[2]                                   ; reg3:PR4_rfa3|Q[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.276 ; reg16:PR2_pc|Q[15]                                   ; reg16:PR3_pc|Q[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.599      ;
; 0.278 ; reg16:PR3_aluout|Q[11]                               ; reg16:PR4_aluout|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.278 ; reg16:PR3_newd2|Q[1]                                 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[11]                                                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.406      ;
; 0.280 ; reg16:PR3_LS7|Q[10]                                  ; reg16:PR4_LS7|Q[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.285 ; reg16:PR3_ctrl|Q[2]                                  ; reg16:PR4_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.405      ;
; 0.286 ; reg3:PR3_rfa3|Q[1]                                   ; reg3:PR4_rfa3|Q[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.406      ;
; 0.290 ; reg16:PR3_newd2|Q[10]                                ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[29]                                                               ; clk          ; clk         ; 0.000        ; 0.229      ; 0.603      ;
; 0.294 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[17] ; reg16:PR4_memdout|Q[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[39] ; reg16:PR4_memdout|Q[15]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[38] ; reg16:PR4_memdout|Q[14]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[25] ; reg16:PR4_memdout|Q[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.300 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[40] ; reg16:PR4_memdout|Q[15]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[34] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; reg16:PR2_lmloop|Q[15]                               ; reg16:PR2_lmloop|Q[15]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; reg16:PR2_lmloop|Q[13]                               ; reg16:PR2_lmloop|Q[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; reg16:PR2_lmloop|Q[11]                               ; reg16:PR2_lmloop|Q[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; reg16:PR2_lmloop|Q[5]                                ; reg16:PR2_lmloop|Q[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; reg16:PR2_lmloop|Q[3]                                ; reg16:PR2_lmloop|Q[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; reg16:PR2_lmloop|Q[1]                                ; reg16:PR2_lmloop|Q[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; reg16:PR2_lmloop|Q[9]                                ; reg16:PR2_lmloop|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reg16:PR2_lmloop|Q[7]                                ; reg16:PR2_lmloop|Q[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reg16:PR2_lmloop|Q[6]                                ; reg16:PR2_lmloop|Q[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; reg16:PR2_lmloop|Q[14]                               ; reg16:PR2_lmloop|Q[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; reg16:PR2_lmloop|Q[8]                                ; reg16:PR2_lmloop|Q[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; reg16:PR2_lmloop|Q[4]                                ; reg16:PR2_lmloop|Q[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; reg16:PR2_lmloop|Q[2]                                ; reg16:PR2_lmloop|Q[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; reg16:PR2_lmloop|Q[12]                               ; reg16:PR2_lmloop|Q[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; reg16:PR2_lmloop|Q[10]                               ; reg16:PR2_lmloop|Q[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[37] ; reg16:PR4_memdout|Q[14]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[35] ; reg16:PR4_memdout|Q[13]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.316 ; reg16:PR2_lmloop|Q[0]                                ; reg16:PR2_lmloop|Q[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.322 ; reg16:PR3_ctrl|Q[1]                                  ; reg16:PR3_newd2|Q[2]                                                                                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.641      ;
; 0.327 ; reg16:PR2_pc|Q[7]                                    ; reg16:PR3_pc|Q[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.455      ;
; 0.335 ; reg16:PR0_instr|Q[5]                                 ; reg16:PR1_instr|Q[5]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.335 ; reg16:PR2_pc|Q[9]                                    ; reg16:PR3_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.335 ; reg16:PR2_pc|Q[3]                                    ; reg16:PR3_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.336 ; reg16:PR0_pc|Q[3]                                    ; reg16:PR1_pc|Q[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.455      ;
; 0.337 ; reg16:PR2_ctrl|Q[11]                                 ; reg16:PR3_aluout|Q[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.457      ;
; 0.338 ; reg16:PR2_pc|Q[6]                                    ; reg16:PR3_pc|Q[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.466      ;
; 0.340 ; reg16:PR2_ctrl|Q[8]                                  ; reg1:carry_flag|Q                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.342 ; reg16:PR3_newd2|Q[5]                                 ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.671      ;
; 0.343 ; reg16:PR3_pc|Q[5]                                    ; reg16:PR4_pc|Q[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.464      ;
; 0.345 ; reg16:PR0_pc|Q[9]                                    ; reg16:PR1_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
; 0.345 ; reg16:PR0_pc|Q[13]                                   ; reg16:PR1_pc|Q[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
; 0.346 ; reg16:PR3_pc|Q[9]                                    ; reg16:PR4_pc|Q[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.352 ; reg8:PR0_mux|Q[3]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.472      ;
; 0.353 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.357 ; reg8:PR0_mux|Q[2]                                    ; reg3:PR1_pe|Q[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.477      ;
; 0.359 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.479      ;
; 0.361 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.481      ;
; 0.363 ; reg16:PR3_ctrl|Q[0]                                  ; reg16:PR3_newd2|Q[1]                                                                                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.682      ;
; 0.364 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.365 ; stage4:stage4_1|memory:data_mem|RAM~36               ; reg16:PR4_memdout|Q[14]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; reg16:PR3_newd2|Q[13]                                ; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.030      ; 0.500      ;
; 0.367 ; stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[33] ; reg16:PR4_memdout|Q[12]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.368 ; reg16:PR0_instr|Q[15]                                ; reg16:PR1_ctrl|Q[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.369 ; reg16:PR2_LS7|Q[8]                                   ; reg16:PR3_LS7|Q[8]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.373 ; reg16:PR0_pc|Q[1]                                    ; reg16:PR1_pc|Q[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.492      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                      ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.803 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.753      ;
; -4.793 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.743      ;
; -4.759 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.031     ; 5.715      ;
; -4.749 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.031     ; 5.705      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.742 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.692      ;
; -4.734 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.684      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.725 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.675      ;
; -4.690 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.031     ; 5.646      ;
; -4.681 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.031     ; 5.637      ;
; -4.677 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.627      ;
; -4.674 ; reg16:PR4_ctrl|Q[2] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.624      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.673 ; reg3:PR3_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.623      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.664 ; reg3:PR4_rfa3|Q[1]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.614      ;
; -4.658 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.608      ;
; -4.633 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.031     ; 5.589      ;
; -4.630 ; reg16:PR4_ctrl|Q[2] ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.031     ; 5.586      ;
; -4.629 ; reg3:PR4_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.771      ;
; -4.620 ; reg3:PR3_rfa3|Q[0]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.570      ;
; -4.619 ; reg3:PR2_rfa2|Q[1]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; 0.155      ; 5.761      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.616 ; reg3:PR3_rfa3|Q[2]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.566      ;
; -4.614 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.031     ; 5.570      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.613 ; reg16:PR4_ctrl|Q[2] ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.563      ;
; -4.611 ; reg16:PR3_ctrl|Q[2] ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.561      ;
; -4.597 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.547      ;
; -4.597 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.547      ;
; -4.597 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.547      ;
; -4.597 ; reg3:PR2_rfa2|Q[2]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 5.547      ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.640 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.640 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.640 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.640 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.640 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.640 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.640 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.640 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.640 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.640 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.663 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.997      ;
; 0.824 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.944      ;
; 0.866 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.030      ; 0.980      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.953 ; reg16:PR2_ctrl|Q[3]  ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.067      ;
; 0.972 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.092      ;
; 0.972 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.092      ;
; 0.972 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.092      ;
; 0.972 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.092      ;
; 0.972 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.092      ;
; 0.972 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.092      ;
; 0.972 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.092      ;
; 0.972 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.092      ;
; 0.972 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.092      ;
; 0.972 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.092      ;
; 1.000 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.250      ; 1.334      ;
; 1.161 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.281      ;
; 1.203 ; reg16:PR2_ctrl|Q[6]  ; reg16:PR2_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.317      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.305 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.424      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.326 ; reg3:PR4_rfa3|Q[2]   ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.445      ;
; 1.338 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.458      ;
; 1.338 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.458      ;
; 1.338 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.458      ;
; 1.338 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.458      ;
; 1.338 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.458      ;
; 1.338 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.458      ;
; 1.338 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.458      ;
; 1.338 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.458      ;
; 1.338 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.458      ;
; 1.338 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.458      ;
; 1.361 ; reg16:PR2_ctrl|Q[11] ; reg16:PR2_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.250      ; 1.695      ;
; 1.488 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.250      ; 1.822      ;
; 1.489 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR3_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.609      ;
; 1.489 ; reg3:PR4_rfa3|Q[1]   ; reg16:PR4_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.609      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[15] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.503 ; reg3:PR4_rfa3|Q[0]   ; reg16:PR1_ctrl|Q[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.622      ;
; 1.504 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[3]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.618      ;
; 1.504 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[7]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.618      ;
; 1.504 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[9]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.618      ;
; 1.504 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[2]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.618      ;
; 1.504 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[5]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.618      ;
; 1.504 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[0]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.618      ;
; 1.504 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[1]  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.618      ;
; 1.504 ; reg16:PR2_ctrl|Q[11] ; reg16:PR1_ctrl|Q[10] ; clk          ; clk         ; 0.000        ; 0.030      ; 1.618      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.090    ; 0.157 ; -9.069   ; 0.640   ; -3.000              ;
;  clk             ; -9.090    ; 0.157 ; -9.069   ; 0.640   ; -3.000              ;
; Design-wide TNS  ; -1446.107 ; 0.0   ; -253.828 ; 0.0     ; -549.134            ;
;  clk             ; -1446.107 ; 0.000 ; -253.828 ; 0.000   ; -549.134            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 877931   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 877931   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 345382   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 345382   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 457   ; 457  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Thu Nov 29 18:01:20 2018
Info: Command: quartus_sta pipeline_risc -c pipeline_risc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipeline_risc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.090
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.090           -1446.107 clk 
Info (332146): Worst-case hold slack is 0.321
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.321               0.000 clk 
Info (332146): Worst-case recovery slack is -9.069
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.069            -253.828 clk 
Info (332146): Worst-case removal slack is 1.162
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.162               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -521.696 clk 
Info (332114): Report Metastability: Found 11 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.059
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.059           -1251.774 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332146): Worst-case recovery slack is -8.059
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.059            -224.674 clk 
Info (332146): Worst-case removal slack is 1.038
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.038               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -521.696 clk 
Info (332114): Report Metastability: Found 11 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.873
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.873            -655.390 clk 
Info (332146): Worst-case hold slack is 0.157
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.157               0.000 clk 
Info (332146): Worst-case recovery slack is -4.803
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.803            -132.624 clk 
Info (332146): Worst-case removal slack is 0.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.640               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -549.134 clk 
Info (332114): Report Metastability: Found 11 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1106 megabytes
    Info: Processing ended: Thu Nov 29 18:01:22 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


