Fitter report for UNIT_FINAL
Thu Nov 23 08:11:21 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Fitter Messages
 25. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Thu Nov 23 08:11:21 2023            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; UNIT_FINAL                                       ;
; Top-level Entity Name     ; UNIT_FINAL                                       ;
; Family                    ; MAX II                                           ;
; Device                    ; EPM1270T144I5                                    ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 1,014 / 1,270 ( 80 % )                           ;
; Total pins                ; 33 / 116 ( 28 % )                                ;
; Total virtual pins        ; 0                                                ;
; UFM blocks                ; 0 / 1 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM1270T144I5                  ;                                ;
; Minimum Core Junction Temperature                                          ; -40                            ;                                ;
; Maximum Core Junction Temperature                                          ; 100                            ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 7.50        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ;  50.0%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/temp/hff/GR202300909/7820H182_111020_1/UNIT_FINAL.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,014 / 1,270 ( 80 % ) ;
;     -- Combinational with no register       ; 502                    ;
;     -- Register only                        ; 64                     ;
;     -- Combinational with a register        ; 448                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 320                    ;
;     -- 3 input functions                    ; 289                    ;
;     -- 2 input functions                    ; 313                    ;
;     -- 1 input functions                    ; 27                     ;
;     -- 0 input functions                    ; 1                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 692                    ;
;     -- arithmetic mode                      ; 322                    ;
;     -- qfbk mode                            ; 61                     ;
;     -- register cascade mode                ; 0                      ;
;     -- synchronous clear/load mode          ; 331                    ;
;     -- asynchronous clear/load mode         ; 46                     ;
;                                             ;                        ;
; Total registers                             ; 512 / 1,270 ( 40 % )   ;
; Total LABs                                  ; 116 / 127 ( 91 % )     ;
; Logic elements in carry chains              ; 348                    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 33 / 116 ( 28 % )      ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )         ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; Global clocks                               ; 4 / 4 ( 100 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 28% / 30% / 26%        ;
; Peak interconnect usage (total/H/V)         ; 41% / 45% / 37%        ;
; Maximum fan-out                             ; 512                    ;
; Highest non-global fan-out                  ; 47                     ;
; Total fan-out                               ; 4248                   ;
; Average fan-out                             ; 4.06                   ;
+---------------------------------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                   ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; TEM   ; 97    ; 3        ; 17           ; 6            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ad_in ; 91    ; 3        ; 17           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; clk   ; 20    ; 1        ; 0            ; 7            ; 6           ; 512                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; col1  ; 130   ; 2        ; 8            ; 11           ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; col2  ; 129   ; 2        ; 8            ; 11           ; 0           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; col3  ; 132   ; 2        ; 7            ; 11           ; 0           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; col4  ; 131   ; 2        ; 8            ; 11           ; 2           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; db    ; 105   ; 3        ; 17           ; 8            ; 0           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ov    ; 108   ; 3        ; 17           ; 10           ; 4           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; rcvd  ; 50    ; 4        ; 7            ; 3            ; 1           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; tr1   ; 134   ; 2        ; 7            ; 11           ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; tr2   ; 133   ; 2        ; 7            ; 11           ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; tr3   ; 138   ; 2        ; 5            ; 11           ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; tr4   ; 137   ; 2        ; 6            ; 11           ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; uv    ; 102   ; 3        ; 17           ; 7            ; 0           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; K_1   ; 113   ; 2        ; 13           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_2   ; 109   ; 2        ; 16           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_3   ; 122   ; 2        ; 10           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; K_4   ; 118   ; 2        ; 11           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_5   ; 125   ; 2        ; 9            ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED1  ; 37    ; 4        ; 1            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED10 ; 48    ; 4        ; 7            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED2  ; 38    ; 4        ; 2            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED3  ; 39    ; 4        ; 2            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED4  ; 40    ; 4        ; 3            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED5  ; 41    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED6  ; 42    ; 4        ; 4            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED7  ; 43    ; 4        ; 5            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED8  ; 44    ; 4        ; 5            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED9  ; 45    ; 4        ; 6            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; adclk ; 94    ; 3        ; 17           ; 6            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cs_n  ; 88    ; 3        ; 17           ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; sent  ; 53    ; 4        ; 8            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 1 / 26 ( 4 % )   ; 3.3V          ; --           ;
; 2        ; 13 / 30 ( 43 % ) ; 3.3V          ; --           ;
; 3        ; 7 / 30 ( 23 % )  ; 3.3V          ; --           ;
; 4        ; 12 / 30 ( 40 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 9          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 10         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 20         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 21         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 22         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 23         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 24         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 25         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 28         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 29         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 30         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 31         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 44         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 47         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; LED1           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 57         ; 4        ; LED2           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 60         ; 4        ; LED3           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 62         ; 4        ; LED4           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 63         ; 4        ; LED5           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 67         ; 4        ; LED6           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 68         ; 4        ; LED7           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 69         ; 4        ; LED8           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 74         ; 4        ; LED9           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; LED10          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 49       ; 76         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 77         ; 4        ; rcvd           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 78         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 79         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 80         ; 4        ; sent           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 85         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 95         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 101        ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 104        ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 111        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 113        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 118        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 122        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 79       ; 123        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 124        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 127        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 130        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 131        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 132        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 133        ; 3        ; cs_n           ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 134        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; ad_in          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 137        ; 3        ; adclk          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ; 138        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 96       ; 139        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 140        ; 3        ; TEM            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ; 141        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 102      ; 146        ; 3        ; uv             ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 103      ; 147        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 151        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 152        ; 3        ; db             ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 154        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; ov             ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ; 164        ; 2        ; K_2            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 165        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 171        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 174        ; 2        ; K_1            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 177        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 181        ; 2        ; K_4            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 182        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 183        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 184        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 185        ; 2        ; K_3            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 186        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 187        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 188        ; 2        ; K_5            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; col2           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 130      ; 191        ; 2        ; col1           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 131      ; 192        ; 2        ; col4           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 132      ; 193        ; 2        ; col3           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 194        ; 2        ; tr2            ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 195        ; 2        ; tr1            ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; tr4            ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 200        ; 2        ; tr3            ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 139      ; 201        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 204        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 215        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                       ;
+-----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------+--------------+
; Compilation Hierarchy Node  ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                       ; Library Name ;
+-----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------+--------------+
; |UNIT_FINAL                 ; 1014 (91)   ; 512          ; 0          ; 33   ; 0            ; 502 (31)     ; 64 (0)            ; 448 (60)         ; 348 (50)        ; 61 (0)     ; |UNIT_FINAL                                               ; work         ;
;    |ad:ad|                  ; 63 (63)     ; 45           ; 0          ; 0    ; 0            ; 18 (18)      ; 22 (22)           ; 23 (23)          ; 11 (11)         ; 0 (0)      ; |UNIT_FINAL|ad:ad                                         ; work         ;
;    |pwm_down:pwm_down|      ; 610 (0)     ; 281          ; 0          ; 0    ; 0            ; 329 (0)      ; 41 (0)            ; 240 (0)          ; 270 (0)         ; 43 (0)     ; |UNIT_FINAL|pwm_down:pwm_down                             ; work         ;
;       |PWM:PWM|             ; 318 (318)   ; 75           ; 0          ; 0    ; 0            ; 243 (243)    ; 0 (0)             ; 75 (75)          ; 194 (194)       ; 0 (0)      ; |UNIT_FINAL|pwm_down:pwm_down|PWM:PWM                     ; work         ;
;       |down_deal:down_deal| ; 213 (213)   ; 151          ; 0          ; 0    ; 0            ; 62 (62)      ; 35 (35)           ; 116 (116)        ; 48 (48)         ; 43 (43)    ; |UNIT_FINAL|pwm_down:pwm_down|down_deal:down_deal         ; work         ;
;       |rcvr:rcvr|           ; 79 (79)     ; 55           ; 0          ; 0    ; 0            ; 24 (24)      ; 6 (6)             ; 49 (49)          ; 28 (28)         ; 0 (0)      ; |UNIT_FINAL|pwm_down:pwm_down|rcvr:rcvr                   ; work         ;
;    |pwm_up:pwm_up|          ; 250 (0)     ; 126          ; 0          ; 0    ; 0            ; 124 (0)      ; 1 (0)             ; 125 (0)          ; 17 (0)          ; 18 (0)     ; |UNIT_FINAL|pwm_up:pwm_up                                 ; work         ;
;       |send:send|           ; 107 (107)   ; 57           ; 0          ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 57 (57)          ; 7 (7)           ; 10 (10)    ; |UNIT_FINAL|pwm_up:pwm_up|send:send                       ; work         ;
;       |sign_deal:sign_deal| ; 127 (61)    ; 60           ; 0          ; 0    ; 0            ; 67 (41)      ; 0 (0)             ; 60 (20)          ; 10 (10)         ; 8 (8)      ; |UNIT_FINAL|pwm_up:pwm_up|sign_deal:sign_deal             ; work         ;
;          |alarm:db_f|       ; 12 (12)     ; 5            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |UNIT_FINAL|pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f  ; work         ;
;          |alarm:uv_f|       ; 12 (12)     ; 5            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |UNIT_FINAL|pwm_up:pwm_up|sign_deal:sign_deal|alarm:uv_f  ; work         ;
;          |error:TEM_f|      ; 7 (7)       ; 5            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |UNIT_FINAL|pwm_up:pwm_up|sign_deal:sign_deal|error:TEM_f ; work         ;
;          |error:ov_f|       ; 7 (7)       ; 5            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |UNIT_FINAL|pwm_up:pwm_up|sign_deal:sign_deal|error:ov_f  ; work         ;
;          |error:t1|         ; 7 (7)       ; 5            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |UNIT_FINAL|pwm_up:pwm_up|sign_deal:sign_deal|error:t1    ; work         ;
;          |error:t2|         ; 7 (7)       ; 5            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |UNIT_FINAL|pwm_up:pwm_up|sign_deal:sign_deal|error:t2    ; work         ;
;          |error:t3|         ; 7 (7)       ; 5            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |UNIT_FINAL|pwm_up:pwm_up|sign_deal:sign_deal|error:t3    ; work         ;
;          |error:t4|         ; 7 (7)       ; 5            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |UNIT_FINAL|pwm_up:pwm_up|sign_deal:sign_deal|error:t4    ; work         ;
;       |up_sign:up_sign|     ; 16 (16)     ; 9            ; 0          ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |UNIT_FINAL|pwm_up:pwm_up|up_sign:up_sign                 ; work         ;
+-----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------+
; Delay Chain Summary              ;
+-------+----------+---------------+
; Name  ; Pin Type ; Pad to Core 0 ;
+-------+----------+---------------+
; clk   ; Input    ; (0)           ;
; col2  ; Input    ; (1)           ;
; col4  ; Input    ; (1)           ;
; col1  ; Input    ; (1)           ;
; col3  ; Input    ; (1)           ;
; ov    ; Input    ; (1)           ;
; uv    ; Input    ; (1)           ;
; TEM   ; Input    ; (1)           ;
; tr1   ; Input    ; (1)           ;
; tr3   ; Input    ; (1)           ;
; tr4   ; Input    ; (1)           ;
; tr2   ; Input    ; (1)           ;
; rcvd  ; Input    ; (1)           ;
; db    ; Input    ; (1)           ;
; ad_in ; Input    ; (1)           ;
; adclk ; Output   ; --            ;
; cs_n  ; Output   ; --            ;
; K_1   ; Output   ; --            ;
; K_2   ; Output   ; --            ;
; K_3   ; Output   ; --            ;
; K_4   ; Output   ; --            ;
; K_5   ; Output   ; --            ;
; sent  ; Output   ; --            ;
; LED1  ; Output   ; --            ;
; LED2  ; Output   ; --            ;
; LED3  ; Output   ; --            ;
; LED4  ; Output   ; --            ;
; LED5  ; Output   ; --            ;
; LED6  ; Output   ; --            ;
; LED7  ; Output   ; --            ;
; LED8  ; Output   ; --            ;
; LED9  ; Output   ; --            ;
; LED10 ; Output   ; --            ;
+-------+----------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Name                                                 ; Location      ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+
; LessThan0~3                                          ; LC_X15_Y4_N9  ; 24      ; Sync. load                              ; no     ; --                   ; --               ;
; LessThan4~6                                          ; LC_X15_Y2_N8  ; 47      ; Sync. load                              ; no     ; --                   ; --               ;
; ad:ad|ad_count[4]~2                                  ; LC_X13_Y5_N5  ; 5       ; Sync. load                              ; no     ; --                   ; --               ;
; ad:ad|ad_count[4]~3                                  ; LC_X13_Y5_N7  ; 5       ; Clock enable                            ; no     ; --                   ; --               ;
; ad:ad|clk_div[0]~13                                  ; LC_X13_Y5_N9  ; 6       ; Sync. clear                             ; no     ; --                   ; --               ;
; ad:ad|cs_n                                           ; LC_X14_Y7_N2  ; 22      ; Clock enable                            ; no     ; --                   ; --               ;
; ad:ad|rsr[15]~1                                      ; LC_X13_Y5_N8  ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; clk                                                  ; PIN_20        ; 512     ; Clock                                   ; yes    ; Global Clock         ; GCLK1            ;
; pwm_down:pwm_down|PWM:PWM|K_4~0                      ; LC_X10_Y10_N9 ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|PWM:PWM|PA1                        ; LC_X2_Y10_N9  ; 12      ; Sync. load                              ; no     ; --                   ; --               ;
; pwm_down:pwm_down|PWM:PWM|PA2                        ; LC_X6_Y9_N9   ; 12      ; Sync. load                              ; no     ; --                   ; --               ;
; pwm_down:pwm_down|PWM:PWM|always6~12                 ; LC_X10_Y10_N3 ; 5       ; Sync. load                              ; no     ; --                   ; --               ;
; pwm_down:pwm_down|PWM:PWM|bypass[0]~33               ; LC_X11_Y8_N5  ; 16      ; Sync. load                              ; no     ; --                   ; --               ;
; pwm_down:pwm_down|PWM:PWM|check_data[6]~36           ; LC_X14_Y9_N1  ; 16      ; Sync. load                              ; no     ; --                   ; --               ;
; pwm_down:pwm_down|PWM:PWM|d_data1[9]~20              ; LC_X8_Y4_N4   ; 10      ; Sync. clear                             ; no     ; --                   ; --               ;
; pwm_down:pwm_down|PWM:PWM|d_data2[9]~20              ; LC_X16_Y8_N0  ; 10      ; Sync. clear                             ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|Equal4~0       ; LC_X12_Y3_N5  ; 4       ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|always1~1      ; LC_X7_Y5_N4   ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|cmd_data[0]~0  ; LC_X5_Y5_N8   ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[1]~24      ; LC_X11_Y5_N8  ; 16      ; Sync. load                              ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[15]~4 ; LC_X4_Y7_N4   ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|pose[13]~32    ; LC_X3_Y9_N0   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|pose[13]~33    ; LC_X5_Y4_N1   ; 32      ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[15]~0 ; LC_X3_Y6_N0   ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1[16]~2     ; LC_X4_Y6_N9   ; 20      ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|rsr2[12]~0     ; LC_X4_Y6_N0   ; 20      ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|rst            ; LC_X12_Y3_N7  ; 36      ; Async. clear, Clock enable, Sync. clear ; yes    ; Global Clock         ; GCLK2            ;
; pwm_down:pwm_down|down_deal:down_deal|start~3        ; LC_X8_Y5_N3   ; 2       ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|down_deal:down_deal|syn            ; LC_X2_Y7_N5   ; 21      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; pwm_down:pwm_down|rcvr:rcvr|clk1x_en                 ; LC_X12_Y3_N3  ; 33      ; Async. clear                            ; yes    ; Global Clock         ; GCLK3            ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[19]~0                ; LC_X9_Y4_N8   ; 20      ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_down:pwm_down|rcvr:rcvr|tt[14]~50                ; LC_X15_Y1_N8  ; 24      ; Sync. load                              ; no     ; --                   ; --               ;
; pwm_up:pwm_up|send:send|Equal7~0                     ; LC_X7_Y8_N6   ; 7       ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_up:pwm_up|send:send|clk1x_en                     ; LC_X12_Y3_N9  ; 22      ; Async. clear, Sync. clear               ; yes    ; Global Clock         ; GCLK0            ;
; pwm_up:pwm_up|send:send|rsr[18]~1                    ; LC_X10_Y7_N8  ; 18      ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_up:pwm_up|send:send|tsr[20]~1                    ; LC_X9_Y8_N7   ; 20      ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count2[3]~2   ; LC_X2_Y7_N8   ; 3       ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_up:pwm_up|sign_deal:sign_deal|ready              ; LC_X6_Y8_N9   ; 16      ; Clock enable                            ; no     ; --                   ; --               ;
; pwm_up:pwm_up|up_sign:up_sign|fault_en               ; LC_X11_Y8_N9  ; 23      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ;
; pwm_up:pwm_up|up_sign:up_sign|fre_en                 ; LC_X13_Y7_N2  ; 23      ; Sync. load                              ; no     ; --                   ; --               ;
; tri_200us[3]~32                                      ; LC_X14_Y6_N8  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ;
; tri_count[13]~28                                     ; LC_X15_Y6_N3  ; 14      ; Clock enable                            ; no     ; --                   ; --               ;
+------------------------------------------------------+---------------+---------+-----------------------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                  ;
+-------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                      ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------+--------------+---------+----------------------+------------------+
; clk                                       ; PIN_20       ; 512     ; Global Clock         ; GCLK1            ;
; pwm_down:pwm_down|down_deal:down_deal|rst ; LC_X12_Y3_N7 ; 36      ; Global Clock         ; GCLK2            ;
; pwm_down:pwm_down|rcvr:rcvr|clk1x_en      ; LC_X12_Y3_N3 ; 33      ; Global Clock         ; GCLK3            ;
; pwm_up:pwm_up|send:send|clk1x_en          ; LC_X12_Y3_N9 ; 22      ; Global Clock         ; GCLK0            ;
+-------------------------------------------+--------------+---------+----------------------+------------------+


+------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                        ;
+--------------------------------------------------------------+---------+
; Name                                                         ; Fan-Out ;
+--------------------------------------------------------------+---------+
; LessThan4~6                                                  ; 47      ;
; ~GND                                                         ; 44      ;
; pwm_down:pwm_down|down_deal:down_deal|pose[13]~33            ; 32      ;
; pwm_down:pwm_down|down_deal:down_deal|always2~1              ; 29      ;
; pwm_down:pwm_down|down_deal:down_deal|start                  ; 29      ;
; pwm_down:pwm_down|rcvr:rcvr|tt[14]~50                        ; 24      ;
; LessThan0~3                                                  ; 24      ;
; pwm_up:pwm_up|send:send|en                                   ; 24      ;
; pwm_up:pwm_up|up_sign:up_sign|fault_en                       ; 23      ;
; pwm_up:pwm_up|up_sign:up_sign|fre_en                         ; 23      ;
; pwm_up:pwm_up|up_sign:up_sign|state_en                       ; 22      ;
; ad:ad|cs_n                                                   ; 22      ;
; pwm_down:pwm_down|down_deal:down_deal|syn                    ; 21      ;
; pwm_down:pwm_down|down_deal:down_deal|rsr2[12]~0             ; 20      ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1[16]~2             ; 20      ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[19]~0                        ; 20      ;
; pwm_up:pwm_up|send:send|tsr[20]~1                            ; 20      ;
; pwm_up:pwm_up|send:send|rsr[18]~1                            ; 18      ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~0            ; 17      ;
; pwm_up:pwm_up|send:send|no_bits_sent[5]                      ; 17      ;
; pwm_down:pwm_down|down_deal:down_deal|check                  ; 17      ;
; ad:ad|rsr[15]~1                                              ; 16      ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[1]~24              ; 16      ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[12]~0                     ; 16      ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[15]~4         ; 16      ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[15]~0         ; 16      ;
; pwm_down:pwm_down|down_deal:down_deal|cmd_data[0]~0          ; 16      ;
; pwm_up:pwm_up|sign_deal:sign_deal|ready                      ; 16      ;
; pwm_down:pwm_down|down_deal:down_deal|pose[13]~32            ; 16      ;
; pwm_down:pwm_down|PWM:PWM|check_data[6]~36                   ; 16      ;
; pwm_down:pwm_down|PWM:PWM|bypass[0]~33                       ; 16      ;
; tri_200us[3]~32                                              ; 16      ;
; rcvd                                                         ; 15      ;
; pwm_up:pwm_up|send:send|no_bits_sent[6]                      ; 15      ;
; tri_count[13]~28                                             ; 14      ;
; pwm_up:pwm_up|send:send|no_bits_sent[7]                      ; 14      ;
; pwm_up:pwm_up|send:send|no_bits_sent[3]                      ; 14      ;
; pwm_up:pwm_up|send:send|no_bits_sent[4]                      ; 13      ;
; pwm_up:pwm_up|send:send|no_bits_sent[2]                      ; 13      ;
; pwm_down:pwm_down|PWM:PWM|d_data2[9]                         ; 13      ;
; pwm_down:pwm_down|PWM:PWM|d_data1[9]                         ; 13      ;
; pwm_down:pwm_down|PWM:PWM|PA2                                ; 12      ;
; pwm_down:pwm_down|PWM:PWM|PA1                                ; 12      ;
; pwm_up:pwm_up|send:send|no_bits_sent[1]                      ; 12      ;
; pwm_up:pwm_up|sign_deal:sign_deal|LessThan2~1                ; 11      ;
; pwm_up:pwm_up|send:send|no_bits_sent[0]                      ; 11      ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|count[3]        ; 10      ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:uv_f|count[3]        ; 10      ;
; pwm_down:pwm_down|PWM:PWM|d_data2[9]~20                      ; 10      ;
; pwm_down:pwm_down|PWM:PWM|LessThan7~1                        ; 10      ;
; pwm_down:pwm_down|PWM:PWM|d_data1[9]~20                      ; 10      ;
; pwm_down:pwm_down|PWM:PWM|LessThan6~1                        ; 10      ;
; pwm_down:pwm_down|PWM:PWM|check_data[13]                     ; 10      ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[2]                        ; 9       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[3]                        ; 9       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[1]                        ; 9       ;
; pwm_down:pwm_down|PWM:PWM|check_data[10]                     ; 9       ;
; pwm_down:pwm_down|PWM:PWM|check_data[9]                      ; 9       ;
; pwm_down:pwm_down|PWM:PWM|check_data[8]                      ; 9       ;
; pwm_down:pwm_down|PWM:PWM|check_data[5]                      ; 9       ;
; LED1~reg0COMBOUT                                             ; 9       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|count[0]        ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[15]                       ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[14]                       ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[12]                       ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[13]                       ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[8]                        ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[9]                        ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[11]                       ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[10]                       ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[6]                        ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[7]                        ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[4]                        ; 8       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[5]                        ; 8       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[17]                          ; 8       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[2]                           ; 8       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[0]                           ; 8       ;
; pwm_down:pwm_down|rcvr:rcvr|no_bits_rcvd[4]                  ; 8       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:uv_f|count[0]        ; 8       ;
; pwm_up:pwm_up|sign_deal:sign_deal|fault                      ; 8       ;
; pwm_down:pwm_down|down_deal:down_deal|cmd_over               ; 8       ;
; pwm_down:pwm_down|PWM:PWM|check_data[4]                      ; 8       ;
; pwm_down:pwm_down|PWM:PWM|check_data[6]                      ; 8       ;
; pwm_down:pwm_down|PWM:PWM|check_data[12]                     ; 8       ;
; pwm_down:pwm_down|PWM:PWM|check_data[11]                     ; 8       ;
; pwm_down:pwm_down|PWM:PWM|check_data[14]                     ; 8       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|count[1]        ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[1]                           ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[16]                          ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[3]                           ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[14]                          ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[12]                          ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[10]                          ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[8]                           ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[6]                           ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[4]                           ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|no_bits_rcvd[0]                  ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|no_bits_rcvd[2]                  ; 7       ;
; pwm_down:pwm_down|rcvr:rcvr|clk_div[0]                       ; 7       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:uv_f|count[1]        ; 7       ;
; pwm_up:pwm_up|send:send|Equal7~0                             ; 7       ;
; pwm_down:pwm_down|down_deal:down_deal|Lockn                  ; 7       ;
; pwm_down:pwm_down|PWM:PWM|check_data[7]                      ; 7       ;
; pwm_down:pwm_down|PWM:PWM|check_data[15]                     ; 7       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|count[2]        ; 6       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[15]                          ; 6       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[13]                          ; 6       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[11]                          ; 6       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[9]                           ; 6       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[7]                           ; 6       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[5]                           ; 6       ;
; pwm_down:pwm_down|rcvr:rcvr|no_bits_rcvd[3]                  ; 6       ;
; pwm_down:pwm_down|rcvr:rcvr|no_bits_rcvd[1]                  ; 6       ;
; pwm_down:pwm_down|rcvr:rcvr|clk_div[1]                       ; 6       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:uv_f|count[2]        ; 6       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[15]           ; 6       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[12]           ; 6       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[11]           ; 6       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[10]           ; 6       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[6]            ; 6       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[5]            ; 6       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[3]            ; 6       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[1]            ; 6       ;
; ad:ad|clk_div[0]~13                                          ; 6       ;
; pwm_up:pwm_up|send:send|clk_div[0]                           ; 6       ;
; tri_200us[5]                                                 ; 6       ;
; tri_200us[3]                                                 ; 6       ;
; tri_200us[4]                                                 ; 6       ;
; tri_200us[6]                                                 ; 6       ;
; tri_200us[11]                                                ; 6       ;
; tri_200us[10]                                                ; 6       ;
; ad:ad|clk_div[5]                                             ; 6       ;
; db                                                           ; 5       ;
; uv                                                           ; 5       ;
; col3                                                         ; 5       ;
; col4                                                         ; 5       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[18]                          ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~67                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~67                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~67                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~67                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~67                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~67                       ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~67           ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~42                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~42                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~42                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~42                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~42                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~42                       ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~42           ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[2]~28              ; 5       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[16]~35                        ; 5       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[11]~25                        ; 5       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[6]~15                         ; 5       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[1]~5                          ; 5       ;
; pwm_down:pwm_down|PWM:PWM|Add1~32                            ; 5       ;
; pwm_down:pwm_down|PWM:PWM|Add0~32                            ; 5       ;
; pwm_down:pwm_down|PWM:PWM|Add1~17                            ; 5       ;
; pwm_down:pwm_down|PWM:PWM|Add0~17                            ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan0~3            ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[7]~21              ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~2                     ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[14]           ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[13]           ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[9]            ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[8]            ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[7]            ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[4]            ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[2]            ; 5       ;
; pwm_down:pwm_down|PWM:PWM|comp_tri[0]                        ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t2|count[3]          ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t4|count[3]          ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t3|count[3]          ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t1|count[3]          ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:TEM_f|count[3]       ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:ov_f|count[3]        ; 5       ;
; pwm_down:pwm_down|PWM:PWM|Add5~56                            ; 5       ;
; pwm_down:pwm_down|PWM:PWM|Add3~56                            ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal1~4                   ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal2~1                   ; 5       ;
; t[14]~37                                                     ; 5       ;
; t[9]~27                                                      ; 5       ;
; t[4]~13                                                      ; 5       ;
; ad:ad|ad_count[4]~3                                          ; 5       ;
; ad:ad|ad_count[4]~2                                          ; 5       ;
; tri_count[9]                                                 ; 5       ;
; tri_count[8]                                                 ; 5       ;
; tri_count[7]                                                 ; 5       ;
; tri_count[6]~17                                              ; 5       ;
; tri_count[1]~13                                              ; 5       ;
; tri_count[3]                                                 ; 5       ;
; tri_count[4]                                                 ; 5       ;
; tri_count[11]                                                ; 5       ;
; tri_count[10]                                                ; 5       ;
; pwm_up:pwm_up|send:send|clk_div[1]                           ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal4~0                   ; 5       ;
; pwm_down:pwm_down|PWM:PWM|d_data2[4]~19                      ; 5       ;
; pwm_down:pwm_down|PWM:PWM|d_data2[4]                         ; 5       ;
; pwm_down:pwm_down|PWM:PWM|d_data2[3]                         ; 5       ;
; pwm_down:pwm_down|PWM:PWM|d_data2[8]                         ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|state[6]                   ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|state[4]                   ; 5       ;
; pwm_down:pwm_down|PWM:PWM|always6~12                         ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[7]~15             ; 5       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[2]~5              ; 5       ;
; pwm_down:pwm_down|PWM:PWM|d_data1[4]~19                      ; 5       ;
; pwm_down:pwm_down|PWM:PWM|d_data1[4]                         ; 5       ;
; pwm_down:pwm_down|PWM:PWM|d_data1[3]                         ; 5       ;
; pwm_down:pwm_down|PWM:PWM|d_data1[8]                         ; 5       ;
; pwm_down:pwm_down|PWM:PWM|check_data[2]~17                   ; 5       ;
; pwm_down:pwm_down|PWM:PWM|check_data[7]~13                   ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|state[5]                   ; 5       ;
; pwm_up:pwm_up|sign_deal:sign_deal|state[7]                   ; 5       ;
; pwm_down:pwm_down|PWM:PWM|bypass[2]~24                       ; 5       ;
; pwm_down:pwm_down|PWM:PWM|bypass[7]~9                        ; 5       ;
; tri_200us[2]~13                                              ; 5       ;
; tri_200us[7]~9                                               ; 5       ;
; ad:ad|clk_div[4]                                             ; 5       ;
; col1                                                         ; 4       ;
; col2                                                         ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|cs.01                  ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal4~0               ; 4       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal0~10                  ; 4       ;
; pwm_down:pwm_down|PWM:PWM|DIR                                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|always1~0              ; 4       ;
; pwm_down:pwm_down|rcvr:rcvr|over                             ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[15]~3         ; 4       ;
; pwm_down:pwm_down|rcvr:rcvr|tsr[19]                          ; 4       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count2[2]             ; 4       ;
; pwm_up:pwm_up|up_sign:up_sign|volt_en                        ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal12~0              ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|check~0                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal10~0              ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal11~0              ; 4       ;
; pwm_up:pwm_up|sign_deal:sign_deal|state[0]                   ; 4       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:TEM_f|out            ; 4       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:ov_f|out             ; 4       ;
; tri_count[12]                                                ; 4       ;
; tri_count[6]                                                 ; 4       ;
; tri_count[5]                                                 ; 4       ;
; pwm_up:pwm_up|send:send|clk_div[2]                           ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[1]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[2]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[3]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[4]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[0]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[5]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[6]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[7]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[8]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[9]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[10]               ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[11]               ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[12]               ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[13]               ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[14]               ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[14]               ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[13]               ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[12]               ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[11]               ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[10]               ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[9]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[8]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[7]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[6]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[5]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[4]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[3]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[2]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[1]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[0]                ; 4       ;
; pwm_down:pwm_down|down_deal:down_deal|pass                   ; 4       ;
; tri_200us[12]                                                ; 4       ;
; tri_200us[1]                                                 ; 4       ;
; tri_200us[0]                                                 ; 4       ;
; tri_200us[7]                                                 ; 4       ;
; tri_200us[8]                                                 ; 4       ;
; tri_200us[9]                                                 ; 4       ;
; ad:ad|ad_count[4]                                            ; 4       ;
; ad:ad|clk_div[3]                                             ; 4       ;
; pwm_down:pwm_down|rcvr:rcvr|clk1x_en~_wirecell               ; 3       ;
; tr2                                                          ; 3       ;
; tr4                                                          ; 3       ;
; tr3                                                          ; 3       ;
; tr1                                                          ; 3       ;
; TEM                                                          ; 3       ;
; ov                                                           ; 3       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~17                       ; 3       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~17                       ; 3       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~17                       ; 3       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~17                       ; 3       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~17                       ; 3       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~17                       ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~17           ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|cs~9                   ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|cs~8                   ; 3       ;
; pwm_down:pwm_down|PWM:PWM|Add1~67                            ; 3       ;
; pwm_down:pwm_down|PWM:PWM|Add0~67                            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|syn_error[0]           ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan1~1            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|always1~1              ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t2|count[0]          ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t2|count~0           ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t4|count[0]          ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t4|count~0           ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t3|count[0]          ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t3|count~0           ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t1|count[0]          ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t1|count~0           ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[12]~7              ; 3       ;
; pwm_down:pwm_down|rcvr:rcvr|Equal6~0                         ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count2[3]~2           ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[0]            ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count2[0]             ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|connect                    ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:TEM_f|count[0]       ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:TEM_f|count~0        ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:ov_f|count[0]        ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:ov_f|count~0         ; 3       ;
; pwm_up:pwm_up|send:send|rsr[18]~0                            ; 3       ;
; pwm_up:pwm_up|up_sign:up_sign|Equal0~0                       ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|always2~2              ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal6~4               ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal5~12              ; 3       ;
; pwm_up:pwm_up|send:send|always1~5                            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[15]           ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[14]           ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[13]           ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[12]           ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[11]           ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[10]           ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[9]            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[8]            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[7]            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[6]            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[5]            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[4]            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[3]            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[2]            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[1]            ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_data[0]            ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal3~0                   ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|state[5]~3                 ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal4~3                   ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal4~2                   ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal1~0                   ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal13~1              ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal10~2              ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal13~0              ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal11~2              ; 3       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:uv_f|out             ; 3       ;
; tri_count[13]                                                ; 3       ;
; tri_count[1]                                                 ; 3       ;
; tri_count[0]                                                 ; 3       ;
; tri_count[2]                                                 ; 3       ;
; pwm_up:pwm_up|send:send|Equal8~0                             ; 3       ;
; pwm_up:pwm_up|send:send|always4~7                            ; 3       ;
; pwm_up:pwm_up|send:send|always1~3                            ; 3       ;
; pwm_up:pwm_up|send:send|no_bits_sent[4]~13                   ; 3       ;
; pwm_down:pwm_down|PWM:PWM|always7~7                          ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data2[1]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data2[0]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data2[2]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data2[7]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data2[6]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data2[5]                         ; 3       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[12]~25            ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data1[1]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data1[0]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data1[2]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data1[7]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data1[6]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|d_data1[5]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|LessThan8~0                        ; 3       ;
; pwm_down:pwm_down|PWM:PWM|check_data[1]                      ; 3       ;
; pwm_down:pwm_down|PWM:PWM|check_data[0]                      ; 3       ;
; pwm_down:pwm_down|PWM:PWM|check_data[3]                      ; 3       ;
; pwm_down:pwm_down|PWM:PWM|check_data[2]                      ; 3       ;
; pwm_down:pwm_down|PWM:PWM|always6~8                          ; 3       ;
; pwm_down:pwm_down|PWM:PWM|check_data[12]~7                   ; 3       ;
; pwm_down:pwm_down|PWM:PWM|K_1~0                              ; 3       ;
; pwm_down:pwm_down|PWM:PWM|bypass[15]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|bypass[14]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|bypass[9]                          ; 3       ;
; pwm_down:pwm_down|PWM:PWM|bypass[11]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|bypass[10]                         ; 3       ;
; pwm_down:pwm_down|PWM:PWM|bypass[12]~1                       ; 3       ;
; tri_200us[15]                                                ; 3       ;
; tri_200us[14]                                                ; 3       ;
; tri_200us[13]                                                ; 3       ;
; tri_200us[12]~25                                             ; 3       ;
; tri_200us[2]                                                 ; 3       ;
; ad:ad|Equal1~0                                               ; 3       ;
; ad:ad|clk_div[2]                                             ; 3       ;
; ad:ad|clk_div[1]                                             ; 3       ;
; ad:ad|clk_div[0]                                             ; 3       ;
; ad:ad|rsr[0]                                                 ; 2       ;
; ad:ad|rsr[1]                                                 ; 2       ;
; ad:ad|rsr[2]                                                 ; 2       ;
; pwm_up:pwm_up|send:send|tsr[0]                               ; 2       ;
; ad:ad|rsr[3]                                                 ; 2       ;
; ad:ad|rsr[4]                                                 ; 2       ;
; ad:ad|rsr[5]                                                 ; 2       ;
; ad:ad|rsr[6]                                                 ; 2       ;
; ad:ad|rsr[7]                                                 ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|Equal0~0        ; 2       ;
; ad:ad|rsr[8]                                                 ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|out             ; 2       ;
; ad:ad|rsr[9]                                                 ; 2       ;
; ad:ad|rsr[10]                                                ; 2       ;
; ad:ad|rsr[11]                                                ; 2       ;
; ad:ad|rsr[12]                                                ; 2       ;
; ad:ad|rsr[13]                                                ; 2       ;
; ad:ad|rsr[14]                                                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cs.10                  ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|parity                           ; 2       ;
; pwm_up:pwm_up|send:send|rsr[17]                              ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cs.00                  ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|error                            ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|always2~6                        ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[23]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[22]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[21]~45                        ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[21]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[20]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|always2~5                        ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[19]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[18]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[17]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[16]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|always2~4                        ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[15]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[14]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[13]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[12]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[11]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[10]                           ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[9]                            ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[8]                            ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[7]                            ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[6]                            ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[5]                            ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[4]                            ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[3]                            ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[2]                            ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[1]                            ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[0]                            ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|syn_error[1]           ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t2|Add0~0            ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t2|count[1]          ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t2|count[2]          ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t4|Add0~0            ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t4|count[1]          ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t4|count[2]          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|Equal1~4                           ; 2       ;
; pwm_down:pwm_down|PWM:PWM|Equal1~3                           ; 2       ;
; pwm_down:pwm_down|PWM:PWM|Equal1~2                           ; 2       ;
; pwm_down:pwm_down|PWM:PWM|Equal1~1                           ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t3|Add0~0            ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t3|count[1]          ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t3|count[2]          ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t1|Add0~0            ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t1|count[1]          ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t1|count[2]          ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|Equal4~0                         ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~19                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~18                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~16                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~14                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~12                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~10                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~8                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~6                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~4                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[8]                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[7]                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[6]                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[5]                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[4]                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[15]                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[14]                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[13]                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[12]                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[11]                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[10]                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[9]                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~1                 ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|parity~2                         ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|always4~0                        ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|Equal6~1                         ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|parity~0                         ; 2       ;
; pwm_down:pwm_down|rcvr:rcvr|Equal5~0                         ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count2[1]             ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count2~0              ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:TEM_f|Add0~0         ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:TEM_f|count[1]       ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:TEM_f|count[2]       ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:ov_f|Add0~0          ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:ov_f|count[1]        ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:ov_f|count[2]        ; 2       ;
; pwm_up:pwm_up|up_sign:up_sign|fre_en_delay                   ; 2       ;
; pwm_up:pwm_up|up_sign:up_sign|Equal2~1                       ; 2       ;
; pwm_up:pwm_up|up_sign:up_sign|state_en_delay                 ; 2       ;
; pwm_up:pwm_up|up_sign:up_sign|Equal1~1                       ; 2       ;
; pwm_up:pwm_up|up_sign:up_sign|volt_en_delay                  ; 2       ;
; pwm_up:pwm_up|up_sign:up_sign|Equal0~2                       ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|rsr1~0                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|lock_delay             ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|always0~0              ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal6~13              ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal6~12              ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal6~9               ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|always2~0              ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count1[9]             ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count1[7]             ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count1[8]             ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count1[6]             ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count1[5]             ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count1[4]             ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:uv_f|Equal0~0        ; 2       ;
; pwm_up:pwm_up|send:send|cs.01                                ; 2       ;
; pwm_up:pwm_up|send:send|cs.10                                ; 2       ;
; pwm_up:pwm_up|send:send|Equal0~2                             ; 2       ;
; pwm_up:pwm_up|send:send|always2~1                            ; 2       ;
; pwm_up:pwm_up|send:send|parity~0                             ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t2|out               ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t4|out               ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|ref_over               ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|start~3                ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal12~1              ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t3|out               ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal1~3                   ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal1~2                   ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal2~0                   ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Equal1~1                   ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|error:t1|out               ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|state[6]~2                 ; 2       ;
; pwm_up:pwm_up|up_sign:up_sign|fault_delay1                   ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|pass~0                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|stop~0                 ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|Equal11~1              ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cmd_data[13]           ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cmd_data[9]            ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cmd_data[12]           ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cmd_data[8]            ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cmd_data[15]           ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cmd_data[14]           ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|cmd_data[10]           ; 2       ;
; t[15]                                                        ; 2       ;
; t[14]                                                        ; 2       ;
; t[13]                                                        ; 2       ;
; t[12]                                                        ; 2       ;
; t[11]                                                        ; 2       ;
; t[10]                                                        ; 2       ;
; t[9]                                                         ; 2       ;
; t[8]                                                         ; 2       ;
; t[3]                                                         ; 2       ;
; t[2]                                                         ; 2       ;
; t[7]                                                         ; 2       ;
; t[6]                                                         ; 2       ;
; t[5]                                                         ; 2       ;
; t[4]                                                         ; 2       ;
; t[1]                                                         ; 2       ;
; t[0]                                                         ; 2       ;
; t[19]                                                        ; 2       ;
; t[18]                                                        ; 2       ;
; t[17]                                                        ; 2       ;
; t[16]                                                        ; 2       ;
; LessThan5~3                                                  ; 2       ;
; LessThan5~2                                                  ; 2       ;
; ad:ad|always0~9                                              ; 2       ;
; ad:ad|clk_div[0]~12                                          ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|stop                   ; 2       ;
; LessThan0~0                                                  ; 2       ;
; LessThan2~0                                                  ; 2       ;
; tri_count[11]~3                                              ; 2       ;
; pwm_up:pwm_up|send:send|always4~22                           ; 2       ;
; pwm_up:pwm_up|send:send|always4~11                           ; 2       ;
; pwm_up:pwm_up|send:send|Equal0~0                             ; 2       ;
; pwm_up:pwm_up|send:send|always4~4                            ; 2       ;
; pwm_up:pwm_up|send:send|sent~6                               ; 2       ;
; pwm_up:pwm_up|send:send|sent~4                               ; 2       ;
; pwm_up:pwm_up|send:send|sent~3                               ; 2       ;
; pwm_up:pwm_up|send:send|sent~2                               ; 2       ;
; pwm_up:pwm_up|send:send|parity                               ; 2       ;
; pwm_up:pwm_up|send:send|tsr[20]                              ; 2       ;
; pwm_down:pwm_down|PWM:PWM|Equal7~0                           ; 2       ;
; pwm_down:pwm_down|PWM:PWM|check_data[6]~32                   ; 2       ;
; pwm_down:pwm_down|PWM:PWM|Equal6~1                           ; 2       ;
; pwm_down:pwm_down|PWM:PWM|LessThan7~0                        ; 2       ;
; pwm_down:pwm_down|PWM:PWM|always7~1                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|K_4~0                              ; 2       ;
; pwm_down:pwm_down|PWM:PWM|Equal5~0                           ; 2       ;
; pwm_down:pwm_down|PWM:PWM|always6~17                         ; 2       ;
; pwm_down:pwm_down|PWM:PWM|always7~0                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|always6~14                         ; 2       ;
; pwm_down:pwm_down|PWM:PWM|K_2~1                              ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|nege[15]               ; 2       ;
; pwm_down:pwm_down|down_deal:down_deal|pose[15]               ; 2       ;
; pwm_down:pwm_down|PWM:PWM|Equal4~1                           ; 2       ;
; pwm_down:pwm_down|PWM:PWM|LessThan6~0                        ; 2       ;
; pwm_down:pwm_down|PWM:PWM|always6~7                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|always6~6                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|always6~5                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[4]                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[3]                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[2]                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[1]                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[0]                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[0]~18                       ; 2       ;
; pwm_down:pwm_down|PWM:PWM|LessThan12~0                       ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[8]                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[7]                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[6]                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[5]                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|always6~0                          ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[13]                         ; 2       ;
; pwm_down:pwm_down|PWM:PWM|bypass[12]                         ; 2       ;
; ad:ad|always0~7                                              ; 2       ;
; ad:ad|always0~4                                              ; 2       ;
; LessThan5~0                                                  ; 2       ;
; ad:ad|always0~1                                              ; 2       ;
; ad:ad|rsr[15]~0                                              ; 2       ;
; ad:ad|clk_div[3]~7                                           ; 2       ;
; pwm_up:pwm_up|send:send|sent                                 ; 2       ;
; ad:ad|adclk                                                  ; 2       ;
; pwm_up:pwm_up|sign_deal:sign_deal|state[7]~_wirecell         ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[12]~_wirecell ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[11]~_wirecell ; 1       ;
; ad_in                                                        ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|fre_data[15]~5         ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|fault4~4                   ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|state[5]~9                 ; 1       ;
; pwm_up:pwm_up|send:send|always4~24                           ; 1       ;
; pwm_up:pwm_up|send:send|always4~23                           ; 1       ;
; pwm_up:pwm_up|send:send|sent~12                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr~12                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr[0]                               ; 1       ;
; ad:ad|volt[1]                                                ; 1       ;
; pwm_up:pwm_up|send:send|rsr[1]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr~11                               ; 1       ;
; pwm_up:pwm_up|send:send|tsr[1]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr[2]                               ; 1       ;
; ad:ad|volt[3]                                                ; 1       ;
; pwm_up:pwm_up|send:send|tsr[2]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr[3]                               ; 1       ;
; ad:ad|volt[4]                                                ; 1       ;
; pwm_up:pwm_up|send:send|tsr[3]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr[4]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr~10                               ; 1       ;
; pwm_up:pwm_up|send:send|tsr[4]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr[5]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr~9                                ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|Add1~0          ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|count~2         ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|Add0~1          ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|count~1         ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|Add0~0          ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|alarm:db_f|count~0         ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~72COUT1_88               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~72                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~72COUT1_88               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~72                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~72COUT1_88               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~72                       ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~77COUT1_94   ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~77           ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~72COUT1_88               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~72                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~72COUT1_88               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~72                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~72COUT1_88               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~72                       ; 1       ;
; pwm_up:pwm_up|send:send|tsr[5]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr[6]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr~8                                ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~72COUT1_96   ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~72           ; 1       ;
; pwm_up:pwm_up|send:send|tsr[6]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr[7]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr~7                                ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~62COUT1_90               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~62                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~62COUT1_90               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~62                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~62COUT1_90               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~62                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~62COUT1_90               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~62                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~62COUT1_90               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~62                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~62COUT1_90               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~62                       ; 1       ;
; pwm_up:pwm_up|send:send|tsr[7]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr[8]                               ; 1       ;
; ad:ad|volt[9]                                                ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~57COUT1_92               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~57                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~57COUT1_92               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~57                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~57COUT1_92               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~57                       ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~62COUT1_98   ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~62           ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~57COUT1_92               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~57                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~57COUT1_92               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~57                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~57COUT1_92               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~57                       ; 1       ;
; pwm_up:pwm_up|send:send|tsr[8]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr[9]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr~6                                ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~52COUT1_94               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~52                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~52COUT1_94               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~52                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~52COUT1_94               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~52                       ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~57COUT1_100  ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~57           ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~52COUT1_94               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~52                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~52COUT1_94               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~52                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~52COUT1_94               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~52                       ; 1       ;
; pwm_up:pwm_up|send:send|tsr[9]                               ; 1       ;
; pwm_up:pwm_up|send:send|rsr[10]                              ; 1       ;
; ad:ad|volt[11]                                               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~47COUT1_96               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~47                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~47COUT1_96               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~47                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~47COUT1_96               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~47                       ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~52COUT1_102  ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~52           ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~47COUT1_96               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~47                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~47COUT1_96               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~47                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~47COUT1_96               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~47                       ; 1       ;
; pwm_up:pwm_up|send:send|tsr[10]                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr[11]                              ; 1       ;
; ad:ad|volt[12]                                               ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~47COUT1_104  ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~47           ; 1       ;
; pwm_up:pwm_up|send:send|tsr[11]                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr[12]                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr~5                                ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~37COUT1_98               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~37                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~37COUT1_98               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~37                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~37COUT1_98               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~37                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~37COUT1_98               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~37                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~37COUT1_98               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~37                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~37COUT1_98               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~37                       ; 1       ;
; pwm_up:pwm_up|send:send|tsr[12]                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr[13]                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr~4                                ; 1       ;
; ad:ad|rsr[15]                                                ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~32COUT1_100              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~32                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~32COUT1_100              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~32                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~32COUT1_100              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~32                       ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~37COUT1_106  ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~37           ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~32COUT1_100              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~32                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~32COUT1_100              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~32                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~32COUT1_100              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~32                       ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count1[0]             ; 1       ;
; pwm_up:pwm_up|send:send|tsr[13]                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr[14]                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr~3                                ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~27COUT1_102              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~27                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~27COUT1_102              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~27                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~27COUT1_102              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~27                       ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~32COUT1_108  ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~32           ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~27COUT1_102              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~27                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~27COUT1_102              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~27                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~27COUT1_102              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~27                       ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[0]~32COUT1_47      ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[0]~32              ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[0]                 ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~52COUT1_67            ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~52                    ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~50                    ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count1[1]             ; 1       ;
; pwm_up:pwm_up|send:send|tsr[14]                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr[15]                              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~22COUT1_104              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~22                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~22COUT1_104              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~22                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~22COUT1_104              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~22                       ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~27COUT1_110  ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~27           ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~22COUT1_104              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~22                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~22COUT1_104              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~22                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~22COUT1_104              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~22                       ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[1]~30COUT1_49      ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[1]~30              ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[1]                 ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|parity~3                         ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~46COUT1_69            ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~46                    ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~44                    ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count1[2]             ; 1       ;
; pwm_up:pwm_up|send:send|tsr[15]                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr[16]                              ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~22COUT1_112  ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~22           ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[2]                 ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|error~1                          ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|error~0                          ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~40COUT1_71            ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~40                    ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~38                    ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|call_count1[3]             ; 1       ;
; pwm_up:pwm_up|send:send|tsr[16]                              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~12COUT1_106              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~12                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~12COUT1_106              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~12                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~12COUT1_106              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~12                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~12COUT1_106              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~12                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~12COUT1_106              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan2~12                       ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~12COUT1_106              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan1~12                       ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[3]~26COUT1_51      ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[3]~26              ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|cnt[3]                 ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|clk1x_en~0                       ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|always2~7                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[22]~47COUT1_105               ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[22]~47                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[20]~43COUT1_103               ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[20]~43                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[19]~41COUT1_101               ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[19]~41                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[18]~39COUT1_99                ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[18]~39                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[17]~37COUT1_97                ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[17]~37                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|always2~3                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[15]~33COUT1_95                ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[15]~33                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[14]~31COUT1_93                ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[14]~31                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[13]~29COUT1_91                ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[13]~29                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[12]~27COUT1_89                ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[12]~27                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|always2~2                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[10]~23COUT1_87                ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[10]~23                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[9]~21COUT1_85                 ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[9]~21                         ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[8]~19COUT1_83                 ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[8]~19                         ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|always2~1                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[7]~17COUT1_81                 ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[7]~17                         ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[5]~13COUT1_79                 ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[5]~13                         ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[4]~11COUT1_77                 ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[4]~11                         ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|always2~0                        ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[3]~9COUT1_75                  ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[3]~9                          ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[2]~7COUT1_73                  ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[2]~7                          ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[0]~3COUT1_71                  ; 1       ;
; pwm_down:pwm_down|rcvr:rcvr|tt[0]~3                          ; 1       ;
; ad:ad|ad_count[0]~11COUT1_18                                 ; 1       ;
; ad:ad|ad_count[0]~11                                         ; 1       ;
; ad:ad|ad_count[0]                                            ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~35COUT1_73            ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~35                    ; 1       ;
; pwm_up:pwm_up|sign_deal:sign_deal|Add0~33                    ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~75                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~75                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~72COUT1_116                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~72                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~70                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~72COUT1_116                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~72                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~70                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~65                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~65                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~62COUT1_114                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~62                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~60                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~62COUT1_114                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~62                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~60                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~57COUT1_106                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~57                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~55                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~57COUT1_106                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~57                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~55                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~52COUT1_108                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~52                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~50                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~52COUT1_108                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~52                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~50                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~47COUT1_112                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~47                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~45                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~47COUT1_112                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~47                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~45                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~42COUT1_110                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~42                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~40                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~42COUT1_110                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~42                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~40                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~37COUT1_104                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~37                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~35                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~37COUT1_104                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~37                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~35                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~30                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~30                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~27COUT1_100                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~27                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~25                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~27COUT1_100                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~27                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~25                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~22COUT1_102                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~22                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~20                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~22COUT1_102                   ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~22                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~20                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~15                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~15                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~12COUT1_98                    ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~12                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~10                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~12COUT1_98                    ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~12                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~10                            ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~7COUT1_94                     ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~7                             ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~5                             ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~7COUT1_94                     ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~7                             ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~5                             ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~2COUT1_96                     ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~2                             ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add1~0                             ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~2COUT1_96                     ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~2                             ; 1       ;
; pwm_down:pwm_down|PWM:PWM|Add0~0                             ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|always1~2              ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan1~0            ; 1       ;
; pwm_up:pwm_up|send:send|tsr[17]                              ; 1       ;
; pwm_up:pwm_up|send:send|rsr[18]                              ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~7COUT1_108               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan3~7                        ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~7COUT1_108               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan5~7                        ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~7COUT1_108               ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan4~7                        ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~12COUT1_114  ; 1       ;
; pwm_down:pwm_down|down_deal:down_deal|LessThan3~12           ; 1       ;
; pwm_down:pwm_down|PWM:PWM|LessThan0~7COUT1_108               ; 1       ;
+--------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; C4s                         ; 638 / 2,870 ( 22 % )   ;
; Direct links                ; 258 / 3,938 ( 7 % )    ;
; Global clocks               ; 4 / 4 ( 100 % )        ;
; LAB clocks                  ; 29 / 72 ( 40 % )       ;
; LUT chains                  ; 65 / 1,143 ( 6 % )     ;
; Local interconnects         ; 1,344 / 3,938 ( 34 % ) ;
; R4s                         ; 740 / 2,832 ( 26 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.74) ; Number of LABs  (Total = 116) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 3                             ;
; 2                                          ; 3                             ;
; 3                                          ; 4                             ;
; 4                                          ; 2                             ;
; 5                                          ; 0                             ;
; 6                                          ; 3                             ;
; 7                                          ; 10                            ;
; 8                                          ; 2                             ;
; 9                                          ; 9                             ;
; 10                                         ; 80                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.61) ; Number of LABs  (Total = 116) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 17                            ;
; 1 Clock                            ; 93                            ;
; 1 Clock enable                     ; 25                            ;
; 1 Sync. clear                      ; 18                            ;
; 1 Sync. load                       ; 19                            ;
; 2 Clock enables                    ; 15                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.25) ; Number of LABs  (Total = 116) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 2                             ;
; 1                                           ; 4                             ;
; 2                                           ; 4                             ;
; 3                                           ; 13                            ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 3                             ;
; 7                                           ; 9                             ;
; 8                                           ; 1                             ;
; 9                                           ; 7                             ;
; 10                                          ; 59                            ;
; 11                                          ; 2                             ;
; 12                                          ; 1                             ;
; 13                                          ; 5                             ;
; 14                                          ; 3                             ;
; 15                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.38) ; Number of LABs  (Total = 116) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 15                            ;
; 2                                               ; 12                            ;
; 3                                               ; 12                            ;
; 4                                               ; 17                            ;
; 5                                               ; 6                             ;
; 6                                               ; 7                             ;
; 7                                               ; 9                             ;
; 8                                               ; 7                             ;
; 9                                               ; 8                             ;
; 10                                              ; 17                            ;
; 11                                              ; 2                             ;
; 12                                              ; 1                             ;
; 13                                              ; 0                             ;
; 14                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.62) ; Number of LABs  (Total = 116) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 8                             ;
; 4                                            ; 9                             ;
; 5                                            ; 7                             ;
; 6                                            ; 3                             ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 8                             ;
; 11                                           ; 3                             ;
; 12                                           ; 8                             ;
; 13                                           ; 4                             ;
; 14                                           ; 13                            ;
; 15                                           ; 7                             ;
; 16                                           ; 3                             ;
; 17                                           ; 6                             ;
; 18                                           ; 4                             ;
; 19                                           ; 2                             ;
; 20                                           ; 4                             ;
; 21                                           ; 10                            ;
; 22                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119006): Selected device EPM1270T144I5 for design "UNIT_FINAL"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T144C5 is compatible
    Info (176445): Device EPM570T144I5 is compatible
    Info (176445): Device EPM570T144A5 is compatible
    Info (176445): Device EPM1270T144C5 is compatible
    Info (176445): Device EPM1270T144A5 is compatible
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UNIT_FINAL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 20
Info (186216): Automatically promoted some destinations of signal "pwm_down:pwm_down|rcvr:rcvr|clk1x_en" to use Global clock
    Info (186217): Destination "pwm_down:pwm_down|rcvr:rcvr|clk1x_en~0" may be non-global or may not use global clock
    Info (186217): Destination "pwm_down:pwm_down|down_deal:down_deal|cnt[1]~24" may be non-global or may not use global clock
    Info (186217): Destination "pwm_down:pwm_down|rcvr:rcvr|clk1x_en~_wirecell" may be non-global or may not use global clock
Info (186216): Automatically promoted some destinations of signal "pwm_up:pwm_up|send:send|clk1x_en" to use Global clock
    Info (186217): Destination "pwm_up:pwm_up|send:send|clk_div[1]" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|send:send|clk_div[2]" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|send:send|clk_div[0]" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|send:send|tsr[20]~1" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|up_sign:up_sign|volt_en" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|send:send|clk1x_en~0" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|up_sign:up_sign|state_en" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|up_sign:up_sign|fre_en" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|up_sign:up_sign|volt_en_delay" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|up_sign:up_sign|state_en_delay" may be non-global or may not use global clock
    Info (186218): Limited to 10 non-global destinations
Info (186216): Automatically promoted some destinations of signal "pwm_down:pwm_down|down_deal:down_deal|rst" to use Global clock
    Info (186217): Destination "pwm_up:pwm_up|sign_deal:sign_deal|error:ov_f|out" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|sign_deal:sign_deal|alarm:uv_f|out" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|sign_deal:sign_deal|error:TEM_f|out" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|sign_deal:sign_deal|error:t1|out" may be non-global or may not use global clock
    Info (186217): Destination "pwm_down:pwm_down|down_deal:down_deal|rst" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|sign_deal:sign_deal|error:t3|out" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|sign_deal:sign_deal|error:t4|out" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|sign_deal:sign_deal|error:t2|out" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|sign_deal:sign_deal|alarm:uv_f|count[3]" may be non-global or may not use global clock
    Info (186217): Destination "pwm_up:pwm_up|sign_deal:sign_deal|alarm:uv_f|count[2]" may be non-global or may not use global clock
    Info (186218): Limited to 10 non-global destinations
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X0_Y0 to location X8_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.09 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file D:/temp/hff/GR202300909/7820H182_111020_1/UNIT_FINAL.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 5658 megabytes
    Info: Processing ended: Thu Nov 23 08:11:21 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/temp/hff/GR202300909/7820H182_111020_1/UNIT_FINAL.fit.smsg.


