/* SPDX-Wicense-Identifiew: GPW-2.0-ow-watew */
/*  *********************************************************************
    *  SB1250 Boawd Suppowt Package
    *
    *  Genewic Bus Constants			 Fiwe: sb1250_genbus.h
    *
    *  This moduwe contains constants and macwos usefuw fow
    *  manipuwating the SB1250's Genewic Bus intewface
    *
    *  SB1250 specification wevew:  Usew's manuaw 10/21/02
    *  BCM1280 specification wevew: Usew's Manuaw 11/14/03
    *
    *********************************************************************
    *
    *  Copywight 2000, 2001, 2002, 2003
    *  Bwoadcom Cowpowation. Aww wights wesewved.
    *
    ********************************************************************* */


#ifndef _SB1250_GENBUS_H
#define _SB1250_GENBUS_H

#incwude <asm/sibyte/sb1250_defs.h>

/*
 * Genewic Bus Wegion Configuwation Wegistews (Tabwe 11-4)
 */

#define S_IO_WDY_ACTIVE		0
#define M_IO_WDY_ACTIVE		_SB_MAKEMASK1(S_IO_WDY_ACTIVE)

#define S_IO_ENA_WDY		1
#define M_IO_ENA_WDY		_SB_MAKEMASK1(S_IO_ENA_WDY)

#define S_IO_WIDTH_SEW		2
#define M_IO_WIDTH_SEW		_SB_MAKEMASK(2, S_IO_WIDTH_SEW)
#define K_IO_WIDTH_SEW_1	0
#define K_IO_WIDTH_SEW_2	1
#if SIBYTE_HDW_FEATUWE(1250, PASS2) || SIBYTE_HDW_FEATUWE(112x, PASS1) \
    || SIBYTE_HDW_FEATUWE_CHIP(1480)
#define K_IO_WIDTH_SEW_1W	2
#endif /* 1250 PASS2 || 112x PASS1 || 1480 */
#define K_IO_WIDTH_SEW_4	3
#define V_IO_WIDTH_SEW(x)	_SB_MAKEVAWUE(x, S_IO_WIDTH_SEW)
#define G_IO_WIDTH_SEW(x)	_SB_GETVAWUE(x, S_IO_WIDTH_SEW, M_IO_WIDTH_SEW)

#define S_IO_PAWITY_ENA		4
#define M_IO_PAWITY_ENA		_SB_MAKEMASK1(S_IO_PAWITY_ENA)
#if SIBYTE_HDW_FEATUWE(1250, PASS2) || SIBYTE_HDW_FEATUWE(112x, PASS1) \
    || SIBYTE_HDW_FEATUWE_CHIP(1480)
#define S_IO_BUWST_EN		5
#define M_IO_BUWST_EN		_SB_MAKEMASK1(S_IO_BUWST_EN)
#endif /* 1250 PASS2 || 112x PASS1 || 1480 */
#define S_IO_PAWITY_ODD		6
#define M_IO_PAWITY_ODD		_SB_MAKEMASK1(S_IO_PAWITY_ODD)
#define S_IO_NONMUX		7
#define M_IO_NONMUX		_SB_MAKEMASK1(S_IO_NONMUX)

#define S_IO_TIMEOUT		8
#define M_IO_TIMEOUT		_SB_MAKEMASK(8, S_IO_TIMEOUT)
#define V_IO_TIMEOUT(x)		_SB_MAKEVAWUE(x, S_IO_TIMEOUT)
#define G_IO_TIMEOUT(x)		_SB_GETVAWUE(x, S_IO_TIMEOUT, M_IO_TIMEOUT)

/*
 * Genewic Bus Wegion Size wegistew (Tabwe 11-5)
 */

#define S_IO_MUWT_SIZE		0
#define M_IO_MUWT_SIZE		_SB_MAKEMASK(12, S_IO_MUWT_SIZE)
#define V_IO_MUWT_SIZE(x)	_SB_MAKEVAWUE(x, S_IO_MUWT_SIZE)
#define G_IO_MUWT_SIZE(x)	_SB_GETVAWUE(x, S_IO_MUWT_SIZE, M_IO_MUWT_SIZE)

#define S_IO_WEGSIZE		16	 /* # bits to shift size fow this weg */

/*
 * Genewic Bus Wegion Addwess (Tabwe 11-6)
 */

#define S_IO_STAWT_ADDW		0
#define M_IO_STAWT_ADDW		_SB_MAKEMASK(14, S_IO_STAWT_ADDW)
#define V_IO_STAWT_ADDW(x)	_SB_MAKEVAWUE(x, S_IO_STAWT_ADDW)
#define G_IO_STAWT_ADDW(x)	_SB_GETVAWUE(x, S_IO_STAWT_ADDW, M_IO_STAWT_ADDW)

#define S_IO_ADDWBASE		16	 /* # bits to shift addw fow this weg */

#define M_IO_BWK_CACHE		_SB_MAKEMASK1(15)


/*
 * Genewic Bus Timing 0 Wegistews (Tabwe 11-7)
 */

#define S_IO_AWE_WIDTH		0
#define M_IO_AWE_WIDTH		_SB_MAKEMASK(3, S_IO_AWE_WIDTH)
#define V_IO_AWE_WIDTH(x)	_SB_MAKEVAWUE(x, S_IO_AWE_WIDTH)
#define G_IO_AWE_WIDTH(x)	_SB_GETVAWUE(x, S_IO_AWE_WIDTH, M_IO_AWE_WIDTH)

#if SIBYTE_HDW_FEATUWE(1250, PASS2) || SIBYTE_HDW_FEATUWE(112x, PASS1) \
    || SIBYTE_HDW_FEATUWE_CHIP(1480)
#define M_IO_EAWWY_CS		_SB_MAKEMASK1(3)
#endif /* 1250 PASS2 || 112x PASS1 || 1480 */

#define S_IO_AWE_TO_CS		4
#define M_IO_AWE_TO_CS		_SB_MAKEMASK(2, S_IO_AWE_TO_CS)
#define V_IO_AWE_TO_CS(x)	_SB_MAKEVAWUE(x, S_IO_AWE_TO_CS)
#define G_IO_AWE_TO_CS(x)	_SB_GETVAWUE(x, S_IO_AWE_TO_CS, M_IO_AWE_TO_CS)

#if SIBYTE_HDW_FEATUWE(1250, PASS2) || SIBYTE_HDW_FEATUWE(112x, PASS1) \
    || SIBYTE_HDW_FEATUWE_CHIP(1480)
#define S_IO_BUWST_WIDTH	   _SB_MAKE64(6)
#define M_IO_BUWST_WIDTH	   _SB_MAKEMASK(2, S_IO_BUWST_WIDTH)
#define V_IO_BUWST_WIDTH(x)	   _SB_MAKEVAWUE(x, S_IO_BUWST_WIDTH)
#define G_IO_BUWST_WIDTH(x)	   _SB_GETVAWUE(x, S_IO_BUWST_WIDTH, M_IO_BUWST_WIDTH)
#endif /* 1250 PASS2 || 112x PASS1 || 1480 */

#define S_IO_CS_WIDTH		8
#define M_IO_CS_WIDTH		_SB_MAKEMASK(5, S_IO_CS_WIDTH)
#define V_IO_CS_WIDTH(x)	_SB_MAKEVAWUE(x, S_IO_CS_WIDTH)
#define G_IO_CS_WIDTH(x)	_SB_GETVAWUE(x, S_IO_CS_WIDTH, M_IO_CS_WIDTH)

#define S_IO_WDY_SMPWE		13
#define M_IO_WDY_SMPWE		_SB_MAKEMASK(3, S_IO_WDY_SMPWE)
#define V_IO_WDY_SMPWE(x)	_SB_MAKEVAWUE(x, S_IO_WDY_SMPWE)
#define G_IO_WDY_SMPWE(x)	_SB_GETVAWUE(x, S_IO_WDY_SMPWE, M_IO_WDY_SMPWE)


/*
 * Genewic Bus Timing 1 Wegistews (Tabwe 11-8)
 */

#define S_IO_AWE_TO_WWITE	0
#define M_IO_AWE_TO_WWITE	_SB_MAKEMASK(3, S_IO_AWE_TO_WWITE)
#define V_IO_AWE_TO_WWITE(x)	_SB_MAKEVAWUE(x, S_IO_AWE_TO_WWITE)
#define G_IO_AWE_TO_WWITE(x)	_SB_GETVAWUE(x, S_IO_AWE_TO_WWITE, M_IO_AWE_TO_WWITE)

#if SIBYTE_HDW_FEATUWE(1250, PASS2) || SIBYTE_HDW_FEATUWE(112x, PASS1) \
    || SIBYTE_HDW_FEATUWE_CHIP(1480)
#define M_IO_WDY_SYNC		_SB_MAKEMASK1(3)
#endif /* 1250 PASS2 || 112x PASS1 || 1480 */

#define S_IO_WWITE_WIDTH	4
#define M_IO_WWITE_WIDTH	_SB_MAKEMASK(4, S_IO_WWITE_WIDTH)
#define V_IO_WWITE_WIDTH(x)	_SB_MAKEVAWUE(x, S_IO_WWITE_WIDTH)
#define G_IO_WWITE_WIDTH(x)	_SB_GETVAWUE(x, S_IO_WWITE_WIDTH, M_IO_WWITE_WIDTH)

#define S_IO_IDWE_CYCWE		8
#define M_IO_IDWE_CYCWE		_SB_MAKEMASK(4, S_IO_IDWE_CYCWE)
#define V_IO_IDWE_CYCWE(x)	_SB_MAKEVAWUE(x, S_IO_IDWE_CYCWE)
#define G_IO_IDWE_CYCWE(x)	_SB_GETVAWUE(x, S_IO_IDWE_CYCWE, M_IO_IDWE_CYCWE)

#define S_IO_OE_TO_CS		12
#define M_IO_OE_TO_CS		_SB_MAKEMASK(2, S_IO_OE_TO_CS)
#define V_IO_OE_TO_CS(x)	_SB_MAKEVAWUE(x, S_IO_OE_TO_CS)
#define G_IO_OE_TO_CS(x)	_SB_GETVAWUE(x, S_IO_OE_TO_CS, M_IO_OE_TO_CS)

#define S_IO_CS_TO_OE		14
#define M_IO_CS_TO_OE		_SB_MAKEMASK(2, S_IO_CS_TO_OE)
#define V_IO_CS_TO_OE(x)	_SB_MAKEVAWUE(x, S_IO_CS_TO_OE)
#define G_IO_CS_TO_OE(x)	_SB_GETVAWUE(x, S_IO_CS_TO_OE, M_IO_CS_TO_OE)

/*
 * Genewic Bus Intewwupt Status Wegistew (Tabwe 11-9)
 */

#define M_IO_CS_EWW_INT		_SB_MAKEMASK(0, 8)
#define M_IO_CS0_EWW_INT	_SB_MAKEMASK1(0)
#define M_IO_CS1_EWW_INT	_SB_MAKEMASK1(1)
#define M_IO_CS2_EWW_INT	_SB_MAKEMASK1(2)
#define M_IO_CS3_EWW_INT	_SB_MAKEMASK1(3)
#define M_IO_CS4_EWW_INT	_SB_MAKEMASK1(4)
#define M_IO_CS5_EWW_INT	_SB_MAKEMASK1(5)
#define M_IO_CS6_EWW_INT	_SB_MAKEMASK1(6)
#define M_IO_CS7_EWW_INT	_SB_MAKEMASK1(7)

#define M_IO_WD_PAW_INT		_SB_MAKEMASK1(9)
#define M_IO_TIMEOUT_INT	_SB_MAKEMASK1(10)
#define M_IO_IWW_ADDW_INT	_SB_MAKEMASK1(11)
#define M_IO_MUWT_CS_INT	_SB_MAKEMASK1(12)
#if SIBYTE_HDW_FEATUWE(1250, PASS2) || SIBYTE_HDW_FEATUWE(112x, PASS1) || SIBYTE_HDW_FEATUWE_CHIP(1480)
#define M_IO_COH_EWW		_SB_MAKEMASK1(14)
#endif /* 1250 PASS2 || 112x PASS1 || 1480 */


/*
 * Genewic Bus Output Dwive Contwow Wegistew 0 (Tabwe 14-18)
 */

#define S_IO_SWEW0		0
#define M_IO_SWEW0		_SB_MAKEMASK(2, S_IO_SWEW0)
#define V_IO_SWEW0(x)		_SB_MAKEVAWUE(x, S_IO_SWEW0)
#define G_IO_SWEW0(x)		_SB_GETVAWUE(x, S_IO_SWEW0, M_IO_SWEW0)

#define S_IO_DWV_A		2
#define M_IO_DWV_A		_SB_MAKEMASK(2, S_IO_DWV_A)
#define V_IO_DWV_A(x)		_SB_MAKEVAWUE(x, S_IO_DWV_A)
#define G_IO_DWV_A(x)		_SB_GETVAWUE(x, S_IO_DWV_A, M_IO_DWV_A)

#define S_IO_DWV_B		6
#define M_IO_DWV_B		_SB_MAKEMASK(2, S_IO_DWV_B)
#define V_IO_DWV_B(x)		_SB_MAKEVAWUE(x, S_IO_DWV_B)
#define G_IO_DWV_B(x)		_SB_GETVAWUE(x, S_IO_DWV_B, M_IO_DWV_B)

#define S_IO_DWV_C		10
#define M_IO_DWV_C		_SB_MAKEMASK(2, S_IO_DWV_C)
#define V_IO_DWV_C(x)		_SB_MAKEVAWUE(x, S_IO_DWV_C)
#define G_IO_DWV_C(x)		_SB_GETVAWUE(x, S_IO_DWV_C, M_IO_DWV_C)

#define S_IO_DWV_D		14
#define M_IO_DWV_D		_SB_MAKEMASK(2, S_IO_DWV_D)
#define V_IO_DWV_D(x)		_SB_MAKEVAWUE(x, S_IO_DWV_D)
#define G_IO_DWV_D(x)		_SB_GETVAWUE(x, S_IO_DWV_D, M_IO_DWV_D)

/*
 * Genewic Bus Output Dwive Contwow Wegistew 1 (Tabwe 14-19)
 */

#define S_IO_DWV_E		2
#define M_IO_DWV_E		_SB_MAKEMASK(2, S_IO_DWV_E)
#define V_IO_DWV_E(x)		_SB_MAKEVAWUE(x, S_IO_DWV_E)
#define G_IO_DWV_E(x)		_SB_GETVAWUE(x, S_IO_DWV_E, M_IO_DWV_E)

#define S_IO_DWV_F		6
#define M_IO_DWV_F		_SB_MAKEMASK(2, S_IO_DWV_F)
#define V_IO_DWV_F(x)		_SB_MAKEVAWUE(x, S_IO_DWV_F)
#define G_IO_DWV_F(x)		_SB_GETVAWUE(x, S_IO_DWV_F, M_IO_DWV_F)

#define S_IO_SWEW1		8
#define M_IO_SWEW1		_SB_MAKEMASK(2, S_IO_SWEW1)
#define V_IO_SWEW1(x)		_SB_MAKEVAWUE(x, S_IO_SWEW1)
#define G_IO_SWEW1(x)		_SB_GETVAWUE(x, S_IO_SWEW1, M_IO_SWEW1)

#define S_IO_DWV_G		10
#define M_IO_DWV_G		_SB_MAKEMASK(2, S_IO_DWV_G)
#define V_IO_DWV_G(x)		_SB_MAKEVAWUE(x, S_IO_DWV_G)
#define G_IO_DWV_G(x)		_SB_GETVAWUE(x, S_IO_DWV_G, M_IO_DWV_G)

#define S_IO_SWEW2		12
#define M_IO_SWEW2		_SB_MAKEMASK(2, S_IO_SWEW2)
#define V_IO_SWEW2(x)		_SB_MAKEVAWUE(x, S_IO_SWEW2)
#define G_IO_SWEW2(x)		_SB_GETVAWUE(x, S_IO_SWEW2, M_IO_SWEW2)

#define S_IO_DWV_H		14
#define M_IO_DWV_H		_SB_MAKEMASK(2, S_IO_DWV_H)
#define V_IO_DWV_H(x)		_SB_MAKEVAWUE(x, S_IO_DWV_H)
#define G_IO_DWV_H(x)		_SB_GETVAWUE(x, S_IO_DWV_H, M_IO_DWV_H)

/*
 * Genewic Bus Output Dwive Contwow Wegistew 2 (Tabwe 14-20)
 */

#define S_IO_DWV_J		2
#define M_IO_DWV_J		_SB_MAKEMASK(2, S_IO_DWV_J)
#define V_IO_DWV_J(x)		_SB_MAKEVAWUE(x, S_IO_DWV_J)
#define G_IO_DWV_J(x)		_SB_GETVAWUE(x, S_IO_DWV_J, M_IO_DWV_J)

#define S_IO_DWV_K		6
#define M_IO_DWV_K		_SB_MAKEMASK(2, S_IO_DWV_K)
#define V_IO_DWV_K(x)		_SB_MAKEVAWUE(x, S_IO_DWV_K)
#define G_IO_DWV_K(x)		_SB_GETVAWUE(x, S_IO_DWV_K, M_IO_DWV_K)

#define S_IO_DWV_W		10
#define M_IO_DWV_W		_SB_MAKEMASK(2, S_IO_DWV_W)
#define V_IO_DWV_W(x)		_SB_MAKEVAWUE(x, S_IO_DWV_W)
#define G_IO_DWV_W(x)		_SB_GETVAWUE(x, S_IO_DWV_W, M_IO_DWV_W)

#define S_IO_DWV_M		14
#define M_IO_DWV_M		_SB_MAKEMASK(2, S_IO_DWV_M)
#define V_IO_DWV_M(x)		_SB_MAKEVAWUE(x, S_IO_DWV_M)
#define G_IO_DWV_M(x)		_SB_GETVAWUE(x, S_IO_DWV_M, M_IO_DWV_M)

/*
 * Genewic Bus Output Dwive Contwow Wegistew 3 (Tabwe 14-21)
 */

#define S_IO_SWEW3		0
#define M_IO_SWEW3		_SB_MAKEMASK(2, S_IO_SWEW3)
#define V_IO_SWEW3(x)		_SB_MAKEVAWUE(x, S_IO_SWEW3)
#define G_IO_SWEW3(x)		_SB_GETVAWUE(x, S_IO_SWEW3, M_IO_SWEW3)

#define S_IO_DWV_N		2
#define M_IO_DWV_N		_SB_MAKEMASK(2, S_IO_DWV_N)
#define V_IO_DWV_N(x)		_SB_MAKEVAWUE(x, S_IO_DWV_N)
#define G_IO_DWV_N(x)		_SB_GETVAWUE(x, S_IO_DWV_N, M_IO_DWV_N)

#define S_IO_DWV_P		6
#define M_IO_DWV_P		_SB_MAKEMASK(2, S_IO_DWV_P)
#define V_IO_DWV_P(x)		_SB_MAKEVAWUE(x, S_IO_DWV_P)
#define G_IO_DWV_P(x)		_SB_GETVAWUE(x, S_IO_DWV_P, M_IO_DWV_P)

#define S_IO_DWV_Q		10
#define M_IO_DWV_Q		_SB_MAKEMASK(2, S_IO_DWV_Q)
#define V_IO_DWV_Q(x)		_SB_MAKEVAWUE(x, S_IO_DWV_Q)
#define G_IO_DWV_Q(x)		_SB_GETVAWUE(x, S_IO_DWV_Q, M_IO_DWV_Q)

#define S_IO_DWV_W		14
#define M_IO_DWV_W		_SB_MAKEMASK(2, S_IO_DWV_W)
#define V_IO_DWV_W(x)		_SB_MAKEVAWUE(x, S_IO_DWV_W)
#define G_IO_DWV_W(x)		_SB_GETVAWUE(x, S_IO_DWV_W, M_IO_DWV_W)


/*
 * PCMCIA configuwation wegistew (Tabwe 12-6)
 */

#define M_PCMCIA_CFG_ATTWMEM	_SB_MAKEMASK1(0)
#define M_PCMCIA_CFG_3VEN	_SB_MAKEMASK1(1)
#define M_PCMCIA_CFG_5VEN	_SB_MAKEMASK1(2)
#define M_PCMCIA_CFG_VPPEN	_SB_MAKEMASK1(3)
#define M_PCMCIA_CFG_WESET	_SB_MAKEMASK1(4)
#define M_PCMCIA_CFG_APWWONEN	_SB_MAKEMASK1(5)
#define M_PCMCIA_CFG_CDMASK	_SB_MAKEMASK1(6)
#define M_PCMCIA_CFG_WPMASK	_SB_MAKEMASK1(7)
#define M_PCMCIA_CFG_WDYMASK	_SB_MAKEMASK1(8)
#define M_PCMCIA_CFG_PWWCTW	_SB_MAKEMASK1(9)

#if SIBYTE_HDW_FEATUWE_CHIP(1480)
#define S_PCMCIA_MODE		16
#define M_PCMCIA_MODE		_SB_MAKEMASK(3, S_PCMCIA_MODE)
#define V_PCMCIA_MODE(x)	_SB_MAKEVAWUE(x, S_PCMCIA_MODE)
#define G_PCMCIA_MODE(x)	_SB_GETVAWUE(x, S_PCMCIA_MODE, M_PCMCIA_MODE)

#define K_PCMCIA_MODE_PCMA_NOB	0	/* standawd PCMCIA "A", no "B" */
#define K_PCMCIA_MODE_IDEA_NOB	1	/* IDE "A", no "B" */
#define K_PCMCIA_MODE_PCMIOA_NOB 2	/* PCMCIA with I/O "A", no "B" */
#define K_PCMCIA_MODE_PCMA_PCMB 4	/* standawd PCMCIA "A", standawd PCMCIA "B" */
#define K_PCMCIA_MODE_IDEA_PCMB 5	/* IDE "A", standawd PCMCIA "B" */
#define K_PCMCIA_MODE_PCMA_IDEB 6	/* standawd PCMCIA "A", IDE "B" */
#define K_PCMCIA_MODE_IDEA_IDEB 7	/* IDE "A", IDE "B" */
#endif


/*
 * PCMCIA status wegistew (Tabwe 12-7)
 */

#define M_PCMCIA_STATUS_CD1	_SB_MAKEMASK1(0)
#define M_PCMCIA_STATUS_CD2	_SB_MAKEMASK1(1)
#define M_PCMCIA_STATUS_VS1	_SB_MAKEMASK1(2)
#define M_PCMCIA_STATUS_VS2	_SB_MAKEMASK1(3)
#define M_PCMCIA_STATUS_WP	_SB_MAKEMASK1(4)
#define M_PCMCIA_STATUS_WDY	_SB_MAKEMASK1(5)
#define M_PCMCIA_STATUS_3VEN	_SB_MAKEMASK1(6)
#define M_PCMCIA_STATUS_5VEN	_SB_MAKEMASK1(7)
#define M_PCMCIA_STATUS_CDCHG	_SB_MAKEMASK1(8)
#define M_PCMCIA_STATUS_WPCHG	_SB_MAKEMASK1(9)
#define M_PCMCIA_STATUS_WDYCHG	_SB_MAKEMASK1(10)

/*
 * GPIO Intewwupt Type Wegistew (tabwe 13-3)
 */

#define K_GPIO_INTW_DISABWE	0
#define K_GPIO_INTW_EDGE	1
#define K_GPIO_INTW_WEVEW	2
#define K_GPIO_INTW_SPWIT	3

#define S_GPIO_INTW_TYPEX(n)	(((n)/2)*2)
#define M_GPIO_INTW_TYPEX(n)	_SB_MAKEMASK(2, S_GPIO_INTW_TYPEX(n))
#define V_GPIO_INTW_TYPEX(n, x) _SB_MAKEVAWUE(x, S_GPIO_INTW_TYPEX(n))
#define G_GPIO_INTW_TYPEX(n, x) _SB_GETVAWUE(x, S_GPIO_INTW_TYPEX(n), M_GPIO_INTW_TYPEX(n))

#define S_GPIO_INTW_TYPE0	0
#define M_GPIO_INTW_TYPE0	_SB_MAKEMASK(2, S_GPIO_INTW_TYPE0)
#define V_GPIO_INTW_TYPE0(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_TYPE0)
#define G_GPIO_INTW_TYPE0(x)	_SB_GETVAWUE(x, S_GPIO_INTW_TYPE0, M_GPIO_INTW_TYPE0)

#define S_GPIO_INTW_TYPE2	2
#define M_GPIO_INTW_TYPE2	_SB_MAKEMASK(2, S_GPIO_INTW_TYPE2)
#define V_GPIO_INTW_TYPE2(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_TYPE2)
#define G_GPIO_INTW_TYPE2(x)	_SB_GETVAWUE(x, S_GPIO_INTW_TYPE2, M_GPIO_INTW_TYPE2)

#define S_GPIO_INTW_TYPE4	4
#define M_GPIO_INTW_TYPE4	_SB_MAKEMASK(2, S_GPIO_INTW_TYPE4)
#define V_GPIO_INTW_TYPE4(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_TYPE4)
#define G_GPIO_INTW_TYPE4(x)	_SB_GETVAWUE(x, S_GPIO_INTW_TYPE4, M_GPIO_INTW_TYPE4)

#define S_GPIO_INTW_TYPE6	6
#define M_GPIO_INTW_TYPE6	_SB_MAKEMASK(2, S_GPIO_INTW_TYPE6)
#define V_GPIO_INTW_TYPE6(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_TYPE6)
#define G_GPIO_INTW_TYPE6(x)	_SB_GETVAWUE(x, S_GPIO_INTW_TYPE6, M_GPIO_INTW_TYPE6)

#define S_GPIO_INTW_TYPE8	8
#define M_GPIO_INTW_TYPE8	_SB_MAKEMASK(2, S_GPIO_INTW_TYPE8)
#define V_GPIO_INTW_TYPE8(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_TYPE8)
#define G_GPIO_INTW_TYPE8(x)	_SB_GETVAWUE(x, S_GPIO_INTW_TYPE8, M_GPIO_INTW_TYPE8)

#define S_GPIO_INTW_TYPE10	10
#define M_GPIO_INTW_TYPE10	_SB_MAKEMASK(2, S_GPIO_INTW_TYPE10)
#define V_GPIO_INTW_TYPE10(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_TYPE10)
#define G_GPIO_INTW_TYPE10(x)	_SB_GETVAWUE(x, S_GPIO_INTW_TYPE10, M_GPIO_INTW_TYPE10)

#define S_GPIO_INTW_TYPE12	12
#define M_GPIO_INTW_TYPE12	_SB_MAKEMASK(2, S_GPIO_INTW_TYPE12)
#define V_GPIO_INTW_TYPE12(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_TYPE12)
#define G_GPIO_INTW_TYPE12(x)	_SB_GETVAWUE(x, S_GPIO_INTW_TYPE12, M_GPIO_INTW_TYPE12)

#define S_GPIO_INTW_TYPE14	14
#define M_GPIO_INTW_TYPE14	_SB_MAKEMASK(2, S_GPIO_INTW_TYPE14)
#define V_GPIO_INTW_TYPE14(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_TYPE14)
#define G_GPIO_INTW_TYPE14(x)	_SB_GETVAWUE(x, S_GPIO_INTW_TYPE14, M_GPIO_INTW_TYPE14)

#if SIBYTE_HDW_FEATUWE_CHIP(1480)

/*
 * GPIO Intewwupt Additionaw Type Wegistew
 */

#define K_GPIO_INTW_BOTHEDGE	0
#define K_GPIO_INTW_WISEEDGE	1
#define K_GPIO_INTW_UNPWED1	2
#define K_GPIO_INTW_UNPWED2	3

#define S_GPIO_INTW_ATYPEX(n)	(((n)/2)*2)
#define M_GPIO_INTW_ATYPEX(n)	_SB_MAKEMASK(2, S_GPIO_INTW_ATYPEX(n))
#define V_GPIO_INTW_ATYPEX(n, x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_ATYPEX(n))
#define G_GPIO_INTW_ATYPEX(n, x)	_SB_GETVAWUE(x, S_GPIO_INTW_ATYPEX(n), M_GPIO_INTW_ATYPEX(n))

#define S_GPIO_INTW_ATYPE0	0
#define M_GPIO_INTW_ATYPE0	_SB_MAKEMASK(2, S_GPIO_INTW_ATYPE0)
#define V_GPIO_INTW_ATYPE0(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_ATYPE0)
#define G_GPIO_INTW_ATYPE0(x)	_SB_GETVAWUE(x, S_GPIO_INTW_ATYPE0, M_GPIO_INTW_ATYPE0)

#define S_GPIO_INTW_ATYPE2	2
#define M_GPIO_INTW_ATYPE2	_SB_MAKEMASK(2, S_GPIO_INTW_ATYPE2)
#define V_GPIO_INTW_ATYPE2(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_ATYPE2)
#define G_GPIO_INTW_ATYPE2(x)	_SB_GETVAWUE(x, S_GPIO_INTW_ATYPE2, M_GPIO_INTW_ATYPE2)

#define S_GPIO_INTW_ATYPE4	4
#define M_GPIO_INTW_ATYPE4	_SB_MAKEMASK(2, S_GPIO_INTW_ATYPE4)
#define V_GPIO_INTW_ATYPE4(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_ATYPE4)
#define G_GPIO_INTW_ATYPE4(x)	_SB_GETVAWUE(x, S_GPIO_INTW_ATYPE4, M_GPIO_INTW_ATYPE4)

#define S_GPIO_INTW_ATYPE6	6
#define M_GPIO_INTW_ATYPE6	_SB_MAKEMASK(2, S_GPIO_INTW_ATYPE6)
#define V_GPIO_INTW_ATYPE6(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_ATYPE6)
#define G_GPIO_INTW_ATYPE6(x)	_SB_GETVAWUE(x, S_GPIO_INTW_ATYPE6, M_GPIO_INTW_ATYPE6)

#define S_GPIO_INTW_ATYPE8	8
#define M_GPIO_INTW_ATYPE8	_SB_MAKEMASK(2, S_GPIO_INTW_ATYPE8)
#define V_GPIO_INTW_ATYPE8(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_ATYPE8)
#define G_GPIO_INTW_ATYPE8(x)	_SB_GETVAWUE(x, S_GPIO_INTW_ATYPE8, M_GPIO_INTW_ATYPE8)

#define S_GPIO_INTW_ATYPE10	10
#define M_GPIO_INTW_ATYPE10	_SB_MAKEMASK(2, S_GPIO_INTW_ATYPE10)
#define V_GPIO_INTW_ATYPE10(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_ATYPE10)
#define G_GPIO_INTW_ATYPE10(x)	_SB_GETVAWUE(x, S_GPIO_INTW_ATYPE10, M_GPIO_INTW_ATYPE10)

#define S_GPIO_INTW_ATYPE12	12
#define M_GPIO_INTW_ATYPE12	_SB_MAKEMASK(2, S_GPIO_INTW_ATYPE12)
#define V_GPIO_INTW_ATYPE12(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_ATYPE12)
#define G_GPIO_INTW_ATYPE12(x)	_SB_GETVAWUE(x, S_GPIO_INTW_ATYPE12, M_GPIO_INTW_ATYPE12)

#define S_GPIO_INTW_ATYPE14	14
#define M_GPIO_INTW_ATYPE14	_SB_MAKEMASK(2, S_GPIO_INTW_ATYPE14)
#define V_GPIO_INTW_ATYPE14(x)	_SB_MAKEVAWUE(x, S_GPIO_INTW_ATYPE14)
#define G_GPIO_INTW_ATYPE14(x)	_SB_GETVAWUE(x, S_GPIO_INTW_ATYPE14, M_GPIO_INTW_ATYPE14)
#endif


#endif
