# 5.5 改善点の抽出と設計フィードバック提案

これまでの評価結果（波形、面積、タイミング、DRC/LVS）をもとに、設計の改善点を抽出し、  
**「次にどう活かすか」**という視点でフィードバックをまとめます。

設計は1回で終わりではなく、**検証→改善→再設計**の繰り返しによって完成度を高めていきます。

---

## 📋 評価のまとめと改善視点

| ブロック | 評価課題                     | 改善提案                                      |
|----------|------------------------------|-----------------------------------------------|
| FSM      | 状態遷移に若干の冗長あり     | 状態数の削減、1-hot符号化で面積最適化         |
| MUX      | 改善点ほぼなし               | 回路の動作確認用に波形の注釈強化              |
| Adder    | Slackが小さい、遅延がボトルネック | 桁並列構造への分割、セル制約の最適化           |

---

## 🧠 設計改善の視点一覧

### ▶ クロック制約の見直し（SDC）

- 現状：クロック周期が設計を制限している
- 対策：
  - より緩やかなクロック制約で評価
  - クロックツリー（CTS）のパラメータ調整

### ▶ Floorplan調整

- 利用率の最適化（75〜85%が目安）
- IO配置やPower Ring配置の見直し
- 面積削減とDRC削減の両立を図る

### ▶ 論理構造の整理

- FSMの状態数を最小限にする（合成効率向上）
- Adderの桁構造を構造化（Carry Lookahead 等）

### ▶ 自動スクリプトによる反復設計

- `config.tcl` や `sdc.tcl` を変更しながら自動設計を反復
- レポート出力をログ化し、設計パターンとの対応を可視化

---

## 🔁 改善サイクルのモデル

```text
[仕様] → [設計] → [検証] → [評価] → [改善] → [再設計] → ...
```

このループを回すことで、最適な設計に近づいていきます。  
教育の観点でも、このPDCAループを意識させることが設計力の本質的な育成につながります。

---

## 🧭 次章への展開

これらの改善提案をベースに、**次章（応用編または実践演習）**では、より大規模で複雑なブロック（例：ALU、FSM+Memory構成、I/O制御）を対象にして、同様のフローで設計・検証・評価を行っていきます。

また、将来的には以下のような統合演習も視野に入れられます：

- SoCレベルでの評価演習
- Pythonによる自動評価レポート生成
- GitHub/Gitによる設計履歴管理とレビュー訓練

---

## 🏁 まとめ

本章では、設計結果を多角的に評価し、改善提案を構造的にまとめるスキルを学びました。  
これは回路設計者にとって不可欠な「自己診断能力」を養うための核心プロセスです。
