TimeQuest Timing Analyzer report for valueparsing
Thu Apr 04 12:00:07 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sspi_clk'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'rx_req'
 14. Slow 1200mV 85C Model Hold: 'rx_req'
 15. Slow 1200mV 85C Model Hold: 'sspi_clk'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Recovery: 'sspi_clk'
 18. Slow 1200mV 85C Model Recovery: 'spi_reset_n'
 19. Slow 1200mV 85C Model Recovery: 'rx_req'
 20. Slow 1200mV 85C Model Removal: 'spi_reset_n'
 21. Slow 1200mV 85C Model Removal: 'rx_req'
 22. Slow 1200mV 85C Model Removal: 'sspi_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'sspi_clk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_reset_n'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Slow 1200mV 85C Model Metastability Report
 38. Slow 1200mV 0C Model Fmax Summary
 39. Slow 1200mV 0C Model Setup Summary
 40. Slow 1200mV 0C Model Hold Summary
 41. Slow 1200mV 0C Model Recovery Summary
 42. Slow 1200mV 0C Model Removal Summary
 43. Slow 1200mV 0C Model Minimum Pulse Width Summary
 44. Slow 1200mV 0C Model Setup: 'sspi_clk'
 45. Slow 1200mV 0C Model Setup: 'clk'
 46. Slow 1200mV 0C Model Setup: 'rx_req'
 47. Slow 1200mV 0C Model Hold: 'rx_req'
 48. Slow 1200mV 0C Model Hold: 'sspi_clk'
 49. Slow 1200mV 0C Model Hold: 'clk'
 50. Slow 1200mV 0C Model Recovery: 'sspi_clk'
 51. Slow 1200mV 0C Model Recovery: 'spi_reset_n'
 52. Slow 1200mV 0C Model Recovery: 'rx_req'
 53. Slow 1200mV 0C Model Removal: 'spi_reset_n'
 54. Slow 1200mV 0C Model Removal: 'rx_req'
 55. Slow 1200mV 0C Model Removal: 'sspi_clk'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'sspi_clk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_reset_n'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Output Enable Times
 67. Minimum Output Enable Times
 68. Output Disable Times
 69. Minimum Output Disable Times
 70. Slow 1200mV 0C Model Metastability Report
 71. Fast 1200mV 0C Model Setup Summary
 72. Fast 1200mV 0C Model Hold Summary
 73. Fast 1200mV 0C Model Recovery Summary
 74. Fast 1200mV 0C Model Removal Summary
 75. Fast 1200mV 0C Model Minimum Pulse Width Summary
 76. Fast 1200mV 0C Model Setup: 'sspi_clk'
 77. Fast 1200mV 0C Model Setup: 'clk'
 78. Fast 1200mV 0C Model Setup: 'rx_req'
 79. Fast 1200mV 0C Model Hold: 'rx_req'
 80. Fast 1200mV 0C Model Hold: 'sspi_clk'
 81. Fast 1200mV 0C Model Hold: 'clk'
 82. Fast 1200mV 0C Model Recovery: 'sspi_clk'
 83. Fast 1200mV 0C Model Recovery: 'rx_req'
 84. Fast 1200mV 0C Model Recovery: 'spi_reset_n'
 85. Fast 1200mV 0C Model Removal: 'spi_reset_n'
 86. Fast 1200mV 0C Model Removal: 'rx_req'
 87. Fast 1200mV 0C Model Removal: 'sspi_clk'
 88. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'sspi_clk'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_reset_n'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 92. Setup Times
 93. Hold Times
 94. Clock to Output Times
 95. Minimum Clock to Output Times
 96. Propagation Delay
 97. Minimum Propagation Delay
 98. Output Enable Times
 99. Minimum Output Enable Times
100. Output Disable Times
101. Minimum Output Disable Times
102. Fast 1200mV 0C Model Metastability Report
103. Multicorner Timing Analysis Summary
104. Setup Times
105. Hold Times
106. Clock to Output Times
107. Minimum Clock to Output Times
108. Propagation Delay
109. Minimum Propagation Delay
110. Board Trace Model Assignments
111. Input Transition Times
112. Slow Corner Signal Integrity Metrics
113. Fast Corner Signal Integrity Metrics
114. Setup Transfers
115. Hold Transfers
116. Recovery Transfers
117. Removal Transfers
118. Report TCCS
119. Report RSKM
120. Unconstrained Paths
121. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; valueparsing                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; rx_req      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }      ;
; spi_reset_n ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_reset_n } ;
; sspi_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sspi_clk }    ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 217.11 MHz ; 217.11 MHz      ; sspi_clk   ;                                                               ;
; 289.86 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; sspi_clk ; -3.299 ; -41.313         ;
; clk      ; -2.450 ; -105.918        ;
; rx_req   ; 0.122  ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rx_req   ; -0.478 ; -3.208         ;
; sspi_clk ; 0.184  ; 0.000          ;
; clk      ; 0.358  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; sspi_clk    ; -0.913 ; -15.424         ;
; spi_reset_n ; -0.095 ; -0.172          ;
; rx_req      ; -0.090 ; -0.459          ;
+-------------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------------+--------+----------------+
; Clock       ; Slack  ; End Point TNS  ;
+-------------+--------+----------------+
; spi_reset_n ; -0.432 ; -2.401         ;
; rx_req      ; -0.191 ; -1.383         ;
; sspi_clk    ; 0.208  ; 0.000          ;
+-------------+--------+----------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clk         ; -3.000 ; -72.000                    ;
; sspi_clk    ; -3.000 ; -43.000                    ;
; rx_req      ; -3.000 ; -3.000                     ;
; spi_reset_n ; -3.000 ; -3.000                     ;
+-------------+--------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sspi_clk'                                                                                 ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.299 ; tx_buf[7]~1        ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.273     ; 1.511      ;
; -3.281 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.440     ; 1.326      ;
; -3.280 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.440     ; 1.325      ;
; -3.239 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.224     ; 1.500      ;
; -3.187 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.224     ; 1.448      ;
; -3.150 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.449     ; 1.186      ;
; -3.148 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.449     ; 1.184      ;
; -3.139 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.440     ; 1.184      ;
; -3.129 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.420     ; 1.194      ;
; -2.943 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.421     ; 1.007      ;
; -2.879 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.448     ; 0.916      ;
; -2.816 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.451     ; 0.850      ;
; -2.685 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.440     ; 0.730      ;
; -2.610 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.222     ; 0.873      ;
; -2.605 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.224     ; 0.866      ;
; -2.517 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.440     ; 0.562      ;
; -2.384 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.440     ; 0.429      ;
; -1.912 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 3.139      ;
; -1.912 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.912      ;
; -1.912 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.912      ;
; -1.912 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.912      ;
; -1.912 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.912      ;
; -1.912 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.912      ;
; -1.912 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 3.139      ;
; -1.804 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.033     ; 2.786      ;
; -1.803 ; rrdy~reg0_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.220     ; 2.098      ;
; -1.781 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 3.008      ;
; -1.781 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.781      ;
; -1.781 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.781      ;
; -1.781 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.781      ;
; -1.781 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.781      ;
; -1.781 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.781      ;
; -1.781 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 3.008      ;
; -1.699 ; bit_cnt[1]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.858      ;
; -1.699 ; bit_cnt[1]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.858      ;
; -1.698 ; trdy~reg0_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.208     ; 2.005      ;
; -1.695 ; bit_cnt[4]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.854      ;
; -1.695 ; bit_cnt[4]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.854      ;
; -1.682 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.216      ; 2.913      ;
; -1.682 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.011     ; 2.686      ;
; -1.682 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.011     ; 2.686      ;
; -1.682 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.011     ; 2.686      ;
; -1.682 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.011     ; 2.686      ;
; -1.682 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.011     ; 2.686      ;
; -1.682 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.216      ; 2.913      ;
; -1.671 ; roe~reg0_emulated  ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.220     ; 1.966      ;
; -1.667 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.033     ; 2.649      ;
; -1.599 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 2.826      ;
; -1.599 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.599      ;
; -1.599 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.599      ;
; -1.599 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.599      ;
; -1.599 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.599      ;
; -1.599 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.599      ;
; -1.599 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 2.826      ;
; -1.595 ; bit_cnt[7]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.754      ;
; -1.595 ; bit_cnt[7]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.754      ;
; -1.595 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 2.822      ;
; -1.595 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.595      ;
; -1.595 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.595      ;
; -1.595 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.595      ;
; -1.595 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.595      ;
; -1.595 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.595      ;
; -1.595 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 2.822      ;
; -1.565 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 2.554      ;
; -1.492 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.492      ;
; -1.492 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.492      ;
; -1.492 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.492      ;
; -1.492 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.492      ;
; -1.492 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.492      ;
; -1.488 ; wr_add             ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.064      ; 2.567      ;
; -1.485 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.033     ; 2.467      ;
; -1.481 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.033     ; 2.463      ;
; -1.474 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 2.701      ;
; -1.474 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 2.701      ;
; -1.464 ; bit_cnt[6]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.623      ;
; -1.464 ; bit_cnt[6]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.623      ;
; -1.463 ; rd_add             ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.022     ; 1.956      ;
; -1.463 ; rd_add             ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.249     ; 1.729      ;
; -1.463 ; rd_add             ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.249     ; 1.729      ;
; -1.463 ; rd_add             ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.249     ; 1.729      ;
; -1.463 ; rd_add             ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.249     ; 1.729      ;
; -1.463 ; rd_add             ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.249     ; 1.729      ;
; -1.463 ; rd_add             ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.022     ; 1.956      ;
; -1.426 ; bit_cnt[3]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.585      ;
; -1.426 ; bit_cnt[3]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.585      ;
; -1.403 ; bit_cnt[10]        ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.151      ; 2.569      ;
; -1.403 ; bit_cnt[10]        ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.151      ; 2.569      ;
; -1.397 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.033     ; 2.379      ;
; -1.373 ; rd_add             ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.056     ; 1.832      ;
; -1.373 ; rd_add             ; miso~en             ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.056     ; 1.832      ;
; -1.362 ; bit_cnt[16]        ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.151      ; 2.528      ;
; -1.362 ; bit_cnt[16]        ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.151      ; 2.528      ;
; -1.362 ; rx_req             ; miso~reg0           ; rx_req       ; sspi_clk    ; 0.500        ; 2.176      ; 4.023      ;
; -1.356 ; bit_cnt[2]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.515      ;
; -1.356 ; bit_cnt[2]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.515      ;
; -1.350 ; bit_cnt[9]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.509      ;
; -1.350 ; bit_cnt[9]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.144      ; 2.509      ;
; -1.326 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.212      ; 2.553      ;
; -1.326 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.326      ;
; -1.326 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.015     ; 2.326      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                              ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.450 ; count_baud[1]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.756      ;
; -2.393 ; count_baud[1]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.699      ;
; -2.334 ; count_baud[1]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.640      ;
; -2.303 ; count_baud[2]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.609      ;
; -2.277 ; count_baud[1]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.583      ;
; -2.271 ; count_baud[2]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.577      ;
; -2.218 ; count_baud[1]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.524      ;
; -2.205 ; count_baud[0]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.511      ;
; -2.187 ; count_baud[2]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.493      ;
; -2.163 ; count_baud[0]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.469      ;
; -2.161 ; count_baud[1]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.467      ;
; -2.155 ; count_baud[2]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.461      ;
; -2.102 ; count_baud[1]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.408      ;
; -2.089 ; count_baud[0]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.395      ;
; -2.081 ; count_baud[4]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.387      ;
; -2.071 ; count_baud[2]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.377      ;
; -2.068 ; count_baud[5]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.374      ;
; -2.047 ; count_baud[0]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.353      ;
; -2.039 ; count_baud[2]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.345      ;
; -2.000 ; count_baud[4]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.306      ;
; -1.987 ; count_baud[1]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.293      ;
; -1.985 ; count_baud[5]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.291      ;
; -1.973 ; count_baud[0]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.279      ;
; -1.965 ; count_baud[4]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.271      ;
; -1.955 ; count_baud[2]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.261      ;
; -1.954 ; os_pulse       ; os_count[3]     ; clk          ; clk         ; 1.000        ; -0.435     ; 2.514      ;
; -1.953 ; os_pulse       ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.435     ; 2.513      ;
; -1.952 ; os_pulse       ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.435     ; 2.512      ;
; -1.952 ; count_baud[5]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.258      ;
; -1.946 ; os_pulse       ; os_count[1]     ; clk          ; clk         ; 1.000        ; -0.435     ; 2.506      ;
; -1.931 ; count_baud[0]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.237      ;
; -1.884 ; count_baud[4]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.190      ;
; -1.869 ; count_baud[5]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.175      ;
; -1.857 ; count_baud[0]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.163      ;
; -1.849 ; count_baud[4]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.155      ;
; -1.840 ; count_baud[2]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.146      ;
; -1.836 ; count_baud[5]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.142      ;
; -1.821 ; count_baud[1]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.755      ;
; -1.821 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.755      ;
; -1.821 ; count_baud[1]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.755      ;
; -1.821 ; count_baud[1]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.755      ;
; -1.821 ; count_baud[1]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.755      ;
; -1.821 ; count_baud[1]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.755      ;
; -1.821 ; count_baud[1]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.755      ;
; -1.821 ; count_baud[1]  ; count_baud[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.755      ;
; -1.821 ; count_baud[1]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.755      ;
; -1.791 ; count_baud[3]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.097      ;
; -1.769 ; count_baud[1]  ; os_pulse        ; clk          ; clk         ; 1.000        ; 0.311      ; 3.075      ;
; -1.768 ; os_pulse       ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.699      ;
; -1.768 ; count_baud[4]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.074      ;
; -1.767 ; os_pulse       ; rx_count[2]     ; clk          ; clk         ; 1.000        ; -0.435     ; 2.327      ;
; -1.753 ; count_baud[5]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.059      ;
; -1.744 ; os_pulse       ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.648      ;
; -1.744 ; os_pulse       ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.648      ;
; -1.744 ; os_pulse       ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.648      ;
; -1.744 ; os_pulse       ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.648      ;
; -1.744 ; os_pulse       ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.648      ;
; -1.744 ; os_pulse       ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.648      ;
; -1.744 ; os_pulse       ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.648      ;
; -1.744 ; os_pulse       ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.648      ;
; -1.744 ; os_pulse       ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.648      ;
; -1.744 ; os_pulse       ; rx_buffer[9]    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.648      ;
; -1.743 ; os_pulse       ; rx_count[1]     ; clk          ; clk         ; 1.000        ; -0.435     ; 2.303      ;
; -1.742 ; count_baud[0]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.048      ;
; -1.733 ; count_baud[4]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.039      ;
; -1.720 ; count_baud[10] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.663      ;
; -1.720 ; count_baud[5]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.026      ;
; -1.717 ; count_baud[11] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.660      ;
; -1.715 ; count_baud[3]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.021      ;
; -1.699 ; count_baud[2]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.633      ;
; -1.699 ; count_baud[2]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.633      ;
; -1.699 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.633      ;
; -1.699 ; count_baud[2]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.633      ;
; -1.699 ; count_baud[2]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.633      ;
; -1.699 ; count_baud[2]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.633      ;
; -1.699 ; count_baud[2]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.633      ;
; -1.699 ; count_baud[2]  ; count_baud[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.633      ;
; -1.699 ; count_baud[2]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.633      ;
; -1.697 ; count_baud[6]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.311      ; 3.003      ;
; -1.687 ; count_baud[8]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.311      ; 2.993      ;
; -1.675 ; count_baud[3]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.311      ; 2.981      ;
; -1.652 ; count_baud[1]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.061     ; 2.586      ;
; -1.647 ; count_baud[2]  ; os_pulse        ; clk          ; clk         ; 1.000        ; 0.311      ; 2.953      ;
; -1.618 ; count_baud[4]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.311      ; 2.924      ;
; -1.617 ; os_pulse       ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.086     ; 2.526      ;
; -1.617 ; os_pulse       ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.526      ;
; -1.617 ; os_pulse       ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.526      ;
; -1.617 ; os_pulse       ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.526      ;
; -1.617 ; os_pulse       ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.526      ;
; -1.617 ; os_pulse       ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.526      ;
; -1.617 ; os_pulse       ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.526      ;
; -1.617 ; os_pulse       ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.526      ;
; -1.610 ; count_baud[6]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.311      ; 2.916      ;
; -1.610 ; count_baud[8]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.311      ; 2.916      ;
; -1.605 ; count_baud[5]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.311      ; 2.911      ;
; -1.604 ; count_baud[10] ; count_os[5]     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.547      ;
; -1.601 ; count_baud[11] ; count_os[5]     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.544      ;
; -1.599 ; count_baud[3]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.311      ; 2.905      ;
; -1.598 ; count_baud[10] ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.541      ;
; -1.595 ; count_baud[11] ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.538      ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_req'                                                                          ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.122 ; rx_buf[1] ; spi_rx_data[1]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 2.190      ; 2.282      ;
; 0.154 ; rx_buf[5] ; spi_rx_data[5]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 2.191      ; 2.248      ;
; 0.166 ; rx_buf[2] ; spi_rx_data[2]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 2.190      ; 2.271      ;
; 0.170 ; rx_buf[6] ; spi_rx_data[6]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 2.187      ; 2.232      ;
; 0.177 ; rx_buf[3] ; spi_rx_data[3]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 2.188      ; 2.254      ;
; 0.183 ; rx_buf[7] ; spi_rx_data[7]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 2.193      ; 2.224      ;
; 0.317 ; rx_buf[4] ; spi_rx_data[4]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 2.185      ; 2.238      ;
; 0.391 ; rx_buf[0] ; spi_rx_data[0]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 2.193      ; 2.174      ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_req'                                                                            ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.478 ; rx_buf[0] ; spi_rx_data[0]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.434      ; 1.986      ;
; -0.421 ; rx_buf[7] ; spi_rx_data[7]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.435      ; 2.044      ;
; -0.412 ; rx_buf[6] ; spi_rx_data[6]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.429      ; 2.047      ;
; -0.410 ; rx_buf[5] ; spi_rx_data[5]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.433      ; 2.053      ;
; -0.386 ; rx_buf[4] ; spi_rx_data[4]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.427      ; 2.071      ;
; -0.373 ; rx_buf[2] ; spi_rx_data[2]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.431      ; 2.088      ;
; -0.367 ; rx_buf[3] ; spi_rx_data[3]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.430      ; 2.093      ;
; -0.361 ; rx_buf[1] ; spi_rx_data[1]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.431      ; 2.100      ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sspi_clk'                                                                                  ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.184 ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.384      ; 2.755      ;
; 0.305 ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.396      ; 2.888      ;
; 0.381 ; rd_add              ; rd_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[0]           ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[1]           ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[2]           ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[3]           ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[4]           ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[5]           ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[6]           ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[7]           ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.395 ; bit_cnt[5]          ; bit_cnt[6]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.593      ;
; 0.403 ; bit_cnt[3]          ; bit_cnt[4]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.601      ;
; 0.411 ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.675      ;
; 0.414 ; bit_cnt[7]          ; bit_cnt[8]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.612      ;
; 0.414 ; bit_cnt[2]          ; bit_cnt[3]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.612      ;
; 0.416 ; bit_cnt[10]         ; bit_cnt[11]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.614      ;
; 0.462 ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.726      ;
; 0.464 ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.728      ;
; 0.489 ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.313      ; 2.989      ;
; 0.513 ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.777      ;
; 0.519 ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.313      ; 3.019      ;
; 0.526 ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.396      ; 3.109      ;
; 0.541 ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.384      ; 2.612      ;
; 0.544 ; bit_cnt[4]          ; bit_cnt[5]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.742      ;
; 0.546 ; bit_cnt[6]          ; bit_cnt[7]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.744      ;
; 0.553 ; bit_cnt[1]          ; bit_cnt[2]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.751      ;
; 0.558 ; bit_cnt[11]         ; bit_cnt[12]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.560 ; bit_cnt[13]         ; bit_cnt[14]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.758      ;
; 0.579 ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.843      ;
; 0.584 ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.848      ;
; 0.605 ; wr_add              ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.223      ; 0.985      ;
; 0.626 ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.262      ; 3.075      ;
; 0.647 ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.396      ; 2.730      ;
; 0.703 ; bit_cnt[8]          ; bit_cnt[9]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.901      ;
; 0.709 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; 0.000        ; 2.396      ; 3.292      ;
; 0.737 ; bit_cnt[15]         ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.451      ; 0.845      ;
; 0.747 ; bit_cnt[15]         ; bit_cnt[16]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.054      ; 0.958      ;
; 0.789 ; bit_cnt[0]          ; bit_cnt[1]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.987      ;
; 0.797 ; wr_add              ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.220      ; 1.174      ;
; 0.797 ; wr_add              ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.220      ; 1.174      ;
; 0.801 ; wr_add              ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.220      ; 1.178      ;
; 0.802 ; wr_add              ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.220      ; 1.179      ;
; 0.802 ; wr_add              ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.220      ; 1.179      ;
; 0.826 ; wr_add              ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.223      ; 1.206      ;
; 0.827 ; wr_add              ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.223      ; 1.207      ;
; 0.838 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 2.396      ; 3.421      ;
; 0.842 ; bit_cnt[10]         ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.458      ; 0.957      ;
; 0.852 ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.396      ; 2.935      ;
; 0.884 ; bit_cnt[14]         ; bit_cnt[15]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 1.082      ;
; 0.911 ; bit_cnt[13]         ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.448      ; 1.016      ;
; 0.930 ; bit_cnt[9]          ; bit_cnt[10]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.054      ; 1.141      ;
; 1.006 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; -0.500       ; 2.396      ; 3.089      ;
; 1.058 ; bit_cnt[8]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.307      ; 1.522      ;
; 1.060 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.421      ; 1.138      ;
; 1.064 ; bit_cnt[2]          ; rd_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.292      ; 1.013      ;
; 1.070 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.414      ; 1.141      ;
; 1.078 ; rd_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.216      ; 1.451      ;
; 1.081 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.046      ; 1.284      ;
; 1.098 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.066      ; 1.321      ;
; 1.103 ; bit_cnt[12]         ; bit_cnt[13]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.068      ; 1.328      ;
; 1.105 ; bit_cnt[14]         ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.448      ; 1.210      ;
; 1.108 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.046      ; 1.311      ;
; 1.110 ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 2.874      ;
; 1.115 ; bit_cnt[11]         ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.455      ; 1.227      ;
; 1.129 ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 2.893      ;
; 1.130 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.296      ; 1.583      ;
; 1.131 ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 2.895      ;
; 1.148 ; bit_cnt[16]         ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.455      ; 1.260      ;
; 1.169 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 2.396      ; 3.252      ;
; 1.208 ; rd_add              ; miso~reg0           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.079      ; 0.944      ;
; 1.210 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.046      ; 1.413      ;
; 1.214 ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.313      ; 3.214      ;
; 1.230 ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 2.994      ;
; 1.239 ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.313      ; 3.239      ;
; 1.256 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.044      ; 1.457      ;
; 1.259 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.044      ; 1.460      ;
; 1.267 ; rx_req              ; miso~reg0           ; rx_req       ; sspi_clk    ; 0.000        ; 2.262      ; 3.716      ;
; 1.269 ; bit_cnt[12]         ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.458      ; 1.384      ;
; 1.294 ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 3.058      ;
; 1.298 ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 3.062      ;
; 1.305 ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.262      ; 3.254      ;
; 1.324 ; wr_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.216      ; 1.697      ;
; 1.331 ; wr_add              ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.228      ; 1.716      ;
; 1.350 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.044      ; 1.551      ;
; 1.361 ; bit_cnt[9]          ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.448      ; 1.466      ;
; 1.362 ; wr_add              ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.228      ; 1.747      ;
; 1.396 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.433      ; 1.486      ;
; 1.418 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; -0.167     ; 1.408      ;
; 1.445 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.079      ; 1.681      ;
; 1.473 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.433      ; 1.563      ;
; 1.485 ; wr_add              ; wr_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.045      ; 1.687      ;
; 1.515 ; bit_cnt[11]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.433      ; 1.605      ;
; 1.546 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.078      ; 1.781      ;
; 1.552 ; bit_cnt[1]          ; wr_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.292      ; 1.501      ;
; 1.568 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.043      ; 1.768      ;
; 1.584 ; bit_cnt[16]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.433      ; 1.674      ;
; 1.644 ; tx_buf[7]~_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.037      ; 1.838      ;
; 1.763 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.122      ; 2.042      ;
; 1.768 ; bit_cnt[9]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.307      ; 2.232      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                              ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; tx_busy~reg0   ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_busy~reg0   ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_state       ; rx_state        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_count[2]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_count[1]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_count[0]    ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; rx_count[3]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; os_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; os_count[0]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; os_count[1]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; os_count[2]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; tx_buffer[10]  ; tx_buffer[10]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.374 ; tx_buffer[0]   ; tx~reg0         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; tx_buffer[2]   ; tx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; tx_buffer[7]   ; tx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.379 ; rx_buffer[3]   ; rx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.612      ;
; 0.379 ; rx_buffer[8]   ; rx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.612      ;
; 0.386 ; rx_buffer[4]   ; rx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.619      ;
; 0.391 ; rx_count[0]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.416 ; rx_state       ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.635      ;
; 0.441 ; tx_state       ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.660      ;
; 0.445 ; tx_state       ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.664      ;
; 0.445 ; tx_state       ; tx_count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.664      ;
; 0.488 ; count_baud[8]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.069      ;
; 0.490 ; count_baud[8]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.071      ;
; 0.522 ; rx_buffer[5]   ; rx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.755      ;
; 0.523 ; rx_buffer[7]   ; rx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.756      ;
; 0.523 ; rx_buffer[9]   ; rx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.756      ;
; 0.525 ; rx_buffer[6]   ; rx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.758      ;
; 0.530 ; rx_buffer[2]   ; rx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.763      ;
; 0.534 ; rx_buffer[4]   ; rx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.772      ;
; 0.536 ; rx_buffer[2]   ; rx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.774      ;
; 0.543 ; count_os[1]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.777      ;
; 0.544 ; count_os[7]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.778      ;
; 0.544 ; count_os[2]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.778      ;
; 0.545 ; count_baud[11] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.778      ;
; 0.549 ; count_baud[10] ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.782      ;
; 0.553 ; tx_buffer[10]  ; tx_buffer[9]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.554 ; tx_buffer[4]   ; tx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; tx_buffer[6]   ; tx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; tx_buffer[8]   ; tx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; tx_buffer[9]   ; tx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.557 ; tx_buffer[5]   ; tx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; tx_buffer[1]   ; tx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; tx_buffer[3]   ; tx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; count_baud[5]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; count_baud[6]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.562 ; count_baud[7]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.564 ; count_baud[8]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.583 ; count_baud[7]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.164      ;
; 0.585 ; count_baud[7]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.166      ;
; 0.597 ; count_baud[6]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.178      ;
; 0.599 ; count_baud[6]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.180      ;
; 0.600 ; count_baud[8]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.181      ;
; 0.602 ; os_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.821      ;
; 0.622 ; tx_state       ; tx_count[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.841      ;
; 0.626 ; tx_state       ; tx_count[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.845      ;
; 0.631 ; rx_buffer[3]   ; rx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.104      ; 0.892      ;
; 0.673 ; rx_buffer[7]   ; rx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.674 ; rx_buffer[8]   ; rx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.676 ; rx_buffer[6]   ; rx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.914      ;
; 0.679 ; rx_buffer[1]   ; rx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.912      ;
; 0.689 ; count_os[5]    ; count_os[5]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.923      ;
; 0.689 ; rx_count[0]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.908      ;
; 0.690 ; count_baud[9]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.923      ;
; 0.692 ; count_os[4]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.926      ;
; 0.693 ; count_os[6]    ; count_os[6]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.927      ;
; 0.693 ; count_os[3]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.927      ;
; 0.693 ; count_baud[5]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.274      ;
; 0.695 ; count_baud[5]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.276      ;
; 0.695 ; count_baud[7]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.276      ;
; 0.703 ; count_baud[4]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.921      ;
; 0.704 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.922      ;
; 0.708 ; os_count[0]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.927      ;
; 0.709 ; count_baud[6]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.290      ;
; 0.712 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.930      ;
; 0.713 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.931      ;
; 0.724 ; count_os[0]    ; count_os[0]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.958      ;
; 0.747 ; rx_buffer[9]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.985      ;
; 0.761 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.979      ;
; 0.771 ; rx_state       ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.990      ;
; 0.772 ; rx_state       ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.991      ;
; 0.772 ; rx_state       ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.991      ;
; 0.773 ; rx_state       ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.992      ;
; 0.782 ; tx_count[3]    ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.001      ;
; 0.794 ; rx_buffer[0]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.805 ; count_baud[5]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.386      ;
; 0.816 ; tx_state       ; tx_state        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.035      ;
; 0.818 ; count_os[1]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.052      ;
; 0.832 ; count_os[2]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.066      ;
; 0.834 ; count_baud[5]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.834 ; count_os[2]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.068      ;
; 0.836 ; count_baud[7]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.054      ;
; 0.836 ; count_baud[10] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.069      ;
; 0.848 ; count_baud[6]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.850 ; tx_count[2]    ; tx_state        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.069      ;
; 0.850 ; count_baud[6]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; tx_count[2]    ; tx_count[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.070      ;
; 0.852 ; count_baud[4]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.433      ;
; 0.854 ; count_baud[4]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.435      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sspi_clk'                                                                       ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.913 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.999      ; 3.397      ;
; -0.838 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.998      ; 3.321      ;
; -0.838 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.998      ; 3.321      ;
; -0.838 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.998      ; 3.321      ;
; -0.838 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.998      ; 3.321      ;
; -0.838 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.998      ; 3.321      ;
; -0.752 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.225      ; 3.462      ;
; -0.752 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.225      ; 3.462      ;
; -0.617 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.948      ; 3.050      ;
; -0.617 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.948      ; 3.050      ;
; -0.617 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.948      ; 3.050      ;
; -0.617 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.948      ; 3.050      ;
; -0.597 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.500        ; 2.311      ; 3.393      ;
; -0.384 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.384 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.955      ; 2.824      ;
; -0.379 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.176      ; 3.040      ;
; -0.337 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.311      ; 3.133      ;
; -0.331 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 1.000        ; 2.311      ; 3.627      ;
; -0.229 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.999      ; 3.213      ;
; -0.194 ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.311      ; 2.990      ;
; -0.120 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.998      ; 3.103      ;
; -0.120 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.998      ; 3.103      ;
; -0.120 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.998      ; 3.103      ;
; -0.120 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.998      ; 3.103      ;
; -0.120 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.998      ; 3.103      ;
; -0.118 ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.300      ; 2.903      ;
; -0.039 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.225      ; 3.249      ;
; -0.039 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.225      ; 3.249      ;
; -0.023 ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.321      ; 2.829      ;
; -0.023 ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.321      ; 2.829      ;
; -0.023 ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.321      ; 2.829      ;
; 0.045  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.318      ; 2.758      ;
; 0.045  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.318      ; 2.758      ;
; 0.045  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.318      ; 2.758      ;
; 0.045  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.318      ; 2.758      ;
; 0.045  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.318      ; 2.758      ;
; 0.046  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.948      ; 2.887      ;
; 0.046  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.948      ; 2.887      ;
; 0.046  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.948      ; 2.887      ;
; 0.046  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.948      ; 2.887      ;
; 0.052  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.311      ; 3.244      ;
; 0.173  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.311      ; 3.123      ;
; 0.251  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.251  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.955      ; 2.689      ;
; 0.261  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.176      ; 2.900      ;
; 0.278  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.321      ; 3.028      ;
; 0.278  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.321      ; 3.028      ;
; 0.278  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.321      ; 3.028      ;
; 0.280  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.300      ; 3.005      ;
; 0.375  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.318      ; 2.928      ;
; 0.375  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.318      ; 2.928      ;
; 0.375  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.318      ; 2.928      ;
; 0.375  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.318      ; 2.928      ;
; 0.375  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.318      ; 2.928      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_reset_n'                                                             ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.095 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.297      ; 3.977      ;
; -0.077 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.299      ; 3.977      ;
; -0.012 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.297      ; 4.394      ;
; 0.005  ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.299      ; 4.395      ;
; 0.046  ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.299      ; 3.977      ;
; 0.054  ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.297      ; 3.977      ;
; 0.130  ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.299      ; 4.393      ;
; 0.136  ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.297      ; 4.395      ;
; 0.275  ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.289      ; 3.748      ;
; 0.290  ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.289      ; 3.747      ;
; 0.294  ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.270      ; 3.698      ;
; 0.319  ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.289      ; 3.848      ;
; 0.347  ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.289      ; 4.176      ;
; 0.364  ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.289      ; 4.173      ;
; 0.366  ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.270      ; 4.126      ;
; 0.396  ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.289      ; 4.271      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_req'                                                                          ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.090 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.593      ; 4.388      ;
; -0.089 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.594      ; 4.384      ;
; -0.083 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.596      ; 4.383      ;
; -0.083 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.596      ; 4.383      ;
; -0.064 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.594      ; 4.859      ;
; -0.060 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.591      ; 4.384      ;
; -0.058 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.593      ; 4.856      ;
; -0.054 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.593      ; 4.384      ;
; -0.052 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.596      ; 4.852      ;
; -0.050 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.596      ; 4.850      ;
; -0.014 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.591      ; 4.838      ;
; -0.007 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.593      ; 4.837      ;
; 0.067  ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.591      ; 4.384      ;
; 0.073  ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.596      ; 4.385      ;
; 0.115  ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.591      ; 4.836      ;
; 0.127  ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.596      ; 4.831      ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_reset_n'                                                              ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.432 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.419      ; 3.987      ;
; -0.405 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.438      ; 4.033      ;
; -0.403 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.438      ; 4.035      ;
; -0.372 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.419      ; 3.567      ;
; -0.347 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.438      ; 4.091      ;
; -0.343 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.438      ; 3.615      ;
; -0.343 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.438      ; 3.615      ;
; -0.293 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.438      ; 3.665      ;
; -0.206 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.449      ; 4.243      ;
; -0.204 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.449      ; 4.245      ;
; -0.202 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.447      ; 4.245      ;
; -0.202 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.447      ; 4.245      ;
; -0.134 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.449      ; 3.835      ;
; -0.133 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.449      ; 3.836      ;
; -0.131 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.447      ; 3.836      ;
; -0.131 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.447      ; 3.836      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_req'                                                                           ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.191 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.752      ; 4.601      ;
; -0.191 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.753      ; 4.602      ;
; -0.184 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.750      ; 4.606      ;
; -0.183 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.751      ; 4.608      ;
; -0.165 ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.752      ; 4.627      ;
; -0.157 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.749      ; 4.632      ;
; -0.157 ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.748      ; 4.631      ;
; -0.155 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.748      ; 4.633      ;
; -0.114 ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.752      ; 4.178      ;
; -0.113 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.752      ; 4.179      ;
; -0.113 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.753      ; 4.180      ;
; -0.112 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.749      ; 4.177      ;
; -0.111 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.748      ; 4.177      ;
; -0.111 ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.748      ; 4.177      ;
; -0.111 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.751      ; 4.180      ;
; -0.107 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.750      ; 4.183      ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sspi_clk'                                                                       ;
+-------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.208 ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.403      ; 2.798      ;
; 0.208 ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.403      ; 2.798      ;
; 0.208 ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.403      ; 2.798      ;
; 0.208 ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.403      ; 2.798      ;
; 0.208 ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.403      ; 2.798      ;
; 0.301 ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.406      ; 2.894      ;
; 0.301 ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.406      ; 2.894      ;
; 0.301 ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.406      ; 2.894      ;
; 0.323 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.313      ; 2.823      ;
; 0.323 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.313      ; 2.823      ;
; 0.338 ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.384      ; 2.909      ;
; 0.345 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.262      ; 2.794      ;
; 0.372 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.372 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.032      ; 2.591      ;
; 0.424 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.688      ;
; 0.424 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.688      ;
; 0.424 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.688      ;
; 0.424 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.688      ;
; 0.424 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.688      ;
; 0.438 ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.396      ; 3.021      ;
; 0.498 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.077      ; 2.762      ;
; 0.533 ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.403      ; 2.623      ;
; 0.533 ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.403      ; 2.623      ;
; 0.533 ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.403      ; 2.623      ;
; 0.533 ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.403      ; 2.623      ;
; 0.533 ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.403      ; 2.623      ;
; 0.553 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.396      ; 3.136      ;
; 0.570 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.025      ; 2.782      ;
; 0.570 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.025      ; 2.782      ;
; 0.570 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.025      ; 2.782      ;
; 0.570 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.025      ; 2.782      ;
; 0.598 ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.406      ; 2.691      ;
; 0.598 ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.406      ; 2.691      ;
; 0.598 ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.406      ; 2.691      ;
; 0.727 ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.384      ; 2.798      ;
; 0.798 ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.396      ; 2.881      ;
; 0.922 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 2.396      ; 3.505      ;
; 0.936 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.396      ; 3.019      ;
; 0.941 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.313      ; 2.941      ;
; 0.941 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.313      ; 2.941      ;
; 0.992 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.262      ; 2.941      ;
; 1.015 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.015 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.032      ; 2.734      ;
; 1.036 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 2.800      ;
; 1.036 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 2.800      ;
; 1.036 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 2.800      ;
; 1.036 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 2.800      ;
; 1.036 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 2.800      ;
; 1.142 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.077      ; 2.906      ;
; 1.196 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 2.396      ; 3.279      ;
; 1.238 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.025      ; 2.950      ;
; 1.238 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.025      ; 2.950      ;
; 1.238 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.025      ; 2.950      ;
; 1.238 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.025      ; 2.950      ;
+-------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; baud_pulse      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_pulse        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_error~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx~reg0         ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[0]~reg0 ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[1]~reg0 ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[3]~reg0 ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[4]~reg0 ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[5]~reg0 ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[6]~reg0 ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[7]~reg0 ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_error~reg0   ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[2]~reg0 ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[11]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[9]   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[0]     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[1]     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[2]     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[3]     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[4]     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[5]     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[6]     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[7]     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_pulse        ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[0]    ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[1]    ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[2]    ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[3]    ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[4]    ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[5]    ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[6]    ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[7]    ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[8]    ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sspi_clk'                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sspi_clk ; Rise       ; sspi_clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; wr_add                  ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rd_add                  ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; wr_add                  ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[0]               ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[2]               ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[3]               ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[5]               ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[7]               ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[1]               ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[4]               ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[6]               ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~en                 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~reg0               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; roe~reg0_emulated|clk   ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rrdy~reg0_emulated|clk  ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; trdy~reg0_emulated|clk  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[3]~_emulated|clk ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[4]~_emulated|clk ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[6]~_emulated|clk ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rd_add|clk              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; wr_add|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; sspi_clk~input|o        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~en|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~reg0|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[0]|clk          ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[13]|clk         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[14]|clk         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[15]|clk         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[1]|clk          ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[2]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[3]$latch|datad  ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[4]$latch|datad  ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[5]$latch|datad  ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[6]$latch|datad  ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[7]$latch|datad  ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[0]$latch|datad  ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[1]$latch|datad  ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[2]$latch|datad  ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[3]$latch        ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[4]$latch        ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[5]$latch        ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[6]$latch        ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[7]$latch        ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[0]$latch        ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[1]$latch        ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[2]$latch        ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.677  ; 0.677        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[3]$latch        ;
; 0.677  ; 0.677        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[4]$latch        ;
; 0.677  ; 0.677        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[5]$latch        ;
; 0.677  ; 0.677        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[6]$latch        ;
; 0.677  ; 0.677        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[7]$latch        ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[0]$latch        ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[1]$latch        ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[2]$latch        ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.697  ; 0.697        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[3]$latch|datad  ;
; 0.697  ; 0.697        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[4]$latch|datad  ;
; 0.697  ; 0.697        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[5]$latch|datad  ;
; 0.697  ; 0.697        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[6]$latch|datad  ;
; 0.697  ; 0.697        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[7]$latch|datad  ;
; 0.698  ; 0.698        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[0]$latch|datad  ;
; 0.698  ; 0.698        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[1]$latch|datad  ;
; 0.698  ; 0.698        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[2]$latch|datad  ;
; 0.699  ; 0.699        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_reset_n'                                                            ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; spi_reset_n ; Rise       ; spi_reset_n                  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.657  ; 0.657        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.657  ; 0.657        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.658  ; 0.658        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.658  ; 0.658        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; reset_n          ; clk         ; 1.659 ; 1.767 ; Rise       ; clk             ;
; rx               ; clk         ; 3.611 ; 4.055 ; Rise       ; clk             ;
; tx_data[*]       ; clk         ; 2.832 ; 3.214 ; Rise       ; clk             ;
;  tx_data[0]      ; clk         ; 2.633 ; 3.054 ; Rise       ; clk             ;
;  tx_data[1]      ; clk         ; 2.768 ; 3.164 ; Rise       ; clk             ;
;  tx_data[2]      ; clk         ; 2.226 ; 2.631 ; Rise       ; clk             ;
;  tx_data[3]      ; clk         ; 2.832 ; 3.214 ; Rise       ; clk             ;
;  tx_data[4]      ; clk         ; 2.545 ; 2.970 ; Rise       ; clk             ;
;  tx_data[5]      ; clk         ; 2.211 ; 2.617 ; Rise       ; clk             ;
;  tx_data[6]      ; clk         ; 2.014 ; 2.441 ; Rise       ; clk             ;
;  tx_data[7]      ; clk         ; 1.631 ; 2.042 ; Rise       ; clk             ;
; tx_ena           ; clk         ; 1.411 ; 1.515 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.539 ; 0.974 ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.377 ; 0.810 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.058 ; 0.510 ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.539 ; 0.974 ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.492 ; 0.933 ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.280 ; 0.706 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.193 ; 0.632 ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 0.247 ; 0.673 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.344 ; 0.786 ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; 1.676 ; 1.832 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 1.502 ; 1.727 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 4.573 ; 4.998 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 4.418 ; 4.816 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 3.032 ; 3.451 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 3.304 ; 3.750 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 3.447 ; 3.968 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; 2.590 ; 3.081 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; 2.199 ; 2.628 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; 2.159 ; 2.625 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; 2.590 ; 3.081 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; 2.585 ; 3.061 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; 2.547 ; 3.006 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; 2.210 ; 2.634 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; 2.122 ; 2.582 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; 2.441 ; 2.925 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 3.839 ; 4.317 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; 3.379 ; 3.766 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 1.059 ; 1.227 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.733 ; 0.910 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 3.956 ; 4.393 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 3.801 ; 4.211 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 2.431 ; 2.829 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 2.699 ; 3.133 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 2.816 ; 3.325 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 3.208 ; 3.674 ; Fall       ; sspi_clk        ;
+------------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; reset_n          ; clk         ; -0.733 ; -0.813 ; Rise       ; clk             ;
; rx               ; clk         ; -1.394 ; -1.883 ; Rise       ; clk             ;
; tx_data[*]       ; clk         ; -0.721 ; -1.127 ; Rise       ; clk             ;
;  tx_data[0]      ; clk         ; -1.233 ; -1.623 ; Rise       ; clk             ;
;  tx_data[1]      ; clk         ; -0.975 ; -1.372 ; Rise       ; clk             ;
;  tx_data[2]      ; clk         ; -0.729 ; -1.135 ; Rise       ; clk             ;
;  tx_data[3]      ; clk         ; -1.241 ; -1.627 ; Rise       ; clk             ;
;  tx_data[4]      ; clk         ; -1.037 ; -1.426 ; Rise       ; clk             ;
;  tx_data[5]      ; clk         ; -0.721 ; -1.127 ; Rise       ; clk             ;
;  tx_data[6]      ; clk         ; -1.111 ; -1.500 ; Rise       ; clk             ;
;  tx_data[7]      ; clk         ; -0.747 ; -1.150 ; Rise       ; clk             ;
; tx_ena           ; clk         ; 0.071  ; -0.025 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.849  ; 0.431  ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.812  ; 0.401  ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.824  ; 0.383  ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.512  ; 0.099  ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.547  ; 0.126  ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.770  ; 0.365  ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.849  ; 0.431  ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 0.803  ; 0.399  ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.831  ; 0.410  ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; -1.297 ; -1.463 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; -0.441 ; -0.640 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -2.751 ; -3.237 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -2.993 ; -3.461 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -2.603 ; -2.999 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -2.861 ; -3.287 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -2.785 ; -3.190 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; -1.710 ; -2.136 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; -1.804 ; -2.223 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; -1.764 ; -2.196 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; -2.147 ; -2.600 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; -2.143 ; -2.579 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; -2.106 ; -2.550 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; -1.815 ; -2.228 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; -1.710 ; -2.136 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; -1.888 ; -2.337 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -2.980 ; -3.421 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; -1.397 ; -1.805 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; -0.536 ; -0.739 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; -0.071 ; -0.214 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -2.134 ; -2.616 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -2.376 ; -2.844 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -2.010 ; -2.400 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -2.137 ; -2.526 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -2.168 ; -2.569 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -2.732 ; -3.202 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; rx_busy         ; clk         ; 5.282  ; 5.270  ; Rise       ; clk             ;
; rx_data[*]      ; clk         ; 7.010  ; 7.147  ; Rise       ; clk             ;
;  rx_data[0]     ; clk         ; 5.817  ; 5.796  ; Rise       ; clk             ;
;  rx_data[1]     ; clk         ; 7.010  ; 7.147  ; Rise       ; clk             ;
;  rx_data[2]     ; clk         ; 5.636  ; 5.624  ; Rise       ; clk             ;
;  rx_data[3]     ; clk         ; 5.627  ; 5.609  ; Rise       ; clk             ;
;  rx_data[4]     ; clk         ; 5.857  ; 5.823  ; Rise       ; clk             ;
;  rx_data[5]     ; clk         ; 5.821  ; 5.794  ; Rise       ; clk             ;
;  rx_data[6]     ; clk         ; 5.673  ; 5.656  ; Rise       ; clk             ;
;  rx_data[7]     ; clk         ; 5.631  ; 5.611  ; Rise       ; clk             ;
; rx_error        ; clk         ; 5.642  ; 5.620  ; Rise       ; clk             ;
; tx              ; clk         ; 6.289  ; 6.278  ; Rise       ; clk             ;
; tx_busy         ; clk         ; 5.694  ; 5.672  ; Rise       ; clk             ;
; rrdy            ; rx_req      ; 5.813  ; 5.545  ; Rise       ; rx_req          ;
; rrdy            ; rx_req      ; 5.813  ; 5.545  ; Fall       ; rx_req          ;
; spi_rx_data[*]  ; rx_req      ; 10.843 ; 11.148 ; Fall       ; rx_req          ;
;  spi_rx_data[0] ; rx_req      ; 9.597  ; 9.723  ; Fall       ; rx_req          ;
;  spi_rx_data[1] ; rx_req      ; 9.893  ; 10.061 ; Fall       ; rx_req          ;
;  spi_rx_data[2] ; rx_req      ; 10.843 ; 11.148 ; Fall       ; rx_req          ;
;  spi_rx_data[3] ; rx_req      ; 9.954  ; 10.075 ; Fall       ; rx_req          ;
;  spi_rx_data[4] ; rx_req      ; 10.212 ; 10.310 ; Fall       ; rx_req          ;
;  spi_rx_data[5] ; rx_req      ; 9.737  ; 9.872  ; Fall       ; rx_req          ;
;  spi_rx_data[6] ; rx_req      ; 9.979  ; 10.113 ; Fall       ; rx_req          ;
;  spi_rx_data[7] ; rx_req      ; 9.473  ; 9.590  ; Fall       ; rx_req          ;
; roe             ; spi_reset_n ; 4.897  ; 4.967  ; Rise       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 5.319  ; 5.396  ; Rise       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 4.787  ; 4.840  ; Rise       ; spi_reset_n     ;
; roe             ; spi_reset_n ; 4.897  ; 4.967  ; Fall       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 5.319  ; 5.396  ; Fall       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 4.787  ; 4.840  ; Fall       ; spi_reset_n     ;
; miso            ; sspi_clk    ; 5.343  ; 5.328  ; Rise       ; sspi_clk        ;
; roe             ; sspi_clk    ; 5.886  ; 5.840  ; Fall       ; sspi_clk        ;
; rrdy            ; sspi_clk    ; 6.198  ; 6.172  ; Fall       ; sspi_clk        ;
; trdy            ; sspi_clk    ; 5.895  ; 5.845  ; Fall       ; sspi_clk        ;
+-----------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; rx_busy         ; clk         ; 5.175  ; 5.161  ; Rise       ; clk             ;
; rx_data[*]      ; clk         ; 5.506  ; 5.487  ; Rise       ; clk             ;
;  rx_data[0]     ; clk         ; 5.689  ; 5.668  ; Rise       ; clk             ;
;  rx_data[1]     ; clk         ; 6.886  ; 7.020  ; Rise       ; clk             ;
;  rx_data[2]     ; clk         ; 5.515  ; 5.501  ; Rise       ; clk             ;
;  rx_data[3]     ; clk         ; 5.506  ; 5.487  ; Rise       ; clk             ;
;  rx_data[4]     ; clk         ; 5.729  ; 5.694  ; Rise       ; clk             ;
;  rx_data[5]     ; clk         ; 5.693  ; 5.665  ; Rise       ; clk             ;
;  rx_data[6]     ; clk         ; 5.552  ; 5.534  ; Rise       ; clk             ;
;  rx_data[7]     ; clk         ; 5.512  ; 5.490  ; Rise       ; clk             ;
; rx_error        ; clk         ; 5.521  ; 5.499  ; Rise       ; clk             ;
; tx              ; clk         ; 6.141  ; 6.133  ; Rise       ; clk             ;
; tx_busy         ; clk         ; 5.577  ; 5.556  ; Rise       ; clk             ;
; rrdy            ; rx_req      ; 5.697  ; 5.431  ; Rise       ; rx_req          ;
; rrdy            ; rx_req      ; 5.697  ; 5.431  ; Fall       ; rx_req          ;
; spi_rx_data[*]  ; rx_req      ; 9.218  ; 9.330  ; Fall       ; rx_req          ;
;  spi_rx_data[0] ; rx_req      ; 9.336  ; 9.457  ; Fall       ; rx_req          ;
;  spi_rx_data[1] ; rx_req      ; 9.620  ; 9.781  ; Fall       ; rx_req          ;
;  spi_rx_data[2] ; rx_req      ; 10.581 ; 10.877 ; Fall       ; rx_req          ;
;  spi_rx_data[3] ; rx_req      ; 9.678  ; 9.794  ; Fall       ; rx_req          ;
;  spi_rx_data[4] ; rx_req      ; 9.926  ; 10.020 ; Fall       ; rx_req          ;
;  spi_rx_data[5] ; rx_req      ; 9.470  ; 9.599  ; Fall       ; rx_req          ;
;  spi_rx_data[6] ; rx_req      ; 9.703  ; 9.831  ; Fall       ; rx_req          ;
;  spi_rx_data[7] ; rx_req      ; 9.218  ; 9.330  ; Fall       ; rx_req          ;
; roe             ; spi_reset_n ; 4.806  ; 4.877  ; Rise       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 5.211  ; 5.288  ; Rise       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 4.700  ; 4.756  ; Rise       ; spi_reset_n     ;
; roe             ; spi_reset_n ; 4.806  ; 4.877  ; Fall       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 5.211  ; 5.288  ; Fall       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 4.700  ; 4.756  ; Fall       ; spi_reset_n     ;
; miso            ; sspi_clk    ; 5.226  ; 5.210  ; Rise       ; sspi_clk        ;
; roe             ; sspi_clk    ; 5.698  ; 5.619  ; Fall       ; sspi_clk        ;
; rrdy            ; sspi_clk    ; 6.000  ; 5.940  ; Fall       ; sspi_clk        ;
; trdy            ; sspi_clk    ; 5.709  ; 5.626  ; Fall       ; sspi_clk        ;
+-----------------+-------------+--------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.878 ; 6.258 ;       ;
; ss_n         ; roe         ; 7.859 ; 8.068 ; 8.651 ; 8.271 ;
; ss_n         ; rrdy        ; 8.177 ; 8.442 ; 8.979 ; 8.604 ;
; ss_n         ; trdy        ; 6.965 ; 7.381 ; 7.979 ; 7.347 ;
; st_load_en   ; roe         ; 7.704 ; 7.913 ; 8.469 ; 8.089 ;
; st_load_en   ; rrdy        ; 8.022 ; 8.287 ; 8.797 ; 8.422 ;
; st_load_en   ; trdy        ; 7.219 ; 7.226 ; 7.797 ; 7.618 ;
; st_load_roe  ; roe         ; 6.808 ;       ;       ; 7.120 ;
; st_load_rrdy ; rrdy        ; 7.285 ;       ;       ; 7.619 ;
; st_load_trdy ; trdy        ; 7.197 ;       ;       ; 7.615 ;
; tx_load_en   ; trdy        ; 7.589 ;       ;       ; 7.964 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.745 ; 6.116 ;       ;
; ss_n         ; roe         ; 7.620 ; 7.830 ; 8.395 ; 8.045 ;
; ss_n         ; rrdy        ; 7.926 ; 7.362 ; 7.873 ; 8.364 ;
; ss_n         ; trdy        ; 6.763 ; 7.173 ; 7.745 ; 7.158 ;
; st_load_en   ; roe         ; 7.471 ; 7.681 ; 8.219 ; 7.869 ;
; st_load_en   ; rrdy        ; 7.777 ; 8.053 ; 8.553 ; 8.188 ;
; st_load_en   ; trdy        ; 7.005 ; 7.022 ; 7.473 ; 7.417 ;
; st_load_roe  ; roe         ; 6.639 ;       ;       ; 6.942 ;
; st_load_rrdy ; rrdy        ; 7.095 ;       ;       ; 7.421 ;
; st_load_trdy ; trdy        ; 6.797 ;       ;       ; 7.111 ;
; tx_load_en   ; trdy        ; 7.361 ;       ;       ; 7.744 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 5.386 ; 5.386 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 5.089 ; 5.089 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 5.322     ; 5.413     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 5.115     ; 5.123     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 245.58 MHz ; 245.58 MHz      ; sspi_clk   ;                                                               ;
; 325.2 MHz  ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; sspi_clk ; -2.876 ; -34.635        ;
; clk      ; -2.075 ; -88.494        ;
; rx_req   ; 0.216  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; rx_req   ; -0.382 ; -2.512        ;
; sspi_clk ; 0.154  ; 0.000         ;
; clk      ; 0.311  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------------+--------+----------------+
; Clock       ; Slack  ; End Point TNS  ;
+-------------+--------+----------------+
; sspi_clk    ; -0.766 ; -12.190        ;
; spi_reset_n ; 0.045  ; 0.000          ;
; rx_req      ; 0.076  ; 0.000          ;
+-------------+--------+----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; spi_reset_n ; -0.484 ; -2.961        ;
; rx_req      ; -0.306 ; -2.306        ;
; sspi_clk    ; 0.172  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -72.000                   ;
; sspi_clk    ; -3.000 ; -43.000                   ;
; rx_req      ; -3.000 ; -3.000                    ;
; spi_reset_n ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sspi_clk'                                                                                  ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.876 ; tx_buf[7]~1        ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.987     ; 1.374      ;
; -2.840 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.136     ; 1.189      ;
; -2.838 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.136     ; 1.187      ;
; -2.800 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.945     ; 1.340      ;
; -2.783 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.945     ; 1.323      ;
; -2.740 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.143     ; 1.082      ;
; -2.739 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.143     ; 1.081      ;
; -2.730 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.131     ; 1.084      ;
; -2.707 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.136     ; 1.056      ;
; -2.559 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.119     ; 0.925      ;
; -2.496 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.155     ; 0.826      ;
; -2.416 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.145     ; 0.756      ;
; -2.297 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.136     ; 0.646      ;
; -2.232 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.943     ; 0.774      ;
; -2.225 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.945     ; 0.765      ;
; -2.151 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.136     ; 0.500      ;
; -2.038 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -2.136     ; 0.387      ;
; -1.644 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.859      ;
; -1.644 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.859      ;
; -1.626 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.641      ;
; -1.626 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.641      ;
; -1.626 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.641      ;
; -1.626 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.641      ;
; -1.626 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.641      ;
; -1.536 ; rrdy~reg0_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.181     ; 1.870      ;
; -1.531 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.746      ;
; -1.531 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.746      ;
; -1.528 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.027     ; 2.516      ;
; -1.513 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.528      ;
; -1.513 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.528      ;
; -1.513 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.528      ;
; -1.513 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.528      ;
; -1.513 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.528      ;
; -1.446 ; trdy~reg0_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.171     ; 1.790      ;
; -1.445 ; bit_cnt[1]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.603      ;
; -1.445 ; bit_cnt[1]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.603      ;
; -1.442 ; bit_cnt[4]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.600      ;
; -1.442 ; bit_cnt[4]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.600      ;
; -1.440 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.207      ; 2.662      ;
; -1.440 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.207      ; 2.662      ;
; -1.422 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.007      ; 2.444      ;
; -1.422 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.007      ; 2.444      ;
; -1.422 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.007      ; 2.444      ;
; -1.422 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.007      ; 2.444      ;
; -1.422 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.007      ; 2.444      ;
; -1.413 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.027     ; 2.401      ;
; -1.413 ; roe~reg0_emulated  ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.181     ; 1.747      ;
; -1.373 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.588      ;
; -1.373 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.588      ;
; -1.370 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.585      ;
; -1.370 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.585      ;
; -1.355 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.370      ;
; -1.355 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.370      ;
; -1.355 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.370      ;
; -1.355 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.370      ;
; -1.355 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.370      ;
; -1.352 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.367      ;
; -1.352 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.367      ;
; -1.352 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.367      ;
; -1.352 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.367      ;
; -1.352 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.367      ;
; -1.330 ; bit_cnt[7]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.488      ;
; -1.330 ; bit_cnt[7]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.488      ;
; -1.320 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.018     ; 2.317      ;
; -1.275 ; rd_add             ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; 0.001      ; 1.791      ;
; -1.275 ; rd_add             ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; 0.001      ; 1.791      ;
; -1.257 ; rd_add             ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.199     ; 1.573      ;
; -1.257 ; rd_add             ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.199     ; 1.573      ;
; -1.257 ; rd_add             ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.199     ; 1.573      ;
; -1.257 ; rd_add             ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.199     ; 1.573      ;
; -1.257 ; rd_add             ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.199     ; 1.573      ;
; -1.255 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.027     ; 2.243      ;
; -1.252 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.027     ; 2.240      ;
; -1.243 ; wr_add             ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.067      ; 2.325      ;
; -1.229 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.444      ;
; -1.229 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.444      ;
; -1.217 ; bit_cnt[6]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.375      ;
; -1.217 ; bit_cnt[6]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.375      ;
; -1.212 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.227      ;
; -1.212 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.227      ;
; -1.212 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.227      ;
; -1.212 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.227      ;
; -1.212 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.227      ;
; -1.206 ; bit_cnt[3]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.364      ;
; -1.206 ; bit_cnt[3]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.364      ;
; -1.204 ; rx_req             ; miso~reg0           ; rx_req       ; sspi_clk    ; 0.500        ; 2.056      ; 3.745      ;
; -1.164 ; rd_add             ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.029     ; 1.650      ;
; -1.164 ; rd_add             ; miso~en             ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.029     ; 1.650      ;
; -1.144 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.027     ; 2.132      ;
; -1.138 ; bit_cnt[2]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.296      ;
; -1.138 ; bit_cnt[2]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.143      ; 2.296      ;
; -1.137 ; bit_cnt[10]        ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.152      ; 2.304      ;
; -1.137 ; bit_cnt[10]        ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.152      ; 2.304      ;
; -1.134 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.349      ;
; -1.134 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.200      ; 2.349      ;
; -1.130 ; rd_add             ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.199     ; 1.446      ;
; -1.124 ; bit_cnt[16]        ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.152      ; 2.291      ;
; -1.124 ; bit_cnt[16]        ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.152      ; 2.291      ;
; -1.116 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.131      ;
; -1.116 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.000      ; 2.131      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                               ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.075 ; count_baud[1]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.356      ;
; -2.012 ; count_baud[1]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.293      ;
; -1.975 ; count_baud[1]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.256      ;
; -1.953 ; count_baud[2]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.234      ;
; -1.912 ; count_baud[1]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.193      ;
; -1.906 ; count_baud[2]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.187      ;
; -1.875 ; count_baud[1]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.156      ;
; -1.861 ; count_baud[0]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.142      ;
; -1.853 ; count_baud[2]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.134      ;
; -1.812 ; count_baud[1]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.093      ;
; -1.810 ; count_baud[0]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.091      ;
; -1.806 ; count_baud[2]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.087      ;
; -1.775 ; count_baud[1]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.056      ;
; -1.761 ; count_baud[0]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.042      ;
; -1.753 ; count_baud[2]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.034      ;
; -1.739 ; count_baud[4]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.020      ;
; -1.730 ; count_baud[5]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.286      ; 3.011      ;
; -1.710 ; count_baud[0]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.991      ;
; -1.706 ; count_baud[2]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.987      ;
; -1.698 ; count_baud[1]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.979      ;
; -1.661 ; count_baud[4]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.942      ;
; -1.661 ; count_baud[0]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.942      ;
; -1.653 ; count_baud[2]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.934      ;
; -1.645 ; count_baud[5]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.926      ;
; -1.642 ; os_pulse       ; os_count[3]     ; clk          ; clk         ; 1.000        ; -0.394     ; 2.243      ;
; -1.641 ; os_pulse       ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.394     ; 2.242      ;
; -1.641 ; os_pulse       ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.394     ; 2.242      ;
; -1.639 ; count_baud[4]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.920      ;
; -1.635 ; os_pulse       ; os_count[1]     ; clk          ; clk         ; 1.000        ; -0.394     ; 2.236      ;
; -1.630 ; count_baud[5]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.911      ;
; -1.610 ; count_baud[0]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.891      ;
; -1.576 ; count_baud[2]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.857      ;
; -1.561 ; count_baud[4]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.842      ;
; -1.561 ; count_baud[0]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.842      ;
; -1.547 ; count_baud[1]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.488      ;
; -1.547 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.488      ;
; -1.547 ; count_baud[1]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.488      ;
; -1.547 ; count_baud[1]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.488      ;
; -1.547 ; count_baud[1]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.488      ;
; -1.547 ; count_baud[1]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.488      ;
; -1.547 ; count_baud[1]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.488      ;
; -1.547 ; count_baud[1]  ; count_baud[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.488      ;
; -1.547 ; count_baud[1]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.488      ;
; -1.545 ; count_baud[5]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.826      ;
; -1.539 ; count_baud[4]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.820      ;
; -1.530 ; count_baud[5]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.811      ;
; -1.492 ; os_pulse       ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.423      ;
; -1.490 ; os_pulse       ; rx_count[2]     ; clk          ; clk         ; 1.000        ; -0.394     ; 2.091      ;
; -1.485 ; count_baud[3]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.766      ;
; -1.484 ; count_baud[0]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.765      ;
; -1.483 ; count_baud[1]  ; os_pulse        ; clk          ; clk         ; 1.000        ; 0.286      ; 2.764      ;
; -1.478 ; os_pulse       ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.089     ; 2.384      ;
; -1.478 ; os_pulse       ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.089     ; 2.384      ;
; -1.478 ; os_pulse       ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.089     ; 2.384      ;
; -1.478 ; os_pulse       ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.089     ; 2.384      ;
; -1.478 ; os_pulse       ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.089     ; 2.384      ;
; -1.478 ; os_pulse       ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.089     ; 2.384      ;
; -1.478 ; os_pulse       ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.089     ; 2.384      ;
; -1.478 ; os_pulse       ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.089     ; 2.384      ;
; -1.478 ; os_pulse       ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.089     ; 2.384      ;
; -1.478 ; os_pulse       ; rx_buffer[9]    ; clk          ; clk         ; 1.000        ; -0.089     ; 2.384      ;
; -1.466 ; os_pulse       ; rx_count[1]     ; clk          ; clk         ; 1.000        ; -0.394     ; 2.067      ;
; -1.461 ; count_baud[4]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.742      ;
; -1.445 ; count_baud[5]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.726      ;
; -1.441 ; count_baud[2]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.382      ;
; -1.441 ; count_baud[2]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.382      ;
; -1.441 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.382      ;
; -1.441 ; count_baud[2]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.382      ;
; -1.441 ; count_baud[2]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.382      ;
; -1.441 ; count_baud[2]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.382      ;
; -1.441 ; count_baud[2]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.382      ;
; -1.441 ; count_baud[2]  ; count_baud[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.382      ;
; -1.441 ; count_baud[2]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.382      ;
; -1.439 ; count_baud[4]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.720      ;
; -1.430 ; count_baud[5]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.711      ;
; -1.411 ; count_baud[11] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.361      ;
; -1.411 ; count_baud[10] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.361      ;
; -1.407 ; count_baud[3]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.688      ;
; -1.393 ; count_baud[1]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.334      ;
; -1.392 ; count_baud[6]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.673      ;
; -1.385 ; count_baud[3]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.666      ;
; -1.382 ; count_baud[8]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.663      ;
; -1.362 ; count_baud[4]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.643      ;
; -1.361 ; count_baud[2]  ; os_pulse        ; clk          ; clk         ; 1.000        ; 0.286      ; 2.642      ;
; -1.353 ; count_baud[5]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.286      ; 2.634      ;
; -1.352 ; os_pulse       ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.271      ;
; -1.352 ; os_pulse       ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.271      ;
; -1.352 ; os_pulse       ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.271      ;
; -1.352 ; os_pulse       ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.271      ;
; -1.352 ; os_pulse       ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.271      ;
; -1.352 ; os_pulse       ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.271      ;
; -1.352 ; os_pulse       ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.271      ;
; -1.352 ; os_pulse       ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.271      ;
; -1.345 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.286      ;
; -1.345 ; count_baud[0]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.286      ;
; -1.345 ; count_baud[0]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.286      ;
; -1.345 ; count_baud[0]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.286      ;
; -1.345 ; count_baud[0]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.286      ;
; -1.345 ; count_baud[0]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.286      ;
; -1.345 ; count_baud[0]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.286      ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_req'                                                                           ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.216 ; rx_buf[1] ; spi_rx_data[1]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.965      ; 2.043      ;
; 0.265 ; rx_buf[5] ; spi_rx_data[5]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.967      ; 1.994      ;
; 0.265 ; rx_buf[3] ; spi_rx_data[3]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.964      ; 2.011      ;
; 0.266 ; rx_buf[7] ; spi_rx_data[7]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.969      ; 1.998      ;
; 0.266 ; rx_buf[6] ; spi_rx_data[6]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.963      ; 1.992      ;
; 0.284 ; rx_buf[2] ; spi_rx_data[2]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.965      ; 2.001      ;
; 0.372 ; rx_buf[4] ; spi_rx_data[4]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.961      ; 2.013      ;
; 0.480 ; rx_buf[0] ; spi_rx_data[0]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.968      ; 1.914      ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_req'                                                                             ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.382 ; rx_buf[0] ; spi_rx_data[0]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.180      ; 1.828      ;
; -0.337 ; rx_buf[7] ; spi_rx_data[7]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.181      ; 1.874      ;
; -0.322 ; rx_buf[5] ; spi_rx_data[5]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.178      ; 1.886      ;
; -0.320 ; rx_buf[6] ; spi_rx_data[6]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.174      ; 1.884      ;
; -0.298 ; rx_buf[4] ; spi_rx_data[4]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.173      ; 1.905      ;
; -0.294 ; rx_buf[2] ; spi_rx_data[2]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.177      ; 1.913      ;
; -0.288 ; rx_buf[3] ; spi_rx_data[3]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.176      ; 1.918      ;
; -0.271 ; rx_buf[1] ; spi_rx_data[1]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 2.177      ; 1.936      ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sspi_clk'                                                                                   ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.154 ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.227      ; 2.555      ;
; 0.272 ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.237      ; 2.683      ;
; 0.333 ; rd_add              ; rd_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[0]           ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[1]           ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[2]           ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[3]           ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[4]           ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[5]           ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[6]           ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[7]           ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.356 ; bit_cnt[5]          ; bit_cnt[6]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.538      ;
; 0.364 ; bit_cnt[3]          ; bit_cnt[4]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.546      ;
; 0.373 ; bit_cnt[7]          ; bit_cnt[8]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.555      ;
; 0.374 ; bit_cnt[2]          ; bit_cnt[3]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.556      ;
; 0.375 ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.955      ; 2.504      ;
; 0.377 ; bit_cnt[10]         ; bit_cnt[11]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.036      ; 0.557      ;
; 0.398 ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.968      ; 2.540      ;
; 0.400 ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.968      ; 2.542      ;
; 0.427 ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.177      ; 2.778      ;
; 0.444 ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.968      ; 2.586      ;
; 0.464 ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.177      ; 2.815      ;
; 0.466 ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.237      ; 2.877      ;
; 0.489 ; bit_cnt[4]          ; bit_cnt[5]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.671      ;
; 0.491 ; bit_cnt[6]          ; bit_cnt[7]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.673      ;
; 0.494 ; bit_cnt[1]          ; bit_cnt[2]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.676      ;
; 0.503 ; bit_cnt[11]         ; bit_cnt[12]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.036      ; 0.683      ;
; 0.503 ; bit_cnt[13]         ; bit_cnt[14]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.685      ;
; 0.508 ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.968      ; 2.650      ;
; 0.517 ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.968      ; 2.659      ;
; 0.532 ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.227      ; 2.433      ;
; 0.552 ; wr_add              ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.200      ; 0.896      ;
; 0.565 ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.133      ; 2.872      ;
; 0.622 ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.237      ; 2.533      ;
; 0.641 ; bit_cnt[8]          ; bit_cnt[9]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.823      ;
; 0.653 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; 0.000        ; 2.237      ; 3.064      ;
; 0.693 ; bit_cnt[15]         ; bit_cnt[16]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.046      ; 0.883      ;
; 0.719 ; bit_cnt[0]          ; bit_cnt[1]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.901      ;
; 0.720 ; bit_cnt[15]         ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.396      ; 0.760      ;
; 0.735 ; wr_add              ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.197      ; 1.076      ;
; 0.736 ; wr_add              ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.197      ; 1.077      ;
; 0.740 ; wr_add              ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.197      ; 1.081      ;
; 0.741 ; wr_add              ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.197      ; 1.082      ;
; 0.741 ; wr_add              ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.197      ; 1.082      ;
; 0.748 ; wr_add              ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.200      ; 1.092      ;
; 0.749 ; wr_add              ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.200      ; 1.093      ;
; 0.768 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 2.237      ; 3.179      ;
; 0.807 ; bit_cnt[14]         ; bit_cnt[15]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.989      ;
; 0.808 ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.237      ; 2.719      ;
; 0.827 ; bit_cnt[10]         ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.404      ; 0.875      ;
; 0.851 ; bit_cnt[9]          ; bit_cnt[10]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.046      ; 1.041      ;
; 0.892 ; bit_cnt[13]         ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.393      ; 0.929      ;
; 0.943 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; -0.500       ; 2.237      ; 2.854      ;
; 0.947 ; bit_cnt[8]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.288      ; 1.379      ;
; 0.975 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 1.158      ;
; 0.980 ; rd_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.198      ; 1.322      ;
; 0.984 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.059      ; 1.187      ;
; 0.995 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 1.178      ;
; 0.999 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.378      ; 1.021      ;
; 1.017 ; bit_cnt[12]         ; bit_cnt[13]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.063      ; 1.224      ;
; 1.019 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.370      ; 1.033      ;
; 1.024 ; bit_cnt[2]          ; rd_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.252      ; 0.920      ;
; 1.028 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.264      ; 1.436      ;
; 1.030 ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.955      ; 2.659      ;
; 1.037 ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.968      ; 2.679      ;
; 1.039 ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.968      ; 2.681      ;
; 1.065 ; bit_cnt[14]         ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.393      ; 1.102      ;
; 1.075 ; bit_cnt[11]         ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.401      ; 1.120      ;
; 1.082 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 2.237      ; 2.993      ;
; 1.090 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 1.273      ;
; 1.097 ; rx_req              ; miso~reg0           ; rx_req       ; sspi_clk    ; 0.000        ; 2.133      ; 3.404      ;
; 1.102 ; bit_cnt[16]         ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.401      ; 1.147      ;
; 1.106 ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.177      ; 2.957      ;
; 1.123 ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.968      ; 2.765      ;
; 1.124 ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.177      ; 2.975      ;
; 1.125 ; rd_add              ; miso~reg0           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.092      ; 0.861      ;
; 1.131 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 1.314      ;
; 1.132 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 1.315      ;
; 1.170 ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.968      ; 2.812      ;
; 1.172 ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.968      ; 2.814      ;
; 1.191 ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.133      ; 2.998      ;
; 1.200 ; wr_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.198      ; 1.542      ;
; 1.215 ; wr_add              ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.208      ; 1.567      ;
; 1.217 ; bit_cnt[12]         ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.404      ; 1.265      ;
; 1.222 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 1.405      ;
; 1.233 ; wr_add              ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.208      ; 1.585      ;
; 1.260 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; -0.145     ; 1.259      ;
; 1.311 ; bit_cnt[9]          ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.393      ; 1.348      ;
; 1.313 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.388      ; 1.345      ;
; 1.314 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.057      ; 1.515      ;
; 1.348 ; wr_add              ; wr_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 1.533      ;
; 1.390 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.082      ; 1.616      ;
; 1.392 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.388      ; 1.424      ;
; 1.400 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 1.582      ;
; 1.428 ; bit_cnt[11]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.388      ; 1.460      ;
; 1.451 ; bit_cnt[1]          ; wr_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.252      ; 1.347      ;
; 1.467 ; tx_buf[7]~_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.035      ; 1.646      ;
; 1.469 ; bit_cnt[16]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.388      ; 1.501      ;
; 1.589 ; bit_cnt[9]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.288      ; 2.021      ;
; 1.600 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.110      ; 1.854      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                               ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; rx_busy~reg0   ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; rx_state       ; rx_state        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; os_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; os_count[0]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; os_count[1]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; os_count[2]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; tx_busy~reg0   ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_count[2]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_count[1]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_count[0]    ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_count[3]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; tx_buffer[10]  ; tx_buffer[10]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.340 ; tx_buffer[0]   ; tx~reg0         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; tx_buffer[2]   ; tx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.341 ; tx_buffer[7]   ; tx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.344 ; rx_buffer[3]   ; rx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.556      ;
; 0.344 ; rx_buffer[8]   ; rx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.556      ;
; 0.346 ; rx_count[0]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.350 ; rx_buffer[4]   ; rx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.562      ;
; 0.377 ; rx_state       ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.577      ;
; 0.392 ; tx_state       ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.591      ;
; 0.401 ; tx_state       ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.600      ;
; 0.401 ; tx_state       ; tx_count[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.600      ;
; 0.424 ; count_baud[8]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.385      ; 0.953      ;
; 0.431 ; count_baud[8]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 0.960      ;
; 0.470 ; rx_buffer[5]   ; rx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.682      ;
; 0.471 ; rx_buffer[7]   ; rx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.683      ;
; 0.471 ; rx_buffer[9]   ; rx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.683      ;
; 0.473 ; rx_buffer[6]   ; rx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.685      ;
; 0.478 ; rx_buffer[2]   ; rx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.690      ;
; 0.482 ; rx_buffer[4]   ; rx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.707      ;
; 0.484 ; rx_buffer[2]   ; rx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.709      ;
; 0.487 ; count_os[1]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.700      ;
; 0.489 ; count_os[7]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.702      ;
; 0.489 ; count_os[2]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.702      ;
; 0.489 ; count_baud[11] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.701      ;
; 0.493 ; count_baud[10] ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.705      ;
; 0.497 ; tx_buffer[6]   ; tx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; tx_buffer[8]   ; tx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; tx_buffer[10]  ; tx_buffer[9]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; tx_buffer[4]   ; tx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.696      ;
; 0.499 ; tx_buffer[9]   ; tx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.697      ;
; 0.501 ; tx_buffer[5]   ; tx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.502 ; tx_buffer[1]   ; tx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; tx_buffer[3]   ; tx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; count_baud[5]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; count_baud[6]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.505 ; count_baud[7]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.506 ; count_baud[8]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.508 ; count_baud[7]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.037      ;
; 0.515 ; count_baud[7]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.044      ;
; 0.517 ; count_baud[6]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.046      ;
; 0.520 ; count_baud[8]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.049      ;
; 0.524 ; count_baud[6]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.053      ;
; 0.537 ; os_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.737      ;
; 0.558 ; tx_state       ; tx_count[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.757      ;
; 0.562 ; tx_state       ; tx_count[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.761      ;
; 0.578 ; rx_buffer[3]   ; rx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.094      ; 0.816      ;
; 0.601 ; count_baud[5]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.130      ;
; 0.604 ; count_baud[7]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.133      ;
; 0.605 ; rx_buffer[7]   ; rx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.830      ;
; 0.608 ; rx_buffer[6]   ; rx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.833      ;
; 0.608 ; count_baud[5]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.137      ;
; 0.609 ; rx_buffer[8]   ; rx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.834      ;
; 0.613 ; count_baud[6]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.142      ;
; 0.614 ; rx_count[0]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.813      ;
; 0.621 ; rx_buffer[1]   ; rx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.833      ;
; 0.631 ; count_os[3]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.844      ;
; 0.632 ; count_os[6]    ; count_os[6]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.845      ;
; 0.632 ; count_os[5]    ; count_os[5]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.845      ;
; 0.632 ; count_os[4]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.845      ;
; 0.633 ; count_baud[9]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.845      ;
; 0.645 ; count_baud[4]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.843      ;
; 0.646 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.844      ;
; 0.649 ; os_count[0]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.849      ;
; 0.650 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.848      ;
; 0.651 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.849      ;
; 0.656 ; count_os[0]    ; count_os[0]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.869      ;
; 0.669 ; rx_buffer[9]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.894      ;
; 0.692 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.890      ;
; 0.692 ; rx_buffer[0]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.917      ;
; 0.697 ; count_baud[5]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.226      ;
; 0.704 ; rx_state       ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.903      ;
; 0.705 ; rx_state       ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.904      ;
; 0.705 ; rx_state       ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.904      ;
; 0.705 ; rx_state       ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.904      ;
; 0.710 ; tx_count[3]    ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.909      ;
; 0.731 ; count_os[1]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.944      ;
; 0.732 ; tx_state       ; tx_state        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.931      ;
; 0.738 ; count_os[2]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.951      ;
; 0.742 ; count_baud[10] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.954      ;
; 0.745 ; count_os[2]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.958      ;
; 0.747 ; count_baud[5]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.750 ; count_baud[7]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.948      ;
; 0.752 ; count_baud[6]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.755 ; count_baud[4]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.284      ;
; 0.759 ; count_baud[6]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.762 ; count_baud[4]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.291      ;
; 0.763 ; tx_count[2]    ; tx_state        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.771 ; tx_count[2]    ; tx_count[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sspi_clk'                                                                        ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.766 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.886      ; 3.137      ;
; -0.685 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.898      ; 3.068      ;
; -0.685 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.898      ; 3.068      ;
; -0.685 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.898      ; 3.068      ;
; -0.685 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.898      ; 3.068      ;
; -0.685 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.898      ; 3.068      ;
; -0.606 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.098      ; 3.189      ;
; -0.606 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.098      ; 3.189      ;
; -0.508 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.837      ; 2.830      ;
; -0.508 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.837      ; 2.830      ;
; -0.508 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.837      ; 2.830      ;
; -0.508 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.837      ; 2.830      ;
; -0.478 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.500        ; 2.164      ; 3.127      ;
; -0.294 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.294 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.845      ; 2.624      ;
; -0.283 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.056      ; 2.824      ;
; -0.248 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.164      ; 2.897      ;
; -0.214 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 1.000        ; 2.164      ; 3.363      ;
; -0.122 ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.164      ; 2.771      ;
; -0.117 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.886      ; 2.988      ;
; -0.050 ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.154      ; 2.689      ;
; 0.006  ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.898      ; 2.877      ;
; 0.006  ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.898      ; 2.877      ;
; 0.006  ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.898      ; 2.877      ;
; 0.006  ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.898      ; 2.877      ;
; 0.006  ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.898      ; 2.877      ;
; 0.011  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.167      ; 2.641      ;
; 0.011  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.167      ; 2.641      ;
; 0.011  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.167      ; 2.641      ;
; 0.065  ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.098      ; 3.018      ;
; 0.065  ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.098      ; 3.018      ;
; 0.068  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.164      ; 2.581      ;
; 0.068  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.164      ; 2.581      ;
; 0.068  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.164      ; 2.581      ;
; 0.068  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.164      ; 2.581      ;
; 0.068  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.164      ; 2.581      ;
; 0.146  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.164      ; 3.003      ;
; 0.148  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.837      ; 2.674      ;
; 0.148  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.837      ; 2.674      ;
; 0.148  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.837      ; 2.674      ;
; 0.148  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.837      ; 2.674      ;
; 0.253  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.164      ; 2.896      ;
; 0.332  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.332  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.845      ; 2.498      ;
; 0.352  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.154      ; 2.787      ;
; 0.357  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.056      ; 2.684      ;
; 0.376  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.167      ; 2.776      ;
; 0.376  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.167      ; 2.776      ;
; 0.376  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.167      ; 2.776      ;
; 0.454  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.164      ; 2.695      ;
; 0.454  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.164      ; 2.695      ;
; 0.454  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.164      ; 2.695      ;
; 0.454  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.164      ; 2.695      ;
; 0.454  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.164      ; 2.695      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_reset_n'                                                             ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.045 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.911      ; 3.544      ;
; 0.058 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.912      ; 3.543      ;
; 0.172 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.911      ; 3.544      ;
; 0.172 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.912      ; 3.544      ;
; 0.207 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.911      ; 3.882      ;
; 0.220 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.912      ; 3.881      ;
; 0.335 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.911      ; 3.881      ;
; 0.337 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.912      ; 3.879      ;
; 0.388 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.904      ; 3.328      ;
; 0.395 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.904      ; 3.328      ;
; 0.400 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.888      ; 3.289      ;
; 0.413 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.904      ; 3.426      ;
; 0.517 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.904      ; 3.699      ;
; 0.527 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.904      ; 3.696      ;
; 0.539 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.888      ; 3.650      ;
; 0.568 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.904      ; 3.771      ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_req'                                                                          ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.076 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.204      ; 3.913      ;
; 0.078 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.205      ; 3.909      ;
; 0.081 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.206      ; 3.909      ;
; 0.083 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.207      ; 3.909      ;
; 0.087 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.202      ; 3.917      ;
; 0.096 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.203      ; 3.917      ;
; 0.184 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.205      ; 4.303      ;
; 0.188 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.204      ; 4.301      ;
; 0.195 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.206      ; 4.295      ;
; 0.196 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.207      ; 4.296      ;
; 0.200 ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.202      ; 3.916      ;
; 0.206 ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 4.206      ; 3.916      ;
; 0.220 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.202      ; 4.284      ;
; 0.228 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.203      ; 4.285      ;
; 0.332 ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.202      ; 4.284      ;
; 0.343 ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 4.206      ; 4.279      ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_reset_n'                                                               ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.484 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.017      ; 3.533      ;
; -0.457 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.034      ; 3.577      ;
; -0.454 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.034      ; 3.580      ;
; -0.415 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.034      ; 3.619      ;
; -0.358 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.017      ; 3.179      ;
; -0.338 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.034      ; 3.216      ;
; -0.337 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.034      ; 3.217      ;
; -0.290 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.043      ; 3.753      ;
; -0.288 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.043      ; 3.755      ;
; -0.287 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.041      ; 3.754      ;
; -0.286 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.034      ; 3.268      ;
; -0.286 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.041      ; 3.755      ;
; -0.140 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.043      ; 3.423      ;
; -0.139 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.043      ; 3.424      ;
; -0.137 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.041      ; 3.424      ;
; -0.137 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.041      ; 3.424      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_req'                                                                            ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.306 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.344      ; 4.078      ;
; -0.306 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.345      ; 4.079      ;
; -0.297 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.341      ; 4.084      ;
; -0.296 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.342      ; 4.086      ;
; -0.282 ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.344      ; 4.102      ;
; -0.273 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.341      ; 4.108      ;
; -0.273 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.340      ; 4.107      ;
; -0.273 ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 4.340      ; 4.107      ;
; -0.150 ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.344      ; 3.734      ;
; -0.149 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.344      ; 3.735      ;
; -0.149 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.345      ; 3.736      ;
; -0.146 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.342      ; 3.736      ;
; -0.145 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.341      ; 3.736      ;
; -0.145 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.340      ; 3.735      ;
; -0.145 ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.340      ; 3.735      ;
; -0.141 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 4.341      ; 3.740      ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sspi_clk'                                                                        ;
+-------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.238      ; 2.584      ;
; 0.172 ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.238      ; 2.584      ;
; 0.172 ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.238      ; 2.584      ;
; 0.172 ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.238      ; 2.584      ;
; 0.172 ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.238      ; 2.584      ;
; 0.246 ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.241      ; 2.661      ;
; 0.246 ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.241      ; 2.661      ;
; 0.246 ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.241      ; 2.661      ;
; 0.262 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.177      ; 2.613      ;
; 0.262 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.177      ; 2.613      ;
; 0.280 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.133      ; 2.587      ;
; 0.296 ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.227      ; 2.697      ;
; 0.322 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.322 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 2.409      ;
; 0.355 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.968      ; 2.497      ;
; 0.355 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.968      ; 2.497      ;
; 0.355 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.968      ; 2.497      ;
; 0.355 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.968      ; 2.497      ;
; 0.355 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.968      ; 2.497      ;
; 0.391 ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.237      ; 2.802      ;
; 0.434 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.955      ; 2.563      ;
; 0.496 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.237      ; 2.907      ;
; 0.500 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.904      ; 2.578      ;
; 0.500 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.904      ; 2.578      ;
; 0.500 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.904      ; 2.578      ;
; 0.500 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.904      ; 2.578      ;
; 0.548 ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.238      ; 2.460      ;
; 0.548 ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.238      ; 2.460      ;
; 0.548 ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.238      ; 2.460      ;
; 0.548 ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.238      ; 2.460      ;
; 0.548 ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.238      ; 2.460      ;
; 0.602 ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.241      ; 2.517      ;
; 0.602 ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.241      ; 2.517      ;
; 0.602 ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.241      ; 2.517      ;
; 0.692 ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.227      ; 2.593      ;
; 0.761 ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.237      ; 2.672      ;
; 0.841 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 2.237      ; 3.252      ;
; 0.881 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.237      ; 2.792      ;
; 0.887 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.177      ; 2.738      ;
; 0.887 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.177      ; 2.738      ;
; 0.926 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.133      ; 2.733      ;
; 0.954 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.954 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 2.541      ;
; 0.960 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.968      ; 2.602      ;
; 0.960 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.968      ; 2.602      ;
; 0.960 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.968      ; 2.602      ;
; 0.960 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.968      ; 2.602      ;
; 0.960 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.968      ; 2.602      ;
; 1.080 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.955      ; 2.709      ;
; 1.112 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 2.237      ; 3.023      ;
; 1.161 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.904      ; 2.739      ;
; 1.161 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.904      ; 2.739      ;
; 1.161 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.904      ; 2.739      ;
; 1.161 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.904      ; 2.739      ;
+-------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; baud_pulse      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_pulse        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_error~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx~reg0         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[2]~reg0 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[0]~reg0 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[1]~reg0 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[3]~reg0 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[4]~reg0 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[5]~reg0 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[6]~reg0 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[7]~reg0 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_error~reg0   ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[11]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[9]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[0]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[1]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[2]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[3]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[4]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[5]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[6]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[7]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[8]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[9]    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[0]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[1]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[2]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[3]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_busy~reg0    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[0]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[1]     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[2]     ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sspi_clk'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sspi_clk ; Rise       ; sspi_clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; wr_add                  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; 0.141  ; 0.357        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rd_add                  ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; wr_add                  ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[0]               ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[1]               ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[2]               ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[3]               ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[4]               ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[5]               ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[6]               ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[7]               ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~en                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~reg0               ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; sspi_clk~input|o        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; roe~reg0_emulated|clk   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rrdy~reg0_emulated|clk  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; trdy~reg0_emulated|clk  ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[0]|clk          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[13]|clk         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[14]|clk         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[15]|clk         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[1]|clk          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[2]|clk          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[3]|clk          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[4]|clk          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[5]|clk          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[6]|clk          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[7]|clk          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[8]|clk          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[9]|clk          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rd_add|clk              ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[1]~_emulated|clk ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.302  ; 0.302        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[5]$latch|datad  ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[7]$latch|datad  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[0]$latch|datad  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[1]$latch|datad  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[2]$latch|datad  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[3]$latch|datad  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[4]$latch|datad  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[6]$latch|datad  ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[5]$latch        ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[7]$latch        ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[0]$latch        ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[1]$latch        ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[2]$latch        ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[3]$latch        ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[4]$latch        ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[6]$latch        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[5]$latch        ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[6]$latch        ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[0]$latch        ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[1]$latch        ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[2]$latch        ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[3]$latch        ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[4]$latch        ;
; 0.654  ; 0.654        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[7]$latch        ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[5]$latch|datad  ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[6]$latch|datad  ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[0]$latch|datad  ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[1]$latch|datad  ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[2]$latch|datad  ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[3]$latch|datad  ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[4]$latch|datad  ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[7]$latch|datad  ;
; 0.697  ; 0.697        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.719  ; 0.719        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_reset_n'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; spi_reset_n ; Rise       ; spi_reset_n                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+-------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+-------+------------+-----------------+
; reset_n          ; clk         ; 1.526  ; 1.675 ; Rise       ; clk             ;
; rx               ; clk         ; 3.160  ; 3.536 ; Rise       ; clk             ;
; tx_data[*]       ; clk         ; 2.440  ; 2.767 ; Rise       ; clk             ;
;  tx_data[0]      ; clk         ; 2.258  ; 2.619 ; Rise       ; clk             ;
;  tx_data[1]      ; clk         ; 2.379  ; 2.717 ; Rise       ; clk             ;
;  tx_data[2]      ; clk         ; 1.899  ; 2.241 ; Rise       ; clk             ;
;  tx_data[3]      ; clk         ; 2.440  ; 2.767 ; Rise       ; clk             ;
;  tx_data[4]      ; clk         ; 2.186  ; 2.542 ; Rise       ; clk             ;
;  tx_data[5]      ; clk         ; 1.883  ; 2.227 ; Rise       ; clk             ;
;  tx_data[6]      ; clk         ; 1.721  ; 2.086 ; Rise       ; clk             ;
;  tx_data[7]      ; clk         ; 1.373  ; 1.720 ; Rise       ; clk             ;
; tx_ena           ; clk         ; 1.303  ; 1.427 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.398  ; 0.749 ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.251  ; 0.611 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; -0.035 ; 0.349 ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.398  ; 0.749 ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.368  ; 0.728 ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.169  ; 0.519 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.086  ; 0.458 ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 0.136  ; 0.483 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.219  ; 0.593 ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; 1.465  ; 1.674 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 1.369  ; 1.510 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 3.979  ; 4.344 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 3.835  ; 4.175 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 2.616  ; 2.923 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 2.855  ; 3.188 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 2.982  ; 3.389 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; 2.187  ; 2.589 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; 1.846  ; 2.201 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; 1.801  ; 2.196 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; 2.187  ; 2.589 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; 2.184  ; 2.581 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; 2.168  ; 2.542 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; 1.850  ; 2.208 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; 1.780  ; 2.151 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; 2.065  ; 2.453 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 3.349  ; 3.684 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; 2.926  ; 3.256 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 0.940  ; 1.120 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.654  ; 0.816 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 3.454  ; 3.790 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 3.310  ; 3.621 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 2.064  ; 2.395 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 2.301  ; 2.663 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 2.409  ; 2.835 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 2.776  ; 3.130 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; reset_n          ; clk         ; -0.688 ; -0.810 ; Rise       ; clk             ;
; rx               ; clk         ; -1.197 ; -1.587 ; Rise       ; clk             ;
; tx_data[*]       ; clk         ; -0.556 ; -0.906 ; Rise       ; clk             ;
;  tx_data[0]      ; clk         ; -1.018 ; -1.347 ; Rise       ; clk             ;
;  tx_data[1]      ; clk         ; -0.786 ; -1.128 ; Rise       ; clk             ;
;  tx_data[2]      ; clk         ; -0.567 ; -0.915 ; Rise       ; clk             ;
;  tx_data[3]      ; clk         ; -1.026 ; -1.352 ; Rise       ; clk             ;
;  tx_data[4]      ; clk         ; -0.842 ; -1.174 ; Rise       ; clk             ;
;  tx_data[5]      ; clk         ; -0.556 ; -0.906 ; Rise       ; clk             ;
;  tx_data[6]      ; clk         ; -0.914 ; -1.253 ; Rise       ; clk             ;
;  tx_data[7]      ; clk         ; -0.583 ; -0.929 ; Rise       ; clk             ;
; tx_ena           ; clk         ; 0.045  ; -0.087 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.844  ; 0.490  ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.804  ; 0.461  ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.820  ; 0.445  ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.534  ; 0.200  ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.559  ; 0.216  ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.761  ; 0.428  ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.844  ; 0.490  ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 0.795  ; 0.463  ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.829  ; 0.472  ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; -1.127 ; -1.338 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; -0.405 ; -0.560 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -2.356 ; -2.739 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -2.577 ; -2.966 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -2.230 ; -2.531 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -2.460 ; -2.782 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -2.386 ; -2.710 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; -1.412 ; -1.764 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; -1.498 ; -1.839 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; -1.449 ; -1.825 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; -1.793 ; -2.172 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; -1.790 ; -2.166 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; -1.780 ; -2.134 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; -1.501 ; -1.844 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; -1.412 ; -1.764 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; -1.571 ; -1.932 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -2.577 ; -2.888 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; -1.161 ; -1.477 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; -0.473 ; -0.683 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; -0.062 ; -0.184 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -1.800 ; -2.202 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -2.021 ; -2.412 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -1.684 ; -2.019 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -1.805 ; -2.128 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -1.830 ; -2.173 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -2.351 ; -2.714 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; rx_busy         ; clk         ; 5.027  ; 4.990  ; Rise       ; clk             ;
; rx_data[*]      ; clk         ; 6.715  ; 6.821  ; Rise       ; clk             ;
;  rx_data[0]     ; clk         ; 5.527  ; 5.477  ; Rise       ; clk             ;
;  rx_data[1]     ; clk         ; 6.715  ; 6.821  ; Rise       ; clk             ;
;  rx_data[2]     ; clk         ; 5.338  ; 5.303  ; Rise       ; clk             ;
;  rx_data[3]     ; clk         ; 5.344  ; 5.302  ; Rise       ; clk             ;
;  rx_data[4]     ; clk         ; 5.560  ; 5.497  ; Rise       ; clk             ;
;  rx_data[5]     ; clk         ; 5.529  ; 5.469  ; Rise       ; clk             ;
;  rx_data[6]     ; clk         ; 5.388  ; 5.347  ; Rise       ; clk             ;
;  rx_data[7]     ; clk         ; 5.351  ; 5.309  ; Rise       ; clk             ;
; rx_error        ; clk         ; 5.360  ; 5.315  ; Rise       ; clk             ;
; tx              ; clk         ; 5.896  ; 5.961  ; Rise       ; clk             ;
; tx_busy         ; clk         ; 5.394  ; 5.400  ; Rise       ; clk             ;
; rrdy            ; rx_req      ; 5.572  ; 5.268  ; Rise       ; rx_req          ;
; rrdy            ; rx_req      ; 5.572  ; 5.268  ; Fall       ; rx_req          ;
; spi_rx_data[*]  ; rx_req      ; 10.258 ; 10.432 ; Fall       ; rx_req          ;
;  spi_rx_data[0] ; rx_req      ; 8.990  ; 8.999  ; Fall       ; rx_req          ;
;  spi_rx_data[1] ; rx_req      ; 9.268  ; 9.316  ; Fall       ; rx_req          ;
;  spi_rx_data[2] ; rx_req      ; 10.258 ; 10.432 ; Fall       ; rx_req          ;
;  spi_rx_data[3] ; rx_req      ; 9.324  ; 9.288  ; Fall       ; rx_req          ;
;  spi_rx_data[4] ; rx_req      ; 9.567  ; 9.538  ; Fall       ; rx_req          ;
;  spi_rx_data[5] ; rx_req      ; 9.128  ; 9.125  ; Fall       ; rx_req          ;
;  spi_rx_data[6] ; rx_req      ; 9.358  ; 9.408  ; Fall       ; rx_req          ;
;  spi_rx_data[7] ; rx_req      ; 8.890  ; 8.932  ; Fall       ; rx_req          ;
; roe             ; spi_reset_n ; 4.718  ; 4.751  ; Rise       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 5.106  ; 5.144  ; Rise       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 4.620  ; 4.633  ; Rise       ; spi_reset_n     ;
; roe             ; spi_reset_n ; 4.718  ; 4.751  ; Fall       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 5.106  ; 5.144  ; Fall       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 4.620  ; 4.633  ; Fall       ; spi_reset_n     ;
; miso            ; sspi_clk    ; 5.139  ; 5.099  ; Rise       ; sspi_clk        ;
; roe             ; sspi_clk    ; 5.607  ; 5.530  ; Fall       ; sspi_clk        ;
; rrdy            ; sspi_clk    ; 5.899  ; 5.839  ; Fall       ; sspi_clk        ;
; trdy            ; sspi_clk    ; 5.621  ; 5.536  ; Fall       ; sspi_clk        ;
+-----------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; rx_busy         ; clk         ; 4.931  ; 4.893  ; Rise       ; clk             ;
; rx_data[*]      ; clk         ; 5.230  ; 5.193  ; Rise       ; clk             ;
;  rx_data[0]     ; clk         ; 5.413  ; 5.362  ; Rise       ; clk             ;
;  rx_data[1]     ; clk         ; 6.604  ; 6.709  ; Rise       ; clk             ;
;  rx_data[2]     ; clk         ; 5.230  ; 5.194  ; Rise       ; clk             ;
;  rx_data[3]     ; clk         ; 5.236  ; 5.193  ; Rise       ; clk             ;
;  rx_data[4]     ; clk         ; 5.445  ; 5.382  ; Rise       ; clk             ;
;  rx_data[5]     ; clk         ; 5.414  ; 5.354  ; Rise       ; clk             ;
;  rx_data[6]     ; clk         ; 5.279  ; 5.238  ; Rise       ; clk             ;
;  rx_data[7]     ; clk         ; 5.245  ; 5.202  ; Rise       ; clk             ;
; rx_error        ; clk         ; 5.253  ; 5.207  ; Rise       ; clk             ;
; tx              ; clk         ; 5.765  ; 5.830  ; Rise       ; clk             ;
; tx_busy         ; clk         ; 5.290  ; 5.297  ; Rise       ; clk             ;
; rrdy            ; rx_req      ; 5.465  ; 5.166  ; Rise       ; rx_req          ;
; rrdy            ; rx_req      ; 5.465  ; 5.166  ; Fall       ; rx_req          ;
; spi_rx_data[*]  ; rx_req      ; 8.661  ; 8.701  ; Fall       ; rx_req          ;
;  spi_rx_data[0] ; rx_req      ; 8.755  ; 8.763  ; Fall       ; rx_req          ;
;  spi_rx_data[1] ; rx_req      ; 9.022  ; 9.067  ; Fall       ; rx_req          ;
;  spi_rx_data[2] ; rx_req      ; 10.021 ; 10.192 ; Fall       ; rx_req          ;
;  spi_rx_data[3] ; rx_req      ; 9.076  ; 9.041  ; Fall       ; rx_req          ;
;  spi_rx_data[4] ; rx_req      ; 9.310  ; 9.282  ; Fall       ; rx_req          ;
;  spi_rx_data[5] ; rx_req      ; 8.890  ; 8.886  ; Fall       ; rx_req          ;
;  spi_rx_data[6] ; rx_req      ; 9.111  ; 9.158  ; Fall       ; rx_req          ;
;  spi_rx_data[7] ; rx_req      ; 8.661  ; 8.701  ; Fall       ; rx_req          ;
; roe             ; spi_reset_n ; 4.633  ; 4.671  ; Rise       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 5.005  ; 5.050  ; Rise       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 4.540  ; 4.556  ; Rise       ; spi_reset_n     ;
; roe             ; spi_reset_n ; 4.633  ; 4.671  ; Fall       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 5.005  ; 5.050  ; Fall       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 4.540  ; 4.556  ; Fall       ; spi_reset_n     ;
; miso            ; sspi_clk    ; 5.033  ; 4.993  ; Rise       ; sspi_clk        ;
; roe             ; sspi_clk    ; 5.442  ; 5.337  ; Fall       ; sspi_clk        ;
; rrdy            ; sspi_clk    ; 5.723  ; 5.635  ; Fall       ; sspi_clk        ;
; trdy            ; sspi_clk    ; 5.455  ; 5.342  ; Fall       ; sspi_clk        ;
+-----------------+-------------+--------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.462 ; 5.774 ;       ;
; ss_n         ; roe         ; 7.278 ; 7.433 ; 7.936 ; 7.562 ;
; ss_n         ; rrdy        ; 7.575 ; 7.782 ; 8.242 ; 7.871 ;
; ss_n         ; trdy        ; 6.457 ; 6.805 ; 7.343 ; 6.734 ;
; st_load_en   ; roe         ; 7.134 ; 7.289 ; 7.767 ; 7.393 ;
; st_load_en   ; rrdy        ; 7.431 ; 7.638 ; 8.073 ; 7.702 ;
; st_load_en   ; trdy        ; 6.688 ; 6.661 ; 7.174 ; 6.972 ;
; st_load_roe  ; roe         ; 6.315 ;       ;       ; 6.540 ;
; st_load_rrdy ; rrdy        ; 6.753 ;       ;       ; 6.991 ;
; st_load_trdy ; trdy        ; 6.666 ;       ;       ; 6.979 ;
; tx_load_en   ; trdy        ; 7.033 ;       ;       ; 7.274 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.350 ; 5.654 ;       ;
; ss_n         ; roe         ; 7.067 ; 7.225 ; 7.711 ; 7.367 ;
; ss_n         ; rrdy        ; 7.352 ; 6.803 ; 7.263 ; 7.665 ;
; ss_n         ; trdy        ; 6.278 ; 6.624 ; 7.140 ; 6.574 ;
; st_load_en   ; roe         ; 6.927 ; 7.085 ; 7.549 ; 7.205 ;
; st_load_en   ; rrdy        ; 7.212 ; 7.435 ; 7.861 ; 7.503 ;
; st_load_en   ; trdy        ; 6.499 ; 6.468 ; 6.890 ; 6.801 ;
; st_load_roe  ; roe         ; 6.165 ;       ;       ; 6.388 ;
; st_load_rrdy ; rrdy        ; 6.587 ;       ;       ; 6.821 ;
; st_load_trdy ; trdy        ; 6.308 ;       ;       ; 6.545 ;
; tx_load_en   ; trdy        ; 6.829 ;       ;       ; 7.086 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 5.114 ; 5.116 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 4.622 ; 4.622 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 5.121     ; 5.121     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 4.626     ; 4.727     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; sspi_clk ; -2.072 ; -19.840        ;
; clk      ; -0.904 ; -30.361        ;
; rx_req   ; 0.438  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; rx_req   ; -0.330 ; -2.285        ;
; sspi_clk ; 0.038  ; 0.000         ;
; clk      ; 0.187  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------------+--------+----------------+
; Clock       ; Slack  ; End Point TNS  ;
+-------------+--------+----------------+
; sspi_clk    ; -0.647 ; -11.137        ;
; rx_req      ; 0.366  ; 0.000          ;
; spi_reset_n ; 0.435  ; 0.000          ;
+-------------+--------+----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; spi_reset_n ; -0.359 ; -2.287        ;
; rx_req      ; -0.213 ; -1.674        ;
; sspi_clk    ; 0.100  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -76.696                   ;
; sspi_clk    ; -3.000 ; -47.679                   ;
; spi_reset_n ; -3.000 ; -3.046                    ;
; rx_req      ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sspi_clk'                                                                                  ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.072 ; tx_buf[7]~1        ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.699     ; 0.850      ;
; -2.036 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.786     ; 0.727      ;
; -2.035 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.786     ; 0.726      ;
; -2.032 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.675     ; 0.834      ;
; -2.005 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.675     ; 0.807      ;
; -1.968 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.790     ; 0.655      ;
; -1.965 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.781     ; 0.661      ;
; -1.963 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.790     ; 0.650      ;
; -1.961 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.786     ; 0.652      ;
; -1.879 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.775     ; 0.581      ;
; -1.837 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.796     ; 0.518      ;
; -1.795 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.791     ; 0.481      ;
; -1.714 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.786     ; 0.405      ;
; -1.688 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.674     ; 0.491      ;
; -1.687 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.675     ; 0.489      ;
; -1.618 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.786     ; 0.309      ;
; -1.546 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.786     ; 0.237      ;
; -1.147 ; rrdy~reg0_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.497     ; 1.157      ;
; -1.105 ; trdy~reg0_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.489     ; 1.123      ;
; -1.078 ; roe~reg0_emulated  ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.497     ; 1.088      ;
; -0.908 ; rd_add             ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.366     ; 1.049      ;
; -0.908 ; rd_add             ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.366     ; 1.049      ;
; -0.901 ; rd_add             ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.482     ; 0.926      ;
; -0.901 ; rd_add             ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.482     ; 0.926      ;
; -0.901 ; rd_add             ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.482     ; 0.926      ;
; -0.901 ; rd_add             ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.482     ; 0.926      ;
; -0.901 ; rd_add             ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.482     ; 0.926      ;
; -0.883 ; rd_add             ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.381     ; 1.009      ;
; -0.883 ; rd_add             ; miso~en             ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.381     ; 1.009      ;
; -0.858 ; spi_reset_n        ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.210      ; 2.545      ;
; -0.834 ; rd_add             ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.479     ; 0.862      ;
; -0.791 ; spi_reset_n        ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.234      ; 2.502      ;
; -0.784 ; rx_req             ; miso~reg0           ; rx_req       ; sspi_clk    ; 0.500        ; 1.210      ; 2.471      ;
; -0.754 ; spi_reset_n        ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.118      ; 2.349      ;
; -0.754 ; spi_reset_n        ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.118      ; 2.349      ;
; -0.744 ; spi_reset_n        ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.234      ; 2.455      ;
; -0.724 ; spi_reset_n        ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.118      ; 2.319      ;
; -0.723 ; spi_reset_n        ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.118      ; 2.318      ;
; -0.723 ; spi_reset_n        ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.112      ; 2.312      ;
; -0.720 ; spi_reset_n        ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.118      ; 2.315      ;
; -0.630 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.112      ; 1.749      ;
; -0.630 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.112      ; 1.749      ;
; -0.615 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.618      ;
; -0.615 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.618      ;
; -0.615 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.618      ;
; -0.615 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.618      ;
; -0.615 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.618      ;
; -0.567 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.021     ; 1.553      ;
; -0.550 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.112      ; 1.669      ;
; -0.550 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.112      ; 1.669      ;
; -0.535 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.538      ;
; -0.535 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.538      ;
; -0.535 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.538      ;
; -0.535 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.538      ;
; -0.535 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.538      ;
; -0.494 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.118      ; 1.619      ;
; -0.494 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.118      ; 1.619      ;
; -0.487 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.021     ; 1.473      ;
; -0.479 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.002      ; 1.488      ;
; -0.479 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.002      ; 1.488      ;
; -0.479 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.002      ; 1.488      ;
; -0.479 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.002      ; 1.488      ;
; -0.479 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.002      ; 1.488      ;
; -0.469 ; bit_cnt[1]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.077      ; 1.553      ;
; -0.469 ; bit_cnt[1]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.077      ; 1.553      ;
; -0.464 ; bit_cnt[4]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.077      ; 1.548      ;
; -0.464 ; bit_cnt[4]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.077      ; 1.548      ;
; -0.429 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.013     ; 1.423      ;
; -0.423 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.112      ; 1.542      ;
; -0.423 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.112      ; 1.542      ;
; -0.420 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.112      ; 1.539      ;
; -0.420 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.112      ; 1.539      ;
; -0.417 ; wr_add             ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.055      ; 1.479      ;
; -0.415 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.112      ; 1.534      ;
; -0.415 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.112      ; 1.534      ;
; -0.413 ; bit_cnt[7]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.077      ; 1.497      ;
; -0.413 ; bit_cnt[7]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.077      ; 1.497      ;
; -0.408 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.411      ;
; -0.408 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.411      ;
; -0.408 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.411      ;
; -0.408 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.411      ;
; -0.408 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.411      ;
; -0.405 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.408      ;
; -0.405 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.408      ;
; -0.405 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.408      ;
; -0.405 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.408      ;
; -0.405 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.408      ;
; -0.403 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.406      ;
; -0.403 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.406      ;
; -0.403 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.406      ;
; -0.403 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.406      ;
; -0.403 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 1.406      ;
; -0.360 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.021     ; 1.346      ;
; -0.357 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.021     ; 1.343      ;
; -0.356 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.021     ; 1.342      ;
; -0.349 ; bit_cnt[10]        ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.085      ; 1.441      ;
; -0.349 ; bit_cnt[10]        ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.085      ; 1.441      ;
; -0.338 ; bit_cnt[6]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.077      ; 1.422      ;
; -0.338 ; bit_cnt[6]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.077      ; 1.422      ;
; -0.336 ; bit_cnt[2]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.077      ; 1.420      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                               ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.904 ; count_baud[1]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.054      ;
; -0.900 ; count_baud[1]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.050      ;
; -0.838 ; count_baud[2]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.988      ;
; -0.836 ; count_baud[1]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.986      ;
; -0.834 ; count_baud[2]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.984      ;
; -0.832 ; count_baud[1]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.982      ;
; -0.781 ; count_baud[0]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.931      ;
; -0.777 ; count_baud[0]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.927      ;
; -0.770 ; count_baud[2]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.920      ;
; -0.768 ; count_baud[1]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.918      ;
; -0.766 ; count_baud[2]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.916      ;
; -0.764 ; count_baud[1]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.914      ;
; -0.713 ; count_baud[0]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.863      ;
; -0.709 ; count_baud[0]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.859      ;
; -0.703 ; count_baud[4]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.853      ;
; -0.702 ; count_baud[2]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.852      ;
; -0.698 ; count_baud[2]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.848      ;
; -0.697 ; os_pulse       ; os_count[3]     ; clk          ; clk         ; 1.000        ; -0.231     ; 1.453      ;
; -0.696 ; os_pulse       ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.231     ; 1.452      ;
; -0.696 ; os_pulse       ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.231     ; 1.452      ;
; -0.695 ; count_baud[5]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.845      ;
; -0.693 ; count_baud[1]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.843      ;
; -0.689 ; os_pulse       ; os_count[1]     ; clk          ; clk         ; 1.000        ; -0.231     ; 1.445      ;
; -0.689 ; count_baud[4]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.839      ;
; -0.680 ; count_baud[5]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.830      ;
; -0.645 ; count_baud[0]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.795      ;
; -0.641 ; count_baud[0]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.791      ;
; -0.635 ; count_baud[4]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.785      ;
; -0.627 ; count_baud[5]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.777      ;
; -0.621 ; count_baud[4]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.771      ;
; -0.612 ; count_baud[5]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.762      ;
; -0.606 ; count_baud[1]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.756      ;
; -0.600 ; os_pulse       ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.556      ;
; -0.600 ; count_baud[2]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.750      ;
; -0.593 ; os_pulse       ; rx_count[2]     ; clk          ; clk         ; 1.000        ; -0.232     ; 1.348      ;
; -0.580 ; os_pulse       ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; os_pulse       ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; os_pulse       ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; os_pulse       ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; os_pulse       ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; os_pulse       ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; os_pulse       ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; os_pulse       ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; os_pulse       ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; os_pulse       ; rx_buffer[9]    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.574 ; os_pulse       ; rx_count[1]     ; clk          ; clk         ; 1.000        ; -0.232     ; 1.329      ;
; -0.567 ; count_baud[4]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.717      ;
; -0.559 ; count_baud[5]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.709      ;
; -0.553 ; count_baud[4]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.703      ;
; -0.549 ; count_baud[0]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.699      ;
; -0.544 ; count_baud[5]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.694      ;
; -0.538 ; count_baud[3]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.688      ;
; -0.534 ; count_baud[3]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.684      ;
; -0.528 ; count_baud[1]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; count_baud[1]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; count_baud[1]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; count_baud[1]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; count_baud[1]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; count_baud[1]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; count_baud[1]  ; count_baud[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; count_baud[1]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.525 ; count_baud[1]  ; os_pulse        ; clk          ; clk         ; 1.000        ; 0.163      ; 1.675      ;
; -0.517 ; count_baud[10] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.471      ;
; -0.514 ; count_baud[11] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.468      ;
; -0.513 ; count_baud[2]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.663      ;
; -0.507 ; os_pulse       ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.451      ;
; -0.507 ; os_pulse       ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.451      ;
; -0.507 ; os_pulse       ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.451      ;
; -0.507 ; os_pulse       ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.451      ;
; -0.507 ; os_pulse       ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.451      ;
; -0.507 ; os_pulse       ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.451      ;
; -0.507 ; os_pulse       ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.451      ;
; -0.507 ; os_pulse       ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 1.451      ;
; -0.499 ; count_baud[4]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.649      ;
; -0.497 ; count_baud[6]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.647      ;
; -0.491 ; count_baud[5]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.641      ;
; -0.488 ; count_baud[8]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.638      ;
; -0.470 ; count_baud[8]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.620      ;
; -0.470 ; count_baud[3]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.620      ;
; -0.469 ; count_baud[6]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.619      ;
; -0.466 ; count_baud[10] ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.420      ;
; -0.466 ; count_baud[3]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.616      ;
; -0.465 ; count_baud[11] ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.419      ;
; -0.462 ; count_baud[0]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.163      ; 1.612      ;
; -0.462 ; count_baud[2]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.413      ;
; -0.462 ; count_baud[2]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.413      ;
; -0.462 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.413      ;
; -0.462 ; count_baud[2]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.413      ;
; -0.462 ; count_baud[2]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.413      ;
; -0.462 ; count_baud[2]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.413      ;
; -0.462 ; count_baud[2]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.413      ;
; -0.462 ; count_baud[2]  ; count_baud[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.413      ;
; -0.462 ; count_baud[2]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.413      ;
; -0.459 ; count_baud[2]  ; os_pulse        ; clk          ; clk         ; 1.000        ; 0.163      ; 1.609      ;
; -0.453 ; count_baud[1]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.449 ; count_baud[10] ; count_os[5]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.403      ;
; -0.446 ; count_baud[11] ; count_os[5]     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.400      ;
; -0.435 ; os_pulse       ; rx_count[0]     ; clk          ; clk         ; 1.000        ; -0.232     ; 1.190      ;
; -0.434 ; os_pulse       ; rx_count[3]     ; clk          ; clk         ; 1.000        ; -0.232     ; 1.189      ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_req'                                                                           ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.438 ; rx_buf[1] ; spi_rx_data[1]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.262      ; 1.373      ;
; 0.467 ; rx_buf[2] ; spi_rx_data[2]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.260      ; 1.362      ;
; 0.471 ; rx_buf[5] ; spi_rx_data[5]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.262      ; 1.339      ;
; 0.475 ; rx_buf[3] ; spi_rx_data[3]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.259      ; 1.351      ;
; 0.476 ; rx_buf[7] ; spi_rx_data[7]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.264      ; 1.337      ;
; 0.478 ; rx_buf[6] ; spi_rx_data[6]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.260      ; 1.331      ;
; 0.555 ; rx_buf[4] ; spi_rx_data[4]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.258      ; 1.346      ;
; 0.619 ; rx_buf[0] ; spi_rx_data[0]$latch ; sspi_clk     ; rx_req      ; 1.000        ; 1.263      ; 1.288      ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_req'                                                                             ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.330 ; rx_buf[0] ; spi_rx_data[0]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 1.405      ; 1.105      ;
; -0.287 ; rx_buf[4] ; spi_rx_data[4]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 1.400      ; 1.143      ;
; -0.286 ; rx_buf[7] ; spi_rx_data[7]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 1.406      ; 1.150      ;
; -0.283 ; rx_buf[6] ; spi_rx_data[6]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 1.402      ; 1.149      ;
; -0.283 ; rx_buf[3] ; spi_rx_data[3]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 1.401      ; 1.148      ;
; -0.278 ; rx_buf[5] ; spi_rx_data[5]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 1.404      ; 1.156      ;
; -0.275 ; rx_buf[2] ; spi_rx_data[2]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 1.402      ; 1.157      ;
; -0.263 ; rx_buf[1] ; spi_rx_data[1]$latch ; sspi_clk     ; rx_req      ; 0.000        ; 1.404      ; 1.171      ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sspi_clk'                                                                                   ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.038 ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.699      ; 1.851      ;
; 0.109 ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.699      ; 1.422      ;
; 0.117 ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.707      ; 1.938      ;
; 0.195 ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.707      ; 1.516      ;
; 0.199 ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.156      ; 1.469      ;
; 0.199 ; rd_add              ; rd_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[0]           ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[1]           ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[2]           ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[3]           ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[4]           ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[5]           ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[6]           ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[7]           ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.207 ; bit_cnt[5]          ; bit_cnt[6]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.314      ;
; 0.210 ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.163      ; 1.487      ;
; 0.213 ; bit_cnt[3]          ; bit_cnt[4]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.320      ;
; 0.213 ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.163      ; 1.490      ;
; 0.218 ; bit_cnt[7]          ; bit_cnt[8]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; bit_cnt[2]          ; bit_cnt[3]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.219 ; bit_cnt[10]         ; bit_cnt[11]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.327      ;
; 0.234 ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.283      ; 1.631      ;
; 0.235 ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.707      ; 2.056      ;
; 0.236 ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.283      ; 1.633      ;
; 0.245 ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.163      ; 1.522      ;
; 0.267 ; bit_cnt[15]         ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.608      ; 0.459      ;
; 0.272 ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.163      ; 1.549      ;
; 0.272 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; 0.000        ; 1.707      ; 2.093      ;
; 0.275 ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.163      ; 1.552      ;
; 0.284 ; bit_cnt[4]          ; bit_cnt[5]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.391      ;
; 0.286 ; bit_cnt[6]          ; bit_cnt[7]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.393      ;
; 0.288 ; bit_cnt[1]          ; bit_cnt[2]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.395      ;
; 0.290 ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.707      ; 1.611      ;
; 0.291 ; bit_cnt[11]         ; bit_cnt[12]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.399      ;
; 0.294 ; bit_cnt[13]         ; bit_cnt[14]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.401      ;
; 0.297 ; wr_add              ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.137      ; 0.518      ;
; 0.299 ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.259      ; 1.672      ;
; 0.309 ; bit_cnt[10]         ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.617      ; 0.510      ;
; 0.335 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 1.707      ; 2.156      ;
; 0.349 ; bit_cnt[13]         ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.607      ; 0.540      ;
; 0.364 ; bit_cnt[8]          ; bit_cnt[9]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.471      ;
; 0.390 ; bit_cnt[15]         ; bit_cnt[16]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.026      ; 0.500      ;
; 0.400 ; wr_add              ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.136      ; 0.620      ;
; 0.401 ; wr_add              ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.136      ; 0.621      ;
; 0.404 ; wr_add              ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.136      ; 0.624      ;
; 0.406 ; wr_add              ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.136      ; 0.626      ;
; 0.406 ; wr_add              ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.136      ; 0.626      ;
; 0.412 ; bit_cnt[0]          ; bit_cnt[1]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.519      ;
; 0.418 ; wr_add              ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.137      ; 0.639      ;
; 0.419 ; wr_add              ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.137      ; 0.640      ;
; 0.421 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.600      ; 0.605      ;
; 0.426 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.609      ; 0.619      ;
; 0.432 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; -0.500       ; 1.707      ; 1.753      ;
; 0.446 ; bit_cnt[14]         ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.607      ; 0.637      ;
; 0.447 ; bit_cnt[2]          ; rd_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.510      ; 0.541      ;
; 0.459 ; bit_cnt[14]         ; bit_cnt[15]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.566      ;
; 0.465 ; bit_cnt[11]         ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.616      ; 0.665      ;
; 0.479 ; bit_cnt[16]         ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.616      ; 0.679      ;
; 0.486 ; bit_cnt[9]          ; bit_cnt[10]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.026      ; 0.596      ;
; 0.514 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 1.707      ; 1.835      ;
; 0.534 ; bit_cnt[12]         ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.617      ; 0.735      ;
; 0.541 ; rd_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.147      ; 0.772      ;
; 0.567 ; bit_cnt[8]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.169      ; 0.820      ;
; 0.570 ; bit_cnt[12]         ; bit_cnt[13]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.043      ; 0.697      ;
; 0.575 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.042      ; 0.701      ;
; 0.577 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.028      ; 0.689      ;
; 0.587 ; bit_cnt[9]          ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.607      ; 0.778      ;
; 0.589 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.154      ; 0.827      ;
; 0.596 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.028      ; 0.708      ;
; 0.606 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.617      ; 0.807      ;
; 0.628 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.617      ; 0.829      ;
; 0.640 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.028      ; 0.752      ;
; 0.667 ; wr_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.147      ; 0.898      ;
; 0.671 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.779      ;
; 0.671 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.779      ;
; 0.671 ; bit_cnt[11]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.617      ; 0.872      ;
; 0.673 ; wr_add              ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.155      ; 0.912      ;
; 0.697 ; wr_add              ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.155      ; 0.936      ;
; 0.710 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.818      ;
; 0.724 ; bit_cnt[1]          ; wr_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.510      ; 0.818      ;
; 0.727 ; bit_cnt[16]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.617      ; 0.928      ;
; 0.730 ; rx_req              ; miso~reg0           ; rx_req       ; sspi_clk    ; 0.000        ; 1.259      ; 2.103      ;
; 0.743 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; -0.082     ; 0.745      ;
; 0.766 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.888      ;
; 0.775 ; wr_add              ; wr_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.028      ; 0.887      ;
; 0.804 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.051      ; 0.939      ;
; 0.837 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.944      ;
; 0.874 ; tx_buf[7]~_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.025      ; 0.983      ;
; 0.951 ; bit_cnt[9]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.169      ; 1.204      ;
; 0.955 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.066      ; 1.105      ;
; 0.982 ; bit_cnt[5]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.169      ; 1.235      ;
; 0.982 ; bit_cnt[5]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.169      ; 1.235      ;
; 0.994 ; bit_cnt[8]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.169      ; 1.247      ;
; 1.005 ; bit_cnt[2]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.066      ; 1.155      ;
; 1.019 ; bit_cnt[0]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.182      ; 1.285      ;
; 1.019 ; bit_cnt[0]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.182      ; 1.285      ;
; 1.021 ; bit_cnt[0]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.062      ; 1.167      ;
; 1.021 ; bit_cnt[0]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.062      ; 1.167      ;
; 1.021 ; bit_cnt[0]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.062      ; 1.167      ;
; 1.021 ; bit_cnt[0]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.062      ; 1.167      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                               ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; tx_buffer[10]  ; tx_buffer[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_busy~reg0   ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_busy~reg0   ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_state       ; rx_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_count[2]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_count[1]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_count[0]    ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_count[3]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[0]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[1]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[2]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; tx_buffer[0]   ; tx~reg0         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tx_buffer[2]   ; tx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tx_buffer[7]   ; tx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; rx_buffer[3]   ; rx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.325      ;
; 0.199 ; rx_buffer[8]   ; rx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.326      ;
; 0.202 ; rx_buffer[4]   ; rx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.329      ;
; 0.209 ; rx_count[0]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.218 ; rx_state       ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.235 ; tx_state       ; tx_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.355      ;
; 0.236 ; tx_state       ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.356      ;
; 0.237 ; tx_state       ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.357      ;
; 0.263 ; count_baud[8]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.579      ;
; 0.266 ; count_baud[8]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.582      ;
; 0.271 ; rx_buffer[5]   ; rx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.398      ;
; 0.272 ; rx_buffer[9]   ; rx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.399      ;
; 0.274 ; rx_buffer[6]   ; rx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.401      ;
; 0.274 ; rx_buffer[7]   ; rx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.401      ;
; 0.277 ; rx_buffer[2]   ; rx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.404      ;
; 0.280 ; rx_buffer[4]   ; rx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.410      ;
; 0.281 ; rx_buffer[2]   ; rx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.411      ;
; 0.290 ; count_os[1]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.291 ; count_os[7]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; count_os[2]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; count_baud[11] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.294 ; tx_buffer[10]  ; tx_buffer[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; count_baud[10] ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.421      ;
; 0.295 ; tx_buffer[6]   ; tx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; tx_buffer[8]   ; tx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; tx_buffer[9]   ; tx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; tx_buffer[4]   ; tx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; tx_buffer[5]   ; tx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; tx_buffer[1]   ; tx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; tx_buffer[3]   ; tx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; count_baud[5]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; count_baud[6]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; count_baud[7]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; count_baud[8]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.315 ; count_baud[7]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.631      ;
; 0.318 ; count_baud[7]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.634      ;
; 0.320 ; os_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.324 ; rx_buffer[3]   ; rx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.466      ;
; 0.327 ; count_baud[6]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.643      ;
; 0.329 ; count_baud[8]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.645      ;
; 0.330 ; count_baud[6]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.646      ;
; 0.335 ; tx_state       ; tx_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.340 ; tx_state       ; tx_count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.350 ; rx_buffer[1]   ; rx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.477      ;
; 0.354 ; rx_buffer[6]   ; rx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.484      ;
; 0.354 ; rx_buffer[7]   ; rx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.484      ;
; 0.357 ; rx_buffer[8]   ; rx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.487      ;
; 0.360 ; rx_count[0]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.480      ;
; 0.363 ; count_os[5]    ; count_os[5]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.491      ;
; 0.364 ; count_os[3]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.492      ;
; 0.364 ; count_baud[9]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.491      ;
; 0.365 ; count_os[4]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.493      ;
; 0.366 ; count_os[6]    ; count_os[6]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.494      ;
; 0.371 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.371 ; count_baud[4]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; os_count[0]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.374 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.381 ; count_baud[5]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.697      ;
; 0.381 ; count_baud[7]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.697      ;
; 0.383 ; count_os[0]    ; count_os[0]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.511      ;
; 0.384 ; count_baud[5]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.700      ;
; 0.393 ; count_baud[6]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.709      ;
; 0.398 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.518      ;
; 0.402 ; rx_buffer[9]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.532      ;
; 0.406 ; rx_state       ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.525      ;
; 0.407 ; rx_state       ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.526      ;
; 0.409 ; rx_state       ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.528      ;
; 0.410 ; rx_state       ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.529      ;
; 0.415 ; tx_count[3]    ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.535      ;
; 0.417 ; rx_buffer[0]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.547      ;
; 0.437 ; tx_state       ; tx_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.439 ; count_os[1]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.567      ;
; 0.447 ; count_baud[5]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.763      ;
; 0.448 ; count_baud[5]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; count_baud[7]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; count_os[2]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.577      ;
; 0.450 ; tx_count[2]    ; tx_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.452 ; count_baud[10] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.579      ;
; 0.452 ; count_os[2]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.580      ;
; 0.455 ; tx_count[2]    ; tx_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; tx_count[0]    ; tx_count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; count_baud[6]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.459 ; baud_pulse     ; tx_count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; count_baud[6]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sspi_clk'                                                                        ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.647 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.112      ; 2.236      ;
; -0.597 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.118      ; 2.192      ;
; -0.597 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.118      ; 2.192      ;
; -0.597 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.118      ; 2.192      ;
; -0.597 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.118      ; 2.192      ;
; -0.597 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.118      ; 2.192      ;
; -0.563 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.234      ; 2.274      ;
; -0.563 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.234      ; 2.274      ;
; -0.451 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.081      ; 2.009      ;
; -0.451 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.081      ; 2.009      ;
; -0.451 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.081      ; 2.009      ;
; -0.451 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.081      ; 2.009      ;
; -0.327 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.327 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.090      ; 1.894      ;
; -0.324 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.210      ; 2.011      ;
; 0.212  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.500        ; 1.655      ; 1.920      ;
; 0.322  ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.112      ; 1.767      ;
; 0.333  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 1.000        ; 1.655      ; 2.299      ;
; 0.380  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.655      ; 1.752      ;
; 0.381  ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.118      ; 1.714      ;
; 0.381  ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.118      ; 1.714      ;
; 0.381  ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.118      ; 1.714      ;
; 0.381  ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.118      ; 1.714      ;
; 0.381  ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.118      ; 1.714      ;
; 0.424  ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.234      ; 1.787      ;
; 0.424  ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.234      ; 1.787      ;
; 0.432  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.081      ; 1.626      ;
; 0.432  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.081      ; 1.626      ;
; 0.432  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.081      ; 1.626      ;
; 0.432  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.081      ; 1.626      ;
; 0.455  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.655      ; 1.677      ;
; 0.494  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.655      ; 2.138      ;
; 0.514  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.647      ; 1.610      ;
; 0.543  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.646      ; 1.580      ;
; 0.543  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.646      ; 1.580      ;
; 0.543  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.646      ; 1.580      ;
; 0.545  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.655      ; 2.087      ;
; 0.550  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.210      ; 1.637      ;
; 0.558  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.558  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.090      ; 1.509      ;
; 0.560  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.646      ; 2.063      ;
; 0.560  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.646      ; 2.063      ;
; 0.560  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.646      ; 2.063      ;
; 0.607  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.645      ; 1.515      ;
; 0.607  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.645      ; 1.515      ;
; 0.607  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.645      ; 1.515      ;
; 0.607  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.645      ; 1.515      ;
; 0.607  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.645      ; 1.515      ;
; 0.632  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.645      ; 1.990      ;
; 0.632  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.645      ; 1.990      ;
; 0.632  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.645      ; 1.990      ;
; 0.632  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.645      ; 1.990      ;
; 0.632  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.645      ; 1.990      ;
; 0.635  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.647      ; 1.989      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_req'                                                                          ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.366 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 2.958      ; 3.131      ;
; 0.370 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 2.959      ; 3.127      ;
; 0.374 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 2.960      ; 3.125      ;
; 0.374 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 2.961      ; 3.126      ;
; 0.394 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 2.956      ; 3.119      ;
; 0.396 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 2.957      ; 3.120      ;
; 0.472 ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 2.956      ; 3.117      ;
; 0.479 ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; 1.000        ; 2.960      ; 3.115      ;
; 0.499 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 2.958      ; 2.498      ;
; 0.504 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 2.959      ; 2.493      ;
; 0.506 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 2.960      ; 2.493      ;
; 0.507 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 2.961      ; 2.493      ;
; 0.517 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 2.956      ; 2.496      ;
; 0.520 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 2.957      ; 2.496      ;
; 0.595 ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 2.956      ; 2.494      ;
; 0.600 ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; 0.500        ; 2.960      ; 2.494      ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_reset_n'                                                             ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.820      ; 2.864      ;
; 0.438 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.821      ; 2.867      ;
; 0.517 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.821      ; 2.865      ;
; 0.520 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.820      ; 2.865      ;
; 0.522 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.820      ; 2.277      ;
; 0.526 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.821      ; 2.279      ;
; 0.604 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.821      ; 2.278      ;
; 0.607 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.820      ; 2.278      ;
; 0.653 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.816      ; 2.729      ;
; 0.662 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.816      ; 2.727      ;
; 0.670 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.805      ; 2.696      ;
; 0.684 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.816      ; 2.784      ;
; 0.731 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.816      ; 2.151      ;
; 0.739 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.805      ; 2.127      ;
; 0.739 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.816      ; 2.150      ;
; 0.762 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.816      ; 2.206      ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_reset_n'                                                               ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.359 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.893      ; 2.054      ;
; -0.347 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.904      ; 2.077      ;
; -0.346 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.904      ; 2.078      ;
; -0.320 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.904      ; 2.104      ;
; -0.277 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.893      ; 2.616      ;
; -0.259 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.904      ; 2.645      ;
; -0.256 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.904      ; 2.648      ;
; -0.230 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.909      ; 2.199      ;
; -0.229 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.908      ; 2.199      ;
; -0.228 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.909      ; 2.201      ;
; -0.228 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.908      ; 2.200      ;
; -0.222 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.904      ; 2.682      ;
; -0.131 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.909      ; 2.778      ;
; -0.130 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.908      ; 2.778      ;
; -0.130 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.908      ; 2.778      ;
; -0.129 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.909      ; 2.780      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_req'                                                                            ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.213 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 3.051      ; 2.378      ;
; -0.212 ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 3.050      ; 2.378      ;
; -0.212 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 3.050      ; 2.378      ;
; -0.211 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 3.049      ; 2.378      ;
; -0.208 ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 3.046      ; 2.378      ;
; -0.207 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 3.047      ; 2.380      ;
; -0.206 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 3.046      ; 2.380      ;
; -0.205 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; -0.500       ; 3.048      ; 2.383      ;
; -0.107 ; spi_reset_n ; spi_rx_data[1]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 3.050      ; 2.983      ;
; -0.107 ; spi_reset_n ; spi_rx_data[7]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 3.051      ; 2.984      ;
; -0.104 ; spi_reset_n ; spi_rx_data[5]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 3.049      ; 2.985      ;
; -0.100 ; spi_reset_n ; spi_rx_data[6]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 3.048      ; 2.988      ;
; -0.091 ; spi_reset_n ; spi_rx_data[0]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 3.050      ; 2.999      ;
; -0.085 ; spi_reset_n ; spi_rx_data[4]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 3.046      ; 3.001      ;
; -0.084 ; spi_reset_n ; spi_rx_data[2]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 3.047      ; 3.003      ;
; -0.084 ; spi_reset_n ; spi_rx_data[3]$latch ; spi_reset_n  ; rx_req      ; 0.000        ; 3.046      ; 3.002      ;
+--------+-------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sspi_clk'                                                                        ;
+-------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.100 ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.697      ; 1.911      ;
; 0.100 ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.697      ; 1.911      ;
; 0.100 ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.697      ; 1.911      ;
; 0.100 ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.697      ; 1.911      ;
; 0.100 ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.697      ; 1.911      ;
; 0.120 ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.699      ; 1.933      ;
; 0.124 ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.697      ; 1.435      ;
; 0.124 ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.697      ; 1.435      ;
; 0.124 ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.697      ; 1.435      ;
; 0.124 ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.697      ; 1.435      ;
; 0.124 ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.697      ; 1.435      ;
; 0.170 ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.698      ; 1.982      ;
; 0.170 ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.698      ; 1.982      ;
; 0.170 ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.698      ; 1.982      ;
; 0.171 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.283      ; 1.568      ;
; 0.171 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.283      ; 1.568      ;
; 0.185 ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.698      ; 1.497      ;
; 0.185 ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.698      ; 1.497      ;
; 0.185 ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.698      ; 1.497      ;
; 0.201 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.259      ; 1.574      ;
; 0.204 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.133      ; 1.451      ;
; 0.204 ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.707      ; 2.025      ;
; 0.212 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.163      ; 1.489      ;
; 0.212 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.163      ; 1.489      ;
; 0.212 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.163      ; 1.489      ;
; 0.212 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.163      ; 1.489      ;
; 0.212 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.163      ; 1.489      ;
; 0.237 ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.699      ; 1.550      ;
; 0.253 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.707      ; 2.074      ;
; 0.262 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.156      ; 1.532      ;
; 0.293 ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.707      ; 1.614      ;
; 0.325 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.125      ; 1.564      ;
; 0.325 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.125      ; 1.564      ;
; 0.325 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.125      ; 1.564      ;
; 0.325 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.125      ; 1.564      ;
; 0.363 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.707      ; 1.684      ;
; 0.408 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 1.707      ; 2.229      ;
; 0.532 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 1.707      ; 1.853      ;
; 1.063 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.283      ; 1.960      ;
; 1.063 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.283      ; 1.960      ;
; 1.080 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.259      ; 1.953      ;
; 1.094 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.094 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.133      ; 1.841      ;
; 1.114 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.163      ; 1.891      ;
; 1.114 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.163      ; 1.891      ;
; 1.114 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.163      ; 1.891      ;
; 1.114 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.163      ; 1.891      ;
; 1.114 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.163      ; 1.891      ;
; 1.172 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.156      ; 1.942      ;
; 1.212 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.125      ; 1.951      ;
; 1.212 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.125      ; 1.951      ;
; 1.212 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.125      ; 1.951      ;
; 1.212 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.125      ; 1.951      ;
+-------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; baud_pulse      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_pulse        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_error~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx~reg0         ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[2]~reg0 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[0]~reg0 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[1]~reg0 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[3]~reg0 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[4]~reg0 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[5]~reg0 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[6]~reg0 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[7]~reg0 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_error~reg0   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[11]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[9]   ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[0]     ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[1]     ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[2]     ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[3]     ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[4]     ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[5]     ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[6]     ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[7]     ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_pulse        ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[0]    ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[1]    ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[2]    ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[3]    ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[4]    ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[5]    ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[6]    ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[7]    ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[8]    ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sspi_clk'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sspi_clk ; Rise       ; sspi_clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; wr_add                  ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; -0.168 ; 0.048        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; -0.152 ; 0.064        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[0]               ;
; -0.152 ; 0.064        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[2]               ;
; -0.152 ; 0.064        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[3]               ;
; -0.152 ; 0.064        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[5]               ;
; -0.152 ; 0.064        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[7]               ;
; -0.151 ; 0.065        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rd_add                  ;
; -0.151 ; 0.065        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[1]               ;
; -0.151 ; 0.065        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[4]               ;
; -0.151 ; 0.065        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[6]               ;
; -0.151 ; 0.065        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; wr_add                  ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~en                 ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~reg0               ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; -0.099 ; 0.085        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; roe~reg0_emulated|clk   ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rrdy~reg0_emulated|clk  ;
; 0.053  ; 0.053        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; trdy~reg0_emulated|clk  ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[7]~_emulated|clk ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[0]|clk           ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[2]|clk           ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[3]|clk           ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[5]|clk           ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[7]|clk           ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rd_add|clk              ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[1]|clk           ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[4]|clk           ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[6]|clk           ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; wr_add|clk              ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~en|clk             ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~reg0|clk           ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[2]~_emulated|clk ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_reset_n'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; spi_reset_n ; Rise       ; spi_reset_n                  ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
; 0.931  ; 0.931        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.934  ; 0.934        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.971  ; 0.971        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.971  ; 0.971        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.994  ; 0.994        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.997  ; 0.997        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.997  ; 0.997        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.997  ; 0.997        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.997  ; 0.997        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.997  ; 0.997        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.998  ; 0.998        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.998  ; 0.998        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.998  ; 0.998        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 1.001  ; 1.001        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 1.001  ; 1.001        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 1.001  ; 1.001        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 1.001  ; 1.001        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 1.001  ; 1.001        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 1.002  ; 1.002        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 1.002  ; 1.002        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[5]$latch|datad  ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[6]$latch|datad  ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[7]$latch|datad  ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[0]$latch|datad  ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[1]$latch|datad  ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[2]$latch|datad  ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[3]$latch|datad  ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[4]$latch|datad  ;
; 0.064  ; 0.064        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[7]$latch        ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[0]$latch        ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[1]$latch        ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[2]$latch        ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[3]$latch        ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[4]$latch        ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[5]$latch        ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[6]$latch        ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.166  ; 0.166        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.170  ; 0.170        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.827  ; 0.827        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.832  ; 0.832        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.934  ; 0.934        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[0]$latch        ;
; 0.934  ; 0.934        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[1]$latch        ;
; 0.934  ; 0.934        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[2]$latch        ;
; 0.934  ; 0.934        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[3]$latch        ;
; 0.934  ; 0.934        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[4]$latch        ;
; 0.935  ; 0.935        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[5]$latch        ;
; 0.935  ; 0.935        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[6]$latch        ;
; 0.935  ; 0.935        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[7]$latch        ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[0]$latch|datad  ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[1]$latch|datad  ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[2]$latch|datad  ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[3]$latch|datad  ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[4]$latch|datad  ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[5]$latch|datad  ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[6]$latch|datad  ;
; 0.940  ; 0.940        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[7]$latch|datad  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+-------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+-------+------------+-----------------+
; reset_n          ; clk         ; 0.938  ; 1.227 ; Rise       ; clk             ;
; rx               ; clk         ; 2.039  ; 2.629 ; Rise       ; clk             ;
; tx_data[*]       ; clk         ; 1.550  ; 2.119 ; Rise       ; clk             ;
;  tx_data[0]      ; clk         ; 1.429  ; 2.016 ; Rise       ; clk             ;
;  tx_data[1]      ; clk         ; 1.510  ; 2.076 ; Rise       ; clk             ;
;  tx_data[2]      ; clk         ; 1.227  ; 1.767 ; Rise       ; clk             ;
;  tx_data[3]      ; clk         ; 1.550  ; 2.119 ; Rise       ; clk             ;
;  tx_data[4]      ; clk         ; 1.386  ; 1.960 ; Rise       ; clk             ;
;  tx_data[5]      ; clk         ; 1.203  ; 1.747 ; Rise       ; clk             ;
;  tx_data[6]      ; clk         ; 1.114  ; 1.691 ; Rise       ; clk             ;
;  tx_data[7]      ; clk         ; 0.898  ; 1.442 ; Rise       ; clk             ;
; tx_ena           ; clk         ; 0.788  ; 1.086 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; -0.070 ; 0.524 ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; -0.147 ; 0.429 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; -0.339 ; 0.250 ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; -0.070 ; 0.524 ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; -0.086 ; 0.515 ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; -0.200 ; 0.373 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; -0.268 ; 0.315 ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; -0.237 ; 0.346 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; -0.181 ; 0.405 ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; 0.968  ; 1.254 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.810  ; 1.328 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 2.599  ; 3.206 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 2.502  ; 3.092 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 1.702  ; 2.310 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 1.849  ; 2.481 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 1.954  ; 2.651 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; 1.490  ; 2.115 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; 1.271  ; 1.857 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; 1.256  ; 1.847 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; 1.488  ; 2.115 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; 1.490  ; 2.115 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; 1.450  ; 2.083 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; 1.255  ; 1.852 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; 1.220  ; 1.838 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; 1.389  ; 2.031 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 2.146  ; 2.841 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; 1.618  ; 2.138 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 0.245  ; 0.566 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.019  ; 0.463 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 1.876  ; 2.518 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 1.779  ; 2.404 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 1.024  ; 1.577 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 1.161  ; 1.758 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 1.246  ; 1.903 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 1.438  ; 2.093 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; reset_n          ; clk         ; -0.418 ; -0.696 ; Rise       ; clk             ;
; rx               ; clk         ; -0.801 ; -1.452 ; Rise       ; clk             ;
; tx_data[*]       ; clk         ; -0.376 ; -0.918 ; Rise       ; clk             ;
;  tx_data[0]      ; clk         ; -0.652 ; -1.226 ; Rise       ; clk             ;
;  tx_data[1]      ; clk         ; -0.516 ; -1.076 ; Rise       ; clk             ;
;  tx_data[2]      ; clk         ; -0.395 ; -0.933 ; Rise       ; clk             ;
;  tx_data[3]      ; clk         ; -0.664 ; -1.232 ; Rise       ; clk             ;
;  tx_data[4]      ; clk         ; -0.547 ; -1.097 ; Rise       ; clk             ;
;  tx_data[5]      ; clk         ; -0.376 ; -0.918 ; Rise       ; clk             ;
;  tx_data[6]      ; clk         ; -0.608 ; -1.160 ; Rise       ; clk             ;
;  tx_data[7]      ; clk         ; -0.401 ; -0.942 ; Rise       ; clk             ;
; tx_ena           ; clk         ; 0.031  ; -0.238 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.851  ; 0.286  ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.816  ; 0.259  ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.830  ; 0.249  ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.659  ; 0.086  ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.668  ; 0.085  ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.787  ; 0.233  ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.851  ; 0.286  ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 0.824  ; 0.261  ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.846  ; 0.277  ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; -0.760 ; -1.055 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; -0.229 ; -0.714 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -1.569 ; -2.227 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -1.705 ; -2.306 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -1.465 ; -2.057 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -1.605 ; -2.223 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -1.593 ; -2.208 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; -0.995 ; -1.586 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; -1.051 ; -1.632 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; -1.037 ; -1.603 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; -1.241 ; -1.840 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; -1.244 ; -1.841 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; -1.204 ; -1.830 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; -1.034 ; -1.625 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; -0.995 ; -1.586 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; -1.082 ; -1.706 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -1.677 ; -2.312 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; -0.487 ; -1.063 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 0.038  ; -0.302 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.361  ; -0.068 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -0.857 ; -1.488 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -0.993 ; -1.594 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -0.788 ; -1.328 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -0.852 ; -1.425 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -0.881 ; -1.469 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -1.167 ; -1.828 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------------+-------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+-------------+-------+-------+------------+-----------------+
; rx_busy         ; clk         ; 3.147 ; 3.185 ; Rise       ; clk             ;
; rx_data[*]      ; clk         ; 4.340 ; 4.488 ; Rise       ; clk             ;
;  rx_data[0]     ; clk         ; 3.436 ; 3.487 ; Rise       ; clk             ;
;  rx_data[1]     ; clk         ; 4.340 ; 4.488 ; Rise       ; clk             ;
;  rx_data[2]     ; clk         ; 3.333 ; 3.370 ; Rise       ; clk             ;
;  rx_data[3]     ; clk         ; 3.325 ; 3.364 ; Rise       ; clk             ;
;  rx_data[4]     ; clk         ; 3.465 ; 3.506 ; Rise       ; clk             ;
;  rx_data[5]     ; clk         ; 3.440 ; 3.490 ; Rise       ; clk             ;
;  rx_data[6]     ; clk         ; 3.366 ; 3.405 ; Rise       ; clk             ;
;  rx_data[7]     ; clk         ; 3.345 ; 3.380 ; Rise       ; clk             ;
; rx_error        ; clk         ; 3.343 ; 3.379 ; Rise       ; clk             ;
; tx              ; clk         ; 3.825 ; 3.708 ; Rise       ; clk             ;
; tx_busy         ; clk         ; 3.486 ; 3.444 ; Rise       ; clk             ;
; rrdy            ; rx_req      ; 3.654 ; 3.355 ; Rise       ; rx_req          ;
; rrdy            ; rx_req      ; 3.654 ; 3.355 ; Fall       ; rx_req          ;
; spi_rx_data[*]  ; rx_req      ; 6.847 ; 7.218 ; Fall       ; rx_req          ;
;  spi_rx_data[0] ; rx_req      ; 6.043 ; 6.239 ; Fall       ; rx_req          ;
;  spi_rx_data[1] ; rx_req      ; 6.199 ; 6.421 ; Fall       ; rx_req          ;
;  spi_rx_data[2] ; rx_req      ; 6.847 ; 7.218 ; Fall       ; rx_req          ;
;  spi_rx_data[3] ; rx_req      ; 6.219 ; 6.411 ; Fall       ; rx_req          ;
;  spi_rx_data[4] ; rx_req      ; 6.378 ; 6.578 ; Fall       ; rx_req          ;
;  spi_rx_data[5] ; rx_req      ; 6.142 ; 6.318 ; Fall       ; rx_req          ;
;  spi_rx_data[6] ; rx_req      ; 6.248 ; 6.471 ; Fall       ; rx_req          ;
;  spi_rx_data[7] ; rx_req      ; 5.975 ; 6.162 ; Fall       ; rx_req          ;
; roe             ; spi_reset_n ; 2.860 ; 3.299 ; Rise       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 3.107 ; 3.573 ; Rise       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 2.784 ; 3.214 ; Rise       ; spi_reset_n     ;
; roe             ; spi_reset_n ; 2.860 ; 3.299 ; Fall       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 3.107 ; 3.573 ; Fall       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 2.784 ; 3.214 ; Fall       ; spi_reset_n     ;
; miso            ; sspi_clk    ; 3.128 ; 3.181 ; Rise       ; sspi_clk        ;
; roe             ; sspi_clk    ; 3.765 ; 3.799 ; Fall       ; sspi_clk        ;
; rrdy            ; sspi_clk    ; 3.957 ; 4.034 ; Fall       ; sspi_clk        ;
; trdy            ; sspi_clk    ; 3.770 ; 3.814 ; Fall       ; sspi_clk        ;
+-----------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------------+-------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+-------------+-------+-------+------------+-----------------+
; rx_busy         ; clk         ; 3.085 ; 3.121 ; Rise       ; clk             ;
; rx_data[*]      ; clk         ; 3.255 ; 3.292 ; Rise       ; clk             ;
;  rx_data[0]     ; clk         ; 3.363 ; 3.411 ; Rise       ; clk             ;
;  rx_data[1]     ; clk         ; 4.267 ; 4.413 ; Rise       ; clk             ;
;  rx_data[2]     ; clk         ; 3.263 ; 3.298 ; Rise       ; clk             ;
;  rx_data[3]     ; clk         ; 3.255 ; 3.292 ; Rise       ; clk             ;
;  rx_data[4]     ; clk         ; 3.391 ; 3.430 ; Rise       ; clk             ;
;  rx_data[5]     ; clk         ; 3.366 ; 3.413 ; Rise       ; clk             ;
;  rx_data[6]     ; clk         ; 3.296 ; 3.333 ; Rise       ; clk             ;
;  rx_data[7]     ; clk         ; 3.276 ; 3.309 ; Rise       ; clk             ;
; rx_error        ; clk         ; 3.273 ; 3.308 ; Rise       ; clk             ;
; tx              ; clk         ; 3.736 ; 3.624 ; Rise       ; clk             ;
; tx_busy         ; clk         ; 3.417 ; 3.376 ; Rise       ; clk             ;
; rrdy            ; rx_req      ; 3.591 ; 3.288 ; Rise       ; rx_req          ;
; rrdy            ; rx_req      ; 3.591 ; 3.288 ; Fall       ; rx_req          ;
; spi_rx_data[*]  ; rx_req      ; 5.828 ; 6.007 ; Fall       ; rx_req          ;
;  spi_rx_data[0] ; rx_req      ; 5.892 ; 6.080 ; Fall       ; rx_req          ;
;  spi_rx_data[1] ; rx_req      ; 6.042 ; 6.255 ; Fall       ; rx_req          ;
;  spi_rx_data[2] ; rx_req      ; 6.697 ; 7.058 ; Fall       ; rx_req          ;
;  spi_rx_data[3] ; rx_req      ; 6.061 ; 6.245 ; Fall       ; rx_req          ;
;  spi_rx_data[4] ; rx_req      ; 6.214 ; 6.405 ; Fall       ; rx_req          ;
;  spi_rx_data[5] ; rx_req      ; 5.988 ; 6.156 ; Fall       ; rx_req          ;
;  spi_rx_data[6] ; rx_req      ; 6.090 ; 6.303 ; Fall       ; rx_req          ;
;  spi_rx_data[7] ; rx_req      ; 5.828 ; 6.007 ; Fall       ; rx_req          ;
; roe             ; spi_reset_n ; 2.810 ; 3.246 ; Rise       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 3.046 ; 3.509 ; Rise       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 2.737 ; 3.164 ; Rise       ; spi_reset_n     ;
; roe             ; spi_reset_n ; 2.810 ; 3.246 ; Fall       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 3.046 ; 3.509 ; Fall       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 2.737 ; 3.164 ; Fall       ; spi_reset_n     ;
; miso            ; sspi_clk    ; 3.062 ; 3.113 ; Rise       ; sspi_clk        ;
; roe             ; sspi_clk    ; 3.657 ; 3.671 ; Fall       ; sspi_clk        ;
; rrdy            ; sspi_clk    ; 3.842 ; 3.897 ; Fall       ; sspi_clk        ;
; trdy            ; sspi_clk    ; 3.663 ; 3.686 ; Fall       ; sspi_clk        ;
+-----------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.527 ; 4.096 ;       ;
; ss_n         ; roe         ; 4.561 ; 4.725 ; 5.403 ; 5.248 ;
; ss_n         ; rrdy        ; 4.756 ; 4.986 ; 5.606 ; 5.487 ;
; ss_n         ; trdy        ; 4.067 ; 4.372 ; 4.989 ; 4.692 ;
; st_load_en   ; roe         ; 4.464 ; 4.628 ; 5.289 ; 5.134 ;
; st_load_en   ; rrdy        ; 4.659 ; 4.889 ; 5.492 ; 5.373 ;
; st_load_en   ; trdy        ; 4.209 ; 4.282 ; 4.875 ; 4.847 ;
; st_load_roe  ; roe         ; 3.969 ;       ;       ; 4.531 ;
; st_load_rrdy ; rrdy        ; 4.249 ;       ;       ; 4.868 ;
; st_load_trdy ; trdy        ; 4.199 ;       ;       ; 4.860 ;
; tx_load_en   ; trdy        ; 4.391 ;       ;       ; 5.050 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.450 ; 4.011 ;       ;
; ss_n         ; roe         ; 4.430 ; 4.594 ; 5.253 ; 5.117 ;
; ss_n         ; rrdy        ; 4.617 ; 4.398 ; 4.944 ; 5.346 ;
; ss_n         ; trdy        ; 3.955 ; 4.255 ; 4.851 ; 4.584 ;
; st_load_en   ; roe         ; 4.335 ; 4.499 ; 5.144 ; 5.008 ;
; st_load_en   ; rrdy        ; 4.522 ; 4.757 ; 5.351 ; 5.237 ;
; st_load_en   ; trdy        ; 4.091 ; 4.160 ; 4.692 ; 4.731 ;
; st_load_roe  ; roe         ; 3.873 ;       ;       ; 4.427 ;
; st_load_rrdy ; rrdy        ; 4.141 ;       ;       ; 4.751 ;
; st_load_trdy ; trdy        ; 3.979 ;       ;       ; 4.565 ;
; tx_load_en   ; trdy        ; 4.265 ;       ;       ; 4.924 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 3.926 ; 3.923 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 3.021 ; 3.021 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 3.983     ; 3.983     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 3.076     ; 3.142     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.299   ; -0.478 ; -0.913   ; -0.484  ; -3.000              ;
;  clk             ; -2.450   ; 0.187  ; N/A      ; N/A     ; -3.000              ;
;  rx_req          ; 0.122    ; -0.478 ; -0.090   ; -0.306  ; -3.000              ;
;  spi_reset_n     ; N/A      ; N/A    ; -0.095   ; -0.484  ; -3.000              ;
;  sspi_clk        ; -3.299   ; 0.038  ; -0.913   ; 0.100   ; -3.000              ;
; Design-wide TNS  ; -147.231 ; -3.208 ; -16.055  ; -5.267  ; -130.421            ;
;  clk             ; -105.918 ; 0.000  ; N/A      ; N/A     ; -76.696             ;
;  rx_req          ; 0.000    ; -3.208 ; -0.459   ; -2.306  ; -3.000              ;
;  spi_reset_n     ; N/A      ; N/A    ; -0.172   ; -2.961  ; -3.046              ;
;  sspi_clk        ; -41.313  ; 0.000  ; -15.424  ; 0.000   ; -47.679             ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; reset_n          ; clk         ; 1.659 ; 1.767 ; Rise       ; clk             ;
; rx               ; clk         ; 3.611 ; 4.055 ; Rise       ; clk             ;
; tx_data[*]       ; clk         ; 2.832 ; 3.214 ; Rise       ; clk             ;
;  tx_data[0]      ; clk         ; 2.633 ; 3.054 ; Rise       ; clk             ;
;  tx_data[1]      ; clk         ; 2.768 ; 3.164 ; Rise       ; clk             ;
;  tx_data[2]      ; clk         ; 2.226 ; 2.631 ; Rise       ; clk             ;
;  tx_data[3]      ; clk         ; 2.832 ; 3.214 ; Rise       ; clk             ;
;  tx_data[4]      ; clk         ; 2.545 ; 2.970 ; Rise       ; clk             ;
;  tx_data[5]      ; clk         ; 2.211 ; 2.617 ; Rise       ; clk             ;
;  tx_data[6]      ; clk         ; 2.014 ; 2.441 ; Rise       ; clk             ;
;  tx_data[7]      ; clk         ; 1.631 ; 2.042 ; Rise       ; clk             ;
; tx_ena           ; clk         ; 1.411 ; 1.515 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.539 ; 0.974 ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.377 ; 0.810 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.058 ; 0.510 ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.539 ; 0.974 ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.492 ; 0.933 ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.280 ; 0.706 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.193 ; 0.632 ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 0.247 ; 0.673 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.344 ; 0.786 ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; 1.676 ; 1.832 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 1.502 ; 1.727 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 4.573 ; 4.998 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 4.418 ; 4.816 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 3.032 ; 3.451 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 3.304 ; 3.750 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 3.447 ; 3.968 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; 2.590 ; 3.081 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; 2.199 ; 2.628 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; 2.159 ; 2.625 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; 2.590 ; 3.081 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; 2.585 ; 3.061 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; 2.547 ; 3.006 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; 2.210 ; 2.634 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; 2.122 ; 2.582 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; 2.441 ; 2.925 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 3.839 ; 4.317 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; 3.379 ; 3.766 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 1.059 ; 1.227 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.733 ; 0.910 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 3.956 ; 4.393 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 3.801 ; 4.211 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 2.431 ; 2.829 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 2.699 ; 3.133 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 2.816 ; 3.325 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 3.208 ; 3.674 ; Fall       ; sspi_clk        ;
+------------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; reset_n          ; clk         ; -0.418 ; -0.696 ; Rise       ; clk             ;
; rx               ; clk         ; -0.801 ; -1.452 ; Rise       ; clk             ;
; tx_data[*]       ; clk         ; -0.376 ; -0.906 ; Rise       ; clk             ;
;  tx_data[0]      ; clk         ; -0.652 ; -1.226 ; Rise       ; clk             ;
;  tx_data[1]      ; clk         ; -0.516 ; -1.076 ; Rise       ; clk             ;
;  tx_data[2]      ; clk         ; -0.395 ; -0.915 ; Rise       ; clk             ;
;  tx_data[3]      ; clk         ; -0.664 ; -1.232 ; Rise       ; clk             ;
;  tx_data[4]      ; clk         ; -0.547 ; -1.097 ; Rise       ; clk             ;
;  tx_data[5]      ; clk         ; -0.376 ; -0.906 ; Rise       ; clk             ;
;  tx_data[6]      ; clk         ; -0.608 ; -1.160 ; Rise       ; clk             ;
;  tx_data[7]      ; clk         ; -0.401 ; -0.929 ; Rise       ; clk             ;
; tx_ena           ; clk         ; 0.071  ; -0.025 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.851  ; 0.490  ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.816  ; 0.461  ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.830  ; 0.445  ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.659  ; 0.200  ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.668  ; 0.216  ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.787  ; 0.428  ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.851  ; 0.490  ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 0.824  ; 0.463  ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.846  ; 0.472  ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; -0.760 ; -1.055 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; -0.229 ; -0.560 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -1.569 ; -2.227 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -1.705 ; -2.306 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -1.465 ; -2.057 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -1.605 ; -2.223 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -1.593 ; -2.208 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; -0.995 ; -1.586 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; -1.051 ; -1.632 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; -1.037 ; -1.603 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; -1.241 ; -1.840 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; -1.244 ; -1.841 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; -1.204 ; -1.830 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; -1.034 ; -1.625 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; -0.995 ; -1.586 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; -1.082 ; -1.706 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -1.677 ; -2.312 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; -0.487 ; -1.063 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 0.038  ; -0.302 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.361  ; -0.068 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -0.857 ; -1.488 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -0.993 ; -1.594 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -0.788 ; -1.328 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -0.852 ; -1.425 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -0.881 ; -1.469 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -1.167 ; -1.828 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; rx_busy         ; clk         ; 5.282  ; 5.270  ; Rise       ; clk             ;
; rx_data[*]      ; clk         ; 7.010  ; 7.147  ; Rise       ; clk             ;
;  rx_data[0]     ; clk         ; 5.817  ; 5.796  ; Rise       ; clk             ;
;  rx_data[1]     ; clk         ; 7.010  ; 7.147  ; Rise       ; clk             ;
;  rx_data[2]     ; clk         ; 5.636  ; 5.624  ; Rise       ; clk             ;
;  rx_data[3]     ; clk         ; 5.627  ; 5.609  ; Rise       ; clk             ;
;  rx_data[4]     ; clk         ; 5.857  ; 5.823  ; Rise       ; clk             ;
;  rx_data[5]     ; clk         ; 5.821  ; 5.794  ; Rise       ; clk             ;
;  rx_data[6]     ; clk         ; 5.673  ; 5.656  ; Rise       ; clk             ;
;  rx_data[7]     ; clk         ; 5.631  ; 5.611  ; Rise       ; clk             ;
; rx_error        ; clk         ; 5.642  ; 5.620  ; Rise       ; clk             ;
; tx              ; clk         ; 6.289  ; 6.278  ; Rise       ; clk             ;
; tx_busy         ; clk         ; 5.694  ; 5.672  ; Rise       ; clk             ;
; rrdy            ; rx_req      ; 5.813  ; 5.545  ; Rise       ; rx_req          ;
; rrdy            ; rx_req      ; 5.813  ; 5.545  ; Fall       ; rx_req          ;
; spi_rx_data[*]  ; rx_req      ; 10.843 ; 11.148 ; Fall       ; rx_req          ;
;  spi_rx_data[0] ; rx_req      ; 9.597  ; 9.723  ; Fall       ; rx_req          ;
;  spi_rx_data[1] ; rx_req      ; 9.893  ; 10.061 ; Fall       ; rx_req          ;
;  spi_rx_data[2] ; rx_req      ; 10.843 ; 11.148 ; Fall       ; rx_req          ;
;  spi_rx_data[3] ; rx_req      ; 9.954  ; 10.075 ; Fall       ; rx_req          ;
;  spi_rx_data[4] ; rx_req      ; 10.212 ; 10.310 ; Fall       ; rx_req          ;
;  spi_rx_data[5] ; rx_req      ; 9.737  ; 9.872  ; Fall       ; rx_req          ;
;  spi_rx_data[6] ; rx_req      ; 9.979  ; 10.113 ; Fall       ; rx_req          ;
;  spi_rx_data[7] ; rx_req      ; 9.473  ; 9.590  ; Fall       ; rx_req          ;
; roe             ; spi_reset_n ; 4.897  ; 4.967  ; Rise       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 5.319  ; 5.396  ; Rise       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 4.787  ; 4.840  ; Rise       ; spi_reset_n     ;
; roe             ; spi_reset_n ; 4.897  ; 4.967  ; Fall       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 5.319  ; 5.396  ; Fall       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 4.787  ; 4.840  ; Fall       ; spi_reset_n     ;
; miso            ; sspi_clk    ; 5.343  ; 5.328  ; Rise       ; sspi_clk        ;
; roe             ; sspi_clk    ; 5.886  ; 5.840  ; Fall       ; sspi_clk        ;
; rrdy            ; sspi_clk    ; 6.198  ; 6.172  ; Fall       ; sspi_clk        ;
; trdy            ; sspi_clk    ; 5.895  ; 5.845  ; Fall       ; sspi_clk        ;
+-----------------+-------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------------+-------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+-------------+-------+-------+------------+-----------------+
; rx_busy         ; clk         ; 3.085 ; 3.121 ; Rise       ; clk             ;
; rx_data[*]      ; clk         ; 3.255 ; 3.292 ; Rise       ; clk             ;
;  rx_data[0]     ; clk         ; 3.363 ; 3.411 ; Rise       ; clk             ;
;  rx_data[1]     ; clk         ; 4.267 ; 4.413 ; Rise       ; clk             ;
;  rx_data[2]     ; clk         ; 3.263 ; 3.298 ; Rise       ; clk             ;
;  rx_data[3]     ; clk         ; 3.255 ; 3.292 ; Rise       ; clk             ;
;  rx_data[4]     ; clk         ; 3.391 ; 3.430 ; Rise       ; clk             ;
;  rx_data[5]     ; clk         ; 3.366 ; 3.413 ; Rise       ; clk             ;
;  rx_data[6]     ; clk         ; 3.296 ; 3.333 ; Rise       ; clk             ;
;  rx_data[7]     ; clk         ; 3.276 ; 3.309 ; Rise       ; clk             ;
; rx_error        ; clk         ; 3.273 ; 3.308 ; Rise       ; clk             ;
; tx              ; clk         ; 3.736 ; 3.624 ; Rise       ; clk             ;
; tx_busy         ; clk         ; 3.417 ; 3.376 ; Rise       ; clk             ;
; rrdy            ; rx_req      ; 3.591 ; 3.288 ; Rise       ; rx_req          ;
; rrdy            ; rx_req      ; 3.591 ; 3.288 ; Fall       ; rx_req          ;
; spi_rx_data[*]  ; rx_req      ; 5.828 ; 6.007 ; Fall       ; rx_req          ;
;  spi_rx_data[0] ; rx_req      ; 5.892 ; 6.080 ; Fall       ; rx_req          ;
;  spi_rx_data[1] ; rx_req      ; 6.042 ; 6.255 ; Fall       ; rx_req          ;
;  spi_rx_data[2] ; rx_req      ; 6.697 ; 7.058 ; Fall       ; rx_req          ;
;  spi_rx_data[3] ; rx_req      ; 6.061 ; 6.245 ; Fall       ; rx_req          ;
;  spi_rx_data[4] ; rx_req      ; 6.214 ; 6.405 ; Fall       ; rx_req          ;
;  spi_rx_data[5] ; rx_req      ; 5.988 ; 6.156 ; Fall       ; rx_req          ;
;  spi_rx_data[6] ; rx_req      ; 6.090 ; 6.303 ; Fall       ; rx_req          ;
;  spi_rx_data[7] ; rx_req      ; 5.828 ; 6.007 ; Fall       ; rx_req          ;
; roe             ; spi_reset_n ; 2.810 ; 3.246 ; Rise       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 3.046 ; 3.509 ; Rise       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 2.737 ; 3.164 ; Rise       ; spi_reset_n     ;
; roe             ; spi_reset_n ; 2.810 ; 3.246 ; Fall       ; spi_reset_n     ;
; rrdy            ; spi_reset_n ; 3.046 ; 3.509 ; Fall       ; spi_reset_n     ;
; trdy            ; spi_reset_n ; 2.737 ; 3.164 ; Fall       ; spi_reset_n     ;
; miso            ; sspi_clk    ; 3.062 ; 3.113 ; Rise       ; sspi_clk        ;
; roe             ; sspi_clk    ; 3.657 ; 3.671 ; Fall       ; sspi_clk        ;
; rrdy            ; sspi_clk    ; 3.842 ; 3.897 ; Fall       ; sspi_clk        ;
; trdy            ; sspi_clk    ; 3.663 ; 3.686 ; Fall       ; sspi_clk        ;
+-----------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.878 ; 6.258 ;       ;
; ss_n         ; roe         ; 7.859 ; 8.068 ; 8.651 ; 8.271 ;
; ss_n         ; rrdy        ; 8.177 ; 8.442 ; 8.979 ; 8.604 ;
; ss_n         ; trdy        ; 6.965 ; 7.381 ; 7.979 ; 7.347 ;
; st_load_en   ; roe         ; 7.704 ; 7.913 ; 8.469 ; 8.089 ;
; st_load_en   ; rrdy        ; 8.022 ; 8.287 ; 8.797 ; 8.422 ;
; st_load_en   ; trdy        ; 7.219 ; 7.226 ; 7.797 ; 7.618 ;
; st_load_roe  ; roe         ; 6.808 ;       ;       ; 7.120 ;
; st_load_rrdy ; rrdy        ; 7.285 ;       ;       ; 7.619 ;
; st_load_trdy ; trdy        ; 7.197 ;       ;       ; 7.615 ;
; tx_load_en   ; trdy        ; 7.589 ;       ;       ; 7.964 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.450 ; 4.011 ;       ;
; ss_n         ; roe         ; 4.430 ; 4.594 ; 5.253 ; 5.117 ;
; ss_n         ; rrdy        ; 4.617 ; 4.398 ; 4.944 ; 5.346 ;
; ss_n         ; trdy        ; 3.955 ; 4.255 ; 4.851 ; 4.584 ;
; st_load_en   ; roe         ; 4.335 ; 4.499 ; 5.144 ; 5.008 ;
; st_load_en   ; rrdy        ; 4.522 ; 4.757 ; 5.351 ; 5.237 ;
; st_load_en   ; trdy        ; 4.091 ; 4.160 ; 4.692 ; 4.731 ;
; st_load_roe  ; roe         ; 3.873 ;       ;       ; 4.427 ;
; st_load_rrdy ; rrdy        ; 4.141 ;       ;       ; 4.751 ;
; st_load_trdy ; trdy        ; 3.979 ;       ;       ; 4.565 ;
; tx_load_en   ; trdy        ; 4.265 ;       ;       ; 4.924 ;
+--------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rx_busy        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_error       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_busy        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trdy           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_rx_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_rx_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_rx_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_rx_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_rx_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_rx_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_rx_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_rx_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_ena                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_reset_n             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sspi_clk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_error       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; tx_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; tx             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; trdy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rrdy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; roe            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; spi_rx_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_rx_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_rx_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; spi_rx_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_rx_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_rx_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_rx_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_rx_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; busy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_error       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rx_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; tx_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; tx             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; trdy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rrdy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; roe            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; spi_rx_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_rx_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_rx_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; spi_rx_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_rx_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_rx_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_rx_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_rx_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; busy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+-------------+----------+----------+----------+----------+----------+
; From Clock  ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+----------+----------+----------+----------+----------+
; clk         ; clk      ; 1349     ; 0        ; 0        ; 0        ;
; sspi_clk    ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; rx_req      ; sspi_clk ; 1        ; 1        ; 2        ; 2        ;
; spi_reset_n ; sspi_clk ; 21       ; 38       ; 4        ; 4        ;
; sspi_clk    ; sspi_clk ; 123      ; 14       ; 20       ; 30       ;
+-------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+-------------+----------+----------+----------+----------+----------+
; From Clock  ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+----------+----------+----------+----------+----------+
; clk         ; clk      ; 1349     ; 0        ; 0        ; 0        ;
; sspi_clk    ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; rx_req      ; sspi_clk ; 1        ; 1        ; 2        ; 2        ;
; spi_reset_n ; sspi_clk ; 21       ; 38       ; 4        ; 4        ;
; sspi_clk    ; sspi_clk ; 123      ; 14       ; 20       ; 30       ;
+-------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Recovery Transfers                                                    ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; spi_reset_n ; rx_req      ; 0        ; 0        ; 8        ; 8        ;
; spi_reset_n ; spi_reset_n ; 0        ; 0        ; 8        ; 8        ;
; rx_req      ; sspi_clk    ; 0        ; 0        ; 1        ; 1        ;
; spi_reset_n ; sspi_clk    ; 34       ; 34       ; 11       ; 11       ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Removal Transfers                                                     ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; spi_reset_n ; rx_req      ; 0        ; 0        ; 8        ; 8        ;
; spi_reset_n ; spi_reset_n ; 0        ; 0        ; 8        ; 8        ;
; rx_req      ; sspi_clk    ; 0        ; 0        ; 1        ; 1        ;
; spi_reset_n ; sspi_clk    ; 34       ; 34       ; 11       ; 11       ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 28    ; 28   ;
; Unconstrained Input Port Paths  ; 220   ; 220  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Apr 04 12:00:02 2019
Info: Command: quartus_sta valueparsing -c valueparsing
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'valueparsing.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name sspi_clk sspi_clk
    Info (332105): create_clock -period 1.000 -name spi_reset_n spi_reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.299             -41.313 sspi_clk 
    Info (332119):    -2.450            -105.918 clk 
    Info (332119):     0.122               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.478
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.478              -3.208 rx_req 
    Info (332119):     0.184               0.000 sspi_clk 
    Info (332119):     0.358               0.000 clk 
Info (332146): Worst-case recovery slack is -0.913
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.913             -15.424 sspi_clk 
    Info (332119):    -0.095              -0.172 spi_reset_n 
    Info (332119):    -0.090              -0.459 rx_req 
Info (332146): Worst-case removal slack is -0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.432              -2.401 spi_reset_n 
    Info (332119):    -0.191              -1.383 rx_req 
    Info (332119):     0.208               0.000 sspi_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.000 clk 
    Info (332119):    -3.000             -43.000 sspi_clk 
    Info (332119):    -3.000              -3.000 rx_req 
    Info (332119):    -3.000              -3.000 spi_reset_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.876
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.876             -34.635 sspi_clk 
    Info (332119):    -2.075             -88.494 clk 
    Info (332119):     0.216               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.382              -2.512 rx_req 
    Info (332119):     0.154               0.000 sspi_clk 
    Info (332119):     0.311               0.000 clk 
Info (332146): Worst-case recovery slack is -0.766
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.766             -12.190 sspi_clk 
    Info (332119):     0.045               0.000 spi_reset_n 
    Info (332119):     0.076               0.000 rx_req 
Info (332146): Worst-case removal slack is -0.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.484              -2.961 spi_reset_n 
    Info (332119):    -0.306              -2.306 rx_req 
    Info (332119):     0.172               0.000 sspi_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.000 clk 
    Info (332119):    -3.000             -43.000 sspi_clk 
    Info (332119):    -3.000              -3.000 rx_req 
    Info (332119):    -3.000              -3.000 spi_reset_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.072
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.072             -19.840 sspi_clk 
    Info (332119):    -0.904             -30.361 clk 
    Info (332119):     0.438               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.330
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.330              -2.285 rx_req 
    Info (332119):     0.038               0.000 sspi_clk 
    Info (332119):     0.187               0.000 clk 
Info (332146): Worst-case recovery slack is -0.647
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.647             -11.137 sspi_clk 
    Info (332119):     0.366               0.000 rx_req 
    Info (332119):     0.435               0.000 spi_reset_n 
Info (332146): Worst-case removal slack is -0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.359              -2.287 spi_reset_n 
    Info (332119):    -0.213              -1.674 rx_req 
    Info (332119):     0.100               0.000 sspi_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.696 clk 
    Info (332119):    -3.000             -47.679 sspi_clk 
    Info (332119):    -3.000              -3.046 spi_reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 489 megabytes
    Info: Processing ended: Thu Apr 04 12:00:07 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


