# TR-1um C4004 フルスクラッチ設計指示プロンプト (`Prompt.md`)

以下は、OpenSUSI TR-1um（1 µm CMOS、2層金属配線 `M1`/`M2`、`5.0 V`）プロセスにおいて、ハードマクロ `SRAM128` と標準セルライブラリ `module/STDCELL/` を用いて **Intel 4004 互換 4-bit CPU (`C4004`)** を RTL から GDSII・DRC/LVS サインオフ・実レイアウト抽出後（Post-Layout Extracted）フルチップ `ngspice` 検証まで一気通貫で AI エージェントに設計させるためのマスタープロンプトです。

---

## AI エージェントへの指示プロンプト（コピー＆ペースト用）

```markdown
# 目的
OpenSUSI TR-1um PDK（1 µm CMOS、2層配線 M1/M2、電源電圧 5.0 V）を用い、`2500.0 µm × 2500.0 µm` の 16ピン標準フレーム（`OSS_FRAME_GIO`）内に収まる **Intel 4004 完全互換 4-bit CPU (`C4004`)** をフルスクラッチで設計・実装・検証してください。

---

## 1. 利用可能な PDK・ライブラリ・マクロ資産
- **OpenSUSI TR-1um PDK (https://github.com/OpenSUSI/TR-1um)**:
  - `git clone https://github.com/OpenSUSI/TR-1um.git` により `TR-1um/` にクローンして使用すること。
  - KLayout DRC / LVS / MDP ルールデッキ: `TR-1um/libs.tech/klayout/tech/drc/run.drc`, `TR-1um/libs.tech/klayout/tech/lvs/run.lvs`
  - SPICE デバイスモデル (`PMOS`, `NMOS`, `NMOSE`, `DN`): `TR-1um/libs.tech/spice/models/`
  - 16ピン標準パッドフレーム GDSII: `TR-1um/libs.tech/klayout/libraries/TR-1um_frame_25x25.gds`
- **標準セルライブラリ (`module/STDCELL/`)**:
  - 行高 `59.4 µm`、サイト幅 `5.4 µm`（1行 = 11サイト高）
  - レイアウト: `module/STDCELL/TR-1um_STDCELL.gds`
  - タイミングライブラリ: `module/STDCELL/tr1um_typ_5v0_25c.lib`
  - LEF: `module/STDCELL/TR-1um_tech.lef`, `module/STDCELL/TR-1um_cells.lef`
  - SPICE ネットリスト: `module/STDCELL/simulation/*.spice`
- **`SRAM128` ハードマクロ (`module/SRAM128/`)**:
  - `32 words × 4 bits`（128 bit）6T CMOS SRAM（外形 `1166.1 µm × 185.6 µm`）
  - 端子: `A[4:0]`（アドレス）、`D[3:0]`（書き込みデータ）、`Q[3:0]`（読み出しデータ）、`CE`（チップイネーブル、High アクティブ）、`WE`（ライトイネーブル、High で Write / Low で Read）、左右両端に `VDD`, `VSS`
  - ファイル: `SRAM128.gds`, `SRAM128.lef`, `SRAM128.lib`, `simulation/SRAM128.spice`
- **I/O フレーム (`OSS_FRAME`)**:
  - 外形 `2500.0 × 2500.0 µm`（原点 `(0,0)` 中心、`(-1250, -1250)` 〜 `(1250, 1250)`）
  - 内部コア領域: `1840.0 × 1848.4 µm`（左下 `(-920.0, -920.0)` に `c4004_core` を配置）
  - パッド構成（計16ピン）: `14 × OSS_ESD_5V_DIO`、`1 × OSS_ESD_5V_VDD` (`P16`)、`1 × OSS_ESD_5V_VSS` (`P8`)

---

## 2. アーキテクチャおよび RTL 設計要件 (`rtl/c4004_core.v`, `rtl/c4004_top.v`)

1. **命令セットと実行サイクル**:
   - Intel 4004 の全45命令（1ワード命令および2ワード命令：`NOP, JCN, FIM, SRC, FIN, JIN, JUN, JMS, INC, ISZ, ADD, SUB, LD, XCH, BBL, LDM, WRM, WMP, WRR, WPM, WR0..WR3, SBM, RDM, RDR, ADM, RD0..RD3, CLB, CLC, IAC, CMC, CMA, RAL, RAR, TCC, DAC, TCS, STC, DAA, KBP, DCL`）を完全実装すること。
   - 8フェーズ命令サイクル（`A1, A2, A3, M1, M2, X1, X2, X3`）で動作し、`X3` フェーズで `sync = 1` を出力すること。
2. **`SRAM128` へのレジスタ・PC/スタック統合（面積最小化の必須要件）**:
   - 標準セルのフリップフロップ数を **40個程度** に抑えるため、16本の4-bit インデックスレジスタ（`R0`〜`R15`）と4組の12-bit アドレススタック（プログラムカウンタ `PC` ＋ 3段サブルーチンスタック）を単一の `SRAM128`（`32 × 4-bit`）に格納すること。
     - `A[4] = 0`（アドレス `0x00`〜`0x0F`）: インデックスレジスタ `R0`〜`R15` (`16 × 4-bit`)
     - `A[4] = 1`（アドレス `0x10`〜`0x1F`）: スタック4レベル × 3ニブル (`low, mid, high`) (`12 × 4-bit`)
   - 単相クロック `clk` の立上りエッジで FF を更新し、クロック Low 期間（`clk = 0`）に `SRAM128` の `CE` をアサート（`sram_ce = (~clk) & rst_n & sram_ce_en`）してハーフサイクルのアドレスセットアップを確保すること。
3. **16ピン割り当てと4辺コア境界ピン配置**:
   - **北辺 (Top)**: `P1 = clk` (In), `P2 = sync` (Out), `P15 = cm_rom` (Out), `P16 = VDD`
   - **西辺 (Left)**: `P3 = D[3]`, `P4 = D[2]`, `P5 = D[1]`, `P6 = D[0]` (4-bit 双方向データバス: コア信号 `d_in[3:0]`, `d_out[3:0]`, `d_hiz`)
   - **南辺 (Bottom)**: `P7 = rst` (In, High アクティブ), `P8 = VSS`, `P9 = d_oe` (Out, バス出力イネーブルモニタ), `P10 = test` (In)
   - **東辺 (Right)**: `P11 = cm_ram[0]`, `P12 = cm_ram[1]`, `P13 = cm_ram[2]`, `P14 = cm_ram[3]` (Out)

---

## 3. 論理合成・バッファツリー挿入要件 (`openroad/synth.ys`, `scripts/insert_high_fo_buffers.py`)

1. **Yosys 論理合成**:
   - `module/STDCELL/tr1um_typ_5v0_25c.lib` と `module/SRAM128/SRAM128.lib` を用いて `c4004_core` を合成し、`TIEH`/`TIEL` マッピングおよび出力バッファを挿入すること。
2. **シュミットトリガ入力 (`BUFTH`) と高ファンアウト分割**:
   - 外部入力に繋がる全7ポート（`clk`, `rst`, `test`, `d_in[3:0]`）のコア初段には、必ずシュミットトリガバッファ **`BUFTH`** を挿入すること。
   - クロック（`clk`）および内部リセット（`rst_n`）は、配置される標準セル行（9行）ごとに個別の `BUF_X2` リーフバッファ（`clk_buf_r*`, `rst_n_buf_r*`）へ分配し、1バッファあたりの駆動負荷を **最大10シンク以下** に制限すること。
   - ファンアウト8以上のすべての内部信号に対し、配置 X 座標の左右で2グループに分割した `BUF_X2` バッファを挿入すること。

---

## 4. OpenROAD 2層配線 (`M1`/`M2`) フロアプラン・配置・配線ルール (`openroad/`, `scripts/`)

TR-1um は配線層が `METAL1`（水平）と `METAL2`（垂直）の2層のみであり、標準セル内部で `METAL1` が全面使用されています。セル内 `M1` ショートをゼロにし、かつ電源強化とデキャップ充填を両立するため、以下の物理設計ルールを厳守してください。

1. **フロアプランと水平配線チャネル構造（1行配置・2行空け）**:
   - コア領域 `1840.0 × 1840.0 µm`（配線トラックピッチ `M1`/`M2` とも `5.4 µm`、オフセット `2.7 µm`）。
   - `SRAM128` マクロをコア領域に配置すること。
   - 標準セル行（高さ `59.4 µm`）の間に水平配線専用チャネルを設けること。
2. **`M2` 限定ピンアクセス LEF (`TR-1um_cells_m2only.lef`)**:
   - 標準セルの LEF は、`POLYGON` を矩形 `RECT` に分解し、DFF 内部ノード（`CKB, CKP, QM, QS`）を `OBS` に移動した上で、セル内部（`y = 1.1..58.3 µm`）の `METAL1` を全面 `OBS` とし、信号ピンを **`LAYER METAL2` のみ** に限定すること。
   - これにより、標準セルピンへのアクセスを垂直 `M2` に強制し、水平 `M1` 配線をすべて行間の `118.8 µm` チャネル内に収めること。
3. **`TAP2` 縦4列によるコア横3分割ルール**:
   - 9本の各標準セル行において、左端（`x = 21.6 µm`）、中1（`x = 615.6 µm`）、中2（`x = 1215.0 µm`）、右端（`x = 1809.0 µm`）の **4列** に `TAP2`（幅 `10.8 µm` = 2サイト）を配置し、標準セル領域を横方向に **3分割（`108 / 109 / 108` サイト）** すること。
   - OpenROAD の Global / Detailed Route 時は、この4列の `TAP2` 上に垂直 `METAL2` オブストラクションを設定し、縦方向の `M2` 電源ストラップ領域を保護すること。
4. **`FILL3` / `FILL2` 優先充填ルール**:
   - 各セグメント内の空きスペースは、1サイト幅の隙間（`FILL1`）が極力発生しないよう2サイト塊または3サイト塊にまとめ、`FILL1` より広いスペースにはすべてアクティブ MOS デキャップ内蔵フィラー **`FILL3`（3サイト）または `FILL2`（2サイト）** を充填すること。
5. **電源メッシュ結線ルール（必須）**:
   - 4列の `TAP2` 上に縦方向の `M2` で `VDD` および `VSS` ストラップを通し、全9行の標準セル `M1` `VDD`/`VSS` レールと `VIA1` で接続すること。
   - **`SRAM128` の右側だけでなく左側の `VDD`/`VSS` ピン** もコアの `VDD`/`VSS` タップ配線と確実に接続すること。
   - **左端および右端の両方の `TAP2` 列の `VDD`** を北辺の `VDDPAD` (`P16`) へ接続すること。
   - **標準セルおよび `TAP2` の `VSS`** は、4辺を取り囲む `OSS_FRAME_GIO` の `M2` `VSS` リングと可能な限り多点でブリッジ接続すること。

---

## 5. サインオフ検証 (DRC / LVS) および フルチップ抽出シミュレーション要件

1. **KLayout DRC 検証**:
   - フルチップ GDSII（`apr/c4004_chip.gds` および MPW 提出用 `src/tr_1um_jun1okamura.gds`）に対し、PDK の全 DRC ルール（`M1.W/S/SW/W3`, `M2.W/S/W3`, `V1.W/S/enc/GA/CO`, `WN`, 50nm グリッド, `PTECT` 等）を実行し、**DRC エラー 0件** を確認すること。
2. **KLayout フルチップ LVS 検証**:
   - `OSS_FRAME`（`OSS_ESD_5V_DIO`, `OSS_ESD_5V_VDD`, `OSS_ESD_5V_VSS` 含む）、`SRAM128`、全標準セル、および素子を持つデキャップフィラー（`FILL2`, `FILL3`）をすべて含めた階層 SPICE ネットリスト（`apr/c4004_chip.spice`, `src/tr_1um_jun1okamura.cir`）を生成し、KLayout LVS でポート名・素子・ネットが **完全一致（Match）** することを確認すること。
3. **実レイアウト抽出ネット (`OSS_FRAME.extracted`) を用いた `ngspice` 並列検証と `FMAX` 調査**:
   - KLayout LVS で抽出された `apr/OSS_FRAME.extracted` を `ngspice` で直接シミュレーション可能な形式に変換し（`W >= 100 µm` のパッド MOSFET はマルチフィンガ `M=` に変換）、外部 ROM/RAM エミュレータと `1.0 pF` パッド負荷を接続したフルチップテストベンチを作成すること。
   - 以下の機能検証および周波数スイープをローカルで並列実行し、レポートにまとめること：
     1. ALU・アキュムレータ命令群および `DCL`/`cm_ram[3:0]` バンク出力検証
     2. `SRAM128` インデックスレジスタ（`FIM`, `INC`, `ADD`, `SUB`, `LD`, `XCH`）リード/ライト検証
     3. `SRAM128` サブルーチンスタック（`JMS`, `BBL`）および `JCN`（`test` ピン条件分岐）検証
     4. クロック周波数をスイープして **フルチップ最大動作周波数 (`FMAX`)**、各出力パッドの伝搬遅延 (`t_pd`)、および消費電流/消費電力を算出すること。
   - 併せて、`OSS_FRAME.extracted` および GDSII から素子数（PMOS/NMOS/Diode、フィンガ数）、セル数、ネット数、Via 数の統計情報を集計すること。

## 6. ドキュメント

1. README.mdに、設計フローを説明してください。また特徴と設計諸表のまとめも簡潔に記載ください。 
2. 設計に使った python script を scripts/ に配置して、説明文も作成ください。
3. OpenROAD 向けの設定ファイルはまとめて openroad/ に配置して、説明文も作成ください。
```


