# RISC-V 操作系统内核设计进度汇报 —— trap模块

## 第5部分 Trap 机制设计与实现

---

## 1. 本阶段目标与实验概述

Trap（陷阱）是操作系统内核处理异常、中断和系统调用的核心机制。本阶段聚焦于 RISC-V 架构下的 Trap 处理流程，目标包括：

- **硬件支持**：理解 RISC-V 特权模式与 CSR（Control and Status Registers）的作用
- **上下文管理**：实现 Trap 发生时寄存器状态的保存与恢复
- **分发逻辑**：区分中断（Interrupt）与异常（Exception），完成事件分发
- **系统调用**：为后续用户态与内核态交互提供基础框架
- **稳定性验证**：确保 Trap 处理流程不破坏系统状态，支持任务调度

---

## 2. 实验验证过程与结果

- **模拟环境**：QEMU
- **测试流程**：
  1. 编译内核并启动 QEMU，观察启动日志
  2. 触发同步异常（如非法内存访问）
  3. 触发异步中断（如 UART 输入中断）
  4. 验证上下文保存/恢复的正确性与任务调度连续性
- **验证结果**：
  - 同步异常（如 Store/AMO Access Fault）被正确捕获，系统打印错误信息并终止
  - 异步中断（如 UART 外部中断）触发后，Trap 处理程序正确响应并执行 ISR
  - 上下文切换无寄存器泄漏，任务调度不受 Trap 影响
  - 系统在 Trap 处理后能恢复执行流

示例输出片段：
```
Hello, RVOS!
...
Task 0: Running...
Sync exceptions! Code = 7
panic: OOPS! What can I do!  // 非法内存写入触发异常
```

---

## 3. 内核架构清单

| 文件名       | 功能说明                                       |
| ------------ | ---------------------------------------------- |
| `trap.c`     | Trap 分发与处理逻辑                            |
| `riscv.h`    | CSR 操作封装                                   |
| `kernel.c`   | 主内核逻辑入口，初始化各子系统                 |
| `Makefile`   | 编译脚本，定义依赖与目标                       |
| `mem.S`      | 启动汇编及内存初始化                           |
| `os.h`       | 核心头文件，常量、结构体定义                   |
| `os.ld`      | 链接脚本，定义内存布局与符号                   |
| `page.c`     | 页级内存分配与释放实现                         |
| `platform.h` | 平台相关定义，如地址常量                       |
| `printf.c`   | 内核调试打印函数                               |
| `start.S`    | 启动汇编，设定入口 `_start`                    |
| `types.h`    | 数据类型定义，如 `uint32_t` 等                 |
| `uart.c`     | 串口通信驱动，用于输出调试信息                 |
| `sched.c`    | 多任务调度与上下文切换实现                     |
| `entry.S`    | 上下文切换的汇编实现，包括寄存器保存和恢复逻辑 |
| `user.c`     | 用户任务示例实现                               |

---

## 4. 核心模块与代码分析

### 4.1 Trap 入口与上下文管理（`entry.S`）

```asm
trap_vector:
    csrrw   t6, mscratch, t6  # 交换 t6 与 mscratch（保存当前上下文指针）
    reg_save t6               # 保存寄存器到上下文结构体
    ...
    call    trap_handler       # 调用 C 处理函数
    csrw    mepc, a0          # 设置返回地址
    reg_restore t6            # 恢复寄存器
    mret                      # 返回原执行流
```

- **关键机制**：
  - 使用 `mscratch` 寄存器暂存上下文指针，避免寄存器占用冲突
  - `reg_save`/`reg_restore` 宏保存/恢复所有必要寄存器（如 ra, sp, a0-a7 等）
  - `mret` 指令恢复特权模式并跳转至 `mepc` 指向的地址

---

### 4.2 Trap 分发逻辑（`trap.c`）

```c
reg_t trap_handler(reg_t epc, reg_t cause) {
    reg_t code = cause & MCAUSE_MASK_ECODE;
    if (cause & MCAUSE_MASK_INTERRUPT) {
        // 异步中断处理
        switch (code) {
            case 11: handle_external_interrupt(); break; // 外部中断
            ...
        }
    } else {
        // 同步异常处理
        panic("Sync exception! Code=%ld", code);
    }
    return epc;
}
```

- **中断类型**：通过 `mcause` 最高位判断是中断（1）还是异常（0）
- **外部中断**：转发至 PLIC 和 UART 驱动处理
- **异常处理**：直接终止任务（后续可扩展为缺页处理等）

---

### 4.3 上下文切换支持（`sched.c`）

```c
void switch_to(struct context *next) {
    // 保存当前上下文到 mscratch
    // 加载新任务的上下文
    reg_restore(next);
}
```

- **协作式切换**：通过 `task_yield()` 主动触发调度
- **抢占式支持**：Trap 处理后可插入调度点，实现时间片轮转

---

## 5. 实验验证

在 `user_task0` 中写入 `trap_test();` 可观察到 Trap 正常执行，出现提示（如图1）。

删除该行后运行系统，可见两程序正常轮转（如图2）。

**图1：异常处理验证**
![image-20250504193550400](C:\Users\Dongs\AppData\Roaming\Typora\typora-user-images\image-20250504193550400.png)

**图2：任务调度验证**
![image-20250504193823249](C:\Users\Dongs\AppData\Roaming\Typora\typora-user-images\image-20250504193823249.png)

---

## 6. 关键问题与解决方案

| 问题                 | 原因分析                  | 解决方案                               |
| -------------------- | ------------------------- | -------------------------------------- |
| 寄存器恢复后任务崩溃 | 未正确保存 `t6` 寄存器    | 在 `reg_save` 后额外保存 `t6` 到上下文 |
| 中断重复触发导致死锁 | 未清除 PLIC 的 Claim 记录 | 在 ISR 末尾调用 `plic_complete()`      |
| 异常处理无法恢复执行 | `mepc` 未指向下一条指令   | 根据异常类型调整 `mepc += 4`           |

---

## 7. 当前成果总结

- **完整的 Trap 流水线**：支持从硬件 Trap 到软件处理的完整链路
- **稳定的上下文管理**：寄存器保存/恢复无泄漏，支持多任务切换
- **灵活的分发机制**：可扩展支持更多中断源与异常类型
- **与调度器集成**：Trap 作为任务调度的潜在触发点

---

## 8. 后续开发计划

- **用户态支持**：实现 `ecall` 系统调用，分离用户/内核态权限
- **嵌套中断**：允许更高优先级中断抢占当前处理流程
- **精细化异常处理**：实现缺页异常、非法指令等具体处理逻辑
- **性能优化**：减少 Trap 上下文的保存范围（如 FPU 延迟保存）

---

## 9. 版本记录

| 日期       | 修改说明                    | 负责人 |
| ---------- | --------------------------- | ------ |
| 2024.05.04 | Trap 机制核心实现与验证成功 | 董邵晗 |

