# Базовый гайд по SystemVerilog
***
## Введение
Этот гайд предназначен для людей, уже знакомых с программированием, которые хотят освоить язык SystemVerilog и научиться программировать FPGA.

### Структура гайда
**Основы языка**
- Основы синтаксиса SystemVerilog.
- Написание базовых программ в симуляторе.
- Разработка проектов на симуляторе.

**Разработка программ для симулятора**
- Подробное изучение работы с симулятором.
- Особенности программирования для симулятора и FPGA.

**Программирование для FPGA**
- Обзор и изучение FPGA модели Tang Nano 1K.
- Разработка программ для Tang Nano.

***


## Основы языка
### Введение
В данном разделе мы рассмотрим базовые конструкции языка SystemVerilog, научимся писать и синтезировать код.

### Инструменты
Для прохождения этого модуля не требуется установка дополнительного программного обеспечения. Код будем писать и синтезировать на платформе [EDA Playground](https://edaplayground.com/home). Для начала работы необходимо создать аккаунт и настроить параметры синтеза:
1. В разделе **Languages & Libraries** найдите поле **Testbench + Design** и выберите **SystemVerilog/Verilog**.
2. В разделе **Tools & Simulators** выберите симулятор в первом поле, установите его значение на **Icarus Verilog**.

### Основы синтаксиса SystemVerilog


(Здесь будет текст о базовом синтаксисе SystemVerilog.)

