FPGA 开发模式，包括 RTL 设计 (Verilog/VHDL)、时序收敛、时钟域交叉、高级综合和验证。涵盖传统 HDL 和现代 HLS 方法。当提到“,”时使用。
