### 1.
`assign` : output에 값을 할당하는 역할

```verilog
module top_module( output one );
    assign one = 1;
endmodule
```

### 2.