# DDR3 实验

## RAM 和 ROM 的区别

## SRAM 介绍

## SRAM 与 SDRAM 的区别

## DDR 介绍

Double Data Rate 的缩写。传输速率翻倍的原理：在 CLK 周期的上升沿和下降沿分别传输一次数据，相比普通 SDRAM 的每个时钟周期传输一次数据，多一次，因此传输速率翻倍。

DDR2 在 DDR 基础上进一步增加预取(prefetch)，增加到了 4bit。

DDR3 在 DDR2 的基础上将预取(prefetch)提高到 8bit。

## 要学习的具体芯片 NT5CC256M16EP-EK

512MB 大小。
16 位宽。
1.35V。
传输速率为 1866MT/S 。

了解到差分时钟信号线的概念，遂在知乎了解相关设计理念，了解“为什么要使用差分时钟”

[知乎帖子：差分时钟、DQS与DQM - DDRx的关键技术介绍（上）](https://zhuanlan.zhihu.com/p/23708818#:~:text=%E5%B0%B1%E5%83%8F%E6%97%B6%E9%92%9F%E4%BF%A1%E5%8F%B7%E4%B8%80%E6%A0%B7%EF%BC%8CDQS%E4%B9%9F%E6%98%AFDDR%E4%B8%AD%E7%9A%84%E9%87%8D%E8%A6%81%E5%8A%9F%E8%83%BD%EF%BC%8C%E5%AE%83%E7%9A%84%E5%8A%9F%E8%83%BD%E4%B8%BB%E8%A6%81%E7%94%A8%E6%9D%A5%E5%9C%A8%E4%B8%80%E4%B8%AA%E6%97%B6%E9%92%9F%E5%91%A8%E6%9C%9F%E5%86%85%E5%87%86%E7%A1%AE%E7%9A%84%E5%8C%BA%E5%88%86%E5%87%BA%E6%AF%8F%E4%B8%AA%E4%BC%A0%E8%BE%93%E5%91%A8%E6%9C%9F%EF%BC%8C%E5%B9%B6%E4%BE%BF%E4%BA%8E%E6%8E%A5%E6%94%B6%E6%96%B9%E5%87%86%E7%A1%AE%E6%8E%A5%E6%94%B6%E6%95%B0%E6%8D%AE%E3%80%82,%E6%AF%8F%E4%B8%80%E9%A2%978bit%20DRAM%E8%8A%AF%E7%89%87%E9%83%BD%E6%9C%89%E4%B8%80%E4%B8%AADQS%E4%BF%A1%E5%8F%B7%E7%BA%BF%EF%BC%8C%E5%AE%83%E6%98%AF%E5%8F%8C%E5%90%91%E7%9A%84%EF%BC%8C%E5%9C%A8%E5%86%99%E5%85%A5%E6%97%B6%E5%AE%83%E7%94%A8%E6%9D%A5%E4%BC%A0%E9%80%81%E7%94%B1%E4%B8%BB%E6%8E%A7%E8%8A%AF%E7%89%87%E5%8F%91%E6%9D%A5%E7%9A%84DQS%E4%BF%A1%E5%8F%B7%EF%BC%8C%E8%AF%BB%E5%8F%96%E6%97%B6%EF%BC%8C%E5%88%99%E7%94%B1DRAM%E8%8A%AF%E7%89%87%E7%94%9F%E6%88%90DQS%E5%90%91%E4%B8%BB%E6%8E%A7%E5%8F%91%E9%80%81%E3%80%82)

使用差分时钟的意义：是并行传输数据时，出错率低。比如 CLK 在上升沿快，下降沿慢，则增加了 CLK# 作为互补，取这两个信号在上升沿\下降沿的交界处，对 RAM 芯片进行操作，能提高操作时间点的精确程度。

## MMDC 控制器

I.MX6U 的 DDR 控制器。

MMDC 外设包含一个内核(MMDC_CORE) 和 PHY(MMDC_PHY)：

1. MMDC_CORE：内核负责通过 AXI 接口与系统进行通信、DDR 命令生成、DDR 命令优化、读/写数据路径。

2. MMDC_PHY：负责时序调整和校准，使用特殊的校准机制以保障数据能够在 400MHz 被准确捕获。

<b>MMDC 控制器信号引脚无复用，是为控制 DDR 专用的。</b>

本章主要使用 NXP 官方的 DDR 测试软件对开发板上的 DDR3 进行校准和测试。