# 项目开发日志

目标是一周速通操作系统

## 总目标：

自主实现SOC系统

* 嵌入式计算机系统Minisys-1A/RV SoC

* 配套的系统软件和应用软件

## 基本要求 (必做)

### 硬件设计

#### CPU设计

* 设计一个可运行指定57条MIPS指令的RISC型MiniSys-1A **32位流水型**微处理器，实现**中断与异常处理**

#### 存储器设计

* 设计**哈佛结构**存储器，有独立的64KB的指令存储器和64KB的数据存储器

* 可考虑**交叉存储器**的设计，便于字节访问、半字访问和字访问

#### 接口部件设计

* 2个16位定时/计数器、4×4键盘控制器、8位7段数码管控制器、16位LED输出、16位拨码开关输入、PWM控制、看门狗控制器的设计

### 软件设计

* 与本组硬件配套的**汇编器**的设计

* Mini C编译器的设计 (有全局查错能力)

* 简单**BIOS**的设计

* **链接器**的设计

* 带有**全屏编辑**和**语法高亮**的集成开发环境**IDE** (要集成本组的编译器和汇编器以及链接器)

## 提高级要求 (可选)

### 硬件设计

* 设计一个**RISC-VICM32/16位指令**的**流水**处理器Minisys-RV，实现**中断与异常处理**，可采用**AXI总线** (配套设计基本要求中的存储器和接口部件，同基本要求)

* 大于两个中断的考虑增加**可编程中断控制器**

* **用户态**与**核心态**

* 考虑除流水线以外的指令级并行的实现方案 (**超标量**、**指令多发射**、**指令预取**的设计)

* 考虑两级或者三级存储 (**Cache**、**内存**和**SD-Card**，**MMU**的设计)

### 软件设计

* 与本组硬件配套的**C语言编译器**的设计

* 在**编译器**中进行**程序优化**（与结构无关或与结构相关）

* 利用**系统软件加强硬件功能**

* **BootLoader**的设计

* **进程管理**和**虚拟存储管理**的简单操作系统设计

### 综合应用设计

用自己的Minisys-1A或Minisys-RV SOC和BIOS设计较为复杂的应用，最好能比较实用，充分展示本组设计的SOC芯片的功能

~~**yysy这部分不想做，太low了**~~

* 智能交通灯控制

* 智能电梯控制

* 调光台灯或调速风扇控制器 (可用LED代替)

* 带记录与回放功能的电子琴

* 小小录音笔 (需麦克风与蜂鸣器控制，新板子不支持)

* 带记忆闹钟功能的时钟（需蜂鸣器控制）

## 挑战级要求 (可选)

### 硬件设计

**并行技术**的探索和设计

* **分支预测**、**动态调度(乱序)**与**推测执行**

* **SIMD**的处理部件的设计

* 初步设计一个**双核或多核CPU**

初探**CPU+AI加速器**的设计

* 乘加运算、矩阵运算加速

* 卷积运算加速、池化运算加速

### 软件设计

* 初步探讨程序如何**充分利用双核**，软硬件该作何配合

* **编译优化**的进一步探索

* 较完整的**操作系统内核的设计**

### 综合应用设计

用自己的Minisys-1A或Minisys-RV SOC和BIOS设计较为复杂的应用，最好能比较实用，充分展示本组设计的SOC芯片的功能

~~**也不是很想做。。。**~~

* 用手机控制的调光灯 (需要Wif和蓝牙控制)

* 手机APP通过Wifi或蓝牙控制实验板

* 直流电机与步进电机的控制

* 在触摸屏上设计中文显示系统

* 游戏机 (含VGA、蜂鸣器控制)

## 特殊课题

### 操作系统开发 (只收3-4组)

该任务提供**完整版MIPS流水处理器MIPSfpga源码及体系结构、扩展的板级支持包BSP**

在扩展MIPSfpga上设计并实现**自己的操作系统之引导程序、单进程管理、存储管理、文件管理、中断和异常处理微核的全部或部分模块**

* 提供专门的实验手册供参考

### 鲲鹏(ARM V8)课题任务

学习鲲鹏的相关资料

分析鲲鹏**指令系统**，通过和教师沟通，制定最终要实现的**指令子集**和**功能**

分析和参考鲲鹏(ARMV8)的资料，实现一个具有鲲鹏指令子集指令的**流水处理器Miniys-KP**，其功能对标本课程的基本要求

实现基于上述**Miniys-KP的MinisysC编译器和汇编器**

* 戴志涛《鲲鹏处理器架构与编程》清华大学出版社 2020.9

## 2025/9/22