	component easy is
		port (
			clk_clk       : in  std_logic := 'X'; -- clk
			clk_100k_clk  : out std_logic;        -- clk
			clk_12m_clk   : out std_logic;        -- clk
			reset_reset_n : in  std_logic := 'X'; -- reset_n
			sdram_clk_clk : out std_logic         -- clk
		);
	end component easy;

