ARM S0052
"PodWR DpDatadW PodWW Rfe DpDatadW Wse"
Cycle=Rfe DpDatadW Wse PodWR DpDatadW PodWW
Relax=[Rfe,DpDatadW,Wse]
Safe=PodWW PodWR DpDatadW
Prefetch=0:x=F,0:a=W,1:a=F,1:x=W
Com=Rf Ws
Orig=PodWR DpDatadW PodWW Rfe DpDatadW Wse
{
%x0=x; %y0=y; %z0=z; %a0=a;
%a1=a; %x1=x;
}
 P0           | P1           ;
 MOV R0,#2    | LDR R0,[%a1] ;
 STR R0,[%x0] | EOR R1,R0,R0 ;
 LDR R1,[%y0] | ADD R1,R1,#1 ;
 EOR R2,R1,R1 | STR R1,[%x1] ;
 ADD R2,R2,#1 |              ;
 STR R2,[%z0] |              ;
 MOV R3,#1    |              ;
 STR R3,[%a0] |              ;
exists
(x=2 /\ 1:R0=1)
