$ TPR netlist created by S-Edit v.12.60
$ Written on Fri Jul 20 10:04:47 2007

CP PadOut DataOut PAD;
UX2<12> L<12> PAD_R11;
CP PadOut DataOut PAD;
UX2<16> L<16> PAD_R6;
CP PadIn DataIn DataInB DataInUnBuf PAD;
UX3<3> Red N_13 N_19 PAD_L3;
CP PadOut DataOut PAD;
UX2<21> L<21> PAD_B11;
CP PadOut DataOut PAD;
UX2<25> L<25> PAD_B7;
CP PadOut DataOut PAD;
UX2<29> L<29> PAD_B3;
CP PadOut DataOut PAD;
UX2<30> L<30> PAD_B2;
CP PadOut DataOut PAD;
UX2<1> L<1> PAD_T10;
CP PadOut DataOut PAD;
UX2<5> L<5> PAD_T6;
CP PadOut DataOut PAD;
UX2<9> L<9> PAD_T2;
CP PadInGlobalRight DataIn DataInB DataInUnBuf PAD;
UX10 Clr N_7 N_8 PAD_R4;
CP PadOut DataOut PAD;
UX2<13> L<13> PAD_R10;
CP PadIn DataIn DataInB DataInUnBuf PAD;
UX11 SC0 N_5 N_6 PAD_L9;
CP PadOut DataOut PAD;
UX2<17> L<17> PAD_R5;
CP PadIn DataIn DataInB DataInUnBuf PAD;
UX12 SC1 N_1 N_3 PAD_L10;
CP PadIn DataIn DataInB DataInUnBuf PAD;
UX3<4> Shift N_14 N_20 PAD_L4;
CP PadOut DataOut PAD;
UX2<22> L<22> PAD_B10;
CP PadOut DataOut PAD;
UX2<26> L<26> PAD_B6;
CP PadOut DataOut PAD;
UX2<31> L<31> PAD_B1;
CP PadOut DataOut PAD;
UX2<2> L<2> PAD_T9;
CP PadOut DataOut PAD;
UX2<6> L<6> PAD_T5;
CP PadOut DataOut PAD;
UX2<10> L<10> PAD_T1;
CP PadOut DataOut PAD;
UX2<14> L<14> PAD_R9;
CP PadOut DataOut PAD;
UX2<18> L<18> PAD_R1;
C Buf2 In Out;
UX1:X1:X2<4> LDZero X1:X1:LD0<4>;
C Buf2 In Out;
UX1:X1:X2<2> LDZero X1:X1:LD0<2>;
C Buf2 In Out;
UX1:X1:X5<4> SC1 X1:X1:S1<4>;
C Buf2 In Out;
UX1:X1:X5<2> SC1 X1:X1:S1<2>;
C Buf2 In Out;
UX1:X1:X1<3> ROL X1:X1:RL<3>;
C Buf2 In Out;
UX1:X1:X6 Green X1:X1:SINB;
C Buf2 In Out;
UX1:X1:X1<1> ROL X1:X1:RL<1>;
C NOR2 A B Out;
UX1:X1:X7 Shift LDZero X1:X1:N_1;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><3>:DFFC6 Clr Clk X1:X1:BG4<2><3>:N_15 X1:X1:BG4<2><3>:Q1 X1:X1:BG4<2><3>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><3>:DFFC7 Clr Clk X1:X1:BG4<2><3>:N_17 X1:X1:BG4<2><3>:Q2 X1:X1:BG4<2><3>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><3>:DFFC8 Clr Clk X1:X1:BG4<2><3>:N_19 X1:X1:Q3<6> X1:X1:BG4<2><3>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX10 X1:X1:BG4<2><3>:Q1 X1:X1:BG4<2><3>:N_5 X1:X1:BG4<2><3>:N_7 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX11 X1:X1:BG4<2><3>:Q2 X1:X1:BG4<2><3>:N_4 X1:X1:BG4<2><3>:N_1 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX12 X1:X1:Q3<6> X1:X1:BG4<2><3>:N_11 X1:X1:BG4<2><3>:N_10 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX13 X1:X1:BG4<2><3>:N_5 X1:X1:BG4<2><3>:N_9 X1:X1:BG4<2><3>:N_23 X1:X1:S0<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX14 X1:X1:BG4<2><3>:N_11 X1:X1:BG4<2><3>:N_4 X1:X1:BG4<2><3>:N_22 X1:X1:S0<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX15 X1:X1:BG4<2><3>:N_22 X1:X1:BG4<2><3>:N_23 L<13> X1:X1:S1<2>;
C INV A Out;
UX1:X1:BG4<2><3>:INV1 X1:X1:LD0<2> X1:X1:BG4<2><3>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX1 X1:X1:BG4<2><3>:Q1 X1:X1:Q3<5> X1:X1:BG4<2><3>:N_30 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX2 X1:X1:BG4<2><3>:Q2 X1:X1:Q0<6> X1:X1:BG4<2><3>:N_28 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX3 X1:X1:Q3<6> X1:X1:BG4<2><3>:Q1 X1:X1:BG4<2><3>:N_35 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX4 X1:X1:Q0<7> X1:X1:BG4<2><3>:Q2 X1:X1:BG4<2><3>:N_37 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX5 X1:X1:BG4<2><3>:N_30 X1:X1:Q0<6> X1:X1:BG4<2><3>:N_31 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX6 X1:X1:BG4<2><3>:N_28 X1:X1:BG4<2><3>:Q1 X1:X1:BG4<2><3>:N_26 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX7 X1:X1:BG4<2><3>:N_35 X1:X1:BG4<2><3>:Q2 X1:X1:BG4<2><3>:N_27 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX8 X1:X1:BG4<2><3>:N_37 X1:X1:Q3<6> X1:X1:BG4<2><3>:N_25 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><3>:MUX9 X1:X1:Q0<6> X1:X1:BG4<2><3>:N_9 X1:X1:BG4<2><3>:N_3 X1:X1:LDR<2>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><3>:NAND2C_1 X1:X1:BG4<2><3>:N_25 X1:X1:BG4<2><3>:N_21 X1:X1:BG4<2><3>:N_24 X1:X1:BG4<2><3>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><3>:NAND2C_2 X1:X1:BG4<2><3>:N_27 X1:X1:BG4<2><3>:N_21 X1:X1:BG4<2><3>:N_29 X1:X1:BG4<2><3>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><3>:NAND2C_3 X1:X1:BG4<2><3>:N_26 X1:X1:BG4<2><3>:N_21 X1:X1:BG4<2><3>:N_32 X1:X1:BG4<2><3>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><3>:NAND2C_4 X1:X1:BG4<2><3>:N_31 X1:X1:BG4<2><3>:N_21 X1:X1:BG4<2><3>:N_33 X1:X1:BG4<2><3>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><3>:DFFC1 Clr Clk X1:X1:BG4<2><3>:N_3 X1:X1:BG4<2><3>:N_9 X1:X1:BG4<2><3>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><3>:DFFC2 Clr Clk X1:X1:BG4<2><3>:N_7 X1:X1:BG4<2><3>:N_5 X1:X1:BG4<2><3>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><3>:DFFC3 Clr Clk X1:X1:BG4<2><3>:N_1 X1:X1:BG4<2><3>:N_4 X1:X1:BG4<2><3>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><3>:DFFC4 Clr Clk X1:X1:BG4<2><3>:N_10 X1:X1:BG4<2><3>:N_11 X1:X1:BG4<2><3>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><3>:DFFC5 Clr Clk X1:X1:BG4<2><3>:N_13 X1:X1:Q0<6> X1:X1:BG4<2><3>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><1>:DFFC6 Clr Clk X1:X1:BG4<2><1>:N_15 X1:X1:BG4<2><1>:Q1 X1:X1:BG4<2><1>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><1>:DFFC7 Clr Clk X1:X1:BG4<2><1>:N_17 X1:X1:BG4<2><1>:Q2 X1:X1:BG4<2><1>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><1>:DFFC8 Clr Clk X1:X1:BG4<2><1>:N_19 X1:X1:Q3<4> X1:X1:BG4<2><1>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX10 X1:X1:BG4<2><1>:Q1 X1:X1:BG4<2><1>:N_5 X1:X1:BG4<2><1>:N_7 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX11 X1:X1:BG4<2><1>:Q2 X1:X1:BG4<2><1>:N_4 X1:X1:BG4<2><1>:N_1 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX12 X1:X1:Q3<4> X1:X1:BG4<2><1>:N_11 X1:X1:BG4<2><1>:N_10 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX13 X1:X1:BG4<2><1>:N_5 X1:X1:BG4<2><1>:N_9 X1:X1:BG4<2><1>:N_23 X1:X1:S0<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX14 X1:X1:BG4<2><1>:N_11 X1:X1:BG4<2><1>:N_4 X1:X1:BG4<2><1>:N_22 X1:X1:S0<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX15 X1:X1:BG4<2><1>:N_22 X1:X1:BG4<2><1>:N_23 L<9> X1:X1:S1<2>;
C INV A Out;
UX1:X1:BG4<2><1>:INV1 X1:X1:LD0<2> X1:X1:BG4<2><1>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX1 X1:X1:BG4<2><1>:Q1 X1:X1:Q3<3> X1:X1:BG4<2><1>:N_30 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX2 X1:X1:BG4<2><1>:Q2 X1:X1:Q0<4> X1:X1:BG4<2><1>:N_28 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX3 X1:X1:Q3<4> X1:X1:BG4<2><1>:Q1 X1:X1:BG4<2><1>:N_35 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX4 X1:X1:Q0<5> X1:X1:BG4<2><1>:Q2 X1:X1:BG4<2><1>:N_37 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX5 X1:X1:BG4<2><1>:N_30 X1:X1:Q0<4> X1:X1:BG4<2><1>:N_31 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX6 X1:X1:BG4<2><1>:N_28 X1:X1:BG4<2><1>:Q1 X1:X1:BG4<2><1>:N_26 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX7 X1:X1:BG4<2><1>:N_35 X1:X1:BG4<2><1>:Q2 X1:X1:BG4<2><1>:N_27 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX8 X1:X1:BG4<2><1>:N_37 X1:X1:Q3<4> X1:X1:BG4<2><1>:N_25 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><1>:MUX9 X1:X1:Q0<4> X1:X1:BG4<2><1>:N_9 X1:X1:BG4<2><1>:N_3 X1:X1:LDR<2>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><1>:NAND2C_1 X1:X1:BG4<2><1>:N_25 X1:X1:BG4<2><1>:N_21 X1:X1:BG4<2><1>:N_24 X1:X1:BG4<2><1>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><1>:NAND2C_2 X1:X1:BG4<2><1>:N_27 X1:X1:BG4<2><1>:N_21 X1:X1:BG4<2><1>:N_29 X1:X1:BG4<2><1>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><1>:NAND2C_3 X1:X1:BG4<2><1>:N_26 X1:X1:BG4<2><1>:N_21 X1:X1:BG4<2><1>:N_32 X1:X1:BG4<2><1>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><1>:NAND2C_4 X1:X1:BG4<2><1>:N_31 X1:X1:BG4<2><1>:N_21 X1:X1:BG4<2><1>:N_33 X1:X1:BG4<2><1>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><1>:DFFC1 Clr Clk X1:X1:BG4<2><1>:N_3 X1:X1:BG4<2><1>:N_9 X1:X1:BG4<2><1>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><1>:DFFC2 Clr Clk X1:X1:BG4<2><1>:N_7 X1:X1:BG4<2><1>:N_5 X1:X1:BG4<2><1>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><1>:DFFC3 Clr Clk X1:X1:BG4<2><1>:N_1 X1:X1:BG4<2><1>:N_4 X1:X1:BG4<2><1>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><1>:DFFC4 Clr Clk X1:X1:BG4<2><1>:N_10 X1:X1:BG4<2><1>:N_11 X1:X1:BG4<2><1>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><1>:DFFC5 Clr Clk X1:X1:BG4<2><1>:N_13 X1:X1:Q0<4> X1:X1:BG4<2><1>:N_14;
C INV A Out;
UX1:X1:X8<4> X1:X1:N_1 X1:X1:SFT<4>;
C INV A Out;
UX1:X1:X8<2> X1:X1:N_1 X1:X1:SFT<2>;
C Buf2 In Out;
UX1:X1:X4<3> SC0 X1:X1:S0<3>;
C Buf2 In Out;
UX1:X1:X4<1> SC0 X1:X1:S0<1>;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><4>:DFFC6 Clr Clk X1:X1:BG4<4><4>:N_15 X1:X1:BG4<4><4>:Q1 X1:X1:BG4<4><4>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><4>:DFFC7 Clr Clk X1:X1:BG4<4><4>:N_17 X1:X1:BG4<4><4>:Q2 X1:X1:BG4<4><4>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><4>:DFFC8 Clr Clk X1:X1:BG4<4><4>:N_19 X1:X1:Q3<15> X1:X1:BG4<4><4>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX10 X1:X1:BG4<4><4>:Q1 X1:X1:BG4<4><4>:N_5 X1:X1:BG4<4><4>:N_7 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX11 X1:X1:BG4<4><4>:Q2 X1:X1:BG4<4><4>:N_4 X1:X1:BG4<4><4>:N_1 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX12 X1:X1:Q3<15> X1:X1:BG4<4><4>:N_11 X1:X1:BG4<4><4>:N_10 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX13 X1:X1:BG4<4><4>:N_5 X1:X1:BG4<4><4>:N_9 X1:X1:BG4<4><4>:N_23 X1:X1:S0<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX14 X1:X1:BG4<4><4>:N_11 X1:X1:BG4<4><4>:N_4 X1:X1:BG4<4><4>:N_22 X1:X1:S0<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX15 X1:X1:BG4<4><4>:N_22 X1:X1:BG4<4><4>:N_23 L<31> X1:X1:S1<4>;
C INV A Out;
UX1:X1:BG4<4><4>:INV1 X1:X1:LD0<4> X1:X1:BG4<4><4>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX1 X1:X1:BG4<4><4>:Q1 X1:X1:Q3<14> X1:X1:BG4<4><4>:N_30 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX2 X1:X1:BG4<4><4>:Q2 X1:X1:Q0<15> X1:X1:BG4<4><4>:N_28 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX3 X1:X1:Q3<15> X1:X1:BG4<4><4>:Q1 X1:X1:BG4<4><4>:N_35 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX4 X1:X1:SINB X1:X1:BG4<4><4>:Q2 X1:X1:BG4<4><4>:N_37 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX5 X1:X1:BG4<4><4>:N_30 X1:X1:Q0<15> X1:X1:BG4<4><4>:N_31 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX6 X1:X1:BG4<4><4>:N_28 X1:X1:BG4<4><4>:Q1 X1:X1:BG4<4><4>:N_26 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX7 X1:X1:BG4<4><4>:N_35 X1:X1:BG4<4><4>:Q2 X1:X1:BG4<4><4>:N_27 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX8 X1:X1:BG4<4><4>:N_37 X1:X1:Q3<15> X1:X1:BG4<4><4>:N_25 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><4>:MUX9 X1:X1:Q0<15> X1:X1:BG4<4><4>:N_9 X1:X1:BG4<4><4>:N_3 X1:X1:LDR<4>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><4>:NAND2C_1 X1:X1:BG4<4><4>:N_25 X1:X1:BG4<4><4>:N_21 X1:X1:BG4<4><4>:N_24 X1:X1:BG4<4><4>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><4>:NAND2C_2 X1:X1:BG4<4><4>:N_27 X1:X1:BG4<4><4>:N_21 X1:X1:BG4<4><4>:N_29 X1:X1:BG4<4><4>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><4>:NAND2C_3 X1:X1:BG4<4><4>:N_26 X1:X1:BG4<4><4>:N_21 X1:X1:BG4<4><4>:N_32 X1:X1:BG4<4><4>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><4>:NAND2C_4 X1:X1:BG4<4><4>:N_31 X1:X1:BG4<4><4>:N_21 X1:X1:BG4<4><4>:N_33 X1:X1:BG4<4><4>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><4>:DFFC1 Clr Clk X1:X1:BG4<4><4>:N_3 X1:X1:BG4<4><4>:N_9 X1:X1:BG4<4><4>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><4>:DFFC2 Clr Clk X1:X1:BG4<4><4>:N_7 X1:X1:BG4<4><4>:N_5 X1:X1:BG4<4><4>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><4>:DFFC3 Clr Clk X1:X1:BG4<4><4>:N_1 X1:X1:BG4<4><4>:N_4 X1:X1:BG4<4><4>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><4>:DFFC4 Clr Clk X1:X1:BG4<4><4>:N_10 X1:X1:BG4<4><4>:N_11 X1:X1:BG4<4><4>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><4>:DFFC5 Clr Clk X1:X1:BG4<4><4>:N_13 X1:X1:Q0<15> X1:X1:BG4<4><4>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><2>:DFFC6 Clr Clk X1:X1:BG4<4><2>:N_15 X1:X1:BG4<4><2>:Q1 X1:X1:BG4<4><2>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><2>:DFFC7 Clr Clk X1:X1:BG4<4><2>:N_17 X1:X1:BG4<4><2>:Q2 X1:X1:BG4<4><2>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><2>:DFFC8 Clr Clk X1:X1:BG4<4><2>:N_19 X1:X1:Q3<13> X1:X1:BG4<4><2>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX10 X1:X1:BG4<4><2>:Q1 X1:X1:BG4<4><2>:N_5 X1:X1:BG4<4><2>:N_7 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX11 X1:X1:BG4<4><2>:Q2 X1:X1:BG4<4><2>:N_4 X1:X1:BG4<4><2>:N_1 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX12 X1:X1:Q3<13> X1:X1:BG4<4><2>:N_11 X1:X1:BG4<4><2>:N_10 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX13 X1:X1:BG4<4><2>:N_5 X1:X1:BG4<4><2>:N_9 X1:X1:BG4<4><2>:N_23 X1:X1:S0<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX14 X1:X1:BG4<4><2>:N_11 X1:X1:BG4<4><2>:N_4 X1:X1:BG4<4><2>:N_22 X1:X1:S0<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX15 X1:X1:BG4<4><2>:N_22 X1:X1:BG4<4><2>:N_23 L<27> X1:X1:S1<4>;
C INV A Out;
UX1:X1:BG4<4><2>:INV1 X1:X1:LD0<4> X1:X1:BG4<4><2>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX1 X1:X1:BG4<4><2>:Q1 X1:X1:Q3<12> X1:X1:BG4<4><2>:N_30 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX2 X1:X1:BG4<4><2>:Q2 X1:X1:Q0<13> X1:X1:BG4<4><2>:N_28 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX3 X1:X1:Q3<13> X1:X1:BG4<4><2>:Q1 X1:X1:BG4<4><2>:N_35 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX4 X1:X1:Q0<14> X1:X1:BG4<4><2>:Q2 X1:X1:BG4<4><2>:N_37 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX5 X1:X1:BG4<4><2>:N_30 X1:X1:Q0<13> X1:X1:BG4<4><2>:N_31 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX6 X1:X1:BG4<4><2>:N_28 X1:X1:BG4<4><2>:Q1 X1:X1:BG4<4><2>:N_26 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX7 X1:X1:BG4<4><2>:N_35 X1:X1:BG4<4><2>:Q2 X1:X1:BG4<4><2>:N_27 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX8 X1:X1:BG4<4><2>:N_37 X1:X1:Q3<13> X1:X1:BG4<4><2>:N_25 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><2>:MUX9 X1:X1:Q0<13> X1:X1:BG4<4><2>:N_9 X1:X1:BG4<4><2>:N_3 X1:X1:LDR<4>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><2>:NAND2C_1 X1:X1:BG4<4><2>:N_25 X1:X1:BG4<4><2>:N_21 X1:X1:BG4<4><2>:N_24 X1:X1:BG4<4><2>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><2>:NAND2C_2 X1:X1:BG4<4><2>:N_27 X1:X1:BG4<4><2>:N_21 X1:X1:BG4<4><2>:N_29 X1:X1:BG4<4><2>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><2>:NAND2C_3 X1:X1:BG4<4><2>:N_26 X1:X1:BG4<4><2>:N_21 X1:X1:BG4<4><2>:N_32 X1:X1:BG4<4><2>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><2>:NAND2C_4 X1:X1:BG4<4><2>:N_31 X1:X1:BG4<4><2>:N_21 X1:X1:BG4<4><2>:N_33 X1:X1:BG4<4><2>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><2>:DFFC1 Clr Clk X1:X1:BG4<4><2>:N_3 X1:X1:BG4<4><2>:N_9 X1:X1:BG4<4><2>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><2>:DFFC2 Clr Clk X1:X1:BG4<4><2>:N_7 X1:X1:BG4<4><2>:N_5 X1:X1:BG4<4><2>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><2>:DFFC3 Clr Clk X1:X1:BG4<4><2>:N_1 X1:X1:BG4<4><2>:N_4 X1:X1:BG4<4><2>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><2>:DFFC4 Clr Clk X1:X1:BG4<4><2>:N_10 X1:X1:BG4<4><2>:N_11 X1:X1:BG4<4><2>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><2>:DFFC5 Clr Clk X1:X1:BG4<4><2>:N_13 X1:X1:Q0<13> X1:X1:BG4<4><2>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><4>:DFFC6 Clr Clk X1:X1:BG4<1><4>:N_15 X1:X1:BG4<1><4>:Q1 X1:X1:BG4<1><4>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><4>:DFFC7 Clr Clk X1:X1:BG4<1><4>:N_17 X1:X1:BG4<1><4>:Q2 X1:X1:BG4<1><4>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><4>:DFFC8 Clr Clk X1:X1:BG4<1><4>:N_19 X1:X1:Q3<3> X1:X1:BG4<1><4>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX10 X1:X1:BG4<1><4>:Q1 X1:X1:BG4<1><4>:N_5 X1:X1:BG4<1><4>:N_7 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX11 X1:X1:BG4<1><4>:Q2 X1:X1:BG4<1><4>:N_4 X1:X1:BG4<1><4>:N_1 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX12 X1:X1:Q3<3> X1:X1:BG4<1><4>:N_11 X1:X1:BG4<1><4>:N_10 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX13 X1:X1:BG4<1><4>:N_5 X1:X1:BG4<1><4>:N_9 X1:X1:BG4<1><4>:N_23 X1:X1:S0<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX14 X1:X1:BG4<1><4>:N_11 X1:X1:BG4<1><4>:N_4 X1:X1:BG4<1><4>:N_22 X1:X1:S0<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX15 X1:X1:BG4<1><4>:N_22 X1:X1:BG4<1><4>:N_23 L<7> X1:X1:S1<1>;
C INV A Out;
UX1:X1:BG4<1><4>:INV1 X1:X1:LD0<1> X1:X1:BG4<1><4>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX1 X1:X1:BG4<1><4>:Q1 X1:X1:Q3<2> X1:X1:BG4<1><4>:N_30 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX2 X1:X1:BG4<1><4>:Q2 X1:X1:Q0<3> X1:X1:BG4<1><4>:N_28 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX3 X1:X1:Q3<3> X1:X1:BG4<1><4>:Q1 X1:X1:BG4<1><4>:N_35 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX4 X1:X1:Q0<4> X1:X1:BG4<1><4>:Q2 X1:X1:BG4<1><4>:N_37 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX5 X1:X1:BG4<1><4>:N_30 X1:X1:Q0<3> X1:X1:BG4<1><4>:N_31 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX6 X1:X1:BG4<1><4>:N_28 X1:X1:BG4<1><4>:Q1 X1:X1:BG4<1><4>:N_26 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX7 X1:X1:BG4<1><4>:N_35 X1:X1:BG4<1><4>:Q2 X1:X1:BG4<1><4>:N_27 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX8 X1:X1:BG4<1><4>:N_37 X1:X1:Q3<3> X1:X1:BG4<1><4>:N_25 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><4>:MUX9 X1:X1:Q0<3> X1:X1:BG4<1><4>:N_9 X1:X1:BG4<1><4>:N_3 X1:X1:LDR<1>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><4>:NAND2C_1 X1:X1:BG4<1><4>:N_25 X1:X1:BG4<1><4>:N_21 X1:X1:BG4<1><4>:N_24 X1:X1:BG4<1><4>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><4>:NAND2C_2 X1:X1:BG4<1><4>:N_27 X1:X1:BG4<1><4>:N_21 X1:X1:BG4<1><4>:N_29 X1:X1:BG4<1><4>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><4>:NAND2C_3 X1:X1:BG4<1><4>:N_26 X1:X1:BG4<1><4>:N_21 X1:X1:BG4<1><4>:N_32 X1:X1:BG4<1><4>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><4>:NAND2C_4 X1:X1:BG4<1><4>:N_31 X1:X1:BG4<1><4>:N_21 X1:X1:BG4<1><4>:N_33 X1:X1:BG4<1><4>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><4>:DFFC1 Clr Clk X1:X1:BG4<1><4>:N_3 X1:X1:BG4<1><4>:N_9 X1:X1:BG4<1><4>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><4>:DFFC2 Clr Clk X1:X1:BG4<1><4>:N_7 X1:X1:BG4<1><4>:N_5 X1:X1:BG4<1><4>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><4>:DFFC3 Clr Clk X1:X1:BG4<1><4>:N_1 X1:X1:BG4<1><4>:N_4 X1:X1:BG4<1><4>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><4>:DFFC4 Clr Clk X1:X1:BG4<1><4>:N_10 X1:X1:BG4<1><4>:N_11 X1:X1:BG4<1><4>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><4>:DFFC5 Clr Clk X1:X1:BG4<1><4>:N_13 X1:X1:Q0<3> X1:X1:BG4<1><4>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><2>:DFFC6 Clr Clk X1:X1:BG4<1><2>:N_15 X1:X1:BG4<1><2>:Q1 X1:X1:BG4<1><2>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><2>:DFFC7 Clr Clk X1:X1:BG4<1><2>:N_17 X1:X1:BG4<1><2>:Q2 X1:X1:BG4<1><2>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><2>:DFFC8 Clr Clk X1:X1:BG4<1><2>:N_19 X1:X1:Q3<1> X1:X1:BG4<1><2>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX10 X1:X1:BG4<1><2>:Q1 X1:X1:BG4<1><2>:N_5 X1:X1:BG4<1><2>:N_7 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX11 X1:X1:BG4<1><2>:Q2 X1:X1:BG4<1><2>:N_4 X1:X1:BG4<1><2>:N_1 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX12 X1:X1:Q3<1> X1:X1:BG4<1><2>:N_11 X1:X1:BG4<1><2>:N_10 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX13 X1:X1:BG4<1><2>:N_5 X1:X1:BG4<1><2>:N_9 X1:X1:BG4<1><2>:N_23 X1:X1:S0<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX14 X1:X1:BG4<1><2>:N_11 X1:X1:BG4<1><2>:N_4 X1:X1:BG4<1><2>:N_22 X1:X1:S0<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX15 X1:X1:BG4<1><2>:N_22 X1:X1:BG4<1><2>:N_23 L<3> X1:X1:S1<1>;
C INV A Out;
UX1:X1:BG4<1><2>:INV1 X1:X1:LD0<1> X1:X1:BG4<1><2>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX1 X1:X1:BG4<1><2>:Q1 X1:X1:Q3<0> X1:X1:BG4<1><2>:N_30 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX2 X1:X1:BG4<1><2>:Q2 X1:X1:Q0<1> X1:X1:BG4<1><2>:N_28 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX3 X1:X1:Q3<1> X1:X1:BG4<1><2>:Q1 X1:X1:BG4<1><2>:N_35 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX4 X1:X1:Q0<2> X1:X1:BG4<1><2>:Q2 X1:X1:BG4<1><2>:N_37 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX5 X1:X1:BG4<1><2>:N_30 X1:X1:Q0<1> X1:X1:BG4<1><2>:N_31 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX6 X1:X1:BG4<1><2>:N_28 X1:X1:BG4<1><2>:Q1 X1:X1:BG4<1><2>:N_26 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX7 X1:X1:BG4<1><2>:N_35 X1:X1:BG4<1><2>:Q2 X1:X1:BG4<1><2>:N_27 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX8 X1:X1:BG4<1><2>:N_37 X1:X1:Q3<1> X1:X1:BG4<1><2>:N_25 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><2>:MUX9 X1:X1:Q0<1> X1:X1:BG4<1><2>:N_9 X1:X1:BG4<1><2>:N_3 X1:X1:LDR<1>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><2>:NAND2C_1 X1:X1:BG4<1><2>:N_25 X1:X1:BG4<1><2>:N_21 X1:X1:BG4<1><2>:N_24 X1:X1:BG4<1><2>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><2>:NAND2C_2 X1:X1:BG4<1><2>:N_27 X1:X1:BG4<1><2>:N_21 X1:X1:BG4<1><2>:N_29 X1:X1:BG4<1><2>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><2>:NAND2C_3 X1:X1:BG4<1><2>:N_26 X1:X1:BG4<1><2>:N_21 X1:X1:BG4<1><2>:N_32 X1:X1:BG4<1><2>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><2>:NAND2C_4 X1:X1:BG4<1><2>:N_31 X1:X1:BG4<1><2>:N_21 X1:X1:BG4<1><2>:N_33 X1:X1:BG4<1><2>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><2>:DFFC1 Clr Clk X1:X1:BG4<1><2>:N_3 X1:X1:BG4<1><2>:N_9 X1:X1:BG4<1><2>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><2>:DFFC2 Clr Clk X1:X1:BG4<1><2>:N_7 X1:X1:BG4<1><2>:N_5 X1:X1:BG4<1><2>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><2>:DFFC3 Clr Clk X1:X1:BG4<1><2>:N_1 X1:X1:BG4<1><2>:N_4 X1:X1:BG4<1><2>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><2>:DFFC4 Clr Clk X1:X1:BG4<1><2>:N_10 X1:X1:BG4<1><2>:N_11 X1:X1:BG4<1><2>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><2>:DFFC5 Clr Clk X1:X1:BG4<1><2>:N_13 X1:X1:Q0<1> X1:X1:BG4<1><2>:N_14;
C Buf2 In Out;
UX1:X1:X3<4> LDReg X1:X1:LDR<4>;
C Buf2 In Out;
UX1:X1:X3<2> LDReg X1:X1:LDR<2>;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><3>:DFFC6 Clr Clk X1:X1:BG4<3><3>:N_15 X1:X1:BG4<3><3>:Q1 X1:X1:BG4<3><3>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><3>:DFFC7 Clr Clk X1:X1:BG4<3><3>:N_17 X1:X1:BG4<3><3>:Q2 X1:X1:BG4<3><3>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><3>:DFFC8 Clr Clk X1:X1:BG4<3><3>:N_19 X1:X1:Q3<10> X1:X1:BG4<3><3>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX10 X1:X1:BG4<3><3>:Q1 X1:X1:BG4<3><3>:N_5 X1:X1:BG4<3><3>:N_7 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX11 X1:X1:BG4<3><3>:Q2 X1:X1:BG4<3><3>:N_4 X1:X1:BG4<3><3>:N_1 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX12 X1:X1:Q3<10> X1:X1:BG4<3><3>:N_11 X1:X1:BG4<3><3>:N_10 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX13 X1:X1:BG4<3><3>:N_5 X1:X1:BG4<3><3>:N_9 X1:X1:BG4<3><3>:N_23 X1:X1:S0<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX14 X1:X1:BG4<3><3>:N_11 X1:X1:BG4<3><3>:N_4 X1:X1:BG4<3><3>:N_22 X1:X1:S0<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX15 X1:X1:BG4<3><3>:N_22 X1:X1:BG4<3><3>:N_23 L<21> X1:X1:S1<3>;
C INV A Out;
UX1:X1:BG4<3><3>:INV1 X1:X1:LD0<3> X1:X1:BG4<3><3>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX1 X1:X1:BG4<3><3>:Q1 X1:X1:Q3<9> X1:X1:BG4<3><3>:N_30 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX2 X1:X1:BG4<3><3>:Q2 X1:X1:Q0<10> X1:X1:BG4<3><3>:N_28 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX3 X1:X1:Q3<10> X1:X1:BG4<3><3>:Q1 X1:X1:BG4<3><3>:N_35 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX4 X1:X1:Q0<11> X1:X1:BG4<3><3>:Q2 X1:X1:BG4<3><3>:N_37 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX5 X1:X1:BG4<3><3>:N_30 X1:X1:Q0<10> X1:X1:BG4<3><3>:N_31 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX6 X1:X1:BG4<3><3>:N_28 X1:X1:BG4<3><3>:Q1 X1:X1:BG4<3><3>:N_26 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX7 X1:X1:BG4<3><3>:N_35 X1:X1:BG4<3><3>:Q2 X1:X1:BG4<3><3>:N_27 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX8 X1:X1:BG4<3><3>:N_37 X1:X1:Q3<10> X1:X1:BG4<3><3>:N_25 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><3>:MUX9 X1:X1:Q0<10> X1:X1:BG4<3><3>:N_9 X1:X1:BG4<3><3>:N_3 X1:X1:LDR<3>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><3>:NAND2C_1 X1:X1:BG4<3><3>:N_25 X1:X1:BG4<3><3>:N_21 X1:X1:BG4<3><3>:N_24 X1:X1:BG4<3><3>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><3>:NAND2C_2 X1:X1:BG4<3><3>:N_27 X1:X1:BG4<3><3>:N_21 X1:X1:BG4<3><3>:N_29 X1:X1:BG4<3><3>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><3>:NAND2C_3 X1:X1:BG4<3><3>:N_26 X1:X1:BG4<3><3>:N_21 X1:X1:BG4<3><3>:N_32 X1:X1:BG4<3><3>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><3>:NAND2C_4 X1:X1:BG4<3><3>:N_31 X1:X1:BG4<3><3>:N_21 X1:X1:BG4<3><3>:N_33 X1:X1:BG4<3><3>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><3>:DFFC1 Clr Clk X1:X1:BG4<3><3>:N_3 X1:X1:BG4<3><3>:N_9 X1:X1:BG4<3><3>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><3>:DFFC2 Clr Clk X1:X1:BG4<3><3>:N_7 X1:X1:BG4<3><3>:N_5 X1:X1:BG4<3><3>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><3>:DFFC3 Clr Clk X1:X1:BG4<3><3>:N_1 X1:X1:BG4<3><3>:N_4 X1:X1:BG4<3><3>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><3>:DFFC4 Clr Clk X1:X1:BG4<3><3>:N_10 X1:X1:BG4<3><3>:N_11 X1:X1:BG4<3><3>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><3>:DFFC5 Clr Clk X1:X1:BG4<3><3>:N_13 X1:X1:Q0<10> X1:X1:BG4<3><3>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><1>:DFFC6 Clr Clk X1:X1:BG4<3><1>:N_15 X1:X1:BG4<3><1>:Q1 X1:X1:BG4<3><1>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><1>:DFFC7 Clr Clk X1:X1:BG4<3><1>:N_17 X1:X1:BG4<3><1>:Q2 X1:X1:BG4<3><1>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><1>:DFFC8 Clr Clk X1:X1:BG4<3><1>:N_19 X1:X1:Q3<8> X1:X1:BG4<3><1>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX10 X1:X1:BG4<3><1>:Q1 X1:X1:BG4<3><1>:N_5 X1:X1:BG4<3><1>:N_7 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX11 X1:X1:BG4<3><1>:Q2 X1:X1:BG4<3><1>:N_4 X1:X1:BG4<3><1>:N_1 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX12 X1:X1:Q3<8> X1:X1:BG4<3><1>:N_11 X1:X1:BG4<3><1>:N_10 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX13 X1:X1:BG4<3><1>:N_5 X1:X1:BG4<3><1>:N_9 X1:X1:BG4<3><1>:N_23 X1:X1:S0<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX14 X1:X1:BG4<3><1>:N_11 X1:X1:BG4<3><1>:N_4 X1:X1:BG4<3><1>:N_22 X1:X1:S0<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX15 X1:X1:BG4<3><1>:N_22 X1:X1:BG4<3><1>:N_23 L<17> X1:X1:S1<3>;
C INV A Out;
UX1:X1:BG4<3><1>:INV1 X1:X1:LD0<3> X1:X1:BG4<3><1>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX1 X1:X1:BG4<3><1>:Q1 X1:X1:Q3<7> X1:X1:BG4<3><1>:N_30 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX2 X1:X1:BG4<3><1>:Q2 X1:X1:Q0<8> X1:X1:BG4<3><1>:N_28 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX3 X1:X1:Q3<8> X1:X1:BG4<3><1>:Q1 X1:X1:BG4<3><1>:N_35 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX4 X1:X1:Q0<9> X1:X1:BG4<3><1>:Q2 X1:X1:BG4<3><1>:N_37 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX5 X1:X1:BG4<3><1>:N_30 X1:X1:Q0<8> X1:X1:BG4<3><1>:N_31 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX6 X1:X1:BG4<3><1>:N_28 X1:X1:BG4<3><1>:Q1 X1:X1:BG4<3><1>:N_26 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX7 X1:X1:BG4<3><1>:N_35 X1:X1:BG4<3><1>:Q2 X1:X1:BG4<3><1>:N_27 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX8 X1:X1:BG4<3><1>:N_37 X1:X1:Q3<8> X1:X1:BG4<3><1>:N_25 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><1>:MUX9 X1:X1:Q0<8> X1:X1:BG4<3><1>:N_9 X1:X1:BG4<3><1>:N_3 X1:X1:LDR<3>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><1>:NAND2C_1 X1:X1:BG4<3><1>:N_25 X1:X1:BG4<3><1>:N_21 X1:X1:BG4<3><1>:N_24 X1:X1:BG4<3><1>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><1>:NAND2C_2 X1:X1:BG4<3><1>:N_27 X1:X1:BG4<3><1>:N_21 X1:X1:BG4<3><1>:N_29 X1:X1:BG4<3><1>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><1>:NAND2C_3 X1:X1:BG4<3><1>:N_26 X1:X1:BG4<3><1>:N_21 X1:X1:BG4<3><1>:N_32 X1:X1:BG4<3><1>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><1>:NAND2C_4 X1:X1:BG4<3><1>:N_31 X1:X1:BG4<3><1>:N_21 X1:X1:BG4<3><1>:N_33 X1:X1:BG4<3><1>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><1>:DFFC1 Clr Clk X1:X1:BG4<3><1>:N_3 X1:X1:BG4<3><1>:N_9 X1:X1:BG4<3><1>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><1>:DFFC2 Clr Clk X1:X1:BG4<3><1>:N_7 X1:X1:BG4<3><1>:N_5 X1:X1:BG4<3><1>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><1>:DFFC3 Clr Clk X1:X1:BG4<3><1>:N_1 X1:X1:BG4<3><1>:N_4 X1:X1:BG4<3><1>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><1>:DFFC4 Clr Clk X1:X1:BG4<3><1>:N_10 X1:X1:BG4<3><1>:N_11 X1:X1:BG4<3><1>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><1>:DFFC5 Clr Clk X1:X1:BG4<3><1>:N_13 X1:X1:Q0<8> X1:X1:BG4<3><1>:N_14;
C Buf2 In Out;
UX1:X1:X2<3> LDZero X1:X1:LD0<3>;
C Buf2 In Out;
UX1:X1:X2<1> LDZero X1:X1:LD0<1>;
C Buf2 In Out;
UX1:X1:X5<3> SC1 X1:X1:S1<3>;
C Buf2 In Out;
UX1:X1:X1<4> ROL X1:X1:RL<4>;
C Buf2 In Out;
UX1:X1:X5<1> SC1 X1:X1:S1<1>;
C Buf2 In Out;
UX1:X1:X1<2> ROL X1:X1:RL<2>;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><4>:DFFC6 Clr Clk X1:X1:BG4<2><4>:N_15 X1:X1:BG4<2><4>:Q1 X1:X1:BG4<2><4>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><4>:DFFC7 Clr Clk X1:X1:BG4<2><4>:N_17 X1:X1:BG4<2><4>:Q2 X1:X1:BG4<2><4>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><4>:DFFC8 Clr Clk X1:X1:BG4<2><4>:N_19 X1:X1:Q3<7> X1:X1:BG4<2><4>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX10 X1:X1:BG4<2><4>:Q1 X1:X1:BG4<2><4>:N_5 X1:X1:BG4<2><4>:N_7 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX11 X1:X1:BG4<2><4>:Q2 X1:X1:BG4<2><4>:N_4 X1:X1:BG4<2><4>:N_1 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX12 X1:X1:Q3<7> X1:X1:BG4<2><4>:N_11 X1:X1:BG4<2><4>:N_10 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX13 X1:X1:BG4<2><4>:N_5 X1:X1:BG4<2><4>:N_9 X1:X1:BG4<2><4>:N_23 X1:X1:S0<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX14 X1:X1:BG4<2><4>:N_11 X1:X1:BG4<2><4>:N_4 X1:X1:BG4<2><4>:N_22 X1:X1:S0<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX15 X1:X1:BG4<2><4>:N_22 X1:X1:BG4<2><4>:N_23 L<15> X1:X1:S1<2>;
C INV A Out;
UX1:X1:BG4<2><4>:INV1 X1:X1:LD0<2> X1:X1:BG4<2><4>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX1 X1:X1:BG4<2><4>:Q1 X1:X1:Q3<6> X1:X1:BG4<2><4>:N_30 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX2 X1:X1:BG4<2><4>:Q2 X1:X1:Q0<7> X1:X1:BG4<2><4>:N_28 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX3 X1:X1:Q3<7> X1:X1:BG4<2><4>:Q1 X1:X1:BG4<2><4>:N_35 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX4 X1:X1:Q0<8> X1:X1:BG4<2><4>:Q2 X1:X1:BG4<2><4>:N_37 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX5 X1:X1:BG4<2><4>:N_30 X1:X1:Q0<7> X1:X1:BG4<2><4>:N_31 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX6 X1:X1:BG4<2><4>:N_28 X1:X1:BG4<2><4>:Q1 X1:X1:BG4<2><4>:N_26 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX7 X1:X1:BG4<2><4>:N_35 X1:X1:BG4<2><4>:Q2 X1:X1:BG4<2><4>:N_27 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX8 X1:X1:BG4<2><4>:N_37 X1:X1:Q3<7> X1:X1:BG4<2><4>:N_25 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><4>:MUX9 X1:X1:Q0<7> X1:X1:BG4<2><4>:N_9 X1:X1:BG4<2><4>:N_3 X1:X1:LDR<2>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><4>:NAND2C_1 X1:X1:BG4<2><4>:N_25 X1:X1:BG4<2><4>:N_21 X1:X1:BG4<2><4>:N_24 X1:X1:BG4<2><4>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><4>:NAND2C_2 X1:X1:BG4<2><4>:N_27 X1:X1:BG4<2><4>:N_21 X1:X1:BG4<2><4>:N_29 X1:X1:BG4<2><4>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><4>:NAND2C_3 X1:X1:BG4<2><4>:N_26 X1:X1:BG4<2><4>:N_21 X1:X1:BG4<2><4>:N_32 X1:X1:BG4<2><4>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><4>:NAND2C_4 X1:X1:BG4<2><4>:N_31 X1:X1:BG4<2><4>:N_21 X1:X1:BG4<2><4>:N_33 X1:X1:BG4<2><4>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><4>:DFFC1 Clr Clk X1:X1:BG4<2><4>:N_3 X1:X1:BG4<2><4>:N_9 X1:X1:BG4<2><4>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><4>:DFFC2 Clr Clk X1:X1:BG4<2><4>:N_7 X1:X1:BG4<2><4>:N_5 X1:X1:BG4<2><4>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><4>:DFFC3 Clr Clk X1:X1:BG4<2><4>:N_1 X1:X1:BG4<2><4>:N_4 X1:X1:BG4<2><4>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><4>:DFFC4 Clr Clk X1:X1:BG4<2><4>:N_10 X1:X1:BG4<2><4>:N_11 X1:X1:BG4<2><4>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><4>:DFFC5 Clr Clk X1:X1:BG4<2><4>:N_13 X1:X1:Q0<7> X1:X1:BG4<2><4>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><2>:DFFC6 Clr Clk X1:X1:BG4<2><2>:N_15 X1:X1:BG4<2><2>:Q1 X1:X1:BG4<2><2>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><2>:DFFC7 Clr Clk X1:X1:BG4<2><2>:N_17 X1:X1:BG4<2><2>:Q2 X1:X1:BG4<2><2>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><2>:DFFC8 Clr Clk X1:X1:BG4<2><2>:N_19 X1:X1:Q3<5> X1:X1:BG4<2><2>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX10 X1:X1:BG4<2><2>:Q1 X1:X1:BG4<2><2>:N_5 X1:X1:BG4<2><2>:N_7 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX11 X1:X1:BG4<2><2>:Q2 X1:X1:BG4<2><2>:N_4 X1:X1:BG4<2><2>:N_1 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX12 X1:X1:Q3<5> X1:X1:BG4<2><2>:N_11 X1:X1:BG4<2><2>:N_10 X1:X1:LDR<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX13 X1:X1:BG4<2><2>:N_5 X1:X1:BG4<2><2>:N_9 X1:X1:BG4<2><2>:N_23 X1:X1:S0<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX14 X1:X1:BG4<2><2>:N_11 X1:X1:BG4<2><2>:N_4 X1:X1:BG4<2><2>:N_22 X1:X1:S0<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX15 X1:X1:BG4<2><2>:N_22 X1:X1:BG4<2><2>:N_23 L<11> X1:X1:S1<2>;
C INV A Out;
UX1:X1:BG4<2><2>:INV1 X1:X1:LD0<2> X1:X1:BG4<2><2>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX1 X1:X1:BG4<2><2>:Q1 X1:X1:Q3<4> X1:X1:BG4<2><2>:N_30 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX2 X1:X1:BG4<2><2>:Q2 X1:X1:Q0<5> X1:X1:BG4<2><2>:N_28 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX3 X1:X1:Q3<5> X1:X1:BG4<2><2>:Q1 X1:X1:BG4<2><2>:N_35 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX4 X1:X1:Q0<6> X1:X1:BG4<2><2>:Q2 X1:X1:BG4<2><2>:N_37 X1:X1:RL<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX5 X1:X1:BG4<2><2>:N_30 X1:X1:Q0<5> X1:X1:BG4<2><2>:N_31 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX6 X1:X1:BG4<2><2>:N_28 X1:X1:BG4<2><2>:Q1 X1:X1:BG4<2><2>:N_26 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX7 X1:X1:BG4<2><2>:N_35 X1:X1:BG4<2><2>:Q2 X1:X1:BG4<2><2>:N_27 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX8 X1:X1:BG4<2><2>:N_37 X1:X1:Q3<5> X1:X1:BG4<2><2>:N_25 X1:X1:SFT<2>;
C Mux2 A B Out Sel;
UX1:X1:BG4<2><2>:MUX9 X1:X1:Q0<5> X1:X1:BG4<2><2>:N_9 X1:X1:BG4<2><2>:N_3 X1:X1:LDR<2>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><2>:NAND2C_1 X1:X1:BG4<2><2>:N_25 X1:X1:BG4<2><2>:N_21 X1:X1:BG4<2><2>:N_24 X1:X1:BG4<2><2>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><2>:NAND2C_2 X1:X1:BG4<2><2>:N_27 X1:X1:BG4<2><2>:N_21 X1:X1:BG4<2><2>:N_29 X1:X1:BG4<2><2>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><2>:NAND2C_3 X1:X1:BG4<2><2>:N_26 X1:X1:BG4<2><2>:N_21 X1:X1:BG4<2><2>:N_32 X1:X1:BG4<2><2>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<2><2>:NAND2C_4 X1:X1:BG4<2><2>:N_31 X1:X1:BG4<2><2>:N_21 X1:X1:BG4<2><2>:N_33 X1:X1:BG4<2><2>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><2>:DFFC1 Clr Clk X1:X1:BG4<2><2>:N_3 X1:X1:BG4<2><2>:N_9 X1:X1:BG4<2><2>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><2>:DFFC2 Clr Clk X1:X1:BG4<2><2>:N_7 X1:X1:BG4<2><2>:N_5 X1:X1:BG4<2><2>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><2>:DFFC3 Clr Clk X1:X1:BG4<2><2>:N_1 X1:X1:BG4<2><2>:N_4 X1:X1:BG4<2><2>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><2>:DFFC4 Clr Clk X1:X1:BG4<2><2>:N_10 X1:X1:BG4<2><2>:N_11 X1:X1:BG4<2><2>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<2><2>:DFFC5 Clr Clk X1:X1:BG4<2><2>:N_13 X1:X1:Q0<5> X1:X1:BG4<2><2>:N_14;
C INV A Out;
UX1:X1:X8<3> X1:X1:N_1 X1:X1:SFT<3>;
C Buf2 In Out;
UX1:X1:X4<4> SC0 X1:X1:S0<4>;
C INV A Out;
UX1:X1:X8<1> X1:X1:N_1 X1:X1:SFT<1>;
C Buf2 In Out;
UX1:X1:X4<2> SC0 X1:X1:S0<2>;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><3>:DFFC6 Clr Clk X1:X1:BG4<4><3>:N_15 X1:X1:BG4<4><3>:Q1 X1:X1:BG4<4><3>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><3>:DFFC7 Clr Clk X1:X1:BG4<4><3>:N_17 X1:X1:BG4<4><3>:Q2 X1:X1:BG4<4><3>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><3>:DFFC8 Clr Clk X1:X1:BG4<4><3>:N_19 X1:X1:Q3<14> X1:X1:BG4<4><3>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX10 X1:X1:BG4<4><3>:Q1 X1:X1:BG4<4><3>:N_5 X1:X1:BG4<4><3>:N_7 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX11 X1:X1:BG4<4><3>:Q2 X1:X1:BG4<4><3>:N_4 X1:X1:BG4<4><3>:N_1 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX12 X1:X1:Q3<14> X1:X1:BG4<4><3>:N_11 X1:X1:BG4<4><3>:N_10 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX13 X1:X1:BG4<4><3>:N_5 X1:X1:BG4<4><3>:N_9 X1:X1:BG4<4><3>:N_23 X1:X1:S0<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX14 X1:X1:BG4<4><3>:N_11 X1:X1:BG4<4><3>:N_4 X1:X1:BG4<4><3>:N_22 X1:X1:S0<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX15 X1:X1:BG4<4><3>:N_22 X1:X1:BG4<4><3>:N_23 L<29> X1:X1:S1<4>;
C INV A Out;
UX1:X1:BG4<4><3>:INV1 X1:X1:LD0<4> X1:X1:BG4<4><3>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX1 X1:X1:BG4<4><3>:Q1 X1:X1:Q3<13> X1:X1:BG4<4><3>:N_30 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX2 X1:X1:BG4<4><3>:Q2 X1:X1:Q0<14> X1:X1:BG4<4><3>:N_28 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX3 X1:X1:Q3<14> X1:X1:BG4<4><3>:Q1 X1:X1:BG4<4><3>:N_35 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX4 X1:X1:Q0<15> X1:X1:BG4<4><3>:Q2 X1:X1:BG4<4><3>:N_37 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX5 X1:X1:BG4<4><3>:N_30 X1:X1:Q0<14> X1:X1:BG4<4><3>:N_31 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX6 X1:X1:BG4<4><3>:N_28 X1:X1:BG4<4><3>:Q1 X1:X1:BG4<4><3>:N_26 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX7 X1:X1:BG4<4><3>:N_35 X1:X1:BG4<4><3>:Q2 X1:X1:BG4<4><3>:N_27 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX8 X1:X1:BG4<4><3>:N_37 X1:X1:Q3<14> X1:X1:BG4<4><3>:N_25 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><3>:MUX9 X1:X1:Q0<14> X1:X1:BG4<4><3>:N_9 X1:X1:BG4<4><3>:N_3 X1:X1:LDR<4>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><3>:NAND2C_1 X1:X1:BG4<4><3>:N_25 X1:X1:BG4<4><3>:N_21 X1:X1:BG4<4><3>:N_24 X1:X1:BG4<4><3>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><3>:NAND2C_2 X1:X1:BG4<4><3>:N_27 X1:X1:BG4<4><3>:N_21 X1:X1:BG4<4><3>:N_29 X1:X1:BG4<4><3>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><3>:NAND2C_3 X1:X1:BG4<4><3>:N_26 X1:X1:BG4<4><3>:N_21 X1:X1:BG4<4><3>:N_32 X1:X1:BG4<4><3>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><3>:NAND2C_4 X1:X1:BG4<4><3>:N_31 X1:X1:BG4<4><3>:N_21 X1:X1:BG4<4><3>:N_33 X1:X1:BG4<4><3>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><3>:DFFC1 Clr Clk X1:X1:BG4<4><3>:N_3 X1:X1:BG4<4><3>:N_9 X1:X1:BG4<4><3>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><3>:DFFC2 Clr Clk X1:X1:BG4<4><3>:N_7 X1:X1:BG4<4><3>:N_5 X1:X1:BG4<4><3>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><3>:DFFC3 Clr Clk X1:X1:BG4<4><3>:N_1 X1:X1:BG4<4><3>:N_4 X1:X1:BG4<4><3>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><3>:DFFC4 Clr Clk X1:X1:BG4<4><3>:N_10 X1:X1:BG4<4><3>:N_11 X1:X1:BG4<4><3>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><3>:DFFC5 Clr Clk X1:X1:BG4<4><3>:N_13 X1:X1:Q0<14> X1:X1:BG4<4><3>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><1>:DFFC6 Clr Clk X1:X1:BG4<4><1>:N_15 X1:X1:BG4<4><1>:Q1 X1:X1:BG4<4><1>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><1>:DFFC7 Clr Clk X1:X1:BG4<4><1>:N_17 X1:X1:BG4<4><1>:Q2 X1:X1:BG4<4><1>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><1>:DFFC8 Clr Clk X1:X1:BG4<4><1>:N_19 X1:X1:Q3<12> X1:X1:BG4<4><1>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX10 X1:X1:BG4<4><1>:Q1 X1:X1:BG4<4><1>:N_5 X1:X1:BG4<4><1>:N_7 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX11 X1:X1:BG4<4><1>:Q2 X1:X1:BG4<4><1>:N_4 X1:X1:BG4<4><1>:N_1 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX12 X1:X1:Q3<12> X1:X1:BG4<4><1>:N_11 X1:X1:BG4<4><1>:N_10 X1:X1:LDR<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX13 X1:X1:BG4<4><1>:N_5 X1:X1:BG4<4><1>:N_9 X1:X1:BG4<4><1>:N_23 X1:X1:S0<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX14 X1:X1:BG4<4><1>:N_11 X1:X1:BG4<4><1>:N_4 X1:X1:BG4<4><1>:N_22 X1:X1:S0<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX15 X1:X1:BG4<4><1>:N_22 X1:X1:BG4<4><1>:N_23 L<25> X1:X1:S1<4>;
C INV A Out;
UX1:X1:BG4<4><1>:INV1 X1:X1:LD0<4> X1:X1:BG4<4><1>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX1 X1:X1:BG4<4><1>:Q1 X1:X1:Q3<11> X1:X1:BG4<4><1>:N_30 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX2 X1:X1:BG4<4><1>:Q2 X1:X1:Q0<12> X1:X1:BG4<4><1>:N_28 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX3 X1:X1:Q3<12> X1:X1:BG4<4><1>:Q1 X1:X1:BG4<4><1>:N_35 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX4 X1:X1:Q0<13> X1:X1:BG4<4><1>:Q2 X1:X1:BG4<4><1>:N_37 X1:X1:RL<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX5 X1:X1:BG4<4><1>:N_30 X1:X1:Q0<12> X1:X1:BG4<4><1>:N_31 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX6 X1:X1:BG4<4><1>:N_28 X1:X1:BG4<4><1>:Q1 X1:X1:BG4<4><1>:N_26 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX7 X1:X1:BG4<4><1>:N_35 X1:X1:BG4<4><1>:Q2 X1:X1:BG4<4><1>:N_27 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX8 X1:X1:BG4<4><1>:N_37 X1:X1:Q3<12> X1:X1:BG4<4><1>:N_25 X1:X1:SFT<4>;
C Mux2 A B Out Sel;
UX1:X1:BG4<4><1>:MUX9 X1:X1:Q0<12> X1:X1:BG4<4><1>:N_9 X1:X1:BG4<4><1>:N_3 X1:X1:LDR<4>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><1>:NAND2C_1 X1:X1:BG4<4><1>:N_25 X1:X1:BG4<4><1>:N_21 X1:X1:BG4<4><1>:N_24 X1:X1:BG4<4><1>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><1>:NAND2C_2 X1:X1:BG4<4><1>:N_27 X1:X1:BG4<4><1>:N_21 X1:X1:BG4<4><1>:N_29 X1:X1:BG4<4><1>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><1>:NAND2C_3 X1:X1:BG4<4><1>:N_26 X1:X1:BG4<4><1>:N_21 X1:X1:BG4<4><1>:N_32 X1:X1:BG4<4><1>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<4><1>:NAND2C_4 X1:X1:BG4<4><1>:N_31 X1:X1:BG4<4><1>:N_21 X1:X1:BG4<4><1>:N_33 X1:X1:BG4<4><1>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><1>:DFFC1 Clr Clk X1:X1:BG4<4><1>:N_3 X1:X1:BG4<4><1>:N_9 X1:X1:BG4<4><1>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><1>:DFFC2 Clr Clk X1:X1:BG4<4><1>:N_7 X1:X1:BG4<4><1>:N_5 X1:X1:BG4<4><1>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><1>:DFFC3 Clr Clk X1:X1:BG4<4><1>:N_1 X1:X1:BG4<4><1>:N_4 X1:X1:BG4<4><1>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><1>:DFFC4 Clr Clk X1:X1:BG4<4><1>:N_10 X1:X1:BG4<4><1>:N_11 X1:X1:BG4<4><1>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<4><1>:DFFC5 Clr Clk X1:X1:BG4<4><1>:N_13 X1:X1:Q0<12> X1:X1:BG4<4><1>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><3>:DFFC6 Clr Clk X1:X1:BG4<1><3>:N_15 X1:X1:BG4<1><3>:Q1 X1:X1:BG4<1><3>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><3>:DFFC7 Clr Clk X1:X1:BG4<1><3>:N_17 X1:X1:BG4<1><3>:Q2 X1:X1:BG4<1><3>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><3>:DFFC8 Clr Clk X1:X1:BG4<1><3>:N_19 X1:X1:Q3<2> X1:X1:BG4<1><3>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX10 X1:X1:BG4<1><3>:Q1 X1:X1:BG4<1><3>:N_5 X1:X1:BG4<1><3>:N_7 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX11 X1:X1:BG4<1><3>:Q2 X1:X1:BG4<1><3>:N_4 X1:X1:BG4<1><3>:N_1 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX12 X1:X1:Q3<2> X1:X1:BG4<1><3>:N_11 X1:X1:BG4<1><3>:N_10 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX13 X1:X1:BG4<1><3>:N_5 X1:X1:BG4<1><3>:N_9 X1:X1:BG4<1><3>:N_23 X1:X1:S0<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX14 X1:X1:BG4<1><3>:N_11 X1:X1:BG4<1><3>:N_4 X1:X1:BG4<1><3>:N_22 X1:X1:S0<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX15 X1:X1:BG4<1><3>:N_22 X1:X1:BG4<1><3>:N_23 L<5> X1:X1:S1<1>;
C INV A Out;
UX1:X1:BG4<1><3>:INV1 X1:X1:LD0<1> X1:X1:BG4<1><3>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX1 X1:X1:BG4<1><3>:Q1 X1:X1:Q3<1> X1:X1:BG4<1><3>:N_30 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX2 X1:X1:BG4<1><3>:Q2 X1:X1:Q0<2> X1:X1:BG4<1><3>:N_28 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX3 X1:X1:Q3<2> X1:X1:BG4<1><3>:Q1 X1:X1:BG4<1><3>:N_35 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX4 X1:X1:Q0<3> X1:X1:BG4<1><3>:Q2 X1:X1:BG4<1><3>:N_37 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX5 X1:X1:BG4<1><3>:N_30 X1:X1:Q0<2> X1:X1:BG4<1><3>:N_31 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX6 X1:X1:BG4<1><3>:N_28 X1:X1:BG4<1><3>:Q1 X1:X1:BG4<1><3>:N_26 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX7 X1:X1:BG4<1><3>:N_35 X1:X1:BG4<1><3>:Q2 X1:X1:BG4<1><3>:N_27 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX8 X1:X1:BG4<1><3>:N_37 X1:X1:Q3<2> X1:X1:BG4<1><3>:N_25 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><3>:MUX9 X1:X1:Q0<2> X1:X1:BG4<1><3>:N_9 X1:X1:BG4<1><3>:N_3 X1:X1:LDR<1>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><3>:NAND2C_1 X1:X1:BG4<1><3>:N_25 X1:X1:BG4<1><3>:N_21 X1:X1:BG4<1><3>:N_24 X1:X1:BG4<1><3>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><3>:NAND2C_2 X1:X1:BG4<1><3>:N_27 X1:X1:BG4<1><3>:N_21 X1:X1:BG4<1><3>:N_29 X1:X1:BG4<1><3>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><3>:NAND2C_3 X1:X1:BG4<1><3>:N_26 X1:X1:BG4<1><3>:N_21 X1:X1:BG4<1><3>:N_32 X1:X1:BG4<1><3>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><3>:NAND2C_4 X1:X1:BG4<1><3>:N_31 X1:X1:BG4<1><3>:N_21 X1:X1:BG4<1><3>:N_33 X1:X1:BG4<1><3>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><3>:DFFC1 Clr Clk X1:X1:BG4<1><3>:N_3 X1:X1:BG4<1><3>:N_9 X1:X1:BG4<1><3>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><3>:DFFC2 Clr Clk X1:X1:BG4<1><3>:N_7 X1:X1:BG4<1><3>:N_5 X1:X1:BG4<1><3>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><3>:DFFC3 Clr Clk X1:X1:BG4<1><3>:N_1 X1:X1:BG4<1><3>:N_4 X1:X1:BG4<1><3>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><3>:DFFC4 Clr Clk X1:X1:BG4<1><3>:N_10 X1:X1:BG4<1><3>:N_11 X1:X1:BG4<1><3>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><3>:DFFC5 Clr Clk X1:X1:BG4<1><3>:N_13 X1:X1:Q0<2> X1:X1:BG4<1><3>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><1>:DFFC6 Clr Clk X1:X1:BG4<1><1>:N_15 X1:X1:BG4<1><1>:Q1 X1:X1:BG4<1><1>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><1>:DFFC7 Clr Clk X1:X1:BG4<1><1>:N_17 X1:X1:BG4<1><1>:Q2 X1:X1:BG4<1><1>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><1>:DFFC8 Clr Clk X1:X1:BG4<1><1>:N_19 X1:X1:Q3<0> X1:X1:BG4<1><1>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX10 X1:X1:BG4<1><1>:Q1 X1:X1:BG4<1><1>:N_5 X1:X1:BG4<1><1>:N_7 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX11 X1:X1:BG4<1><1>:Q2 X1:X1:BG4<1><1>:N_4 X1:X1:BG4<1><1>:N_1 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX12 X1:X1:Q3<0> X1:X1:BG4<1><1>:N_11 X1:X1:BG4<1><1>:N_10 X1:X1:LDR<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX13 X1:X1:BG4<1><1>:N_5 X1:X1:BG4<1><1>:N_9 X1:X1:BG4<1><1>:N_23 X1:X1:S0<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX14 X1:X1:BG4<1><1>:N_11 X1:X1:BG4<1><1>:N_4 X1:X1:BG4<1><1>:N_22 X1:X1:S0<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX15 X1:X1:BG4<1><1>:N_22 X1:X1:BG4<1><1>:N_23 L<1> X1:X1:S1<1>;
C INV A Out;
UX1:X1:BG4<1><1>:INV1 X1:X1:LD0<1> X1:X1:BG4<1><1>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX1 X1:X1:BG4<1><1>:Q1 X1:X1:Q3<15> X1:X1:BG4<1><1>:N_30 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX2 X1:X1:BG4<1><1>:Q2 X1:X1:Q0<0> X1:X1:BG4<1><1>:N_28 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX3 X1:X1:Q3<0> X1:X1:BG4<1><1>:Q1 X1:X1:BG4<1><1>:N_35 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX4 X1:X1:Q0<1> X1:X1:BG4<1><1>:Q2 X1:X1:BG4<1><1>:N_37 X1:X1:RL<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX5 X1:X1:BG4<1><1>:N_30 X1:X1:Q0<0> X1:X1:BG4<1><1>:N_31 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX6 X1:X1:BG4<1><1>:N_28 X1:X1:BG4<1><1>:Q1 X1:X1:BG4<1><1>:N_26 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX7 X1:X1:BG4<1><1>:N_35 X1:X1:BG4<1><1>:Q2 X1:X1:BG4<1><1>:N_27 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX8 X1:X1:BG4<1><1>:N_37 X1:X1:Q3<0> X1:X1:BG4<1><1>:N_25 X1:X1:SFT<1>;
C Mux2 A B Out Sel;
UX1:X1:BG4<1><1>:MUX9 X1:X1:Q0<0> X1:X1:BG4<1><1>:N_9 X1:X1:BG4<1><1>:N_3 X1:X1:LDR<1>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><1>:NAND2C_1 X1:X1:BG4<1><1>:N_25 X1:X1:BG4<1><1>:N_21 X1:X1:BG4<1><1>:N_24 X1:X1:BG4<1><1>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><1>:NAND2C_2 X1:X1:BG4<1><1>:N_27 X1:X1:BG4<1><1>:N_21 X1:X1:BG4<1><1>:N_29 X1:X1:BG4<1><1>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><1>:NAND2C_3 X1:X1:BG4<1><1>:N_26 X1:X1:BG4<1><1>:N_21 X1:X1:BG4<1><1>:N_32 X1:X1:BG4<1><1>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<1><1>:NAND2C_4 X1:X1:BG4<1><1>:N_31 X1:X1:BG4<1><1>:N_21 X1:X1:BG4<1><1>:N_33 X1:X1:BG4<1><1>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><1>:DFFC1 Clr Clk X1:X1:BG4<1><1>:N_3 X1:X1:BG4<1><1>:N_9 X1:X1:BG4<1><1>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><1>:DFFC2 Clr Clk X1:X1:BG4<1><1>:N_7 X1:X1:BG4<1><1>:N_5 X1:X1:BG4<1><1>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><1>:DFFC3 Clr Clk X1:X1:BG4<1><1>:N_1 X1:X1:BG4<1><1>:N_4 X1:X1:BG4<1><1>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><1>:DFFC4 Clr Clk X1:X1:BG4<1><1>:N_10 X1:X1:BG4<1><1>:N_11 X1:X1:BG4<1><1>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<1><1>:DFFC5 Clr Clk X1:X1:BG4<1><1>:N_13 X1:X1:Q0<0> X1:X1:BG4<1><1>:N_14;
C Buf2 In Out;
UX1:X1:X3<3> LDReg X1:X1:LDR<3>;
C Buf2 In Out;
UX1:X1:X3<1> LDReg X1:X1:LDR<1>;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><4>:DFFC6 Clr Clk X1:X1:BG4<3><4>:N_15 X1:X1:BG4<3><4>:Q1 X1:X1:BG4<3><4>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><4>:DFFC7 Clr Clk X1:X1:BG4<3><4>:N_17 X1:X1:BG4<3><4>:Q2 X1:X1:BG4<3><4>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><4>:DFFC8 Clr Clk X1:X1:BG4<3><4>:N_19 X1:X1:Q3<11> X1:X1:BG4<3><4>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX10 X1:X1:BG4<3><4>:Q1 X1:X1:BG4<3><4>:N_5 X1:X1:BG4<3><4>:N_7 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX11 X1:X1:BG4<3><4>:Q2 X1:X1:BG4<3><4>:N_4 X1:X1:BG4<3><4>:N_1 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX12 X1:X1:Q3<11> X1:X1:BG4<3><4>:N_11 X1:X1:BG4<3><4>:N_10 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX13 X1:X1:BG4<3><4>:N_5 X1:X1:BG4<3><4>:N_9 X1:X1:BG4<3><4>:N_23 X1:X1:S0<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX14 X1:X1:BG4<3><4>:N_11 X1:X1:BG4<3><4>:N_4 X1:X1:BG4<3><4>:N_22 X1:X1:S0<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX15 X1:X1:BG4<3><4>:N_22 X1:X1:BG4<3><4>:N_23 L<23> X1:X1:S1<3>;
C INV A Out;
UX1:X1:BG4<3><4>:INV1 X1:X1:LD0<3> X1:X1:BG4<3><4>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX1 X1:X1:BG4<3><4>:Q1 X1:X1:Q3<10> X1:X1:BG4<3><4>:N_30 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX2 X1:X1:BG4<3><4>:Q2 X1:X1:Q0<11> X1:X1:BG4<3><4>:N_28 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX3 X1:X1:Q3<11> X1:X1:BG4<3><4>:Q1 X1:X1:BG4<3><4>:N_35 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX4 X1:X1:Q0<12> X1:X1:BG4<3><4>:Q2 X1:X1:BG4<3><4>:N_37 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX5 X1:X1:BG4<3><4>:N_30 X1:X1:Q0<11> X1:X1:BG4<3><4>:N_31 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX6 X1:X1:BG4<3><4>:N_28 X1:X1:BG4<3><4>:Q1 X1:X1:BG4<3><4>:N_26 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX7 X1:X1:BG4<3><4>:N_35 X1:X1:BG4<3><4>:Q2 X1:X1:BG4<3><4>:N_27 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX8 X1:X1:BG4<3><4>:N_37 X1:X1:Q3<11> X1:X1:BG4<3><4>:N_25 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><4>:MUX9 X1:X1:Q0<11> X1:X1:BG4<3><4>:N_9 X1:X1:BG4<3><4>:N_3 X1:X1:LDR<3>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><4>:NAND2C_1 X1:X1:BG4<3><4>:N_25 X1:X1:BG4<3><4>:N_21 X1:X1:BG4<3><4>:N_24 X1:X1:BG4<3><4>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><4>:NAND2C_2 X1:X1:BG4<3><4>:N_27 X1:X1:BG4<3><4>:N_21 X1:X1:BG4<3><4>:N_29 X1:X1:BG4<3><4>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><4>:NAND2C_3 X1:X1:BG4<3><4>:N_26 X1:X1:BG4<3><4>:N_21 X1:X1:BG4<3><4>:N_32 X1:X1:BG4<3><4>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><4>:NAND2C_4 X1:X1:BG4<3><4>:N_31 X1:X1:BG4<3><4>:N_21 X1:X1:BG4<3><4>:N_33 X1:X1:BG4<3><4>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><4>:DFFC1 Clr Clk X1:X1:BG4<3><4>:N_3 X1:X1:BG4<3><4>:N_9 X1:X1:BG4<3><4>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><4>:DFFC2 Clr Clk X1:X1:BG4<3><4>:N_7 X1:X1:BG4<3><4>:N_5 X1:X1:BG4<3><4>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><4>:DFFC3 Clr Clk X1:X1:BG4<3><4>:N_1 X1:X1:BG4<3><4>:N_4 X1:X1:BG4<3><4>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><4>:DFFC4 Clr Clk X1:X1:BG4<3><4>:N_10 X1:X1:BG4<3><4>:N_11 X1:X1:BG4<3><4>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><4>:DFFC5 Clr Clk X1:X1:BG4<3><4>:N_13 X1:X1:Q0<11> X1:X1:BG4<3><4>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><2>:DFFC6 Clr Clk X1:X1:BG4<3><2>:N_15 X1:X1:BG4<3><2>:Q1 X1:X1:BG4<3><2>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><2>:DFFC7 Clr Clk X1:X1:BG4<3><2>:N_17 X1:X1:BG4<3><2>:Q2 X1:X1:BG4<3><2>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><2>:DFFC8 Clr Clk X1:X1:BG4<3><2>:N_19 X1:X1:Q3<9> X1:X1:BG4<3><2>:N_20;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX10 X1:X1:BG4<3><2>:Q1 X1:X1:BG4<3><2>:N_5 X1:X1:BG4<3><2>:N_7 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX11 X1:X1:BG4<3><2>:Q2 X1:X1:BG4<3><2>:N_4 X1:X1:BG4<3><2>:N_1 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX12 X1:X1:Q3<9> X1:X1:BG4<3><2>:N_11 X1:X1:BG4<3><2>:N_10 X1:X1:LDR<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX13 X1:X1:BG4<3><2>:N_5 X1:X1:BG4<3><2>:N_9 X1:X1:BG4<3><2>:N_23 X1:X1:S0<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX14 X1:X1:BG4<3><2>:N_11 X1:X1:BG4<3><2>:N_4 X1:X1:BG4<3><2>:N_22 X1:X1:S0<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX15 X1:X1:BG4<3><2>:N_22 X1:X1:BG4<3><2>:N_23 L<19> X1:X1:S1<3>;
C INV A Out;
UX1:X1:BG4<3><2>:INV1 X1:X1:LD0<3> X1:X1:BG4<3><2>:N_21;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX1 X1:X1:BG4<3><2>:Q1 X1:X1:Q3<8> X1:X1:BG4<3><2>:N_30 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX2 X1:X1:BG4<3><2>:Q2 X1:X1:Q0<9> X1:X1:BG4<3><2>:N_28 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX3 X1:X1:Q3<9> X1:X1:BG4<3><2>:Q1 X1:X1:BG4<3><2>:N_35 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX4 X1:X1:Q0<10> X1:X1:BG4<3><2>:Q2 X1:X1:BG4<3><2>:N_37 X1:X1:RL<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX5 X1:X1:BG4<3><2>:N_30 X1:X1:Q0<9> X1:X1:BG4<3><2>:N_31 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX6 X1:X1:BG4<3><2>:N_28 X1:X1:BG4<3><2>:Q1 X1:X1:BG4<3><2>:N_26 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX7 X1:X1:BG4<3><2>:N_35 X1:X1:BG4<3><2>:Q2 X1:X1:BG4<3><2>:N_27 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX8 X1:X1:BG4<3><2>:N_37 X1:X1:Q3<9> X1:X1:BG4<3><2>:N_25 X1:X1:SFT<3>;
C Mux2 A B Out Sel;
UX1:X1:BG4<3><2>:MUX9 X1:X1:Q0<9> X1:X1:BG4<3><2>:N_9 X1:X1:BG4<3><2>:N_3 X1:X1:LDR<3>;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><2>:NAND2C_1 X1:X1:BG4<3><2>:N_25 X1:X1:BG4<3><2>:N_21 X1:X1:BG4<3><2>:N_24 X1:X1:BG4<3><2>:N_19;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><2>:NAND2C_2 X1:X1:BG4<3><2>:N_27 X1:X1:BG4<3><2>:N_21 X1:X1:BG4<3><2>:N_29 X1:X1:BG4<3><2>:N_17;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><2>:NAND2C_3 X1:X1:BG4<3><2>:N_26 X1:X1:BG4<3><2>:N_21 X1:X1:BG4<3><2>:N_32 X1:X1:BG4<3><2>:N_15;
C NAND2C A B Out1 Out2;
UX1:X1:BG4<3><2>:NAND2C_4 X1:X1:BG4<3><2>:N_31 X1:X1:BG4<3><2>:N_21 X1:X1:BG4<3><2>:N_33 X1:X1:BG4<3><2>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><2>:DFFC1 Clr Clk X1:X1:BG4<3><2>:N_3 X1:X1:BG4<3><2>:N_9 X1:X1:BG4<3><2>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><2>:DFFC2 Clr Clk X1:X1:BG4<3><2>:N_7 X1:X1:BG4<3><2>:N_5 X1:X1:BG4<3><2>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><2>:DFFC3 Clr Clk X1:X1:BG4<3><2>:N_1 X1:X1:BG4<3><2>:N_4 X1:X1:BG4<3><2>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><2>:DFFC4 Clr Clk X1:X1:BG4<3><2>:N_10 X1:X1:BG4<3><2>:N_11 X1:X1:BG4<3><2>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X1:BG4<3><2>:DFFC5 Clr Clk X1:X1:BG4<3><2>:N_13 X1:X1:Q0<9> X1:X1:BG4<3><2>:N_14;
C Buf2 In Out;
UX1:X2:X2<4> LDZero X1:X2:LD0<4>;
C Buf2 In Out;
UX1:X2:X2<2> LDZero X1:X2:LD0<2>;
C Buf2 In Out;
UX1:X2:X5<4> SC1 X1:X2:S1<4>;
C Buf2 In Out;
UX1:X2:X5<2> SC1 X1:X2:S1<2>;
C Buf2 In Out;
UX1:X2:X1<3> ROL X1:X2:RL<3>;
C Buf2 In Out;
UX1:X2:X6 Red X1:X2:SINB;
C Buf2 In Out;
UX1:X2:X1<1> ROL X1:X2:RL<1>;
C NOR2 A B Out;
UX1:X2:X7 Shift LDZero X1:X2:N_1;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><3>:DFFC6 Clr Clk X1:X2:BG4<2><3>:N_15 X1:X2:BG4<2><3>:Q1 X1:X2:BG4<2><3>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><3>:DFFC7 Clr Clk X1:X2:BG4<2><3>:N_17 X1:X2:BG4<2><3>:Q2 X1:X2:BG4<2><3>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><3>:DFFC8 Clr Clk X1:X2:BG4<2><3>:N_19 X1:X2:Q3<6> X1:X2:BG4<2><3>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX10 X1:X2:BG4<2><3>:Q1 X1:X2:BG4<2><3>:N_5 X1:X2:BG4<2><3>:N_7 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX11 X1:X2:BG4<2><3>:Q2 X1:X2:BG4<2><3>:N_4 X1:X2:BG4<2><3>:N_1 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX12 X1:X2:Q3<6> X1:X2:BG4<2><3>:N_11 X1:X2:BG4<2><3>:N_10 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX13 X1:X2:BG4<2><3>:N_5 X1:X2:BG4<2><3>:N_9 X1:X2:BG4<2><3>:N_23 X1:X2:S0<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX14 X1:X2:BG4<2><3>:N_11 X1:X2:BG4<2><3>:N_4 X1:X2:BG4<2><3>:N_22 X1:X2:S0<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX15 X1:X2:BG4<2><3>:N_22 X1:X2:BG4<2><3>:N_23 L<12> X1:X2:S1<2>;
C INV A Out;
UX1:X2:BG4<2><3>:INV1 X1:X2:LD0<2> X1:X2:BG4<2><3>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX1 X1:X2:BG4<2><3>:Q1 X1:X2:Q3<5> X1:X2:BG4<2><3>:N_30 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX2 X1:X2:BG4<2><3>:Q2 X1:X2:Q0<6> X1:X2:BG4<2><3>:N_28 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX3 X1:X2:Q3<6> X1:X2:BG4<2><3>:Q1 X1:X2:BG4<2><3>:N_35 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX4 X1:X2:Q0<7> X1:X2:BG4<2><3>:Q2 X1:X2:BG4<2><3>:N_37 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX5 X1:X2:BG4<2><3>:N_30 X1:X2:Q0<6> X1:X2:BG4<2><3>:N_31 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX6 X1:X2:BG4<2><3>:N_28 X1:X2:BG4<2><3>:Q1 X1:X2:BG4<2><3>:N_26 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX7 X1:X2:BG4<2><3>:N_35 X1:X2:BG4<2><3>:Q2 X1:X2:BG4<2><3>:N_27 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX8 X1:X2:BG4<2><3>:N_37 X1:X2:Q3<6> X1:X2:BG4<2><3>:N_25 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><3>:MUX9 X1:X2:Q0<6> X1:X2:BG4<2><3>:N_9 X1:X2:BG4<2><3>:N_3 X1:X2:LDR<2>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><3>:NAND2C_1 X1:X2:BG4<2><3>:N_25 X1:X2:BG4<2><3>:N_21 X1:X2:BG4<2><3>:N_24 X1:X2:BG4<2><3>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><3>:NAND2C_2 X1:X2:BG4<2><3>:N_27 X1:X2:BG4<2><3>:N_21 X1:X2:BG4<2><3>:N_29 X1:X2:BG4<2><3>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><3>:NAND2C_3 X1:X2:BG4<2><3>:N_26 X1:X2:BG4<2><3>:N_21 X1:X2:BG4<2><3>:N_32 X1:X2:BG4<2><3>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><3>:NAND2C_4 X1:X2:BG4<2><3>:N_31 X1:X2:BG4<2><3>:N_21 X1:X2:BG4<2><3>:N_33 X1:X2:BG4<2><3>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><3>:DFFC1 Clr Clk X1:X2:BG4<2><3>:N_3 X1:X2:BG4<2><3>:N_9 X1:X2:BG4<2><3>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><3>:DFFC2 Clr Clk X1:X2:BG4<2><3>:N_7 X1:X2:BG4<2><3>:N_5 X1:X2:BG4<2><3>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><3>:DFFC3 Clr Clk X1:X2:BG4<2><3>:N_1 X1:X2:BG4<2><3>:N_4 X1:X2:BG4<2><3>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><3>:DFFC4 Clr Clk X1:X2:BG4<2><3>:N_10 X1:X2:BG4<2><3>:N_11 X1:X2:BG4<2><3>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><3>:DFFC5 Clr Clk X1:X2:BG4<2><3>:N_13 X1:X2:Q0<6> X1:X2:BG4<2><3>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><1>:DFFC6 Clr Clk X1:X2:BG4<2><1>:N_15 X1:X2:BG4<2><1>:Q1 X1:X2:BG4<2><1>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><1>:DFFC7 Clr Clk X1:X2:BG4<2><1>:N_17 X1:X2:BG4<2><1>:Q2 X1:X2:BG4<2><1>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><1>:DFFC8 Clr Clk X1:X2:BG4<2><1>:N_19 X1:X2:Q3<4> X1:X2:BG4<2><1>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX10 X1:X2:BG4<2><1>:Q1 X1:X2:BG4<2><1>:N_5 X1:X2:BG4<2><1>:N_7 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX11 X1:X2:BG4<2><1>:Q2 X1:X2:BG4<2><1>:N_4 X1:X2:BG4<2><1>:N_1 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX12 X1:X2:Q3<4> X1:X2:BG4<2><1>:N_11 X1:X2:BG4<2><1>:N_10 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX13 X1:X2:BG4<2><1>:N_5 X1:X2:BG4<2><1>:N_9 X1:X2:BG4<2><1>:N_23 X1:X2:S0<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX14 X1:X2:BG4<2><1>:N_11 X1:X2:BG4<2><1>:N_4 X1:X2:BG4<2><1>:N_22 X1:X2:S0<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX15 X1:X2:BG4<2><1>:N_22 X1:X2:BG4<2><1>:N_23 L<8> X1:X2:S1<2>;
C INV A Out;
UX1:X2:BG4<2><1>:INV1 X1:X2:LD0<2> X1:X2:BG4<2><1>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX1 X1:X2:BG4<2><1>:Q1 X1:X2:Q3<3> X1:X2:BG4<2><1>:N_30 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX2 X1:X2:BG4<2><1>:Q2 X1:X2:Q0<4> X1:X2:BG4<2><1>:N_28 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX3 X1:X2:Q3<4> X1:X2:BG4<2><1>:Q1 X1:X2:BG4<2><1>:N_35 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX4 X1:X2:Q0<5> X1:X2:BG4<2><1>:Q2 X1:X2:BG4<2><1>:N_37 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX5 X1:X2:BG4<2><1>:N_30 X1:X2:Q0<4> X1:X2:BG4<2><1>:N_31 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX6 X1:X2:BG4<2><1>:N_28 X1:X2:BG4<2><1>:Q1 X1:X2:BG4<2><1>:N_26 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX7 X1:X2:BG4<2><1>:N_35 X1:X2:BG4<2><1>:Q2 X1:X2:BG4<2><1>:N_27 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX8 X1:X2:BG4<2><1>:N_37 X1:X2:Q3<4> X1:X2:BG4<2><1>:N_25 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><1>:MUX9 X1:X2:Q0<4> X1:X2:BG4<2><1>:N_9 X1:X2:BG4<2><1>:N_3 X1:X2:LDR<2>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><1>:NAND2C_1 X1:X2:BG4<2><1>:N_25 X1:X2:BG4<2><1>:N_21 X1:X2:BG4<2><1>:N_24 X1:X2:BG4<2><1>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><1>:NAND2C_2 X1:X2:BG4<2><1>:N_27 X1:X2:BG4<2><1>:N_21 X1:X2:BG4<2><1>:N_29 X1:X2:BG4<2><1>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><1>:NAND2C_3 X1:X2:BG4<2><1>:N_26 X1:X2:BG4<2><1>:N_21 X1:X2:BG4<2><1>:N_32 X1:X2:BG4<2><1>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><1>:NAND2C_4 X1:X2:BG4<2><1>:N_31 X1:X2:BG4<2><1>:N_21 X1:X2:BG4<2><1>:N_33 X1:X2:BG4<2><1>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><1>:DFFC1 Clr Clk X1:X2:BG4<2><1>:N_3 X1:X2:BG4<2><1>:N_9 X1:X2:BG4<2><1>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><1>:DFFC2 Clr Clk X1:X2:BG4<2><1>:N_7 X1:X2:BG4<2><1>:N_5 X1:X2:BG4<2><1>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><1>:DFFC3 Clr Clk X1:X2:BG4<2><1>:N_1 X1:X2:BG4<2><1>:N_4 X1:X2:BG4<2><1>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><1>:DFFC4 Clr Clk X1:X2:BG4<2><1>:N_10 X1:X2:BG4<2><1>:N_11 X1:X2:BG4<2><1>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><1>:DFFC5 Clr Clk X1:X2:BG4<2><1>:N_13 X1:X2:Q0<4> X1:X2:BG4<2><1>:N_14;
C INV A Out;
UX1:X2:X8<4> X1:X2:N_1 X1:X2:SFT<4>;
C INV A Out;
UX1:X2:X8<2> X1:X2:N_1 X1:X2:SFT<2>;
C Buf2 In Out;
UX1:X2:X4<3> SC0 X1:X2:S0<3>;
C Buf2 In Out;
UX1:X2:X4<1> SC0 X1:X2:S0<1>;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><4>:DFFC6 Clr Clk X1:X2:BG4<4><4>:N_15 X1:X2:BG4<4><4>:Q1 X1:X2:BG4<4><4>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><4>:DFFC7 Clr Clk X1:X2:BG4<4><4>:N_17 X1:X2:BG4<4><4>:Q2 X1:X2:BG4<4><4>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><4>:DFFC8 Clr Clk X1:X2:BG4<4><4>:N_19 X1:X2:Q3<15> X1:X2:BG4<4><4>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX10 X1:X2:BG4<4><4>:Q1 X1:X2:BG4<4><4>:N_5 X1:X2:BG4<4><4>:N_7 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX11 X1:X2:BG4<4><4>:Q2 X1:X2:BG4<4><4>:N_4 X1:X2:BG4<4><4>:N_1 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX12 X1:X2:Q3<15> X1:X2:BG4<4><4>:N_11 X1:X2:BG4<4><4>:N_10 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX13 X1:X2:BG4<4><4>:N_5 X1:X2:BG4<4><4>:N_9 X1:X2:BG4<4><4>:N_23 X1:X2:S0<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX14 X1:X2:BG4<4><4>:N_11 X1:X2:BG4<4><4>:N_4 X1:X2:BG4<4><4>:N_22 X1:X2:S0<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX15 X1:X2:BG4<4><4>:N_22 X1:X2:BG4<4><4>:N_23 L<30> X1:X2:S1<4>;
C INV A Out;
UX1:X2:BG4<4><4>:INV1 X1:X2:LD0<4> X1:X2:BG4<4><4>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX1 X1:X2:BG4<4><4>:Q1 X1:X2:Q3<14> X1:X2:BG4<4><4>:N_30 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX2 X1:X2:BG4<4><4>:Q2 X1:X2:Q0<15> X1:X2:BG4<4><4>:N_28 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX3 X1:X2:Q3<15> X1:X2:BG4<4><4>:Q1 X1:X2:BG4<4><4>:N_35 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX4 X1:X2:SINB X1:X2:BG4<4><4>:Q2 X1:X2:BG4<4><4>:N_37 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX5 X1:X2:BG4<4><4>:N_30 X1:X2:Q0<15> X1:X2:BG4<4><4>:N_31 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX6 X1:X2:BG4<4><4>:N_28 X1:X2:BG4<4><4>:Q1 X1:X2:BG4<4><4>:N_26 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX7 X1:X2:BG4<4><4>:N_35 X1:X2:BG4<4><4>:Q2 X1:X2:BG4<4><4>:N_27 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX8 X1:X2:BG4<4><4>:N_37 X1:X2:Q3<15> X1:X2:BG4<4><4>:N_25 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><4>:MUX9 X1:X2:Q0<15> X1:X2:BG4<4><4>:N_9 X1:X2:BG4<4><4>:N_3 X1:X2:LDR<4>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><4>:NAND2C_1 X1:X2:BG4<4><4>:N_25 X1:X2:BG4<4><4>:N_21 X1:X2:BG4<4><4>:N_24 X1:X2:BG4<4><4>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><4>:NAND2C_2 X1:X2:BG4<4><4>:N_27 X1:X2:BG4<4><4>:N_21 X1:X2:BG4<4><4>:N_29 X1:X2:BG4<4><4>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><4>:NAND2C_3 X1:X2:BG4<4><4>:N_26 X1:X2:BG4<4><4>:N_21 X1:X2:BG4<4><4>:N_32 X1:X2:BG4<4><4>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><4>:NAND2C_4 X1:X2:BG4<4><4>:N_31 X1:X2:BG4<4><4>:N_21 X1:X2:BG4<4><4>:N_33 X1:X2:BG4<4><4>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><4>:DFFC1 Clr Clk X1:X2:BG4<4><4>:N_3 X1:X2:BG4<4><4>:N_9 X1:X2:BG4<4><4>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><4>:DFFC2 Clr Clk X1:X2:BG4<4><4>:N_7 X1:X2:BG4<4><4>:N_5 X1:X2:BG4<4><4>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><4>:DFFC3 Clr Clk X1:X2:BG4<4><4>:N_1 X1:X2:BG4<4><4>:N_4 X1:X2:BG4<4><4>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><4>:DFFC4 Clr Clk X1:X2:BG4<4><4>:N_10 X1:X2:BG4<4><4>:N_11 X1:X2:BG4<4><4>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><4>:DFFC5 Clr Clk X1:X2:BG4<4><4>:N_13 X1:X2:Q0<15> X1:X2:BG4<4><4>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><2>:DFFC6 Clr Clk X1:X2:BG4<4><2>:N_15 X1:X2:BG4<4><2>:Q1 X1:X2:BG4<4><2>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><2>:DFFC7 Clr Clk X1:X2:BG4<4><2>:N_17 X1:X2:BG4<4><2>:Q2 X1:X2:BG4<4><2>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><2>:DFFC8 Clr Clk X1:X2:BG4<4><2>:N_19 X1:X2:Q3<13> X1:X2:BG4<4><2>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX10 X1:X2:BG4<4><2>:Q1 X1:X2:BG4<4><2>:N_5 X1:X2:BG4<4><2>:N_7 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX11 X1:X2:BG4<4><2>:Q2 X1:X2:BG4<4><2>:N_4 X1:X2:BG4<4><2>:N_1 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX12 X1:X2:Q3<13> X1:X2:BG4<4><2>:N_11 X1:X2:BG4<4><2>:N_10 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX13 X1:X2:BG4<4><2>:N_5 X1:X2:BG4<4><2>:N_9 X1:X2:BG4<4><2>:N_23 X1:X2:S0<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX14 X1:X2:BG4<4><2>:N_11 X1:X2:BG4<4><2>:N_4 X1:X2:BG4<4><2>:N_22 X1:X2:S0<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX15 X1:X2:BG4<4><2>:N_22 X1:X2:BG4<4><2>:N_23 L<26> X1:X2:S1<4>;
C INV A Out;
UX1:X2:BG4<4><2>:INV1 X1:X2:LD0<4> X1:X2:BG4<4><2>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX1 X1:X2:BG4<4><2>:Q1 X1:X2:Q3<12> X1:X2:BG4<4><2>:N_30 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX2 X1:X2:BG4<4><2>:Q2 X1:X2:Q0<13> X1:X2:BG4<4><2>:N_28 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX3 X1:X2:Q3<13> X1:X2:BG4<4><2>:Q1 X1:X2:BG4<4><2>:N_35 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX4 X1:X2:Q0<14> X1:X2:BG4<4><2>:Q2 X1:X2:BG4<4><2>:N_37 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX5 X1:X2:BG4<4><2>:N_30 X1:X2:Q0<13> X1:X2:BG4<4><2>:N_31 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX6 X1:X2:BG4<4><2>:N_28 X1:X2:BG4<4><2>:Q1 X1:X2:BG4<4><2>:N_26 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX7 X1:X2:BG4<4><2>:N_35 X1:X2:BG4<4><2>:Q2 X1:X2:BG4<4><2>:N_27 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX8 X1:X2:BG4<4><2>:N_37 X1:X2:Q3<13> X1:X2:BG4<4><2>:N_25 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><2>:MUX9 X1:X2:Q0<13> X1:X2:BG4<4><2>:N_9 X1:X2:BG4<4><2>:N_3 X1:X2:LDR<4>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><2>:NAND2C_1 X1:X2:BG4<4><2>:N_25 X1:X2:BG4<4><2>:N_21 X1:X2:BG4<4><2>:N_24 X1:X2:BG4<4><2>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><2>:NAND2C_2 X1:X2:BG4<4><2>:N_27 X1:X2:BG4<4><2>:N_21 X1:X2:BG4<4><2>:N_29 X1:X2:BG4<4><2>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><2>:NAND2C_3 X1:X2:BG4<4><2>:N_26 X1:X2:BG4<4><2>:N_21 X1:X2:BG4<4><2>:N_32 X1:X2:BG4<4><2>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><2>:NAND2C_4 X1:X2:BG4<4><2>:N_31 X1:X2:BG4<4><2>:N_21 X1:X2:BG4<4><2>:N_33 X1:X2:BG4<4><2>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><2>:DFFC1 Clr Clk X1:X2:BG4<4><2>:N_3 X1:X2:BG4<4><2>:N_9 X1:X2:BG4<4><2>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><2>:DFFC2 Clr Clk X1:X2:BG4<4><2>:N_7 X1:X2:BG4<4><2>:N_5 X1:X2:BG4<4><2>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><2>:DFFC3 Clr Clk X1:X2:BG4<4><2>:N_1 X1:X2:BG4<4><2>:N_4 X1:X2:BG4<4><2>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><2>:DFFC4 Clr Clk X1:X2:BG4<4><2>:N_10 X1:X2:BG4<4><2>:N_11 X1:X2:BG4<4><2>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><2>:DFFC5 Clr Clk X1:X2:BG4<4><2>:N_13 X1:X2:Q0<13> X1:X2:BG4<4><2>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><4>:DFFC6 Clr Clk X1:X2:BG4<1><4>:N_15 X1:X2:BG4<1><4>:Q1 X1:X2:BG4<1><4>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><4>:DFFC7 Clr Clk X1:X2:BG4<1><4>:N_17 X1:X2:BG4<1><4>:Q2 X1:X2:BG4<1><4>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><4>:DFFC8 Clr Clk X1:X2:BG4<1><4>:N_19 X1:X2:Q3<3> X1:X2:BG4<1><4>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX10 X1:X2:BG4<1><4>:Q1 X1:X2:BG4<1><4>:N_5 X1:X2:BG4<1><4>:N_7 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX11 X1:X2:BG4<1><4>:Q2 X1:X2:BG4<1><4>:N_4 X1:X2:BG4<1><4>:N_1 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX12 X1:X2:Q3<3> X1:X2:BG4<1><4>:N_11 X1:X2:BG4<1><4>:N_10 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX13 X1:X2:BG4<1><4>:N_5 X1:X2:BG4<1><4>:N_9 X1:X2:BG4<1><4>:N_23 X1:X2:S0<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX14 X1:X2:BG4<1><4>:N_11 X1:X2:BG4<1><4>:N_4 X1:X2:BG4<1><4>:N_22 X1:X2:S0<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX15 X1:X2:BG4<1><4>:N_22 X1:X2:BG4<1><4>:N_23 L<6> X1:X2:S1<1>;
C INV A Out;
UX1:X2:BG4<1><4>:INV1 X1:X2:LD0<1> X1:X2:BG4<1><4>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX1 X1:X2:BG4<1><4>:Q1 X1:X2:Q3<2> X1:X2:BG4<1><4>:N_30 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX2 X1:X2:BG4<1><4>:Q2 X1:X2:Q0<3> X1:X2:BG4<1><4>:N_28 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX3 X1:X2:Q3<3> X1:X2:BG4<1><4>:Q1 X1:X2:BG4<1><4>:N_35 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX4 X1:X2:Q0<4> X1:X2:BG4<1><4>:Q2 X1:X2:BG4<1><4>:N_37 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX5 X1:X2:BG4<1><4>:N_30 X1:X2:Q0<3> X1:X2:BG4<1><4>:N_31 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX6 X1:X2:BG4<1><4>:N_28 X1:X2:BG4<1><4>:Q1 X1:X2:BG4<1><4>:N_26 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX7 X1:X2:BG4<1><4>:N_35 X1:X2:BG4<1><4>:Q2 X1:X2:BG4<1><4>:N_27 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX8 X1:X2:BG4<1><4>:N_37 X1:X2:Q3<3> X1:X2:BG4<1><4>:N_25 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><4>:MUX9 X1:X2:Q0<3> X1:X2:BG4<1><4>:N_9 X1:X2:BG4<1><4>:N_3 X1:X2:LDR<1>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><4>:NAND2C_1 X1:X2:BG4<1><4>:N_25 X1:X2:BG4<1><4>:N_21 X1:X2:BG4<1><4>:N_24 X1:X2:BG4<1><4>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><4>:NAND2C_2 X1:X2:BG4<1><4>:N_27 X1:X2:BG4<1><4>:N_21 X1:X2:BG4<1><4>:N_29 X1:X2:BG4<1><4>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><4>:NAND2C_3 X1:X2:BG4<1><4>:N_26 X1:X2:BG4<1><4>:N_21 X1:X2:BG4<1><4>:N_32 X1:X2:BG4<1><4>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><4>:NAND2C_4 X1:X2:BG4<1><4>:N_31 X1:X2:BG4<1><4>:N_21 X1:X2:BG4<1><4>:N_33 X1:X2:BG4<1><4>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><4>:DFFC1 Clr Clk X1:X2:BG4<1><4>:N_3 X1:X2:BG4<1><4>:N_9 X1:X2:BG4<1><4>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><4>:DFFC2 Clr Clk X1:X2:BG4<1><4>:N_7 X1:X2:BG4<1><4>:N_5 X1:X2:BG4<1><4>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><4>:DFFC3 Clr Clk X1:X2:BG4<1><4>:N_1 X1:X2:BG4<1><4>:N_4 X1:X2:BG4<1><4>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><4>:DFFC4 Clr Clk X1:X2:BG4<1><4>:N_10 X1:X2:BG4<1><4>:N_11 X1:X2:BG4<1><4>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><4>:DFFC5 Clr Clk X1:X2:BG4<1><4>:N_13 X1:X2:Q0<3> X1:X2:BG4<1><4>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><2>:DFFC6 Clr Clk X1:X2:BG4<1><2>:N_15 X1:X2:BG4<1><2>:Q1 X1:X2:BG4<1><2>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><2>:DFFC7 Clr Clk X1:X2:BG4<1><2>:N_17 X1:X2:BG4<1><2>:Q2 X1:X2:BG4<1><2>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><2>:DFFC8 Clr Clk X1:X2:BG4<1><2>:N_19 X1:X2:Q3<1> X1:X2:BG4<1><2>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX10 X1:X2:BG4<1><2>:Q1 X1:X2:BG4<1><2>:N_5 X1:X2:BG4<1><2>:N_7 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX11 X1:X2:BG4<1><2>:Q2 X1:X2:BG4<1><2>:N_4 X1:X2:BG4<1><2>:N_1 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX12 X1:X2:Q3<1> X1:X2:BG4<1><2>:N_11 X1:X2:BG4<1><2>:N_10 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX13 X1:X2:BG4<1><2>:N_5 X1:X2:BG4<1><2>:N_9 X1:X2:BG4<1><2>:N_23 X1:X2:S0<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX14 X1:X2:BG4<1><2>:N_11 X1:X2:BG4<1><2>:N_4 X1:X2:BG4<1><2>:N_22 X1:X2:S0<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX15 X1:X2:BG4<1><2>:N_22 X1:X2:BG4<1><2>:N_23 L<2> X1:X2:S1<1>;
C INV A Out;
UX1:X2:BG4<1><2>:INV1 X1:X2:LD0<1> X1:X2:BG4<1><2>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX1 X1:X2:BG4<1><2>:Q1 X1:X2:Q3<0> X1:X2:BG4<1><2>:N_30 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX2 X1:X2:BG4<1><2>:Q2 X1:X2:Q0<1> X1:X2:BG4<1><2>:N_28 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX3 X1:X2:Q3<1> X1:X2:BG4<1><2>:Q1 X1:X2:BG4<1><2>:N_35 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX4 X1:X2:Q0<2> X1:X2:BG4<1><2>:Q2 X1:X2:BG4<1><2>:N_37 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX5 X1:X2:BG4<1><2>:N_30 X1:X2:Q0<1> X1:X2:BG4<1><2>:N_31 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX6 X1:X2:BG4<1><2>:N_28 X1:X2:BG4<1><2>:Q1 X1:X2:BG4<1><2>:N_26 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX7 X1:X2:BG4<1><2>:N_35 X1:X2:BG4<1><2>:Q2 X1:X2:BG4<1><2>:N_27 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX8 X1:X2:BG4<1><2>:N_37 X1:X2:Q3<1> X1:X2:BG4<1><2>:N_25 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><2>:MUX9 X1:X2:Q0<1> X1:X2:BG4<1><2>:N_9 X1:X2:BG4<1><2>:N_3 X1:X2:LDR<1>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><2>:NAND2C_1 X1:X2:BG4<1><2>:N_25 X1:X2:BG4<1><2>:N_21 X1:X2:BG4<1><2>:N_24 X1:X2:BG4<1><2>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><2>:NAND2C_2 X1:X2:BG4<1><2>:N_27 X1:X2:BG4<1><2>:N_21 X1:X2:BG4<1><2>:N_29 X1:X2:BG4<1><2>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><2>:NAND2C_3 X1:X2:BG4<1><2>:N_26 X1:X2:BG4<1><2>:N_21 X1:X2:BG4<1><2>:N_32 X1:X2:BG4<1><2>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><2>:NAND2C_4 X1:X2:BG4<1><2>:N_31 X1:X2:BG4<1><2>:N_21 X1:X2:BG4<1><2>:N_33 X1:X2:BG4<1><2>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><2>:DFFC1 Clr Clk X1:X2:BG4<1><2>:N_3 X1:X2:BG4<1><2>:N_9 X1:X2:BG4<1><2>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><2>:DFFC2 Clr Clk X1:X2:BG4<1><2>:N_7 X1:X2:BG4<1><2>:N_5 X1:X2:BG4<1><2>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><2>:DFFC3 Clr Clk X1:X2:BG4<1><2>:N_1 X1:X2:BG4<1><2>:N_4 X1:X2:BG4<1><2>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><2>:DFFC4 Clr Clk X1:X2:BG4<1><2>:N_10 X1:X2:BG4<1><2>:N_11 X1:X2:BG4<1><2>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><2>:DFFC5 Clr Clk X1:X2:BG4<1><2>:N_13 X1:X2:Q0<1> X1:X2:BG4<1><2>:N_14;
C Buf2 In Out;
UX1:X2:X3<4> LDReg X1:X2:LDR<4>;
C Buf2 In Out;
UX1:X2:X3<2> LDReg X1:X2:LDR<2>;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><3>:DFFC6 Clr Clk X1:X2:BG4<3><3>:N_15 X1:X2:BG4<3><3>:Q1 X1:X2:BG4<3><3>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><3>:DFFC7 Clr Clk X1:X2:BG4<3><3>:N_17 X1:X2:BG4<3><3>:Q2 X1:X2:BG4<3><3>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><3>:DFFC8 Clr Clk X1:X2:BG4<3><3>:N_19 X1:X2:Q3<10> X1:X2:BG4<3><3>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX10 X1:X2:BG4<3><3>:Q1 X1:X2:BG4<3><3>:N_5 X1:X2:BG4<3><3>:N_7 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX11 X1:X2:BG4<3><3>:Q2 X1:X2:BG4<3><3>:N_4 X1:X2:BG4<3><3>:N_1 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX12 X1:X2:Q3<10> X1:X2:BG4<3><3>:N_11 X1:X2:BG4<3><3>:N_10 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX13 X1:X2:BG4<3><3>:N_5 X1:X2:BG4<3><3>:N_9 X1:X2:BG4<3><3>:N_23 X1:X2:S0<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX14 X1:X2:BG4<3><3>:N_11 X1:X2:BG4<3><3>:N_4 X1:X2:BG4<3><3>:N_22 X1:X2:S0<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX15 X1:X2:BG4<3><3>:N_22 X1:X2:BG4<3><3>:N_23 L<20> X1:X2:S1<3>;
C INV A Out;
UX1:X2:BG4<3><3>:INV1 X1:X2:LD0<3> X1:X2:BG4<3><3>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX1 X1:X2:BG4<3><3>:Q1 X1:X2:Q3<9> X1:X2:BG4<3><3>:N_30 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX2 X1:X2:BG4<3><3>:Q2 X1:X2:Q0<10> X1:X2:BG4<3><3>:N_28 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX3 X1:X2:Q3<10> X1:X2:BG4<3><3>:Q1 X1:X2:BG4<3><3>:N_35 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX4 X1:X2:Q0<11> X1:X2:BG4<3><3>:Q2 X1:X2:BG4<3><3>:N_37 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX5 X1:X2:BG4<3><3>:N_30 X1:X2:Q0<10> X1:X2:BG4<3><3>:N_31 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX6 X1:X2:BG4<3><3>:N_28 X1:X2:BG4<3><3>:Q1 X1:X2:BG4<3><3>:N_26 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX7 X1:X2:BG4<3><3>:N_35 X1:X2:BG4<3><3>:Q2 X1:X2:BG4<3><3>:N_27 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX8 X1:X2:BG4<3><3>:N_37 X1:X2:Q3<10> X1:X2:BG4<3><3>:N_25 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><3>:MUX9 X1:X2:Q0<10> X1:X2:BG4<3><3>:N_9 X1:X2:BG4<3><3>:N_3 X1:X2:LDR<3>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><3>:NAND2C_1 X1:X2:BG4<3><3>:N_25 X1:X2:BG4<3><3>:N_21 X1:X2:BG4<3><3>:N_24 X1:X2:BG4<3><3>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><3>:NAND2C_2 X1:X2:BG4<3><3>:N_27 X1:X2:BG4<3><3>:N_21 X1:X2:BG4<3><3>:N_29 X1:X2:BG4<3><3>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><3>:NAND2C_3 X1:X2:BG4<3><3>:N_26 X1:X2:BG4<3><3>:N_21 X1:X2:BG4<3><3>:N_32 X1:X2:BG4<3><3>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><3>:NAND2C_4 X1:X2:BG4<3><3>:N_31 X1:X2:BG4<3><3>:N_21 X1:X2:BG4<3><3>:N_33 X1:X2:BG4<3><3>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><3>:DFFC1 Clr Clk X1:X2:BG4<3><3>:N_3 X1:X2:BG4<3><3>:N_9 X1:X2:BG4<3><3>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><3>:DFFC2 Clr Clk X1:X2:BG4<3><3>:N_7 X1:X2:BG4<3><3>:N_5 X1:X2:BG4<3><3>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><3>:DFFC3 Clr Clk X1:X2:BG4<3><3>:N_1 X1:X2:BG4<3><3>:N_4 X1:X2:BG4<3><3>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><3>:DFFC4 Clr Clk X1:X2:BG4<3><3>:N_10 X1:X2:BG4<3><3>:N_11 X1:X2:BG4<3><3>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><3>:DFFC5 Clr Clk X1:X2:BG4<3><3>:N_13 X1:X2:Q0<10> X1:X2:BG4<3><3>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><1>:DFFC6 Clr Clk X1:X2:BG4<3><1>:N_15 X1:X2:BG4<3><1>:Q1 X1:X2:BG4<3><1>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><1>:DFFC7 Clr Clk X1:X2:BG4<3><1>:N_17 X1:X2:BG4<3><1>:Q2 X1:X2:BG4<3><1>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><1>:DFFC8 Clr Clk X1:X2:BG4<3><1>:N_19 X1:X2:Q3<8> X1:X2:BG4<3><1>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX10 X1:X2:BG4<3><1>:Q1 X1:X2:BG4<3><1>:N_5 X1:X2:BG4<3><1>:N_7 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX11 X1:X2:BG4<3><1>:Q2 X1:X2:BG4<3><1>:N_4 X1:X2:BG4<3><1>:N_1 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX12 X1:X2:Q3<8> X1:X2:BG4<3><1>:N_11 X1:X2:BG4<3><1>:N_10 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX13 X1:X2:BG4<3><1>:N_5 X1:X2:BG4<3><1>:N_9 X1:X2:BG4<3><1>:N_23 X1:X2:S0<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX14 X1:X2:BG4<3><1>:N_11 X1:X2:BG4<3><1>:N_4 X1:X2:BG4<3><1>:N_22 X1:X2:S0<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX15 X1:X2:BG4<3><1>:N_22 X1:X2:BG4<3><1>:N_23 L<16> X1:X2:S1<3>;
C INV A Out;
UX1:X2:BG4<3><1>:INV1 X1:X2:LD0<3> X1:X2:BG4<3><1>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX1 X1:X2:BG4<3><1>:Q1 X1:X2:Q3<7> X1:X2:BG4<3><1>:N_30 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX2 X1:X2:BG4<3><1>:Q2 X1:X2:Q0<8> X1:X2:BG4<3><1>:N_28 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX3 X1:X2:Q3<8> X1:X2:BG4<3><1>:Q1 X1:X2:BG4<3><1>:N_35 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX4 X1:X2:Q0<9> X1:X2:BG4<3><1>:Q2 X1:X2:BG4<3><1>:N_37 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX5 X1:X2:BG4<3><1>:N_30 X1:X2:Q0<8> X1:X2:BG4<3><1>:N_31 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX6 X1:X2:BG4<3><1>:N_28 X1:X2:BG4<3><1>:Q1 X1:X2:BG4<3><1>:N_26 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX7 X1:X2:BG4<3><1>:N_35 X1:X2:BG4<3><1>:Q2 X1:X2:BG4<3><1>:N_27 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX8 X1:X2:BG4<3><1>:N_37 X1:X2:Q3<8> X1:X2:BG4<3><1>:N_25 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><1>:MUX9 X1:X2:Q0<8> X1:X2:BG4<3><1>:N_9 X1:X2:BG4<3><1>:N_3 X1:X2:LDR<3>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><1>:NAND2C_1 X1:X2:BG4<3><1>:N_25 X1:X2:BG4<3><1>:N_21 X1:X2:BG4<3><1>:N_24 X1:X2:BG4<3><1>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><1>:NAND2C_2 X1:X2:BG4<3><1>:N_27 X1:X2:BG4<3><1>:N_21 X1:X2:BG4<3><1>:N_29 X1:X2:BG4<3><1>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><1>:NAND2C_3 X1:X2:BG4<3><1>:N_26 X1:X2:BG4<3><1>:N_21 X1:X2:BG4<3><1>:N_32 X1:X2:BG4<3><1>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><1>:NAND2C_4 X1:X2:BG4<3><1>:N_31 X1:X2:BG4<3><1>:N_21 X1:X2:BG4<3><1>:N_33 X1:X2:BG4<3><1>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><1>:DFFC1 Clr Clk X1:X2:BG4<3><1>:N_3 X1:X2:BG4<3><1>:N_9 X1:X2:BG4<3><1>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><1>:DFFC2 Clr Clk X1:X2:BG4<3><1>:N_7 X1:X2:BG4<3><1>:N_5 X1:X2:BG4<3><1>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><1>:DFFC3 Clr Clk X1:X2:BG4<3><1>:N_1 X1:X2:BG4<3><1>:N_4 X1:X2:BG4<3><1>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><1>:DFFC4 Clr Clk X1:X2:BG4<3><1>:N_10 X1:X2:BG4<3><1>:N_11 X1:X2:BG4<3><1>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><1>:DFFC5 Clr Clk X1:X2:BG4<3><1>:N_13 X1:X2:Q0<8> X1:X2:BG4<3><1>:N_14;
C Buf2 In Out;
UX1:X2:X2<3> LDZero X1:X2:LD0<3>;
C Buf2 In Out;
UX1:X2:X2<1> LDZero X1:X2:LD0<1>;
C Buf2 In Out;
UX1:X2:X5<3> SC1 X1:X2:S1<3>;
C Buf2 In Out;
UX1:X2:X1<4> ROL X1:X2:RL<4>;
C Buf2 In Out;
UX1:X2:X5<1> SC1 X1:X2:S1<1>;
C Buf2 In Out;
UX1:X2:X1<2> ROL X1:X2:RL<2>;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><4>:DFFC6 Clr Clk X1:X2:BG4<2><4>:N_15 X1:X2:BG4<2><4>:Q1 X1:X2:BG4<2><4>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><4>:DFFC7 Clr Clk X1:X2:BG4<2><4>:N_17 X1:X2:BG4<2><4>:Q2 X1:X2:BG4<2><4>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><4>:DFFC8 Clr Clk X1:X2:BG4<2><4>:N_19 X1:X2:Q3<7> X1:X2:BG4<2><4>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX10 X1:X2:BG4<2><4>:Q1 X1:X2:BG4<2><4>:N_5 X1:X2:BG4<2><4>:N_7 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX11 X1:X2:BG4<2><4>:Q2 X1:X2:BG4<2><4>:N_4 X1:X2:BG4<2><4>:N_1 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX12 X1:X2:Q3<7> X1:X2:BG4<2><4>:N_11 X1:X2:BG4<2><4>:N_10 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX13 X1:X2:BG4<2><4>:N_5 X1:X2:BG4<2><4>:N_9 X1:X2:BG4<2><4>:N_23 X1:X2:S0<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX14 X1:X2:BG4<2><4>:N_11 X1:X2:BG4<2><4>:N_4 X1:X2:BG4<2><4>:N_22 X1:X2:S0<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX15 X1:X2:BG4<2><4>:N_22 X1:X2:BG4<2><4>:N_23 L<14> X1:X2:S1<2>;
C INV A Out;
UX1:X2:BG4<2><4>:INV1 X1:X2:LD0<2> X1:X2:BG4<2><4>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX1 X1:X2:BG4<2><4>:Q1 X1:X2:Q3<6> X1:X2:BG4<2><4>:N_30 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX2 X1:X2:BG4<2><4>:Q2 X1:X2:Q0<7> X1:X2:BG4<2><4>:N_28 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX3 X1:X2:Q3<7> X1:X2:BG4<2><4>:Q1 X1:X2:BG4<2><4>:N_35 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX4 X1:X2:Q0<8> X1:X2:BG4<2><4>:Q2 X1:X2:BG4<2><4>:N_37 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX5 X1:X2:BG4<2><4>:N_30 X1:X2:Q0<7> X1:X2:BG4<2><4>:N_31 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX6 X1:X2:BG4<2><4>:N_28 X1:X2:BG4<2><4>:Q1 X1:X2:BG4<2><4>:N_26 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX7 X1:X2:BG4<2><4>:N_35 X1:X2:BG4<2><4>:Q2 X1:X2:BG4<2><4>:N_27 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX8 X1:X2:BG4<2><4>:N_37 X1:X2:Q3<7> X1:X2:BG4<2><4>:N_25 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><4>:MUX9 X1:X2:Q0<7> X1:X2:BG4<2><4>:N_9 X1:X2:BG4<2><4>:N_3 X1:X2:LDR<2>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><4>:NAND2C_1 X1:X2:BG4<2><4>:N_25 X1:X2:BG4<2><4>:N_21 X1:X2:BG4<2><4>:N_24 X1:X2:BG4<2><4>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><4>:NAND2C_2 X1:X2:BG4<2><4>:N_27 X1:X2:BG4<2><4>:N_21 X1:X2:BG4<2><4>:N_29 X1:X2:BG4<2><4>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><4>:NAND2C_3 X1:X2:BG4<2><4>:N_26 X1:X2:BG4<2><4>:N_21 X1:X2:BG4<2><4>:N_32 X1:X2:BG4<2><4>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><4>:NAND2C_4 X1:X2:BG4<2><4>:N_31 X1:X2:BG4<2><4>:N_21 X1:X2:BG4<2><4>:N_33 X1:X2:BG4<2><4>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><4>:DFFC1 Clr Clk X1:X2:BG4<2><4>:N_3 X1:X2:BG4<2><4>:N_9 X1:X2:BG4<2><4>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><4>:DFFC2 Clr Clk X1:X2:BG4<2><4>:N_7 X1:X2:BG4<2><4>:N_5 X1:X2:BG4<2><4>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><4>:DFFC3 Clr Clk X1:X2:BG4<2><4>:N_1 X1:X2:BG4<2><4>:N_4 X1:X2:BG4<2><4>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><4>:DFFC4 Clr Clk X1:X2:BG4<2><4>:N_10 X1:X2:BG4<2><4>:N_11 X1:X2:BG4<2><4>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><4>:DFFC5 Clr Clk X1:X2:BG4<2><4>:N_13 X1:X2:Q0<7> X1:X2:BG4<2><4>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><2>:DFFC6 Clr Clk X1:X2:BG4<2><2>:N_15 X1:X2:BG4<2><2>:Q1 X1:X2:BG4<2><2>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><2>:DFFC7 Clr Clk X1:X2:BG4<2><2>:N_17 X1:X2:BG4<2><2>:Q2 X1:X2:BG4<2><2>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><2>:DFFC8 Clr Clk X1:X2:BG4<2><2>:N_19 X1:X2:Q3<5> X1:X2:BG4<2><2>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX10 X1:X2:BG4<2><2>:Q1 X1:X2:BG4<2><2>:N_5 X1:X2:BG4<2><2>:N_7 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX11 X1:X2:BG4<2><2>:Q2 X1:X2:BG4<2><2>:N_4 X1:X2:BG4<2><2>:N_1 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX12 X1:X2:Q3<5> X1:X2:BG4<2><2>:N_11 X1:X2:BG4<2><2>:N_10 X1:X2:LDR<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX13 X1:X2:BG4<2><2>:N_5 X1:X2:BG4<2><2>:N_9 X1:X2:BG4<2><2>:N_23 X1:X2:S0<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX14 X1:X2:BG4<2><2>:N_11 X1:X2:BG4<2><2>:N_4 X1:X2:BG4<2><2>:N_22 X1:X2:S0<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX15 X1:X2:BG4<2><2>:N_22 X1:X2:BG4<2><2>:N_23 L<10> X1:X2:S1<2>;
C INV A Out;
UX1:X2:BG4<2><2>:INV1 X1:X2:LD0<2> X1:X2:BG4<2><2>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX1 X1:X2:BG4<2><2>:Q1 X1:X2:Q3<4> X1:X2:BG4<2><2>:N_30 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX2 X1:X2:BG4<2><2>:Q2 X1:X2:Q0<5> X1:X2:BG4<2><2>:N_28 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX3 X1:X2:Q3<5> X1:X2:BG4<2><2>:Q1 X1:X2:BG4<2><2>:N_35 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX4 X1:X2:Q0<6> X1:X2:BG4<2><2>:Q2 X1:X2:BG4<2><2>:N_37 X1:X2:RL<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX5 X1:X2:BG4<2><2>:N_30 X1:X2:Q0<5> X1:X2:BG4<2><2>:N_31 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX6 X1:X2:BG4<2><2>:N_28 X1:X2:BG4<2><2>:Q1 X1:X2:BG4<2><2>:N_26 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX7 X1:X2:BG4<2><2>:N_35 X1:X2:BG4<2><2>:Q2 X1:X2:BG4<2><2>:N_27 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX8 X1:X2:BG4<2><2>:N_37 X1:X2:Q3<5> X1:X2:BG4<2><2>:N_25 X1:X2:SFT<2>;
C Mux2 A B Out Sel;
UX1:X2:BG4<2><2>:MUX9 X1:X2:Q0<5> X1:X2:BG4<2><2>:N_9 X1:X2:BG4<2><2>:N_3 X1:X2:LDR<2>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><2>:NAND2C_1 X1:X2:BG4<2><2>:N_25 X1:X2:BG4<2><2>:N_21 X1:X2:BG4<2><2>:N_24 X1:X2:BG4<2><2>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><2>:NAND2C_2 X1:X2:BG4<2><2>:N_27 X1:X2:BG4<2><2>:N_21 X1:X2:BG4<2><2>:N_29 X1:X2:BG4<2><2>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><2>:NAND2C_3 X1:X2:BG4<2><2>:N_26 X1:X2:BG4<2><2>:N_21 X1:X2:BG4<2><2>:N_32 X1:X2:BG4<2><2>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<2><2>:NAND2C_4 X1:X2:BG4<2><2>:N_31 X1:X2:BG4<2><2>:N_21 X1:X2:BG4<2><2>:N_33 X1:X2:BG4<2><2>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><2>:DFFC1 Clr Clk X1:X2:BG4<2><2>:N_3 X1:X2:BG4<2><2>:N_9 X1:X2:BG4<2><2>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><2>:DFFC2 Clr Clk X1:X2:BG4<2><2>:N_7 X1:X2:BG4<2><2>:N_5 X1:X2:BG4<2><2>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><2>:DFFC3 Clr Clk X1:X2:BG4<2><2>:N_1 X1:X2:BG4<2><2>:N_4 X1:X2:BG4<2><2>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><2>:DFFC4 Clr Clk X1:X2:BG4<2><2>:N_10 X1:X2:BG4<2><2>:N_11 X1:X2:BG4<2><2>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<2><2>:DFFC5 Clr Clk X1:X2:BG4<2><2>:N_13 X1:X2:Q0<5> X1:X2:BG4<2><2>:N_14;
C INV A Out;
UX1:X2:X8<3> X1:X2:N_1 X1:X2:SFT<3>;
C Buf2 In Out;
UX1:X2:X4<4> SC0 X1:X2:S0<4>;
C INV A Out;
UX1:X2:X8<1> X1:X2:N_1 X1:X2:SFT<1>;
C Buf2 In Out;
UX1:X2:X4<2> SC0 X1:X2:S0<2>;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><3>:DFFC6 Clr Clk X1:X2:BG4<4><3>:N_15 X1:X2:BG4<4><3>:Q1 X1:X2:BG4<4><3>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><3>:DFFC7 Clr Clk X1:X2:BG4<4><3>:N_17 X1:X2:BG4<4><3>:Q2 X1:X2:BG4<4><3>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><3>:DFFC8 Clr Clk X1:X2:BG4<4><3>:N_19 X1:X2:Q3<14> X1:X2:BG4<4><3>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX10 X1:X2:BG4<4><3>:Q1 X1:X2:BG4<4><3>:N_5 X1:X2:BG4<4><3>:N_7 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX11 X1:X2:BG4<4><3>:Q2 X1:X2:BG4<4><3>:N_4 X1:X2:BG4<4><3>:N_1 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX12 X1:X2:Q3<14> X1:X2:BG4<4><3>:N_11 X1:X2:BG4<4><3>:N_10 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX13 X1:X2:BG4<4><3>:N_5 X1:X2:BG4<4><3>:N_9 X1:X2:BG4<4><3>:N_23 X1:X2:S0<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX14 X1:X2:BG4<4><3>:N_11 X1:X2:BG4<4><3>:N_4 X1:X2:BG4<4><3>:N_22 X1:X2:S0<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX15 X1:X2:BG4<4><3>:N_22 X1:X2:BG4<4><3>:N_23 L<28> X1:X2:S1<4>;
C INV A Out;
UX1:X2:BG4<4><3>:INV1 X1:X2:LD0<4> X1:X2:BG4<4><3>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX1 X1:X2:BG4<4><3>:Q1 X1:X2:Q3<13> X1:X2:BG4<4><3>:N_30 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX2 X1:X2:BG4<4><3>:Q2 X1:X2:Q0<14> X1:X2:BG4<4><3>:N_28 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX3 X1:X2:Q3<14> X1:X2:BG4<4><3>:Q1 X1:X2:BG4<4><3>:N_35 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX4 X1:X2:Q0<15> X1:X2:BG4<4><3>:Q2 X1:X2:BG4<4><3>:N_37 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX5 X1:X2:BG4<4><3>:N_30 X1:X2:Q0<14> X1:X2:BG4<4><3>:N_31 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX6 X1:X2:BG4<4><3>:N_28 X1:X2:BG4<4><3>:Q1 X1:X2:BG4<4><3>:N_26 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX7 X1:X2:BG4<4><3>:N_35 X1:X2:BG4<4><3>:Q2 X1:X2:BG4<4><3>:N_27 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX8 X1:X2:BG4<4><3>:N_37 X1:X2:Q3<14> X1:X2:BG4<4><3>:N_25 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><3>:MUX9 X1:X2:Q0<14> X1:X2:BG4<4><3>:N_9 X1:X2:BG4<4><3>:N_3 X1:X2:LDR<4>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><3>:NAND2C_1 X1:X2:BG4<4><3>:N_25 X1:X2:BG4<4><3>:N_21 X1:X2:BG4<4><3>:N_24 X1:X2:BG4<4><3>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><3>:NAND2C_2 X1:X2:BG4<4><3>:N_27 X1:X2:BG4<4><3>:N_21 X1:X2:BG4<4><3>:N_29 X1:X2:BG4<4><3>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><3>:NAND2C_3 X1:X2:BG4<4><3>:N_26 X1:X2:BG4<4><3>:N_21 X1:X2:BG4<4><3>:N_32 X1:X2:BG4<4><3>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><3>:NAND2C_4 X1:X2:BG4<4><3>:N_31 X1:X2:BG4<4><3>:N_21 X1:X2:BG4<4><3>:N_33 X1:X2:BG4<4><3>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><3>:DFFC1 Clr Clk X1:X2:BG4<4><3>:N_3 X1:X2:BG4<4><3>:N_9 X1:X2:BG4<4><3>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><3>:DFFC2 Clr Clk X1:X2:BG4<4><3>:N_7 X1:X2:BG4<4><3>:N_5 X1:X2:BG4<4><3>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><3>:DFFC3 Clr Clk X1:X2:BG4<4><3>:N_1 X1:X2:BG4<4><3>:N_4 X1:X2:BG4<4><3>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><3>:DFFC4 Clr Clk X1:X2:BG4<4><3>:N_10 X1:X2:BG4<4><3>:N_11 X1:X2:BG4<4><3>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><3>:DFFC5 Clr Clk X1:X2:BG4<4><3>:N_13 X1:X2:Q0<14> X1:X2:BG4<4><3>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><1>:DFFC6 Clr Clk X1:X2:BG4<4><1>:N_15 X1:X2:BG4<4><1>:Q1 X1:X2:BG4<4><1>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><1>:DFFC7 Clr Clk X1:X2:BG4<4><1>:N_17 X1:X2:BG4<4><1>:Q2 X1:X2:BG4<4><1>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><1>:DFFC8 Clr Clk X1:X2:BG4<4><1>:N_19 X1:X2:Q3<12> X1:X2:BG4<4><1>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX10 X1:X2:BG4<4><1>:Q1 X1:X2:BG4<4><1>:N_5 X1:X2:BG4<4><1>:N_7 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX11 X1:X2:BG4<4><1>:Q2 X1:X2:BG4<4><1>:N_4 X1:X2:BG4<4><1>:N_1 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX12 X1:X2:Q3<12> X1:X2:BG4<4><1>:N_11 X1:X2:BG4<4><1>:N_10 X1:X2:LDR<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX13 X1:X2:BG4<4><1>:N_5 X1:X2:BG4<4><1>:N_9 X1:X2:BG4<4><1>:N_23 X1:X2:S0<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX14 X1:X2:BG4<4><1>:N_11 X1:X2:BG4<4><1>:N_4 X1:X2:BG4<4><1>:N_22 X1:X2:S0<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX15 X1:X2:BG4<4><1>:N_22 X1:X2:BG4<4><1>:N_23 L<24> X1:X2:S1<4>;
C INV A Out;
UX1:X2:BG4<4><1>:INV1 X1:X2:LD0<4> X1:X2:BG4<4><1>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX1 X1:X2:BG4<4><1>:Q1 X1:X2:Q3<11> X1:X2:BG4<4><1>:N_30 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX2 X1:X2:BG4<4><1>:Q2 X1:X2:Q0<12> X1:X2:BG4<4><1>:N_28 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX3 X1:X2:Q3<12> X1:X2:BG4<4><1>:Q1 X1:X2:BG4<4><1>:N_35 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX4 X1:X2:Q0<13> X1:X2:BG4<4><1>:Q2 X1:X2:BG4<4><1>:N_37 X1:X2:RL<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX5 X1:X2:BG4<4><1>:N_30 X1:X2:Q0<12> X1:X2:BG4<4><1>:N_31 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX6 X1:X2:BG4<4><1>:N_28 X1:X2:BG4<4><1>:Q1 X1:X2:BG4<4><1>:N_26 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX7 X1:X2:BG4<4><1>:N_35 X1:X2:BG4<4><1>:Q2 X1:X2:BG4<4><1>:N_27 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX8 X1:X2:BG4<4><1>:N_37 X1:X2:Q3<12> X1:X2:BG4<4><1>:N_25 X1:X2:SFT<4>;
C Mux2 A B Out Sel;
UX1:X2:BG4<4><1>:MUX9 X1:X2:Q0<12> X1:X2:BG4<4><1>:N_9 X1:X2:BG4<4><1>:N_3 X1:X2:LDR<4>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><1>:NAND2C_1 X1:X2:BG4<4><1>:N_25 X1:X2:BG4<4><1>:N_21 X1:X2:BG4<4><1>:N_24 X1:X2:BG4<4><1>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><1>:NAND2C_2 X1:X2:BG4<4><1>:N_27 X1:X2:BG4<4><1>:N_21 X1:X2:BG4<4><1>:N_29 X1:X2:BG4<4><1>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><1>:NAND2C_3 X1:X2:BG4<4><1>:N_26 X1:X2:BG4<4><1>:N_21 X1:X2:BG4<4><1>:N_32 X1:X2:BG4<4><1>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<4><1>:NAND2C_4 X1:X2:BG4<4><1>:N_31 X1:X2:BG4<4><1>:N_21 X1:X2:BG4<4><1>:N_33 X1:X2:BG4<4><1>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><1>:DFFC1 Clr Clk X1:X2:BG4<4><1>:N_3 X1:X2:BG4<4><1>:N_9 X1:X2:BG4<4><1>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><1>:DFFC2 Clr Clk X1:X2:BG4<4><1>:N_7 X1:X2:BG4<4><1>:N_5 X1:X2:BG4<4><1>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><1>:DFFC3 Clr Clk X1:X2:BG4<4><1>:N_1 X1:X2:BG4<4><1>:N_4 X1:X2:BG4<4><1>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><1>:DFFC4 Clr Clk X1:X2:BG4<4><1>:N_10 X1:X2:BG4<4><1>:N_11 X1:X2:BG4<4><1>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<4><1>:DFFC5 Clr Clk X1:X2:BG4<4><1>:N_13 X1:X2:Q0<12> X1:X2:BG4<4><1>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><3>:DFFC6 Clr Clk X1:X2:BG4<1><3>:N_15 X1:X2:BG4<1><3>:Q1 X1:X2:BG4<1><3>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><3>:DFFC7 Clr Clk X1:X2:BG4<1><3>:N_17 X1:X2:BG4<1><3>:Q2 X1:X2:BG4<1><3>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><3>:DFFC8 Clr Clk X1:X2:BG4<1><3>:N_19 X1:X2:Q3<2> X1:X2:BG4<1><3>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX10 X1:X2:BG4<1><3>:Q1 X1:X2:BG4<1><3>:N_5 X1:X2:BG4<1><3>:N_7 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX11 X1:X2:BG4<1><3>:Q2 X1:X2:BG4<1><3>:N_4 X1:X2:BG4<1><3>:N_1 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX12 X1:X2:Q3<2> X1:X2:BG4<1><3>:N_11 X1:X2:BG4<1><3>:N_10 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX13 X1:X2:BG4<1><3>:N_5 X1:X2:BG4<1><3>:N_9 X1:X2:BG4<1><3>:N_23 X1:X2:S0<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX14 X1:X2:BG4<1><3>:N_11 X1:X2:BG4<1><3>:N_4 X1:X2:BG4<1><3>:N_22 X1:X2:S0<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX15 X1:X2:BG4<1><3>:N_22 X1:X2:BG4<1><3>:N_23 L<4> X1:X2:S1<1>;
C INV A Out;
UX1:X2:BG4<1><3>:INV1 X1:X2:LD0<1> X1:X2:BG4<1><3>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX1 X1:X2:BG4<1><3>:Q1 X1:X2:Q3<1> X1:X2:BG4<1><3>:N_30 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX2 X1:X2:BG4<1><3>:Q2 X1:X2:Q0<2> X1:X2:BG4<1><3>:N_28 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX3 X1:X2:Q3<2> X1:X2:BG4<1><3>:Q1 X1:X2:BG4<1><3>:N_35 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX4 X1:X2:Q0<3> X1:X2:BG4<1><3>:Q2 X1:X2:BG4<1><3>:N_37 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX5 X1:X2:BG4<1><3>:N_30 X1:X2:Q0<2> X1:X2:BG4<1><3>:N_31 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX6 X1:X2:BG4<1><3>:N_28 X1:X2:BG4<1><3>:Q1 X1:X2:BG4<1><3>:N_26 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX7 X1:X2:BG4<1><3>:N_35 X1:X2:BG4<1><3>:Q2 X1:X2:BG4<1><3>:N_27 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX8 X1:X2:BG4<1><3>:N_37 X1:X2:Q3<2> X1:X2:BG4<1><3>:N_25 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><3>:MUX9 X1:X2:Q0<2> X1:X2:BG4<1><3>:N_9 X1:X2:BG4<1><3>:N_3 X1:X2:LDR<1>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><3>:NAND2C_1 X1:X2:BG4<1><3>:N_25 X1:X2:BG4<1><3>:N_21 X1:X2:BG4<1><3>:N_24 X1:X2:BG4<1><3>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><3>:NAND2C_2 X1:X2:BG4<1><3>:N_27 X1:X2:BG4<1><3>:N_21 X1:X2:BG4<1><3>:N_29 X1:X2:BG4<1><3>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><3>:NAND2C_3 X1:X2:BG4<1><3>:N_26 X1:X2:BG4<1><3>:N_21 X1:X2:BG4<1><3>:N_32 X1:X2:BG4<1><3>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><3>:NAND2C_4 X1:X2:BG4<1><3>:N_31 X1:X2:BG4<1><3>:N_21 X1:X2:BG4<1><3>:N_33 X1:X2:BG4<1><3>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><3>:DFFC1 Clr Clk X1:X2:BG4<1><3>:N_3 X1:X2:BG4<1><3>:N_9 X1:X2:BG4<1><3>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><3>:DFFC2 Clr Clk X1:X2:BG4<1><3>:N_7 X1:X2:BG4<1><3>:N_5 X1:X2:BG4<1><3>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><3>:DFFC3 Clr Clk X1:X2:BG4<1><3>:N_1 X1:X2:BG4<1><3>:N_4 X1:X2:BG4<1><3>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><3>:DFFC4 Clr Clk X1:X2:BG4<1><3>:N_10 X1:X2:BG4<1><3>:N_11 X1:X2:BG4<1><3>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><3>:DFFC5 Clr Clk X1:X2:BG4<1><3>:N_13 X1:X2:Q0<2> X1:X2:BG4<1><3>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><1>:DFFC6 Clr Clk X1:X2:BG4<1><1>:N_15 X1:X2:BG4<1><1>:Q1 X1:X2:BG4<1><1>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><1>:DFFC7 Clr Clk X1:X2:BG4<1><1>:N_17 X1:X2:BG4<1><1>:Q2 X1:X2:BG4<1><1>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><1>:DFFC8 Clr Clk X1:X2:BG4<1><1>:N_19 X1:X2:Q3<0> X1:X2:BG4<1><1>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX10 X1:X2:BG4<1><1>:Q1 X1:X2:BG4<1><1>:N_5 X1:X2:BG4<1><1>:N_7 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX11 X1:X2:BG4<1><1>:Q2 X1:X2:BG4<1><1>:N_4 X1:X2:BG4<1><1>:N_1 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX12 X1:X2:Q3<0> X1:X2:BG4<1><1>:N_11 X1:X2:BG4<1><1>:N_10 X1:X2:LDR<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX13 X1:X2:BG4<1><1>:N_5 X1:X2:BG4<1><1>:N_9 X1:X2:BG4<1><1>:N_23 X1:X2:S0<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX14 X1:X2:BG4<1><1>:N_11 X1:X2:BG4<1><1>:N_4 X1:X2:BG4<1><1>:N_22 X1:X2:S0<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX15 X1:X2:BG4<1><1>:N_22 X1:X2:BG4<1><1>:N_23 L<0> X1:X2:S1<1>;
C INV A Out;
UX1:X2:BG4<1><1>:INV1 X1:X2:LD0<1> X1:X2:BG4<1><1>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX1 X1:X2:BG4<1><1>:Q1 X1:X2:Q3<15> X1:X2:BG4<1><1>:N_30 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX2 X1:X2:BG4<1><1>:Q2 X1:X2:Q0<0> X1:X2:BG4<1><1>:N_28 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX3 X1:X2:Q3<0> X1:X2:BG4<1><1>:Q1 X1:X2:BG4<1><1>:N_35 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX4 X1:X2:Q0<1> X1:X2:BG4<1><1>:Q2 X1:X2:BG4<1><1>:N_37 X1:X2:RL<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX5 X1:X2:BG4<1><1>:N_30 X1:X2:Q0<0> X1:X2:BG4<1><1>:N_31 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX6 X1:X2:BG4<1><1>:N_28 X1:X2:BG4<1><1>:Q1 X1:X2:BG4<1><1>:N_26 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX7 X1:X2:BG4<1><1>:N_35 X1:X2:BG4<1><1>:Q2 X1:X2:BG4<1><1>:N_27 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX8 X1:X2:BG4<1><1>:N_37 X1:X2:Q3<0> X1:X2:BG4<1><1>:N_25 X1:X2:SFT<1>;
C Mux2 A B Out Sel;
UX1:X2:BG4<1><1>:MUX9 X1:X2:Q0<0> X1:X2:BG4<1><1>:N_9 X1:X2:BG4<1><1>:N_3 X1:X2:LDR<1>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><1>:NAND2C_1 X1:X2:BG4<1><1>:N_25 X1:X2:BG4<1><1>:N_21 X1:X2:BG4<1><1>:N_24 X1:X2:BG4<1><1>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><1>:NAND2C_2 X1:X2:BG4<1><1>:N_27 X1:X2:BG4<1><1>:N_21 X1:X2:BG4<1><1>:N_29 X1:X2:BG4<1><1>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><1>:NAND2C_3 X1:X2:BG4<1><1>:N_26 X1:X2:BG4<1><1>:N_21 X1:X2:BG4<1><1>:N_32 X1:X2:BG4<1><1>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<1><1>:NAND2C_4 X1:X2:BG4<1><1>:N_31 X1:X2:BG4<1><1>:N_21 X1:X2:BG4<1><1>:N_33 X1:X2:BG4<1><1>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><1>:DFFC1 Clr Clk X1:X2:BG4<1><1>:N_3 X1:X2:BG4<1><1>:N_9 X1:X2:BG4<1><1>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><1>:DFFC2 Clr Clk X1:X2:BG4<1><1>:N_7 X1:X2:BG4<1><1>:N_5 X1:X2:BG4<1><1>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><1>:DFFC3 Clr Clk X1:X2:BG4<1><1>:N_1 X1:X2:BG4<1><1>:N_4 X1:X2:BG4<1><1>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><1>:DFFC4 Clr Clk X1:X2:BG4<1><1>:N_10 X1:X2:BG4<1><1>:N_11 X1:X2:BG4<1><1>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<1><1>:DFFC5 Clr Clk X1:X2:BG4<1><1>:N_13 X1:X2:Q0<0> X1:X2:BG4<1><1>:N_14;
C Buf2 In Out;
UX1:X2:X3<3> LDReg X1:X2:LDR<3>;
C Buf2 In Out;
UX1:X2:X3<1> LDReg X1:X2:LDR<1>;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><4>:DFFC6 Clr Clk X1:X2:BG4<3><4>:N_15 X1:X2:BG4<3><4>:Q1 X1:X2:BG4<3><4>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><4>:DFFC7 Clr Clk X1:X2:BG4<3><4>:N_17 X1:X2:BG4<3><4>:Q2 X1:X2:BG4<3><4>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><4>:DFFC8 Clr Clk X1:X2:BG4<3><4>:N_19 X1:X2:Q3<11> X1:X2:BG4<3><4>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX10 X1:X2:BG4<3><4>:Q1 X1:X2:BG4<3><4>:N_5 X1:X2:BG4<3><4>:N_7 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX11 X1:X2:BG4<3><4>:Q2 X1:X2:BG4<3><4>:N_4 X1:X2:BG4<3><4>:N_1 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX12 X1:X2:Q3<11> X1:X2:BG4<3><4>:N_11 X1:X2:BG4<3><4>:N_10 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX13 X1:X2:BG4<3><4>:N_5 X1:X2:BG4<3><4>:N_9 X1:X2:BG4<3><4>:N_23 X1:X2:S0<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX14 X1:X2:BG4<3><4>:N_11 X1:X2:BG4<3><4>:N_4 X1:X2:BG4<3><4>:N_22 X1:X2:S0<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX15 X1:X2:BG4<3><4>:N_22 X1:X2:BG4<3><4>:N_23 L<22> X1:X2:S1<3>;
C INV A Out;
UX1:X2:BG4<3><4>:INV1 X1:X2:LD0<3> X1:X2:BG4<3><4>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX1 X1:X2:BG4<3><4>:Q1 X1:X2:Q3<10> X1:X2:BG4<3><4>:N_30 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX2 X1:X2:BG4<3><4>:Q2 X1:X2:Q0<11> X1:X2:BG4<3><4>:N_28 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX3 X1:X2:Q3<11> X1:X2:BG4<3><4>:Q1 X1:X2:BG4<3><4>:N_35 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX4 X1:X2:Q0<12> X1:X2:BG4<3><4>:Q2 X1:X2:BG4<3><4>:N_37 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX5 X1:X2:BG4<3><4>:N_30 X1:X2:Q0<11> X1:X2:BG4<3><4>:N_31 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX6 X1:X2:BG4<3><4>:N_28 X1:X2:BG4<3><4>:Q1 X1:X2:BG4<3><4>:N_26 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX7 X1:X2:BG4<3><4>:N_35 X1:X2:BG4<3><4>:Q2 X1:X2:BG4<3><4>:N_27 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX8 X1:X2:BG4<3><4>:N_37 X1:X2:Q3<11> X1:X2:BG4<3><4>:N_25 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><4>:MUX9 X1:X2:Q0<11> X1:X2:BG4<3><4>:N_9 X1:X2:BG4<3><4>:N_3 X1:X2:LDR<3>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><4>:NAND2C_1 X1:X2:BG4<3><4>:N_25 X1:X2:BG4<3><4>:N_21 X1:X2:BG4<3><4>:N_24 X1:X2:BG4<3><4>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><4>:NAND2C_2 X1:X2:BG4<3><4>:N_27 X1:X2:BG4<3><4>:N_21 X1:X2:BG4<3><4>:N_29 X1:X2:BG4<3><4>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><4>:NAND2C_3 X1:X2:BG4<3><4>:N_26 X1:X2:BG4<3><4>:N_21 X1:X2:BG4<3><4>:N_32 X1:X2:BG4<3><4>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><4>:NAND2C_4 X1:X2:BG4<3><4>:N_31 X1:X2:BG4<3><4>:N_21 X1:X2:BG4<3><4>:N_33 X1:X2:BG4<3><4>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><4>:DFFC1 Clr Clk X1:X2:BG4<3><4>:N_3 X1:X2:BG4<3><4>:N_9 X1:X2:BG4<3><4>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><4>:DFFC2 Clr Clk X1:X2:BG4<3><4>:N_7 X1:X2:BG4<3><4>:N_5 X1:X2:BG4<3><4>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><4>:DFFC3 Clr Clk X1:X2:BG4<3><4>:N_1 X1:X2:BG4<3><4>:N_4 X1:X2:BG4<3><4>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><4>:DFFC4 Clr Clk X1:X2:BG4<3><4>:N_10 X1:X2:BG4<3><4>:N_11 X1:X2:BG4<3><4>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><4>:DFFC5 Clr Clk X1:X2:BG4<3><4>:N_13 X1:X2:Q0<11> X1:X2:BG4<3><4>:N_14;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><2>:DFFC6 Clr Clk X1:X2:BG4<3><2>:N_15 X1:X2:BG4<3><2>:Q1 X1:X2:BG4<3><2>:N_16;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><2>:DFFC7 Clr Clk X1:X2:BG4<3><2>:N_17 X1:X2:BG4<3><2>:Q2 X1:X2:BG4<3><2>:N_18;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><2>:DFFC8 Clr Clk X1:X2:BG4<3><2>:N_19 X1:X2:Q3<9> X1:X2:BG4<3><2>:N_20;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX10 X1:X2:BG4<3><2>:Q1 X1:X2:BG4<3><2>:N_5 X1:X2:BG4<3><2>:N_7 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX11 X1:X2:BG4<3><2>:Q2 X1:X2:BG4<3><2>:N_4 X1:X2:BG4<3><2>:N_1 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX12 X1:X2:Q3<9> X1:X2:BG4<3><2>:N_11 X1:X2:BG4<3><2>:N_10 X1:X2:LDR<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX13 X1:X2:BG4<3><2>:N_5 X1:X2:BG4<3><2>:N_9 X1:X2:BG4<3><2>:N_23 X1:X2:S0<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX14 X1:X2:BG4<3><2>:N_11 X1:X2:BG4<3><2>:N_4 X1:X2:BG4<3><2>:N_22 X1:X2:S0<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX15 X1:X2:BG4<3><2>:N_22 X1:X2:BG4<3><2>:N_23 L<18> X1:X2:S1<3>;
C INV A Out;
UX1:X2:BG4<3><2>:INV1 X1:X2:LD0<3> X1:X2:BG4<3><2>:N_21;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX1 X1:X2:BG4<3><2>:Q1 X1:X2:Q3<8> X1:X2:BG4<3><2>:N_30 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX2 X1:X2:BG4<3><2>:Q2 X1:X2:Q0<9> X1:X2:BG4<3><2>:N_28 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX3 X1:X2:Q3<9> X1:X2:BG4<3><2>:Q1 X1:X2:BG4<3><2>:N_35 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX4 X1:X2:Q0<10> X1:X2:BG4<3><2>:Q2 X1:X2:BG4<3><2>:N_37 X1:X2:RL<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX5 X1:X2:BG4<3><2>:N_30 X1:X2:Q0<9> X1:X2:BG4<3><2>:N_31 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX6 X1:X2:BG4<3><2>:N_28 X1:X2:BG4<3><2>:Q1 X1:X2:BG4<3><2>:N_26 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX7 X1:X2:BG4<3><2>:N_35 X1:X2:BG4<3><2>:Q2 X1:X2:BG4<3><2>:N_27 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX8 X1:X2:BG4<3><2>:N_37 X1:X2:Q3<9> X1:X2:BG4<3><2>:N_25 X1:X2:SFT<3>;
C Mux2 A B Out Sel;
UX1:X2:BG4<3><2>:MUX9 X1:X2:Q0<9> X1:X2:BG4<3><2>:N_9 X1:X2:BG4<3><2>:N_3 X1:X2:LDR<3>;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><2>:NAND2C_1 X1:X2:BG4<3><2>:N_25 X1:X2:BG4<3><2>:N_21 X1:X2:BG4<3><2>:N_24 X1:X2:BG4<3><2>:N_19;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><2>:NAND2C_2 X1:X2:BG4<3><2>:N_27 X1:X2:BG4<3><2>:N_21 X1:X2:BG4<3><2>:N_29 X1:X2:BG4<3><2>:N_17;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><2>:NAND2C_3 X1:X2:BG4<3><2>:N_26 X1:X2:BG4<3><2>:N_21 X1:X2:BG4<3><2>:N_32 X1:X2:BG4<3><2>:N_15;
C NAND2C A B Out1 Out2;
UX1:X2:BG4<3><2>:NAND2C_4 X1:X2:BG4<3><2>:N_31 X1:X2:BG4<3><2>:N_21 X1:X2:BG4<3><2>:N_33 X1:X2:BG4<3><2>:N_13;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><2>:DFFC1 Clr Clk X1:X2:BG4<3><2>:N_3 X1:X2:BG4<3><2>:N_9 X1:X2:BG4<3><2>:N_2;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><2>:DFFC2 Clr Clk X1:X2:BG4<3><2>:N_7 X1:X2:BG4<3><2>:N_5 X1:X2:BG4<3><2>:N_6;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><2>:DFFC3 Clr Clk X1:X2:BG4<3><2>:N_1 X1:X2:BG4<3><2>:N_4 X1:X2:BG4<3><2>:N_8;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><2>:DFFC4 Clr Clk X1:X2:BG4<3><2>:N_10 X1:X2:BG4<3><2>:N_11 X1:X2:BG4<3><2>:N_12;
C DFFC ClB Clk Data Q QB;
UX1:X2:BG4<3><2>:DFFC5 Clr Clk X1:X2:BG4<3><2>:N_13 X1:X2:Q0<9> X1:X2:BG4<3><2>:N_14;
CP PadIn DataIn DataInB DataInUnBuf PAD;
UX3<1> ROL N_11 N_17 PAD_L1;
CP PadIn DataIn DataInB DataInUnBuf PAD;
UX3<5> LDZero N_15 N_21 PAD_L5;
CP PadOut DataOut PAD;
UX2<23> L<23> PAD_B9;
CP PadOut DataOut PAD;
UX2<27> L<27> PAD_B5;
CP PadGnd PAD;
UXgnd PAD_R8;
CP PadInGlobalLeft DataIn DataInB DataInUnBuf PAD;
UX9 Clk N_9 N_10 PAD_L8;
CP PadOut DataOut PAD;
UX2<3> L<3> PAD_T8;
CP PadOut DataOut PAD;
UX2<7> L<7> PAD_T4;
CP PadOut DataOut PAD;
UX2<11> L<11> PAD_R12;
CP PadOut DataOut PAD;
UX2<15> L<15> PAD_R7;
CP PadVdd PAD;
UXvdd PAD_L6;
CP PadOut DataOut PAD;
UX2<19> L<19> PAD_R2;
CP PadIn DataIn DataInB DataInUnBuf PAD;
UX3<2> Green N_12 N_18 PAD_L2;
CP PadOut DataOut PAD;
UX2<20> L<20> PAD_R3;
CP PadIn DataIn DataInB DataInUnBuf PAD;
UX3<6> LDReg N_16 N_22 PAD_L7;
CP PadOut DataOut PAD;
UX2<24> L<24> PAD_B8;
CP PadOut DataOut PAD;
UX2<28> L<28> PAD_B4;
CP PadOut DataOut PAD;
UX2<0> L<0> PAD_T11;
CP PadOut DataOut PAD;
UX2<4> L<4> PAD_T7;
CP PadOut DataOut PAD;
UX2<8> L<8> PAD_T3;
