// Generated by CIRCT firtool-1.62.0
// external module blk_mem_gen_1

module DCache(
  input          clock,
                 reset,
  input  [3:0]   io_data_ren,
  input  [31:0]  io_data_addr,
  output         io_data_valid,
  output [31:0]  io_data_rdata,
  input  [3:0]   io_data_wen,
  input  [31:0]  io_data_wdata,
  output         io_data_wresp,
  input          io_dev_wrdy,
  output [3:0]   io_dev_wen,
  output [31:0]  io_dev_waddr,
                 io_dev_wdata,
  input          io_dev_rrdy,
  output [3:0]   io_dev_ren,
  output [31:0]  io_dev_raddr,
  input          io_dev_rvalid,
  input  [127:0] io_dev_rdata
);

  wire [127:0]      _blk_mem_gen_1_7_douta;
  wire [127:0]      _blk_mem_gen_1_6_douta;
  wire [127:0]      _blk_mem_gen_1_5_douta;
  wire [127:0]      _blk_mem_gen_1_4_douta;
  wire [127:0]      _blk_mem_gen_1_3_douta;
  wire [127:0]      _blk_mem_gen_1_2_douta;
  wire [127:0]      _blk_mem_gen_1_1_douta;
  wire [127:0]      _blk_mem_gen_1_douta;
  reg               wr_resp_REG;
  wire              wr_resp = ~wr_resp_REG & io_dev_wrdy;
  wire              uncached =
    (&(io_data_addr[31:16])) & ((|io_data_ren) | (|io_data_wen));
  wire [5:0]        tagSrams_3_addra = {1'h0, io_data_addr[8:4]};
  wire [23:0]       _GEN = {1'h1, io_data_addr[31:9]};
  wire              hitVec_0 = _blk_mem_gen_1_douta[23:0] == _GEN;
  wire              hitVec_1 = _blk_mem_gen_1_1_douta[23:0] == _GEN;
  wire              hitVec_2 = _blk_mem_gen_1_2_douta[23:0] == _GEN;
  wire              hitVec_3 = _blk_mem_gen_1_3_douta[23:0] == _GEN;
  wire [1:0]        hit_i = hitVec_3 ? 2'h3 : hitVec_2 ? 2'h2 : {1'h0, hitVec_1};
  reg  [1:0]        victim_cnt_value;
  reg  [3:0]        r_state;
  reg  [3:0]        ren_r;
  reg  [1:0]        r_cnt_value;
  reg  [1:0]        r_victim;
  wire              _GEN_0 = r_state == 4'h0;
  wire              _GEN_1 = r_state == 4'h1;
  wire              _GEN_2 = r_state == 4'h2;
  wire              _GEN_3 = r_state == 4'h3;
  wire [3:0]        _GEN_4 = {hitVec_3, hitVec_2, hitVec_1, hitVec_0};
  wire              _GEN_5 = _GEN_0 | _GEN_1 | _GEN_2;
  wire              hit_r = ~_GEN_5 & _GEN_3 & (|_GEN_4);
  wire [3:0][127:0] _GEN_6 =
    {{_blk_mem_gen_1_7_douta},
     {_blk_mem_gen_1_6_douta},
     {_blk_mem_gen_1_5_douta},
     {_blk_mem_gen_1_4_douta}};
  wire [3:0][31:0]  _GEN_7 =
    {{_GEN_6[hit_i][127:96]},
     {_GEN_6[hit_i][95:64]},
     {_GEN_6[hit_i][63:32]},
     {_GEN_6[hit_i][31:0]}};
  wire              _GEN_8 = r_state == 4'h4;
  wire              _GEN_9 = r_state == 4'h5;
  wire              _GEN_10 = r_victim == 2'h0;
  wire              _GEN_11 = r_victim == 2'h1;
  wire              _GEN_12 = r_victim == 2'h2;
  wire [3:0][31:0]  _GEN_13 =
    {{io_dev_rdata[127:96]},
     {io_dev_rdata[95:64]},
     {io_dev_rdata[63:32]},
     {io_dev_rdata[31:0]}};
  wire              _GEN_14 = r_state == 4'h6;
  reg  [1:0]        REG;
  wire              _GEN_15 = (&REG) & r_cnt_value == 2'h0;
  wire [3:0][127:0] _GEN_16 =
    {{_blk_mem_gen_1_3_douta},
     {_blk_mem_gen_1_2_douta},
     {_blk_mem_gen_1_1_douta},
     {_blk_mem_gen_1_douta}};
  wire [127:0]      _line_WIRE_2 = _GEN_6[r_victim];
  wire [3:0]        _GEN_17 = {4{io_dev_wrdy}};
  wire              _GEN_18 = _GEN_0 | _GEN_1 | _GEN_2 | _GEN_3 | _GEN_8 | _GEN_9;
  wire              _GEN_19 = _GEN_18 | ~_GEN_14 | _GEN_15;
  wire              _GEN_20 = _GEN_18 | ~_GEN_14 | _GEN_15 | ~io_dev_wrdy;
  wire [31:0]       _GEN_21 =
    _GEN_20 ? 32'h0 : {_GEN_16[r_victim][22:0], io_data_addr[8:4], r_cnt_value, 2'h0};
  wire [3:0][31:0]  _GEN_22 =
    {{_line_WIRE_2[127:96]},
     {_line_WIRE_2[95:64]},
     {_line_WIRE_2[63:32]},
     {_line_WIRE_2[31:0]}};
  wire [31:0]       _GEN_23 = _GEN_20 ? 32'h0 : _GEN_22[r_cnt_value];
  wire              _GEN_24 = r_state == 4'h7;
  wire              _GEN_25 = r_state == 4'h8;
  wire              _GEN_26 = _GEN_25 & io_dev_rrdy;
  wire [3:0]        _GEN_27 = {4{_GEN_26}};
  wire              _GEN_28 = _GEN_9 | _GEN_14 | _GEN_24;
  wire              _GEN_29 = _GEN_2 | _GEN_3;
  wire [3:0]        _GEN_30 =
    _GEN_0
      ? 4'h0
      : _GEN_1
          ? (io_dev_rrdy ? ren_r : 4'h0)
          : _GEN_29 ? 4'h0 : _GEN_8 ? {4{io_dev_rrdy}} : _GEN_28 ? 4'h0 : _GEN_27;
  wire              _GEN_31 = _GEN_0 | _GEN_1;
  wire              _GEN_32 = _GEN_31 | _GEN_29 | _GEN_8 | _GEN_28;
  wire [31:0]       _io_dev_raddr_T_1 = {io_data_addr[31:4], 4'h0};
  wire [31:0]       _GEN_33 =
    _GEN_0
      ? 32'h0
      : _GEN_1
          ? (io_dev_rrdy ? io_data_addr : 32'h0)
          : _GEN_29
              ? 32'h0
              : _GEN_8
                  ? (io_dev_rrdy ? {io_data_addr[31:4], 4'h0} : 32'h0)
                  : _GEN_28 | ~_GEN_26 ? 32'h0 : _io_dev_raddr_T_1;
  wire [31:0]       _GEN_34 = _GEN_32 | ~_GEN_26 ? 32'h0 : _io_dev_raddr_T_1;
  wire              _GEN_35 = r_state == 4'h9;
  wire              _GEN_36 = _GEN_35 & io_dev_rvalid;
  wire              _GEN_37 = _GEN_14 | _GEN_24 | _GEN_25;
  wire              _GEN_38 = _GEN_0 | _GEN_1 | _GEN_2 | _GEN_3 | _GEN_8;
  wire              _GEN_39 =
    ~_GEN_38 & (_GEN_9 ? io_dev_rvalid & _GEN_10 : ~_GEN_37 & _GEN_36 & _GEN_10);
  wire              _GEN_40 =
    ~_GEN_38 & (_GEN_9 ? io_dev_rvalid & _GEN_11 : ~_GEN_37 & _GEN_36 & _GEN_11);
  wire              _GEN_41 =
    ~_GEN_38 & (_GEN_9 ? io_dev_rvalid & _GEN_12 : ~_GEN_37 & _GEN_36 & _GEN_12);
  wire              _GEN_42 =
    ~_GEN_38 & (_GEN_9 ? io_dev_rvalid & (&r_victim) : ~_GEN_37 & _GEN_36 & (&r_victim));
  reg  [3:0]        w_state;
  reg  [3:0]        wen_r;
  reg  [31:0]       wdata;
  reg  [1:0]        w_cnt_value;
  reg  [1:0]        w_victim;
  wire              _GEN_43 = w_state == 4'h0;
  wire              _GEN_44 = w_state == 4'h1;
  wire              _GEN_45 = w_state == 4'h2;
  wire              _GEN_46 = w_state == 4'h3;
  wire              _GEN_47 = (|_GEN_4) & hit_i == 2'h0;
  wire              _GEN_48 = (|_GEN_4) & hit_i == 2'h1;
  wire              _GEN_49 = (|_GEN_4) & hit_i == 2'h2;
  wire              _GEN_50 = (|_GEN_4) & (&hit_i);
  wire [104:0]      _GEN_51 = {103'h0, ~_GEN_9, 1'h1};
  wire              _GEN_52 = io_data_addr[3:2] == 2'h0;
  wire              _GEN_53 = io_data_addr[3:2] == 2'h1;
  wire              _GEN_54 = io_data_addr[3:2] == 2'h2;
  wire [127:0]      _dataSrams_dina_T =
    {(&(io_data_addr[3:2])) ? wdata : _GEN_6[hit_i][127:96],
     _GEN_54 ? wdata : _GEN_6[hit_i][95:64],
     _GEN_53 ? wdata : _GEN_6[hit_i][63:32],
     _GEN_52 ? wdata : _GEN_6[hit_i][31:0]};
  wire              _GEN_55 = _GEN_43 | _GEN_44 | _GEN_45;
  wire              hit_w = ~_GEN_55 & _GEN_46 & (|_GEN_4);
  wire              _GEN_56 = w_state == 4'h4;
  wire [3:0]        _GEN_57 = io_dev_rrdy ? 4'hF : _GEN_32 ? 4'h0 : _GEN_27;
  wire              _GEN_58 = w_state == 4'h5;
  wire              _GEN_59 = io_dev_rvalid & w_victim == 2'h0;
  wire              _GEN_60 = io_dev_rvalid & w_victim == 2'h1;
  wire              _GEN_61 = io_dev_rvalid & w_victim == 2'h2;
  wire              _GEN_62 = io_dev_rvalid & (&w_victim);
  wire [127:0]      _dataSrams_dina_T_1 =
    {(&(io_data_addr[3:2])) ? wdata : io_dev_rdata[127:96],
     _GEN_54 ? wdata : io_dev_rdata[95:64],
     _GEN_53 ? wdata : io_dev_rdata[63:32],
     _GEN_52 ? wdata : io_dev_rdata[31:0]};
  wire              _GEN_63 = w_state == 4'h6;
  reg  [1:0]        REG_1;
  wire              _GEN_64 = (&REG_1) & w_cnt_value == 2'h0;
  wire [127:0]      _line_WIRE_5 = _GEN_6[w_victim];
  wire              _GEN_65 = _GEN_45 | _GEN_46 | _GEN_56 | _GEN_58;
  wire              _GEN_66 = _GEN_65 | ~_GEN_63 | _GEN_64;
  wire [3:0][31:0]  _GEN_67 =
    {{_line_WIRE_5[127:96]},
     {_line_WIRE_5[95:64]},
     {_line_WIRE_5[63:32]},
     {_line_WIRE_5[31:0]}};
  wire              _GEN_68 = w_state == 4'h7;
  wire              _GEN_69 = w_state == 4'h8;
  wire              _GEN_70 = _GEN_63 | _GEN_68;
  wire              _GEN_71 = _GEN_43 | _GEN_44 | _GEN_45 | _GEN_46;
  wire              _GEN_72 = w_state == 4'h9;
  wire              _GEN_73 = _GEN_72 & _GEN_59;
  wire              _GEN_74 = _GEN_63 | _GEN_68 | _GEN_69;
  wire              tagSrams_0_wea =
    _GEN_55
      ? _GEN_39
      : _GEN_46
          ? _GEN_47 | _GEN_39
          : _GEN_56
              ? _GEN_39
              : _GEN_58 ? _GEN_59 | _GEN_39 : ~_GEN_74 & _GEN_73 | _GEN_39;
  wire              _GEN_75 = _GEN_72 & _GEN_60;
  wire              tagSrams_1_wea =
    _GEN_55
      ? _GEN_40
      : _GEN_46
          ? _GEN_48 | _GEN_40
          : _GEN_56
              ? _GEN_40
              : _GEN_58 ? _GEN_60 | _GEN_40 : ~_GEN_74 & _GEN_75 | _GEN_40;
  wire              _GEN_76 = _GEN_72 & _GEN_61;
  wire              tagSrams_2_wea =
    _GEN_55
      ? _GEN_41
      : _GEN_46
          ? _GEN_49 | _GEN_41
          : _GEN_56
              ? _GEN_41
              : _GEN_58 ? _GEN_61 | _GEN_41 : ~_GEN_74 & _GEN_76 | _GEN_41;
  wire              _GEN_77 = _GEN_72 & _GEN_62;
  wire              tagSrams_3_wea =
    _GEN_55
      ? _GEN_42
      : _GEN_46
          ? _GEN_50 | _GEN_42
          : _GEN_56
              ? _GEN_42
              : _GEN_58 ? _GEN_62 | _GEN_42 : ~_GEN_74 & _GEN_77 | _GEN_42;
  wire              _GEN_78 = _GEN_74 | ~_GEN_73;
  wire              _GEN_79 = _GEN_74 | ~_GEN_75;
  wire              _GEN_80 = _GEN_74 | ~_GEN_76;
  wire              _GEN_81 = _GEN_74 | ~_GEN_77;
  wire [127:0]      _dataSrams_dina_T_2 =
    {(&(io_data_addr[3:2])) ? wdata : io_dev_rdata[127:96],
     _GEN_54 ? wdata : io_dev_rdata[95:64],
     _GEN_53 ? wdata : io_dev_rdata[63:32],
     _GEN_52 ? wdata : io_dev_rdata[31:0]};
  always @(posedge clock) begin
    wr_resp_REG <= io_dev_wrdy;
    REG <= r_cnt_value;
    REG_1 <= w_cnt_value;
    if (reset) begin
      victim_cnt_value <= 2'h0;
      r_state <= 4'h0;
      ren_r <= 4'h0;
      r_cnt_value <= 2'h0;
      r_victim <= 2'h0;
      w_state <= 4'h0;
      wen_r <= 4'h0;
      wdata <= 32'h0;
      w_cnt_value <= 2'h0;
      w_victim <= 2'h0;
    end
    else begin
      automatic logic [3:0] _GEN_82;
      automatic logic [3:0] _GEN_83;
      _GEN_82 = {2'h0, ~(uncached | (|(io_data_addr[1:0]))), 1'h1};
      _GEN_83 =
        (|_GEN_4)
          ? 4'h0
          : {2'h1,
             hitVec_3
               ? _blk_mem_gen_1_3_douta[24]
               : hitVec_2
                   ? _blk_mem_gen_1_2_douta[24]
                   : hitVec_1
                       ? _blk_mem_gen_1_1_douta[24]
                       : hitVec_0 & _blk_mem_gen_1_douta[24],
             1'h0};
      victim_cnt_value <= victim_cnt_value + 2'h1;
      if (_GEN_0) begin
        if (|io_data_ren)
          r_state <= _GEN_82;
      end
      else if (_GEN_1) begin
        if (io_dev_rrdy)
          r_state <= 4'h2;
      end
      else if (_GEN_2) begin
        if (io_dev_rvalid)
          r_state <= 4'h0;
      end
      else if (_GEN_3)
        r_state <= _GEN_83;
      else if (_GEN_8) begin
        if (io_dev_rrdy)
          r_state <= 4'h5;
      end
      else if (_GEN_9) begin
        if (io_dev_rvalid)
          r_state <= 4'h0;
      end
      else if (_GEN_14) begin
        if (_GEN_15)
          r_state <= 4'h8;
        else if (io_dev_wrdy)
          r_state <= 4'h7;
      end
      else if (_GEN_24) begin
        if (wr_resp)
          r_state <= 4'h6;
      end
      else if (_GEN_25) begin
        if (io_dev_rrdy)
          r_state <= 4'h9;
      end
      else if (_GEN_36)
        r_state <= 4'h0;
      if (_GEN_0 & (|io_data_ren))
        ren_r <= io_data_ren;
      if (_GEN_20) begin
      end
      else
        r_cnt_value <= r_cnt_value + 2'h1;
      if (_GEN_5 | ~_GEN_3 | (|_GEN_4)) begin
      end
      else
        r_victim <= victim_cnt_value;
      if (_GEN_43) begin
        if (|io_data_wen)
          w_state <= _GEN_82;
      end
      else if (_GEN_44) begin
        if (io_dev_wrdy)
          w_state <= 4'h2;
      end
      else if (_GEN_45) begin
        if (wr_resp)
          w_state <= 4'h0;
      end
      else if (_GEN_46)
        w_state <= _GEN_83;
      else if (_GEN_56) begin
        if (io_dev_rrdy)
          w_state <= 4'h5;
      end
      else if (_GEN_58) begin
        if (io_dev_rvalid)
          w_state <= 4'h0;
      end
      else if (_GEN_63) begin
        if (_GEN_64)
          w_state <= 4'h8;
        else if (io_dev_wrdy)
          w_state <= 4'h7;
      end
      else if (_GEN_68) begin
        if (wr_resp)
          w_state <= 4'h6;
      end
      else if (_GEN_69) begin
        if (io_dev_rrdy)
          w_state <= 4'h9;
      end
      else if (_GEN_72 & io_dev_rvalid)
        w_state <= 4'h0;
      if (_GEN_43 & (|io_data_wen)) begin
        wen_r <= io_data_wen;
        wdata <= io_data_wdata;
      end
      if (_GEN_43 | _GEN_44 | _GEN_65 | ~_GEN_63 | _GEN_64 | ~io_dev_wrdy) begin
      end
      else
        w_cnt_value <= w_cnt_value + 2'h1;
      if (_GEN_55 | ~_GEN_46 | (|_GEN_4)) begin
      end
      else
        w_victim <= victim_cnt_value;
    end
  end // always @(posedge)
  blk_mem_gen_1 blk_mem_gen_1 (
    .clka  (clock),
    .wea   (tagSrams_0_wea),
    .addra (tagSrams_3_addra),
    .dina
      ({_GEN_55
          ? _GEN_51
          : _GEN_46
              ? (_GEN_47 ? 105'h3 : _GEN_51)
              : _GEN_56
                  ? _GEN_51
                  : _GEN_58 ? (_GEN_59 ? 105'h3 : _GEN_51) : _GEN_78 ? _GEN_51 : 105'h3,
        io_data_addr[31:9]}),
    .douta (_blk_mem_gen_1_douta)
  );
  blk_mem_gen_1 blk_mem_gen_1_1 (
    .clka  (clock),
    .wea   (tagSrams_1_wea),
    .addra (tagSrams_3_addra),
    .dina
      ({_GEN_55
          ? _GEN_51
          : _GEN_46
              ? (_GEN_48 ? 105'h3 : _GEN_51)
              : _GEN_56
                  ? _GEN_51
                  : _GEN_58 ? (_GEN_60 ? 105'h3 : _GEN_51) : _GEN_79 ? _GEN_51 : 105'h3,
        io_data_addr[31:9]}),
    .douta (_blk_mem_gen_1_1_douta)
  );
  blk_mem_gen_1 blk_mem_gen_1_2 (
    .clka  (clock),
    .wea   (tagSrams_2_wea),
    .addra (tagSrams_3_addra),
    .dina
      ({_GEN_55
          ? _GEN_51
          : _GEN_46
              ? (_GEN_49 ? 105'h3 : _GEN_51)
              : _GEN_56
                  ? _GEN_51
                  : _GEN_58 ? (_GEN_61 ? 105'h3 : _GEN_51) : _GEN_80 ? _GEN_51 : 105'h3,
        io_data_addr[31:9]}),
    .douta (_blk_mem_gen_1_2_douta)
  );
  blk_mem_gen_1 blk_mem_gen_1_3 (
    .clka  (clock),
    .wea   (tagSrams_3_wea),
    .addra (tagSrams_3_addra),
    .dina
      ({_GEN_55
          ? _GEN_51
          : _GEN_46
              ? (_GEN_50 ? 105'h3 : _GEN_51)
              : _GEN_56
                  ? _GEN_51
                  : _GEN_58 ? (_GEN_62 ? 105'h3 : _GEN_51) : _GEN_81 ? _GEN_51 : 105'h3,
        io_data_addr[31:9]}),
    .douta (_blk_mem_gen_1_3_douta)
  );
  blk_mem_gen_1 blk_mem_gen_1_4 (
    .clka  (clock),
    .wea   (tagSrams_0_wea),
    .addra (tagSrams_3_addra),
    .dina
      (_GEN_55
         ? io_dev_rdata
         : _GEN_46
             ? (_GEN_47 ? _dataSrams_dina_T : io_dev_rdata)
             : _GEN_56
                 ? io_dev_rdata
                 : _GEN_58
                     ? (_GEN_59 ? _dataSrams_dina_T_1 : io_dev_rdata)
                     : _GEN_78 ? io_dev_rdata : _dataSrams_dina_T_2),
    .douta (_blk_mem_gen_1_4_douta)
  );
  blk_mem_gen_1 blk_mem_gen_1_5 (
    .clka  (clock),
    .wea   (tagSrams_1_wea),
    .addra (tagSrams_3_addra),
    .dina
      (_GEN_55
         ? io_dev_rdata
         : _GEN_46
             ? (_GEN_48 ? _dataSrams_dina_T : io_dev_rdata)
             : _GEN_56
                 ? io_dev_rdata
                 : _GEN_58
                     ? (_GEN_60 ? _dataSrams_dina_T_1 : io_dev_rdata)
                     : _GEN_79 ? io_dev_rdata : _dataSrams_dina_T_2),
    .douta (_blk_mem_gen_1_5_douta)
  );
  blk_mem_gen_1 blk_mem_gen_1_6 (
    .clka  (clock),
    .wea   (tagSrams_2_wea),
    .addra (tagSrams_3_addra),
    .dina
      (_GEN_55
         ? io_dev_rdata
         : _GEN_46
             ? (_GEN_49 ? _dataSrams_dina_T : io_dev_rdata)
             : _GEN_56
                 ? io_dev_rdata
                 : _GEN_58
                     ? (_GEN_61 ? _dataSrams_dina_T_1 : io_dev_rdata)
                     : _GEN_80 ? io_dev_rdata : _dataSrams_dina_T_2),
    .douta (_blk_mem_gen_1_6_douta)
  );
  blk_mem_gen_1 blk_mem_gen_1_7 (
    .clka  (clock),
    .wea   (tagSrams_3_wea),
    .addra (tagSrams_3_addra),
    .dina
      (_GEN_55
         ? io_dev_rdata
         : _GEN_46
             ? (_GEN_50 ? _dataSrams_dina_T : io_dev_rdata)
             : _GEN_56
                 ? io_dev_rdata
                 : _GEN_58
                     ? (_GEN_62 ? _dataSrams_dina_T_1 : io_dev_rdata)
                     : _GEN_81 ? io_dev_rdata : _dataSrams_dina_T_2),
    .douta (_blk_mem_gen_1_7_douta)
  );
  assign io_data_valid =
    ~_GEN_31
    & (_GEN_2
         ? io_dev_rvalid
         : _GEN_3 ? (|_GEN_4) : ~_GEN_8 & (_GEN_9 | ~_GEN_37 & _GEN_35) & io_dev_rvalid);
  assign io_data_rdata =
    _GEN_31
      ? 32'h0
      : _GEN_2
          ? (io_dev_rvalid ? io_dev_rdata[31:0] : 32'h0)
          : _GEN_3
              ? ((|_GEN_4) ? _GEN_7[io_data_addr[3:2]] : 32'h0)
              : _GEN_8
                  ? 32'h0
                  : _GEN_9
                      ? (io_dev_rvalid ? _GEN_13[io_data_addr[3:2]] : 32'h0)
                      : _GEN_37 | ~_GEN_36 ? 32'h0 : io_dev_rdata[31:0];
  assign io_data_wresp =
    ~(_GEN_43 | _GEN_44)
    & (_GEN_45
         ? wr_resp
         : _GEN_46
             ? (|_GEN_4)
             : ~_GEN_56 & (_GEN_58 | ~_GEN_74 & _GEN_72) & io_dev_rvalid);
  assign io_dev_wen =
    _GEN_43
      ? (_GEN_19 ? 4'h0 : _GEN_17)
      : _GEN_44 ? (io_dev_wrdy ? wen_r : 4'h0) : _GEN_66 & _GEN_19 ? 4'h0 : _GEN_17;
  assign io_dev_waddr =
    _GEN_43
      ? _GEN_21
      : _GEN_44
          ? (io_dev_wrdy ? io_data_addr : 32'h0)
          : _GEN_66
              ? _GEN_21
              : io_dev_wrdy
                  ? {_GEN_16[w_victim][22:0], io_data_addr[8:4], w_cnt_value, 2'h0}
                  : 32'h0;
  assign io_dev_wdata =
    _GEN_43
      ? _GEN_23
      : _GEN_44
          ? (io_dev_wrdy ? wdata : 32'h0)
          : _GEN_66 ? _GEN_23 : io_dev_wrdy ? _GEN_67[w_cnt_value] : 32'h0;
  assign io_dev_ren =
    _GEN_71
      ? _GEN_30
      : _GEN_56 ? _GEN_57 : _GEN_58 ? 4'h0 : _GEN_70 | ~_GEN_69 ? _GEN_30 : _GEN_57;
  assign io_dev_raddr =
    _GEN_71
      ? _GEN_33
      : _GEN_56
          ? (io_dev_rrdy ? io_data_addr : _GEN_34)
          : _GEN_58 | _GEN_70 | ~_GEN_69
              ? _GEN_33
              : io_dev_rrdy ? {io_data_addr[31:4], 4'h0} : _GEN_34;
endmodule

