41 2 0
38 1
8 253 396 302 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 676 396 725 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 94 10 0 \NUL
Davila, Alex
22 12 54 71 34 0 \NUL
hdavilac
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 722 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 299 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
22 309 41 382 21 0 \NUL
Comments
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 94 10 0 \NUL
Davila, Alex
22 12 54 71 34 0 \NUL
hdavilac
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 16 150 143 130 0 \NUL
Registers 0, 1, 2, 3
22 15 173 212 153 0 \NUL
Clear: resets all registers to 0
22 17 228 299 208 0 \NUL
destination register indicated by WR Addrs
22 17 248 288 228 0 \NUL
This is like the "clock" for the register file
22 15 291 318 271 0 \NUL
Write Address: Address of destination register
22 15 317 342 297 0 \NUL
Write Register Select Logic: computes logic using
22 15 334 324 314 0 \NUL
 logic gates to indicate where to send the value
22 15 375 301 355 0 \NUL
Keypad Output: Value selected from keypad
22 17 208 299 188 0 \NUL
Update: Stores the appropriate value to the
22 16 411 239 391 0 \NUL
They are register,with D flip-flops,
22 16 428 277 408 0 \NUL
they are edge triggered with a clear line
22 357 139 464 119 0 \NUL
Read Address 1
22 357 159 598 139 0 \NUL
This value is what will be rotated by 
22 370 242 477 222 0 \NUL
Read Address 2
22 370 262 651 242 0 \NUL
This value indicates by how mych to rotate
38 3
24 320 148 369 76 1 1 1
22 212 33 283 13 0 \NUL
Register 0
19 244 91 303 72 0
out_3
20 374 106 433 87 0
reg0_3
24 656 556 705 484 1 1 1
24 654 422 703 350 1 1 1
24 646 280 695 208 1 1 1
24 645 153 694 81 1 1 1
22 574 33 645 13 0 \NUL
Register 1
19 591 221 650 202 0
out_2
19 588 94 647 75 0
out_3
19 601 501 660 482 0
out_0
19 599 364 658 345 0
out_1
20 707 111 766 92 0
reg1_3
20 708 238 767 219 0
reg1_2
20 709 380 768 361 0
reg1_1
20 711 514 770 495 0
reg1_0
3 241 139 290 90 1 0
5 185 96 234 47 0
5 185 133 234 84 0
19 111 119 170 100 0
wadr_1
19 111 101 170 82 0
wadr_0
19 110 138 169 119 0
update
22 12 101 52 81 0 \NUL
Lab 2
22 12 53 94 33 0 \NUL
Davila, Alex
22 12 77 71 57 0 \NUL
hdavilac
22 12 29 150 9 0 \NUL
CSE 12, Winter 2020
15 287 103 336 54
15 614 95 663 46
3 600 144 649 95 1 0
19 479 130 538 111 0
wadr_1
19 479 112 538 93 0
wadr_0
19 478 149 537 130 0
update
5 546 144 595 95 0
19 109 158 168 139 0
clear
5 289 173 338 124 0
19 478 168 537 149 0
clear
5 588 183 637 134 0
3 599 271 648 222 1 0
19 481 256 540 237 0
wadr_1
19 481 238 540 219 0
wadr_0
19 480 275 539 256 0
update
5 553 271 602 222 0
19 480 294 539 275 0
clear
5 615 309 664 260 0
3 609 413 658 364 1 0
19 483 398 542 379 0
wadr_1
19 483 380 542 361 0
wadr_0
19 482 417 541 398 0
update
5 555 413 604 364 0
19 482 436 541 417 0
clear
5 608 451 657 402 0
3 610 546 659 497 1 0
19 484 531 543 512 0
wadr_1
19 484 513 543 494 0
wadr_0
19 483 550 542 531 0
update
5 556 546 605 497 0
19 483 569 542 550 0
clear
5 626 584 675 535 0
15 614 222 663 173
15 623 365 672 316
15 623 502 672 453
24 318 276 367 204 1 1 1
19 242 219 301 200 0
out_2
20 372 234 431 215 0
reg0_2
3 239 267 288 218 1 0
5 183 224 232 175 0
5 183 261 232 212 0
19 109 247 168 228 0
wadr_1
19 109 229 168 210 0
wadr_0
19 108 266 167 247 0
update
15 285 231 334 182
19 107 286 166 267 0
clear
5 287 301 336 252 0
24 318 429 367 357 1 1 1
19 242 372 301 353 0
out_1
20 372 387 431 368 0
reg0_1
3 239 420 288 371 1 0
5 183 377 232 328 0
5 183 414 232 365 0
19 109 400 168 381 0
wadr_1
19 109 382 168 363 0
wadr_0
19 108 419 167 400 0
update
15 285 384 334 335
19 107 439 166 420 0
clear
5 287 454 336 405 0
24 318 570 367 498 1 1 1
19 242 513 301 494 0
out_0
20 372 528 431 509 0
reg0_0
3 239 561 288 512 1 0
5 183 518 232 469 0
5 183 555 232 506 0
19 109 541 168 522 0
wadr_1
19 109 523 168 504 0
wadr_0
19 108 560 167 541 0
update
15 285 525 334 476
19 107 580 166 561 0
clear
5 287 595 336 546 0
1 300 81 321 96
1 366 96 375 96
1 644 84 646 101
1 647 211 647 228
1 655 354 655 370
1 657 491 657 504
1 691 101 708 101
1 692 228 709 228
1 700 370 710 370
1 702 504 712 504
1 167 91 186 71
1 167 109 186 108
1 231 71 242 100
1 231 108 242 114
1 166 128 242 128
1 534 139 601 133
1 535 102 601 105
1 592 119 601 119
1 547 119 535 120
1 333 78 334 78
1 287 114 321 114
1 290 148 165 148
1 335 148 334 144
1 659 83 660 70
1 646 119 646 119
1 534 158 589 158
1 659 149 634 158
1 536 265 600 260
1 537 228 600 232
1 599 246 600 246
1 554 246 537 246
1 536 284 616 284
1 538 407 610 402
1 539 370 610 374
1 601 388 610 388
1 556 388 539 388
1 538 426 609 426
1 539 540 611 535
1 540 503 611 507
1 602 521 611 521
1 557 521 540 521
1 539 559 627 559
1 645 246 647 246
1 661 284 660 276
1 655 388 655 388
1 654 426 668 418
1 656 521 657 522
1 672 559 670 552
1 660 197 660 210
1 669 340 668 352
1 669 477 670 486
1 298 209 319 224
1 364 224 373 224
1 165 219 184 199
1 165 237 184 236
1 229 199 240 228
1 229 236 240 242
1 164 256 240 256
1 331 206 332 206
1 285 242 319 242
1 288 276 163 276
1 333 276 332 272
1 298 362 319 377
1 364 377 373 377
1 165 372 184 352
1 165 390 184 389
1 229 352 240 381
1 229 389 240 395
1 164 409 240 409
1 331 359 332 359
1 285 395 319 395
1 288 429 163 429
1 333 429 332 425
1 298 503 319 518
1 364 518 373 518
1 165 513 184 493
1 165 531 184 530
1 229 493 240 522
1 229 530 240 536
1 164 550 240 550
1 331 500 332 500
1 285 536 319 536
1 288 570 163 570
1 333 570 332 566
38 4
24 288 162 337 90 1 1 1
22 201 40 272 20 0 \NUL
Register 2
20 345 119 404 100 0
reg2_3
24 613 164 662 92 1 1 1
22 568 39 639 19 0 \NUL
Register 3
19 539 103 598 84 0
out_3
20 672 122 731 103 0
reg3_3
3 565 155 614 106 1 0
19 459 140 518 121 0
wadr_1
19 459 122 518 103 0
wadr_0
19 459 160 518 141 0
update
19 106 168 165 149 0
clear
19 460 179 519 160 0
clear
22 13 99 53 79 0 \NUL
Lab 2
22 13 51 95 31 0 \NUL
Davila, Alex
22 13 75 72 55 0 \NUL
hdavilac
22 12 27 150 7 0 \NUL
CSE 12, Winter 2020
5 251 183 300 134 0
5 535 194 584 145 0
15 582 119 631 70
15 251 96 300 47
19 226 95 285 76 0
out_3
3 215 153 264 104 1 0
5 170 111 219 62 0
19 106 131 165 112 0
wadr_1
19 105 113 164 94 0
wadr_0
19 106 149 165 130 0
update
24 289 297 338 225 1 1 1
20 346 254 405 235 0
reg2_2
19 107 303 166 284 0
clear
5 252 318 301 269 0
15 252 231 301 182
19 227 230 286 211 0
out_2
3 216 288 265 239 1 0
5 171 246 220 197 0
19 107 266 166 247 0
wadr_1
19 106 248 165 229 0
wadr_0
19 107 284 166 265 0
update
24 291 431 340 359 1 1 1
20 348 388 407 369 0
reg2_1
19 109 437 168 418 0
clear
5 254 452 303 403 0
15 254 365 303 316
19 230 364 289 345 0
out_1
3 218 422 267 373 1 0
5 173 380 222 331 0
19 109 400 168 381 0
wadr_1
19 108 382 167 363 0
wadr_0
19 109 418 168 399 0
update
24 293 569 342 497 1 1 1
20 350 526 409 507 0
reg2_0
19 111 575 170 556 0
clear
5 256 590 305 541 0
15 256 503 305 454
19 231 502 290 483 0
out_0
3 220 560 269 511 1 0
5 175 518 224 469 0
19 111 538 170 519 0
wadr_1
19 110 520 169 501 0
wadr_0
19 111 556 170 537 0
update
24 616 288 665 216 1 1 1
19 542 227 601 208 0
out_2
20 675 246 734 227 0
reg3_2
3 568 279 617 230 1 0
19 462 264 521 245 0
wadr_1
19 462 246 521 227 0
wadr_0
19 462 284 521 265 0
update
19 463 303 522 284 0
clear
5 538 318 587 269 0
15 585 243 634 194
24 614 422 663 350 1 1 1
19 540 361 599 342 0
out_1
20 673 380 732 361 0
reg3_1
3 566 413 615 364 1 0
19 460 398 519 379 0
wadr_1
19 460 380 519 361 0
wadr_0
19 460 418 519 399 0
update
19 461 437 520 418 0
clear
5 536 452 585 403 0
15 583 377 632 328
24 616 555 665 483 1 1 1
19 542 493 601 474 0
out_0
20 675 513 734 494 0
reg3_0
3 568 546 617 497 1 0
19 462 531 521 512 0
wadr_1
19 462 513 521 494 0
wadr_0
19 462 551 521 532 0
update
19 463 570 522 551 0
clear
5 538 585 587 536 0
15 585 510 634 461
1 346 109 334 110
1 595 93 614 112
1 659 112 673 112
1 515 150 566 144
1 515 130 566 130
1 515 112 566 116
1 252 158 162 158
1 516 169 536 169
1 282 85 289 110
1 161 103 171 86
1 216 86 216 114
1 162 139 216 142
1 162 121 216 128
1 261 128 289 128
1 302 158 297 158
1 297 71 302 92
1 347 244 335 245
1 253 293 163 293
1 283 220 290 245
1 162 238 172 221
1 217 221 217 249
1 163 274 217 277
1 163 256 217 263
1 262 263 290 263
1 303 293 298 293
1 298 206 303 227
1 349 378 337 379
1 255 427 165 427
1 286 354 292 379
1 164 372 174 355
1 219 355 219 383
1 165 408 219 411
1 165 390 219 397
1 264 397 292 397
1 305 427 300 427
1 300 340 305 361
1 351 516 339 517
1 257 565 167 565
1 287 492 294 517
1 166 510 176 493
1 221 493 221 521
1 167 546 221 549
1 167 528 221 535
1 266 535 294 535
1 307 565 302 565
1 302 478 307 499
1 627 94 628 94
1 611 130 614 130
1 581 169 627 160
1 598 217 617 236
1 662 236 676 236
1 518 274 569 268
1 518 254 569 254
1 518 236 569 240
1 519 293 539 293
1 630 218 631 218
1 614 254 617 254
1 584 293 630 284
1 596 351 615 370
1 660 370 674 370
1 516 408 567 402
1 516 388 567 388
1 516 370 567 374
1 517 427 537 427
1 628 352 629 352
1 612 388 615 388
1 582 427 628 418
1 598 483 617 503
1 662 503 676 503
1 518 541 569 535
1 518 521 569 521
1 518 503 569 507
1 519 560 539 560
1 630 485 631 485
1 614 521 617 521
1 584 560 630 551
38 5
22 11 110 51 90 0 \NUL
Lab 2
22 10 60 92 40 0 \NUL
Davila, Alex
22 11 85 70 65 0 \NUL
hdavilac
31 293 375 342 290 0 1
31 300 511 349 426 0 1
19 163 253 222 234 0
reg0_2
19 167 135 226 116 0
reg0_3
19 171 523 230 504 0
reg0_0
19 164 386 223 367 0
reg0_1
19 143 233 202 214 0
reg1_2
19 144 117 203 98 0
reg1_3
19 150 503 209 484 0
reg1_0
19 143 367 202 348 0
reg1_1
19 123 213 182 194 0
reg2_2
19 127 98 186 79 0
reg2_3
19 129 482 188 463 0
reg2_0
19 124 347 183 328 0
reg2_1
19 103 194 162 175 0
reg3_2
19 107 79 166 60 0
reg3_3
19 106 463 165 444 0
reg3_0
19 104 327 163 308 0
reg3_1
31 291 255 340 170 0 1
31 286 127 335 42 0 1
19 185 154 244 135 0
adr1_1
19 202 173 261 154 0
adr1_0
19 183 273 242 254 0
adr1_1
19 202 291 261 272 0
adr1_0
19 182 406 241 387 0
adr1_1
19 205 426 264 407 0
adr1_0
19 195 542 254 523 0
adr1_1
19 218 561 277 542 0
adr1_0
14 251 448 300 399
14 241 194 290 145
14 239 315 288 266
14 251 585 300 536
20 344 91 403 72 0
in1_3
20 351 219 410 200 0
in1_2
20 349 339 408 320 0
in1_1
20 354 475 413 456 0
in1_0
31 655 374 704 289 0 1
31 662 510 711 425 0 1
19 525 252 584 233 0
reg0_2
19 529 134 588 115 0
reg0_3
19 533 522 592 503 0
reg0_0
19 526 385 585 366 0
reg0_1
19 505 232 564 213 0
reg1_2
19 506 116 565 97 0
reg1_3
19 512 502 571 483 0
reg1_0
19 505 366 564 347 0
reg1_1
19 485 212 544 193 0
reg2_2
19 489 97 548 78 0
reg2_3
19 491 481 550 462 0
reg2_0
19 486 346 545 327 0
reg2_1
19 465 193 524 174 0
reg3_2
19 469 78 528 59 0
reg3_3
19 468 462 527 443 0
reg3_0
19 466 326 525 307 0
reg3_1
31 653 254 702 169 0 1
31 648 126 697 41 0 1
19 547 153 606 134 0
adr2_1
19 564 172 623 153 0
adr2_0
19 545 272 604 253 0
adr2_1
19 564 290 623 271 0
adr2_0
19 544 405 603 386 0
adr2_1
19 567 425 626 406 0
adr2_0
19 557 541 616 522 0
adr2_1
19 580 560 639 541 0
adr2_0
14 606 446 655 397
14 603 193 652 144
14 600 310 649 261
14 613 584 662 535
20 702 90 761 71 0
in2_3
20 709 217 768 198 0
in2_2
20 711 338 770 319 0
in2_1
20 717 474 776 455 0
in2_0
22 168 36 275 16 0 \NUL
Read Address 1
22 563 35 670 15 0 \NUL
Read Address 2
22 9 36 147 16 0 \NUL
CSE 12, Winter 2020
22 296 35 541 15 0 \NUL
Addresses of source registers to ALU
1 287 69 163 69
1 287 75 183 88
1 287 81 200 107
1 287 87 223 125
1 287 111 258 163
1 287 105 241 144
1 159 184 292 197
1 292 203 179 203
1 292 209 199 223
1 292 215 219 243
1 292 233 239 263
1 292 239 258 281
1 294 317 160 317
1 294 323 180 337
1 294 329 199 357
1 294 335 220 376
1 294 353 238 396
1 294 359 261 416
1 301 453 162 453
1 301 459 185 472
1 301 465 206 493
1 301 471 227 513
1 301 489 251 532
1 301 495 274 551
1 294 371 297 423
1 287 123 287 169
1 292 251 285 290
1 301 507 297 560
1 649 68 525 68
1 649 74 545 87
1 649 80 562 106
1 649 86 585 124
1 649 110 620 162
1 649 104 603 143
1 521 183 654 196
1 654 202 541 202
1 654 208 561 222
1 654 214 581 242
1 654 232 601 262
1 654 238 620 280
1 656 316 522 316
1 656 322 542 336
1 656 328 561 356
1 656 334 582 375
1 656 352 600 395
1 656 358 623 415
1 663 452 524 452
1 663 458 547 471
1 663 464 568 492
1 663 470 589 512
1 663 488 613 531
1 663 494 636 550
1 656 370 652 421
1 649 122 649 168
1 654 250 646 285
1 663 506 659 559
1 345 81 332 81
1 352 209 337 209
1 350 329 339 329
1 355 465 346 465
1 703 80 694 80
1 710 207 699 208
1 712 328 701 328
1 718 464 708 464
38 6
22 9 103 49 83 0 \NUL
Lab 2
22 9 55 91 35 0 \NUL
Davila, Alex
22 9 79 68 59 0 \NUL
hdavilac
22 9 31 147 11 0 \NUL
CSE 12, Winter 2020
19 258 102 317 83 0
in1_3
19 283 66 342 47 0
in1_1
19 291 47 350 28 0
in1_0
19 271 84 330 65 0
in1_2
19 245 121 304 102 0
in2_1
19 234 140 293 121 0
in2_0
31 345 167 394 82 0 1
31 344 291 393 206 0 1
31 347 433 396 348 0 1
31 349 564 398 479 0 1
20 401 131 460 112 0
alu_3
20 401 255 460 236 0
alu_2
20 403 397 462 378 0
alu_1
20 405 529 464 510 0
alu_0
19 575 107 634 88 0
alu_3
19 577 250 636 231 0
alu_2
19 576 368 635 349 0
alu_1
19 551 519 610 500 0
alu_0
19 270 227 329 208 0
in1_1
19 256 246 315 227 0
in1_2
19 283 208 342 189 0
in1_0
19 293 189 352 170 0
in1_3
19 295 335 354 316 0
in1_2
19 274 371 333 352 0
in1_0
19 261 389 320 370 0
in1_1
19 284 354 343 335 0
in1_3
19 232 496 291 477 0
in1_2
19 258 477 317 458 0
in1_1
19 207 515 266 496 0
in1_3
19 190 534 249 515 0
in1_0
19 240 265 299 246 0
in2_2
19 223 285 282 266 0
in2_0
19 251 408 310 389 0
in2_1
19 238 427 297 408 0
in2_0
19 178 552 237 533 0
in2_1
19 196 572 255 553 0
in2_0
14 227 172 276 123
14 274 454 323 405
14 298 312 347 263
14 259 595 308 546
19 543 145 602 126 0
sel
31 631 200 680 115 0 2
31 632 318 681 233 0 2
31 632 464 681 379 0 2
31 632 562 681 477 0 2
20 691 164 750 145 0
out_3
20 687 281 746 262 0
out_2
20 687 428 746 409 0
out_1
20 685 526 744 507 0
out_0
19 559 126 618 107 0
kpad_3
19 563 269 622 250 0
kpad_2
19 551 386 610 367 0
kpad_1
19 534 538 593 519 0
kpad_0
14 586 220 635 171
14 587 338 636 289
14 586 485 635 436
14 587 582 636 533
19 544 287 603 268 0
sel
19 528 405 587 386 0
sel
19 514 556 573 537 0
sel
22 29 234 190 214 0 \NUL
ALU: Built out of MUXES
22 465 38 763 18 0 \NUL
Keypad Output:Result of the ALU computation
22 454 61 771 41 0 \NUL
bitwise left rotation of ALU, Input 1 by the Input 2
22 15 297 199 277 0 \NUL
ALU Input 1 and ALU Input 2
22 15 317 256 297 0 \NUL
Result of the registers addressed by
22 15 336 181 316 0 \NUL
Read Register 1 Address
22 15 353 209 333 0 \NUL
and Read Register 2 Address
1 391 121 402 121
1 390 245 402 245
1 393 387 404 387
1 395 518 406 519
1 347 37 346 109
1 339 56 346 115
1 327 74 346 121
1 314 92 346 127
1 349 179 345 233
1 339 198 345 239
1 326 217 345 245
1 312 236 345 251
1 351 325 348 375
1 340 344 348 381
1 330 361 348 387
1 317 379 348 393
1 314 467 350 506
1 288 486 350 512
1 263 505 350 518
1 246 524 350 524
1 301 111 346 145
1 290 130 346 151
1 296 255 345 269
1 279 275 345 275
1 307 398 348 411
1 294 417 348 417
1 234 542 350 542
1 252 562 350 548
1 273 147 346 163
1 344 287 345 287
1 320 429 348 429
1 305 570 350 560
1 631 97 632 154
1 633 240 633 272
1 632 358 633 418
1 607 509 633 516
1 615 116 632 160
1 619 259 633 278
1 607 376 633 424
1 590 528 633 522
1 632 195 632 196
1 633 313 633 314
1 633 460 632 460
1 633 557 633 558
1 692 154 677 154
1 688 271 678 272
1 688 418 678 418
1 686 516 678 516
1 599 135 632 184
1 633 302 600 277
1 584 395 633 448
1 570 546 633 546
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
