- 10:01 #到RKIT
- #vscode
	- ### vscode搜尋檔案
	- ctrl+p or ctrl+e
- ### ZQ Calibration
  id:: 64801fbf-3d39-4e0a-9230-fbb32c41905f
	- ZQ 指的是 Impedance-Zero Query（阻抗-零查詢）技術，用於定期校準存儲器系統中的內部阻抗
	- ZQ Calibration 是一種用於 DDR SDRAM（Double Data Rate Synchronous Dynamic Random Access Memory，雙倍頻同步動態隨機存取記憶體）中的內部校準技術。該技術通常用於調整 DDR SDRAM 控制器和 DRAM 芯片之間的匹配度，以確保正確、穩定、可靠地傳輸數據。
	- 在 DDR SDRAM 中，由于信號線路上存在各種雜訊和失真等問題，尤其是當時序更高或容量更大時，這些問題會更加明顯。因此，在實際操作中需要使用 ZQ Calibration 技術來消除這些干擾并最大限度地提高系統性能。
	- 具體而言，在 DDR SDRAM 中使用 ZQ Calibration 技術可以實現以下目的：
		- 調節阻抗：DDR 接口需要與 PCB 和其他元件相連接。通過 ZQ 校準來測量和調節阻抗值可以使得信號傳輸更加穩定。
		- 減少 Crosstalk 干擾：Crosstalk 是指相鄰線路之間出現互相干涉影響到資料傳輸品質的問題。ZQ 校準可以幫助減少 Crosstalk 的影響。
		- 提高系統性能：通過 ZQ Calibration 技術，DDR SDRAM 控制器和 DRAM 芯片之間的匹配度更加精確，從而提高數據傳輸速率、降低延遲等。
	- 需要注意的是，在進行 DDR SDRAM 系統設計時，尤其是在高端應用中，必須仔細考慮 ZQ Calibration 的影響因素以及實現方式，并且需要進行一定程度上的校驗和調試來保證正常工作。
- (Goke) YMTC X3 NAND Flash New Features Introduction (Preliminary Version) #問題集
	- AMPI的tR(L/U)和tR(M)是什麼意思？ #問題集 #已解決
		- 在第11頁
		- ans: L U M這三個是tlc一個word line的三個page
			- L是lower page
			- U是upper page
			- M是middle page
			- 依據顆粒的不同，讀取三個page的時間也會有所差異
				- 之前做agates的時候，發現toshiba bisc5的slc是L最快，M和U一樣慢
				- 而這份文件介紹的YMTC，則是L和U一樣快，M最慢
	- [[Data Burst]]是什麼？ #問題集 #已解決
		- 第9頁
		- ans:nand的data burst read是指一種特殊read的技術
		- 一般的read需要等待data完整地從cell搬到page register，才能用dma把data拉出來
		- data burst read是指nand在只搬一部份data到page register的時候，就通知controller可以做dma了
		- 所以nand會一邊搬data到page register，而controller一邊從page register做dma，兩邊同時進行
		- 這個情況下要確保不會出現因為dma太快，導致拉到nand還沒搬好的地方
	- Early Cache Release in Read是什麼？#問題集 #已解決
		- 第31頁
		- ans:Early Cache Release in Read和data burst read指的應該是同一個東西
		-
- ### CE reduction
  id:: 64803c3a-e4b0-4712-b254-d7f7544e0ef8
	- 指的是減少或降低晶片上的閃存單元數量（即容量）以實現成本和功耗優化。這種方式可以用來降低產品成本，同時保持一定程度的性能和可靠性。
	- 具體而言，在 NAND Flash 設計中，為了提高製造效率和節省成本，許多廠商會使用不同的技術方案來實現 CE reduction 目標。例如：
		- 減少晶片尺寸：通過縮小晶片大小並增加每平方毫米內的單元密度；
		- 減少位元數：通過刪除某些驅動器、記錄器等電路來減少芯片所需位元數；
		- 提高記憶體效率：采用更先進、更有效的錯誤修復碼（ECC）技術以提高容錯能力。
	- 需要注意的是，在進行 CE reduction 的過程中，必須保證 NAND Flash 芯片仍然符合相關標準和規範，并且不能影響其正常工作壽命。因此，在任何情況下都需要謹慎評估和測試新設計，以確保產品的可靠性和穩定性。
- ### On-Die Termination (ODT)
  id:: 64804729-2f34-498b-aec1-cc4eadf39cad
	- #2311 #trunk #svn25943 #DL_Flashdisk_ASIC_YMTC_X1_9050_CLIENT
		- 這邊的設定是NVDDR3，ODT enabled with Rtt of 50 Ohms
	- eric的介紹
		- 低速不需要ODT，高速才需要
		- 當NAND有好幾個die，但實際上不需要那麼多個的時候，host就不會每個die都接線
			- 但在走高速訊號(200MHz)時，這些沒接的die可能會造成訊號反射的干擾
			- 所以會需要在線路上串終端電阻來改善訊號反射的情況。
			- NVDDR2之前，終端電阻是做在PCB板上
			- NVDDR3之後就都做在IC裡面，做在IC裡面的終端電阻就叫做ODT
	- skype bing的回答：
		- On-die Termination (ODT) 是一種在高速差分信號傳輸中使用的電路設計技術，它可以將終端電阻（用於阻抗匹配）集成在半導體芯片內部，而不是在印刷電路板（PCB）上。
		- ODT 可以減少信號的反射和串擾，提高信號的完整性，並節約 IO 功耗。
		- ODT 從 DDR2 SDRAM 時代開始出現，並在 DDR3 SDRAM 中廣泛應用。
		- ODT 的阻值也可以通過寄存器設定來調整。
	- ora的回答：
		- On-Die Termination (ODT) 是一種用於記憶體介面電路中的終端技術，它可以有效地消除反射和信號干擾等問題，並提高系統性能。
		- 在現代電腦系統中，為了實現更快速、更穩定的資料傳輸，需要採用高速匯流排來連接處理器、記憶體等設備。然而，在這些高速匯流排上存在著各種信號失真和干擾現象，例如時鐘抖動、波形畸變等。這些因素會導致信號品質下降並影響系統性能。
		- ODT 技術主要是通過在晶片上添加阻抗元件來解決這些問題。具體而言，在 DDR SDRAM 等記憶體介面電路中使用 ODT 技術時，則會將一個特殊的阻抗元件（通常為 50 歐姆）集成到每個 DRAM 晶片或控制器晶片內部。此時當外部信號到達晶片引腳後，就可以直接被 ODT 終止掉從而避免產生反射與輻射雜訊。
		- 需要注意的是，在實際應用中需要根據具體情況進行配置，並且必須進行一定程度上的校驗和調試工作以確保正常工作。
- ### ODT與ZQ Calibration
	- 兩者都與阻抗有關，雖然都是針對信號完整性方面所做出的技術優化措施，但是這兩個是不同的東西
	- ODT是存在於芯片內的實際阻抗元件，阻抗值是固定的，用於匹配外部線路的阻抗，以提高信號品質並減少反射和干擾等問題
	- ZQ Calibration 則是利用各種方式來校準 DRAM 芯片中的總線阻抗值，以確保其符合規格要求，進而提升系統性能和穩定性
- ### Matrix ODT
	- Matrix ODT 是一種高端的內存控制器技術，它可以提供更高效的信號完整性和穩定性。Matrix ODT 技術是由英特爾公司開發的，並被應用於其最新的 DDR5 DRAM 控制器中。
	- 在傳統的 ODT 技術中，每個 DRAM 晶片都需要單獨設置阻抗元件來匹配外部線路阻抗。而 Matrix ODT 則通過將多個晶片內部阻抗元件相互連接成一個矩陣形式，在全系統範圍內實現更加精確、可靠地匹配外部阻抗。
	- 具體來說，Matrix ODT 針對不同類型（例如主動、被動）和延遲（例如長度、時間）等因素進行了優化設計，並使用智慧演算法以校準各種參數值。此外還可以自適應地調整電源雜波等因素對信號所造成影響，從而實現了更好的信號品質和穩定性表現。
	- 簡單來說，Matrix ODT 技術通過在 DRAM 晶片內部實現更高效的阻抗匹配，可以提供更加穩定和可靠的內存控制器性能。
- [NFC init flow](64795884-689b-4f4b-82b2-4076688c998e)