# Верификационный план (пример)

## 1 Введение

### 1.1 Назначение документа

Документ описывает план верификации блока AXI4-Lite SRAM контроллер.

Общие требования к составлению плана:

1. План определяет конкретные измеримые цели для того, что должно быть проверено;
2. План выражает точное намерение «что» будет проверяться (но не «как»);
3. План обеспечивает отслеживание именно того, что было проверено.

### 1.2 Критерии начала верификации

1. Наличие описания всех интерфейсов верхнего уровня блока;
2. Наличие описания всех программно-видимых компонентов блока;
3. Наличие описания, какую функцию(ии) выполняют блок (алгоритма работы блока).

## **2 План верификации** 

### 2.1 Входные данные

AXI4-Lite SRAM контроллер, предназначенный для преобразования операций чтения/записи по протоколу AXI4-Lite в соответствующие операции согласно интерфейсу библиотечной SRAM ugnSPS2HDhcmos8dFE.

Дизайн (DUT): <ссылка>

Документация: <ссылка>

Документация на интерфейсы: AXI4-Lite <ссылка>, интерфейс памяти <ссылка>

### 2.2 Критерии завершения верификации

1) Верификационное окружение разработано;
2) Scoreboard не зарегистрировал лишних и несоответствующих режиму транзакций;
3) Все запланированные тесты разработаны и проходят стабильно;
4) Кодовое и функциональное покрытие ≈ 100%.

### 2.3 **Планирование верификации**

#### 2.3.1 Список проверяемых характеристик

| №    | Описание характеристики                                      |
| ---- | ------------------------------------------------------------ |
| 1    | Корректные значения сигналов интерфейсов после сброса        |
| 2    | Соответствие интерфейса AXI4-Lite спецификации               |
| 3    | Соответствие интерфейса памяти спецификации                  |
| 4    | Эквивалентность записанных в память и прочитанных из нее данных |
| 5    | Корректность выполнения алгоритма round robin арбитража при одновременных запросах на чтение и запись |
| 6    | Корректность отрабатывания ситуации с outstanding (незавершенными) запросами |
| 7    | Исправление и возвращение корректных данных при внесении единичной ошибки (ECC) |
| 8    | Выставление rresp = SLVERR на шине AXI при считывании данных, в которые внесена двоичная ошибка (ECC) |

#### 2.3.2 Сценарии верификации

| №    | Сценарий                                                     |
| ---- | ------------------------------------------------------------ |
| 1    | *Цель сценария - проверка характеристики 4*.<br />Адрес и данные рандомизируются. Подается запрос на запись данных. После его завершения действия повторяются до тех пор, пока во все ячейки памяти не будут записаны данные.<br />Адрес рандомизируется. Подается запрос на чтение данных. После его завершения действия повторяются до тех пор, пока данные из всех ячеек памяти не будут считаны.<br />*Задержки между сигналами rvalid и rready, bvalid и bready рандомизируются.* |
| 2    | *Цель сценария - проверка характеристики 5.*<br />Адрес и данные рандомизируются. Одновременно подаются запросы на чтение и запись данных по одному и тому же адресу. После завершения выполнения этих двух запросов действия повторяются до тех пор, пока не обратимся ко всем ячейкам памяти. |
| 3    | *Цель сценария - проверка характеристики 6*.<br />Подается несколько запросов на запись случайных данных по разным случайным адресам без ожидания завершения этих запросов. Количество запросов равно максимальному количеству outstanding (незавершенных) транзакций, указанному в спецификации на блок. После завершения этих запросов действия повторяются до тех пор, пока во все ячейки памяти не будут записаны данные.<br />Подается несколько запросов на чтение данных по разным случайным адресам без ожидания завершения этих запросов. Количество запросов равно максимальному количеству outstanding (незавершенных) транзакций, указанному в спецификации на блок. После завершения этих запросов действия повторяются до тех пор, пока данные из всех ячеек памяти не будут считаны. |
| 4    | *Цель сценария - проверка характеристики 7*.<br />Адрес и данные рандомизируются. Подается запрос на запись данных. После его завершения в записанные данные вносится единичная ошибка (индекс бита, в который будет вноситься ошибка - рандомизируется). Подается запрос на чтение данных по тому же адресу. После завершения его выполнения действия повторяются до тех пор, пока не обратимся ко всем ячейкам памяти. |
| 5    | *Цель сценария - проверка характеристики 8*.<br />Адрес и данные рандомизируются. Подается запрос на запись данных. После завершения его выполнения в записанные данные вносится двоичная ошибка (индексы битов, в которые будут вноситься ошибки - рандомизируются). Подается запрос на чтение данных по тому же адресу. После завершения его выполнения действия повторяются до тех пор, пока не обратимся ко всем ячейкам памяти. |
| 6    | *Цель сценария - проверка характеристики 1*.<br />Повторяется сценарий № 3. В рандомный момент происходит сброс. Сценарий №3 начинает выполняться заново.<br/>Действия повторяются несколько раз. |




