<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom" xmlns:content="http://purl.org/rss/1.0/modules/content/">
  <channel>
    <title>FPGA on mozanunal.com</title>
    <link>https://mozanunal.com/tags/fpga/</link>
    <description>Recent content in FPGA on mozanunal.com</description>
    <image>
      <title>mozanunal.com</title>
      <url>https://mozanunal.com/images/papermod-cover.png</url>
      <link>https://mozanunal.com/images/papermod-cover.png</link>
    </image>
    <generator>Hugo -- 0.147.8</generator>
    <language>en</language>
    <copyright>mozanunal</copyright>
    <lastBuildDate>Sat, 02 Jun 2018 11:07:45 +0000</lastBuildDate>
    <atom:link href="https://mozanunal.com/tags/fpga/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>[TR] Veriloga Giriş</title>
      <link>https://mozanunal.com/2018/06/veriloga-giris/</link>
      <pubDate>Sat, 02 Jun 2018 11:07:45 +0000</pubDate>
      <guid>https://mozanunal.com/2018/06/veriloga-giris/</guid>
      <description>&lt;p&gt;&lt;strong&gt;Herkes Merhabalar,&lt;/strong&gt; Bugün bir &amp;ldquo;hardware description language&amp;rdquo; olan verilog
diline giriş yapmak istiyorum. Verilog sayısal dizaynda( ASIC ve FPGA )
kullanılan bir tanımlama dilidir. Verilog dilini Fpga programlamak için bir çok
projede kullandım fakat ASIC dizayn konusunda bir tecrübem yok. Fpga
programlarken öğrendiğim şeyleri farklı yazılarda paylaşmıştım. Bu yazı da o
yazılardan biri diyebiliriz. Verilog ile alakalı daha ileri düzey şeylerden
bahsedeceğim yazılar da gelecektir diye düşünüyorum.&lt;/p&gt;
&lt;p&gt;&lt;img alt=&#34;ZYBO Fpga Geliştirme Kartı&#34; loading=&#34;lazy&#34; src=&#34;https://mozanunal.com/images/1527937147117.png&#34;&gt;&lt;/p&gt;</description>
    </item>
  </channel>
</rss>
