`include "defines.v"

module if_id(
	// input wire clk,
	// input wire rst,
	input wire [31:0]  inst_i, 		//指令
	input wire [31:0]  inst_addr_i, //指令地址
	output wire[31:0]  inst_addr_o, 
	output wire[31:0]  inst_o
);

assign inst_o = inst_i;

assign inst_addr_o = inst_addr_i;

	// dff_set #(32) dff1(clk,rst,`INST_NOP,inst_i,inst_o);
	
	// dff_set #(32) dff2(clk,rst,32'b0,inst_addr_i,inst_addr_o);



endmodule

