0_0100_0001	// load  r1
0_0001_0001	// assign  r1
0_0100_0000	// load  r0
0_0001_0010	// assign  r2
1_10000000	// set 0x80
0_0110_0010	// and  r2
0_0001_0011	// assign  r3
1_00000000	// set 0
0_1011_0001	// beq  r1
1_00101001	// set 29
0_0001_0100	// assign  r4
1_01111111	// set 0x7F
0_0110_0010	// and  r2
0_0001_0101	// assign  r5
1_01000000	// set 0x40
0_0110_0101	// and  r5
0_0001_0110	// assign  r6
1_01000000	// set 0x40
0_1011_0110	// beq  r6
1_00000001	// set 1
0_0111_0101	// lsl  r5
0_0001_0101	// assign  r5
1_10000000	// set 0x80
0_0110_0001	// and  r1
0_0001_0110	// assign  r6
1_00000111	// set 7
0_1000_0110	// lsr  r6
0_0001_0110	// assign  r6
0_0000_0101	// move  r5
0_1001_0110	// orr  r6
0_0001_0101	// assign  r5
1_00000001	// set 1
0_0111_0001	// lsl  r1
1_00000001	// set 1
0_0011_0011	// sub  r3
0_0001_0011	// assign  r3
1_00010000	// set 0x10
0_0110_0001	// and  r1
0_0001_0110	// assign  r6
1_00000000	// set 0
0_1011_0110	// beq  r6
1_00010000	// set 0x10
0_1011_0110	// beq  r6
1_10000000	// set 0x80
0_1011_0011	// beq  r3
1_00000010	// set 2
0_0111_0100	// lsl  r4
0_0001_0100	// assign  r4
0_0000_0011	// move  r3
0_1001_0100	// orr  r4
0_0001_0011	// assign  r3
1_00010101	// set 15
0_0001_0111	// assign  r7
1_00010001	// set 11
0_0001_1000	// assign  r8
1_00000001	// set 1
0_1000_0001	// lsr  r1
0_0001_0001	// assign  r1
1_00000001	// set 1
0_0110_0101	// and  r5
0_0001_0110	// assign  r6
1_00000111	// set 7
0_0111_0110	// lsl  r6
0_0001_0110	// assign  r6
0_0000_0001	// move  r1
0_1001_0110	// orr  r6
0_0001_0001	// assign  r1
1_00000001	// set 1
0_1000_0101	// lsr  r5
0_0001_0101	// assign  r5
1_00000001	// set 1
0_0011_0111	// sub  r7
0_0001_0111	// assign  r7
0_0000_1000	// move  r8
0_1011_0111	// beq  r7
1_11111111	// set 0xFF
0_0110_0001	// and  r1
0_0001_0001	// assign  r1
1_00000011	// set 0x3
0_0110_0101	// and  r5
0_0001_0101	// assign  r5
0_0000_0001	// move  r1
0_0101_0011	// store  r3
0_0000_0101	// move  r5
0_0101_0010	// store  r2
1_00001000	// set 0x8
0_0110_0001	// and  r1
0_0001_0110	// assign  r6
1_00001000	// set 0x8
0_1011_0110	// beq  r6
0_1010_0000	// b  r1
1_11111000	// set 0xF8
0_1101_0001	// bge  r1
1_00001000	// set 8
0_0010_0001	// add  r1
0_0001_0001	// assign  r1
0_1010_0000	// b  r1
1_00001000	// set 0x8
0_0110_0001	// and  r1
0_0001_0110	// assign  r6
1_00001000	// set 0x8
0_1011_0110	// beq  r6
0_1010_0000	// b  r2
1_00000111	// set 0x7
0_0110_0001	// and  r1
0_0001_0110	// assign  r6
1_00000000	// set 0
0_1011_0110	// beq  r6
1_11111000	// set 0xF8
0_1101_0001	// bge  r1
1_00001000	// set 8
0_0010_0001	// add  r1
0_0001_0001	// assign  r1
1_00000001	// set 1
0_0010_0101	// add  r5
0_0001_0101	// assign  r5
0_1010_0000	// b  r1
1_00000001	// set 1
0_0010_0101	// add  r5
0_0001_0101	// assign  r5
0_1010_0000	// b  r2
1_00000001	// set 1
0_1000_0001	// lsr  r1
0_0001_0001	// assign  r1
1_00000001	// set 0x1
0_0110_0101	// and  r5
0_0001_0110	// assign  r6
1_00000111	// set 7
0_0111_0110	// lsl  r6
0_0001_0110	// assign  r6
0_0000_0001	// move  r1
0_1001_0110	// orr  r6
0_0001_0001	// assign  r1
1_00000001	// set 1
0_1000_0101	// lsr  r5
0_0001_0101	// assign  r5
1_00000001	// set 1
0_0010_0100	// add  r4
0_0001_0100	// assign  r4
1_01111111	// set 0x7F
0_0110_0001	// and  r1
0_0001_0001	// assign  r1
0_0000_0011	// move  r3
0_1011_0001	// beq  r1
0_1010_0000	// b  r1
