TimeQuest Timing Analyzer report for mp1
Sun Sep 13 16:37:38 2015
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.0%      ;
;     Processors 3-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sun Sep 13 16:37:35 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 112.66 MHz ; 112.66 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.124 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.304 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.675 ; 3.448 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.166 ; 2.985 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.290 ; 3.084 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.921 ; 2.725 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.177 ; 2.971 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.350 ; 3.120 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.522 ; 3.287 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.402 ; 3.186 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.279 ; 3.037 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.675 ; 3.448 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.451 ; 3.252 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.255 ; 3.044 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.487 ; 3.268 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.456 ; 3.205 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.331 ; 3.131 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.560 ; 3.370 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.347 ; 3.117 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.635 ; 3.377 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.390 ; -2.190 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.629 ; -2.440 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.746 ; -2.535 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.390 ; -2.190 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.639 ; -2.427 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.804 ; -2.569 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.965 ; -2.725 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.853 ; -2.632 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.732 ; -2.487 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -3.091 ; -2.844 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.878 ; -2.657 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.710 ; -2.495 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.911 ; -2.671 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.904 ; -2.650 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.786 ; -2.579 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.982 ; -2.769 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.801 ; -2.566 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.766 ; -2.536 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.125 ; 6.955 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.433 ; 6.384 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 7.125 ; 6.955 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.815 ; 6.736 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.170 ; 6.128 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.152 ; 6.004 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.136 ; 6.090 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.064 ; 6.037 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.046 ; 5.999 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.720 ; 6.627 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.742 ; 6.659 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.116 ; 5.990 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.117 ; 6.024 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.349 ; 6.234 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.126 ; 6.010 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.152 ; 6.013 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.575 ; 6.542 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.901 ; 6.876 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.901 ; 6.876 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.395 ; 6.382 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.930 ; 7.010 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.166 ; 7.092 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.355 ; 6.295 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.992 ; 5.958 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.024 ; 5.940 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.209 ; 6.122 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.301 ; 6.197 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.281 ; 6.149 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 7.166 ; 7.092 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.135 ; 5.994 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.261 ; 6.139 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.754 ; 6.692 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.705 ; 6.620 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.827 ; 6.739 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.354 ; 6.289 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.580 ; 6.541 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.926 ; 6.811 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.817 ; 6.746 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.653 ; 6.456 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.762 ; 5.688 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.133 ; 6.084 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.790 ; 6.626 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.476 ; 6.399 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.883 ; 5.840 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.846 ; 5.702 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.830 ; 5.784 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.762 ; 5.734 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.766 ; 5.718 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.386 ; 6.294 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.407 ; 6.325 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.810 ; 5.688 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.831 ; 5.741 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.033 ; 5.921 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.841 ; 5.728 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.845 ; 5.709 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.247 ; 6.212 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.967 ; 5.934 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.267 ; 6.261 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.967 ; 5.934 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.968 ; 6.004 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.714 ; 5.640 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.040 ; 5.980 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.714 ; 5.679 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.723 ; 5.640 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.899 ; 5.813 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.008 ; 5.906 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.988 ; 5.860 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.809 ; 6.736 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.830 ; 5.692 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.950 ; 5.831 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.419 ; 6.358 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.391 ; 6.307 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.486 ; 6.399 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.035 ; 5.971 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.254 ; 6.214 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.602 ; 6.490 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.498 ; 6.427 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.110 ; 5.944 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 121.54 MHz ; 121.54 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.772 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.281 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.375 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.421 ; 3.220 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.952 ; 2.786 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.071 ; 2.884 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.710 ; 2.538 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.961 ; 2.771 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.133 ; 2.941 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.283 ; 3.068 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.185 ; 3.003 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.058 ; 2.854 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.421 ; 3.220 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.195 ; 3.015 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.026 ; 2.823 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.230 ; 3.042 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.238 ; 3.018 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.115 ; 2.927 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.300 ; 3.138 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.121 ; 2.935 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.380 ; 3.150 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.258 ; -2.077 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.492 ; -2.317 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.606 ; -2.411 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.258 ; -2.077 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.501 ; -2.304 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.664 ; -2.465 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.804 ; -2.583 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.715 ; -2.525 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.589 ; -2.377 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.919 ; -2.695 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.706 ; -2.501 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.559 ; -2.350 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.736 ; -2.523 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.764 ; -2.538 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.648 ; -2.452 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.804 ; -2.617 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.654 ; -2.460 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.606 ; -2.403 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.748 ; 6.612 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.079 ; 6.025 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.748 ; 6.612 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.437 ; 6.358 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.827 ; 5.794 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.810 ; 5.688 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.809 ; 5.759 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.738 ; 5.731 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.713 ; 5.676 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.331 ; 6.244 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.352 ; 6.256 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.784 ; 5.682 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.775 ; 5.686 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.005 ; 5.897 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.796 ; 5.683 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.814 ; 5.699 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.195 ; 6.142 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.501 ; 6.461 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.501 ; 6.461 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.058 ; 6.009 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.506 ; 6.605 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.766 ; 6.660 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.015 ; 5.971 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.673 ; 5.621 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.696 ; 5.619 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.861 ; 5.810 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.955 ; 5.861 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.907 ; 5.796 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.766 ; 6.660 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.809 ; 5.691 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.929 ; 5.821 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.379 ; 6.297 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.324 ; 6.234 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.434 ; 6.358 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.022 ; 5.969 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.213 ; 6.138 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.523 ; 6.400 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.420 ; 6.338 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.278 ; 6.108 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.458 ; 5.406 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.807 ; 5.755 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.440 ; 6.310 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.127 ; 6.052 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.567 ; 5.535 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.529 ; 5.413 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.528 ; 5.480 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.461 ; 5.455 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.458 ; 5.423 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.025 ; 5.942 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.046 ; 5.954 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.503 ; 5.406 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.517 ; 5.432 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.715 ; 5.612 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.537 ; 5.430 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.532 ; 5.423 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.896 ; 5.845 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.660 ; 5.600 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.914 ; 5.895 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.660 ; 5.600 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.635 ; 5.689 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.421 ; 5.348 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.726 ; 5.683 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.421 ; 5.372 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.421 ; 5.348 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.578 ; 5.529 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.688 ; 5.598 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.642 ; 5.536 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.439 ; 6.339 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.529 ; 5.417 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.643 ; 5.541 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.073 ; 5.994 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.039 ; 5.954 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.121 ; 6.050 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.729 ; 5.679 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.915 ; 5.844 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.229 ; 6.112 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.130 ; 6.052 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.774 ; 5.646 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.376 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.189 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.391 ; 2.371 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.092 ; 2.076 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.176 ; 2.166 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 1.855 ; 1.835 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.087 ; 2.069 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.230 ; 2.217 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.307 ; 2.272 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.282 ; 2.257 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.143 ; 2.106 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.391 ; 2.371 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.207 ; 2.201 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.091 ; 2.054 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.203 ; 2.201 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.320 ; 2.277 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.193 ; 2.169 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.267 ; 2.269 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.227 ; 2.207 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.301 ; 2.288 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.548 ; -1.528 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.777 ; -1.761 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.858 ; -1.847 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.548 ; -1.528 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.773 ; -1.755 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.909 ; -1.895 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.981 ; -1.946 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.959 ; -1.934 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.823 ; -1.787 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.047 ; -2.015 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.873 ; -1.854 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.774 ; -1.738 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.868 ; -1.852 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.994 ; -1.952 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.874 ; -1.850 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.929 ; -1.918 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.907 ; -1.886 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.806 ; -1.793 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.007 ; 5.038 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.442 ; 4.468 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.007 ; 5.038 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.700 ; 4.738 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.331 ; 4.332 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.294 ; 4.248 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.294 ; 4.291 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.239 ; 4.249 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.199 ; 4.204 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.631 ; 4.665 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.657 ; 4.675 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.281 ; 4.235 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.226 ; 4.188 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.382 ; 4.355 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.286 ; 4.237 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.298 ; 4.249 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.590 ; 4.623 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.731 ; 4.746 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.731 ; 4.746 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.430 ; 4.408 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.695 ; 4.741 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.970 ; 5.015 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.419 ; 4.414 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.199 ; 4.195 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.223 ; 4.179 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.356 ; 4.332 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.428 ; 4.389 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.368 ; 4.313 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.970 ; 5.015 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.250 ; 4.210 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.359 ; 4.323 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.670 ; 4.728 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.659 ; 4.663 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.744 ; 4.758 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.468 ; 4.459 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.562 ; 4.599 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.771 ; 4.796 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.740 ; 4.757 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.534 ; 4.478 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.006 ; 3.996 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.238 ; 4.262 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.777 ; 4.805 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.467 ; 4.502 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.081 ; 4.035 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.081 ; 4.077 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.027 ; 4.036 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.006 ; 4.010 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.400 ; 4.432 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.427 ; 4.442 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.067 ; 4.022 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.033 ; 3.996 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.163 ; 4.137 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.091 ; 4.043 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.084 ; 4.036 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.363 ; 4.393 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.138 ; 4.115 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.338 ; 4.354 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.138 ; 4.115 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.128 ; 4.154 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.008 ; 3.970 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.199 ; 4.193 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.008 ; 4.003 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.013 ; 3.970 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.140 ; 4.115 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.225 ; 4.187 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.169 ; 4.115 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.724 ; 4.766 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.038 ; 3.999 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.142 ; 4.106 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.439 ; 4.494 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.446 ; 4.449 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.508 ; 4.521 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.245 ; 4.235 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.336 ; 4.371 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.551 ; 4.574 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.522 ; 4.537 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.204 ; 4.147 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.124 ; 0.189 ; N/A      ; N/A     ; 4.375               ;
;  clk             ; 1.124 ; 0.189 ; N/A      ; N/A     ; 4.375               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.675 ; 3.448 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.166 ; 2.985 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.290 ; 3.084 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.921 ; 2.725 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.177 ; 2.971 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.350 ; 3.120 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.522 ; 3.287 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.402 ; 3.186 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.279 ; 3.037 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.675 ; 3.448 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.451 ; 3.252 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.255 ; 3.044 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.487 ; 3.268 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.456 ; 3.205 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.331 ; 3.131 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.560 ; 3.370 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.347 ; 3.117 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.635 ; 3.377 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.548 ; -1.528 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.777 ; -1.761 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.858 ; -1.847 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.548 ; -1.528 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.773 ; -1.755 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.909 ; -1.895 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.981 ; -1.946 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.959 ; -1.934 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.823 ; -1.787 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.047 ; -2.015 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.873 ; -1.854 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.774 ; -1.738 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.868 ; -1.852 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.994 ; -1.952 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.874 ; -1.850 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.929 ; -1.918 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.907 ; -1.886 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.806 ; -1.793 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.125 ; 6.955 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.433 ; 6.384 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 7.125 ; 6.955 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.815 ; 6.736 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.170 ; 6.128 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.152 ; 6.004 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.136 ; 6.090 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.064 ; 6.037 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.046 ; 5.999 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.720 ; 6.627 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.742 ; 6.659 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.116 ; 5.990 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.117 ; 6.024 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.349 ; 6.234 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.126 ; 6.010 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.152 ; 6.013 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.575 ; 6.542 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.901 ; 6.876 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.901 ; 6.876 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.395 ; 6.382 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.930 ; 7.010 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.166 ; 7.092 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.355 ; 6.295 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.992 ; 5.958 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.024 ; 5.940 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.209 ; 6.122 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.301 ; 6.197 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.281 ; 6.149 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 7.166 ; 7.092 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.135 ; 5.994 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.261 ; 6.139 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.754 ; 6.692 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.705 ; 6.620 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.827 ; 6.739 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.354 ; 6.289 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.580 ; 6.541 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.926 ; 6.811 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.817 ; 6.746 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.653 ; 6.456 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.006 ; 3.996 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.238 ; 4.262 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.777 ; 4.805 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.467 ; 4.502 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.081 ; 4.035 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.081 ; 4.077 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.027 ; 4.036 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.006 ; 4.010 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.400 ; 4.432 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.427 ; 4.442 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.067 ; 4.022 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.033 ; 3.996 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.163 ; 4.137 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.091 ; 4.043 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.084 ; 4.036 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.363 ; 4.393 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.138 ; 4.115 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.338 ; 4.354 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.138 ; 4.115 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.128 ; 4.154 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.008 ; 3.970 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.199 ; 4.193 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.008 ; 4.003 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.013 ; 3.970 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.140 ; 4.115 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.225 ; 4.187 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.169 ; 4.115 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.724 ; 4.766 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.038 ; 3.999 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.142 ; 4.106 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.439 ; 4.494 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.446 ; 4.449 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.508 ; 4.521 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.245 ; 4.235 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.336 ; 4.371 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.551 ; 4.574 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.522 ; 4.537 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.204 ; 4.147 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1110858  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1110858  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sun Sep 13 16:37:32 2015
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.124
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.124               0.000 clk 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.304               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (332146): Worst-case setup slack is 1.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.772               0.000 clk 
Info (332146): Worst-case hold slack is 0.281
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.281               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info (332146): Worst-case hold slack is 0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.189               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 465 megabytes
    Info: Processing ended: Sun Sep 13 16:37:38 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:02


