# 一个RISC-V架构的五级流水线单发射处理器

这是一个基于**RV32I**指令集（最基础的RISC-V指令集）的五级流水线，单发射处理器，运行在机器模式下  
该项目目前还是个**半成品**，目前已经验证了除跳转外的所有指令。添加旁路解决了数据冲突。今后会添加对跳转的支持，并尝试加入分支预测功能。  

## 该项目的文件层次如下：

> define.v定义了一些宏，例如opcode，用于代替rtl中的操作码
>
> core文件下是处理器的rtl代码，顶层文件是cpu_top.v  
>> - ifu.v是取指单元 
>> - idu.v是译码单元 
>> - exu.v是执行单元
>> - memu.v是访存单元
>> - wbu.v是写回单元
>> - regs.v是寄存器组
>> - Inst_mem.v是指令ram
>> - Data_mem.v是数据ram
>> - wb_o_buf.v是写回模块后的一个缓冲，作为旁路接到exu上，用来解决寄存器堆的读写冲突
>> - 其余例如if_id.v的模块是两级流水线之间的寄存器
>>
> tb文件夹下为testbench  
> 
> asm文件夹下为一个简易的汇编器，asm.txt为输入的汇编语言，output.txt为生产的机器码，可以直接输入到指令ram中  

