TimeQuest Timing Analyzer report for roca_plm
Fri Dec 26 14:58:51 2025
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'hw_reset'
 14. Slow 1200mV 85C Model Hold: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'hw_reset'
 16. Slow 1200mV 85C Model Recovery: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Removal: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'hw_reset'
 26. Slow 1200mV 0C Model Setup: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Hold: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Hold: 'hw_reset'
 29. Slow 1200mV 0C Model Recovery: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Removal: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 38. Fast 1200mV 0C Model Setup: 'hw_reset'
 39. Fast 1200mV 0C Model Hold: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 40. Fast 1200mV 0C Model Hold: 'hw_reset'
 41. Fast 1200mV 0C Model Recovery: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Removal: 'clock|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; roca_plm                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.5%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; clk_in                                            ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { clk_in }                                            ;
; clock|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; clk_in ; clock|altpll_component|auto_generated|pll1|inclk[0] ; { clock|altpll_component|auto_generated|pll1|clk[0] } ;
; hw_reset                                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { hw_reset }                                          ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+-----------+-----------------+---------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                        ; Note ;
+-----------+-----------------+---------------------------------------------------+------+
; 85.76 MHz ; 85.76 MHz       ; clock|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; -4.265 ; -850.873      ;
; hw_reset                                          ; -4.159 ; -8.235        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.432 ; 0.000         ;
; hw_reset                                          ; 2.642 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; -2.512 ; -161.961      ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.530 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; hw_reset                                          ; -3.000 ; -3.000        ;
; clock|altpll_component|auto_generated|pll1|clk[0] ; 9.689  ; 0.000         ;
; clk_in                                            ; 9.934  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                                ;
+--------+------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                           ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -4.265 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|state[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.569     ; 2.637      ;
; -4.024 ; hw_reset               ; reg_op:regop|state[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.011     ; 4.454      ;
; -4.014 ; hw_reset               ; uart_reg:uart|rec_buf[8][7]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.435      ;
; -4.014 ; hw_reset               ; uart_reg:uart|rec_buf[8][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.435      ;
; -4.014 ; hw_reset               ; uart_reg:uart|rec_buf[8][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.435      ;
; -4.014 ; hw_reset               ; uart_reg:uart|rec_buf[8][5]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.435      ;
; -4.014 ; hw_reset               ; uart_reg:uart|rec_buf[8][3]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.435      ;
; -4.014 ; hw_reset               ; uart_reg:uart|rec_buf[8][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.435      ;
; -3.936 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|mb_count[2]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.091     ; 2.786      ;
; -3.936 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|mb_count[3]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.091     ; 2.786      ;
; -3.936 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|mb_count[1]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.091     ; 2.786      ;
; -3.936 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|mb_count[0]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.091     ; 2.786      ;
; -3.936 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|conv_adr[0]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.091     ; 2.786      ;
; -3.936 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|conv_adr[1]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.091     ; 2.786      ;
; -3.936 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|conv_adr[2]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.091     ; 2.786      ;
; -3.936 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|conv_adr[3]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.091     ; 2.786      ;
; -3.781 ; hw_reset               ; uart_reg:uart|rec_bs[7]           ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 4.203      ;
; -3.765 ; hw_reset               ; reg_op:regop|snd_buf[10][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.673      ;
; -3.765 ; hw_reset               ; reg_op:regop|snd_buf[10][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.673      ;
; -3.765 ; hw_reset               ; reg_op:regop|snd_buf[10][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.673      ;
; -3.764 ; hw_reset               ; reg_op:regop|snd_buf[6][0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.185      ;
; -3.764 ; hw_reset               ; reg_op:regop|snd_buf[6][2]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.185      ;
; -3.764 ; hw_reset               ; reg_op:regop|snd_buf[6][6]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.185      ;
; -3.764 ; hw_reset               ; reg_op:regop|snd_buf[6][7]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.185      ;
; -3.764 ; hw_reset               ; reg_op:regop|snd_buf[6][5]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.185      ;
; -3.764 ; hw_reset               ; reg_op:regop|snd_buf[6][4]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.185      ;
; -3.764 ; hw_reset               ; reg_op:regop|snd_buf[6][3]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.185      ;
; -3.764 ; hw_reset               ; reg_op:regop|snd_buf[6][1]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.185      ;
; -3.738 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|state[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.093     ; 2.586      ;
; -3.737 ; hw_reset               ; reg_op:regop|snd_buf[3][6]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.158      ;
; -3.737 ; hw_reset               ; reg_op:regop|snd_buf[3][0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.158      ;
; -3.733 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|state[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.092     ; 2.582      ;
; -3.731 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|state[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.092     ; 2.580      ;
; -3.729 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|state[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.092     ; 2.578      ;
; -3.728 ; hw_reset               ; reg_op:regop|mb_count[2]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.636      ;
; -3.728 ; hw_reset               ; reg_op:regop|mb_count[3]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.636      ;
; -3.728 ; hw_reset               ; reg_op:regop|mb_count[1]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.636      ;
; -3.728 ; hw_reset               ; reg_op:regop|mb_count[0]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.636      ;
; -3.728 ; hw_reset               ; reg_op:regop|conv_adr[0]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.636      ;
; -3.728 ; hw_reset               ; reg_op:regop|conv_adr[1]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.636      ;
; -3.728 ; hw_reset               ; reg_op:regop|conv_adr[2]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.636      ;
; -3.728 ; hw_reset               ; reg_op:regop|conv_adr[3]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.467      ; 4.636      ;
; -3.703 ; hw_reset               ; uart_reg:uart|rec_buf[10][7]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 4.601      ;
; -3.671 ; hw_reset               ; uart_reg:uart|rec_buf[10][2]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.503      ; 4.615      ;
; -3.671 ; hw_reset               ; uart_reg:uart|rec_buf[10][6]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.503      ; 4.615      ;
; -3.671 ; hw_reset               ; uart_reg:uart|rec_buf[10][5]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.503      ; 4.615      ;
; -3.671 ; hw_reset               ; uart_reg:uart|rec_buf[10][3]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.503      ; 4.615      ;
; -3.671 ; hw_reset               ; uart_reg:uart|rec_buf[10][0]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.503      ; 4.615      ;
; -3.658 ; hw_reset               ; reg_op:regop|snd_buf[7][0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.079      ;
; -3.658 ; hw_reset               ; reg_op:regop|snd_buf[7][2]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.079      ;
; -3.658 ; hw_reset               ; reg_op:regop|snd_buf[7][6]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.079      ;
; -3.658 ; hw_reset               ; reg_op:regop|snd_buf[7][7]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.079      ;
; -3.658 ; hw_reset               ; reg_op:regop|snd_buf[7][5]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.079      ;
; -3.658 ; hw_reset               ; reg_op:regop|snd_buf[7][4]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.079      ;
; -3.658 ; hw_reset               ; reg_op:regop|snd_buf[7][3]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.079      ;
; -3.658 ; hw_reset               ; reg_op:regop|snd_buf[7][1]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.079      ;
; -3.647 ; uart_reg:uart|us_ctg~1 ; uart_reg:uart|\process_1:state[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.578     ; 2.010      ;
; -3.618 ; hw_reset               ; reg_op:regop|snd_buf[14][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.039      ;
; -3.618 ; hw_reset               ; reg_op:regop|snd_buf[14][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.039      ;
; -3.618 ; hw_reset               ; reg_op:regop|snd_buf[14][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.039      ;
; -3.605 ; hw_reset               ; reg_op:regop|snd_buf[8][1]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.021     ; 4.025      ;
; -3.605 ; hw_reset               ; reg_op:regop|snd_buf[8][6]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.021     ; 4.025      ;
; -3.605 ; hw_reset               ; reg_op:regop|snd_buf[8][0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.021     ; 4.025      ;
; -3.605 ; hw_reset               ; uart_reg:uart|rec_buf[7][7]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.026      ;
; -3.605 ; hw_reset               ; uart_reg:uart|rec_buf[7][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.026      ;
; -3.605 ; hw_reset               ; uart_reg:uart|rec_buf[7][2]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.026      ;
; -3.605 ; hw_reset               ; uart_reg:uart|rec_buf[7][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.026      ;
; -3.605 ; hw_reset               ; uart_reg:uart|rec_buf[7][5]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.026      ;
; -3.605 ; hw_reset               ; uart_reg:uart|rec_buf[7][3]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.026      ;
; -3.605 ; hw_reset               ; uart_reg:uart|rec_buf[7][4]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.026      ;
; -3.605 ; hw_reset               ; uart_reg:uart|rec_buf[7][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.026      ;
; -3.583 ; hw_reset               ; uart_reg:uart|rec_buf[15][7]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.004      ;
; -3.583 ; hw_reset               ; uart_reg:uart|rec_buf[15][1]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.004      ;
; -3.583 ; hw_reset               ; uart_reg:uart|rec_buf[15][2]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.004      ;
; -3.583 ; hw_reset               ; uart_reg:uart|rec_buf[15][6]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.004      ;
; -3.583 ; hw_reset               ; uart_reg:uart|rec_buf[15][5]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.004      ;
; -3.583 ; hw_reset               ; uart_reg:uart|rec_buf[15][3]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.004      ;
; -3.583 ; hw_reset               ; uart_reg:uart|rec_buf[15][4]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.004      ;
; -3.583 ; hw_reset               ; uart_reg:uart|rec_buf[15][0]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 4.004      ;
; -3.562 ; hw_reset               ; reg_op:regop|snd_buf[5][0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 3.983      ;
; -3.562 ; hw_reset               ; reg_op:regop|snd_buf[5][2]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 3.983      ;
; -3.562 ; hw_reset               ; reg_op:regop|snd_buf[5][7]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 3.983      ;
; -3.562 ; hw_reset               ; reg_op:regop|snd_buf[5][1]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 3.983      ;
; -3.558 ; hw_reset               ; uart_reg:uart|rec_buf[14][6]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.426      ; 4.425      ;
; -3.556 ; hw_reset               ; uart_reg:uart|rec_buf[6][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.463      ; 4.460      ;
; -3.556 ; hw_reset               ; uart_reg:uart|rec_buf[6][3]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.463      ; 4.460      ;
; -3.519 ; hw_reset               ; uart_reg:uart|rec_buf[8][7]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 4.440      ;
; -3.519 ; hw_reset               ; uart_reg:uart|rec_buf[8][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 4.440      ;
; -3.519 ; hw_reset               ; uart_reg:uart|rec_buf[8][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 4.440      ;
; -3.519 ; hw_reset               ; uart_reg:uart|rec_buf[8][5]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 4.440      ;
; -3.519 ; hw_reset               ; uart_reg:uart|rec_buf[8][3]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 4.440      ;
; -3.519 ; hw_reset               ; uart_reg:uart|rec_buf[8][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 4.440      ;
; -3.509 ; hw_reset               ; reg_op:regop|snd_buf[15][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.415      ; 4.365      ;
; -3.509 ; hw_reset               ; reg_op:regop|snd_buf[15][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.415      ; 4.365      ;
; -3.509 ; hw_reset               ; reg_op:regop|snd_buf[15][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.415      ; 4.365      ;
; -3.506 ; hw_reset               ; uart_reg:uart|rec_buf[10][1]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.485      ; 4.432      ;
; -3.497 ; hw_reset               ; reg_op:regop|state[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.465      ; 4.403      ;
; -3.493 ; hw_reset               ; uart_reg:uart|rec_buf[6][7]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.495      ; 4.429      ;
; -3.492 ; hw_reset               ; reg_op:regop|state[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.466      ; 4.399      ;
; -3.490 ; hw_reset               ; reg_op:regop|state[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.466      ; 4.397      ;
+--------+------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'hw_reset'                                                                                                                            ;
+--------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -4.159 ; uart_reg:uart|ur_trig ; reg_op:regop|ur_ctg~1  ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 1.000        ; 2.069      ; 6.192      ;
; -4.076 ; reg_op:regop|us_trig  ; uart_reg:uart|us_ctg~1 ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 1.000        ; 2.081      ; 6.062      ;
+--------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.432 ; reg_op:regop|reg_adr[1]               ; reg_op:regop|reg_adr[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; reg_op:regop|state[3]                 ; reg_op:regop|state[3]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; reg_op:regop|snd_buf[4][5]            ; reg_op:regop|snd_buf[4][5]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; uart_reg:uart|sw_flag                 ; uart_reg:uart|sw_flag                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; uart_reg:uart|sum_tp[1]               ; uart_reg:uart|sum_tp[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; uart_reg:uart|sum_tp[2]               ; uart_reg:uart|sum_tp[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.746      ;
; 0.444 ; reg_op:regop|reg_adr[0]               ; reg_op:regop|reg_adr[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 0.758      ;
; 0.445 ; uart_reg:uart|mp_count[0]             ; uart_reg:uart|mp_count[0]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.758      ;
; 0.447 ; uart_reg:uart|sum_tp[0]               ; uart_reg:uart|sum_tp[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.758      ;
; 0.452 ; uart_reg:uart|uart_tx                 ; uart_reg:uart|uart_tx                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_reg:uart|count_bte[2]            ; uart_reg:uart|count_bte[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_reg:uart|count_bte[3]            ; uart_reg:uart|count_bte[3]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_reg:uart|count_bte[1]            ; uart_reg:uart|count_bte[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_reg:uart|ur_trig                 ; uart_reg:uart|ur_trig                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_reg:uart|mp_count[1]             ; uart_reg:uart|mp_count[1]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_reg:uart|\process_1:count_bit[3] ; uart_reg:uart|\process_1:count_bit[3] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_reg:uart|\process_1:count_bit[1] ; uart_reg:uart|\process_1:count_bit[1] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_reg:uart|\process_1:count_bit[2] ; uart_reg:uart|\process_1:count_bit[2] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_reg:uart|\process_1:state[1]     ; uart_reg:uart|\process_1:state[1]     ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; reg_op:regop|snd_buf[2][0]            ; reg_op:regop|snd_buf[2][0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; reg_op:regop|us_trig                  ; reg_op:regop|us_trig                  ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_reg:uart|state[1]                ; uart_reg:uart|state[1]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_reg:uart|state[2]                ; uart_reg:uart|state[2]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[3]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_reg:uart|count_bit[2]            ; uart_reg:uart|count_bit[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_reg:uart|count_bit[1]            ; uart_reg:uart|count_bit[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_reg:uart|num_tp[1]               ; uart_reg:uart|num_tp[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_reg:uart|state[0]                ; uart_reg:uart|state[0]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; uart_reg:uart|count_bte[0]            ; uart_reg:uart|count_bte[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; uart_reg:uart|\process_1:count_bit[0] ; uart_reg:uart|\process_1:count_bit[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_reg:uart|count_bit[0]            ; uart_reg:uart|count_bit[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_reg:uart|num_tp[0]               ; uart_reg:uart|num_tp[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.493 ; uart_reg:uart|\process_1:count_bit[1] ; uart_reg:uart|\process_1:count_bit[2] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.786      ;
; 0.502 ; uart_reg:uart|\process_1:count_bit[0] ; uart_reg:uart|\process_1:count_bit[1] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.508 ; reg_op:regop|reg_adr[0]               ; reg_op:regop|reg_adr[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 0.822      ;
; 0.514 ; uart_reg:uart|rec_bs[3]               ; uart_reg:uart|rec_bs[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.827      ;
; 0.515 ; uart_reg:uart|rec_bs[5]               ; uart_reg:uart|rec_bs[4]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.828      ;
; 0.518 ; uart_reg:uart|count_bte[0]            ; uart_reg:uart|count_bte[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.812      ;
; 0.519 ; uart_reg:uart|count_bte[0]            ; uart_reg:uart|count_bte[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.813      ;
; 0.541 ; uart_reg:uart|count_bte[3]            ; uart_reg:uart|snd_bs[4]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.835      ;
; 0.541 ; uart_reg:uart|count_bte[3]            ; uart_reg:uart|snd_bs[5]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.835      ;
; 0.544 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.837      ;
; 0.545 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.838      ;
; 0.546 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.839      ;
; 0.550 ; uart_reg:uart|state[0]                ; uart_reg:uart|state[2]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.843      ;
; 0.640 ; uart_reg:uart|snd_bs[1]               ; uart_reg:uart|snd_bs[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.934      ;
; 0.641 ; uart_reg:uart|snd_bs[3]               ; uart_reg:uart|snd_bs[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.935      ;
; 0.641 ; uart_reg:uart|snd_bs[5]               ; uart_reg:uart|snd_bs[4]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.935      ;
; 0.641 ; uart_reg:uart|snd_bs[7]               ; uart_reg:uart|snd_bs[6]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.935      ;
; 0.642 ; uart_reg:uart|snd_bs[6]               ; uart_reg:uart|snd_bs[5]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.936      ;
; 0.667 ; uart_reg:uart|snd_bs[0]               ; uart_reg:uart|snd_bs[7]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.961      ;
; 0.698 ; uart_reg:uart|sum_tp[1]               ; uart_reg:uart|sum_tp[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.009      ;
; 0.705 ; uart_reg:uart|rec_bs[4]               ; uart_reg:uart|rec_bs[3]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.018      ;
; 0.706 ; uart_reg:uart|rec_bs[2]               ; uart_reg:uart|rec_bs[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.019      ;
; 0.711 ; reg_op:regop|state[2]                 ; reg_op:regop|state[0]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.501      ;
; 0.713 ; uart_reg:uart|rec_bs[1]               ; uart_reg:uart|rec_bs[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.026      ;
; 0.717 ; uart_reg:uart|count_p[1]              ; uart_reg:uart|count_p[1]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.031      ;
; 0.723 ; uart_reg:uart|count_tp[1]             ; uart_reg:uart|count_tp[1]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.037      ;
; 0.724 ; uart_reg:uart|count_p[3]              ; uart_reg:uart|count_p[3]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.038      ;
; 0.724 ; uart_reg:uart|count_p[9]              ; uart_reg:uart|count_p[9]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.038      ;
; 0.724 ; uart_reg:uart|count_p[10]             ; uart_reg:uart|count_p[10]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.038      ;
; 0.725 ; uart_reg:uart|count_p[5]              ; uart_reg:uart|count_p[5]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.039      ;
; 0.726 ; uart_reg:uart|count_p[11]             ; uart_reg:uart|count_p[11]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.040      ;
; 0.726 ; uart_reg:uart|count_p[7]              ; uart_reg:uart|count_p[7]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.040      ;
; 0.726 ; uart_reg:uart|count_p[2]              ; uart_reg:uart|count_p[2]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.040      ;
; 0.727 ; uart_reg:uart|count_p[8]              ; uart_reg:uart|count_p[8]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.041      ;
; 0.727 ; uart_reg:uart|ur_bcount[5]            ; uart_reg:uart|ur_bcount[5]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.040      ;
; 0.727 ; uart_reg:uart|ur_bcount[7]            ; uart_reg:uart|ur_bcount[7]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.040      ;
; 0.728 ; uart_reg:uart|count_p[4]              ; uart_reg:uart|count_p[4]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.042      ;
; 0.728 ; uart_reg:uart|count_p[6]              ; uart_reg:uart|count_p[6]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.042      ;
; 0.728 ; uart_reg:uart|ur_bcount[6]            ; uart_reg:uart|ur_bcount[6]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.041      ;
; 0.729 ; uart_reg:uart|ur_bcount[8]            ; uart_reg:uart|ur_bcount[8]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.042      ;
; 0.730 ; uart_reg:uart|count_tp[3]             ; uart_reg:uart|count_tp[3]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.044      ;
; 0.732 ; uart_reg:uart|count_tp[5]             ; uart_reg:uart|count_tp[5]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.046      ;
; 0.733 ; reg_op:regop|count[7]                 ; reg_op:regop|count[7]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.046      ;
; 0.733 ; uart_reg:uart|rec_bs[6]               ; uart_reg:uart|rec_bs[5]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.046      ;
; 0.733 ; uart_reg:uart|count_tp[2]             ; uart_reg:uart|count_tp[2]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.047      ;
; 0.734 ; uart_reg:uart|count_p[0]              ; uart_reg:uart|count_p[0]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.048      ;
; 0.734 ; uart_reg:uart|count_tp[6]             ; uart_reg:uart|count_tp[6]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.048      ;
; 0.734 ; uart_reg:uart|count_tp[4]             ; uart_reg:uart|count_tp[4]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.048      ;
; 0.734 ; uart_reg:uart|count_tp[7]             ; uart_reg:uart|count_tp[7]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.048      ;
; 0.737 ; reg_op:regop|count[6]                 ; reg_op:regop|count[6]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.050      ;
; 0.737 ; reg_op:regop|count[8]                 ; reg_op:regop|count[8]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.050      ;
; 0.738 ; reg_op:regop|us_trig                  ; uart_reg:uart|sw_flag                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.535      ; 1.485      ;
; 0.738 ; uart_reg:uart|sum_tp[0]               ; uart_reg:uart|sum_tp[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.049      ;
; 0.739 ; uart_reg:uart|sum_tp[0]               ; uart_reg:uart|sum_tp[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.050      ;
; 0.741 ; uart_reg:uart|count_tp[0]             ; uart_reg:uart|count_tp[0]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.055      ;
; 0.742 ; reg_op:regop|count[1]                 ; reg_op:regop|count[1]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.055      ;
; 0.743 ; uart_reg:uart|count_tp[9]             ; uart_reg:uart|count_tp[9]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.057      ;
; 0.744 ; uart_reg:uart|count_tp[11]            ; uart_reg:uart|count_tp[11]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.058      ;
; 0.745 ; uart_reg:uart|count_tp[10]            ; uart_reg:uart|count_tp[10]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.059      ;
; 0.752 ; reg_op:regop|count[5]                 ; reg_op:regop|count[5]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.065      ;
; 0.752 ; reg_op:regop|count[2]                 ; reg_op:regop|count[2]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.065      ;
; 0.752 ; reg_op:regop|count[3]                 ; reg_op:regop|count[3]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.065      ;
; 0.754 ; reg_op:regop|count[4]                 ; reg_op:regop|count[4]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.067      ;
; 0.754 ; uart_reg:uart|count_tp[8]             ; uart_reg:uart|count_tp[8]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.068      ;
; 0.754 ; uart_reg:uart|ur_bcount[2]            ; uart_reg:uart|ur_bcount[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.067      ;
; 0.754 ; uart_reg:uart|ur_bcount[4]            ; uart_reg:uart|ur_bcount[4]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.067      ;
; 0.761 ; uart_reg:uart|ur_bcount[0]            ; uart_reg:uart|ur_bcount[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.074      ;
; 0.765 ; uart_reg:uart|count_bte[1]            ; uart_reg:uart|count_bte[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.059      ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'hw_reset'                                                                                                                            ;
+-------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 2.642 ; uart_reg:uart|ur_trig ; reg_op:regop|ur_ctg~1  ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 0.000        ; 2.568      ; 5.290      ;
; 2.705 ; reg_op:regop|us_trig  ; uart_reg:uart|us_ctg~1 ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 0.000        ; 2.578      ; 5.363      ;
+-------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                    ;
+--------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -2.512 ; hw_reset  ; uart_reg:uart|\process_1:state[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|mp_count[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 2.932      ;
; -2.511 ; hw_reset  ; uart_reg:uart|num_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|state[1]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|state[2]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|num_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|state[0]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|\process_1:state[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|\process_1:state[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|us_ctg~_emulated        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.933      ;
; -2.511 ; hw_reset  ; uart_reg:uart|count_bte[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 2.932      ;
; -2.511 ; hw_reset  ; uart_reg:uart|count_bte[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 2.932      ;
; -2.511 ; hw_reset  ; uart_reg:uart|count_bte[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 2.932      ;
; -2.511 ; hw_reset  ; uart_reg:uart|count_bte[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.020     ; 2.932      ;
; -2.510 ; hw_reset  ; uart_reg:uart|count_bit[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.932      ;
; -2.510 ; hw_reset  ; uart_reg:uart|count_bit[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.932      ;
; -2.510 ; hw_reset  ; uart_reg:uart|count_bit[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.932      ;
; -2.510 ; hw_reset  ; uart_reg:uart|count_bit[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.019     ; 2.932      ;
; -2.499 ; hw_reset  ; reg_op:regop|ur_ctg~_emulated         ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.010     ; 2.930      ;
; -2.499 ; hw_reset  ; reg_op:regop|state[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.011     ; 2.929      ;
; -2.075 ; hw_reset  ; uart_reg:uart|sum_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.417      ; 2.933      ;
; -2.075 ; hw_reset  ; uart_reg:uart|sum_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.417      ; 2.933      ;
; -2.075 ; hw_reset  ; uart_reg:uart|sum_tp[2]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.417      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[0]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[1]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[3]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[4]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[5]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[6]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[7]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[8]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[9]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[10]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[11]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.035 ; hw_reset  ; uart_reg:uart|count_p[2]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.933      ;
; -2.034 ; hw_reset  ; uart_reg:uart|mp_count[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.457      ; 2.932      ;
; -2.034 ; hw_reset  ; reg_op:regop|count[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.456      ; 2.931      ;
; -2.034 ; hw_reset  ; reg_op:regop|count[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.456      ; 2.931      ;
; -2.034 ; hw_reset  ; reg_op:regop|count[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.456      ; 2.931      ;
; -2.034 ; hw_reset  ; reg_op:regop|count[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.456      ; 2.931      ;
; -2.034 ; hw_reset  ; reg_op:regop|count[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.456      ; 2.931      ;
; -2.034 ; hw_reset  ; reg_op:regop|count[7]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.456      ; 2.931      ;
; -2.034 ; hw_reset  ; reg_op:regop|count[8]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.456      ; 2.931      ;
; -2.034 ; hw_reset  ; reg_op:regop|count[5]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.456      ; 2.931      ;
; -2.034 ; hw_reset  ; reg_op:regop|count[6]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.456      ; 2.931      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[5]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[6]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[7]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[8]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[10]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[11]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.031 ; hw_reset  ; uart_reg:uart|ur_bcount[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.459      ; 2.931      ;
; -2.031 ; hw_reset  ; uart_reg:uart|ur_bcount[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.459      ; 2.931      ;
; -2.031 ; hw_reset  ; uart_reg:uart|ur_bcount[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.459      ; 2.931      ;
; -2.031 ; hw_reset  ; uart_reg:uart|ur_bcount[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.459      ; 2.931      ;
; -2.031 ; hw_reset  ; uart_reg:uart|ur_bcount[4]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.459      ; 2.931      ;
; -2.031 ; hw_reset  ; uart_reg:uart|ur_bcount[5]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.459      ; 2.931      ;
; -2.031 ; hw_reset  ; uart_reg:uart|ur_bcount[6]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.459      ; 2.931      ;
; -2.031 ; hw_reset  ; uart_reg:uart|ur_bcount[7]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.459      ; 2.931      ;
; -2.031 ; hw_reset  ; uart_reg:uart|ur_bcount[8]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.459      ; 2.931      ;
; -2.031 ; hw_reset  ; uart_reg:uart|count_tp[9]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.460      ; 2.932      ;
; -2.022 ; hw_reset  ; reg_op:regop|state[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.465      ; 2.928      ;
; -2.022 ; hw_reset  ; reg_op:regop|state[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.466      ; 2.929      ;
; -2.022 ; hw_reset  ; reg_op:regop|state[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.466      ; 2.929      ;
; -2.022 ; hw_reset  ; reg_op:regop|state[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.466      ; 2.929      ;
; -1.986 ; hw_reset  ; uart_reg:uart|mp_count[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 2.907      ;
; -1.986 ; hw_reset  ; uart_reg:uart|count_bte[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 2.907      ;
; -1.986 ; hw_reset  ; uart_reg:uart|count_bte[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 2.907      ;
; -1.986 ; hw_reset  ; uart_reg:uart|count_bte[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 2.907      ;
; -1.986 ; hw_reset  ; uart_reg:uart|\process_1:state[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 2.907      ;
; -1.986 ; hw_reset  ; uart_reg:uart|count_bte[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.020     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|num_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|state[1]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|state[2]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|count_bit[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|count_bit[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|count_bit[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|count_bit[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|num_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|state[0]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|\process_1:state[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|\process_1:state[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.985 ; hw_reset  ; uart_reg:uart|us_ctg~_emulated        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.019     ; 2.907      ;
; -1.975 ; hw_reset  ; reg_op:regop|state[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.011     ; 2.905      ;
; -1.974 ; hw_reset  ; reg_op:regop|ur_ctg~_emulated         ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.010     ; 2.905      ;
; -1.549 ; hw_reset  ; uart_reg:uart|sum_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.417      ; 2.907      ;
; -1.549 ; hw_reset  ; uart_reg:uart|sum_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.417      ; 2.907      ;
+--------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                    ;
+-------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.530 ; hw_reset  ; reg_op:regop|state[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.912      ; 2.764      ;
; 1.531 ; hw_reset  ; reg_op:regop|state[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.912      ; 2.765      ;
; 1.531 ; hw_reset  ; reg_op:regop|state[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.912      ; 2.765      ;
; 1.531 ; hw_reset  ; reg_op:regop|state[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.912      ; 2.765      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[5]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[6]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[7]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[8]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[10]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[11]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.539 ; hw_reset  ; uart_reg:uart|count_tp[9]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.907      ; 2.768      ;
; 1.540 ; hw_reset  ; uart_reg:uart|ur_bcount[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.905      ; 2.767      ;
; 1.540 ; hw_reset  ; uart_reg:uart|ur_bcount[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.905      ; 2.767      ;
; 1.540 ; hw_reset  ; uart_reg:uart|ur_bcount[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.905      ; 2.767      ;
; 1.540 ; hw_reset  ; uart_reg:uart|ur_bcount[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.905      ; 2.767      ;
; 1.540 ; hw_reset  ; uart_reg:uart|ur_bcount[4]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.905      ; 2.767      ;
; 1.540 ; hw_reset  ; uart_reg:uart|ur_bcount[5]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.905      ; 2.767      ;
; 1.540 ; hw_reset  ; uart_reg:uart|ur_bcount[6]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.905      ; 2.767      ;
; 1.540 ; hw_reset  ; uart_reg:uart|ur_bcount[7]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.905      ; 2.767      ;
; 1.540 ; hw_reset  ; uart_reg:uart|ur_bcount[8]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.905      ; 2.767      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[0]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[1]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[3]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[4]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[5]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[6]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[7]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[8]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[9]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[10]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[11]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.542 ; hw_reset  ; uart_reg:uart|count_p[2]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.904      ; 2.768      ;
; 1.543 ; hw_reset  ; uart_reg:uart|mp_count[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.903      ; 2.768      ;
; 1.543 ; hw_reset  ; reg_op:regop|count[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.902      ; 2.767      ;
; 1.543 ; hw_reset  ; reg_op:regop|count[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.902      ; 2.767      ;
; 1.543 ; hw_reset  ; reg_op:regop|count[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.902      ; 2.767      ;
; 1.543 ; hw_reset  ; reg_op:regop|count[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.902      ; 2.767      ;
; 1.543 ; hw_reset  ; reg_op:regop|count[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.902      ; 2.767      ;
; 1.543 ; hw_reset  ; reg_op:regop|count[7]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.902      ; 2.767      ;
; 1.543 ; hw_reset  ; reg_op:regop|count[8]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.902      ; 2.767      ;
; 1.543 ; hw_reset  ; reg_op:regop|count[5]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.902      ; 2.767      ;
; 1.543 ; hw_reset  ; reg_op:regop|count[6]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.902      ; 2.767      ;
; 1.586 ; hw_reset  ; uart_reg:uart|sum_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.861      ; 2.769      ;
; 1.586 ; hw_reset  ; uart_reg:uart|sum_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.861      ; 2.769      ;
; 1.586 ; hw_reset  ; uart_reg:uart|sum_tp[2]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.861      ; 2.769      ;
; 2.028 ; hw_reset  ; reg_op:regop|ur_ctg~_emulated         ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 2.767      ;
; 2.028 ; hw_reset  ; reg_op:regop|state[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 2.766      ;
; 2.039 ; hw_reset  ; uart_reg:uart|mp_count[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|num_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|state[1]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|state[2]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|count_bit[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|count_bit[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|count_bit[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|count_bit[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|num_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|state[0]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|\process_1:state[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|\process_1:state[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|us_ctg~_emulated        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|count_bte[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|count_bte[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|count_bte[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|\process_1:state[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.039 ; hw_reset  ; uart_reg:uart|count_bte[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.768      ;
; 2.040 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.769      ;
; 2.040 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.769      ;
; 2.040 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.769      ;
; 2.040 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.407      ; 2.769      ;
; 2.060 ; hw_reset  ; reg_op:regop|state[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.912      ; 2.794      ;
; 2.061 ; hw_reset  ; reg_op:regop|state[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.912      ; 2.795      ;
; 2.061 ; hw_reset  ; reg_op:regop|state[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.912      ; 2.795      ;
; 2.061 ; hw_reset  ; reg_op:regop|state[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.912      ; 2.795      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[5]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[6]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[7]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[8]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[10]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[11]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.068 ; hw_reset  ; uart_reg:uart|count_tp[9]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.907      ; 2.797      ;
; 2.069 ; hw_reset  ; uart_reg:uart|ur_bcount[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.905      ; 2.796      ;
; 2.069 ; hw_reset  ; uart_reg:uart|ur_bcount[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.905      ; 2.796      ;
; 2.069 ; hw_reset  ; uart_reg:uart|ur_bcount[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.905      ; 2.796      ;
; 2.069 ; hw_reset  ; uart_reg:uart|ur_bcount[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.905      ; 2.796      ;
; 2.069 ; hw_reset  ; uart_reg:uart|ur_bcount[4]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.905      ; 2.796      ;
; 2.069 ; hw_reset  ; uart_reg:uart|ur_bcount[5]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.905      ; 2.796      ;
; 2.069 ; hw_reset  ; uart_reg:uart|ur_bcount[6]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.905      ; 2.796      ;
; 2.069 ; hw_reset  ; uart_reg:uart|ur_bcount[7]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.905      ; 2.796      ;
; 2.069 ; hw_reset  ; uart_reg:uart|ur_bcount[8]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.905      ; 2.796      ;
; 2.072 ; hw_reset  ; reg_op:regop|count[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.902      ; 2.796      ;
+-------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+-----------+-----------------+---------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                        ; Note ;
+-----------+-----------------+---------------------------------------------------+------+
; 89.77 MHz ; 89.77 MHz       ; clock|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; hw_reset                                          ; -4.159 ; -8.261        ;
; clock|altpll_component|auto_generated|pll1|clk[0] ; -3.786 ; -746.208      ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.382 ; 0.000         ;
; hw_reset                                          ; 2.413 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; -2.109 ; -133.591      ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.271 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; hw_reset                                          ; -3.000 ; -3.000        ;
; clock|altpll_component|auto_generated|pll1|clk[0] ; 9.663  ; 0.000         ;
; clk_in                                            ; 9.943  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'hw_reset'                                                                                                                             ;
+--------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -4.159 ; uart_reg:uart|ur_trig ; reg_op:regop|ur_ctg~1  ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 1.000        ; 1.799      ; 5.993      ;
; -4.102 ; reg_op:regop|us_trig  ; uart_reg:uart|us_ctg~1 ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 1.000        ; 1.812      ; 5.864      ;
+--------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                                 ;
+--------+------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                           ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -3.786 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|state[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.240     ; 2.488      ;
; -3.687 ; hw_reset               ; reg_op:regop|state[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.121      ; 4.250      ;
; -3.558 ; hw_reset               ; uart_reg:uart|rec_buf[8][7]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 4.111      ;
; -3.558 ; hw_reset               ; uart_reg:uart|rec_buf[8][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 4.111      ;
; -3.558 ; hw_reset               ; uart_reg:uart|rec_buf[8][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 4.111      ;
; -3.558 ; hw_reset               ; uart_reg:uart|rec_buf[8][5]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 4.111      ;
; -3.558 ; hw_reset               ; uart_reg:uart|rec_buf[8][3]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 4.111      ;
; -3.558 ; hw_reset               ; uart_reg:uart|rec_buf[8][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 4.111      ;
; -3.459 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|mb_count[2]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.792     ; 2.609      ;
; -3.459 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|mb_count[3]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.792     ; 2.609      ;
; -3.459 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|mb_count[1]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.792     ; 2.609      ;
; -3.459 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|mb_count[0]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.792     ; 2.609      ;
; -3.459 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|conv_adr[0]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.792     ; 2.609      ;
; -3.459 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|conv_adr[1]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.792     ; 2.609      ;
; -3.459 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|conv_adr[2]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.792     ; 2.609      ;
; -3.459 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|conv_adr[3]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.792     ; 2.609      ;
; -3.370 ; hw_reset               ; reg_op:regop|mb_count[2]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.569      ; 4.381      ;
; -3.370 ; hw_reset               ; reg_op:regop|mb_count[3]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.569      ; 4.381      ;
; -3.370 ; hw_reset               ; reg_op:regop|mb_count[1]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.569      ; 4.381      ;
; -3.370 ; hw_reset               ; reg_op:regop|mb_count[0]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.569      ; 4.381      ;
; -3.370 ; hw_reset               ; reg_op:regop|conv_adr[0]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.569      ; 4.381      ;
; -3.370 ; hw_reset               ; reg_op:regop|conv_adr[1]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.569      ; 4.381      ;
; -3.370 ; hw_reset               ; reg_op:regop|conv_adr[2]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.569      ; 4.381      ;
; -3.370 ; hw_reset               ; reg_op:regop|conv_adr[3]          ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.569      ; 4.381      ;
; -3.368 ; hw_reset               ; uart_reg:uart|rec_bs[7]           ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.922      ;
; -3.327 ; hw_reset               ; reg_op:regop|snd_buf[6][0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.881      ;
; -3.327 ; hw_reset               ; reg_op:regop|snd_buf[6][2]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.881      ;
; -3.327 ; hw_reset               ; reg_op:regop|snd_buf[6][6]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.881      ;
; -3.327 ; hw_reset               ; reg_op:regop|snd_buf[6][7]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.881      ;
; -3.327 ; hw_reset               ; reg_op:regop|snd_buf[6][5]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.881      ;
; -3.327 ; hw_reset               ; reg_op:regop|snd_buf[6][4]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.881      ;
; -3.327 ; hw_reset               ; reg_op:regop|snd_buf[6][3]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.881      ;
; -3.327 ; hw_reset               ; reg_op:regop|snd_buf[6][1]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.881      ;
; -3.302 ; hw_reset               ; reg_op:regop|snd_buf[3][6]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.855      ;
; -3.302 ; hw_reset               ; reg_op:regop|snd_buf[3][0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.855      ;
; -3.299 ; hw_reset               ; reg_op:regop|snd_buf[10][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.567      ; 4.308      ;
; -3.299 ; hw_reset               ; reg_op:regop|snd_buf[10][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.567      ; 4.308      ;
; -3.299 ; hw_reset               ; reg_op:regop|snd_buf[10][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.567      ; 4.308      ;
; -3.294 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|state[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.793     ; 2.443      ;
; -3.292 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|state[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.793     ; 2.441      ;
; -3.292 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|state[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.793     ; 2.441      ;
; -3.290 ; reg_op:regop|ur_ctg~1  ; reg_op:regop|state[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.793     ; 2.439      ;
; -3.251 ; hw_reset               ; uart_reg:uart|rec_buf[10][7]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 4.251      ;
; -3.235 ; hw_reset               ; reg_op:regop|snd_buf[7][0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.788      ;
; -3.235 ; hw_reset               ; reg_op:regop|snd_buf[7][2]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.788      ;
; -3.235 ; hw_reset               ; reg_op:regop|snd_buf[7][6]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.788      ;
; -3.235 ; hw_reset               ; reg_op:regop|snd_buf[7][7]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.788      ;
; -3.235 ; hw_reset               ; reg_op:regop|snd_buf[7][5]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.788      ;
; -3.235 ; hw_reset               ; reg_op:regop|snd_buf[7][4]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.788      ;
; -3.235 ; hw_reset               ; reg_op:regop|snd_buf[7][3]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.788      ;
; -3.235 ; hw_reset               ; reg_op:regop|snd_buf[7][1]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.788      ;
; -3.216 ; hw_reset               ; uart_reg:uart|rec_buf[10][2]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.603      ; 4.261      ;
; -3.216 ; hw_reset               ; uart_reg:uart|rec_buf[10][6]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.603      ; 4.261      ;
; -3.216 ; hw_reset               ; uart_reg:uart|rec_buf[10][5]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.603      ; 4.261      ;
; -3.216 ; hw_reset               ; uart_reg:uart|rec_buf[10][3]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.603      ; 4.261      ;
; -3.216 ; hw_reset               ; uart_reg:uart|rec_buf[10][0]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.603      ; 4.261      ;
; -3.195 ; hw_reset               ; reg_op:regop|snd_buf[14][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.748      ;
; -3.195 ; hw_reset               ; reg_op:regop|snd_buf[14][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.748      ;
; -3.195 ; hw_reset               ; reg_op:regop|snd_buf[14][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.748      ;
; -3.195 ; hw_reset               ; reg_op:regop|state[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.568      ; 4.205      ;
; -3.193 ; hw_reset               ; reg_op:regop|state[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.568      ; 4.203      ;
; -3.193 ; hw_reset               ; reg_op:regop|state[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.568      ; 4.203      ;
; -3.191 ; hw_reset               ; reg_op:regop|state[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.568      ; 4.201      ;
; -3.183 ; hw_reset               ; reg_op:regop|snd_buf[8][1]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.736      ;
; -3.183 ; hw_reset               ; reg_op:regop|snd_buf[8][6]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.736      ;
; -3.183 ; hw_reset               ; reg_op:regop|snd_buf[8][0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.736      ;
; -3.177 ; hw_reset               ; uart_reg:uart|rec_buf[7][7]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.730      ;
; -3.177 ; hw_reset               ; uart_reg:uart|rec_buf[7][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.730      ;
; -3.177 ; hw_reset               ; uart_reg:uart|rec_buf[7][2]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.730      ;
; -3.177 ; hw_reset               ; uart_reg:uart|rec_buf[7][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.730      ;
; -3.177 ; hw_reset               ; uart_reg:uart|rec_buf[7][5]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.730      ;
; -3.177 ; hw_reset               ; uart_reg:uart|rec_buf[7][3]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.730      ;
; -3.177 ; hw_reset               ; uart_reg:uart|rec_buf[7][4]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.730      ;
; -3.177 ; hw_reset               ; uart_reg:uart|rec_buf[7][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.730      ;
; -3.166 ; uart_reg:uart|us_ctg~1 ; uart_reg:uart|\process_1:state[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.252     ; 1.856      ;
; -3.155 ; hw_reset               ; uart_reg:uart|rec_buf[15][7]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.708      ;
; -3.155 ; hw_reset               ; uart_reg:uart|rec_buf[15][1]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.708      ;
; -3.155 ; hw_reset               ; uart_reg:uart|rec_buf[15][2]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.708      ;
; -3.155 ; hw_reset               ; uart_reg:uart|rec_buf[15][6]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.708      ;
; -3.155 ; hw_reset               ; uart_reg:uart|rec_buf[15][5]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.708      ;
; -3.155 ; hw_reset               ; uart_reg:uart|rec_buf[15][3]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.708      ;
; -3.155 ; hw_reset               ; uart_reg:uart|rec_buf[15][4]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.708      ;
; -3.155 ; hw_reset               ; uart_reg:uart|rec_buf[15][0]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.111      ; 3.708      ;
; -3.152 ; hw_reset               ; reg_op:regop|snd_buf[5][0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.706      ;
; -3.152 ; hw_reset               ; reg_op:regop|snd_buf[5][2]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.706      ;
; -3.152 ; hw_reset               ; reg_op:regop|snd_buf[5][7]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.706      ;
; -3.152 ; hw_reset               ; reg_op:regop|snd_buf[5][1]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 3.706      ;
; -3.140 ; hw_reset               ; uart_reg:uart|rec_buf[8][7]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.111      ; 4.193      ;
; -3.140 ; hw_reset               ; uart_reg:uart|rec_buf[8][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.111      ; 4.193      ;
; -3.140 ; hw_reset               ; uart_reg:uart|rec_buf[8][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.111      ; 4.193      ;
; -3.140 ; hw_reset               ; uart_reg:uart|rec_buf[8][5]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.111      ; 4.193      ;
; -3.140 ; hw_reset               ; uart_reg:uart|rec_buf[8][3]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.111      ; 4.193      ;
; -3.140 ; hw_reset               ; uart_reg:uart|rec_buf[8][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.111      ; 4.193      ;
; -3.130 ; hw_reset               ; uart_reg:uart|rec_buf[14][6]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.525      ; 4.097      ;
; -3.119 ; hw_reset               ; uart_reg:uart|rec_buf[6][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.562      ; 4.123      ;
; -3.119 ; hw_reset               ; uart_reg:uart|rec_buf[6][3]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.562      ; 4.123      ;
; -3.082 ; hw_reset               ; uart_reg:uart|rec_buf[10][1]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.581      ; 4.105      ;
; -3.074 ; hw_reset               ; reg_op:regop|snd_buf[15][1]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.516      ; 4.032      ;
; -3.074 ; hw_reset               ; reg_op:regop|snd_buf[15][6]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.516      ; 4.032      ;
; -3.074 ; hw_reset               ; reg_op:regop|snd_buf[15][0]       ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.516      ; 4.032      ;
+--------+------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                         ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.382 ; reg_op:regop|reg_adr[1]               ; reg_op:regop|reg_adr[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; reg_op:regop|state[3]                 ; reg_op:regop|state[3]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; reg_op:regop|snd_buf[4][5]            ; reg_op:regop|snd_buf[4][5]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; uart_reg:uart|sw_flag                 ; uart_reg:uart|sw_flag                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_reg:uart|sum_tp[1]               ; uart_reg:uart|sum_tp[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_reg:uart|sum_tp[2]               ; uart_reg:uart|sum_tp[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.669      ;
; 0.397 ; reg_op:regop|reg_adr[0]               ; reg_op:regop|reg_adr[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.684      ;
; 0.398 ; uart_reg:uart|mp_count[0]             ; uart_reg:uart|mp_count[0]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.684      ;
; 0.399 ; uart_reg:uart|sum_tp[0]               ; uart_reg:uart|sum_tp[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.684      ;
; 0.400 ; uart_reg:uart|ur_trig                 ; uart_reg:uart|ur_trig                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; uart_reg:uart|uart_tx                 ; uart_reg:uart|uart_tx                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|\process_1:count_bit[3] ; uart_reg:uart|\process_1:count_bit[3] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|\process_1:count_bit[1] ; uart_reg:uart|\process_1:count_bit[1] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|\process_1:count_bit[2] ; uart_reg:uart|\process_1:count_bit[2] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|count_bte[2]            ; uart_reg:uart|count_bte[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|count_bte[3]            ; uart_reg:uart|count_bte[3]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|count_bte[1]            ; uart_reg:uart|count_bte[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|\process_1:state[1]     ; uart_reg:uart|\process_1:state[1]     ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; reg_op:regop|snd_buf[2][0]            ; reg_op:regop|snd_buf[2][0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; reg_op:regop|us_trig                  ; reg_op:regop|us_trig                  ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|state[1]                ; uart_reg:uart|state[1]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|state[2]                ; uart_reg:uart|state[2]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[3]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|count_bit[2]            ; uart_reg:uart|count_bit[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|count_bit[1]            ; uart_reg:uart|count_bit[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|num_tp[1]               ; uart_reg:uart|num_tp[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|state[0]                ; uart_reg:uart|state[0]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_reg:uart|mp_count[1]             ; uart_reg:uart|mp_count[1]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; uart_reg:uart|\process_1:count_bit[0] ; uart_reg:uart|\process_1:count_bit[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_reg:uart|count_bte[0]            ; uart_reg:uart|count_bte[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_reg:uart|count_bit[0]            ; uart_reg:uart|count_bit[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_reg:uart|num_tp[0]               ; uart_reg:uart|num_tp[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.457 ; uart_reg:uart|\process_1:count_bit[1] ; uart_reg:uart|\process_1:count_bit[2] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.725      ;
; 0.466 ; uart_reg:uart|\process_1:count_bit[0] ; uart_reg:uart|\process_1:count_bit[1] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.734      ;
; 0.467 ; reg_op:regop|reg_adr[0]               ; reg_op:regop|reg_adr[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.754      ;
; 0.478 ; uart_reg:uart|rec_bs[3]               ; uart_reg:uart|rec_bs[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.765      ;
; 0.478 ; uart_reg:uart|count_bte[0]            ; uart_reg:uart|count_bte[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.746      ;
; 0.479 ; uart_reg:uart|count_bte[0]            ; uart_reg:uart|count_bte[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.747      ;
; 0.480 ; uart_reg:uart|rec_bs[5]               ; uart_reg:uart|rec_bs[4]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.767      ;
; 0.500 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.768      ;
; 0.501 ; uart_reg:uart|count_bte[3]            ; uart_reg:uart|snd_bs[4]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.769      ;
; 0.501 ; uart_reg:uart|count_bte[3]            ; uart_reg:uart|snd_bs[5]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.769      ;
; 0.501 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.769      ;
; 0.501 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.769      ;
; 0.506 ; uart_reg:uart|state[0]                ; uart_reg:uart|state[2]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.774      ;
; 0.597 ; uart_reg:uart|snd_bs[1]               ; uart_reg:uart|snd_bs[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.865      ;
; 0.598 ; uart_reg:uart|snd_bs[3]               ; uart_reg:uart|snd_bs[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; uart_reg:uart|snd_bs[7]               ; uart_reg:uart|snd_bs[6]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; uart_reg:uart|snd_bs[5]               ; uart_reg:uart|snd_bs[4]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; uart_reg:uart|snd_bs[6]               ; uart_reg:uart|snd_bs[5]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.867      ;
; 0.608 ; reg_op:regop|state[2]                 ; reg_op:regop|state[0]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 1.342      ;
; 0.620 ; uart_reg:uart|snd_bs[0]               ; uart_reg:uart|snd_bs[7]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.888      ;
; 0.631 ; uart_reg:uart|sum_tp[1]               ; uart_reg:uart|sum_tp[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.916      ;
; 0.648 ; uart_reg:uart|rec_bs[4]               ; uart_reg:uart|rec_bs[3]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.935      ;
; 0.649 ; uart_reg:uart|rec_bs[2]               ; uart_reg:uart|rec_bs[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.936      ;
; 0.656 ; uart_reg:uart|rec_bs[1]               ; uart_reg:uart|rec_bs[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.943      ;
; 0.668 ; uart_reg:uart|count_p[1]              ; uart_reg:uart|count_p[1]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.955      ;
; 0.672 ; uart_reg:uart|count_tp[1]             ; uart_reg:uart|count_tp[1]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.959      ;
; 0.674 ; uart_reg:uart|count_p[3]              ; uart_reg:uart|count_p[3]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.961      ;
; 0.674 ; uart_reg:uart|count_p[10]             ; uart_reg:uart|count_p[10]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.961      ;
; 0.674 ; uart_reg:uart|count_p[2]              ; uart_reg:uart|count_p[2]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.961      ;
; 0.675 ; uart_reg:uart|count_p[11]             ; uart_reg:uart|count_p[11]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.962      ;
; 0.675 ; uart_reg:uart|count_p[9]              ; uart_reg:uart|count_p[9]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.962      ;
; 0.675 ; uart_reg:uart|rec_bs[6]               ; uart_reg:uart|rec_bs[5]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.962      ;
; 0.676 ; uart_reg:uart|count_p[5]              ; uart_reg:uart|count_p[5]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.963      ;
; 0.676 ; uart_reg:uart|ur_bcount[5]            ; uart_reg:uart|ur_bcount[5]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.963      ;
; 0.676 ; uart_reg:uart|ur_bcount[6]            ; uart_reg:uart|ur_bcount[6]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.963      ;
; 0.677 ; uart_reg:uart|count_p[7]              ; uart_reg:uart|count_p[7]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.964      ;
; 0.677 ; uart_reg:uart|count_p[8]              ; uart_reg:uart|count_p[8]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.964      ;
; 0.677 ; uart_reg:uart|ur_bcount[7]            ; uart_reg:uart|ur_bcount[7]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.964      ;
; 0.678 ; uart_reg:uart|count_p[6]              ; uart_reg:uart|count_p[6]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.965      ;
; 0.678 ; uart_reg:uart|ur_bcount[8]            ; uart_reg:uart|ur_bcount[8]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.965      ;
; 0.679 ; uart_reg:uart|count_p[4]              ; uart_reg:uart|count_p[4]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.966      ;
; 0.679 ; reg_op:regop|us_trig                  ; uart_reg:uart|sw_flag                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.496      ; 1.370      ;
; 0.681 ; uart_reg:uart|rec_bs[7]               ; uart_reg:uart|rec_buf[10][7]          ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.538      ; 1.414      ;
; 0.681 ; uart_reg:uart|count_tp[3]             ; uart_reg:uart|count_tp[3]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.968      ;
; 0.681 ; uart_reg:uart|count_tp[5]             ; uart_reg:uart|count_tp[5]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.968      ;
; 0.682 ; reg_op:regop|count[7]                 ; reg_op:regop|count[7]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.969      ;
; 0.683 ; uart_reg:uart|count_tp[6]             ; uart_reg:uart|count_tp[6]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.970      ;
; 0.684 ; uart_reg:uart|count_tp[2]             ; uart_reg:uart|count_tp[2]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.971      ;
; 0.685 ; reg_op:regop|count[6]                 ; reg_op:regop|count[6]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; uart_reg:uart|count_tp[7]             ; uart_reg:uart|count_tp[7]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.972      ;
; 0.686 ; reg_op:regop|count[1]                 ; reg_op:regop|count[1]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.973      ;
; 0.686 ; uart_reg:uart|count_tp[4]             ; uart_reg:uart|count_tp[4]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.973      ;
; 0.688 ; uart_reg:uart|count_p[0]              ; uart_reg:uart|count_p[0]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; reg_op:regop|count[8]                 ; reg_op:regop|count[8]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; uart_reg:uart|sum_tp[0]               ; uart_reg:uart|sum_tp[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.973      ;
; 0.689 ; uart_reg:uart|count_tp[11]            ; uart_reg:uart|count_tp[11]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.976      ;
; 0.690 ; uart_reg:uart|count_tp[9]             ; uart_reg:uart|count_tp[9]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.977      ;
; 0.690 ; uart_reg:uart|sum_tp[0]               ; uart_reg:uart|sum_tp[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.975      ;
; 0.693 ; uart_reg:uart|count_tp[0]             ; uart_reg:uart|count_tp[0]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.980      ;
; 0.693 ; uart_reg:uart|count_tp[10]            ; uart_reg:uart|count_tp[10]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.980      ;
; 0.695 ; reg_op:regop|count[2]                 ; reg_op:regop|count[2]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.982      ;
; 0.698 ; reg_op:regop|count[5]                 ; reg_op:regop|count[5]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.985      ;
; 0.698 ; reg_op:regop|count[3]                 ; reg_op:regop|count[3]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.985      ;
; 0.700 ; reg_op:regop|count[4]                 ; reg_op:regop|count[4]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.987      ;
; 0.700 ; uart_reg:uart|count_tp[8]             ; uart_reg:uart|count_tp[8]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.987      ;
; 0.701 ; uart_reg:uart|ur_bcount[2]            ; uart_reg:uart|ur_bcount[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.988      ;
; 0.701 ; uart_reg:uart|ur_bcount[4]            ; uart_reg:uart|ur_bcount[4]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.988      ;
; 0.709 ; uart_reg:uart|ur_bcount[0]            ; uart_reg:uart|ur_bcount[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.996      ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'hw_reset'                                                                                                                             ;
+-------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 2.413 ; uart_reg:uart|ur_trig ; reg_op:regop|ur_ctg~1  ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 0.000        ; 2.240      ; 4.733      ;
; 2.467 ; reg_op:regop|us_trig  ; uart_reg:uart|us_ctg~1 ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 0.000        ; 2.252      ; 4.799      ;
+-------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                     ;
+--------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -2.109 ; hw_reset  ; uart_reg:uart|num_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|state[1]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|state[2]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|count_bit[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|count_bit[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|count_bit[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|count_bit[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|num_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|state[0]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|\process_1:state[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|\process_1:state[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.109 ; hw_reset  ; uart_reg:uart|us_ctg~_emulated        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.663      ;
; -2.108 ; hw_reset  ; uart_reg:uart|mp_count[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.662      ;
; -2.108 ; hw_reset  ; uart_reg:uart|count_bte[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.662      ;
; -2.108 ; hw_reset  ; uart_reg:uart|count_bte[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.662      ;
; -2.108 ; hw_reset  ; uart_reg:uart|count_bte[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.662      ;
; -2.108 ; hw_reset  ; uart_reg:uart|\process_1:state[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.662      ;
; -2.108 ; hw_reset  ; uart_reg:uart|count_bte[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.112      ; 2.662      ;
; -2.098 ; hw_reset  ; reg_op:regop|ur_ctg~_emulated         ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.121      ; 2.661      ;
; -2.097 ; hw_reset  ; reg_op:regop|state[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.121      ; 2.660      ;
; -1.703 ; hw_reset  ; uart_reg:uart|sum_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.518      ; 2.663      ;
; -1.703 ; hw_reset  ; uart_reg:uart|sum_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.518      ; 2.663      ;
; -1.703 ; hw_reset  ; uart_reg:uart|sum_tp[2]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.518      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[0]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[1]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[3]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[4]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[5]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[6]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[7]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[8]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[9]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[10]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[11]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.661 ; hw_reset  ; uart_reg:uart|count_p[2]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.663      ;
; -1.660 ; hw_reset  ; uart_reg:uart|mp_count[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.662      ;
; -1.660 ; hw_reset  ; reg_op:regop|count[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.660      ;
; -1.660 ; hw_reset  ; reg_op:regop|count[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.660      ;
; -1.660 ; hw_reset  ; reg_op:regop|count[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.660      ;
; -1.660 ; hw_reset  ; reg_op:regop|count[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.660      ;
; -1.660 ; hw_reset  ; reg_op:regop|count[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.660      ;
; -1.660 ; hw_reset  ; reg_op:regop|count[7]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.660      ;
; -1.660 ; hw_reset  ; reg_op:regop|count[8]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.660      ;
; -1.660 ; hw_reset  ; reg_op:regop|count[5]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.660      ;
; -1.660 ; hw_reset  ; reg_op:regop|count[6]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.660      ;
; -1.656 ; hw_reset  ; uart_reg:uart|ur_bcount[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.563      ; 2.661      ;
; -1.656 ; hw_reset  ; uart_reg:uart|ur_bcount[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.563      ; 2.661      ;
; -1.656 ; hw_reset  ; uart_reg:uart|ur_bcount[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.563      ; 2.661      ;
; -1.656 ; hw_reset  ; uart_reg:uart|ur_bcount[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.563      ; 2.661      ;
; -1.656 ; hw_reset  ; uart_reg:uart|ur_bcount[4]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.563      ; 2.661      ;
; -1.656 ; hw_reset  ; uart_reg:uart|ur_bcount[5]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.563      ; 2.661      ;
; -1.656 ; hw_reset  ; uart_reg:uart|ur_bcount[6]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.563      ; 2.661      ;
; -1.656 ; hw_reset  ; uart_reg:uart|ur_bcount[7]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.563      ; 2.661      ;
; -1.656 ; hw_reset  ; uart_reg:uart|ur_bcount[8]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.563      ; 2.661      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[5]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[6]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[7]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[8]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[10]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[11]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.655 ; hw_reset  ; uart_reg:uart|count_tp[9]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.565      ; 2.662      ;
; -1.650 ; hw_reset  ; reg_op:regop|state[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.568      ; 2.660      ;
; -1.650 ; hw_reset  ; reg_op:regop|state[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.568      ; 2.660      ;
; -1.650 ; hw_reset  ; reg_op:regop|state[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.568      ; 2.660      ;
; -1.649 ; hw_reset  ; reg_op:regop|state[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.568      ; 2.659      ;
; -1.615 ; hw_reset  ; uart_reg:uart|mp_count[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|num_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|state[1]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|state[2]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|count_bit[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|count_bit[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|count_bit[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|count_bit[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|num_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|state[0]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|\process_1:state[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|\process_1:state[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|us_ctg~_emulated        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|count_bte[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|count_bte[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|count_bte[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|\process_1:state[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.615 ; hw_reset  ; uart_reg:uart|count_bte[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.112      ; 2.669      ;
; -1.604 ; hw_reset  ; reg_op:regop|ur_ctg~_emulated         ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.121      ; 2.667      ;
; -1.603 ; hw_reset  ; reg_op:regop|state[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.121      ; 2.666      ;
; -1.209 ; hw_reset  ; uart_reg:uart|sum_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.518      ; 2.669      ;
; -1.209 ; hw_reset  ; uart_reg:uart|sum_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.518      ; 2.669      ;
+--------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                     ;
+-------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.271 ; hw_reset  ; reg_op:regop|state[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.962      ; 2.538      ;
; 1.272 ; hw_reset  ; reg_op:regop|state[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.962      ; 2.539      ;
; 1.272 ; hw_reset  ; reg_op:regop|state[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.962      ; 2.539      ;
; 1.272 ; hw_reset  ; reg_op:regop|state[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.962      ; 2.539      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[5]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[6]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[7]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[8]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[10]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[11]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.278 ; hw_reset  ; uart_reg:uart|ur_bcount[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.957      ; 2.540      ;
; 1.278 ; hw_reset  ; uart_reg:uart|ur_bcount[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.957      ; 2.540      ;
; 1.278 ; hw_reset  ; uart_reg:uart|ur_bcount[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.957      ; 2.540      ;
; 1.278 ; hw_reset  ; uart_reg:uart|ur_bcount[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.957      ; 2.540      ;
; 1.278 ; hw_reset  ; uart_reg:uart|ur_bcount[4]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.957      ; 2.540      ;
; 1.278 ; hw_reset  ; uart_reg:uart|ur_bcount[5]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.957      ; 2.540      ;
; 1.278 ; hw_reset  ; uart_reg:uart|ur_bcount[6]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.957      ; 2.540      ;
; 1.278 ; hw_reset  ; uart_reg:uart|ur_bcount[7]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.957      ; 2.540      ;
; 1.278 ; hw_reset  ; uart_reg:uart|ur_bcount[8]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.957      ; 2.540      ;
; 1.278 ; hw_reset  ; uart_reg:uart|count_tp[9]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.959      ; 2.542      ;
; 1.283 ; hw_reset  ; reg_op:regop|count[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.952      ; 2.540      ;
; 1.283 ; hw_reset  ; reg_op:regop|count[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.952      ; 2.540      ;
; 1.283 ; hw_reset  ; reg_op:regop|count[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.952      ; 2.540      ;
; 1.283 ; hw_reset  ; reg_op:regop|count[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.952      ; 2.540      ;
; 1.283 ; hw_reset  ; reg_op:regop|count[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.952      ; 2.540      ;
; 1.283 ; hw_reset  ; reg_op:regop|count[7]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.952      ; 2.540      ;
; 1.283 ; hw_reset  ; reg_op:regop|count[8]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.952      ; 2.540      ;
; 1.283 ; hw_reset  ; reg_op:regop|count[5]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.952      ; 2.540      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[0]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[1]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[3]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[4]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[5]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[6]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[7]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[8]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[9]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[10]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[11]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.283 ; hw_reset  ; reg_op:regop|count[6]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.952      ; 2.540      ;
; 1.283 ; hw_reset  ; uart_reg:uart|count_p[2]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.954      ; 2.542      ;
; 1.284 ; hw_reset  ; uart_reg:uart|mp_count[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.953      ; 2.542      ;
; 1.327 ; hw_reset  ; uart_reg:uart|sum_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.910      ; 2.542      ;
; 1.327 ; hw_reset  ; uart_reg:uart|sum_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.910      ; 2.542      ;
; 1.327 ; hw_reset  ; uart_reg:uart|sum_tp[2]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.910      ; 2.542      ;
; 1.738 ; hw_reset  ; reg_op:regop|ur_ctg~_emulated         ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 2.540      ;
; 1.738 ; hw_reset  ; reg_op:regop|state[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.496      ; 2.539      ;
; 1.750 ; hw_reset  ; uart_reg:uart|mp_count[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|num_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|state[1]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|state[2]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|count_bit[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|count_bit[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|count_bit[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|count_bit[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|num_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|state[0]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|\process_1:state[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|\process_1:state[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|us_ctg~_emulated        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|count_bte[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|count_bte[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|count_bte[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|\process_1:state[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.750 ; hw_reset  ; uart_reg:uart|count_bte[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 2.542      ;
; 1.774 ; hw_reset  ; reg_op:regop|state[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.962      ; 2.541      ;
; 1.775 ; hw_reset  ; reg_op:regop|state[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.962      ; 2.542      ;
; 1.775 ; hw_reset  ; reg_op:regop|state[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.962      ; 2.542      ;
; 1.775 ; hw_reset  ; reg_op:regop|state[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.962      ; 2.542      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[5]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[6]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[7]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[8]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[10]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[11]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.780 ; hw_reset  ; uart_reg:uart|count_tp[9]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.959      ; 2.544      ;
; 1.781 ; hw_reset  ; uart_reg:uart|ur_bcount[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.957      ; 2.543      ;
; 1.781 ; hw_reset  ; uart_reg:uart|ur_bcount[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.957      ; 2.543      ;
; 1.781 ; hw_reset  ; uart_reg:uart|ur_bcount[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.957      ; 2.543      ;
; 1.781 ; hw_reset  ; uart_reg:uart|ur_bcount[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.957      ; 2.543      ;
; 1.781 ; hw_reset  ; uart_reg:uart|ur_bcount[4]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.957      ; 2.543      ;
; 1.781 ; hw_reset  ; uart_reg:uart|ur_bcount[5]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.957      ; 2.543      ;
; 1.781 ; hw_reset  ; uart_reg:uart|ur_bcount[6]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.957      ; 2.543      ;
; 1.781 ; hw_reset  ; uart_reg:uart|ur_bcount[7]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.957      ; 2.543      ;
; 1.781 ; hw_reset  ; uart_reg:uart|ur_bcount[8]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.957      ; 2.543      ;
; 1.785 ; hw_reset  ; reg_op:regop|count[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.952      ; 2.542      ;
+-------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; -2.000 ; -429.055      ;
; hw_reset                                          ; -1.251 ; -2.422        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.178 ; 0.000         ;
; hw_reset                                          ; 0.960 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; -1.413 ; -94.844       ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.771 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; hw_reset                                          ; -3.000 ; -3.000        ;
; clk_in                                            ; 9.594  ; 0.000         ;
; clock|altpll_component|auto_generated|pll1|clk[0] ; 9.769  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                               ;
+--------+-----------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -2.000 ; hw_reset  ; uart_reg:uart|rec_buf[8][7]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.297      ;
; -2.000 ; hw_reset  ; uart_reg:uart|rec_buf[8][1]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.297      ;
; -2.000 ; hw_reset  ; uart_reg:uart|rec_buf[8][6]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.297      ;
; -2.000 ; hw_reset  ; uart_reg:uart|rec_buf[8][5]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.297      ;
; -2.000 ; hw_reset  ; uart_reg:uart|rec_buf[8][3]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.297      ;
; -2.000 ; hw_reset  ; uart_reg:uart|rec_buf[8][0]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.297      ;
; -1.886 ; hw_reset  ; reg_op:regop|snd_buf[10][1]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.068      ; 2.381      ;
; -1.886 ; hw_reset  ; reg_op:regop|snd_buf[10][6]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.068      ; 2.381      ;
; -1.886 ; hw_reset  ; reg_op:regop|snd_buf[10][0]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.068      ; 2.381      ;
; -1.882 ; hw_reset  ; uart_reg:uart|rec_buf[10][7] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 2.372      ;
; -1.880 ; hw_reset  ; reg_op:regop|state[2]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.127     ; 2.180      ;
; -1.875 ; hw_reset  ; uart_reg:uart|rec_bs[7]      ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 2.173      ;
; -1.867 ; hw_reset  ; uart_reg:uart|rec_buf[10][2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.078      ; 2.372      ;
; -1.867 ; hw_reset  ; uart_reg:uart|rec_buf[10][6] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.078      ; 2.372      ;
; -1.867 ; hw_reset  ; uart_reg:uart|rec_buf[10][5] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.078      ; 2.372      ;
; -1.867 ; hw_reset  ; uart_reg:uart|rec_buf[10][3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.078      ; 2.372      ;
; -1.867 ; hw_reset  ; uart_reg:uart|rec_buf[10][0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.078      ; 2.372      ;
; -1.857 ; hw_reset  ; reg_op:regop|snd_buf[3][6]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.154      ;
; -1.857 ; hw_reset  ; reg_op:regop|snd_buf[3][0]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.154      ;
; -1.843 ; hw_reset  ; reg_op:regop|snd_buf[6][0]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.140      ;
; -1.843 ; hw_reset  ; reg_op:regop|snd_buf[6][2]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.140      ;
; -1.843 ; hw_reset  ; reg_op:regop|snd_buf[6][6]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.140      ;
; -1.843 ; hw_reset  ; reg_op:regop|snd_buf[6][7]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.140      ;
; -1.843 ; hw_reset  ; reg_op:regop|snd_buf[6][5]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.140      ;
; -1.843 ; hw_reset  ; reg_op:regop|snd_buf[6][4]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.140      ;
; -1.843 ; hw_reset  ; reg_op:regop|snd_buf[6][3]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.140      ;
; -1.843 ; hw_reset  ; reg_op:regop|snd_buf[6][1]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.140      ;
; -1.817 ; hw_reset  ; reg_op:regop|snd_buf[7][0]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.114      ;
; -1.817 ; hw_reset  ; reg_op:regop|snd_buf[7][2]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.114      ;
; -1.817 ; hw_reset  ; reg_op:regop|snd_buf[7][6]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.114      ;
; -1.817 ; hw_reset  ; reg_op:regop|snd_buf[7][7]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.114      ;
; -1.817 ; hw_reset  ; reg_op:regop|snd_buf[7][5]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.114      ;
; -1.817 ; hw_reset  ; reg_op:regop|snd_buf[7][4]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.114      ;
; -1.817 ; hw_reset  ; reg_op:regop|snd_buf[7][3]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.114      ;
; -1.817 ; hw_reset  ; reg_op:regop|snd_buf[7][1]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.114      ;
; -1.815 ; hw_reset  ; reg_op:regop|snd_buf[14][1]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.112      ;
; -1.815 ; hw_reset  ; reg_op:regop|snd_buf[14][6]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.112      ;
; -1.815 ; hw_reset  ; reg_op:regop|snd_buf[14][0]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.112      ;
; -1.810 ; hw_reset  ; reg_op:regop|snd_buf[8][1]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.131     ; 2.106      ;
; -1.810 ; hw_reset  ; reg_op:regop|snd_buf[8][6]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.131     ; 2.106      ;
; -1.810 ; hw_reset  ; reg_op:regop|snd_buf[8][0]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.131     ; 2.106      ;
; -1.806 ; hw_reset  ; uart_reg:uart|rec_buf[6][6]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 2.297      ;
; -1.806 ; hw_reset  ; uart_reg:uart|rec_buf[6][3]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 2.297      ;
; -1.804 ; hw_reset  ; uart_reg:uart|rec_buf[14][6] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.052      ; 2.283      ;
; -1.788 ; hw_reset  ; uart_reg:uart|rec_buf[10][1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.074      ; 2.289      ;
; -1.787 ; hw_reset  ; uart_reg:uart|rec_buf[7][7]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.084      ;
; -1.787 ; hw_reset  ; uart_reg:uart|rec_buf[7][1]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.084      ;
; -1.787 ; hw_reset  ; uart_reg:uart|rec_buf[7][2]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.084      ;
; -1.787 ; hw_reset  ; uart_reg:uart|rec_buf[7][6]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.084      ;
; -1.787 ; hw_reset  ; uart_reg:uart|rec_buf[7][5]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.084      ;
; -1.787 ; hw_reset  ; uart_reg:uart|rec_buf[7][3]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.084      ;
; -1.787 ; hw_reset  ; uart_reg:uart|rec_buf[7][4]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.084      ;
; -1.787 ; hw_reset  ; uart_reg:uart|rec_buf[7][0]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.084      ;
; -1.786 ; hw_reset  ; uart_reg:uart|rec_buf[6][7]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.074      ; 2.287      ;
; -1.786 ; hw_reset  ; uart_reg:uart|rec_buf[15][7] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.083      ;
; -1.786 ; hw_reset  ; uart_reg:uart|rec_buf[15][1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.083      ;
; -1.786 ; hw_reset  ; uart_reg:uart|rec_buf[15][2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.083      ;
; -1.786 ; hw_reset  ; uart_reg:uart|rec_buf[15][6] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.083      ;
; -1.786 ; hw_reset  ; uart_reg:uart|rec_buf[15][5] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.083      ;
; -1.786 ; hw_reset  ; uart_reg:uart|rec_buf[15][3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.083      ;
; -1.786 ; hw_reset  ; uart_reg:uart|rec_buf[15][4] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.083      ;
; -1.786 ; hw_reset  ; uart_reg:uart|rec_buf[15][0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.083      ;
; -1.773 ; hw_reset  ; uart_reg:uart|rec_buf[10][4] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.078      ; 2.278      ;
; -1.771 ; hw_reset  ; reg_op:regop|mb_count[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.067      ; 2.265      ;
; -1.771 ; hw_reset  ; reg_op:regop|mb_count[3]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.067      ; 2.265      ;
; -1.771 ; hw_reset  ; reg_op:regop|mb_count[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.067      ; 2.265      ;
; -1.771 ; hw_reset  ; reg_op:regop|mb_count[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.067      ; 2.265      ;
; -1.771 ; hw_reset  ; reg_op:regop|conv_adr[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.067      ; 2.265      ;
; -1.771 ; hw_reset  ; reg_op:regop|conv_adr[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.067      ; 2.265      ;
; -1.771 ; hw_reset  ; reg_op:regop|conv_adr[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.067      ; 2.265      ;
; -1.771 ; hw_reset  ; reg_op:regop|conv_adr[3]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.067      ; 2.265      ;
; -1.771 ; hw_reset  ; uart_reg:uart|rec_buf[6][1]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.077      ; 2.275      ;
; -1.771 ; hw_reset  ; uart_reg:uart|rec_buf[6][4]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.077      ; 2.275      ;
; -1.749 ; hw_reset  ; reg_op:regop|snd_buf[15][1]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.047      ; 2.223      ;
; -1.749 ; hw_reset  ; reg_op:regop|snd_buf[15][6]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.047      ; 2.223      ;
; -1.749 ; hw_reset  ; reg_op:regop|snd_buf[15][0]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.047      ; 2.223      ;
; -1.743 ; hw_reset  ; reg_op:regop|snd_buf[3][1]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.052      ; 2.222      ;
; -1.742 ; hw_reset  ; reg_op:regop|snd_buf[5][0]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.039      ;
; -1.742 ; hw_reset  ; reg_op:regop|snd_buf[5][2]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.039      ;
; -1.742 ; hw_reset  ; reg_op:regop|snd_buf[5][7]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.039      ;
; -1.742 ; hw_reset  ; reg_op:regop|snd_buf[5][1]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.039      ;
; -1.741 ; hw_reset  ; uart_reg:uart|rec_buf[4][7]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.052      ; 2.220      ;
; -1.738 ; hw_reset  ; uart_reg:uart|rec_buf[2][1]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.072      ; 2.237      ;
; -1.736 ; hw_reset  ; reg_op:regop|snd_buf[5][5]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 2.226      ;
; -1.736 ; hw_reset  ; reg_op:regop|snd_buf[5][4]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 2.226      ;
; -1.727 ; hw_reset  ; reg_op:regop|snd_buf[0][0]   ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 2.024      ;
; -1.725 ; hw_reset  ; uart_reg:uart|rec_buf[13][6] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.072      ; 2.224      ;
; -1.713 ; hw_reset  ; uart_reg:uart|rec_buf[8][2]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 2.203      ;
; -1.713 ; hw_reset  ; uart_reg:uart|rec_buf[8][4]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 2.203      ;
; -1.704 ; hw_reset  ; uart_reg:uart|rec_buf[9][1]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 2.194      ;
; -1.698 ; hw_reset  ; reg_op:regop|state[3]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.066      ; 2.191      ;
; -1.696 ; hw_reset  ; uart_reg:uart|rec_buf[2][2]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 2.187      ;
; -1.696 ; hw_reset  ; uart_reg:uart|rec_buf[2][3]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 2.187      ;
; -1.696 ; hw_reset  ; uart_reg:uart|rec_buf[2][0]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 2.187      ;
; -1.696 ; hw_reset  ; uart_reg:uart|rec_buf[2][7]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 2.187      ;
; -1.696 ; hw_reset  ; uart_reg:uart|rec_buf[2][6]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 2.187      ;
; -1.696 ; hw_reset  ; uart_reg:uart|rec_buf[2][5]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 2.187      ;
; -1.696 ; hw_reset  ; uart_reg:uart|rec_buf[2][4]  ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 2.187      ;
; -1.694 ; hw_reset  ; reg_op:regop|state[1]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.066      ; 2.187      ;
; -1.693 ; hw_reset  ; reg_op:regop|state[0]        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.066      ; 2.186      ;
+--------+-----------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'hw_reset'                                                                                                                             ;
+--------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -1.251 ; reg_op:regop|us_trig  ; uart_reg:uart|us_ctg~1 ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 1.000        ; 1.038      ; 2.767      ;
; -1.171 ; uart_reg:uart|ur_trig ; reg_op:regop|ur_ctg~1  ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 1.000        ; 1.032      ; 2.696      ;
+--------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                         ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.178 ; reg_op:regop|reg_adr[1]               ; reg_op:regop|reg_adr[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; reg_op:regop|state[3]                 ; reg_op:regop|state[3]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; reg_op:regop|snd_buf[4][5]            ; reg_op:regop|snd_buf[4][5]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_reg:uart|sw_flag                 ; uart_reg:uart|sw_flag                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_reg:uart|sum_tp[1]               ; uart_reg:uart|sum_tp[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_reg:uart|sum_tp[2]               ; uart_reg:uart|sum_tp[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; reg_op:regop|reg_adr[0]               ; reg_op:regop|reg_adr[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.314      ;
; 0.185 ; uart_reg:uart|mp_count[0]             ; uart_reg:uart|mp_count[0]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; uart_reg:uart|\process_1:count_bit[3] ; uart_reg:uart|\process_1:count_bit[3] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_reg:uart|\process_1:count_bit[1] ; uart_reg:uart|\process_1:count_bit[1] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_reg:uart|\process_1:count_bit[2] ; uart_reg:uart|\process_1:count_bit[2] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_reg:uart|count_bte[2]            ; uart_reg:uart|count_bte[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_reg:uart|count_bte[3]            ; uart_reg:uart|count_bte[3]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_reg:uart|count_bte[1]            ; uart_reg:uart|count_bte[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_reg:uart|ur_trig                 ; uart_reg:uart|ur_trig                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_reg:uart|state[1]                ; uart_reg:uart|state[1]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_reg:uart|state[2]                ; uart_reg:uart|state[2]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_reg:uart|sum_tp[0]               ; uart_reg:uart|sum_tp[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; uart_reg:uart|num_tp[1]               ; uart_reg:uart|num_tp[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_reg:uart|state[0]                ; uart_reg:uart|state[0]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_reg:uart|uart_tx                 ; uart_reg:uart|uart_tx                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_reg:uart|\process_1:state[1]     ; uart_reg:uart|\process_1:state[1]     ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg_op:regop|snd_buf[2][0]            ; reg_op:regop|snd_buf[2][0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg_op:regop|us_trig                  ; reg_op:regop|us_trig                  ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[3]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_reg:uart|count_bit[2]            ; uart_reg:uart|count_bit[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_reg:uart|count_bit[1]            ; uart_reg:uart|count_bit[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_reg:uart|mp_count[1]             ; uart_reg:uart|mp_count[1]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_reg:uart|\process_1:count_bit[0] ; uart_reg:uart|\process_1:count_bit[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_reg:uart|count_bte[0]            ; uart_reg:uart|count_bte[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_reg:uart|num_tp[0]               ; uart_reg:uart|num_tp[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_reg:uart|count_bit[0]            ; uart_reg:uart|count_bit[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.199 ; uart_reg:uart|\process_1:count_bit[1] ; uart_reg:uart|\process_1:count_bit[2] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.320      ;
; 0.200 ; uart_reg:uart|rec_bs[3]               ; uart_reg:uart|rec_bs[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.329      ;
; 0.201 ; uart_reg:uart|rec_bs[5]               ; uart_reg:uart|rec_bs[4]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.330      ;
; 0.204 ; uart_reg:uart|\process_1:count_bit[0] ; uart_reg:uart|\process_1:count_bit[1] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.207 ; reg_op:regop|reg_adr[0]               ; reg_op:regop|reg_adr[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.336      ;
; 0.210 ; uart_reg:uart|count_bte[0]            ; uart_reg:uart|count_bte[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.331      ;
; 0.211 ; uart_reg:uart|count_bte[0]            ; uart_reg:uart|count_bte[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.332      ;
; 0.225 ; uart_reg:uart|count_bte[3]            ; uart_reg:uart|snd_bs[4]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.346      ;
; 0.226 ; uart_reg:uart|count_bte[3]            ; uart_reg:uart|snd_bs[5]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.347      ;
; 0.228 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.348      ;
; 0.229 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[1]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.349      ;
; 0.229 ; uart_reg:uart|count_bit[3]            ; uart_reg:uart|count_bit[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.349      ;
; 0.230 ; uart_reg:uart|state[0]                ; uart_reg:uart|state[2]                ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.351      ;
; 0.251 ; uart_reg:uart|snd_bs[1]               ; uart_reg:uart|snd_bs[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.372      ;
; 0.252 ; uart_reg:uart|snd_bs[3]               ; uart_reg:uart|snd_bs[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; uart_reg:uart|snd_bs[5]               ; uart_reg:uart|snd_bs[4]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; uart_reg:uart|snd_bs[7]               ; uart_reg:uart|snd_bs[6]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; uart_reg:uart|snd_bs[6]               ; uart_reg:uart|snd_bs[5]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.374      ;
; 0.265 ; uart_reg:uart|snd_bs[0]               ; uart_reg:uart|snd_bs[7]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.386      ;
; 0.267 ; reg_op:regop|state[2]                 ; reg_op:regop|state[0]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.589      ;
; 0.268 ; uart_reg:uart|sum_tp[1]               ; uart_reg:uart|sum_tp[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.396      ;
; 0.270 ; uart_reg:uart|rec_bs[4]               ; uart_reg:uart|rec_bs[3]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.399      ;
; 0.272 ; uart_reg:uart|rec_bs[2]               ; uart_reg:uart|rec_bs[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.401      ;
; 0.275 ; uart_reg:uart|rec_bs[1]               ; uart_reg:uart|rec_bs[0]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.404      ;
; 0.283 ; uart_reg:uart|rec_bs[6]               ; uart_reg:uart|rec_bs[5]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.412      ;
; 0.286 ; uart_reg:uart|count_p[1]              ; uart_reg:uart|count_p[1]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.415      ;
; 0.288 ; uart_reg:uart|count_tp[1]             ; uart_reg:uart|count_tp[1]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.417      ;
; 0.289 ; uart_reg:uart|count_p[11]             ; uart_reg:uart|count_p[11]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; uart_reg:uart|count_p[10]             ; uart_reg:uart|count_p[10]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.418      ;
; 0.290 ; uart_reg:uart|count_p[3]              ; uart_reg:uart|count_p[3]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.419      ;
; 0.290 ; uart_reg:uart|count_p[5]              ; uart_reg:uart|count_p[5]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.419      ;
; 0.290 ; uart_reg:uart|count_p[9]              ; uart_reg:uart|count_p[9]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.419      ;
; 0.290 ; uart_reg:uart|count_p[2]              ; uart_reg:uart|count_p[2]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.419      ;
; 0.291 ; uart_reg:uart|count_p[4]              ; uart_reg:uart|count_p[4]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.420      ;
; 0.291 ; uart_reg:uart|count_p[6]              ; uart_reg:uart|count_p[6]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.420      ;
; 0.291 ; uart_reg:uart|count_p[7]              ; uart_reg:uart|count_p[7]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.420      ;
; 0.291 ; uart_reg:uart|count_p[8]              ; uart_reg:uart|count_p[8]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.420      ;
; 0.291 ; uart_reg:uart|ur_bcount[5]            ; uart_reg:uart|ur_bcount[5]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.420      ;
; 0.291 ; uart_reg:uart|ur_bcount[6]            ; uart_reg:uart|ur_bcount[6]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.420      ;
; 0.291 ; uart_reg:uart|ur_bcount[7]            ; uart_reg:uart|ur_bcount[7]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.420      ;
; 0.291 ; uart_reg:uart|ur_bcount[8]            ; uart_reg:uart|ur_bcount[8]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.420      ;
; 0.294 ; uart_reg:uart|count_p[0]              ; uart_reg:uart|count_p[0]              ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.423      ;
; 0.294 ; uart_reg:uart|count_tp[3]             ; uart_reg:uart|count_tp[3]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.423      ;
; 0.294 ; uart_reg:uart|count_tp[5]             ; uart_reg:uart|count_tp[5]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.423      ;
; 0.295 ; reg_op:regop|count[6]                 ; reg_op:regop|count[6]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; reg_op:regop|count[7]                 ; reg_op:regop|count[7]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart_reg:uart|count_tp[6]             ; uart_reg:uart|count_tp[6]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart_reg:uart|count_tp[2]             ; uart_reg:uart|count_tp[2]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart_reg:uart|count_tp[7]             ; uart_reg:uart|count_tp[7]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; reg_op:regop|count[1]                 ; reg_op:regop|count[1]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; reg_op:regop|count[8]                 ; reg_op:regop|count[8]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_reg:uart|count_tp[4]             ; uart_reg:uart|count_tp[4]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_reg:uart|count_tp[11]            ; uart_reg:uart|count_tp[11]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_reg:uart|sum_tp[0]               ; uart_reg:uart|sum_tp[1]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; uart_reg:uart|count_tp[0]             ; uart_reg:uart|count_tp[0]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_reg:uart|sum_tp[0]               ; uart_reg:uart|sum_tp[2]               ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart_reg:uart|count_tp[9]             ; uart_reg:uart|count_tp[9]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; uart_reg:uart|count_tp[10]            ; uart_reg:uart|count_tp[10]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.428      ;
; 0.301 ; reg_op:regop|count[2]                 ; reg_op:regop|count[2]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.430      ;
; 0.302 ; reg_op:regop|count[5]                 ; reg_op:regop|count[5]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.431      ;
; 0.302 ; reg_op:regop|count[3]                 ; reg_op:regop|count[3]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.431      ;
; 0.302 ; reg_op:regop|count[4]                 ; reg_op:regop|count[4]                 ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.431      ;
; 0.302 ; uart_reg:uart|count_tp[8]             ; uart_reg:uart|count_tp[8]             ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.431      ;
; 0.303 ; uart_reg:uart|ur_bcount[2]            ; uart_reg:uart|ur_bcount[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.432      ;
; 0.303 ; uart_reg:uart|ur_bcount[4]            ; uart_reg:uart|ur_bcount[4]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.432      ;
; 0.306 ; uart_reg:uart|ur_bcount[0]            ; uart_reg:uart|ur_bcount[0]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.435      ;
; 0.306 ; uart_reg:uart|count_bte[1]            ; uart_reg:uart|count_bte[2]            ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; uart_reg:uart|\process_1:count_bit[0] ; uart_reg:uart|\process_1:count_bit[2] ; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'hw_reset'                                                                                                                             ;
+-------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 0.960 ; uart_reg:uart|ur_trig ; reg_op:regop|ur_ctg~1  ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 0.000        ; 1.270      ; 2.310      ;
; 0.986 ; reg_op:regop|us_trig  ; uart_reg:uart|us_ctg~1 ; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset    ; 0.000        ; 1.275      ; 2.341      ;
+-------+-----------------------+------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                     ;
+--------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -1.413 ; hw_reset  ; uart_reg:uart|count_bte[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 1.710      ;
; -1.413 ; hw_reset  ; uart_reg:uart|count_bte[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 1.710      ;
; -1.413 ; hw_reset  ; uart_reg:uart|count_bte[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 1.710      ;
; -1.413 ; hw_reset  ; uart_reg:uart|count_bte[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|mp_count[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|num_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|state[1]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|state[2]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|count_bit[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|count_bit[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|count_bit[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|count_bit[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|num_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|state[0]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|\process_1:state[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|\process_1:state[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|us_ctg~_emulated        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.412 ; hw_reset  ; uart_reg:uart|\process_1:state[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.129     ; 1.710      ;
; -1.407 ; hw_reset  ; reg_op:regop|ur_ctg~_emulated         ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.126     ; 1.708      ;
; -1.407 ; hw_reset  ; reg_op:regop|state[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.127     ; 1.707      ;
; -1.234 ; hw_reset  ; uart_reg:uart|sum_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.049      ; 1.710      ;
; -1.234 ; hw_reset  ; uart_reg:uart|sum_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.049      ; 1.710      ;
; -1.234 ; hw_reset  ; uart_reg:uart|sum_tp[2]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.049      ; 1.710      ;
; -1.220 ; hw_reset  ; reg_op:regop|count[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.061      ; 1.708      ;
; -1.220 ; hw_reset  ; reg_op:regop|count[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.061      ; 1.708      ;
; -1.220 ; hw_reset  ; reg_op:regop|count[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.061      ; 1.708      ;
; -1.220 ; hw_reset  ; reg_op:regop|count[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.061      ; 1.708      ;
; -1.220 ; hw_reset  ; reg_op:regop|count[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.061      ; 1.708      ;
; -1.220 ; hw_reset  ; reg_op:regop|count[7]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.061      ; 1.708      ;
; -1.220 ; hw_reset  ; reg_op:regop|count[8]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.061      ; 1.708      ;
; -1.220 ; hw_reset  ; reg_op:regop|count[5]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.061      ; 1.708      ;
; -1.220 ; hw_reset  ; reg_op:regop|count[6]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.061      ; 1.708      ;
; -1.219 ; hw_reset  ; uart_reg:uart|mp_count[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[0]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[1]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[3]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[4]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[5]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[6]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[7]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[8]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[9]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[10]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[11]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.219 ; hw_reset  ; uart_reg:uart|count_p[2]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.064      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[5]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[6]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[7]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[8]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[10]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[11]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.218 ; hw_reset  ; uart_reg:uart|ur_bcount[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 1.708      ;
; -1.218 ; hw_reset  ; uart_reg:uart|ur_bcount[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 1.708      ;
; -1.218 ; hw_reset  ; uart_reg:uart|ur_bcount[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 1.708      ;
; -1.218 ; hw_reset  ; uart_reg:uart|ur_bcount[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 1.708      ;
; -1.218 ; hw_reset  ; uart_reg:uart|ur_bcount[4]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 1.708      ;
; -1.218 ; hw_reset  ; uart_reg:uart|ur_bcount[5]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 1.708      ;
; -1.218 ; hw_reset  ; uart_reg:uart|ur_bcount[6]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 1.708      ;
; -1.218 ; hw_reset  ; uart_reg:uart|ur_bcount[7]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 1.708      ;
; -1.218 ; hw_reset  ; uart_reg:uart|ur_bcount[8]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.063      ; 1.708      ;
; -1.218 ; hw_reset  ; uart_reg:uart|count_tp[9]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.065      ; 1.710      ;
; -1.214 ; hw_reset  ; reg_op:regop|state[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.066      ; 1.707      ;
; -1.214 ; hw_reset  ; reg_op:regop|state[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.066      ; 1.707      ;
; -1.214 ; hw_reset  ; reg_op:regop|state[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.066      ; 1.707      ;
; -1.213 ; hw_reset  ; reg_op:regop|state[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.066      ; 1.706      ;
; -0.522 ; hw_reset  ; uart_reg:uart|num_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.320      ;
; -0.522 ; hw_reset  ; uart_reg:uart|state[1]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.320      ;
; -0.522 ; hw_reset  ; uart_reg:uart|state[2]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.320      ;
; -0.522 ; hw_reset  ; uart_reg:uart|num_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.320      ;
; -0.522 ; hw_reset  ; uart_reg:uart|state[0]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.320      ;
; -0.522 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.320      ;
; -0.522 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.320      ;
; -0.522 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.320      ;
; -0.522 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.320      ;
; -0.522 ; hw_reset  ; uart_reg:uart|count_bte[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.130     ; 1.319      ;
; -0.522 ; hw_reset  ; uart_reg:uart|count_bte[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.130     ; 1.319      ;
; -0.522 ; hw_reset  ; uart_reg:uart|count_bte[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.130     ; 1.319      ;
; -0.522 ; hw_reset  ; uart_reg:uart|count_bte[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.130     ; 1.319      ;
; -0.521 ; hw_reset  ; uart_reg:uart|mp_count[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.319      ;
; -0.521 ; hw_reset  ; uart_reg:uart|count_bit[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.319      ;
; -0.521 ; hw_reset  ; uart_reg:uart|count_bit[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.319      ;
; -0.521 ; hw_reset  ; uart_reg:uart|count_bit[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.319      ;
; -0.521 ; hw_reset  ; uart_reg:uart|count_bit[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.319      ;
; -0.521 ; hw_reset  ; uart_reg:uart|\process_1:state[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.319      ;
; -0.521 ; hw_reset  ; uart_reg:uart|\process_1:state[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.319      ;
; -0.521 ; hw_reset  ; uart_reg:uart|us_ctg~_emulated        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.319      ;
; -0.521 ; hw_reset  ; uart_reg:uart|\process_1:state[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.129     ; 1.319      ;
; -0.517 ; hw_reset  ; reg_op:regop|ur_ctg~_emulated         ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.126     ; 1.318      ;
; -0.517 ; hw_reset  ; reg_op:regop|state[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.127     ; 1.317      ;
; -0.344 ; hw_reset  ; uart_reg:uart|sum_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.049      ; 1.320      ;
; -0.344 ; hw_reset  ; uart_reg:uart|sum_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.049      ; 1.320      ;
+--------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock|altpll_component|auto_generated|pll1|clk[0]'                                                                                     ;
+-------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 0.771 ; hw_reset  ; reg_op:regop|state[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.280      ; 1.245      ;
; 0.772 ; hw_reset  ; reg_op:regop|state[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.280      ; 1.246      ;
; 0.772 ; hw_reset  ; reg_op:regop|state[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.280      ; 1.246      ;
; 0.772 ; hw_reset  ; reg_op:regop|state[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.280      ; 1.246      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[5]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[6]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[7]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[8]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[10]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[11]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.775 ; hw_reset  ; uart_reg:uart|count_tp[9]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.248      ;
; 0.776 ; hw_reset  ; uart_reg:uart|mp_count[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.248      ;
; 0.777 ; hw_reset  ; uart_reg:uart|ur_bcount[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.248      ;
; 0.777 ; hw_reset  ; uart_reg:uart|ur_bcount[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.248      ;
; 0.777 ; hw_reset  ; uart_reg:uart|ur_bcount[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.248      ;
; 0.777 ; hw_reset  ; uart_reg:uart|ur_bcount[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.248      ;
; 0.777 ; hw_reset  ; uart_reg:uart|ur_bcount[4]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.248      ;
; 0.777 ; hw_reset  ; uart_reg:uart|ur_bcount[5]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.248      ;
; 0.777 ; hw_reset  ; uart_reg:uart|ur_bcount[6]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.248      ;
; 0.777 ; hw_reset  ; uart_reg:uart|ur_bcount[7]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.248      ;
; 0.777 ; hw_reset  ; uart_reg:uart|ur_bcount[8]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.248      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[0]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[1]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[3]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[4]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[5]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[6]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[7]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[8]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[9]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[10]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[11]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.777 ; hw_reset  ; uart_reg:uart|count_p[2]              ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.278      ; 1.249      ;
; 0.778 ; hw_reset  ; reg_op:regop|count[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.275      ; 1.247      ;
; 0.778 ; hw_reset  ; reg_op:regop|count[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.275      ; 1.247      ;
; 0.778 ; hw_reset  ; reg_op:regop|count[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.275      ; 1.247      ;
; 0.778 ; hw_reset  ; reg_op:regop|count[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.275      ; 1.247      ;
; 0.778 ; hw_reset  ; reg_op:regop|count[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.275      ; 1.247      ;
; 0.778 ; hw_reset  ; reg_op:regop|count[7]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.275      ; 1.247      ;
; 0.778 ; hw_reset  ; reg_op:regop|count[8]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.275      ; 1.247      ;
; 0.778 ; hw_reset  ; reg_op:regop|count[5]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.275      ; 1.247      ;
; 0.778 ; hw_reset  ; reg_op:regop|count[6]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.275      ; 1.247      ;
; 0.793 ; hw_reset  ; uart_reg:uart|sum_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.262      ; 1.249      ;
; 0.793 ; hw_reset  ; uart_reg:uart|sum_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.262      ; 1.249      ;
; 0.793 ; hw_reset  ; uart_reg:uart|sum_tp[2]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.262      ; 1.249      ;
; 0.973 ; hw_reset  ; reg_op:regop|ur_ctg~_emulated         ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.247      ;
; 0.973 ; hw_reset  ; reg_op:regop|state[2]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.246      ;
; 0.978 ; hw_reset  ; uart_reg:uart|mp_count[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.248      ;
; 0.978 ; hw_reset  ; uart_reg:uart|num_tp[0]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.249      ;
; 0.978 ; hw_reset  ; uart_reg:uart|state[1]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.249      ;
; 0.978 ; hw_reset  ; uart_reg:uart|state[2]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.249      ;
; 0.978 ; hw_reset  ; uart_reg:uart|num_tp[1]               ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.249      ;
; 0.978 ; hw_reset  ; uart_reg:uart|state[0]                ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.249      ;
; 0.978 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[0] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.249      ;
; 0.978 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[1] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.249      ;
; 0.978 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[2] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.249      ;
; 0.978 ; hw_reset  ; uart_reg:uart|\process_1:count_bit[3] ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.249      ;
; 0.978 ; hw_reset  ; uart_reg:uart|count_bte[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.248      ;
; 0.978 ; hw_reset  ; uart_reg:uart|count_bte[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.248      ;
; 0.978 ; hw_reset  ; uart_reg:uart|count_bte[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.248      ;
; 0.978 ; hw_reset  ; uart_reg:uart|count_bte[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.248      ;
; 0.979 ; hw_reset  ; uart_reg:uart|count_bit[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.249      ;
; 0.979 ; hw_reset  ; uart_reg:uart|count_bit[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.249      ;
; 0.979 ; hw_reset  ; uart_reg:uart|count_bit[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.249      ;
; 0.979 ; hw_reset  ; uart_reg:uart|count_bit[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.249      ;
; 0.979 ; hw_reset  ; uart_reg:uart|\process_1:state[0]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.249      ;
; 0.979 ; hw_reset  ; uart_reg:uart|\process_1:state[1]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.249      ;
; 0.979 ; hw_reset  ; uart_reg:uart|us_ctg~_emulated        ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.249      ;
; 0.979 ; hw_reset  ; uart_reg:uart|\process_1:state[2]     ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.249      ;
; 1.666 ; hw_reset  ; reg_op:regop|state[4]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.280      ; 1.640      ;
; 1.666 ; hw_reset  ; reg_op:regop|state[0]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.280      ; 1.640      ;
; 1.666 ; hw_reset  ; reg_op:regop|state[1]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.280      ; 1.640      ;
; 1.666 ; hw_reset  ; reg_op:regop|state[3]                 ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.280      ; 1.640      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[1]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[2]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[3]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[4]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[5]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[6]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[7]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[8]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[10]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[11]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.670 ; hw_reset  ; uart_reg:uart|count_tp[9]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.279      ; 1.643      ;
; 1.671 ; hw_reset  ; uart_reg:uart|mp_count[0]             ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.278      ; 1.643      ;
; 1.671 ; hw_reset  ; uart_reg:uart|ur_bcount[0]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.277      ; 1.642      ;
; 1.671 ; hw_reset  ; uart_reg:uart|ur_bcount[1]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.277      ; 1.642      ;
; 1.671 ; hw_reset  ; uart_reg:uart|ur_bcount[2]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.277      ; 1.642      ;
; 1.671 ; hw_reset  ; uart_reg:uart|ur_bcount[3]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.277      ; 1.642      ;
; 1.671 ; hw_reset  ; uart_reg:uart|ur_bcount[4]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.277      ; 1.642      ;
; 1.671 ; hw_reset  ; uart_reg:uart|ur_bcount[5]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.277      ; 1.642      ;
; 1.671 ; hw_reset  ; uart_reg:uart|ur_bcount[6]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.277      ; 1.642      ;
; 1.671 ; hw_reset  ; uart_reg:uart|ur_bcount[7]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.277      ; 1.642      ;
; 1.671 ; hw_reset  ; uart_reg:uart|ur_bcount[8]            ; hw_reset     ; clock|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.277      ; 1.642      ;
+-------+-----------+---------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+----------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                              ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -4.265   ; 0.178 ; -2.512   ; 0.771   ; -3.000              ;
;  clk_in                                            ; N/A      ; N/A   ; N/A      ; N/A     ; 9.594               ;
;  clock|altpll_component|auto_generated|pll1|clk[0] ; -4.265   ; 0.178 ; -2.512   ; 0.771   ; 9.663               ;
;  hw_reset                                          ; -4.159   ; 0.960 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                    ; -859.108 ; 0.0   ; -161.961 ; 0.0     ; -3.0                ;
;  clk_in                                            ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock|altpll_component|auto_generated|pll1|clk[0] ; -850.873 ; 0.000 ; -161.961 ; 0.000   ; 0.000               ;
;  hw_reset                                          ; -8.261   ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+----------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_activ     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_error     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mfr_pwm       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mfr_polar     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mbr_pwm       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mbr_polar     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mfl_pwm       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mfl_polar     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mbl_pwm       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mbl_polar     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trim_1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trim_2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trim_3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trim_4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; hw_reset                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_activ     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led_error     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mfr_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mfr_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mbr_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mbr_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; mfl_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mfl_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; mbl_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; mbl_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; trim_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; trim_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; trim_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; trim_4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_activ     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_error     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mfr_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mfr_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mbr_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mbr_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; mfl_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mfl_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; mbl_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mbl_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; trim_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; trim_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; trim_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; trim_4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_activ     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_error     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mfr_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mfr_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mbr_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mbr_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; mfl_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mfl_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; mbl_pwm       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mbl_polar     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; trim_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; trim_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; trim_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; trim_4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 10287    ; 0        ; 0        ; 0        ;
; hw_reset                                          ; clock|altpll_component|auto_generated|pll1|clk[0] ; 297      ; 275      ; 0        ; 0        ;
; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset                                          ; 2        ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; 10287    ; 0        ; 0        ; 0        ;
; hw_reset                                          ; clock|altpll_component|auto_generated|pll1|clk[0] ; 297      ; 275      ; 0        ; 0        ;
; clock|altpll_component|auto_generated|pll1|clk[0] ; hw_reset                                          ; 2        ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; hw_reset   ; clock|altpll_component|auto_generated|pll1|clk[0] ; 74       ; 74       ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; hw_reset   ; clock|altpll_component|auto_generated|pll1|clk[0] ; 74       ; 74       ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                            ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; Target                                            ; Clock                                             ; Type      ; Status      ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; clk_in                                            ; clk_in                                            ; Base      ; Constrained ;
; clock|altpll_component|auto_generated|pll1|clk[0] ; clock|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
; hw_reset                                          ; hw_reset                                          ; Base      ; Constrained ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri Dec 26 14:58:49 2025
Info: Command: quartus_sta roca_plm -c roca_plm
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'roca_plm.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk_in clk_in
    Info (332110): create_generated_clock -source {clock|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {clock|altpll_component|auto_generated|pll1|clk[0]} {clock|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name hw_reset hw_reset
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.265            -850.873 clock|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -4.159              -8.235 hw_reset 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clock|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     2.642               0.000 hw_reset 
Info (332146): Worst-case recovery slack is -2.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.512            -161.961 clock|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.530
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.530               0.000 clock|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 hw_reset 
    Info (332119):     9.689               0.000 clock|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.934               0.000 clk_in 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.159              -8.261 hw_reset 
    Info (332119):    -3.786            -746.208 clock|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clock|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     2.413               0.000 hw_reset 
Info (332146): Worst-case recovery slack is -2.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.109            -133.591 clock|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.271               0.000 clock|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 hw_reset 
    Info (332119):     9.663               0.000 clock|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.943               0.000 clk_in 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.000            -429.055 clock|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.251              -2.422 hw_reset 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clock|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.960               0.000 hw_reset 
Info (332146): Worst-case recovery slack is -1.413
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.413             -94.844 clock|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.771
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.771               0.000 clock|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 hw_reset 
    Info (332119):     9.594               0.000 clk_in 
    Info (332119):     9.769               0.000 clock|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 590 megabytes
    Info: Processing ended: Fri Dec 26 14:58:51 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


