{
  "id": "02-06-maquinas-estados",
  "topic": "Máquinas de Estados",
  "type": "learning_module",
  "status": "published",
  "last_updated": "2026-01-03",
  "human_purpose": "Diseñar e implementar máquinas de estados finitos (FSM) tipo Moore y Mealy en VHDL.",
  "resource_map": {
    "entry_point": "VHDL-06-Intro.md",
    "directives": "VHDL-06-directives.md",
    "main_theory": "theory/VHDL-06-Teoria-FSM.md",
    "cheat_sheet": "VHDL-06-Resumen-Formulas.md",
    "methods": [
      "methods/VHDL-06-Metodos-FSM.md"
    ],
    "problems": "problems/VHDL-06-Problemas.md",
    "answers": "solutions/VHDL-06-Respuestas.md",
    "solutions": [
      "solutions/prob-01/"
    ],
    "applications": [
      "applications/APP-VHDL-06-semaforo-fsm.md"
    ]
  },
  "ai_contract": {
    "strict_mode": true,
    "directives_file": "VHDL-06-directives.md"
  },
  "prerequisites": [
    "02-05-sentencias-secuenciales"
  ],
  "learning_objectives": [
    "Diseñar máquinas de estados tipo Moore",
    "Diseñar máquinas de estados tipo Mealy",
    "Implementar FSM con diferentes estilos de codificación",
    "Optimizar codificación de estados",
    "Evitar estados inválidos"
  ],
  "estimated_time": "8-10 horas",
  "difficulty": "avanzado",
  "subtopics": [
    "Diagramas de estado ASM",
    "Máquina Moore en VHDL",
    "Máquina Mealy en VHDL",
    "Estilo de codificación: un proceso",
    "Estilo de codificación: dos procesos",
    "Estilo de codificación: tres procesos",
    "Codificación binaria vs one-hot",
    "Manejo de estados inválidos",
    "Salidas registradas vs combinacionales",
    "Ejemplos: semáforo, UART, controladores"
  ],
  "tags": [
    "fsm",
    "moore",
    "mealy",
    "estados",
    "transicion"
  ],
  "contains_code_examples": true,
  "title": "Máquinas de Estados",
  "slug": "maquinas-estados",
  "area": "vhdl",
  "topics": [
    "fsm",
    "moore",
    "mealy",
    "estados",
    "transicion"
  ],
  "required_files": [
    "manifest.json",
    "VHDL-06-Intro.md",
    "VHDL-06-Resumen-Formulas.md"
  ],
  "references": [
    {
      "id": "VHDL-REF-01",
      "chapters": ["Cap. 10: FSM Design"],
      "pages": "381-440"
    },
    {
      "id": "VHDL-REF-05",
      "chapters": ["Cap. 10: Finite State Machine"],
      "pages": "281-340"
    }
  ],
  "validation_status": {
    "status": "validated",
    "validated_by": "Claude AI",
    "validation_date": "2026-01-03",
    "notes": "Estructura completa, contenido verificado contra template"
  },
  "updated_at": "2026-01-03"
}
