module Walls ( input [4:0]	addr,
						output [31:0]	data
					 );

	parameter ADDR_WIDTH = 5;
   parameter DATA_WIDTH =  32;
	logic [ADDR_WIDTH-1:0] addr_reg;
				
	// ROM definition				
	parameter [0:2**ADDR_WIDTH-1][DATA_WIDTH-1:0] ROM = {
		 32'b
        };

	assign data = ROM[addr];

endmodule  