TimeQuest Timing Analyzer report for processador16bits
Sat Jun 22 16:34:11 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clk'
 22. Fast Model Hold: 'clk'
 23. Fast Model Minimum Pulse Width: 'clk'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processador16bits                                                 ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 122.06 MHz ; 122.06 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -7.193 ; -402.618      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -95.725               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                            ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.193 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.232      ;
; -7.131 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.170      ;
; -7.031 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.069      ;
; -6.969 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.007      ;
; -6.945 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.976      ;
; -6.888 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 7.934      ;
; -6.888 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 7.934      ;
; -6.863 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 7.909      ;
; -6.814 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 7.860      ;
; -6.814 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 7.860      ;
; -6.801 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.840      ;
; -6.789 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 7.835      ;
; -6.787 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.826      ;
; -6.783 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.822      ;
; -6.783 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.813      ;
; -6.773 ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.804      ;
; -6.756 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.787      ;
; -6.739 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.778      ;
; -6.725 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.764      ;
; -6.721 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.760      ;
; -6.645 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.676      ;
; -6.640 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.678      ;
; -6.640 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.678      ;
; -6.627 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.666      ;
; -6.615 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.653      ;
; -6.611 ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.641      ;
; -6.607 ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.645      ;
; -6.601 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][3]  ; clk          ; clk         ; 1.000        ; 0.007      ; 7.646      ;
; -6.594 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.624      ;
; -6.565 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.604      ;
; -6.557 ; RegisterBank:REGISTER_BANK_INST|registers[1][6]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.588      ;
; -6.553 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.584      ;
; -6.539 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 7.570      ;
; -6.535 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 7.566      ;
; -6.501 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.539      ;
; -6.500 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.542      ;
; -6.498 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.540      ;
; -6.487 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.529      ;
; -6.484 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][14] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.526      ;
; -6.484 ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.006     ; 7.516      ;
; -6.483 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.525      ;
; -6.483 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][14] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.525      ;
; -6.483 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.513      ;
; -6.455 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][13] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.494      ;
; -6.454 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][13] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.493      ;
; -6.453 ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.006     ; 7.485      ;
; -6.451 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.489      ;
; -6.451 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[2][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.489      ;
; -6.445 ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.001     ; 7.482      ;
; -6.439 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.477      ;
; -6.438 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.480      ;
; -6.436 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.478      ;
; -6.432 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][11] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.475      ;
; -6.431 ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.006     ; 7.463      ;
; -6.426 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[3][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.464      ;
; -6.425 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.467      ;
; -6.422 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][14] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.464      ;
; -6.421 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.463      ;
; -6.421 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][14] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.463      ;
; -6.395 ; RegisterBank:REGISTER_BANK_INST|registers[1][6]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.425      ;
; -6.393 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][13] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.432      ;
; -6.392 ; RegisterBank:REGISTER_BANK_INST|registers[2][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.423      ;
; -6.392 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][13] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.431      ;
; -6.381 ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.412      ;
; -6.379 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 7.410      ;
; -6.370 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][11] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.413      ;
; -6.367 ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 7.398      ;
; -6.364 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.395      ;
; -6.363 ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 7.394      ;
; -6.358 ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.389      ;
; -6.353 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 7.390      ;
; -6.350 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 7.381      ;
; -6.346 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 7.377      ;
; -6.343 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][3]  ; clk          ; clk         ; 1.000        ; 0.007      ; 7.388      ;
; -6.340 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.378      ;
; -6.340 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.378      ;
; -6.322 ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.353      ;
; -6.319 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.362      ;
; -6.319 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][11] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.362      ;
; -6.315 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.353      ;
; -6.307 ; RegisterBank:REGISTER_BANK_INST|registers[0][1]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.006     ; 7.339      ;
; -6.302 ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 7.347      ;
; -6.302 ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ; RegisterBank:REGISTER_BANK_INST|registers[2][5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 7.347      ;
; -6.291 ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.322      ;
; -6.277 ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ; RegisterBank:REGISTER_BANK_INST|registers[3][5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 7.322      ;
; -6.275 ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.313      ;
; -6.269 ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.300      ;
; -6.262 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.301      ;
; -6.262 ; RegisterBank:REGISTER_BANK_INST|registers[0][7]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.003     ; 7.297      ;
; -6.257 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.300      ;
; -6.257 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][11] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.300      ;
; -6.253 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 7.284      ;
; -6.253 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 7.283      ;
; -6.252 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.286      ;
; -6.250 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.284      ;
; -6.249 ; RegisterBank:REGISTER_BANK_INST|registers[1][9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.283      ;
; -6.239 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 7.270      ;
; -6.239 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.273      ;
; -6.236 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][14] ; clk          ; clk         ; 1.000        ; -0.004     ; 7.270      ;
; -6.235 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 7.266      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                            ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; ProgramCounter:PC_INST|pc[0]                     ; ProgramCounter:PC_INST|pc[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ProgramCounter:PC_INST|pc[1]                     ; ProgramCounter:PC_INST|pc[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ProgramCounter:PC_INST|pc[2]                     ; ProgramCounter:PC_INST|pc[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ProgramCounter:PC_INST|pc[3]                     ; ProgramCounter:PC_INST|pc[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.643 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.645 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.646 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.649 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.654 ; ProgramCounter:PC_INST|pc[0]                     ; ProgramCounter:PC_INST|pc[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.656 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.656 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.658 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.660 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.946      ;
; 0.660 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.946      ;
; 0.946 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.974 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.260      ;
; 0.977 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.998 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.284      ;
; 0.999 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.003 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.029 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.054 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.340      ;
; 1.065 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.351      ;
; 1.067 ; ProgramCounter:PC_INST|pc[1]                     ; ProgramCounter:PC_INST|pc[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.389 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][12] ; clk          ; clk         ; 0.000        ; 0.004      ; 1.679      ;
; 1.401 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.694      ;
; 1.404 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.698      ;
; 1.407 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; clk          ; clk         ; 0.000        ; 0.007      ; 1.700      ;
; 1.407 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[0]  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.700      ;
; 1.408 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.701      ;
; 1.412 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.699      ;
; 1.414 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][10] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.701      ;
; 1.522 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][14] ; clk          ; clk         ; 0.000        ; 0.004      ; 1.812      ;
; 1.601 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.880      ;
; 1.603 ; ProgramCounter:PC_INST|pc[1]                     ; ProgramCounter:PC_INST|pc[3]                     ; clk          ; clk         ; 0.000        ; 0.007      ; 1.896      ;
; 1.606 ; ProgramCounter:PC_INST|pc[0]                     ; ProgramCounter:PC_INST|pc[2]                     ; clk          ; clk         ; 0.000        ; -0.007     ; 1.885      ;
; 1.606 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[13] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.885      ;
; 1.608 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.887      ;
; 1.611 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.890      ;
; 1.612 ; ProgramCounter:PC_INST|pc[0]                     ; ProgramCounter:PC_INST|pc[1]                     ; clk          ; clk         ; 0.000        ; -0.007     ; 1.891      ;
; 1.653 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ; clk          ; clk         ; 0.000        ; 0.004      ; 1.943      ;
; 1.667 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][9]  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.958      ;
; 1.686 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.965      ;
; 1.689 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[13] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.968      ;
; 1.693 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.972      ;
; 1.693 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.972      ;
; 1.694 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.973      ;
; 1.873 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; clk          ; clk         ; 0.000        ; 0.007      ; 2.166      ;
; 1.875 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; clk          ; clk         ; 0.000        ; 0.007      ; 2.168      ;
; 1.876 ; ProgramCounter:PC_INST|pc[2]                     ; ProgramCounter:PC_INST|pc[3]                     ; clk          ; clk         ; 0.000        ; 0.007      ; 2.169      ;
; 1.877 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; clk          ; clk         ; 0.000        ; 0.007      ; 2.170      ;
; 1.910 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][13] ; clk          ; clk         ; 0.000        ; 0.004      ; 2.200      ;
; 1.983 ; RegisterBank:REGISTER_BANK_INST|registers[2][8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.269      ;
; 1.993 ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ; RegisterBank:REGISTER_BANK_INST|registers[3][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.279      ;
; 2.024 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][7]  ; clk          ; clk         ; 0.000        ; 0.004      ; 2.314      ;
; 2.026 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][7]  ; clk          ; clk         ; 0.000        ; 0.004      ; 2.316      ;
; 2.033 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.320      ;
; 2.041 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.328      ;
; 2.070 ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.355      ;
; 2.083 ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ; RegisterBank:REGISTER_BANK_INST|registers[3][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.369      ;
; 2.219 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; clk          ; clk         ; 0.000        ; 0.008      ; 2.513      ;
; 2.229 ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; RegisterBank:REGISTER_BANK_INST|registers[2][4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.515      ;
; 2.230 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][7]  ; clk          ; clk         ; 0.000        ; 0.004      ; 2.520      ;
; 2.230 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][7]  ; clk          ; clk         ; 0.000        ; 0.004      ; 2.520      ;
; 2.236 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][3]  ; clk          ; clk         ; 0.000        ; 0.008      ; 2.530      ;
; 2.237 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][3]  ; clk          ; clk         ; 0.000        ; 0.008      ; 2.531      ;
; 2.249 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ; clk          ; clk         ; 0.000        ; 0.004      ; 2.539      ;
; 2.260 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ; clk          ; clk         ; 0.000        ; 0.004      ; 2.550      ;
; 2.262 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ; clk          ; clk         ; 0.000        ; 0.004      ; 2.552      ;
; 2.263 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.549      ;
; 2.277 ; RegisterBank:REGISTER_BANK_INST|registers[1][13] ; RegisterBank:REGISTER_BANK_INST|registers[3][13] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.563      ;
; 2.280 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.566      ;
; 2.300 ; RegisterBank:REGISTER_BANK_INST|registers[3][2]  ; RegisterBank:REGISTER_BANK_INST|registers[0][2]  ; clk          ; clk         ; 0.000        ; -0.001     ; 2.585      ;
; 2.303 ; RegisterBank:REGISTER_BANK_INST|registers[3][2]  ; RegisterBank:REGISTER_BANK_INST|registers[2][2]  ; clk          ; clk         ; 0.000        ; -0.001     ; 2.588      ;
; 2.305 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][9]  ; clk          ; clk         ; 0.000        ; 0.005      ; 2.596      ;
; 2.313 ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.600      ;
; 2.316 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][2]  ; clk          ; clk         ; 0.000        ; 0.006      ; 2.608      ;
; 2.319 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][2]  ; clk          ; clk         ; 0.000        ; 0.006      ; 2.611      ;
; 2.323 ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.609      ;
; 2.367 ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; RegisterBank:REGISTER_BANK_INST|registers[0][15] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.655      ;
; 2.367 ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; RegisterBank:REGISTER_BANK_INST|registers[2][15] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.655      ;
; 2.374 ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; RegisterBank:REGISTER_BANK_INST|registers[3][15] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.661      ;
; 2.378 ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; RegisterBank:REGISTER_BANK_INST|registers[1][15] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.665      ;
; 2.385 ; RegisterBank:REGISTER_BANK_INST|registers[3][2]  ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.671      ;
; 2.389 ; RegisterBank:REGISTER_BANK_INST|registers[3][6]  ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.675      ;
; 2.391 ; RegisterBank:REGISTER_BANK_INST|registers[3][11] ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.676      ;
; 2.397 ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ; RegisterBank:REGISTER_BANK_INST|registers[3][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.683      ;
; 2.399 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ; clk          ; clk         ; 0.000        ; 0.004      ; 2.689      ;
; 2.399 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][14] ; clk          ; clk         ; 0.000        ; 0.004      ; 2.689      ;
; 2.400 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][14] ; clk          ; clk         ; 0.000        ; 0.004      ; 2.690      ;
; 2.401 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ; clk          ; clk         ; 0.000        ; 0.007      ; 2.694      ;
; 2.406 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.693      ;
; 2.425 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.712      ;
; 2.434 ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; RegisterBank:REGISTER_BANK_INST|registers[3][13] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.717      ;
; 2.478 ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; RegisterBank:REGISTER_BANK_INST|registers[2][1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.764      ;
; 2.479 ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; RegisterBank:REGISTER_BANK_INST|registers[0][1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.765      ;
; 2.486 ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; RegisterBank:REGISTER_BANK_INST|registers[3][4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.772      ;
; 2.490 ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ; RegisterBank:REGISTER_BANK_INST|registers[1][14] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.776      ;
; 2.526 ; RegisterBank:REGISTER_BANK_INST|registers[0][11] ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.811      ;
; 2.531 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ; clk          ; clk         ; 0.000        ; 0.005      ; 2.822      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][13] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_out[*]   ; clk        ; 15.002 ; 15.002 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 12.372 ; 12.372 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 12.518 ; 12.518 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 12.834 ; 12.834 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 12.943 ; 12.943 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 12.481 ; 12.481 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 13.250 ; 13.250 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 12.916 ; 12.916 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 13.007 ; 13.007 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 13.819 ; 13.819 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 13.443 ; 13.443 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 15.002 ; 15.002 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 13.606 ; 13.606 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 13.254 ; 13.254 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 12.810 ; 12.810 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 13.456 ; 13.456 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 13.480 ; 13.480 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 8.166 ; 8.166 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 9.322 ; 9.322 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 8.951 ; 8.951 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 8.758 ; 8.758 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 8.200 ; 8.200 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 8.166 ; 8.166 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 8.174 ; 8.174 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 8.754 ; 8.754 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 8.260 ; 8.260 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 8.846 ; 8.846 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 8.787 ; 8.787 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 9.482 ; 9.482 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 9.066 ; 9.066 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 8.264 ; 8.264 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 8.734 ; 8.734 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 8.620 ; 8.620 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 8.948 ; 8.948 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.040 ; -106.122      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -78.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                            ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.040 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.073      ;
; -2.029 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.061      ;
; -2.027 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.060      ;
; -2.016 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.048      ;
; -1.944 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.971      ;
; -1.933 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.959      ;
; -1.929 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.962      ;
; -1.926 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.959      ;
; -1.924 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.957      ;
; -1.916 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.949      ;
; -1.913 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 2.952      ;
; -1.913 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.946      ;
; -1.912 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 2.951      ;
; -1.911 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.944      ;
; -1.897 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 2.935      ;
; -1.896 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 2.935      ;
; -1.895 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 2.934      ;
; -1.880 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 2.918      ;
; -1.872 ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.899      ;
; -1.866 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.893      ;
; -1.861 ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.887      ;
; -1.859 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][14] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.894      ;
; -1.858 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.893      ;
; -1.858 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][14] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.893      ;
; -1.855 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.881      ;
; -1.846 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][14] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.881      ;
; -1.845 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.880      ;
; -1.845 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][14] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.880      ;
; -1.835 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.870      ;
; -1.835 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.870      ;
; -1.833 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.860      ;
; -1.832 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][13] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.865      ;
; -1.832 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][13] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.865      ;
; -1.832 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.859      ;
; -1.830 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.865      ;
; -1.830 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.857      ;
; -1.828 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.855      ;
; -1.823 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.856      ;
; -1.822 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.857      ;
; -1.822 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.857      ;
; -1.821 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.847      ;
; -1.819 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][13] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.852      ;
; -1.819 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][13] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.852      ;
; -1.817 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.850      ;
; -1.817 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.852      ;
; -1.816 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.849      ;
; -1.812 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.844      ;
; -1.811 ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.843      ;
; -1.810 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.843      ;
; -1.801 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.833      ;
; -1.800 ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.831      ;
; -1.799 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.831      ;
; -1.794 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][3]  ; clk          ; clk         ; 1.000        ; 0.006      ; 2.832      ;
; -1.768 ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.797      ;
; -1.767 ; RegisterBank:REGISTER_BANK_INST|registers[1][6]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.793      ;
; -1.763 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][14] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.792      ;
; -1.762 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][15] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.795      ;
; -1.762 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.791      ;
; -1.762 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][14] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.791      ;
; -1.761 ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.788      ;
; -1.758 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][11] ; clk          ; clk         ; 1.000        ; 0.004      ; 2.794      ;
; -1.758 ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.785      ;
; -1.757 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][15] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.790      ;
; -1.757 ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.004     ; 2.785      ;
; -1.756 ; RegisterBank:REGISTER_BANK_INST|registers[1][6]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.007     ; 2.781      ;
; -1.756 ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.783      ;
; -1.755 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.782      ;
; -1.754 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][15] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.787      ;
; -1.754 ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.783      ;
; -1.753 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ; clk          ; clk         ; 1.000        ; 0.004      ; 2.789      ;
; -1.753 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][15] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.786      ;
; -1.753 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[3][11] ; clk          ; clk         ; 1.000        ; 0.004      ; 2.789      ;
; -1.752 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.779      ;
; -1.750 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.777      ;
; -1.749 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][15] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.782      ;
; -1.745 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][11] ; clk          ; clk         ; 1.000        ; 0.004      ; 2.781      ;
; -1.744 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][15] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.777      ;
; -1.743 ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.004     ; 2.771      ;
; -1.743 ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.772      ;
; -1.742 ; RegisterBank:REGISTER_BANK_INST|registers[2][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.769      ;
; -1.741 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[2][15] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.774      ;
; -1.740 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ; clk          ; clk         ; 1.000        ; 0.004      ; 2.776      ;
; -1.740 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[0][15] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.773      ;
; -1.740 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][11] ; clk          ; clk         ; 1.000        ; 0.004      ; 2.776      ;
; -1.739 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.772      ;
; -1.739 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.768      ;
; -1.739 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.768      ;
; -1.738 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[2][5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.771      ;
; -1.736 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[0][13] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.763      ;
; -1.736 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][13] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.763      ;
; -1.734 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.763      ;
; -1.732 ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.004     ; 2.760      ;
; -1.731 ; RegisterBank:REGISTER_BANK_INST|registers[2][0]  ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 1.000        ; -0.006     ; 2.757      ;
; -1.727 ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ; RegisterBank:REGISTER_BANK_INST|registers[3][8]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.754      ;
; -1.726 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.759      ;
; -1.723 ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; RegisterBank:REGISTER_BANK_INST|registers[3][5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.755      ;
; -1.721 ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ; RegisterBank:REGISTER_BANK_INST|registers[2][9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.748      ;
; -1.720 ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; RegisterBank:REGISTER_BANK_INST|registers[3][3]  ; clk          ; clk         ; 1.000        ; 0.006      ; 2.758      ;
; -1.718 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][7]  ; clk          ; clk         ; 1.000        ; 0.003      ; 2.753      ;
; -1.718 ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; RegisterBank:REGISTER_BANK_INST|registers[2][7]  ; clk          ; clk         ; 1.000        ; 0.003      ; 2.753      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                            ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ProgramCounter:PC_INST|pc[0]                     ; ProgramCounter:PC_INST|pc[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ProgramCounter:PC_INST|pc[1]                     ; ProgramCounter:PC_INST|pc[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ProgramCounter:PC_INST|pc[2]                     ; ProgramCounter:PC_INST|pc[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ProgramCounter:PC_INST|pc[3]                     ; ProgramCounter:PC_INST|pc[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.257 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; ProgramCounter:PC_INST|pc[0]                     ; ProgramCounter:PC_INST|pc[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.413      ;
; 0.262 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.414      ;
; 0.372 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.389 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.397 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.549      ;
; 0.399 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.401 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.553      ;
; 0.402 ; ProgramCounter:PC_INST|pc[1]                     ; ProgramCounter:PC_INST|pc[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.402 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.409 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.529 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][12] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.684      ;
; 0.538 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.694      ;
; 0.542 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.700      ;
; 0.545 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; clk          ; clk         ; 0.000        ; 0.004      ; 0.701      ;
; 0.545 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.701      ;
; 0.548 ; ProgramCounter:PC_INST|pc[1]                     ; InstructionMemory:INSTR_MEM_INST|instruction[0]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.704      ;
; 0.554 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.707      ;
; 0.556 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][10] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.709      ;
; 0.594 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][14] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.749      ;
; 0.607 ; ProgramCounter:PC_INST|pc[0]                     ; ProgramCounter:PC_INST|pc[2]                     ; clk          ; clk         ; 0.000        ; -0.004     ; 0.755      ;
; 0.608 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.756      ;
; 0.611 ; ProgramCounter:PC_INST|pc[1]                     ; ProgramCounter:PC_INST|pc[3]                     ; clk          ; clk         ; 0.000        ; 0.004      ; 0.767      ;
; 0.612 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.760      ;
; 0.614 ; ProgramCounter:PC_INST|pc[0]                     ; ProgramCounter:PC_INST|pc[1]                     ; clk          ; clk         ; 0.000        ; -0.004     ; 0.762      ;
; 0.617 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[13] ; clk          ; clk         ; 0.000        ; -0.004     ; 0.765      ;
; 0.618 ; ProgramCounter:PC_INST|pc[0]                     ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; clk          ; clk         ; 0.000        ; -0.004     ; 0.766      ;
; 0.620 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ; clk          ; clk         ; 0.000        ; 0.004      ; 0.776      ;
; 0.631 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][9]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.787      ;
; 0.650 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[13] ; clk          ; clk         ; 0.000        ; -0.004     ; 0.798      ;
; 0.650 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; clk          ; clk         ; 0.000        ; -0.004     ; 0.798      ;
; 0.653 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.801      ;
; 0.653 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; clk          ; clk         ; 0.000        ; -0.004     ; 0.801      ;
; 0.653 ; ProgramCounter:PC_INST|pc[3]                     ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.801      ;
; 0.693 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; clk          ; clk         ; 0.000        ; 0.004      ; 0.849      ;
; 0.694 ; ProgramCounter:PC_INST|pc[2]                     ; ProgramCounter:PC_INST|pc[3]                     ; clk          ; clk         ; 0.000        ; 0.004      ; 0.850      ;
; 0.694 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.850      ;
; 0.697 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][13] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.852      ;
; 0.702 ; ProgramCounter:PC_INST|pc[2]                     ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.858      ;
; 0.755 ; RegisterBank:REGISTER_BANK_INST|registers[2][8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.758 ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ; RegisterBank:REGISTER_BANK_INST|registers[3][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.760 ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ; RegisterBank:REGISTER_BANK_INST|registers[3][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.782 ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.787 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][7]  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.942      ;
; 0.790 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][7]  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.945      ;
; 0.805 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.958      ;
; 0.812 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.965      ;
; 0.837 ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.990      ;
; 0.861 ; RegisterBank:REGISTER_BANK_INST|registers[1][13] ; RegisterBank:REGISTER_BANK_INST|registers[3][13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.013      ;
; 0.866 ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ; RegisterBank:REGISTER_BANK_INST|registers[2][4]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.020      ;
; 0.871 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.026      ;
; 0.872 ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ; RegisterBank:REGISTER_BANK_INST|registers[3][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.024      ;
; 0.876 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.031      ;
; 0.876 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.031      ;
; 0.878 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.036      ;
; 0.879 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][7]  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.034      ;
; 0.879 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][7]  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.034      ;
; 0.887 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][3]  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.046      ;
; 0.888 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][3]  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.047      ;
; 0.892 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][9]  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.048      ;
; 0.896 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.052      ;
; 0.897 ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; RegisterBank:REGISTER_BANK_INST|registers[0][15] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.050      ;
; 0.897 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][2]  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.054      ;
; 0.898 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.898 ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; RegisterBank:REGISTER_BANK_INST|registers[2][15] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.051      ;
; 0.901 ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; RegisterBank:REGISTER_BANK_INST|registers[3][15] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.054      ;
; 0.902 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][2]  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.059      ;
; 0.902 ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.053      ;
; 0.906 ; InstructionMemory:INSTR_MEM_INST|instruction[14] ; RegisterBank:REGISTER_BANK_INST|registers[1][15] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.059      ;
; 0.906 ; RegisterBank:REGISTER_BANK_INST|registers[3][2]  ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.056      ;
; 0.907 ; InstructionMemory:INSTR_MEM_INST|instruction[12] ; RegisterBank:REGISTER_BANK_INST|registers[3][13] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.058      ;
; 0.907 ; RegisterBank:REGISTER_BANK_INST|registers[3][2]  ; RegisterBank:REGISTER_BANK_INST|registers[0][2]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.058      ;
; 0.909 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.062      ;
; 0.910 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.910 ; RegisterBank:REGISTER_BANK_INST|registers[3][6]  ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.912 ; RegisterBank:REGISTER_BANK_INST|registers[3][2]  ; RegisterBank:REGISTER_BANK_INST|registers[2][2]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.063      ;
; 0.915 ; RegisterBank:REGISTER_BANK_INST|registers[3][11] ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.921 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][10] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.074      ;
; 0.926 ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ; RegisterBank:REGISTER_BANK_INST|registers[1][14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.927 ; RegisterBank:REGISTER_BANK_INST|registers[0][11] ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.945 ; InstructionMemory:INSTR_MEM_INST|instruction[13] ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.098      ;
; 0.946 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.101      ;
; 0.946 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[2][14] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.101      ;
; 0.946 ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; RegisterBank:REGISTER_BANK_INST|registers[2][1]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.100      ;
; 0.947 ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ; RegisterBank:REGISTER_BANK_INST|registers[0][1]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.101      ;
; 0.947 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[3][14] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.102      ;
; 0.953 ; InstructionMemory:INSTR_MEM_INST|instruction[15] ; RegisterBank:REGISTER_BANK_INST|registers[1][13] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.108      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; InstructionMemory:INSTR_MEM_INST|instruction[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ProgramCounter:PC_INST|pc[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegisterBank:REGISTER_BANK_INST|registers[2][13] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 5.578 ; 5.578 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 5.596 ; 5.596 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 5.731 ; 5.731 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 5.740 ; 5.740 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 5.592 ; 5.592 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 5.860 ; 5.860 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 5.749 ; 5.749 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 5.837 ; 5.837 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 6.141 ; 6.141 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 6.063 ; 6.063 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 5.963 ; 5.963 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 5.783 ; 5.783 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 6.042 ; 6.042 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 6.103 ; 6.103 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 4.462 ; 4.462 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 4.352 ; 4.352 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 4.267 ; 4.267 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 4.124 ; 4.124 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 4.245 ; 4.245 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 4.250 ; 4.250 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.193   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -7.193   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -402.618 ; 0.0   ; 0.0      ; 0.0     ; -95.725             ;
;  clk             ; -402.618 ; 0.000 ; N/A      ; N/A     ; -95.725             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_out[*]   ; clk        ; 15.002 ; 15.002 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 12.372 ; 12.372 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 12.518 ; 12.518 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 12.834 ; 12.834 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 12.943 ; 12.943 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 12.481 ; 12.481 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 13.250 ; 13.250 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 12.916 ; 12.916 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 13.007 ; 13.007 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 13.819 ; 13.819 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 13.443 ; 13.443 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 15.002 ; 15.002 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 13.606 ; 13.606 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 13.254 ; 13.254 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 12.810 ; 12.810 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 13.456 ; 13.456 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 13.480 ; 13.480 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_out[*]   ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  data_out[0]  ; clk        ; 4.462 ; 4.462 ; Rise       ; clk             ;
;  data_out[1]  ; clk        ; 4.352 ; 4.352 ; Rise       ; clk             ;
;  data_out[2]  ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  data_out[3]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  data_out[4]  ; clk        ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  data_out[5]  ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  data_out[6]  ; clk        ; 4.267 ; 4.267 ; Rise       ; clk             ;
;  data_out[7]  ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  data_out[8]  ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  data_out[9]  ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  data_out[10] ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  data_out[11] ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  data_out[12] ; clk        ; 4.124 ; 4.124 ; Rise       ; clk             ;
;  data_out[13] ; clk        ; 4.245 ; 4.245 ; Rise       ; clk             ;
;  data_out[14] ; clk        ; 4.250 ; 4.250 ; Rise       ; clk             ;
;  data_out[15] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9672     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9672     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 68    ; 68   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 718   ; 718  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 22 16:34:09 2024
Info: Command: quartus_sta processador16bits -c processador16bits
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador16bits.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.193      -402.618 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -95.725 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.040
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.040      -106.122 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -78.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Sat Jun 22 16:34:11 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


