# basic-5stage-pipeline-MIPS-imple
讲义：如何实现一个最基本的，带数据前推及流水线暂停的，32位静态五级流水MIPS CPU
