# 3.4 微細化におけるばらつきと信頼性の限界

CMOS技術の微細化は、単なる寸法縮小にとどまらず、  
**デバイスばらつき・短チャネル効果・信頼性劣化**といった新たな設計制約を引き起こしました。

本節では、代表的な現象である DIBL（Drain-Induced Barrier Lowering）、Vthばらつき、リーク電流の増加、  
さらには HCI（Hot Carrier Injection）によるトランジスタ劣化について、設計限界という視点から解説します。

---

## 📉 DIBL（Drain-Induced Barrier Lowering）

### ▶ 現象概要
- 微細トランジスタでは、**ドレイン電圧がチャネルのポテンシャル障壁を下げてしまう**
- 結果として：  
  - **Vthが低下**（意図せずONしやすくなる）  
  - **リーク電流の増大**

### ▶ 設計への影響
- ロジック回路のスイッチング制御が困難に
- スタンバイ時電力の増加（静的消費電力）
- DIBL抑制のため、チャネル長・接合深さ・ウェル電位制御が重要に

---

## ⚠️ Vthばらつき（しきい値電圧の統計分布）

### ▶ 原因
- 微細化により、**ドーピング原子数そのものが少数統計領域**に
- ゲート酸化膜厚、チャネル寸法、STI歪みなどの局所変動

### ▶ 設計への影響
- 同一設計でも**動作マージンが変動**
- SRAMの読み出し・書き込みマージンが不安定に
- 「プロセスばらつきを見込んだ設計」が前提に（Monte Carlo解析）

---

## 💧 リーク電流（サブスレッショルド・ゲートリーク）

### ▶ サブスレッショルドリーク
- MOSがOFFでも、**指数関数的なId-Vg特性**により電流が流れる
- 特にVthの低下とばらつきが影響

### ▶ ゲートリーク
- ゲート酸化膜の薄膜化により、**トンネル電流**が支配的に
- 酸化膜を厚くすると動作速度低下 → トレードオフ問題

### ▶ 対応技術（次章以降）
- High-k/Metal Gate（第4章で触れる）
- マルチVth設計、電源Gating、スタンバイ制御回路の導入

---

## ⚡ HCI（Hot Carrier Injection）

### ▶ 原理
- 高ドレイン電界により、チャネル中のキャリアが加速
- エネルギーを得たキャリアが、**ゲート酸化膜中に注入されトラップ形成**

### ▶ 結果
- ゲート絶縁膜の劣化 → Vthシフト、gm劣化、Id低下
- 初期特性は良好でも、**時間とともに性能が劣化**

### ▶ 設計配慮
- 動作電圧を抑える設計（低Vdd化）
- LDD構造や2重ゲートなど、電界緩和構造
- モデル上：**HCI劣化モデルを含めた寿命シミュレーション**

---

## 📊 ばらつきと信頼性を設計でどう扱うか？

| 問題 | 設計的アプローチ |
|------|------------------|
| DIBL | チャネル長の制御、ウェルバイアス |
| Vthばらつき | Monte Carlo解析、SRAM耐性設計 |
| リーク電流 | スタンバイ制御、Multi-Vth配置 |
| HCI | ストレス評価、ライフタイム制約設計 |

---

## 🧠 図解候補（別途追加）

- DIBLによるポテンシャル障壁の低下図
- Vthばらつきの統計分布（ヒストグラム）
- サブスレッショルドリークのId-Vg曲線
- HCIによるキャリア注入とトラップ発生の断面模式図

---

## 🧭 本節のまとめと次節への接続

- ノード微細化により、ばらつきと信頼性問題は設計制約の中核となった
- 設計は常に「ばらつき・劣化」を織り込んで行われるものに進化
- これらの問題は、第4章で扱う**MOSトランジスタ特性とPDKへの反映**に接続される

👉 次節 3.5 では、こうした背景を踏まえて、sky130や0.18µmプロセスが**教育目的に適している理由**と、その技術的立ち位置をまとめます。

---
