{"patent_id": "10-2019-0109164", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0027995", "출원번호": "10-2019-0109164", "발명의 명칭": "더블 게이트를 갖는 반도체 소자 및 뉴럴 네트워크 내 타겟 반도체 소자의 시냅스 가중치를", "출원인": "서울대학교산학협력단", "발명자": "박병국"}}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 도전형 반도체 물질로 이루어진 바디; 제2 도전형 반도체 물질로 이루어지며, 상기 바디 상에 형성된 소스 및 드레인; 상기 바디 상에 게이트 절연막을 사이에 두고 형성된 제1 게이트; 상기 바디를 사이에 두고 상기 제1 게이트와 대향하도록 형성된 제2 게이트; 및상기 바디와 제2 게이트 사이에 형성된 전하저장층을 갖는 절연막 스택을 포함하는 반도체 소자."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 소스 및 드레인이 플로팅된 상태에서, 제1 게이트와 제2 게이트 간의 전위차에 의해 상기 제1 게이트로부터 제2 게이트로의 전계가 형성된 경우 상기 제1 게이트에서 터널링된 전자가 제2 게이트 방향으로 터널링되는것을 특징으로 하는 반도체 소자."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 절연막 스택은, 상기 전하저장층 상에 형성된 제1 스택 절연막; 및상기 전하저장층을 사이에 두고 상기 제1 스택 절연막과 대향하도록 형성된 제2 스택 절연막을 더 포함하는 반도체 소자."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서, 상기 제1 스택 절연막은, 각 절연막이 손상되지 않게 하는 제1 게이트와 제2 게이트 간의 전위차에 의해 전계가 형성된 경우, 상기 제1게이트의 전하가 상기 제2 게이트 방향으로 터널링할 수 있도록 구성된 반도체 소자."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 제1 스택 절연막은, 7nm 미만의 두께를 갖는 것을 특징으로 하는 반도체 소자."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제4항에 있어서, 상기 제1 스택 절연막은, 상기 전계가 소멸한 경우에, 상기 전하저장층 내 터널링된 전하가 유출되지 않도록 더 구성된 것을 특징으로 하는 반도체 소자.공개특허 10-2021-0027995-3-청구항 7 제6항에 있어서, 상기 제1 스택 절연막은, 3nm 이상의 두께를 갖는 것을 특징으로 하는 반도체 소자."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제3항에 있어서, 상기 제2 스택 절연막은, 각 절연막이 손상되지 않게 하는 상기 제1 게이트와 제2 게이트 간의 전위차에 의해 전계가 형성된 경우, 상기제1 게이트의 전하가 상기 제2 게이트 방향으로 터널링하는 것을 억제하도록 구성된 것을 특징으로 하는 반도체소자."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서, 상기 제2 스택 절연막은, 8nm 이상의 두께를 갖는 것을 특징으로 하는 반도체 소자."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항 내지 제9항 중 어느 하나의 항에 있어서, 상기 바디는 다결정 반도체 물질, 비정질 반도체 물질 및 이들의 조합 중 어느 하나로 이루어진 것을 특징으로하는 반도체 소자."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "복수의 상기 제1항의 반도체 소자를 시냅스 셀로 갖는 뉴럴 네트워크에 있어서, 상기 뉴럴 네트워크는: 시냅스 블록으로서, 제1 반도체 소자 및 제2 반도체 소자를 포함한 제1 시냅스 어레이; 및 제3 반도체 소자 및제4 반도체 소자를 포함한 제2 시냅스 어레이를 포함하고, 각 시냅스 어레이는 서로 다른 반도체 소자의 드레인이 인접하도록 구성된, 시냅스 블록;각 시냅스 어레이의 드레인 영역과 전기적으로 연결된 드레인 라인;각 시냅스 어레이의 제1 게이트와 전기적으로 연결된 제1 게이트 라인; 및상기 제1 시냅스 어레이의 소스 영역 및 제2 시냅스 어레이의 소스 영역과 전기적으로 연결된 소스 라인; 을 포함하되, 상기 드레인 라인 및 제1 게이트 라인은 이전 뉴런으로부터 입력 신호를 수신하고, 상기 소스 라인은 상기 시냅스 블록에서의 연산 결과를 출력 신호로 다음 뉴런에 출력하는 것을 특징으로 하는 뉴럴 네트워크."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 시냅스 블록은:상기 입력 신호를 수신하면, 각 반도체 소자별로 상기 입력 신호 및 미리 설정된 가중치에 기초한 소스 신호를각각 형성하도록 구성된 뉴럴 네트워크. 공개특허 10-2021-0027995-4-청구항 13 제12항에 있어서, 상기 출력 신호는 각 반도체 소자별 소스 신호의 합산인 것을 특징으로 하는 뉴럴 네트워크."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항에 있어서, 상기 시냅스 블록은, 상기 이전 뉴런, 다음 뉴런 및 시냅스 블록 사이의 전기적 연결을 온/오프하는 제1 스위칭 소자를 통해 이전 뉴런과 다름 뉴런을 연결하고, 상기 제1 시냅스 어레이의 제2 게이트 및 제2 시냅스 어레이의 제2 게이트와 전기적으로 연결된 제2 게이트 라인; 및 상기 제어 회로와 시냅스 블록 사이의 전기적 연결을 온/오프하는 제2 스위칭 소자를 통해, 상기 복수의라인 중 적어도 일부를 통해 반도체 소자를 제어하는 제어 회로에 더 연결되는 것을 특징으로 하는 뉴럴 네트워크."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11항에 있어서, 상기 연산 결과의 출력은 상기 제1 스위칭 소자의 온 상태 및 상기 제2 스위칭 소자의 오프 상태에서 수행되고, 상기 제어 회로의 동작은 상기 제1 스위칭 소자의 오프 상태 및 상기 제2 스위칭 소자의 온 상태에서 수행되는것을 특징으로 하는 뉴럴 네트워크."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "복수의 반도체 소자를 포함한 시냅스 어레이 내 타겟 반도체 소자의 시냅스 가중치를 설정하는 방법에 있어서, 상기 터널링에 따른 상기 제1 반도체 소자의 가중치 설정 이후에, 상기 타겟 반도체 소자 내 전하의 터널링을위한 전계를 형성하도록 상기 타겟 반도체 소자의 제1 및 제2 게이트 간의 전위차를 제어하는 단계; 상기 타겟 반도체 소자의 제1 게이트와 제어 회로 간의 제1 게이트 라인을 공유하는, 다른 반도체 소자 내 전하의 터널링을 방지하기 위해 상기 다른 반도체 소자의 제2 게이트의 전압을 제어하는 단계; 상기 타겟 반도체 소자의 제2 게이트와 제어 회로 간의 제2 게이트 라인을 공유하는, 또 다른 반도체 소자 내전하의 터널링을 방지하기 위해 상기 또 다른 반도체 소자의 제1 게이트의 전압을 제어하는 단계를 포함하는 방법."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서, 상기 타겟 반도체 소자의 제1 및 제2 게이트 간의 전위차를 제어하는 단계는, 타겟 반도체 소자의 제2 게이트에 제1 전압을 인가하는 단계; 및상기 타겟 반도체 소자의 제1 게이트에 제2 전압을 인가하는 단계;를 포함하되, 상기 타겟 반도체 소자의 제1 및 제2 게이트 간의 전위차는 상기 제1 게이트의 전자가 상기 제2 게이트 방향으로의 터널링을 위해 채널을 형성하게 하는 것을 특징으로 하는 방법."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "공개특허 10-2021-0027995-5-제16항에 있어서, 상기 다른 반도체 소자의 제2 게이트의 전압을 제어하는 단계는, 상기 다른 반도체 소자의 제2 게이트에 상기 타겟 반도체 소자의 제1 게이트의 전압과 동일한 전압을 인가하는단계를 포함하는 방법."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항에 있어서, 상기 또 다른 반도체 소자의 제1 게이트의 전압을 제어하는 단계는, 상기 타겟 반도체 소자의 제1 및 제2 게이트 간의 전위차 보다 낮도록 상기 또 다른 반도체 소자의 제1 게이트에 제3 전압을 인가하는 단계를 포함하는 방법."}
{"patent_id": "10-2019-0109164", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서, 상기 제3 전압은, 상기 또 다른 반도체 소자의 제1 및 제2 게이트 간의 전위차가 상기 제1 반도체 소자의 제1 및 제2 게이트 간의전위차의 40 내지 60%로 되게 하는 전압인 것을 특징으로 하는 방법."}
{"patent_id": "10-2019-0109164", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "실시예들에 제1 도전형 반도체 물질로 이루어진 바디; 제2 도전형 반도체 물질로 이루어지며, 상기 바디 상에 형 성된 소스 및 드레인; 상기 바디 상에 게이트 절연막을 사이에 두고 형성된 제1 게이트; 상기 바디를 사이에 두 고 상기 제1 게이트와 대향하도록 형성된 제2 게이트; 및 상기 바디와 제2 게이트 사이에 형성된 전하저장층을 갖는 절연막 스택을 포함하는 반도체 소자 및 이들로 이루어진 뉴럴 네트워크에서 타겟 반도체 소자의 시냅스 가 중치를 제어하는 방법에 관련된다."}
{"patent_id": "10-2019-0109164", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "실시예들은 하드웨어 기반 뉴럴 네트워크를 위한 반도체 소자에 관한 것으로서, 보다 상세하게는 NOR 플래시 메 모리의 어레이 구조로 배치될 수 있으면서 FN 터널링을 통해 프로그램 동작을 수행하도록 구성된 반도체 소자 및 상기 반도체 소자로 구성된 뉴럴 네트워크에서 반도체 소자의 시냅스 가중치를 독립적으로 설정하는 방법에 관련된다."}
{"patent_id": "10-2019-0109164", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 생물학적 신경계의 시냅스와 뉴런의 기능을 활용하고자 하는 인공지능 관련 기술이 급격히 발달하고 있다. 시냅스와 뉴런으로 이루어진 뉴럴 네트워크를 소프트웨어 측면에서 구현하는 기술들이 많이 개발되고 있다. 또 한, 상기 뉴럴 네트워크를 하드웨어 측면에서 구현하는 기술들 또한 상당히 개발되고 있는 추세이다. 하드웨어 측면에서 구현된 뉴럴 네트워크(이하, “하드웨어 뉴럴 네트워크”)는 다수의 셀을 갖는 시냅스 어레 이를 포함한다. 하드웨어 뉴럴 네트워크를 정확하게 설계하기 위해서는, 각 셀별로 가중치가 독립적으로 설정되 어야 한다. 이를 위해, 하드웨어 뉴럴 네트워크의 가중치를 각 셀별로 독립적으로 제어하는 것이 요구된다. 통상적으로 시냅스으로 사용하기 위한 소자 후보군으로는 SRAM, 저항변화 메모리(예컨대, ReRAM(resistive random access memory)), PCM(phase change memory), STT_MRAM(spin torque transfer magnetic random access memory), 플래시 메모리 등이 있다. 이 중에서 플래시 메모리는 비휘발성(non-volatile) 특성을 가지며 신뢰성 측면에서 매우 우수한 특성을 갖는다. 상기 플래시 메모리는 메모리 어레이 구조에 따라서 NOR 플래시 메모리와 NAND 플래시 메모리로 구분될 수 있다. NOR 플래시 메모리는 소스 영역과 드레인 영역이 교차하는 어레이 구조를 갖는 플래시 메모리로서, NAND 플래시 메모리와 달리 메모리 어레이에서 각 셀이 서로 병렬 연결되어 동작하기 때문에, 단지 단위 시냅스(예컨 대, 시냅스 블록)의 소스 전류를 읽는 것으로 시냅스의 가중합 연산을 수행할 수 있다. 따라서, 하드웨어 뉴럴 네트워크를 구성하기 위해서 NOR 플래시 메모리를 사용하는 것이 효과적이다. 종래의 NOR 플래시 메모리는 가중치 설정을 위한 프로그램(program, PGM) 동작을 위해 채널 핫 일렉트론 (channel hot electron, CHI) 방식을 사용한다. 그러나, 채널 핫 일렉트론 방식은 프로그램 동작을 위해 높은 드레인 전류를 요구하므로, 폴리 실리콘으로 소자를 제작하기 어려워 단결정 실리콘으로 소자를 제작해야 하는 제약이 있고, 큰 전력 소모를 필요로 한다는 문제점이 있다. 한편, 프로그램(PGM, program) 동작을 위한 다른 방식으로서 FN 터널링 방식이 있다. 그러나, 상기 FN 터널링 방식을 종래의 NOR 플래시 메모리에 적용할 경우, 각 섹별로 프로그램(PGM) 동작을 독립적으로 수행하는 것이불가능한 한계를 가진다. 도 1은 종래의 NOR 플래시 메모리의 타겟 셀에 대하여 FN 터널링 방식을 통해 프로그램(PGM) 동작을 시도할 경 우의 문제점을 설명하기 위한 도면이다. NOR 플래시 메모리는 워드라인(WL), 비트라인(BL) 및 공통소스라인(SCL)을 포함한 어레이 구조를 가진다. 2×2 블록에서 타겟 셀의 가중치를 설정하기 위해 FN 터널링 방식을 적용하는 경우, 타겟 셀에 연결된 워드라인(WL 0)을 통해 프로그램 전압을 인가된다. 그러면, 비트라인(BL0)의 전압과 관계 없이 공통소스라인에 의해 워드라 인(WL0)을 공유하는 두 개의 셀에 프로그램 금지가 발생하지 않는다. 즉, 타겟 셀을 제외한 다른 셀 전부가 프 로그램 금지가 되지 않는다. 선행기술문헌 특허문헌 (특허문헌 0001) 한국 특허공개공보 제10-2015-0014577호"}
{"patent_id": "10-2019-0109164", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 측면에 따르면, 서로 다른 반도체 소자의 드레인이 인접한, 종래의 NOR 플래시 메모리의 어레이 구조를 형성할 수 있으면서, 더블 게이트 간의 FN 터널링을 통해 프로그램(PGM)/이레이즈(ERS) 동작을 수행할 수 있는 반도체 소자를 제공할 수 있다. 나아가, 상기 반도체 소자로 구성된 시냅스 블록에서 타겟 반도체 소자의 시냅스 가중치를 FN 터널링 방식을 통 해 독립적으로 설정하는 방법을 제공할 수 있다."}
{"patent_id": "10-2019-0109164", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 측면에 따른 반도체 소자는: 제1 도전형 반도체 물질로 이루어진 바디; 제2 도전형 반도체 물질로 이루어지며, 상기 바디 상에 형성된 소스 및 드레인; 상기 바디 상에 게이트 절연막을 사이에 두고 형성된 제1 게이트; 상기 바디를 사이에 두고 상기 제1 게이트와 대향하도록 형성된 제2 게이트; 및 상기 바디와 제2 게이 트 사이에 형성된 전하저장층을 갖는 절연막 스택을 포함할 수 있다. 일 실시예에서, 상기 반도체 소자는: 상기 소스 및 드레인이 플로팅된 상태에서, 제1 게이트와 제2 게이트 간의 전위차에 의해 상기 제1 게이트로부터 제2 게이트로의 전계가 형성된 경우 상기 제1 게이트에서 터널링된 전자 가 제2 게이트 방향으로 터널링될 수 있다. 일 실시예에서, 상기 절연막 스택은, 상기 전하저장층 상에 형성된 제1 스택 절연막; 및 상기 전하저장층을 사 이에 두고 상기 제1 스택 절연막과 대향하도록 형성된 제2 스택 절연막을 더 포함할 수 있다. 일 실시예에서, 상기 제1 스택 절연막은, 각 절연막이 손상되지 않게 하는 제1 게이트와 제2 게이트 간의 전위 차에 의해 전계가 형성된 경우, 상기 제1 게이트의 전하가 상기 제2 게이트 방향으로 터널링하게 할 수 있다. 일 실시예에서, 상기 제1 스택 절연막은, 7nm 미만의 두께를 가질 수 있다. 일 실시예에서, 상기 제1 스택 절연막은, 상기 전계가 소멸한 경우에, 상기 전하저장층 내 터널링된 전하가 유 출되지 않도록 더 구성될 수 있다. 일 실시예에서, 상기 제1 스택 절연막은, 3nm 이상의 두께를 가질 수 있다. 일 실시예에서, 상기 제2 스택 절연막은, 각 절연막이 손상되지 않게 하는 상기 제1 게이트와 제2 게이트 간의 전위차에 의해 전계가 형성된 경우, 상기 제1 게이트의 전하가 상기 제2 게이트 방향으로 터널링하는 것을 억제 하도록 구성될 수 있다. 일 실시예에서, 상기 제2 스택 절연막은, 8nm 이상의 두께를 가질 수 있다. 상술한 실시예들에서, 상기 바디는 폴리 실리콘, 비정질 실리콘 및 이들의 조합 중 어느 하나로 이루어질 수 있 다. 본 발명의 다른 일 측면에 따른 뉴럴 네트워크는 복수의 상기 제1항의 반도체 소자를 시냅스 셀로 가지며, 시냅스 블록으로서, 제1 반도체 소자 및 제2 반도체 소자를 포함한 제1 시냅스 어레이; 및 제3 반도체 소자 및 제4 반도체 소자를 포함한 제2 시냅스 어레이를 포함하고, 각 시냅스 어레이는 서로 다른 반도체 소자의 드레인 이 인접하도록 구성된, 시냅스 블록; 각 시냅스 어레이의 드레인 영역과 전기적으로 연결된 드레인 라인; 각 시 냅스 어레이의 제1 게이트와 전기적으로 연결된 제1 게이트 라인; 및 상기 제1 시냅스 어레이의 소스 영역 및 제2 시냅스 어레이의 소스 영역과 전기적으로 연결된 소스 라인; 을 포함할 수 있다. 여기서, 상기 드레인 라인 및 제1 게이트 라인은 이전 뉴런으로부터 입력 신호를 수신하고, 상기 소스 라인은 상기 시냅스 블록에서의 연 산 결과를 출력 신호로 다음 뉴런에 출력한다. 일 실시예에서, 상기 시냅스 블록은: 상기 입력 신호를 수신하면, 각 반도체 소자별로 상기 입력 신호 및 미리 설정된 가중치에 기초한 소스 신호를 각각 형성하도록 구성된다. 일 실시예에서, 상기 출력 신호는 각 반도체 소자별 소스 신호의 합산일 수 있다. 일 실시예에서, 상기 시냅스 블록은, 상기 이전 뉴런, 다음 뉴런 및 시냅스 블록 사이의 전기적 연결을 온/오프 하는 제1 스위칭 소자를 통해 이전 뉴런과 다름 뉴런을 연결하고, 상기 제1 시냅스 어레이의 제2 게이트 및 제2 시냅스 어레이의 제2 게이트와 전기적으로 연결된 제2 게이트 라인; 및 상기 제어 회로와 시냅스 블록 사이의 전기적 연결을 온/오프하는 제2 스위칭 소자를 통해, 상기 복수의 라인 중 적어도 일부를 통해 반도체 소자를 제어하는 제어 회로에 더 연결될 수 있다. 일 실시예에서, 상기 연산 결과의 출력은 상기 제1 스위칭 소자의 온 상태 및 상기 제2 스위칭 소자의 오프 상 태에서 수행되고, 상기 제어 회로의 동작은 상기 제1 스위칭 소자의 오프 상태 및 상기 제2 스위칭 소자의 온 상태에서 수행될 수 있다. 본 발명의 또 다른 일 측면에 따른, 복수의 반도체 소자를 포함한 시냅스 어레이 내 타겟 반도체 소자의 시냅스 가중치를 설정하는 방법은: 상기 터널링에 따른 상기 제1 반도체 소자의 가중치 설정 이후에, 상기 타겟 반도체 소자 내 전하의 터널링을 위한 전계를 형성하도록 상기 타겟 반도체 소자의 제1 및 제2 게이트 간의 전위차를 제어하는 단계; 상기 타겟 반도체 소자의 제1 게이트와 제어 회로 간의 제1 게이트 라인을 공유하는, 다른 반도 체 소자 내 전하의 터널링을 방지하기 위해 상기 다른 반도체 소자의 제2 게이트의 전압을 제어하는 단계; 상기 타겟 반도체 소자의 제2 게이트와 제어 회로 간의 제2 게이트 라인을 공유하는, 또 다른 반도체 소자 내 전하의 터널링을 방지하기 위해 상기 또 다른 반도체 소자의 제1 게이트의 전압을 제어하는 단계를 포함할 수 있다. 일 실시에에서, 상기 타겟 반도체 소자의 제1 및 제2 게이트 간의 전위차를 제어하는 단계는, 타겟 반도체 소자 의 제2 게이트에 제1 전압을 인가하는 단계; 및 상기 타겟 반도체 소자의 제1 게이트에 제2 전압을 인가하는 단 계;를 포함할 수 있다. 여기서, 상기 타겟 반도체 소자의 제1 및 제2 게이트 간의 전위차는 상기 제1 게이트의 전자가 상기 제2 게이트 방향으로의 터널링을 위해 채널을 형성하게 한다. 일 실시예에서, 상기 방법은, 상기 다른 반도체 소자의 제2 게이트의 전압을 제어하는 단계는, 상기 다른 반도 체 소자의 제2 게이트에 상기 타겟 반도체 소자의 제1 게이트의 전압과 동일한 전압을 인가하는 단계를 포함할 수 있다. 일 실시예에서, 상기 또 다른 반도체 소자의 제1 게이트의 전압을 제어하는 단계는, 상기 타겟 반도체 소자의 제1 및 제2 게이트 간의 전위차 보다 낮도록 상기 또 다른 반도체 소자의 제1 게이트에 제3 전압을 인가하는 단 계를 포함할 수 있다. 일 실시예에서, 상기 제3 전압은, 상기 또 다른 반도체 소자의 제1 및 제2 게이트 간의 전위차가 상기 제1 반도 체 소자의 제1 및 제2 게이트 간의 전위차의 40 내지 60%로 되게 하는 전압일 수 있다."}
{"patent_id": "10-2019-0109164", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 일 측면에 따른 반도체 소자는 더블 게이트를 포함하며, 바디를 중심으로 비대칭적인 구조를 가진다. 전술한 반도체 소자를 이용하면, 동일한 어레이 내 반도체 소자의 드레인이 인접하는 NOR 플래시 메모리의 어레 이 구조를 형성할 수 있다. 여기서, 드레인을 제어하는 라인은 동일한 어레이 내 인접한 드레인을 공유하도록 접촉 구성된다. 상기 반도체 소자는 더블 게이트 사이의 FN 터널링을 통해 프로그램 동작을 수행할 수 있다. 특히, 전술한 어레 이 구조 하에서도 FN 터널링을 통해 타겟 반도체 소자의 가중치를 독립적으로 설정할 수 있다. 이와 같이 FN 터널링 방식을 통해 프로그램(PGM) 동작을 수행함으로써, 채널 핫 일렉트론(CHI) 방식에 비해 전 력 소모량을 대략 1/1000 수준으로 낮출 수 있다. 그 결과, 상기 반도체 소자를 활용하면 저전력/고집적 시냅스 어레이를 형성할 수 있고, 나아가 종래의 NOR 플 래시 메모리 기반의 뉴럴 네트워크에 비해 개선된 성능을 가진다. 나아가, 기존의 반도체 분야에서 널리 활용되는 (예컨대, 폴리실리콘과 같은) 다결정 반도체 물질을 반도체 소 자의 바디로 사용할 경우, 어레이 구조로 확장하기 용이하고, 공정의 난이도 및 집적도 측면에서 유리한 장점을 가진다."}
{"patent_id": "10-2019-0109164", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다. 어느 부분이 다른 부분의 \"위에\" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어느 부분이 다른 부분의 \"바로 위에\" 있다고 언급하는 경우, 그 사이 에 다른 부분이 수반되지 않는다. 제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션 과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다. 여기서 사용되는 전문 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않 는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포 함한다. 명세서에서 사용되는 \"포함하는\"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분의 존재나 부가를 제외시키는 것은 아니다. \"아래\", \"위\" 등의 상대적인 공간을 나타내는 용어는 도면에서 도시된 한 부분의 다른 부분에 대한 관계를 보다 쉽게 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면에서 의도한 의미와 함께 사용중인 장치의 다른 의미나 동작을 포함하도록 의도된다. 예를 들면, 도면중의 장치를 뒤집으면, 다른 부분들의 \"아래\"에 있는 것으로 설명된 어느 부분들은 다른 부분들의 \"위\"에 있는 것으로 설명된다. 따라서 \"아래\"라는 예시적인 용어는 위와 아래 방향을 전부 포함한다. 장치는 90° 회전 또는 다른 각도로 회전할 수 있고, 상대적인 공간을 나타내는 용 어도 이에 따라서 해석된다. 다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하"}
{"patent_id": "10-2019-0109164", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정 의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다. 본 발명의 실시예들에 따른 반도체 소자는 NOR 플래시 메모리와 유사한 구조를 갖는 어레이 구조를 형성할 수 있다. 상기 어레이 구조 내 각각의 반도체 소자는 FN 터널링(Folower-Nordheim tunneling)을 통해 독립적으로 쓰기(또는 프로그램(PGM, programe) 및/또는 지우기(또는 이레이즈(ERS, erase)) 동작을 수행할 수 있다. 일 실시예예서, 상기 반도체 소자는 하드웨어 기반 뉴럴 네트워크를 형성하기 위한 시냅스 셀로 동작한다. 상기 뉴럴 네트워크는 하나 이상의 시냅스 블록을 포함하며, 상기 시냅스 블록은 복수의 시냅스 셀을 포함한다. 본 명세서에서, 시냅스 셀은 반도체 소자가 뉴럴 네트워크에서 활용된 것을 지칭하므로, “반도체 소자” 및 “시 냅스 셀”은 상호교환될 수 있게 사용된다. 그리고 일련의 반도체 소자가 배열된 측면에 의해, 용어 “메모리 어레이” 또한 “시냅스 어레이”와 상호교환될 수 있게 사용된다. <반도체 소자 및 시냅스 어레이> 도 2는, 본 발명의 일 실시예에 따른, 복수의 반도체 소자로 구성된 시냅스 어레이를 갖는 시냅스 블록의 개념 적인 사시도이다. 도 2를 참조하면, 시냅스 블록은 복수의 반도체 소자를 포함한다. 상기 시냅스 블록은 적어도 하나의 반도체 소자가 배열된 시냅스 어레이를 가진다. 일 실시예에서, 시냅스 블록은 제1 반도체 소자(A) 및 제2 반도체 소자(B)를 포함한 제1 시냅스 어레이를 포함한다. 또한, 일부 실시예에서, 시냅스 블록은 제3 반도체 소자(C) 및 제4 반도체 소자(D)를 포함한 제2 시냅스 어레이를 포함한다. 상기 제1 시냅스 어레이와 제2 시냅스 어레이는 병렬로 배치된다. 이하, 2×2 반도체 소자로 이루어진 시냅스 블록을 이용하여 본 발명의 실시예들을 상세하게 서술한다. 그 러나, 본 발명의 시냅스 블록의 구성이 이에 제한되지 않다는 것이 통상의 기술자에게 명백할 것이다. 도 3은, 본 발명의 일 실시예에 따른, 반도체 소자를 도시한 개념적인 단면도이다. 도 3을 참조하면, 시냅스 블록의 반도체 소자는: 제1 도전형 (예컨대, p형) 반도체 물질로 이루어진 바디 ; 제2 도전형 (예컨대, n형) 반도체 물질로 이루어지며, 상기 바디 상에 형성된 소스 및 드레인 ; 바디 상에 형성된 제1 게이트; 바디와 제1 게이트 사이에 형성된 게이트 절연막 ; 바디를 사이에 두고 제1 게이트와 대향하도록 형성된 제2 게이트; 및 바디와 제2 게이트 사이에 형성된 전하저장층을 갖는 절연막 스택을 포함한다. 여기서, 상기 소스 및 드레인은 바디와 접하며 이격 배치된다. 일부 실시예에서, 상기 반도체 소자는 기판; 매몰산화막 상에 형성될 수 있다. 본 명세서에서, 제1 게이트는 기판10을 기준으로 제2 게이트 보다 상부에 위치하므로, 제1 게이트는 탑 게이트(top- gate)로 지칭되며, 제2 게이트는 바텀 게이트(bottom-gate)로 지칭될 수 있다. 바디는 폴리실리콘 또는 폴리 저마늄 등을 포함한, 그레인 바운더리(grain boundary)가 명확한 다결정 반 도체 물질군에서 선택된 물질로 형성될 수 있으나, 이에 제한되진 않는다. 또는, 비정질 반도체 물질군에서 선 택된 물질로도 형성될 수 있다. 이와 같이, 바디는 단결정 반도체 물질 대신에 다결정 또는 비정질 반도체 물질로 형성되므로, 3차원 적층이 가능하다. 상기 반도체 소자는 바디를 사이에 두고 더블 게이트(310, 330)를 가지며, 절연막 스택의 전하저장층 으로 전하를 저장하도록 구성된다. 상기 전하는 반도체 소자에 전계가 형성될 경우 전하저장층에 저 장된다. 전하저장층은 저장된 전하가 전계가 사라진 이후에 외부로 유출되지 않도록 전기적으로 격리된다. 일 실시예에서, 도 2에 도시된 바와 같이, 절연막 스택은 전하저장층을 사이에 두고 서로 대향하도록형성된 절연막(420, 440)을 포함할 수 있다. 일 실시예에서, 더블 게이트(310, 330)는 폴리실리콘 등을 포함한 다결정 반도체 물질로 이루어질 수 있다. 또 한, 상기 더블 게이트는 제1 도전성(예컨대, n형 반도체 물질로 이루어질 수 있다. 도 4는, 본 발명의 일 실시예에 따른, 시냅스 블록에 포함된 시냅스 어레이의 단면도이다. 뉴럴 네트워크에서 프로그램/이레이즈 동작은 시냅스 블록 단위로 수행된다. 시냅스 블록의 프로그램/이레 이즈 동작 방식은 반도체 소자의 어레이 구조에 의존한다. 도 4를 참조하면, 시냅스 어레이는 둘 이상의 반도체 소자를 포함하며, 서로 다른 반도체 소자의 드레인이 인접 하도록 배열된 어레이 구조를 가진다. 예를 들어, 제1 및 제2 반도체 소자(A, B)를 갖는 시냅스 어레이에서 드레인 영역은 서로 다른 반도체 소 자(A, B)의 드레인(예컨대, 230A, 230B)을 포함한다. 그리고, 시냅스 어레이의 소스 영역은 반도체 소자 (A, B)의 소스(210A, 210B)이다. 일부 실시예서, 상기 시냅스 어레이는 서로 다른 반도체 소자의 소스 또한 인접하도록 더 배열될 수 있다. 예를 들어, 시냅스 어레이가 셋 이상의 반도체 소자(A, B, C)를 포함한 경우, 서로 다른 반도체 소자(B, C)의 소스 (예컨대, 210B, 210C)가 배열된다. 다만, 소스가 인접하다록 배열된 시냅스 어레이를 뉴럴 네트워크에 사용할 경우, 드레인 영역을 통해 인접한 드레인(예컨대, 230A, 230B)이 라인을 공유하는 것과 달리, 인접한 소스 (예컨대, 210B, 210C)는 라인을 공유하지 못하고 별도의 라인에 연결되어 다음 뉴런의 입력 신호를 위해 연산 신호를 각각 출력하도록 구성된다. 이와 같이, 시냅스 블록 내 시냅스 어레이는상기 도 4의 어레이 구조는 통상적인 NOR 플래시 메모리의 어레 이 구조와 유사하다. 통상적으로, NOR 플래시 메모리는 채널 핫 일렉트론 방식(CHI)을 통해 프로그램 동작을 수행한다. 상기 채널 핫 일렉트론 방식은 컨트롤 게이트에 강력한 전압(예컨대, 12V~14V)을 인가하며 또한 드레인에도 상기 컨트롤 게이 트의 전압 보다 낮지만 높은 전압을 인가한다. 따라서, 채널 핫 일렉트론 방식을 통해 프로그램/이레이즈 동작 을 수행하려는 반도체 소자는 상대적으로 높은 드레인 전류를 요구한다. 바디가 다결정 또는 비정질 반도 체 물질로 형성된 경우 단결정 반도체 물질에 비해 허용 전류가 작아, 상기 채널 핫 일렉트론 방식을 통해 프로 그램 동작을 수행하기 어렵다. 반면, 일 실시예에서, 통상적인 NOR 플래시 메모리의 어레이 구조와 유사한 어레이 구조를 갖는 시냅스 블록 의 반도체 소자는 FN 터널링 방식을 통해 프로그램 및/또는 이레이즈 동작을 수행한다. <프로그램 동작> 다시 도 2를 참조하여, 반도체 소자의 프로그램 동작을 설명한다. 본 발명의 반도체 소자는 FN 터널링을 통해 탑 게이트에서 바텀 게이트로의 채널을 형성하는 방식으 로 프로그램 동작을 수행한다. 프로그램 동작을 통해 반도체 소자의 시냅스 가중치가 조절된다. 일 실시예에서, 탑 게이트에서 바텀 게이트로의 전계를 형성한다. 상기 전계는 바텀 게이트에 보다 높은 전압을 인가하고, 탑 게이트에 보다 낮은 전압을 인가하여 형성된다. 예를 들어, 탑 게이트 의 전압을 0V로 제어하고, 바텀 게이트의 전압을 양의 값으로 제어하여 전계를 형성한다. 상기 전계 를 형성하는 바텀 게이트와 탑 게이트 간의 전위차는 바디의 물성, 바디의 두께, 절연막 (410, 420 또는440)의 물성, 절연막(410, 420 또는440)의 두께 등에 의존한다. 상기 전계를 형성하는 전위차는 프로그램 전위차로 지칭될 수 있다. 그러면, 탑 게이트의 전압이 0V인 경 우, 바텀 게이트의 전압은 프로그램 전압으로 지칭된다. 이와 같이, 바텀 게이트에 프로그램 전압을 인가하면, 더블 게이트(310, 330) 사이에 채널이 형성되어, 전 하저장층에 전하가 저장된다. 여기서, 상기 프로그램 전압은, 전계가 없어진 경우에 저장된 전하가 전하저 장층으로부터 유출되지 않게 하는 절연막(410, 420, 또는 440)을 갖는 반도체 소자에서, 탑 게이트의 전하가 탑 게이트와 전하저장층 사이의 절연막(410, 420)을 터널링을 할 수 있는 전압 중 가장 낮은 전압을 최소 값으로 가진다. 또한, 상기 소정 범위는 해당 전압 인가 시에 각 절연막(410, 420, 440)이 손상되지 않는 전압을 최대 값으로 가진다. 이를 위해, 반도체 소자의 내부는 FN 터널링이 가능하게 설계된다. 절연막(410, 420)은 (예컨대, 다결정 또는 비정질 반도체 물질로 이루어진) 바디가 허용하는 범위 내 전압 이 인가된 경우, 탑 게이트의 전하가 바텀 게이트로 터널링하게 할 수 있도록 얇아야 한다. 탑 게이 트의 절연막 및/또는 스택의 절연막의 두께가 너무 두꺼운 경우, 탑 게이트로부터의 터널링 전류가 작아져 가중치 조절이 되지 않는다. 10V 또는 12V의 전압이 게이트 전압으로 인가되는 종래의 NOR 플래시 메모리에서는 7nm, 10nm 등의 두께를 갖는 터널링 절연막을 사용하였다. 그러나, 도 2의 터널링 절연막(410, 420)을 7nm, 10nm로 설계할 경우, FN 터널링 이 발생하지 않는다. 따라서, 절연막은 통상의 트랜지스터의 게이트 절연막(예컨대, 7nm 내지 10nm)에 비해 얇은 두께를 가진다. 한편, 절연막(420, 440)은 전계가 없는 경우에 전하저장층의 전하를 저장할 수 있을 정도로 두꺼운 두께를 가진다. 절연막(420, 440)이 너무 얇으면(예컨대, 3nm 미만) 탑 게이트를 통해 읽기 동작을 수행할 시에도 전하저장층에서 전하의 유출로 인해 누설 전류가 발생할 소지가 크다. 또한, 절연막은 절연막(410, 420)을 야기하는 전계 하에서 전하저장층으로부터 바텀 게이트로의 터널링을 억제하기 위해, 절연막(410, 420) 보다 두꺼운 두께를 가진다. 예를 들어, 절연막은 바디가 허용하는 최대 전압 하에서 바텀 게이트로의 FN 터널링을 억제하기 위한 두께로 설계된다. 도 5는, 본 발명의 일 실시예에 따른, 반도체 소자의 단면을 도시한 TEM 이미지도이다. 일 실시예에서, 절연막(410, 또는 420)은 FN 터널링을 통한 전하의 이동을 위해, 7nm 미만의 두께를 가질 수 있 다. 또한, 절연막(410 또는 420)은 전계 소멸 시 전하의 유출을 방지하기 위해, 3nm 이상의 두께를 가질 수 있 다. 한편, 절연막은 절연막(410 및 420)에서 터널링이 일어나는 전압에서 전하의 이동을 방지하기 위해, 절연막(410 및 420) 보다 두꺼운 두께를 가진다. 일부 실시예에서, 게이트 절연막은 5nm 내지 6nm의 두께를 갖도록 설계된다. 또한, 스택의 절연막 은 3nm 내지 4nm의 두께를 갖도록 설계된다. 또한, 전하저장층과 바텀 게이트 사이의 절연막 은 8nm 내지 9nm의 두께를 갖도록 설계된다. 예를 들어, 도 5에 도시된 바와 같이, 절연막(410, 420)은 각각 5.18nm, 및 3.35nm를 갖고, 절연막은 8.64nm를 가진다. 이러한 두께를 갖는 절연막(410, 420)을 갖는 반도체 소자에서는, 프로그램 전압(예컨대, 10V 내지 15V)이 바텀 게이트에 인가된 경우, 게이트(310, 330) 간에 채널이 형성되고, 탑 게이트의 전하가 절연막을 터널링하고, 그리고 절연막을 터널링하여 전하저장층으로 이동하게 되며, 절연막에 의해 바텀 게이트으로의 터널링을 억제한다. 한편, 바디의 두께가 너무 두꺼운 경우, 소정 범위의 전압이 인가되어도 탑 게이트의 전하가 전하저 장층으로 이동하지 못할 수 있다. 따라서, 바디는 허용 가능한 전계 하에서 탑 게이트의 전하가 절연막(410, 420)을 통해 전하저장층으로 이동할 정도의 두께를 가진다. 예를 들어, 바디가 폴리실리 콘으로 이루어진 경우, 바디는 20nm 이하일 수 있다. 아래에서 도 8을 참조하여 설명하는 것과 같이, 본 발명의 실시예들에 따른 반도체 소자는 NOR 플래시 메모리의 어레이 구조와 유사한 시냅스 어레이를 형성하면서도 FN 터널링 방식을 통해 전하를 전하저장층에 저장할 수 있다. <이레이즈 동작> 프로그램 동작과 유사하게, 반도체 소자의 이레이즈 동작 또한 FN 터널링에 의해 수행된다. 다만, 상기 이레이 즈 동작을 위한 FN 터널링을 발생시키기 위해, 바텀 게이트에서 탑 게이트로의 전계가 형성된다. 즉, 프로그램 동작과 반대되는 방향으로 전위차가 설정된다. 상기 예시에서, 바텀 게이트에 탑 게이트의 전압 보다 낮은 전압(예컨대, 프로그램 동작을 위한 양의 전압과 동일한 절대 값을 갖는 음의 전압)을 인가함으로써, 상기 전하저장층에 저장된 전자를 FN 터널링을 통해 전하저장층에서 유출시키거나 홀(hole)을 FN 터널링을 통해 전하저장층에 저장시켜 이레이즈 동 작을 수행할 수 있다. 상기 반도체 소자의 구조는 도 2에 제한되지 않는다. 예를 들어, 질화막 스택이 탑 게이트 방향에 위 치할 수 있다. 이 경우, 반도체 소자는 읽기 동작을 바텀 게이트를 통해 수행한다. 도 2의 반도체 소자는 FN 터널링을 통해 프로그램 및/또는 이레이즈를 수행하는 단일 소자로 활용할 수 있다. 그러나, 이에 제한되지 않고 플래시 메모리 어레이로 확장하여 활용할 수 있다. 일 실시예에서, 상기 플래시 메모리 어레이는 시냅스 어레이로서 뉴럴 네트워크를 형성하는데 활용될 수 있다. <시냅스 블록 및 뉴럴 네트워크> 전술한 반도체 소자로 구성된 시냅스 블록은 각 셀별로 독립적인 프로그램 및/또는 이레이즈 동작을 수행하 도록 구성되어, 각 셀별로 독립적인 시냅스 가중치를 설정할 수 있다. 또한, 시냅스 블록의 소스 전류를 읽음으 로써 가중치 연산합 동작을 수행하도록 구성된다. 도 6은, 본 발명의 일 실시예에 따른, 시냅스 블록을 포함한 뉴럴 네트워크를 도시한 회로도이다. 도 6을 참조하면, 뉴럴 네트워크는 뉴런과 뉴런 사이의 시냅스 블록을 포함한다. 추론 동작의 신호 방향 에 따라서, 상기 시냅스 블록으로 신호를 전송하는 뉴런은 시냅스의 이전 뉴런(pre-nueron)으로 지칭되며, 상기 시냅스 블록으로부터 신호를 수신하는 뉴런은 시냅스의 다음 뉴런(post-nueron)으로 지칭된다. 뉴런과 시냅스 블록 사이는 시냅스 어레이로 각각 연결된다. 도 6에 도시된 바와 같이, 상기 시냅스 블록 의 2개의 시냅스 어레이를 포함하는 경우, 이전 뉴런(21, 22) 및 다음 뉴런(23, 24)이 시냅스 블록과 각각 연결된다. 뉴럴 네트워크는 시냅스 블록과 뉴런(21, 22, 23, 24) 사이의 전기적 연결을 온/오프하는 제1 스위칭 소 자를 포함한다. 상기 시냅스 블록의 시냅스 가중치는 별도의 제어 회로(예컨대, 주변 회로(peripheral circuit) 등)에 의해 설정된다. 상기 제어 회로는 뉴럴 네트워크에서 가중치를 설정하고자 하는 타겟 시냅스 블록에 연결되어 시냅스 블록의 특정 시냅스 셀의 가중치를 조절하여 설정할 수 있다. 제어 회로는 다수의 제 어 라인을 통해 시냅스 블록을 제어할 수 있다. 또한, 상기 제어 회로와 시냅스 블록 사이는 전기적 연결을 온/오프하는 제2 스위칭 소자를 통해 더 연결된다. 시냅스 가중치의 조절은 아래의 도 8을 참조하여 보다 상세하게 서술한다. 제1 및 제2 스위칭 소자(40, 50)의 스위칭 동작은 상기 제어 회로에 의해 제어되거나, 또는 별도의 제어 장 치(예컨대, 컴퓨터 등)에 의해 제어될 수 있다. 또한, 상기 제1 및 제2 스위칭 소자(40, 50)는, 도 6 등에 도시된 바와 같이, 트랜지스터일 수 있으나, 이에 제 한되지 않는다. 도 7은, 추론 모드에서 도 6의 뉴럴 네트워크의 연결 구성을 도시한 도면이다. 뉴럴 네트워크가 추론 동작을 수행하는 경우, 제1 스위칭 소자에 의해 이전 뉴런(21, 22), 시냅스 블록 및 다음 뉴런(23, 24) 사이가 전기적으로 연결된다. 도 7에 도시된 바와 같이, 시냅스 어레이가 이전/다음 뉴런(21, 22, 23, 24)과 각각 연결된다. 반면, 제2 스위칭 소자에 의해 시냅스 블록은 제어 회로와의 연결이 차단된다. 시냅스 블록은 이전 뉴런(21, 22)으로부터 입력 신호를 수신하여 입력 신호 및 시냅스 블록의 가중치에 기초한 연산 신호를 다음 뉴런(23, 24)으로 전송한다. <읽기 동작> 다시 도 3 및 도 4를 참조하여, 추론 모드에서 시냅스 블록의 동작을 보다 상세하게 서술한다. 도 3 및 도 4의 시냅스 블록은 탑 게이트를 통해 읽기 동작을 수행한다. 상기 시냅스 블록은 탑 게이트 및/또는 드레인(또는 드레인 영역)를 통해 이전 뉴런(21, 22)에서 오는 입력 신호를 수 신한다. 일 실시예에서, 뉴럴 네트워크는 탑 게이트와 연결된 탑 게이트 라인을 포함한다. 상기 탑 게이트 라인은 이전 뉴런에서 오는 입력 신호를 수신하는 라인이므로, PIL(pre-synaptic input line)으로 지칭될 수 있다. 시냅스 블록이 제1 시냅스 어레이 및 제2 시냅스 어레이를 포함하는 경우, 뉴럴 네트워크는 2 개의 탑 게이트 라인(1315, 2315)을 포함한다. 또한, 뉴럴 네트워크는 드레인(또는 드레인 영역)과 연결된 드레인 라인(DL, Drain Line)을 포함한다. 드레인 라인도 이전 뉴런(21, 22)에서 오는 입력 신호를 수신한다. 시냅스 블록이 제1 시냅 스 어레이 및 제2 시냅스 어레이를 포함하는 경우, 뉴럴 네트워크는 2개의 드레인 라인(1235, 2235)을 포함 한다. 일 실시예에서, 상기 드레인 라인은 탑 게이트 라인과 평행하게 배치된다. 일부 실시예에서, 드레인 플러그는 어레이의 면적 효율성을 증가시키기 위해, 두 셀의 드레인(예컨대, 230A, 230B)을 공유하도록 연결된다. 예를 들어, 도 3에 도시된 바와 같이, 두 셀(A, B)의 드레인(230A, B)을 포함한 드레인 영역에 드레인 플러그이 연결되며, 상기 드레인 플러그은 두 셀(A, B)의 드레인 (230A, 230B)에 모두 접촉하도록 구성된다. 시냅스 블록이 탑 게이트 라인과 드레인 라인을 통해 이전 뉴런(21, 22)으로부터 입력 신호를 수 신하면, 시냅스 블록은 입력 신호와 각 셀별로 미리 설정된 시냅스 가중치의 곱을 나타내는 셀의 출력 신호 를 각각 생성하고, 각각 생성된 셀의 출력 신호를 다음 뉴런(23, 24)으로 전송한다. 뉴럴 네트워크는 소스 영역과 연결된 소스 라인을 포함한다. 상기 소스 라인은 입력 신호와 시냅스 가중치의 곱을 나타내는 소스 전류를 다음 뉴런(23, 24)으로 전송한다. 일 실시예에서, 상기 소스 라인은 탑 게이트 라인와 수직하게 배치된다. 소스 라인은 탑 게이 트 라인의 방향과 수직한 방향으로 위치한 시냅스 어레이의 출력 전류를 병렬적으로 합한 전류를 다음 뉴 런으로 전송한다. 시냅스 어레이의 출력 전류는 해당 어레이에 포함된 시냅스 셀의 개별 소스 전류(즉, 연산 신 호)의 합을 나타낸다. 그 결과, 뉴럴 네트워크는 소스 라인을 통해 자동적으로 시냅스 블록의 가중합 연산을 수행할 수 있다. 이와 같이, 소스 전류가 다음 뉴런(23, 24)으로 전송되는 시냅스 블록의 출력 신호가 되므로, 소스 라인 은 POL(Post-synpatic output line)으로 지칭될 수 있다. 시냅스 블록이 제1 시냅스 어레이 및 제2 시냅스 어레이를 포함하는 경우, 뉴럴 네트워크는 2개의 소스 라인(1215, 2215)을 포함한다. <시냅스 셀별 가중치 설정> 전술한 바와 같이, 시냅스 블록 내 반도체 소자는 더블 게이트 간의 전위차를 통해 (예컨대, 탑 게이트 가 0V인 경우 바텀 게이트의 전압 제어를 통해) 프로그램/이레이즈 동작을 수행한다. 상기 프로그램/이레이즈 동작을 위해, 전술한 읽기 동작을 위한 제어 라인의 일부(235, 315) 이외에, 추가 제어 라인이 요구된다. 도 2 및 도 6에 도시된 바와 같이, 뉴럴 네트워크는 제1 및 제2 시냅스 어레이의 바텀 게이트와 연결된 바텀 게이트 라인(BGL)을 포함한다. 뉴럴 네트워크는 제1 시냅스 어레이 및 제2 시냅스 어레이를 포함 하는 경우, 시냅스 블록은 2개의 바텀 게이트 라인(1335, 2335)을 포함한다. 시냅스 어레이 내의 각 셀들이 소스 라인과 병렬적으로 연결되어 있고 드레인 라인과 소스 라인(21 5)이 서로 수직하므로, NOR 플래시 메모리의 어레이 구조와 유사하다. 본 발명의 다른 일 측면에 따른 시냅스 블록의 가중치를 설정하는 방법에 의해, FN 터널링 방식을 통해서도 NOR 플래시 메모리와 유사한 어레이 구조를 갖는 시냅스 블록의 특정 타겟 셀의 시냅스 가중치를 조절할 수 있 다. 나악, FN 터널링 방식을 통해 시냅스 블록의 각 셀별로 독립적인 시냅스 가중치를 설정할 수 있다. 도 8은, 도 5의 시냅스 블록 내 타겟 셀의 시냅스 가중치 조절 과정을 설명하기 위한 도면이다. 도 8을 참조하면, 가중치 조절 모드에서는, 추론 모드에서와 달리, 시냅스 블록은 뉴런과의 연결이 끊어지 고, FN 터널링을 통한 가중치 조절을 위해 제어 회로와 연결된다. 설명의 명료성을 위해, 반도체 소자(A, B, C, D)를 포함한 시냅스 블록에서 반도체 소자(A)의 시냅스 가중 치를 조절하는 예시를 가정하여 가중치 조절 과정을 설명한다. 반도체 소자(A)는 가중치 조절의 대상이 되는 타겟 셀로서, FN 터널링을 통해 반도체 소자(A)의 프로그램 동작 을 수행할 수 있도록, 타겟 반도체 소자(A)의 소스(210A)와 드레인(230A)을 플로팅시킨다. 일 실시예에서, 상기 소스 및 드레인(210A, 230A)은 제1 스위칭 소자의 오프에 의해 플로팅된다. 탑 게이트(310A)에서 바텀 게이트(330B)로의 채널을 형성하기 위해 탑 게이트(310A)와 바텀 게이트(330B) 사이 의 전위차를 제어한다. 예를 들어, 타겟 반도체 소자(A)의 탑 게이트(310A) 및 바텀 게이트(330B)에 서로 다른 전압을 인가함으로써 탑 게이트(310A)와 바텀 게이트(330B) 사이의 전위차를 제어하여 채널을 형성한다. 탑 게이트(310A)에서 바텀 게이트(330B)로의 전계가 형성되면, 탑 게이트(310A)의 전하가 바텀 게이트(330B)의 방향으로 이동한다. 일 예시에서, 제어 회로는 반도체 소자(A)와 연결된 탑 게이트 라인을 통해 탑 게이트(310A)의 전압을 0V로 제어하고, 반도체 소자(A)와 연결된 바텀 게이트 라인을 통해 프로그램 전압 (VPP)을 인가하여 바텀 게이트(310B)에는 FN 터널링을 통해 전하저장층(430A)에 전하를 이동시킨다. 상기 프로 그램 전압(VPP)은 위에서 전술한 바와 같이, 예를 들어 12V일 수 있으나, 이에 제한되진 않는다. 이에 따라, 탑 게이트(310A)로부터 바텀 게이트(330B)로의 전류 통로가 형성되고, 탑 게이트(310A)에서 터널링 된 전하가 바템 게이트(330B) 방향으로 터널링하면서 이동한다. 터널링된 전하는 최종적으로 질화막에 의 해 전하저장층에서 포획되어 타겟 셀(A)의 가중치가 조절된다. 또한, 타겟 셀 이외의 나머지 시냅스 셀(B, C, D)은 프로그램 금지되도록 제어된다. 반도체 소자(B)는 타겟 반도체 소자(A)와 탑 게이트 라인을 공유하는 시냅스 셀로서, 반도체 소자(A)의 가중치 조절을 위해 탑 게이트(310B)에는 탑 게이트(310A)와 동일한 전압이 인가된 상태이다. 상기 예시에서, 탑 게이트(310B)에는 0V가 인가된다. 반도체 소자(B)에 FN 터널링을 방지하기 위해, 바텀 게이트(330B)의 전위는 탑 게이트(310B)와 동일한 전위로 제어된다. 상기 예에서, 제어 회로는 바텀 게이트 라인을 통해 바텀 게이트(330B)의 전압을 0V로 제어한 다. 그러면, 반도체 소자(B)에서는 탑 게이트(310B)에서 바텀 게이트(330B)로의 전계가 형성되지 않아, 가중치 조절 이 금지된다. 반도체 소자(C)는 타겟 반도체 소자(A)와 바텀 게이트 라인을 공유하는 시냅스 셀로서, 반도체 소자(A)의 가중치 조절을 위해 바텀 게이트(330C)에는 바텀 게이트(330B)의 프로그램 전압으로 설정된 상태이다. 상기 예 시에서, 바텀 게이트(330C)에는 이미 12V가 인가되고 있다. 반도체 소자(A)의 프로그램 전위차(또는 프로그램 전압(VPP))의 영향 하에 있는 반도체 소자(C)의 채널을 부스 팅하여, 반도체 소자(C)의 FN 터널링을 방지한다. 상기 예시에서, 제어 회로는 탑 게이트 라인을 통 해 탑 게이트(310C)에 프로그램 금지 전압을 인가하여, 전하의 이동을 방지한다. 상기 탑 게이트(310C)에 인가되는 프로그램 금지 전압은, 예를 들어, 대략 프로그램 전압(VPP)의 절반(예컨대, 0.4 내지0.6 VPP)일 수 있으나, 이에 제한되진 않는다. 그러면, 바텀 게이트(330C)와 탑 게이트(310C) 간의 전위차는 감소하여, 탑 게이트(310C)의 전하가 전하저장층 (430C)로 이동시키는 것을 방지할 수 있고, 결국 반도체 소자(C)에서 가중치 설정이 금지된다. 반도체 소자(D)는 반도체 소자(C)와 탑 게이트 라인을 공유하고, 반도체 소자(B)와 바텀 게이트 라인 을 공유하는 시냅스 셀이다. 이로 인해, 반도체 소자(D)의 탑 게이트(310D)는 탑 게이트(310C)의 프로그 램 금지 전압과 동일한 전압을 이미 갖고 있고, 또한, 바텀 게이트(330D)는 반도체 소자(D)의 바텀 게이트 (330D)의 전압과 동일한 전압을 가진다. 일부 실시예에서, 반도체 소자(D)는 FN 터널링을 발생시키지 않을 게이트(310D, 330D) 간의 전위차를 가질 수도 있다. 이 경우, 반도체 소자(D)는 이전 반도체 소자(A, B, C)의 전압 제어로 인해 자동으로 프로그램이 금지된 다. 다른 일부 실시예에서 반도체 소자(D)는 FN 터널링을 발생시킬 게이트(310D, 330D) 간의 전위차를 가질 수도 있 다. 그러나, 이 경우에 FN 터널링은 바텀 게이트(330D)에서 탑 게이트(310D)로 발생하며, 탑 게이트(310D)에는 전하저장층이 없으므로 가중치 조절이 발생하지 않는다. 플래시 메모리는 프로그램 동작 전에 이레이즈 동 작을 수행하는 것이 일반적이므로, 전술한 전위차에 의해 전하저장층에 저장된 전하가 탑 게이트(310D)로 이동하지 않는다. 이어서, 새로운 타겟 반도체 소자(B, C, 또는 D)의 바텀 게이트에 프로그램 전압(VPP)을 인가하고, 바텀 게이트 라인을 공유하는 다른 반도체 소자(B, C, 또는 D)의 탑 게이트에는 프로그램 금지 전압(예컨 대, 0.5VPP)을 인가하는 과정 등을 통해, 시냅스 블록 내 나머지 반도체 소자(B, C, D)에 대해서도 독립적 으로 시냅스 가중치를 조절할 수 있다. 도 8의 시냅스 블록에 이미 설정된 시냅스 가중치를 지우는 이레이즈 과정은 전술한 시냅스 가중치를 설정 하는 과정과 유사하다. 다만, 반도체 소자의 프로그램/이레이즈 동작에서 전술한 바와 같이, 시냅스 가중치를 설정하는 전계와 반대 방향의 전계를 타겟 시냅스 셀에 적용하여 수행할 수 있다. 예를 들어, 가중치 설정을 위 한 프로그램 전압과 절대 값은 같고 부호는 반대인 전압에 의해 반대 방향의 전계를 형성시켜 시냅스 가중치를 지울 수 있다. 도 9는 시냅스 가중치 설정 과정에서 도 8의 타겟 반도체 소자의 특성을 도시한 도면이다. 도 9의 그래프에서 x축은 바텀 게이트(310A)의 전압을 나타내고, y축은 게이트 단자(310A, 330A)의 전류의 세기 를 나타낸다. 상기 전류의 세기는 절대 값이다. 실험적으로, 시냅스 블록에서 반도체 소자(A)의 소스(210A)와 드레인(230A)을 플로팅시킨 후, 탑 게이트 (310A)에 0V를 인가하고, 바텀 게이트(330A)의 전압을 0V에서부터 14V까지 변경하여 탑 게이트(310A)와 바텀 게 이트(330A)의 전류를 측정하였다. 그 결과, 두 단자(310A, 330A)에서 동일한 크기를 가지며 부호는 반대인 게이 트 전류가 흐르는 것이 확인된다. 즉, 도 9의 그래프는 바텀 게이트(330A) 쪽으로 형성되는 터널링 전류는 탑 게이트(310A)로부터의 터널링에 기 초한 한 것임을 나타낸다. 또한, 반도체 소자(A)의 터널링 전류의 크기는 10 nA 수준이다. 상기 터널링 전류의 크기는 통상의 NOR 플래시 메모리의 가중치 설정 전류에 비해 매우 작은 수치이다. 결국, 도 9의 그래프는 본 발명의 실시예들에 따른 반 도체 소자 및 시냅스 블록이 FN터널링을 통해 프로그램 동작을 수행함으로써, 통상의 NOR 플래시 메모리에서 사 용하는 채널 핫 일렉트론 방식에 비해 천분의 일 이하로 전력 소모를 줄일 수 있음을 뒷받침한다. 도 10는, 도 8의 시냅스 가중치 설정 방법에 따른 결과를 도시한 도면이다. 도 8을 참조하여 설명한 타겟 반도체 소자의 시냅스 가중치를 설정하는 방법에 의해, 타겟 반도체 소자(A)의 시 냅스 가중치가 결정될 수 있다. 반도체 소자에서 시냅스 가중치가 설정된 것은 반도체 소자의 문턱 전압의 변화 (shift)로 표현된다. 도 10에 도시된 바와 같이, 시냅스 가중치 설정을 의도했던 반도체 소자(A)의 문턱 전압만이 오른쪽으로 변화 (shift)하였고, 프로그램 금지되었던 나머지 반도체 소자(B, C, D)의 문턱 전압은 실질적인 변화 없이 거의 유 지된다. 이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진 정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다. 산업상 이용가능성 제 4차 산업혁명에 힘입어 인공지능 관련 산업 규모가 전 세계적으로 가파르게 증가하는 추세이며, 특히 생물학 적 신경계의 시냅스와 뉴런의 기능을 모방한 전자 소자에 관한 연구도 활발히 진행되고 있다. 본 발명의 실시예들에 따른 반도체 소자는 기존 반도체 공정 친화적이며, 높은 신뢰성을 가질 수 있는 시냅스 어레이(및 시냅스 블록)을 제공할 수 있다. 따라서, 하드웨어 측면의 뉴럴 네트워크 기술 분야에서 높은 경쟁력 을 가질 것으로 예상된다."}
{"patent_id": "10-2019-0109164", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 발명 또는 종래 기술의 실시예의 기술적 해결책을 보다 명확하게 설명하기 위해, 실시예에 대한 설명에서 필 요한 도면이 아래에서 간단히 소개된다. 하나 이상의 도면에서 도시된 유사한 요소를 식별하기 위해 동일한 참 조 번호가 사용된다. 아래의 도면들은 본 명세서의 실시예를 설명하기 목적일 뿐 한정의 목적이 아니라는 것으 로 이해되어야 한다. 또한, 설명의 명료성을 위해 아래의 도면들에서 과장, 생략 등 다양한 변형이 적용된 일부 요소들이 도시될 수 있다. 도 1은 종래의 NOR 플래시 메모리의 타겟 셀에 대하여 FN 터널링 방식을 통해 프로그램(PGM) 동작을 시도할 경 우의 문제점을 설명하기 위한 도면이다. 도 2는, 본 발명의 일 실시예에 따른, 복수의 반도체 소자로 구성된 시냅스 어레이를 갖는 시냅스 블록의 개념 적인 사시도이다. 도 3은, 본 발명의 일 실시예에 따른, 반도체 소자를 도시한 개념적인 단면도이다. 도 4는, 본 발명의 일 실시예에 따른, 시냅스 블록에 포함된 시냅스 어레이의 단면도이다. 도 5는, 본 발명의 일 실시예에 따른, 반도체 소자의 단면을 도시한 TEM 이미지도이다. 도 6은, 본 발명의 일 실시예에 따른, 시냅스 블록을 포함한 뉴럴 네트워크를 도시한 회로도이다. 도 7은, 추론 모드에서 도 6의 뉴럴 네트워크의 연결 구성을 도시한 도면이다. 도 8은, 도 5의 시냅스 블록 내 타겟 셀의 시냅스 가중치 조절 과정을 설명하기 위한 도면이다. 도 9는 시냅스 가중치 설정 과정에서 도 8의 타겟 반도체 소자의 특성을 도시한 도면이다. 도 10는, 도 8의 시냅스 가중치 설정 방법에 따른 결과를 도시한 도면이다."}
