

================================================================
== Vivado HLS Report for 'matrixmul'
================================================================
* Date:           Wed Dec 23 21:20:35 2020

* Version:        2019.2 (Build 2704478 on Wed Nov 06 22:10:23 MST 2019)
* Project:        matrixmultiplication.proj
* Solution:       improve
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  | 5.00 ns | 4.439 ns |   0.63 ns  |
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+------+------+---------+
    |  Latency (cycles) |  Latency (absolute) |   Interval  | Pipeline|
    |   min   |   max   |    min   |    max   |  min |  max |   Type  |
    +---------+---------+----------+----------+------+------+---------+
    |     1038|     1038| 5.190 us | 5.190 us |  1038|  1038|   none  |
    +---------+---------+----------+----------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------+---------+---------+----------+-----------+-----------+------+----------+
        |           |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-----------+---------+---------+----------+-----------+-----------+------+----------+
        |- row_col  |     1036|     1036|        14|          1|          1|  1024|    yes   |
        +-----------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|   1164|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |      116|     96|    7156|    282|    -|
|Memory           |        -|      -|       -|      -|    -|
|Multiplexer      |        -|      -|       -|     75|    -|
|Register         |        0|      -|    4629|     96|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |      116|     96|   11785|   1617|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |       41|     43|      11|      3|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +----------------------------+--------------------------+---------+-------+-----+-----+-----+
    |          Instance          |          Module          | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +----------------------------+--------------------------+---------+-------+-----+-----+-----+
    |matrixmul_AXILiteS_s_axi_U  |matrixmul_AXILiteS_s_axi  |      116|      0|  276|  250|    0|
    |matrixmul_mul_32sbkb_U1     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U2     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U3     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U4     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U5     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U6     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U7     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U8     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U9     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U10    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U11    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U12    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U13    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U14    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U15    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U16    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U17    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U18    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U19    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U20    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U21    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U22    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U23    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U24    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U25    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U26    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U27    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U28    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U29    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U30    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U31    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U32    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    +----------------------------+--------------------------+---------+-------+-----+-----+-----+
    |Total                       |                          |      116|     96| 7156|  282|    0|
    +----------------------------+--------------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |add_ln10_fu_272_p2       |     +    |      0|  0|  13|          11|           1|
    |add_ln16_10_fu_1092_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_11_fu_1138_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_12_fu_1142_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_13_fu_1192_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_14_fu_1196_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_15_fu_1096_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_16_fu_1147_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_17_fu_1151_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_18_fu_1100_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_19_fu_1104_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_1_fu_1120_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_20_fu_1174_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_21_fu_1178_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_22_fu_1108_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_23_fu_1156_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_24_fu_1160_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_25_fu_1112_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_26_fu_1116_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_27_fu_1183_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_28_fu_1187_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_29_fu_1201_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_2_fu_1124_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_30_fu_1205_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_3_fu_1080_p2    |     +    |      0|  0|  39|          32|          32|
    |add_ln16_4_fu_1084_p2    |     +    |      0|  0|  39|          32|          32|
    |add_ln16_5_fu_1165_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_6_fu_1169_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_7_fu_1088_p2    |     +    |      0|  0|  39|          32|          32|
    |add_ln16_8_fu_1129_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_9_fu_1133_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_fu_1076_p2      |     +    |      0|  0|  39|          32|          32|
    |add_ln18_fu_1224_p2      |     +    |      0|  0|  12|          12|          12|
    |i_fu_278_p2              |     +    |      0|  0|  15|           1|           6|
    |j_fu_306_p2              |     +    |      0|  0|  15|           1|           6|
    |icmp_ln10_fu_266_p2      |   icmp   |      0|  0|  13|          11|          12|
    |icmp_ln11_fu_284_p2      |   icmp   |      0|  0|  11|           6|           7|
    |select_ln16_1_fu_298_p3  |  select  |      0|  0|   6|           1|           6|
    |select_ln16_fu_290_p3    |  select  |      0|  0|   6|           1|           1|
    |ap_enable_pp0            |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1  |    xor   |      0|  0|   2|           2|           1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |Total                    |          |      0|  0|1164|        1039|        1046|
    +-------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------+----+-----------+-----+-----------+
    |             Name             | LUT| Input Size| Bits| Total Bits|
    +------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                     |  21|          4|    1|          4|
    |ap_enable_reg_pp0_iter1       |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter13      |   9|          2|    1|          2|
    |ap_phi_mux_i_0_phi_fu_248_p4  |   9|          2|    6|         12|
    |i_0_reg_244                   |   9|          2|    6|         12|
    |indvar_flatten_reg_233        |   9|          2|   11|         22|
    |j_0_reg_255                   |   9|          2|    6|         12|
    +------------------------------+----+-----------+-----+-----------+
    |Total                         |  75|         16|   32|         66|
    +------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+----+----+-----+-----------+
    |                 Name                | FF | LUT| Bits| Const Bits|
    +-------------------------------------+----+----+-----+-----------+
    |add_ln16_10_reg_1772                 |  32|   0|   32|          0|
    |add_ln16_12_reg_1817                 |  32|   0|   32|          0|
    |add_ln16_12_reg_1817_pp0_iter10_reg  |  32|   0|   32|          0|
    |add_ln16_14_reg_1847                 |  32|   0|   32|          0|
    |add_ln16_15_reg_1777                 |  32|   0|   32|          0|
    |add_ln16_17_reg_1822                 |  32|   0|   32|          0|
    |add_ln16_18_reg_1782                 |  32|   0|   32|          0|
    |add_ln16_18_reg_1782_pp0_iter9_reg   |  32|   0|   32|          0|
    |add_ln16_19_reg_1787                 |  32|   0|   32|          0|
    |add_ln16_19_reg_1787_pp0_iter9_reg   |  32|   0|   32|          0|
    |add_ln16_21_reg_1837                 |  32|   0|   32|          0|
    |add_ln16_21_reg_1837_pp0_iter11_reg  |  32|   0|   32|          0|
    |add_ln16_22_reg_1792                 |  32|   0|   32|          0|
    |add_ln16_24_reg_1827                 |  32|   0|   32|          0|
    |add_ln16_25_reg_1797                 |  32|   0|   32|          0|
    |add_ln16_25_reg_1797_pp0_iter9_reg   |  32|   0|   32|          0|
    |add_ln16_26_reg_1802                 |  32|   0|   32|          0|
    |add_ln16_26_reg_1802_pp0_iter9_reg   |  32|   0|   32|          0|
    |add_ln16_28_reg_1842                 |  32|   0|   32|          0|
    |add_ln16_28_reg_1842_pp0_iter11_reg  |  32|   0|   32|          0|
    |add_ln16_2_reg_1807                  |  32|   0|   32|          0|
    |add_ln16_30_reg_1852                 |  32|   0|   32|          0|
    |add_ln16_3_reg_1757                  |  32|   0|   32|          0|
    |add_ln16_3_reg_1757_pp0_iter9_reg    |  32|   0|   32|          0|
    |add_ln16_4_reg_1762                  |  32|   0|   32|          0|
    |add_ln16_4_reg_1762_pp0_iter9_reg    |  32|   0|   32|          0|
    |add_ln16_6_reg_1832                  |  32|   0|   32|          0|
    |add_ln16_7_reg_1767                  |  32|   0|   32|          0|
    |add_ln16_9_reg_1812                  |  32|   0|   32|          0|
    |add_ln16_9_reg_1812_pp0_iter10_reg   |  32|   0|   32|          0|
    |add_ln16_reg_1752                    |  32|   0|   32|          0|
    |ap_CS_fsm                            |   3|   0|    3|          0|
    |ap_enable_reg_pp0_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9              |   1|   0|    1|          0|
    |i_0_reg_244                          |   6|   0|    6|          0|
    |icmp_ln10_reg_1235                   |   1|   0|    1|          0|
    |indvar_flatten_reg_233               |  11|   0|   11|          0|
    |j_0_reg_255                          |   6|   0|    6|          0|
    |mul_ln16_10_reg_1642                 |  32|   0|   32|          0|
    |mul_ln16_10_reg_1642_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_11_reg_1647                 |  32|   0|   32|          0|
    |mul_ln16_11_reg_1647_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_12_reg_1652                 |  32|   0|   32|          0|
    |mul_ln16_13_reg_1657                 |  32|   0|   32|          0|
    |mul_ln16_14_reg_1662                 |  32|   0|   32|          0|
    |mul_ln16_14_reg_1662_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_15_reg_1667                 |  32|   0|   32|          0|
    |mul_ln16_15_reg_1667_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_16_reg_1672                 |  32|   0|   32|          0|
    |mul_ln16_17_reg_1677                 |  32|   0|   32|          0|
    |mul_ln16_18_reg_1682                 |  32|   0|   32|          0|
    |mul_ln16_18_reg_1682_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_19_reg_1687                 |  32|   0|   32|          0|
    |mul_ln16_19_reg_1687_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_1_reg_1597                  |  32|   0|   32|          0|
    |mul_ln16_20_reg_1692                 |  32|   0|   32|          0|
    |mul_ln16_21_reg_1697                 |  32|   0|   32|          0|
    |mul_ln16_22_reg_1702                 |  32|   0|   32|          0|
    |mul_ln16_23_reg_1707                 |  32|   0|   32|          0|
    |mul_ln16_24_reg_1712                 |  32|   0|   32|          0|
    |mul_ln16_25_reg_1717                 |  32|   0|   32|          0|
    |mul_ln16_26_reg_1722                 |  32|   0|   32|          0|
    |mul_ln16_26_reg_1722_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_27_reg_1727                 |  32|   0|   32|          0|
    |mul_ln16_27_reg_1727_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_28_reg_1732                 |  32|   0|   32|          0|
    |mul_ln16_29_reg_1737                 |  32|   0|   32|          0|
    |mul_ln16_2_reg_1602                  |  32|   0|   32|          0|
    |mul_ln16_2_reg_1602_pp0_iter8_reg    |  32|   0|   32|          0|
    |mul_ln16_30_reg_1742                 |  32|   0|   32|          0|
    |mul_ln16_31_reg_1747                 |  32|   0|   32|          0|
    |mul_ln16_3_reg_1607                  |  32|   0|   32|          0|
    |mul_ln16_3_reg_1607_pp0_iter8_reg    |  32|   0|   32|          0|
    |mul_ln16_4_reg_1612                  |  32|   0|   32|          0|
    |mul_ln16_5_reg_1617                  |  32|   0|   32|          0|
    |mul_ln16_6_reg_1622                  |  32|   0|   32|          0|
    |mul_ln16_7_reg_1627                  |  32|   0|   32|          0|
    |mul_ln16_8_reg_1632                  |  32|   0|   32|          0|
    |mul_ln16_9_reg_1637                  |  32|   0|   32|          0|
    |mul_ln16_reg_1592                    |  32|   0|   32|          0|
    |select_ln16_1_reg_1250               |   6|   0|    6|          0|
    |select_ln16_reg_1244                 |   6|   0|    6|          0|
    |tmp_10_reg_1327                      |  32|   0|   32|          0|
    |tmp_11_reg_1332                      |  32|   0|   32|          0|
    |tmp_12_reg_1337                      |  32|   0|   32|          0|
    |tmp_13_reg_1342                      |  32|   0|   32|          0|
    |tmp_14_reg_1347                      |  32|   0|   32|          0|
    |tmp_15_reg_1352                      |  32|   0|   32|          0|
    |tmp_16_reg_1357                      |  32|   0|   32|          0|
    |tmp_17_reg_1362                      |  32|   0|   32|          0|
    |tmp_18_reg_1367                      |  32|   0|   32|          0|
    |tmp_19_reg_1372                      |  32|   0|   32|          0|
    |tmp_20_reg_1377                      |  32|   0|   32|          0|
    |tmp_21_reg_1382                      |  32|   0|   32|          0|
    |tmp_22_reg_1387                      |  32|   0|   32|          0|
    |tmp_23_reg_1392                      |  32|   0|   32|          0|
    |tmp_24_reg_1397                      |  32|   0|   32|          0|
    |tmp_25_reg_1402                      |  32|   0|   32|          0|
    |tmp_26_reg_1407                      |  32|   0|   32|          0|
    |tmp_27_reg_1412                      |  32|   0|   32|          0|
    |tmp_28_reg_1417                      |  32|   0|   32|          0|
    |tmp_29_reg_1422                      |  32|   0|   32|          0|
    |tmp_2_reg_1317                       |  32|   0|   32|          0|
    |tmp_30_reg_1427                      |  32|   0|   32|          0|
    |tmp_31_reg_1432                      |  32|   0|   32|          0|
    |tmp_32_reg_1437                      |  32|   0|   32|          0|
    |tmp_33_reg_1442                      |  32|   0|   32|          0|
    |tmp_34_reg_1447                      |  32|   0|   32|          0|
    |tmp_35_reg_1452                      |  32|   0|   32|          0|
    |tmp_36_reg_1457                      |  32|   0|   32|          0|
    |tmp_37_reg_1462                      |  32|   0|   32|          0|
    |tmp_38_reg_1467                      |  32|   0|   32|          0|
    |tmp_39_reg_1472                      |  32|   0|   32|          0|
    |tmp_3_reg_1322                       |  32|   0|   32|          0|
    |tmp_40_reg_1477                      |  32|   0|   32|          0|
    |tmp_41_reg_1482                      |  32|   0|   32|          0|
    |tmp_42_reg_1487                      |  32|   0|   32|          0|
    |tmp_43_reg_1492                      |  32|   0|   32|          0|
    |tmp_44_reg_1497                      |  32|   0|   32|          0|
    |tmp_45_reg_1502                      |  32|   0|   32|          0|
    |tmp_46_reg_1507                      |  32|   0|   32|          0|
    |tmp_47_reg_1512                      |  32|   0|   32|          0|
    |tmp_48_reg_1517                      |  32|   0|   32|          0|
    |tmp_49_reg_1522                      |  32|   0|   32|          0|
    |tmp_4_reg_1282                       |  32|   0|   32|          0|
    |tmp_50_reg_1527                      |  32|   0|   32|          0|
    |tmp_51_reg_1532                      |  32|   0|   32|          0|
    |tmp_52_reg_1537                      |  32|   0|   32|          0|
    |tmp_53_reg_1542                      |  32|   0|   32|          0|
    |tmp_54_reg_1547                      |  32|   0|   32|          0|
    |tmp_55_reg_1552                      |  32|   0|   32|          0|
    |tmp_56_reg_1557                      |  32|   0|   32|          0|
    |tmp_57_reg_1562                      |  32|   0|   32|          0|
    |tmp_58_reg_1567                      |  32|   0|   32|          0|
    |tmp_59_reg_1572                      |  32|   0|   32|          0|
    |tmp_5_reg_1287                       |  32|   0|   32|          0|
    |tmp_60_reg_1577                      |  32|   0|   32|          0|
    |tmp_61_reg_1582                      |  32|   0|   32|          0|
    |tmp_62_reg_1587                      |  32|   0|   32|          0|
    |tmp_6_reg_1292                       |  32|   0|   32|          0|
    |tmp_7_reg_1297                       |  32|   0|   32|          0|
    |tmp_8_reg_1302                       |  32|   0|   32|          0|
    |tmp_9_reg_1307                       |  32|   0|   32|          0|
    |tmp_s_reg_1312                       |  32|   0|   32|          0|
    |trunc_ln16_1_reg_1277                |  32|   0|   32|          0|
    |trunc_ln16_reg_1272                  |  32|   0|   32|          0|
    |icmp_ln10_reg_1235                   |  64|  32|    1|          0|
    |select_ln16_1_reg_1250               |  64|  32|    6|          0|
    |select_ln16_reg_1244                 |  64|  32|    6|          0|
    +-------------------------------------+----+----+-----+-----------+
    |Total                                |4629|  96| 4450|          0|
    +-------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+--------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+------------------------+-----+-----+------------+--------------+--------------+
|s_axi_AXILiteS_AWVALID  |  in |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_AWREADY  | out |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_AWADDR   |  in |   14|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_WVALID   |  in |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_WREADY   | out |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_WDATA    |  in |   32|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_WSTRB    |  in |    4|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_ARVALID  |  in |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_ARREADY  | out |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_ARADDR   |  in |   14|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_RVALID   | out |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_RREADY   |  in |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_RDATA    | out |   32|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_RRESP    | out |    2|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_BVALID   | out |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_BREADY   |  in |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_BRESP    | out |    2|    s_axi   |   AXILiteS   |     array    |
|ap_clk                  |  in |    1| ap_ctrl_hs |   matrixmul  | return value |
|ap_rst_n                |  in |    1| ap_ctrl_hs |   matrixmul  | return value |
|interrupt               | out |    1| ap_ctrl_hs |   matrixmul  | return value |
+------------------------+-----+-----+------------+--------------+--------------+

