
FCController.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800200  00800200  00000a42  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000009ce  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000b  00800200  00800200  00000a42  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000a42  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000a74  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000048  00000000  00000000  00000ab4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000ebf  00000000  00000000  00000afc  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000c8a  00000000  00000000  000019bb  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000678  00000000  00000000  00002645  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000168  00000000  00000000  00002cc0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000642  00000000  00000000  00002e28  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000003da  00000000  00000000  0000346a  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000038  00000000  00000000  00003844  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	71 c0       	rjmp	.+226    	; 0xe4 <__ctors_end>
   2:	00 00       	nop
   4:	a1 c0       	rjmp	.+322    	; 0x148 <__vector_1>
   6:	00 00       	nop
   8:	f6 c0       	rjmp	.+492    	; 0x1f6 <__vector_2>
   a:	00 00       	nop
   c:	4b c1       	rjmp	.+662    	; 0x2a4 <__vector_3>
   e:	00 00       	nop
  10:	7b c0       	rjmp	.+246    	; 0x108 <__bad_interrupt>
  12:	00 00       	nop
  14:	79 c0       	rjmp	.+242    	; 0x108 <__bad_interrupt>
  16:	00 00       	nop
  18:	77 c0       	rjmp	.+238    	; 0x108 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	75 c0       	rjmp	.+234    	; 0x108 <__bad_interrupt>
  1e:	00 00       	nop
  20:	73 c0       	rjmp	.+230    	; 0x108 <__bad_interrupt>
  22:	00 00       	nop
  24:	71 c0       	rjmp	.+226    	; 0x108 <__bad_interrupt>
  26:	00 00       	nop
  28:	6f c0       	rjmp	.+222    	; 0x108 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	6d c0       	rjmp	.+218    	; 0x108 <__bad_interrupt>
  2e:	00 00       	nop
  30:	6b c0       	rjmp	.+214    	; 0x108 <__bad_interrupt>
  32:	00 00       	nop
  34:	69 c0       	rjmp	.+210    	; 0x108 <__bad_interrupt>
  36:	00 00       	nop
  38:	67 c0       	rjmp	.+206    	; 0x108 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	65 c0       	rjmp	.+202    	; 0x108 <__bad_interrupt>
  3e:	00 00       	nop
  40:	63 c0       	rjmp	.+198    	; 0x108 <__bad_interrupt>
  42:	00 00       	nop
  44:	61 c0       	rjmp	.+194    	; 0x108 <__bad_interrupt>
  46:	00 00       	nop
  48:	5f c0       	rjmp	.+190    	; 0x108 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	5d c0       	rjmp	.+186    	; 0x108 <__bad_interrupt>
  4e:	00 00       	nop
  50:	5b c0       	rjmp	.+182    	; 0x108 <__bad_interrupt>
  52:	00 00       	nop
  54:	59 c0       	rjmp	.+178    	; 0x108 <__bad_interrupt>
  56:	00 00       	nop
  58:	57 c0       	rjmp	.+174    	; 0x108 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	55 c0       	rjmp	.+170    	; 0x108 <__bad_interrupt>
  5e:	00 00       	nop
  60:	53 c0       	rjmp	.+166    	; 0x108 <__bad_interrupt>
  62:	00 00       	nop
  64:	51 c0       	rjmp	.+162    	; 0x108 <__bad_interrupt>
  66:	00 00       	nop
  68:	4f c0       	rjmp	.+158    	; 0x108 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	4d c0       	rjmp	.+154    	; 0x108 <__bad_interrupt>
  6e:	00 00       	nop
  70:	4b c0       	rjmp	.+150    	; 0x108 <__bad_interrupt>
  72:	00 00       	nop
  74:	49 c0       	rjmp	.+146    	; 0x108 <__bad_interrupt>
  76:	00 00       	nop
  78:	47 c0       	rjmp	.+142    	; 0x108 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	45 c0       	rjmp	.+138    	; 0x108 <__bad_interrupt>
  7e:	00 00       	nop
  80:	43 c0       	rjmp	.+134    	; 0x108 <__bad_interrupt>
  82:	00 00       	nop
  84:	41 c0       	rjmp	.+130    	; 0x108 <__bad_interrupt>
  86:	00 00       	nop
  88:	3f c0       	rjmp	.+126    	; 0x108 <__bad_interrupt>
  8a:	00 00       	nop
  8c:	3d c0       	rjmp	.+122    	; 0x108 <__bad_interrupt>
  8e:	00 00       	nop
  90:	3b c0       	rjmp	.+118    	; 0x108 <__bad_interrupt>
  92:	00 00       	nop
  94:	39 c0       	rjmp	.+114    	; 0x108 <__bad_interrupt>
  96:	00 00       	nop
  98:	37 c0       	rjmp	.+110    	; 0x108 <__bad_interrupt>
  9a:	00 00       	nop
  9c:	35 c0       	rjmp	.+106    	; 0x108 <__bad_interrupt>
  9e:	00 00       	nop
  a0:	33 c0       	rjmp	.+102    	; 0x108 <__bad_interrupt>
  a2:	00 00       	nop
  a4:	31 c0       	rjmp	.+98     	; 0x108 <__bad_interrupt>
  a6:	00 00       	nop
  a8:	2f c0       	rjmp	.+94     	; 0x108 <__bad_interrupt>
  aa:	00 00       	nop
  ac:	2d c0       	rjmp	.+90     	; 0x108 <__bad_interrupt>
  ae:	00 00       	nop
  b0:	2b c0       	rjmp	.+86     	; 0x108 <__bad_interrupt>
  b2:	00 00       	nop
  b4:	2a c0       	rjmp	.+84     	; 0x10a <__vector_45>
  b6:	00 00       	nop
  b8:	0e c1       	rjmp	.+540    	; 0x2d6 <__vector_46>
  ba:	00 00       	nop
  bc:	25 c0       	rjmp	.+74     	; 0x108 <__bad_interrupt>
  be:	00 00       	nop
  c0:	23 c0       	rjmp	.+70     	; 0x108 <__bad_interrupt>
  c2:	00 00       	nop
  c4:	21 c0       	rjmp	.+66     	; 0x108 <__bad_interrupt>
  c6:	00 00       	nop
  c8:	1f c0       	rjmp	.+62     	; 0x108 <__bad_interrupt>
  ca:	00 00       	nop
  cc:	1d c0       	rjmp	.+58     	; 0x108 <__bad_interrupt>
  ce:	00 00       	nop
  d0:	1b c0       	rjmp	.+54     	; 0x108 <__bad_interrupt>
  d2:	00 00       	nop
  d4:	19 c0       	rjmp	.+50     	; 0x108 <__bad_interrupt>
  d6:	00 00       	nop
  d8:	17 c0       	rjmp	.+46     	; 0x108 <__bad_interrupt>
  da:	00 00       	nop
  dc:	15 c0       	rjmp	.+42     	; 0x108 <__bad_interrupt>
  de:	00 00       	nop
  e0:	13 c0       	rjmp	.+38     	; 0x108 <__bad_interrupt>
	...

000000e4 <__ctors_end>:
  e4:	11 24       	eor	r1, r1
  e6:	1f be       	out	0x3f, r1	; 63
  e8:	cf ef       	ldi	r28, 0xFF	; 255
  ea:	d1 e2       	ldi	r29, 0x21	; 33
  ec:	de bf       	out	0x3e, r29	; 62
  ee:	cd bf       	out	0x3d, r28	; 61
  f0:	00 e0       	ldi	r16, 0x00	; 0
  f2:	0c bf       	out	0x3c, r16	; 60

000000f4 <__do_clear_bss>:
  f4:	22 e0       	ldi	r18, 0x02	; 2
  f6:	a0 e0       	ldi	r26, 0x00	; 0
  f8:	b2 e0       	ldi	r27, 0x02	; 2
  fa:	01 c0       	rjmp	.+2      	; 0xfe <.do_clear_bss_start>

000000fc <.do_clear_bss_loop>:
  fc:	1d 92       	st	X+, r1

000000fe <.do_clear_bss_start>:
  fe:	ab 30       	cpi	r26, 0x0B	; 11
 100:	b2 07       	cpc	r27, r18
 102:	e1 f7       	brne	.-8      	; 0xfc <.do_clear_bss_loop>
 104:	27 d1       	rcall	.+590    	; 0x354 <main>
 106:	61 c4       	rjmp	.+2242   	; 0x9ca <_exit>

00000108 <__bad_interrupt>:
 108:	7b cf       	rjmp	.-266    	; 0x0 <__vectors>

0000010a <__vector_45>:

#include <avr/interrupt.h>
#include "../general.h"

// stop USonic measurement when it takes too long
ISR(TIMER4_OVF_vect) {
 10a:	1f 92       	push	r1
 10c:	0f 92       	push	r0
 10e:	0f b6       	in	r0, 0x3f	; 63
 110:	0f 92       	push	r0
 112:	11 24       	eor	r1, r1
 114:	0b b6       	in	r0, 0x3b	; 59
 116:	0f 92       	push	r0
 118:	8f 93       	push	r24
 11a:	ef 93       	push	r30
 11c:	ff 93       	push	r31
	TCCR4B &= ~(1 << CS40);		// stop timer
 11e:	e1 ea       	ldi	r30, 0xA1	; 161
 120:	f0 e0       	ldi	r31, 0x00	; 0
 122:	80 81       	ld	r24, Z
 124:	8e 7f       	andi	r24, 0xFE	; 254
 126:	80 83       	st	Z, r24
	TCNT4 = 0;					// reset timer value
 128:	10 92 a5 00 	sts	0x00A5, r1	; 0x8000a5 <__TEXT_REGION_LENGTH__+0x7c00a5>
 12c:	10 92 a4 00 	sts	0x00A4, r1	; 0x8000a4 <__TEXT_REGION_LENGTH__+0x7c00a4>
	waiting = 0;
 130:	10 92 0a 02 	sts	0x020A, r1	; 0x80020a <waiting>
}
 134:	ff 91       	pop	r31
 136:	ef 91       	pop	r30
 138:	8f 91       	pop	r24
 13a:	0f 90       	pop	r0
 13c:	0b be       	out	0x3b, r0	; 59
 13e:	0f 90       	pop	r0
 140:	0f be       	out	0x3f, r0	; 63
 142:	0f 90       	pop	r0
 144:	1f 90       	pop	r1
 146:	18 95       	reti

00000148 <__vector_1>:

// USonic measurement (inside)
// gets called when the level on PD0 changes in every direction
// activate this interrupt only when distance measurement is active!
ISR(INT0_vect) {
 148:	1f 92       	push	r1
 14a:	0f 92       	push	r0
 14c:	0f b6       	in	r0, 0x3f	; 63
 14e:	0f 92       	push	r0
 150:	11 24       	eor	r1, r1
 152:	0b b6       	in	r0, 0x3b	; 59
 154:	0f 92       	push	r0
 156:	2f 93       	push	r18
 158:	3f 93       	push	r19
 15a:	4f 93       	push	r20
 15c:	5f 93       	push	r21
 15e:	6f 93       	push	r22
 160:	7f 93       	push	r23
 162:	8f 93       	push	r24
 164:	9f 93       	push	r25
 166:	af 93       	push	r26
 168:	bf 93       	push	r27
 16a:	cf 93       	push	r28
 16c:	df 93       	push	r29
 16e:	ef 93       	push	r30
 170:	ff 93       	push	r31
	if(PIND & (1 << PD0)) {		// rising edge
 172:	48 9b       	sbis	0x09, 0	; 9
 174:	06 c0       	rjmp	.+12     	; 0x182 <__vector_1+0x3a>
		TCCR4B |= (1 << CS40);	// start timer
 176:	e1 ea       	ldi	r30, 0xA1	; 161
 178:	f0 e0       	ldi	r31, 0x00	; 0
 17a:	80 81       	ld	r24, Z
 17c:	81 60       	ori	r24, 0x01	; 1
 17e:	80 83       	st	Z, r24
 180:	25 c0       	rjmp	.+74     	; 0x1cc <__vector_1+0x84>
	} else {					// falling edge
		TCCR4B &= ~(1 << CS40);	// stop timer
 182:	e1 ea       	ldi	r30, 0xA1	; 161
 184:	f0 e0       	ldi	r31, 0x00	; 0
 186:	80 81       	ld	r24, Z
 188:	8e 7f       	andi	r24, 0xFE	; 254
 18a:	80 83       	st	Z, r24
		uint16_t dist = (uint16_t)((((double)((uint32_t)TCNT4 * 343UL) * 0.0625)/2000.0) + 0.5);
 18c:	c4 ea       	ldi	r28, 0xA4	; 164
 18e:	d0 e0       	ldi	r29, 0x00	; 0
 190:	28 81       	ld	r18, Y
 192:	39 81       	ldd	r19, Y+1	; 0x01
 194:	a7 e5       	ldi	r26, 0x57	; 87
 196:	b1 e0       	ldi	r27, 0x01	; 1
 198:	09 d4       	rcall	.+2066   	; 0x9ac <__umulhisi3>
 19a:	f5 d2       	rcall	.+1514   	; 0x786 <__floatunsisf>
 19c:	20 e0       	ldi	r18, 0x00	; 0
 19e:	30 e0       	ldi	r19, 0x00	; 0
 1a0:	40 e8       	ldi	r20, 0x80	; 128
 1a2:	5d e3       	ldi	r21, 0x3D	; 61
 1a4:	7e d3       	rcall	.+1788   	; 0x8a2 <__mulsf3>
 1a6:	20 e0       	ldi	r18, 0x00	; 0
 1a8:	30 e0       	ldi	r19, 0x00	; 0
 1aa:	4a ef       	ldi	r20, 0xFA	; 250
 1ac:	54 e4       	ldi	r21, 0x44	; 68
 1ae:	57 d2       	rcall	.+1198   	; 0x65e <__divsf3>
 1b0:	20 e0       	ldi	r18, 0x00	; 0
 1b2:	30 e0       	ldi	r19, 0x00	; 0
 1b4:	40 e0       	ldi	r20, 0x00	; 0
 1b6:	5f e3       	ldi	r21, 0x3F	; 63
 1b8:	ee d1       	rcall	.+988    	; 0x596 <__addsf3>
 1ba:	b9 d2       	rcall	.+1394   	; 0x72e <__fixunssfsi>
		tData[0] = (dist >> 8);
 1bc:	e0 e0       	ldi	r30, 0x00	; 0
 1be:	f2 e0       	ldi	r31, 0x02	; 2
 1c0:	70 83       	st	Z, r23
		tData[1] = dist;
 1c2:	61 83       	std	Z+1, r22	; 0x01
		TCNT4 = 0;
 1c4:	19 82       	std	Y+1, r1	; 0x01
 1c6:	18 82       	st	Y, r1
		waiting = 0;
 1c8:	10 92 0a 02 	sts	0x020A, r1	; 0x80020a <waiting>
	}
}
 1cc:	ff 91       	pop	r31
 1ce:	ef 91       	pop	r30
 1d0:	df 91       	pop	r29
 1d2:	cf 91       	pop	r28
 1d4:	bf 91       	pop	r27
 1d6:	af 91       	pop	r26
 1d8:	9f 91       	pop	r25
 1da:	8f 91       	pop	r24
 1dc:	7f 91       	pop	r23
 1de:	6f 91       	pop	r22
 1e0:	5f 91       	pop	r21
 1e2:	4f 91       	pop	r20
 1e4:	3f 91       	pop	r19
 1e6:	2f 91       	pop	r18
 1e8:	0f 90       	pop	r0
 1ea:	0b be       	out	0x3b, r0	; 59
 1ec:	0f 90       	pop	r0
 1ee:	0f be       	out	0x3f, r0	; 63
 1f0:	0f 90       	pop	r0
 1f2:	1f 90       	pop	r1
 1f4:	18 95       	reti

000001f6 <__vector_2>:

// USonic measurement (outside)
// gets called when the level on PD1 changes in every direction
// activate this interrupt only when distance measurement is active!
ISR(INT1_vect) {
 1f6:	1f 92       	push	r1
 1f8:	0f 92       	push	r0
 1fa:	0f b6       	in	r0, 0x3f	; 63
 1fc:	0f 92       	push	r0
 1fe:	11 24       	eor	r1, r1
 200:	0b b6       	in	r0, 0x3b	; 59
 202:	0f 92       	push	r0
 204:	2f 93       	push	r18
 206:	3f 93       	push	r19
 208:	4f 93       	push	r20
 20a:	5f 93       	push	r21
 20c:	6f 93       	push	r22
 20e:	7f 93       	push	r23
 210:	8f 93       	push	r24
 212:	9f 93       	push	r25
 214:	af 93       	push	r26
 216:	bf 93       	push	r27
 218:	cf 93       	push	r28
 21a:	df 93       	push	r29
 21c:	ef 93       	push	r30
 21e:	ff 93       	push	r31
	if(PIND & (1 << PD1)) {		// rising edge
 220:	49 9b       	sbis	0x09, 1	; 9
 222:	06 c0       	rjmp	.+12     	; 0x230 <__vector_2+0x3a>
		TCCR4B |= (1 << CS40);	// start timer
 224:	e1 ea       	ldi	r30, 0xA1	; 161
 226:	f0 e0       	ldi	r31, 0x00	; 0
 228:	80 81       	ld	r24, Z
 22a:	81 60       	ori	r24, 0x01	; 1
 22c:	80 83       	st	Z, r24
 22e:	25 c0       	rjmp	.+74     	; 0x27a <__vector_2+0x84>
	} else {					// falling edge
		TCCR4B &= ~(1 << CS40);	// stop timer
 230:	e1 ea       	ldi	r30, 0xA1	; 161
 232:	f0 e0       	ldi	r31, 0x00	; 0
 234:	80 81       	ld	r24, Z
 236:	8e 7f       	andi	r24, 0xFE	; 254
 238:	80 83       	st	Z, r24
		uint16_t dist = (uint16_t)((((double)((uint32_t)TCNT4 * 343UL) * 0.0625)/2000.0) + 0.5);
 23a:	c4 ea       	ldi	r28, 0xA4	; 164
 23c:	d0 e0       	ldi	r29, 0x00	; 0
 23e:	28 81       	ld	r18, Y
 240:	39 81       	ldd	r19, Y+1	; 0x01
 242:	a7 e5       	ldi	r26, 0x57	; 87
 244:	b1 e0       	ldi	r27, 0x01	; 1
 246:	b2 d3       	rcall	.+1892   	; 0x9ac <__umulhisi3>
 248:	9e d2       	rcall	.+1340   	; 0x786 <__floatunsisf>
 24a:	20 e0       	ldi	r18, 0x00	; 0
 24c:	30 e0       	ldi	r19, 0x00	; 0
 24e:	40 e8       	ldi	r20, 0x80	; 128
 250:	5d e3       	ldi	r21, 0x3D	; 61
 252:	27 d3       	rcall	.+1614   	; 0x8a2 <__mulsf3>
 254:	20 e0       	ldi	r18, 0x00	; 0
 256:	30 e0       	ldi	r19, 0x00	; 0
 258:	4a ef       	ldi	r20, 0xFA	; 250
 25a:	54 e4       	ldi	r21, 0x44	; 68
 25c:	00 d2       	rcall	.+1024   	; 0x65e <__divsf3>
 25e:	20 e0       	ldi	r18, 0x00	; 0
 260:	30 e0       	ldi	r19, 0x00	; 0
 262:	40 e0       	ldi	r20, 0x00	; 0
 264:	5f e3       	ldi	r21, 0x3F	; 63
 266:	97 d1       	rcall	.+814    	; 0x596 <__addsf3>
 268:	62 d2       	rcall	.+1220   	; 0x72e <__fixunssfsi>
		tData[2] = (dist >> 8);
 26a:	e0 e0       	ldi	r30, 0x00	; 0
 26c:	f2 e0       	ldi	r31, 0x02	; 2
 26e:	72 83       	std	Z+2, r23	; 0x02
		tData[3] = dist;
 270:	63 83       	std	Z+3, r22	; 0x03
		TCNT4 = 0;	
 272:	19 82       	std	Y+1, r1	; 0x01
 274:	18 82       	st	Y, r1
		waiting = 0;
 276:	10 92 0a 02 	sts	0x020A, r1	; 0x80020a <waiting>
	}
}
 27a:	ff 91       	pop	r31
 27c:	ef 91       	pop	r30
 27e:	df 91       	pop	r29
 280:	cf 91       	pop	r28
 282:	bf 91       	pop	r27
 284:	af 91       	pop	r26
 286:	9f 91       	pop	r25
 288:	8f 91       	pop	r24
 28a:	7f 91       	pop	r23
 28c:	6f 91       	pop	r22
 28e:	5f 91       	pop	r21
 290:	4f 91       	pop	r20
 292:	3f 91       	pop	r19
 294:	2f 91       	pop	r18
 296:	0f 90       	pop	r0
 298:	0b be       	out	0x3b, r0	; 59
 29a:	0f 90       	pop	r0
 29c:	0f be       	out	0x3f, r0	; 63
 29e:	0f 90       	pop	r0
 2a0:	1f 90       	pop	r1
 2a2:	18 95       	reti

000002a4 <__vector_3>:

// !SS falling edge 
// PIN PD2 must be connected to !SS pin
// stops the LED Timer because a transmission starts
ISR(INT2_vect) {
 2a4:	1f 92       	push	r1
 2a6:	0f 92       	push	r0
 2a8:	0f b6       	in	r0, 0x3f	; 63
 2aa:	0f 92       	push	r0
 2ac:	11 24       	eor	r1, r1
 2ae:	0b b6       	in	r0, 0x3b	; 59
 2b0:	0f 92       	push	r0
 2b2:	8f 93       	push	r24
 2b4:	ef 93       	push	r30
 2b6:	ff 93       	push	r31
	TCCR5B &= ~((1 << CS50) | (1 << CS51));		// stop LED Timer
 2b8:	e1 e2       	ldi	r30, 0x21	; 33
 2ba:	f1 e0       	ldi	r31, 0x01	; 1
 2bc:	80 81       	ld	r24, Z
 2be:	8c 7f       	andi	r24, 0xFC	; 252
 2c0:	80 83       	st	Z, r24
}
 2c2:	ff 91       	pop	r31
 2c4:	ef 91       	pop	r30
 2c6:	8f 91       	pop	r24
 2c8:	0f 90       	pop	r0
 2ca:	0b be       	out	0x3b, r0	; 59
 2cc:	0f 90       	pop	r0
 2ce:	0f be       	out	0x3f, r0	; 63
 2d0:	0f 90       	pop	r0
 2d2:	1f 90       	pop	r1
 2d4:	18 95       	reti

000002d6 <__vector_46>:

// LEDs
// when ICR has reached the next 16Bit LED value is set
ISR(TIMER5_CAPT_vect) {
 2d6:	1f 92       	push	r1
 2d8:	0f 92       	push	r0
 2da:	0f b6       	in	r0, 0x3f	; 63
 2dc:	0f 92       	push	r0
 2de:	11 24       	eor	r1, r1
 2e0:	2f 93       	push	r18
 2e2:	8f 93       	push	r24
 2e4:	9f 93       	push	r25
	leds <<= 1;
 2e6:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <leds>
 2ea:	90 91 07 02 	lds	r25, 0x0207	; 0x800207 <leds+0x1>
 2ee:	88 0f       	add	r24, r24
 2f0:	99 1f       	adc	r25, r25
 2f2:	90 93 07 02 	sts	0x0207, r25	; 0x800207 <leds+0x1>
 2f6:	80 93 06 02 	sts	0x0206, r24	; 0x800206 <leds>
	if(leds < 3) { 
 2fa:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <leds>
 2fe:	90 91 07 02 	lds	r25, 0x0207	; 0x800207 <leds+0x1>
 302:	03 97       	sbiw	r24, 0x03	; 3
 304:	38 f4       	brcc	.+14     	; 0x314 <__vector_46+0x3e>
		leds = 3;
 306:	83 e0       	ldi	r24, 0x03	; 3
 308:	90 e0       	ldi	r25, 0x00	; 0
 30a:	90 93 07 02 	sts	0x0207, r25	; 0x800207 <leds+0x1>
 30e:	80 93 06 02 	sts	0x0206, r24	; 0x800206 <leds>
 312:	0d c0       	rjmp	.+26     	; 0x32e <__vector_46+0x58>
	} else if (leds == 0x8000) {
 314:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <leds>
 318:	90 91 07 02 	lds	r25, 0x0207	; 0x800207 <leds+0x1>
 31c:	81 15       	cp	r24, r1
 31e:	90 48       	sbci	r25, 0x80	; 128
 320:	31 f4       	brne	.+12     	; 0x32e <__vector_46+0x58>
		leds = 0x8001;
 322:	81 e0       	ldi	r24, 0x01	; 1
 324:	90 e8       	ldi	r25, 0x80	; 128
 326:	90 93 07 02 	sts	0x0207, r25	; 0x800207 <leds+0x1>
 32a:	80 93 06 02 	sts	0x0206, r24	; 0x800206 <leds>
	} 
	PORTF = leds;
 32e:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <leds>
 332:	90 91 07 02 	lds	r25, 0x0207	; 0x800207 <leds+0x1>
 336:	81 bb       	out	0x11, r24	; 17
	PORTK = (leds >> 8);		
 338:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <leds>
 33c:	90 91 07 02 	lds	r25, 0x0207	; 0x800207 <leds+0x1>
 340:	90 93 08 01 	sts	0x0108, r25	; 0x800108 <__TEXT_REGION_LENGTH__+0x7c0108>
}
 344:	9f 91       	pop	r25
 346:	8f 91       	pop	r24
 348:	2f 91       	pop	r18
 34a:	0f 90       	pop	r0
 34c:	0f be       	out	0x3f, r0	; 63
 34e:	0f 90       	pop	r0
 350:	1f 90       	pop	r1
 352:	18 95       	reti

00000354 <main>:
volatile uint8_t tData[6];


int main(void)
{
	waiting = 0;
 354:	10 92 0a 02 	sts	0x020A, r1	; 0x80020a <waiting>
	rData[0] = 0;
 358:	e8 e0       	ldi	r30, 0x08	; 8
 35a:	f2 e0       	ldi	r31, 0x02	; 2
 35c:	10 82       	st	Z, r1
	rData[1] = 0;
 35e:	11 82       	std	Z+1, r1	; 0x01
	leds = 0;
 360:	10 92 07 02 	sts	0x0207, r1	; 0x800207 <leds+0x1>
 364:	10 92 06 02 	sts	0x0206, r1	; 0x800206 <leds>
	
	for(uint8_t i = 0; i < 6; i++) {
 368:	80 e0       	ldi	r24, 0x00	; 0
 36a:	86 30       	cpi	r24, 0x06	; 6
 36c:	38 f4       	brcc	.+14     	; 0x37c <main+0x28>
		tData[i] = 0;
 36e:	e8 2f       	mov	r30, r24
 370:	f0 e0       	ldi	r31, 0x00	; 0
 372:	e0 50       	subi	r30, 0x00	; 0
 374:	fe 4f       	sbci	r31, 0xFE	; 254
 376:	10 82       	st	Z, r1
	waiting = 0;
	rData[0] = 0;
	rData[1] = 0;
	leds = 0;
	
	for(uint8_t i = 0; i < 6; i++) {
 378:	8f 5f       	subi	r24, 0xFF	; 255
 37a:	f7 cf       	rjmp	.-18     	; 0x36a <main+0x16>
		tData[i] = 0;
	}
	
	//Set LED Pins as output
	DDRB |= (1 << WD_LED) | (1 << LED_WindMill);
 37c:	84 b1       	in	r24, 0x04	; 4
 37e:	80 69       	ori	r24, 0x90	; 144
 380:	84 b9       	out	0x04, r24	; 4
	// Turn on on-board LED (indicating start of Initialization phase)
	PORTB |= ( 1 << WD_LED);
 382:	85 b1       	in	r24, 0x05	; 5
 384:	80 68       	ori	r24, 0x80	; 128
 386:	85 b9       	out	0x05, r24	; 5
	
	//INIT Watchdog with 8 seconds
	wdt_reset();
 388:	a8 95       	wdr
				: "n" (_SFR_MEM_ADDR(_WD_CONTROL_REG)),
				"r" ((uint8_t)(_BV(_WD_CHANGE_BIT) | _BV(WDE))),
				"r" ((uint8_t) ((value & 0x08 ? _WD_PS3_MASK : 0x00) |
						_BV(WDE) | (value & 0x07)) )
				: "r0"
		);
 38a:	99 e2       	ldi	r25, 0x29	; 41
 38c:	88 e1       	ldi	r24, 0x18	; 24
 38e:	0f b6       	in	r0, 0x3f	; 63
 390:	f8 94       	cli
 392:	a8 95       	wdr
 394:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__TEXT_REGION_LENGTH__+0x7c0060>
 398:	0f be       	out	0x3f, r0	; 63
 39a:	90 93 60 00 	sts	0x0060, r25	; 0x800060 <__TEXT_REGION_LENGTH__+0x7c0060>
	
	//------------------------------------------------------------------------------------------------//
	//INIT Pump timer 1
	//PWM-frequency: 2kHz
	//>0% ... >40% Dutycycle
    DDRB |= (1 << PUMP_PWM) | (1 << GENERATOR_PWM);	// PWM pins as output
 39e:	84 b1       	in	r24, 0x04	; 4
 3a0:	80 66       	ori	r24, 0x60	; 96
 3a2:	84 b9       	out	0x04, r24	; 4
	
	//------------------------------------------------------------------------------------------------//
	//INIT windmill timer 3
	//PWM frequency: 25kHz
	//>0% ... >50% Dutycycle
	DDRE |= (1 << WM_PWM_OUT);					// PWM pin as output
 3a4:	8d b1       	in	r24, 0x0d	; 13
 3a6:	88 60       	ori	r24, 0x08	; 8
 3a8:	8d b9       	out	0x0d, r24	; 13
	TCCR3A |= (1 << WGM31);
 3aa:	a0 e9       	ldi	r26, 0x90	; 144
 3ac:	b0 e0       	ldi	r27, 0x00	; 0
 3ae:	8c 91       	ld	r24, X
 3b0:	82 60       	ori	r24, 0x02	; 2
 3b2:	8c 93       	st	X, r24
	TCCR3B |= (1 << WGM32) | (1 << WGM33);		// FastPWM mode 14
 3b4:	e1 e9       	ldi	r30, 0x91	; 145
 3b6:	f0 e0       	ldi	r31, 0x00	; 0
 3b8:	80 81       	ld	r24, Z
 3ba:	88 61       	ori	r24, 0x18	; 24
 3bc:	80 83       	st	Z, r24
	ICR3 = WM_ICR - 1;							// F_PWM = 2kHz at N=1 ==> 100% DutyCycle on OCR
 3be:	8f e3       	ldi	r24, 0x3F	; 63
 3c0:	9f e1       	ldi	r25, 0x1F	; 31
 3c2:	90 93 97 00 	sts	0x0097, r25	; 0x800097 <__TEXT_REGION_LENGTH__+0x7c0097>
 3c6:	80 93 96 00 	sts	0x0096, r24	; 0x800096 <__TEXT_REGION_LENGTH__+0x7c0096>
	TCCR3A |= (1 << COM3A1);					// set OC3A (PE3) as timer 3 PWM output (windmill)
 3ca:	8c 91       	ld	r24, X
 3cc:	80 68       	ori	r24, 0x80	; 128
 3ce:	8c 93       	st	X, r24
	OCR3A = 0;									// DutyCycle = 0%
 3d0:	10 92 99 00 	sts	0x0099, r1	; 0x800099 <__TEXT_REGION_LENGTH__+0x7c0099>
 3d4:	10 92 98 00 	sts	0x0098, r1	; 0x800098 <__TEXT_REGION_LENGTH__+0x7c0098>
	// 30cm max. depth of water => 60cm way of sound => 2ms duration
	// 16Bit timer with PreScaler 1 (16MHz clock) => after 4ms Overflow => cancel meassurement and write 0 to array
	// no Timer output required, only set PreScaler to start timer and configure Overflow Interrupt to end measurement. 
	// start Timer: TCCR4B |= (1 << CS40);
	// stopp Timer: TCCR4B &= ~(1 << CS40);
	TIMSK4 |= (1 << TOIE4);					// set interrupt (measurement takes too long)
 3d8:	a2 e7       	ldi	r26, 0x72	; 114
 3da:	b0 e0       	ldi	r27, 0x00	; 0
 3dc:	8c 91       	ld	r24, X
 3de:	81 60       	ori	r24, 0x01	; 1
 3e0:	8c 93       	st	X, r24
	TCNT4 = 0;								// set counter to 0 
 3e2:	10 92 a5 00 	sts	0x00A5, r1	; 0x8000a5 <__TEXT_REGION_LENGTH__+0x7c00a5>
 3e6:	10 92 a4 00 	sts	0x00A4, r1	; 0x8000a4 <__TEXT_REGION_LENGTH__+0x7c00a4>
	EICRA |= (1 << ISC00) | (1 << ISC10);					// configure INT0 on PD0 and INT1 on PD1 to any edge for Sensor 1 and 2
 3ea:	a9 e6       	ldi	r26, 0x69	; 105
 3ec:	b0 e0       	ldi	r27, 0x00	; 0
 3ee:	8c 91       	ld	r24, X
 3f0:	85 60       	ori	r24, 0x05	; 5
 3f2:	8c 93       	st	X, r24
	DDRJ |= (1 << US_TRIGGER_IN) | (1 << US_TRIGGER_OUT);	// configure PJ0 and PJ1 as Trigger output pins
 3f4:	c4 e0       	ldi	r28, 0x04	; 4
 3f6:	d1 e0       	ldi	r29, 0x01	; 1
 3f8:	88 81       	ld	r24, Y
 3fa:	83 60       	ori	r24, 0x03	; 3
 3fc:	88 83       	st	Y, r24
	// maxValue for 100% (e.g. 0.5s per LED)
	// PWM Frequency >320Hz
	// Both directions with outputs PF0 .. PF7 and PK0 .. PK7
	// only plugged vice versa for other direction
	// two pins for MOSFETs to select the LED bank
	DDRF = 0xFF;
 3fe:	8f ef       	ldi	r24, 0xFF	; 255
 400:	80 bb       	out	0x10, r24	; 16
	DDRK = 0xFF;
 402:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <__TEXT_REGION_LENGTH__+0x7c0107>
	DDRH |= (1 << LED_GENERATOR) | (1 << LED_PUMP);		// Pins to select LED running light (per MOSFET)
 406:	c1 e0       	ldi	r28, 0x01	; 1
 408:	d1 e0       	ldi	r29, 0x01	; 1
 40a:	88 81       	ld	r24, Y
 40c:	83 60       	ori	r24, 0x03	; 3
 40e:	88 83       	st	Y, r24
	TCCR5B |= (1 << WGM52) |( 1 << WGM53);				// CTC mode 12
 410:	c1 e2       	ldi	r28, 0x21	; 33
 412:	d1 e0       	ldi	r29, 0x01	; 1
 414:	88 81       	ld	r24, Y
 416:	88 61       	ori	r24, 0x18	; 24
 418:	88 83       	st	Y, r24
	ICR5 = LED_SLOWEST_ICR - 1;							// default value -> must be calculated
 41a:	8f e4       	ldi	r24, 0x4F	; 79
 41c:	93 ec       	ldi	r25, 0xC3	; 195
 41e:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <__TEXT_REGION_LENGTH__+0x7c0127>
 422:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <__TEXT_REGION_LENGTH__+0x7c0126>
	TIMSK5 |= (1 << ICIE5);
 426:	c3 e7       	ldi	r28, 0x73	; 115
 428:	d0 e0       	ldi	r29, 0x00	; 0
 42a:	88 81       	ld	r24, Y
 42c:	80 62       	ori	r24, 0x20	; 32
 42e:	88 83       	st	Y, r24
	
	EICRA |= ( 1 << ISC21);				// enable INT2 on PD2 for falling edge (connect to !SS pin)
 430:	8c 91       	ld	r24, X
 432:	80 62       	ori	r24, 0x20	; 32
 434:	8c 93       	st	X, r24
	if(PUMP_PWM_ACTIVE)	//PWM Mode
	{
		TCCR1B |= (1 << CS10);				// start Timer 1 (Pumps) Prescaler 1
	}
	
	TCCR3B |= (1 << CS30);				// start Timer 3 (Windmill) Prescaler 1
 436:	80 81       	ld	r24, Z
 438:	81 60       	ori	r24, 0x01	; 1
 43a:	80 83       	st	Z, r24
	sei();								// enable interrupts global
 43c:	78 94       	sei
	
	
	DDR_SPI |= (1<<DD_MISO);			// set MISO Pin to output
 43e:	84 b1       	in	r24, 0x04	; 4
 440:	88 60       	ori	r24, 0x08	; 8
 442:	84 b9       	out	0x04, r24	; 4
	
	SPCR |= (1<<SPE)|(1<<SPR0);			// Enable SPI
 444:	8c b5       	in	r24, 0x2c	; 44
 446:	81 64       	ori	r24, 0x41	; 65
 448:	8c bd       	out	0x2c, r24	; 44
	
	
	// Turn off on-board LED (indicating end of Initialization phase)
	PORTB &= ~(1 << WD_LED);
 44a:	85 b1       	in	r24, 0x05	; 5
 44c:	8f 77       	andi	r24, 0x7F	; 127
 44e:	85 b9       	out	0x05, r24	; 5
	
    while (1) 
    {
		PORTB |= (1 << LED_WindMill);
 450:	85 b1       	in	r24, 0x05	; 5
 452:	80 61       	ori	r24, 0x10	; 16
 454:	85 b9       	out	0x05, r24	; 5
		wdt_reset();					// Reset watchdog
 456:	a8 95       	wdr
		
		//////////////////////////////////////////////////////////////////////////
		//                 calculate pumps + LED Running Light
		//////////////////////////////////////////////////////////////////////////
			
		if(rData[0] == 0) {
 458:	80 91 08 02 	lds	r24, 0x0208	; 0x800208 <rData>
 45c:	81 11       	cpse	r24, r1
 45e:	06 c0       	rjmp	.+12     	; 0x46c <__LOCK_REGION_LENGTH__+0x6c>
			//OCR1A = 0;
			//OCR1B = 0;
			PORTH &= ~((1 << LED_PUMP) | (1 << LED_GENERATOR));	
 460:	e2 e0       	ldi	r30, 0x02	; 2
 462:	f1 e0       	ldi	r31, 0x01	; 1
 464:	80 81       	ld	r24, Z
 466:	8c 7f       	andi	r24, 0xFC	; 252
 468:	80 83       	st	Z, r24
 46a:	21 c0       	rjmp	.+66     	; 0x4ae <__LOCK_REGION_LENGTH__+0xae>
		} else {
			if(rData[0] > 100) {
 46c:	80 91 08 02 	lds	r24, 0x0208	; 0x800208 <rData>
 470:	85 36       	cpi	r24, 0x65	; 101
 472:	78 f0       	brcs	.+30     	; 0x492 <__LOCK_REGION_LENGTH__+0x92>
				PORTH |= (1 << LED_PUMP);		// enable pump leds MOSFET
 474:	e2 e0       	ldi	r30, 0x02	; 2
 476:	f1 e0       	ldi	r31, 0x01	; 1
 478:	80 81       	ld	r24, Z
 47a:	82 60       	ori	r24, 0x02	; 2
 47c:	80 83       	st	Z, r24
				PORTH &= ~(1 << LED_GENERATOR);	// disable generator leds MOSFET
 47e:	80 81       	ld	r24, Z
 480:	8e 7f       	andi	r24, 0xFE	; 254
 482:	80 83       	st	Z, r24
					OCR1A = (uint16_t)((((uint32_t)(rData[0] - 100) * (uint32_t)(PUMP_ICR - PUMP_FASTEST_OCR))/100) + PUMP_FASTEST_OCR);
					ICR5 = (uint16_t)((((uint32_t)(100-(rData[0] - 100)) * (uint32_t)(LED_FASTEST_ICR - LED_SLOWEST_ICR))/100) + LED_FASTEST_ICR);
				}
				else
				{
					PORTB |= (1 << PB5); //run generator
 484:	85 b1       	in	r24, 0x05	; 5
 486:	80 62       	ori	r24, 0x20	; 32
 488:	85 b9       	out	0x05, r24	; 5
				}
				
				PORTB &= ~(1 << PB6); //stop pump
 48a:	85 b1       	in	r24, 0x05	; 5
 48c:	8f 7b       	andi	r24, 0xBF	; 191
 48e:	85 b9       	out	0x05, r24	; 5
 490:	0e c0       	rjmp	.+28     	; 0x4ae <__LOCK_REGION_LENGTH__+0xae>
			} else {
				PORTH &= ~(1 << LED_PUMP);		// disable pump leds MOSFET
 492:	e2 e0       	ldi	r30, 0x02	; 2
 494:	f1 e0       	ldi	r31, 0x01	; 1
 496:	80 81       	ld	r24, Z
 498:	8d 7f       	andi	r24, 0xFD	; 253
 49a:	80 83       	st	Z, r24
				PORTH |= (1 << LED_GENERATOR);	// enable generator leds MOSFET
 49c:	80 81       	ld	r24, Z
 49e:	81 60       	ori	r24, 0x01	; 1
 4a0:	80 83       	st	Z, r24
					OCR1B = (uint16_t)((((uint32_t)(100 - rData[0]) * (uint32_t)(PUMP_ICR - PUMP_FASTEST_OCR))/100) + PUMP_FASTEST_OCR);
					ICR5 = (uint16_t)((((uint32_t)(rData[0]) * (uint32_t)(LED_FASTEST_ICR - LED_SLOWEST_ICR))/100) + LED_FASTEST_ICR);
				}
				else
				{
					PORTB |= (1 << PB6); //run pump
 4a2:	85 b1       	in	r24, 0x05	; 5
 4a4:	80 64       	ori	r24, 0x40	; 64
 4a6:	85 b9       	out	0x05, r24	; 5
				}
				
				PORTB &= ~(1 << PB5); //stop generator
 4a8:	85 b1       	in	r24, 0x05	; 5
 4aa:	8f 7d       	andi	r24, 0xDF	; 223
 4ac:	85 b9       	out	0x05, r24	; 5
		}
		
		//////////////////////////////////////////////////////////////////////////
		//                       calculate Windmill - PWM
		//////////////////////////////////////////////////////////////////////////
		if(rData[1] == 0) {
 4ae:	80 91 09 02 	lds	r24, 0x0209	; 0x800209 <rData+0x1>
 4b2:	81 11       	cpse	r24, r1
 4b4:	05 c0       	rjmp	.+10     	; 0x4c0 <__LOCK_REGION_LENGTH__+0xc0>
			OCR3A = 0;
 4b6:	10 92 99 00 	sts	0x0099, r1	; 0x800099 <__TEXT_REGION_LENGTH__+0x7c0099>
 4ba:	10 92 98 00 	sts	0x0098, r1	; 0x800098 <__TEXT_REGION_LENGTH__+0x7c0098>
 4be:	11 c0       	rjmp	.+34     	; 0x4e2 <__LOCK_REGION_LENGTH__+0xe2>
		} else {
			OCR3A =  (uint16_t)((((uint32_t)rData[1] * (uint32_t)(WM_ICR - WM_FASTEST_OCR))/100) + WM_FASTEST_OCR) - 1;
 4c0:	20 91 09 02 	lds	r18, 0x0209	; 0x800209 <rData+0x1>
 4c4:	30 e0       	ldi	r19, 0x00	; 0
 4c6:	a0 ea       	ldi	r26, 0xA0	; 160
 4c8:	bf e0       	ldi	r27, 0x0F	; 15
 4ca:	70 d2       	rcall	.+1248   	; 0x9ac <__umulhisi3>
 4cc:	24 e6       	ldi	r18, 0x64	; 100
 4ce:	30 e0       	ldi	r19, 0x00	; 0
 4d0:	40 e0       	ldi	r20, 0x00	; 0
 4d2:	50 e0       	ldi	r21, 0x00	; 0
 4d4:	49 d2       	rcall	.+1170   	; 0x968 <__udivmodsi4>
 4d6:	21 56       	subi	r18, 0x61	; 97
 4d8:	30 4f       	sbci	r19, 0xF0	; 240
 4da:	30 93 99 00 	sts	0x0099, r19	; 0x800099 <__TEXT_REGION_LENGTH__+0x7c0099>
 4de:	20 93 98 00 	sts	0x0098, r18	; 0x800098 <__TEXT_REGION_LENGTH__+0x7c0098>
		// 3. in ISR if rising edge start Timer 4
		// 4. wait for falling edge on INT0
		// 5. in ISR if falling edge stop Timer 4
		// 6. calculate distance and set tData 0 and 1
		// 7. stop INT0 sensing and set TCNT4 = 0
		PORTJ |= (1 << US_TRIGGER_IN);
 4e2:	e5 e0       	ldi	r30, 0x05	; 5
 4e4:	f1 e0       	ldi	r31, 0x01	; 1
 4e6:	80 81       	ld	r24, Z
 4e8:	81 60       	ori	r24, 0x01	; 1
 4ea:	80 83       	st	Z, r24
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 4ec:	8a e6       	ldi	r24, 0x6A	; 106
 4ee:	8a 95       	dec	r24
 4f0:	f1 f7       	brne	.-4      	; 0x4ee <__LOCK_REGION_LENGTH__+0xee>
 4f2:	00 c0       	rjmp	.+0      	; 0x4f4 <__LOCK_REGION_LENGTH__+0xf4>
		_delay_us(20);
		PORTJ &= ~(1 << US_TRIGGER_IN);
 4f4:	80 81       	ld	r24, Z
 4f6:	8e 7f       	andi	r24, 0xFE	; 254
 4f8:	80 83       	st	Z, r24
		EIMSK |= (1 << INT0);			// activate INT0 interrupt 
 4fa:	8d b3       	in	r24, 0x1d	; 29
 4fc:	81 60       	ori	r24, 0x01	; 1
 4fe:	8d bb       	out	0x1d, r24	; 29
		waiting = 1;
 500:	81 e0       	ldi	r24, 0x01	; 1
 502:	80 93 0a 02 	sts	0x020A, r24	; 0x80020a <waiting>
		while(waiting){
 506:	80 91 0a 02 	lds	r24, 0x020A	; 0x80020a <waiting>
 50a:	81 11       	cpse	r24, r1
 50c:	fc cf       	rjmp	.-8      	; 0x506 <__LOCK_REGION_LENGTH__+0x106>
		};
		EIMSK &= ~(1 << INT0);			// deactivate INT0 interrupt
 50e:	8d b3       	in	r24, 0x1d	; 29
 510:	8e 7f       	andi	r24, 0xFE	; 254
 512:	8d bb       	out	0x1d, r24	; 29
		
		PORTJ |= (1 << US_TRIGGER_OUT);
 514:	e5 e0       	ldi	r30, 0x05	; 5
 516:	f1 e0       	ldi	r31, 0x01	; 1
 518:	80 81       	ld	r24, Z
 51a:	82 60       	ori	r24, 0x02	; 2
 51c:	80 83       	st	Z, r24
 51e:	8a e6       	ldi	r24, 0x6A	; 106
 520:	8a 95       	dec	r24
 522:	f1 f7       	brne	.-4      	; 0x520 <__LOCK_REGION_LENGTH__+0x120>
 524:	00 c0       	rjmp	.+0      	; 0x526 <__LOCK_REGION_LENGTH__+0x126>
		_delay_us(20);
		PORTJ &= ~(1 << US_TRIGGER_OUT);
 526:	80 81       	ld	r24, Z
 528:	8d 7f       	andi	r24, 0xFD	; 253
 52a:	80 83       	st	Z, r24
		EIMSK |= (1 << INT1);			// activate INT1 interrupt 
 52c:	8d b3       	in	r24, 0x1d	; 29
 52e:	82 60       	ori	r24, 0x02	; 2
 530:	8d bb       	out	0x1d, r24	; 29
		waiting = 1;
 532:	81 e0       	ldi	r24, 0x01	; 1
 534:	80 93 0a 02 	sts	0x020A, r24	; 0x80020a <waiting>
		while(waiting){
 538:	80 91 0a 02 	lds	r24, 0x020A	; 0x80020a <waiting>
 53c:	81 11       	cpse	r24, r1
 53e:	fc cf       	rjmp	.-8      	; 0x538 <__LOCK_REGION_LENGTH__+0x138>
		};
		EIMSK &= ~(1 << INT1);			// deactivate INT1 interrupt 
 540:	8d b3       	in	r24, 0x1d	; 29
 542:	8d 7f       	andi	r24, 0xFD	; 253
 544:	8d bb       	out	0x1d, r24	; 29
		
		
		TCCR5B |= (1 << CS50) | (1 << CS51);	// start LED Timer	
 546:	e1 e2       	ldi	r30, 0x21	; 33
 548:	f1 e0       	ldi	r31, 0x01	; 1
 54a:	80 81       	ld	r24, Z
 54c:	83 60       	ori	r24, 0x03	; 3
 54e:	80 83       	st	Z, r24
		EIMSK |= (1 << INT2);					// enable !SS interrupt when !SS is activated (falling edge)
 550:	8d b3       	in	r24, 0x1d	; 29
 552:	84 60       	ori	r24, 0x04	; 4
 554:	8d bb       	out	0x1d, r24	; 29
		PORTB &= ~(1 << LED_WindMill);			// turn out WindMill flash LED
 556:	85 b1       	in	r24, 0x05	; 5
 558:	8f 7e       	andi	r24, 0xEF	; 239
 55a:	85 b9       	out	0x05, r24	; 5
		/************************************************************************/
		/*			   Receive 2 Bytes and Write them to rData                  */
		/*						Send 4 Bytes using tData                        */
		/************************************************************************/
				
		for (uint8_t idx = 0; idx < 6; idx++) {
 55c:	80 e0       	ldi	r24, 0x00	; 0
 55e:	86 30       	cpi	r24, 0x06	; 6
 560:	08 f0       	brcs	.+2      	; 0x564 <__LOCK_REGION_LENGTH__+0x164>
 562:	76 cf       	rjmp	.-276    	; 0x450 <__LOCK_REGION_LENGTH__+0x50>
					
			// Write 1st byte into register
			SPDR = tData[idx];
 564:	28 2f       	mov	r18, r24
 566:	30 e0       	ldi	r19, 0x00	; 0
 568:	f9 01       	movw	r30, r18
 56a:	e0 50       	subi	r30, 0x00	; 0
 56c:	fe 4f       	sbci	r31, 0xFE	; 254
 56e:	90 81       	ld	r25, Z
 570:	9e bd       	out	0x2e, r25	; 46
					
			// Wait for transmission
			while(!(SPSR & (1<<SPIF)));
 572:	0d b4       	in	r0, 0x2d	; 45
 574:	07 fe       	sbrs	r0, 7
 576:	fd cf       	rjmp	.-6      	; 0x572 <__LOCK_REGION_LENGTH__+0x172>
					
			// Because only the first 2 bytes are real data => check if its the 1st or 2nd byte
			if (idx < 2) {
 578:	82 30       	cpi	r24, 0x02	; 2
 57a:	50 f4       	brcc	.+20     	; 0x590 <__LOCK_REGION_LENGTH__+0x190>
				
				rData[idx] = SPDR;				// SPI Read register
 57c:	9e b5       	in	r25, 0x2e	; 46
 57e:	f9 01       	movw	r30, r18
 580:	e8 5f       	subi	r30, 0xF8	; 248
 582:	fd 4f       	sbci	r31, 0xFD	; 253
 584:	90 83       	st	Z, r25
				tData[idx + 4] = rData[idx];	// to send values back next time transmitting
 586:	90 81       	ld	r25, Z
 588:	f9 01       	movw	r30, r18
 58a:	ec 5f       	subi	r30, 0xFC	; 252
 58c:	fd 4f       	sbci	r31, 0xFD	; 253
 58e:	90 83       	st	Z, r25
		/************************************************************************/
		/*			   Receive 2 Bytes and Write them to rData                  */
		/*						Send 4 Bytes using tData                        */
		/************************************************************************/
				
		for (uint8_t idx = 0; idx < 6; idx++) {
 590:	8f 5f       	subi	r24, 0xFF	; 255
 592:	e5 cf       	rjmp	.-54     	; 0x55e <__LOCK_REGION_LENGTH__+0x15e>

00000594 <__subsf3>:
 594:	50 58       	subi	r21, 0x80	; 128

00000596 <__addsf3>:
 596:	bb 27       	eor	r27, r27
 598:	aa 27       	eor	r26, r26
 59a:	0e d0       	rcall	.+28     	; 0x5b8 <__addsf3x>
 59c:	48 c1       	rjmp	.+656    	; 0x82e <__fp_round>
 59e:	39 d1       	rcall	.+626    	; 0x812 <__fp_pscA>
 5a0:	30 f0       	brcs	.+12     	; 0x5ae <__addsf3+0x18>
 5a2:	3e d1       	rcall	.+636    	; 0x820 <__fp_pscB>
 5a4:	20 f0       	brcs	.+8      	; 0x5ae <__addsf3+0x18>
 5a6:	31 f4       	brne	.+12     	; 0x5b4 <__addsf3+0x1e>
 5a8:	9f 3f       	cpi	r25, 0xFF	; 255
 5aa:	11 f4       	brne	.+4      	; 0x5b0 <__addsf3+0x1a>
 5ac:	1e f4       	brtc	.+6      	; 0x5b4 <__addsf3+0x1e>
 5ae:	2e c1       	rjmp	.+604    	; 0x80c <__fp_nan>
 5b0:	0e f4       	brtc	.+2      	; 0x5b4 <__addsf3+0x1e>
 5b2:	e0 95       	com	r30
 5b4:	e7 fb       	bst	r30, 7
 5b6:	24 c1       	rjmp	.+584    	; 0x800 <__fp_inf>

000005b8 <__addsf3x>:
 5b8:	e9 2f       	mov	r30, r25
 5ba:	4a d1       	rcall	.+660    	; 0x850 <__fp_split3>
 5bc:	80 f3       	brcs	.-32     	; 0x59e <__addsf3+0x8>
 5be:	ba 17       	cp	r27, r26
 5c0:	62 07       	cpc	r22, r18
 5c2:	73 07       	cpc	r23, r19
 5c4:	84 07       	cpc	r24, r20
 5c6:	95 07       	cpc	r25, r21
 5c8:	18 f0       	brcs	.+6      	; 0x5d0 <__addsf3x+0x18>
 5ca:	71 f4       	brne	.+28     	; 0x5e8 <__addsf3x+0x30>
 5cc:	9e f5       	brtc	.+102    	; 0x634 <__addsf3x+0x7c>
 5ce:	62 c1       	rjmp	.+708    	; 0x894 <__fp_zero>
 5d0:	0e f4       	brtc	.+2      	; 0x5d4 <__addsf3x+0x1c>
 5d2:	e0 95       	com	r30
 5d4:	0b 2e       	mov	r0, r27
 5d6:	ba 2f       	mov	r27, r26
 5d8:	a0 2d       	mov	r26, r0
 5da:	0b 01       	movw	r0, r22
 5dc:	b9 01       	movw	r22, r18
 5de:	90 01       	movw	r18, r0
 5e0:	0c 01       	movw	r0, r24
 5e2:	ca 01       	movw	r24, r20
 5e4:	a0 01       	movw	r20, r0
 5e6:	11 24       	eor	r1, r1
 5e8:	ff 27       	eor	r31, r31
 5ea:	59 1b       	sub	r21, r25
 5ec:	99 f0       	breq	.+38     	; 0x614 <__addsf3x+0x5c>
 5ee:	59 3f       	cpi	r21, 0xF9	; 249
 5f0:	50 f4       	brcc	.+20     	; 0x606 <__addsf3x+0x4e>
 5f2:	50 3e       	cpi	r21, 0xE0	; 224
 5f4:	68 f1       	brcs	.+90     	; 0x650 <__addsf3x+0x98>
 5f6:	1a 16       	cp	r1, r26
 5f8:	f0 40       	sbci	r31, 0x00	; 0
 5fa:	a2 2f       	mov	r26, r18
 5fc:	23 2f       	mov	r18, r19
 5fe:	34 2f       	mov	r19, r20
 600:	44 27       	eor	r20, r20
 602:	58 5f       	subi	r21, 0xF8	; 248
 604:	f3 cf       	rjmp	.-26     	; 0x5ec <__addsf3x+0x34>
 606:	46 95       	lsr	r20
 608:	37 95       	ror	r19
 60a:	27 95       	ror	r18
 60c:	a7 95       	ror	r26
 60e:	f0 40       	sbci	r31, 0x00	; 0
 610:	53 95       	inc	r21
 612:	c9 f7       	brne	.-14     	; 0x606 <__addsf3x+0x4e>
 614:	7e f4       	brtc	.+30     	; 0x634 <__addsf3x+0x7c>
 616:	1f 16       	cp	r1, r31
 618:	ba 0b       	sbc	r27, r26
 61a:	62 0b       	sbc	r22, r18
 61c:	73 0b       	sbc	r23, r19
 61e:	84 0b       	sbc	r24, r20
 620:	ba f0       	brmi	.+46     	; 0x650 <__addsf3x+0x98>
 622:	91 50       	subi	r25, 0x01	; 1
 624:	a1 f0       	breq	.+40     	; 0x64e <__addsf3x+0x96>
 626:	ff 0f       	add	r31, r31
 628:	bb 1f       	adc	r27, r27
 62a:	66 1f       	adc	r22, r22
 62c:	77 1f       	adc	r23, r23
 62e:	88 1f       	adc	r24, r24
 630:	c2 f7       	brpl	.-16     	; 0x622 <__addsf3x+0x6a>
 632:	0e c0       	rjmp	.+28     	; 0x650 <__addsf3x+0x98>
 634:	ba 0f       	add	r27, r26
 636:	62 1f       	adc	r22, r18
 638:	73 1f       	adc	r23, r19
 63a:	84 1f       	adc	r24, r20
 63c:	48 f4       	brcc	.+18     	; 0x650 <__addsf3x+0x98>
 63e:	87 95       	ror	r24
 640:	77 95       	ror	r23
 642:	67 95       	ror	r22
 644:	b7 95       	ror	r27
 646:	f7 95       	ror	r31
 648:	9e 3f       	cpi	r25, 0xFE	; 254
 64a:	08 f0       	brcs	.+2      	; 0x64e <__addsf3x+0x96>
 64c:	b3 cf       	rjmp	.-154    	; 0x5b4 <__addsf3+0x1e>
 64e:	93 95       	inc	r25
 650:	88 0f       	add	r24, r24
 652:	08 f0       	brcs	.+2      	; 0x656 <__addsf3x+0x9e>
 654:	99 27       	eor	r25, r25
 656:	ee 0f       	add	r30, r30
 658:	97 95       	ror	r25
 65a:	87 95       	ror	r24
 65c:	08 95       	ret

0000065e <__divsf3>:
 65e:	0c d0       	rcall	.+24     	; 0x678 <__divsf3x>
 660:	e6 c0       	rjmp	.+460    	; 0x82e <__fp_round>
 662:	de d0       	rcall	.+444    	; 0x820 <__fp_pscB>
 664:	40 f0       	brcs	.+16     	; 0x676 <__divsf3+0x18>
 666:	d5 d0       	rcall	.+426    	; 0x812 <__fp_pscA>
 668:	30 f0       	brcs	.+12     	; 0x676 <__divsf3+0x18>
 66a:	21 f4       	brne	.+8      	; 0x674 <__divsf3+0x16>
 66c:	5f 3f       	cpi	r21, 0xFF	; 255
 66e:	19 f0       	breq	.+6      	; 0x676 <__divsf3+0x18>
 670:	c7 c0       	rjmp	.+398    	; 0x800 <__fp_inf>
 672:	51 11       	cpse	r21, r1
 674:	10 c1       	rjmp	.+544    	; 0x896 <__fp_szero>
 676:	ca c0       	rjmp	.+404    	; 0x80c <__fp_nan>

00000678 <__divsf3x>:
 678:	eb d0       	rcall	.+470    	; 0x850 <__fp_split3>
 67a:	98 f3       	brcs	.-26     	; 0x662 <__divsf3+0x4>

0000067c <__divsf3_pse>:
 67c:	99 23       	and	r25, r25
 67e:	c9 f3       	breq	.-14     	; 0x672 <__divsf3+0x14>
 680:	55 23       	and	r21, r21
 682:	b1 f3       	breq	.-20     	; 0x670 <__divsf3+0x12>
 684:	95 1b       	sub	r25, r21
 686:	55 0b       	sbc	r21, r21
 688:	bb 27       	eor	r27, r27
 68a:	aa 27       	eor	r26, r26
 68c:	62 17       	cp	r22, r18
 68e:	73 07       	cpc	r23, r19
 690:	84 07       	cpc	r24, r20
 692:	38 f0       	brcs	.+14     	; 0x6a2 <__divsf3_pse+0x26>
 694:	9f 5f       	subi	r25, 0xFF	; 255
 696:	5f 4f       	sbci	r21, 0xFF	; 255
 698:	22 0f       	add	r18, r18
 69a:	33 1f       	adc	r19, r19
 69c:	44 1f       	adc	r20, r20
 69e:	aa 1f       	adc	r26, r26
 6a0:	a9 f3       	breq	.-22     	; 0x68c <__divsf3_pse+0x10>
 6a2:	33 d0       	rcall	.+102    	; 0x70a <__divsf3_pse+0x8e>
 6a4:	0e 2e       	mov	r0, r30
 6a6:	3a f0       	brmi	.+14     	; 0x6b6 <__divsf3_pse+0x3a>
 6a8:	e0 e8       	ldi	r30, 0x80	; 128
 6aa:	30 d0       	rcall	.+96     	; 0x70c <__divsf3_pse+0x90>
 6ac:	91 50       	subi	r25, 0x01	; 1
 6ae:	50 40       	sbci	r21, 0x00	; 0
 6b0:	e6 95       	lsr	r30
 6b2:	00 1c       	adc	r0, r0
 6b4:	ca f7       	brpl	.-14     	; 0x6a8 <__divsf3_pse+0x2c>
 6b6:	29 d0       	rcall	.+82     	; 0x70a <__divsf3_pse+0x8e>
 6b8:	fe 2f       	mov	r31, r30
 6ba:	27 d0       	rcall	.+78     	; 0x70a <__divsf3_pse+0x8e>
 6bc:	66 0f       	add	r22, r22
 6be:	77 1f       	adc	r23, r23
 6c0:	88 1f       	adc	r24, r24
 6c2:	bb 1f       	adc	r27, r27
 6c4:	26 17       	cp	r18, r22
 6c6:	37 07       	cpc	r19, r23
 6c8:	48 07       	cpc	r20, r24
 6ca:	ab 07       	cpc	r26, r27
 6cc:	b0 e8       	ldi	r27, 0x80	; 128
 6ce:	09 f0       	breq	.+2      	; 0x6d2 <__divsf3_pse+0x56>
 6d0:	bb 0b       	sbc	r27, r27
 6d2:	80 2d       	mov	r24, r0
 6d4:	bf 01       	movw	r22, r30
 6d6:	ff 27       	eor	r31, r31
 6d8:	93 58       	subi	r25, 0x83	; 131
 6da:	5f 4f       	sbci	r21, 0xFF	; 255
 6dc:	2a f0       	brmi	.+10     	; 0x6e8 <__divsf3_pse+0x6c>
 6de:	9e 3f       	cpi	r25, 0xFE	; 254
 6e0:	51 05       	cpc	r21, r1
 6e2:	68 f0       	brcs	.+26     	; 0x6fe <__divsf3_pse+0x82>
 6e4:	8d c0       	rjmp	.+282    	; 0x800 <__fp_inf>
 6e6:	d7 c0       	rjmp	.+430    	; 0x896 <__fp_szero>
 6e8:	5f 3f       	cpi	r21, 0xFF	; 255
 6ea:	ec f3       	brlt	.-6      	; 0x6e6 <__divsf3_pse+0x6a>
 6ec:	98 3e       	cpi	r25, 0xE8	; 232
 6ee:	dc f3       	brlt	.-10     	; 0x6e6 <__divsf3_pse+0x6a>
 6f0:	86 95       	lsr	r24
 6f2:	77 95       	ror	r23
 6f4:	67 95       	ror	r22
 6f6:	b7 95       	ror	r27
 6f8:	f7 95       	ror	r31
 6fa:	9f 5f       	subi	r25, 0xFF	; 255
 6fc:	c9 f7       	brne	.-14     	; 0x6f0 <__divsf3_pse+0x74>
 6fe:	88 0f       	add	r24, r24
 700:	91 1d       	adc	r25, r1
 702:	96 95       	lsr	r25
 704:	87 95       	ror	r24
 706:	97 f9       	bld	r25, 7
 708:	08 95       	ret
 70a:	e1 e0       	ldi	r30, 0x01	; 1
 70c:	66 0f       	add	r22, r22
 70e:	77 1f       	adc	r23, r23
 710:	88 1f       	adc	r24, r24
 712:	bb 1f       	adc	r27, r27
 714:	62 17       	cp	r22, r18
 716:	73 07       	cpc	r23, r19
 718:	84 07       	cpc	r24, r20
 71a:	ba 07       	cpc	r27, r26
 71c:	20 f0       	brcs	.+8      	; 0x726 <__divsf3_pse+0xaa>
 71e:	62 1b       	sub	r22, r18
 720:	73 0b       	sbc	r23, r19
 722:	84 0b       	sbc	r24, r20
 724:	ba 0b       	sbc	r27, r26
 726:	ee 1f       	adc	r30, r30
 728:	88 f7       	brcc	.-30     	; 0x70c <__divsf3_pse+0x90>
 72a:	e0 95       	com	r30
 72c:	08 95       	ret

0000072e <__fixunssfsi>:
 72e:	98 d0       	rcall	.+304    	; 0x860 <__fp_splitA>
 730:	88 f0       	brcs	.+34     	; 0x754 <__fixunssfsi+0x26>
 732:	9f 57       	subi	r25, 0x7F	; 127
 734:	90 f0       	brcs	.+36     	; 0x75a <__fixunssfsi+0x2c>
 736:	b9 2f       	mov	r27, r25
 738:	99 27       	eor	r25, r25
 73a:	b7 51       	subi	r27, 0x17	; 23
 73c:	a0 f0       	brcs	.+40     	; 0x766 <__fixunssfsi+0x38>
 73e:	d1 f0       	breq	.+52     	; 0x774 <__fixunssfsi+0x46>
 740:	66 0f       	add	r22, r22
 742:	77 1f       	adc	r23, r23
 744:	88 1f       	adc	r24, r24
 746:	99 1f       	adc	r25, r25
 748:	1a f0       	brmi	.+6      	; 0x750 <__fixunssfsi+0x22>
 74a:	ba 95       	dec	r27
 74c:	c9 f7       	brne	.-14     	; 0x740 <__fixunssfsi+0x12>
 74e:	12 c0       	rjmp	.+36     	; 0x774 <__fixunssfsi+0x46>
 750:	b1 30       	cpi	r27, 0x01	; 1
 752:	81 f0       	breq	.+32     	; 0x774 <__fixunssfsi+0x46>
 754:	9f d0       	rcall	.+318    	; 0x894 <__fp_zero>
 756:	b1 e0       	ldi	r27, 0x01	; 1
 758:	08 95       	ret
 75a:	9c c0       	rjmp	.+312    	; 0x894 <__fp_zero>
 75c:	67 2f       	mov	r22, r23
 75e:	78 2f       	mov	r23, r24
 760:	88 27       	eor	r24, r24
 762:	b8 5f       	subi	r27, 0xF8	; 248
 764:	39 f0       	breq	.+14     	; 0x774 <__fixunssfsi+0x46>
 766:	b9 3f       	cpi	r27, 0xF9	; 249
 768:	cc f3       	brlt	.-14     	; 0x75c <__fixunssfsi+0x2e>
 76a:	86 95       	lsr	r24
 76c:	77 95       	ror	r23
 76e:	67 95       	ror	r22
 770:	b3 95       	inc	r27
 772:	d9 f7       	brne	.-10     	; 0x76a <__fixunssfsi+0x3c>
 774:	3e f4       	brtc	.+14     	; 0x784 <__fixunssfsi+0x56>
 776:	90 95       	com	r25
 778:	80 95       	com	r24
 77a:	70 95       	com	r23
 77c:	61 95       	neg	r22
 77e:	7f 4f       	sbci	r23, 0xFF	; 255
 780:	8f 4f       	sbci	r24, 0xFF	; 255
 782:	9f 4f       	sbci	r25, 0xFF	; 255
 784:	08 95       	ret

00000786 <__floatunsisf>:
 786:	e8 94       	clt
 788:	09 c0       	rjmp	.+18     	; 0x79c <__floatsisf+0x12>

0000078a <__floatsisf>:
 78a:	97 fb       	bst	r25, 7
 78c:	3e f4       	brtc	.+14     	; 0x79c <__floatsisf+0x12>
 78e:	90 95       	com	r25
 790:	80 95       	com	r24
 792:	70 95       	com	r23
 794:	61 95       	neg	r22
 796:	7f 4f       	sbci	r23, 0xFF	; 255
 798:	8f 4f       	sbci	r24, 0xFF	; 255
 79a:	9f 4f       	sbci	r25, 0xFF	; 255
 79c:	99 23       	and	r25, r25
 79e:	a9 f0       	breq	.+42     	; 0x7ca <__floatsisf+0x40>
 7a0:	f9 2f       	mov	r31, r25
 7a2:	96 e9       	ldi	r25, 0x96	; 150
 7a4:	bb 27       	eor	r27, r27
 7a6:	93 95       	inc	r25
 7a8:	f6 95       	lsr	r31
 7aa:	87 95       	ror	r24
 7ac:	77 95       	ror	r23
 7ae:	67 95       	ror	r22
 7b0:	b7 95       	ror	r27
 7b2:	f1 11       	cpse	r31, r1
 7b4:	f8 cf       	rjmp	.-16     	; 0x7a6 <__floatsisf+0x1c>
 7b6:	fa f4       	brpl	.+62     	; 0x7f6 <__floatsisf+0x6c>
 7b8:	bb 0f       	add	r27, r27
 7ba:	11 f4       	brne	.+4      	; 0x7c0 <__floatsisf+0x36>
 7bc:	60 ff       	sbrs	r22, 0
 7be:	1b c0       	rjmp	.+54     	; 0x7f6 <__floatsisf+0x6c>
 7c0:	6f 5f       	subi	r22, 0xFF	; 255
 7c2:	7f 4f       	sbci	r23, 0xFF	; 255
 7c4:	8f 4f       	sbci	r24, 0xFF	; 255
 7c6:	9f 4f       	sbci	r25, 0xFF	; 255
 7c8:	16 c0       	rjmp	.+44     	; 0x7f6 <__floatsisf+0x6c>
 7ca:	88 23       	and	r24, r24
 7cc:	11 f0       	breq	.+4      	; 0x7d2 <__floatsisf+0x48>
 7ce:	96 e9       	ldi	r25, 0x96	; 150
 7d0:	11 c0       	rjmp	.+34     	; 0x7f4 <__floatsisf+0x6a>
 7d2:	77 23       	and	r23, r23
 7d4:	21 f0       	breq	.+8      	; 0x7de <__floatsisf+0x54>
 7d6:	9e e8       	ldi	r25, 0x8E	; 142
 7d8:	87 2f       	mov	r24, r23
 7da:	76 2f       	mov	r23, r22
 7dc:	05 c0       	rjmp	.+10     	; 0x7e8 <__floatsisf+0x5e>
 7de:	66 23       	and	r22, r22
 7e0:	71 f0       	breq	.+28     	; 0x7fe <__floatsisf+0x74>
 7e2:	96 e8       	ldi	r25, 0x86	; 134
 7e4:	86 2f       	mov	r24, r22
 7e6:	70 e0       	ldi	r23, 0x00	; 0
 7e8:	60 e0       	ldi	r22, 0x00	; 0
 7ea:	2a f0       	brmi	.+10     	; 0x7f6 <__floatsisf+0x6c>
 7ec:	9a 95       	dec	r25
 7ee:	66 0f       	add	r22, r22
 7f0:	77 1f       	adc	r23, r23
 7f2:	88 1f       	adc	r24, r24
 7f4:	da f7       	brpl	.-10     	; 0x7ec <__floatsisf+0x62>
 7f6:	88 0f       	add	r24, r24
 7f8:	96 95       	lsr	r25
 7fa:	87 95       	ror	r24
 7fc:	97 f9       	bld	r25, 7
 7fe:	08 95       	ret

00000800 <__fp_inf>:
 800:	97 f9       	bld	r25, 7
 802:	9f 67       	ori	r25, 0x7F	; 127
 804:	80 e8       	ldi	r24, 0x80	; 128
 806:	70 e0       	ldi	r23, 0x00	; 0
 808:	60 e0       	ldi	r22, 0x00	; 0
 80a:	08 95       	ret

0000080c <__fp_nan>:
 80c:	9f ef       	ldi	r25, 0xFF	; 255
 80e:	80 ec       	ldi	r24, 0xC0	; 192
 810:	08 95       	ret

00000812 <__fp_pscA>:
 812:	00 24       	eor	r0, r0
 814:	0a 94       	dec	r0
 816:	16 16       	cp	r1, r22
 818:	17 06       	cpc	r1, r23
 81a:	18 06       	cpc	r1, r24
 81c:	09 06       	cpc	r0, r25
 81e:	08 95       	ret

00000820 <__fp_pscB>:
 820:	00 24       	eor	r0, r0
 822:	0a 94       	dec	r0
 824:	12 16       	cp	r1, r18
 826:	13 06       	cpc	r1, r19
 828:	14 06       	cpc	r1, r20
 82a:	05 06       	cpc	r0, r21
 82c:	08 95       	ret

0000082e <__fp_round>:
 82e:	09 2e       	mov	r0, r25
 830:	03 94       	inc	r0
 832:	00 0c       	add	r0, r0
 834:	11 f4       	brne	.+4      	; 0x83a <__fp_round+0xc>
 836:	88 23       	and	r24, r24
 838:	52 f0       	brmi	.+20     	; 0x84e <__fp_round+0x20>
 83a:	bb 0f       	add	r27, r27
 83c:	40 f4       	brcc	.+16     	; 0x84e <__fp_round+0x20>
 83e:	bf 2b       	or	r27, r31
 840:	11 f4       	brne	.+4      	; 0x846 <__fp_round+0x18>
 842:	60 ff       	sbrs	r22, 0
 844:	04 c0       	rjmp	.+8      	; 0x84e <__fp_round+0x20>
 846:	6f 5f       	subi	r22, 0xFF	; 255
 848:	7f 4f       	sbci	r23, 0xFF	; 255
 84a:	8f 4f       	sbci	r24, 0xFF	; 255
 84c:	9f 4f       	sbci	r25, 0xFF	; 255
 84e:	08 95       	ret

00000850 <__fp_split3>:
 850:	57 fd       	sbrc	r21, 7
 852:	90 58       	subi	r25, 0x80	; 128
 854:	44 0f       	add	r20, r20
 856:	55 1f       	adc	r21, r21
 858:	59 f0       	breq	.+22     	; 0x870 <__fp_splitA+0x10>
 85a:	5f 3f       	cpi	r21, 0xFF	; 255
 85c:	71 f0       	breq	.+28     	; 0x87a <__fp_splitA+0x1a>
 85e:	47 95       	ror	r20

00000860 <__fp_splitA>:
 860:	88 0f       	add	r24, r24
 862:	97 fb       	bst	r25, 7
 864:	99 1f       	adc	r25, r25
 866:	61 f0       	breq	.+24     	; 0x880 <__fp_splitA+0x20>
 868:	9f 3f       	cpi	r25, 0xFF	; 255
 86a:	79 f0       	breq	.+30     	; 0x88a <__fp_splitA+0x2a>
 86c:	87 95       	ror	r24
 86e:	08 95       	ret
 870:	12 16       	cp	r1, r18
 872:	13 06       	cpc	r1, r19
 874:	14 06       	cpc	r1, r20
 876:	55 1f       	adc	r21, r21
 878:	f2 cf       	rjmp	.-28     	; 0x85e <__fp_split3+0xe>
 87a:	46 95       	lsr	r20
 87c:	f1 df       	rcall	.-30     	; 0x860 <__fp_splitA>
 87e:	08 c0       	rjmp	.+16     	; 0x890 <__fp_splitA+0x30>
 880:	16 16       	cp	r1, r22
 882:	17 06       	cpc	r1, r23
 884:	18 06       	cpc	r1, r24
 886:	99 1f       	adc	r25, r25
 888:	f1 cf       	rjmp	.-30     	; 0x86c <__fp_splitA+0xc>
 88a:	86 95       	lsr	r24
 88c:	71 05       	cpc	r23, r1
 88e:	61 05       	cpc	r22, r1
 890:	08 94       	sec
 892:	08 95       	ret

00000894 <__fp_zero>:
 894:	e8 94       	clt

00000896 <__fp_szero>:
 896:	bb 27       	eor	r27, r27
 898:	66 27       	eor	r22, r22
 89a:	77 27       	eor	r23, r23
 89c:	cb 01       	movw	r24, r22
 89e:	97 f9       	bld	r25, 7
 8a0:	08 95       	ret

000008a2 <__mulsf3>:
 8a2:	0b d0       	rcall	.+22     	; 0x8ba <__mulsf3x>
 8a4:	c4 cf       	rjmp	.-120    	; 0x82e <__fp_round>
 8a6:	b5 df       	rcall	.-150    	; 0x812 <__fp_pscA>
 8a8:	28 f0       	brcs	.+10     	; 0x8b4 <__mulsf3+0x12>
 8aa:	ba df       	rcall	.-140    	; 0x820 <__fp_pscB>
 8ac:	18 f0       	brcs	.+6      	; 0x8b4 <__mulsf3+0x12>
 8ae:	95 23       	and	r25, r21
 8b0:	09 f0       	breq	.+2      	; 0x8b4 <__mulsf3+0x12>
 8b2:	a6 cf       	rjmp	.-180    	; 0x800 <__fp_inf>
 8b4:	ab cf       	rjmp	.-170    	; 0x80c <__fp_nan>
 8b6:	11 24       	eor	r1, r1
 8b8:	ee cf       	rjmp	.-36     	; 0x896 <__fp_szero>

000008ba <__mulsf3x>:
 8ba:	ca df       	rcall	.-108    	; 0x850 <__fp_split3>
 8bc:	a0 f3       	brcs	.-24     	; 0x8a6 <__mulsf3+0x4>

000008be <__mulsf3_pse>:
 8be:	95 9f       	mul	r25, r21
 8c0:	d1 f3       	breq	.-12     	; 0x8b6 <__mulsf3+0x14>
 8c2:	95 0f       	add	r25, r21
 8c4:	50 e0       	ldi	r21, 0x00	; 0
 8c6:	55 1f       	adc	r21, r21
 8c8:	62 9f       	mul	r22, r18
 8ca:	f0 01       	movw	r30, r0
 8cc:	72 9f       	mul	r23, r18
 8ce:	bb 27       	eor	r27, r27
 8d0:	f0 0d       	add	r31, r0
 8d2:	b1 1d       	adc	r27, r1
 8d4:	63 9f       	mul	r22, r19
 8d6:	aa 27       	eor	r26, r26
 8d8:	f0 0d       	add	r31, r0
 8da:	b1 1d       	adc	r27, r1
 8dc:	aa 1f       	adc	r26, r26
 8de:	64 9f       	mul	r22, r20
 8e0:	66 27       	eor	r22, r22
 8e2:	b0 0d       	add	r27, r0
 8e4:	a1 1d       	adc	r26, r1
 8e6:	66 1f       	adc	r22, r22
 8e8:	82 9f       	mul	r24, r18
 8ea:	22 27       	eor	r18, r18
 8ec:	b0 0d       	add	r27, r0
 8ee:	a1 1d       	adc	r26, r1
 8f0:	62 1f       	adc	r22, r18
 8f2:	73 9f       	mul	r23, r19
 8f4:	b0 0d       	add	r27, r0
 8f6:	a1 1d       	adc	r26, r1
 8f8:	62 1f       	adc	r22, r18
 8fa:	83 9f       	mul	r24, r19
 8fc:	a0 0d       	add	r26, r0
 8fe:	61 1d       	adc	r22, r1
 900:	22 1f       	adc	r18, r18
 902:	74 9f       	mul	r23, r20
 904:	33 27       	eor	r19, r19
 906:	a0 0d       	add	r26, r0
 908:	61 1d       	adc	r22, r1
 90a:	23 1f       	adc	r18, r19
 90c:	84 9f       	mul	r24, r20
 90e:	60 0d       	add	r22, r0
 910:	21 1d       	adc	r18, r1
 912:	82 2f       	mov	r24, r18
 914:	76 2f       	mov	r23, r22
 916:	6a 2f       	mov	r22, r26
 918:	11 24       	eor	r1, r1
 91a:	9f 57       	subi	r25, 0x7F	; 127
 91c:	50 40       	sbci	r21, 0x00	; 0
 91e:	8a f0       	brmi	.+34     	; 0x942 <__mulsf3_pse+0x84>
 920:	e1 f0       	breq	.+56     	; 0x95a <__mulsf3_pse+0x9c>
 922:	88 23       	and	r24, r24
 924:	4a f0       	brmi	.+18     	; 0x938 <__mulsf3_pse+0x7a>
 926:	ee 0f       	add	r30, r30
 928:	ff 1f       	adc	r31, r31
 92a:	bb 1f       	adc	r27, r27
 92c:	66 1f       	adc	r22, r22
 92e:	77 1f       	adc	r23, r23
 930:	88 1f       	adc	r24, r24
 932:	91 50       	subi	r25, 0x01	; 1
 934:	50 40       	sbci	r21, 0x00	; 0
 936:	a9 f7       	brne	.-22     	; 0x922 <__mulsf3_pse+0x64>
 938:	9e 3f       	cpi	r25, 0xFE	; 254
 93a:	51 05       	cpc	r21, r1
 93c:	70 f0       	brcs	.+28     	; 0x95a <__mulsf3_pse+0x9c>
 93e:	60 cf       	rjmp	.-320    	; 0x800 <__fp_inf>
 940:	aa cf       	rjmp	.-172    	; 0x896 <__fp_szero>
 942:	5f 3f       	cpi	r21, 0xFF	; 255
 944:	ec f3       	brlt	.-6      	; 0x940 <__mulsf3_pse+0x82>
 946:	98 3e       	cpi	r25, 0xE8	; 232
 948:	dc f3       	brlt	.-10     	; 0x940 <__mulsf3_pse+0x82>
 94a:	86 95       	lsr	r24
 94c:	77 95       	ror	r23
 94e:	67 95       	ror	r22
 950:	b7 95       	ror	r27
 952:	f7 95       	ror	r31
 954:	e7 95       	ror	r30
 956:	9f 5f       	subi	r25, 0xFF	; 255
 958:	c1 f7       	brne	.-16     	; 0x94a <__mulsf3_pse+0x8c>
 95a:	fe 2b       	or	r31, r30
 95c:	88 0f       	add	r24, r24
 95e:	91 1d       	adc	r25, r1
 960:	96 95       	lsr	r25
 962:	87 95       	ror	r24
 964:	97 f9       	bld	r25, 7
 966:	08 95       	ret

00000968 <__udivmodsi4>:
 968:	a1 e2       	ldi	r26, 0x21	; 33
 96a:	1a 2e       	mov	r1, r26
 96c:	aa 1b       	sub	r26, r26
 96e:	bb 1b       	sub	r27, r27
 970:	fd 01       	movw	r30, r26
 972:	0d c0       	rjmp	.+26     	; 0x98e <__udivmodsi4_ep>

00000974 <__udivmodsi4_loop>:
 974:	aa 1f       	adc	r26, r26
 976:	bb 1f       	adc	r27, r27
 978:	ee 1f       	adc	r30, r30
 97a:	ff 1f       	adc	r31, r31
 97c:	a2 17       	cp	r26, r18
 97e:	b3 07       	cpc	r27, r19
 980:	e4 07       	cpc	r30, r20
 982:	f5 07       	cpc	r31, r21
 984:	20 f0       	brcs	.+8      	; 0x98e <__udivmodsi4_ep>
 986:	a2 1b       	sub	r26, r18
 988:	b3 0b       	sbc	r27, r19
 98a:	e4 0b       	sbc	r30, r20
 98c:	f5 0b       	sbc	r31, r21

0000098e <__udivmodsi4_ep>:
 98e:	66 1f       	adc	r22, r22
 990:	77 1f       	adc	r23, r23
 992:	88 1f       	adc	r24, r24
 994:	99 1f       	adc	r25, r25
 996:	1a 94       	dec	r1
 998:	69 f7       	brne	.-38     	; 0x974 <__udivmodsi4_loop>
 99a:	60 95       	com	r22
 99c:	70 95       	com	r23
 99e:	80 95       	com	r24
 9a0:	90 95       	com	r25
 9a2:	9b 01       	movw	r18, r22
 9a4:	ac 01       	movw	r20, r24
 9a6:	bd 01       	movw	r22, r26
 9a8:	cf 01       	movw	r24, r30
 9aa:	08 95       	ret

000009ac <__umulhisi3>:
 9ac:	a2 9f       	mul	r26, r18
 9ae:	b0 01       	movw	r22, r0
 9b0:	b3 9f       	mul	r27, r19
 9b2:	c0 01       	movw	r24, r0
 9b4:	a3 9f       	mul	r26, r19
 9b6:	70 0d       	add	r23, r0
 9b8:	81 1d       	adc	r24, r1
 9ba:	11 24       	eor	r1, r1
 9bc:	91 1d       	adc	r25, r1
 9be:	b2 9f       	mul	r27, r18
 9c0:	70 0d       	add	r23, r0
 9c2:	81 1d       	adc	r24, r1
 9c4:	11 24       	eor	r1, r1
 9c6:	91 1d       	adc	r25, r1
 9c8:	08 95       	ret

000009ca <_exit>:
 9ca:	f8 94       	cli

000009cc <__stop_program>:
 9cc:	ff cf       	rjmp	.-2      	; 0x9cc <__stop_program>
