TimeQuest Timing Analyzer report for BoardTest
Wed Apr 18 23:37:34 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 13.22 MHz  ; 13.22 MHz       ; clk                             ;                                                       ;
; 412.03 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -74.626 ; -1201.578     ;
; clk_div:U_1HzClkDivider|clk_out ; -1.427  ; -8.496        ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -361.069      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -13.356       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                        ;
+---------+------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -74.626 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.665     ;
; -74.542 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.623     ;
; -74.540 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.579     ;
; -74.482 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.521     ;
; -74.459 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.540     ;
; -74.456 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.537     ;
; -74.399 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.438     ;
; -74.396 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.435     ;
; -74.379 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.418     ;
; -74.373 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.454     ;
; -74.350 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.389     ;
; -74.313 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.352     ;
; -74.293 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.332     ;
; -74.276 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 75.314     ;
; -74.266 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.347     ;
; -74.264 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.303     ;
; -74.240 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 75.278     ;
; -74.206 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.245     ;
; -74.200 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.281     ;
; -74.190 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 75.228     ;
; -74.183 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.264     ;
; -74.180 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.261     ;
; -74.178 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 75.217     ;
; -74.154 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 75.192     ;
; -74.154 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 75.192     ;
; -74.132 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.171     ;
; -74.123 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.162     ;
; -74.120 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.159     ;
; -74.114 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.195     ;
; -74.103 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.142     ;
; -74.100 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.139     ;
; -74.099 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.020      ; 75.159     ;
; -74.097 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.178     ;
; -74.094 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.041      ; 75.175     ;
; -74.092 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 75.131     ;
; -74.068 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 75.106     ;
; -74.046 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.085     ;
; -74.037 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.076     ;
; -74.034 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 75.073     ;
; -74.024 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 75.062     ;
; -74.017 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.056     ;
; -74.014 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 75.053     ;
; -74.013 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.020      ; 75.073     ;
; -74.011 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.041      ; 75.092     ;
; -74.009 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.020      ; 75.069     ;
; -74.008 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.041      ; 75.089     ;
; -74.006 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 75.045     ;
; -74.000 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 75.038     ;
; -73.964 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 75.002     ;
; -73.961 ; rangefinder:U_Ranger_Botom|edgeend[7]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.999     ;
; -73.951 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 74.990     ;
; -73.948 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 74.987     ;
; -73.944 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.020      ; 75.004     ;
; -73.938 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.976     ;
; -73.931 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 74.970     ;
; -73.925 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.041      ; 75.006     ;
; -73.924 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 75.005     ;
; -73.923 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.020      ; 74.983     ;
; -73.922 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.041      ; 75.003     ;
; -73.914 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.952     ;
; -73.878 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.916     ;
; -73.878 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.916     ;
; -73.877 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.915     ;
; -73.875 ; rangefinder:U_Ranger_Botom|edgeend[7]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.913     ;
; -73.865 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 74.904     ;
; -73.862 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 74.901     ;
; -73.858 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.020      ; 74.918     ;
; -73.856 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 74.895     ;
; -73.845 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 74.884     ;
; -73.839 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.041      ; 74.920     ;
; -73.838 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 74.919     ;
; -73.828 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 74.866     ;
; -73.824 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 74.863     ;
; -73.823 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.020      ; 74.883     ;
; -73.821 ; rangefinder:U_Ranger_Botom|edgeend[8]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.859     ;
; -73.799 ; rangefinder:U_Ranger_Botom|edgebegin[12] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 74.880     ;
; -73.792 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.830     ;
; -73.792 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 74.830     ;
; -73.791 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.829     ;
; -73.779 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 74.818     ;
; -73.770 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 74.809     ;
; -73.759 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 74.798     ;
; -73.752 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.041      ; 74.833     ;
; -73.748 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.786     ;
; -73.742 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 74.780     ;
; -73.738 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 74.777     ;
; -73.737 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.020      ; 74.797     ;
; -73.735 ; rangefinder:U_Ranger_Botom|edgeend[8]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.773     ;
; -73.733 ; rangefinder:U_Ranger_Botom|edgeend[5]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.771     ;
; -73.733 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.020      ; 74.793     ;
; -73.713 ; rangefinder:U_Ranger_Botom|edgebegin[12] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 74.794     ;
; -73.706 ; rangefinder:U_Ranger_Botom|edgeend[6]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.744     ;
; -73.706 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 74.744     ;
; -73.706 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.002     ; 74.744     ;
; -73.692 ; rangefinder:U_Ranger_Botom|edgebegin[13] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.041      ; 74.773     ;
; -73.685 ; rangefinder:U_Ranger_Botom|edgeend[7]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.723     ;
; -73.684 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 74.723     ;
; -73.668 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.020      ; 74.728     ;
; -73.666 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.041      ; 74.747     ;
; -73.662 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.002     ; 74.700     ;
+---------+------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.427 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.467      ;
; -1.363 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.403      ;
; -1.341 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.381      ;
; -1.283 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.323      ;
; -1.277 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.317      ;
; -1.256 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.296      ;
; -1.255 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.295      ;
; -1.197 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.237      ;
; -1.191 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.231      ;
; -1.170 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.210      ;
; -1.169 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.209      ;
; -1.111 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.151      ;
; -1.105 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.145      ;
; -1.102 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.142      ;
; -1.084 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.124      ;
; -1.084 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.124      ;
; -1.083 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.123      ;
; -1.025 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.065      ;
; -1.019 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.059      ;
; -1.016 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.056      ;
; -0.998 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.038      ;
; -0.998 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.038      ;
; -0.997 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.037      ;
; -0.940 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.980      ;
; -0.939 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.979      ;
; -0.933 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.973      ;
; -0.930 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.970      ;
; -0.704 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.744      ;
; -0.520 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.560      ;
; -0.518 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.558      ;
; -0.518 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.558      ;
; -0.461 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.501      ;
; -0.460 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.500      ;
; -0.455 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.495      ;
; -0.451 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.491      ;
; -0.037 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.077      ;
; 0.235  ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:Motor_1|pulsecount[0]                     ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|LED                        ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.746 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                   ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.748 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.753 ; motor_pwm:Motor_1|clockcount[6]                     ; motor_pwm:Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.762 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.772 ; rangefinder:U_Ranger_Botom|count[23]                ; rangefinder:U_Ranger_Botom|count[23]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.780 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.785 ; rangefinder:U_Ranger_Botom|count[11]                ; rangefinder:U_Ranger_Botom|edgebegin[11]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.785 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.790 ; rangefinder:U_Ranger_Botom|count[9]                 ; rangefinder:U_Ranger_Botom|edgebegin[9]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.790 ; rangefinder:U_Ranger_Botom|count[10]                ; rangefinder:U_Ranger_Botom|edgebegin[10]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.920 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.226      ;
; 0.920 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.226      ;
; 0.921 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.227      ;
; 0.943 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.965 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
; 0.968 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.274      ;
; 1.069 ; rangefinder:U_Ranger_Botom|count[15]                ; rangefinder:U_Ranger_Botom|edgebegin[15]            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.373      ;
; 1.070 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.376      ;
; 1.071 ; rangefinder:U_Ranger_Botom|count[13]                ; rangefinder:U_Ranger_Botom|edgebegin[13]            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.375      ;
; 1.077 ; rangefinder:U_Ranger_Botom|count[22]                ; rangefinder:U_Ranger_Botom|edgebegin[22]            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.381      ;
; 1.083 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.389      ;
; 1.084 ; rangefinder:U_Ranger_Botom|count[21]                ; rangefinder:U_Ranger_Botom|edgebegin[21]            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.388      ;
; 1.138 ; rangefinder:U_Ranger_Botom|count[19]                ; rangefinder:U_Ranger_Botom|edgebegin[19]            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.442      ;
; 1.148 ; motor_pwm:Motor_1|clockcount[6]                     ; motor_pwm:Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.167 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.171 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; rangefinder:U_Ranger_Botom|count[3]                 ; rangefinder:U_Ranger_Botom|count[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; rangefinder:U_Ranger_Botom|count[5]                 ; rangefinder:U_Ranger_Botom|count[5]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; rangefinder:U_Ranger_Botom|count[7]                 ; rangefinder:U_Ranger_Botom|count[7]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|clockcount[2]                     ; motor_pwm:Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|pulsecount[10]                    ; motor_pwm:Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; rangefinder:U_Ranger_Botom|count[0]                 ; rangefinder:U_Ranger_Botom|count[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; motor_pwm:Motor_1|clockcount[0]                     ; motor_pwm:Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.176 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; SPI_Slave:U_PICSPI_Slave|byte_received              ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; motor_pwm:Motor_1|clockcount[5]                     ; motor_pwm:Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:Motor_1|clockcount[4]                     ; motor_pwm:Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:Motor_1|pulsecount[1]                     ; motor_pwm:Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.180 ; rangefinder:U_Ranger_Botom|count[12]                ; rangefinder:U_Ranger_Botom|count[12]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.186 ; motor_pwm:Motor_1|pulsecount[6]                     ; motor_pwm:Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; motor_pwm:Motor_1|pulsecount[3]                     ; motor_pwm:Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.193 ; rangefinder:U_Ranger_Botom|count[13]                ; rangefinder:U_Ranger_Botom|count[13]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.196 ; rangefinder:U_Ranger_Botom|count[21]                ; rangefinder:U_Ranger_Botom|count[21]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.199 ; rangefinder:U_Ranger_Botom|count[16]                ; rangefinder:U_Ranger_Botom|count[16]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.199 ; rangefinder:U_Ranger_Botom|count[14]                ; rangefinder:U_Ranger_Botom|count[14]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.204 ; rangefinder:U_Ranger_Botom|count[19]                ; rangefinder:U_Ranger_Botom|count[19]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.205 ; rangefinder:U_Ranger_Botom|count[11]                ; rangefinder:U_Ranger_Botom|count[11]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.208 ; rangefinder:U_Ranger_Botom|count[10]                ; rangefinder:U_Ranger_Botom|count[10]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.209 ; rangefinder:U_Ranger_Botom|count[9]                 ; rangefinder:U_Ranger_Botom|count[9]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.216 ; rangefinder:U_Ranger_Botom|count[18]                ; rangefinder:U_Ranger_Botom|edgebegin[18]            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.520      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.221 ; rangefinder:U_Ranger_Botom|count[1]                 ; rangefinder:U_Ranger_Botom|count[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; rangefinder:U_Ranger_Botom|count[2]                 ; rangefinder:U_Ranger_Botom|count[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; motor_pwm:Motor_1|clockcount[3]                     ; motor_pwm:Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; motor_pwm:Motor_1|clockcount[1]                     ; motor_pwm:Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; rangefinder:U_Ranger_Botom|count[20]                ; rangefinder:U_Ranger_Botom|edgebegin[20]            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.526      ;
; 1.223 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.225 ; rangefinder:U_Ranger_Botom|count[4]                 ; rangefinder:U_Ranger_Botom|count[4]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; rangefinder:U_Ranger_Botom|count[6]                 ; rangefinder:U_Ranger_Botom|count[6]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; rangefinder:U_Ranger_Botom|count[16]                ; rangefinder:U_Ranger_Botom|edgebegin[16]            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.529      ;
; 1.225 ; motor_pwm:Motor_1|pulsecount[9]                     ; motor_pwm:Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:Motor_1|pulsecount[2]                     ; motor_pwm:Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[8]                 ; rangefinder:U_Ranger_Botom|count[8]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:Motor_1|pulsecount[5]                     ; motor_pwm:Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; rangefinder:U_Ranger_Botom|count[17]                ; rangefinder:U_Ranger_Botom|edgebegin[17]            ; clk          ; clk         ; 0.000        ; -0.002     ; 1.532      ;
; 1.229 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; motor_pwm:Motor_1|pulsecount[11]                    ; motor_pwm:Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.232 ; rangefinder:U_Ranger_Botom|count[20]                ; rangefinder:U_Ranger_Botom|count[20]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.538      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.771 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.077      ;
; 1.185 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.491      ;
; 1.189 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.495      ;
; 1.194 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.500      ;
; 1.195 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.501      ;
; 1.252 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.558      ;
; 1.252 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.558      ;
; 1.254 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.560      ;
; 1.438 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.744      ;
; 1.664 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.970      ;
; 1.667 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.973      ;
; 1.673 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.979      ;
; 1.674 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.980      ;
; 1.731 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.037      ;
; 1.732 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.038      ;
; 1.732 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.038      ;
; 1.750 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.056      ;
; 1.753 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.059      ;
; 1.759 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.065      ;
; 1.817 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.123      ;
; 1.818 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.124      ;
; 1.818 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.124      ;
; 1.836 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.142      ;
; 1.839 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.145      ;
; 1.845 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.151      ;
; 1.903 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.209      ;
; 1.904 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.210      ;
; 1.925 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.231      ;
; 1.931 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.237      ;
; 1.989 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.295      ;
; 1.990 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.296      ;
; 2.011 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.317      ;
; 2.017 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.323      ;
; 2.075 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.381      ;
; 2.097 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.403      ;
; 2.161 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.467      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.418 ; 5.418 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.271 ; 5.271 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 5.014 ; 5.014 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.271 ; 5.271 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 5.075 ; 5.075 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 5.056 ; 5.056 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.302 ; 4.302 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.312 ; 4.312 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.489 ; 6.489 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.206 ; 6.206 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 5.411 ; 5.411 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 5.300 ; 5.300 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 5.462 ; 5.462 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 8.840 ; 8.840 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 8.677 ; 8.677 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 8.185 ; 8.185 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 8.546 ; 8.546 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.840 ; 8.840 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 7.537 ; 7.537 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -4.391 ; -4.391 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -3.788 ; -3.788 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -4.200 ; -4.200 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -4.234 ; -4.234 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -4.231 ; -4.231 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -3.876 ; -3.876 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -4.018 ; -4.018 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -3.788 ; -3.788 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -3.940 ; -3.940 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -3.858 ; -3.858 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -5.243 ; -5.243 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -5.223 ; -5.223 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -5.145 ; -5.145 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -5.034 ; -5.034 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -5.196 ; -5.196 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -6.952 ; -6.952 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -7.532 ; -7.532 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -7.137 ; -7.137 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -6.952 ; -6.952 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -7.635 ; -7.635 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -4.863 ; -4.863 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 10.674 ; 10.674 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.238  ; 9.238  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 10.218 ; 10.218 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 10.674 ; 10.674 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 10.364 ; 10.364 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 10.724 ; 10.724 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 10.043 ; 10.043 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.992  ; 9.992  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.980  ; 8.980  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 10.724 ; 10.724 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.807  ; 8.807  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.801  ; 8.801  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.818  ; 8.818  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.826  ; 8.826  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 11.845 ; 11.845 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 11.845 ; 11.845 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 11.201 ; 11.201 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 10.995 ; 10.995 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 10.654 ; 10.654 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.959 ; 10.959 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 10.305 ; 10.305 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 10.617 ; 10.617 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 10.254 ; 10.254 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.399  ; 9.399  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 9.055  ; 9.055  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 9.022  ; 9.022  ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.730  ; 7.730  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.836  ; 8.836  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 10.101 ; 10.101 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.238  ; 9.238  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.238  ; 9.238  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 10.218 ; 10.218 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 10.674 ; 10.674 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 10.364 ; 10.364 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.980  ; 8.980  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 10.043 ; 10.043 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.992  ; 9.992  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.980  ; 8.980  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 10.724 ; 10.724 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.807  ; 8.807  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.801  ; 8.801  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.818  ; 8.818  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.826  ; 8.826  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.578  ; 7.578  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 7.930  ; 7.930  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 8.394  ; 8.394  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 8.057  ; 8.057  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 8.054  ; 8.054  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.578  ; 7.578  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 7.589  ; 7.589  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 8.436  ; 8.436  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.590  ; 7.590  ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.680  ; 8.680  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 9.055  ; 9.055  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 9.022  ; 9.022  ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.730  ; 7.730  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.836  ; 8.836  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 10.101 ; 10.101 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.212 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.531 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.541 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.212 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.212 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.636 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.646 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.651 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.651 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.975 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.294 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.304 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 7.975 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 7.975 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.399 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.409 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.414 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.414 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.212     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.531     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.541     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.212     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.212     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.636     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.646     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.651     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.651     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.975     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.294     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.304     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 7.975     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 7.975     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.399     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.409     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.414     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.414     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -24.113 ; -262.174      ;
; clk_div:U_1HzClkDivider|clk_out ; 0.183   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -243.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -9.000        ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                        ;
+---------+------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -24.113 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.144     ;
; -24.078 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.109     ;
; -24.061 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.092     ;
; -24.052 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 25.123     ;
; -24.028 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.059     ;
; -24.026 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.057     ;
; -24.018 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 25.089     ;
; -24.017 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.048     ;
; -24.017 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 25.088     ;
; -24.003 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.034     ;
; -23.995 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.026     ;
; -23.993 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.024     ;
; -23.984 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.015     ;
; -23.983 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 25.054     ;
; -23.982 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 25.013     ;
; -23.968 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.999     ;
; -23.960 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.991     ;
; -23.960 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.991     ;
; -23.949 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.980     ;
; -23.932 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.963     ;
; -23.925 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.956     ;
; -23.923 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 24.994     ;
; -23.914 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.945     ;
; -23.908 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.939     ;
; -23.901 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.932     ;
; -23.899 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.930     ;
; -23.897 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.928     ;
; -23.889 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 24.960     ;
; -23.888 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.919     ;
; -23.888 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 24.959     ;
; -23.884 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.915     ;
; -23.879 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.910     ;
; -23.874 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.905     ;
; -23.873 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.904     ;
; -23.867 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 24.938     ;
; -23.866 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.897     ;
; -23.866 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.897     ;
; -23.864 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.895     ;
; -23.862 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.893     ;
; -23.854 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 24.925     ;
; -23.853 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.884     ;
; -23.853 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.039      ; 24.924     ;
; -23.849 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.880     ;
; -23.844 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.875     ;
; -23.839 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.015      ; 24.886     ;
; -23.839 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.870     ;
; -23.832 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 24.903     ;
; -23.831 ; rangefinder:U_Ranger_Botom|edgeend[7]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.862     ;
; -23.831 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.862     ;
; -23.831 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.862     ;
; -23.831 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.862     ;
; -23.829 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.860     ;
; -23.827 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.858     ;
; -23.819 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.039      ; 24.890     ;
; -23.818 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.849     ;
; -23.818 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.039      ; 24.889     ;
; -23.804 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.015      ; 24.851     ;
; -23.804 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.835     ;
; -23.802 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.015      ; 24.849     ;
; -23.796 ; rangefinder:U_Ranger_Botom|edgeend[7]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.827     ;
; -23.796 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.827     ;
; -23.796 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.827     ;
; -23.796 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.827     ;
; -23.794 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.825     ;
; -23.792 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.823     ;
; -23.784 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.039      ; 24.855     ;
; -23.783 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.814     ;
; -23.783 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.039      ; 24.854     ;
; -23.781 ; rangefinder:U_Ranger_Botom|edgeend[8]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.812     ;
; -23.781 ; rangefinder:U_Ranger_Botom|edgeend[5]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.812     ;
; -23.779 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.810     ;
; -23.772 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.803     ;
; -23.769 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.800     ;
; -23.767 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.015      ; 24.814     ;
; -23.763 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.015      ; 24.810     ;
; -23.761 ; rangefinder:U_Ranger_Botom|edgeend[6]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.792     ;
; -23.761 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.792     ;
; -23.761 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.792     ;
; -23.759 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.790     ;
; -23.755 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.786     ;
; -23.749 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.039      ; 24.820     ;
; -23.748 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.779     ;
; -23.746 ; rangefinder:U_Ranger_Botom|edgeend[8]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.777     ;
; -23.746 ; rangefinder:U_Ranger_Botom|edgeend[5]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.777     ;
; -23.744 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.775     ;
; -23.738 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 24.809     ;
; -23.737 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.768     ;
; -23.734 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.765     ;
; -23.728 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.015      ; 24.775     ;
; -23.726 ; rangefinder:U_Ranger_Botom|edgeend[6]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.757     ;
; -23.726 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.757     ;
; -23.726 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.757     ;
; -23.720 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.751     ;
; -23.710 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.015      ; 24.757     ;
; -23.709 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.740     ;
; -23.706 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.737     ;
; -23.703 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.039      ; 24.774     ;
; -23.702 ; rangefinder:U_Ranger_Botom|edgeend[7]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.733     ;
; -23.702 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.001     ; 24.733     ;
; -23.702 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 24.733     ;
+---------+------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.183 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.849      ;
; 0.200 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.832      ;
; 0.218 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.814      ;
; 0.235 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.797      ;
; 0.235 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.797      ;
; 0.252 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.780      ;
; 0.253 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.779      ;
; 0.270 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.762      ;
; 0.270 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.762      ;
; 0.287 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.745      ;
; 0.288 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.744      ;
; 0.305 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.727      ;
; 0.305 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.727      ;
; 0.308 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.724      ;
; 0.321 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.711      ;
; 0.322 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.710      ;
; 0.323 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.709      ;
; 0.340 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.692      ;
; 0.340 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.692      ;
; 0.343 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.689      ;
; 0.356 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.676      ;
; 0.357 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.675      ;
; 0.358 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.674      ;
; 0.374 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.658      ;
; 0.375 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.657      ;
; 0.375 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.657      ;
; 0.378 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.654      ;
; 0.411 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; -0.001     ; 0.620      ;
; 0.496 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.536      ;
; 0.497 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.535      ;
; 0.498 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.534      ;
; 0.510 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.522      ;
; 0.512 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.519      ;
; 0.516 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.516      ;
; 0.630 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:Motor_1|pulsecount[0]                     ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|LED                        ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                   ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; motor_pwm:Motor_1|clockcount[6]                     ; motor_pwm:Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.250 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; rangefinder:U_Ranger_Botom|count[23]                ; rangefinder:U_Ranger_Botom|count[23]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.257 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.260 ; rangefinder:U_Ranger_Botom|count[11]                ; rangefinder:U_Ranger_Botom|edgebegin[11]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.263 ; rangefinder:U_Ranger_Botom|count[9]                 ; rangefinder:U_Ranger_Botom|edgebegin[9]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.263 ; rangefinder:U_Ranger_Botom|count[10]                ; rangefinder:U_Ranger_Botom|edgebegin[10]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.291 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.444      ;
; 0.312 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.464      ;
; 0.319 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.332 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; rangefinder:U_Ranger_Botom|count[15]                ; rangefinder:U_Ranger_Botom|edgebegin[15]            ; clk          ; clk         ; 0.000        ; -0.003     ; 0.482      ;
; 0.335 ; rangefinder:U_Ranger_Botom|count[13]                ; rangefinder:U_Ranger_Botom|edgebegin[13]            ; clk          ; clk         ; 0.000        ; -0.003     ; 0.484      ;
; 0.338 ; rangefinder:U_Ranger_Botom|count[22]                ; rangefinder:U_Ranger_Botom|edgebegin[22]            ; clk          ; clk         ; 0.000        ; -0.003     ; 0.487      ;
; 0.343 ; rangefinder:U_Ranger_Botom|count[21]                ; rangefinder:U_Ranger_Botom|edgebegin[21]            ; clk          ; clk         ; 0.000        ; -0.003     ; 0.492      ;
; 0.347 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.358 ; rangefinder:U_Ranger_Botom|count[0]                 ; rangefinder:U_Ranger_Botom|count[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rangefinder:U_Ranger_Botom|count[3]                 ; rangefinder:U_Ranger_Botom|count[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rangefinder:U_Ranger_Botom|count[5]                 ; rangefinder:U_Ranger_Botom|count[5]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rangefinder:U_Ranger_Botom|count[7]                 ; rangefinder:U_Ranger_Botom|count[7]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|clockcount[2]                     ; motor_pwm:Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|clockcount[0]                     ; motor_pwm:Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|pulsecount[10]                    ; motor_pwm:Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[12]                ; rangefinder:U_Ranger_Botom|count[12]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; motor_pwm:Motor_1|clockcount[5]                     ; motor_pwm:Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:Motor_1|clockcount[4]                     ; motor_pwm:Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; motor_pwm:Motor_1|pulsecount[1]                     ; motor_pwm:Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; motor_pwm:Motor_1|pulsecount[6]                     ; motor_pwm:Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; motor_pwm:Motor_1|pulsecount[3]                     ; motor_pwm:Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; SPI_Slave:U_PICSPI_Slave|byte_received              ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[13]                ; rangefinder:U_Ranger_Botom|count[13]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; rangefinder:U_Ranger_Botom|count[1]                 ; rangefinder:U_Ranger_Botom|count[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; rangefinder:U_Ranger_Botom|count[21]                ; rangefinder:U_Ranger_Botom|count[21]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; rangefinder:U_Ranger_Botom|count[2]                 ; rangefinder:U_Ranger_Botom|count[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:Motor_1|clockcount[3]                     ; motor_pwm:Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:Motor_1|clockcount[1]                     ; motor_pwm:Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[4]                 ; rangefinder:U_Ranger_Botom|count[4]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[6]                 ; rangefinder:U_Ranger_Botom|count[6]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[14]                ; rangefinder:U_Ranger_Botom|count[14]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:Motor_1|pulsecount[9]                     ; motor_pwm:Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:Motor_1|pulsecount[2]                     ; motor_pwm:Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[8]                 ; rangefinder:U_Ranger_Botom|count[8]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[16]                ; rangefinder:U_Ranger_Botom|count[16]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:Motor_1|pulsecount[5]                     ; motor_pwm:Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:Motor_1|pulsecount[11]                    ; motor_pwm:Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[11]                ; rangefinder:U_Ranger_Botom|count[11]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; motor_pwm:Motor_1|pulsecount[7]                     ; motor_pwm:Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[20]                ; rangefinder:U_Ranger_Botom|count[20]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[19]                ; rangefinder:U_Ranger_Botom|count[19]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[9]                 ; rangefinder:U_Ranger_Botom|count[9]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[10]                ; rangefinder:U_Ranger_Botom|count[10]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; motor_pwm:Motor_1|pulsecount[4]                     ; motor_pwm:Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; rangefinder:U_Ranger_Botom|count[22]                ; rangefinder:U_Ranger_Botom|count[22]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; rangefinder:U_Ranger_Botom|count[15]                ; rangefinder:U_Ranger_Botom|count[15]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; rangefinder:U_Ranger_Botom|count[17]                ; rangefinder:U_Ranger_Botom|count[17]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; rangefinder:U_Ranger_Botom|count[18]                ; rangefinder:U_Ranger_Botom|count[18]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.402      ;
; 0.364 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.522      ;
; 0.382 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.536      ;
; 0.469 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; -0.001     ; 0.620      ;
; 0.502 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.658      ;
; 0.522 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.676      ;
; 0.537 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.692      ;
; 0.557 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.711      ;
; 0.572 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.724      ;
; 0.575 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.727      ;
; 0.592 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.745      ;
; 0.610 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.762      ;
; 0.627 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.779      ;
; 0.628 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.780      ;
; 0.645 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.797      ;
; 0.662 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.814      ;
; 0.680 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.832      ;
; 0.697 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.849      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.278 ; 2.278 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 2.246 ; 2.246 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.206 ; 2.206 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.246 ; 2.246 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.232 ; 2.232 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.081 ; 2.081 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.015 ; 2.015 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.241 ; 2.241 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 1.998 ; 1.998 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.006 ; 2.006 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.662 ; 2.662 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.523 ; 2.523 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 2.442 ; 2.442 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 2.368 ; 2.368 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 2.501 ; 2.501 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 3.412 ; 3.412 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 3.211 ; 3.211 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 3.258 ; 3.258 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -1.934 ; -1.934 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -1.874 ; -1.874 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -1.892 ; -1.892 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.889 ; -1.889 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.853 ; -1.853 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.774 ; -1.774 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.240 ; -2.240 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.217 ; -2.217 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -2.322 ; -2.322 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -2.248 ; -2.248 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -2.381 ; -2.381 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.837 ; -2.837 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.984 ; -2.984 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.837 ; -2.837 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.904 ; -2.904 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -3.084 ; -3.084 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.291 ; -2.291 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.534 ; 4.534 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.136 ; 4.136 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.436 ; 4.436 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.534 ; 4.534 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.445 ; 4.445 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.703 ; 4.703 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.358 ; 4.358 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.474 ; 4.474 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.092 ; 4.092 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.703 ; 4.703 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.954 ; 3.954 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.945 ; 3.945 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.964 ; 3.964 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.964 ; 3.964 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.798 ; 4.798 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.798 ; 4.798 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.570 ; 4.570 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.534 ; 4.534 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.408 ; 4.408 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.507 ; 4.507 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.329 ; 4.329 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.405 ; 4.405 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.299 ; 4.299 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 4.075 ; 4.075 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 4.052 ; 4.052 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.992 ; 3.992 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.612 ; 3.612 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.000 ; 4.000 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 4.219 ; 4.219 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.136 ; 4.136 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.136 ; 4.136 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.436 ; 4.436 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.534 ; 4.534 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.445 ; 4.445 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.092 ; 4.092 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.358 ; 4.358 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.474 ; 4.474 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.092 ; 4.092 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.703 ; 4.703 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.954 ; 3.954 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.945 ; 3.945 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.964 ; 3.964 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.964 ; 3.964 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.585 ; 3.585 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.691 ; 3.691 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 3.798 ; 3.798 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.695 ; 3.695 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.695 ; 3.695 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.585 ; 3.585 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.596 ; 3.596 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.814 ; 3.814 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.597 ; 3.597 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.922 ; 3.922 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 4.052 ; 4.052 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.992 ; 3.992 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.612 ; 3.612 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.000 ; 4.000 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 4.219 ; 4.219 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.718 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.804 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.814 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.718 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.718 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.851 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.861 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.866 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.866 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.684 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.770 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.780 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.684 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.684 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.817 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.827 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.832 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.832 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.718     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.804     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.814     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.718     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.718     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.851     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.861     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.866     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.866     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.684     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.770     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.780     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.684     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.684     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.817     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.827     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.832     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.832     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -74.626   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -74.626   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; -1.427    ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -1210.074 ; 0.0   ; 0.0      ; 0.0     ; -374.425            ;
;  clk                             ; -1201.578 ; 0.000 ; N/A      ; N/A     ; -361.069            ;
;  clk_div:U_1HzClkDivider|clk_out ; -8.496    ; 0.000 ; N/A      ; N/A     ; -13.356             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.418 ; 5.418 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.271 ; 5.271 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 5.014 ; 5.014 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.271 ; 5.271 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 5.075 ; 5.075 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 5.056 ; 5.056 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.302 ; 4.302 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.312 ; 4.312 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.489 ; 6.489 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.206 ; 6.206 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 5.411 ; 5.411 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 5.300 ; 5.300 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 5.462 ; 5.462 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 8.840 ; 8.840 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 8.677 ; 8.677 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 8.185 ; 8.185 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 8.546 ; 8.546 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.840 ; 8.840 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 7.537 ; 7.537 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -1.934 ; -1.934 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -1.874 ; -1.874 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -1.892 ; -1.892 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.889 ; -1.889 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.853 ; -1.853 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.774 ; -1.774 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.240 ; -2.240 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.217 ; -2.217 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -2.322 ; -2.322 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -2.248 ; -2.248 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -2.381 ; -2.381 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.837 ; -2.837 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.984 ; -2.984 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.837 ; -2.837 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.904 ; -2.904 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -3.084 ; -3.084 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.291 ; -2.291 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 10.674 ; 10.674 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.238  ; 9.238  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 10.218 ; 10.218 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 10.674 ; 10.674 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 10.364 ; 10.364 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 10.724 ; 10.724 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 10.043 ; 10.043 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.992  ; 9.992  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.980  ; 8.980  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 10.724 ; 10.724 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.807  ; 8.807  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.801  ; 8.801  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.818  ; 8.818  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.826  ; 8.826  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 11.845 ; 11.845 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 11.845 ; 11.845 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 11.201 ; 11.201 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 10.995 ; 10.995 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 10.654 ; 10.654 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.959 ; 10.959 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 10.305 ; 10.305 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 10.617 ; 10.617 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 10.254 ; 10.254 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.399  ; 9.399  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 9.055  ; 9.055  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 9.022  ; 9.022  ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.730  ; 7.730  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.836  ; 8.836  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 10.101 ; 10.101 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.136 ; 4.136 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.136 ; 4.136 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.436 ; 4.436 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.534 ; 4.534 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.445 ; 4.445 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.092 ; 4.092 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.358 ; 4.358 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.474 ; 4.474 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.092 ; 4.092 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.703 ; 4.703 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.954 ; 3.954 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.945 ; 3.945 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.964 ; 3.964 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.964 ; 3.964 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.585 ; 3.585 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.691 ; 3.691 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 3.798 ; 3.798 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.695 ; 3.695 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.695 ; 3.695 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.585 ; 3.585 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.596 ; 3.596 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.814 ; 3.814 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.597 ; 3.597 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.922 ; 3.922 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 4.052 ; 4.052 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.992 ; 3.992 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.612 ; 3.612 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.000 ; 4.000 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 4.219 ; 4.219 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk                             ; 32           ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 37           ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk                             ; 32           ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 37           ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 222   ; 222  ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 107   ; 107  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Wed Apr 18 23:37:31 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -74.626
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -74.626     -1201.578 clk 
    Info:    -1.427        -8.496 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -361.069 clk 
    Info:    -0.742       -13.356 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -24.113
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -24.113      -262.174 clk 
    Info:     0.183         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380      -243.380 clk 
    Info:    -0.500        -9.000 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 258 megabytes
    Info: Processing ended: Wed Apr 18 23:37:34 2012
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


