TimeQuest Timing Analyzer report for mp0
Tue Jan 27 20:32:54 2015
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp0.out.sdc   ; OK     ; Tue Jan 27 20:32:51 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 125.63 MHz ; 125.63 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 2.040 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.302 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.817 ; 3.558 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.355 ; 3.161 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.556 ; 3.304 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.241 ; 3.072 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.704 ; 3.518 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.372 ; 3.198 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.468 ; 3.230 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.469 ; 3.270 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.097 ; 2.990 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.331 ; 3.157 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.170 ; 2.990 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.198 ; 3.028 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.321 ; 3.117 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.735 ; 3.552 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.506 ; 3.292 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.817 ; 3.558 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.292 ; 3.109 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.797 ; 3.567 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.544 ; -2.410 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.805 ; -2.605 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.997 ; -2.742 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.681 ; -2.489 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -3.141 ; -2.948 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.825 ; -2.644 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.895 ; -2.637 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.913 ; -2.709 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.544 ; -2.410 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.767 ; -2.570 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.633 ; -2.446 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.640 ; -2.447 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.777 ; -2.567 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -3.152 ; -2.946 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.949 ; -2.730 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -3.246 ; -2.984 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.728 ; -2.522 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.718 ; -2.514 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.610 ; 7.480 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 7.599 ; 7.468 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.879 ; 6.820 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.507 ; 6.493 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 7.505 ; 7.349 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.252 ; 6.176 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 7.179 ; 7.049 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.335 ; 6.232 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.196 ; 6.158 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.499 ; 6.445 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.670 ; 6.619 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.068 ; 5.962 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.330 ; 6.306 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.608 ; 6.545 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 7.610 ; 7.480 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 7.570 ; 7.459 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 7.485 ; 7.318 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.822 ; 6.871 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.960 ; 7.767 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.439 ; 6.349 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.960 ; 7.767 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.401 ; 6.378 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.387 ; 6.363 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.337 ; 6.313 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.358 ; 6.322 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.183 ; 6.154 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.034 ; 5.992 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.474 ; 6.410 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.059 ; 6.013 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.775 ; 6.694 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.080 ; 6.000 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.154 ; 6.030 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.519 ; 6.432 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 7.436 ; 7.336 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.523 ; 6.449 ; Rise       ; clk             ;
; mem_write        ; clk        ; 7.036 ; 6.951 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.766 ; 5.665 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 7.240 ; 7.112 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.556 ; 6.498 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.184 ; 6.168 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 7.150 ; 6.999 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.941 ; 5.866 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.841 ; 6.715 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.020 ; 5.919 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.888 ; 5.849 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.192 ; 6.138 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.357 ; 6.306 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.766 ; 5.665 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.013 ; 5.988 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.281 ; 6.218 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 7.250 ; 7.124 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 7.212 ; 7.104 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 7.131 ; 6.969 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.278 ; 6.347 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.732 ; 5.690 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.138 ; 6.050 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.581 ; 7.395 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.100 ; 6.075 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.087 ; 6.061 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.040 ; 6.014 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.059 ; 6.022 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.874 ; 5.843 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.732 ; 5.690 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.150 ; 6.086 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.758 ; 5.711 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.439 ; 6.359 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.776 ; 5.697 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.847 ; 5.725 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.213 ; 6.127 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 7.083 ; 6.986 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.198 ; 6.124 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.685 ; 6.601 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 132.31 MHz ; 132.31 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.442 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.277 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.375 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.565 ; 3.334 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.130 ; 2.960 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.311 ; 3.088 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.004 ; 2.855 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.477 ; 3.319 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.147 ; 2.978 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.214 ; 3.005 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.230 ; 3.039 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.864 ; 2.761 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.090 ; 2.932 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.961 ; 2.802 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.963 ; 2.822 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.108 ; 2.927 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.472 ; 3.313 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.261 ; 3.067 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.565 ; 3.334 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.053 ; 2.888 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.522 ; 3.287 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.392 ; -2.260 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.659 ; -2.482 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.832 ; -2.603 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.525 ; -2.350 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.993 ; -2.826 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.679 ; -2.502 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.722 ; -2.491 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.753 ; -2.555 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.392 ; -2.260 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.607 ; -2.424 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.501 ; -2.333 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.485 ; -2.319 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.642 ; -2.453 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.971 ; -2.787 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.783 ; -2.582 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -3.074 ; -2.838 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.570 ; -2.381 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.564 ; -2.360 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.224 ; 7.120 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 7.224 ; 7.105 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.526 ; 6.468 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.135 ; 6.092 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 7.115 ; 6.996 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.894 ; 5.812 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.786 ; 6.680 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.983 ; 5.893 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.863 ; 5.799 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.172 ; 6.122 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.333 ; 6.281 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.736 ; 5.642 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.964 ; 5.919 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.223 ; 6.177 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 7.220 ; 7.120 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 7.195 ; 7.088 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 7.114 ; 6.963 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.406 ; 6.471 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.558 ; 7.381 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.076 ; 5.996 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.558 ; 7.381 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.061 ; 6.049 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.047 ; 6.036 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.996 ; 5.997 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.030 ; 5.998 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.834 ; 5.788 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.694 ; 5.668 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.112 ; 6.041 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.714 ; 5.686 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.397 ; 6.305 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.742 ; 5.644 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.814 ; 5.711 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.171 ; 6.104 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 7.030 ; 6.950 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.153 ; 6.070 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.622 ; 6.511 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.463 ; 5.374 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.892 ; 6.779 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.229 ; 6.174 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.840 ; 5.798 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.788 ; 6.676 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.609 ; 5.531 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.476 ; 6.376 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.694 ; 5.608 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.580 ; 5.519 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.891 ; 5.843 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.046 ; 5.997 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.463 ; 5.374 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.675 ; 5.631 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.924 ; 5.880 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.889 ; 6.794 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.864 ; 6.763 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.787 ; 6.644 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.918 ; 5.992 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.418 ; 5.371 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.803 ; 5.727 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.209 ; 7.041 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.786 ; 5.776 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.773 ; 5.763 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.725 ; 5.727 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.757 ; 5.727 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.552 ; 5.508 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.418 ; 5.393 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.814 ; 5.747 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.439 ; 5.412 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.089 ; 6.001 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.464 ; 5.371 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.532 ; 5.434 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.891 ; 5.828 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.707 ; 6.632 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.855 ; 5.777 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.301 ; 6.196 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.316 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.521 ; 2.551 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.193 ; 2.182 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.331 ; 2.299 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.075 ; 2.056 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.506 ; 2.551 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.232 ; 2.227 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.211 ; 2.186 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.262 ; 2.248 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 1.966 ; 1.988 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.147 ; 2.140 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.080 ; 2.082 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.020 ; 2.021 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.204 ; 2.170 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.439 ; 2.461 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.286 ; 2.261 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.521 ; 2.500 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.102 ; 2.089 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.420 ; 2.384 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.646 ; -1.653 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.873 ; -1.861 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.006 ; -1.973 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.750 ; -1.719 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.174 ; -2.216 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.914 ; -1.907 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.878 ; -1.841 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.938 ; -1.924 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.646 ; -1.653 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.818 ; -1.798 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.767 ; -1.768 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.697 ; -1.684 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.886 ; -1.853 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.097 ; -2.105 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.961 ; -1.936 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.187 ; -2.165 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.774 ; -1.748 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.776 ; -1.761 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.398 ; 5.463 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.379 ; 5.446 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.845 ; 4.906 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.469 ; 4.515 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.314 ; 5.380 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.294 ; 4.300 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.055 ; 5.079 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.379 ; 4.359 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.276 ; 4.292 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.566 ; 4.616 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.697 ; 4.753 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.194 ; 4.153 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.406 ; 4.427 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.535 ; 4.568 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.398 ; 5.463 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.367 ; 5.441 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.286 ; 5.346 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.704 ; 4.683 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.619 ; 5.684 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.427 ; 4.444 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.619 ; 5.684 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.497 ; 4.547 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.486 ; 4.534 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.452 ; 4.501 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.440 ; 4.489 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.310 ; 4.315 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.225 ; 4.211 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.488 ; 4.507 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.210 ; 4.208 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.671 ; 4.690 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.236 ; 4.200 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.283 ; 4.227 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.581 ; 4.607 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.231 ; 5.293 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.536 ; 4.549 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.890 ; 4.912 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.987 ; 3.949 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.130 ; 5.193 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.622 ; 4.679 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.248 ; 4.291 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.068 ; 5.129 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.080 ; 4.085 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.822 ; 4.844 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.161 ; 4.142 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.064 ; 4.078 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.354 ; 4.401 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.481 ; 4.534 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 3.987 ; 3.949 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.187 ; 4.206 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.311 ; 4.342 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.149 ; 5.209 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.119 ; 5.188 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.041 ; 5.097 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.360 ; 4.358 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.001 ; 3.990 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.224 ; 4.239 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.358 ; 5.419 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.290 ; 4.336 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.279 ; 4.324 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.248 ; 4.294 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.235 ; 4.282 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.097 ; 4.100 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.015 ; 4.001 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.265 ; 4.281 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.001 ; 3.998 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.441 ; 4.458 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.026 ; 3.990 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.070 ; 4.015 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.370 ; 4.394 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.989 ; 5.047 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.313 ; 4.324 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.649 ; 4.669 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.040 ; 0.180 ; N/A      ; N/A     ; 4.375               ;
;  clk             ; 2.040 ; 0.180 ; N/A      ; N/A     ; 4.375               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.817 ; 3.558 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.355 ; 3.161 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.556 ; 3.304 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.241 ; 3.072 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.704 ; 3.518 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.372 ; 3.198 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.468 ; 3.230 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.469 ; 3.270 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.097 ; 2.990 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.331 ; 3.157 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.170 ; 2.990 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.198 ; 3.028 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.321 ; 3.117 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.735 ; 3.552 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.506 ; 3.292 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.817 ; 3.558 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.292 ; 3.109 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.797 ; 3.567 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.646 ; -1.653 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.873 ; -1.861 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.006 ; -1.973 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.750 ; -1.719 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.174 ; -2.216 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.914 ; -1.907 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.878 ; -1.841 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.938 ; -1.924 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.646 ; -1.653 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.818 ; -1.798 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.767 ; -1.768 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.697 ; -1.684 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.886 ; -1.853 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.097 ; -2.105 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.961 ; -1.936 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.187 ; -2.165 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.774 ; -1.748 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.776 ; -1.761 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.610 ; 7.480 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 7.599 ; 7.468 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.879 ; 6.820 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.507 ; 6.493 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 7.505 ; 7.349 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.252 ; 6.176 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 7.179 ; 7.049 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.335 ; 6.232 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.196 ; 6.158 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.499 ; 6.445 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.670 ; 6.619 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.068 ; 5.962 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.330 ; 6.306 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.608 ; 6.545 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 7.610 ; 7.480 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 7.570 ; 7.459 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 7.485 ; 7.318 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.822 ; 6.871 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.960 ; 7.767 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.439 ; 6.349 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.960 ; 7.767 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.401 ; 6.378 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.387 ; 6.363 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.337 ; 6.313 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.358 ; 6.322 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.183 ; 6.154 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.034 ; 5.992 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.474 ; 6.410 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.059 ; 6.013 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.775 ; 6.694 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.080 ; 6.000 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.154 ; 6.030 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.519 ; 6.432 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 7.436 ; 7.336 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.523 ; 6.449 ; Rise       ; clk             ;
; mem_write        ; clk        ; 7.036 ; 6.951 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.987 ; 3.949 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.130 ; 5.193 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.622 ; 4.679 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.248 ; 4.291 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.068 ; 5.129 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.080 ; 4.085 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.822 ; 4.844 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.161 ; 4.142 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.064 ; 4.078 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.354 ; 4.401 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.481 ; 4.534 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 3.987 ; 3.949 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.187 ; 4.206 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.311 ; 4.342 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.149 ; 5.209 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.119 ; 5.188 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.041 ; 5.097 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.360 ; 4.358 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.001 ; 3.990 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.224 ; 4.239 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.358 ; 5.419 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.290 ; 4.336 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.279 ; 4.324 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.248 ; 4.294 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.235 ; 4.282 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.097 ; 4.100 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.015 ; 4.001 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.265 ; 4.281 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.001 ; 3.998 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.441 ; 4.458 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.026 ; 3.990 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.070 ; 4.015 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.370 ; 4.394 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.989 ; 5.047 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.313 ; 4.324 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.649 ; 4.669 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73281    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73281    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Tue Jan 27 20:32:48 2015
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.040
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.040               0.000 clk 
Info (332146): Worst-case hold slack is 0.302
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.302               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 2.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.442               0.000 clk 
Info (332146): Worst-case hold slack is 0.277
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.277               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 4.316
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.316               0.000 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 512 megabytes
    Info: Processing ended: Tue Jan 27 20:32:54 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:02


