# Лекция 2

## Дезинтеграция полупроводниковой индустрии

После того, как создан проект СнК:

1. он может быть выполнен в виде специализированной микросхемы, которая заточена под определенную функцию (кодеки для аудио/видео), 
под какую-то определенную задачу _ASIC_ - application sprcific integrated circuit 

_плюсы_: тут тактовые частоты могут быть порядка ГГц, компактное решение, 

_минусы_: дорогостоящий вариант

2. FPGA 

_плюсы:_ гибко, недорого и можно перепрограммировать, 

_минусы:_ но низкие частоты (МГц), при конфигурировании занимается много места - не компактн


3. структурированный ASIC - проект на ПЛИС, который потом представляется в виде чипа, 
(чип от ПЛИС, где убрали конфигурационную логику, при этом запрограммировав "намертво" конфигурационные ячейки)

_плюсы_: частота больше, чем на ПЛИС

## Расходы на производство микросхем

Дорого)

1-aя лекция, слайды в конце

## Основные понятия

__HLS__ (High Level Synthesis) -- технология высокоуровневого синтеза

__Синтез__ (трансляция) -- сборка целого из составных частей. Может быть на разных уровнях абстракции. Сборка из менее низкоуровневых частей более детализированное 

__Уровень__ (уровень абстракции) -- уровень представления системы с опусканием неважных с точки зрения контекста рассмотрения деталей

## Что HLS автоматизирует?

1. Проведения анализа проекта и извлечение операций, которые могут выполняться параллельно, и выполнение планирование процесса

2. Генерация интерфейсов и контроллеров ввода-вывода

3. Создание устройств управления вычислительным процессом

4. Оптимизация проекта по времени, площади и энергопотреблению в зависимости от того, что важнее пользователю

## Формализация процесса проектирования

__Формализация__ - это процесс, результатом которого является представление информации об объекте в форме, доступной для хранения, передачи и обработки другими объектами ( человеком, техническими средствами). Другми словами, формализация -- это придание формы некому результату, будь то схема или какое-то описание.

В основе формализации лежит _язык_. Например, язык программирования, который транслирует написанное в ассембер

Для того, чтобы возможно было формализовать что-либо необходим язык -- однозначные правила для транчтирования на более высоком уровне абстракции

_Цели формализации_ -- автоматизация процесса проектирования и увеличение доли компонентов повторного использования

__Примеры:__

<img src="https://sun9-36.userapi.com/impf/RiBy-k4AtWLG5_T3kf5GEkhls4maRUui2ew7_w/4bSbIcXrWkA.jpg?size=1136x749&quality=96&proxy=1&sign=7a41425e611f4660085227c3b72e0b2a&type=album">

## Преимущества синтазе из С/С++

1. Может быть использован как для ПО, тиак и для аппаратного обеспечения. Т.е. на первых этапах нет разграничения между ПО и апаратным обеспечением, оно происходит на последуующих этапах, не фиксируя на начальных этапах как именно будет использоваться код в дальнейшем

2. Связь с аппаратурой за счет указателей, типам данных. Можно проводить напрямую манипуляции с памятью, что дает большую гибкость

3. Накоплена большая кодовая база в области ЦОС (различные ускорители для обработки аудио, видео, которые _уже_ написаны на С/С++).

4. Понятен для специалистов из разных предметных областей (в том числе даже для матиматиков, физиков, которые напрямую не связаны с разработкой)

## Операции, выполняемые в процессе синтеза

1. Scheduling -- Планирование вычислительного процесса. Распределение операций по тактам. (асинхроные решения стараются не делать, потому что возникает проблема "взрыва пространства состояний", когда много параллельных узлов асинхронно взаимодействуют и сочетание различных событий становится неконтролируемым, поэтому всегда происходит переход к синхронному дизайну, а планирование привязывается к единому синхро-сигналу, кроме того в асинхр. существует проблема гонок)

2. Binding -- Определение ресурсов, с помощью которых можно выполнить операции.

3. Control logic extraction -- Извлечение логики управления. Создание управляющего автомата.
