### FPGA-三段式-状态机：  
  - 实现对顺序逻辑的检测；  
  - 状态机模型：（抽象出来的逻辑结构）  
    - mealy状态机：时序逻辑的输出不仅取决于当前状态，还取决于输入状态；  
      - 状态空间定义：
      - 状态跳转：
      - 下个状态判断（组合逻辑）：
      - 各个状态下的动作：
    - moore状态机：时序逻辑的输出只取决于当前状态；  
    
## 举个栗子：  
### eeprom读写时序（AT24C64）IIC  
  - 空闲态：  SCL=1,SDA=1；  
  - 起始信号：SCL=1,SDA=1->0;  
  - 停止信号：SCL=1，SDA=0->1;  
  - 数据有效性：数据在SCL的上升沿到来之前就需准备好，并在下降沿到来之前必须稳定；  
  - 应答信号ACK：发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号；    
  - 数据传输：在时钟低电平时，数据线上发送的需要的数据；  
### 写时序  
  - 单次写时序：空闲+ 起始+器件地址(7bit+1bitw/r+1bitACK)+字地址高ACK + 字地址低ACK +8bitdataACK + 结束；  
  - 连续写（页写）：页内地址循环 空闲+ 起始+器件地址(7bit+1bitw/r+1bitACK)+字地址高ACK + 字地址低ACK +8bitdataACK +8bitdataACK + 结束;    
### 读时序：
  - 当前地址读：空闲+ 起始+器件地址(7bit+1bitw=0/r=1+1bitACK) +8bitdataACK + 结束；  0->8191不能指定地址读取数据    
  - 随机地址读：空闲+ 起始+器件地址(7bit+1bitw=0/r=1+1bitACK) 字地址高ACK + 字地址低ACK+起始+器件地址(7bit+1bitw/r+1bitACK)+8bitdataACK=1+结束； 
  - 顺序读：第一页的首地址到最后一页的尾地址读取数据；时序和随机读类似，只是dataACK=0,连续读数据；  
### 
