TARS實驗室系統晶片實作專題

指導教授: 謝東佑 教授

專題製作時長: 升大四暑假~大四寒假

專題概要:此專題以2019年IC contest標準元件數位電路設計研究所組之題目為基礎進行數位IC Front-end至Back-end的設計流程延伸，其內容包括:

        1. RTL-level design

        2. Highly Reliable circuit design(TMR)

        3. Design for security(Logic Locking)(目前上傳的兩個版本尚未加入此設計)

        4. Logic synthesis

        5. RTL-level & Gate-level simulation

        6. APR & Tape out

        7. Testability analysis

由於製程保密合約，僅上傳IC contest及下線前簡化腳位之版本
