`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: USTC ESLAB
// Engineer: Huang Yifan (hyf15@mail.ustc.edu.cn)
// 
// Design Name: RV32I Core
// Module Name: NPC Generator
// Tool Versions: Vivado 2017.4.1
// Description: RV32I Next PC Generator
// 
//////////////////////////////////////////////////////////////////////////////////


//  åŠŸèƒ½è¯´æ˜
    //  æ ¹æ®è·³è½¬ä¿¡å·ï¼Œå†³å®šæ‰§è¡Œçš„ä¸‹ä¸€æ¡æŒ‡ä»¤åœ°ï¿??
    //  debugç«¯å£ç”¨äºsimulationæ—¶æ‰¹é‡å†™å…¥æ•°æ®ï¼Œå¯ä»¥å¿½ç•¥
// è¾“å…¥
    // PC                æŒ‡ä»¤åœ°å€ï¼ˆPC + 4, è€ŒéPCï¿??
    // jal_target        jalè·³è½¬åœ°å€
    // jalr_target       jalrè·³è½¬åœ°å€
    // br_target         brè·³è½¬åœ°å€
    // jal               jal == 1æ—¶ï¼Œæœ‰jalè·³è½¬
    // jalr              jalr == 1æ—¶ï¼Œæœ‰jalrè·³è½¬
    // br                br == 1æ—¶ï¼Œæœ‰brè·³è½¬
// è¾“å‡º
    // NPC               ä¸‹ä¸€æ¡æ‰§è¡Œçš„æŒ‡ä»¤åœ°å€
// å®éªŒè¦æ±‚  
    // å®ç°NPC_Generator

module NPC_Generator(
    input wire [31:0] PC, jal_target, jalr_target, br_target,
    input wire jal, jalr, br,
    input [31:0] PC_EX, 
    input [31:0] PredictPC, 
    input PredictF, PredictE,PredictPCValid,
    output reg [31:0] NPC
    );

    // TODO: Complete this module
    always@(*)
        begin
            if(jalr) NPC <= jalr_target;//é—´æ¥è·³è½¬æŒ‡ä»¤
            else if (br & ~PredictE) NPC <= br_target; 
            else if (~br & PredictE) NPC <= PC_EX; 
            else if(jal) NPC <= jal_target;//ç›´æ¥è·³è½¬æŒ‡ä»¤
            else if (PredictF & PredictPCValid) NPC <= PredictPC; 
            else NPC <= PC;
        end
    

endmodule