<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚úäüèæ ü¶Ñ üßúüèΩ Prototyping von ASIC auf FPGA üôãüèª üåñ üê™</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Die Chipentwicklung ist komplex, teuer und zeitaufw√§ndig. Und der Preis f√ºr jeden Fehler ist extrem hoch. Nachdem der Kristall mit Patches und Updates...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Prototyping von ASIC auf FPGA</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/387653/"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Die Chipentwicklung ist komplex, teuer und zeitaufw√§ndig. Und der Preis f√ºr jeden Fehler ist extrem hoch. Nachdem der Kristall mit Patches und Updates erstellt wurde, kann nichts mehr repariert werden. Daher ist die √úberpr√ºfung der entworfenen Schemata in der Entwicklungsphase besonders sorgf√§ltig. F√ºr jeden Funktionsblock werden Blocktests in allen Betriebs- und Nichtbetriebsarten geschrieben. Nach der Integration des Blocks in die allgemeine Schaltung werden Systemtests durchgef√ºhrt, um festzustellen, wie dieser Block als Teil des Systems funktioniert. Alle Tests drehen sich st√§ndig in Regressionstests. Es gibt sogar ein informelles Zeichen f√ºr ein weniger oder weniger akzeptables Testniveau - wenn die Menge des Testcodes das 10-fache der Menge des Codes des zu testenden Ger√§ts betr√§gt. Alle diese Tests vermitteln jedoch nicht das Gef√ºhl, dass die Schaltung funktionsf√§hig ist, da jede Simulation das Verhalten der Schaltung f√ºr maximal Hunderte von Millisekunden darstellt.Aber im Leben sollte die Schaltung Hunderttausende von Stunden ablaufen. Ich habe einmal nach einem Fehler gesucht, als 1 oder 2 Bytes pro 1 GB √ºbertragener Informationen verloren gingen und keine Funktionstests dieses Problem fanden. Und dieser Fehler trat nur beim FPGA-Prototyp des zuk√ºnftigen Chips auf. In diesem Artikel erfahren Sie, welche Prototypen wir gemacht haben und was in der Welt vor sich geht.</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Das Prototyping zuk√ºnftiger Chips auf einem FPGA ist die einzige M√∂glichkeit, die Funktionsweise der Schaltung bei realen Aufgaben in weniger Echtzeit zu testen. </font><font style="vertical-align: inherit;">Mit dem Prototyp k√∂nnen Sie Software debuggen, erste Leistungsmerkmale abrufen und vieles mehr. </font><font style="vertical-align: inherit;">Moderne FPGAs verf√ºgen √ºber ausreichend gro√üe Ressourcen f√ºr diese Aufgaben. </font><font style="vertical-align: inherit;">Sie k√∂nnen beispielsweise selbst </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">einen vollwertigen Computer mit einem Intel 8086-Prozessor</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> auf einem Motherboard mit FPGA f√ºr 300 US-Dollar </font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u="><font style="vertical-align: inherit;">implementieren</font></a><font style="vertical-align: inherit;"> .</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2004 Jahr</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Leider konnten wir nicht den ersten Prototyp in den Ablagerungen unseres Schranks mit Skeletten finden, aber es war ein kleiner Schal, der auf dem Xilinx Spartan3-400 (XC3S400) basierte. </font><font style="vertical-align: inherit;">400 bedeutet die Anzahl von Tausenden von Ventil√§quivalenten, die dem Entwickler zur Erstellung seines Schaltkreises zur Verf√ºgung stehen. </font><font style="vertical-align: inherit;">Der Preis f√ºr das Taschentuch betrug ungef√§hr 50 US-Dollar und erlaubte die Implementierung eines einfachen 8-Bit-Mikrocontrollers mit dem gesamten Speicher und einer Frequenz von 40 MHz. </font><font style="vertical-align: inherit;">Das Prototyping bestand darin, dass der entwickelte Mikrocontroller darauf eine LED blinkte.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2005 Jahr</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Das Spezialboard f√ºr den Prototyp wurde bereits nicht als Experiment, sondern als sinnvolle Phase des Projekts entwickelt. </font><font style="vertical-align: inherit;">Bereits angewendetes FPGA Xilinx Spartan3-1000. </font><font style="vertical-align: inherit;">Jene. </font><font style="vertical-align: inherit;">1 Million Ventile standen uns bereits zur Verf√ºgung, und der entworfene Mikrocontroller arbeitete mit seiner maximalen Frequenz von 48 MHz. </font><font style="vertical-align: inherit;">Und auf diesem Board habe ich die 2 verlorenen Bytes pro Gigabyte abgefangen. </font><font style="vertical-align: inherit;">Der Preis f√ºr das Board betrug ungef√§hr 200 US-Dollar.</font></font><br>
<br>
<img src="https://habrastorage.org/files/ec6/804/fcc/ec6804fcc0c54152a57eadd6a1d06b1e.jpg"><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2007 Jahr</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
F√ºr den neuen 32-Bit-Mikrocontroller war es offensichtlich, dass 1 Million Ventile m√∂glicherweise nicht ausreichen. </font><font style="vertical-align: inherit;">Aus diesem Grund wurde ein neues Motherboard auf Basis von Xilinx Spartan3-5000 entwickelt, dank dessen 5 Millionen Gates verf√ºgbar wurden. </font><font style="vertical-align: inherit;">Der Preis f√ºr das Board betrug ungef√§hr 500 US-Dollar, und dieses Board war lange Zeit das wichtigste f√ºr das Prototyping neuer Entwicklungen. </font><font style="vertical-align: inherit;">Auf dieser Basis wurden nicht nur Mikrocontroller getestet, sondern auch verschiedene spezialisierte Mikroschaltungen. </font><font style="vertical-align: inherit;">Der in FPGA entworfene Mikrocontroller arbeitete bereits mit einer reduzierten Frequenz von 20 MHz, obwohl er dann in Silizium mit Frequenzen von 100 MHz und sogar 150 MHz arbeitete. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Der Prototyp des 32-Bit-Mikrocontrollers: </font></font><br>
<br>
<img src="https://habrastorage.org/files/642/c09/807/642c09807878421a99301e2e8a866d3a.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Der Prototyp der Grafikkarte (das Projekt wurde leider nicht live </font></font><br>
<br>
<img src="https://habrastorage.org/files/fcf/357/7a3/fcf3577a3a7143aba08873ae1a32f2a1.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
geschaltet </font><font style="vertical-align: inherit;">, aber die fertige RTL wartet in den Startl√∂chern): </font><font style="vertical-align: inherit;">Der Prototyp des 4-Wege-Ethernet-Switches mit integrierten Transceivern:</font></font><br>
<br>
<img src="https://habrastorage.org/files/bf8/5bb/5c4/bf85bb5c4da4423b994d960b1f702ac7.jpg"><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2010 Jahr</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Bei der Entwicklung eines Dual-Core-Mikrocontrollers (32-Bit-RISC + 16-Bit-DSP-Core) haben wir endlich das Niveau erreicht, als 5 Millionen bereits nicht ausreichten. </font><font style="vertical-align: inherit;">Die Implementierung verschiedener abgeschnittener Konfigurationen des zuk√ºnftigen Mikroschaltkreises in FPGA erm√∂glichte es jedoch, seinen Betrieb zu testen. </font><font style="vertical-align: inherit;">Zum Beispiel implementierten sie zwei Kerne (RISC + DSP) mit einem abgeschnittenen Satz von Peripherieger√§ten oder einem Kern (RISC), aber die gesamte Peripherie.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Jahr 2012</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Das neue Projekt erforderte eine neue Karte, da die erforderliche Menge an internem Speicher f√ºr den neuen 32-Bit-DSP-Kern bereits die verf√ºgbare Kapazit√§t im gr√∂√üten spartanischen FPGA √ºberstieg. Ich musste auf teurere und komplexere FPGAs umsteigen. Die Projektzeit war begrenzt und es wurde beschlossen, eine fertige L√∂sung zu finden. Die Wahl fiel auf INREVIUM mit dem damals gr√∂√üten FPGA Xilinx Virtex-6 XC6VLX760. </font></font><br>
<br>
<img src="https://habrastorage.org/files/323/abb/947/323abb947fab425bbab499bb8bc8dd5f.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Und obwohl die Anzahl der √§quivalenten Gates auf nur 8 Millionen gestiegen ist, hat sich die Menge des eingebauten Blockspeichers von 2 Mbit auf 25 Mbit erh√∂ht.</font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Die Wahl ergab h√∂chstwahrscheinlich auch, dass die Kosten der Geb√ºhr auf der Website der deutschen Repr√§sentanz im Google-Cache aufbewahrt wurden, und wir wussten, dass sie vor der Unterzeichnung einer NDA 18.000 US-Dollar kosten w√ºrden. </font><font style="vertical-align: inherit;">Mit den Kosten f√ºr nur einen FPGA-Chip von 15.000 US-Dollar wurden alle Fragen zur Entwicklung Ihres eigenen Boards beseitigt. </font><font style="vertical-align: inherit;">Serielle Karten f√ºr solch gro√üe FPGAs kosten normalerweise entweder so viel wie die FPGAs selbst oder sind etwas teurer. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Der Kauf des Boards brachte auch viele interessante Erkenntnisse mit sich. Unser lokaler Distributor war beispielsweise davon √ºberzeugt, dass dieses Board einschlie√ülich Versand 40.000 US-Dollar kostet und im Allgemeinen ein hohes Risiko mit einer 100% igen Vorauszahlung unsererseits darstellt. </font><font style="vertical-align: inherit;">Letztendlich wurden 3 dieser Boards ohne Zwischenh√§ndler gekauft und jetzt werden sie zum Prototypen unserer DSP-Prozessoren verwendet.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Jahr 2013</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
F√ºr den neuen spezialisierten 32-Bit-Mikrocontroller wurde beschlossen, ein eigenes Board zu erstellen. Erstens sollten Entwickler von Modulen auf FPGAs Mikroschaltungen entwickeln, die teurer sind als ihre Privatwagen, und zweitens hatte einer der Distributoren mehrere Virtex-6 XC6VLX550T auf Lager und bot sie mit einem gro√üen Rabatt an. Das FPGA LX550T ist einen Schritt kleiner als das LX760 (ca. 30% weniger Ventile), aber der Endpreis der Platinen betrug unter Ber√ºcksichtigung der Entwicklung nur ca. 8.000 USD. 6 Bretter wurden zusammengebaut. Wir hatten nicht vor, sie an Kunden zu verteilen, sondern organisierten f√ºr Entwickler den Zugriff √ºber das Internet. Der Vorstand hat viele interessante L√∂sungen implementiert. Beispielsweise wurden Firmware-Dateien wie auf einem MassStorage-Ger√§t auf eine spezielle SD-Karte auf die Karte geladen und anschlie√üend von dort in das FPGA geladen.Insgesamt kann die Karte bis zu 10 verschiedene Firmwares enthalten, und √ºber ein spezielles Verwaltungsprogramm k√∂nnen Sie ausw√§hlen, welche Karte gerade verwendet werden soll. Au√üerdem wurden verschiedene Schutzma√ünahmen "vor dem Narren" implementiert, um nicht versehentlich einen teuren Chip zu verbrennen. All dies erm√∂glicht es Ihnen, remote und sicher mit diesen Boards zu arbeiten und sie auch den Sch√ºlern anzuvertrauen. Das entworfene MK im FPGA arbeitete mit einer Frequenz von 40 MHz.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Die Karte selbst (Prototyp eines speziellen 32-Bit-Mikrocontrollers mit zwei Kernen): </font></font><br>
<br>
<img src="https://habrastorage.org/files/33d/6cd/16e/33d6cd16eb24477e99fb44003f420d68.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Prototyp eines speziellen Chips f√ºr Winkel-Code-Konvertierungssensoren: </font></font><br>
<br>
<img src="https://habrastorage.org/files/9aa/42a/293/9aa42a293255487c9e2e1f862720a81d.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Leider weist diese Karte mehrere Nachteile auf: F√ºr den Anschluss zus√§tzlicher Module wurden schlechte Anschl√ºsse ausgew√§hlt, aber es ist die H√§lfte des Problems, das wir vergessen haben, zu beheben L√∂cher in der N√§he der Anschl√ºsse, und die Module werden tats√§chlich nur in den Anschl√ºssen gehalten. </font><font style="vertical-align: inherit;">Um Zugriff auf einige Steuerelemente auf der Hauptplatine zu erhalten, m√ºssen Sie die Erweiterungsmodule herausfinden.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">H√§usliche Erfahrung</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Aber was ist mit anderen Entwicklern von kundenspezifischen Chips? </font><font style="vertical-align: inherit;">Beispielsweise verwendete das MCST beim Prototyping des VLSI 1891VM6Ya (R-1000, Vierkernprozessor mit 64-Bit-SPARC v.9-Architektur) eine Spezialplatine mit 10 Altera Stratix II-FPGAs (4 x EP2S180 + 5 x EP2S130 + 1 x EP2S90). </font><font style="vertical-align: inherit;">Das Gesamtvolumen der logischen Gates des Systems kann auf 20 Millionen gesch√§tzt werden. </font></font><br>
<br>
<img src="https://habrastorage.org/files/082/b1f/1e8/082b1f1e821b4331b449ff3ef27e0f92.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Jetzt kostet ein EP2S180-Chip etwa 8.000 US-Dollar. </font><font style="vertical-align: inherit;">Die Kosten f√ºr nur FPGA-Chips im Prototyp √ºbersteigen also 50.000 US-Dollar. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
F√ºr das Prototyping des Elbrus-4C + -Prozessors waren bereits 21 Altera Stratix IV EP4SE820-Mikroschaltungen mit einem Gesamtvolumen von 100 Millionen Ventilen erforderlich (obwohl der MCST selbst eine Zahl von 750 Millionen angibt), die etwa 200.000 US-Dollar kosten. </font><font style="vertical-align: inherit;">Gleichzeitig betr√§gt die Arbeitsfrequenz des Prototyps 9 MHz.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Auslandserfahrung</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Unternehmen, die sich auf die Entwicklung von CAD-Werkzeugen f√ºr die Mikroelektronik spezialisiert haben, bieten jetzt spezielle L√∂sungen f√ºr das FPGA-Prototyping an. Module, die f√ºr das Prototyping geeignet sind, sind jedoch auch bei anderen Unternehmen erh√§ltlich. Intel und IBM haben FPGA-Prototypen, aber ihre Eigenschaften werden nicht beworben, und sie werden erst dann einem gro√üen Kreis bekannt, wenn der Prototyp bereits veraltet ist. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cadence bietet eine spezielle Rapid Prototyping-Plattform an, die auf dem Altera Stratix-4 EP4SE820 FPGA basiert. In der Mindestkonfiguration besteht die Plattform aus zwei (mit einem Gesamtvolumen von 10 Millionen Ventilen) und maximal sechs FPGAs (mit einem Volumen von bis zu 30 Millionen Ventilen). Der Preis f√ºr einen EP4SE820-Chip betr√§gt heute ~ 10.000 US-Dollar.</font></font><br>
<br>
<img src="https://habrastorage.org/files/ea5/08f/307/ea508f307b224d1980a357e681d1046f.JPG"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Das neue System von Cadence hei√üt Protium und basiert auf dem Xilinx Virtex-7 XC7V2000T. Sie k√∂nnen 25 Millionen in zwei FPGAs auf 100 Millionen Ventile in acht implementieren. Die Kosten f√ºr einen XC7V2000T-Chip betragen jetzt etwa 20.000 US-Dollar. Jene. Voll ausgestattetes Protium kostet mindestens 160.000 US-Dollar. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Neben Entwicklungswerkzeugen bietet Aldec auch eine Plattform f√ºr das FPGA-Prototyping von HES-7. </font></font><br>
<br>
<img src="https://habrastorage.org/files/7e4/41f/b92/7e441fb923214c1e9f7e32fb8d7f13c9.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Auf einer Platine befinden sich bis zu sechs Xilinx Virtex-7 XC7V2000T oder UltraSacle XCVU440. Bei der Implementierung des auf dem FPGA UltraSacle XCVU440 basierenden Moduls erreicht die Gesamtzahl der Gates 158 Millionen. Mit einer zus√§tzlichen Karte k√∂nnen Sie 24 FPGA-Chips zu einem einzigen Modul zusammenbauen und 633 Millionen Gates erhalten. Die Kosten f√ºr einen XCVU440-Chip betragen jetzt 49.000 US-Dollar. Die maximalen Gesamtkosten aller FPGAs √ºbersteigen 1 Mio. USD.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Synopsys hat wahrscheinlich die gr√∂√üte Erfahrung in der Entwicklung von Plattformen f√ºr das FPGA-Prototyping. Ihre fr√ºhen Modelle basierten auf dem FPGA Virtex-6 (HAPS-60) und dann auf Virtex-7 (HAPS-70). Die neueste Entwicklung, HAPS-80, in einem einzigen Modul enth√§lt ein bis vier Xilinx UltraScale XCVU440-FPGAs. </font></font><br>
<br>
<img src="https://habrastorage.org/files/4bd/b8c/e46/4bdb8ce46c364b92b9795cf71b8e2c9a.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Vorgefertigte Module k√∂nnen zu einem einzigen Rack kombiniert werden. In diesem Fall betr√§gt das Gesamtvolumen 1,6 Milliarden Ventile. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Bei Verwendung eines FPGA betr√§gt die maximale Frequenz bis zu 300 MHz, bei Verwendung der benachbarten in einem Modul 100 MHz, bei Verwendung mehrerer Module wird die Frequenz auf 30 MHz reduziert. </font></font><br>
<br>
<img src="https://habrastorage.org/files/13f/327/594/13f32759472346b696b26957cc148e81.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Mit ungef√§hr 3,5 Millionen US-Dollar f√ºr den Kauf von FPGAs k√∂nnen Sie eine Plattform zusammenstellen, die f√ºr das Prototyping von Intel Xeon E7 geeignet ist. Nun, oder warten Sie 20 Jahre, wenn FPGAs mit einem solchen Volumen im Preis auf ein paar hundert Dollar fallen werden.</font></font></div>
      
    </div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de387653/">https://habr.com/ru/post/de387653/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de387643/index.html">Wie kann man einem Polyglotten eine neue Sprache beibringen?</a></li>
<li><a href="../de387645/index.html">Wo beginnt ein Hardware-Start: Team und Prototyp</a></li>
<li><a href="../de387647/index.html">Es hat im Dezember in Moskau geregnet, oder es ist Zeit, sich an das R / Y-Boot FeiLun FT007 zu erinnern</a></li>
<li><a href="../de387649/index.html">√úberpr√ºfung der Spielkarte Inno3D iChill GeForce GTX 960 Ultra (C960-2SDN-E5CNX)</a></li>
<li><a href="../de387651/index.html">Smart Home: Entwicklung und Trends</a></li>
<li><a href="../de387655/index.html">Minecraft hat ein funktionierendes Smartphone mit einem Mobilfunkmast erstellt</a></li>
<li><a href="../de387657/index.html">Mit Thermostat rauchen</a></li>
<li><a href="../de387659/index.html">Der amerikanische Genetiker verspricht, das Problem des Alterns in f√ºnf Jahren zu l√∂sen</a></li>
<li><a href="../de387665/index.html">New Horizons schickte die detailliertesten Fotos der Oberfl√§che von Pluto</a></li>
<li><a href="../de387667/index.html">–¢—Ä–∏ –≤–æ–ø—Ä–æ—Å–∞ –ê—Ä–Ω–æ–ª—å–¥–∞ –®–≤–∞—Ä—Ü–µ–Ω–µ–≥–≥–µ—Ä–∞ –∫ –ø—Ä–æ—Ç–∏–≤–Ω–∏–∫–∞–º —á–∏—Å—Ç–æ–π —ç–Ω–µ—Ä–≥–µ—Ç–∏–∫–∏</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>