##  Descripci贸n y Construcci贸n de los Archivos Verilog (.v)

El dise帽o del procesador **Femto RISC-V** se organiza en m煤ltiples archivos Verilog (`.v`), cada uno encargado de describir m贸dulos espec铆ficos de la arquitectura. Estos archivos representan desde bloques aritm茅ticos b谩sicos hasta unidades de control m谩s complejas, y su correcta estructuraci贸n es esencial para garantizar la s铆ntesis y simulaci贸n sin errores.  

La construcci贸n de cada archivo sigue una metodolog铆a modular:  
- Se definen las **interfaces** (entradas y salidas) que conectan el m贸dulo con el resto del sistema.  
- Se describe la **l贸gica interna** mediante asignaciones combinacionales o secuenciales.  
- Se asegura la **compatibilidad jer谩rquica**, de modo que los m贸dulos puedan integrarse f谩cilmente en el dise帽o superior.  

En esta secci贸n se documentar谩n los archivos m谩s importantes, explicando su funci贸n dentro del procesador y c贸mo se construyen paso a paso. Esto permitir谩 comprender la relaci贸n entre los bloques individuales y el sistema completo, adem谩s de facilitar futuras modificaciones o depuraci贸n del c贸digo.  
