library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity hdmi_controler is 
    generic (
        -- não precisa ter valores padrões, mas se não tiver, precisa instancair depois
        h_res : positive := 740;
        v_res : positive := 480;
        h_sync : positive := 61;
        h_fp : positive := 58;
        h_bp : positive := 18;
        v_sync : positive := 5;
        v_fp : positive := 30;
        v_bp : positive := 9
    );
    port (
        i_clk : in std_logic;
        i_rst_n : in std_logic;

        o_hdmi_hs : out std_logic;
        o_hdmi_vs : out std_logic;
        o_hdmi_de : out std_logic;

        o_pixel_en : out std_logic;
        o_pixel_address : out natural range 0 to (h_res*v_res -1);
        o_x_counter : out natural range 0 to (h_res-1);
        o_y_counter : out natural range 0 to (v_res-1)
    );
end hdmi_controler;

architecture rtl of hdmi_controler is
    -- constantes marcam onde cada fase começa e termina  
    constant h_start : natural := h_sync + h_fp; -- área visível começa 
    constant h_end : natural := h_start + h_res; -- área visível termina
    constant h_total : natural := h_end + h_bp; -- tamanho total da linha em ciclos de clk

    signal r_h_count : natural range 0 to h_total-1 := 0;
    signal r_h_active : std_logic := '0';

begin
    process (i_clk, i_rst_n)
    begin 
        if (i_rst_n = '0') then 
            r_h_count <= 0; -- início da linha
            o_hdmi_hs <= '1'; 
            r_h_active <= '0'; -- fora da área visível 

        elsif rising_edge(i_clk) then 
            -- conta ate h_total e retorna a zero
            if (r_h_count = h_total) then 
                r_h_count <= 0;
            else 
                -- cada valor corresponde a um ciclo de clk 
                r_h_count <= r_h_count + 1;
            end if;

            -- avisa de uma nova linha começou
            if ((r_h_count >= h_sync) and (r_h_count /= h_total)) then 
                o_hdmi_hs <= '1';
            else 
                o_hdmi_hs <= '0';
            end if;

            if (r_h_count = h_start) then 
            -- liga o r_h quando começa a linha visível
                r_h_active <= '1';
            elsif (r_h_count = h_end) then
            -- eh esse registrador que fica ligado durante os pixeis visíveis 
                r_h_active <= '0';
            end if;
        end if;
    end process;
end architecture rtl; 
            

