#Begin FileDescription
Version[0.94.3]
#End FileDescription
#Begin Block
[SchemaBlock_RDC2_0051;RDC2_0051;RDC2_0051_0;;Controller;480,550295857988;242]
[0]
[0]
[0]
[0]
[5]
[0]
[0]
[0]
[0]
[0]
[1]
[1]
[1]
[0]
[0]
[0]
[1]
[0]
[0]
[StartUpDelay;False;5]
#End Block
#Begin Block
[SchemaBlock_DSP;SSM3582;SSM3582_0;;DSP_I2C;145,94674556213;150]
[Transfer;Write;4;0;9;144;131;19;171;171;65;22;0;0]
[Transfer;Write;14;0;10;165;9;34;169;9;34;255;255;34;48]
[Transfer;Write;28;0;1;0]
[Cell;Auto PWR-down;SSM3582_0;Analog;True;False]
[Parameter;Auto PWR-down;4;2;0;0]
[Cell;Mono mode;SSM3582_0;Analog;True;False]
[Parameter;Mono mode;4;2;0;0]
[Cell;R PWR-down;SSM3582_0;Analog;True;False]
[Parameter;R PWR-down;4;2;0;0]
[Cell;L PWR-down;SSM3582_0;Analog;True;False]
[Parameter;L PWR-down;4;2;0;0]
[Cell;Master PWR-down;SSM3582_0;Analog;True;False]
[Parameter;Master PWR-down;4;2;0;0]
[Cell;DAC Low PWR;SSM3582_0;Analog;True;False]
[Parameter;DAC Low PWR;5;2;0;0]
[Cell;DAC R polarity;SSM3582_0;Analog;True;False]
[Parameter;DAC R polarity;5;2;0;0]
[Cell;DAC L polarity;SSM3582_0;Analog;True;False]
[Parameter;DAC L polarity;5;2;0;0]
[Cell;Edge rate;SSM3582_0;Analog;True;False]
[Parameter;Edge rate;5;2;0;0]
[Cell;Analog gain;SSM3582_0;Analog;True;False]
[Parameter;Analog gain;5;2;0;0]
[Cell;Hard Vol control;SSM3582_0;Analog;True;False]
[Parameter;Hard Vol control;6;2;0;0]
[Cell;DAC R Mute;SSM3582_0;Analog;True;False]
[Parameter;DAC R Mute;6;2;0;0]
[Cell;DAC L Mute;SSM3582_0;Analog;True;False]
[Parameter;DAC L Mute;6;2;0;0]
[Cell;DAC H-P filter;SSM3582_0;Analog;True;False]
[Parameter;DAC H-P filter;6;2;0;0]
[Cell;DAC Sample rate;SSM3582_0;Analog;True;False]
[Parameter;DAC Sample rate;6;2;0;0]
[Cell;DAC L Volume;SSM3582_0;Analog;True;False]
[Parameter;DAC L Volume;7;1;0]
[Cell;DAC R Volume;SSM3582_0;Analog;True;False]
[Parameter;DAC R Volume;8;1;0]
[Cell;BCLK Polarity;SSM3582_0;Analog;True;False]
[Parameter;BCLK Polarity;9;2;0;0]
[Cell;TDM Slot width;SSM3582_0;Analog;True;False]
[Parameter;TDM Slot width;9;2;0;0]
[Cell;FSYNC Mode;SSM3582_0;Analog;True;False]
[Parameter;FSYNC Mode;9;2;0;0]
[Cell;Data format;SSM3582_0;Analog;True;False]
[Parameter;Data format;9;2;0;0]
[Cell;Interface mode;SSM3582_0;Analog;True;False]
[Parameter;Interface mode;9;2;0;0]
[Cell;SDATA edge delay;SSM3582_0;Analog;True;False]
[Parameter;SDATA edge delay;10;2;0;0]
[Cell;Data width;SSM3582_0;Analog;True;False]
[Parameter;Data width;10;2;0;0]
[Cell;Vol control Zero-Crossing;SSM3582_0;Analog;True;False]
[Parameter;Vol control Zero-Crossing;10;2;0;0]
[Cell;Auto TDM slot selection;SSM3582_0;Analog;True;False]
[Parameter;Auto TDM slot selection;10;2;0;0]
[Cell;TDM L slot;SSM3582_0;Analog;True;False]
[Parameter;TDM L slot;11;1;0]
[Cell;TDM R slot;SSM3582_0;Analog;True;False]
[Parameter;TDM R slot;12;1;0]
[Cell;Limiter L release;SSM3582_0;Analog;True;False]
[Parameter;Limiter L release;14;2;0;0]
[Cell;Limiter L attack;SSM3582_0;Analog;True;False]
[Parameter;Limiter L attack;14;2;0;0]
[Cell;L battery track;SSM3582_0;Analog;True;False]
[Parameter;L battery track;14;2;0;0]
[Cell;Limiter L mode;SSM3582_0;Analog;True;False]
[Parameter;Limiter L mode;14;2;0;0]
[Cell;Limiter L threshold;SSM3582_0;Analog;True;False]
[Parameter;Limiter L threshold;15;2;0;0]
[Cell;Limiter L slope;SSM3582_0;Analog;True;False]
[Parameter;Limiter L slope;15;2;0;0]
[Cell;Limiter L battery voltage;SSM3582_0;Analog;True;False]
[Parameter;Limiter L battery voltage;16;1;0]
[Cell;Limiter R release;SSM3582_0;Analog;True;False]
[Parameter;Limiter R release;17;2;0;0]
[Cell;Limiter R attack;SSM3582_0;Analog;True;False]
[Parameter;Limiter R attack;17;2;0;0]
[Cell;R battery track;SSM3582_0;Analog;True;False]
[Parameter;R battery track;17;2;0;0]
[Cell;Limiter R mode;SSM3582_0;Analog;True;False]
[Parameter;Limiter R mode;17;2;0;0]
[Cell;Limiter R threshold;SSM3582_0;Analog;True;False]
[Parameter;Limiter R threshold;18;2;0;0]
[Cell;Limiter R slope;SSM3582_0;Analog;True;False]
[Parameter;Limiter R slope;18;2;0;0]
[Cell;Limiter R battery voltage;SSM3582_0;Analog;True;False]
[Parameter;Limiter R battery voltage;19;1;0]
[Cell;Clip L;SSM3582_0;Analog;True;False]
[Parameter;Clip L;20;1;0]
[Cell;Clip R;SSM3582_0;Analog;True;False]
[Parameter;Clip R;21;1;0]
[BusAddress;16]
#End Block
#Begin Block
[SchemaBlock_DSP;SSM3582;SSM3582_1;;DSP_I2C;137,550295857988;341]
[Transfer;Write;4;0;9;144;131;19;171;171;65;22;1;1]
[Transfer;Write;14;0;10;165;9;34;169;9;34;255;255;34;48]
[Transfer;Write;28;0;1;0]
[Cell;Auto PWR-down;SSM3582_1;Analog;True;False]
[Parameter;Auto PWR-down;4;2;0;0]
[Cell;Mono mode;SSM3582_1;Analog;True;False]
[Parameter;Mono mode;4;2;0;0]
[Cell;R PWR-down;SSM3582_1;Analog;True;False]
[Parameter;R PWR-down;4;2;0;0]
[Cell;L PWR-down;SSM3582_1;Analog;True;False]
[Parameter;L PWR-down;4;2;0;0]
[Cell;Master PWR-down;SSM3582_1;Analog;True;False]
[Parameter;Master PWR-down;4;2;0;0]
[Cell;DAC Low PWR;SSM3582_1;Analog;True;False]
[Parameter;DAC Low PWR;5;2;0;0]
[Cell;DAC R polarity;SSM3582_1;Analog;True;False]
[Parameter;DAC R polarity;5;2;0;0]
[Cell;DAC L polarity;SSM3582_1;Analog;True;False]
[Parameter;DAC L polarity;5;2;0;0]
[Cell;Edge rate;SSM3582_1;Analog;True;False]
[Parameter;Edge rate;5;2;0;0]
[Cell;Analog gain;SSM3582_1;Analog;True;False]
[Parameter;Analog gain;5;2;0;0]
[Cell;Hard Vol control;SSM3582_1;Analog;True;False]
[Parameter;Hard Vol control;6;2;0;0]
[Cell;DAC R Mute;SSM3582_1;Analog;True;False]
[Parameter;DAC R Mute;6;2;0;0]
[Cell;DAC L Mute;SSM3582_1;Analog;True;False]
[Parameter;DAC L Mute;6;2;0;0]
[Cell;DAC H-P filter;SSM3582_1;Analog;True;False]
[Parameter;DAC H-P filter;6;2;0;0]
[Cell;DAC Sample rate;SSM3582_1;Analog;True;False]
[Parameter;DAC Sample rate;6;2;0;0]
[Cell;DAC L Volume;SSM3582_1;Analog;True;False]
[Parameter;DAC L Volume;7;1;0]
[Cell;DAC R Volume;SSM3582_1;Analog;True;False]
[Parameter;DAC R Volume;8;1;0]
[Cell;BCLK Polarity;SSM3582_1;Analog;True;False]
[Parameter;BCLK Polarity;9;2;0;0]
[Cell;TDM Slot width;SSM3582_1;Analog;True;False]
[Parameter;TDM Slot width;9;2;0;0]
[Cell;FSYNC Mode;SSM3582_1;Analog;True;False]
[Parameter;FSYNC Mode;9;2;0;0]
[Cell;Data format;SSM3582_1;Analog;True;False]
[Parameter;Data format;9;2;0;0]
[Cell;Interface mode;SSM3582_1;Analog;True;False]
[Parameter;Interface mode;9;2;0;0]
[Cell;SDATA edge delay;SSM3582_1;Analog;True;False]
[Parameter;SDATA edge delay;10;2;0;0]
[Cell;Data width;SSM3582_1;Analog;True;False]
[Parameter;Data width;10;2;0;0]
[Cell;Vol control Zero-Crossing;SSM3582_1;Analog;True;False]
[Parameter;Vol control Zero-Crossing;10;2;0;0]
[Cell;Auto TDM slot selection;SSM3582_1;Analog;True;False]
[Parameter;Auto TDM slot selection;10;2;0;0]
[Cell;TDM L slot;SSM3582_1;Analog;True;False]
[Parameter;TDM L slot;11;1;0]
[Cell;TDM R slot;SSM3582_1;Analog;True;False]
[Parameter;TDM R slot;12;1;0]
[Cell;Limiter L release;SSM3582_1;Analog;True;False]
[Parameter;Limiter L release;14;2;0;0]
[Cell;Limiter L attack;SSM3582_1;Analog;True;False]
[Parameter;Limiter L attack;14;2;0;0]
[Cell;L battery track;SSM3582_1;Analog;True;False]
[Parameter;L battery track;14;2;0;0]
[Cell;Limiter L mode;SSM3582_1;Analog;True;False]
[Parameter;Limiter L mode;14;2;0;0]
[Cell;Limiter L threshold;SSM3582_1;Analog;True;False]
[Parameter;Limiter L threshold;15;2;0;0]
[Cell;Limiter L slope;SSM3582_1;Analog;True;False]
[Parameter;Limiter L slope;15;2;0;0]
[Cell;Limiter L battery voltage;SSM3582_1;Analog;True;False]
[Parameter;Limiter L battery voltage;16;1;0]
[Cell;Limiter R release;SSM3582_1;Analog;True;False]
[Parameter;Limiter R release;17;2;0;0]
[Cell;Limiter R attack;SSM3582_1;Analog;True;False]
[Parameter;Limiter R attack;17;2;0;0]
[Cell;R battery track;SSM3582_1;Analog;True;False]
[Parameter;R battery track;17;2;0;0]
[Cell;Limiter R mode;SSM3582_1;Analog;True;False]
[Parameter;Limiter R mode;17;2;0;0]
[Cell;Limiter R threshold;SSM3582_1;Analog;True;False]
[Parameter;Limiter R threshold;18;2;0;0]
[Cell;Limiter R slope;SSM3582_1;Analog;True;False]
[Parameter;Limiter R slope;18;2;0;0]
[Cell;Limiter R battery voltage;SSM3582_1;Analog;True;False]
[Parameter;Limiter R battery voltage;19;1;0]
[Cell;Clip L;SSM3582_1;Analog;True;False]
[Parameter;Clip L;20;1;0]
[Cell;Clip R;SSM3582_1;Analog;True;False]
[Parameter;Clip R;21;1;0]
[BusAddress;17]
#End Block
#Begin Connection
[SSM3582_0;0;FromSlaveToMaster_I2C;315,290078895464;176,65]
[RDC2_0051_0;16;FromMasterToSlave_I2C;493,550295857988;321,1]
#End Connection
#Begin Connection
[SSM3582_1;0;FromSlaveToMaster_I2C;306,893629191321;367,65]
[RDC2_0051_0;16;FromMasterToSlave_I2C;493,550295857988;321,1]
#End Connection
#Begin Block
[SchemaBlock_DSPCell;NotBypassableDSPCell;DAC L Volume;SSM3582_0;DSPCellAnalog;875,550295857988;517]
[RegData;42;43;44;46;47;49;51;52;54;56;57;59;61;62;64;66;68;69;71;73;74;76;78;79;81;83;84;86;88;90;91;93;95;96;98;100;101;103;105;106;108;110;111;113;115;117;118;120;122;123;125;127;130;132;135;137;138;142;144;145;147;149;150;152;154;155;157;159;160;164;165;167;169;171;172;174;176;177;179;181;182;184;186;187;189;191;193;194;196;198;199;201;203;204;206;208;209;211;213;214;216;218;220;221;223;225;226;228;230;231;233;235;236;238;240;241;243;245;247;248;250;253;255]
#End Block
#Begin Block
[SchemaBlock_DSPCell;NotBypassableDSPCell;DAC L Volume;SSM3582_1;DSPCellAnalog;876,550295857988;588]
[RegData;42;43;44;46;47;49;51;52;54;56;57;59;61;62;64;66;68;69;71;73;74;76;78;79;81;83;84;86;88;90;91;93;95;96;98;100;101;103;105;106;108;110;111;113;115;117;118;120;122;123;125;127;130;132;135;137;138;142;144;145;147;149;150;152;154;155;157;159;160;164;165;167;169;171;172;174;176;177;179;181;182;184;186;187;189;191;193;194;196;198;199;201;203;204;206;208;209;211;213;214;216;218;220;221;223;225;226;228;230;231;233;235;236;238;240;241;243;245;247;248;250;253;255]
#End Block
#Begin Connection
[RDC2_0051_0;11;FromPOTKeySwitchToDSPCell;695,550295857988;474,1]
[DAC L VolumeSSM3582_0;0;FromDSPCellToPOTKeySwitch;882,550295857988;529]
#End Connection
#Begin Connection
[RDC2_0051_0;11;FromPOTKeySwitchToDSPCell;695,550295857988;474,1]
[DAC L VolumeSSM3582_1;0;FromDSPCellToPOTKeySwitch;883,550295857988;600]
#End Connection
#Begin Block
[SchemaBlock_DSPCell;NotBypassableDSPCell;Analog gain;SSM3582_1;DSPCellAnalog;877,550295857988;431]
[RegData;3;0;3;1;3;2;3;3;3;3;3;3;3;3;3;3]
#End Block
#Begin Block
[SchemaBlock_DSPCell;NotBypassableDSPCell;Analog gain;SSM3582_0;DSPCellAnalog;878,550295857988;359]
[RegData;3;3;3;3;3;3;3;3;3;3;3;2;3;1;3;0]
#End Block
#Begin Connection
[RDC2_0051_0;10;FromPOTKeySwitchToDSPCell;695,550295857988;457,1]
[Analog gainSSM3582_1;0;FromDSPCellToPOTKeySwitch;884,550295857988;443]
#End Connection
#Begin Connection
[RDC2_0051_0;10;FromPOTKeySwitchToDSPCell;695,550295857988;457,1]
[Analog gainSSM3582_0;0;FromDSPCellToPOTKeySwitch;885,550295857988;371]
#End Connection
#Begin Block
[SchemaBlock_DSPCell;NotBypassableDSPCell;DAC L Mute;SSM3582_0;DSPCellAnalog;837,550295857988;689]
[RegData;32;32;32;0]
#End Block
#Begin Block
[SchemaBlock_DSPCell;NotBypassableDSPCell;DAC L Mute;SSM3582_1;DSPCellAnalog;837,550295857988;763]
[RegData;32;32;32;0]
#End Block
#Begin Connection
[RDC2_0051_0;12;FromPOTKeySwitchToDSPCell;695,550295857988;511,4]
[DAC L MuteSSM3582_0;0;FromDSPCellToPOTKeySwitch;844,550295857988;701]
#End Connection
#Begin Connection
[RDC2_0051_0;12;FromPOTKeySwitchToDSPCell;695,550295857988;511,4]
[DAC L MuteSSM3582_1;0;FromDSPCellToPOTKeySwitch;844,550295857988;775]
#End Connection
#Begin Block
[SchemaBlock_LED;LED;LED_0;;LED;870,94674556213;221]
[4;6;0]
#End Block
#Begin Connection
[RDC2_0051_0;4;FromControllerToLED;695,550295857988;334,8]
[LED_0;0;FromLEDToController;877,94674556213;246,3]
#End Connection
