+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; cmv_controller_inst|inst_lvds_decoder|inst_lvds_in_map                                                             ; 17    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_out_map                                                                 ; 170   ; 0              ; 0            ; 0              ; 170    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux96a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux90a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux84a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux78a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux72a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux6a                 ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux66a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux60a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux54a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux48a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux42a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux36a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux30a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux24a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux18a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux12a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_mux102a               ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux95a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux89a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux83a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux77a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux71a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux65a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux5a                 ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux59a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux53a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux47a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux41a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux35a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux29a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux23a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux17a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux11a                ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_mux101a               ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|bitslip_cntr|cmpr105    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|bitslip_cntr            ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|l_dffpipe               ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|h_dffpipe               ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|ddio_in                 ; 19    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated                         ; 20    ; 0              ; 0            ; 0              ; 171    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder|inst_altlvds_rx0                                                             ; 20    ; 0              ; 0            ; 0              ; 171    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst_lvds_decoder                                                                              ; 19    ; 140            ; 0            ; 140            ; 171    ; 140             ; 140           ; 140             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst|altpll_component|auto_generated                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst                                                                                           ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|irq_mapper                                                                               ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|width_adapter_001|uncompressor                                                           ; 44    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|width_adapter_001                                                                        ; 106   ; 3              ; 0            ; 3              ; 119    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|width_adapter                                                                            ; 124   ; 3              ; 0            ; 3              ; 101    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_mux_001|arb|adder                                                               ; 48    ; 24             ; 0            ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_mux_001|arb                                                                     ; 16    ; 0              ; 4            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_mux_001                                                                         ; 1419  ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_mux|arb|adder                                                                   ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_mux|arb                                                                         ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_mux                                                                             ; 829   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_011                                                                       ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_010                                                                       ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_009                                                                       ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_008                                                                       ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_007                                                                       ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_006                                                                       ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_005                                                                       ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_004                                                                       ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_003                                                                       ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_002                                                                       ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux_001                                                                       ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rsp_xbar_demux                                                                           ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_006|arb|adder                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_006|arb                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_006                                                                         ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_005|arb|adder                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_005|arb                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_005                                                                         ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_004|arb|adder                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_004|arb                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_004                                                                         ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_003|arb|adder                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_003|arb                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_003                                                                         ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_002|arb|adder                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_002|arb                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_002                                                                         ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_001|arb|adder                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_001|arb                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux_001                                                                         ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux|arb|adder                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux|arb                                                                         ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_mux                                                                             ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_demux_001                                                                       ; 143   ; 144            ; 2            ; 144            ; 1417   ; 144             ; 144           ; 144             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmd_xbar_demux                                                                           ; 138   ; 49             ; 7            ; 49             ; 827    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rst_controller_001|alt_rst_sync_uq1                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rst_controller_001                                                                       ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rst_controller|alt_rst_sync_uq1                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|rst_controller                                                                           ; 17    ; 14             ; 0            ; 14             ; 2      ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011|altera_merlin_burst_adapter_full.the_ba                                ; 121   ; 0              ; 3            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_011                                                                        ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010|altera_merlin_burst_adapter_full.the_ba                                ; 121   ; 0              ; 3            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_010                                                                        ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009|altera_merlin_burst_adapter_full.the_ba                                ; 121   ; 0              ; 3            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_009                                                                        ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008|altera_merlin_burst_adapter_full.the_ba                                ; 121   ; 0              ; 3            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_008                                                                        ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007|altera_merlin_burst_adapter_full.the_ba                                ; 121   ; 0              ; 3            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_007                                                                        ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006|altera_merlin_burst_adapter_full.the_ba                                ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_006                                                                        ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005|altera_merlin_burst_adapter_full.the_ba                                ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_005                                                                        ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba                                ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_004                                                                        ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba                                ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_003                                                                        ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 26     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba                                ; 103   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_002                                                                        ; 103   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                 ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract        ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                 ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min                        ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|align_address_to_size          ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba                                ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter_001                                                                        ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                     ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                     ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                     ; 14    ; 5              ; 0            ; 5              ; 7      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min                            ; 24    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment            ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba|align_address_to_size              ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter|altera_merlin_burst_adapter_full.the_ba                                    ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|burst_adapter                                                                            ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|limiter_001                                                                              ; 240   ; 0              ; 0            ; 0              ; 249    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|limiter                                                                                  ; 240   ; 0              ; 0            ; 0              ; 249    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_011|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_011                                                                            ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_010|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_010                                                                            ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_009|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_009                                                                            ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_008|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_008                                                                            ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_007|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_007                                                                            ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_006|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_006                                                                            ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_005|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_005                                                                            ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_004|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_004                                                                            ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_003|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_003                                                                            ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_002|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_002                                                                            ; 91    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_001|the_default_decode                                                         ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router_001                                                                            ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router|the_default_decode                                                             ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|id_router                                                                                ; 109   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|addr_router_001|the_default_decode                                                       ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|addr_router_001                                                                          ; 109   ; 0              ; 6            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|addr_router|the_default_decode                                                           ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|addr_router                                                                              ; 109   ; 0              ; 6            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo            ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|uncompressor        ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent                     ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                  ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|uncompressor              ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent                           ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ch1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                           ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ch1_s1_translator_avalon_universal_slave_0_agent|uncompressor                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ch1_s1_translator_avalon_universal_slave_0_agent                                    ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ctr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                           ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ctr_s1_translator_avalon_universal_slave_0_agent|uncompressor                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ctr_s1_translator_avalon_universal_slave_0_agent                                    ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo           ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                    ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                               ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|uart_s1_translator_avalon_universal_slave_0_agent|uncompressor                           ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|uart_s1_translator_avalon_universal_slave_0_agent                                        ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                  ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|spi_spi_control_port_translator_avalon_universal_slave_0_agent|uncompressor              ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|spi_spi_control_port_translator_avalon_universal_slave_0_agent                           ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ch9_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                           ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ch9_s1_translator_avalon_universal_slave_0_agent|uncompressor                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ch9_s1_translator_avalon_universal_slave_0_agent                                    ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                           ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_clk_s1_translator_avalon_universal_slave_0_agent|uncompressor                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_clk_s1_translator_avalon_universal_slave_0_agent                                    ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                 ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                   ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sdram_controller_s1_translator_avalon_universal_slave_0_agent|uncompressor               ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sdram_controller_s1_translator_avalon_universal_slave_0_agent                            ; 234   ; 22             ; 33           ; 22             ; 248    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                 ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor             ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                          ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                      ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|onchip_memory_s1_translator_avalon_universal_slave_0_agent|uncompressor                  ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|onchip_memory_s1_translator_avalon_universal_slave_0_agent                               ; 302   ; 39             ; 49           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cpu_data_master_translator_avalon_universal_master_0_agent                               ; 193   ; 34             ; 86           ; 34             ; 141    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cpu_instruction_master_translator_avalon_universal_master_0_agent                        ; 190   ; 40             ; 86           ; 40             ; 141    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sysid_qsys_0_control_slave_translator                                                    ; 109   ; 7              ; 24           ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmv_transmit_data_s1_translator                                                          ; 109   ; 7              ; 26           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ch1_s1_translator                                                                   ; 109   ; 7              ; 26           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ctr_s1_translator                                                                   ; 109   ; 7              ; 26           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart_avalon_jtag_slave_translator                                                   ; 109   ; 6              ; 27           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|uart_s1_translator                                                                       ; 93    ; 23             ; 41           ; 23             ; 57     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|spi_spi_control_port_translator                                                          ; 93    ; 23             ; 41           ; 23             ; 56     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ch9_s1_translator                                                                   ; 109   ; 7              ; 26           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_clk_s1_translator                                                                   ; 109   ; 7              ; 26           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sdram_controller_s1_translator                                                           ; 74    ; 5              ; 3            ; 5              ; 61     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cpu_jtag_debug_module_translator                                                         ; 109   ; 6              ; 16           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|onchip_memory_s1_translator                                                              ; 109   ; 8              ; 13           ; 8              ; 85     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cpu_data_master_translator                                                               ; 113   ; 9              ; 0            ; 9              ; 105    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cpu_instruction_master_translator                                                        ; 110   ; 52             ; 2            ; 52             ; 102    ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sysid_qsys_0                                                                             ; 3     ; 9              ; 2            ; 9              ; 32     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cmv_transmit_data                                                                        ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|spi                                                                                      ; 25    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sdram_controller|the_nios_sdram_controller_input_efifo_module                            ; 45    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|sdram_controller                                                                         ; 45    ; 1              ; 1            ; 1              ; 39     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|uart|the_nios_uart_regs                                                                  ; 41    ; 9              ; 6            ; 9              ; 40     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|uart|the_nios_uart_rx|the_nios_uart_rx_stimulus_source                                   ; 14    ; 0              ; 13           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|uart|the_nios_uart_rx                                                                    ; 16    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|uart|the_nios_uart_tx                                                                    ; 24    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|uart                                                                                     ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_r|rfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_r                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_w|wfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart|the_nios_jtag_uart_scfifo_w                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|jtag_uart                                                                                ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|onchip_memory|the_altsyncram|auto_generated                                              ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|onchip_memory                                                                            ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_clk                                                                                 ; 39    ; 0              ; 31           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|cpu                                                                                      ; 150   ; 0              ; 28           ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ch9                                                                                 ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ch1                                                                                 ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1|data_ctr                                                                                 ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst|inst1                                                                                          ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; cmv_controller_inst                                                                                                ; 24    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
