# Verilog-LeNet5-Acc-08.21-END
![image](https://github.com/YunJoongChul/Verilog-LeNet5-Acc-08.21-END/assets/86291432/f710c44e-ad98-476a-8291-3c54e500312f)


1. layer1~4까지 가속화 진행 완료. 6개의 multiplier
2. lyer5~7 모듈 병령화 진행해야함
