###############################################################################################################
# Core-Level Timing Constraints for axi_clock_converter Component "xcl_design_axicc_ddrmem_2_ctrl_0"
###############################################################################################################
#
# This component is configured to perform asynchronous clock-domain-crossing.
# Constraints will be handled by XPM_CDC.
