//--------------------------------------------------------------------------------
// Auto-generated by Migen (94db729) & LiteX (9c3c43c9) on 2019-11-06 08:25:58
//--------------------------------------------------------------------------------
#include <generated/soc.h>
#ifndef __GENERATED_CSR_H
#define __GENERATED_CSR_H

/* ctrl */
#define CSR_CTRL_BASE 0x82000000L
#define CSR_CTRL_RESET_ADDR 0x82000000L
#define CSR_CTRL_RESET_SIZE 1
#define CSR_CTRL_SCRATCH_ADDR 0x82000004L
#define CSR_CTRL_SCRATCH_SIZE 1
#define CSR_CTRL_BUS_ERRORS_ADDR 0x82000008L
#define CSR_CTRL_BUS_ERRORS_SIZE 1

/* pcie_dma */
#define CSR_PCIE_DMA_BASE 0x82001800L
#define CSR_PCIE_DMA_WRITER_ENABLE_ADDR 0x82001800L
#define CSR_PCIE_DMA_WRITER_ENABLE_SIZE 1
#define CSR_PCIE_DMA_WRITER_TABLE_VALUE_ADDR 0x82001804L
#define CSR_PCIE_DMA_WRITER_TABLE_VALUE_SIZE 2
#define CSR_PCIE_DMA_WRITER_TABLE_WE_ADDR 0x8200180cL
#define CSR_PCIE_DMA_WRITER_TABLE_WE_SIZE 1
#define CSR_PCIE_DMA_WRITER_TABLE_LOOP_PROG_N_ADDR 0x82001810L
#define CSR_PCIE_DMA_WRITER_TABLE_LOOP_PROG_N_SIZE 1
#define CSR_PCIE_DMA_WRITER_TABLE_LOOP_STATUS_ADDR 0x82001814L
#define CSR_PCIE_DMA_WRITER_TABLE_LOOP_STATUS_SIZE 1
#define CSR_PCIE_DMA_WRITER_TABLE_LEVEL_ADDR 0x82001818L
#define CSR_PCIE_DMA_WRITER_TABLE_LEVEL_SIZE 1
#define CSR_PCIE_DMA_WRITER_TABLE_FLUSH_ADDR 0x8200181cL
#define CSR_PCIE_DMA_WRITER_TABLE_FLUSH_SIZE 1
#define CSR_PCIE_DMA_READER_ENABLE_ADDR 0x82001820L
#define CSR_PCIE_DMA_READER_ENABLE_SIZE 1
#define CSR_PCIE_DMA_READER_TABLE_VALUE_ADDR 0x82001824L
#define CSR_PCIE_DMA_READER_TABLE_VALUE_SIZE 2
#define CSR_PCIE_DMA_READER_TABLE_WE_ADDR 0x8200182cL
#define CSR_PCIE_DMA_READER_TABLE_WE_SIZE 1
#define CSR_PCIE_DMA_READER_TABLE_LOOP_PROG_N_ADDR 0x82001830L
#define CSR_PCIE_DMA_READER_TABLE_LOOP_PROG_N_SIZE 1
#define CSR_PCIE_DMA_READER_TABLE_LOOP_STATUS_ADDR 0x82001834L
#define CSR_PCIE_DMA_READER_TABLE_LOOP_STATUS_SIZE 1
#define CSR_PCIE_DMA_READER_TABLE_LEVEL_ADDR 0x82001838L
#define CSR_PCIE_DMA_READER_TABLE_LEVEL_SIZE 1
#define CSR_PCIE_DMA_READER_TABLE_FLUSH_ADDR 0x8200183cL
#define CSR_PCIE_DMA_READER_TABLE_FLUSH_SIZE 1
#define CSR_PCIE_DMA_LOOPBACK_ENABLE_ADDR 0x82001840L
#define CSR_PCIE_DMA_LOOPBACK_ENABLE_SIZE 1

/* pcie_msi */
#define CSR_PCIE_MSI_BASE 0x82002000L
#define CSR_PCIE_MSI_ENABLE_ADDR 0x82002000L
#define CSR_PCIE_MSI_ENABLE_SIZE 1
#define CSR_PCIE_MSI_CLEAR_ADDR 0x82002004L
#define CSR_PCIE_MSI_CLEAR_SIZE 1
#define CSR_PCIE_MSI_VECTOR_ADDR 0x82002008L
#define CSR_PCIE_MSI_VECTOR_SIZE 1

/* pcie_phy */
#define CSR_PCIE_PHY_BASE 0x82001000L
#define CSR_PCIE_PHY_LNK_UP_ADDR 0x82001000L
#define CSR_PCIE_PHY_LNK_UP_SIZE 1
#define CSR_PCIE_PHY_MSI_ENABLE_ADDR 0x82001004L
#define CSR_PCIE_PHY_MSI_ENABLE_SIZE 1
#define CSR_PCIE_PHY_BUS_MASTER_ENABLE_ADDR 0x82001008L
#define CSR_PCIE_PHY_BUS_MASTER_ENABLE_SIZE 1
#define CSR_PCIE_PHY_MAX_REQUEST_SIZE_ADDR 0x8200100cL
#define CSR_PCIE_PHY_MAX_REQUEST_SIZE_SIZE 1
#define CSR_PCIE_PHY_MAX_PAYLOAD_SIZE_ADDR 0x82001010L
#define CSR_PCIE_PHY_MAX_PAYLOAD_SIZE_SIZE 1

/* identifier_mem */
#define CSR_IDENTIFIER_MEM_BASE 0x82000800L

#endif
